JP4736849B2 - 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 - Google Patents
半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 Download PDFInfo
- Publication number
- JP4736849B2 JP4736849B2 JP2006051505A JP2006051505A JP4736849B2 JP 4736849 B2 JP4736849 B2 JP 4736849B2 JP 2006051505 A JP2006051505 A JP 2006051505A JP 2006051505 A JP2006051505 A JP 2006051505A JP 4736849 B2 JP4736849 B2 JP 4736849B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- positive
- negative
- connection terminal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Connection Of Batteries Or Terminals (AREA)
Description
以下、本発明を具体化した第1の実施形態を図1〜図4にしたがって説明する。
図1(a),(b)に示すように、半導体装置(半導体モジュール)10は、図示しない電力用半導体素子に一端が接続された板状の正側外部接続端子11と、板状の負側外部接続端子12とを備えている。両外部接続端子11,12は、側面逆L字状に形成されるとともに、少なくとも水平に延びる部分が樹脂製のハウジング13の外部に露出する状態で配設されている。負側外部接続端子12は水平に延びる部分12aの下面がハウジング13の上面に当接する状態に設けられている。正側外部接続端子11は、上下方向に延びる部分の一部と、水平に延びる部分11aとがハウジング13の外部に露出するとともに、水平に延びる部分11aが負側外部接続端子12の水平に延びる部分12aの一部上方を覆う状態に設けられている。
図2(a),(b)に示す正側外部電極14及び負側外部電極15が接合されていない状態から、図3(a),(b)に示すように、負側外部接続端子12の部分12aの上面に負側外部電極15の一端が超音波接合により接合される。部分12aは下面がハウジング13の上面に当接しているため、超音波接合の際に負側外部電極15の上面から図示しない超音波接合用のツール(ホーン)によって、負側外部電極15及び負側外部接続端子12に押圧力が加わっても、負側外部接続端子12及び負側外部電極15の撓みが抑制された状態で超音波接合が行われる。
それぞれ板状の正側外部接続端子11及び負側外部接続端子12と正側外部電極14及び負側外部電極15とが、面同士が並行な状態で接合されるため、接合部にインダクタンスが発生するのが抑制される。従って、半導体装置10を構成する電力用半導体素子のスイッチング時におけるサージ電圧の発生が抑制される。
(1)正側外部電極14と、負側外部電極15とが面同士が並行に、かつ両外部電極14,15間及び両外部接続端子11,12間に電気的絶縁部(絶縁板16及び絶縁樹脂部17)が連続して配設された状態で正側外部接続端子11及び負側外部接続端子12にそれぞれ対向する面全体で接合された状態で電気的に接続されている。従って、接合部にインダクタンスが発生するのが抑制されるとともに接合部の抵抗が小さくなる。インダクタンスの発生が抑制されることにより、サージ電圧による半導体装置の破損が抑制されるとともに、半導体装置を構成する半導体チップとして耐圧の低いものを使用することが可能となり、コスト低下に寄与する。また、各外部接続端子11,12間及び外部電極14,15間の距離が近くても絶縁を確保することができる。
次に、本発明を具体化した第2の実施形態を図5及び図6を参照しながら説明する。この第2の実施形態は、両外部電極14,15間及び両外部接続端子11,12間に設けられた電気的絶縁部の構成と、正側外部接続端子11に対する正側外部電極14の接合方法とが第1の実施形態と異なり、その他の構成は基本的に同様であるため、同様の部分についてはその詳細な説明を省略する。
(6)両外部接続端子11,12間及び両外部電極14,15間に連続して配設された電気的絶縁部が一枚の絶縁板19で構成されている。従って、絶縁板16及び絶縁樹脂部17で電気的絶縁部を構成する場合に比較して、電気的絶縁部の構成が簡単になる。
○ 第2の実施形態のように正側外部接続端子11に対して正側外部電極14の一端を、導電性接合材を介して接合する場合は、図7に示すように、正側外部電極14を部分11aの下面と対向するように接合してもよい。
○ 半導体装置10は、正側及び負側外部電極14,15が水平に配置される状態で使用されるものに限らず、正側及び負側外部電極14,15が鉛直方向に沿うように配置される状態で使用されるものでもよい。即ち、正側及び負側外部電極14,15は面同士が互いに並行に配置されており、半導体装置10の使用状態における配置により、水平状態で並行に配置される場合、鉛直状態で並行に配置される場合あるいは斜めに延びる状態で並行に配置される場合がある。
(1)請求項1に記載の発明において、前記正側外部接続端子及び負側外部接続端子はハウジングを構成する樹脂部にモールドされている部分の少なくとも端子露出部に近い側が近接した状態で並行に配置されている。
Claims (6)
- 板状の正側外部接続端子に接続される板状の正側外部電極と、板状の負側外部接続端子に接続される板状の負側外部電極とが面同士が並行に、かつ両外部電極間及び両外部接続端子間に電気的絶縁部が連続して配設された状態で前記正側外部接続端子及び前記負側外部接続端子の水平に延びる部分にそれぞれ対向する正側外部電極及び負側外部電極の一端が水平状態で接続され、前記正側外部電極及び前記負側外部電極はその正側外部接続端子及び負側外部接続端子にそれぞれ対向する面全体で接合された状態で電気的に接続され、
前記電気的絶縁部は、前記正側外部接続端子及び前記負側外部接続端子に近い側の部分が絶縁材を注入することで形成されたものである半導体装置。 - 板状の正側外部接続端子に接続される板状の正側外部電極と、板状の負側外部接続端子に接続される板状の負側外部電極とが面同士が並行に、かつ両外部電極間及び両外部接続端子間に電気的絶縁部が連続して配設された状態で前記正側外部接続端子及び前記負側外部接続端子の水平に延びる部分にそれぞれ対向する正側外部電極及び負側外部電極の一端が水平状態で接続され、前記正側外部電極及び前記負側外部電極はその正側外部接続端子及び負側外部接続端子にそれぞれ対向する面全体で接合された状態で電気的に接続され、
前記電気的絶縁部は板状の絶縁材で形成されるとともに、一端がハウジングに形成された溝内に挿入されている半導体装置。 - 板状の正側外部接続端子に接続される板状の正側外部電極と、板状の負側外部接続端子に接続される板状の負側外部電極とが面同士が並行に、かつ両外部電極間及び両外部接続端子間に電気的絶縁部が連続して配設された状態で前記正側外部接続端子及び前記負側外部接続端子の水平に延びる部分にそれぞれ対向する正側外部電極及び負側外部電極の一端が水平状態で接続され、前記正側外部電極及び前記負側外部電極はその正側外部接続端子及び負側外部接続端子にそれぞれ対向する面全体で接合された状態で電気的に接続され、
前記正側外部接続端子及び前記負側外部接続端子と前記正側外部電極及び前記負側外部電極とはそれぞれ超音波接合により接合されている半導体装置。 - 板状の正側外部接続端子に接続される板状の正側外部電極と、板状の負側外部接続端子に接続される板状の負側外部電極とが面同士が並行に、かつ両外部電極間及び両外部接続端子間に電気的絶縁部が連続して配設された状態で前記正側外部接続端子及び前記負側外部接続端子の水平に延びる部分にそれぞれ対向する正側外部電極及び負側外部電極の一端が水平状態で接続され、前記正側外部電極及び前記負側外部電極はその正側外部接続端子及び負側外部接続端子にそれぞれ対向する面全体で接合された状態で電気的に接続され、
前記正側外部接続端子及び前記負側外部接続端子はハウジングの外部に水平に真っ直ぐ突出するように配設され、前記正側外部電極及び前記負側外部電極はその間に前記電気的絶縁部が設けられた状態で前記正側外部接続端子及び前記負側外部接続端子に導電性接合材を介して電気的に接続されている半導体装置。 - 半導体装置のハウジングから上方に突出するとともに水平な接合面を有する形状に屈曲形成され、かつ前記接合面の高さが異なる板状の正側外部接続端子及び板状の負側外部接続端子に対して、板状の正側外部電極及び板状の負側外部電極をそれぞれ電気的に接続する外部接続端子と外部電極との接合方法であって、
前記接合面の高さが低い側の外部接続端子に対して対応する外部電極を電気的に接続し、次に当該外部接続端子及び外部電極の上面を覆うように電気的絶縁部を設けた後、前記接合面の高さが高い側の外部接続端子に対して対応する外部電極を前記接合面の高さが低い側の外部接続端子に対して接合された外部電極と並行になる状態で電気的に接続する半導体装置の外部接続端子と外部電極との接合方法。 - 半導体装置のハウジングから平行に突出するように形成された板状の正側外部接続端子及び板状の負側外部接続端子に対して、板状の正側外部電極及び板状の負側外部電極をそれぞれ電気的に接続する外部接続端子と外部電極との接合方法であって、
前記正側外部電極及び前記負側外部電極の間に電気的絶縁部を介在させた状態で、前記正側外部電極及び前記負側外部電極をその一端側がそれぞれ前記正側外部接続端子及び前記負側外部接続端子と対向し、かつ前記正側外部接続端子と前記正側外部電極との間及び前記負側外部接続端子と前記負側外部電極との間に導電性接合材が介在する状態で配置した後、前記導電性接合材により前記正側外部接続端子と前記正側外部電極及び前記負側外部接続端子と前記負側外部電極とをそれぞれ電気的に接続する半導体装置の外部接続端子と外部電極との接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051505A JP4736849B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051505A JP4736849B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234693A JP2007234693A (ja) | 2007-09-13 |
JP4736849B2 true JP4736849B2 (ja) | 2011-07-27 |
Family
ID=38555008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051505A Expired - Fee Related JP4736849B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736849B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303349A (ja) * | 1997-04-25 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置の配線構造 |
JP2004214452A (ja) * | 2003-01-06 | 2004-07-29 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュールおよび外部電極との結線方法 |
-
2006
- 2006-02-28 JP JP2006051505A patent/JP4736849B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303349A (ja) * | 1997-04-25 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置の配線構造 |
JP2004214452A (ja) * | 2003-01-06 | 2004-07-29 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュールおよび外部電極との結線方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007234693A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105765716B (zh) | 功率半导体模块和复合模块 | |
JP5339800B2 (ja) | 半導体装置の製造方法 | |
US6703699B2 (en) | Semiconductor device | |
US9129931B2 (en) | Power semiconductor module and power unit device | |
JP5272768B2 (ja) | 電力用半導体装置とその製造方法 | |
JP4640213B2 (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
US7151661B2 (en) | Capacitor module and semiconductor device using the same | |
JP5239291B2 (ja) | 半導体装置およびその製造方法 | |
US7709947B2 (en) | Semiconductor device having semiconductor element with back electrode on insulating substrate | |
CN103887273A (zh) | 半导体模块 | |
JP6246051B2 (ja) | 電力半導体装置およびその製造方法 | |
JP6331294B2 (ja) | 半導体装置 | |
JP5218442B2 (ja) | 電力用半導体装置 | |
WO2015016017A1 (ja) | 半導体装置 | |
US20080310120A1 (en) | Electric Sub-Assembly | |
JP4736850B2 (ja) | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 | |
CN107818963B (zh) | 半导体装置及半导体装置的制造方法 | |
US20120153451A1 (en) | Semiconductor device | |
JP2012004346A (ja) | 半導体装置 | |
KR20160045477A (ko) | 전력 모듈 및 그 제조 방법 | |
JP2007234696A (ja) | 半導体モジュール | |
JP4736849B2 (ja) | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 | |
JP4395096B2 (ja) | 半導体装置 | |
JP2013115167A (ja) | 半導体装置 | |
JP4150508B2 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4736849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |