JP4735855B2 - Wiring board, semiconductor device, and manufacturing method thereof - Google Patents
Wiring board, semiconductor device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP4735855B2 JP4735855B2 JP2007205514A JP2007205514A JP4735855B2 JP 4735855 B2 JP4735855 B2 JP 4735855B2 JP 2007205514 A JP2007205514 A JP 2007205514A JP 2007205514 A JP2007205514 A JP 2007205514A JP 4735855 B2 JP4735855 B2 JP 4735855B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bent portion
- wiring board
- opening
- reference example
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、配線基板、半導体装置及びこれらの製造方法に関する。 The present invention relates to a wiring board, a semiconductor device, and a manufacturing method thereof.
小型の半導体装置のうち、CSP(Chip Size/Sc ale Package)やBGA(Ball Grid Array)型パッケージのように、ハンダボールが外部端子として使用されるものがある。 Some small semiconductor devices use solder balls as external terminals, such as CSP (Chip Size / Scale Package) and BGA (Ball Grid Array) type packages.
ハンダボールは、配線基板に位置合わせして搭載され、リフロー工程で溶融されて配線パターンに接合され、その後洗浄されていた。そのため、高額なボールマウンタ設備、リフロー設備及び洗浄設備が必要であった。しかも、リフロー工程で熱ストレスが加わり、洗浄工程で溶剤のストレスが加わるので、パッケージへのダメージがあった。
本発明は、この問題点を解決するものであり、その目的は、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくす配線基板、半導体装置及びこれらの製造方法を提供することにある。 The present invention solves this problem, and an object of the present invention is to provide a wiring board, a semiconductor device, and a manufacturing method thereof that can perform a process without expensive equipment and eliminate damage to a package. It is in.
(1)本発明に係る配線基板は、開口部が形成された基板と、
前記基板の一方の面に形成された配線パターンであって、前記配線パターンの一部が前記開口部内に位置するように屈曲する屈曲部を有する前記配線パターンと、
を有し、
前記配線パターンの前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触せず、前記開口部の前記基板の厚み方向の中心の径が前記開口部の開口端部の径よりも大きい。
(1) A wiring board according to the present invention includes a board in which an opening is formed;
A wiring pattern formed on one surface of the substrate, the wiring pattern having a bent portion that bends so that a part of the wiring pattern is located in the opening ; and
Have
The bent portion of the wiring pattern and the inner wall surface of the opening are not at least partially in contact, and the diameter of the center of the opening in the thickness direction of the substrate is larger than the diameter of the opening end of the opening. .
本発明によれば、配線パターンの一部が開口部に入り込む。この屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、応力吸収材料によって、屈曲部に加えられた応力が吸収される。 According to the present invention, a part of the wiring pattern enters the opening. This bent portion can be used as an external terminal of a semiconductor device or the like. Therefore, the process can be performed without expensive equipment, and damage to the package can be eliminated. In the present invention, the stress applied to the bent portion is absorbed by the stress absorbing material.
(2)この配線基板において、
前記屈曲部は、前記基板の前記他方の面から突出しない高さで形成されていてもよい。
(2) In this wiring board,
The bent portion may be formed at a height that does not protrude from the other surface of the substrate.
(3)この配線基板において、
前記屈曲部は、前記基板の前記他方の面から突出して突起部を構成してもよい。
(3) In this wiring board,
The bent portion may protrude from the other surface of the substrate to form a protrusion.
本発明によれば、配線パターンの一部が開口部に入り込んで、屈曲部が、基板の反対側の面から突出する。この屈曲部は、半導体装置などの外部端子として使用することができるので、ハンダボールをなくすことができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。 According to the present invention, a part of the wiring pattern enters the opening, and the bent portion protrudes from the opposite surface of the substrate. Since the bent portion can be used as an external terminal of a semiconductor device or the like, solder balls can be eliminated. Therefore, the process can be performed without expensive equipment, and damage to the package can be eliminated.
(4)この配線基板において、
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材が設けられていてもよい。
(4) In this wiring board,
A protective member thicker than the protruding height of the protrusion may be provided on the other surface of the substrate.
これによれば、保護部材によって屈曲部が保護されて変形が防止される。この配線基板を使用した半導体装置などは、保護部材を剥離してから、回路基板に実装することができる。 According to this, the bent portion is protected by the protective member, and deformation is prevented. A semiconductor device or the like using this wiring board can be mounted on a circuit board after the protective member is peeled off.
(5)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなるものであってもよい。
( 5 ) In this wiring board,
The bent portion of the wiring pattern may be formed of a bent wire having a width smaller than the diameter of the opening.
(6)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなるものであってもよい。
( 6 ) In this wiring board,
The bent portion of the wiring pattern may be formed by bending a part of a land portion larger than the opening.
(7)この配線基板において、
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端してもよい。
( 7 ) In this wiring board,
The tip of the bent portion of the wiring pattern may be terminated avoiding the surface of the substrate.
このように、屈曲部の先端部は、基板に支持されていなくても、配線パターンと電気的に接続されているので、外部端子として使用することができる。 Thus, even if the tip of the bent portion is not supported by the substrate, it can be used as an external terminal because it is electrically connected to the wiring pattern.
(8)この配線基板において、
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されていてもよい。
( 8 ) In this wiring board,
The opening may be a slit, and a plurality of the bent portions may be formed in each of the openings.
(9)本発明に係る半導体装置は、上記配線基板と、
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む。
( 9 ) A semiconductor device according to the present invention comprises the above wiring board,
At least one semiconductor chip mounted on the substrate of the wiring board;
including.
本発明によれば、配線パターンの一部が開口部に入り込む。この屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。 According to the present invention, a part of the wiring pattern enters the opening. This bent portion can be used as an external terminal of the semiconductor device. Therefore, the process can be performed without expensive equipment, and damage to the package can be eliminated.
(10)本発明に係る配線基板の製造方法は、基板の開口部上を通って一方の面に形成された導電箔の一部を、他方の面の方向に向けて前記開口部内に曲げて屈曲部を形成する工程と、
を含み、
前記屈曲部を形成する工程では、前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触しないように前記屈曲部を形成すると共に、前記開口部の前記基板の厚み方向の中心の径が、前記開口部の開口端部の径よりも大きくなるように形成する。
( 10 ) In the method of manufacturing a wiring board according to the present invention, a part of the conductive foil formed on one surface passing over the opening of the substrate is bent into the opening toward the other surface. Forming a bent portion ;
Including
In the step of forming the bent portion, the bent portion is formed so that the bent portion and the inner wall surface of the opening are not at least partially in contact with each other, and the diameter of the center of the opening in the thickness direction of the substrate is formed. However, it forms so that it may become larger than the diameter of the opening edge part of the said opening part .
本発明によれば、導電箔の一部が開口部に入り込む。屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、応力吸収材料によって、屈曲部に加えられた応力が吸収される。 According to the present invention, a part of the conductive foil enters the opening. The bent portion can be used as an external terminal of a semiconductor device or the like. Therefore, the process can be performed without expensive equipment, and damage to the package can be eliminated. In the present invention, the stress applied to the bent portion is absorbed by the stress absorbing material.
(11)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスしてもよい。
( 11 ) In this method of manufacturing a wiring board,
In the step of forming the bent portion, on the concave mold corresponding to the bent portion, the opening is aligned and the other surface of the substrate is placed, and the bent portion is formed from the one surface of the substrate. A convex mold corresponding to the above may be pressed against the conductive foil.
(12)この配線基板の製造方法において、
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行ってもよい。
( 12 ) In this method of manufacturing a wiring board,
An adhesive is interposed between the substrate and the conductive foil,
The step of forming the bent portion may be performed while drawing the adhesive into the opening.
これによれば、基板と導電箔との間に接着剤が介在しているので、導電箔が移動できるようになっており、導電箔の一部を開口部に引き込む工程を行いやすい。 According to this, since the adhesive is interposed between the substrate and the conductive foil, the conductive foil can be moved, and it is easy to perform a process of drawing a part of the conductive foil into the opening.
(13)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成してもよい。
( 13 ) In this method of manufacturing a wiring board,
In the step of forming the bent portion, the bent portion may be formed while being broken at the tip portion.
このように、導電箔との電気的な導通が確保されていれば、屈曲部の一部が破断されていてもよい。 Thus, as long as electrical conduction with the conductive foil is ensured, a part of the bent portion may be broken.
(14)本発明に係る半導体装置の製造方法は、上記方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む。 ( 14 ) A method of manufacturing a semiconductor device according to the present invention includes a step of mounting at least one semiconductor chip on the substrate of the wiring substrate manufactured by the above method.
本発明によれば、配線パターンの一部が開口部に入り込む。屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで半導体装置の製造工程を行うことができ、パッケージへのダメージをなくすことができる。 According to the present invention, a part of the wiring pattern enters the opening. The bent portion can be used as an external terminal of the semiconductor device. Therefore, the manufacturing process of the semiconductor device can be performed without expensive equipment, and damage to the package can be eliminated.
(15)この半導体装置の製造方法において、
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねてもよい。
( 15 ) In this method of manufacturing a semiconductor device,
A plurality of the semiconductor chips are mounted on the substrate;
The substrate is a flexible substrate,
The plurality of semiconductor chips may be stacked by bending a part of the substrate.
これによって、マルチチップパッケージの半導体装置を得ることができる。 Thereby, a semiconductor device of a multichip package can be obtained.
(16)この半導体装置の製造方法において、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付けてもよい。
( 16 ) In this method of manufacturing a semiconductor device,
The substrate is a flexible substrate,
A part of the substrate may be bent and the upper surface of the semiconductor chip may be attached to the substrate.
これによれば、外部端子となる屈曲部が、半導体チップの搭載領域外に形成される。したがって、半導体チップと基板との熱膨張係数の差によって生じる応力の影響を屈曲部が受けない半導体装置を得ることができる。また、基板が曲げられるので小型化された半導体装置が得られる。 According to this, the bent portion serving as the external terminal is formed outside the semiconductor chip mounting region. Therefore, it is possible to obtain a semiconductor device in which the bent portion is not affected by the stress caused by the difference in thermal expansion coefficient between the semiconductor chip and the substrate. Further, since the substrate is bent, a miniaturized semiconductor device can be obtained.
以下、本発明の実施の形態を、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の参考例)
図1は、第1の参考例に係る配線基板を示す図である。図1に示す配線基板は、基板10と、配線パターン20と、を含むもので、例えば半導体装置のインターポーザとして使用することができる。
(First reference example )
Figure 1 is a diagram showing a wiring board according to the first embodiment. The wiring board shown in FIG. 1 includes a
基板10は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板10として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、TAB技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板10として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
The
基板10には、配線パターン20が形成されている。配線パターン20は、銅などで形成することができる。配線パターン20は、搭載される半導体チップなどの電子素子の電極に対応したパターンを有し、電極との接続のためにランド部が形成されてもよい。配線パターン20が接着剤12を介して基板10に貼り付けられて、3層基板を構成してもよい。あるいは、配線パターン20を、接着剤なしで基板10に形成して2層基板を構成してもよい。2層基板では、スパッタリングなどで薄い膜を形成し、メッキを施して、配線パターン20を形成する。したがって、2層基板であっても、配線パターン20は、塑性加工が可能な程度の厚みを有する。あるいは、基板に絶縁樹脂と配線パターンを積層して構成されるビルドアップ型の基板や、複数の基板が積層された多層基板を使用や、両面基板などを、基板10として用いることができる。
A
基板10には、複数の開口部14が形成されている。各開口部14の形状は円形であって、一般的な外部端子の直径にほぼ等しくてもよい。あるいは、各開口部14を矩形に形成してもよい。
A plurality of
配線パターン20の一部は、開口部14に入り込んでいる。詳しくは、配線パターン20は、基板10の一方の面に形成されており、その一部が開口部14に入り込んで屈曲部22を形成している。配線パターン20の一部は、図示するように、基板10の他方の面から突出する屈曲部22を有してもよい。あるいは、基板10及び基板28を一枚の基板として捉えた場合のように、基板10の他方の面のつら位置を超えない位置まで入り込んで屈曲部22を形成してもよい。屈曲部22は、半導体装置などの電子部品の外部端子となるもので、外部端子としての高さ及び直径を有することが好ましい。屈曲部22は、ドーム状の先端部と、筒状の側部と、で構成される形状であってもよい。例えば、開口部14よりも大きいランド部を屈曲させて屈曲部22(ディンプル)を形成してもよい。屈曲部22は、変形しやすくて、応力を吸収できることが好ましい。配線パターン20を引き延ばして屈曲部22を形成すれば、薄くて変形しやすい導電箔で屈曲部22を形成することができる。
A part of the
屈曲部22と、開口部14の壁面との間には、接着剤12が介在していても、介在していなくてもよい。
The adhesive 12 may or may not be interposed between the
変形例として、図2に示すように、屈曲部22の先端部には、破断24が形成されていてもよい。ただし、配線パターン20における基板10上の部分と屈曲部22との電気的な導通が確保されるように、破断24が形成されていることが要求される。この電気的な導通が確保されていれば、破断24が屈曲部22の先端部のみならず、側部に至るまで形成されていてもよい。あるいは、図3に示すように、屈曲部22は、開口部14の直径よりも幅の狭い配線が屈曲されて形成されてもよい。詳しくは、1つの開口部14に1つの屈曲部22が形成されている。これによれば、隣同士の屈曲部22の接触、特に屈曲部22の成形時の接触を防止することができる。
As a modification, as shown in FIG. 2, a
または、図4に示すように、開口部514がスリット(長穴)であり、1つの開口部514に複数の屈曲部522が形成されていてもよい。
Alternatively, as illustrated in FIG. 4, the
屈曲部22の凸面の裏面にて形成される凹部には、樹脂26を充填することが好ましい。樹脂26として、例えばポリイミド樹脂を使用することができる。樹脂26は、応力を吸収する程度に変形するが、一定の形状を維持できる性質であることが好ましい。例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの(例えばオレフィン系のポリイミド樹脂や、ポリイミド樹脂以外としてはダウケミカル社製のBCB等)を用いることが好ましい。特にヤング率が300kg/mm2以下程度であることが好ましい。あるいは、樹脂26として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。樹脂26が充填されることで、屈曲部22の大きな変形を防止することができるとともに、屈曲部22に加えられた応力を吸収することができる。屈曲部22が、半導体装置の外部端子となったときには、屈曲部22に加えられた熱ストレスを、樹脂26が吸収することができる。この効果は、接着剤12が、屈曲部22と開口部14の壁面との間に介在するときに一層高められる。
It is preferable to fill the resin formed in the concave portion formed on the rear surface of the convex surface of the
屈曲部22の凸面には、メッキが施されていることが好ましい。また、屈曲部22の裏面にもメッキが施されていてもよく、配線パターン20における基板10とは反対側を向く面の少なくとも一部又は全部にメッキが施されていてもよい。メッキとして、スズやハンダ等を適用してもよいが、酸化しにくい金を適用することが好ましい。金をメッキすることで鉛の使用をなくすこともできる。
The convex surface of the
基板10には、保護部材28が貼り付けられていてもよい。保護部材28は、屈曲部22を保護するものであり、屈曲部22における基板10からの突出高さよりも厚いことが好ましい。保護部材28は、屈曲部22を避けて、剥離できる状態で基板10に貼り付けられる。例えば、粘着剤を介して保護部材28を基板10に貼り付けることができる。保護部材28における屈曲部22に対応する領域に穴を形成して、屈曲部22を避けることができる。保護部材28は、PET樹脂やポリイミド樹脂などの樹脂で形成してもよいし、金属やセラミックなどで形成してもよい。こうすることで、屈曲部22の形成後の工程中も、屈曲部22の大きな変形を防止することができ、さらに、基板10の平坦性も保たれることから、その後の半導体チップ実装時にも基板10が平行、平坦なので特殊な治具加工もいらず実装しやすい。
A protective member 28 may be attached to the
本参考例に係る配線基板は、上記のように構成されており、以下その製造方法を説明する。図5及び図6は、本参考例を適用した配線基板を製造する方法を示す図である。 The wiring board according to this reference example is configured as described above, and the manufacturing method thereof will be described below. 5 and 6 are diagrams showing a method of manufacturing a wiring board to which the present reference example is applied.
図5に示すように、導電箔30が設けられた基板10を用意する。基板10には、複数の開口部14が形成されている。導電箔30は、エッチングなどによって、配線パターン20(図1参照)の形状にパターニングされていてもよいが、パターニングされる前の状態であってもよい。パターニングされる前の導電箔30が使用される場合は、全ての開口部14の上方を覆って導電箔30が貼り付けられる。パターニング後の導電箔30が使用される場合は、導電箔30の一部をなす配線が開口部14の上方を通るか、あるいは、導電箔30の一部をなすランド部が開口部14の上方を覆う。導電箔30は、接着剤12を介して基板10に貼り付けられてもよいが、基板10に直接的に配線パターンの形状で導電箔30を形成してから、開口部14を形成してもよい。
As shown in FIG. 5, a
上記基板10を、図5に示すように、凹型32上に載せる。凹型32には、上述した屈曲部22の形状に対応した複数の凹部34が形成されており、各凹部34を屈曲部22の形成領域に位置合わせする。すなわち、凹部34上に開口部14が位置する。なお、基板10における導電箔30が形成された面とは反対側の面が凹型32上に載せられる。
The
また、基板10における導電箔30が形成された面に向けて、凸型36を配置する。凸型36は、屈曲部22又は凹部34に対応する複数の凸部38が形成されている。凸型36は、導電箔30における各開口部14の上方に位置する部分に、各凸部38を向けて配置される。また、基板10の、開口部14の周辺部を、保持具37で押さえる。
Further, the
そして、図6に示すように、凹型32と凸型36との間で、導電箔30をプレス加工して屈曲部22を形成する。詳しくは、凸型36の凸部38が、導電箔30における各開口部14の上方に位置する部分を、プレスして凹型32の凹部34内に屈曲させる。基本的には銅箔の張り出し加工となるが、ここで、さらに3層基板が使用されている場合は、接着剤12を介して基板10上で導電箔30が移動できるので、導電箔30を屈曲させやすい。また、開口部14内に接着剤12の一部を引き込みながら、導電箔30を屈曲させてもよい。こうして、導電箔30の一部は、基板10の開口部14に引き込まれて屈曲部22となる。
Then, as shown in FIG. 6, the
なお、導電箔30の一部を開口部14内に引き込むときに、導電箔30の一部に破断24(図2参照)が生じてもよい。ただし、破断24が生じても、導電箔30の電気的な導通が確保されていることが必要である。例えば、導電箔30における屈曲部22の先端部となる部分に破断24が生じてもよい。
Note that when a part of the conductive foil 30 is drawn into the
導電箔30が既に配線パターンの形状にパターニングされている場合には、上記工程で、配線基板を得ることができる。また、導電箔30が配線パターンの形状にパターニングされていない場合には、上記工程の後に、導電箔30を配線パターンの形状にパターニングして配線基板を得ることができる。パターニングの方法として、エッチングを適用することができ、リソグラフィを適用することが好ましい。 When the conductive foil 30 has already been patterned into the shape of the wiring pattern, the wiring substrate can be obtained by the above process. Further, when the conductive foil 30 is not patterned into the shape of the wiring pattern, the conductive foil 30 can be patterned into the shape of the wiring pattern after the above process to obtain a wiring board. As a patterning method, etching can be applied, and lithography is preferably applied.
屈曲部22が形成された後には、必要があれば、屈曲部22の裏面の凹部に樹脂26(図1参照)を充填してもよい。例えば、印刷にてポリイミドやエポキシ等のソルダーレジストなどの樹脂26を凹部に充填してもよい。充填後、樹脂硬化させれば、その後の工程では、たとえ保護部材を付けなくても屈曲部22の大きな変形を防止することができる。さらにポリイミドなどの軟らかい樹脂を用いれば、半導体チップとマザーボードとの熱応力を充分に吸収できる。屈曲部22の形成の前後を問わず、基板10における導電箔30が形成された面とは反対側の面に、図1に示す保護部材28を、剥離できる状態で貼り付けてもよい。屈曲部22の形成後に、屈曲部22の凸面にメッキを施してもよい。メッキを施す工程は、屈曲部22が形成され、かつ、導電箔30が配線パターンの形状にパターニングされた後に行えばよい。これにより、屈曲部22のみならず、配線パターン全体に対してメッキを施すことができる。メッキとして金メッキを適用することが好ましい。
After the
本参考例によれば、導電箔30の一部をなす屈曲部22が、半導体装置などの外部端子として使用することができるので、ハンダボールをなくすことができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
According to this reference example , the
(第2の参考例)
図7は、第2の参考例に係る半導体装置を示す図である。本参考例では、図1に示す配線基板が使用されている。なお、図7では、基板10と配線パターン20との間の接着剤12(図1参照)が省略されている。また、図1に示す保護部材28は、図7では剥離された状態となっているが、接着されたままの状態であってもよい。本参考例では、第1の参考例で説明した構成を適用することができ、基板10から突出する屈曲部22が半導体装置の外部端子となる。
(Second reference example )
Figure 7 is a diagram showing a semiconductor device according to a second embodiment. In this reference example , the wiring board shown in FIG. 1 is used. In FIG. 7, the adhesive 12 (see FIG. 1) between the
図7に示す半導体装置は、配線パターン20が形成された基板10に、半導体チップ40が搭載されている。基板10における半導体チップ40の搭載領域内に、外部端子としての屈曲部22が位置している。すなわち、この半導体装置は、Fan-In型の半導体装置である。このため、基板10における半導体チップ40の搭載領域内に開口部14が形成されている。
In the semiconductor device shown in FIG. 7, a
半導体チップ40の一つの面には、アルミニウムなどで形成された複数の電極42が形成されている。電極42は、半導体チップ40が矩形をなす場合には、平行な2辺に沿って配列されてもよいし、4辺に沿って配列されてもよいし、半導体チップ40の中央部又はその付近に配列されてもよい。電極42を避けて、能動面には、パッシベーション膜を形成してもよい。電極42には、バンプ44を設けることが好ましい。バンプ44は、Au、Ni−Au、In、Au−Snなどが多く用いられるが、ハンダボールでもよく、導電樹脂を用いた突起でもよい。あるいは、電極42を凸状にすることでバンプを設けてもよい。バンプ14の代わりに、あるいはバンプ14とともに配線パターン20にもバンプを形成してもよい。
A plurality of
半導体チップ40は、基板10における配線パターン20が形成された面に搭載され、例えば、フェースアップ実装やフェースダウン実装を適用することができる。フェースダウン実装が適用される場合には、異方性導電材料46を使用することができる。異方性導電材料46は、接着剤に導電粒子が分散されてなるもので、異方性導電膜であってもよい。半導体チップ40における電極12が形成された面と、基板10における配線パターン20が形成された面と、の間に異方性導電材料46が介在する。半導体チップ40のバンプ14と配線パターン20との間が、異方性導電材料46の導電粒子によって電気的に導通する。
The
異方性導電材料46の代わりに、光や熱などで硬化収縮性を有する絶縁樹脂を使用して、機械的にバンプ14を配線パターン20に圧接させてもよい。
Instead of the anisotropic
異方性導電材料46を、配線パターン20の全てを覆うように設ければ、異方性導電材料46は配線パターン20の保護膜となる。あるいは、異方性導電材料46を、半導体チップ40の搭載領域のみに設けてもよい。この場合には、フォトレジストやソルダレジストなどのレジストを、基板10における配線パターン20が形成された面であって、半導体チップ40の搭載領域外に形成してもよい。すなわち、配線パターン20における半導体チップ40に覆われずに露出した部分をレジストで覆ってもよい。
If the anisotropic
本参考例では、屈曲部22の突出面の裏面には樹脂26が充填されており、屈曲部22の大きな変形が防止される。異方性導電材料46が応力吸収材料であれば、樹脂26は、半導体チップ実装時に屈曲部22に充填される異方性導電材料46であってもよい。この場合には、前述したように基板10への半導体チップ40のボンディングを行うときの屈曲部22の大きな変形を防止し、特殊な治具を用いずに、配線基板の平坦性を確保しやすくするために、ボンディング工程前に基板10に保護部材28を貼り付けておくことが好ましい。
In the present reference example , the back surface of the protruding surface of the
本参考例は、上記のように構成されており、以下その製造方法を説明する。まず、第1の参考例で説明した配線基板を用意し、その後、基板10に半導体チップ40を搭載する。なお、基板10に半導体チップ40を搭載する直前に、上述した突起22を形成して配線基板を完成してもよい。
This reference example is configured as described above, and the manufacturing method thereof will be described below. First, the wiring substrate described in the first reference example is prepared, and then the
半導体チップ40の搭載には異方性導電材料46を使用することができる。例えば、基板10における配線パターン20が形成された面と、半導体チップ40における電極12又はバンプ14が形成された面と、の少なくとも一方に異方性導電材料46を設ける。異方性導電材料46が異方性導電膜である場合には、これを貼り付ける。続いて、半導体チップ40及び基板10の少なくとも一方を押圧して、両者を接着するとともに、配線パターン20と電極12とを電気的に導通させる。
An anisotropic
配線基板に既に屈曲部22が外部端子として設けられているので、上記工程で、図7に示す半導体装置を得ることができる。
Since the
フェースアップで半導体チップが実装される場合は、半導体チップの電極と配線パターンは、ワイヤーボンディングで接続され、その後半導体チップの実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、前述してきた異方性導電膜による接合の他に、導電樹脂ペーストによるもの、Au−Au、Au−Sn、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いても良い。これは以下の参考例及び実施の形態でも同様である。 When a semiconductor chip is mounted face up, the semiconductor chip electrodes and the wiring pattern are often connected by wire bonding, and then the semiconductor chip mounting portion is often covered with resin. In the case of mounting face down, in addition to the above-mentioned bonding with the anisotropic conductive film, the conductive resin paste, the metal bonding with Au-Au, Au-Sn, solder, etc., the shrinkage force of the insulating resin There are methods such as those described above, and any of these methods may be used. The same applies to the following reference examples and embodiments.
(第3の参考例)
図8は、第3の参考例に係る半導体装置を示す図である。本参考例では、第2の参考例で説明した半導体チップ40が使用され、屈曲部54が半導体チップ40の搭載領域外に形成されている。すなわち、本参考例に係る半導体装置は、Fan-Out型の半導体装置である。そのため、基板50における半導体チップ40の搭載領域外に開口部56が形成されている。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
(Third reference example )
Figure 8 is a diagram showing a semiconductor device according to a third embodiment. In this reference example , the
(第4の参考例)
図9は、第4の参考例に係る半導体装置を示す図である。本参考例では、第2の参考例で説明した半導体チップ40が使用され、屈曲部64が半導体チップ40の搭載領域内及び搭載領域外に形成されている。すなわち、本参考例に係る半導体装置は、Fan-In/Out型の半導体装置である。そのため、基板60における半導体チップ40の搭載領域内及び搭載領域外に開口部66が形成されている。半導体チップ40の搭載領域外の平坦性を確保し、マザーボードへの二次実装性を向上させるために、その領域に、平坦化部材
(スティフナープレート)を貼り付けた構造にしてもよい(図示せず)。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
(Fourth reference example )
Figure 9 is a diagram showing a semiconductor device according to a fourth embodiment. In this reference example , the
(第5の参考例)
図10は、第5の参考例に係る半導体装置を示す図である。本参考例では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の参考例で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本参考例では、屈曲部74は、それぞれの半導体チップ40の搭載領域内に設けられても、搭載領域外に設けられても、両方に設けられてもよい。すなわち、基板70における半導体チップ40の搭載領域内及び搭載領域外の少なくとも一方に開口部76が形成されている。また、屈曲部74は、複数の半導体チップ40間の領域に設けられていてもよいが、この領域を避けて設けられてもよい。すなわち、基板70における複数の半導体チップ40間の領域に開口部76が形成されていても、この領域を避けて開口部76が形成されていてもよい。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
(Fifth reference example )
Figure 10 is a diagram showing a semiconductor device according to a fifth embodiment. In this reference example , a plurality of
(第6の参考例)
図11は、第6の参考例に係る半導体装置を示す図である。本参考例では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の参考例で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本参考例では、基板80の一部が曲げられて、複数の半導体チップ40が積み重ねられている。図11では、2チップの例が記載されているが、さらに同様に基板を折り曲げて多数の半導体チップを積層してもよい。
(Sixth reference example )
Figure 11 is a diagram showing a semiconductor device according to a reference example of the sixth. In this reference example , a plurality of
基板80は、曲げることができる材質から形成されており、特にフレキシブル基板、あるいは配線密度を一層高めることが必要な場合にはビルドアップ形のフレキシブル基板が好ましい。また、基板80は、一方向に長い長方形をなしている。この基板80の長手方向の両端部に、複数の半導体チップ40が搭載されている。
The
本参考例では、基板80における半導体チップが搭載された面を谷として、この基板80における複数の半導体チップ40の間の領域が曲げられている。なお、図には、折り目を付けずに基板80が屈曲した状態が示されているが、基板80は折り曲げてもよい。基板80には、屈曲する領域に、少なくとも一つ又は複数の穴が形成されてもよい。これによって、基板80の弾力が小さくなって曲げやすくなるとともに、屈曲した状態を維持しやすくなる。なお、穴を避けて、配線パターン82を形成することが好ましいが、穴上に配線パターン82を形成してもよい。
In the present reference example , a region between the plurality of
基板80が曲げられて、複数の半導体チップ40における電極42とは反対側の面同士が、接着剤88を介して接着されている。接着剤88の接着力によって、基板80の曲げられた状態が維持されている。また、複数の半導体チップ40のそれぞれの面は平坦になっているので接着がしやすい。接着剤88が導電性の接着剤であれば、接着される複数の半導体チップ40の接着面の電位を同じにすることができる。接着剤88が、熱伝導性の接着剤であれば、複数の半導体チップ40間で熱の伝達が可能になる。例えば、複数の半導体チップ40のうち一方の発熱量が大きく他方の発熱量が小さい場合には、一方から他方へと熱を伝えることで冷却が可能になる。接着剤88は、粘着剤でもよい。シート状もしくは液状の接着剤88を、基板80が未だ平坦な状態のときに、複数の半導体チップ40のそれぞれの裏面に貼り付け、その後両方の半導体チップ40の裏面同士を貼り付けてもよい。もしくは、半導体チップ40の裏面同士を位置合わせした状態で液状の接着剤88を充填してもよい。
The
本参考例では、2つの半導体チップ40が使用されているが、2つを超える複数の半導体チップ40を使用してもよい。その場合、1つの半導体チップ40における電極42が形成された面とは反対側の面に、残りの複数の半導体チップ40のうちの少なくとも一つの半導体チップ40における電極42が形成された面とは反対側の面を貼り付けてもよい。このように形成することで、複数特に多数の半導体チップ40を狭い面積上に積層することができる。
In this reference example , two
本参考例では、一部において屈曲した基板80における平坦な部分に屈曲部84が設けられている。すなわち、基板80の屈曲部分を避けた部分に、開口部86が形成されている。屈曲部84は、半導体チップ40の搭載領域内に設けられても、搭載領域外に設けられても、両方に設けられてもよい。すなわち、基板80における半導体チップ40の搭載領域内及び搭載領域外の少なくとも一方に開口部86が形成されている。また、屈曲部84は、複数の半導体チップ40間の領域に設けられていてもよいが、この領域を避けて設けられてもよい。すなわち、基板80における複数の半導体チップ40間の領域に開口部86が形成されていても、この領域を避けて開口部86が形成されていてもよい。
In this reference example , a
違う大きさの複数の半導体チップ40が用いられた場合は、大きい方の半導体チップ40が、基板80における外部端子(屈曲部84)の形成側に配置された方が、幾何学的に安定する。
When a plurality of
以上の構成以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。本参考例に係る半導体装置は、複数の半導体チップ40が積層されているので、上述した第5の参考例よりも一層小型化されている。
The configuration described in the second reference example can be applied to configurations and manufacturing methods other than the above configuration. The semiconductor device according to the present reference example is further downsized than the above-described fifth reference example because the plurality of
なお、複数の半導体チップを基板に搭載することは、他の参考例及び実施の形態でも適用することができる。 Note that mounting a plurality of semiconductor chips on a substrate can also be applied to other reference examples and embodiments.
(第7の参考例)
図12は、第7の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、基板100及び配線パターン102を含む。基板100には複数の開口部104が形成されている。配線パターン102は、基板100の一方の面に形成され、その一部が開口部104内に入り込んでいる。配線パターン102の一部は、開口部104の内側で曲がって屈曲部106となっている。屈曲部106の先端部108は、基板100の表面を避けて終端している。例えば、屈曲部106は、開口部104から突出して突起部を構成していてもよいし、あるいは、基板100の他方の面から突出しなくてもよい。また、屈曲部106の先端部108は、開口部104の内壁に接触して支持されていてもよい。
(Seventh reference example )
Figure 12 is a diagram showing a wiring board according to a seventh embodiment. The wiring board according to this reference example includes a
本参考例に係る配線基板には、特別な事情がない限り、上述した参考例で説明した内容を適用することができる。 The contents described in the above reference example can be applied to the wiring board according to this reference example unless there are special circumstances.
また、本参考例に係る配線基板に少なくとも1つの半導体チップを搭載して半導体装置を製造することができる。本参考例に係る配線基板を使用した半導体装置は、基板100における半導体チップの搭載領域内に外部端子となる屈曲部106が形成されたFan-In型であってもよいし、半導体チップの搭載領域外に外部端子となる屈曲部106が形成されたFan-Out型であってもよいし、半導体チップの搭載領域内及び搭載領域外に外部端子となる屈曲部106が形成されたFan-In/Out型であってもよい。また、本参考例に係る配線基板には、複数の半導体チップが搭載されてもよい。
In addition, a semiconductor device can be manufactured by mounting at least one semiconductor chip on the wiring board according to this reference example . The semiconductor device using the wiring board according to this reference example may be a Fan-In type in which a
(第8の参考例)
図13は、第8の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、複数の半導体チップ40が積み重ねられていない点で、図11に示す半導体装置(第6の参考例)と異なる。それ以外の点に関して第6の参考例で説明した内容は、特別な事情がない限り、本参考例に適用することができる。
(Eighth reference example )
Figure 13 is a diagram showing a semiconductor device according to a reference example of the eighth. The semiconductor device according to this reference example differs from the semiconductor device shown in FIG. 11 (sixth reference example ) in that a plurality of
すなわち、図13において、基板80には、屈曲部84が形成された領域を除いた領域に、半導体チップ40が搭載されている。したがって、半導体チップ40と基板80との熱膨張係数差によって生じる応力の影響を、屈曲部84が受けない。また、基板80が曲げられて、半導体チップ40における基板80への搭載面とは反対側の面(上面)が、基板80に接着剤110を介して接着されている。例えば、半導体チップ40の上面は、基板80における屈曲部84が形成された領域に接着されている。こうすることで、小型化された半導体装置を得ることができる。
That is, in FIG. 13, the
なお、本参考例のように基板の一部を曲げることは、他の参考例及び実施の形態でも適用することができる。 Note that bending a part of the substrate as in this reference example can also be applied to other reference examples and embodiments.
(第9の参考例)
図14は、第9の参考例に係る半導体装置を示す図である。本参考例で使用される配線基板は、基板120と、基板120の一方の面に形成された(第1の)配線パターン122と、を含む。基板120には複数の開口部124が形成されている。配線パターン122の一部は、開口部124上で、基板120から離れる方向に突出する屈曲部126となっている。
(Ninth Reference Example )
Figure 14 is a diagram showing a semiconductor device according to a ninth reference example. The wiring substrate used in this reference example includes a
基板120の他方の面には、別の(第2の)配線パターン128が形成されていてもよい。第1の配線パターン122と、第2の配線パターン128とは、基板120に形成されたスルーホール130等によって電気的に接続されている。
Another (second)
基板120の他方の面に半導体チップ40が搭載される。例えば、フェースダウンボンディングによって、半導体チップ40と第2の配線パターン128とが電気的に接続される。また、基板120の一方の面に形成された配線パターン122には、屈曲部126を避けて、ソルダレジストなどの保護膜132が設けられることが好ましい。
The
本参考例によれば、基板120の一方の面に形成された配線パターン122の一部で構成される屈曲部126は外部端子となる。屈曲部126は、第1の配線パターン122、スルーホール130及び第2の配線パターン128を介して、半導体チップ40と電気的に接続される。
According to this reference example , the
本参考例で使用される配線基板の製造方法は、基板120の開口部124に凸型を挿入して、配線パターン122を形成するための金属箔の一部を曲げて屈曲部126を形成する工程を含む。詳しくは、導電箔(配線パターン122)が形成された面とは反対側の面から、開口部124内に凸型を挿入して、導電箔(配線パターン122)の一部を基板120から離れる方向に突出させて屈曲部126を形成する。
In the method for manufacturing a wiring board used in this reference example , a
そして、本参考例に係る半導体装置の製造方法は、上述した配線基板に半導体チップ40を搭載する工程を含む。
And the manufacturing method of the semiconductor device which concerns on this reference example includes the process of mounting the
上記以外の点に関して、特別な事情がない限り、本参考例に、他の参考例及び実施の形態で説明した内容を適用することができる。 Regarding the points other than the above, the contents described in the other reference examples and the embodiments can be applied to the present reference example unless there are special circumstances.
(第10の参考例)
図15は、第10の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、基板120における屈曲部126が形成された面に半導体チップ134が搭載されている。詳しくは、基板120の一方の面に配線パターン122が形成されており、配線パターン122が形成された面に半導体チップ134が搭載され、半導体チップ134と配線パターン122とが電気的に接続されている。したがって、基板120において、半導体チップ134の搭載面と、外部端子となる屈曲部126が突出する面が同じである。この場合、外部端子としての機能を確保するには、屈曲部126の突出高さが、半導体チップ134を超えていることが好ましい。そのためには、屈曲部126を高く形成するか、薄型の半導体チップ134を使用する。
(10th reference example )
Figure 15 is a diagram showing a semiconductor device according to a tenth reference example. In the semiconductor device according to this reference example , a
上記以外の点に関して第9の参考例で説明した内容は、特別な事情がない限り、本参考例に適用することができる。 The contents described in the ninth reference example with respect to points other than the above can be applied to this reference example unless there are special circumstances.
(第11の参考例)
図16は、第11の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、屈曲部146において、第10の参考例と異なり、これ以外の点に関して第10の参考例で説明した内容は、特別な事情がない限り、本参考例に適用することができる。
(Eleventh reference example )
Figure 16 is a diagram showing a semiconductor device according to a reference example of the eleventh. The semiconductor device according to this reference example, at the
図16において、基板120の一方の面に配線パターン142が形成されており、開口部124上で、その一部が曲がって屈曲部146となっている。屈曲部146の先端部148は、基板120の表面を避けて終端している。例えば、屈曲部146の先端部148は、開口部124の上方で終端していてもよいし、あるいは、開口部124の内壁に接触して支持されていてもよい。
In FIG. 16, the
(第12の参考例)
図17は、第12の参考例に係る接続基板を示す図である。図17に示すように、本参考例に係る接続基板200は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、配線基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
( Twelfth reference example )
Figure 17 is a diagram showing a connection substrate according to a twelfth reference example. As shown in FIG. 17, the
接続基板200は、基板202と、基板202の一方の面に形成された配線パターン204とを有する。基板202には、開口部206が形成されており、基板202における配線パターン204が形成された面から開口部206の上方に、配線パターン204の一部が突出して曲がって、屈曲部208が形成されている。
The
接続基板200は、屈曲部208を介して、基板200の配線パターン212に電気的に接続されている。両者の電気的な接続には、導電性部材を使用したり、超音波や熱などによって材料を拡散させる方法を適用することができる。導電性部材として、ハンダ、異方性導電膜、異方性導電接着剤、導電ペースト又は導電性接着剤等を使用することができる。導電性部材を使用した電気的な接続の態様として、ハンダ付け等のロウ付けを例に挙げることができる。
The
本参考例によれば、屈曲部208の高さを利用して、接続基板200の配線パターン204と、基板210の配線パターン212とのショートの発生を防止することができる。
According to this reference example , the occurrence of a short circuit between the
なお、上述した参考例で説明したいずれの配線基板も、本参考例のように他の配線基板に接続することができる。 Note that any of the wiring boards described in the reference example described above can be connected to another wiring board as in this reference example .
(第13の参考例と本発明の実施の形態)
図18は、第13の参考例に係る配線基板を示す図である。図18に示すように、本参考例に係る接続基板300は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
(Thirteenth Reference Example and Embodiment of the Present Invention )
Figure 18 is a diagram showing a wiring substrate according to a reference example of the 13. As shown in FIG. 18, the
接続基板300は、基板302と、基板302の一方の面に形成された配線パターン304とを有する。基板302には、開口部306が形成されており、開口部306内に配線パターン304の一部が曲がって入り込んでいる。そして、基板302における配線パターン304が形成された面とは反対側の方向に向けて突出する屈曲部308が形成されている。
The
本参考例では、開口部306の内壁面と屈曲部308との間に隙間が形成されて、両者が少なくとも部分的に接触しないようになっている。この構成によれば、開口部306内で屈曲部308が動くことができる。したがって、屈曲部308に加えられた応力を効果的に吸収することができる。このことは、他の参考例及び実施の形態でも同様に適用することができる。
In this reference example , a gap is formed between the inner wall surface of the
本発明を適用した一実施の形態に係る配線基板は、図19に示すように、開口部316は、基板312の厚みの中心の径が大きく、開口端部の径がそれよりも小さい形状であってもよい。これによれば、基板312の厚みの中心において、屈曲部318が変形して応力を吸収することができる。このことを他の参考例に適用して実施の形態とすることができる。
As shown in FIG. 19, in the wiring board according to an embodiment to which the present invention is applied , the
接続基板300は、屈曲部308を介して、基板200の配線パターン212に電気的に接続されている。両者の電気的な接続には、ハンダ、異方性導電膜、異方性導電接着剤又は導電ペーストなどを使用したり、超音波や熱などによる金属接合を適用してもよい。
The
本実施の形態によれば、屈曲部308の高さを利用して、接続基板300の配線パターン304と、基板210の配線パターン212とのショートの発生を防止することができる。
According to the present embodiment, it is possible to prevent occurrence of a short circuit between the
なお、上述した参考例で説明したいずれの配線基板も、本実施の形態のように基板に接続することができる。 Note that any of the wiring boards described in the reference examples described above can be connected to the board as in this embodiment.
(第14の参考例)
図20は、第14の参考例に係る配線基板を示す図である。図20に示すように、配線基板400では、屈曲部402を千鳥状に配置してもよい。こうすることで、屈曲部402のピッチを大きくすることができ、屈曲部402間に複数(多数)の配線パターンを形成することができる。
(14th reference example )
Figure 20 is a diagram showing a wiring board according to the fourteenth embodiment. As shown in FIG. 20, the
なお、上述した参考例及び実施の形態で説明したいずれの配線基板でも、本参考例のように千鳥状に屈曲部を配置してもよい。 In any of the wiring boards described in the reference example and the embodiment described above, the bent portions may be arranged in a staggered manner as in this reference example .
(第15の参考例)
図21は、第15の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。そして、屈曲部22の凹部側に、導電性物質600が設けられている。
(15th reference example )
Figure 21 is a diagram showing a wiring board according to a fifteenth reference example. As the wiring board according to this reference example , the wiring board described with reference to FIG. 1 is used. A
詳しくは、導電性物質600は、屈曲部22の内部に充填されている。導電性物質600は、例えば、導電ペースト、ハンダ等のろう材、あるいはメッキによって形成された金属等である。なお、導電性物質600が応力吸収性を有していれば、より好ましい。応力吸収性については、第1の参考例で樹脂26に関連して説明した内容が当てはまる。
Specifically, the
これによれば、屈曲部22の凹部側も、導電性物質600を介して電気的な接続領域として使用することができる。また、屈曲部22の内面に対して、導電性物質600を介して電気的な接続を図ることができる。
According to this, the concave side of the
本参考例には、上述した参考例及び実施の形態で説明した内容を適用することができる。また、本参考例で説明した内容は、以下の参考例に適用することができる。 The contents described in the reference example and the embodiment described above can be applied to this reference example . The contents described in this reference example can be applied to the following reference examples .
(第16の参考例)
図22は、第16の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。
(16th reference example )
Figure 22 is a diagram showing a wiring board according to a sixteenth reference example. As the wiring board according to this reference example , the wiring board described with reference to FIG. 1 is used.
そして、屈曲部22の凹部側に、導電性物質604が設けられている。詳しくは、屈曲部22の内部に絶縁性樹脂602が充填され、導電性物質604が、絶縁性樹脂604上から配線パターン20に至るように設けられている。
A
これによれば、屈曲部22の凹部側も、絶縁性樹脂602上において、導電性物質604を介して配線パターン20との電気的な接続を図ることができる。
According to this, the concave side of the
(第17の参考例)
図23は、第17の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。
そして、屈曲部22の凹部側に、導電性物質606が設けられている。詳しくは、導電性物質606は、屈曲部22の内部を中空にして、凹部上から配線パターン20に至るように設けられている。
(17th reference example )
Figure 23 is a diagram showing a wiring substrate according to a reference example of the 17. As the wiring board according to this reference example , the wiring board described with reference to FIG. 1 is used.
A
これによれば、屈曲部22の凹部側も、導電性物質606を介して配線パターン20との電気的な接続を図ることができる。また、屈曲部22の凹部側が中空になっているので、屈曲部22が変形しやすく、応力の吸収が可能である。
According to this, the concave side of the
(第18の参考例)
図24は、第18の参考例に係る半導体装置を示す図である。この半導体装置は、図21に示す配線基板と、その配線基板に搭載された半導体チップ40と、を含む。半導体チップ40は、図7を参照して説明したものである。半導体チップ40の電極42(バンプ44)は、配線基板の屈曲部22の凹部側に設けられた導電性物質600上に接合されている。
(18th reference example )
Figure 24 is a diagram showing a semiconductor device according to a reference example of the 18. This semiconductor device includes a wiring board shown in FIG. 21 and a
なお、本参考例の変形例として、図22又は図23に示す配線基板を使用して、導電性物質604、606上に、電極42(バンプ44)を接合してもよい。その他の構成については、図7を参照して説明した内容が当てはまる。
As a modification of this reference example , the electrode 42 (bump 44) may be bonded onto the
(第19の参考例)
図25は、第19の参考例に係る配線基板及び半導体装置を示す図である。
(19th reference example )
FIG. 25 is a diagram illustrating a wiring board and a semiconductor device according to a nineteenth reference example .
本参考例に係る配線基板は、図15に示す配線基板を含む。すなわち、この配線基板は、開口部124が形成された基板120と、基板120の一方の面に形成された配線パターン122と、を有する。配線パターン122は、基板120の一方の面から開口部124の上方に突出して曲がっている屈曲部126を有する。そして、開口部124及び屈曲部126の内部に、導電性物質608が充填されている。これによれば、屈曲部126の凹部側も、導電性物質608を介して電気的な接続領域として使用することができる。
The wiring board according to this reference example includes the wiring board shown in FIG. That is, this wiring board has a
本参考例に係る半導体装置は、上述した配線基板と、基板120に搭載された半導体チップ134と、を有する。詳しくは、図15を参照して説明した内容が該当する。あるいは、導電性物質608を介して、屈曲部126の凹部側に、半導体チップ134の電極(バンプ)を接合してもよい。
A semiconductor device according to this reference example includes the above-described wiring board and a
(第20の参考例)
図26は、第20の参考例に係る接続基板を示す図である。
(20th reference example )
Figure 26 is a diagram showing a connection substrate according to a twentieth reference example.
本参考例に係る接続基板は、図17に示す接続基板を含む。すなわち、この接続基板は、基板202、210に配線パターン204、212が形成されてなる複数の配線基板を含む。一方の配線基板において、基板202には開口部206が形成され、配線パターン204には屈曲部208が形成されている。屈曲部208は、開口部206の上方に突出して形成されている。開口部206と屈曲部208とが平面的に重なるようになっている。そして、屈曲部206の凹部側に導電性物質610が設けられている。詳しくは、屈曲部206の内部に導電性物質610が充填されている。
The connection board according to this reference example includes the connection board shown in FIG. That is, this connection board includes a plurality of wiring boards in which the
その他の構成は、図17に示す接続基板と同じであるため、説明を省略する。本参考例によれば、図17を参照して説明した内容に加えて、屈曲部208の凹部側も、導電性物質610を介して電気的な接続領域として使用することができる。詳しくは、屈曲部206の内面に対して、導電性物質610を介して電気的な接続を図ることができる。
Other configurations are the same as those of the connection substrate shown in FIG. According to this reference example , in addition to the content described with reference to FIG. 17, the concave portion side of the
(第21の参考例)
図27は、第21の参考例に係る接続基板を示す図である。
(21st reference example )
Figure 27 is a diagram showing a connection substrate according to a reference example of the 21.
本参考例に係る接続基板は、図18に示す接続基板を含む。すなわち、この接続基板は、基板302、210に配線パターン304、212が形成されてなる複数の配線基板を含む。一方の配線基板において、基板302には開口部306が形成され、配線パターン304には屈曲部308が形成されている。また、開口部306と屈曲部308とが平面的に重なるようになって、基板302の一方の面に配線パターン304が形成されている。そして、屈曲部308の凹部側に導電性物質612が設けられている。詳しくは、屈曲部308の内部に導電性物質612が充填されている。
The connection board according to this reference example includes the connection board shown in FIG. That is, this connection board includes a plurality of wiring boards in which
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本参考例によれば、図18を参照して説明した内容に加えて、屈曲部308の凹部側も、導電性物質612を介して電気的な接続領域として使用することができる。詳しくは、屈曲部308の内面に対して、導電性物質612を介して電気的な接続を図ることができる。
Other configurations are the same as those of the connection substrate shown in FIG. According to this reference example , in addition to the contents described with reference to FIG. 18, the concave side of the
(第22の参考例)
図28は、第22の参考例に係る接続基板を示す図である。
(22nd reference example )
Figure 28 is a diagram showing a connection substrate according to a reference example of the 22.
本参考例に係る接続基板は、図18に示す接続基板を含む。そして、屈曲部308の凹部側に導電性物質614が設けられている。詳しくは、屈曲部308の内部に絶縁性樹脂616が充填され、導電性物質614は、絶縁性樹脂616上から配線パターン304に至るように設けられている。
The connection board according to this reference example includes the connection board shown in FIG. A conductive substance 614 is provided on the concave side of the
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本参考例によれば、図18を参照して説明した内容に加えて、屈曲部308の凹部側も、導電性物質614を介して電気的な接続領域として使用することができる。詳しくは、絶縁性樹脂616上において、導電性物質614を介して配線パターン304との電気的な接続を図ることができる。
Other configurations are the same as those of the connection substrate shown in FIG. According to this reference example , in addition to the content described with reference to FIG. 18, the concave side of the
(第23の参考例)
図29は、第23の参考例に係る接続基板を示す図である。
(23rd reference example )
FIG. 29 is a diagram illustrating a connection board according to a twenty- third reference example .
本参考例に係る接続基板は、図18に示す接続基板を含む。本参考例では、第22の参考例の絶縁性樹脂616を設けずに、屈曲部308の内部が中空になっている。そして、屈曲部308の凹部上から配線パターン304に至るように、導電性物質618が設けられている。
The connection board according to this reference example includes the connection board shown in FIG. In this reference example , the inside of the
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本参考例によれば、第22の参考例で説明した内容に加えて、屈曲部308が変形しやすいので、屈曲部308による応力の吸収が可能である。
Other configurations are the same as those of the connection substrate shown in FIG. According to the present reference example , in addition to the contents described in the twenty-second reference example , the
(その他の変形例)
次に、半導体装置の形態の変形例を説明する。
(Other variations)
Next, a modified example of the form of a semi-conductor device.
(1)半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記半導体チップ(の電極)と前記配線パターンとがワイヤで接続されている。
(1) other forms of semi-conductor devices,
At least one semiconductor chip;
A substrate on which the semiconductor chip is mounted and an opening is formed;
A wiring pattern formed on one surface of the substrate and having a bent portion bent in the opening toward the other surface;
The semiconductor chip (the electrode thereof) and the wiring pattern are connected by a wire.
これは、ワイヤボンディング型の半導体装置であって、例えばCSPの一形態である場合もある。 This is a wire bonding type semiconductor device and may be a form of CSP, for example.
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記配線パターンとをワイヤで接続する工程と、
を含む。
The manufacturing method is
Preparing a wiring board manufactured by the above method, and mounting at least one semiconductor chip on the substrate;
Connecting the semiconductor chip (the electrode thereof) and the wiring pattern with a wire;
including.
(2)半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記配線パターンは、前記基板から突出(オーバーハング)するリードをさらに含み、前記半導体チップ(の電極)と前記リードとが接続されている。
(2) other forms of semi-conductor devices,
At least one semiconductor chip;
A substrate on which the semiconductor chip is mounted and an opening is formed;
A wiring pattern formed on one surface of the substrate and having a bent portion bent in the opening toward the other surface;
The wiring pattern further includes a lead that protrudes (overhangs) from the substrate, and the semiconductor chip (the electrode thereof) and the lead are connected.
この半導体装置もCSPの一形態である場合もある。なお、前記基板と前記半導体チップとの間には、隙間をあけて、樹脂を充填してもよい。 This semiconductor device may also be a form of CSP. Note that a resin may be filled with a gap between the substrate and the semiconductor chip.
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記リードと接続する工程と、を含む。
The manufacturing method is
Preparing a wiring board manufactured by the above method, and mounting at least one semiconductor chip on the substrate;
Connecting the semiconductor chip (the electrode thereof) and the lead.
なお、リードの接続は、シングルポイントボンディングを適用してもよい。 Note that single point bonding may be applied to lead connection.
(3)半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記基板にはデバイスホールが形成され、
前記配線パターンは、前記基板から前記デバイスホール内に突出(オーバーハング)するインナーリードをさらに含み、前記半導体チップ(の電極)と前記インナーリードとが接続されている。
(3) other forms of semi-conductor devices,
At least one semiconductor chip;
A substrate on which the semiconductor chip is mounted and an opening is formed;
A wiring pattern formed on one surface of the substrate and having a bent portion bent in the opening toward the other surface;
Device holes are formed in the substrate,
The wiring pattern further includes an inner lead that protrudes (overhangs) from the substrate into the device hole, and the semiconductor chip (electrode) and the inner lead are connected.
この半導体装置は、T−BGA(Tape−Ball Grid Array)の一形態である場合もある
。
This semiconductor device may be a form of T-BGA (Tape-Ball Grid Array).
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記インナーリードと接続する工程と、を含む。
The manufacturing method is
Preparing a wiring board manufactured by the above method, and mounting at least one semiconductor chip on the substrate;
Connecting the semiconductor chip (electrodes thereof) and the inner leads.
この製造方法には、TAB技術を適用することができる。 A TAB technique can be applied to this manufacturing method.
図30には、図7に示す半導体装置を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には例えば銅からなる配線パターン1100が所望の回路となるように形成されていて、それらの配線パターン1100と半導体装置の外部端子(屈曲部22)とを機械的に接続することでそれらの電気的導通を図る。屈曲部22と配線パターン1100とは、ハンダを使用して接続してもよいが、鉛を含有しない材料で接続してもよい。
FIG. 30 shows a
そして、本発明を適用した半導体装置を有する電子機器2000として、図31には、ノート型パーソナルコンピュータが示されている。
A notebook personal computer is shown in FIG. 31 as an
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子(能動素子か受動素子かを問わない)を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。 In addition, the electronic component (whether an active element or a passive element) is mounted on a substrate in the same manner as the semiconductor chip, and the electronic component is manufactured by replacing the “semiconductor chip” as the constituent element of the present invention with “electronic element” You can also Examples of electronic components manufactured using such electronic elements include optical elements, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes, and fuses.
10 基板、20 配線パターン、22 屈曲部、24 破断、26 樹脂、28 保護部材、30 導電箔、32 凹型、36 凸型、40 半導体チップ、42 電極、46
異方性導電材料
DESCRIPTION OF
Anisotropic conductive material
Claims (16)
前記基板の一方の面に形成された配線パターンであって、前記配線パターンの一部が前記開口部内に位置するように屈曲する屈曲部を有する前記配線パターンと、
を有し、
前記配線パターンの前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触せず、前記開口部の前記基板の厚み方向の中心の径が前記開口部の開口端部の径よりも大きい配線基板。 A substrate having an opening formed thereon;
A wiring pattern formed on one surface of the substrate, the wiring pattern having a bent portion that bends so that a part of the wiring pattern is located in the opening; and
Have
The bent portion of the wiring pattern and the inner wall surface of the opening are not at least partially in contact, and the diameter of the center of the opening in the thickness direction of the substrate is larger than the diameter of the opening end of the opening. Wiring board.
前記屈曲部は、前記基板の他方の面から突出しない高さで形成されてなる配線基板。 The wiring board according to claim 1,
The bent portion is a wiring board formed so as not to protrude from the other surface of the substrate.
前記屈曲部は、前記基板の他方の面から突出して突起部を構成する配線基板。 The wiring board according to claim 1,
The bent portion is a wiring board that protrudes from the other surface of the substrate to form a protrusion.
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材が設けられている配線基板。 The wiring board according to claim 3,
A wiring board in which a protective member thicker than the protruding height of the protrusion is provided on the other surface of the board.
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなる配線基板。 The wiring board according to claim 1,
The wiring board is formed of a bent wiring having a width smaller than the diameter of the opening.
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなる配線基板。 The wiring board according to claim 1,
The wiring board in which the bent portion of the wiring pattern is formed by bending a part of a land portion larger than the opening.
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端している配線基板。 The wiring board according to claim 1,
A wiring board in which a front end portion of the bent portion of the wiring pattern is terminated to avoid the surface of the board.
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されてなる配線基板。 The wiring board according to claim 1,
The wiring board in which the opening is a slit and a plurality of the bent portions are formed in each opening.
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む半導体装置。 A wiring board according to any one of claims 1 to 8 ,
At least one semiconductor chip mounted on the substrate of the wiring board;
A semiconductor device including:
を含み、
前記屈曲部を形成する工程では、前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触しないように前記屈曲部を形成すると共に、前記開口部の前記基板の厚み方向の中心の径が、前記開口部の開口端部の径よりも大きくなるように形成する配線基板の製造方法。 Bending a portion of the conductive foil formed on one surface through the opening of the substrate in the opening toward the other surface to form a bent portion;
Including
Wherein in the step of forming the bent portion, with the the previous SL bent portion inner wall of the opening forming the bent portions so as not to at least partially contact, of the substrate of the opening in the thickness direction center of the A method for manufacturing a wiring board , wherein the diameter is formed to be larger than the diameter of the opening end of the opening .
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスする配線基板の製造方法。 In the manufacturing method of the wiring board of Claim 10 ,
In the step of forming the bent portion, on the concave mold corresponding to the bent portion, the opening is aligned and the other surface of the substrate is placed, and the bent portion is formed from the one surface of the substrate. A method of manufacturing a wiring board, in which a convex mold corresponding to the above is pressed against the conductive foil.
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行う配線基板の製造方法。 In the manufacturing method of the wiring board of Claim 10 ,
An adhesive is interposed between the substrate and the conductive foil,
A method of manufacturing a wiring board, wherein the step of forming the bent portion is performed while drawing the adhesive into the opening.
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成する配線基板の製造方法。 In the manufacturing method of the wiring board of Claim 10 ,
A method of manufacturing a wiring board, wherein in the step of forming the bent portion, the bent portion is formed while being broken at a tip portion.
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねる半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14 ,
A plurality of the semiconductor chips are mounted on the substrate;
The substrate is a flexible substrate,
A method of manufacturing a semiconductor device, wherein a part of the substrate is bent and the plurality of semiconductor chips are stacked.
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付ける半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14 ,
The substrate is a flexible substrate,
A method for manufacturing a semiconductor device, wherein a part of the substrate is bent and the upper surface of the semiconductor chip is attached to the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205514A JP4735855B2 (en) | 1999-03-25 | 2007-08-07 | Wiring board, semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999081028 | 1999-03-25 | ||
JP8102899 | 1999-03-25 | ||
JP1999213183 | 1999-07-28 | ||
JP21318399 | 1999-07-28 | ||
JP2007205514A JP4735855B2 (en) | 1999-03-25 | 2007-08-07 | Wiring board, semiconductor device, and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000608437A Division JP4066127B2 (en) | 1999-03-25 | 2000-03-23 | Semiconductor device and manufacturing method thereof, circuit board and electronic apparatus. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004954A JP2008004954A (en) | 2008-01-10 |
JP4735855B2 true JP4735855B2 (en) | 2011-07-27 |
Family
ID=39009033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205514A Expired - Fee Related JP4735855B2 (en) | 1999-03-25 | 2007-08-07 | Wiring board, semiconductor device, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735855B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246265A (en) * | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | Semiconductor package substrate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221132A (en) * | 1993-12-06 | 1995-08-18 | Fujitsu Ltd | Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof |
-
2007
- 2007-08-07 JP JP2007205514A patent/JP4735855B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2008004954A (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066127B2 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic apparatus. | |
JP3633559B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP3876953B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3994262B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2001298115A (en) | Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment | |
JP3654116B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP4822019B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
JP3569585B2 (en) | Semiconductor device | |
JP4735855B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP4735856B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP4822018B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
JP4158008B2 (en) | Manufacturing method of semiconductor chip | |
JP3841135B2 (en) | Semiconductor device, circuit board and electronic equipment | |
JP3614099B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP3997685B2 (en) | Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device | |
JP4273352B2 (en) | Manufacturing method of semiconductor device | |
JP4328978B2 (en) | Manufacturing method of semiconductor device | |
JP2004103935A (en) | Semiconductor device and manufacturing metrhod thereof | |
JP3714388B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, WIRING BOARD, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
JPH11251481A (en) | Ceramic package for semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |