JP4735249B2 - Semiconductor device, lead frame, and manufacturing method of semiconductor device - Google Patents

Semiconductor device, lead frame, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4735249B2
JP4735249B2 JP2005376395A JP2005376395A JP4735249B2 JP 4735249 B2 JP4735249 B2 JP 4735249B2 JP 2005376395 A JP2005376395 A JP 2005376395A JP 2005376395 A JP2005376395 A JP 2005376395A JP 4735249 B2 JP4735249 B2 JP 4735249B2
Authority
JP
Japan
Prior art keywords
lead
stage
semiconductor device
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005376395A
Other languages
Japanese (ja)
Other versions
JP2007180236A (en
Inventor
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005376395A priority Critical patent/JP4735249B2/en
Publication of JP2007180236A publication Critical patent/JP2007180236A/en
Application granted granted Critical
Publication of JP4735249B2 publication Critical patent/JP4735249B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、半導体チップを備える半導体装置、これに使用するリードフレーム及び半導体装置の製造方法に関する。
The present invention relates to a semiconductor device including a semiconductor chip, a lead frame used for the semiconductor device , and a method for manufacturing the semiconductor device .

従来より、ＱＦＰ（Quad Flat Package）やＱＦＮ（Quad Flat Non-Leaded Package）等の半導体装置は、半導体チップを略板状のステージ部に固定すると共に、ステージ部の周囲に隙間を介して配されたリードと半導体チップとをワイヤーにより電気接続し、これら半導体チップ、ステージ部及びリードを樹脂モールド部により一体的に固定して構成されている。
ところで、この種の半導体装置においては、半導体チップの表面にトランジスタ等の各種素子からなる集積回路が形成されているため、半導体装置の動作時には半導体チップが発熱する。従来では、半導体チップが過剰に加熱されて誤動作が発生することを防止するために、例えば、ステージ部に放熱板を固定しておき、半導体チップの熱を放熱板に吸収させるように構成した半導体装置がある（例えば、特許文献１参照）。
特開平９−１７２１２６号公報 2. Description of the Related Art Conventionally, semiconductor devices such as QFP (Quad Flat Package) and QFN (Quad Flat Non-Leaded Package) are fixed to a substantially plate-like stage portion and arranged around the stage portion via a gap. The lead and the semiconductor chip are electrically connected by a wire, and the semiconductor chip, the stage part and the lead are integrally fixed by a resin mold part.
By the way, in this type of semiconductor device, since an integrated circuit composed of various elements such as transistors is formed on the surface of the semiconductor chip, the semiconductor chip generates heat during operation of the semiconductor device. Conventionally, in order to prevent the semiconductor chip from being heated excessively and causing a malfunction, for example, a semiconductor configured so that a heat sink is fixed to the stage portion and the heat of the semiconductor chip is absorbed by the heat sink. There is an apparatus (for example, refer to Patent Document 1).
JP 9-172126 A

しかしながら、上記従来の半導体装置においては、半導体チップの熱を逃がすために別途放熱板を設ける必要があるため、半導体装置の製造コストが増加するという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、安価に半導体チップから発生する熱を効率よく放熱できる半導体装置、これに使用するリードフレーム及び半導体装置の製造方法を提供することを目的としている。
However, the conventional semiconductor device has a problem in that the manufacturing cost of the semiconductor device increases because it is necessary to provide a separate heat sink in order to release the heat of the semiconductor chip.
The present invention was made in view of the above circumstances, the semiconductor device can dissipate the heat generated from the low cost semiconductor chip, to provide a method of manufacturing a lead frame and a semiconductor device used to It is aimed.

上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、半導体チップを配置するためのステージ部と、その周囲に配される複数のリードとを一体的に形成した金属製薄板からなるリードフレームであって、前記ステージ部が、相互に隣接する前記リード間の隙間まで延出する延出部を備え、前記リードが、前記金属製薄板の裏面側からハーフエッチング加工を施すことにより形成されて、前記ステージ部の厚さ寸法が前記リードの厚さ寸法よりも厚くなり、前記延出部が、前記裏面側からのハーフエッチング加工を施さない位置において、前記金属製薄板の表面側からハーフエッチング加工を施すことにより形成されることで、前記リードに対して前記厚さ方向にずれて配置されていることを特徴とするリードフレームを提案している。
In order to solve the above problems, the present invention proposes the following means.
The present invention relates to a lead frame made of a thin metal plate integrally formed with a stage portion for arranging a semiconductor chip and a plurality of leads arranged around the stage portion, and the stage portions are adjacent to each other. An extension portion extending to the gap between the leads, the lead is formed by performing a half-etching process from the back side of the metal thin plate, and the thickness dimension of the stage portion is It becomes thicker than the thickness dimension, and the extension part is formed by performing half-etching from the surface side of the metal thin plate at a position where the half-etching from the back side is not performed, A lead frame has been proposed in which the lead frame is arranged so as to be displaced in the thickness direction with respect to the lead.

この発明に係るリードフレームを用いて半導体装置を製造する際には、半導体チップをステージ部に配置すると共に、半導体チップとリードとをワイヤーにより電気接続する。次いで、半導体チップ、ステージ部、ワイヤー及び各リードの一部を一体的に固定する樹脂モールド部を形成する。その後、樹脂モールド部の外側においてステージ部とリードとの連結部分を切断したり、樹脂モールド部の外側に突出するリードを変形させる。   When a semiconductor device is manufactured using the lead frame according to the present invention, the semiconductor chip is arranged on the stage portion, and the semiconductor chip and the lead are electrically connected by a wire. Next, a resin mold part for integrally fixing the semiconductor chip, the stage part, the wire, and a part of each lead is formed. Thereafter, the connecting portion between the stage portion and the lead is cut outside the resin mold portion, or the lead protruding outside the resin mold portion is deformed.

また、上記のように半導体装置を製造する際には、樹脂モールド部を形成する工程やリードを変形・切断する工程において、上下一対の金型によりリードを挟み込む必要がある。すなわち、リードの厚さ寸法は、上下一対の金型間のクリアランスに合わせる必要があるが、ステージ部の厚さ寸法は、リードの厚さ寸法と異なる値に設定されているため、これら上下一対の金型間のクリアランスの影響を受けずに済む。したがって、樹脂モールド部の形成工程や、リードの変形・切断工程において使用する金型を別途設計する必要もない。   Further, when manufacturing a semiconductor device as described above, it is necessary to sandwich the leads between a pair of upper and lower molds in the process of forming the resin mold part and the process of deforming and cutting the leads. That is, the thickness dimension of the lead needs to match the clearance between the pair of upper and lower molds, but the thickness dimension of the stage portion is set to a value different from the thickness dimension of the lead. It is not affected by the clearance between molds. Therefore, it is not necessary to separately design a mold used in the resin mold portion forming process and the lead deformation / cutting process.

また、この発明に係るリードフレームによれば、金属製薄板の表面側からのハーフエッチング加工、及び、金属製薄板の裏面側からのハーフエッチング加工を互い違いで行うことにより、金属製薄板の表面側にリードが、また、金属製薄板の裏面側に延出部がそれぞれ形成されることになる。このため、リード及び延出部が相互に隣接する位置に形成されていても、容易にリード及び延出部を金属製薄板の厚さ方向に離間して配置することが可能となる。
 Further , according to the lead frame according to the present invention, the half-etching process from the front side of the metal thin plate and the half-etching process from the back side of the metal thin plate are alternately performed, so that the front side of the metal thin plate In addition, the lead is formed on the back surface of the metal thin plate, and the extending portion is formed on the back surface of the metal thin plate. For this reason, even if the lead and the extension part are formed at positions adjacent to each other, the lead and the extension part can be easily separated from each other in the thickness direction of the metal thin plate.

そして、前記リードフレームでは、前記ステージ部が、前記リードに対して前記金属製薄板の表面側から裏面側に向かう前記厚さ方向下向きに押し下げられた位置に配されているとよい。In the lead frame, the stage portion may be disposed at a position pressed downward in the thickness direction from the front surface side to the back surface side of the metal thin plate with respect to the lead.

また、本発明は、前記リードフレームを用いて、前記半導体チップ、前記ステージ部、及び、複数の前記リードを樹脂モールド部により一体的に固定してなる半導体装置を提案している。
なお、前記半導体装置では、前記半導体チップが、前記ステージ部の表面に接着されているとよい。
The present invention also proposes a semiconductor device in which the lead chip is used to integrally fix the semiconductor chip, the stage portion, and the plurality of leads by a resin mold portion.
In the semiconductor device, the semiconductor chip may be bonded to the surface of the stage portion.

さらに、本発明は、金属製薄板に、半導体チップを配置するためのステージ部と、その周囲に配される複数のリードとを一体的に形成してなるリードフレームを形成する工程と、当該リードフレームの形成後に、前記半導体チップを前記ステージ部の表面に接着して、当該半導体チップと前記リードとを電気的に接続する工程と、その後に、前記半導体チップ、前記ステージ部、及び、複数の前記リードを樹脂モールド部により一体的に固定する工程とを備える半導体装置の製造方法であって、前記リードフレームを形成する工程では、前記金属製薄板の裏面側からハーフエッチング加工を施すことにより前記リードを形成し、さらに、前記金属製薄板の裏面側からハーフエッチング加工を施されない位置において、当該金属製薄板の表面側からハーフエッチング加工を施すことにより、相互に隣接する前記リード間の隙間まで延出する延出部を前記ステージ部に形成することで、前記延出部を除く前記ステージ部の残部の厚さ寸法が前記リードの厚さ寸法よりも厚くなると共に、前記延出部が前記リードに対して前記厚さ方向にずれて配置されることを特徴とする半導体装置の製造方法を提案している。Furthermore, the present invention provides a step of forming a lead frame formed by integrally forming a stage portion for arranging a semiconductor chip and a plurality of leads arranged around the stage on a thin metal plate, and the leads After forming the frame, bonding the semiconductor chip to the surface of the stage portion and electrically connecting the semiconductor chip and the lead; and thereafter, the semiconductor chip, the stage portion, and a plurality of A method of manufacturing a semiconductor device comprising a step of integrally fixing the leads with a resin mold portion, wherein the lead frame is formed by performing a half-etching process from the back side of the metal thin plate. In the position where the lead is formed and the half etching process is not performed from the back side of the metal thin plate, the surface side of the metal thin plate The thickness dimension of the remaining part of the stage part excluding the extension part is formed in the stage part by extending the gap between the leads adjacent to each other by performing a half-etching process. Has proposed a method for manufacturing a semiconductor device, wherein the extension portion is arranged so as to be displaced in the thickness direction with respect to the lead.

なお、前記半導体装置の製造方法において、前記リードフレームを形成する工程では、前記ハーフエッチング加工の後に、前記ステージ部が、前記リードに対して前記金属製薄板の表面側から裏面側に向かう前記厚さ方向下向きに押し下げるとよい。In the method of manufacturing the semiconductor device, in the step of forming the lead frame, after the half etching process, the thickness of the stage portion from the surface side of the metal thin plate toward the back surface side with respect to the lead is increased. It is good to push down downward.

本発明によれば、ステージ部の厚さ寸法をリードの厚さ寸法よりも厚く設定することにより、半導体装置の製造に使用する金型を新たに設計することなく、ステージ部における半導体チップの放熱容量を大きくすることができる。そして、従来のように、別途放熱板を設ける必要が無くなるため、安価に半導体チップから発生する熱を効率よく放熱できる半導体装置を提供することができる。
According to the present invention , by setting the thickness dimension of the stage portion to be larger than the thickness dimension of the lead, the heat radiation of the semiconductor chip in the stage portion can be achieved without newly designing a mold used for manufacturing the semiconductor device. The capacity can be increased. And since it becomes unnecessary to provide a separate heat sink like the past, the semiconductor device which can radiate | emit efficiently the heat which generate | occur | produces from a semiconductor chip cheaply can be provided.

また、本発明によれば、ステージ部の容積拡大をさらに図ることが可能となるため、半導体チップから発生する熱をさらに効率よく放熱できる半導体装置を提供できる。
Furthermore, according to the present invention , it is possible to further increase the volume of the stage portion, and thus it is possible to provide a semiconductor device that can dissipate heat generated from the semiconductor chip more efficiently.

また、本発明によれば、容易にリード及び延出部を金属製薄板の厚さ方向に離間して配置することができるため、ステージ部のさらなる容積拡大を図った半導体装置を簡便に製造することが可能となる。
In addition, according to the present invention , since the lead and the extending portion can be easily separated from each other in the thickness direction of the metal thin plate, a semiconductor device in which the volume of the stage portion is further increased is easily manufactured. It becomes possible.

図１から図５はこの発明に係る第１の実施形態を示しており、図１，２に示すように、この実施の形態に係る半導体装置１は、略板状の半導体チップ３と、表面５ａに半導体チップ３を配置する略板状のステージ部５と、ステージ部５の周囲に配された複数のリード７と、これら半導体チップ３、ステージ部５及び複数のリード７を一体的に固定する樹脂モールド部９とを備えている。半導体チップ３及びステージ部５は、樹脂モールド部９の内部に埋め込まれている。また、ステージ部５及び複数のリード７は、銅材等の金属材料により形成されている。   1 to 5 show a first embodiment according to the present invention. As shown in FIGS. 1 and 2, a semiconductor device 1 according to this embodiment includes a substantially plate-like semiconductor chip 3 and a surface. A substantially plate-like stage portion 5 in which the semiconductor chip 3 is arranged on 5a, a plurality of leads 7 arranged around the stage portion 5, and the semiconductor chip 3, the stage portion 5 and the plurality of leads 7 are fixed integrally. The resin mold part 9 is provided. The semiconductor chip 3 and the stage unit 5 are embedded in the resin mold unit 9. The stage unit 5 and the plurality of leads 7 are formed of a metal material such as a copper material.

各リード７は、基端部７ａ、先端部７ｂ、およびこれら基端部７ａおよび先端部７ｂを連結する連結部７ｃとから構成されており、クランク状の断面形状を有している。
各リード７の基端部７ａは、その一部が樹脂モールド部９の内部に埋まっており、金属製のワイヤー１１により半導体チップ３と電気的に接続されている。また、各リード７の基端部７ａは、ステージ部５よりも樹脂モールド部９の上面９ａ側に配置されている。さらに、樹脂モールド部９内部に位置する各リード７の基端部７ａの厚さ寸法は、ステージ部５の厚さ寸法と略同等となっている。 Each lead 7 includes a base end portion 7a, a tip end portion 7b, and a connecting portion 7c that connects the base end portion 7a and the tip end portion 7b, and has a crank-like cross-sectional shape.
A part of the base end portion 7 a of each lead 7 is embedded in the resin mold portion 9 and is electrically connected to the semiconductor chip 3 by a metal wire 11. Further, the base end portion 7 a of each lead 7 is arranged on the upper surface 9 a side of the resin mold portion 9 with respect to the stage portion 5. Furthermore, the thickness dimension of the base end part 7 a of each lead 7 located inside the resin mold part 9 is substantially equal to the thickness dimension of the stage part 5.

さらに、各リード７の先端部７ｂ及び連結部７ｃは、樹脂モールド部９の側部から外方に突出しており、先端部７ｂは、樹脂モールド部９の下面９ｂよりも下方に配置されている。また、樹脂モールド部９の外方に位置する各リード７の基端部７ａ、先端部７ｂ及び連結部７ｃの厚さ寸法は、ステージ部５の厚さ寸法よりも薄く形成されている。
以上のように、この半導体装置１は、リード７が樹脂モールド部９の側部から外方に突出する、所謂ＱＦＰの構成を有している。 Furthermore, the tip portion 7 b and the connecting portion 7 c of each lead 7 protrude outward from the side portion of the resin mold portion 9, and the tip portion 7 b is disposed below the lower surface 9 b of the resin mold portion 9. . Further, the thickness dimension of the base end part 7 a, the tip end part 7 b and the connecting part 7 c of each lead 7 positioned outside the resin mold part 9 is formed to be thinner than the thickness dimension of the stage part 5.
As described above, the semiconductor device 1 has a so-called QFP configuration in which the leads 7 protrude outward from the side portions of the resin mold portion 9.

以上のように構成された半導体装置１の製造方法について説明する。
はじめに、図３，４に示すように、銅材等からなる金属製薄板にプレス加工やエッチング加工を施して、半導体チップ３を配置するためのステージ部５と、ステージ部５の周囲に配された複数のリード７と、ステージ部５から延びる吊りリード１３と、これらリード７及び吊りリード１３を一体的に連結するダムバー１５とを備えたリードフレーム１７を形成する。
このリードフレーム１７の形成においては、樹脂モールド部９の外方側に配置される各リード７の基端部７ａの一部、先端部７ｂ及び連結部７ｃについて、各リード７の裏面７ｄからハーフエッチング加工を行う。なお、樹脂モールド部９の外方側に配置される吊りリード１３及びダムバー１５についても同様に、上記ハーフエッチング加工を行う。 A method for manufacturing the semiconductor device 1 configured as described above will be described.
First, as shown in FIGS. 3 and 4, a metal thin plate made of a copper material or the like is subjected to press processing or etching processing, and a stage portion 5 for arranging the semiconductor chip 3 is arranged around the stage portion 5. A lead frame 17 having a plurality of leads 7, suspension leads 13 extending from the stage portion 5, and a dam bar 15 integrally connecting the leads 7 and the suspension leads 13 is formed.
In the formation of the lead frame 17, a part of the base end portion 7 a, the tip end portion 7 b, and the connecting portion 7 c of each lead 7 disposed on the outer side of the resin mold portion 9 are halfway from the back surface 7 d of each lead 7. Etching is performed. The half etching process is similarly performed on the suspension leads 13 and the dam bars 15 arranged on the outer side of the resin mold portion 9.

ここで、各リード７の裏面７ｄとは、ステージ部５の裏面５ｂと同じ方向に向く面のことを示している。このハーフエッチング加工においては、樹脂モールド部９の外方側に配置される各リード７、吊りリード１３及びダムバー１５の厚さ寸法が、各リード７及び吊りリード１３の一部、並びに、ステージ部５を含む金属製薄板の厚さ寸法よりも薄く形成されることになる。ここで、金属製薄板の厚さ寸法を、例えば、０．１７５ｍｍ〜０．３ｍｍとすると、ハーフエッチングを施したリード７や吊りリード１３、ダムバー１５の厚さ寸法は、例えば、０．１２５ｍｍ〜０．１５ｍｍとなる。一例をあげると、金属製薄板の厚さ寸法を０．３ｍｍとしたときには、ハーフエッチングを施したリード７や吊りリード１３、ダムバー１５の厚さ寸法を０．１５ｍｍとする。
なお、上記ハーフエッチング加工は、金属製薄板にステージ部５やリード７等を形成するためのプレス加工やエッチング加工の前後に行うとしてもよいし、同時に行うとしても構わない。 Here, the back surface 7 d of each lead 7 indicates a surface facing in the same direction as the back surface 5 b of the stage portion 5. In this half-etching process, the thickness dimension of each lead 7, suspension lead 13, and dam bar 15 disposed on the outer side of the resin mold portion 9 is set so that each lead 7 and part of the suspension lead 13, and the stage portion. 5 is formed thinner than the thickness dimension of the metal thin plate including 5. Here, when the thickness dimension of the metal thin plate is, for example, 0.175 mm to 0.3 mm, the thickness dimension of the lead 7, the suspension lead 13, and the dam bar 15 subjected to half etching is, for example, 0.125 mm to 0.15 mm. As an example, when the thickness dimension of the metal thin plate is 0.3 mm, the thickness dimension of the lead 7, the suspension lead 13 and the dam bar 15 subjected to half etching is 0.15 mm.
The half etching process may be performed before or after the pressing process or the etching process for forming the stage portion 5, the leads 7 and the like on the metal thin plate, or may be performed simultaneously.

上記リードフレーム１７を形成した後には、図５に示すように、ステージ部５の表面５ａに半導体チップ３を接着すると共に、ワイヤーボンディングにより半導体チップ３と各リード７とをワイヤー１１により電気接続する。
その後、上下一対の金型Ｃ，Ｄを用いて樹脂モールド部を形成する。この際には、各金型Ｃ，Ｄに形成された樹脂モールド部形成用のキャビティＣ１，Ｄ１内に、半導体チップ３、ステージ部５及び各リード７の基端部７ａの一部を収容すると共に、キャビティＣ１，Ｄ１の外側に配置される各リード７や吊りリード１３、ダムバー１５を一対の金型により挟み込む。これら上下一対の金型間のクリアランスは、予め設定されているものであり、例えば、ハーフエッチングを施したリード７や吊りリード１３の厚さ寸法と同様に、０．１５ｍｍや０．１２５ｍｍに設定されている。 After the lead frame 17 is formed, as shown in FIG. 5, the semiconductor chip 3 is bonded to the surface 5a of the stage portion 5, and the semiconductor chip 3 and each lead 7 are electrically connected by the wire 11 by wire bonding. .
Thereafter, a resin mold portion is formed using a pair of upper and lower molds C and D. At this time, the semiconductor chip 3, the stage portion 5, and a part of the base end portion 7 a of each lead 7 are accommodated in the cavities C 1 and D 1 for forming the resin mold portion formed in the respective molds C and D. At the same time, the leads 7, the suspension leads 13, and the dam bar 15 disposed outside the cavities C1 and D1 are sandwiched between a pair of molds. The clearance between the pair of upper and lower molds is set in advance, and is set to 0.15 mm or 0.125 mm, for example, similarly to the thickness dimension of the lead 7 and the suspension lead 13 subjected to half etching. Has been.

そして、上述のように、各リード７や吊りリード１３、ダムバー１５を一対の金型で挟み込んだ状態で、キャビティ内に溶融樹脂を流し込むことで、図１，２に示すように、半導体チップ３、ステージ部５、ワイヤー１１、およびリード７を一体的に固定する樹脂モールド部９が形成されることになる。
最後に、ダムバー１５や樹脂モールド部の外方に位置する吊りリード１３を切り落とすと共に、各リード７をクランク状に折り曲げることで、半導体装置１の製造が完了する。 Then, as described above, the molten resin is poured into the cavity in a state where the leads 7, the suspension leads 13, and the dam bar 15 are sandwiched between a pair of molds, thereby, as shown in FIGS. Then, the resin mold part 9 for integrally fixing the stage part 5, the wire 11 and the lead 7 is formed.
Finally, the suspension leads 13 positioned outside the dam bar 15 and the resin mold portion are cut off, and the leads 7 are bent into a crank shape, whereby the manufacturing of the semiconductor device 1 is completed.

上記の半導体装置１及びリードフレーム１７によれば、ステージ部５の厚さ寸法をリード７の厚さ寸法よりも厚く設定することで、半導体装置１の製造に使用する金型を新たに設計することなく、ステージ部５における半導体チップ３の放熱容量を大きくすることが可能となる。
具体的には、ステージ部５の表面５ａの面積を２０ｍｍ２として、ステージ部５の厚さ寸法をリード７と同じ厚さ寸法の０．１２５ｍｍとした場合には、ステージ部５の熱抵抗（Ｑｊａ）が４０℃／Ｗとなることに対し、ステージ部５の厚さ寸法を０．２５ｍｍとした場合には、ステージ部５の熱抵抗（Ｑｊａ）が３７℃／Ｗとなる。 According to the semiconductor device 1 and the lead frame 17 described above, the mold used for manufacturing the semiconductor device 1 is newly designed by setting the thickness dimension of the stage portion 5 to be larger than the thickness dimension of the lead 7. Without this, the heat radiation capacity of the semiconductor chip 3 in the stage unit 5 can be increased.
Specifically, when the area of the surface 5a of the stage part 5 is 20 mm 2 and the thickness dimension of the stage part 5 is 0.125 mm which is the same thickness dimension as the lead 7, the thermal resistance of the stage part 5 ( Whereas Qja) is 40 ° C./W, when the thickness of the stage portion 5 is 0.25 mm, the thermal resistance (Qja) of the stage portion 5 is 37 ° C./W.

以上のことから、従来のように、別途放熱板を半導体装置１に設ける必要が無くなるため、安価に半導体チップ３から発生する熱を効率よく放熱できる半導体装置１を提供することができる。
また、ステージ部５及び各リード７の厚さ寸法の差は、リードフレーム１７を構成する金属製薄板のうち、リード７の形成部分にハーフエッチング加工により形成されるため、上記厚さ寸法の差を精度良く、かつ、容易に形成することができる。 From the above, since there is no need to provide a separate heat dissipation plate in the semiconductor device 1 as in the prior art, it is possible to provide the semiconductor device 1 that can efficiently dissipate heat generated from the semiconductor chip 3 at low cost.
Further, the difference in thickness between the stage portion 5 and each lead 7 is formed by half-etching in the portion where the lead 7 is formed in the metal thin plate constituting the lead frame 17, and thus the difference in thickness between the above-described thickness dimensions. Can be formed accurately and easily.

なお、上述した第１の実施形態においては、ＱＦＰである半導体装置１について述べたが、これに限ることはなく、例えば、図６に示すように、リード１８が樹脂モールド部９から外方に突出しない半導体装置１９、すなわち、リード１８の裏面１８ｄ及び樹脂モールド部９の下面９ｂが同一平面を形成するＱＦＮである半導体装置１９にも適用することができる。
ただし、この構成の場合には、図示のように、ステージ部５の表面５ａと同じ方向に面するリード１８の表面１８ｅから厚さ方向にハーフエッチング加工を施して、リード１８の厚さ寸法をステージ部５の厚さ寸法よりも薄くすることが好ましいが、リード１８の裏面１８ｄから厚さ方向にハーフエッチング加工を施すとしても構わない。 In the first embodiment described above, the semiconductor device 1 that is a QFP has been described. However, the present invention is not limited to this. For example, as shown in FIG. The invention can also be applied to a semiconductor device 19 that does not protrude, that is, a semiconductor device 19 that is a QFN in which the back surface 18d of the lead 18 and the lower surface 9b of the resin mold portion 9 form the same plane.
However, in the case of this configuration, as shown in the drawing, half-etching is performed in the thickness direction from the surface 18e of the lead 18 facing in the same direction as the surface 5a of the stage portion 5, so that the thickness dimension of the lead 18 is reduced. Although it is preferable to make it thinner than the thickness dimension of the stage portion 5, half etching processing may be performed in the thickness direction from the back surface 18d of the lead 18.

次に、本発明による第２の実施形態について図７から図１３を参照して説明する。なお、この第２の実施形態に係る半導体装置は、第１の実施形態の半導体装置１とステージ部及びリードの構造のみについて異なっている。ここでは、ステージ部及びリードの構造のみについて説明し、第１の実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。   Next, a second embodiment according to the present invention will be described with reference to FIGS. The semiconductor device according to the second embodiment differs from the semiconductor device 1 according to the first embodiment only in the structure of the stage portion and the leads. Here, only the structure of the stage portion and the leads will be described, and the same components as those of the semiconductor device 1 of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図７，８に示すように、この実施形態に係る半導体装置２１のステージ部２３は、表面２４ａに半導体チップ３を配置する略矩形状の厚肉部２４と、厚肉部２４の周縁部から相互に隣接するリード２５間の隙間まで延びる延出部２７を備えている。
延出部２７は、厚肉部２４の表面２４ａから窪んで形成されており、平面視で樹脂モールド部９の内部に埋め込まれる程度の大きさを有する略矩形状に形成されている。また、延出部２７は、平面視における各リード２５との隙間は微小となっているが、厚さ方向に関して各リード２５に対してずれて配されているため、実質的に各リード２５と離れて位置することになる。この延出部２７の厚さ寸法は、厚肉部２４の厚さ寸法からリード２５の厚さ寸法を差し引いたものに略等しくなっている。
また、この半導体装置２１の各リード２５は、その基端部２５ａ、先端部２５ｂ及び連結部２５ｃが同じ厚さ寸法を有して構成されている。 As shown in FIGS. 7 and 8, the stage portion 23 of the semiconductor device 21 according to this embodiment includes a substantially rectangular thick portion 24 in which the semiconductor chip 3 is disposed on the surface 24 a and a peripheral portion of the thick portion 24. An extending portion 27 extending to a gap between the leads 25 adjacent to each other is provided.
The extending portion 27 is formed to be recessed from the surface 24a of the thick portion 24, and is formed in a substantially rectangular shape having a size enough to be embedded in the resin mold portion 9 in plan view. In addition, the gap between the extended portion 27 and each lead 25 in a plan view is very small, but since the extended portion 27 is shifted with respect to each lead 25 with respect to the thickness direction, the extended portion 27 is substantially different from each lead 25. It will be located away. The thickness dimension of the extension part 27 is substantially equal to the thickness dimension of the thick part 24 minus the thickness dimension of the lead 25.
In addition, each lead 25 of the semiconductor device 21 is configured such that the base end portion 25a, the tip end portion 25b, and the connecting portion 25c have the same thickness dimension.

以上のように構成された半導体装置の製造方法について説明する。
はじめに、図９，１０に示すように、銅材等からなる金属製薄板にプレス加工やエッチング加工等を施して、ステージ部２３、複数のリード２５、ステージ部２３から延びる吊りリード２９と、これらリード２５及び吊りリード２９を一体的に連結するダムバー３１とを備えたリードフレーム３３を形成する。
このリードフレーム３３の形成においては、各リード２５、吊りリード２９及びダムバー３１について、金属製薄板３５の裏面３５ｂ側からハーフエッチング加工を施して形成する。また、延出部２７については、金属製薄板３５の表面３５ａ側からハーフエッチング加工を施して形成する。 A method for manufacturing the semiconductor device configured as described above will be described.
First, as shown in FIGS. 9 and 10, a metal thin plate made of a copper material or the like is subjected to press processing, etching processing, or the like, and a stage portion 23, a plurality of leads 25, a suspension lead 29 extending from the stage portion 23, and these A lead frame 33 including a dam bar 31 that integrally connects the lead 25 and the suspension lead 29 is formed.
In the formation of the lead frame 33, each lead 25, the suspension lead 29 and the dam bar 31 are formed by half-etching from the back surface 35 b side of the metal thin plate 35. The extension 27 is formed by half-etching from the surface 35a side of the metal thin plate 35.

ここで、相互に隣り合うリード２５及び延出部２７の形成については、図１１に示すように、予めリード２５及び延出部２７として残存させる金属製薄板３５の表面３５ａ及び裏面３５ｂに互い違いにマスクＭ１，Ｍ２を形成した状態で、金属製薄板３５の表面３５ａ側及び裏面３５ｂ側からそれぞれハーフエッチング加工を行う。すなわち、例えば、金属製薄板３５の表面３５ａ側からのハーフエッチング加工は、上記裏面３５ｂ側からのハーフエッチング加工を施さない位置において行われる。   Here, as shown in FIG. 11, the formation of the leads 25 and the extending portions 27 adjacent to each other is alternately performed on the front surface 35 a and the back surface 35 b of the metal thin plate 35 that remains as the leads 25 and the extending portions 27 in advance. Half-etching is performed from the front surface 35a side and the back surface 35b side of the metal thin plate 35 with the masks M1 and M2 formed. That is, for example, the half etching process from the front surface 35a side of the metal thin plate 35 is performed at a position where the half etching process from the back surface 35b side is not performed.

これにより、金属製薄板３５の表面３５ａ側に位置するリード２５と、金属製薄板３５の裏面３５ｂ側に位置する延出部２７が形成される。したがって、これらリード２５及び延出部２７を足し合わせた厚さ寸法は、ステージ部２３の厚肉部２４の厚さ寸法と略同等となる。
なお、吊りリード２９及びダムバー３１の形成については、上記リード２５の形成と同様に、金属製薄板３５の裏面３５ｂにマスクＭ２を形成した状態で金属製薄板３５の裏面３５ｂ側からハーフエッチング加工を施せばよい。したがって、吊りリード２９及びダムバー３１の厚さ寸法は、各リード２５の厚さ寸法と略同等となる。 Thereby, the lead 25 positioned on the front surface 35a side of the metal thin plate 35 and the extending portion 27 positioned on the back surface 35b side of the metal thin plate 35 are formed. Therefore, the thickness dimension obtained by adding the leads 25 and the extension part 27 is substantially the same as the thickness dimension of the thick part 24 of the stage part 23.
As for the formation of the suspension lead 29 and the dam bar 31, half-etching is performed from the back surface 35b side of the metal thin plate 35 with the mask M2 formed on the back surface 35b of the metal thin plate 35 in the same manner as the formation of the lead 25. Just give it. Therefore, the thickness dimension of the suspension lead 29 and the dam bar 31 is substantially equal to the thickness dimension of each lead 25.

ただし、図９，１２に示すように、吊りリード２９と延出部２７とを連結する連結部３７については、上述したハーフエッチング加工を施さない。すなわち、上記連結部３７の厚さ寸法は、ステージ部２３の厚肉部２４の厚さ寸法と略等しくなる。
上記ハーフエッチング加工が終了した後には、ステージ部２３を各リード２５及びダムバー３１に対して厚さ方向下向きに押し下げるダウンセットを行う。この際には、延出部２７がリード２５に対して厚さ方向に離間することになる。すなわち、上記ハーフエッチング加工において、延出部２７及びリード２５の各一部が繋がっていても（図１０参照）、このダウンセットによってこれら延出部２７及びリード２５を互いに引き離すことができる。
なお、このダウンセットにおいては、図１３に示すように、吊りリード２９の一部が湾曲するため、ステージ部２３は吊りリード２９やダムバー３１に連結された状態に保持される。
以上により、リードフレーム３３の形成が終了する。 However, as shown in FIGS. 9 and 12, the above-described half etching process is not performed on the connecting portion 37 that connects the suspension lead 29 and the extending portion 27. That is, the thickness dimension of the connecting part 37 is substantially equal to the thickness dimension of the thick part 24 of the stage part 23.
After the half-etching process is completed, downset is performed by pressing the stage portion 23 downward with respect to each lead 25 and dam bar 31 in the thickness direction. At this time, the extending portion 27 is separated from the lead 25 in the thickness direction. That is, in the half etching process, even if each of the extended portion 27 and the lead 25 is connected (see FIG. 10), the extended portion 27 and the lead 25 can be separated from each other by this downset.
In this downset, as shown in FIG. 13, since the suspension lead 29 is partially curved, the stage portion 23 is held in a state of being connected to the suspension lead 29 and the dam bar 31.
Thus, the formation of the lead frame 33 is completed.

このリードフレーム３３を形成した後には、上述した第１の実施形態と同様に、半導体チップ３をステージ部２３の表面２４ａに接着して、ワイヤー１１により半導体チップ３と各リード２５とを電気的に接続する。その後、上下一対の金型を用いて樹脂モールド部９を形成して、ダムバー３１や樹脂モールド部９の外方に位置する吊りリード２９を切り落とすと共に、各リード２５をクランク状に折り曲げることで、半導体装置２１の製造が完了する。   After the lead frame 33 is formed, the semiconductor chip 3 is bonded to the surface 24a of the stage portion 23 and the semiconductor chip 3 and each lead 25 are electrically connected by the wire 11 as in the first embodiment. Connect to. Thereafter, the resin mold portion 9 is formed using a pair of upper and lower molds, the suspending leads 29 located outside the dam bar 31 and the resin mold portion 9 are cut off, and each lead 25 is bent into a crank shape, The manufacture of the semiconductor device 21 is completed.

上記の半導体装置２１及びリードフレーム３３は、第１の実施形態の半導体装置１及びリードフレーム１７と同様の効果を奏する。
また、上記半導体装置２１及びリードフレーム３３によれば、相互に隣接するリード２５間の隙間にまで延出する延出部２７をステージ部２３に設けることで、ステージ部２３の容積をさらに図ることができるため、半導体チップ３から発生する熱をさらに効率よく放熱できる半導体装置２１を提供できる。
さらに、金属製薄板３５の表面３５ａ側からのハーフエッチング加工、及び、金属製薄板３５の裏面３５ｂ側からのハーフエッチング加工を互い違いで施してリード２５及び延出部２７を形成するため、リード２５及び延出部２７が相互に隣接する位置に形成されていても、容易にリード２５及び延出部２７を金属製薄板３５の厚さ方向に離間して配置することが可能となる。したがって、ステージ部２３のさらなる容積拡大を図った半導体装置２１を簡便に製造することができる。 The semiconductor device 21 and the lead frame 33 described above have the same effects as the semiconductor device 1 and the lead frame 17 of the first embodiment.
Further, according to the semiconductor device 21 and the lead frame 33, the stage portion 23 is further increased in volume by providing the stage portion 23 with the extending portion 27 extending to the gap between the adjacent leads 25. Therefore, the semiconductor device 21 that can dissipate the heat generated from the semiconductor chip 3 more efficiently can be provided.
Further, the lead 25 and the extending portion 27 are formed by alternately performing a half etching process from the front surface 35a side of the metal thin plate 35 and a half etching process from the back surface 35b side of the metal thin plate 35. Even if the extending portions 27 are formed at positions adjacent to each other, the leads 25 and the extending portions 27 can be easily separated from each other in the thickness direction of the metal thin plate 35. Therefore, the semiconductor device 21 in which the volume of the stage portion 23 is further increased can be easily manufactured.

なお、上述した第２の実施形態において、延出部２７の厚さ寸法は、その全体が厚肉部２４の厚さ寸法よりも薄く形成されるとしたが、これに限ることはなく、少なくとも各リード２５の周囲に位置する部分のみが厚肉部２４の厚さ寸法よりも薄く形成されていればよい。この場合には、ステージ部２３の容積をさらに拡大することができる。   In the second embodiment described above, the thickness dimension of the extending portion 27 is formed to be thinner than the thickness dimension of the thick portion 24 as a whole. Only the portion positioned around each lead 25 only needs to be formed thinner than the thickness of the thick portion 24. In this case, the volume of the stage part 23 can be further expanded.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

第１の実施形態に係る半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment. 図１のＡ−Ａ矢視断面図である。It is AA arrow sectional drawing of FIG. 図１の半導体装置の製造に使用するリードフレームを示す概略平面図である。FIG. 2 is a schematic plan view showing a lead frame used for manufacturing the semiconductor device of FIG. 1. 図３のＢ−Ｂ矢視断面図である。It is a BB arrow sectional view of Drawing 3. 図３のリードフレームを金型でクランプした状態を示す側断面図である。FIG. 4 is a side sectional view showing a state in which the lead frame of FIG. 3 is clamped with a mold. 他の実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on other embodiment. 第２の実施形態に係る半導体装置の概略平面図である。FIG. 6 is a schematic plan view of a semiconductor device according to a second embodiment. 図７のＥ−Ｅ矢視断面図である。It is EE arrow sectional drawing of FIG. 図７の半導体装置の製造に使用するリードフレームを示す概略平面図である。FIG. 8 is a schematic plan view showing a lead frame used for manufacturing the semiconductor device of FIG. 7. 図９のＦ−Ｆ矢視断面図である。FIG. 10 is a cross-sectional view taken along line FF in FIG. 9. 図９のＧ−Ｇ矢視断面図である。It is GG arrow sectional drawing of FIG. 図９のＨ−Ｈ矢視断面図である。It is HH arrow sectional drawing of FIG. 図９のリードフレームにおいて、ステージ部をリードに対してダウンセットした状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state where the stage portion is down-set with respect to the lead in the lead frame of FIG. 9.

符号の説明Explanation of symbols

１，１９，２１・・・半導体装置、３・・・半導体チップ、５，２３・・・ステージ部、７，１８，２５・・・リード、９・・・樹脂モールド部、１７，３３・・・リードフレーム、２７・・・延出部、３５・・・金属製薄板、３５ａ・・・表面、３５ｂ・・・裏面

DESCRIPTION OF SYMBOLS 1,19,21 ... Semiconductor device, 3 ... Semiconductor chip, 5,23 ... Stage part, 7, 18, 25 ... Lead, 9 ... Resin mold part, 17, 33 ... Lead frame, 27 ... extension part, 35 ... metal thin plate, 35a ... front surface, 35b ... back surface

Claims (6)

半導体チップを配置するためのステージ部と、その周囲に配される複数のリードとを一体的に形成した金属製薄板からなるリードフレームであって、
前記ステージ部が、相互に隣接する前記リード間の隙間まで延出する延出部を備え、
前記リードが、前記金属製薄板の裏面側からハーフエッチング加工を施すことにより形成されて、前記ステージ部の厚さ寸法が前記リードの厚さ寸法よりも厚くなり、
前記延出部が、前記裏面側からのハーフエッチング加工を施さない位置において、前記金属製薄板の表面側からハーフエッチング加工を施すことにより形成されることで、前記リードに対して前記厚さ方向にずれて配置されていることを特徴とするリードフレーム。 A lead frame made of a thin metal plate integrally formed with a stage portion for arranging a semiconductor chip and a plurality of leads arranged around the stage portion,
The stage portion includes an extending portion that extends to a gap between the leads adjacent to each other,
The lead is formed by performing a half-etching process from the back side of the metal thin plate, and the thickness dimension of the stage portion is thicker than the thickness dimension of the lead,
The extension portion is formed by performing half-etching from the surface side of the thin metal plate at a position where the half-etching from the back surface side is not performed, so that the thickness direction with respect to the lead A lead frame characterized in that the lead frame is arranged to be shifted . 前記ステージ部が、前記リードに対して前記金属製薄板の表面側から裏面側に向かう前記厚さ方向下向きに押し下げられた位置に配されていることを特徴とする請求項１に記載のリードフレーム。2. The lead frame according to claim 1, wherein the stage portion is disposed at a position pressed downward in the thickness direction from the front surface side to the back surface side of the metal thin plate with respect to the lead. . 請求項１又は請求項２に記載のリードフレームを用いて、前記半導体チップ、前記ステージ部、及び、複数の前記リードを樹脂モールド部により一体的に固定してなる半導体装置。 3. A semiconductor device comprising the lead frame according to claim 1 or 2 , wherein the semiconductor chip, the stage part, and the plurality of leads are integrally fixed by a resin mold part. 前記半導体チップが、前記ステージ部の表面に接着されていることを特徴とする請求項３に記載の半導体装置。The semiconductor device according to claim 3, wherein the semiconductor chip is bonded to a surface of the stage portion. 金属製薄板に、半導体チップを配置するためのステージ部と、その周囲に配される複数のリードとを一体的に形成してなるリードフレームを形成する工程と、Forming a lead frame formed by integrally forming a stage part for arranging a semiconductor chip and a plurality of leads arranged around the stage on a thin metal plate;
当該リードフレームの形成後に、前記半導体チップを前記ステージ部の表面に接着して、当該半導体チップと前記リードとを電気的に接続する工程と、After the formation of the lead frame, bonding the semiconductor chip to the surface of the stage portion and electrically connecting the semiconductor chip and the lead;
その後に、前記半導体チップ、前記ステージ部、及び、複数の前記リードを樹脂モールド部により一体的に固定する工程とを備える半導体装置の製造方法であって、Thereafter, the semiconductor chip, the stage part, and a step of integrally fixing the plurality of leads by a resin mold part,
前記リードフレームを形成する工程では、前記金属製薄板の裏面側からハーフエッチング加工を施すことにより前記リードを形成し、さらに、前記金属製薄板の裏面側からハーフエッチング加工を施されない位置において、当該金属製薄板の表面側からハーフエッチング加工を施すことにより、相互に隣接する前記リード間の隙間まで延出する延出部を前記ステージ部に形成することで、前記延出部を除く前記ステージ部の残部の厚さ寸法が前記リードの厚さ寸法よりも厚くなると共に、前記延出部が前記リードに対して前記厚さ方向にずれて配置されることを特徴とする半導体装置の製造方法。In the step of forming the lead frame, the lead is formed by performing a half etching process from the back side of the metal thin plate, and further, at a position where the half etching process is not performed from the back side of the metal thin plate. The stage part excluding the extension part by forming an extension part in the stage part that extends to the gap between the leads adjacent to each other by performing half-etching from the surface side of the metal thin plate The thickness of the remaining portion of the semiconductor device is thicker than the thickness of the lead, and the extending portion is arranged to be shifted with respect to the lead in the thickness direction. 前記リードフレームを形成する工程では、前記ハーフエッチング加工の後に、前記ステージ部が、前記リードに対して前記金属製薄板の表面側から裏面側に向かう前記厚さ方向下向きに押し下げることを特徴とする請求項５に記載の半導体装置の製造方法。In the step of forming the lead frame, after the half etching process, the stage portion is pushed down in the thickness direction downward from the front surface side to the back surface side of the metal thin plate with respect to the lead. A method for manufacturing a semiconductor device according to claim 5.
JP2005376395A 2005-12-27 2005-12-27 Semiconductor device, lead frame, and manufacturing method of semiconductor device Expired - Fee Related JP4735249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005376395A JP4735249B2 (en) 2005-12-27 2005-12-27 Semiconductor device, lead frame, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005376395A JP4735249B2 (en) 2005-12-27 2005-12-27 Semiconductor device, lead frame, and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007180236A JP2007180236A (en) 2007-07-12
JP4735249B2 true JP4735249B2 (en) 2011-07-27

Family

ID=38305134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005376395A Expired - Fee Related JP4735249B2 (en) 2005-12-27 2005-12-27 Semiconductor device, lead frame, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4735249B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103186B2 (en) 2007-06-22 2012-01-24 Ricoh Company, Ltd. Image forming apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200027A (en) * 1997-01-09 1998-07-31 Mitsubishi Electric Corp Wiring member and lead frame comprising the same
JP2000058738A (en) * 1998-08-17 2000-02-25 Miyazaki Oki Electric Co Ltd Lead frame and semiconductor device
JP2001160599A (en) * 1999-12-01 2001-06-12 Nec Corp Surface mounting semiconductor device
JP2003078101A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Semiconductor device, lead frame provided to the same, and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200027A (en) * 1997-01-09 1998-07-31 Mitsubishi Electric Corp Wiring member and lead frame comprising the same
JP2000058738A (en) * 1998-08-17 2000-02-25 Miyazaki Oki Electric Co Ltd Lead frame and semiconductor device
JP2001160599A (en) * 1999-12-01 2001-06-12 Nec Corp Surface mounting semiconductor device
JP2003078101A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Semiconductor device, lead frame provided to the same, and its manufacturing method

Also Published As

Publication number Publication date
JP2007180236A (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP6193510B2 (en) Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
CN100517682C (en) Semiconductor device and its producing method
JP6357371B2 (en) Lead frame, semiconductor device, and lead frame manufacturing method
JP2009500841A (en) Semiconductor device
JP2006100636A (en) Method of manufacturing semiconductor device
JP5136458B2 (en) Semiconductor package and manufacturing method thereof
JP2010245468A (en) Mounting structure and mounting method of mold package
JP4735249B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
JP5971531B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP5125758B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP6625037B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2015153987A (en) mold package
JP3734225B1 (en) Surface mount type resin hollow package and semiconductor device using the same
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2008270661A (en) Lead frame, lead frame manufacturing method, semiconductor device, and semiconductor device manufacturing method
JP2015037103A (en) Semiconductor device and manufacturing method of the same
JP2012146704A (en) Semiconductor device, lead frame, and manufacturing method of the semiconductor device
TWI745213B (en) Semiconductor package structure and manufacturing method thereof
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JP2008311390A (en) Semiconductor device
JP4058028B2 (en) Semiconductor device
JP4653608B2 (en) Manufacturing method of surface mount type resin hollow package
JP2013175795A5 (en)
JP2010050491A (en) Method of manufacturing semiconductor device
JP2016207974A (en) Lead frame

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Ref document number: 4735249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees