JP4735037B2 - LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC - Google Patents

LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC Download PDF

Info

Publication number
JP4735037B2
JP4735037B2 JP2005143019A JP2005143019A JP4735037B2 JP 4735037 B2 JP4735037 B2 JP 4735037B2 JP 2005143019 A JP2005143019 A JP 2005143019A JP 2005143019 A JP2005143019 A JP 2005143019A JP 4735037 B2 JP4735037 B2 JP 4735037B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
compound semiconductor
nitride
iii
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005143019A
Other languages
Japanese (ja)
Other versions
JP2006319277A (en
Inventor
重吾 御友
暁 大前
克典 簗嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005143019A priority Critical patent/JP4735037B2/en
Publication of JP2006319277A publication Critical patent/JP2006319277A/en
Application granted granted Critical
Publication of JP4735037B2 publication Critical patent/JP4735037B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

この発明は、発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。   The present invention relates to a light emitting diode and a method for manufacturing the same, an integrated light emitting diode and a method for manufacturing the same, a light emitting diode backlight, a light emitting diode illumination device, a light emitting diode display, and an electronic device. It is suitable for application to the used light emitting diode and various devices or equipment using the light emitting diode.

従来、ＧａＮ系発光ダイオードは、ＧａＮ系半導体を有機金属化学気相成長（ＭＯＣＶＤ）法などによりサファイア基板やＳｉＣ基板などの異種基板上にエピタキシャル成長させることにより製造するのが一般的である。ところが、ＧａＮ系半導体をサファイア基板やＳｉＣ基板などの上にエピタキシャル成長させる場合には、両者の格子定数差や熱膨張係数差が大きいため、結晶欠陥、特に貫通転位が高密度に発生してしまう。また、サファイア基板やＳｉＣ基板などとその上にエピタキシャル成長されるＧａＮ系半導体層との界面では、それらの屈折率の違いから反射が起きるため、基板を通した光の取り出しを良好に行うことができない。   Conventionally, a GaN-based light emitting diode is generally manufactured by epitaxially growing a GaN-based semiconductor on a heterogeneous substrate such as a sapphire substrate or a SiC substrate by a metal organic chemical vapor deposition (MOCVD) method or the like. However, when a GaN-based semiconductor is epitaxially grown on a sapphire substrate, a SiC substrate, or the like, crystal lattice defects, particularly threading dislocations, occur at a high density because of a large difference in lattice constant and thermal expansion coefficient between them. In addition, at the interface between the sapphire substrate and SiC substrate and the GaN-based semiconductor layer epitaxially grown on the sapphire substrate, reflection occurs due to the difference in refractive index between them, so that light cannot be extracted well through the substrate. .

そこで、これらの問題を解決するため、基板にあらかじめ凹凸加工を施し、この凹凸加工基板上にＧａＮ系半導体をエピタキシャル成長させる方法が提案されている（例えば、非特許文献１、特許文献１、２参照。）。この方法の概要を図１６に示す。この方法によれば、まず、図１６Ａに示すように、ｃ面のサファイア基板１０１の一主面に凹凸加工を施す。符号１０１ａは凹部、１０１ｂは凸部を示す。これらの凹部１０１ａおよび凸部１０１ｂはサファイア基板１１の〈１−１００〉方向に延在する。次に、このサファイア基板１０１上に、図１６ＢおよびＣに示す過程を経て、ｎ型ＧａＮ層１０２を成長させる。図１５Ｃ中、点線は成長途中の成長界面を示す。   Therefore, in order to solve these problems, a method has been proposed in which the substrate is subjected to uneven processing in advance and a GaN-based semiconductor is epitaxially grown on the uneven substrate (for example, see Non-Patent Document 1, Patent Documents 1 and 2). .) An outline of this method is shown in FIG. According to this method, first, as shown in FIG. 16A, a concavo-convex process is performed on one main surface of the c-plane sapphire substrate 101. The code | symbol 101a shows a recessed part and 101b shows a convex part. These concave portions 101 a and convex portions 101 b extend in the <1-100> direction of the sapphire substrate 11. Next, the n-type GaN layer 102 is grown on the sapphire substrate 101 through the processes shown in FIGS. 16B and 16C. In FIG. 15C, a dotted line indicates a growth interface in the middle of growth.

三菱電線工業時報 第９８号 ２００１年１０月：ＬＥＰＳ法を用いた高出力紫外ＬＥＤの開発Mitsubishi Cable Industrial Time Report No. 98 October 2001: Development of high power ultraviolet LED using LEPS method 特開２００４−６９３１号公報JP 2004-6931 A 特開２００４−６９３７号公報JP 2004-6937 A

図１７に、図１６に示す方法により成長されたｎ型ＧａＮ層１０２の結晶欠陥分布を模式的に示す。図１７に示すように、ｎ型ＧａＮ層１０２のうちの凸部１０１ｂの上の部分に、この凸部１０１ｂの上面との界面から垂直方向に貫通転位１０４が発生して高欠陥密度領域１０５が形成され、凹部１０１ａの上方の、高欠陥密度領域１０５の間の部分が低欠陥密度領域１０６となっている。   FIG. 17 schematically shows the crystal defect distribution of the n-type GaN layer 102 grown by the method shown in FIG. As shown in FIG. 17, threading dislocations 104 are generated in the vertical direction from the interface with the upper surface of the protrusion 101 b in the portion of the n-type GaN layer 102 above the protrusion 101 b, and the high defect density region 105 is formed. The portion between the high defect density regions 105 formed and above the recesses 101 a is a low defect density region 106.

図１８に示すように、発光ダイオード構造を形成するために、このｎ型ＧａＮ層１０２上に例えば活性層１０７、ｐ型ＡｌＧａＮ層１０８およびｐ型ＧａＮ層１０９を順次成長させるときに、高欠陥密度領域１０５の貫通転位１０４を起点としてピット１１０が発生し、これが活性層１０７からｐ型ＧａＮ層１０９に向かって広がる。このため、ｐ型ＧａＮ層１０９上にｐ側電極１１１を形成するために金属の蒸着などを行う際に、このピット１１０の中にも金属が入ることから、ｐ側電極１１１は活性層１０７に達した形で形成される。図１９にこの活性層１０７の近傍を拡大して示す。ｎ型ＧａＮ層１０２、活性層１０７、ｐ型ＡｌＧａＮ層１０８およびｐ型ＧａＮ層１０９には、凹部１０１ａと直交する方向に電極溝１１２が形成され、その底面のｎ型ＧａＮ層１０２上にｎ側電極１１３が形成されている。   As shown in FIG. 18, when an active layer 107, a p-type AlGaN layer 108 and a p-type GaN layer 109 are sequentially grown on the n-type GaN layer 102 in order to form a light emitting diode structure, a high defect density is obtained. Pits 110 are generated starting from threading dislocations 104 in the region 105 and spread from the active layer 107 toward the p-type GaN layer 109. For this reason, when metal is deposited to form the p-side electrode 111 on the p-type GaN layer 109, the metal also enters the pit 110. Formed in the form reached. FIG. 19 shows the vicinity of the active layer 107 in an enlarged manner. In the n-type GaN layer 102, the active layer 107, the p-type AlGaN layer 108, and the p-type GaN layer 109, an electrode groove 112 is formed in a direction orthogonal to the recess 101a, and the n-side is formed on the n-type GaN layer 102 on the bottom surface thereof. An electrode 113 is formed.

この図１８に示すＧａＮ系発光ダイオードにおいては、動作時にｐ側電極１１１とｎ側電極１１３との間に順方向電圧を印加して電流を流す場合、ピット１１０を経由する電流経路の方が、ピット１１０を経由しない電流経路より電流が流れやすいため、図１８および図１９中の点線で示すように、電流の多くがピット１１０を経由して流れる。ところが、このピット１１０を経由して流れる電流は、活性層１０７中を全く流れないか、一部しか流れないため、発光に殆ど寄与しない。すなわち、発光に寄与しない無効電流が多い。このため、このＧａＮ系発光ダイオードの発光効率は低かった。   In the GaN-based light emitting diode shown in FIG. 18, when a current flows by applying a forward voltage between the p-side electrode 111 and the n-side electrode 113 during operation, the current path via the pit 110 is Since the current flows more easily than the current path not passing through the pit 110, most of the current flows via the pit 110 as shown by the dotted lines in FIGS. However, the current flowing through the pit 110 does not flow in the active layer 107 at all or only partially, and therefore hardly contributes to light emission. That is, there are many reactive currents that do not contribute to light emission. For this reason, the luminous efficiency of this GaN-based light emitting diode was low.

そこで、この発明が解決しようとする課題は、光の取り出し効率の向上および無効電流の大幅な低減により発光効率が極めて高い発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。 Accordingly, the problem to be solved by the present invention is to provide a light emitting diode having a very high light emission efficiency by improving light extraction efficiency and greatly reducing a reactive current, a manufacturing method thereof, and an integrated light emitting diode and a manufacturing method thereof. It is.
Another problem to be solved by the present invention is to provide a high-performance light-emitting diode backlight, a light-emitting diode illuminating device, a light-emitting diode display, and an electronic apparatus using the light-emitting diode as described above.

上記課題を解決するために、第１の発明は、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオードである。 In order to solve the above problem, the first invention is:
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
The light-emitting diode is characterized in that a current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.

電流狭窄領域は、無効電流低減の観点から、好適には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の導電型と異なる第２の導電型であるが、この電流狭窄領域は十分に高抵抗であれば足りるため例えばアンドープであってもよい。同じく無効電流低減の観点から、この電流狭窄領域は、好適には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の厚さ方向の全体にわたって設けられるが、厚さ方向の途中の深さまで設けられるのでもよい。   The current confinement region is preferably a second conductivity type different from the conductivity type of the first nitride-based III-V compound semiconductor layer from the viewpoint of reducing the reactive current, but this current confinement region is sufficient. Since high resistance is sufficient, for example, undoped may be used. Similarly, from the viewpoint of reducing reactive current, this current confinement region is preferably provided over the entire thickness direction of the first nitride-based III-V group compound semiconductor layer, but to a depth in the middle of the thickness direction. It may be provided.

第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と活性層との間には、必要に応じて、第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられることもある。この第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、貫通転位を基板の凸部の上に形成される会合面に集中させるのに資するものである。この第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、厚さが小さい方が発光に寄与しない無効電流の低減を図ることができるため、貫通転位を集中させることが可能な範囲で可能な限り厚さを小さくするのが望ましい。   A third nitride III-V compound semiconductor layer of the first conductivity type is provided between the first nitride III-V compound semiconductor layer and the active layer as necessary. There is also. The third nitride-based III-V compound semiconductor layer contributes to concentrating threading dislocations on the meeting surface formed on the convex portion of the substrate. This third nitride-based III-V compound semiconductor layer is capable of reducing reactive current that does not contribute to light emission when the thickness is smaller, so that it is possible to concentrate threading dislocations. It is desirable to reduce the thickness as much as possible.

第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層においては、好適には、基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生した転位が、その凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記の一主面に平行な方向に、三角形部から遠ざかるように屈曲している。基板の凹部および凸部は、一方向にストライプ状に延在するようにしてもよいし、少なくとも、互いに交差する第１の方向および第２の方向に延在するようにしてもよい。例えば、基板の凹部および凸部は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の〈１−１００〉方向に延在する。凹部の断面形状は、長方形や逆台形などの種々の形状であってよく、その側壁も平面だけでなく、緩やかな傾斜を持つ曲面であってもよく、角が丸まっていてもよい。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形とする。また、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を最小化する観点より、好適には、この凹部の深さをｄ、この凹部の底面の幅をＷg 、凹部の底面を底辺とする三角形部の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、２ｄ≧Ｗg ｔａｎαが成立するようにｄ、Ｗg 、αを決める。αは通常一定であるため、この式が成立するようにｄ、Ｗg を決める。ｄは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に支障を来し、逆に小さすぎるとこの凹部だけでなく、その両側の凸部にも第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には０．５μｍ＜ｄ＜５μｍの範囲内に選ばれ、典型的には１．０±０．２μｍの範囲内に選ばれる。Ｗg は、一般的には０．５〜５μｍであり、典型的には２±０．５μｍの範囲内に選ばれる。また、凸部の上面の幅Ｗt は、基本的には自由に選ぶことができるが、この凸部は第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。Ｗt は、一般的には１〜１０００μｍ、典型的には４±２μｍの範囲内である。 In the first nitride-based III-V group compound semiconductor layer, preferably, dislocations generated in a direction perpendicular to the main surface of the substrate from the interface with the bottom surface of the recess of the substrate cause the bottom surface of the recess to It reaches the slope of the triangular part as the base or the vicinity thereof, and then bends away from the triangular part in a direction parallel to the one main surface. The concave and convex portions of the substrate may extend in a stripe shape in one direction, or may extend at least in a first direction and a second direction that intersect each other. For example, the concave and convex portions of the substrate extend in the <1-100> direction of the first nitride-based III-V group compound semiconductor layer. The cross-sectional shape of the recess may be various shapes such as a rectangle or an inverted trapezoid, and the side wall thereof may be not only a flat surface but also a curved surface with a gentle inclination, and may have rounded corners. From the viewpoint of improving the light extraction efficiency, preferably, the concave section has an inverted trapezoidal cross-sectional shape. Further, from the viewpoint of minimizing the dislocation density of the first nitride-based III-V compound semiconductor layer, preferably, the depth of the recess is d, the width of the bottom surface of the recess is W g , and the bottom surface of the recess. Where d is such that 2d ≧ W g tan α is satisfied, where α is an angle formed between the slope of the first nitride-based III-V compound semiconductor layer of the first nitride-based group III-V compound semiconductor layer and the principal surface of the substrate. Determine W g and α. Since α is normally constant, d and W g are determined so that this equation is satisfied. If d is too large, the source gas is not sufficiently supplied to the inside of the recess, which hinders the growth of the first nitride-based III-V compound semiconductor layer from the bottom of the recess, and conversely if d is too small. Since the first nitride-based III-V group compound semiconductor layer grows not only at the concave portions but also at the convex portions on both sides thereof, from the viewpoint of preventing these, generally 0.5 μm <d < It is selected within the range of 5 μm, and typically selected within the range of 1.0 ± 0.2 μm. W g is generally 0.5 to 5 μm, and is typically selected within a range of 2 ± 0.5 μm. The width W t of the upper surface of the convex portion can be freely selected basically, but this convex portion is an area used for the lateral growth of the first nitride-based III-V compound semiconductor layer. For this reason, the longer the area, the larger the area of the portion having a small dislocation density. W t is generally in the range of 1-1000 μm, typically 4 ± 2 μm.

典型的には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層に、基板の凹部および凸部と交差する方向に延在する電極溝が設けられる。この電極溝は通常、少なくとも電流狭窄領域まで達するように設けられる。この電極溝の底面の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層には、これと電気的に接続された状態で第１の導電型側の電極が形成される。同様に、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上には、これと電気的に接続された状態で第２の導電型側の電極が形成される。   Typically, the first nitride-based III-V compound semiconductor layer, the active layer, and the second nitride-based III-V compound semiconductor layer extend in a direction intersecting the concave and convex portions of the substrate. An electrode groove is provided. This electrode groove is usually provided so as to reach at least the current confinement region. On the first nitride-based III-V compound semiconductor layer on the bottom surface of the electrode groove, an electrode on the first conductivity type side is formed in an electrically connected state. Similarly, an electrode on the second conductivity type side is formed on the second nitride-based III-V compound semiconductor layer while being electrically connected thereto.

基板としては種々のものを用いることができる。窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア（Ａｌ2 Ｏ3 ）（ｃ面、ａ面、ｒ面などを含み、これらの面からオフした面のものも含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯなどからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）からなる基板を用いてもよい。場合によっては、基板として、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層に上記の凹部を形成したものであってもよい。基板は、これらの基板（特に、サファイア基板、ＳｉＣ基板、ＧａＮ基板など）を組み合わせて積層させた複合基板であってもよい。これらの基板は、いずれも緑色の光および青色の光に対して透明であるから、発光波長が緑色または青色の波長帯である場合には、基板の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と反対側の主面からこの基板を通して外部に光を取り出すことができる。
なお、基板は、必要であれば除去してもよい。 Various substrates can be used as the substrate. Specifically, the substrate made of a material different from the nitride III-V compound semiconductor includes, for example, sapphire (Al 2 O 3 ) (c-plane, a-plane, r-plane, etc., and is off from these planes. A substrate made of SiC (including 6H, 4H, 3C), ZnS, ZnO, or the like, and preferably a hexagonal substrate or a cubic substrate made of these materials. A hexagonal substrate is preferably used. As the substrate, a substrate made of a nitride III-V compound semiconductor (GaN, InAlGaN, AlN, etc.) may be used. In some cases, a nitride III-V compound semiconductor layer is grown as a substrate on a substrate made of a material different from the nitride III-V compound semiconductor, and the nitride III-V compound semiconductor layer is formed on the nitride III-V compound semiconductor layer. What formed said recessed part may be used. The substrate may be a composite substrate in which these substrates (in particular, a sapphire substrate, a SiC substrate, a GaN substrate, etc.) are stacked in combination. Since these substrates are both transparent to green light and blue light, when the emission wavelength is in the green or blue wavelength band, the first nitride III-V compound of the substrate Light can be extracted to the outside through this substrate from the main surface opposite to the semiconductor layer.
The substrate may be removed if necessary.

第１〜第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層は、最も一般的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、ＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなる。特に第１〜第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層としては、好適には、ＧａＮ、ＩｎX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｉｎy Ｇａ1-x-y Ｎ（０＜ｘ＜０．５、０＜ｙ＜０．２）からなるものが用いられる。第１の導電型はｎ型であってもｐ型であってもよく、それに応じて第２の導電型はｐ型またはｎ型である。
第１〜第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などの各種のエピタキシャル成長法を用いることができる。 The first to third nitride III-V compound semiconductor layer and the nitride constituting the active layer based III-V compound semiconductor layer, most commonly, Al X B y Ga 1- xyz In z As u N 1-uv P v (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, 0 ≦ x + y + z <1, 0 ≦ u + v <consists 1), more specifically, Al X B y Ga 1- xyz in z N ( However, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1,0 ≦ x + y + z <1) Typically, it consists of Al x Ga 1 -xz In z N (where 0 ≦ x ≦ 1, 0 ≦ z ≦ 1). Specific examples are GaN, InN, AlN, AlGaN, InGaN. And AlGaInN. In particular, the first to third nitride III-V compound semiconductor layers are preferably GaN, In x Ga 1-x N (0 <x <0.5), Al x Ga 1-x N. (0 <x <0.5) and Al x In y Ga 1-xy N (0 <x <0.5, 0 <y <0.2) are used. The first conductivity type may be n-type or p-type, and the second conductivity type is p-type or n-type accordingly.
Examples of the growth method of the nitride III-V compound semiconductor layers constituting the first to third nitride III-V compound semiconductor layers and the active layer include, for example, metal organic chemical vapor deposition (MOCVD), Various epitaxial growth methods such as hydride vapor phase epitaxial growth, halide vapor phase epitaxial growth (HVPE), and molecular beam epitaxy (MBE) can be used.

第２の発明は、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第１の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第２の導電型の第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に活性層および第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。 The second invention is
A fourth nitride-based III-V compound semiconductor layer of the first conductivity type is grown on the concave portion of the substrate having a concavo-convex structure on one principal surface through a triangular cross-sectional shape with the bottom surface as the base. Filling the recess with
From the fourth nitride III-V compound semiconductor layer to the state before the growth interface is completely associated with the fifth conductivity type III-V compound semiconductor layer of the first conductivity type on the substrate. Laterally growing, followed by laterally growing a sixth nitride-based III-V compound semiconductor layer of a second conductivity type until the growth interface is completely associated;
The fourth nitride III-V compound semiconductor layer, the fifth nitride III-V compound semiconductor layer, the active layer and the sixth nitride III-V compound semiconductor layer on the sixth nitride III-V compound semiconductor layer. And a step of sequentially growing a second nitride-based III-V compound semiconductor layer of conductivity type 2.

この発光ダイオードの製造方法によれば、第１の発明による発光ダイオードを製造することができる。この場合、第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層の全体が、第１の発明における第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層に相当する。また、第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、第１の発明における電流狭窄層に相当する。
好適には、第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の三角形の断面形状となる状態の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に屈曲する。
この第２の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。 According to this light emitting diode manufacturing method, the light emitting diode according to the first invention can be manufactured. In this case, the fourth nitride III-V compound semiconductor layer and the fifth nitride III-V compound semiconductor layer as a whole are the first nitride III-V group in the first invention. It corresponds to a compound semiconductor layer. The sixth nitride-based III-V compound semiconductor layer corresponds to the current confinement layer in the first invention.
Preferably, when the fourth nitride-based III-V group compound semiconductor layer is grown, dislocations generated in a direction perpendicular to the principal surface of the substrate from the interface with the bottom surface of the concave portion of the substrate are When it reaches the slope of the fourth nitride-based III-V compound semiconductor layer in the triangular cross-sectional shape or the vicinity thereof, it bends in a direction parallel to the one principal surface.
In the second invention, what has been described in relation to the first invention is valid as long as it is not contrary to the nature thereof.

第３の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とするものである。 The third invention is
In an integrated light emitting diode in which a plurality of light emitting diodes are integrated,
At least one of the light emitting diodes,
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
A current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.

第４の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第１の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第２の導電型の第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に活性層および第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。 The fourth invention is:
In a method of manufacturing an integrated light emitting diode in which a plurality of light emitting diodes are integrated,
A fourth nitride-based III-V compound semiconductor layer of the first conductivity type is grown on the concave portion of the substrate having a concavo-convex structure on one principal surface through a triangular cross-sectional shape with the bottom surface as the base. Filling the recess with
From the fourth nitride III-V compound semiconductor layer to the state before the growth interface is completely associated with the fifth conductivity type III-V compound semiconductor layer of the first conductivity type on the substrate. Laterally growing, followed by laterally growing a sixth nitride-based III-V compound semiconductor layer of a second conductivity type until the growth interface is completely associated;
The fourth nitride III-V compound semiconductor layer, the fifth nitride III-V compound semiconductor layer, the active layer and the sixth nitride III-V compound semiconductor layer on the sixth nitride III-V compound semiconductor layer. And sequentially growing a second nitride III-V compound semiconductor layer of conductivity type 2.

第３および第４の発明において、集積型発光ダイオードはその用途を問わないが、典型的な用途を挙げると、液晶ディスプレイなどに用いられる発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなどである。この集積型発光ダイオードは、発光ダイオードの配列の仕方や形状は問わないが、例えば、発光ダイオードが二次元アレイ状に配列されたものや、ストライプ状の発光ダイオードが一列または複数列配列されたものなどである。
第３および第４の発明においては、その性質に反しない限り、第１および第２の発明に関連して説明したことが成立する。 In the third and fourth inventions, the integrated light-emitting diode may be used for any purpose, but typical examples include light-emitting diode backlights used in liquid crystal displays, light-emitting diode illumination devices, light-emitting diode displays, and the like. is there. The integrated light emitting diode may be arranged in any manner or shape, but for example, the light emitting diodes are arranged in a two-dimensional array, or the light emitting diodes are arranged in one or more rows. Etc.
In the third and fourth inventions, what has been described in relation to the first and second inventions is valid as long as it is not contrary to the nature thereof.

第５の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とするものである。 The fifth invention is:
In a light emitting diode backlight in which a plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
At least one of the green light emitting diode and the blue light emitting diode is provided.
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
A current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.

第６の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とするものである。 The sixth invention is:
In a light emitting diode illuminating device in which a plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
At least one of the green light emitting diode and the blue light emitting diode is provided.
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
A current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.

第７の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第５〜第７の発明において、赤色発光の発光ダイオードとしては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることができる。 The seventh invention
In a light emitting diode display in which a plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
At least one of the green light emitting diode and the blue light emitting diode is provided.
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
A current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.
In the fifth to seventh inventions, for example, a red light emitting diode using an AlGaInP-based semiconductor can be used.

第８の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に電流狭窄領域が設けられている
ことを特徴とするものである。 The eighth invention
In an electronic device having one or more light emitting diodes,
At least one of the light emitting diodes,
A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
A current confinement region is provided in at least one of the first portions of the first nitride-based III-V compound semiconductor layer.

第８の発明において、電子機器は、液晶ディスプレイのバックライト、表示、照明その他の目的で少なくとも一つの発光ダイオードを有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品などである。   In the eighth invention, the electronic device may be basically any device as long as it has at least one light-emitting diode for the purpose of backlight, display, illumination and the like of a liquid crystal display. Both types and stationary types are included, but specific examples include mobile phones, mobile devices, robots, personal computers, in-vehicle devices, and various home appliances.

上述のように構成されたこの発明においては、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの欠陥密度が高い第１の部分の貫通転位を起点として活性層および第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層にピットが形成され、電極形成時にその中に電極が形成されても、この第１の部分に電流狭窄領域が設けられていることにより、発光ダイオードの動作時にｐ側電極とｎ側電極との間に順方向電圧を印加して電流を流す場合、このピットを経由しない電流経路の方が、ピットを経由する電流経路より電流が流れやすいため、電流の多くがピットを経由せず、活性層中を流れるようになり、発光に寄与することになる。すなわち、発光に寄与しない無効電流の大幅な低減を図ることができる。   In the present invention configured as described above, the active layer and the second nitride start from threading dislocations in the first portion having a high defect density in the first nitride-based III-V compound semiconductor layer. Even if a pit is formed in the group III-V compound semiconductor layer, and an electrode is formed in the pit when the electrode is formed, the current confinement region is provided in the first portion. When a forward voltage is applied between the side electrode and the n-side electrode to flow a current, the current path that does not pass through the pit is more likely to flow than the current path that passes through the pit. It will flow through the active layer without passing through the pits, contributing to light emission. That is, it is possible to greatly reduce the reactive current that does not contribute to light emission.

この発明によれば、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの欠陥密度が高い第１の部分に電流狭窄領域が設けられていることにより無効電流の大幅な低減を図ることができるため、凹凸加工基板を用いていることも相まって、発光効率が極めて高い発光ダイオードを得ることができる。そして、この発光効率が高い発光ダイオードを用いて高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、各種の電子機器などを実現することができる。   According to the present invention, the reactive current is greatly reduced by providing the current confinement region in the first portion of the first nitride-based III-V group compound semiconductor layer having a high defect density. Therefore, combined with the use of the concavo-convex processed substrate, a light emitting diode with extremely high luminous efficiency can be obtained. Then, a high-performance light-emitting diode backlight, a light-emitting diode illuminating device, a light-emitting diode display, various electronic devices, and the like can be realized using the light-emitting diode with high light emission efficiency.

以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図４はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示す。
この第１の実施形態においては、図１Ａに示すように、まず、一主面に周期的な凹凸加工が施されたサファイア基板１１を用意する。符号１１ａは凹部、１１ｂは凸部を示す。凹部１１ａは長方形または逆台形の断面形状を有する。例えば、サファイア基板１１の主面はｃ面またはｃ面から０．１５°程度までオフした面、凹部１１ａはサファイア基板１１の〈１−１００〉方向に延在するストライプ形状である。このサファイア基板１１の凹凸加工は、ＲＩＥ法などにより行うことができる。これらの凹部１１ａおよび凸部１１ｂの寸法などの詳細については後述する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.
1 to 4 show a method of manufacturing a GaN-based light emitting diode according to the first embodiment of the present invention in the order of steps.
In this first embodiment, as shown in FIG. 1A, first, a sapphire substrate 11 having one main surface subjected to periodic unevenness processing is prepared. Reference numeral 11a denotes a concave portion, and 11b denotes a convex portion. The recess 11a has a rectangular or inverted trapezoidal cross-sectional shape. For example, the main surface of the sapphire substrate 11 is a c-plane or a surface off to about 0.15 ° from the c-plane, and the recess 11 a has a stripe shape extending in the <1-100> direction of the sapphire substrate 11. The uneven processing of the sapphire substrate 11 can be performed by the RIE method or the like. Details of the dimensions of the concave portion 11a and the convex portion 11b will be described later.

次に、例えば水素ガス雰囲気中において１２００〜１２３０℃程度の温度でサーマルクリーニングを行うことによりこのサファイア基板１１の表面を清浄化した後、このサファイア基板１１上に従来公知の方法により例えば５１０〜５５０℃程度の成長温度で例えば厚さが５０ｎｍ程度のＧａＮバッファ層（図示せず）を成長させる。続いて、図１Ｂに示すように、このサファイア基板１１上に例えばＭＯＣＶＤ法によりｎ型ＧａＮのエピタキシャル成長を行う。このとき、図１Ｂに示すように、まず、凹部１１ａの底面から成長を開始させ、この底面を底辺とし、サファイア基板１１の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにｎ型ＧａＮ層１２を成長させる。例えば、このｎ型ＧａＮ層１２の延在方向はその〈１−１００〉方向であり、その斜面のファセットは（１−１０１）面である。このｎ型ＧａＮ層１２の成長条件については後述する。   Next, the surface of the sapphire substrate 11 is cleaned by performing thermal cleaning at a temperature of about 1200 to 1230 ° C. in a hydrogen gas atmosphere, for example, and then, for example, 510 to 550 is formed on the sapphire substrate 11 by a conventionally known method. A GaN buffer layer (not shown) having a thickness of about 50 nm, for example, is grown at a growth temperature of about 50 ° C. Subsequently, as shown in FIG. 1B, epitaxial growth of n-type GaN is performed on the sapphire substrate 11 by MOCVD, for example. At this time, as shown in FIG. 1B, first, the growth starts from the bottom surface of the recess 11a, and the cross-sectional shape of an isosceles triangle having the bottom surface as a base and a facet inclined with respect to the main surface of the sapphire substrate 11 on the slope. The n-type GaN layer 12 is grown so that For example, the extending direction of the n-type GaN layer 12 is the <1-100> direction, and the facet of the inclined surface is the (1-101) plane. The growth conditions of the n-type GaN layer 12 will be described later.

引き続いて、ｎ型ＧａＮ層１２の成長をその斜面のファセット面方位を維持しながら行うことにより、図１Ｃに示すように、凹部１１ａの内部を完全に埋める。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図２Ａに示すように、ｎ型ＧａＮ層１２は凸部１１ｂ上に横方向成長により広がって行くが、隣接する凹部１１ａから成長したｎ型ＧａＮ層１２同士が凸部１１ｂ上で接触する前、言い換えるとサファイア基板１１がｎ型ＧａＮ層１２により完全に覆われる前の状態で、ドーパントをｎ型不純物からｐ型不純物に切り替えて成長を続けることにより、図２Ｂに示すように、ｐ型ＧａＮ層１３が凸部１１ｂ上に横方向成長により広がって行き、遂にはｐ型ＧａＮ層１３同士が凸部１１ｂの中央部の上で会合して一体化する。このｐ型ＧａＮ層１３は電流狭窄領域となるものである。後述のように、凸部１１ｂの上に成長するこのｐ型ＧａＮ層１３は、凸部１１ｂの上に成長するｎ型ＧａＮ層１２より欠陥密度（転位密度）が高い。 Subsequently, by growing the n-type GaN layer 12 while maintaining the facet plane orientation of the inclined surface, the inside of the recess 11a is completely filled as shown in FIG. 1C.
Next, when the growth condition is set to a condition in which the lateral growth becomes dominant and the growth is continued, as shown in FIG. 2A, the n-type GaN layer 12 spreads on the convex portion 11b by the lateral growth. The n-type impurity is doped before the n-type GaN layers 12 grown from the adjacent concave portions 11a contact each other on the convex portions 11b, in other words, before the sapphire substrate 11 is completely covered by the n-type GaN layer 12. As shown in FIG. 2B, the p-type GaN layer 13 spreads by lateral growth on the convex portion 11b, and finally the p-type GaN layers 13 are convex portions. Meeting and integrating on the central part of 11b. This p-type GaN layer 13 becomes a current confinement region. As will be described later, the p-type GaN layer 13 grown on the convex portion 11b has a higher defect density (dislocation density) than the n-type GaN layer 12 grown on the convex portion 11b.

ｐ型ＧａＮ層１３がｎ型ＧａＮ層１２上に成長する前に、成長条件を縦方向成長が支配的となる条件に切り替え、図２Ｃに示すように、ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３上にｎ型ＧａＮ層１４を成長させる。このｎ型ＧａＮ層１４においては、凸部１１ｂの中央部の上の部分に形成される会合面に貫通転位が集中する。このｎ型ＧａＮ層１４は、厚さが小さい方が発光に寄与しない無効電流の低減を図ることができるため可能な限り厚さを小さくするのが望ましいが、通常は５０ｎｍ程度の厚さで十分である。   Before the p-type GaN layer 13 grows on the n-type GaN layer 12, the growth condition is switched to a condition in which the vertical growth is dominant, and as shown in FIG. 2C, the n-type GaN layer 12 and the p-type GaN layer An n-type GaN layer 14 is grown on 13. In this n-type GaN layer 14, threading dislocations concentrate on the meeting surface formed in the upper part of the central part of the convex part 11b. The n-type GaN layer 14 is preferably as thin as possible because it is possible to reduce the reactive current that does not contribute to light emission when the thickness is smaller. However, a thickness of about 50 nm is usually sufficient. It is.

次に、図３ＡおよびＢに示すように、ｎ型ＧａＮ層１４上に、例えばＭＯＣＶＤ法により、ＩｎＧａＮ井戸層とＧａＮ障壁層とからなる多重量子井戸（ＭＱＷ）構造を有する活性層１５、ｐ型ＡｌＧａＮ層１６およびｐ型ＧａＮ層１７を順次エピタキシャル成長させる。この活性層１５のＩｎ組成は、発光ダイオードの発光波長に応じて選ばれ、例えば、発光波長４０５ｎｍでは１１％、４５０ｎｍでは１８％、５２０ｎｍでは２４％である。活性層１５の成長は、例えば窒素ガス雰囲気中において７５０〜７９０℃程度の温度で行う。また、ｐ型ＡｌＧａＮ層１６の成長は、例えば水素ガス雰囲気中において８００〜８５０℃程度の温度で行う。また、ｐ型ＧａＮ層１７の成長は、例えば水素ガス雰囲気中において８５０〜８９０℃程度の温度で行う。ｐ型ＡｌＧａＮ層１６の厚さは例えば１０〜２０ｎｍ程度、ｐ型ＧａＮ層１７の厚さは例えば１１０〜１５０ｎｍ程度である。   Next, as shown in FIGS. 3A and 3B, an active layer 15 having a multiple quantum well (MQW) structure including an InGaN well layer and a GaN barrier layer is formed on the n-type GaN layer 14 by, for example, MOCVD, p-type The AlGaN layer 16 and the p-type GaN layer 17 are epitaxially grown sequentially. The In composition of the active layer 15 is selected according to the emission wavelength of the light emitting diode, and is, for example, 11% at an emission wavelength of 405 nm, 18% at 450 nm, and 24% at 520 nm. The active layer 15 is grown at a temperature of about 750 to 790 ° C. in a nitrogen gas atmosphere, for example. The p-type AlGaN layer 16 is grown at a temperature of about 800 to 850 ° C. in a hydrogen gas atmosphere, for example. The p-type GaN layer 17 is grown at a temperature of about 850 to 890 ° C. in a hydrogen gas atmosphere, for example. The thickness of the p-type AlGaN layer 16 is about 10 to 20 nm, for example, and the thickness of the p-type GaN layer 17 is about 110 to 150 nm, for example.

図３ＡおよびＢに示すように、活性層１５、ｐ型ＡｌＧａＮ層１６およびｐ型ＧａＮ層１７の成長時には、サファイア基板１１の凸部１１ｂの上の部分にある会合面に集中して形成された貫通転位１８の一部を起点として、活性層１５から成長表面に向けて六角形状に開くファセットを持つ六角錐状のピット１９が形成される。
次に、ｐ型ＡｌＧａＮ層１６およびｐ型ＧａＮ層１７のｐ型不純物を活性化するため、例えば、Ｎ2 とＯ2 との混合ガス（組成は例えばＮ2 が９９％、Ｏ2 が１％）の雰囲気中において５８０〜６２０℃（例えば、６００℃）の温度で熱処理を行う。ここで、Ｎ2 にＯ2 を混合することで活性化が起きやすくなる。この熱処理の時間は例えば４０分〜２時間、一般的には６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層１５などの劣化を防止するためである。 As shown in FIGS. 3A and 3B, when the active layer 15, the p-type AlGaN layer 16 and the p-type GaN layer 17 are grown, the active layer 15, the p-type GaN layer 17, and the sapphire substrate 11 are formed so as to be concentrated on the meeting surface above the convex portion 11b. Starting from a part of the threading dislocation 18, hexagonal pyramidal pits 19 having facets that open in a hexagonal shape from the active layer 15 toward the growth surface are formed.
Next, in order to activate the p-type impurities in the p-type AlGaN layer 16 and the p-type GaN layer 17, for example, a mixed gas of N 2 and O 2 (composition is, for example, 99% for N 2 and 1% for O 2 ) In the atmosphere of 580 to 620 ° C. (for example, 600 ° C.). Here, activation becomes easy to occur by mixing O 2 with N 2 . The time for this heat treatment is, for example, about 40 minutes to 2 hours, generally about 60 minutes. The reason for the relatively low heat treatment temperature is to prevent the active layer 15 and the like from being deteriorated during the heat treatment.

上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｎの原料としてはアンモニア（ＮＨ3 ）を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス（メチルシクロペンタジエニル）マグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス（シクロペンタジエニル）マグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。 For example, trimethylgallium ((CH 3 ) 3 Ga, TMG) is used as a raw material for Ga, and trimethylaluminum ((CH 3 ) 3 Al, TMA) is used as a raw material for Al. As a raw material, trimethylindium ((CH 3 ) 3 In, TMI) is used, and as a raw material of N, ammonia (NH 3 ) is used. As for the dopant, for example, silane (SiH 4 ) is used as the n-type dopant, and bis (methylcyclopentadienyl) magnesium ((CH 3 C 5 H 4 ) 2 Mg) or bis (cyclopentadi) is used as the p-type dopant. Enyl) magnesium ((C 5 H 5 ) 2 Mg) is used.

次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、ｐ型ＧａＮ層１７上に、サファイア基板１１の凹部１１ａと直交する方向に延在する所定幅のレジストパターン（図示せず）をリソグラフィーにより形成した後、このレジストパターンをマスクとして例えばＲＩＥ法により少なくともｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３に達する深さまでエッチングすることにより、図４Ａに示すように、凹部１１ａと直交する方向に延在する電極溝２０を形成する。 Next, the sapphire substrate 11 on which the GaN-based semiconductor layer is grown as described above is taken out from the MOCVD apparatus.
Next, after a resist pattern (not shown) having a predetermined width extending in a direction orthogonal to the recess 11a of the sapphire substrate 11 is formed on the p-type GaN layer 17 by lithography, the resist pattern is used as a mask, for example, RIE. By etching to a depth that reaches at least the n-type GaN layer 12 and the p-type GaN layer 13 by the method, as shown in FIG. 4A, an electrode groove 20 extending in a direction orthogonal to the recess 11a is formed.

次に、図４Ｂに示すように、真空蒸着法などにより、ｐ型ＧａＮ層１７上にｐ側電極２１を形成するとともに、電極溝２０の底部のｎ型ＧａＮ層１２上にｎ側電極２２を形成する。ｐ側電極２１はピット１９の中にも形成される。ｐ側電極２１の材料としては、高反射率を有するオーミック金属、例えばＡｇやＰｄ／Ａｇなどを用いるのが好ましい。ｎ側電極２２としては、例えばＴｉ／Ｐｔ／Ａｕ構造のものを用いる。
必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成し、さらにこのバーのスクライビングを行うことでチップ化する。 Next, as shown in FIG. 4B, the p-side electrode 21 is formed on the p-type GaN layer 17 by vacuum deposition or the like, and the n-side electrode 22 is formed on the n-type GaN layer 12 at the bottom of the electrode groove 20. Form. The p-side electrode 21 is also formed in the pit 19. As a material for the p-side electrode 21, it is preferable to use an ohmic metal having high reflectivity, such as Ag or Pd / Ag. As the n-side electrode 22, for example, a Ti / Pt / Au structure is used.
If necessary, the sapphire substrate 11 on which the light emitting diode structure is formed as described above is ground or lapped from the back side to reduce the thickness, and then the sapphire substrate 11 is scribed, and the bar is Then, the chip is formed by scribing the bar.

こうして得られたＧａＮ系発光ダイオードにおいては、ｐ側電極２１とｎ側電極２２との間に順方向電圧を印加して電流を流すことにより発光を行わせ、サファイア基板１１を通して外部に光を取り出す。活性層１５のＩｎ組成の選定により、青色発光または緑色発光を得ることができる。この場合、活性層１５から発生した光のうち、サファイア基板１１に向かう光は、サファイア基板１１とその凹部１１ａのｎ型ＧａＮ層１２との界面で屈折した後、サファイア基板１１を通って外部に出て行き、活性層１５から発生した光のうち、ｐ側電極２１に向かう光は、このｐ側電極２１で反射されてサファイア基板１１に向かい、サファイア基板１１を通って外部に出て行く。   In the GaN-based light-emitting diode thus obtained, light is emitted by applying a forward voltage between the p-side electrode 21 and the n-side electrode 22 to flow current, and light is extracted outside through the sapphire substrate 11. . Blue light emission or green light emission can be obtained by selecting the In composition of the active layer 15. In this case, of the light generated from the active layer 15, the light directed to the sapphire substrate 11 is refracted at the interface between the sapphire substrate 11 and the n-type GaN layer 12 of the recess 11 a and then passes through the sapphire substrate 11 to the outside. Out of the light generated from the active layer 15, the light traveling toward the p-side electrode 21 is reflected by the p-side electrode 21, travels toward the sapphire substrate 11, and travels outside through the sapphire substrate 11.

このＧａＮ系発光ダイオードによれば、サファイア基板１１の凸部１１ｂ上に電流狭窄領域となるｐ型ＧａＮ層１３が設けられているので、図５および図６に示すように、動作時にｐ側電極２１とｎ側電極２２との間に電流（図５および図６中、点線で示す）を流す場合、電流はｐ型ＧａＮ層１３を避けるようにストライプ状のｎ型ＧａＮ層１２に流れ、さらにこのｎ型ＧａＮ層１２を通ってｎ側電極２２に流れ込む。すなわち、この場合、ピット１９を経由しない電流経路の方が、ピット１９を経由する電流経路より電流が流れやすいため、電流の多くがピット１９を経由せず、活性層１５中を流れるようになり、発光に寄与することになる。すなわち、発光に寄与しない無効電流の大幅な低減を図ることができる。   According to this GaN-based light emitting diode, since the p-type GaN layer 13 serving as a current confinement region is provided on the convex portion 11b of the sapphire substrate 11, as shown in FIGS. When a current (indicated by a dotted line in FIGS. 5 and 6) is passed between 21 and the n-side electrode 22, the current flows in the striped n-type GaN layer 12 so as to avoid the p-type GaN layer 13, and The n-type GaN layer 12 flows into the n-side electrode 22. That is, in this case, the current path that does not pass through the pit 19 flows more easily than the current path that passes through the pit 19, so that most of the current flows through the active layer 15 without passing through the pit 19. Will contribute to light emission. That is, it is possible to greatly reduce the reactive current that does not contribute to light emission.

この第１の実施形態においては、ｎ型ＧａＮ層１２の貫通転位密度を最小化するため、凹部１１ａの底面の幅Ｗg 、深さｄ、およびｎ型ＧａＮ層１２の斜面とサファイア基板１１の主面とのなす角度αが下記の式を満たすように決められている（図７参照）。
２ｄ≧Ｗg ｔａｎα
例えば、Ｗg ＝２．１μｍ、α＝５９度の場合にはｄ≧１．７５μｍ、Ｗg ＝２μｍ、α＝５９度の場合にはｄ≧１．６６μｍ、Ｗg ＝１．５μｍ、α＝５９度の場合にはｄ≧１．２４５μｍ、Ｗg ＝１．２μｍ、α＝５９度の場合にはｄ≧０．９６６μｍとする。ただし、いずれの場合もｄ＜５μｍとするのが望ましい。 In the first embodiment, in order to minimize the threading dislocation density of the n-type GaN layer 12, the width W g and the depth d of the bottom surface of the recess 11 a and the slope of the n-type GaN layer 12 and the sapphire substrate 11 The angle α formed with the main surface is determined so as to satisfy the following formula (see FIG. 7).
2d ≧ W g tan α
For example, when W g = 2.1 μm and α = 59 degrees, d ≧ 1.75 μm, W g = 2 μm, and when α = 59 degrees, d ≧ 1.66 μm, W g = 1.5 μm, α When d = 59 °, d ≧ 1.245 μm, W g = 1.2 μm, and when α = 59 °, d ≧ 0.966 μm. However, in any case, it is desirable that d <5 μm.

図１ＢおよびＣに示す工程におけるｎ型ＧａＮ層１２の成長時には、成長原料のＶ／ＩＩＩ比を高めに、例えば１３０００±２０００の範囲、成長温度を低めに、例えば１０５０±５０℃に設定する。こうすることで、図１ＢおよびＣに示すように、基板１１の主面に対して傾斜したファセットを斜面に出しながら、凹部１１ａを完全に埋める形でｎ型ＧａＮ層１２が成長する。この際、凸部１１ｂ上にはｎ型ＧａＮ層１２は殆ど成長しない。また、このｎ型ＧａＮ層１２の成長は、例えば１．０〜２．０気圧、好適には１．６気圧程度の圧力条件下で行う。これは、横方向成長を抑え、凹部１１ａへのｎ型ＧａＮ層１２の選択成長を容易にするためである。成長速度は一般的には１．０〜５．０μｍ／ｈ、好適には３．０μｍ／ｈ程度とする。原料ガスの流量は、例えば、ＴＭＧは２０ＳＣＣＭ、ＮＨ3 は２０ＳＬＭである。一方、図２ＡおよびＢに示す工程におけるｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３の横方向成長は、成長原料のＶ／ＩＩＩ比を低めに、例えば５０００±２０００の範囲、成長温度を高めに、例えば１１５０±５０℃の範囲に設定する。この範囲より成長温度が高いとｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３の表面が荒れやすくなり、逆に低いと会合部にピットが生じやすくなる。原料ガスの流量は、例えば、ＴＭＧは４０ＳＣＣＭ、ＮＨ3 は２０ＳＬＭである。こうすることで、図２ＡおよびＢに示すように、ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３が横方向成長し、平坦な表面が得られる。この際、ｎ型ＧａＮ層１２とサファイア基板１１との間に空隙は生じない。 During the growth of the n-type GaN layer 12 in the steps shown in FIGS. 1B and 1C, the V / III ratio of the growth material is set high, for example, in the range of 13000 ± 2000, and the growth temperature is set low, for example, 1050 ± 50 ° C. By doing so, as shown in FIGS. 1B and 1C, the n-type GaN layer 12 grows in such a manner that the recess 11a is completely filled while a facet inclined with respect to the main surface of the substrate 11 is projected on the inclined surface. At this time, the n-type GaN layer 12 hardly grows on the convex portion 11b. The growth of the n-type GaN layer 12 is performed under a pressure condition of, for example, 1.0 to 2.0 atm, preferably about 1.6 atm. This is for suppressing lateral growth and facilitating selective growth of the n-type GaN layer 12 in the recess 11a. The growth rate is generally 1.0 to 5.0 μm / h, preferably about 3.0 μm / h. The flow rate of the source gas is, for example, 20 SCCM for TMG and 20 SLM for NH 3 . On the other hand, the lateral growth of the n-type GaN layer 12 and the p-type GaN layer 13 in the process shown in FIGS. 2A and 2B reduces the V / III ratio of the growth material, for example, in the range of 5000 ± 2000, and increases the growth temperature. For example, it is set in the range of 1150 ± 50 ° C. If the growth temperature is higher than this range, the surfaces of the n-type GaN layer 12 and the p-type GaN layer 13 are likely to be roughened. The flow rate of the source gas is, for example, 40 SCCM for TMG and 20 SLM for NH 3 . By doing so, as shown in FIGS. 2A and 2B, the n-type GaN layer 12 and the p-type GaN layer 13 grow laterally, and a flat surface is obtained. At this time, no gap is generated between the n-type GaN layer 12 and the sapphire substrate 11.

図８に、ｎ型ＧａＮ層１２の成長時の原料ガスの流れおよびサファイア基板１１上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、サファイア基板１１の凸部１１ｂ（テラス部）にはｎ型ＧａＮ層１２は成長せず、凹部１１ａにおいてｎ型ＧａＮ層１２の成長が開始することである。これは、一般に、ＧａＮの成長は、Ｇａ原料としてＴＭＧ、Ｎ原料としてＮＨ3 を用いる場合を考えると
Ｇａ（ＣＨ3 ）3 （ｇ）＋３／２Ｈ2 （ｇ）→Ｇａ（ｇ）＋３ＣＨ4 （ｇ）
ＮＨ3 （ｇ）→（１−α）ＮＨ3 （ｇ）＋α／２Ｎ2 （ｇ）＋３α／２Ｈ2 （ｇ）
Ｇａ（ｇ）＋ＮＨ3 （ｇ）＝ＧａＮ（ｓ）＋３／２Ｈ2 （ｇ）
なる反応式で表現されるように、ＮＨ3 とＧａとが直接反応することで起きる。この際、Ｈ2 ガスが発生するが、このＨ2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図１ＢおよびＣに示す工程では、従来の平坦な基板上でのＧａＮの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件（Ｖ／ＩＩＩ比を高める）を用いることにより、凸部１１ｂでの成長を抑制する。一方、凹部１１ａの内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件（より高温）で成長させるが、この第１の実施形態においては、貫通転位をサファイア基板１１の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部１１ａの内部をｎ型ＧａＮ層１２で埋めたりする目的で、既に述べたように従来より低温（例えば、１０５０±５０℃）で成長させる。 FIG. 8 schematically shows the flow of the source gas during the growth of the n-type GaN layer 12 and the state of diffusion on the sapphire substrate 11. The most important point in this growth is that the n-type GaN layer 12 does not grow on the convex portion 11b (terrace portion) of the sapphire substrate 11 in the early stage of growth, and the growth of the n-type GaN layer 12 starts in the concave portion 11a. It is. In general, GaN is grown by using TMG as a Ga raw material and NH 3 as an N raw material. Ga (CH 3 ) 3 (g) + 3 / 2H 2 (g) → Ga (g) + 3CH 4 ( g)
NH 3 (g) → (1-α) NH 3 (g) + α / 2N 2 (g) + 3α / 2H 2 (g)
Ga (g) + NH 3 (g) = GaN (s) + 3 / 2H 2 (g)
As represented by the following reaction formula, this occurs when NH 3 and Ga react directly. At this time, H 2 gas is generated, and this H 2 gas has an action opposite to crystal growth, that is, an etching action. In the steps shown in FIGS. 1B and 1C, a convex portion is formed by using conditions that are not performed in the conventional GaN growth on a flat substrate, that is, conditions that increase the etching action and are difficult to grow (increase the V / III ratio). Suppresses growth at 11b. On the other hand, since the etching action is weakened inside the recess 11a, crystal growth occurs. Further, conventionally, in order to improve the flatness of the surface of the grown crystal, the growth is performed under conditions (higher temperature) in which the degree of lateral growth is increased. In this first embodiment, threading dislocations are mainly formed on the sapphire substrate 11. In order to reduce by bending in a direction parallel to the surface, or to fill the interior of the recess 11a with the n-type GaN layer 12 at an earlier stage, as described above, the temperature is lower than before (for example, 1050 ± 50 ° C.). Grow in.

図９に、ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３の結晶欠陥分布を模式的に示す。図９に示すように、凸部１１ｂの中央部近傍、すなわち互いに隣接する凹部１１ａから成長するｐ型ＧａＮ層１３同士の会合部で少し転位密度が高くなっているものの、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分を含めて全体的に転位密度が低くなっている。例えば、凹部１１ａの深さｄ＝１μｍ、底面の幅Ｗg ＝２μｍ、凸部１１ｂの上面の幅Ｗt ＝２μｍの場合、これらのｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３の転位密度は例えば１０7 ／ｃｍ2 程度である。凹部１１ａの側壁に対して垂直方向への転位の発生は一切起きない。 FIG. 9 schematically shows the crystal defect distribution of the n-type GaN layer 12 and the p-type GaN layer 13. As shown in FIG. 9, the dislocation density is slightly higher in the vicinity of the central portion of the convex portion 11b, that is, at the meeting portion between the p-type GaN layers 13 grown from the concave portions 11a adjacent to each other, but above the convex portion 11b. The dislocation density is low as a whole, including the portion and the portion above the boundary region between the concave portion 11a and the convex portion 11b. For example, when the depth d of the recess 11a is 1 μm, the width W g of the bottom surface is 2 μm, and the width of the top surface of the protrusion 11b is W t = 2 μm, the dislocation density of the n-type GaN layer 12 and the p-type GaN layer 13 is For example, it is about 10 7 / cm 2 . No dislocation occurs in the vertical direction with respect to the side wall of the recess 11a.

光取り出し効率を高めるためには、凹部１１ａの側壁の斜面の面積を最大化することが好ましい。具体的には、図１０より、凹部１１ａの延在方向に単位長の部分を考えると、一周期分の凹部１１ａおよび凸部１１ｂがサファイア基板１１上に占める面積は（Ｗt ＋Ｗg ）＋ｄ／ｔａｎγ、凹部１１ａの側壁の斜面の面積はｄ／ｓｉｎγと表される。したがって、光取り出し効率を高めるためには斜面面積比
（ｄ／ｓｉｎγ）／（（Ｗt ＋Ｗg ）＋ｄ／ｔａｎγ）
を最大化することが有効である。例えば、ｄ＝１μｍ、Ｗt ＋Ｗg ＝４μｍの場合には、γ＝６９度で斜面面積比は０．２４となる。 In order to increase the light extraction efficiency, it is preferable to maximize the slope area of the side wall of the recess 11a. Specifically, from FIG. 10, when considering a unit length portion in the extending direction of the recess 11a, the area occupied by the recess 11a and the protrusion 11b for one period on the sapphire substrate 11 is (W t + W g ) + d. / Tanγ, the area of the slope of the side wall of the recess 11a is expressed as d / sinγ. Therefore, in order to increase the light extraction efficiency, the slope area ratio (d / sin γ) / ((W t + W g ) + d / tan γ)
It is effective to maximize For example, when d = 1 μm and W t + W g = 4 μm, γ = 69 degrees and the slope area ratio is 0.24.

以上のように、この第１の実施形態によれば、サファイア基板１１の凸部１１ｂ上に電流狭窄領域となるｐ型ＧａＮ層１３が設けられているので、発光に寄与しない無効電流の大幅な低減を図ることができる。また、ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３の全体が例えば１０7 ／ｃｍ2 程度の低転位密度となって結晶性が良好であることから、ｎ型ＧａＮ層１４およびその上に成長される活性層１５などのＧａＮ系半導体層全体の結晶性も大幅に向上し、非発光中心なども大幅に減少する。また、凹凸加工を施したサファイア基板１１を用いていることにより、活性層１５から発生した光をこの凹凸で屈折させることにより外部に取り出しやすくなる。加えて、サファイア基板１１とｎ型ＧａＮ層１２との間に空隙が形成されないことにより、発光ダイオードの動作時に活性層から発生する光が、この空隙の内部で反射を繰り返し、その結果光が吸収されてしまうことに起因する光取り出し効率の低下を防止することができる。これらによって、発光効率が極めて高く、特性のばらつきも極めて少ないＧａＮ系発光ダイオードを得ることができる。また、このＧａＮ系発光ダイオードの製造に必要なエピタキシャル成長は一回で済むため、製造コストが安価である。 As described above, according to the first embodiment, since the p-type GaN layer 13 serving as a current confinement region is provided on the convex portion 11b of the sapphire substrate 11, a significant amount of reactive current that does not contribute to light emission is large. Reduction can be achieved. In addition, since the entire n-type GaN layer 12 and p-type GaN layer 13 have a low dislocation density of, for example, about 10 7 / cm 2 and good crystallinity, they are grown on the n-type GaN layer 14 and on it. The crystallinity of the entire GaN-based semiconductor layer such as the active layer 15 is greatly improved, and the non-luminescent center is also greatly reduced. Further, by using the sapphire substrate 11 subjected to the concavo-convex processing, the light generated from the active layer 15 can be easily taken out by being refracted by the concavo-convex. In addition, since no gap is formed between the sapphire substrate 11 and the n-type GaN layer 12, the light generated from the active layer during the operation of the light emitting diode is repeatedly reflected inside the gap, and as a result, the light is absorbed. Therefore, it is possible to prevent the light extraction efficiency from being lowered due to the occurrence of the light extraction. As a result, it is possible to obtain a GaN-based light emitting diode having extremely high luminous efficiency and extremely small variation in characteristics. In addition, since the epitaxial growth necessary for manufacturing the GaN-based light emitting diode is only once, the manufacturing cost is low.

次に、この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第２の実施形態においては、図１１に示すように、ｐ型ＧａＮ層１３の横方向成長を開始させる部位が、第１の実施形態と異なる。具体的には、隣接する凹部１１ａから成長したｎ型ＧａＮ層１２同士が凸部１１ｂ上で接触した後、完全に会合する前に、ドーパントをｎ型不純物からｐ型不純物に切り替えて成長を続け、ｐ型ＧａＮ層１３を凸部１１ｂ上に横方向成長させ、凸部１１ｂの中央部の上で完全に会合させて一体化させる。
図１２に、ｐ側電極２１およびｎ側電極２２を形成した状態のＧａＮ系発光ダイオードを示す。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。 Next explained is a method for manufacturing a GaN-based light emitting diode according to the second embodiment of the invention.
In the second embodiment, as shown in FIG. 11, the site for starting the lateral growth of the p-type GaN layer 13 is different from that of the first embodiment. Specifically, after the n-type GaN layers 12 grown from the adjacent recesses 11a contact each other on the protrusions 11b, the growth is continued by switching the dopant from an n-type impurity to a p-type impurity before completely associating. Then, the p-type GaN layer 13 is grown in the lateral direction on the convex portion 11b, and is completely assembled and integrated on the central portion of the convex portion 11b.
FIG. 12 shows a GaN-based light emitting diode in a state where the p-side electrode 21 and the n-side electrode 22 are formed.
Since other than the above is the same as that of the first embodiment, the description is omitted.
According to the second embodiment, the same advantages as those of the first embodiment can be obtained.

次に、この発明の第３の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第３の実施形態においては、第１の実施形態におけるｐ型ＧａＮ層１３の代わりにアンドープＧａＮ層を成長させる。この場合、隣接する凹部１１ａから成長したｎ型ＧａＮ層１２同士が凸部１１ｂ上で接触する前、言い換えるとサファイア基板１１がｎ型ＧａＮ層１２により完全に覆われる前の状態で、ドーパントの供給を停止して成長を続けることにより、アンドープＧａＮ層が凸部１１ｂ上に横方向成長により広がって行き、遂にはアンドープＧａＮ層同士が凸部１１ｂの中央部の上で会合して一体化する。
上記以外のことは、第１の実施形態と同様であるので、説明を省略する。
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。 Next explained is a method for manufacturing a GaN-based light emitting diode according to the third embodiment of the invention.
In the third embodiment, an undoped GaN layer is grown instead of the p-type GaN layer 13 in the first embodiment. In this case, before the n-type GaN layers 12 grown from the adjacent recesses 11a contact each other on the protrusions 11b, in other words, before the sapphire substrate 11 is completely covered by the n-type GaN layer 12, the supply of dopants. When the growth is stopped and the growth is continued, the undoped GaN layer spreads by lateral growth on the convex portion 11b, and finally, the undoped GaN layers meet and integrate on the central portion of the convex portion 11b.
Since the other than the above is the same as that of the first embodiment, the description is omitted.
According to the third embodiment, the same advantages as those of the first embodiment can be obtained.

次に、この発明の第４の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第４の実施形態においては、第２の実施形態におけるｐ型ＧａＮ層１３の代わりにアンドープＧａＮ層を成長させる。この場合、隣接する凹部１１ａから成長したｎ型ＧａＮ層１２同士が凸部１１ｂ上で接触した後、完全に会合する前に、ドーパントの供給を停止して成長を続け、アンドープＧａＮ層を凸部１１ｂ上に横方向成長させ、凸部１１ｂの中央部の上で完全に会合させて一体化させる。
上記以外のことは、第１の実施形態と同様であるので、説明を省略する。
この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。 Next explained is a GaN-based light emitting diode manufacturing method according to the fourth embodiment of the invention.
In the fourth embodiment, an undoped GaN layer is grown instead of the p-type GaN layer 13 in the second embodiment. In this case, after the n-type GaN layers 12 grown from the adjacent concave portions 11a contact each other on the convex portions 11b, before the complete association, the supply of the dopant is stopped and the growth is continued. It grows laterally on 11b and is fully assembled and integrated on the central part of the convex part 11b.
Since the other than the above is the same as that of the first embodiment, the description is omitted.
According to the fourth embodiment, the same advantages as those of the first embodiment can be obtained.

次に、この発明の第５の実施形態について説明する。
この第５の実施形態においては、第１の実施形態による方法により得られる青色発光のＧａＮ系発光ダイオードおよび緑色発光のＧａＮ系発光ダイオードに加え、別途用意する赤色発光のＡｌＧａＩｎＰ系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第１の実施形態による方法によりサファイア基板１１上に青色発光のＧａＮ系発光ダイオード構造を形成し、さらにｐ側電極２１およびｎ側電極２２上にそれぞれバンプ（図示せず）を形成した後、これをチップ化することによりフリップチップの形で青色発光のＧａＮ系発光ダイオードを得る。同様にして、緑色発光のＧａＮ系発光ダイオードをフリップチップの形で得る。一方、赤色発光のＡｌＧａＩｎＰ系発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層してダイオード構造を形成し、その上部にｐ側電極を形成するとともに、ｎ型ＧａＡｓ基板の裏面にｎ側電極を形成した一般的なものをチップの形で用いるものとする。 Next explained is the fifth embodiment of the invention.
In the fifth embodiment, in addition to the blue light emitting GaN light emitting diode and the green light emitting GaN light emitting diode obtained by the method according to the first embodiment, a separately prepared red light emitting AlGaInP light emitting diode is used. A case where a light emitting diode backlight is manufactured will be described.
A blue light-emitting GaN-based light emitting diode structure is formed on the sapphire substrate 11 by the method according to the first embodiment, and bumps (not shown) are formed on the p-side electrode 21 and the n-side electrode 22, respectively. As a chip, a blue light emitting GaN-based light emitting diode is obtained in the form of a flip chip. Similarly, a GaN-based light emitting diode emitting green light is obtained in the form of a flip chip. On the other hand, as a red light emitting AlGaInP light emitting diode, a diode structure is formed by laminating an AlGaInP semiconductor layer on an n type GaAs substrate, a p-side electrode is formed thereon, and a back surface of the n type GaAs substrate is formed. A general one formed with an n-side electrode is used in the form of a chip.

そして、これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、緑色発光のＧａＮ系発光ダイオードチップおよび青色発光のＧａＮ系発光ダイオードチップをそれぞれＡｌＮなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばＡｌ基板などの基板上に所定の配置でマウントする。この状態を図１３Ａに示す。図１３Ａ中、符号６１は基板、６２はサブマウント、６３は赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、６４は緑色発光のＧａＮ系発光ダイオードチップ、６５は青色発光のＧａＮ系発光ダイオードチップを示す。これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のチップサイズは例えば３５０μｍ角である。ここで、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３はそのｎ側電極がサブマウント６２上に来るようにマウントし、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５はそのｐ側電極およびｎ側電極が、バンプを介してサブマウント６２上に来るようにする。赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３がマウントされているサブマウント６２上にはｎ側電極用の引き出し電極（図示せず）が所定のパターン形状に形成されており、この引き出し電極上の所定部分にＡｌＧａＩｎＰ系発光ダイオードチップ６３のｎ側電極側がマウントされている。そして、このＡｌＧａＩｎＰ系発光ダイオードチップ６３のｐ側電極と、基板２１上に設けられた所定のパッド電極６６とにこれらを接続するようにワイヤ６７がボンディングされているとともに、上記の引き出し電極の一端と基板６１上に設けられた別のパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。緑色発光のＧａＮ系発光ダイオードチップ６４がマウントされているサブマウント６２上には、ｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（いずれも図示せず）がそれぞれ所定のパターン形状に形成されており、これらのｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極上の所定部分に、ＧａＮ系発光ダイオードチップ６４のｐ側電極およびｎ側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、このＧａＮ系発光ダイオードチップ６４のｐ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされているとともに、そのｎ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。青色発光のＧａＮ系発光ダイオードチップ６５も同様である。   Then, after mounting these red light emitting AlGaInP light emitting diode chip, green light emitting GaN light emitting diode chip and blue light emitting GaN light emitting diode chip on a submount made of AlN or the like, respectively, this is mounted on the submount. Then, for example, it is mounted in a predetermined arrangement on a substrate such as an Al substrate. This state is shown in FIG. 13A. In FIG. 13A, reference numeral 61 is a substrate, 62 is a submount, 63 is a red light emitting AlGaInP light emitting diode chip, 64 is a green light emitting GaN light emitting diode chip, and 65 is a blue light emitting GaN light emitting diode chip. The red light emitting AlGaInP light emitting diode chip 63, the green light emitting GaN light emitting diode chip 64, and the blue light emitting GaN light emitting diode chip 65 have a chip size of 350 μm square, for example. Here, the red light emitting AlGaInP light emitting diode chip 63 is mounted such that its n-side electrode is on the submount 62, and the green light emitting GaN light emitting diode chip 64 and the blue light emitting GaN light emitting diode chip 65 are The p-side electrode and the n-side electrode are placed on the submount 62 through the bumps. On the submount 62 on which the red light emitting AlGaInP-based light emitting diode chip 63 is mounted, an extraction electrode (not shown) for the n-side electrode is formed in a predetermined pattern shape, and a predetermined portion on the extraction electrode is formed. The n-side electrode side of the AlGaInP-based light emitting diode chip 63 is mounted. A wire 67 is bonded to the p-side electrode of the AlGaInP-based light-emitting diode chip 63 and a predetermined pad electrode 66 provided on the substrate 21, and one end of the extraction electrode is connected to the wire 67. A wire (not shown) is bonded so as to connect these and another pad electrode provided on the substrate 61. On the submount 62 on which the green light emitting GaN-based light emitting diode chip 64 is mounted, a lead electrode for the p-side electrode and a lead electrode for the n-side electrode (both not shown) are each in a predetermined pattern shape. The p-side electrode side and the n-side electrode side of the GaN-based light emitting diode chip 64 are formed on the p-side electrode lead electrode and the n-side electrode lead electrode. Each is mounted via a bump. A wire (not shown) is bonded to one end of the lead electrode for the p-side electrode of the GaN-based light-emitting diode chip 64 and a pad electrode provided on the substrate 61 so as to connect them. A wire (not shown) is bonded to one end of the extraction electrode for the n-side electrode and a pad electrode provided on the substrate 61 so as to connect them. The same applies to the GaN-based light emitting diode chip 65 that emits blue light.

上述のような赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位とし、これを基板６１上に所定のパターンで必要な数配置する。その一例を図１４に示す。次に、図１３Ｂに示すように、この一単位を覆うように透明樹脂６８のポッティングを行う。この後、透明樹脂６８のキュア処理を行う。このキュア処理により透明樹脂６８は固化し、それに伴い少し縮小する（図１３Ｃ）。こうして、図１５に示すように、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂６８は緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。 The red light emitting AlGaInP light emitting diode chip 63, the green light emitting GaN light emitting diode chip 64, and the blue light emitting GaN light emitting diode chip 65 as described above are used as a unit, and this is necessary on the substrate 61 in a predetermined pattern. Arrange several. An example is shown in FIG. Next, as shown in FIG. 13B, potting of the transparent resin 68 is performed so as to cover this one unit. Thereafter, the transparent resin 68 is cured. By this curing process, the transparent resin 68 is solidified and is slightly reduced accordingly (FIG. 13C). Thus, as shown in FIG. 15, a red light emitting AlGaInP light emitting diode chip 63, a green light emitting GaN light emitting diode chip 64, and a blue light emitting GaN light emitting diode chip 65 are arranged on a substrate 61 as a unit. A light emitting diode backlight arranged in a shape is obtained. In this case, since the transparent resin 68 is in contact with the back surface of the sapphire substrate 11 of the green light emitting GaN-based light emitting diode chip 64 and the blue light emitting GaN light emitting diode chip 65, the back surface of the sapphire substrate 11 is in direct contact with air. Accordingly, the difference in refractive index is smaller than that in the case where the light is transmitted, so that the ratio of the light transmitted through the sapphire substrate 11 and reflected outside is reduced by the back surface of the sapphire substrate 11. Luminous efficiency is improved by improving efficiency.
This light emitting diode backlight is suitable for use in a backlight of a liquid crystal panel, for example.

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第５の実施形態において挙げた数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部１１ａの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部１１ａの方位などを用いてもよい。 As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.
For example, the numerical values, materials, dopants, structures, shapes, substrates, raw materials, processes, orientations of the recesses 11a, etc. given in the first to fifth embodiments are merely examples, and if necessary, Different numerical values, materials, dopants, structures, shapes, substrates, raw materials, processes, orientations of the recesses 11a, and the like may be used.

具体的には、例えば、上述の第１〜第５の実施形態において、ｐ型ＧａＮ系半導体層およびｎ型ＧａＮ系半導体層の導電型を互いに逆にしてもよい。また、サファイア基板１１の代わりに、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。
また、凹部１１ａの延在方向は、ｎ型ＧａＮ層１２の〈１−１００〉方向だけでなく、ｎ型ＧａＮ層１２のｃ軸方向であってもよい。 Specifically, for example, in the first to fifth embodiments described above, the conductivity types of the p-type GaN-based semiconductor layer and the n-type GaN-based semiconductor layer may be reversed. Further, instead of the sapphire substrate 11, other substrates such as the SiC substrate and the Si substrate described above may be used.
Further, the extending direction of the recess 11 a may be not only the <1-100> direction of the n-type GaN layer 12 but also the c-axis direction of the n-type GaN layer 12.

この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図および斜視図である。It is sectional drawing and the perspective view for demonstrating the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの動作を説明するための斜視図である。It is a perspective view for demonstrating operation | movement of the GaN-type light emitting diode manufactured by 1st Embodiment of this invention. この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの動作を説明するための斜視図である。It is a perspective view for demonstrating operation | movement of the GaN-type light emitting diode manufactured by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において用いるサファイア基板を示す略線図である。It is a basic diagram which shows the sapphire substrate used in the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法におけるサファイア基板上のＧａＮ層の成長の様子を説明するための略線図である。It is a basic diagram for demonstrating the mode of growth of the GaN layer on a sapphire substrate in the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法においてサファイア基板上に成長させたＧａＮ層の結晶欠陥分布を示す略線図である。It is a basic diagram which shows the crystal defect distribution of the GaN layer grown on the sapphire substrate in the manufacturing method of the GaN-type light emitting diode by 1st Embodiment of this invention. この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードの光取り出し効率向上のための最適化条件を説明するための略線図である。It is a basic diagram for demonstrating the optimization conditions for the light extraction efficiency improvement of the GaN-type light emitting diode manufactured by 1st Embodiment of this invention. この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the GaN-type light emitting diode by 2nd Embodiment of this invention. この発明の第１の実施形態により製造されるＧａＮ系発光ダイオードを示す斜視図である。1 is a perspective view showing a GaN-based light emitting diode manufactured according to a first embodiment of the present invention. この発明の第５の実施形態による発光ダイオードバックライトの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the light emitting diode backlight by 5th Embodiment of this invention. この発明の第５の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the light emitting diode backlight by 5th Embodiment of this invention. この発明の第５の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the light emitting diode backlight by 5th Embodiment of this invention. 従来の凹凸加工基板上へのＧａＮ系半導体層の成長方法を説明するための断面図である。It is sectional drawing for demonstrating the growth method of the GaN-type semiconductor layer on the conventional uneven | corrugated processed substrate. 図１５に示す従来の成長方法により得られるＧａＮ系半導体層の欠陥密度分布を説明するための断面図である。FIG. 16 is a cross-sectional view for explaining a defect density distribution of a GaN-based semiconductor layer obtained by the conventional growth method shown in FIG. 15. 図１５に示す従来のＧａＮ系半導体層の成長方法の課題を説明するための斜視図である。FIG. 16 is a perspective view for explaining a problem of the conventional method for growing a GaN-based semiconductor layer shown in FIG. 15. 図１５に示す従来のＧａＮ系半導体層の成長方法の課題を説明するための斜視図である。FIG. 16 is a perspective view for explaining a problem of the conventional method for growing a GaN-based semiconductor layer shown in FIG. 15.

符号の説明Explanation of symbols

１１…サファイア基板、１１ａ…凹部、１１ｂ…凸部、１２…ｎ型ＧａＮ層、１３…ｐ型ＧａＮ層、１４…ｎ型ＧａＮ層、１５…活性層、１６…ｐ型ＡｌＧａＮ層、１７…ｐ型ＧａＮ層、１８…貫通転位、１９…ピット、２０…電極溝、２１…ｐ側電極、２２…ｎ側電極
DESCRIPTION OF SYMBOLS 11 ... Sapphire substrate, 11a ... Concave part, 11b ... Convex part, 12 ... n-type GaN layer, 13 ... p-type GaN layer, 14 ... n-type GaN layer, 15 ... Active layer, 16 ... p-type AlGaN layer, 17 ... p Type GaN layer, 18 ... threading dislocation, 19 ... pit, 20 ... electrode groove, 21 ... p-side electrode, 22 ... n-side electrode

Claims (18)

一主面に凹凸構造を有する基板と、
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている発光ダイオード。 A substrate having a concavo-convex structure on one principal surface;
A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
An active layer on the first nitride-based III-V compound semiconductor layer;
A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
At least one of the first portion to the second conductive type or an undoped nitride-based III-V compound semiconductor layer that provided light-emitting diodes of the first nitride III-V compound semiconductor layer . 上記第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層は上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の厚さ方向の全体にわたって設けられている請求項１記載の発光ダイオード。2. The second conductivity type or undoped nitride-based III-V compound semiconductor layer is provided over the entire thickness direction of the first nitride-based III-V compound semiconductor layer. Light emitting diode. 上記第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層は上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の厚さ方向の途中の深さまで設けられている請求項１記載の発光ダイオード。2. The second conductivity type or undoped nitride-based III-V group compound semiconductor layer is provided to a depth in the middle of the thickness direction of the first nitride-based group III-V compound semiconductor layer. The light emitting diode as described. 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と上記活性層との間に第１の導電型の第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている請求項１記載の発光ダイオード。2. A third nitride III-V compound semiconductor layer of a first conductivity type is provided between the first nitride III-V compound semiconductor layer and the active layer. Light emitting diode. 上記基板の上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と反対側の主面から光を取り出す請求項１記載の発光ダイオード。The light emitting diode according to claim 1, wherein light is extracted from a main surface of the substrate opposite to the first nitride-based III-V compound semiconductor layer. 上記基板の凹部および凸部は上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の〈１−１００〉方向に延在している請求項１記載の発光ダイオード。2. The light emitting diode according to claim 1, wherein the concave portion and the convex portion of the substrate extend in a <1-100> direction of the first nitride-based III-V group compound semiconductor layer. 上記基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板またはこれらを組み合わせて積層させた複合基板である請求項１記載の発光ダイオード。2. The light emitting diode according to claim 1, wherein the substrate is a sapphire substrate, a SiC substrate, a GaN substrate, or a composite substrate in which these are laminated in combination. 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記活性層および上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層に、上記基板の上記凹部および上記凸部と交差する方向に延在する電極溝が設けられている請求項６記載の発光ダイオード。The first nitride-based III-V compound semiconductor layer, the active layer, and the second nitride-based III-V compound semiconductor layer extend in a direction intersecting the concave portion and the convex portion of the substrate. The light emitting diode according to claim 6, wherein an existing electrode groove is provided. 上記電極溝は少なくとも上記第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層まで達している請求項８記載の発光ダイオード。9. The light emitting diode according to claim 8, wherein the electrode groove reaches at least the second conductive type or undoped nitride III-V compound semiconductor layer. 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記基板の凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している請求項１記載の発光ダイオード。In the first nitride-based III-V compound semiconductor layer, a dislocation generated in a direction perpendicular to the one main surface from the interface with the bottom surface of the recess of the substrate is a triangle having the bottom surface of the recess as a base. The light-emitting diode according to claim 1, wherein the light-emitting diode is bent in a direction parallel to the one main surface. 一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、A fourth nitride-based III-V compound semiconductor layer of the first conductivity type is grown on the concave portion of the substrate having a concavo-convex structure on one principal surface through a triangular cross-sectional shape with the bottom surface as the base. Filling the recess with
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第１の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第２の導電型の第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、From the fourth nitride III-V compound semiconductor layer to the state before the growth interface is completely associated with the fifth conductivity type III-V compound semiconductor layer of the first conductivity type on the substrate. Laterally growing, followed by laterally growing a sixth nitride-based III-V compound semiconductor layer of a second conductivity type until the growth interface is completely associated;
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に活性層および第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程とThe fourth nitride III-V compound semiconductor layer, the fifth nitride III-V compound semiconductor layer, the active layer and the sixth nitride III-V compound semiconductor layer on the sixth nitride III-V compound semiconductor layer. Sequentially growing a second nitride III-V compound semiconductor layer of conductivity type 2;
を有する発光ダイオードの製造方法。The manufacturing method of the light emitting diode which has this. 上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形の断面形状となる状態の上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲する請求項１１記載の発光ダイオードの製造方法。When the fourth nitride-based III-V group compound semiconductor layer is grown, dislocations generated in a direction perpendicular to the one main surface from the interface with the bottom surface of the recess become the triangular cross-sectional shape. 12. The method for manufacturing a light emitting diode according to claim 11, wherein the light emitting diode bends in a direction parallel to the one main surface when reaching the inclined surface of the fourth nitride-based III-V group compound semiconductor layer or the vicinity thereof. 複数の発光ダイオードが集積された集積型発光ダイオードを製造する場合に、When manufacturing an integrated light emitting diode in which a plurality of light emitting diodes are integrated,
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより当該凹部を埋める工程と、A fourth nitride-based III-V compound semiconductor layer of the first conductivity type is grown on the concave portion of the substrate having a concavo-convex structure on one principal surface through a triangular cross-sectional shape with the bottom surface as the base. Filling the recess with
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第１の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第２の導電型の第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、From the fourth nitride III-V compound semiconductor layer to the state before the growth interface is completely associated with the fifth conductivity type III-V compound semiconductor layer of the first conductivity type on the substrate. Laterally growing, followed by laterally growing a sixth nitride-based III-V compound semiconductor layer of a second conductivity type until the growth interface is completely associated;
上記第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に活性層および第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程とThe fourth nitride III-V compound semiconductor layer, the fifth nitride III-V compound semiconductor layer, the active layer and the sixth nitride III-V compound semiconductor layer on the sixth nitride III-V compound semiconductor layer. Sequentially growing a second nitride III-V compound semiconductor layer of conductivity type 2;
を有する集積型発光ダイオードの製造方法。A method for manufacturing an integrated light-emitting diode comprising: 複数の発光ダイオードが集積され、A plurality of light emitting diodes are integrated,
少なくとも一つの上記発光ダイオードが、At least one of the light emitting diodes,
一主面に凹凸構造を有する基板と、A substrate having a concavo-convex structure on one principal surface;
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、An active layer on the first nitride-based III-V compound semiconductor layer;
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている集積型発光ダイオード。Integrated light emission in which a second conductivity type or undoped nitride-based III-V compound semiconductor layer is provided in at least one first portion of the first nitride-based III-V compound semiconductor layer diode. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列し、A plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、At least one of the green light emitting diode and the blue light emitting diode is provided.
一主面に凹凸構造を有する基板と、A substrate having a concavo-convex structure on one principal surface;
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、An active layer on the first nitride-based III-V compound semiconductor layer;
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている発光ダイオードバックライト。A light emitting diode back in which a second conductivity type or undoped nitride III-V compound semiconductor layer is provided in at least one of the first portions of the first nitride III-V compound semiconductor layer. Light. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列し、A plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、At least one of the green light emitting diode and the blue light emitting diode is provided.
一主面に凹凸構造を有する基板と、A substrate having a concavo-convex structure on one principal surface;
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、An active layer on the first nitride-based III-V compound semiconductor layer;
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている発光ダイオード照明装置。Light-emitting diode illumination in which a second conductivity type or undoped nitride-based III-V group compound semiconductor layer is provided in at least one first portion of the first nitride-based group III-V compound semiconductor layer apparatus. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列し、A plurality of red light emitting diodes, green light emitting diodes and blue light emitting diodes are arranged,
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、At least one of the green light emitting diode and the blue light emitting diode is provided.
一主面に凹凸構造を有する基板と、A substrate having a concavo-convex structure on one principal surface;
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、An active layer on the first nitride-based III-V compound semiconductor layer;
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている発光ダイオードディスプレイ。A light-emitting diode display in which a second conductivity type or undoped nitride-based III-V group compound semiconductor layer is provided in at least one first portion of the first nitride-based group III-V compound semiconductor layer . 一つまたは複数の発光ダイオードを有し、Having one or more light emitting diodes,
少なくとも一つの上記発光ダイオードが、At least one of the light emitting diodes,
一主面に凹凸構造を有する基板と、A substrate having a concavo-convex structure on one principal surface;
上記基板上の第１の導電型の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、A first nitride type III-V compound semiconductor layer of a first conductivity type on the substrate;
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の活性層と、An active layer on the first nitride-based III-V compound semiconductor layer;
上記活性層上の第２の導電型の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、A second nitride type III-V compound semiconductor layer of the second conductivity type on the active layer,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの上記基板の凸部の上の第１の部分の欠陥密度は凹部の上の第２の部分の欠陥密度より高く、Of the first nitride-based III-V compound semiconductor layer, the defect density of the first portion above the convex portion of the substrate is higher than the defect density of the second portion above the concave portion,
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の少なくとも一つの上記第１の部分に第２の導電型またはアンドープの窒化物系ＩＩＩ−Ｖ族化合物半導体層が設けられている電子機器。An electronic apparatus in which a second conductivity type or undoped nitride-based III-V compound semiconductor layer is provided in at least one first portion of the first nitride-based III-V compound semiconductor layer.
JP2005143019A 2005-05-16 2005-05-16 LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC Expired - Fee Related JP4735037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005143019A JP4735037B2 (en) 2005-05-16 2005-05-16 LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005143019A JP4735037B2 (en) 2005-05-16 2005-05-16 LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC

Publications (2)

Publication Number Publication Date
JP2006319277A JP2006319277A (en) 2006-11-24
JP4735037B2 true JP4735037B2 (en) 2011-07-27

Family

ID=37539646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005143019A Expired - Fee Related JP4735037B2 (en) 2005-05-16 2005-05-16 LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC

Country Status (1)

Country Link
JP (1) JP4735037B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082752B2 (en) * 2006-12-21 2012-11-28 日亜化学工業株式会社 Manufacturing method of substrate for semiconductor light emitting device and semiconductor light emitting device using the same
JPWO2009118979A1 (en) * 2008-03-28 2011-07-21 パナソニック株式会社 Nitride semiconductor light emitting device
JP5866044B1 (en) * 2014-11-13 2016-02-17 エルシード株式会社 Light emitting device manufacturing method and light emitting device
WO2015194382A1 (en) * 2014-06-17 2015-12-23 エルシード株式会社 Method for manufacturing light emitting element and light emitting element
CN106463577A (en) 2014-06-17 2017-02-22 崇高种子公司 Method for manufacturing light emitting element and light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2002305160A (en) * 2001-04-06 2002-10-18 Sony Corp Manufacturing method for compound semiconductor substrate
JP2003133586A (en) * 2001-10-30 2003-05-09 Hitachi Cable Ltd Epitaxial wafer for light emitting diode, light emitting diode and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2002305160A (en) * 2001-04-06 2002-10-18 Sony Corp Manufacturing method for compound semiconductor substrate
JP2003133586A (en) * 2001-10-30 2003-05-09 Hitachi Cable Ltd Epitaxial wafer for light emitting diode, light emitting diode and manufacturing method therefor

Also Published As

Publication number Publication date
JP2006319277A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
JP5082278B2 (en) Light emitting diode manufacturing method, integrated light emitting diode manufacturing method, and nitride III-V compound semiconductor growth method
JP2006339534A (en) Light emitting diode, manufacturing method therefor, light emitting diode back light, light emitting diode lighting device, light emitting diode display and electronic apparatus
KR101453563B1 (en) Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
JP2006324331A (en) Light emitting diode and its manufacturing method, integrated light emitting diode and its manufacturing method, growing method of nitride- based group iii-v compound semiconductor, nitride-based group iii-v compound semiconductor growing substrate, light emitting diode backlight, light emitting diode lighting apparatus, light emitting diode display, and electronic equipment
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
TWI317565B (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode
KR101350594B1 (en) Light-emitting diode and method for manufacturing same, integrated light-emitting diode and method for manufacturing same, method for growing a nitride-based ⅲ-v group compound semiconductor, substrate for growing a nitide-based ⅲ-v group compound semiconductor, light source cell unit, light source diode backlight, light-emitting diode illuminating device, light-emitting diode display and electronic instrument, electronic device and method for manufacturing same
US6924500B2 (en) Semiconductor light-emitting device and process for producing the same
JP5084837B2 (en) Deep ultraviolet light emitting device and method for manufacturing the same
JP4910608B2 (en) Light emitting diode manufacturing method and electronic device manufacturing method
JP4687109B2 (en) Manufacturing method of integrated light emitting diode
JP5152121B2 (en) Light emitting diode manufacturing method, integrated light emitting diode manufacturing method, and nitride III-V compound semiconductor growth method
JP4915218B2 (en) Manufacturing method of light emitting diode
JP5232969B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
US20090045434A1 (en) Gallium nitride-based compound semiconductor light-emitting device
JP2008172040A (en) Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
JPH10215029A (en) Nitride semiconductor element
JP2008130606A (en) Semiconductor light emitting element and its manufacturing method, light source cell unit, backlight, lighting device, display, electronic device, and semiconductor element and its manufacturing method
JP2011060917A (en) Semiconductor light emitting device
JP4735037B2 (en) LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, INTEGRATED LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE BACKLIGHT, LIGHT EMITTING DIODE LIGHTING DEVICE, LIGHT EMITTING DIODE DISPLAY AND ELECTRONIC
JP3951973B2 (en) Nitride semiconductor device
JP5140979B2 (en) AlGaInP light emitting diode, light source cell unit, display and electronic device
US8816354B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2005012063A (en) Ultraviolet light emitting device and its manufacturing method
JP4106906B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R151 Written notification of patent or utility model registration

Ref document number: 4735037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees