JP4733050B2 - 薄膜に形成されたパターンの誤りの修正方法 - Google Patents

薄膜に形成されたパターンの誤りの修正方法 Download PDF

Info

Publication number
JP4733050B2
JP4733050B2 JP2006544520A JP2006544520A JP4733050B2 JP 4733050 B2 JP4733050 B2 JP 4733050B2 JP 2006544520 A JP2006544520 A JP 2006544520A JP 2006544520 A JP2006544520 A JP 2006544520A JP 4733050 B2 JP4733050 B2 JP 4733050B2
Authority
JP
Japan
Prior art keywords
thin film
layer
patterns
sublayer
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006544520A
Other languages
English (en)
Other versions
JP2007514205A (ja
Inventor
ローレン・パイン
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2007514205A publication Critical patent/JP2007514205A/ja
Application granted granted Critical
Publication of JP4733050B2 publication Critical patent/JP4733050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明は、薄膜における製造方法の分野、例えば集積電子回路またはＭＥＭＳ（メムス：微小電気機械システム）に係り、特に、薄膜上にパターンを形成する分野に関する。本発明は、極端紫外線リソグラフィ用のマスクのようなリソグラフィ用のマスクを形成することに適用されることができる。本発明は、食刻された薄膜に形成される誤りのあるデザイン（設計）を修正するための方法を提案する。
薄膜内の集積回路の製造は、通常、これらの薄膜におけるパターンの形成を含む。
薄膜に１つ又はそれ以上のパターンを形成することは、ほとんどの場合、薄膜内に形成されるパターンを再現するデザイン（設計）を含むフォトリソグラフィ法を使用し、その間、通常、マスクが大規模に使用される。
マスクの設計におけるあらゆる誤り（誤差）、例えば、マスクの１つ又はそれ以上のパターンが過剰であったり、欠落していたりすることは、集積回路の非機能性に直接的な結果をもたらす。
この誤り（誤差）又はこれらの設計誤差は、その設計のデザイナー、あるいは、製造中においてマスクに形成された欠陥に起因して生じる。
マスクの設計の計画（構想）に誤りがある場合には、新しい設計をすることと、続いて新しいマスクを製造することの両方が必要であることが分かる。マスク内の製造欠陥の場合には、新しいマスクを製造することが必要であることが分かる。何れの場合も、これらの誤りは、集積回路を製造するためにかかるコストと時間を大幅に増加させる。
本明細書に引用される文献１、２、３に記載された技術のように、現在、マスク上の設計誤差（誤り）を直接的に修正するための技術がある。
しかしながら、製造中に集積回路の１つ又はそれ以上のバッチに形成された設計誤りによって引き起こされた金銭面と時間面における損失は、修正がマスクに直接的になされた場合であっても、十分に残っている。
実際に、マスク上に修正を実行することからなる技術は、通常、誤りのあるロットの修正を可能にしない。一方、そのマスクが修正されている間、他のバッチや使用されることが要求されるそのマスクは、それらの製造サイクルにおいて遮断される。
米国特許第４，７５１，１６９号明細書 欧州特許第０２００３３３号明細書 Ｂ．Ｗａｒｄ ｅｔ ａｌ．， Ｐｒｏｃ． ＳＰＩＥ， ｖｏｌ．５３７， １１０−６，１９８５．
本発明は、食刻された薄膜に形成される誤りのあるデザインを修正するための方法を提供する。
本発明は、例えば、製造欠陥及び／又は設計欠陥を含むマスクを用いたフォトリソグラフィによって、形成された薄膜内の誤りのあるデザインを修正する方法に関する。
この層は、例えば、製造中におけるマイクロ電子デバイス、例えば製造中におけるＭＥＭＳ（メムス：微小電気機械システム）または製造中における集積回路の層であり得る。
本発明は、マイクロ電子デバイスの薄膜に形成されたそのようなデザイン誤りによって引き起こされる時間とコストの損失の減少を可能にする簡易な解決法を提案する。
従来の技術に比べて、本発明は、デザイン誤りを含む製造中における集積回路をさらに再利用する。
第１に、本発明は、誤りのあるデザインを含む、食刻された又は部分的に食刻された第１副層、例えば、犠牲層またはハードマスクと、基板と前記第１副層との間に位置する第２副層と、を含む第１薄膜に形成されたデザインの修正方法に関し、前記方法は、（ａ）前記第１薄膜上または第１薄膜の全体の上に第２薄膜を堆積し、（ｂ）所望の修正に応じて前記第２薄膜を食刻またはフォトリソグラフィし、（ｃ）前記第１副層を通して前記第２副層を食刻または部分的に食刻することを含む。
デザインは、一連のパターン、例えば、１つ又はそれ以上のホール、及び／又は、１つ又はそれ以上のトレンチを意味すると理解される。
第２薄膜において、リソグラフィ、１つの光線または幾つかの光線は、誤りのあるデザインの修正を可能にする１つ又はそれ以上の修正要素を形成するために使用される。
次に、第２副層の食刻は、第１副層を通して行われる。
第１薄膜内の設計誤りは、そのデザインにおける１つ又はそれ以上のパターン欠陥によることができる。
この場合、本発明は、１つ又はそれ以上の欠落しているパターンを付加する。この付加は、第２薄膜内の欠落しているパターンの（ｂ）段階による複製を含む。
ある可能性によれば、（ｂ）段階において、いくつかの修正要素又は全ての修正要素は、同時に完成されることができる。
それから、第２薄膜に付加されたパターンは、食刻によって第１副層に転写される。
第１副層は、（ｂ）段階の後であって（ｃ）段階の前に食刻されることができ、第２薄膜は、この追加的な食刻段階の後に除去されることができる。
そのために、パターンの付加が第１副層で行われると直ぐに、その後者は第２副層内にそのパターンを複製し、それから第１副層は除去される。
第１薄膜内のデザイン誤りは、デザインにおける１つ又はそれ以上の過剰なパターンによるものでもよい。この場合、本発明による方法は、１つ又はそれ以上の余剰のパターンを除去し、（ｂ）段階は、これらの余剰のパターンを満たす修正ブロックを形成するのに役立つ。
ある可能性によれば、（ｂ）段階において、いくつかの修正ブロック（妨害物）又は全ての修正ブロックは、同時に形成されることができる。
薄膜内のデザイン誤りは、デザイン上の１つ又はそれ以上の欠落しているパターンと、デザイン上の１つ又はそれ以上の他の過剰なパターンによるものでもよい。同様に、本発明は、１つ又はそれ以上の欠落しているパターンが付加されることを可能にし、それから、１つ又はそれ以上の過剰のパターンが除去されることを可能にする。
従って、本発明による方法は、（ｂ）段階の後であって（ｃ）段階の前に、第２薄膜の除去、第１副層上への第３薄膜の堆積、過剰なパターンを満たすブロックを残す、第３薄膜内の食刻またはリソグラフィの第２段階、または、再び第２薄膜内において、例えば直接描画を用いた食刻又はリソグラフィ、過剰のパターンを満たすブロックを残すこと、を含む。
ある場合又は他の場合には、（ｃ）段階の後に、第３薄膜または第１副層のどちらかが除去される。
第１薄膜を構成する２つの副層は、２つの異なる材料に基づいて形成されることができ、これらの２つの材料の各々は、導体、半導体または絶縁体であることができる。
本発明は、同様に、少なくとも部分的に食刻された第１薄膜内に形成された誤りのあるデザインの修正の方法に関し、（ａ）前記第１薄膜上への第２薄膜の堆積、（ｂ）所望の修正に応じた前記第２薄膜の直接食刻またはフォトリソグラフィ、（ｃ）前記第２薄膜を通した前記第１薄膜の食刻を含む。
（ｂ）段階は、第２薄膜内の欠落しているパターンを複製することを含むことができ、第２薄膜は（ｃ）段階の後に除去されることができる。
前記第２及び／又は第３薄膜は、例えば誘電体層であることができ、または、任意に、前記第１薄膜に堆積された正または負の感光性樹脂層であることもできる。
食刻する段階は、１つ又はそれ以上の光学線、または、１つ又はそれ以上の粒子線によって達成されることもできる。光線は、Ｘ線、レーザー光線、陽子線、イオン線または電子線でありえる。
変形した実施例によれば、食刻段階と特に（ｂ）段階は、いくつかの同時に存在する光線と粒子線によって実行されることができる。
そのような光線は、実行される修正に応じて用意される修正データを含むデジタル素子またはデジタル処理素子によって制御されることができる。
この用意は、デザインデータまたは誤りのあるデザインファイルと、デザインデータまたは正確なデザインファイルとの間の比較によって行われる。
本発明は、新しいマスクを使用すること、または、欠陥のあるマスクを修正することを必要とすることなく、これらのデザインを修正することができる。
そのため、本発明は、同様に、例えば犠牲層またはハードマスク層である、誤りのあるデザインを含む、食刻された又は部分的に食刻された少なくとも第１副層と、基板と第１副層との間に位置する第２副層と、を含む、第１薄膜に形成されたデザインの修正方法に関し、（ａ）前記第１薄膜上に第２薄膜を堆積し、（ｂ）所望の修正に応じて、前記第２薄膜内において直接食刻または直接描画によるリソグラフィを行い、（ｃ）前記第１副層を通して前記第２副層を食刻または部分的に食刻する段階を含む。
本発明は、同様に、本発明による方法の（ｂ）段階を実行するために適切なリソグラフィ装置に関する。この装置は、リソグラフィ装置、又は、少なくともリソグラフィ光線を生成するのに適した第１手段と、誤りのあるデザインと所望の修正デザインとに関するデータを処理するための第２手段と、前記処理に続いて修正データを生成するために、その修正データに基づいてリソグラフィ手段を制御する第３手段と、を含む。
本発明は、同様に、薄膜内に形成された誤りのあるデザインに関連するデータと、所望の修正デザインに関連するデータとを処理するためにこのコンピューターに入力されることができるプログラムコード命令を含むコンピュータープログラムを利用し、そのような処理に続いて、リソグラフィ装置、または、少なくともリソグラフィ用の光線又は粒子線を生成するために適切な手段によって利用可能な修正データを生成する。
本発明は、同様に、そのようなプログラムのコード指示を含む、コンピューターによって利用されるデジタルデータ媒体と同様に、コンピューターで利用可能な媒体に入力されるそのようなプログラムのコード指示を含むコンピュータープログラムプロダクトを利用する。
本発明は、添付された図面を参照することで、単に記載され、限定されない手段によって与えられた典型的な実施形態の記載から、より明らかになるであろう。
図１Ａ、１Ｂは、パターンが形成される材料層を示し、図２、４、６、８は、過剰のパターン又は欠落しているパターンが形成される材料層を示し、図３Ａから３Ｆは、パターンを付加することによって修正を可能にする本発明による方法の例を示し、図５Ａ、５Ｂは、パターンを付加することによって修正を可能にする本発明による方法の他の例を示し、図７Ａから７Ｃは、パターンを除去することによって修正を可能にする本発明による方法の例を示し、図９Ａから９Ｄは、パターンを付加し、続いて除去することによって修正を可能にする本発明による方法の例を示す。図１０は、本発明による装置の例を示す。
異なる図に記載の、同一、類似または同等の部材は、ある図から他の図へ移ることを容易にするという観点で同一の参照符号を有する。
図に示された異なる部材は、図をより分かり易くするための均一なスケールに従う必要性は無い。
図１Ａは、平面図における薄膜を示し、Ｍ１、Ｍ２、Ｍ３で表されたパターンは、中空パターン形態に形成されたものであり（その輪郭は、この図において点線で示されている）、例えば、後に半導体、導体または絶縁体材料で満たされる配線用ホールまたはトレンチ（溝）である。この薄膜は、技術層（technological layer）と呼ばれ、“１１０”で表される。それは、基板、例えばシリコン基板上（図１Ａには示されていない）に載置されている。全てのパターンＭ１、Ｍ２、Ｍ３でデザイン（設計、模様）Ｄを形成する。
技術層１１０は、現実には有機物または無機物であり、それは導体、半導体または絶縁体であり、例えば、１ｎｍから１０μｍの間の厚さを有することができる。
この薄膜１１０は、製造中において、マイクロ電子デバイス、例えば集積回路の層であり得る。
図１Ａに記載されている技術層１１０は、６００ｎｍの厚さのＴｅＯＳに基づく層である。
図１Ｂは、基板１００に載置されている、この同様の技術層１１０の下面図を示す。技術層１１０内の中空パターン形態に形成されたパターンＭ１、Ｍ２、Ｍ３は、同様に点線で輪郭によって区切られる。
技術層１１０内にパターンＭ１、Ｍ２、Ｍ３を形成するために、第１方法は、例えば、技術層上に予め堆積された犠牲層と呼ばれる層にフォトリソグラフィによってこれらのパターンＭ１、Ｍ２、Ｍ３を初期形成することからなる。次に、例えば、犠牲層を通して後者を食刻（エッチング）することによって、パターンＭ１、Ｍ２、Ｍ３を技術層１１０に転写することである。
図２は、基板１００上に載置され、さらに、その目的がマスクを用いたフォトリソグラフィ方法によって前記のパターンＭ１、Ｍ２、Ｍ３を形成することである追加された犠牲層１２０によって覆われた技術層１１０を示す。
犠牲層は、現実には有機物または無機物であり、それは、導体、半導体または絶縁体であり、例えば、１ｎｍから１０μｍの厚さを有することができる。図２に示された犠牲層１２０は、例えば、５０ｎｍの厚さのＴｉＮに基づく層である。
前記フォトリソグラフィ方法に続いて、図２に示される犠牲層１２０は、形成されるデザインＤとは異なり、パターンＭ２が欠落しているデザインＤ’として表される誤りのあるデザインに従って食刻される。誤りのあるデザインＤ’は、フォトリソグラフィ方法中に利用されるマスクとそれ自身に含まれた欠陥に起因するものである。
そのため、犠牲層１２０において、パターンＭ２は、位置２００（図２で点線によって区切られた）が欠落している。
本発明の方法による第１方法の例は、図３Ａから３Ｆに示されている。それは、パターンが欠落している誤りのあるデザインＤ’を修正することに役立つ。
図３Ａに示されたこの方法の第１段階中で、層３００は、例えば樹脂または高分子に基づくものであり、犠牲層１２０の一部または犠牲層１２０の全体に堆積される。この層３００は、放射線感受性でありえ、例えば、電子、イオン、光子に感受性がある。層３００は、例えば樹脂でありえ、アルシェケミカル社（Archechemical campany）によって市販されているＴｉＳ１９３ＵＬ（登録商標）樹脂、ＮＯＶＯＬＡＣ（登録商標）樹脂、ＰＨＳ（登録商標）樹脂のような正色調（ポジティブトーナリティ）を有する樹脂である。変形例によれば、層３００は、同様にいくつかの副層（サブレイヤー）の積層、例えば、電子、イオンまたは光子のような放射線に感光性を示す第２の副層が上部に形成される、非感光性樹脂に基づく第１層によって形成される。
次に、この層３００のリソグラフィ段階は、誤りのあるデザインＤ’に応じて実行される。このリソグラフィ段階は、層３００内の修正要素Ｃ１を形成する。修正要素Ｃ１は、露光された後に層３００内に形成され、この場合、犠牲層１２０内の欠落しているパターンＭ２に等しい形状をとる。
その方法を実行するための１つの可能性によれば、層３００のリソグラフィは、中間マスクの使用の必要性無しに直接描画によるリソグラフィによって実行される。そのため、その方法は、新しいマスクを採用する必要性無しに犠牲層内の欠落しているパターンを付加することができる。
修正要素Ｃ１は、犠牲層１２０内の誤りのあるデザインＤ’と元のデザインＤの両方に応じて、樹脂層３００上に形成され、配置される。実際に、リソグラフィは、例えばリソグラフィまたはフォトリソグラフィ装置（図１０）によって行われ、そのリソグラフィまたはフォトリソグラフィ装置５５０は、形成される修正要素の形状と位置とに関する情報を特定する情報ファイル（インフォメーションファイル）を利用する。そのファイルは、例えば、コンピューターやワークステーションのような情報処理装置５００から来るデータベース又はデータ媒体から供給され、このコンピューター又はワークステーションによって実行された処理に起因することができ、その中で、元のデザインＤと誤りのあるデザインとの間の比較が行われる。
樹脂層３００の特定の領域が修正要素Ｃ１を形成するために露光されることによって、リソグラフィは、少なくとも光線３１０、すなわち光学粒子によって行われる。
光線３１０は、例えば、レーザー光線、Ｘ線、電子線、イオン線、陽子線でありえる。
樹脂層３００の電子線への露光の後、その後者は現像される。光線３１０に曝された樹脂層の部分は、露出され、犠牲層である副層１２０内で欠落しているパターンＭ２に等しい形態を有する修正要素Ｃ１を形成するために消失する（図３Ｂ）。直接食刻は、層３００の部分が上部に形成された領域と、層３００の部分を含まない他の領域を画定する。
それから、犠牲層１２０に対する修正要素Ｃ１の転写が行われる（図３Ｃ）。その転写は、化学エッチングまたは粒子衝突、例えば、樹脂層３００を介する犠牲層１２０のプラズマエッチングまたは湿式化学エッチングによって実行されることができる。犠牲層１２０は、パターンＣ１を含む。このパターンは、犠牲層に追加されるパターンＭ２に相当する。
次に、樹脂層３００は除去される。そして、その犠牲層は、パターンＭ１、Ｍ２、Ｍ３、すなわちデザインＤを含む。
それから、エッチング、例えば、犠牲層１２０を介した技術層の化学エッチングまたはプラズマエッチングによって、パターンＭ１、Ｍ２、Ｍ３は、技術層１１０に転写される（図３Ｅ）。
犠牲層１２０は、最終的に除去される（図３Ｆ）。犠牲層１２０の除去は、ドライエッチング、例えば、この層１２０へのガス反応に基づくプラズマによって実施される。犠牲層１２０が実際に有機物であった場合には、それは、湿式エッチング、例えば、Ｈ２Ｏ２及びＨ２ＳＯ４に基づく溶液によって行われる。その除去は、同様に、任意に湿式化学エッチングとそれに続くプラズマエッチングとの結合によって完全になることができる。本発明による方法は、単一パターンの修正または付加に限定されず、例えばフォトリソグラフィ方法に続く、誤りのあるデザインに従ってエッチングされた薄膜に必要なだけ多くのパターンを付加させることを可能にする。
上記の方法は、犠牲層が技術層上に用いられた場合に適用される。
しかし、技術層１１０のような薄膜内で図１Ａと１Ｂに示されたパターンＭ１、Ｍ２、Ｍ３のようなパターンを形成するために、ある方法は、中間犠牲層を利用することなく、これらのパターンＭ１、Ｍ２、Ｍ３をフォトリソグラフィによってこの技術層内に直接形成することからなる。
図４は、前記のパターンＭ１、Ｍ２、Ｍ３が形成されることによって、例えば、マスクの使用を必要とするフォトリソグラフィによって付加された技術層１１０を示す。
誤り、例えば、技術層１１０内に直接的に誤りのあるデザインＤ’の形成を引き起こすフォトリソグラフィ方法中に利用されるマスクの設計または製造における誤りは、形成されるデザインＤとは異なる。
そのために、パターンＭ２は、技術層内で欠落しており、この欠落しているパターンＭ２の位置は、図４において参照符号４００で示され、網掛けされて示されている。
本発明による第２方法の例は、図５Ａ、５Ｂに示されており、技術層内に形成され、パターンが欠落している誤りのあるデザインＤ’を修正する。
従って、本発明によるこの方法の例は、新しいマスクを使用することなく、技術層に欠落しているパターンが付加されることを可能にする。
この方法の第１段階中に、樹脂層３００、例えば正の（ポジティブ型）感光性樹脂は、技術層１１０上に堆積される。
次に、樹脂層３００のリソグラフィが実行される。このリソグラフィは、例えば“直接描画”として知られるタイプのものでありえ、すなわち、中間マスクを使用しないものである。そのリソグラフィは、技術層１１０内の誤りのあるデザインＤ’とこの同じ層の諸望のデザインとに応じて達成される。それは、樹脂層３００内に少なくとも１つの修正要素Ｃ１を形成する。この例で、修正要素は、デザインＤ’上の欠落しているパターンＭ２に等しい。
リソグラフィは、樹脂層３００の特定の部分が修正要素Ｃ１から露出されていることによって、光線、または少なくとも粒子または光学的な光線によって行われる。光線は、例えば、レーザー光線、Ｘ線、電子線、イオン線または陽子線でさえもありえる。
樹脂層３００の露光の後に、その後者は現像される。犠牲層内における、その光線に曝された樹脂層３００の部分は、パターンＭ２に等しい形態を有する修正要素またはパターンＣ１を形成するために除去される。
次に、修正要素Ｃ１は、食刻、例えば、樹脂層３００を介して後者のプラズマエッチングまたは化学エッチングによって技術層１１０に転写される。従って、その技術層１１０は、追加される欠落しているパターンＭ２に相当する中空パターンを含む。
それから、樹脂層３００は除去される。技術層１１０は、完全なデザインＤを形成するパターンＭ１、Ｍ２、Ｍ３を含む（図５Ｂ）。
本発明による方法は、前述の例のように薄膜内の単一パターンの修正に限定されない。実際、特定のパターンが欠落している食刻された薄膜に必要なだけ多くのパターンを付加することを可能にする。
図６は、例えばシリコンで形成され、技術層として知られる薄膜６１０によって覆われる基板６００を示し、パターンＭ４は、例えば、点線で示された輪郭によって示されたトレンチのような中空状に形成される。その技術層６１０は、実際には有機物または無機物でありえ、それは、導体、半導体または絶縁体でありえる。それは、例えば、ＴｉＮに基づく金属層、低誘電率の誘電体層、トランジスタのゲートとして機能するポリシリコン層である。
技術層６１０内のパターンＭ４を形成するために、第１方法は、犠牲層として知られ、技術層６１０上に堆積される層６２０のフォトリソグラフィによってこのパターンＭ４を初期形成することからなることができる。
誤り、例えば、前記のフォトリソグラフィ方法中に利用されるマスクの設計や製造における誤りに続いて、図６に示されている犠牲層６２０は、パターンＭ４を含むが、ホール及び／又はトレンチ形態である幾つかの過剰な誤りのあるパターンＭ’１、Ｍ’２をも含む。
図７Ａから７Ｃに示される本発明による方法の例は、過剰に形成され、技術層に修正パターンを形成するこれらのパターンＭ’１とＭ’２を修正することに役立つ。
第１段階で、樹脂層７００は、犠牲層６２０の全体に堆積される（図７Ａ）。
次に、樹脂層７００のリソグラフィ段階は達成される。本方法の実施形態によれば、このリソグラフィは、直接描画、すなわち、中間マスクを使用しないで実施される。
リソグラフィは、犠牲層６２０内に形成される誤りのあるデザインＤ’に応じて行われる。リソグラフィ段階は、樹脂層７００内に修正要素Ｃ２とＣ３を形成する。この場合、これらの修正要素Ｃ２とＣ３は、犠牲層６２０内のホールまたはトレンチの形態の誤りのあるパターンＭ’１とＭ’２をそれぞれ満たす樹脂ブロックの形態をとる。
樹脂層７００の特定の部分は、修正要素Ｃ２とＣ３を形成するために露光されることによって、リソグラフィは、１つの光線または幾つかの光線、あるいは、任意に、いくつかの同時に存在する粒子または光学ビームによって実行される。
その光線は、例えば、Ｘ線、電子線または紫外線でありえる。
その光線による樹脂層７００の後に、その露光の後者は現像される。その光線３１０に露光された樹脂層３００の部分は、除去される。残っている物は、修正要素Ｃ２とＣ３であり、それは樹脂のブロック（妨害物）の形態をとり、犠牲層である副層６２０の過剰パターンＭ’１とＭ’２をそれぞれ満たす（図７Ｂ）。
図７Ｃに示されるように、例えばエッチング、または、犠牲層６１０を介した技術層６２０のプラズマエッチングまたは化学エッチングによって正確なパターンＭ４のみの転写が達成される。
犠牲層６１０の誤りのあるパターンＭ’１とＭ’２は、樹脂層７００のブロックによって満たされ、パターンＭ４のみが技術層に転写される。それから、犠牲層は除去される。
本発明による方法は、前述の例の場合のように２つのパターンの修正に限定されず、それは実際に必要なだけ多くの余剰パターンを除去する。
図８は、例えばシリコンからなる、技術層として知られる基板８００を示し、パターンＭ５とＭ６は、例えば、図８に示され、点線で輪郭が形成されたホールやトレンチの形態をとる。
技術層は、導体、半導体または絶縁体でありえ、例えば１ｎｍから１０μｍの厚さを有する。技術層８１０は、例えば、低誘電率（英語の専門用語によれば“ｌｏｗ−ｋ”と呼ばれる）の誘電体層である。
この技術層８１０内にパターンＭ５、Ｍ６を形成するために、この方法は、犠牲層として知られ、技術層８１０に堆積された“８２０”で表された他の薄膜のフォトリソグラフィ方法によるこれらのパターンＭ５とＭ６の初期形成からなる。犠牲層８２０は、例えば、窒化物またはシリコン酸化物に基づく。
誤り、例えば、前記のフォトリソグラフィ中に利用されるマスクの設計または製造における誤りに伴って、図８に示されている犠牲層８２０は、正確なパターンＭ５と欠落しているパターンＭ６とを含む誤りのあるデザインに従って食刻される。この誤りのあるデザインは、犠牲層８２０内に誤りのある過剰なパターンＭ’３をさらに含み、それは、例えば、ホールまたはトレンチ形状をとる。
特定のパターンが余剰であり、特定のパターンが欠落している犠牲層８２０のような食刻された薄膜に形成されるそのようなデザインを修正することを可能にする本発明による方法の例は、ここに記述されるだろう。それは、図９Ａから９Ｃに示される。
この方法の第１段階において、第１樹脂層９００は、犠牲層８２０上に堆積される。樹脂層９００は、例えば、正の感光性樹脂でありえる。
次に、第１のリソグラフィまたはフォトリソグラフィ段階が達成される。１つの可能性によれば、このリソグラフィは、樹脂層９００の直接描画によるものであり、すなわち、中間マスクを使用することがない。この第１のリソグラフィ段階は、欠落しているパターンＭ６に等しい開口の形態で樹脂層９００内に“Ｃ４”で表される第１修正要素を提供する。
樹脂層９００の特定の領域が修正要素Ｃ４を形成するために露光されることによって、リソグラフィは粒子線または光線によって達成されることができる。前記の光線は、例えば、Ｘ線、レーザー光線、電子線、イオン線、陽子線または紫外線でありえる。樹脂層９００の光線による露光の後、その後者は現像される。その光線によって露光された樹脂層９００の部分は、修正要素Ｃ４を形成するために除去される。
次に、犠牲層８２０の食刻は、樹脂層９００を介して行われる。この食刻は、修正要素Ｃ４が犠牲層に転写されることを可能にする。それから、犠牲層８２０は、トレンチまたはホール形態の失われたパターンＭ６を含む（図９Ａ）。
次に、第１樹脂層９００は除去され、第２樹脂層９５０、例えば負の感光性樹脂層は堆積される。
次に、第２樹脂層９５０の直接描画による第２のリソグラフィ段階は、中間マスクを使用することなく実行される（図９Ｃ）。直接描画によるこの第２リソグラフィ段階は、犠牲層８２０内にホールまたは過剰なトレンチ形状を有する誤りのあるパターンＭ’３を満たす樹脂ブロックＣ５の形態に樹脂層９５０内の第２修正要素の形成を用意する。修正要素Ｃ５を形成するためのリソグラフィは、修正要素Ｃ４を形成する第１のリソグラフィ段階中に利用される装置のような同様のリソグラフィ装置に起因する粒子線または光学線によって行われる。樹脂層９５０の特定の領域は、この光線によって露光される。
光線による樹脂層９５０の露光の後、その後者は現像される。樹脂層９５０の光線３１０によって露光された部分は、除去される。従って、パターンＭ’２を満たすブロック形態の樹脂の修正要素Ｃ４は形成される。
それから、技術層８２０の食刻は、パターンＭ５とＭ６のみが転写されている間、樹脂層９５０を介して行われる。
以上に記述された実施形態に関係なく、フォトリソグラフィの段階は、本発明に従って実施されるリソグラフィ装置によって、ある装置やリソグラフィ装置５００を制御して、“修正データ”として知られるデータ、または、要求される修正を可能にする“修正”情報ファイルを用いて実行される。これらの修正データまたはこの修正ファイルが、例えば、コンピューターやワークステーションのような情報処理装置５００によって生成される。
演算装置、例えば、そのようなデータやそのようなファイルを生成することを可能にする超小型演算装置、または、中央演算処理装置５００によって実行される論理演算の例は、以下に説明される。
実際、行われる修正を複製する標準的な情報ファイルをコンパイルすることに問題がある。
修正を追加及び削除することを可能にするファイルを得るために、情報処理装置５００は、電子部品と、ソフトウェアコンポーネントと、全てのブール演算を実行に移すことを可能にする他の構成物を含むことができ、同様に、食刻する光線を生成し、実行されるリソグラフィ装置によって直接利用可能な形式（フォーマット）のデータを成形することを可能にする。
２つの開始ファイルＡとＢがあり、ファイルＡは誤りのあるデザインに対応し、ファイルＢは所望の修正デザインに相当する。これらのファイルは、記憶装置、例えば、装置５００のハードドライブ、読取専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、他のタイプのランダムアクセスメモリ（ＲＡＭ）、磁気記録素子、光学記録素子、レジスタ、他の揮発性及び／又は不揮発性メモリのような記憶装置に保存されている。
付加されるパターンに関連して、ブール減算を含むアルゴリズムは、２つのファイルＡとＢとの間で実行され、その結果は、誤りのあるファイルＡに存在しないファイルＢに付加されたこれらのパターンのみが、例えば新しいファイルＣ１内に保管される。
新しいファイルＣ１は、情報機器５００によって使用できる形態でリソグラフィ装置５５０に伝達される。それから、装置５５０は、１つ又はそれ以上の食刻光線を生成し、従って、直接的かつ選択的に１つ又はそれ以上の欠落しているパターンを基板上に位置する薄膜に付加する。
除去される過剰なパターンに関しては、今回、ブール減算は、ファイルＡに存在し、最終的に除去されるパターンを単に保持することができる。この処理の後、調整動作は、端部を拡大し、技術処理中に除去されるパターンの全体的な被覆を保証するために実行されることができ、従って、本方法によって引き起こされる不整合の潜在的な問題は避けられる。サイズの調整は、最終的な設計における他のパターンの状況と、利用されるリソグラフィ方法の位置合わせ性能とに依存する。この処理の結果である新しいファイルＣ２は、情報機器５００によって使用できる形態でリソグラフィ装置５５０に伝達される。
あるパターンが付加され、または、他のパターンが除去されたとき、２つのデータベースまたはデータファイルは、用意され、全面的な修正を提供するための２つの個々の論理演算が形成されることができる。
その情報装置５５０は、上述のようにコンパイルされた修正データを保存することが可能であり、これらの修正を行うための食刻手段または装置５００を制御することが可能である。
パターンが形成される材料層を示す。 パターンが形成される材料層を示す。 過剰のパターン又は欠落しているパターンが形成される材料層を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の例を示す。 過剰のパターン又は欠落しているパターンが形成される材料層を示す。 パターンを追加することによって修正を可能にする本発明による方法の他の例を示す。 パターンを追加することによって修正を可能にする本発明による方法の他の例を示す。 過剰のパターン又は欠落しているパターンが形成される材料層を示す。 パターンを除去することによって修正を可能にする本発明による方法の例を示す。 パターンを除去することによって修正を可能にする本発明による方法の例を示す。 パターンを除去することによって修正を可能にする本発明による方法の例を示す。 過剰のパターン又は欠落しているパターンが形成される材料層を示す。 パターンを追加し、続いて除去することによって修正を可能にする本発明による方法の例を示す。 パターンを追加し、続いて除去することによって修正を可能にする本発明による方法の例を示す。 パターンを追加し、続いて除去することによって修正を可能にする本発明による方法の例を示す。 パターンを追加し、続いて除去することによって修正を可能にする本発明による方法の例を示す。 本発明による装置の例を示す。
符号の説明
１００、６００、８００ 基板
１１０、６１０、８１０ 第２副層
１２０、６２０、８２０ 第１副層
３００、７００、９００ 第２薄膜
３１０ 光線
５００ 情報処理装置
５５０ リソグラフィ装置
９５０ 第３薄膜
Ｍ１、Ｍ１’、Ｍ２、Ｍ２’、Ｍ３、Ｍ３’、Ｍ４、Ｍ５、Ｍ６ パターン
Ｄ、Ｄ’ デザイン
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５ 修正要素

Claims (20)

  1. 誤りのあるデザインを含む食刻された少なくとも１つの第１副層（１２０、６２０、８２０）と、基板（１００、６００、８００）と前記第１副層との間に位置する少なくとも１つの第２副層と、を含む第１薄膜に形成された前記誤りのあるデザインの修正方法であり、
    前記方法は、
    （ａ）前記第１薄膜上に第２薄膜（３００、７００、９００）を堆積し、
    （ｂ）所望の修正に応じて前記第２薄膜を食刻またはフォトリソグラフィし、
    （ｂ１）前記第２薄膜（３００）を通して前記第１副層（１２０）を食刻し、
    （ｂ２）前記第２薄膜（３００）を除去し、
    （ｃ）前記第１副層（１２０、６２０、８２０）を通して前記第２副層（１１０、６１０、８１０）を食刻することを含む修正方法。
  2. 前記修正は、１つ又はそれ以上のパターン（Ｍ２）の付加からなる、請求項１に記載の修正方法。
  3. １つ又はそれ以上のパターン（Ｍ２）は前記デザインから欠落しており、前記リソグラフィ段階は、前記欠落したパターンの前記第２薄膜（３００、９００）内での複製を含む、請求項１または２に記載の修正方法。
  4. 前記修正は、１つ又はそれ以上のパターン（Ｍ’１）を除去することからなる、請求項１に記載の修正方法。
  5. １つ又はそれ以上のパターン（Ｍ’１）は過剰であり、前記第２薄膜（７００）におけるリソグラフィ段階は、前記過剰のパターンを満たす１つ又はそれ以上の妨害物（Ｃ２）を残す、請求項４に記載の修正方法。
  6. 誤りのあるデザインを含む食刻された少なくとも１つの第１副層（１２０、６２０、８２０）と、基板（１００、６００、８００）と前記第１副層との間に位置する少なくとも１つの第２副層と、を含む第１薄膜に形成された前記誤りのあるデザインの修正方法であり、
    前記方法は、
    （ａ）前記第１薄膜上に第２薄膜（３００、７００、９００）を堆積し、
    （ｂ）所望の修正に応じて前記第２薄膜を食刻またはフォトリソグラフィし、
    （ｂ１）前記第２薄膜（９００）を通して前記第１副層（８２０）を食刻し、
    （ｂ２）前記第２薄膜（９００）を除去し、
    （ｂ３）前記第１副層（８２０）上に第３薄膜（９５０）を堆積し、
    （ｃ）前記第１副層（１２０、６２０、８２０）を通して前記第２副層（１１０、６１０、８１０）を食刻することを含み、
    前記修正は、１つ又はそれ以上の欠落したパターン（Ｍ６）を付加し、続いて１つ又はそれ以上の過剰のパターン（Ｍ’２）を除去することからなり、
    前記第３薄膜（９５０）における第２のリソフラフィは、前記過剰のパターンを満たす妨害物（Ｃ ４ ）を残す修正方法。
  7. 前記第３薄膜（９５０）は誘電体層である、請求項６に記載の方法。
  8. 前記第３薄膜（９５０）は樹脂または高分子層である、請求項７に記載の方法。
  9. 前記第３薄膜（９５０）は、正または負の感光性樹脂層である、請求項６から８の何れか一項に記載の方法。
  10. 前記（ｃ）段階の後に、前記第３薄膜（９５０）を除去することを含む、請求項６から９の何れか一項に記載の方法。
  11. 前記第１副層を通して前記第２副層（８１０）を食刻する（ｃ）段階の後に、前記第１副層（８２０）を除去することを含む、請求項１から１０の何れか一項に記載の修正方法。
  12. 前記第１副層（１２０、６２０、８２０）は、第１の導体、半導体または絶縁体材料に基づき、前記基板（１００、６００、８００）と前記第１副層との間に位置する前記第２副層（１１０、６１０、８１０）は、前記第１の材料とは異なる第２の導体、半導体または絶縁体材料に基づく、請求項１から１１の何れか一項に記載の方法。
  13. 前記第１副層（１２０、６２０、８２０）は犠牲層である、請求項１から１２の何れか一項に記載の方法。
  14. 前記第２薄膜（３００、７００、９００）は誘電体層である、請求項１から１３の何れか一項に記載の方法。
  15. 前記第２薄膜（３００、７００、９００）は、樹脂または高分子膜である、請求項１から１４の何れか一項に記載の方法。
  16. 前記リソグラフィ段階は、直接描画によって行われる、請求項１から１５の何れか一項に記載の方法。
  17. 前記リソグラフィ段階は、１つ又はそれ以上の光学粒子線によって行われる、請求項１から１６の何れか一項に記載の方法。
  18. 前記光線は、イオン線、電子線、陽子線、Ｘ線、レーザー光線および紫外線から選択される、請求項１７に記載の方法。
  19. 前記光線は、誤りのあるデザインと所望の修正デザインに関連するデータとを含むデータ媒体に関連するデジタル素子によって制御される、請求項１７または１８に記載の方法。
  20. 少なくともリソグラフィ光線を生成するための適切な第１手段と、
    薄膜に形成された誤りのあるデザインに関連するデータと、所望の修正デザインに関連するデータとを処理し、そのような処理に続いて修正データを生成する第２手段と、
    前記第２手段によって生成された修正データに基づいて前記第１手段を制御する第３手段と、を含む、請求項１から１９の何れか一項に記載の方法の１つ又はそれ以上の前記リソグラフィ段階を実行するために適切なリソグラフィ装置。
JP2006544520A 2003-12-16 2004-12-15 薄膜に形成されたパターンの誤りの修正方法 Expired - Fee Related JP4733050B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0351067 2003-12-16
FR0351067A FR2863772B1 (fr) 2003-12-16 2003-12-16 Procede de reparation d'erreurs de motifs realises dans des couches minces
PCT/FR2004/050698 WO2005059651A2 (fr) 2003-12-16 2004-12-15 Procede de reparation d'erreurs de motifs realises dans des couches minces

Publications (2)

Publication Number Publication Date
JP2007514205A JP2007514205A (ja) 2007-05-31
JP4733050B2 true JP4733050B2 (ja) 2011-07-27

Family

ID=34610750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006544520A Expired - Fee Related JP4733050B2 (ja) 2003-12-16 2004-12-15 薄膜に形成されたパターンの誤りの修正方法

Country Status (5)

Country Link
US (1) US7767104B2 (ja)
EP (1) EP1695145B1 (ja)
JP (1) JP4733050B2 (ja)
FR (1) FR2863772B1 (ja)
WO (1) WO2005059651A2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611827A (ja) * 1992-03-31 1994-01-21 Matsushita Electron Corp ホトマスクおよびその修正方法
JPH06301195A (ja) * 1993-04-15 1994-10-28 Dainippon Printing Co Ltd 位相シフトフォトマスクの修正方法
JPH07134397A (ja) * 1993-11-09 1995-05-23 Fujitsu Ltd 位相シフトマスクの修正方法と位相シフトマスク用基板
JPH10274839A (ja) * 1997-03-31 1998-10-13 Fujitsu Ltd 修正用マスク及びハーフトーン位相シフトマスクの修正方法
US20030039923A1 (en) * 2001-08-27 2003-02-27 Pawitter Mangat Method of forming a pattern on a semiconductor wafer using an attenuated phase shifting reflective mask
JP2003121989A (ja) * 2001-10-12 2003-04-23 Hoya Corp ハーフトーン型位相シフトマスクの修正方法
US6596465B1 (en) * 1999-10-08 2003-07-22 Motorola, Inc. Method of manufacturing a semiconductor component

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE793605A (fr) * 1972-01-03 1973-05-02 Rca Corp Appareil et procede pour corriger un masque photographique defectueux
JPS60142518A (ja) * 1983-12-28 1985-07-27 Seiko Epson Corp ハ−ドマスクのピンホ−ル修正方法
US4639301B2 (en) 1985-04-24 1999-05-04 Micrion Corp Focused ion beam processing
EP0203215B1 (de) 1985-05-29 1990-02-21 Ibm Deutschland Gmbh Verfahren zur Reparatur von Transmissionsmasken
US5985518A (en) 1997-03-24 1999-11-16 Clear Logic, Inc. Method of customizing integrated circuits using standard masks and targeting energy beams
US5945238A (en) * 1998-02-06 1999-08-31 Clear Logic, Inc. Method of making a reusable photolithography mask
US5953577A (en) 1998-09-29 1999-09-14 Clear Logic, Inc. Customization of integrated circuits
US6387787B1 (en) * 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6593041B2 (en) * 2001-07-31 2003-07-15 Intel Corporation Damascene extreme ultraviolet lithography (EUVL) photomask and method of making
US6777137B2 (en) * 2002-07-10 2004-08-17 International Business Machines Corporation EUVL mask structure and method of formation
US7504182B2 (en) * 2002-09-18 2009-03-17 Fei Company Photolithography mask repair
US7005215B2 (en) * 2002-10-28 2006-02-28 Synopsys, Inc. Mask repair using multiple exposures
US20050109278A1 (en) * 2003-11-26 2005-05-26 Ted Liang Method to locally protect extreme ultraviolet multilayer blanks used for lithography

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611827A (ja) * 1992-03-31 1994-01-21 Matsushita Electron Corp ホトマスクおよびその修正方法
JPH06301195A (ja) * 1993-04-15 1994-10-28 Dainippon Printing Co Ltd 位相シフトフォトマスクの修正方法
JPH07134397A (ja) * 1993-11-09 1995-05-23 Fujitsu Ltd 位相シフトマスクの修正方法と位相シフトマスク用基板
JPH10274839A (ja) * 1997-03-31 1998-10-13 Fujitsu Ltd 修正用マスク及びハーフトーン位相シフトマスクの修正方法
US6596465B1 (en) * 1999-10-08 2003-07-22 Motorola, Inc. Method of manufacturing a semiconductor component
US20030039923A1 (en) * 2001-08-27 2003-02-27 Pawitter Mangat Method of forming a pattern on a semiconductor wafer using an attenuated phase shifting reflective mask
JP2003121989A (ja) * 2001-10-12 2003-04-23 Hoya Corp ハーフトーン型位相シフトマスクの修正方法

Also Published As

Publication number Publication date
WO2005059651A3 (fr) 2006-04-20
EP1695145A2 (fr) 2006-08-30
FR2863772B1 (fr) 2006-05-26
WO2005059651A2 (fr) 2005-06-30
FR2863772A1 (fr) 2005-06-17
EP1695145B1 (fr) 2017-08-23
JP2007514205A (ja) 2007-05-31
US7767104B2 (en) 2010-08-03
US20070190241A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US6081659A (en) Comparing aerial image to actual photoresist pattern for masking process characterization
US7252909B2 (en) Method to reduce CD non-uniformity in IC manufacturing
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP2004502973A (ja) モデルベース光近接補正用収束技術
US20040044984A1 (en) Considering mask writer properties during the optical proximity correction process
US20080148218A1 (en) Mask data generation method, mask formation method, pattern formation method
US10262099B2 (en) Methodology for model-based self-aligned via awareness in optical proximity correction
JP2011520298A (ja) 自動作成マスク及び多重マスク層を利用した単一集積回路層のパターン形成
CN101908470B (zh) 在半导体装置中形成图案的方法及系统、以及半导体装置
CN110716386A (zh) 一种光学临近效应的修正方法、修正装置及掩模
US5840627A (en) Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US20040049760A1 (en) Wafer process critical dimension, alignment, and registration analysis simulation tool
US7005215B2 (en) Mask repair using multiple exposures
US20240096789A1 (en) Modified fuse structure and method of use
CN110824831A (zh) 改善临界尺寸一致性的方法与系统
US7316872B2 (en) Etching bias reduction
JP4733050B2 (ja) 薄膜に形成されたパターンの誤りの修正方法
US6228564B1 (en) Method of patterning photoresist using precision and non-precision techniques
CN109935515B (zh) 形成图形的方法
US7069535B2 (en) Optical proximity correction method using weighted priorities
US6834262B1 (en) Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
JP2004040039A (ja) 露光方法の選択方法
JP2002057084A (ja) 半導体装置の製造方法および露光用マスク
US5985518A (en) Method of customizing integrated circuits using standard masks and targeting energy beams

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4733050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees