JP4730222B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4730222B2 JP4730222B2 JP2006168758A JP2006168758A JP4730222B2 JP 4730222 B2 JP4730222 B2 JP 4730222B2 JP 2006168758 A JP2006168758 A JP 2006168758A JP 2006168758 A JP2006168758 A JP 2006168758A JP 4730222 B2 JP4730222 B2 JP 4730222B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- current
- plating
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、プリント基板や半導体パッケージ基板などの配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a wiring board such as a printed board or a semiconductor package board.
従来より、例えば樹脂製配線基板の表面に配線パターンを形成するには、通常、エッチングによるサブトラクティブ法が採られている。しかし、近年の配線の細線化・高密度化に伴い、電解めっきによって配線パターンを形成するセミアディティブ法による微細配線形成技術が期待されている。 Conventionally, for example, in order to form a wiring pattern on the surface of a resin wiring substrate, a subtractive method by etching is usually employed. However, with the recent thinning and high density of wiring, a fine wiring forming technique by a semi-additive method for forming a wiring pattern by electrolytic plating is expected.
このセミアディティブ法によれば、例えば、以下のような手法で銅からなる配線層が形成される。 According to this semi-additive method, for example, a wiring layer made of copper is formed by the following method.
即ち、まず、基板表面全面にパラジウムからなるめっき触媒核を形成する。次いで、無電解銅めっきにより、基板表面全体に無電解銅めっき層(以下シード層とする)を形成する。次に、シード層上に感光性レジストをラミネートし、露光・現像を行い、レジストパターンを形成する。 That is, first, a plating catalyst nucleus made of palladium is formed on the entire surface of the substrate. Next, an electroless copper plating layer (hereinafter referred to as a seed layer) is formed on the entire surface of the substrate by electroless copper plating. Next, a photosensitive resist is laminated on the seed layer, and exposure and development are performed to form a resist pattern.
その後、基板端に電極をつけて、露出したシード層上に電解銅めっき(硫酸銅めっき)を行い、シード層上に電解銅めっき層を形成する。次いで、感光性レジストを剥離し、クイックエッチングにより電解めっき層で覆われていないシード層を除去することにより、銅配線パターンが形成される。このような従来の配線層の形成方法は、例えば特許文献1に記載されている。
Thereafter, an electrode is attached to the edge of the substrate, electrolytic copper plating (copper sulfate plating) is performed on the exposed seed layer, and an electrolytic copper plating layer is formed on the seed layer. Next, the photosensitive resist is peeled off, and the seed layer not covered with the electrolytic plating layer is removed by quick etching to form a copper wiring pattern. Such a conventional method for forming a wiring layer is described in
このように、従来のセミアディティブ工法においては、シード層の形成、レジストパターンの形成、及び直流(DC)電流による金属の電解めっきによって配線を形成していた。しかし、直流(DC)電流によるめっき法では、得られためっき層がレジストの側面を押し、図11に示すように、配線の断面形状が太鼓型になるという問題がある。 As described above, in the conventional semi-additive method, the wiring is formed by forming a seed layer, forming a resist pattern, and electroplating a metal with a direct current (DC) current. However, the plating method using a direct current (DC) current has a problem that the obtained plating layer pushes the side surface of the resist, and the cross-sectional shape of the wiring becomes a drum shape as shown in FIG.
配線パターンの形成後、水酸化ナトリウムを主とする剥離剤によるフォトレジストの剥離を行うが、このような太鼓型の断面形状の配線では、配線パターンが細く、かつ高密度である場合には、例えば特許文献2,3に記載されているような従来の剥離剤によっては、レジスト残渣が生じ易くなってしまう。
After the wiring pattern is formed, the photoresist is peeled off using a release agent mainly composed of sodium hydroxide.In such a drum-shaped wiring, the wiring pattern is thin and dense, For example, depending on conventional stripping agents as described in
このレジスト残渣の問題を解決するために、近年、水酸化ナトリウムに代わり、アミン系の剥離剤を用いてフォトレジストを剥離する方法が用いられ始め、これにより微細な配線パターンの形成が期待されている。 In order to solve this resist residue problem, a method of stripping a photoresist using an amine-based stripping agent instead of sodium hydroxide has recently started to be used, which is expected to form a fine wiring pattern. Yes.
この方法は、微細な配線パターンを形成する上で優れている。しかし、使用する剥離剤が従来の剥離剤に比べて5〜10倍の価格であること、剥離剤自体が危険であることなどのデメリットもあるため、従来の剥離剤でも良好な剥離性が得られる方法が求められている。 This method is excellent in forming a fine wiring pattern. However, there are also disadvantages such as the release agent used is 5 to 10 times more expensive than conventional release agents, and the release agent itself is dangerous. There is a need for a method that can be used.
また、例えば配線形成を行った後に、レジスト残渣をより効果的に除去するために、レジスト除去工程とその後の水洗工程において超音波を用いる方法も提案されている(例えば、特許文献4参照)。しかし、この方法では、従来の方法より工程数が増え、製造コストが増加してしまう。
以上のように、レジスト残渣の問題を、安価な水酸化ナトリウムのような剥離剤を用い、工程数を増やすことなく解決することが求められている。 As described above, it is required to solve the problem of resist residues without increasing the number of steps by using an inexpensive stripping agent such as sodium hydroxide.
本発明は、以上のような事情の下になされ、レジストの剥離を容易に行うことができる形状の配線層を容易に形成することを可能とした配線基板の製造方法を提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a wiring board which can be easily formed with a wiring layer having a shape capable of easily performing resist peeling under the circumstances as described above. To do.
上記課題を解決するため、本発明は、絶縁層上に通電層を形成する工程と、前記通電層上に、8μm以下の幅を有するパターン用マスクを形成する工程と、前記通電層上の前記パターン用マスクで覆われていない領域に、電流方向を周期的に反転させて行うPR電解メッキ処理により導体層を形成する工程と、 前記パターン用マスクを除去する工程とを備え、前記PR電解メッキ処理における正電流IFと逆電流IRの電流比(IF/IR)は、1:2未満〜1:1であり、正電流の通電時間T F と逆電流の通電時間T R の比(T F /T R )は、5:1〜10:1であり、前記導体層は、30μm以下のピッチであって、ほぼ長方形の断面形状を有し、それによって前記パターン用マスクの除去は、残渣を生ずることなく行われることを特徴とする配線基板の製造方法を提供する。 In order to solve the above problems, the present invention includes a step of forming a conductive layer on an insulating layer, a step of forming a pattern mask having a width of 8 μm or less on the conductive layer, and the step of forming the conductive layer on the conductive layer. A step of forming a conductor layer by PR electroplating in a region not covered with a pattern mask by periodically reversing the current direction; and a step of removing the pattern mask, current ratio of the positive current I F and the reverse current I R in the process (I F / I R) is 1: less than 2 to 1: 1, the energization time T R of the energization time T F and the reverse current of the positive current the ratio (T F / T R) is 5: 1 to 10: 1, wherein the conductor layer is a less pitch 30 [mu] m, have a substantially rectangular cross-sectional shape, removing the pattern mask thereby This can be done without producing residues. A method for manufacturing a wiring board is provided.
本発明の配線基板の製造方法によると、導体層と前記パターン用マスクの厚さを、ほぼ同一とすることができる。 According to the method for manufacturing a wiring board of the present invention, the thickness of the conductor layer and the pattern mask can be made substantially the same .
本発明によれば、PR電解メッキ処理における正電流IFと逆電流IRの電流比(IF/IR)を、1:3〜1:1に制御することにより、ほぼ長方形の断面形状を有する導体層を得ることができ、そのため、従来の太鼓型の断面形状の導体層の場合に比べ、例えば水酸化ナトリウム水溶液などの通常の剥離剤によっても容易にパターン用マスクを剥離することができる。 According to the present invention, the current ratio of the positive current I F and the reverse current I R in the PR electroplating processes (I F / I R), 1: 3~1: By controlling the 1, substantially rectangular cross-sectional shape As a result, the pattern mask can be easily peeled off with a normal stripper such as an aqueous solution of sodium hydroxide, as compared with the case of a conventional drum-shaped conductor layer having a cross-sectional shape. it can.
また、30μm以下の狭いピッチでの銅配線を形成する場合に剥離液として水酸化ナトリウムを用いても、レジスト残渣の問題がなく、配線形成を行うことが可能である。 Further, when copper wiring is formed at a narrow pitch of 30 μm or less, even if sodium hydroxide is used as a stripping solution, there is no problem of resist residue, and wiring can be formed.
以下、発明を実施するための最良の形態について説明する。 The best mode for carrying out the invention will be described below.
本発明の一態様に係る配線基板の製造方法は、セミアディティブ法により配線を形成するに際し、電流の極性を反転させて電解めっきを行うPR(periodic reverse)法を用い、その電解めっき条件として、正電流IFと逆電流IRの電流比(IF/IR)を1:3〜1:1とすることを特徴とする。 The method for manufacturing a wiring board according to an aspect of the present invention uses a PR (periodic reverse) method in which electrolytic plating is performed by reversing the polarity of a current when forming a wiring by a semi-additive method. current ratio of the positive current I F and the reverse current I R a (I F / I R) 1 : 3~1: characterized by one.
このように、IF/IRを制御して電解めっきを行うことにより、ほぼ長方形の断面形状を有する配線層を形成することができる。そして、長方形の断面形状を有する配線層を形成することにより、電解めっき後のパターン用マスク(レジストパターン)の除去を、レジスト残渣が残ることなく確実に行うことができる。従って、高価な剥離剤を用いることなく、水酸化ナトリウム等の従来用いられている通常の剥離剤によっても、何ら支障なくパターン用マスクの除去を行うことができる。 Thus, by performing electrolytic plating by controlling the I F / I R, it is possible to form a wiring layer having a substantially rectangular cross-sectional shape. Then, by forming a wiring layer having a rectangular cross-sectional shape, it is possible to reliably remove the pattern mask (resist pattern) after electrolytic plating without leaving a resist residue. Therefore, the pattern mask can be removed without any trouble by using a conventionally used normal release agent such as sodium hydroxide without using an expensive release agent.
IF/IRが上記範囲を外れ、IF/IRが1:1よりも大きくなる場合には、太鼓型ないしドーム型の断面形状の配線となり、パターン用マスクの除去が困難となり、逆に、IF/IRが1:3よりも小さくなる場合には、側面が傾斜して、台形型の断面形状の配線となる。 I F / I R is outside the above range, I F / I R 1: if greater than 1 becomes a drum-type or dome-shaped cross section of the wiring, it is difficult to remove the pattern mask, the reverse a, I F / I R 1: if smaller than 3, and side surfaces inclined, a trapezoidal cross-sectional shape of the wiring.
PR電解メッキ処理における正電流の通電時間TFと逆電流の通電時間TRの比(TF/TR)は、5:1〜50:1であることが望ましい。TF/TRがこの範囲より大きい場合には、配線形状はドーム型となり、小さい場合には、形状は上記のいずれかをとることができるが、めっき表面にざらつきなどを生じ、使用できない。 The ratio of the energization time T R of the positive current supply time T F and the reverse current of the PR electroplating treatment (T F / T R) is 5: 1 to 50: most preferably 1. If T F / T R is greater than this range, the wiring form becomes dome-shaped, if small, shape may take any of the above, produce such as roughness on the plated surface, can not be used.
本発明の一態様に係る配線基板の製造方法によると、パターン用マスクの厚さが従来よりも薄くても、所定の高さの導体層を形成することができ、例えば、導体層と前記パターン用マスクの厚さを、ほぼ同一とすることができる。このようにパターン用マスクの厚さを薄くすることにより、微細な、例えば8μm以下の幅のパターン用マスクを形成することができる。 According to the method for manufacturing a wiring board according to one aspect of the present invention, a conductive layer having a predetermined height can be formed even if the thickness of the pattern mask is thinner than the conventional one. For example, the conductive layer and the pattern The thickness of the masks for use can be made substantially the same. Thus, by reducing the thickness of the pattern mask, a fine pattern mask having a width of, for example, 8 μm or less can be formed.
以下、図面を参照して、本発明の実施形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1の実施形態
図1は、本発明の第1の実施形態に係る配線基板の製造方法を工程順に示す断面図である。まず、図1(a)に示すように、回路基板(図示せず)上に形成された絶縁層1上に、めっきリードとなるシード層2を形成するとともに、フォトレジストをラミネートおよび露光・現像処理することにより、シード層2の不要部分をマスキングするレジストパターン3を形成した。
First Embodiment FIG. 1 is a cross-sectional view showing a method of manufacturing a wiring board according to a first embodiment of the present invention in the order of steps. First, as shown in FIG. 1A, a
図1(a)で用いている回路基板は一般的なもので良く、絶縁層1としては、エポキシ樹脂、BTレジン、ポリイミド樹脂など、通常用いられる材料を用いることができる。なお、本実施形態では、絶縁層1としてポリイミド樹脂を用いた。シード層2としては、絶縁層1上に直接無電解銅めっきにより1μm程度の厚みで析出させた銅を用いた。
The circuit board used in FIG. 1A may be a general circuit board, and the
直流(DC)電解めっきを用いたセミアディティブ法では、一般的に15μm厚の銅めっきの層を得るために必要なフォトレジストの厚さは約25μmであるが、このレジスト厚では、フォトレジストの解像限界は10μm幅以上になってしまう。PR法を用いる本発明の方法では、15μmの銅めっきの層に対してフォトレジストの厚さを15μmまで薄くすることができ、解像限界も6μm幅まで小さくすることができるため、微細配線の形成において有利となる。 In the semi-additive method using direct current (DC) electrolytic plating, the thickness of the photoresist required to obtain a copper plating layer having a thickness of 15 μm is generally about 25 μm. The resolution limit is 10 μm or more. In the method of the present invention using the PR method, the thickness of the photoresist can be reduced to 15 μm and the resolution limit can be reduced to 6 μm with respect to the 15 μm copper plating layer. It is advantageous in forming.
次に、図1(b)に示すように、レジストパターン3の開口部内にPR法による電解銅めっきにより、所望の厚さの回路配線4を形成した。なお、PR法による電解銅めっきの条件は、下記の通りである。
Next, as shown in FIG. 1B, a
正電流
電流値:2A/dm2
時間:20msec
逆電流
電流値:2A/dm2
時間:1msec
以上の条件で得られた銅めっき厚は、15μmであった。
Positive current Current value: 2 A / dm 2
Time: 20msec
Reverse current Current value: 2 A / dm 2
Time: 1msec
The copper plating thickness obtained under the above conditions was 15 μm.
次いで、図1(c)に示すように、剥離液として水酸化ナトリウムを用いてレジストパターン3の剥離を行った。本実施形態の場合、配線の断面形状が長方形であるため、めっき銅の間のフォトレジスト残渣が残りにくくなるという利点がある。
Next, as shown in FIG. 1C, the resist
その後、クイックエッチングを行い、露出するシード層2を除去することにより、図1(d)に示すように、長方形の断面形状を有する配線回路配線4を得た。なお、クイックエッチングは、硫酸過水(硫酸と過酸化水素水との混合液)系のエッチング液を用いた。
Thereafter, quick etching was performed to remove the exposed
このように、PR法を用いて形成した回路配線4の断面形状を図2に示す。
The cross-sectional shape of the
図2に示すように、回路配線の断面形状は長方形であり、図11に示す従来のDC法によって形成された太鼓型の断面形状の配線とは大きく異なっていることがわかる。 As shown in FIG. 2, it can be seen that the cross-sectional shape of the circuit wiring is rectangular, which is greatly different from the drum-shaped cross-sectional wiring formed by the conventional DC method shown in FIG.
第2の実施形態
次に、本発明を半導体パッケージ基板の製造に適用した第2の実施形態について説明する。
Second Embodiment Next, a second embodiment in which the present invention is applied to the manufacture of a semiconductor package substrate will be described.
まず、図3(a)に示すように、基材として25μm厚のポリイミド樹脂層11の両面に6μm厚の銅箔12a,12bを被覆した基材を用意した。次いで、図3(b)に示すように、この基材の一方の面に対し、レーザーを用いて穴あけ加工を行い、ビア13を形成した。その後、ビア加工において発生したスミアを除去するためデスミア処理を行った後、無電解銅めっきを行い、ビアの内側に給電層(図示せず)を形成した。
First, as shown in FIG. 3A, a base material in which 6 μm thick copper foils 12a and 12b were coated on both sides of a 25 μm thick
次に、図3(c)に示すように、ビアフィリングめっきにより、ビア13の内部を銅めっきで充填して、フィルドビア14とすると共に銅箔12a,12b上にもめっきを行い、シード層12a’,12b’とした。その後、シード層12a’,12b’の上にレジスト15a,15bをラミネーターにより貼付した。そして、レジスト15a,15bに対し、露光及び現像を行い、図3(d)に示すように、レジストパターン16a,16bを形成した。
Next, as shown in FIG. 3C, the inside of the via 13 is filled with copper plating by via filling plating to form a filled via 14 and plating is also performed on the copper foils 12a and 12b to form the
その後、PR法により銅の電解めっきを行い、図4(a)に示すように、銅の配線層17a,17bを形成した。次いで、図4(b)に示すように、レジストパターン16a,16bを剥離し、クイックエッチングを行い、図4(c)に示すように、シード層12a’,12b’の露出する部分を除去した。
Thereafter, copper electroplating was performed by the PR method to form copper wiring layers 17a and 17b as shown in FIG. Next, as shown in FIG. 4B, the resist
次に、得られた構造の両面に、接着剤層18a,18bを介して、片面銅箔基材19a,19bを同時に貼り合わせ、図5(a)に示すように、4層板を形成した。片面銅箔基材19a,19bはそれぞれポリイミド樹脂層191a,191bと銅箔192a,192bを備えている。
Next, single-sided copper
次いで、図5(b)に示すように、この4層板の両面に対し、レーザーを用いて穴あけ加工を行い、ビア20a,20bを形成した。
Next, as shown in FIG. 5B, holes were drilled using a laser on both sides of the four-layer plate to form
その後、図6(a)に示すように、デスミア処理、無電解銅めっきの後、ビアフィリングめっきを行い、ビア20a,20bの内部を銅めっきで充填してフィルドビア21a,21bとすると共に銅箔192a,192b上にもめっきを行い、シード層192a’,192b’とした。その後、シード層192a’,192b’の上にレジスト(図示せず)を貼付し、露光、現像を行い、レジストパターン22a,22bを形成した。
After that, as shown in FIG. 6A, after desmearing and electroless copper plating, via filling plating is performed to fill the
その後、PR法により銅の電解めっきを行い、レジストパターン22a,22bを剥離し、クイックエッチングを行って露出する銅箔を除去し、図6(b)に示すように、銅の配線層23a,23bを形成した。
Thereafter, copper electroplating is performed by the PR method, the resist
図面では省略したが、同様にして、片面銅箔基材の貼り付け、配線層の形成を繰り返し、6層や8層の多層配線基板を形成した。 Although omitted in the drawings, a single-sided copper foil base material and wiring layer formation were repeated in the same manner to form a 6-layer or 8-layer multilayer wiring board.
そして、図7に示すように、最外層にソルダーレジスト24a,24bを形成し、図8に示すように、その開口部にNi/金めっき層25a,25bを形成した。次いで、図9に示すように、Ni/金めっき層25bにはんだバンプ26を形成し、半導体パッケージ基板を得た。
Then, as shown in FIG. 7, solder resists 24a and 24b were formed in the outermost layer, and as shown in FIG. 8, Ni / gold plating layers 25a and 25b were formed in the openings. Next, as shown in FIG. 9, solder bumps 26 were formed on the Ni /
このような半導体パッケージ基板を用いた、電子部品の一形態の模式図を図10に示す。 FIG. 10 shows a schematic diagram of an embodiment of an electronic component using such a semiconductor package substrate.
次に、本発明者らは、PR法による電解めっきにおける条件として、正電流と逆電流の比(IF/IR)及び時間の比(TF/TR)を種々変化させて、銅のめっきを行い、配線を形成した。その結果、得られた配線の断面形状は、下記表に示す通りとなった。
上記表から、IF/IRが1:1、TF/TRが10:1のときに、長方形の断面形状が得られることがわかる。一方、IF/IRが1:2、TF/TRが10:1では、断面形状は台形となり、IF/IRが1:5、TF/TRが10:1では、断面形状はM形となり、正電流のみを流した場合には、断面形状はドーム型となった。 From Table, I F / I R is 1: 1, T F / T R 10: when 1, it can be seen that the rectangular cross-sectional shape is obtained. On the other hand, I F / I R is 1: 2, T F / T R 10: In 1, the cross-sectional shape becomes a trapezoid, I F / I R is 1: 5, T F / T R 10: In 1, The cross-sectional shape was M-shaped, and when only a positive current was passed, the cross-sectional shape was a dome shape.
なお、例1及び2の長方形及び台形の断面形状では、中央部分の膜厚が周辺部と比較して±0.5μm以内であり、例3のM形の断面形状では、中央部分の膜厚が周辺部と比較して0.5μm以上低く、例4のドーム形の断面形状では、中央部分の膜厚が周辺部と比較して0.5μm以上高い結果が得られた。 In the rectangular and trapezoidal cross-sectional shapes of Examples 1 and 2, the thickness of the central portion is within ± 0.5 μm compared to the peripheral portion, and in the M-shaped cross-sectional shape of Example 3, the thickness of the central portion is Was lower by 0.5 μm or more than the peripheral part, and in the dome-shaped cross-sectional shape of Example 4, the result was that the film thickness of the central part was higher by 0.5 μm or more than the peripheral part.
1…絶縁層、2,12a’,12b’,192a’,192b’…シード層、3,16a,16b,22a,22b…レジストパターン、4,17a,17b,23a,23b…配線層、11,191a,191b…ポリイミド樹脂層、12a,12b,192a,192b…銅箔、13,20a,20b…ビア、14,21a,21b…フィルドビア、15a,15b…レジスト、18a,18b…接着剤層、19a,19b…片面銅箔基材、24a,24b…ソルダーレジスト、25a,25b…Ni/金めっき層、26…はんだバンプ。
DESCRIPTION OF
Claims (2)
前記通電層上に、8μm以下の幅を有するパターン用マスクを形成する工程と、
前記通電層上の前記パターン用マスクで覆われていない領域に、電流方向を周期的に反転させて行うPR電解メッキ処理により導体層を形成する工程と、
前記パターン用マスクを除去する工程と
を備え、
前記PR電解メッキ処理における正電流IFと逆電流IRの電流比(IF/IR)は、1:2未満〜1:1であり、正電流の通電時間T F と逆電流の通電時間T R の比(T F /T R )は、5:1〜10:1であり、前記導体層は、30μm以下のピッチであって、ほぼ長方形の断面形状を有し、それによって前記パターン用マスクの除去は、残渣を生ずることなく行われることを特徴とする配線基板の製造方法。 Forming a conductive layer on the insulating layer;
Forming a pattern mask having a width of 8 μm or less on the conductive layer;
Forming a conductor layer by PR electrolytic plating performed by periodically reversing the current direction in a region not covered with the pattern mask on the conductive layer ;
Removing the pattern mask ,
Current ratio of the positive current I F and the reverse current I R in the PR electrolytic plating process (I F / I R) is 1: less than 2 to 1: 1, energization of the energization time of the positive current T F and reverse current the ratio of the time T R (T F / T R ) is 5: 1 to 10: 1, wherein the conductor layer is a less pitch 30 [mu] m, have a substantially rectangular cross-sectional shape, whereby said pattern The method for manufacturing a wiring board is characterized in that the removal of the mask is performed without producing a residue .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168758A JP4730222B2 (en) | 2006-06-19 | 2006-06-19 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168758A JP4730222B2 (en) | 2006-06-19 | 2006-06-19 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335803A JP2007335803A (en) | 2007-12-27 |
JP4730222B2 true JP4730222B2 (en) | 2011-07-20 |
Family
ID=38934951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006168758A Expired - Fee Related JP4730222B2 (en) | 2006-06-19 | 2006-06-19 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730222B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272571A (en) * | 2008-05-09 | 2009-11-19 | Mitsui Mining & Smelting Co Ltd | Printed circuit board and method of manufacturing the same |
KR101075683B1 (en) | 2009-09-14 | 2011-10-21 | 삼성전기주식회사 | Method for manufacturing printed circuit board |
JP6121831B2 (en) * | 2013-07-29 | 2017-04-26 | 京セラ株式会社 | Wiring board |
JP6259045B2 (en) * | 2016-10-31 | 2018-01-10 | 京セラ株式会社 | Wiring board manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040879A (en) * | 1998-07-23 | 2000-02-08 | Kyocera Corp | Wiring board |
JP2001291944A (en) * | 2000-04-10 | 2001-10-19 | Asahi Kasei Corp | Manufacturing method for conductor circuit of high aspect ratio |
JP2002076591A (en) * | 2000-08-28 | 2002-03-15 | Matsushita Electric Works Ltd | Printed wiring board and its producing method |
JP2002246744A (en) * | 2001-02-20 | 2002-08-30 | Nec Corp | Conductor-forming method, and multilayer wiring board manufacturing method using the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247549A (en) * | 2003-02-14 | 2004-09-02 | Fujitsu Ltd | Manufacturing method of wiring board and multi-layer wiring board |
JP2005037712A (en) * | 2003-07-15 | 2005-02-10 | Hitachi Chem Co Ltd | Method for manufacturing patterned resist film, substrate for forming circuit with resist film formed thereon, and method for manufacturing printed wiring board |
-
2006
- 2006-06-19 JP JP2006168758A patent/JP4730222B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040879A (en) * | 1998-07-23 | 2000-02-08 | Kyocera Corp | Wiring board |
JP2001291944A (en) * | 2000-04-10 | 2001-10-19 | Asahi Kasei Corp | Manufacturing method for conductor circuit of high aspect ratio |
JP2002076591A (en) * | 2000-08-28 | 2002-03-15 | Matsushita Electric Works Ltd | Printed wiring board and its producing method |
JP2002246744A (en) * | 2001-02-20 | 2002-08-30 | Nec Corp | Conductor-forming method, and multilayer wiring board manufacturing method using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2007335803A (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802361B2 (en) | Method for manufacturing the BGA package board | |
JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
JP2006108613A (en) | Printed board and its manufacturing method | |
JP2006188745A (en) | Fill plated structure of inner via hole and manufacturing method thereof | |
JP2006032947A (en) | Method of manufacturing high-density printed circuit board | |
JP2006237619A (en) | Printed circuit board, flip chip ball grid array substrate and method of manufacturing the same | |
JP2005322868A (en) | Method for electrolytic gold plating of printed circuit board | |
WO2018110437A1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
JP4730222B2 (en) | Wiring board manufacturing method | |
JP2009117448A (en) | Method for manufacturing printed-circuit board | |
CN108353510B (en) | Multilayer printed wiring board and method for manufacturing same | |
JP2008021770A (en) | Substrate, and its manufacturing method | |
TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
JP3596374B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP2007165863A (en) | Via hole having minute hole land and method of forming same | |
US6555016B2 (en) | Method of making multilayer substrate | |
JP2004186354A (en) | Method of manufacturing multilayer wiring board | |
JP2005166917A (en) | Printed wiring board and its manufacturing method | |
JP2015222805A (en) | Printed-circuit board and manufacturing method thereof | |
KR100787385B1 (en) | Method of electrolytic gold plating for printed circuit board without lead | |
JP2005333050A (en) | Printed wiring board and method for forming via hole using via-fill plating | |
KR100630913B1 (en) | Making method of Printed circuit board | |
JP2003273510A (en) | Manufacturing method for printed substrate | |
JP2012074557A (en) | Multilayer printed wiring board and manufacturing method therefor, and multilayer build-up wiring board and manufacturing method therefor | |
JP2713037B2 (en) | Printed wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |