JP4729913B2 - 画像処理装置及び方法 - Google Patents

Description

本発明は、撮像素子で撮像されデジタルデータに変換された画像データに対して所定の処理を施す画像処理装置及びその方法に関する。

従来、撮像素子で撮像されデジタルデータに変換された画像データに対して所定の処理を施す画像処理装置として代表的なものに、デジタルスチルカメラやカムコーダがある。従来の画像処理装置の概略構成を図１７に示す。

図１７に示す画像処理装置１００において、撮像素子１０４は、例えばＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサであり、レンズ１０１、光学ローパスフィルタ１０２及び色補正部１０３を経た被写体の光情報を電気信号に変換し、変換後の画像信号をＡ／Ｄ（Analogue / Digital）変換部１０５に供給する。Ａ／Ｄ変換部１０５は、撮像素子１０４から供給されたアナログの画像信号をデジタルの画像データに変換し、この画像データを一時的にＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のメモリ１０６に格納する。信号処理部１０７は、メモリ１０６から読み出した画像データに対して例えばレベル調整、ホワイトバランス、色空間変換、解像度変換、ガンマ補正等の各種デジタル信号処理を施し、輝度信号と色差信号とを生成する。そして、画像圧縮部１０８は、デジタル信号処理後の画像データを例えばＪＰＥＧ（Joint Photographic Experts Group）方式に従って符号化し、得られたコードストリームを出力する。

上述の通り、従来の画像処理装置１００においては、デジタル信号処理を施す前に、画像データが一時的にメモリ１０６に格納される。しかしながら、近年の高画素数のデジタルカメラ等では、画像データを格納するために大容量のメモリが必要となるため、コストや消費電力が増加してしまうという問題があった。また、このような大容量メモリを用いる場合には、画像圧縮部１０８を含んだカメラ信号処理用のＬＳＩ（Large Scale Integration）を構築したときに、コスト上の問題から当該大容量メモリを外部に置くことが通常である。したがって、この場合にはカメラ信号処理用ＬＳＩとメモリとの間のバスの転送速度を画素数に比例して高速化させる必要が生じ、消費電力が増加してしまうという問題がある。

そこで、下記特許文献１には、メモリに格納する前に画像データを圧縮する技術が開示されている。

特開平８−２９４０８６号公報

ところで、特許文献１のように画像データを圧縮する場合には、画像全体で所定の圧縮率となるように圧縮するのが通常である。したがって、例えば４０００×３０００画素（１２００万画素）といった非常に高画素数の画像があり、その中央の例えば７２０×４８０画素の画像のみが必要である場合であっても、その部分に対してランダムアクセスを行い、メモリから読み出すことができなかった。

本発明は、このような従来の実情に鑑みて提案されたものであり、画像データを格納するメモリの容量を削減し、さらに、メモリに記憶された画像データの所望の部分に対してランダムアクセスを行うことが可能な画像処理装置及びその方法を提供することを目的とする。

上述した目的を達成するために、本発明に係る画像処理装置は、記憶手段と、撮像素子で撮像されデジタルデータに変換された画像データを所定の大きさの複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化してコードストリームのサイズが全ての矩形ブロックで同一となるようにコードストリームを生成し、各矩形ブロックについて得られたコードストリームを当該矩形ブロックの上記画像データ上での位置と１対１に対応付けられた上記記憶手段のメモリ番地に格納する符号化手段とを備え、上記符号化手段は、上記画像データが複数のコンポーネントで構成されている場合、当該画像データをコンポーネント毎に分割し、コンポーネント毎の画像データを複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化し、各コンポーネントの同一位置の矩形ブロックについて得られるコードストリームの符号量の総和が全ての矩形ブロックで同一となるように、各矩形ブロックの画像データを符号化することを特徴とする。

また、上述した目的を達成するために、本発明に係る画像処理方法は、撮像素子で撮像されデジタルデータに変換された画像データを所定の大きさの複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化してコードストリームのサイズが全ての矩形ブロックで同一となるようにコードストリームを生成する符号化工程と、各矩形ブロックについて得られたコードストリームを当該矩形ブロックの上記画像データ上での位置と１対１に対応付けられた、上記コードストリームが矩形ブロック毎に格納される記憶手段の、メモリ番地に格納する記憶工程とを含み、上記符号化工程では、上記画像データが複数のコンポーネントで構成されている場合、当該画像データをコンポーネント毎に分割し、コンポーネント毎の画像データを複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化し、各コンポーネントの同一位置の矩形ブロックについて得られるコードストリームの符号量の総和が全ての矩形ブロックで同一となるように、各矩形ブロックの画像データを符号化することを特徴とする。

本発明に係る画像処理装置及びその方法、並びにプログラム及び記録媒体によれば、撮像素子で撮像されデジタルデータに変換された画像データを符号化してから記憶手段に格納するため、記憶手段の容量が少なくて済み、コストや消費電力を抑えることができる。さらに、符号化手段と記憶手段との間のデータレートは、圧縮率の倍数分だけ少なくなっているため、ハードウェア化した際のバス幅が小さくて済み、コストや消費電力を抑えることができる。

また、符号化後に得られるコードストリームのサイズが全ての矩形ブロックで同一となるように固定符号量で符号化されており、且つ、矩形ブロック毎のコードストリームがその矩形ブロックの画像データ上での位置と１対１に対応した記憶手段のメモリ番地に格納されるため、容易にランダムアクセスを行い、記憶手段から所望の矩形ブロックに対応したコードストリームを読み出すことができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

（第１の実施の形態）
先ず、第１の実施の形態における画像処理装置の概略構成を図１に示す。図１に示すように、第１の実施の形態における画像処理装置１は、レンズ１０と、光学ローパスフィルタ１１と、色補正部１２と、撮像素子１３と、ＡＤ変換部１４と、画像圧縮部１５と、メモリ１６とから構成されている。

この画像処理装置１において、撮像素子１３は、例えばＣＣＤセンサやＣＭＯＳセンサであり、レンズ１０、光学ローパスフィルタ１１及び色補正部１２を経た被写体の光情報を電気信号に変換し、変換後の画像信号をＡＤ変換部１４に供給する。ＡＤ変換部１４は、撮像素子１３から供給されたアナログの画像信号をデジタルの画像データ（以下、ＲＡＷ画像とも称する。）に変換し、この画像データを画像圧縮部１５に供給する。

画像圧縮部１５は、先ず図２に示すように画像データを所定の大きさの複数の矩形ブロックに分割する。この矩形ブロックの大きさは、ＡＤ変換部１４が画像圧縮部１５に画像データを供給する際の供給単位の大きさと一致させることが好ましく、そのサイズは、符号化する際にローカルメモリで保持できる範囲内のサイズとすることが好ましい。なお、画像の端で矩形ブロックの大きさに満たない場合には、画素を補填すればよい。続いて画像圧縮部１５は、符号化後に得られるコードストリームのサイズが全ての矩形ブロックで同一となるように制御しながら、矩形ブロック毎の画像データをＪＰＥＧ２０００方式又はＪＰＥＧ方式に従って符号化する。そして画像圧縮部１５は、矩形ブロック毎のコードストリームを、その矩形ブロックの画像データ上での位置と１対１に対応したＳＤＲＡＭ等のメモリ１６の所定番地に格納する。

例えば図２のように画像データを分割した場合、画像圧縮部１５は、図３に示すように矩形ブロック毎のコードストリームをメモリ１６の所定番地に格納する。すなわち、画像圧縮部１５は、例えば矩形ブロック（0，0）を符号化して生成されたコードストリームをメモリ１６の番地（0，0）に格納する。同様に、画像圧縮部１５は、矩形ブロック（m，n）を符号化して生成されたコードストリームをメモリ１６の番地（m，n）に格納する。

このように、本実施の形態では、符号化後に得られるコードストリームのサイズが全ての矩形ブロックで同一となるように制御されており、且つ、矩形ブロック毎のコードストリームがその矩形ブロックの画像データ上での位置と１対１に対応したメモリ１６の所定番地に格納されるため、メモリ１６のどの番地からデータを読み出せば、どの矩形ブロックのコードストリームが読み出せるかが判別でき、矩形ブロック単位でのランダムアクセスが可能となる。

上述した画像圧縮装置１の処理について、図４のフローチャートを用いて説明する。先ずステップＳ１において、撮像素子１３で被写体の画像を撮像し、ステップＳ２において、アナログの画像情報をＡＤ変換してＲＡＷ画像を生成し、ステップＳ３において、ＲＡＷ画像を所定の大きさの複数の矩形ブロックに分割する。次にステップＳ４において、矩形ブロック毎の画像データを固定サイズに符号化し、ステップＳ５において、矩形ブロック毎のコードストリームをメモリ１６の所定番地に格納する。そしてステップＳ６では、全ての矩形ブロックを符号化したか否かが判別され、符号化していない矩形ブロックがある場合にはステップＳ４に戻り、全ての矩形ブロックを符号化している場合には処理を終了する。

ここで、上述した画像圧縮部１５の内部構成の一例を図５に示す。この図５は、画像データをＪＰＥＧ２０００方式に従って符号化する場合の構成を示したものである。図５に示すように、画像圧縮部１５は、矩形ブロック化部３０と、ウェーブレット変換部３１と、量子化部３２と、ビットプレーン化部３３と、エントロピー符号化部３４と、レート制御部３５とから構成されている。

この画像圧縮部１５において、矩形ブロック化部３０は、Ａ／Ｄ変換部１４から供給された画像データを上述のように所定の大きさの複数の矩形ブロックに分割する。なお、以降の符号化処理は、この矩形ブロック毎に行われる。ウェーブレット変換部３１は、矩形ブロック毎の画像データをウェーブレット変換してウェーブレット変換係数を生成し、量子化部３２は、ウェーブレット変換係数を量子化して量子化係数を生成する。そして、ビットプレーン化部３３は、矩形ブロック毎の量子化係数をビットプレーンに展開する。

このビットプレーンの概念について、図６を用いて説明する。図中（ａ）は、縦４個、横４個の計１６個の量子化係数からなる矩形ブロックを仮定したものである。この量子化係数を図中（ｂ）に示すように５ビット（ビット４〜ビット０）のビットプレーンに展開した場合、ＭＳＢ（Most significant bit：最上位ビット）からＬＳＢ（Least significant bit：最下位ビット）に至るビットビットプレーンの集合が形成される。このとき、１ビット分に相当する各ビットプレーンには１６個の「０」又は「１」の係数が存在する。例えば、量子化係数の１つである「３」は、５ビットの２進数表現で表すと「０００１１」になる。また、量子化係数の１つである「６」は、５ビットの２進数表現で表すと「００１１０」になる。このように、図中（ａ）に示す全ての量子化係数を２進数表現で表したものが図中（ｂ）に示す５ビットのビットプレーンになる。

図５に戻って、エントロピー符号化部３４は、ビットプレーン毎の係数をエントロピー符号化し、得られた符号語をレート制御部３５に供給する。レート制御部３５は、目標符号量に合うように、画質に与える影響が最も大きいＭＳＢ側のビットプレーンに対応した符号語から順にコードストリームに含め、目標符号量に達した時点でコードストリームを出力する。

なお、図５では画像データをＪＰＥＧ２０００方式に従って符号化するものとして説明したが、上述したようにＪＰＥＧ方式に従って符号化してもよい。但し、本実施の形態では、圧縮符号化後のコードストリームのサイズを全ての矩形ブロックで同一にしなければならないため、非常に高精度のレート制御が必要になる。この点、ＪＰＥＧ２０００方式は、ビットプレーン単位でのエントロピー符号化によって非常に高精度のレート制御が可能であるため、好適である。

以上のように、本実施の形態における画像処理装置１によれば、撮像素子１３で撮像しＡ／Ｄ変換したＲＡＷ画像の画像データを画像圧縮部１５で圧縮してからメモリ１６に記録するため、メモリ１６の容量が少なくて済み、コストや消費電力を抑えることができる。さらに、画像圧縮部１５とメモリ１６との間のデータレートは、圧縮率の倍数分だけ少なくなっている。例えば、画像圧縮部１５で画像データを１０分の１に圧縮した場合、データレートも１０分の１となっている。したがって、ハードウェア化した際のバス幅が小さくて済み、コストや消費電力を抑えることができる。

また、符号化後に得られるコードストリームのサイズが全ての矩形ブロックで同一となるように制御されており、且つ、矩形ブロック毎のコードストリームがその矩形ブロックの画面上での位置と１対１に対応したメモリ１６の所定番地に格納されるため、容易にランダムアクセスを行い、メモリ１６から所望の矩形ブロックに対応したコードストリームを読み出すことができる。

ここで、撮像素子１３の一例について説明する。撮像素子１３としては、例えば本件出願人が先に提案した特開２００３−３１７８５号公報のＣＭＯＳセンサを用いることができる。ＣＭＯＳセンサは、ＣＣＤセンサと比べて高速撮像ができる等の優れた特徴を有しているが、１番の利点は、Ａ／Ｄ変換部１４、画像圧縮部１５、メモリ１６等のロジック部分などを１つのＣＭＯＳ半導体で作成することができる点である。

このＣＭＯＳセンサの断面図を図７に示す。このＣＭＯＳセンサは、フォトダイオード４１が形成されるシリコン層４２の一方の面側に配線層４３が形成され、シリコン層４２の反対の面（裏面）側から画素毎に対応付けられたマイクロレンズ４０を介してフォトダイオード４１へと可視光を取り込む画素構造を有している。したがって、受光面を考慮した配線が不要であり配線の自由度が格段に向上するため、配線層４３にＡＤ変換部１４、画像圧縮部１５、メモリ１６等の構成部位を全て配置することが可能になる。

これらの構成部位を配置した斜視図を図８に示す。図８で構成される１チップ型ＣＭＯＳ半導体は、シリコン層４２の下部の配線層４３にＡＤ変換部１４、画像圧縮部１５、メモリ１６を配置した３次元構造となっているため、従来の２次元空間にこれらの構成部位を配置する場合と比べて表面積が格段に小さくなり、コストや消費電力を抑えることができる。

（第２の実施の形態）
上述した第１の実施の形態では、ＲＡＷ画像の画像データが１つのコンポーネントで構成されているものとして説明したが、本実施の形態では、この画像データが複数のコンポーネントで構成されている場合について説明する。

例えば、画像データがＲ、Ｇ、Ｂの３つのコンポーネントで構成されている場合、画像圧縮部１５は、図９に示すように、各矩形ブロックの３つのコンポーネントの画像データを統合して符号化し、得られたコードストリームをメモリ１６の所定番地に格納することができる。

また、画像圧縮部１５は、図１０に示すように、各矩形ブロックのコンポーネント毎の画像データを別個に符号化し、得られたコードストリームをメモリ１６の別番地に格納することもできる。この場合、コンポーネント毎のコードストリームのサイズが同一となり、且つ、矩形ブロック毎のコードストリームのサイズが同一となるように符号化することにより、すなわち、以下の関係式、
(0，0)Ｒ＝(0，0)Ｇ＝(0，0)Ｂ＝・・・＝(m，n)Ｒ＝(m，n)Ｇ＝(m，n)Ｂ
を満たすように符号化することにより、全ての矩形ブロックの全てのコンポーネントのコードストリームのサイズが同一となるため、各矩形ブロックのコンポーネント単位でメモリ１６へのランダムアクセスが可能となる。

しかしながら、このようにコンポーネント毎のコードストリームのサイズを同一としたとき、コンポーネント間でコードストリームのサイズに偏りがある場合には、メモリ１６の利用効率が悪くなってしまうという欠点がある。例えば、ＲＡＷ画像の画像データに青色の成分しか存在しない場合、Ｂのコンポーネントのコードストリームのみが存在し、Ｇ及びＲのコンポーネントのコードストリームは存在しないため、メモリ１６におけるＧ及びＲのコンポーネントのコードストリームを保持する部分は空白となり、無駄が生じる。なお、一般的にコンポーネント間でコードストリームのサイズには偏りが存在する。

そこで、画像圧縮部１５は、コンポーネント毎のコードストリームのサイズを同一とするのではなく、図１１に示すように、コンポーネント毎のコードストリームのサイズの総和が同一となるように、すなわち、以下の関係式、
(0，0)Ｒ＋(0，0)Ｇ＋(0，0)Ｂ＝・・・＝(m，n)Ｒ＋(m，n)Ｇ＋(m，n)Ｂ
を満たすように符号化しても構わない。この場合、コンポーネント単位でのメモリ１６へのランダムアクセスはできないが、コンポーネント間でのコードストリームのサイズの偏りの影響を受けないという利点がある。

ここで、図９乃至図１１に示したコンポーネント毎のＲＡＷ画像は、複数のコンポーネントで構成されている画像データを画像圧縮部１５の前段でコンポーネント毎に分割することにより得られる。例えば、Ｒ、Ｇ、Ｂ、Ｅの４つのコンポーネントで構成された１２８画素×８ラインの画像データの場合、図１２に示すように、各コンポーネントがそれぞれ６４画素×４ラインである４つの画像データに分割される。

（第３の実施の形態）
次に、第３の実施の形態として図１３に示す画像処理装置２は、基本構造を図１に示した画像処理装置１と同様とするが、画像伸張部１７を有し、メモリ１６からコードストリームを読み出して復号する点に特徴を有している。したがって、先に図１に示した画像処理装置１と同様の構成については同一符号を付して詳細な説明を省略する。

この画像処理装置２において、画像伸張部１７は、メモリ１６から矩形ブロック毎のコードストリームを読み出し、ＪＰＥＧ２０００方式又はＪＰＥＧ方式に従って復号して、復号画像データを出力する。なお、画像圧縮部１５における圧縮が可逆圧縮でない場合には、符号化前の画像データと復号後の復号画像データとは一致しないが、本実施の形態では、可逆圧縮であっても非可逆圧縮であっても構わない。

この画像伸張部１７の内部構成の一例を図１４に示す。この図１４は、コードストリームをＪＰＥＧ２０００方式に従って復号する場合の構成を示したものである。図１４に示すように、画像伸張部１７は、エントロピー復号部５０と、ビットプレーン合成部５１と、逆量子化部５２と、逆ウェーブレット変換部５３と、矩形ブロック合成部５４とから構成されている。

この画像伸張部１７において、エントロピー復号部５０は、メモリ１６から読み出した矩形ブロック毎のコードストリームをエントロピー復号し、ビットプレーンに展開された量子化係数を生成する。上述した通り、量子化係数はビットプレーンに展開された状態ではＭＳＢからＬＳＢまでの２進数表現になっているため、ビットプレーン合成部５１は、ビットプレーンを合成して１０進数表現の量子化係数に変換する。逆量子化部５２は、この量子化係数を逆量子化してウェーブレット変換係数を生成し、逆ウェーブレット変換部５３は、このウェーブレット変換係数を逆ウェーブレット変換して矩形ブロック毎の画像データを生成する。そして、矩形ブロック合成部５４は、画面を構成する全ての矩形ブロックの画像データを合成し、最終的な復号画像データを出力する。

なお、上述した第２の実施の形態のようにＲＡＷ画像の画像データが複数のコンポーネントで構成されている場合には、画像伸張部１７の後段でコンポーネント毎の画像データを合成する必要がある。

以上説明した画像処理装置２によれば、撮像素子１３で撮像しＡ／Ｄ変換したＲＡＷ画像の画像データを画像圧縮部１５で圧縮してからメモリ１６に書き込んでいるため、メモリ１６と画像伸張部１７との間のデータレートが圧縮率の倍数分だけ少なくなっており、ハードウェア化した際のバス幅が小さくて済むため、コストや消費電力を抑えることができる。

（第４の実施の形態）
次に、第４の実施の形態として図１５に示す画像処理装置３は、基本構造を図１３に示した画像処理装置２と同様とするが、信号処理部１８及び画像圧縮部１９を有し、復号画像データに対して所定の信号処理を施し、圧縮する点に特徴を有している。したがって、先に図１３に示した画像処理装置２と同様の構成については同一符号を付して詳細な説明を省略する。

この画像処理装置３において、信号処理部１８は、画像伸張部１７から供給された復号画像データに対して、レベル調整、ホワイトバランス、色空間変換、解像度変換、ガンマ補正等の各種デジタル信号処理を施し、信号処理後の画像データを画像圧縮部１９に供給する。画像圧縮部１９は、信号処理部１８から供給された画像データをＪＰＥＧ２０００方式又はＪＰＥＧ方式に従って符号化し、得られたコードストリームを出力する。

ここで、画像伸長部１７までの構成を処理ブロック６０としてハードウェア（ＬＳＩを含む）で実現し、この処理ブロック６０を既存の構成部である信号処理部１８及び画像圧縮部１９と接続するようにしても構わない。このように本実施の形態における特徴部分である処理ブロック６０と既存の信号処理部１８及び画像圧縮部１９とを切り離すことによりリソースを流用することができ、開発工数やコストを削減することができる。

（第５の実施の形態）
次に、第４の実施の形態として図１６に示す画像処理装置４は、基本構造を図１５に示した画像処理装置３と同様とするが、メモリ１６を有さない点に特徴を有している。したがって、先に図１４に示した画像処理装置３と同様の構成については同一符号を付して詳細な説明を省略する。

この画像処理装置４において、画像圧縮部１５は、画像データを所定サイズの矩形ブロックに分割し、符号化後に得られるコードストリームのサイズが全ての矩形ブロックで同一となるように制御しながら、矩形ブロック毎の画像データをＪＰＥＧ２０００方式又はＪＰＥＧ方式に従って符号化する。そして画像圧縮部１５は、矩形ブロック毎のコードストリームを順に画像伸長部１７に供給する。

この画像処理装置４によれば、メモリが存在しないため、システム全体のコストを下げることができる。また、画像圧縮部１５と画像伸張部１７との間のデータレートが圧縮率の倍数分だけ少なくなっており、ハードウェア化した際のバス幅が小さくて済むため、コストや消費電力を抑えることができる。

以上、本発明を実施するための最良の形態について説明したが、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

例えば、上述した実施の形態における一連の処理は、ソフトウェアにより実行することもできる。この場合、そのソフトウェアを構成するプログラムをコンピュータの専用ハードウェアに予め組み込むようにしてもよく、また、各種プログラムをインストールすることで各種機能を実行することが可能な汎用のパーソナルコンピュータなどに対して、ネットワークや記録媒体を介してインストールするようにしてもよい。

第１の実施の形態における画像処理装置の概略構成を示す図である。 画像データを所定サイズの矩形ブロックに分割した状態を示す図である。 各矩形ブロックのコードストリームを格納するメモリの位置を示す図である。 同画像処理装置の処理を説明するフローチャートである。 同画像処理装置における画像圧縮部の内部構成の一例を示す図である。 量子化係数を展開したビットプレーンを説明する図である。 同画像処理装置における撮像素子の一例を示す断面図である。 同撮像素子の配線層に画像圧縮部等の構成部位を配置した例を示す斜視図である。 画像データが３つのコンポーネントで構成されている場合に各矩形ブロックのコードストリームを格納する第１の例を示す図である。 画像データが３つのコンポーネントで構成されている場合に各矩形ブロックのコードストリームを格納する第２の例を示す図である。 画像データが３つのコンポーネントで構成されている場合に各矩形ブロックのコードストリームを格納する第３の例を示す図である。 ４つのコンポーネントで構成された画像データをコンポーネント毎の画像データに分割する様子を示した図である。 第３の実施の形態における画像処理装置の概略構成を示す図である。 同画像処理装置における画像伸張部の内部構成の一例を示す図である。 第４の実施の形態における画像処理装置の概略構成を示す図である。 第５の実施の形態における画像処理装置の概略構成を示す図である。 従来の画像処理装置の概略構成を示す図である。

符号の説明

１〜４ 画像処理装置、１０ レンズ、１１ 光学ローパスフィルタ、１２ 色補正部、１３ 撮像素子、１４ ＡＤ変換部、１５ 画像圧縮部、１６ メモリ、１７ 画像伸張部、１８ 信号処理部、１９ 画像圧縮部、３０ 矩形ブロック化部、３１ ウェーブレット変換部、３２ 量子化部、３３ ビットプレーン化部、３４ エントロピー符号化部、３５ レート制御部、５０ エントロピー復号部、５１ ビットプレーン合成部、５２ 逆量子化部、５３ 逆ウェーブレット変換部、５４ 矩形ブロック合成部

Claims (2)

1. 記憶手段と、
   撮像素子で撮像されデジタルデータに変換された画像データを所定の大きさの複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化してコードストリームのサイズが全ての矩形ブロックで同一となるようにコードストリームを生成し、各矩形ブロックについて得られたコードストリームを当該矩形ブロックの上記画像データ上での位置と１対１に対応付けられた上記記憶手段のメモリ番地に格納する符号化手段とを備え、
   上記符号化手段は、
   上記画像データが複数のコンポーネントで構成されている場合、当該画像データをコンポーネント毎に分割し、コンポーネント毎の画像データを複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化し、
   各コンポーネントの同一位置の矩形ブロックについて得られるコードストリームの符号量の総和が全ての矩形ブロックで同一となるように、各矩形ブロックの画像データを符号化する画像処理装置。
2. 撮像素子で撮像されデジタルデータに変換された画像データを所定の大きさの複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化してコードストリームのサイズが全ての矩形ブロックで同一となるようにコードストリームを生成する符号化工程と、
   各矩形ブロックについて得られたコードストリームを当該矩形ブロックの上記画像データ上での位置と１対１に対応付けられた、上記コードストリームが矩形ブロック毎に格納される記憶手段の、メモリ番地に格納する記憶工程とを含み、
   上記符号化工程では、
   上記画像データが複数のコンポーネントで構成されている場合、当該画像データをコンポーネント毎に分割し、コンポーネント毎の画像データを複数の矩形ブロックに分割し、各矩形ブロックの画像データを固定符号量で符号化し、
   各コンポーネントの同一位置の矩形ブロックについて得られるコードストリームの符号量の総和が全ての矩形ブロックで同一となるように、各矩形ブロックの画像データを符号化する画像処理方法。

Images