JP4729768B2 - Synchronization method and apparatus in network - Google Patents

Synchronization method and apparatus in network Download PDF

Info

Publication number
JP4729768B2
JP4729768B2 JP2007196954A JP2007196954A JP4729768B2 JP 4729768 B2 JP4729768 B2 JP 4729768B2 JP 2007196954 A JP2007196954 A JP 2007196954A JP 2007196954 A JP2007196954 A JP 2007196954A JP 4729768 B2 JP4729768 B2 JP 4729768B2
Authority
JP
Japan
Prior art keywords
alignment
synchronization
bit string
state
comma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007196954A
Other languages
Japanese (ja)
Other versions
JP2009033587A (en
Inventor
尚 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2007196954A priority Critical patent/JP4729768B2/en
Publication of JP2009033587A publication Critical patent/JP2009033587A/en
Application granted granted Critical
Publication of JP4729768B2 publication Critical patent/JP4729768B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、受信データから所定のビット列を検出することで同期を確立する方法および装置に関する。   The present invention relates to a method and apparatus for establishing synchronization by detecting a predetermined bit string from received data.

近年急速に普及しつつあるギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標。以下同様。）では、同期外れ状態（初期状態）から同期状態へ遷移するために、次のような手順が採用されている。まず、受信したシリアルデータからコンマビット列を検出する。ここで、「コンマビット列」はＩＥＥＥ８０２．３ Ｔａｂｌｅ３６−２においてＣｏｄｅＧｒｏｕｐＮａｍｅ Ｋ２８．５で定義された１０ビット符号データである。   In the Gigabit Ethernet 1000BASE-X (“Ethernet” is a registered trademark, the same applies hereinafter), which is rapidly spreading in recent years, the following procedure is adopted in order to transition from the out-of-synchronization state (initial state) to the synchronization state. ing. First, a comma bit string is detected from the received serial data. Here, “comma bit string” is 10-bit code data defined by CodeGroupName K28.5 in IEEE 802.3 Table 36-2.

コンマビット列が検出されると、それ以降のシリアルデータは１０ビット単位の符号（１０Ｂ）に区切られ（以下、「アライメント」と呼ぶ。）、その後、コンマビット列および定義された符号データが正しく検出されることで同期状態の方向へ遷移し、最終的に同期が確立される。なお、「定義された符号データ」はＩＥＥＥ８０２．３ Ｔａｂｌｅ３６−１において定義されている１０ビット符号データである。   When a comma bit string is detected, the subsequent serial data is divided into 10-bit codes (10B) (hereinafter referred to as “alignment”), and then the comma bit string and the defined code data are correctly detected. As a result, a transition is made to the direction of the synchronization state, and synchronization is finally established. Note that “defined code data” is 10-bit code data defined in IEEE 802.3 Table 36-1.

図１（Ａ）は上述した同期手順を用いた同期確立装置の一例を示すブロック図であり、図１（Ｂ）はそのアライメント動作を説明するための入力ビット流の一例を示す模式的なタイムチャートである。アライメント回路は、入力データから所定のコンマビットを検出することでアライメントを行い、それに従って同期回路は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。   FIG. 1A is a block diagram showing an example of a synchronization establishment device using the above-described synchronization procedure, and FIG. 1B is a schematic time showing an example of an input bit stream for explaining the alignment operation. It is a chart. The alignment circuit performs alignment by detecting a predetermined comma bit from the input data, and accordingly, the synchronization circuit transitions from the initial state to the synchronization state and finally becomes the synchronization state.

このような同期確立手順において、コンマビット列（コンマコード）のビットずれに対する対応策が特開２００５−２９５１１７号公報（特許文献１）に開示されている。すなわち、ビットずれに応じてリカバリクロックを所定周期だけ長くすることで的確なアライメントを達成しようとするものである。   In such a synchronization establishment procedure, a countermeasure against bit shift of a comma bit string (comma code) is disclosed in Japanese Patent Laying-Open No. 2005-295117 (Patent Document 1). That is, an accurate alignment is achieved by extending the recovery clock by a predetermined period in accordance with the bit shift.

特開２００５−２９５１１７号公報JP 2005-295117 A

しかしながら、上述した背景技術では、コンマビット列あるいはコンマコードが検出された後は、正常な符号データが入力すると前提されている。このために、ランダムデータを送受信して対応装置とのオートネゴシエーションを行う場合、ランダムデータ内でコンマビット列を検出する可能性があり、コンマビット列検出後に想定外の符号データが入力すると同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうことがある。   However, in the background art described above, it is assumed that normal code data is input after a comma bit string or a comma code is detected. For this reason, when transmitting / receiving random data and performing auto-negotiation with the corresponding device, there is a possibility that a comma bit string is detected in the random data. It may fall into a synchronized state or a deadlock state.

また、電源投入時の不安定なクロック状態でコンマビット列を検出した場合も、コンマビット列検出後に想定外の符号データが入力して同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうことがある。   Even when a comma bit string is detected in an unstable clock state when the power is turned on, unexpected code data may be input after the comma bit string is detected, and the synchronization circuit may fall into a pseudo-synchronized state or a deadlock state. .

たとえば、図１（Ｂ）に示すように、アライメント回路がランダムパターン受信時にコンマビット列を検出したとすると、それ以降のシリアルデータは１０Ｂ符号毎に区切って認識される。この状態で、ランダムパターン後の正しいギガビットイーサネットデータ（アイドル符号、コンフィギュレーション符号など）が入力し、定義された符号データが受信されていると認識されると、同期回路は次のコンマビット列の受信を待機する状態となる。この状態でコンマビット列が入力しなかった場合、同期回路は状態を変化させることができない。すなわち、初期状態に戻ることができなくなり、デッドロックに陥ることとなる。不安定なクロック状態でコンマビット列を検出した場合も同様の事態になり得る。   For example, as shown in FIG. 1B, if the alignment circuit detects a comma bit string when a random pattern is received, the subsequent serial data is recognized by being divided into 10B codes. In this state, when correct Gigabit Ethernet data (idle code, configuration code, etc.) after random pattern is input and it is recognized that the defined code data is received, the synchronization circuit receives the next comma bit string. It will be in the state to wait. If no comma bit string is input in this state, the synchronization circuit cannot change the state. That is, it is impossible to return to the initial state, resulting in deadlock. A similar situation can occur when a comma bit string is detected in an unstable clock state.

このように同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうと、正常な同期確立ができないためにデータ通信が不可能となる。   If the synchronization circuit falls into a pseudo-synchronization state or a deadlock state in this way, normal communication cannot be established, and data communication becomes impossible.

本発明の目的は、同期外れ状態から同期状態へ確実に動作してデータ通信を可能にする同期方法および装置を提供することにある。   An object of the present invention is to provide a synchronization method and apparatus that enable data communication by reliably operating from an out-of-synchronization state to a synchronization state.

本発明による同期装置は、ネットワークにおける同期装置であって、受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、受信データから所定数のシフトアライメントを生成するシフト手段と、シフトアライメントから所定ビット列を検出するシフトアライメント手段と、を有し、シフトアライメント手段により所定ビット列が検出されるとアライメント手段および同期手段が初期化されることを特徴とする。   A synchronization device according to the present invention is a synchronization device in a network, in which synchronization is performed in accordance with alignment means that performs alignment by detecting a predetermined bit string from received data, and alignment and data received based on the alignment. Means, a shift means for generating a predetermined number of shift alignments from the received data, and a shift alignment means for detecting a predetermined bit string from the shift alignment, and when the predetermined bit string is detected by the shift alignment means, the alignment means and the synchronization The means is initialized.

本発明による同期装置は、ネットワークにおける同期装置であって、受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、同期手段の同期状態が変化しない時間を計測する計測手段と、を有し、所定時間が経過しても同期状態が変化しない場合にはアライメント手段および同期手段が初期化されることを特徴とする。   A synchronization device according to the present invention is a synchronization device in a network, in which synchronization is performed in accordance with alignment means that performs alignment by detecting a predetermined bit string from received data, and alignment and data received based on the alignment. Means and a measuring means for measuring a time during which the synchronization state of the synchronization means does not change, and if the synchronization state does not change even after a predetermined time has elapsed, the alignment means and the synchronization means are initialized. Features.

上述した本発明による同期装置は、同期外れ状態から同期状態へ確実に動作してデータ通信を可能にする。   The above-described synchronization device according to the present invention operates reliably from the out-of-synchronization state to the synchronization state and enables data communication.

１．第１実施例
図２（Ａ）は本発明の第１実施例による同期装置の概略的構成を示すブロック図であり、図２（Ｂ）はその動作を模式的に示すタイムチャートである。アライメント回路１０１は、入力データからコンマビット列を検出することでアライメントを行い、それに従って、後述するように、同期回路１０２は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。 1. First Embodiment FIG. 2A is a block diagram showing a schematic configuration of a synchronization device according to a first embodiment of the present invention, and FIG. 2B is a time chart schematically showing its operation. The alignment circuit 101 performs alignment by detecting a comma bit string from the input data, and accordingly, as will be described later, the synchronization circuit 102 transitions from the initial state to the synchronization state and finally becomes the synchronization state. .

さらに、本実施例による同期装置はアライメントシフト回路１０３およびアライメント回路１０４を有する。アライメントシフト回路１０３は、アライメント回路１０１と同じ入力データを入力し、アライメント回路１０１でのコンマビット列検出のタイミングを１ビットずつシフトさせて９個のシフトアライメント１−９を生成しアライメント回路１０４へ出力する。   Further, the synchronization device according to the present embodiment includes an alignment shift circuit 103 and an alignment circuit 104. The alignment shift circuit 103 receives the same input data as the alignment circuit 101, shifts the timing of detecting the comma bit string in the alignment circuit 101 bit by bit, generates nine shift alignments 1-9, and outputs them to the alignment circuit 104. To do.

アライメント回路１０４はシフトアライメント１−９からコンマビット列が検出されるか否かを判定し、コンマビット列が検出されると、その旨をアライメント回路１０１および同期回路１０２へ通知する。シフトアライメントでコンマビット列が検出された場合には、アライメント回路１０１および同期回路１０２は初期状態（同期外れ状態）へ戻り、アライメント回路１０１はアライメント動作を再実行する。逆に、アライメント回路１０４がシフトアライメント中にコンマビット列を検出しなかった場合は、アライメント回路１０１が最初に検出したコンマビット列に基づくアライメントは正しいと判定する。   The alignment circuit 104 determines whether or not a comma bit string is detected from the shift alignment 1-9. When the comma bit string is detected, the alignment circuit 104 notifies the alignment circuit 101 and the synchronization circuit 102 to that effect. When a comma bit string is detected by shift alignment, alignment circuit 101 and synchronization circuit 102 return to the initial state (out of synchronization state), and alignment circuit 101 re-executes the alignment operation. Conversely, when the alignment circuit 104 does not detect the comma bit string during the shift alignment, it is determined that the alignment based on the comma bit string detected first by the alignment circuit 101 is correct.

図２（Ｂ）に示す例に従えば、アライメント回路１０１はランダムデータ内にコンマビット列を検出することで１０ビット（１０Ｂ符号）毎にアライメントを実行し、それ以外の９種類のシフトアライメント１−９に対してアライメント回路１０４がコンマビット列検出を行う。入力データがギガビットイーサネットのデータに変化した後、アイドルパターン内にコンマビット列が存在するものとすると、アライメント回路１０４はシフトアライメント（ここではシフトアライメント５）にてコンマビット列が検出され、これによってアライメント回路１０１の最初のアライメントは間違っていることが分かり、アライメント回路１０１および同期回路１０２は初期状態（同期外れ状態）へリセットされる。   According to the example shown in FIG. 2B, the alignment circuit 101 detects a comma bit string in random data to perform alignment for every 10 bits (10B code), and the other nine types of shift alignment 1- 9, the alignment circuit 104 detects a comma bit string. Assuming that a comma bit string exists in the idle pattern after the input data changes to Gigabit Ethernet data, the alignment circuit 104 detects the comma bit string by shift alignment (here, shift alignment 5), and thereby the alignment circuit. The initial alignment 101 is found to be wrong, and the alignment circuit 101 and the synchronization circuit 102 are reset to the initial state (out of synchronization state).

このようにアライメント回路１０４がシフトアライメント中にコンマビット列を検出した場合は、アライメント回路１０１が最初に検出したコンマビット列に基づいて実行したアライメントは間違っていたと判定され、アライメント回路１０１および同期回路１０２を初期状態に戻してアライメントを再実行する。こうすることでデッドロック状態に陥ることを事前に防止できる。   As described above, when the alignment circuit 104 detects the comma bit string during the shift alignment, it is determined that the alignment performed based on the comma bit string first detected by the alignment circuit 101 is wrong, and the alignment circuit 101 and the synchronization circuit 102 are Return to the initial state and re-execute alignment. By doing so, it is possible to prevent a deadlock state in advance.

なお、図２（Ａ）に示す装置構成は、次に述べる状態遷移を実現するプログラムをコンピュータ上で実行することで実現することも可能である。以下、本発明による同期方法の具体的な構成例を図面を参照しながら詳細に説明する。   Note that the apparatus configuration shown in FIG. 2A can also be realized by executing a program that realizes the state transition described below on a computer. Hereinafter, a specific configuration example of the synchronization method according to the present invention will be described in detail with reference to the drawings.

図３は図２に示す同期装置の状態遷移図である。ここでは、ギガビットイーサネット１０００ＢＡＳＥ−Ｘにおける同期外れ状態から同期状態までの遷移を示す。   FIG. 3 is a state transition diagram of the synchronization device shown in FIG. Here, the transition from the out-of-synchronization state to the synchronization state in the Gigabit Ethernet 1000BASE-X is shown.

まず、コンマビット列が検出されていない初期状態において（ＬＯＳＳ＿ＯＦ＿ＳＹＮＣ：Ｓ２０１）、アライメント回路１０１がコンマビット列を検出すると同期回路１０２は第１コンマ検出状態となり（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ２０２）、アライメント回路１０４がコンマビット列を検出すると同期回路１０２は初期状態を維持する。   First, in an initial state where no comma bit string is detected (LOSS_OF_SYNC: S201), when the alignment circuit 101 detects a comma bit string, the synchronization circuit 102 enters a first comma detection state (COMMA_DETECT_1: S202), and the alignment circuit 104 detects the comma bit string. When detected, the synchronization circuit 102 maintains the initial state.

第１コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ２０２）、同期回路１０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第１コンマ検出状態（Ｓ２０２）において、定義された符号データを１回以上検出すると、同期回路１０２は第１準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ２０３）。   In the first comma detection state (COMMA_DETECT_1: S202), the synchronization circuit 102 waits for detection of the defined code data, but when the undefined code data is detected from the input data or the alignment circuit 104 detects the comma bit string. In this case, the synchronization circuit 102 returns to the initial state (S201). When the defined code data is detected once or more in the first comma detection state (S202), the synchronization circuit 102 transitions to the first quasi-synchronization state (ACQUIRE_SYNC_1: S203).

第１準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ２０３）において、同期回路１０２は正しい位置でのコンマビット検出を待機するが、入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合、あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第１準同期状態（Ｓ２０３）において、正しい位置でコンマビット列を検出すると、同期回路１０２は第２コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０４）。   In the first quasi-synchronized state (ACQUIRE_SYNC_1: S203), the synchronization circuit 102 waits for comma bit detection at the correct position, but when it detects undefined code data from input data, it detects a comma bit string position error. Alternatively, when the alignment circuit 104 detects a comma bit string, the synchronization circuit 102 returns to the initial state (S201). In the first quasi-synchronization state (S203), when the comma bit string is detected at the correct position, the synchronization circuit 102 transitions to the second comma detection state (COMMA_DETECT_2: S204).

第２コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０４）、同期回路は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第２コンマ検出状態（Ｓ２０４）において、定義された符号データを１回以上検出すると、同期回路１０２は第２準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ２０５）。   In the second comma detection state (COMMA_DETECT_2: S204), the synchronization circuit waits for detection of defined code data, but when undefined code data is detected from input data or when the alignment circuit 104 detects a comma bit string The synchronization circuit 102 returns to the initial state (S201). When the defined code data is detected once or more in the second comma detection state (S204), the synchronization circuit 102 transitions to the second quasi-synchronization state (ACQUIRE_SYNC_2: S205).

第２準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ２０５）において、同期回路１０２は正しい位置でのコンマビット検出を待機するが、入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合、あるいはアライメント回路１０４がコンマビット列を検出した場合には初期状態（Ｓ２０１）へ戻る。また、第２準同期状態（Ｓ２０５）において、正しい位置でコンマビット列を検出すると、同期回路１０２は第３コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０６）。   In the second quasi-synchronization state (ACQUIRE_SYNC_2: S205), the synchronization circuit 102 waits for comma bit detection at the correct position. However, when undefined code data is detected from the input data, a position error of the comma bit string is detected. Alternatively, when the alignment circuit 104 detects a comma bit string, the process returns to the initial state (S201). In the second quasi-synchronization state (S205), when the comma bit string is detected at the correct position, the synchronization circuit 102 transitions to the third comma detection state (COMMA_DETECT_2: S206).

第３コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿３：Ｓ２０６）、同期回路は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第３コンマ検出状態（Ｓ２０６）において、定義された符号データを１回以上検出すると、同期回路１０２は同期状態に遷移して同期が確立する（ＳＹＮＣ＿ＡＣＱＵＩＲＥＤ＿１：Ｓ２０７）。   In the third comma detection state (COMMA_DETECT_3: S206), the synchronization circuit waits for detection of defined code data, but when undefined code data is detected from input data or when the alignment circuit 104 detects a comma bit string The synchronization circuit 102 returns to the initial state (S201). When the defined code data is detected once or more in the third comma detection state (S206), the synchronization circuit 102 transitions to the synchronization state and establishes synchronization (SYNC_ACQUIRED_1: S207).

２．第２実施例
図４は本発明の第２実施例による同期装置の概略的構成を示すブロック図である。アライメント回路３０１は、入力データからコンマビット列を検出することでアライメントを行い、それに従って、後述するように、コンマ同期回路３０２は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。 2. Second Embodiment FIG. 4 is a block diagram showing a schematic configuration of a synchronization device according to a second embodiment of the present invention. The alignment circuit 301 performs alignment by detecting a comma bit string from the input data, and as described later, the comma synchronization circuit 302 changes its state from the initial state to the synchronous state and finally becomes the synchronous state. Become.

さらに、本実施例による同期装置はコンマ同期回路３０２により用いられるタイマ３０３を有する。コンマ同期回路３０２は、状態が遷移するとタイマ３０３をスタートさせ、所定時間が経過したか否かを監視する。所定時間が経過するまで状態遷移がない場合はアライメント回路３０１へ初期化信号を出力し、アライメント回路３０１を初期状態に戻す。たとえば、準同期状態において、一定時間（たとえば１００ｍｓ）状態遷移がない場合には、当該アライメントは正常に検出されたものではなく擬似同期状態にあると判断され、アライメント回路３０１が初期化される。このように、準同期状態で状態遷移が停止していると、アライメントを初期化して再度実行数量に制御されるので、デッドロックに陥ることを防止できる。   Further, the synchronization device according to the present embodiment has a timer 303 used by the comma synchronization circuit 302. The comma synchronization circuit 302 starts the timer 303 when the state transitions, and monitors whether a predetermined time has elapsed. If there is no state transition until a predetermined time elapses, an initialization signal is output to the alignment circuit 301 to return the alignment circuit 301 to the initial state. For example, in the quasi-synchronized state, if there is no state transition for a certain time (for example, 100 ms), it is determined that the alignment is not normally detected but is in a pseudo-synchronized state, and the alignment circuit 301 is initialized. As described above, when the state transition is stopped in the quasi-synchronized state, the alignment is initialized and the execution quantity is controlled again, so that it is possible to prevent a deadlock.

図５は図４に示す同期装置の状態遷移図である。ここでは、ギガビットイーサネット１０００ＢＡＳＥ−Ｘにおける同期外れ状態から同期状態までの遷移を示す。   FIG. 5 is a state transition diagram of the synchronization device shown in FIG. Here, the transition from the out-of-synchronization state to the synchronization state in the Gigabit Ethernet 1000BASE-X is shown.

まず、コンマビット列が検出されていない初期状態において（ＬＯＳＳ＿ＯＦ＿ＳＹＮＣ：Ｓ４０１）、アライメント回路３０１がコンマビット列を検出すると同期回路３０２は第１コンマ検出状態となる（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ４０２）。   First, in an initial state where no comma bit string is detected (LOSS_OF_SYNC: S401), when the alignment circuit 301 detects a comma bit string, the synchronization circuit 302 enters a first comma detection state (COMMA_DETECT_1: S402).

第１コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ４０２）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には初期状態（Ｓ４０１）へ戻る。また、第１コンマ検出状態（Ｓ４０２）において、定義された符号データを１回以上検出すると、同期回路３０２は第１準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ４０３）。   In the first comma detection state (COMMA_DETECT_1: S402), the synchronization circuit 302 waits for detection of the defined code data, but returns to the initial state (S401) when undefined code data is detected from the input data. Further, when the defined code data is detected once or more in the first comma detection state (S402), the synchronization circuit 302 transitions to the first quasi-synchronization state (ACQUIRE_SYNC_1: S403).

第１準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ４０３）において、同期回路３０２はタイマ３０３をスタートさせると共に、正しい位置でのコンマビット検出を待機する。入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合あるいはタイマ３０３がタイムアウトした場合には、同期回路３０２は初期化信号をアライメント回路３０１へ出力し初期状態（Ｓ４０１）へ戻る。また、第１準同期状態（Ｓ４０３）において、正しい位置でコンマビット列を検出すると、同期回路３０２は第２コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０４）。   In the first quasi-synchronization state (ACQUIRE_SYNC_1: S403), the synchronization circuit 302 starts the timer 303 and waits for comma bit detection at the correct position. When undefined code data is detected from the input data, when a comma bit string position error is detected, or when the timer 303 times out, the synchronization circuit 302 outputs an initialization signal to the alignment circuit 301 in an initial state (S401). Return to). In the first quasi-synchronization state (S403), when the comma bit string is detected at the correct position, the synchronization circuit 302 transitions to the second comma detection state (COMMA_DETECT_2: S404).

第２コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０４）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には同期回路３０２は初期状態（Ｓ４０１）へ戻る。また、第２コンマ検出状態（Ｓ４０４）において、定義された符号データを１回以上検出すると、同期回路３０２は第２準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ４０５）。   In the second comma detection state (COMMA_DETECT_2: S404), the synchronization circuit 302 waits for detection of the defined code data. However, if undefined code data is detected from the input data, the synchronization circuit 302 is in the initial state (S401). Return to). When the defined code data is detected once or more in the second comma detection state (S404), the synchronization circuit 302 transitions to the second quasi-synchronization state (ACQUIRE_SYNC_2: S405).

第２準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ４０５）において、同期回路３０２はタイマ３０３をスタートさせると共に、正しい位置でのコンマビット検出を待機する。入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合あるいはタイマ３０３がタイムアウトした場合には、同期回路３０２は初期化信号をアライメント回路３０１へ出力し初期状態（Ｓ４０１）へ戻る。また、第２準同期状態（Ｓ４０５）において、正しい位置でコンマビット列を検出すると、同期回路３０２は第３コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０６）。   In the second quasi-synchronization state (ACQUIRE_SYNC_2: S405), the synchronization circuit 302 starts the timer 303 and waits for detection of a comma bit at the correct position. When undefined code data is detected from the input data, when a comma bit string position error is detected, or when the timer 303 times out, the synchronization circuit 302 outputs an initialization signal to the alignment circuit 301 in an initial state (S401). Return to). In the second quasi-synchronization state (S405), when the comma bit string is detected at the correct position, the synchronization circuit 302 transitions to the third comma detection state (COMMA_DETECT_2: S406).

第３コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿３：Ｓ４０６）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には初期状態（Ｓ４０１）へ戻る。また、第３コンマ検出状態（Ｓ４０６）において、定義された符号データを１回以上検出すると、同期回路３０２は同期状態に遷移して同期が確立する（ＳＹＮＣ＿ＡＣＱＵＩＲＥＤ＿１：Ｓ４０７）。   In the third comma detection state (COMMA_DETECT_3: S406), the synchronization circuit 302 waits for detection of the defined code data, but returns to the initial state (S401) when undefined code data is detected from the input data. When the defined code data is detected once or more in the third comma detection state (S406), the synchronization circuit 302 transitions to the synchronization state and establishes synchronization (SYNC_ACQUIRED_1: S407).

本発明は、ギガビットイーサネット１０００ＢＡＳＥ−Ｘを利用したデジタル機器全般およびデジタルＬＳＩ全般に適用可能である。   The present invention is applicable to all digital devices and digital LSIs using the Gigabit Ethernet 1000BASE-X.

（Ａ）は上述した同期手順を用いた同期確立装置の一例を示すブロック図であり、（Ｂ）はそのアライメント動作を説明するための入力ビット流の一例を示す模式的なタイムチャートである。(A) is a block diagram showing an example of a synchronization establishment device using the above-described synchronization procedure, and (B) is a schematic time chart showing an example of an input bit stream for explaining the alignment operation. （Ａ）は本発明の第１実施例による同期装置の概略的構成を示すブロック図であり、（Ｂ）はその動作を模式的に示すタイムチャートである。(A) is a block diagram showing a schematic configuration of the synchronization device according to the first embodiment of the present invention, (B) is a time chart schematically showing its operation. 図２に示す同期装置の状態遷移図である。FIG. 3 is a state transition diagram of the synchronization device shown in FIG. 2. 本発明の第２実施例による同期装置の概略的構成を示すブロック図である。It is a block diagram which shows schematic structure of the synchronizer by 2nd Example of this invention. 図４に示す同期装置の状態遷移図である。FIG. 5 is a state transition diagram of the synchronization device shown in FIG. 4.

符号の説明Explanation of symbols

１０１ アライメント回路
１０２ 同期回路
１０３ アライメントシフト回路
１０４ アライメント回路 DESCRIPTION OF SYMBOLS 101 Alignment circuit 102 Synchronous circuit 103 Alignment shift circuit 104 Alignment circuit

Claims (8)

ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記受信データから所定数のシフトアライメントを生成するシフト手段と、
前記シフトアライメントから前記所定ビット列を検出するシフトアライメント手段と、 を有し、前記シフトアライメント手段により前記所定ビット列が検出されると前記アライメント手段および前記同期手段が初期化されることを特徴とする同期装置。 A synchronization device in a network,
Alignment means for performing alignment by detecting a predetermined bit string from received data;
Synchronization means for transitioning the synchronization state according to the alignment and data received based on the alignment;
Shift means for generating a predetermined number of shift alignments from the received data;
Shift alignment means for detecting the predetermined bit string from the shift alignment, and the alignment means and the synchronization means are initialized when the predetermined bit string is detected by the shift alignment means. apparatus. ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記同期手段の同期状態が変化しない時間を計測する計測手段と、
を有し、所定時間が経過しても前記同期状態が変化しない場合には前記アライメント手段および前記同期手段が初期化されることを特徴とする同期装置。 A synchronization device in a network,
Alignment means for performing alignment by detecting a predetermined bit string from received data;
Synchronization means for transitioning the synchronization state according to the alignment and data received based on the alignment;
Measuring means for measuring the time during which the synchronization state of the synchronizing means does not change; and
And the alignment unit and the synchronization unit are initialized when the synchronization state does not change even after a predetermined time has elapsed. 前記ネットワークはギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標）であり、前記所定ビット列はコンマビット列であることを特徴とする請求項１または２に記載の同期装置。   The synchronization apparatus according to claim 1 or 2, wherein the network is Gigabit Ethernet 1000BASE-X ("Ethernet" is a registered trademark), and the predetermined bit string is a comma bit string. ネットワークにおける同期方法であって、
受信データから所定ビット列を検出することでアライメントを行い、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させ、
前記受信データから所定数のシフトアライメントを生成し、
前記シフトアライメントから前記所定ビット列が検出されるか否かを判定し、
前記シフトアライメントに前記所定ビット列が検出されると前記アライメントおよび前記同期状態を初期化する、
ことを特徴とする同期方法。 A synchronization method in a network,
Alignment is performed by detecting a predetermined bit string from the received data.
Transition the synchronization state according to the alignment and data received based on the alignment,
Generating a predetermined number of shift alignments from the received data;
Determining whether the predetermined bit string is detected from the shift alignment;
When the predetermined bit string is detected in the shift alignment, the alignment and the synchronization state are initialized.
A synchronization method characterized by the above. ネットワークにおける同期方法であって、
受信データから所定ビット列を検出することでアライメントを行い、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させ、
前記同期状態が変化しない時間を計測し、
所定時間が経過しても前記同期状態が変化しない場合には前記アライメントおよび前記同期状態を初期化する、
ことを特徴とする同期方法。 A synchronization method in a network,
Alignment is performed by detecting a predetermined bit string from the received data.
Transition the synchronization state according to the alignment and data received based on the alignment,
Measure the time when the synchronization state does not change,
If the synchronization state does not change even after a predetermined time has elapsed, the alignment and the synchronization state are initialized.
A synchronization method characterized by the above. 前記ネットワークはギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標）であり、前記所定ビット列はコンマビット列であることを特徴とする請求項４または５に記載の同期方法。   The synchronization method according to claim 4 or 5, wherein the network is Gigabit Ethernet 1000BASE-X ("Ethernet" is a registered trademark), and the predetermined bit string is a comma bit string. コンピュータを、
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記受信データから所定数のシフトアライメントを生成するシフト手段と、
前記シフトアライメントから前記所定ビット列を検出するシフトアライメント手段と、 を有し、
前記シフトアライメント手段により前記所定ビット列が検出されると前記アライメント手段および前記同期手段が初期化される同期装置
として機能させることを特徴とするプログラム。 Computer
A synchronization device in a network,
Alignment means for performing alignment by detecting a predetermined bit string from received data;
Synchronization means for transitioning the synchronization state according to the alignment and data received based on the alignment;
Shift means for generating a predetermined number of shift alignments from the received data;
Shift alignment means for detecting the predetermined bit string from the shift alignment, and
When the predetermined bit string is detected by the shift alignment means, the program causes the alignment means and the synchronization means to be initialized. コンピュータを、
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記同期手段の同期状態が変化しない時間を計測する計測手段と、
を有し、所定時間が経過しても前記同期状態が変化しない場合には前記アライメント手段および前記同期手段が初期化される同期装置
として機能させることを特徴とするプログラム。 Computer
A synchronization device in a network,
Alignment means for performing alignment by detecting a predetermined bit string from received data;
Synchronization means for transitioning the synchronization state according to the alignment and data received based on the alignment;
Measuring means for measuring the time during which the synchronization state of the synchronizing means does not change; and
And a program for causing the alignment unit and the synchronization unit to be initialized when the synchronization state does not change even after a predetermined time has elapsed.
JP2007196954A 2007-07-30 2007-07-30 Synchronization method and apparatus in network Expired - Fee Related JP4729768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007196954A JP4729768B2 (en) 2007-07-30 2007-07-30 Synchronization method and apparatus in network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196954A JP4729768B2 (en) 2007-07-30 2007-07-30 Synchronization method and apparatus in network

Publications (2)

Publication Number Publication Date
JP2009033587A JP2009033587A (en) 2009-02-12
JP4729768B2 true JP4729768B2 (en) 2011-07-20

Family

ID=40403571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196954A Expired - Fee Related JP4729768B2 (en) 2007-07-30 2007-07-30 Synchronization method and apparatus in network

Country Status (1)

Country Link
JP (1) JP4729768B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747077B2 (en) * 1990-02-22 1998-05-06 株式会社東芝 Frame synchronization circuit
JPH04298133A (en) * 1991-03-27 1992-10-21 Toshiba Corp Frame synchronizing circuit
JP2762855B2 (en) * 1992-08-03 1998-06-04 日本電気株式会社 Frame synchronization protection circuit
JP2959520B2 (en) * 1997-04-14 1999-10-06 日本電気株式会社 Synchronous protection device
JP2001339379A (en) * 2000-05-25 2001-12-07 Matsushita Electric Ind Co Ltd System clock interpolation circuit
EP1579612B1 (en) * 2002-12-19 2006-11-15 Koninklijke Philips Electronics N.V. Frame synchronizing device and method

Also Published As

Publication number Publication date
JP2009033587A (en) 2009-02-12

Similar Documents

Publication Publication Date Title
TWI651983B (en) Nanosecond accuracy under precision time protocol for ethernet by using high accuracy timestamp assist device
CN103312428B (en) For the method and apparatus of precision clock protocol synchronization network
JP2001094542A (en) Frame synchronizing circuit
JP2009147869A (en) Synchronization circuit
US9215092B2 (en) Clock selection for synchronous Ethernet
US8005178B2 (en) Synchronous network device
CN110224775A (en) A kind of method, device and equipment that temporal information determines
US7925913B1 (en) CDR control architecture for robust low-latency exit from the power-saving mode of an embedded CDR in a programmable integrated circuit device
JP5084954B2 (en) In-station device, PON system, and data reception processing method
JPH10200518A (en) Synchronization signal detection system
JP2006141017A (en) Synchronizer for passing data from first system to second system
JP4729768B2 (en) Synchronization method and apparatus in network
TW201644198A (en) Communication between integrated circuits
JP5704988B2 (en) Communication device
US9111042B1 (en) 1588 deterministic latency with gearbox
US20050135528A1 (en) Device for preventing erroneous synchronization in wireless communication apparatus
US8405533B2 (en) Providing a feedback loop in a low latency serial interconnect architecture
Li et al. A high-accuracy clock synchronization method in distributed real-time system
JP4593677B2 (en) Clock transfer device and clock transfer method
JP5926583B2 (en) Information processing apparatus, serial communication system, communication initialization method thereof, and serial communication apparatus
JP5566626B2 (en) Network connection method and interface device
JP2018152643A (en) Data receiving circuit of start-stop synchronization serial data communication device
JP2015198399A (en) communication device
CN113590518B (en) Synchronization system and method for dual redundancy data buses
US8218701B2 (en) Communication system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4729768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees