JP4724128B2 - 論理モジュール搭載用ボード - Google Patents
論理モジュール搭載用ボード Download PDFInfo
- Publication number
- JP4724128B2 JP4724128B2 JP2007006326A JP2007006326A JP4724128B2 JP 4724128 B2 JP4724128 B2 JP 4724128B2 JP 2007006326 A JP2007006326 A JP 2007006326A JP 2007006326 A JP2007006326 A JP 2007006326A JP 4724128 B2 JP4724128 B2 JP 4724128B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- connector
- logic
- connectors
- logic module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
110、111、112、113、120、121、122、123、130、131、132、133、140、141、142、143・・・スレーブコネクタ
115、125、135、145・・・スレーブコネクタ群
150、151、152、153・・・マスタコネクタ
155・・・マスタコネクタ群
160・・・外部給電コネクタ
161、162、163、164・・・電源回路
170・・・クロック増幅器
200、300・・・外部接続方式論理モジュール
250・・・FPGA
400・・・システムボード
800、900、1000、1100・・・多段外部接続方式論理モジュール
Claims (4)
- 第1の論理モジュールに接続可能なマスタコネクタ群と、複数の第2の論理モジュールにそれぞれ接続可能な複数のスレーブコネクタ群とを備え、前記マスタコネクタ群の各マスタコネクタと前記各スレーブコネクタ群の所定のスレーブコネクタとの間をそれぞれ同一ピン番号で接続し、前記各スレーブコネクタ群の前記所定のスレーブコネクタ以外の対応するスレーブコネクタ間を異なるピン番号で接続したことを特徴とする論理モジュール搭載用ボード。
- 前記異なるピン番号で接続されたスレーブコネクタが互いに前記各スレーブコネクタ群中の同じポジションのものであることを特徴とする請求項1に記載の論理モジュール搭載用ボード。
- 前記複数の第2の論理モジュールに電力を供給可能な共通の電力供給源が設けられていることを特徴とする請求項1または2に記載の論理モジュール搭載用ボード。
- 前記複数の第2の論理モジュールにクロック信号を供給可能な共通のクロック供給源が設けられていることを特徴とする請求項1〜3のいずれかに記載の論理モジュール搭載用ボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006326A JP4724128B2 (ja) | 2007-01-15 | 2007-01-15 | 論理モジュール搭載用ボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006326A JP4724128B2 (ja) | 2007-01-15 | 2007-01-15 | 論理モジュール搭載用ボード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171360A JP2008171360A (ja) | 2008-07-24 |
JP4724128B2 true JP4724128B2 (ja) | 2011-07-13 |
Family
ID=39699369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007006326A Expired - Fee Related JP4724128B2 (ja) | 2007-01-15 | 2007-01-15 | 論理モジュール搭載用ボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4724128B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214073A (ja) * | 1996-02-05 | 1997-08-15 | Toppan Printing Co Ltd | 論理回路試作プリント基板 |
JP2000020579A (ja) * | 1998-07-07 | 2000-01-21 | Shashin Kagaku Co Ltd | 基板設計装置及び基板設計方法 |
JP2002230069A (ja) * | 2001-02-02 | 2002-08-16 | Hitachi Ltd | 論理検証装置 |
JP2004157986A (ja) * | 2002-10-17 | 2004-06-03 | Renesas Technology Corp | 論理検証システムとfpgaモジュール |
-
2007
- 2007-01-15 JP JP2007006326A patent/JP4724128B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008171360A (ja) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8339804B2 (en) | Programmable routing module | |
US10248609B2 (en) | Modular interconnection system and components therefor | |
JP2006303167A (ja) | 電子回路装置 | |
US10757812B1 (en) | Chip double-sided layout on PCB | |
JP4724128B2 (ja) | 論理モジュール搭載用ボード | |
JP4153955B2 (ja) | 論理モジュール | |
US20110304352A1 (en) | Control Board For Connection Between FPGA Boards And Test Device Thereof | |
WO2014042190A1 (ja) | プログラマブルロジックデバイス及びその検証方法 | |
JP5006640B2 (ja) | 半導体装置の製造方法 | |
JP5918568B2 (ja) | 論理モジュール | |
JP5117247B2 (ja) | 論理モジュール | |
WO2010143876A3 (ko) | 반도체 검증용 적층형 fpga 보드 | |
TWI781817B (zh) | 顯示及觸控驅動器系統 | |
JP4668302B2 (ja) | 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法 | |
JP2011049268A (ja) | 半導体製造装置の制御装置及び制御方法 | |
JP2009147058A (ja) | インピーダンス整合フィルタ、および、実装基板 | |
KR102471411B1 (ko) | 퓨즈 어드레스 회로 | |
JP2006253815A (ja) | 回路デバイスシステムおよびコンフィギュレーション方法 | |
KR100488981B1 (ko) | Gpio 포트를 이용한 ic 회로 구조 | |
JP2009043827A (ja) | 配線基板と半導体デバイスとの接続構造 | |
JP4382756B2 (ja) | 半導体パッケージ及びその内部のクロック配線方法 | |
TWI526842B (zh) | 應用於x86系統之訊號寫入之控制與切換模組 | |
TWI518522B (zh) | 應用於x86系統之訊號讀取之控制與切換模組 | |
US7596774B2 (en) | Hard macro with configurable side input/output terminals, for a subsystem | |
JP2009212230A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110408 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |