JP4717290B2 - Manufacturing method of through electrode - Google Patents

Manufacturing method of through electrode Download PDF

Info

Publication number
JP4717290B2
JP4717290B2 JP2001276638A JP2001276638A JP4717290B2 JP 4717290 B2 JP4717290 B2 JP 4717290B2 JP 2001276638 A JP2001276638 A JP 2001276638A JP 2001276638 A JP2001276638 A JP 2001276638A JP 4717290 B2 JP4717290 B2 JP 4717290B2
Authority
JP
Japan
Prior art keywords
porous layer
electrode
pore
semiconductor substrate
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001276638A
Other languages
Japanese (ja)
Other versions
JP2003086591A (en
Inventor
敏 山本
功 滝沢
龍夫 末益
和久 糸井
裕成 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001276638A priority Critical patent/JP4717290B2/en
Publication of JP2003086591A publication Critical patent/JP2003086591A/en
Application granted granted Critical
Publication of JP4717290B2 publication Critical patent/JP4717290B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、シリコンICチップを積層して高密度実装する際の電気配線に利用する貫通電極およびその製造方法に関する。
【0002】
【従来の技術】
シリコンICチップの高密度実装や、電子デバイス、光デバイス等の各種デバイスに貫通電極を用いることがある。この貫通電極は、例えば、図5(c)に示すように、シリコン基板等の半導体基板61に形成された、半導体基板を貫通する細孔の孔壁に絶縁層63が形成されており、細孔には金属等の導電性物質64が充填されている。
この貫通電極を製造する製造方法では、まず、図5(a)に示すように、半導体基板61に、半導体基板61を貫通する細孔62を形成する細孔形成工程を行う。細孔62を形成する方法としては、ICP−RIE(Inductively Coupled Plasma-Reactive Ion Etching)に代表されるDRIE(Deep- Reactive Ion Etching)法、KOH溶液等を用いた異方性エッチング法、マイクロドリルによる機械加工法、光励起電解研磨法などが挙げられる。
次いで、酸化工程において、図5(b)に示すように、シリコン基板を酸化雰囲気中で熱処理して熱酸化し、シリコン基板61の表面にシリコン酸化膜からなる絶縁層63を形成させる。
次いで、金属充填工程において、スパッタ、めっき、スクリーン印刷などにより、図5(c)に示すように、金属等の導電性物質64を細孔内に充填する。このようにして、貫通電極を得ることができる。
【0003】
【発明が解決しようとする課題】
ところが、上述した従来の貫通電極の製造方法において、酸化工程における熱酸化は、約1000℃の高温で処理を施す必要があった。そのため、高温状態を保つのに要するエネルギー量が多くなるだけでなく、その処理条件が要する設備は高価であった。さらに、酸化処理に要する時間が長く、貫通電極製造の生産性が低かった。これらの結果、貫通電極のコストが高くなっていた。
本発明は、前記事情を鑑みて行われたものであり、細孔孔壁表面の絶縁層を形成する際の酸化処理を低温かつ短時間で施すことができる貫通電極の製造方法及び貫通電極を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明者らは、半導体基板を多孔質化した後に酸化することにより、高温に長時間暴露する熱酸化処理を行わずに絶縁膜を形成させることができることを見出し、本発明に到達した。
すなわち、本発明の貫通電極の製造方法は、少なくとも、半導体基板の主面に対し垂直方向に形成された細孔の孔壁表面を多孔質化して多孔質層を形成する多孔質層形成工程と、前記多孔質層を酸化して絶縁層を形成する酸化工程と、前記細孔に導電性物質を充填する金属充填工程とを有する貫通電極の製造方法であって、さらに前記多孔質層形成工程の前に、前記半導体基板の前記細孔形成面に対して反対側の面に、導電性膜を形成する工程を有し、前記多孔質層形成工程において、前記導電性膜を電極として前記半導体基板に通電することにより、前記細孔の孔壁表面を多孔質化し、さらに前記金属充填工程の前に、前記導電性膜を剥離し、前記半導体基板を研磨することにより、前記半導体基板の両面間で前記細孔を貫通させる貫通工程を有することを特徴としている。
【0005】
本発明の貫通電極の製造方法では、多孔質層形成工程と酸化工程を有しており、細孔形成工程で形成した細孔の孔壁表面に多孔質層を形成させた後、この多孔質層を酸化することにより、約1000℃の高温下に長時間暴露する熱酸化処理を行わなくても、多孔質層を低温かつ短時間に酸化することができ、絶縁膜を形成できる。そのため、酸化に要するエネルギー量が削減され、高温に耐えうる設備を必要としないので製造設備が安価となる。また、処理時間が短縮されるため、生産性が向上する。これらの結果として、貫通電極のコストを下げることができる。
【0006】
た、本発明の貫通電極の製造方法において、前記酸化工程では、前記多孔質層を酸溶液で酸化すること好ましい。前記酸化工程では、前記多孔質層を酸溶液で酸化すると、多孔質層を室温で酸化できるので、酸化のためのエネルギー量をさらに削減できる。
【0007】
また、前記多孔質層を酸溶液で酸化する場合において、前記酸溶液は、シュウ酸、リン酸、硝酸、硫酸、王水のうちから選ばれる少なくとも1種類であることが好ましい。前記酸溶液が、シュウ酸、リン酸、硝酸、硫酸、王水のうちから選ばれる少なくとも1種類であると、多孔質層を速く酸化させることができるので、酸化工程の生産性が向上し、結果的に貫通電極製造の生産性が向上する。しかも、シュウ酸、リン酸、硝酸、硫酸、王水は容易に入手可能であり、かつ価格も安いので、結果的に、貫通電極のコストをさらに下げることができる。
【0008】
また、前記細孔は、Deep-Reactive Ion Etching法、溶液による異方性エッチング法、レーザ加工法、マイクロドリル加工法のうちの少なくとも1つで穿孔されたことが好ましい。前記細孔形成工程を、Deep-Reactive Ion Etching法、溶液による異方性エッチング法、レーザ加工法、マイクロドリル加工法のうちの少なくとも1つで行うと、微細な加工が容易であるため、目的とする細孔を半導体基板に効率的に形成することができる。
【0009】
また、前記半導体基板としてn型シリコン基板を用い、前記細孔形成工程を光励起電解研磨法で行う場合には、前記細孔形成工程と前記多孔質層形成工程と前記酸化工程とは装置構成及び反応プロセスが類似するため、前記細孔形成工程と前記多孔質層形成工程と前記酸化工程とを同一の処理装置を用いて連続的に行うことができる。前記細孔形成工程と前記多孔質層形成工程と前記酸化工程とを同一の処理装置を用いて連続的に行うと、連続的なプロセスを確立でき、各工程間の時間を短縮できるので、貫通電極の製造時間を短縮することができ、結果的に生産性を向上させることができる。
【0011】
【発明の実施の形態】
(第一実施形態)
本発明に係る第一実施形態の貫通電極の製造方法について図1および図2を参照しながら説明する。本実施形態の貫通電極の製造方法では、半導体基板としてp型シリコン基板を用い、DRIEによって細孔を形成することを特徴としている。
なお、図1は、本実施形態の貫通電極の製造方法を工程順に示し、半導体基板を細孔の延在方向に切断したときの断面図であり、図2は、本実施形態において使用される処理装置の概略を模式的に示す図である。
【0012】
本実施形態の製造方法では、まず、細孔形成工程において、図1(a)に示すように、厚さ300μmの半導体基板11であるp型シリコン基板(以下、本実施形態では、半導体基板11をp型シリコン基板11と称する)に、DRIE法によって直径100μm、深さ250μmの細孔12を形成する。
次いで、図1(b)に示すように、細孔12が形成された反対側の面に、導電性膜13であるアルミニウム膜(以下、本実施形態では、導電性膜13をアルミニウム膜13と称する)を積層する。ここで、主面とは、最も広い面積を有する面のことであり、通常半導体基板を使用する際に、表または裏となる面のことである。
次いで、図1(c)に示すように、細孔12表面以外のp型シリコン基板11表面に金属薄膜からなるマスク14を施す。
【0013】
次いで、多孔質層形成工程において、図1(d)に示すように、p型シリコン基板11の細孔12の孔壁表面を多孔質化して多孔質層15を形成する。なお、細孔12の孔壁表面を多孔質化する際には、図2に示すような、電解液21が満たされた反応容器22と、反応容器22内部に設けられた白金板23と、定電流電源24とを有する処理装置25を用いる。この処理装置25の白金板23と対向する位置にp型シリコン基板11を取り付け、白金板23とp型シリコン基板11とを定電流電源24を介して接続する。なお、電解液21は50重量%のフッ化水素水溶液とエタノールとを2:1で混合したものである。
そして、p型シリコン基板11を陽極、白金板23を陰極として、電流密度50mA/cm2 一定で5分間通電する。通電することによりp型シリコン基板11は多孔質化されるが、p型シリコン基板11にはマスク14が施されているので、細孔12孔壁のみに厚さ約8μmの多孔質層15を形成できる。このような多孔質層15は単位体積あたりの表面積が非常に大きいので、高い電気抵抗率を有すると共に、反応性に富んでいる。
【0014】
次いで、酸化工程において、多孔質層15を酸化して絶縁層16を形成する。この酸化工程では、上述した多孔質化工程で使用した処理装置25において、反応容器22内の電解液21を、5重量%のシュウ酸水溶液に入れ替え、p型シリコン基板12を陽極、白金板23を陰極として、室温下、電流密度50mA/cm2 で定電流を流して多孔質層15を酸化する。
【0015】
次いで、貫通工程において、図1(e)に示すように、p型シリコン基板11に積層されたアルミニウム膜13およびマスク14を剥離し、さらに研磨することにより、細孔12をp型シリコン基板表裏面間で貫通させる。
次いで、金属充填工程において、図1(f)に示すように、細孔12に導電性物質17であるインジウムを溶融金属吸引法により充填して、貫通電極18を得ることができる。
【0016】
上述したp型シリコン基板11はマスクを施した後に、多孔質形成工程において、細孔12孔壁のみに多孔質層15を形成させたが、p型シリコン基板11にマスク14を施さない場合には、多孔質形成工程において、p型シリコン基板11の構造上、細孔12孔壁以外のp型シリコン基板11表面にも多孔質層が形成されることがある。なお、細孔12孔壁以外のp型シリコン基板11表面にも多孔質層が形成されても、本発明の効果を著しく阻害することはない。
上述した多孔質形成工程では、電解液を50重量%のフッ化水素水溶液とエタノールとを2:1で混合したものを用い、電流密度を50mA/cm2 、反応時間を5分としたが、これらの条件は形成する細孔の大きさや数、目標とする多孔質層の厚さなどに応じて、適宜変更することができる。ただし、電流密度については、200mA/cm2 を超えると、多孔質化できないことがあるので、200mA/cm2 以下であることが好ましい。
【0017】
また、上述した酸化工程では、5重量%のシュウ酸水溶液を使用したが、リン酸、硝酸、硫酸、王水等の酸水溶液を使用することもできる。また、電流密度を50mA/cm2 としたが、適宜変更することができる。
【0018】
上述した第一実施形態にあっては、細孔形成工程をDRIE法によって行い、微細な加工を施すことができるので、p型シリコン基板11に効率的に細孔12を形成することができる。また、多孔質層形成工程において、細孔12孔壁表面に多孔質化した多孔質層15を形成させて、孔壁表面の反応性を高めた後、酸化工程において、室温下、シュウ酸により多孔質層15を酸化して絶縁層16を形成するので、熱酸化のように高温にする必要が無く、酸化に要するエネルギー量を削減でき、酸化のための装置も安価となる。また、酸化に要する時間も短縮され、生産性が向上する。このような結果、貫通電極18のコストを下げることができる。
【0019】
なお、上述した第一実施形態では、細孔形成工程をDRIE法によって行ったが、本発明はこれに限定されず、使用するシリコン基板の厚さや形成する細孔の大きさに応じて、水酸化カリウム水溶液等による異方性エッチング法、レーザ加工法、マイクロドリル加工法等の機械加工法などを行うこともできる。
また、上述した第一実施形態では、金属充填工程を溶融金属充填法により行ったが、本発明はこれに限定されず、充填する細孔の直径や深さに応じてスパッタ法、めっき法、スクリーン印刷法等により行うことができる。
【0020】
また、上述した第一実施形態では、p型シリコン基板11を用いたが、n型シリコン基板を用いてもよい。n型シリコン基板の面方位については特に制限されないが、細孔形成工程を光励起電解研磨法で行う場合には、面方位が(100)であることが好ましい。また、多孔質層の形成には、シリコン基板中のホール(正孔)が関与しているため、n型シリコン基板を用いた場合には、少数キャリアであるホールを生成するために、基板に光照射する必要がある。
【0021】
(第二実施形態)
次に、本発明に係る第二実施形態の貫通電極の製造方法について図3および図4を参照しながら説明する。本実施形態の貫通電極の製造方法は、半導体基板としてn型シリコン基板を用い、光励起電解研磨法によって細孔を形成し、細孔形成工程と多孔質層形成工程と酸化工程とを同一の処理装置を用いて連続して行うことを特徴としている。
なお、図3は、本実施形態の貫通電極の製造方法を工程順に示し、半導体基板を細孔の延在方向に切断したときの断面図であり、図4は、本実施形態において使用される処理装置の概略を模式的に示す図である。
【0022】
本実施形態の製造方法では、まず、細孔形成工程において、図3(a)に示すように、半導体基板41であるn型シリコン基板(以下、本実施形態では、半導体基板41をn型シリコン基板41と称する)に細孔42を形成する。その際、n型シリコン基板41としては、裏面にパターニングが施された導電性膜43であるアルミニウム膜43(以下、本実施形態では、導電性膜43をアルミニウム膜43と称する)を有し、面方位が(100)、厚さが300μmのものを使用する。
なお、このn型シリコン基板41には、細孔を形成させようとする箇所にV字状の溝をあらかじめ形成しておく。また、アルミニウム膜43をパターニングする理由は、n型シリコン基板にホールを生成させるために、後述するようにn型シリコン基板の裏面から基板に光照射するが、その際、n型シリコン基板に直接光を照射するためである。
細孔形成工程では、図4に示すような、2.5重量%のフッ化水素水溶液の電解液51が満たされた反応容器52と、反応容器52内部に設けられた白金板53と、定電流電源54と、n型シリコン基板41の裏面から光を照射する光源55とを有する処理装置56を使用する。この処理装置56にn型シリコン基板41を取り付け、n型シリコン基板41の裏面側から、V字状溝に対応する部分に光源55により光を照射しながら、n型シリコン基板41を陽極、白金板53を陰極として、定電流を流す。このようにして、V字状の溝先端を選択的にエッチングして直径約100μmの細孔42を形成する。
【0023】
次いで、多孔質層形成工程において、図3(b)に示すように、細孔42が形成されたn型シリコン基板41の細孔42の孔壁を多孔質化して多孔質層44を形成させる。この多孔質層形成工程では、細孔形成工程後、n型シリコン基板41を取り外さずに上述した処理装置56を使用する。すなわち、n型シリコン基板41を処理装置56に取り付けたまま、細孔形成工程において使用した反応容器52内の電解液51を、50重量%のフッ化水素溶液とエタノールとを2:1で混合した溶液に入れ替え、次いで、n型シリコン基板41を陽極、白金板53を陰極として、電流密度50mA/cm2 で5分間通電して、厚さ約8μmの細孔42の孔壁表面に多孔質層44を形成させる。
【0024】
次いで、酸化工程において、多孔質層44を酸化する。この酸化工程においても、多孔質層形成工程後、n型シリコン基板を取り外さずに上述した処理装置56を使用する。すなわち、n型シリコン基板を処理装置56に取り付けたまま、多孔質層形成工程において使用した反応容器52内の50重量%のフッ化水素溶液とエタノールとを2:1で混合した溶液を、5重量%のシュウ酸水溶液に入れ替え、次いで、n型シリコン基板41を陽極、白金板53を陰極として、室温下、電流密度50mA/cm2 で定電流を流して多孔質層44を酸化する。
このようにして、細孔形成工程と多孔質層形成工程と酸化工程とを同一の処理装置で連続的に行う。
【0025】
次いで、貫通工程において、図3(c)に示すように、n型シリコン基板41裏面のアルミニウム膜43を剥離し、さらに研磨することにより、n型シリコン基板41の表裏を貫通する。
次いで、金属充填工程において、図3(d)に示すように、形成した細孔46に導電性物質47であるインジウムを溶融金属吸引法により充填して、貫通電極48を得ることができる。
【0026】
上述した第二実施形態にあっては、n型シリコン基板の細孔形成工程を光励起電解研磨法で行うので、細孔形成工程と、多孔質層形成工程ならびに酸化工程とにおける装置構成およびプロセスが類似する。そのため、細孔形成工程と多孔質層形成工程と酸化工程とを同一の処理装置で連続して行うことができ、各工程間の時間を短縮できる。その結果、貫通電極の製造時間を短縮することができ、結果的に生産性を向上させることができる。
【0027】
【発明の効果】
本発明の貫通電極の製造方法によれば、多孔質層を酸化することにより低温かつ短時間に酸化して絶縁膜を形成できる。そのため、酸化のためのエネルギー量が削減される。また、高温に耐えうる設備を必要としないので製造設備が安価である。さらに、処理時間が短縮されるため、生産性が向上する。これらの結果として、貫通電極のコストを下げることができる。
また、酸化工程では、前記多孔質層を酸溶液で酸化すると、多孔質層を室温で酸化できるので、酸化のためのエネルギー量をさらに削減できる。
また、多孔質層を酸溶液で酸化する場合において、酸溶液が、シュウ酸、リン酸、硝酸、硫酸、王水のうちから選ばれる少なくとも1種類であると、酸化工程の生産性が向上する上に、貫通電極のコストをさらに下げることができる。
また、前細孔を、Deep-Reactive Ion Etching法、溶液による異方性エッチング法、レーザ加工法、マイクロドリル加工法のうちの少なくとも1つで穿孔すると、目的とする細孔を半導体基板に効率的に形成することができる。
また、半導体基板としてn型シリコン基板を用い、細孔形成工程を光励起電解研磨法で行い、細孔形成工程と多孔質層形成工程と酸化工程とを同一の処理装置を用いて連続的に行うと、貫通電極の製造時間を短縮することができ、結果的にさらに生産性を向上させることができる。
また、本発明の貫通電極は、上述した貫通電極の製造方法で得られたことを特徴としているので、効率的に生産され、コストを低くできる。
【図面の簡単な説明】
【図1】 本発明に係る第一実施形態の貫通電極の製造方法を工程順に示す断面図である。
【図2】 第一実施形態の貫通電極の製造方法において使用される処理装置を示す模式図である。
【図3】 本発明に係る第二実施形態の貫通電極の製造方法を工程順に示す断面図である。
【図4】 第二実施形態の貫通電極の製造方法において使用される処理装置を示す模式図である。
【図5】 従来の貫通電極の製造方法を工程順に示す断面図である。
【符号の説明】
11,41…半導体基板(p型シリコン基板、n型シリコン基板)、12,42…細孔、13,43…導電性膜(アルミニウム膜)、15,44…多孔質層、16,45…絶縁層、17,47…導電性物質、25,56…処理装置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a through electrode used for electrical wiring when, for example, silicon IC chips are stacked and mounted at high density, and a manufacturing method thereof.
[0002]
[Prior art]
A through electrode may be used for high-density mounting of silicon IC chips and various devices such as electronic devices and optical devices. For example, as shown in FIG. 5C, the through electrode has an insulating layer 63 formed on a hole wall of a pore formed in a semiconductor substrate 61 such as a silicon substrate and penetrating the semiconductor substrate. The hole is filled with a conductive material 64 such as metal.
In the manufacturing method for manufacturing the through electrode, first, as shown in FIG. 5A, a pore forming step for forming a pore 62 penetrating the semiconductor substrate 61 is performed on the semiconductor substrate 61. As a method for forming the pore 62, a DRIE (Deep-Reactive Ion Etching) method represented by ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching), an anisotropic etching method using a KOH solution, etc., a micro drill And the like, and the machining method by photoexcited electrolytic polishing.
Next, in the oxidation step, as shown in FIG. 5B, the silicon substrate is heat-treated in an oxidizing atmosphere and thermally oxidized to form an insulating layer 63 made of a silicon oxide film on the surface of the silicon substrate 61.
Next, in the metal filling step, as shown in FIG. 5C, the pores are filled with a conductive material 64 such as metal by sputtering, plating, screen printing, or the like. In this way, a through electrode can be obtained.
[0003]
[Problems to be solved by the invention]
However, in the conventional through electrode manufacturing method described above, the thermal oxidation in the oxidation step has to be performed at a high temperature of about 1000 ° C. For this reason, not only the amount of energy required to maintain a high temperature state is increased, but also the equipment required for the processing conditions is expensive. Furthermore, the time required for the oxidation treatment was long, and the productivity of through electrode manufacturing was low. As a result, the cost of the through electrode has been increased.
The present invention has been made in view of the above circumstances, and provides a through electrode manufacturing method and a through electrode that can be subjected to an oxidation treatment at a low temperature in a short time when forming an insulating layer on the pore wall surface. The purpose is to provide.
[0004]
[Means for Solving the Problems]
The inventors of the present invention have found that an insulating film can be formed without oxidizing a semiconductor substrate after it has been made porous without performing a thermal oxidation treatment exposed to a high temperature for a long time.
That is, the through electrode manufacturing method of the present invention includes at least a porous layer forming step of forming a porous layer by making a pore wall surface of pores formed in a direction perpendicular to a main surface of a semiconductor substrate. A through electrode manufacturing method comprising: an oxidation step of oxidizing the porous layer to form an insulating layer; and a metal filling step of filling the pores with a conductive material, further comprising the porous layer forming step Before forming a conductive film on a surface of the semiconductor substrate opposite to the pore forming surface, and in the porous layer forming step, the semiconductor film is used as an electrode for the semiconductor. By energizing the substrate, the pore wall surface of the pores is made porous , and before the metal filling step, the conductive film is peeled off and the semiconductor substrate is polished, Penetration work that penetrates the pore between both sides It is characterized by having a.
[0005]
The method for producing a through electrode of the present invention includes a porous layer forming step and an oxidizing step, and after forming a porous layer on the pore wall surface of the pores formed in the pore forming step, the porous layer is formed. By oxidizing the layer, the porous layer can be oxidized at a low temperature and in a short time without performing thermal oxidation treatment that is exposed to a high temperature of about 1000 ° C. for a long time, and an insulating film can be formed. For this reason, the amount of energy required for oxidation is reduced, and equipment that can withstand high temperatures is not required, so that manufacturing equipment is inexpensive. Further, since the processing time is shortened, productivity is improved. As a result of these, the cost of the through electrode can be reduced.
[0006]
Also, in the manufacturing method of the through electrode of the present invention, in the oxidation step, preferably to oxidize the porous layer with an acid solution. In the oxidation step, when the porous layer is oxidized with an acid solution, the porous layer can be oxidized at room temperature, so that the amount of energy for oxidation can be further reduced.
[0007]
In the case where the porous layer is oxidized with an acid solution, the acid solution is preferably at least one selected from oxalic acid, phosphoric acid, nitric acid, sulfuric acid, and aqua regia. When the acid solution is at least one selected from oxalic acid, phosphoric acid, nitric acid, sulfuric acid, and aqua regia, the porous layer can be oxidized quickly, so that the productivity of the oxidation process is improved. As a result, productivity of through electrode manufacturing is improved. Moreover, since oxalic acid, phosphoric acid, nitric acid, sulfuric acid, and aqua regia are readily available and cheap in price, as a result, the cost of the through electrode can be further reduced.
[0008]
The pores are preferably perforated by at least one of a deep-reactive ion etching method, an anisotropic etching method using a solution, a laser processing method, and a micro drilling method. If the pore forming step is performed by at least one of the deep-reactive ion etching method, the anisotropic etching method using a solution, the laser processing method, and the microdrill processing method, fine processing is easy. Can be efficiently formed in the semiconductor substrate.
[0009]
In addition, when an n-type silicon substrate is used as the semiconductor substrate and the pore forming step is performed by a photoexcited electropolishing method, the pore forming step, the porous layer forming step, and the oxidation step include an apparatus configuration and Since the reaction processes are similar, the pore formation step, the porous layer formation step, and the oxidation step can be performed continuously using the same processing apparatus. When the pore forming step, the porous layer forming step, and the oxidation step are continuously performed using the same processing apparatus, a continuous process can be established and the time between each step can be shortened. The manufacturing time of the electrode can be shortened, and as a result, productivity can be improved.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
The manufacturing method of the penetration electrode of 1st embodiment which concerns on this invention is demonstrated referring FIG. 1 and FIG. The through electrode manufacturing method of the present embodiment is characterized in that a p-type silicon substrate is used as a semiconductor substrate and pores are formed by DRIE.
FIG. 1 shows the method of manufacturing the through electrode according to this embodiment in the order of steps, and is a cross-sectional view when the semiconductor substrate is cut in the extending direction of the pores. FIG. 2 is used in this embodiment. It is a figure which shows the outline of a processing apparatus typically.
[0012]
In the manufacturing method of the present embodiment, first, in the pore forming step, as shown in FIG. 1A, a p-type silicon substrate (hereinafter referred to as the semiconductor substrate 11 in the present embodiment) which is a semiconductor substrate 11 having a thickness of 300 μm. Is referred to as a p-type silicon substrate 11), and pores 12 having a diameter of 100 μm and a depth of 250 μm are formed by the DRIE method.
Next, as shown in FIG. 1B, an aluminum film (hereinafter referred to as the conductive film 13 in the present embodiment) is formed on the opposite surface where the pores 12 are formed. Called). Here, the main surface is a surface having the widest area, and is a surface that becomes a front or back surface when a semiconductor substrate is usually used.
Next, as shown in FIG. 1C, a mask 14 made of a metal thin film is applied to the surface of the p-type silicon substrate 11 other than the surfaces of the pores 12.
[0013]
Next, in the porous layer forming step, as shown in FIG. 1 (d), the porous wall 15 is formed by making the pore wall surfaces of the pores 12 of the p-type silicon substrate 11 porous. When making the pore wall surface of the pores 12 porous, as shown in FIG. 2, a reaction vessel 22 filled with an electrolytic solution 21, a platinum plate 23 provided inside the reaction vessel 22, A processing device 25 having a constant current power supply 24 is used. The p-type silicon substrate 11 is attached to the processing device 25 at a position facing the platinum plate 23, and the platinum plate 23 and the p-type silicon substrate 11 are connected via a constant current power supply 24. The electrolyte solution 21 is a mixture of 50% by weight hydrogen fluoride aqueous solution and ethanol in a ratio of 2: 1.
Then, the p-type silicon substrate 11 is used as an anode and the platinum plate 23 is used as a cathode, and current is supplied for 5 minutes at a constant current density of 50 mA / cm2. The p-type silicon substrate 11 is made porous by energization. However, since the p-type silicon substrate 11 is provided with a mask 14, a porous layer 15 having a thickness of about 8 μm is formed only on the pore 12 hole wall. Can be formed. Since the porous layer 15 has a very large surface area per unit volume, it has a high electrical resistivity and is highly reactive.
[0014]
Next, in the oxidation step, the porous layer 15 is oxidized to form the insulating layer 16. In this oxidation step, the electrolytic solution 21 in the reaction vessel 22 is replaced with a 5 wt% oxalic acid aqueous solution in the processing apparatus 25 used in the above-described porous step, the p-type silicon substrate 12 is used as the anode, and the platinum plate 23. As a cathode, the porous layer 15 is oxidized by flowing a constant current at a current density of 50 mA / cm 2 at room temperature.
[0015]
Next, in the penetration step, as shown in FIG. 1E, the aluminum film 13 and the mask 14 laminated on the p-type silicon substrate 11 are peeled off and further polished, whereby the pores 12 are formed on the p-type silicon substrate surface. Penetration between backsides.
Next, in the metal filling step, as shown in FIG. 1 (f), the through-hole electrode 18 can be obtained by filling the pores 12 with indium as the conductive material 17 by a molten metal suction method.
[0016]
After the p-type silicon substrate 11 is masked, the porous layer 15 is formed only on the walls of the pores 12 in the porous forming step, but the mask 14 is not applied to the p-type silicon substrate 11. In the porous forming step, a porous layer may be formed on the surface of the p-type silicon substrate 11 other than the pore 12 hole wall due to the structure of the p-type silicon substrate 11. In addition, even if a porous layer is formed on the surface of the p-type silicon substrate 11 other than the pore 12 hole wall, the effect of the present invention is not significantly impaired.
In the porous formation process described above, an electrolytic solution obtained by mixing a 50% by weight hydrogen fluoride aqueous solution and ethanol in a ratio of 2: 1 was used. The current density was 50 mA / cm 2 and the reaction time was 5 minutes. These conditions can be appropriately changed according to the size and number of pores to be formed, the target thickness of the porous layer, and the like. However, if the current density exceeds 200 mA / cm 2, it may not be possible to make it porous, and therefore it is preferably 200 mA / cm 2 or less.
[0017]
In the oxidation step described above, a 5% by weight oxalic acid aqueous solution was used, but an acid aqueous solution such as phosphoric acid, nitric acid, sulfuric acid, aqua regia, etc. can also be used. Further, although the current density is 50 mA / cm 2, it can be changed as appropriate.
[0018]
In the first embodiment described above, since the pore forming step can be performed by the DRIE method and fine processing can be performed, the pores 12 can be efficiently formed in the p-type silicon substrate 11. Further, in the porous layer forming step, the porous layer 15 made porous is formed on the surface of the pore wall 12 to enhance the reactivity of the surface of the pore wall, and then in the oxidation step, oxalic acid is used at room temperature. Since the insulating layer 16 is formed by oxidizing the porous layer 15, it is not necessary to use a high temperature as in the case of thermal oxidation, the amount of energy required for the oxidation can be reduced, and the apparatus for oxidation is also inexpensive. In addition, the time required for oxidation is shortened and productivity is improved. As a result, the cost of the through electrode 18 can be reduced.
[0019]
In the first embodiment described above, the pore forming step is performed by the DRIE method. However, the present invention is not limited to this, and depending on the thickness of the silicon substrate to be used and the size of the pore to be formed, An anisotropic etching method using a potassium oxide aqueous solution or the like, a laser processing method, a machining method such as a micro drilling method, or the like can also be performed.
Further, in the first embodiment described above, the metal filling step is performed by a molten metal filling method, but the present invention is not limited to this, and a sputtering method, a plating method, It can be performed by a screen printing method or the like.
[0020]
In the first embodiment described above, the p-type silicon substrate 11 is used, but an n-type silicon substrate may be used. The surface orientation of the n-type silicon substrate is not particularly limited, but when the pore forming step is performed by a photoexcited electrolytic polishing method, the surface orientation is preferably (100). In addition, since the formation of the porous layer involves holes (holes) in the silicon substrate, when an n-type silicon substrate is used, in order to generate holes that are minority carriers, It is necessary to irradiate light.
[0021]
(Second embodiment)
Next, a through electrode manufacturing method according to a second embodiment of the present invention will be described with reference to FIGS. The through electrode manufacturing method of the present embodiment uses an n-type silicon substrate as a semiconductor substrate, forms pores by a photoexcited electrolytic polishing method, and performs the same processing for the pore formation step, the porous layer formation step, and the oxidation step. It is characterized by being continuously performed using an apparatus.
FIG. 3 shows the method of manufacturing the through electrode according to this embodiment in the order of steps, and is a cross-sectional view when the semiconductor substrate is cut in the direction in which the pores extend. FIG. 4 is used in this embodiment. It is a figure which shows the outline of a processing apparatus typically.
[0022]
In the manufacturing method of the present embodiment, first, in the pore forming step, as shown in FIG. 3A, an n-type silicon substrate which is the semiconductor substrate 41 (hereinafter, in the present embodiment, the semiconductor substrate 41 is made of n-type silicon). The pores 42 are formed in the substrate 41). At this time, the n-type silicon substrate 41 has an aluminum film 43 (hereinafter referred to as the aluminum film 43 in the present embodiment), which is a conductive film 43 patterned on the back surface. The surface orientation is (100) and the thickness is 300 μm.
In this n-type silicon substrate 41, a V-shaped groove is previously formed at a position where a pore is to be formed. The reason for patterning the aluminum film 43 is to irradiate the substrate with light from the back surface of the n-type silicon substrate, as will be described later, in order to generate holes in the n-type silicon substrate. This is for irradiating light.
In the pore forming step, as shown in FIG. 4, a reaction vessel 52 filled with a 2.5 wt% aqueous solution of hydrogen fluoride 51, a platinum plate 53 provided inside the reaction vessel 52, A processing apparatus 56 having a current power source 54 and a light source 55 that emits light from the back surface of the n-type silicon substrate 41 is used. The n-type silicon substrate 41 is attached to the processing device 56, and the light source 55 emits light from the back surface side of the n-type silicon substrate 41 to the portion corresponding to the V-shaped groove, while the n-type silicon substrate 41 is the anode, platinum A constant current is passed using the plate 53 as a cathode. In this way, the V-shaped groove tips are selectively etched to form pores 42 having a diameter of about 100 μm.
[0023]
Next, in the porous layer forming step, as shown in FIG. 3B, the pore walls of the pores 42 of the n-type silicon substrate 41 in which the pores 42 are formed are made porous to form a porous layer 44. . In this porous layer forming step, the processing apparatus 56 described above is used without removing the n-type silicon substrate 41 after the pore forming step. That is, with the n-type silicon substrate 41 attached to the processing device 56, the electrolytic solution 51 in the reaction vessel 52 used in the pore forming step was mixed with a 50% by weight hydrogen fluoride solution and ethanol in a ratio of 2: 1. Next, the n-type silicon substrate 41 is used as an anode and the platinum plate 53 is used as a cathode, and a current density of 50 mA / cm 2 is applied for 5 minutes to form a porous layer on the pore wall surface of the pores 42 having a thickness of about 8 μm. 44 is formed.
[0024]
Next, in the oxidation step, the porous layer 44 is oxidized. Also in this oxidation process, after the porous layer forming process, the processing apparatus 56 described above is used without removing the n-type silicon substrate. That is, with the n-type silicon substrate attached to the processing apparatus 56, a solution obtained by mixing 50% by weight hydrogen fluoride solution and ethanol in the reaction vessel 52 used in the porous layer forming step in a ratio of 2: 1 is 5 Then, the porous layer 44 is oxidized by passing a constant current at a current density of 50 mA / cm 2 at room temperature using the n-type silicon substrate 41 as an anode and the platinum plate 53 as a cathode.
In this way, the pore forming step, the porous layer forming step, and the oxidation step are continuously performed by the same processing apparatus.
[0025]
Next, in the penetration step, as shown in FIG. 3C, the aluminum film 43 on the back surface of the n-type silicon substrate 41 is peeled off and further polished to penetrate the front and back of the n-type silicon substrate 41.
Next, in the metal filling step, as shown in FIG. 3 (d), the formed pores 46 are filled with indium, which is a conductive material 47, by a molten metal suction method, whereby the through electrode 48 can be obtained.
[0026]
In the second embodiment described above, since the pore formation step of the n-type silicon substrate is performed by the photoexcited electrolytic polishing method, the apparatus configuration and process in the pore formation step, the porous layer formation step, and the oxidation step are Similar. Therefore, the pore forming step, the porous layer forming step, and the oxidation step can be continuously performed by the same processing apparatus, and the time between the steps can be shortened. As a result, the manufacturing time of the through electrode can be shortened, and as a result, productivity can be improved.
[0027]
【The invention's effect】
According to the method for manufacturing a through electrode of the present invention, an insulating film can be formed by oxidizing a porous layer at a low temperature in a short time. Therefore, the amount of energy for oxidation is reduced. Also, since no equipment that can withstand high temperatures is required, the manufacturing equipment is inexpensive. Furthermore, since the processing time is shortened, productivity is improved. As a result of these, the cost of the through electrode can be reduced.
Further, in the oxidation step, when the porous layer is oxidized with an acid solution, the porous layer can be oxidized at room temperature, so that the amount of energy for oxidation can be further reduced.
Further, when the porous layer is oxidized with an acid solution, the productivity of the oxidation process is improved when the acid solution is at least one selected from oxalic acid, phosphoric acid, nitric acid, sulfuric acid, and aqua regia. In addition, the cost of the through electrode can be further reduced.
In addition, if the front pore is drilled by at least one of the deep-reactive ion etching method, anisotropic etching method using solution, laser processing method, and micro drilling method, the target pore is efficiently formed in the semiconductor substrate. Can be formed.
Further, an n-type silicon substrate is used as the semiconductor substrate, the pore forming step is performed by a photoexcited electrolytic polishing method, and the pore forming step, the porous layer forming step, and the oxidizing step are continuously performed using the same processing apparatus. And the manufacturing time of a penetration electrode can be shortened, and productivity can be improved further as a result.
Further, since the through electrode of the present invention is obtained by the above-described method for manufacturing a through electrode, it can be efficiently produced and the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a through electrode manufacturing method according to a first embodiment of the present invention in the order of steps.
FIG. 2 is a schematic view showing a processing apparatus used in the method for manufacturing a through electrode according to the first embodiment.
FIG. 3 is a cross-sectional view showing a through electrode manufacturing method according to a second embodiment of the present invention in the order of steps.
FIG. 4 is a schematic view showing a processing apparatus used in the method for manufacturing a through electrode according to the second embodiment.
FIG. 5 is a cross-sectional view showing a conventional through electrode manufacturing method in the order of steps.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11,41 ... Semiconductor substrate (p-type silicon substrate, n-type silicon substrate), 12, 42 ... pore, 13, 43 ... conductive film (aluminum film), 15, 44 ... porous layer, 16, 45 ... insulation Layer, 17, 47 ... conductive material, 25, 56 ... processing equipment

Claims (5)

少なくとも、半導体基板(11,41)の主面に対し垂直方向に形成された細孔(12,42)の孔壁表面を多孔質化して多孔質層(15,44)を形成する多孔質層形成工程と、前記多孔質層を酸化して絶縁層(16,45)を形成する酸化工程と、前記細孔に導電性物質(17,47)を充填する金属充填工程とを有する貫通電極の製造方法であって、
さらに前記多孔質層形成工程の前に、前記半導体基板の前記細孔形成面に対して反対側の面に、導電性膜を形成する工程を有し、
前記多孔質層形成工程において、前記導電性膜を電極として前記半導体基板に通電することにより、前記細孔の孔壁表面を多孔質化し、
さらに前記金属充填工程の前に、前記導電性膜を剥離し、前記半導体基板を研磨することにより、前記半導体基板の両面間で前記細孔を貫通させる貫通工程を有することを特徴とする貫通電極の製造方法。
At least a porous layer that forms a porous layer (15, 44) by making the pore wall surfaces of the pores (12, 42) formed in a direction perpendicular to the main surface of the semiconductor substrate (11, 41) porous. A through electrode having a forming step, an oxidation step of oxidizing the porous layer to form an insulating layer (16, 45), and a metal filling step of filling the pores with a conductive substance (17, 47) A manufacturing method comprising:
Furthermore, before the porous layer forming step, it has a step of forming a conductive film on the surface opposite to the pore forming surface of the semiconductor substrate,
In the porous layer forming step, by energizing the semiconductor substrate using the conductive film as an electrode, the pore wall surface of the pore is made porous ,
Furthermore, before the metal filling step, the through electrode has a penetrating step of penetrating the pores between both surfaces of the semiconductor substrate by peeling the conductive film and polishing the semiconductor substrate Manufacturing method.
前記酸化工程では、前記多孔質層を酸溶液で酸化することを特徴とする請求項に記載の貫通電極の製造方法。Wherein in the oxidation step, the manufacturing method of the through electrode according to claim 1, characterized by oxidizing the porous layer with an acid solution. 前記酸溶液は、シュウ酸、リン酸、硝酸、硫酸、王水のうちから選ばれる少なくとも1種類であることを特徴とする請求項に記載の貫通電極の製造方法。The method for producing a through electrode according to claim 2 , wherein the acid solution is at least one selected from oxalic acid, phosphoric acid, nitric acid, sulfuric acid, and aqua regia. 前記細孔は、Deep-Reactive Ion Etching法、溶液による異方性エッチング法、レーザ加工法、マイクロドリル加工法のうちの少なくとも1つで穿孔されたことを特徴とする請求項1〜のいずれかに記載の貫通電極の製造方法。The pores, Deep-Reactive Ion Etching method, an anisotropic etching method using the solution, a laser processing method, one of the claims 1-3, characterized in that it is perforated with at least one of the micro-drilling method A method for producing a through electrode according to claim 1. 前記半導体基板としてn型シリコン基板を用い、前記細孔形成工程を光励起電解研磨法で行い、前記細孔形成工程と前記多孔質層形成工程と前記酸化工程とを同一の処理装置(25,56)を用いて連続的に行うことを特徴とする請求項1〜のいずれかに記載の貫通電極の製造方法。An n-type silicon substrate is used as the semiconductor substrate, the pore formation step is performed by a photoexcited electropolishing method, and the pore formation step, the porous layer formation step, and the oxidation step are performed in the same processing apparatus (25, 56). method for producing a through electrode according to any one of claims 1 to 3, wherein the continuously be carried out using).
JP2001276638A 2001-09-12 2001-09-12 Manufacturing method of through electrode Expired - Fee Related JP4717290B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001276638A JP4717290B2 (en) 2001-09-12 2001-09-12 Manufacturing method of through electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001276638A JP4717290B2 (en) 2001-09-12 2001-09-12 Manufacturing method of through electrode

Publications (2)

Publication Number Publication Date
JP2003086591A JP2003086591A (en) 2003-03-20
JP4717290B2 true JP4717290B2 (en) 2011-07-06

Family

ID=19101304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001276638A Expired - Fee Related JP4717290B2 (en) 2001-09-12 2001-09-12 Manufacturing method of through electrode

Country Status (1)

Country Link
JP (1) JP4717290B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373747B (en) * 2004-03-16 2011-06-29 株式会社藤仓 Device with through-hole interconnection and method for manufacturing the same
JP4567503B2 (en) * 2004-03-26 2010-10-20 独立行政法人科学技術振興機構 Method for forming oxide film, semiconductor device, method for manufacturing semiconductor device, method for oxidizing SiC substrate, SiC-MOS type semiconductor device using the same, and SiC-MOS type integrated circuit using the same
JP4783906B2 (en) 2004-11-30 2011-09-28 国立大学法人九州工業大学 Packaged stacked semiconductor device and manufacturing method thereof
DE102006018027A1 (en) * 2006-04-19 2007-10-25 Robert Bosch Gmbh Micromechanical component with Waferdurchkontaktierung and corresponding manufacturing method
JP4963912B2 (en) * 2006-09-20 2012-06-27 モレックス インコーポレイテド Integrated electrical array connector
JP2009246189A (en) * 2008-03-31 2009-10-22 Citizen Finetech Miyota Co Ltd Method of manufacturing semiconductor substrate, semiconductor substrate, and piezoelectric device using semiconductor substrate
EP2272087B1 (en) * 2008-05-02 2018-04-04 IMEC vzw Method for providing oxide layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036826A (en) * 1989-06-02 1991-01-14 Fuji Electric Co Ltd Method for forming oxide film of silicon wafer
JPH04356956A (en) * 1991-06-03 1992-12-10 Sharp Corp Semiconductor device and its manufacture
JPH0563075A (en) * 1991-09-02 1993-03-12 Yokogawa Electric Corp Manufacture of porous semiconductor layer
JPH07104331A (en) * 1993-09-29 1995-04-21 Nippon Steel Corp Photorefractive crystal
JPH10256227A (en) * 1997-03-11 1998-09-25 Fujikura Ltd Formation of through-hole silicon substrate
JPH11251316A (en) * 1998-03-02 1999-09-17 Toshiba Corp Manufacture of multi-chip semiconductor device
JPH11268281A (en) * 1998-03-19 1999-10-05 Seiko Epson Corp Fabrication of nozzle plate and method for machining silicon substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036826A (en) * 1989-06-02 1991-01-14 Fuji Electric Co Ltd Method for forming oxide film of silicon wafer
JPH04356956A (en) * 1991-06-03 1992-12-10 Sharp Corp Semiconductor device and its manufacture
JPH0563075A (en) * 1991-09-02 1993-03-12 Yokogawa Electric Corp Manufacture of porous semiconductor layer
JPH07104331A (en) * 1993-09-29 1995-04-21 Nippon Steel Corp Photorefractive crystal
JPH10256227A (en) * 1997-03-11 1998-09-25 Fujikura Ltd Formation of through-hole silicon substrate
JPH11251316A (en) * 1998-03-02 1999-09-17 Toshiba Corp Manufacture of multi-chip semiconductor device
JPH11268281A (en) * 1998-03-19 1999-10-05 Seiko Epson Corp Fabrication of nozzle plate and method for machining silicon substrate

Also Published As

Publication number Publication date
JP2003086591A (en) 2003-03-20

Similar Documents

Publication Publication Date Title
TWI294160B (en) Method of plugging through-holes in silicon substrate
Datta et al. Application of chemical and electrochemical micromachining in the electronics industry
TWI296432B (en) Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
CN101400213B (en) Method for manufacturing printed wiring board and electrolytic etching solution for use in the manufacturing method
JP2009506561A (en) Through-hole plating method for semiconductor wafer
CN101689482B (en) Method of providing patterned embedded conducive layer using laser aided etching of dielectric build-up layer
JP4717290B2 (en) Manufacturing method of through electrode
JP2006161124A (en) Method for forming penetration electrode
JP2009283431A (en) Microstructural body and method of manufacturing the same
JP4199206B2 (en) Manufacturing method of semiconductor device
JPH0793499B2 (en) Hole drilling method using laser
CN103596373A (en) Integrated circuit plate manufacturing method based on copper nitride film
JP2556282B2 (en) Method for manufacturing printed wiring board
JP4756708B2 (en) Workpiece processing method, wiring forming method, and semiconductor substrate manufacturing method
JP6028969B2 (en) Method for forming holes in crystal substrate, and functional device having wiring and piping in crystal substrate
JP4915858B2 (en) Wiring forming method and semiconductor substrate manufacturing method
JP4082776B2 (en) Method for manufacturing printed wiring board
JPH03182081A (en) Manufacture of member for electric connection
JP5446514B2 (en) Wiring board manufacturing method
TW200803659A (en) Manufacturing method of circuit board
JP2006287085A (en) Method for manufacturing wiring substrate
JPH0689891A (en) Method of processing porous silicon layer
JP2000031638A (en) Formation of conductive through-hole in diamond plate, and the diamond plate
Illyefalvi-Vitéz et al. Recent advancements in MCM-L imaging and via generation by laser direct writing
JP4050163B2 (en) Manufacturing method of substrate with through electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees