JP4714543B2 - 伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機 - Google Patents

Description

本発明は、伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機に関し、地上デジタルテレビジョン放送の伝送制御信号を受信する伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機に関する。

現在、地上デジタル放送の伝送方法として、ＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）と呼ばれるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕ１ｔｉｐ１ｅｘｉｎｇ）伝送方式が実用化されている。

図１は、従来の緊急警報放送を受信するアナログテレビジョン放送受信機の一例のブロック図を示す。受信アンテナ１から出力されるアンテナ受信信号は、アナログテレビジョン放送チューナ２に入力される。アナログテレビジョン放送チューナ２の出力する映像信号及び音声信号は受像機３に入力される。アナログテレビジョン放送チューナ２は電源４より給電線５を通じて給電される。

緊急警報放送を受信するためには、アナログテレビジョン放送チューナ２の復調系統が動作状態になっている必要がある。一方、受像機３は電源４から給電線６を通じスイッチ７を介して給電される。待機状態にある場合、受像機３の電源はスイッチ７によりオフの状態となっている。

アナログテレビジョン放送チューナ２が緊急警報放送用起動フラグを受信すると、アナログテレビジョン放送チューナ２からスイッチ７にスイッチオン信号８が出力されてスイッチ７がオンとなり、受像機３は給電されて動作状態となる。

アナログテレビジョン放送と同様に、地上デジタルテレビジョン放送において緊急警報放送による受信機起動を行うには、伝送制御信号の緊急警報放送用起動フラグが受信できるよう地上デジタルテレビジョン放送受信機の復調系統を通電状態で待機させておく必要がある。

図２は、地上デジタルテレビジョン放送受信機の復調系統の一例のブロック図を示す。受信アンテナで受信されたアンテナ受信信号はチャンネル選択部１０に供給され、指定されたチャンネルの信号が選択される。この信号はデジタル化されたのち直交復調部１１で直交復調されて同期再生部１２及びＦＦＴ部１３に供給される。

同期再生部１２はモード，ガードインターバル長に応じてＯＦＤＭシンボル同期及びＦＦＴサンプル周波数を再生する。ＦＦＴ部１３はＯＦＤＭシンボルの有効シンボル期間についてＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算を行う。フレーム抽出部１４ではＦＦＴ部１３の出力するＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ：伝送制御信号）信号からフレーム同期信号を抽出する。ＴＭＣＣ復号部１５ではＴＭＣＣ信号から緊急警報放送用起動フラグを含む各種制御情報を取り出す。

キャリア復調部１６ではＴＭＣＣ情報に応じてキャリア復調を行い、振幅及び位相情報を検出する。デマッピング部１７ではキャリア復調された情報からＱＰＳＫ，１６ＱＡＭ，６４ＱＡＭのデマッピングを行ってビット情報を抽出する。ＴＳ再生部１８ではトランスポートストリーム再生のための処理を行う。ＲＳ復号部１９では短縮化リードソロモン符号の復号を行い、ベースバンドのＭＰＥＧ−ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）が復号される。

なお、ＢＳテレビジョン放送に重畳されて放送される緊急警報放送を受信する緊急警報放送受信システムとして、例えば特許文献１に記載されたシステム等がある。
特開２００４−２３５９１号公報

従来の地上デジタルテレビジョン放送受信機では、指定されたチャンネルの信号を直交復調し、ＦＦＴ演算を行ったのちフレーム同期信号を抽出してＴＭＣＣ信号を取り出しており、ＴＭＣＣ信号（伝送制御信号）を取り出すための回路構成が複雑であるという問題があった。

ＩＳＤＢ−Ｔ信号のフォーマット（ＡＲＩＢ ＳＴＤ−Ｂ３１）によれば、ＴＭＣＣ信号は１セグメントの中に複数本存在し、モード３の１セグメント内には４本のＴＭＣＣキャリアが存在する。ＴＭＣＣキャリアが搬送する上方は、どのＴＭＣＣキャリアも同一となっている。このため、複数のＴＭＣＣキャリアを使って伝送制御信号を取り出せば、伝送制御信号の受信感度を向上させることができる。

例えば複数のＴＭＣＣキャリアから所定の周波数のＴＭＣＣキャリアを帯域フィルタで取り出し、このＴＭＣＣキャリアの直交検波を行い、直交検波出力を遅延検波して伝送制御信号を取り出すことが考えられるが、複数のＴＭＣＣキャリアから伝送制御信号を取り出す場合には、帯域フィルタ回路、直交検波回路、遅延検波回路それぞれが複数回路必要となり、回路構成が複雑になるという問題があった。

本発明は、上記の点に鑑みなされたもので、簡単な回路構成で伝送制御信号を受信することができる伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機を提供することを目的とする。

本発明は、地上デジタルテレビジョン放送の伝送制御信号キャリアを受信し、前記伝送制御信号キャリアから伝送制御信号を復調する伝送制御信号受信回路において、
２つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号を直交復調する直交復調回路と、
前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号を用いて前記直交復調回路の出力信号から前記２つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路と、
前記伝送制御信号キャリア受信回路で受信された前記２つの伝送制御信号キャリアの検波を行う検波回路を有することにより、
伝送制御信号受信回路を簡易な構成とすることができ、低消費電力化を図ることができる。

前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する直交成分をπ／２移相して前記直交復調回路が出力する同相成分と加算したのち、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号と乗算する。

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記２つの伝送制御信号キャリアが同極性でＤＢＰＳＫ変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号を乗算し、前記２つの伝送制御信号キャリアが逆極性でＤＢＰＳＫ変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記周波数信号をπ／２移相した信号を乗算する。

また、前記伝送制御信号受信回路において、前記直交復調回路は、
２つの伝送制御信号キャリアの中心周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列を受信信号に乗算する２つの乗算器と、
前記２つの乗算器の出力それぞれから低域成分を抽出する２つの低域フィルタと、
前記２つの低域フィルタの出力それぞれのダウンサンプルを行う２つのダウンサンプル回路を有することにより、回路構成を簡素化できる。

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで前記直交復調回路が出力する直交成分を１クロック遅延する遅延器と、
前記遅延器の出力を前記直交復調回路が出力する同相成分と加算する加算器と、
前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列を前記加算器の出力信号に乗算する２つの乗算器と、
前記２つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う２つの平均加算回路を有することにより、回路構成を簡素化できる。

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記２つの伝送制御信号キャリアが同極性でＤＢＰＳＫ変調されている場合、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで１，０，−１，０が繰り返す係数列を選択し、前記２つの伝送制御信号キャリアが逆極性でＤＢＰＳＫ変調されている場合、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで０，１，０，−１または０，−１，０，１が繰り返す係数列を選択する選択回路と、
前記直交復調回路が出力する同相成分、直交成分それぞれに前記選択回路からの係数列を乗算する２つの乗算器と、
前記２つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う２つの平均加算回路を有することにより、回路構成を簡素化できる。

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記直交復調回路が出力する同相成分と直交成分それぞれに、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された第１の周波数信号と、前記第１の周波数信号をπ／２移相した第２の周波数信号を乗算し、
前記検波回路は、前記同相成分と直交成分それぞれに前記第１の周波数信号と前記第２の周波数信号それぞれを乗算した信号のＤＢＰＳＫ遅延検波を行って前記２つの伝送制御信号キャリアそれぞれを検波し、各検波出力を加算する。

また、前記伝送制御信号受信回路において、前記直交復調回路は、
２つの伝送制御信号キャリアの中心周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列それぞれを受信信号に乗算する２つの乗算器と、
前記２つの乗算器の出力それぞれから低域成分を抽出する２つの低域フィルタと、
前記２つの低域フィルタの出力それぞれのダウンサンプルを行う２つのダウンサンプル回路を有し、
前記伝送制御信号キャリア受信回路は、
前記直交復調回路が出力する同相成分と直交成分それぞれに、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された第１の周波数信号と、前記第１の周波数信号をπ／２移相した第２の周波数信号を乗算する４つの乗算器と、
前記４つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う４つの平均加算回路を有することにより、回路構成を簡素化できる。

本発明の伝送制御信号受信機は、前記伝送制御信号受信回路と、
電源を供給する電源回路と、
前記電源回路からの電源を前記伝送制御信号受信回路に供給するスイッチ回路と、
前記電源回路から常時電源を供給され、前記伝送制御信号受信手段で検出された同期信号に基づいて同期保持を行う同期保持回路と、
前記電源回路から常時電源を供給され、前記伝送制御信号受信手段での同期信号の検出の有無に基づいて前記スイッチ回路のオン、オフ制御を行い前記伝送制御信号受信回路に間欠的に電源を供給する制御回路を有することにより、
伝送制御信号を受信するための待機電力を削減することができる。

前記伝送制御信号受信機において、前記制御回路は、前記伝送制御信号受信手段で同期信号が検出されている場合に前記伝送制御信号の受信タイミングでのみ前記スイッチ回路をオンするフレーム内間欠受信モードとし、前記伝送制御信号受信手段で同期信号が検出されていない場合に前記伝送制御信号の１フレームを超える期間だけ前記スイッチ回路をオンするフレーム外間欠受信モードとすることにより、
同期信号が検出されていない場合に同期信号を確実に検出でき、同期信号が検出されている場合に同期信号を確実に保持できる。

また、本発明は、前記伝送制御信号受信機を有する地上デジタルテレビジョン放送受信機であって、
前記伝送制御信号受信機が伝送制御信号中の緊急警報放送用起動フラグを検出した場合に、該検出結果に基づき地上デジタルテレビジョン放送受信機のチューナに電源を供給することにより、
地上デジタルテレビジョン放送受信機における待機電力を削減することができる。

本発明によれば、伝送制御信号を受信するための待機電力を削減することができる。

以下、図面を参照して本発明の実施形態について説明する。

図３は、ＴＭＣＣ受信回路２４の一実施形態のブロック図を示す。同図中、ＴＭＣＣ受信回路２４は、少なくとも、周波数変換回路４０と、ＡＤ変換回路４１と、直交復調回路４２と、ＴＭＣＣキャリア受信回路４４と、ＤＢＰＳＫ遅延検波回路４６と、判定回路４７と、ＴＭＣＣ同期検出回路４８と、ＥＷＳ検出回路４９から構成される。更に、必要に応じて、複素乗算回路４３と、適応位相制御回路４５から成るＡＦＣ回路を用いる。

アンテナで受信された受信信号であるＵＨＦ帯のＩＳＤＢ−Ｔ信号は周波数変換回路４０に供給されて中間周波信号に周波数変換される。中間周波信号はＡＤ変換回路４１でデジタル化されたのち直交復調回路４２で直交復調され、Ｉ信号（同相成分）及びＱ信号（直交成分）がＴＭＣＣキャリア受信回路４４に供給される。ＴＭＣＣキャリア受信回路４４はＴＭＣＣキャリアを復調してＤＢＰＳＫ遅延検波回路４６に供給する。

なお、適応位相制御回路４５はＴＭＣＣキャリア受信回路４４内の正弦波発振回路の周波数誤差を分離し、複素乗算回路４３は上記周波数誤差をうち消すように複素乗算を行う。

ＴＭＣＣキャリアはＤＢＰＳＫ遅延検波回路４６で遅延検波された後判定回路４７にて０または１の判定を行われＴＭＣＣ信号のビットストリームが得られる。このＴＭＣＣ信号はＴＭＣＣ同期検出回路４８及びＥＷＳ検出回路４９に供給される。

ＴＭＣＣ同期検出回路４８は、復調されたＴＭＣＣ信号と、既知のＴＭＣＣの差動復調基準１ビットと同期信号１６ビット及びセグメント形式識別３ビットの合計２０ビットのパターンとの一致検出を行って、両者が一致したとき復調されたＴＭＣＣ信号の先頭のタイミングでＴＭＣＣ同期信号を発生する。また、ＴＭＣＣ同期信号に基づいてＴＭＣＣ同期確立の有無を示すＴＭＣＣ同期確立情報を生成する。ＴＭＣＣ同期信号はＥＷＳ検出回路４９に供給される。

ＥＷＳ検出回路４９は、ＴＭＣＣ信号の第２６ビットの緊急警報放送用起動フラグの有無を監視して、緊急警報放送用起動フラグの値が「１：起動制御あり」であることを検出するとスイッチオン信号を出力する。

次に、２本のＴＭＣＣキャリアを用いた簡便な復調を行うＴＭＣＣ受信回路２４について説明する。

ＩＳＤＢ−Ｔ信号のフォーマット（ＡＲＩＢ ＳＴＤ−Ｂ３１）によれば、ＴＭＣＣ信号は１セグメントの中に複数本存在し、モード３の１セグメント内には４本のＴＭＣＣキャリアが存在する。本発明では、このうちの２本のＴＭＣＣキャリアを同時に復調する。

図４に、２本のＴＭＣＣキャリアの周波数の関係を示す。同図中、１本目のＴＭＣＣキャリア（ＴＭＣＣ−Ｎ）と２本目のＴＭＣＣキャリア（ＴＭＣＣ−Ｐ）の周波数間隔をΔｆとし、上記２本の２本のＴＭＣＣキャリア問の中央の周波数を中間周波数ｆ_ＩＦに設定する。

ここで、このように設定した２本のＴＭＣＣキャリアＴＭＣＣ−Ｎ，ＴＭＣＣ−Ｐの情報を復調することを考える。中間周波数ｆ_ＩＦに変換された２本のＴＭＣＣキャリアｒ（ｔ）を（１）式のように表記する。

ここで、角周波数Δω＝２πΔｆ、角中間周波数ω_ＩＦ＝２πｆ_ＩＦである。ＤＢＰＳＫ変調信号Ｚは複素数であり、ＴＭＣＣ信号のビット０の差動復調基準により０度と１８０度のＤＢＰＳＫ変調を受ける意味をもＺは併せ持っている。（１）式の右辺第１項の符号「±」は、ＡＲＩＢ ＳＴＤ−Ｂ３１の規格に基づき、２本ＴＭＣＣキャリアを選択するペアによっては、互いに逆位相のＤＢＰＳＫ変調となることを想定した符号である。

図５は、直交復調回路４２の一実施形態のブロック図を示す。同図中、端子６０には中間周波数ｆ_ＩＦに変換された２本のＴＭＣＣキャリアｒ（ｔ）が供給され、分配器６１で２分岐されて乗算器６２，６３に供給される。乗算器６２は上記信号ｒ（ｔ）に正弦波発振回路６４で発生した正弦波を乗算する。乗算器６２出力は低域フィルタ（ＬＰＦ）６６を通して同相成分（Ｉ信号）として出力される。

一方、乗算器６３は上記信号ｒ（ｔ）に正弦波発振回路６４で発生した正弦波をπ／２移相器６５でπ／２だけ移相した信号を乗算する。乗算器６３出力は低域フィルタ６７を通して直交成分（Ｑ信号）として出力される。

以下の説明では、このＴＭＣＣキャリアのＤＢＰＳＫ変調の極性について、ＴＭＣＣ−ＮとＴＭＣＣ−ＰとのＤＢＰＳＫ変調の極性が同相の同極性、ＴＭＣＣ−ＮとＴＭＣＣ−ＰとのＤＢＰＳＫ変調の極性が逆相の異極性それぞれに場合分けして記述する。

中間周波数ｆ_ＩＦに変換された２本のＴＭＣＣキャリアｒ（ｔ）に、周波数誤差δを含む正弦波発振回路６４の出力する正弦波ｃｏｓ（ω_ＩＦｔ＋δ）を乗算すると、乗算器６２の出力する同相成分ｒ＾_Ｉ（ｔ）は、加法定理から導かれる積を和に変換する公式から、次式のようになる。

更に、低域フィルタ６６で２ω_ＩＦを除去すると、同相成分ｒ＾_Ｉ（ｔ）は（２）式で表わされる。なお、ＬＰＦ［］は基本周波数ω_ＩＦの２倍の周波数成分を除去することを意味している。

また、同様にして、低域フィルタ６７の出力する直交成分ｒ＾_Ｑ（ｔ）は（３）式で表わされる。

図６は、ＴＭＣＣキャリア受信回路４４の第１実施形態のブロック図を示す。同図中、直交復調回路４２の出力する同相成分ｒ＾_Ｉ（ｔ）は加算器７１に供給され、直交成分ｒ＾_Ｑ（ｔ）はπ／２移相器７２でπ／２だけ移相されて加算器７１に供給される。加算器７１の出力信号は２分岐されて乗算器７３，７４に供給される。

乗算器７３は、加算器７１の出力信号に余弦波発振回路７５で発生した周波数Δｆ／２の余弦波を乗算して出力する。乗算器７３出力は平均加算回路７７で１有効シンボル期間の平均加算を行われて出力され、後続のＤＢＰＳＫ遅延検波回路４６に供給される。

一方、乗算器７４は、上記加算器７１の出力信号に余弦波発振回路７５で発生した周波数Δｆ／２の余弦波をπ／２移相器７６でπ／２だけ移相した正弦波を乗算して出力する。乗算器７４出力は平均加算回路７８で１有効シンボル期間の平均加算を行われて出力され、後続のＤＢＰＳＫ遅延検波回路４６に供給される。

上記（３）式で表わされる直交成分ｒ＾_Ｑ（ｔ）をΔｆ／２だけ移相すると（４）式で表わされる。

従って、加算器７１の出力信号は加法定理により（５）式で表わされる。

（５）式では、互いに逆位相のＤＢＰＳＫ変調を受けることを想定した符号の影響を受けない結果が得られる。さらに（５）式をΔｆ／２で直交同期検波を行うと、周波数誤差δを含んだＤＢＰＳＫ変調信号Ｚが得られる。ここで、平均加算回路７７の出力する同相成分は次式で表わされる。なお、ＬＰＦ［］は平均加算回路７７，７８の低域フィルタ機能によって、Δωｔ成分を除去することを意味している。

同様に、平均加算回路７８の出力する直交成分は次式で表わされる。

これによって、乗算器７３，７４から出力されるＤＢＰＳＫ変調信号Ｚは（６）式で表わされる。

（６）式から、周波数誤差δによってＤＢＰＳＫ変調信号Ｚの位相が回転することが分かる。なお、ｅ^ｊδの項は後続のＤＢＰＳＫ遅延検波回路４６で除去される成分である。ここで、ＤＢＰＳＫ遅延検波とは、現シンボルと、前シンボル（１シンボル過去）の複素共役との積である。従って、ＤＢＰＳＫ遅延検波では、１シンボル間の誤差ｅ^ｊδの変化分が十分小さいという条件の下で、ｅ^ｊδの項が除去され、Ｚ／２が復調される。

ＩＳＤＢ−Ｔ変調信号の有効シンボルがＮサンプルであるとし、平均加算回路７７，７８の入力信号をＳＩＮ、出力信号をＳＯＵＴとすると、平均加算回路７７，７８は、（７）式の演算を行う。

Δｆ／２で直交同期検波を行った信号の実部、虚部それぞれの信号に対して、１有効シンボル期間の平均加算を行うことで、ＴＭＣＣキャリアの復調を行うことができる。

図７は、ＤＢＰＳＫ遅延検波回路４６の一実施形態のブロック図を示す。同図中、端子８１に供給される同相成分Ｓ_Ｉ（ｔ）は乗算器８２及び遅延器８３に供給される。乗算器８２は端子８１から供給される信号Ｓ_Ｉ（ｔ）に遅延器８３で１シンボル期間（Ｔ）だけ遅延された信号Ｓ_Ｉ（ｔ−Ｔ）を乗算して加算回路８４に供給する。

また、端子８５に供給される直交成分Ｓ_Ｑ（ｔ）は乗算器８６及び遅延器８７に供給される。乗算器８６は端子８５から供給される信号Ｓ_Ｑ（ｔ）に遅延器８７で１シンボル期間（Ｔ）だけ遅延された信号Ｓ_Ｑ（ｔ−Ｔ）を乗算して加算回路８４に供給する。加算回路８４は検波結果を出力する。

ここで、ＤＢＰＳＫ遅延検波回路４６に供給される信号を次式で表わす。

Ｓ（ｔ）＝Ｓ_Ｉ（ｔ）＋ｊＳ_Ｑ（ｔ）
ただし、ｔは任意の時間である。遅延検波信号ｄ（ｔ）は次式で表わされる。

ｄ（ｔ）＝Ｓ（ｔ）・Ｓ^＊（ｔ−Ｔ）
＝｛Ｓ_Ｉ（ｔ）＋ｊＳ_Ｑ（ｔ）｝・｛Ｓ_Ｉ（ｔ−Ｔ）−ｊＳ_Ｑ（ｔ−Ｔ）｝
＝［Ｓ_Ｉ（ｔ）・Ｓ_Ｉ（ｔ−Ｔ）＋Ｓ_Ｑ（ｔ）・Ｓ_Ｑ（ｔ−Ｔ）］
＋ｊ［Ｓ_Ｑ（ｔ）・Ｓ_Ｉ（ｔ−Ｔ）−Ｓ_Ｉ（ｔ）・Ｓ_Ｑ（ｔ−Ｔ）］
ただし、Ｓ^＊はＳの複素共役である。ＤＢＰＳＫ変調では虚軸側には変調信号が含まれないため、実軸側成分Ｒｅ［ｄ（ｔ）］が加算回路８４から出力される。

Ｒｅ［ｄ（ｔ）］＝Ｓ_Ｉ（ｔ）・Ｓ_Ｉ（ｔ−Ｔ）＋Ｓ_Ｑ（ｔ）・Ｓ_Ｑ（ｔ−Ｔ）
上記信号Ｒｅ［ｄ（ｔ）］を判定回路４７で符号判定を行うことで、ＴＭＣＣ信号のビットストリームを得ることができる。

次に、（２）式、（３）式をそのまま周波数Δｆ／２で直交同期検波することを考える。

図８は、ＴＭＣＣキャリア受信回路４４の第２実施形態のブロック図を示す。同図中、直交復調回路４２の出力する同相成分ｒ＾_Ｉ（ｔ）は乗算器９１に供給され、直交成分ｒ＾_Ｑ（ｔ）は乗算器９２に供給される。

余弦波発振回路９３で発生した周波数Δｆ／２の余弦波は選択回路９４のａ端子に供給され、また、この余弦波はπ／２移相器９５でπ／２だけ移相されて正弦波とされ選択回路９４のｂ端子に供給される。選択回路９４はａ端子またはｂ端子のいずれか一方の信号を選択して乗算器９１，９２に供給する。

乗算器９１は同相成分に周波数Δｆ／２の正弦波または余弦波を乗算して出力する。乗算器９１出力は平均加算回路９６で１有効シンボル期間の平均加算を行われて出力され、後続のＤＢＰＳＫ遅延検波回路４６に供給される。

乗算器９２は直交成分に周波数Δｆ／２の正弦波または余弦波を乗算して出力する。乗算器９２出力は平均加算回路９７で１有効シンボル期間の平均加算を行われて出力され、後続のＤＢＰＳＫ遅延検波回路４６に供給される。

ここで、平均加算回路９６出力は（８），（９）式で表わされ、平均加算回路９７出力は（１０），（１１）式で表わされる。なお、ＬＰＦ［］は平均加算回路９６，９７の低域フィルタ機能によって、基本周波数（Δωｔ）／２の２倍の周波数成分を除去することを意味している。また、（８），（１０）式は選択回路９４でａ側つまり周波数Δｆ／２の余弦波を選択した場合、（９），（１１）式は選択回路９４でｂ側つまり周波数Δｆ／２の正弦波を選択した場合を表わしている。

ここで、ＤＢＰＳＫ遅延検波回路４６で正しく復調するためには、Ｚ｛ｃｏｓ（δ）＋ｊｓｉｎ（δ）｝＝Ｚｅ^ｊδの形式ならば良い。このため、（１２）式が得られる。なお、（１２）式で同極性の式は選択回路９４でａ側つまり周波数Δｆ／２の余弦波を選択した場合、（９），（１１）式は選択回路９４でｂ側つまり周波数Δｆ／２の正弦波を選択した場合を表わしている。ａ側とｂ側で周波数誤差δによる位相の回転方向が異なるが、ＤＢＰＳＫ遅延検波回路４６の出力では上記位相の成分がうち消されるので問題はない。

図９に、ＩＳＤＢ−Ｔ変調信号をモード３とし、中央の１セグメントの中からセグメント内キャリア番号が＃１０１と＃３４９の２本のＴＭＣＣキャリア配置を示す。なお、括弧内に全キャリアからみたキャリア番号を示す。

図１０は、キャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを復調するＴＭＣＣ受信回路の第１実施形態のブロック図を示す。

同図中、受信されたＩＳＤＢ−Ｔ信号（中心周波数ｆ_ＩＦ＝１２４／６３ＭＨｚ）はキャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを含む帯域を通過する帯域フィルタ（ＢＰＦ）を通してＡＤ変換器１０２に供給される。ＡＤ変換器１０２は上記信号を周波数１２４／６３ＭＨｚのクロックでサンプリングして直交復調回路４２内の分配器１０３に供給する。

直交復調回路４２は周波数１２４／６３ＭＨｚのクロックで動作しており、乗算器１０４は、分配器１０３からの信号に、係数列発生回路１０５からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１０６を通してダウンサンプル回路１０７に供給する。ダウンサンプル回路１０７は供給される信号を４：１でダウンサンプルして同相成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

なお、乗算器は信号に「１」を乗算する場合そのまま出力し、「−１」を乗算する場合は符号を反転して出力し、「０」を乗算する場合は計算を省略する。これによりＦＦＴ演算に比して回路を簡素化できる。

乗算器１０８は分配器１０３からの信号に、係数列発生回路１０９からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１１０を通してダウンサンプル回路１１１に供給する。ダウンサンプル回路１１１は供給される信号を４：１でダウンサンプルして直交成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

ＴＭＣＣキャリア受信回路４４は周波数３１／６３ＭＨｚのクロックで動作しており、直交成分は遅延器１２０で１クロック分遅延されて乗算器１２１に供給される。乗算器１２１は、供給される同相成分に上記遅延された直交成分を乗算し、乗算器１２２，１２５に供給する。

乗算器１２２は乗算器１２１からの信号に、係数列発生回路１２３からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１２４に供給する。平均加算回路１２４は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のＤＢＰＳＫ遅延検波回路４６に供給する。

乗算器１２５は乗算器１２１からの信号に、係数列発生回路１２６からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１２７に供給する。平均加算回路１２７は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のＤＢＰＳＫ遅延検波回路４６に供給する。

図１１は、キャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを復調するＴＭＣＣ受信回路の第２実施形態のブロック図を示す。同図中、図１０と同一部分には同一符号を付す。

図１１において、受信されたＩＳＤＢ−Ｔ信号（中心周波数ｆ_ＩＦ＝１２４／６３ＭＨｚ）はキャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを含む帯域を通過する帯域フィルタ（ＢＰＦ）を通してＡＤ変換器１０２に供給される。ＡＤ変換器１０２は上記信号を周波数１２４／６３ＭＨｚのクロックでサンプリングして直交復調回路４２内の分配器１０３に供給する。

直交復調回路４２は周波数１２４／６３ＭＨｚのクロックで動作しており、乗算器１０４は、分配器１０３からの信号に、係数列発生回路１０５からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１０６を通してダウンサンプル回路１０７に供給する。ダウンサンプル回路１０７は供給される信号を４：１でダウンサンプルして同相成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

なお、乗算器は信号に「１」を乗算する場合そのまま出力し、「−１」を乗算する場合は符号を反転して出力し、「０」を乗算する場合は計算を省略する。これによりＦＦＴ演算に比して回路を簡素化できる。

乗算器１０８は分配器１０３からの信号に、係数列発生回路１０９からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１１０を通してダウンサンプル回路１１１に供給する。ダウンサンプル回路１１１は供給される信号を４：１でダウンサンプルして直交成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

ＴＭＣＣキャリア受信回路４４は周波数３１／６３ＭＨｚのクロックで動作しており、乗算器１３１は、選択回路１３２のｂ端子側の係数列発生回路１３３から供給される「０，１，０，−１」を上記クロックで繰り返す係数列を、複素乗算回路４３から供給される同相成分に乗算したのち平均加算回路１３４に供給する。平均加算回路１３４は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のＤＢＰＳＫ遅延検波回路４６に供給する。

乗算器１３５は、選択回路１３２のｂ端子側の係数列発生回路１３３から供給される「０，１，０，−１」を上記クロックで繰り返す係数列を、複素乗算回路４３から供給される直交成分に乗算したのち平均加算回路１３６に供給する。平均加算回路１３６は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のＤＢＰＳＫ遅延検波回路４６に供給する。

なお、選択回路１３２でｂ端子側の係数列発生回路１３３からの係数列を選択しているのは、キャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアが互いに逆極性であるからであり、同相の場合には選択回路１３２でａ端子側の係数列発生回路１３７からの係数列「１，０，−１，０」を選択する。

図１０及び図１１では、ＡＤ変換およびデジタル信号処理による直交復調回路４３のサンプリング周波数を１２４／６３ＭＨｚとすると、図５に示す直交復調回路内の正弦波発振回路６４及びπ／２移相器６５は、２つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。同様に、ＴＭＣＣキャリア受信回路４４内の正弦波発振器及びπ／２移相器についても、２つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。

また、図６におけるＴＭＣＣキャリア受信回路のπ／２移相器７６は、図１０に示すように遅延器１２０で実現でき簡素化できる。

なお、上記の説明では係数列「１，０，−１，０」に対して係数列「０，１，０，−１」を対応させたが、係数列「０，−１，０，１」を対応させても良い。

このように、２本のＴＭＣＣキャリアを使って図１０、図１１示す回路で復調することにより、デジタル復調回路の低消費電力化、回路の簡素化を図ることができる。

なお、図６では余弦波発振器７５の発振周波数Δｆ／２が変動してもＤＢＰＳＫ遅延検波回路４６の出力の振幅に影響はなく、図１０ではＴＭＣＣキャリア受信回路４４の周波数３１／６３ＭＨｚのクロックが変動してもＤＢＰＳＫ遅延検波回路４６の出力の振幅に影響はないが、図８では、万が一、余弦波発振器９３の発振周波数Δｆ／２が変動するとＤＢＰＳＫ遅延検波回路４６の出力の振幅が変動し、図１１では、万が一、ＴＭＣＣキャリア受信回路４４の周波数３１／６３ＭＨｚのクロックが変動するとＤＢＰＳＫ遅延検波回路４６の出力の振幅が変動する。このようなＤＢＰＳＫ遅延検波回路４６の出力の振幅の変動を防止する実施形態について説明する。

図１２は、ＴＭＣＣキャリア受信回路４４の第３実施形態のブロック図を示す。同図中、直交復調回路４２の出力する同相成分ｒ＾_Ｉ（ｔ）は乗算器１４１，１４４に供給され、直交成分ｒ＾_Ｑ（ｔ）は乗算器１４２，１４３に供給される。

余弦波発振回路１４５で発生した周波数Δｆ／２の余弦波は乗算器１４１，１４３に供給され、また、この余弦波はπ／２移相器１４６でπ／２だけ移相されて正弦波とされ乗算器１４２，１４４に供給される。

乗算器１４１は同相成分に周波数Δｆ／２の余弦波を乗算して出力する。乗算器１４１出力は平均加算回路１４７で１有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路１５２に供給される。

乗算器１４２は直交成分に周波数Δｆ／２の正弦波を乗算して出力する。乗算器１４２出力は平均加算回路１４８で１有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路１５２に供給される。

乗算器１４３は直交成分に周波数Δｆ／２の余弦波を乗算して出力する。乗算器１４３出力は平均加算回路１４９で１有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路１５２に供給される。

乗算器１４４は同相成分に周波数Δｆ／２の正弦波を乗算して出力する。乗算器１４４出力は平均加算回路１５０で１有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路１５２に供給される。

ここで、平均加算回路１４７〜１５０の出力信号Ｉ・ｉ，Ｑ・ｑ，Ｑ・ｉ，Ｉ・ｑそれぞれは（１３）〜（１６）式で表わされる。なお、ＴｕはＩＳＤＢ−Ｔ方式における有効シンボル長であり、εは余弦波発振器１４５の発振周波数誤差を表わす。

平均加算回路１４７〜１５０は低域フィルタの役割を有し、ＴＭＣＣ−Ｎ，ＴＭＣＣ−Ｐキャリア以外の周波数成分を除去すると共に、（１３）〜（１６）式のΔωｔ成分を除去するため、実際に平均加算回路１４７〜１５０それぞれが出力する信号Ｉ・ｉ，Ｑ・ｑ，Ｑ・ｉ，Ｉ・ｑそれぞれは（１７）〜（２０）式で表わされる。なお、ＬＰＦ［］は平均加算回路１４７〜１５０の低域フィルタ機能によって、Δωｔ成分を除去することを意味している。

図１３は、ダイバシティ合成回路１５２の一実施形態のブロック図を示す。同図中、ダイバシティ合成回路１５２は、減算器１５３と加算器１５４とＤＢＰＳＫ遅延検波回路１５５からなるＴＭＣＣ−Ｎキャリアの検波回路と、加算器１５７と減算器１５８とＤＢＰＳＫ遅延検波回路１５９からなるＴＭＣＣ−Ｐキャリアの検波回路と、加算器１６０から構成されている。

減算器１５３は信号ＬＰＦ［Ｉ・ｉ］から信号ＬＰＦ［Ｑ・ｑ］を減算した信号Ｓ_Ｉ（ｔ）をＤＢＰＳＫ遅延検波回路１５５に供給する。加算器１５４は信号ＬＰＦ［Ｑ・ｉ］に信号ＬＰＦ［Ｉ・ｑ］を加算した信号Ｓ_Ｑ（ｔ）をＤＢＰＳＫ遅延検波回路１５５に供給する。上記信号Ｓ_Ｉ（ｔ）とＳ_Ｑ（ｔ）からなるＴＭＣＣ−ＮキャリアＳ_Ｎ（ｔ）は（２１）式で表わされる。

加算器１５７は信号ＬＰＦ［Ｉ・ｉ］に信号ＬＰＦ［Ｑ・ｑ］を加算した信号Ｓ_Ｉ（ｔ）をＤＢＰＳＫ遅延検波回路１５９に供給する。減算器１５８は信号ＬＰＦ［Ｑ・ｉ］から信号ＬＰＦ［Ｉ・ｑ］を減算した信号Ｓ_Ｑ（ｔ）をＤＢＰＳＫ遅延検波回路１５９に供給する。上記信号Ｓ_Ｉ（ｔ）とＳ_Ｑ（ｔ）からなるＴＭＣＣ−ＰキャリアＳ_Ｐ（ｔ）は（２２）式で表わされる。

ＤＢＰＳＫ遅延検波回路１５５は両信号からＴＭＣＣ−ＮキャリアＳ_Ｎを検波して信号ｄ_Ｎ（ｔ）を生成し加算器１６０に供給する。また、ＤＢＰＳＫ遅延検波回路１５９は両信号からＴＭＣＣ−ＰキャリアＳ_Ｐを検波して信号ｄ_Ｐ（ｔ）を生成し加算器１６０に供給する。ＤＢＰＳＫ遅延検波回路１５５，１５９それぞれ内で１シンボル期間（Ｔ）だけ遅延されるとすると、ＤＢＰＳＫ変調では変調信号は実部にのみ含まれているので、信号ｄ_Ｎ（ｔ），ｄ_Ｐ（ｔ）それぞれは（２３），（２４）式で表わされる。ただし、Ｓ^＊ _Ｎ，Ｓ^＊ _ＰはそれぞれＳ_Ｎ，Ｓ_Ｐの複素共役である。

上記（２３），（２４）式を加算したダイバシティ合成回路１５２の出力は、（２５）式で表わされ、余弦波発振器１４５の発振周波数誤差εの影響による出力変動が生じないことが分かる。

Ｒｅ［ｄ_Ｐ（ｔ）］＋Ｒｅ［ｄ_Ｎ（ｔ）］＝（Ｚ（ｔ）・Ｚ（ｔ−Ｔ））／２
…（２５）
ここで、ダイバシティ合成回路１５２の出力は、ＤＢＰＳＫ遅延検波回路１５５，１５９出力の和であるため、図６，図８に示すＤＢＰＳＫ遅延検波回路４６の出力の２倍となって、伝送制御信号受信機の受信感度を高めることができる。また、無線伝搬路で受けるフェージングの影響を低減することができるのはもちろんである。

図１４は、キャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを復調するＴＭＣＣ受信回路の第３実施形態のブロック図を示す。同図中、図１０と同一部分には同一符号を付す。

同図中、受信されたＩＳＤＢ−Ｔ信号（中心周波数ｆ_ＩＦ＝１２４／６３ＭＨｚ）はキャリア番号＃１０１と＃３４９の２本のＴＭＣＣキャリアを含む帯域を通過する帯域フィルタ（ＢＰＦ）を通してＡＤ変換器１０２に供給される。ＡＤ変換器１０２は上記信号を周波数１２４／６３ＭＨｚのクロックでサンプリングして直交復調回路４２内の分配器１０３に供給する。

直交復調回路４２は周波数１２４／６３ＭＨｚのクロックで動作しており、乗算器１０４は、分配器１０３からの信号に、係数列発生回路１０５からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１０６を通してダウンサンプル回路１０７に供給する。ダウンサンプル回路１０７は供給される信号を４：１でダウンサンプルして同相成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

なお、乗算器は信号に「１」を乗算する場合そのまま出力し、「−１」を乗算する場合は符号を反転して出力し、「０」を乗算する場合は計算を省略する。これによりＦＦＴ演算に比して回路を簡素化できる。

乗算器１０８は分配器１０３からの信号に、係数列発生回路１０９からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ１１０を通してダウンサンプル回路１１１に供給する。ダウンサンプル回路１１１は供給される信号を４：１でダウンサンプルして直交成分を取り出し、複素乗算回路４３を通してＴＭＣＣキャリア受信回路４４に供給する。

ＴＭＣＣキャリア受信回路４４は周波数３１／６３ＭＨｚのクロックで動作しており、直交復調回路４２の出力する同相成分は乗算器１６１，１６４に供給され、直交成分は乗算器１６２，１６３に供給される。

乗算器１６１は、同相成分に係数列発生回路１６５からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１６７に供給する。平均加算回路１６７は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のダイバシティ合成回路１５２に供給する。

乗算器１６２は、直交成分に係数列発生回路１６６からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１６８に供給する。平均加算回路１６８は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のダイバシティ合成回路１５２に供給する。

乗算器１６３は、直交成分に係数列発生回路１６５からの「１，０，−１，０」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１６９に供給する。平均加算回路１６９は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のダイバシティ合成回路１５２に供給する。

乗算器１６４は、同相成分に係数列発生回路１６６からの「０，１，０，−１」を上記クロックで繰り返す係数列を乗算したのち平均加算回路１７０に供給する。平均加算回路１７０は１有効シンボルのサンプル数分（４９６点）の信号の平均加算を行って後続のダイバシティ合成回路１５２に供給する。

本実施形態では、ＴＭＣＣキャリア受信回路４４の周波数３１／６３ＭＨｚのクロックが変動してもダイバシティ合成回路１５２の出力の振幅が変動することを防止できる。

また、図１４では、ＡＤ変換およびデジタル信号処理による直交復調回路４３のサンプリング周波数を１２４／６３ＭＨｚとすると、図５に示す直交復調回路内の正弦波発振回路６４及びπ／２移相器６５は、２つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。同様に、ＴＭＣＣキャリア受信回路４４内の正弦波発振器及びπ／２移相器についても、２つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。

なお、上記の説明では係数列「１，０，−１，０」に対して係数列「０，１，０，−１」を対応させたが、係数列「０，−１，０，１」を対応させても良い。

なお、上記実施形態では、ＴＭＣＣ専用受信機で緊急警報放送用起動フラグを受信することを例にとって説明したが、変調波の伝送制御等に関する付加情報を伝送するＡＣ（Ａｕｘｉｌｉａｒｙ Ｃｈａｎｎｅｌ）を受信する伝送制御信号受信機に適用しても良く、上記実施形態に限定されるものではない。また、ＴＭＣＣの差動復調基準１ビットと同期信号１６ビット及びセグメント形式識別３ビットの合計２０ビットを正常に受信した確率を求め、上記確率から受信状態を評価することなどに応用できる。

図１５は、本発明の伝送制御信号受信機を適用した地上デジタルテレビジョン放送受信機の一実施形態のブロック図を示す。同図中、図１５において、受信アンテナ２０からのアンテナ受信信号は分配器２２により分配され、一方は伝送制御信号受信機としてのＴＭＣＣ受信回路２４に供給され、他方は地上デジタルテレビジョン放送チューナ２６に供給される。

地上デジタルテレビジョン放送チューナ２６の出力する映像信号及び音声信号は受像機２８に入力される。地上デジタルテレビジョン放送チューナ２６は電源回路３０からスイッチ３２を介して給電される。受像機２８は電源回路３０からスイッチ３４を介して給電される。待機状態にある場合、地上デジタルテレビジョン放送チューナ２６の電源はスイッチ３２によりオフの状態となっており、受像機２８の電源はスイッチ３４によりオフの状態となっている。

伝送制御信号受信機としてのＴＭＣＣ受信回路２４は、電源回路３０からスイッチ３６を介して給電される。ＴＭＣＣ受信回路２４は給電時に地上デジタルテレビジョン放送波のＴＭＣＣ信号を検出し、ＴＭＣＣ同期確立情報及びリセットパルスを生成して電源制御回路３８に供給する。

電源制御回路３８は、電源回路３０からスイッチ３６を介して常時給電されている。電源制御回路３８はＴＭＣＣ同期確立情報及びリセットパルスに基づいて制御信号を生成してＴＭＣＣ受信回路２４に給電を行うスイッチ３６のオン／オフを制御する。

また、ＴＭＣＣ受信回路２４は地上デジタルテレビジョン放送波のＴＭＣＣ信号に含まれる緊急警報放送用起動フラグを検出するとスイッチオン信号を生成してスイッチ３２をオン状態にし、地上デジタルテレビジョン放送チューナ２６を起動させる。地上デジタルテレビジョン放送チューナ２６は、ここで初めて緊急警報放送が受信可能な状態になる。地上デジタルテレビジョン放送チューナ２６は緊急警報放送用起動フラグを受信するとスイッチオン信号を生成してスイッチ３４に供給する。これにより、スイッチ３４がオンとなって受像機２８は電源回路３０から給電されて動作状態となる。なお、ＴＭＣＣ受信回路２４で生成したスイッチオン信号により、スイッチ３２と共にスイッチ３４を閉成（オン）させても良い。

図１６は、ＴＭＣＣ受信回路２４及び電源制御回路３８の一実施形態のブロック図を示す。同図中、図３と同一部分には同一符号を付し、その説明を省略する。

電源制御回路３８の制御回路５０と同期保持回路５１は、常時、電源回路３０から給電されている。同期保持回路５１は、例えばクロック発生器とカウンタで構成され、クロック発生器で発生したクロックをカウンタでカウントし、カウント値が所定値となる毎にフレームパルスを発生すると共にカウント値をリセットし、このフレームパルスを制御回路５０に供給する。

また、上記カウンタは、ＴＭＣＣ受信回路２４内のＴＭＣＣ同期検出回路４８がＴＭＣＣ同期信号を検出して生成したリセットパルスを供給されるとリセットする。これにより、同期保持回路５１は自己保持したフレームパルスを発生できる。

制御回路５０は、同期保持回路５１からのフレームパルスと、ＴＭＣＣ同期検出回路４８からのＴＭＣＣ同期確立情報から、図１７に示す２つの間欠受信モードを決定し、各間欠受信モードでスイッチ３６のオン／オフを制御する。

なお、ＥＷＳ検出回路４９の出力するスイッチオン信号は、スイッチ３２に供給される。このスイッチオン信号によりスイッチ３２がオン状態となり、地上デジタルテレビジョン放送チューナ２６が起動される。

地上デジタルテレビジョン放送チューナ２６は、図２に示す直交復調部１１、同期再生部１２、ＦＦＴ部１３、フレーム抽出部１４、ＴＭＣＣ復号部１５、キャリア復調部１６、デマッピング部１７、ＴＳ再生部１８、ＲＳ復号部１９の他に、音声処理部、映像処理部等を有している。このため、地上デジタルテレビジョン放送チューナ２６の消費電力は数１００ｍＷ程度以上となる。

これに対して、ＴＭＣＣ専用受信機２４は、ＴＭＣＣキャリアだけを復調するので、地上デジタルテレビジョン放送チューナ２６の同期再生部１２とＴＭＣＣ復号部１５程度の回路規模であり、回路構成が簡単となって消費電力を数ｍＷ程度に削減できる。

更に、ＴＭＣＣ受信回路２４内でも、ＵＨＦ帯の周波数からデジタル信号処理技術が適用できる中間周波数に周波数変換するための周波数変換回路４０等の高周波回路の消費電力は、デジタル信号処理技術を用いたデジタル復調回路に比べて大きいが、本願発明では、ＴＭＣＣ信号が受信できず同期確立しない場合に用いるフレーム外間欠受信モードと、ＴＭＣＣ信号が受信できる同期確立した場合に用いるフレーム内間欠受信モードの２つの間欠受信のモードを用意し、受信状態に応じて適宜モードを切り替えることで、伝送制御信号受信機の待機時の消費電力を大幅に低減することができる。

図１７において、フレーム外間欠受信モードは、ＴＭＣＣ同期が未確立を示すＴＭＣＣ同期確立情報を供給されている場合に決定される。この場合、ＴＭＣＣ受信回路２４に電源を供給するスイッチ３６のオン継続時間は、図１８に示すように最低１フレーム以上とする。

なお、地上デジタルテレビジョン放送の送信モードがモード３でガードインターバル比（ＧＩ比）１／８の場合、１フレームは２３１．３３６ｍｓｅｃである。また、フレーム外間欠受信モードではＴＭＣＣ受信回路２４の電源投入タイミングの制約はなく、オン／オフ間隔は所定値（例えば１０秒間隔）とする。

このように、ＴＭＣＣ同期未確立時のＴＭＣＣ受信回路２４への電源供給時間を１フレーム以上とすることで、ＴＭＣＣ信号の取りこぼしを防止することができる。また、オン／オフ間隔を長くすることで待機消費電力を低減することができる。

フレーム内間欠受信モードは、ＴＭＣＣ同期が確立していることを示すＴＭＣＣ同期確立情報を供給されている場合に決定される。この場合、ＴＭＣＣ受信回路２４に電源を供給するスイッチ３６のオン継続時間は、図１９に示すように、例えば３０．６１８ｍｓｅｃ（＝２７／２０４フレーム）とし、ＴＭＣＣ信号のフレームの先頭から電源を投入し、所要のビット、例えば緊急警報放送用起動フラグが受信された時点で電源を遮断する。最低１フレーム以上とする。また、フレーム内間欠受信モードではＴＭＣＣ受信回路２４の電源投入タイミングはフレームの先頭とし、オン／オフ間隔はＮフレーム（Ｎは自然数）とする。

このように、ＴＭＣＣ同期確立時のＴＭＣＣ受信回路２４への電源供給をフレームの先頭から３０．６１８ｍｓｅｃとすることで、ＴＭＣＣ信号の取りこぼしを防止することができる。また、オン／オフ間隔を長くすることで待機消費電力を低減することができる。

なお、ＴＭＣＣ受信回路２４が請求項記載の伝送制御信号受信回路に相当し、スイッチ３６がスイッチ回路に相当し、ＴＭＣＣキャリア受信回路４４が伝送制御信号キャリア受信回路に相当し、ＤＢＰＳＫ遅延検波回路４６，ダイバシティ合成回路１５２が検波回路に相当する。

従来のアナログテレビジョン放送受信機の一例のブロック図である。 地上デジタルテレビジョン放送受信機の復調系統の一例のブロック図である。 ＴＭＣＣ受信回路の一実施形態のブロック図である。 ２本のＴＭＣＣキャリアの周波数の関係を示す図である。 直交復調回路の一実施形態のブロック図である。 ＴＭＣＣキャリア受信回路の第１実施形態のブロック図である。 ＤＢＰＳＫ遅延検波回路の一実施形態のブロック図である。 ＴＭＣＣキャリア受信回路の第２実施形態のブロック図である。 ２本のＴＭＣＣキャリア配置を示す図である。 ＴＭＣＣ受信回路の第１実施形態のブロック図である。 ＴＭＣＣ受信回路の第２実施形態のブロック図である。 ＴＭＣＣキャリア受信回路の第３実施形態のブロック図である。 ダイバシティ合成回路の一実施形態のブロック図である。 ＴＭＣＣ受信回路の第３実施形態のブロック図である。 本発明の伝送制御信号受信機を適用した地上デジタルテレビジョン放送受信機の一実施形態のブロック図である。 ＴＭＣＣ受信回路及び電源制御回路の一実施形態のブロック図である。 ２つの間欠受信モードを説明するための図である。 フレーム外間欠受信モードを説明するための図である。 フレーム内間欠受信モードを説明するための図である。

符号の説明

２０ 受信アンテナ
２２ 分配器
２４ ＴＭＣＣ受信回路
２６ 地上デジタルテレビジョン放送チューナ
２８ 受像機
３０ 電源回路
３２，３４，３６ スイッチ
３８ 電源制御回路
４０ 周波数変換回路
４１ ＡＤ変換回路
４２ 直交復調回路
４３ 複素乗算回路
４４ ＴＭＣＣキャリア受信回路
４５ 適応位相制御回路
４６，１５５，１５９ ＤＢＰＳＫ遅延検波回路
４７ 判定回路
４８ ＴＭＣＣ同期検出回路
５０ 制御回路
５１ 同期保持回路
６１，１０３ 分配器
６２，６３，７３，７４，８２，８６，９１，９２，１０４，１０８，１２２，１２５，１３１，１３５，１４１〜１４４，１６１〜１６４ 乗算器
６４ 正弦波発振回路
６５，７２，７６，９５，１４６ π／２移相器
６６，６７，１０６，１１０ 低域フィルタ
７１，８４，１２１，１５４，１５７ 加算器
７５，９３，１４５ 余弦波発振回路
７７，７８，９６，９７，１２４，１２７，１３４，１３６，１４７〜１５０，１６７〜１７０ 平均加算回路
８３，８７，１２０ 遅延器
９４，１３２ 選択回路
１０５，１０９，１２３，１２６，１３３，１３７，１６５，１６６ 係数列発生回路
１０７，１１１ ダウンサンプル回路
１５２ ダイバシティ合成回路
１５３，１５８ 減算器

Claims (11)

1. 地上デジタルテレビジョン放送の伝送制御信号キャリアを受信し、前記伝送制御信号キャリアから伝送制御信号を復調する伝送制御信号受信回路において、
   ２つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号を直交復調する直交復調回路と、
   前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号を用いて前記直交復調回路の出力信号から前記２つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路と、
   前記伝送制御信号キャリア受信回路で受信された前記２つの伝送制御信号キャリアの検波を行う検波回路を
   有することを特徴とする伝送制御信号受信回路。
2. 請求項１記載の伝送制御信号受信回路において、
   前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する直交成分をπ／２移相して前記直交復調回路が出力する同相成分と加算したのち、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号と乗算することを特徴とする伝送制御信号受信回路。
3. 請求項１記載の伝送制御信号受信回路において、
   前記伝送制御信号キャリア受信回路は、前記２つの伝送制御信号キャリアが同極性でＤＢＰＳＫ変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された周波数信号を乗算し、前記２つの伝送制御信号キャリアが逆極性でＤＢＰＳＫ変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記周波数信号をπ／２移相した信号を乗算することを特徴とする伝送制御信号受信回路。
4. 請求項１乃至３のいずれか１項記載の伝送制御信号受信回路において、
   前記直交復調回路は、
   ２つの伝送制御信号キャリアの中心周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列それぞれを受信信号に乗算する２つの乗算器と、
   前記２つの乗算器の出力それぞれから低域成分を抽出する２つの低域フィルタと、
   前記２つの低域フィルタの出力それぞれのダウンサンプルを行う２つのダウンサンプル回路を
   有することを特徴とする伝送制御信号受信回路。
5. 請求項４記載の伝送制御信号受信回路において、
   前記伝送制御信号キャリア受信回路は、
   前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで前記直交復調回路が出力する直交成分を１クロック遅延する遅延器と、
   前記遅延器の出力を前記直交復調回路が出力する同相成分と加算する加算器と、
   前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列を前記加算器の出力信号に乗算する２つの乗算器と、
   前記２つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う２つの平均加算回路を
   有することを特徴とする伝送制御信号受信回路。
6. 請求項４記載の伝送制御信号受信機において、
   前記伝送制御信号キャリア受信回路は、
   前記２つの伝送制御信号キャリアが同極性でＤＢＰＳＫ変調されている場合、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで１，０，−１，０が繰り返す係数列を選択し、前記２つの伝送制御信号キャリアが逆極性でＤＢＰＳＫ変調されている場合、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定されたクロックで０，１，０，−１または０，−１，０，１が繰り返す係数列を選択する選択回路と、
   前記直交復調回路が出力する同相成分、直交成分それぞれに前記選択回路からの係数列を乗算する２つの乗算器と、
   前記２つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う２つの平均加算回路を
   有することを特徴とする伝送制御信号受信機。
7. 請求項１記載の伝送制御信号受信回路において、
   前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する同相成分と直交成分それぞれに、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された第１の周波数信号と、前記第１の周波数信号をπ／２移相した第２の周波数信号を乗算し、
   前記検波回路は、前記同相成分と直交成分それぞれに前記第１の周波数信号と前記第２の周波数信号それぞれを乗算した信号のＤＢＰＳＫ遅延検波を行って前記２つの伝送制御信号キャリアそれぞれを検波し、各検波出力を加算することを特徴とする伝送制御信号受信回路。
8. 請求項７記載の伝送制御信号受信回路において、
   前記直交復調回路は、
   ２つの伝送制御信号キャリアの中心周波数に設定されたクロックで１，０，−１，０が繰り返す係数列と、０，１，０，−１または０，−１，０，１が繰り返す係数列それぞれを受信信号に乗算する２つの乗算器と、
   前記２つの乗算器の出力それぞれから低域成分を抽出する２つの低域フィルタと、
   前記２つの低域フィルタの出力それぞれのダウンサンプルを行う２つのダウンサンプル回路を有し、
   前記伝送制御信号キャリア受信回路は、
   前記直交復調回路が出力する同相成分と直交成分それぞれに、前記２つの伝送制御信号キャリアの差の１／２の周波数に設定された第１の周波数信号と、前記第１の周波数信号をπ／２移相した第２の周波数信号を乗算する４つの乗算器と、
   前記４つの乗算器の出力信号それぞれについて１有効シンボル期間の平均加算を行う４つの平均加算回路を
   有することを特徴とする伝送制御信号受信回路。
9. 請求項１乃至８のいずれか１項記載の伝送制御信号受信回路と、
   電源を供給する電源回路と、
   前記電源回路からの電源を前記伝送制御信号受信回路に供給するスイッチ回路と、
   前記電源回路から常時電源を供給され、前記伝送制御信号受信手段で検出された同期信号に基づいて同期保持を行う同期保持回路と、
   前記電源回路から常時電源を供給され、前記伝送制御信号受信手段での同期信号の検出の有無に基づいて前記スイッチ回路のオン、オフ制御を行い前記伝送制御信号受信回路に間欠的に電源を供給する制御回路を
   有することを特徴とする伝送制御信号受信機。
10. 請求項９記載の伝送制御信号受信機において、
    前記制御回路は、前記伝送制御信号受信手段で同期信号が検出されている場合に前記伝送制御信号の受信タイミングでのみ前記スイッチ回路をオンするフレーム内間欠受信モードとし、前記伝送制御信号受信手段で同期信号が検出されていない場合に前記伝送制御信号の１フレームを超える期間だけ前記スイッチ回路をオンするフレーム外間欠受信モードとすることを特徴とする伝送制御信号受信機。
11. 請求項９または１０記載の伝送制御信号受信機を有する地上デジタルテレビジョン放送受信機であって、
    前記伝送制御信号受信機が伝送制御信号中の緊急警報放送用起動フラグを検出した場合に、該検出結果に基づき地上デジタルテレビジョン放送受信機のチューナに電源を供給することを特徴とする地上デジタルテレビジョン放送受信機。

Images