JP4712939B2

JP4712939B2 - 改良されたネズミ防除装置

Info

Publication number: JP4712939B2
Application number: JP2000124603A
Authority: JP
Inventors: チャールズ・アール・パターソン; トーマス・ディー・クライン，ジュニアー
Original assignee: グローバル・インストルメンツ・リミテッド
Priority date: 1999-05-10
Filing date: 2000-04-25
Publication date: 2011-06-29
Anticipated expiration: 2020-04-25
Also published as: JP2000333587A; US6400995B1; TW444425B

Description

【０００１】
【発明の属する技術分野】
本発明は、ネズミ防除装置に関し、より具体的には、建物内でパルス電磁界を発生するネズミ防除装置に関する。本装置は、コイルを所定のデューティサイクル率で周期的にオン状態とオフ状態とに切り替える一方、本装置自体も周期的にオン状態とオフ状態とに切り替えし、パルス電磁界のデューティサイクル率を調節することによって電源供給ラインのサイクル率を検出且つ補償し、回路の異常を検出し、異常が検出された際にコイル又はＬＥＤ表示器をシャットダウン又は電源供給を遮断するようにプログラムされたマイクロプロセッサによって制御される。
【０００２】
【従来の技術】
多くの異なる電子ネズミ防除装置が設計され、それぞれ程度は差はあっても効果を収めている。本発明の特許権者に特許権が付与されている米国特許第４，８０２，０５７号は、このような装置の一例である。米国特許第４，８０２，０５７号において、ネズミ防除装置には、一秒に一パルスの適切な周波数でパルス出力を生成する低電圧集積回路タイマーを組み込んでおり、このパルスは、周期的にしばらくの間停止する。このタイマー回路から光カプラはタイミングを計られたパルスを受け取り、トライアック・スイッチへのゲートとなる電圧分割回路に出力信号を供給する。このように、一秒に約一パルスのタイミングでトライアックは周期的に切り替えられてオンの状態になる。結果として、このトライアックによって、第一の電力供給リード線からコイルを介して第二の電力供給リード線へと回路が導通する。コイルは、第二の電力供給リード線に接続されたコアを有しており、該コアは、建物の配線システムの全体が断続的なパルス電磁界のための放射器となるよう、断続的なパルス電磁界を電力系統に発生させる。
【０００３】
米国特許第４，８０２，０５７号に開示されたネズミ防除装置は、非常に成功した消費者製品であることが判明している。しかしながら、米国特許第４，８０２，０５７号の回路は、かなり高価な光アイソレーターを含む個別部品を使用することが必要であるため、比較的に高価である。さらに、コイルの短絡、開回路等の異常なコイル状態をコイルが検出して、正常のコイル状態が再開されるまで動作を停止することが可能であることが望ましい。最後に、ライン・サイクルの状態が異なることに起因して、装置が異なる電力供給線サイクルにタイミング・サイクルを自動的に適合させることが可能であることが好ましい。
【０００４】
【発明が解決しようとする課題】
本発明は、米国特許第４，８０２，０５７号に開示された回路に対する改良を意図するものである。本発明の主たる目的は、改良されたネズミ防除装置を提供すること、ネズミを撃退するために、正確なタイミングが取られた電磁パルスを電力供給線に印加するネズミ防除装置を提供すること、マイクロプロセッサによって制御されるネズミ防除装置を提供すること、ライン電圧から論理回路を絶縁するために光アイソレータを必要とすることのないネズミ防除装置を提供すること、接続されたライン電圧の特定のサイクル率に基づいて自己適応するネズミ防除装置を提供すること、マイクロプロセッサがコイルの状態を検出して、短絡又は開回路のような異常なコイル状態が存在する際にコイル作動用トライアック及びＬＥＤインジケータへのゲート制御信号を遮断するネズミ防除装置を提供すること、経済的であり意図された目的に特に良好に適合するネズミ防除装置を提供することを含む。
【０００５】
【課題を解決するための手段】
本発明は、一つ以上のコイルを介して断続的なパルス電磁界を発生し、この断続的なパルス電磁界をコイルに連結された磁心を介して建物内の電力供給線に誘導するネズミ防除装置に関する。このネズミ防除装置は、ライン電圧サイクル率を検出し、このライン電圧サイクル率に基づいて電力供給線に電磁パルスを印加するタイミングを調整するマイクロプロセッサによって制御された回路を使用する。コイルは、短絡又は開回路のようなコイルの異常を検出するコイル監視機能を提供するよう、マイクロプロセッサに接続される。このような異常が検出されると、マイクロプロセッサは、正常なコイル状態が検出されるまで、コイル切り替え用トライアックへのゲート制御信号及びＬＥＤインジケータへの信号を遮断する。マイクロプロセッサは、パルスのコイルへの印加を制御するための時間サイクルと同期してＬＥＤインジケータを活性化するサイクルを含む幾つかの正確なタイミング・サイクルを提供する。さらに、節電機能として、マイクロプロセッサは、例えば、あらゆる６分の期間のうちの２分間について、装置休止信号を生成する。
【０００６】
【発明の実施の形態】
本発明の他の目的及び利点は、本発明の特定の実施の形態が例として説明されている以下の開示内容を添付の図面と併せて検討することによって明らかになるであろう。また、図面は、本明細書の一部を形成し、本発明の例示的な実施の形態を含むものであり、本発明の種々の目的及び特徴を示している。
要求に従って、本発明の詳細な説明をここに開示する。しかしながら、開示された実施の形態は本発明の単なる例示であり、本発明を種々の形態で実施することが可能であることを理解するべきである。従って、ここに開示された特定の構造及び機能の詳細は、限定するものと解釈するべきではなく、単に請求の範囲の基礎として、また、本発明を種々の形態で事実上詳細な構造に至るまでを適切に実施することができるように当業者に対して教示するための代表的な基礎として、解釈されるべきである。
【０００７】
図１には、発明に係るネズミ防除装置が示され、参照数字１によって指示されている。このネズミ防除装置１は、開口部３を有するハウジング２の内部に格納されており、ハウジング２の内部にはＬＥＤインジケータ４が配置されている。標準的な雄型電源プラグ５がハウジング２から外側に延びている。
【０００８】
図２を参照すると、ネズミ防除装置１の回路１１が概略図によつて示されている。回路１１において、通常の交流１２０ボルトの家庭用電源電圧が端子１２及び１３間に印加される。抵抗器Ｒ１及びコンデンサＣ１は、電流を制限する機能を有する。電源は、全波整流器を形成するダイオードＤ１及びＤ２と、電圧スパイク除去機能を有するコンデンサＣ２とを含む。コンデンサＣ３はフィルタであり、ツェナダイオードＺ１は、マイクロプロセッサＩＣ１のＶＣＣ（ピン５）に印加される電圧を５Ｖの直流に制限する。直流のライン電圧が端子１２、１３からマイクロプロセッサＩＣ１のＰ３２（ピン９）及びＧＮＤ（ピン１４）に印加される。Ｐ３２は、以下に説明されるように、ライン電圧周波数を評価する割り込み入力として機能する。
【０００９】
コンデンサＣ４及び抵抗器Ｒ２は、集合的に、マイクロプロセッサＩＣ１のクロック・ピン６及び７に接続された廉価なクロックとしての役割を果たす。マイクロプロセッサＩＣ１のＰ００（ピン１１）は、上述したＬＥＤインジケータ４であるＬＥＤ１に接続されている。マイクロプロセッサＩＣ１のＰ０１（ピン１２）は、電流を制限する抵抗器Ｒ５を介してトライアックＱ１に対する出力ゲート信号を供給する。ピンＰ０１上のハイの信号によってトライアックＱ１がオンにゲートされているとき、トライアックＱ１はライン電圧端子１２からコイルＣＬ１と（オプションの）コイルＣＬ２とを経てライン電圧端子１３に戻る回路を閉じる。
【００１０】
マイクロプロセッサＩＣ１のＰ３３（ピン１８）は、抵抗器Ｒ４とダイオードＤ３との間の接合部にコイル監視リード線を介して接続されるコイル監視入力である。このコイル監視入力Ｐ３３は、コイルの開回路又は短絡回路のような異常状態を検出するため、トライアックＱ１がオン状態になっている期間にコイルの状態を検知する。換言すれば、コイルＣＬ１の動作が正常である場合には、ハイの論理入力がピンＰ３３に供給されるが、コイルＣＬ１が異常な状態にある場合には、ローの論理入力がピンＰ３３に供給されることになる。
【００１１】
抵抗器Ｒ６は、ピンＰ０１上の不要信号によってトライアックＱ１が不用意にトリガーされることがないように、トライアックＱ１を安定化させる。コンデンサＣ５及び抵抗器Ｒ７は、コイルＣＬ１及びＣＬ２からの誘導「キック（ｋｉｃｋ）」によってトライアックＱ１がラッチアップされることを防ぐ緩衝（ｓｎｕｂｂｅｒ）回路である。
【００１２】
図３を参照すると、マイクロプロセッサＩＣ１の初期の始動ループが示されている。ブロック２１において、Ｚ８６プロセッサである得るＩＣ１が始動し、ブロック２２でレジスタ、ポート及びスタックが初期化され、更に、ブロック２３において、秒レジスタ、分レジスタ及びスクラッチ・レジスタがそのプログラムされた初期値に初期化される。ブロック２４は、マイクロプロセッサＩＣ１がピンＰ３２においてライン電圧の割り込みを待機している“マンブル・モード（ｍｕｍｂｌｅｍｏｄｅ）”ループを表す。
【００１３】
図４、図５及び図６は、初期ライン電圧割り込み（ブロック２５）がピンＰ３２で検知された後のマイクロプロセッサＩＣ１のためのプログラムの論理フローチャートを集合的に形成する。ブロック２８において、この割り込みが最初の割り込みであるか否かの判断がなされ、最初の割り込みであると判断された場合には、ブロック２９において、ライン・サイクル率がチェックされる。これは、最初の割り込みと次の割り込みとの間の間隔の時間を計り、サイクル率が６０Ｈｚである場合には、ライン・サイクル・レジスタを１に設定し、サイクル率が５０Ｈｚである場合にはライン・サイクル・レジスタを０に設定することによって行われる。このチェックは最初の「パス」又は最初の二つの割り込み信号についてのみ行われる。ブロック３０において、ライン・サイクル・レジスタの値が１と比較され、ライン・サイクル・レジスタの値が１である場合には、ブロック３１においてＦＳＥＣレジスタの比較値（以下に述べるブロック３４）が２９に設定され、ライン・サイクル・レジスタの値が０である場合には、ブロック３２においてＦＳＥＣレジスタの比較値が２７に設定される。
【００１４】
アセンブラ言語プログラミングの当業者であれば理解されるように、図４に示すような比較のブロック３０は減算処理を表しており、Ｚは比較される量が同一であること（即ち、差がゼロに等しいこと）を示している。逆に、ＮＺは比較される量が同一ではないこと（即ち、差がゼロではないこと）を示している。
【００１５】
最初の割り込みの後、ブロック３３において、ＦＳＥＣレジスタが１だけ増分される。このように、ＦＳＥＣレジスタは電圧サイクルの半分毎に発生する割り込みを計数する。ブロック３４において、ライン電圧サイクルに依存して、２９又は２７と比較され、このサイクルは、２９個又は２７個の割り込み（約１／２秒）の計数に達するまで繰り返される。次いで、ブロック３５においてＦＳＥＣレジスタがクリアされ、ブロック４１においてＬＥＤレジスタが増分される。ＬＥＤレジスタの値の最下位桁のみが使用され、ブロック４２において、この最下位のビットが１と比較される。最下位のビットが１である場合には、ブロック４３において、ＬＥＤインジケータ４（ＬＥＤ１）がオンになる。一方、ＬＥＤレジスタの最下位のビットが０である場合には、ブロック４４においてＬＥＤインジケータがオフにされ、ブロック４５においてＬＥＤレジスタがクリアされる。ブロック４１〜４５によって囲まれたループは、ＬＥＤインジケータ４を１／２秒間だけオンにし、次の１／２秒間ではオフにするように反復動作させる。
【００１６】
ブロック５１において、コイル・レジスタの最下位ビットが１と比較され、コイル・レジスタの最下位ビットが１である場合には、図６のコイル動作ループに入る。コイル・レジスタの最下位ビットが０である場合には、図５の時間ループに入る。
【００１７】
図６を参照すると、ブロック５２において、ＬＥＤレジスタの値が再度１と比較され、ＬＥＤレジスタの値が１である場合には、マイクロプロセッサＩＣ１のピンＰ０１を介してトライアックＱ１をオフに切り替えることによって、ブロック５３において、コイルＣＬ１とオプションのコイルＣＬ２がオフになる。ＬＥＤレジスタが１でない場合には、ブロック５４において、パス１（ｐａｓｓｏｎｅ）レジスタが１と比較される。パス１レジスタが１でない場合には、ブロック５５において、コイルＣＬ１及びＣＬ２がトライアックＱ１を介してオンにされる。
【００１８】
逆に、パス１レジスタが１に等しい場合には、ブロック６１においてパス１レジスタがクリアされ、ブロック６２において、コイルの状態をチェックするための時間を許容するために０．１秒の遅延時間が設けられる。ブロック６３においては、コイル・プレゼント・レジスタの値が１と比較され、コイル・プレゼント・レジスタの値が１である場合には、ブロック６４において、コイルＣＬ１及びＣＬ２がトライアックＱ１をオフに切り替えることによってオフにされ、ＬＥＤインジケータ４及びループが図４の最上部に戻る。逆に、コイル・プレゼント・レジスタの値が１ではない場合には、ブロック５３及び５５からの場合と同様に、図５のタイミング・ループに入る。こうして、図６によって示されたループは、コイル・プレゼント・レジスタが正常であれば、ＬＥＤインジケータ４と同じ速度でコイルをオン、オフする。
【００１９】
図５を参照すると、ブロック７１において秒レジスタが増分され、ブロック７２において秒レジスタが数１１９と比較される。このように、図５のループは、秒レジスタの値が１１９に等しくなるまで繰り返される。秒レジスタが１１９になったとき、即ち、一分間が経過したとき、ブロック７３において秒レジスタがクリアされ、ブロック７４において分レジスタが増分される。ブロック７５において、分レジスタが４と比較され、分レジスタが４である場合には、ブロック８１においてコイル・レジスタがクリアされ、ループは図４の最上部に戻る。逆に、分レジスタが４でない場合には、分レジスタはブロック８２において６と比較される。分レジスタが６である場合には、ブロック８３において分レジスタがクリアされ、ブロック８４において、コイル・レジスタが再びオンにされ（即ち、１にリセットされ）、ループは図４の最上部に戻る。分レジスタが６でない場合にも、ループは図４の最上部に戻る。図５において示された、ブロック７１〜８４によって囲まれたループは、ネズミ防除装置１が４分間だけ活性化され、２分間だけ停止するように、ネズミ防除装置を反復動作させる。比較ステップ７５よび８２を変更することによって、任意の他のオン／オフ・サイクル時間を設定することが可能であることは明らかであろう。
【００２０】
特定の実施の形態において、ネズミ防除装置１を図示し、説明したが、本発明の実行可能性に影響を与えることなく、回路又はデジタル論理に改変を行うことが可能である。例えば、多くの異なるプラットフォームやピンの構成をマイクロプロセッサＩＣ１に用いることが可能である。従って、本発明の特定の形態を本明細書において図示し、説明したが、ここに説明され図示されている構成要素の特定の形態又は構成に限定されるものではない。
【図面の簡単な説明】
【図１】本発明に係る改良されたネズミ防除装置の斜視図である。
【図２】図１の改良されたネズミ防除装置の概略回路図である。
【図３】図２の回路を制御するマイクロプロセッサの始動手順を示すフローチャート図である。
【図４】図２の回路を制御するマイクロプロセッサのプログラムされた論理を示すフローチャート図である。
【図５】図２の回路を制御するマイクロプロセッサのプログラムされた論理を示すフローチャート図である。
【図６】図２の回路を制御するマイクロプロセッサのプログラムされた論理を示すフローチャート図である。

Claims

ａ）交流ライン電圧源の対応する第一及び第二のリード線にそれぞれ接続可能な第一の電源端子及び第二の電源端子を備える交流ライン電圧入力と、
ｂ）プログラムされたマイクロプロセッサと、
ｃ）前記ライン電圧入力と前記マイクロプロセッサとの間に接続され、整流された直流電源を前記マイクロプロセッサの電源入力に供給する電源と、
ｄ）前記第一の電源端子及び前記第二の電源端子のうちの一方に接続され、前記ライン電圧源の各サイクルに対して割り込みを発生する、前記マイクロプロセッサの割り込み入力ピンと、
ｅ）コイルと、
ｆ）前記マイクロプロセッサの制御出力ピンに接続されたゲートによって制御されるスイッチであって、前記マイクロプロセッサからのゲート制御信号に応答して動作して、前記コイルの一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間で選択的に回路を閉じ、前記コイルの他方の側が前記第一の電源端子及び前記第二の電源端子のうちの他方と接続され、前記マイクロプロセッサが、該マイクロプロセッサの割り込み入力ピンによって受け取られたライン・サイクル信号の周波数によって制御される所定のタイミング・サイクルに基づいて、周期的に前記ゲート制御信号を前記ゲートに送るようにプログラムされたスイッチと、
を具備し、前記スイッチのオン、オフ動作によって前記コイルを介して発生された電磁パルスを前記第一及び第２のリード線に誘導するネズミ防除装置。
前記マイクロプロセッサによって前記ゲートに各々のゲート制御信号が適用された状態で前記交流ライン電圧源に前記電磁パルスを加えるように、前記コイルの近傍に位置し且つ前記第一の電源端子及び前記第二の電源端子のうちの一方に取り付けられた鉄金属コアを更に備える、請求項１記載のネズミ防除装置。
前記コイルにおける異常状態を検知するためにリード線を介してコイル状態監視回路に接続された、前記マイクロプロセッサのコイル監視入力ピンを更に備え、
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方とに接続され、
前記コイル状態監視回路が前記コイルにおける異常状態を前記コイル監視入力ピンに関係付ける限り、前記マイクロプロセッサが、前記ゲートへ前記ゲート制御信号を送るのを停止するようにプログラムされている、
請求項１記載のネズミ防除装置。
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間に直列に接続された抵抗器とダイオードとを備え、
前記コイル監視入力ピンが、前記抵抗器と前記ダイオードとの間の接合部に接続されたリード線を介して前記コイル状態監視回路に接続される、
請求項３記載のネズミ防除装置。
ａ）前記マイクロプロセッサの出力ピンと前記第一の電源端子及び前記第二の電源端子のうちの一方との間に接続されたＬＥＤインジケータを更に備え、
ｂ）前記マイクロプロセッサが、前記ゲート制御信号を送出するのと同一の率で前記ＬＥＤインジケータを点灯させるための制御信号を送信し、前記コイル状態監視回路によって前記コイルにおける異常状態が前記コイル監視入力ピンに関係付けられたとき、前記ＬＥＤを点灯させるための制御信号の送信を停止するようにプログラムされている、請求項３記載のネズミ防除装置。
追加のコイルが前記コイルと並列に接続され、
両方の前記コイルが、前記スイッチを介して、前記第一の電源端子及び前記第二の電源端子のうちの一方と接続され、
両方の前記コイルの他方が、前記第一の電源端子及び前記第二の電源端子のうちの他方と接続される、
請求項１記載のネズミ防除装置。
前記マイクロプロセッサが、周期的に、所定の期間、前記制御信号の生成を停止し、前記所定の期間が経過した後に前記制御信号の生成を再開するようにプログラムされている、請求項１記載のネズミ防除装置。
ａ）交流ライン電圧源の対応する第一及び第二のリード線にそれぞれ接続可能な第一の電源端子及び第二の電源端子を備える交流ライン電圧入力と、
ｂ）プログラムされたマイクロプロセッサと、
ｃ）前記ライン電圧入力と前記マイクロプロセッサとの間に接続され、整流された直流電力を前記マイクロプロセッサの電源入力に供給する電源と、
ｄ）コイルと、
ｅ）前記マイクロプロセッサの制御出力ピンに接続されたゲートによって制御されるスイッチであって、前記マイクロプロセッサからのゲート制御信号に応答して動作し、前記コイルの一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間で選択的に回路を閉じ、前記コイルの他方の側が前記第一の電源端子及び前記第二の電源端子のうちの他方と接続されたスイッチと、
ｆ）前記コイルの近傍に位置し、前記第一の電源端子及び前記第二の電源端子のうちの一方に取り付けられた鉄金属コアと、
ｇ）前記コイルにおける異常状態を検知するためにリード線を介してコイル状態監視回路に接続された、前記マイクロプロセッサのコイル監視入力ピンと、
を備え、
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方とに接続され、
前記コイル状態監視回路が前記コイルにおける異常状態を前記コイル監視入力ピンに関係付ける限り、前記マイクロプロセッサが、前記ゲートへ前記ゲート制御信号を送るのを停止するようにプログラムされており、
前記スイッチのオン、オフ動作によって前記コイルを介して発生された電磁パルス電磁界を前記第一及び第２のリード線に誘導するネズミ防除装置。
ａ）前記第一の電源端子及び前記第二の電源端子のうちの一方が、前記ライン電圧源の各サイクルに対して割り込みを発生するよう、前記マイクロプロセッサの割り込み入力ピンに接続され、
ｂ）前記マイクロプロセッサが、該マイクロプロセッサの割り込み入力ピンによって受け取られたライン・サイクル信号の周波数によって制御される所定のタイミング・サイクルに基づいて、周期的に前記ゲート制御信号を前記ゲートに送信するようにプログラムされる、
請求項８記載のネズミ防除装置。
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間に直列に接続された抵抗器とダイオードとを備え、
前記コイル監視入力ピンが、前記抵抗器と前記ダイオードとの間の接合部に接続された前記リード線を介して前記コイル状態監視回路に接続される、
請求項８記載のネズミ防除装置。
追加のコイルが前記コイルと並列に接続され、
両方の前記コイルが、前記スイッチを介して、前記第一の電源端子及び前記第二の電源端子のうちの一方と接続され、
両方の前記コイルが、前記第一の電源端子及び前記第二の電源端子のうちの他方と接続され、
一対のコアが、両方の前記コイルのうちの一方の近傍に配置され、前記第一の電源端子及び前記第二の電源端子のうちの一方に接続される、
請求項８記載のネズミ防除装置。
ａ）前記マイクロプロセッサの出力ピンと前記第一の電源端子及び前記第二の電源端子のうちの一方との間に接続されたＬＥＤインジケータを備え、
ｂ）前記マイクロプロセッサが、前記ゲート制御信号を送出するのと同一の率で前記ＬＥＤインジケータを点灯させるための制御信号を送信し、前記コイル状態監視回路によって前記コイルにおける異常状態が前記コイル監視入力ピンに関係付けられたとき、前記ＬＥＤを点灯させるための制御信号の送信を停止するようにプログラムされている、
請求項８記載のネズミ防除装置。
前記マイクロプロセッサが、周期的に、所定の期間、前記制御信号の生成を停止し、前記所定の期間が経過した後に前記制御信号の生成を再開するようにプログラムされている、請求項８記載のネズミ防除装置。
交流ライン電圧源の対応する第一及び第二のリード線にそれぞれ接続可能な第一の電源端子及び第二の電源端子を備える交流ライン電圧入力と、
プログラムされたマイクロプロセッサと、
前記ライン電圧入力と前記マイクロプロセッサとの間に接続されて整流された直流電源を前記マイクロプロセッサの電源入力に供給する電源と、
コイルと、
前記マイクロプロセッサの制御出力ピンに接続されたゲートによって制御されるスイッチであって、前記マイクロプロセッサからのゲート制御信号に応答して動作し、前記コイルの一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間で選択的に回路を閉じ、前記コイルの他方の側が前記第一の電源及び前記第二の電源端子のうちの他方と接続されたスイッチと、
前記コイルの近傍に位置し、前記第一の電源端子及び前記第二の電源端子のうちの一方に取り付けられた鉄金属コアと、
前記コイルにおける異常状態を検知するためにリード線を介してコイル状態監視回路に接続された、前記マイクロプロセッサのコイル監視入力ピンと、
を備え、
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方とに接続され、
前記コイル状態監視回路が前記コイルにおける異常状態を前記コイル監視入力ピンに関係付ける限り、前記マイクロプロセッサが、前記ゲートへ前記ゲート制御信号を送るのを停止するようにプログラムされ、
前記マイクロプロセッサの割り込み入力ピンが、前記第一の電源端子及び前記第二の電源端子のうちの一方に接続されて前記ライン電圧源の各サイクルに対して割り込みを発生し、
前記マイクロプロセッサが、該マイクロプロセッサの割り込み入力ピンによって受け取られたライン・サイクル信号の周波数によって制御される所定のタイミング・サイクルに基づいて、周期的に前記ゲート制御信号を前記ゲートに送信するようにプログラムされており、
前記スイッチのオン、オフ動作によって前記コイルを介して発生された電磁パルス電磁界を前記第一及び第２のリード線に誘導するネズミ防除装置。
前記コイル状態監視回路が、前記コイルの前記一方の側と前記第一の電源端子及び前記第二の電源端子のうちの一方との間に直列に接続された抵抗器とダイオードとを備え、
前記コイル監視入力ピンが、前記抵抗器と前記ダイオードとの間の接合部に接続された前記リード線を介して前記コイル状態監視回路に接続される、
請求項１４記載のネズミ防除装置。
追加のコイルが前記コイルと並列に接続され、
両方の前記コイルが、前記スイッチを介して、前記第一の電源端子及び前記第二の電源端子のうちの一方と接続され、
両方の前記コイルが、前記第一の電源端子及び前記第二の電源端子のうちの他方と接続される、
請求項１４記載のネズミ防除装置。
ａ）前記マイクロプロセッサの出力ピンと前記第一の電源端子及び前記第二の電源端子のうちの一方との間に接続されたＬＥＤインジケータを更に備え、
ｂ）前記マイクロプロセッサが、前記ゲート制御信号を送出するのと同一の率で前記ＬＥＤインジケータを点灯させるための制御信号を送信し、前記コイル状態監視回路によって前記コイルにおける異常状態が前記コイル監視入力ピンに関係付けられたとき、前記ＬＥＤを点灯させるための制御信号の送信を停止するようにプログラムされている、
請求項１４記載のネズミ防除装置。
前記マイクロプロセッサが、周期的に、所定の期間、前記制御信号の生成を停止し、前記所定の期間が経過した後に前記制御信号の生成を再開するようにプログラムされている、請求項１４記載のネズミ防除装置。