JP4703146B2 - EL display device and driving method of EL display device - Google Patents
EL display device and driving method of EL display device Download PDFInfo
- Publication number
- JP4703146B2 JP4703146B2 JP2004250790A JP2004250790A JP4703146B2 JP 4703146 B2 JP4703146 B2 JP 4703146B2 JP 2004250790 A JP2004250790 A JP 2004250790A JP 2004250790 A JP2004250790 A JP 2004250790A JP 4703146 B2 JP4703146 B2 JP 4703146B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 383
- 239000011159 matrix material Substances 0.000 claims description 25
- 239000003086 colorant Substances 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 description 343
- 230000008859 change Effects 0.000 description 307
- 238000005259 measurement Methods 0.000 description 225
- 239000010408 film Substances 0.000 description 100
- 230000002829 reductive effect Effects 0.000 description 97
- 239000000758 substrate Substances 0.000 description 96
- 230000003071 parasitic effect Effects 0.000 description 71
- 230000001276 controlling effect Effects 0.000 description 68
- 238000010586 diagram Methods 0.000 description 66
- 238000007689 inspection Methods 0.000 description 64
- 230000007423 decrease Effects 0.000 description 55
- 239000003990 capacitor Substances 0.000 description 51
- 238000012545 processing Methods 0.000 description 43
- 238000006243 chemical reaction Methods 0.000 description 38
- 239000004973 liquid crystal related substance Substances 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 37
- 229920005591 polysilicon Polymers 0.000 description 37
- 238000005516 engineering process Methods 0.000 description 34
- 230000006870 function Effects 0.000 description 30
- 238000007789 sealing Methods 0.000 description 30
- 239000010409 thin film Substances 0.000 description 29
- 230000003247 decreasing effect Effects 0.000 description 25
- 230000000694 effects Effects 0.000 description 23
- 239000000523 sample Substances 0.000 description 22
- 238000009826 distribution Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 21
- 239000012071 phase Substances 0.000 description 17
- 238000011156 evaluation Methods 0.000 description 16
- 101150100470 frc gene Proteins 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000012935 Averaging Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000001629 suppression Effects 0.000 description 9
- 238000009966 trimming Methods 0.000 description 9
- 238000007599 discharging Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 7
- 239000011147 inorganic material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 239000002274 desiccant Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 238000010248 power generation Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 239000002041 carbon nanotube Substances 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 3
- 101710176146 Transcription cofactor vestigial-like protein 1 Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000004397 blinking Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- RICKKZXCGCSLIU-UHFFFAOYSA-N 2-[2-[carboxymethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]ethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]acetic acid Chemical compound CC1=NC=C(CO)C(CN(CCN(CC(O)=O)CC=2C(=C(C)N=CC=2CO)O)CC(O)=O)=C1O RICKKZXCGCSLIU-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 2
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 208000013586 Complex regional pain syndrome type 1 Diseases 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101100462611 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) prr-1 gene Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006289 polycarbonate film Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネルに関するものである。また、これらの表示パネルなどの駆動回路(ICなど)および駆動方法などに関するものである。 The present invention relates to a self-luminous display panel such as an EL display panel (display device) using an organic or inorganic electroluminescence (EL) element. Further, the present invention relates to a driving circuit (such as an IC) and a driving method of these display panels.
電気光学変換物質として有機エレクトロルミネッセンス(EL)材料を用いたアクティブマトリクス型の画像表示装置は画素に書き込まれる電流に応じて発光輝度が変化する。有機EL表示パネルは各画素に発光素子を有する自発光型である。有機EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。 In an active matrix image display device using an organic electroluminescence (EL) material as an electro-optic conversion substance, light emission luminance changes according to a current written to a pixel. The organic EL display panel is a self-luminous type having a light emitting element in each pixel. The organic EL display panel has advantages such as higher image visibility than the liquid crystal display panel, no backlight, and high response speed.
有機EL表示パネルも単純マトリクス方式とアクティブマトリクス方式の構成が可能である。前者は構造が単純であるものの大型かつ高精細の表示パネルの実現が困難である。しかし、安価である。後者は大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に難しい、比較的高価であるという課題がある。現在では、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄膜トランジスタ(トランジスタ)によって制御する。 The organic EL display panel can also be configured in a simple matrix system and an active matrix system. Although the former has a simple structure, it is difficult to realize a large and high-definition display panel. However, it is cheap. The latter can realize a large, high-definition display panel. However, there is a problem that the control method is technically difficult and relatively expensive. At present, active matrix systems are actively developed. In the active matrix system, a current flowing through a light emitting element provided in each pixel is controlled by a thin film transistor (transistor) provided in the pixel.
アクティブマトリクス方式の有機EL表示パネルは、例えば特許文献1に開示されている。この表示パネルの一画素の等価回路を図2に示す。画素16は発光素子であるEL素子15、第1のトランジスタ(駆動用トランジスタ)11a、第2のトランジスタ(スイッチング用トランジスタ)11bおよび蓄積容量(コンデンサ)19からなる。発光素子15は有機エレクトロルミネッセンス(EL)素子である。本明細書では、EL素子15に電流を供給(制御)するトランジスタ11aを駆動用トランジスタ11と呼ぶ。また、図2のトランジスタ11bのように、スイッチとして動作するトランジスタをスイッチ用トランジスタ11と呼ぶ。
An active matrix type organic EL display panel is disclosed in
有機EL素子15は多くの場合、整流性があるため、OLED(有機発光ダイオード)と呼ばれることがある。図1、図2などでは発光素子15としてダイオードの記号を用いている。
Since the
本発明における発光素子15はOLEDに限るものではなく、素子15に流れる電流量によって輝度が制御されるものであればよい。たとえば、無機EL素子が例示される。その他、半導体で構成される白色発光ダイオードが例示される。また、発光トランジスタでもよい。また、発光素子15は必ずしも整流性が要求されるものではない。双方向性素子であってもよい。
The light-emitting
図2の動作について説明する。ゲート信号線17を選択状態とし、ソース信号線18に輝度情報を表す電圧の映像信号を印加する。トランジスタ11aが導通し、映像信号が蓄積容量19に充電される。ゲート信号線17を非選択状態とすると、トランジスタ11aがオフになる。トランジスタ11bは電気的にソース信号線18から切り離される。しかし、トランジスタ11aのゲート端子電位は蓄積容量(コンデンサ)19によって安定に保持される。トランジスタ11aを介して発光素子15に流れる電流は、トランジスタ11aのゲート/ドレイン端子間電圧Vgdに応じた値となる。発光素子15はトランジスタ11aを通って供給される電流量に応じた輝度で発光し続ける。
有機EL表示パネルは、低温ポリシリコントランジスタアレイを用いてパネルを構成する。しかし、有機EL素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。 The organic EL display panel is configured by using a low-temperature polysilicon transistor array. However, display variations occur in organic EL elements when the transistor characteristics of the polysilicon transistor array vary.
図2は電圧プログラム方式の画素構成である。図2に図示する画素構成では、電圧の映像信号をトランジスタ11aで電流信号に変換する。したがって、トランジスタ11aに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタ11aは50%以上の特性バラツキが発生している。したがって、図2の構成では表示ムラが発生する。
FIG. 2 shows a pixel configuration of a voltage program method. In the pixel configuration shown in FIG. 2, the voltage video signal is converted into a current signal by the
表示ムラは、電流プログラム方式の構成を採用することにより低減することが可能である。電流プログラムを実施するためには、電流駆動方式のドライバ回路が必要である。しかし、電流駆動方式のドライバ回路にも電流出力段を構成するトランジスタ素子にバラツキが発生する。そのため、各出力端子からの階調出力電流にバラツキが発生し、良好な画像表示ができないという課題があった。また、電流プログラム方式は、低階調領域では、駆動電流が小さい。そのため、ソース信号線18の寄生容量により良好に駆動できないという課題があった。特に、0階調目の電流は、0(流れない)である。したがって、画像表示を書き換えできないという課題があった。
Display unevenness can be reduced by adopting a current program system configuration. In order to implement the current program, a current drive type driver circuit is required. However, variation also occurs in the transistor elements constituting the current output stage in the current drive type driver circuit. For this reason, there is a problem in that the gradation output current from each output terminal varies and a good image display cannot be performed. In the current program method, the drive current is small in the low gradation region. For this reason, there has been a problem that the
第1の本発明は、The first aspect of the present invention is
EL素子を有する複数の色の画素がマトリックス状に配置された表示領域を有するEL表示装置であって、 An EL display device having a display area in which pixels of a plurality of colors having EL elements are arranged in a matrix,
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、 A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel;
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、 An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; Equipped,
前記電圧発生回路は、前記演算回路が求めたデータに基づき、前記アノード電圧とカソード電圧のうち、少なくとも一方の電圧を可変できることを特徴とするEL表示装置である。 The voltage display circuit is an EL display device that can vary at least one of the anode voltage and the cathode voltage based on data obtained by the arithmetic circuit.
また、第2の本発明は、 The second aspect of the present invention
前記画素には、EL素子と前記EL素子に電流を供給する駆動用トランジスタと、前記電流が流れる電流経路に配置されたスイッチ素子とを具備し、 The pixel includes an EL element, a driving transistor for supplying current to the EL element, and a switch element disposed in a current path through which the current flows.
前記スイッチ素子をオンオフさせて、前記電流経路の電流を制御することを特徴とする上記第1の本発明のEL表示装置である。 The EL display device according to the first aspect of the present invention, wherein the switch element is turned on and off to control the current in the current path.
また、第3の本発明は、 The third aspect of the present invention
前記画素に表示信号を印加する信号発生回路を更に具備し、 A signal generation circuit for applying a display signal to the pixel;
前記表示信号の基準位置は、前記アノード電圧と前記カソード電圧のうち、可変しない方の電圧を基準位置にしていることを特徴とする上記第1の本発明のEL表示装置である。 The EL display device according to the first aspect of the present invention is characterized in that the reference position of the display signal is a non-variable voltage of the anode voltage and the cathode voltage as a reference position.
また、第4の本発明は、 The fourth aspect of the present invention is
前記画素には、EL素子と前記EL素子に電流を供給する駆動用トランジスタとを具備し、 The pixel includes an EL element and a driving transistor for supplying current to the EL element,
前記駆動用トランジスタは、Pチャンネルトランジスタであり、 The driving transistor is a P-channel transistor,
前記電圧発生回路は、前記アノード電圧を所定電圧に維持し、前記カソード電圧を可変することを特徴とする上記第1の本発明のEL表示装置である。 The EL display device according to the first aspect of the invention is characterized in that the voltage generation circuit maintains the anode voltage at a predetermined voltage and varies the cathode voltage.
また、第5の本発明は、 The fifth aspect of the present invention provides
前記画素は、電流プログラムを行う画素構成であることを特徴とする上記第1の本発明のEL表示装置である。 The EL display device according to the first aspect of the present invention is characterized in that the pixel has a pixel configuration for performing current programming.
また、第6の本発明は、 The sixth aspect of the present invention provides
EL素子を有する複数色の画素がマトリックス状に配置された表示領域を有するEL表示装置の駆動方法であって、 A method for driving an EL display device having a display region in which pixels of a plurality of colors having EL elements are arranged in a matrix,
前記EL表示装置は、 The EL display device
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、 A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel;
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、 An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; Equipped,
第1の期間に対応する、前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータを第1のデータとし、 The data corresponding to the first period, the data corresponding to the magnitude of the current flowing in the display area, obtained by the arithmetic circuit, is defined as the first data,
第2の期間に対応する、前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータを第2のデータとし、 Data corresponding to the magnitude of the current flowing through the display area, obtained by the arithmetic circuit, corresponding to the second period, is defined as second data,
前記第2のデータ > 前記第1のデータ、の関係がある時、 When there is a relationship of the second data> the first data,
前記第2の期間における前記アノード電圧と前記カソード電圧との電位差 < 前記第1の期間における前記アノード電圧と前記カソード電圧との電位差、なる関係が成立する様に、前記アノード電圧とカソード電圧との電位差を可変することを特徴とするEL表示装置の駆動方法である。 The potential difference between the anode voltage and the cathode voltage in the second period <the potential difference between the anode voltage and the cathode voltage in the first period, so that the relationship is established. An EL display device driving method characterized in that a potential difference is varied.
また、第7の本発明は、 The seventh aspect of the present invention
EL素子を有する複数色の画素がマトリックス状に配置された表示領域を有するEL表示装置の駆動方法であって、 A method for driving an EL display device having a display region in which pixels of a plurality of colors having EL elements are arranged in a matrix,
前記EL表示装置は、 The EL display device
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、 A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel;
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、 前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータに基づいて、前記アノード電圧と前記カソード電圧との電位差を可変することを特徴とするEL表示装置の駆動方法である。 An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; And driving the EL display device, wherein the potential difference between the anode voltage and the cathode voltage is varied based on data obtained by the arithmetic circuit and corresponding to the magnitude of the current flowing in the display region. Is the method.
また、第8の本発明は、 In addition, the eighth aspect of the present invention
前記画素には、EL素子と前記EL素子に電流を供給する駆動用トランジスタと、前記電流が流れる電流経路に配置されたスイッチ素子とを具備し、 The pixel includes an EL element, a driving transistor for supplying current to the EL element, and a switch element disposed in a current path through which the current flows.
前記スイッチ素子をオンオフさせて、前記電流経路の電流を制御することを特徴とする上記第6または上記第7の本発明のEL表示装置の駆動方法である。 The method of driving an EL display device according to the sixth or seventh aspect of the invention, wherein the switch element is turned on / off to control a current in the current path.
本発明のソースドライバ回路は、基準電流の発生回路を有し、また、ゲートドライバ回路を制御することにより、電流制御、輝度制御を実現する。また、画素は、複数あるいは単独の駆動用トランジスタを有し、EL素子15に流れる電流バラツキが発生しないように駆動する。また、各端子に接続する単位トランジスタ群を変化させる。したがって、トランジスタのしきい値ばらつきによる表示むらの発生を抑制することが可能となる。駆動用トランジスタ素子の温度依存性も補償する。また、duty比制御などによりダイナミックレンジが広い画像表示を実現できる。
The source driver circuit of the present invention includes a reference current generation circuit, and realizes current control and luminance control by controlling the gate driver circuit. Further, the pixel has a plurality of or single drive transistors, and is driven so as not to cause a variation in current flowing through the
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。 The display panel, display device, and the like of the present invention exhibit distinctive effects according to their respective configurations such as high image quality, good moving image display performance, low power consumption, low cost, and high brightness.
本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいことになる。 If the present invention is used, an information display device or the like with low power consumption can be configured, and power is not consumed. Moreover, since it can be reduced in size and weight, resources are not consumed. Therefore, it is friendly to the global environment and space environment.
本明細書において、各図面は理解を容易するために、また作図を容易にするため、省略および拡大あるいは縮小した箇所がある。たとえば、図4に図示する表示パネルの断面図では薄膜封止膜41などを十分厚く図示している。一方、図3において、封止フタ40は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、反射防止のために円偏光板などの位相フィルム(38、39)が必要である。しかし、本明細書の各図面では円偏光板などを省略している。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。
In the present specification, each drawing includes parts omitted, enlarged, or reduced for easy understanding and drawing. For example, in the cross-sectional view of the display panel shown in FIG. 4, the thin
本明細書では、駆動用トランジスタ11、スイッチング用トランジスタ11は薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード(TFD)、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。もちろん、FET、MOS−FET、MOSトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、PLZT素子などでもよいことは言うまでもない。つまり、本発明のトランジスタ11、ゲートドライバ回路12、ソースドライバ回路(IC)14などは、これらのいずれでも使用することができる。
In this specification, the driving
ソースドライバ回路(IC)14は、単なるドライバ機能だけでなく、電源回路、バッファ回路(シフトレジスタなどの回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。 The source driver circuit (IC) 14 has not only a simple driver function but also a power supply circuit, a buffer circuit (including a circuit such as a shift register), a data conversion circuit, a latch circuit, a command decoder, a shift circuit, an address conversion circuit, and an image memory. Etc. may be incorporated.
基板30はガラス基板として説明をするが、シリコンウエハで形成してもよい。また、基板30は、金属基板、セラミック基板、プラスティックシート(板)などを使用してよい。また、本発明の表示パネルなどを構成するトランジスタ11、ゲートドライバ回路12、ソースドライバ回路(IC)14などは、ガラス基板などに形成し、転写技術により他の基板(プラスチックシート)に移し変えて構成または形成したものでもよいことは言うまでもない。フタ40の材料あるいは構成に関しても基板30と同様である。また、フタ40、基板30は放熱性を良好にするため、サファイアガラスなどを用いてもよいことは言うまでもない。
Although the
以下、本発明のEL表示パネルについて図面を参照しながら説明をする。有機EL表示パネルは、図3に示すように、画素電極としての透明電極35が形成されたガラス板30(アレイ基板30)上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも1層の有機機能層(EL層)29、及び金属電極(反射膜)(カソード)36が積層されたものである。透明電極(画素電極)35である陽極(アノード)にプラス、金属電極(反射電極)36の陰極(カソード)にマイナスの電圧を加え、透明電極35及び金属電極36間に直流を印加することにより、有機機能層(EL膜)29が発光する。
Hereinafter, the EL display panel of the present invention will be described with reference to the drawings. As shown in FIG. 3, the organic EL display panel includes at least an electron transport layer, a light emitting layer, a hole transport layer, and the like on a glass plate 30 (array substrate 30) on which a
本発明では、画素電極である透明電極(ITO)の膜厚をRGBのサブピクセルごとに変更している。有機EL層29から出る光は、透明電極(ITO)層35界面、有機EL層29、金属電極36界面との間で反射を繰り返すうちに、両界面間の距離に応じて特定の波長の光だけが干渉して強度が高まり、そのほかの波長の光の強度は低下する。透明電極(ITO)層35の厚さを、RGBの各サブピクセルで変えることで、各RGB光の色純度を向上させている。取り出す光の波長(R>G>B)が長いものほどITO層を厚くしている。本発明の光のスペクトルは、赤(R)色と青(B)色でやや鋭いピークを持ち、緑(G)色で緩やかなピークになっている。
In the present invention, the film thickness of the transparent electrode (ITO) as the pixel electrode is changed for each RGB sub-pixel. While the light emitted from the
なお、封止フタ40とアレイ基板30との空間には乾燥剤37を配置する。これは、有機EL膜29は湿度に弱いためである。乾燥剤37によりシール剤を浸透する水分を吸収し有機EL膜29の劣化を防止する。また、封止フタ40とアレイ基板30とは、周辺部を封止樹脂2511で封止する。乾燥剤37などの水分吸収手段は、封止フタ40などに直接塗布または蒸着することにより形成してもよい。
A
封止フタ40とは、外部からの水分の浸入を防止あるいは抑制する手段であって、フタの形状に限定されるものではない。たとえば、ガラス板あるいはプラスティック板あるいはフィルムなどでもよい。また、融着ガラス、ステンレスなどの金属などでもよい。また、樹脂あるいは無機材料などの構成体であってもよい。また、蒸着技術などを用いて薄膜状の形成(図4を参照のこと)したものであってもよい。乾燥剤37の表面からEL膜までの距離は、0.2mm以上開けることが好ましい。
The sealing
図3の本発明の有機EL表示パネルは、ガラスのフタ40を用いて封止する構成である。しかし、本発明はこれに限定するものではない。たとえば、図4に図示するようにフィルム41(薄膜でもよい。つまり、薄膜封止膜41である)41を用いた封止構造であってもよい。
The organic EL display panel of the present invention shown in FIG. 3 is configured to be sealed using a
封止フィルム(薄膜封止膜)41としては電解コンデンサのフィルムにDLC(ダイヤモンド ライク カーボン)を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い(防湿性能が高い)。このフィルムを封止膜41として用いる。また、DLC(ダイヤモンド ライク カーボン)膜などを電極36の表面に直接蒸着する構成ものよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。
Examples of the sealing film (thin film sealing film) 41 include a film of an electrolytic capacitor on which DLC (diamond-like carbon) is vapor-deposited. This film has extremely poor moisture permeability (high moisture resistance). This film is used as the sealing
薄膜41あるいは封止構造を形成する膜の厚みは、上記干渉領域の膜厚には限定されない。5〜10μm以上あるいは、100μm以上の厚みを有するように構成あるいは形成してもよいことは言うまでもない。また、封止構成の薄膜41などが透過性を有する場合は、図4のA側が光出射側となり、不透過性あるいは光反射性の機能あるいは構造を有する場合は、B側が光出射側となる。
The thickness of the
A側とB側からの両方から光が出射されるように構成してもよい。この構成を採用する場合は、A側からEL表示パネルの画像を見る場合と、B側からEL表示パネルの画像を見る場合とでは画像が左右反転する。したがって、A側からEL表示パネルの画像を見る場合と、B側からEL表示パネルの画像を見る場合では、手動であるいはオートマチックに画像の左右を反転させる機能を付加する。この機能の実現は、映像信号の1画素行あるいは複数画素行分をラインメモリに蓄積し、ラインメモリの読み出し方向を反転させればよい。 You may comprise so that light may be radiate | emitted from both A side and B side. In the case of adopting this configuration, the image is reversed horizontally when viewing the image of the EL display panel from the A side and when viewing the image of the EL display panel from the B side. Therefore, when viewing the image of the EL display panel from the A side and when viewing the image of the EL display panel from the B side, a function of inverting the left and right of the image manually or automatically is added. This function can be realized by storing one pixel row or a plurality of pixel rows of the video signal in the line memory and inverting the reading direction of the line memory.
図4のように封止フタ40を用いず、封止膜41で封止する構成を薄膜封止と呼ぶ。基板30側から光を取り出す「下取り出し(図3を参照のこと。光取り出し方向は図3のB矢印方向である)」の場合の薄膜封止41は、EL膜を形成後、EL膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は1μm以上10μm以下の厚みが適する。さらに好ましくは、膜厚は2μm以上6μm以下の厚みが適する。この緩衝膜上の封止膜74を形成する。
A configuration in which the sealing
緩衝膜がないと、応力によりEL膜の構造が崩れ、筋状に欠陥が発生する。封止膜41は前述したように、DLC(ダイヤモンド ライク カーボン)、あるいは電界コンデンサの層構造(誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造)が例示される。
Without the buffer film, the structure of the EL film collapses due to the stress, and a line-like defect occurs. As described above, the sealing
有機EL膜29側から光を取り出す「上取り出し(図4を参照のこと。光取り出し方向は図4のA矢印方向である)」の場合の薄膜封止は、有機EL膜29を形成後、有機EL膜29上にカソード(もしくはアノード)となるAg−Mg膜を20オングストローム以上300オングストロームの膜厚で形成する。その上に、ITOなどの透明電極を形成して低抵抗化する。次に、好ましくはこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に封止膜41を形成する。
Thin film sealing in the case of “upward extraction (see FIG. 4, the light extraction direction is the direction of arrow A in FIG. 4)” for extracting light from the
図3などにおいて、有機EL膜29から発生した光の半分は、反射膜(カソード電極)36で反射され、アレイ基板30と透過して出射される。しかし、反射膜(カソード電極)36には外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板30にλ/4板(位相フィルム)38および偏光板(偏光フィルム)39を配置している。偏光板39と位相フィルム38を一体したものは円偏光板(円偏光シート)と呼ばれる。
In FIG. 3 and the like, half of the light generated from the
なお、位相フィルム38、円偏光板1654は、有機樹脂フィルム、有機樹脂板に限定するものではなく、無機材料(水晶結晶、光学薄膜)などで構成してもよいことは言うまでもない。
Needless to say, the
図3、図4などの構成において、光出射面に、微細な四角錐、三角錐などの、プリズムを形成することにより、表示輝度を向上できる。四角錐の場合は、底辺の1辺は、100μm以下10μm以上にする。さらに好ましくは30μm以下10μm以上にする。三角錐の場合は、底辺の直径を100μm以下10μm以上にする。さらに好ましくは30μm以下10μm以上にする。四角錐、三角錐に限定するものではなく、五角錐以上であってもよい。底面が3角形、6角形、その他の多角形でもよい。また、形状が台形、立方体であってもよい。また、2次元形状(たとえば、3角形の形状が長手方向に連続する形状、一般にプリズムシートとよばれる形状)であってもよい。 In the configurations of FIGS. 3 and 4, the display luminance can be improved by forming a prism such as a fine quadrangular pyramid or a triangular pyramid on the light emitting surface. In the case of a quadrangular pyramid, one side of the base is 100 μm or less and 10 μm or more. More preferably, it is 30 μm or less and 10 μm or more. In the case of a triangular pyramid, the diameter of the base is set to 100 μm or less and 10 μm or more. More preferably, it is 30 μm or less and 10 μm or more. It is not limited to a quadrangular pyramid or a triangular pyramid, and may be a pentagonal pyramid or more. The bottom surface may be a triangle, a hexagon, or other polygons. Further, the shape may be a trapezoid or a cube. Further, it may be a two-dimensional shape (for example, a shape in which a triangular shape is continuous in the longitudinal direction, generally called a prism sheet).
画素16が反射電極の場合はEL膜29から発生した光は上方向に出射される(図4のA方向に光が出射)。したがって、位相板38および偏光板39は光出射側に配置することはいうまでもない。
When the
反射型画素16は、画素電極35を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極35の表面に、凸部(もしくは凹凸部)を設けることで有機EL膜29との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード36(アノード35)となる反射膜を透明電極に形成する、あるいは反射率を30%以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。
The
凸部(もしくは凹凸部)は、回折格子にすることは光取り出しに効果がある。回折格子は2次元あるいは3次元構造にする。回折格子のピッチは0.2μm以上2μm以下にすることが好ましい。この範囲で光効率が良好な結果が得られる。特に回折格子のピッチは0.3μm以上0.8μm以下にすることが好ましい。また、回折格子の形状は、サインカーブ状にすることが好ましい。 Protruding portions (or uneven portions) having a diffraction grating is effective for light extraction. The diffraction grating has a two-dimensional or three-dimensional structure. The pitch of the diffraction grating is preferably 0.2 μm or more and 2 μm or less. In this range, a result with good light efficiency can be obtained. In particular, the pitch of the diffraction grating is preferably 0.3 μm or more and 0.8 μm or less. Further, the shape of the diffraction grating is preferably a sine curve.
EL表示装置のカラー化は、マスク蒸着により行うが、本発明はこれに限定するものではない。たとえば、青色発光のEL層を形成し、発光する青色光を、R、G、Bの色変換層(CCM:カラーチェンジミディアムズ)でR、G、B光に変換してもよい。たとえば、図4において、薄膜封止膜41上あるいは下にカラーフィルターを配置する。もちろん、プレシジェンシャドーマスクを利用したRGB有機材料(EL材料)の打ち分け方式を採用してもよい。本発明のカラーEL表示パネルはこれらのいずれの方式を用いても良い。
The EL display device is colored by mask vapor deposition, but the present invention is not limited to this. For example, a blue light emitting EL layer may be formed, and the emitted blue light may be converted into R, G, B light by an R, G, B color conversion layer (CCM: Color Change Mediums). For example, in FIG. 4, a color filter is disposed on or below the thin
本発明のEL表示パネル(EL表示装置)の画素16の構造は、図1などに示すように、1つの画素16が4つのトランジスタ11ならびにEL素子15により形成される。画素電極35はソース信号線18と重なるように構成する。ソース信号線18上に絶縁膜あるいはアクリル材料からなる平坦化膜32を形成して絶縁し、平坦化膜32上に画素電極35を形成する。このようにソース信号線18上の少なくとも1部に画素電極35を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。
The structure of the
平坦化膜32は層間絶縁膜としても機能する。平坦化膜32は、0.4μm以上2.0μm以下の膜厚に構成あるいは形成する。平坦化膜32の膜厚が0.4μm以下であれば、層間絶縁が不良になりやすい(歩留まり低下)。2.0μm以上であればコンタクト接続部34の形成が困難になり、コンタクト不良が発生しやすい(歩留まり低下する)。
The
本明細書ではEL素子15として有機EL素子(OEL、PEL、PLED、OLEDなど多種多様な略称で記述される)を例にあげて説明するがこれに限定するものではなく、無機EL素子にも適用されることは言うまでもない。
In this specification, an organic EL element (described by various abbreviations such as OEL, PEL, PLED, and OLED) will be described as an example of the
有機EL表示パネルに用いられるアクティブマトリックス方式は、特定の画素を選択し、必要な表示情報を与えられること。1フレーム期間を通じてEL素子に電流を流すことができることという2つの条件を満足させなければならない。 The active matrix method used for the organic EL display panel is to select a specific pixel and provide necessary display information. Two conditions must be satisfied that current can flow through the EL element throughout one frame period.
この2つの条件を満足させるため、図2に図示する従来の有機ELの画素構成では、第1のトランジスタ11bは画素を選択するためのスイッチング用トランジスタとして機能させる。また、第2のトランジスタ11aはEL素子15に電流を供給するための駆動用トランジスタとして機能させている。
In order to satisfy these two conditions, in the pixel configuration of the conventional organic EL shown in FIG. 2, the
この構成を用いて階調を表示させる場合、駆動用トランジスタ11aのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ11aのオン電流のばらつきがそのまま表示に現れる。
In the case of displaying gradation using this configuration, it is necessary to apply a voltage corresponding to the gradation as the gate voltage of the driving
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が450度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±0.2V〜±0.5Vの範囲でばらつきがある。そのため、駆動用トランジスタ11aを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ11の劣化によっても特性は変化する。
The on-current of a transistor is very uniform if it is a transistor formed of a single crystal, but in a low-temperature polycrystalline transistor formed by low-temperature polysilicon technology that can be formed on an inexpensive glass substrate with a formation temperature of 450 degrees or less. The threshold value varies within a range of ± 0.2V to ± 0.5V. For this reason, the on-current flowing through the driving
この現象は、低温ポリシリコン技術に限定されるものではなく、プロセス温度が450度(摂氏)以上の高温ポリシリコン技術でも、固相(CGS)成長させた半導体膜を用いてトランジスタなどを形成したものでも発生する。その他、有機トランジスタでも発生する。アモルファスシリコントランジスタでも発生する。 This phenomenon is not limited to low-temperature polysilicon technology, and transistors and the like are formed using solid-phase (CGS) grown semiconductor films even in high-temperature polysilicon technology with a process temperature of 450 degrees Celsius or higher. Even things can occur. In addition, it occurs in organic transistors. It also occurs in amorphous silicon transistors.
図2のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内の抑えることができない。 As shown in FIG. 2, in the method of displaying gradation by writing a voltage, it is necessary to strictly control the device characteristics in order to obtain a uniform display. However, this variation cannot be suppressed within a predetermined range in a current low-temperature polycrystalline polysilicon transistor or the like.
本発明の表示パネルの画素16を構成するトランジスタ11は、p−チャンネルポリシリコン薄膜トランジスタに構成される。また、トランジスタ11bは、デュアルゲート以上であるマルチゲート構造としている。
The
本発明の表示パネルの画素16を構成するトランジスタ11bは、トランジスタ11aのソース−ドレイン間のスイッチとして作用する。したがって、トランジスタ11bは、できるだけON/OFF比の高い特性が要求される。トランジスタ11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。
The
本明細書ではEL素子15として有機EL素子(OEL、PEL、PLED、OLEDなど多種多様な略称で記述される)を例にあげて説明するがこれに限定するものではなく、無機EL素子にも適用されることは言うまでもない。
In this specification, an organic EL element (described by various abbreviations such as OEL, PEL, PLED, and OLED) will be described as an example of the
図1の画素回路は、1画素内に4つのトランジスタ11を有している。駆動用トランジスタ11aのゲート端子はトランジスタ11bのソース端子に接続されている。トランジスタ11bおよびトランジスタ11cのゲート端子はゲート信号線17aに接続されている。トランジスタ11bのドレイン端子はトランジスタ11cのソース端子ならびにトランジスタ11dのソース端子に接続され、トランジスタ11cのドレイン端子はソース信号線18に接続されている。トランジスタ11dのゲート端子はゲート信号線17bに接続され、トランジスタ11dのドレイン端子はEL素子15のアノード電極に接続されている。
The pixel circuit in FIG. 1 has four
図1ではすべてのトランジスタはPチャンネルで構成している。Pチャンネルは多少Nチャンネルのトランジスタに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はEL素子構成をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよい。また、NチャンネルとPチャンネルの両方を用いて構成してもよい。 In FIG. 1, all the transistors are configured by P-channel. The P channel has a lower mobility than an N channel transistor, but is preferable because it has a high breakdown voltage and is less likely to deteriorate. However, the present invention is not limited to the configuration of the EL element with the P channel. You may comprise only N channel. Moreover, you may comprise using both N channel and P channel.
パネルを低コストで作製するためには、画素を構成するトランジスタ11をすべてPチャンネルで形成し、内蔵ゲートドライバ回路12もPチャンネルで形成することが好ましい。このようにアレイをPチャンネルのみのトランジスタで形成することにより、マスク枚数が5枚となり、低コスト化、高歩留まり化を実現できる。
In order to manufacture a panel at low cost, it is preferable that all the
ゲート信号線17bに印加するトランジスタ11dのオン電圧は、ゲート信号線17aに印加するトランジスタ11bのオン電圧よりも低くする。具体的にはゲート信号線17aに印加するオン電圧は−9Vであるが、ゲート信号線17bに印加するオン電圧は、−2〜0Vである。ゲート信号線17bに印加するトランジスタ11dのオン電圧を、ゲート信号線17aに印加するトランジスタ11bのオン電圧よりも低くすることにより、トランジスタ11dのリークが減少し良好な黒表示を実現できる。ゲート信号線17aと17bに印加するオフ電圧は同一にする。オフ電圧は8Vである。ゲート信号線17aと17bに印加するオフ電圧は同一にすることにより電源回路の構成が簡略化させる。
The on-voltage of the
図1のように画素16の駆動用トランジスタ11a、選択トランジスタ(11b、11c)がPチャンネルトランジスタの場合は、突き抜け電圧が発生する。これは、ゲート信号線17aの電位変動が、選択トランジスタ(11b、11c)のG−S容量(寄生容量)を介して、コンデンサ19の端子に突き抜けるためである。Pチャンネルトランジスタ11bがオフするときにはVgh電圧となる。そのため、コンデンサ19の端子電圧がVdd側に少しシフトする。そのため、トランジスタ11aのゲート(G)端子電圧は上昇し、より黒表示となる。したがって、良好な黒表示を実現できる。
As shown in FIG. 1, when the driving
以上の実施例は、トランジスタ11bのG−S容量(寄生容量)を介して、コンデンサ19の電位を変動させ、コンデンサ19の電位変動により、黒表示を良好にする構成である。しかし、本発明はこれに限定するものではない。たとえば、コンデンサ19bを素子で形成してもよいことは言うまでもない。コンデンサ19bはトランジスタ11のゲート信号線17を構成する電極層と、ソース信号線18を構成(形成)する電極層を2つの電極として形成することが好ましい。コンデンサ19bの容量はコンデンサ19aの容量の1/4以上1/1以下とすることが好ましい。
In the above embodiment, the potential of the
コンデンサ19bなどによる突き抜け電圧のシフト量は一定であり、また、Vgh電圧、Vgl電圧が一定値であるからである。電流駆動方式(電流プログラム方式)では、低階調ではプログラム電流が小さくなり、ソース信号線18の寄生容量の充放電が困難である。しかし、コンデンサ19bになどよる突き抜け電圧を利用することにより、ソース信号線18に印加するプログラム電流を比較的大きくでき、駆動用トランジスタ11aがEL素子15に流す電流はプログラム電流よりも小さくすることができる。つまり、微小なプログラム電流を画素16に書き込むことができる。
This is because the amount of shift of the punch-through voltage due to the
逆に、突き抜け電圧を可変するには、Vgh電圧またはVgl電圧もしくはVgh電圧とVgl電圧の電位差を変化すればよい。たとえば、点灯率(後に説明する)に応じて、Vgh電圧、Vgl電圧を変化あるいは操作する駆動方法が例示される。また、コンデンサ19bの容量を変化すればよい。また、アノード電圧Vddを変化させればよい。たとえば、点灯率(後に説明する)に応じて、アノード電圧(Vdd)を変化あるいは操作する駆動方法が例示される。これらを変化あるいは変更することにより突き抜け電圧の大きさを制御でき、駆動用トランジスタ11aが流す電流量を制御でき、良好な黒表示を実現できる。
Conversely, in order to vary the punch-through voltage, the Vgh voltage, the Vgl voltage, or the potential difference between the Vgh voltage and the Vgl voltage may be changed. For example, a driving method of changing or operating the Vgh voltage and the Vgl voltage according to the lighting rate (described later) is exemplified. Moreover, what is necessary is just to change the capacity | capacitance of the capacitor |
突き抜け電圧の大きさは階調番号によらず、一定値であるため、低階調領域では、相対的に減少するプログラム電流量の割合が大きくなる。したがって、低階調領域になるほど、良好な黒表示を実現できる。 Since the magnitude of the punch-through voltage is a constant value regardless of the gradation number, the ratio of the program current amount that decreases relatively increases in the low gradation area. Therefore, a better black display can be realized as the gradation is lower.
以下、さらに本発明の理解を容易にするために、本発明のEL素子構成について図5を用いて説明する。本発明のEL素子構成は2つのタイミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ11bならびにトランジスタ11cがONすることにより、等価回路として図5(a)となる。ここで、信号線より所定の電流Iwが書き込まれる。これによりトランジスタ11aはゲートとドレインが接続された状態となり、このトランジスタ11aとトランジスタ11cを通じて電流Iwが流れる。したがって、トランジスタ11aのゲート−ソースの電圧はI1が流れるような電圧となる。
Hereinafter, in order to facilitate understanding of the present invention, the EL element configuration of the present invention will be described with reference to FIG. The EL device configuration of the present invention is controlled by two timings. The first timing is a timing for storing a necessary current value. When the
第2のタイミングはトランジスタ11aとトランジスタ11cが閉じ、トランジスタ11dが開くタイミングであり、そのときの等価回路は図5(b)となる。トランジスタ11aのソース−ゲート間の電圧は保持されたままとなる。この場合、トランジスタ11aは常に飽和領域で動作するため、Iwの電流は一定となる。
The second timing is a timing at which the
以上の動作を図示すると、図6に図示するようになる。図6(a)の61aは、表示画面64における、ある時刻での電流プログラムされている画素(行)(書き込み画素行)を示している。画素(行)61aは、図5(b)に図示するように非点灯(非表示画素(行))とする。
The above operation is illustrated in FIG.
図1の画素構成の場合は、図5(a)に示すように、電流プログラム時は、プログラム電流Iwがソース信号線18に流れる。この電流Iwが駆動用トランジスタ11aを流れ、プログラム電流Iwを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。なお、図1などのコンデンサ19の一方の端子は、前段(1行まえの画素)あるいは後段(次に選択される画素)のゲート信号線17aに接続してもよい。
In the case of the pixel configuration of FIG. 1, as shown in FIG. 5A, the program current Iw flows through the
次に、EL素子15に電流を流す期間は図5(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。
Next, during a period in which a current flows through the
図6の駆動方法のタイミングチャートを図7に図示する。図7でわかるように、各選択された画素行(選択期間は、1Hとしている)において、ゲート信号線17aにオン電圧(Vgl)が印加されている時(図7(a)を参照)には、ゲート信号線17bにはオフ電圧(Vgh)が印加されている(図7(b)を参照)。この期間は、EL素子15には電流が流れていない(非点灯状態)。
FIG. 7 shows a timing chart of the driving method of FIG. As can be seen from FIG. 7, in each selected pixel row (the selection period is 1H), when the on-voltage (Vgl) is applied to the
選択されていない画素行において、ゲート信号線17aにオフ電圧(Vgh)が印加され、ゲート信号線17bにはオン電圧(Vgl)が印加されている。また、この期間は、EL素子15に電流が流れている(点灯状態)。また、点灯状態では、EL素子15は所定のN倍の輝度(N・B)で点灯し、その点灯期間は1F/Nである。したがって、1Fを平均した表示パネルの表示輝度は、(N・B)×(1/N)=B(所定輝度)となる。なお、Nは1以上であればいずれの値でもよい。
In an unselected pixel row, an off voltage (Vgh) is applied to the
つぎに、図8を用いて、本発明のEL表示パネルで使用する電源(電圧)について説明をする。ゲートドライバ回路12は、バッファ回路82とシフトレジスタ回路81で構成される。バッファ回路82はオフ電圧(Vgh)とオン電圧(Vgl)を電源電圧として使用する。一方、シフトレジスタ回路81はシフトレジスタの電源VGDDとグラント(GND)電圧を使用し、また、入力信号(CLK、UD、ST)の反転信号を発生させるためのVREF電圧を使用する。また、ソースドライバ回路(IC)14は、電源電圧Vsとグランド(GND)電圧を使用する。
Next, a power supply (voltage) used in the EL display panel of the present invention will be described with reference to FIG. The
ゲートドライバ回路12aは、シフトレジスタ回路81aとバッファ回路82を具備している。したがって、ゲートドライバ回路12aはゲート信号線17aをオンオフ制御する。ゲート信号線17bは、用のシフトレジスタ回路81b(図示せず)とバッファ回路82(図示せず)を内蔵する。なお、説明を容易にするため、画素構成は図1を例にあげて説明をする。
The
各シフトレジスタ回路81は正相と負相のクロック信号CLKx(CLKxP、CLKxN)、スタートパルス(STx)で制御される。なお、xは添え字である。その他、ゲート信号線の出力、非出力を制御するイネーブル(ENABL)信号、シフト方向を上下逆転するアップダウン(UPDWM)信号を付加することが好ましい。他に、スタートパルスがシフトレジスタ回路81にシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。
Each
シフトレジスタ回路81のシフトタイミングはコントロールIC722(後述する)からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路81を内蔵する。なお、クロック信号は正相のみとしてもよい。正相のみのクロック信号とすることにより信号線数が削減でき、狭額縁化を実現できる。
The shift timing of the
シフトレジスタ回路81のバッファ容量は小さいため、直接にはゲート信号線17を駆動することができない。そのため、シフトレジスタ回路81の出力とゲート信号線17を駆動する出力ゲート間には少なくとも2つ以上のインバータ回路が形成されている。
Since the buffer capacity of the
ソースドライバ回路(IC)14を低温ポリシリなどのポリシリ技術で基板30上に直接形成する場合も同様であり、ソース信号線18を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ回路(IC)14のシフトレジスタ間には複数のインバータ回路が形成される。
The same applies to the case where the source driver circuit (IC) 14 is formed directly on the
以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項)は、ソースドライブおよびゲートドライバ回路に共通の事項である。 The following items (the output of the shift register and the output stage that drives the signal line (items related to the inverter circuit arranged between the output stages such as the output gate or transfer gate) are common to the source drive and gate driver circuits. is there.
ここで理解を容易にするため、電圧値を規定する。まず、アノード電圧Vddを6(V)とし、カソード電圧Vssを−9(V)とする(図1などを参照のこと)。GND電圧は0(V)とし、ソースドライバ回路のVs電圧はVdd電圧と同一の6(V)とする。Vgh1とVgh2電圧はVddより0.5(V)以上3.0(V)以下とすることが好ましい。ここでは、Vgh1=Vgh2=8(V)とする。 Here, in order to facilitate understanding, a voltage value is defined. First, the anode voltage Vdd is set to 6 (V), and the cathode voltage Vss is set to −9 (V) (see FIG. 1 and the like). The GND voltage is 0 (V), and the Vs voltage of the source driver circuit is 6 (V), which is the same as the Vdd voltage. The Vgh1 and Vgh2 voltages are preferably 0.5 (V) or more and 3.0 (V) or less from Vdd. Here, Vgh1 = Vgh2 = 8 (V).
ゲートドライバ回路12のVgl1は、図1のトランジスタ11cのオン抵抗を十分に小さくするため、低くする必要がある。ここでは、回路構成を容易にするため、Vgh1と絶対値が逆であるVgl1=−8(V)にする。VGDD電圧は、Vghよりも低く、GND電圧よりも高くする必要がある。ここでは、発生電圧回路を容易にし、回路コストを低減するため、Vgh電圧の1/2の4(V)にする。一方で、Vgl2電圧は、余り低くすると、トランジスタ11bのリークを発生する危険性があるため、したがって、VGDD電圧とVgl1電圧の中間電圧にすることが好ましい。ここでは、電圧回路を容易にし、回路コストを低減するため、VGDD電圧と絶対値が等しく、また反対極性である−4(V)にする。
Vgl1 of the
以上の実施例は、1画素行ごとに1本の選択画素行を配置(形成)する構成であった。本発明は、これに限定するものではなく、複数の画素行で1本のゲート信号線17aを配置(形成)してもよい。
In the above embodiment, one selected pixel row is arranged (formed) for each pixel row. The present invention is not limited to this, and one
図10はその実施例である。なお、説明を容易にするため、画素構成は図1の場合を主として例示して説明をする。図10ではゲート信号線17aは3つの画素(16R、16G、16B)を同時に選択する。Rの記号とは赤色の画素関連を意味し、Gの記号とは緑色の画素関連を意味し、Bの記号とは青色の画素関連を意味するものとする。
FIG. 10 shows an example. In order to facilitate the description, the pixel configuration will be described mainly using the case of FIG. In FIG. 10, the
ゲート信号線17aの選択により、画素16R、画素16Gおよび画素16Bが同時に選択されデータ書き込み状態となる。画素16Rはソース信号線18Rから映像データをコンデンサ19Rに書き込み、画素16Gはソース信号線18Gから映像データをコンデンサ19Gに書き込む。画素16Bはソース信号線18Bから映像データをコンデンサ19Bに書き込む。
By selecting the
画素16Rのトランジスタ11dはゲート信号線17bRに接続されている。また、画素16Gのトランジスタ11dはゲート信号線17bGに接続され、画素16Bのトランジスタ11dはゲート信号線17bBに接続されている。画素16RのEL素子15R、画素16GのEL素子15G、画素16BのEL素子15Bは別個にオンオフ制御することができる。つまり、EL素子15R、EL素子15G、EL素子15Bはそれぞれのゲート信号線17bR、17bG、17bBを制御することにより、点灯時間、点灯周期を個別に制御可能である。
The
図10の表示パネルの構成において、ゲート信号線17bRにオンオフ電圧を印加することにより、R画素16Rをオンオフ制御することができる。ゲート信号線17bGにオンオフ電圧を印加することにより、G画素16Gをオンオフ制御することができる。ゲート信号線17bBにオンオフ電圧を印加することにより、B画素16Bをオンオフ制御することができる。
In the configuration of the display panel of FIG. 10, the
また、以上の駆動を実現するためには、図11に図示するように、ゲート信号線17bRを制御するゲートドライバ回路12bR、ゲート信号線17bGを制御するゲートドライバ回路12bG、ゲート信号線17bBを制御するゲートドライバ回路12bBを形成または配置すればよい。 In order to realize the above driving, as shown in FIG. 11, the gate driver circuit 12bR for controlling the gate signal line 17bR, the gate driver circuit 12bG for controlling the gate signal line 17bG, and the gate signal line 17bB are controlled. The gate driver circuit 12bB to be formed may be formed or arranged.
以上の実施例は、主としてシリコンチップからなるICでソースドライバ回路(IC)14を構成するものであった。しかし、本発明はこれに限定するものではなく、アレイ基板30に直接にポリシリコン技術(CGS技術、低温ポリシリコン技術、高温ポリシリコン技術など)を用いて出力段回路91など(ポリリシコン電流保持回路92)を形成または構成してもよい。
In the above embodiment, the source driver circuit (IC) 14 is configured by an IC mainly composed of a silicon chip. However, the present invention is not limited to this, and the output stage circuit 91 or the like (polysilicon current holding circuit) using polysilicon technology (CGS technology, low temperature polysilicon technology, high temperature polysilicon technology, etc.) directly on the
図9はその実施例である。R、G、Bの出力段回路91(R用は91R、G用は91G、B用は91B)と、RGBの出力段回路91を選択するスイッチSがポリシリコン技術で形成(構成)されている。スイッチSは1H期間を時分割して動作する。基本的には、スイッチSは、1Hの1/3期間がRの出力段回路91Rに接続され、1Hの1/3期間がGの出力段回路91Gに接続され、残りの1Hの1/3期間がBの出力段回路91Bに接続される。
FIG. 9 shows an example. An output stage circuit 91 for R, G, and B (91R for R, 91G for G, and 91B for B) and a switch S for selecting the RGB output stage circuit 91 are formed (configured) by polysilicon technology. Yes. The switch S operates by time-sharing the 1H period. Basically, the switch S is connected to the R
図9に図示するように、シフトレジスタ回路、サンプリング回路などを有するソースドライバ(回路)14は、出力端子93でソース信号線18と接続される。ポリシリコンからなるスイッチSが時分割で切り換えられ、出力段回路91RGBに接続される。出力段回路91RGBはRGBの映像データからなる電流が保持される。なお、図9ではポリリシコン電流保持回路92は1段分しか図示していないが、実際には2段構成されていることは言うまでもない。
As shown in FIG. 9, a source driver (circuit) 14 having a shift register circuit, a sampling circuit, and the like is connected to a
図9では、スイッチSは、1Hの1/3期間がRの出力段回路91Rに接続され、1Hの1/3期間がGの出力段回路91Gに接続され、残りの1Hの1/3期間がBの出力段回路91Bに接続されると説明したが本発明はこれに限定するものではない。R、G、Bを選択する期間は異なっていてもよい。これは、R、G、Bのプログラム電流Iwの大きさが異なっているためである。R、G、BでEL素子15の効率が異なるため、R、G、Bでプログラム電流の大きさが異なる。プログラム電流の大きさが小さいと、ソース信号線18の寄生容量の影響を受けやすいため、プログラム電流の印加期間を長くし、十分にソース信号線18の寄生容量の充放電期間を確保する必要がある。一方で、ソース信号線18の寄生容量の大きさは、R、G、Bで同一であることが多い。
In FIG. 9, the switch S is connected to the R
以上の実施例では、RGBそれぞれに対応する画素16を同時に走査する構成であった。本発明はこの構成に限定するものではない。フレーム(フィールド)ないで、RGBを個別に選択して画像表示を行っても良い。図12はその実施例である。
In the above embodiment, the configuration is such that the
図12(a)は1フレーム(1フィールド)期間にR表示領域63R、G表示領域63G、B表示領域63Bを画面の上から下方向(下方向から上方向でもよい)に走査する。RGBの表示領域以外の領域は非表示領域62とする。つまり、間欠駆動を実施する。R、G、Bの表示領域63は個別に間欠表示が実施される。
In FIG. 12A, the
図12(b)は1フィールド(1フレーム)期間にR、G、B表示領域63を複数発生するように実施した実施例である。この駆動方法は、図23の駆動方法と類似である。したがって、説明を必要としないであろう。図12(b)に表示領域63を複数に分割することにより、フリッカの発生はより低フレームレートでもなくなる。
FIG. 12B shows an embodiment in which a plurality of R, G, and
図13(a)は、RGBの表示領域63で表示領域63の面積を異ならせたものである。なお、表示領域63の面積は点灯期間に比例することは言うまでもない。図13(a)では、R表示領域63RとG表示領域63Gと面積を同一にしている。G表示領域63GよりB表示領域63Bの面積を大きくしている。
FIG. 13A shows the
有機EL表示パネルでは、Bの発光効率が悪い場合が多い。図13(a)のようにB表示領域63Bを他の色の表示領域63よりも大きくすることにより、効率よくホワイトバランスをとることができるようになる。また、R、G、B表示領域63の面積を変化させることにより、ホワイトバランス調整、色温度調整を容易に実現できる。
In organic EL display panels, the light emission efficiency of B is often poor. By making the
図13(b)は、1フィールド(フレーム)期間で、B表示期間63Bが複数(63B1、63B2)となるようにした実施例である。図13(a)は1つのB表示領域63Bを変化させる方法であった。変化させることによりホワイトバランスを良好に調整できるようにする。図13(b)は、同一面積のB表示領域63Bを複数表示させることにより、ホワイトバランス調整(補正)を良好にする。また、色温度補正(調整)を良好にする。たとえば、屋外と屋内で色温度を変化させることは有効である。たとえば、屋内では、色温度を低下させ、屋外では色温度を高くする。
FIG. 13B shows an example in which the
本発明の駆動方式は図12、図13のいずれに限定するものではない。また、図12、図13の駆動方法では、R、G、Bの表示領域63を発生し、間欠表示する。結果として動画ボケを解消でき、画素16への書き込み不足を改善する。
The drive system of the present invention is not limited to either FIG. 12 or FIG. 12 and 13, the R, G, and
図13(a)と図13(b)とは組み合わせてもよいことはいうまでもない。たとえば、図13(a)のRGBの表示面積63を変化し、かつ図13(b)のRGBの表示領域63を複数発生させる駆動方法の実施である。
Needless to say, FIG. 13A and FIG. 13B may be combined. For example, a drive method is implemented in which the
図6では表示領域63を1つにした方式である。しかし、本発明はこれに限定するものではない。たとえば、図14に図示するように、表示領域63と非表示領域62とを複数に分散させてもよい。
In FIG. 6, the
また、図14に図示するように、間欠する間隔(非表示領域62/表示領域63)は等間隔に限定するものではない。たとえば、ランダムでもよい(全体として、表示期間もしくは非表示期間が所定値(一定割合)となればよい)。また、RGBで異なっていてもよい。つまり、白(ホワイト)バランスが最適になるように、R、G、B表示期間もしくは非表示期間が所定値(一定割合)となるように調整(設定)すればよい。
Further, as illustrated in FIG. 14, intermittent intervals (
非表示領域62とは、ある時刻において非点灯EL素子15の画素16領域である。表示領域63とは、ある時刻において点灯EL素子15の画素16領域である。非表示領域62、表示領域63は、水平同期信号に同期して、1画素行ずつ位置がシフトしていく。
The
本発明の駆動方法の説明を容易にするため、1/Nとは、1F(1フィールドまたは1フレーム)を基準にしてこの1Fを1/Nにするとして説明する。しかし、1画素行が選択され、電流値がプログラムされる時間(通常、1水平走査期間(1H))があるし、また、走査状態によっては誤差も生じることは言うまでもない。もちろん、ゲート信号線17aからの突き抜け電圧によっても、理想状態から変化する。ここでは説明を容易にするため、理想状態として説明をする。
In order to facilitate the description of the driving method of the present invention, 1 / N is described on the assumption that 1F is set to 1 / N on the basis of 1F (one field or one frame). However, there is a time during which one pixel row is selected and the current value is programmed (usually, one horizontal scanning period (1H)), and it goes without saying that an error may occur depending on the scanning state. Of course, it changes from the ideal state also by the penetration voltage from the
液晶表示パネルは、1F(1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。 The liquid crystal display panel holds the current (voltage) written to the pixel for a period of 1F (one field or one frame). For this reason, when a moving image is displayed, there is a problem that the outline of the display image is blurred.
有機(無機)EL表示パネル(表示装置)も1F(1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。したがって、液晶表示パネルと同様の課題が発生する。一方、CRTのように電子銃で線表示の集合として画像を表示するディスプレイは、人間の眼の残像特性を用いて画像表示を行うため、動画表示画像の輪郭ぼけは発生しない。 The organic (inorganic) EL display panel (display device) also holds the current (voltage) written in the pixel during the period of 1F (one field or one frame). Therefore, the same problem as the liquid crystal display panel occurs. On the other hand, a display that displays an image as a set of line displays with an electron gun, such as a CRT, displays an image using the afterimage characteristics of the human eye, so that the outline blur of a moving image display image does not occur.
本発明の駆動方法では、1F/Nの期間の間だけ、EL素子15に電流を流し、他の期間(1F(N−1)/N)は電流を流さない。本発明の駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に間欠表示状態となる。動画データ表示を、間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、CRTに近い動画表示を実現することができる。
In the driving method of the present invention, current is passed through the
本発明の駆動方法では、間欠表示を実現する。しかし、間欠表示を実施するにあたり、トランジスタ11dは最大でも1H周期でオンオフ制御するだけでよい。したがって、回路のメインクロックは従来と変わらないため、回路の消費電力が増加することもない。液晶表示パネルでは、間欠表示を実現するために画像メモリが必要である。本発明は、画像データは各画素16に保持されている。そのため、本発明の駆動方法において、間欠表示を実施するための画像メモリは不要である。
In the driving method of the present invention, intermittent display is realized. However, when performing intermittent display, the
本発明の駆動方法はスイッチングのトランジスタ11d(図1などを参照のこと)などをオンオフさせるだけでEL素子15に流す電流を制御する。つまり、EL素子15に流れる電流Iwをオフしても、画像データはそのまま画素16のコンデンサ19の保持されている。したがって、次のタイミングでスイッチング素子11dなどをオンさせ、EL素子15に電流を流せば、その流れる電流は前に流れていた電流値と同一である。
The driving method of the present invention controls the current passed through the
本発明では黒挿入(黒表示などの間欠表示)を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機EL素子15は電流を印加してから発光するまでの時間が短く、高速に応答する。そのため、動画表示に適し、さらに間欠表示を実施することのより従来のデータ保持型の表示パネル(液晶表示パネル、EL表示パネルなど)の問題である動画表示の問題を解決できる。
In the present invention, it is not necessary to increase the main clock of the circuit even when black insertion (intermittent display such as black display) is realized. Further, there is no need for an image memory because it is not necessary to perform time axis expansion. Further, the
さらに、大型の表示装置でソース信号線18の配線長が長くなり、ソース信号線18の寄生容量が大きくなる場合は、N値を大きくすることのより対応できる。ソース信号線18に印加するプログラム電流値をN倍にした場合、ゲート信号線17b(トランジスタ11d)の導通期間を1F/Nとすればよい。これによりテレビ、モニターなどの大型表示装置などにも適用が可能である。
Further, when the wiring length of the
電流駆動では特に黒レベルの画像表示では20nA以下の微小電流で画素のコンデンサ19をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、1画素行にプログラムする時間(基本的には1H以内である。ただし、2画素行を同時に書き込む場合もあるので1H以内に限定されるものではない。)内に寄生容量を充放電することができない。1H期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。
In current driving, it is necessary to program the
図1の画素構成の場合、図5(a)に示すように、電流プログラム時は、プログラム電流Iwがソース信号線18に流れる。この電流Iwがトランジスタ11aを流れ、Iwを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。
In the case of the pixel configuration of FIG. 1, as shown in FIG. 5A, the program current Iw flows through the
次に、EL素子15に電流を流す期間は図5(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。
Next, during a period in which a current flows through the
プログラム電流Iwが本来流す電流(所定値)のN倍であるとすると、図5(b)のEL素子15に流れる電流Ieも10倍になる。したがって、所定値の10倍の輝度でEL素子15は発光する。つまり、図18に図示するように、倍率Nを高くするほど、画素16の瞬時の表示輝度Bも高くなる。基本的には倍率Nと画素16の輝度とは比例関係となる。
Assuming that the program current Iw is N times the current (predetermined value) that flows originally, the current Ie that flows through the
なお、本発明は、画素構成が電流プログラム方式のみに限定されない。たとえば、図26のような電圧プログラム方式の画素構成にも適用できる。1フレーム(フィールド)の所定期間を高い輝度で表示し、他の期間を非点灯状態にすることが、電圧駆動方式においても、動画表示性能の向上などに有効だからである。また、電圧駆動方式においても、ソース信号線18の寄生容量の影響は無視できない。特に大型EL表示パネルにおいて、寄生容量が大きいため、本発明の駆動方法を実施することは効果がある。以上の事項は、本発明の他の実施例においても同様である。
In the present invention, the pixel configuration is not limited to the current program method. For example, the present invention can be applied to a voltage-programmed pixel configuration as shown in FIG. This is because displaying a predetermined period of one frame (field) with high luminance and turning off the other period is effective in improving the moving image display performance even in the voltage driving method. Even in the voltage drive system, the influence of the parasitic capacitance of the
図6(b)に図示するように、書き込み画素行61aを含む画素行が非点灯領域62とし、書き込み画素行61aよりも上画面のS/N(時間的には1F/N)の範囲を表示領域63とする(書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる)。画像表示状態は、表示領域63が帯状になって、画面の上から下に移動する。
As shown in FIG. 6B, the pixel row including the
図6の表示では、1つの表示領域63が画面の上から下方向に移動する。フレームレートが低いと、表示領域63が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
In the display of FIG. 6, one
この課題に対しては、図14に図示するように、表示領域63を複数に分割するとよい。この分割された総和がS(N−1)/Nの面積となれば、図6の明るさと同等になる。なお、分割された表示領域63は等しく(等分に)する必要はない。また、分割された非表示領域62も等しくする必要はない。
For this problem, the
以上のように、表示領域63を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。
As described above, screen flickering is reduced by dividing
図15はゲート信号線17の電圧波形およびELの発光輝度を図示している。図15で明らかなように、ゲート信号線17bをVglにする期間(1F/N)を複数に分割(分割数K)している。つまり、Vglにする期間は1F/(K・N)の期間をK回実施する。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。
FIG. 15 illustrates the voltage waveform of the
画像の分割数は可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。 It is preferable that the number of image divisions is variable. For example, this change may be detected and the value of K may be changed by the user pressing a brightness adjustment switch or turning the brightness adjustment volume. Moreover, you may comprise so that a user may adjust a brightness | luminance. You may comprise so that it may change manually or automatically by the content and data of the image to display.
図15などにおいて、ゲート信号線17bをVglにする期間(1F/N)を複数に分割(分割数K)し、Vglにする期間は1F/(K・N)の期間をK回実施するとしたがこれ限定するものではない。1F/(K・N)の期間をL(L≠K)回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより表示画面64を表示するものである。したがって、1F/(K・N)の期間をL(L≠K)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、表示画面64の輝度をデジタル的に変更することができる。たとえば、L=2とL=3では50%の輝度(コントラスト)変化となる。また、画像の表示領域63を分割する時、ゲート信号線17bをVglにする期間は同一期間に限定するものではない。
In FIG. 15 and the like, the period (1F / N) in which the
図16は2画素行を同時に選択する駆動方法の実施例である。理想的には、2画素(行)のトランジスタ11aが、それぞれがIw×5(N=10の場合。つまり、K=2であるから、ソース信号線18に流れる電流はIw×K×5=Iw×10となる)の電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5倍の電流がプログラムされ保持される。
FIG. 16 shows an example of a driving method for simultaneously selecting two pixel rows. Ideally, the
同時に選択する画素行が2画素行(K=2)であるから、2つの駆動用トランジスタ11aが動作する。つまり、1画素あたり、10/2=5倍の電流がトランジスタ11aに流れる。ソース信号線18には、2つのトランジスタ11aのプログラム電流を加えた電流が流れる。
Since two pixel rows (K = 2) are selected at the same time, the two driving
たとえば、書き込み画素行61aに、本来、書き込む電流Idとし、ソース信号線18には、Iw×10の電流を流す。書き込み画素行61bは後に正規の画像データが書き込まれるので問題がない。画素行61bは、1H期間の間は61aと同一表示である。そのため、書き込み画素行61aと電流を増加させるために選択した画素行61bとを少なくとも非表示状態62とするのである。
For example, the write current Id is originally set to the
次の、1H後には、ゲート信号線17a(1)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(3)が選択され(Vgl電圧)、選択された画素行(3)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(1)には正規の画像データが保持される。
After the next 1H, the
次の、1H後には、ゲート信号線17a(2)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(4)が選択され(Vgl電圧)、選択された画素行(4)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(2)には正規の画像データが保持される。以上の動作と1画素行ずつシフト(もちろん、複数画素行ずつシフトしてもよい。たとえば、擬似インターレース駆動であれば、2行ずつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう)しながら走査することにより1画面が書き換えられる。
After the next 1H, the
図16(a)(b)に図示するように、2本の書き込み画素行61(61a、61b)が選択され、画面64の上辺から下辺に順次選択されていく。しかし、図16(b)のように、画面の下辺までくると書き込み画素行61aは存在するが、61bはなくなる。つまり、選択する画素行が1本しかなくなる。そのため、ソース信号線18に印加された電流は、すべて画素行61aに書き込まれる。したがって、画素行61aに比較して、2倍の電流が画素にプログラムされてしまう。
As shown in FIGS. 16A and 16B, two write pixel rows 61 (61a and 61b) are selected and sequentially selected from the upper side to the lower side of the
この課題に対して、本発明は、図16(b)に図示するように画面64の下辺にダミー画素行161を形成(配置)している。したがって、選択画素行が画面64の下辺まで選択された場合は、画面64の最終画素行とダミー画素行161が選択される。そのため、図16(b)の書き込み画素行には、規定どおりの電流が書き込まれる。なお、ダミー画素行161は表示領域64の上端あるいは下端に隣接して形成したように図示したが、これに限定するものではない。表示領域64から離れた位置に形成されていてもよい。また、ダミー画素行161は、図1のスイッチングトランジスタ11d、EL素子15などは形成する必要はない。形成しないことにより、ダミー画素行161のサイズは小さくなるからパネルの額縁を短くすることができる。
In response to this problem, the present invention forms (arranges) a
図17は図16(b)の状態を示している。図17で明らかのように、選択画素行が画面64の下辺の画素16c行まで選択された場合は、画面64の最終画素行161が選択される。ダミー画素行161は表示領域64外に配置する。つまり、ダミー画素行161は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極とトランジスタ11とのコンタクトホールをなくすとか、ダミー画素行にはEL素子15を形成しないとかである。図17のダミー画素行161はEL素子15、トランジスタ11d、ゲート信号線17bを図示しているが、駆動方法の実施には不必要である。実際に開発した本発明の表示パネルでは、ダミー画素行161にはEL素子15、トランジスタ11d、ゲート信号線17bを形成していない。ただし、画素電極を形成することが好ましい。画素内の寄生容量が他の画素16と同一にならず、保持されるプログラム電流に差異が発生する場合があるからである。
FIG. 17 shows the state of FIG. As apparent from FIG. 17, when the selected pixel rows are selected up to the
図16(a)(b)では、画面64の下辺にダミー画素(行)161を設ける(形成する、配置する)としたが、これに限定するものではない。たとえば、上下逆転走査する場合は、画面64の上辺にもダミー画素行161を形成すべきである。つまり、画面64の上辺を下辺のそれぞれにダミー画素行161を形成(配置)する。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。
In FIGS. 16A and 16B, the dummy pixels (rows) 161 are provided (formed or arranged) on the lower side of the
以上の実施例は、2画素行を同時選択する場合であった。本発明はこれに限定するものではなく、たとえば、5画素行を同時選択する方式でもよい。つまり、5画素行同時駆動の場合は、ダミー画素行161は4行分形成すればよい。
In the above embodiment, two pixel rows are selected simultaneously. The present invention is not limited to this. For example, a method of simultaneously selecting five pixel rows may be used. That is, in the case of simultaneous driving of five pixel rows, the
ダミー画素行161数は、同時に選択する画素行数M−1の画素行を形成すればよい。たとえば、同時に選択する画素行が5画素行であれば、書き込み画素行61は4画素行である。同時に選択する画素行が10画素行であれば、10−1=9画素行である。
The number of
図16はダミー画素行161を形成する場合において、ダミー画素行の配置位置の説明図である。基本的に、表示パネルは上下反転駆動するとして、ダミー画素行161を画面64の上下に配置している。
FIG. 16 is an explanatory diagram of the arrangement positions of the dummy pixel rows when the
図16などのように、同時に複数の画素行を選択する駆動方式では、図244などに図示するように駆動用トランジスタ11aを配置することが好ましい。同時に選択する複数の画素行に同一の駆動用トランジスタ11aを選択することができるため、1つの駆動用トランジスタ11aの特性にバラツキが発生していても複数の駆動用トランジスタ11aで平均化されるためである。図244などでは、説明を容易にするために駆動用トランジスタ11aをトランジスタ2431と図示している。
In a driving method in which a plurality of pixel rows are selected simultaneously as shown in FIG. 16 or the like, it is preferable to dispose the driving
図244では、図示するように、駆動用トランジスタ2431は複数の画素16にまたがって形成されている。なお、トランジスタ2431が隣接した画素にまたがって形成されているとしたが、トランジスタ2431のチャンネルが上下に隣接した画素にまたがって形成されていると考えても良い。
In FIG. 244, as illustrated, the driving
図244では、画素16aには、トランジスタ2341a、2341b、2341cが形成されている。画素16aの次に選択される画素16bにも同様に、トランジスタ2341a、2341b、2341cが形成されている。画素16aと16bでは、トランジスタ2431aと2431cが共通になっている。トランジスタ2431bはさらに次の画素16cと共通になっている。
In FIG. 244, transistors 2341a, 2341b, and 2341c are formed in the
以上のように、トランジスタ2431を上下に隣接した画素で共通にすることにより、図16の駆動方法のように複数の画素16を選択する方式では、各画素16の駆動用トランジスタの特性バラツキが平均化され、良好な画像表示を実現できる。
As described above, the
図245は図244の変形例である。図244と図245の差違は、図245では、3画素に渡りトランジスタ2431が共通になるように形成または配置されている点である。画素16a、16b、16cには、トランジスタ2341a、2341b、2341cが形成されている。画素16aと16bでは、トランジスタ2431aと2431cが共通になっている。画素16bと16cでは、トランジスタ2431bと2431cが共通になっている。画素16cと16dでは、トランジスタ2431bが共通になっている。また、画素16a、16b、16cでは、トランジスタ2431cが共通になっている。
FIG. 245 is a modification of FIG. The difference between FIG. 244 and FIG. 245 is that, in FIG. 245, the
以上のように、トランジスタ2431を上下に隣接した複数の画素で共通にすることにより、図16の駆動方法のように複数の画素16を選択する方式では、各画素16の駆動用トランジスタの特性バラツキが平均化され、良好な画像表示を実現できる。
As described above, the
図246では、2画素に渡りトランジスタ2431a、2431bが共通になるように形成または配置されている。画素16a、16b・・・・・には、トランジスタ2341a、2341bが形成されている。画素16aと16bでは、トランジスタ2431bが共通になっている。同様に画素16bと16cでは、トランジスタ2431bが共通になっている。
In FIG. 246, the
以上のように、トランジスタ2431を上下に隣接した複数の画素で共通にすることにより、図16の駆動方法のように複数の画素16を選択する方式では、各画素16の駆動用トランジスタの特性バラツキが平均化され、良好な画像表示を実現できる。
As described above, the
図244〜図246の実施例において、図247に図示するように、レーザーアニール時のレーザーショットの長手方向(aa’)はソース信号線18の形成方向に一致させることが好ましい。レーザーヘッドは、図247に図示するように、bb’方向に走査する。画素列方向に駆動用トランジスタ11a(2431)の特性が一致しやすいからである。
In the embodiment of FIGS. 244 to 246, as shown in FIG. 247, it is preferable that the longitudinal direction (aa ′) of the laser shot at the time of laser annealing coincides with the formation direction of the
図15の駆動方式でも発生するが、特に図6のように、非表示領域62を一括で挿入する方式では、外光との干渉によるフリッカが発生しやすい。たとえば、外光の蛍光灯の周波数が60Hzで、表示パネルの1フレームが60Hzのように、一致あるいは近似するときに、干渉が発生する。また、カソード電極36での外光反射による干渉も問題となる。この課題は、以下に説明するように、表示パネルの非表示領域62もしくは表示領域63の1サイクルが、外光(蛍光灯)の点滅サイクルに一致しないようにすることで解決する。表示パネルの非表示領域の1サイクルが、外光(蛍光灯)の点滅サイクルに一致しないようにすることで解決する。
Although this also occurs in the driving method of FIG. 15, particularly in the method of inserting the
図250(a)に図示するように、ゲートドライバ12aを制御することにより、ゲート信号線17aを順次選択走査し、ソース信号線18に印加された映像データを画素16(画素行61)に書き込む(図250(b)のAで図示している)。この映像データの書きこみ周期である1フレームは固定である。また、ゲートドライバ12bを制御することにより、ゲート信号線17bを順次選択走査し、画面64の非表示領域62または表示表域63を制御する(図250(b)のBで図示している)。この1サイクルの制御は、ゲートドライバ12aの動作と独立で制御できる。
As shown in FIG. 250A, by controlling the
ゲートドライバ12aは、1フレーム(1フィールド)の走査線数で1画素行シフト動作する時間が決定されている(1水平走査期間)。デジタル映像信号で1フレームは525水平走査期間であり、1フィールド(偶数フィールドと奇数フィールドでは異なる)は、262水平走査期間である。図249(a)のAはゲートドライバ12aの動作を図示している。図249(a)のAに図示するように、ゲートドライバ12aの動作を制御するカウンタ(カウンタの値は、選択するゲート信号線17aを示す)の値は、0から261である。この0から261である262水平走査期間が1フィールドである。
The
ゲートドライバ12bは、図249(a)のBに図示するように、カウンタの値によって、画素行シフト動作する時間が決定されている。カウンタBは8ビットで構成されている。したがって、0から255の値がカウントできる。8ビットにしているのは、カウンタAでカウントする値が0〜262(263)であるため、その値に最も近く、かつ最大の2の乗数から決定している。カウンタBは選択されるゲート信号線17bを示しているのではない。カウンタBに同期してゲートドライバ12bへのスタートパルスのオンオフが制御される。スタートパルスは、LレベルまたはHレベルが入力される(入力データ)。この入力データはゲートドライバ12bのシフトレジスタ内を順次シフトされる。シフトされる入力データがHレベルの時、その入力データ位置に対応するゲート信号線17bにはオン電圧が印加され、対応する画素行が表示領域63となる。シフトされる入力データがLレベルの時、その入力データ位置に対応するゲート信号線17bにはオフ電圧が印加され、対応する画素行が非表示領域62となる。表示領域63および非表示領域62は、ゲートドライバ12b内をシフトする入力データにより位置が変化する。
In the
カウンタBはゲートドライバ12bの動作を図示している。図249(a)のBに図示するように、ゲートドライバ12bの動作を制御するカウンタ(カウンタの値は、ゲートドライバ12bへのスタートパルスの順番(位置)を示す)の値は、0から255である。この0から255、つまり、256水平走査期間が1サイクルである。なお、ゲートドライバ12の制御は図8など参照のこと。
Counter B illustrates the operation of the
以上の実施例より、ゲートドライバ12aを制御する1周期は262(263)水平走査期間であり、ゲートドライバ12bを制御する1周期は256水平走査期間である。したがって、走査期間が異なる。つまり、画素行61に映像データを書き込む周期と、表示領域63あるいは非表示領域62制御する周期とが異なる。したがって、外光の蛍光灯の周波数の60Hzと表示パネルの1フレームが60Hzと一致あるいは近似していても、表示パネルの非表示領域62もしくは表示領域63の1サイクルが、外光(蛍光灯)の点滅サイクルに一致しないようにしているため、外光(蛍光灯)との干渉が発生しない。
From the above embodiment, one cycle for controlling the
本発明は、図249(b)に図示するように実施しても良い。図249(a)と図249(b)との差違は、カウンタBの動作である。カウンタBは、カウンタAの1サイクル(0〜261(262))でリセットされ、カウンタ0となる。つまり、カウンタBはカウンタAと同期が取られている。カウンタBは、255の次のクロックで0にクリアされ、さらにカウントアップされて、5までカウントされる(1フィールドが262水平走査期間の場合)。Aカウンタが261までカウントされると、次のクロックでAカウンタ、Bカウンタは0にクリアされる。
The present invention may be implemented as illustrated in FIG. 249 (b). The difference between FIG. 249 (a) and FIG. 249 (b) is the operation of the counter B. The counter B is reset in one cycle (0 to 261 (262)) of the counter A and becomes the
ゲートドライバ12bは、図249(b)のBに図示するように、カウンタの値によって、画素行シフト動作する時間が決定されている。図249(a)と同様に、カウンタBは8ビットで構成されている。したがって、0から255の値がカウントできる。
In the
以上の図249(b)の実施例より、ゲートドライバ12aを制御する1周期は262(263)水平走査期間であり、ゲートドライバ12bを制御する1周期は結果的にAカウンタと同一の262(263)水平走査期間である。AカウンタとBカウンタとは、起点(最初はカウンタAとカウンタBともに0クリアされている)は一致するが、画素行61に映像データを書き込む周期と、表示領域63あるいは非表示領域62制御する周期とが異なる。したがって、外光の蛍光灯の周波数の60Hzが表示パネルの1フレームの60Hzと一致あるいは近似していても、表示パネルの非表示領域62もしくは表示領域63の1サイクルが、外光(蛍光灯)の点滅サイクルに一致しないようにしているため、外光(蛍光灯)との干渉が発生しない。
From the above-described embodiment of FIG. 249 (b), one cycle for controlling the
以上のようにゲートドライバ12bを制御するカウンタは255などの2の乗数にすることにより制御が容易になる。カウンタの値が最高値までカウントされれば、次のクロックで0にクリアされるからである。また、図249(a)のゲートドライバ12aを制御するAのカウンタと、ゲートドライバ12bを制御するBのカウンタとを同一のクロックで動作させることにより、ハード構成が容易になり、ゲートドライバ12(12a、12b)の制御が容易になる。
As described above, the counter for controlling the
なお、図249に図示するように、ゲートドライバ12bの動作タイミングは、ゲートドライバ12aと一定の同期をとる(開始タイミングを一致させるなど)ことに限定するのではなく、ゲートドライバ12bの動作タイミングは、ランダム化してもよい。また、フレームまたはフィールドごとに動作タイミングを変化させてもよい。また、点灯率あるいはduty比、基準電流比により、動作タイミング、ゲートドライバ12bのシフトレジスタのシフト周波数、スタートパルスの入力数あるいは入力タイミングを変化あるいは調整または可変してもよいことは言うまでもない。また、ゲートドライバ12aの動作クロックと、ゲートドライバ12bの動作クロックとを変化させてもよい。たとえば、水晶によるクロック周波数をゲートドライバ12aと12bで別回路とすることが例示される。
Note that, as illustrated in FIG. 249, the operation timing of the
図248、図249などの実施例は、図7、図12、図13、図14、図16、図114〜図132などで説明した駆動方式と組み合わせてもよいことは言うまでもない。 It goes without saying that the embodiments shown in FIGS. 248, 249, etc. may be combined with the drive systems described in FIGS. 7, 12, 13, 14, 16, 16, and 132 to 132.
以上の事項は、非表示または表示領域制御を、画素行に映像データを書き込む書きこみ周期と独立制御することにより実現できる。つまり、画素行に映像データを書き込むゲートドライバ12aと、非表示または表示領域制御するゲートドライバ12bとを具備することにより実現できる。もしくは、EL素子15と駆動用トランジスタ11a間に供給電流をオンオフ制御できるスイッチ用トランジスタ11dなどを具備することにより実現できる。したがって、電流プログラム方式の1つであるカレントミラー方式であっても、図11に図示するように、駆動用トランジスタ11bとEL素子15間にスイッチング素子としてのトランジスタ11eを形成または配置することにより、EL素子15に流れる電流をオンオフすることができる。したがって、前述の駆動方式を実現できる。 図18などのカレントミラーの画素構成にも適用することができる。また、図21(a)(b)(c)にも適用できることは言うまでもない。
The above items can be realized by controlling the non-display or display area control independently of the writing cycle for writing the video data in the pixel row. That is, it can be realized by including a
以上の実施例は、1画素行を順次選択し画素に電流プログラムを行う方式、あるいは、複数の画素行を順次選択し画素に電流プログラムを行う方式である。しかし、本発明はこれに限定するものではない。画像データに応じて1画素行を順次選択し画素に電流プログラムを行う方式と、複数の画素行を順次選択し画素に電流プログラムを行う方式を組み合わせてもよい。 In the above-described embodiments, one pixel row is sequentially selected and current programming is performed on the pixels, or a plurality of pixel rows are sequentially selected and current programming is performed on the pixels. However, the present invention is not limited to this. A method in which one pixel row is sequentially selected according to image data and current programming is performed on the pixel may be combined with a method in which a plurality of pixel rows are sequentially selected and current programming is performed on the pixel.
以上の事項は、電流プログラム方式の1つであるカレントミラー方式であっても、図11に図示するように、駆動用トランジスタ11bとEL素子15間にスイッチング素子としてのトランジスタ11eを形成または配置することにより、EL素子15に流れる電流をオンオフすることができる。したがって、前述の駆動方式を実現できる。もちろん、電圧プログラム方式の画素構成であっても、本発明の駆動方式を実施できることはいうまでもない。
Even if the current mirror method is one of the current programming methods, the
図1などで説明した画素構成では、駆動用トランジスタ11aは各画素16に1つの構成である。しかし、本発明において、駆動用トランジスタ11aは1つに限定されるものでなない。たとえば、図19の画素構成が例示される。
In the pixel configuration described with reference to FIG. 1 and the like, the driving
図19は画素16を構成するトランジスタ数を6個とし、プログラム用トランジスタ11anはトランジスタ11b2とトランジスタ11cの2個のトランジスタを経由してソース信号線18に接続されるように構成し、駆動用トランジスタ11a1はトランジスタ11b1とトランジスタ11cの2個のトランジスタを経由してソース信号線18に接続されるように構成した実施例である。
In FIG. 19, the number of transistors constituting the
図19において、駆動用トランジスタ11a1のゲート端子とプログラム用トランジスタ11anのゲート端子とを共通にしている。トランジスタ11b1は電流プログラム時に駆動用トランジスタ11a1のドレイン端子とゲート端子とを短絡するように動作する。トランジスタ11b2は電流プログラム時にプログラム用トランジスタ11anのドレイン端子とゲート端子とを短絡するように動作する。 In FIG. 19, the gate terminal of the driving transistor 11a1 and the gate terminal of the programming transistor 11an are made common. The transistor 11b1 operates so as to short-circuit the drain terminal and the gate terminal of the driving transistor 11a1 during current programming. The transistor 11b2 operates so as to short-circuit the drain terminal and the gate terminal of the programming transistor 11an during current programming.
トランジスタ11cは駆動用トランジスタ11a1のゲート端子に接続されており、トランジスタ11dは駆動用トランジスタ11a1とEL素子15間に形成または配置され、EL素子15に流れる電流を制御する。また、駆動用トランジスタ11a1のゲート端子とアノード(Vdd)端子間には付加コンデンサ19が形成または配置されており、駆動用トランジスタ11a1とプログラム用トランジスタ11anのソース端子はアノード(Vdd)端子に接続されている。
The
以上のように、駆動用トランジスタ11a1とプログラム用トランジスタ11anが同一数のトランジスタを通過するように構成することにより、精度を向上させることができる。つまり、駆動用トランジスタ11a1を流れる電流は、トランジスタ11b1、トランジスタ11cを通じてソース信号線18に流れる。また、プログラム用トランジスタ11anを流れる電流は、トランジスタ11b2、トランジスタ11cを通じてソース信号線18に流れる。したがって、駆動用トランジスタ11a1の電流と、プログラム用トランジスタ11anの電流は、同数の2つのトランジスタを通過してソース信号線18に流れるように構成されている。
As described above, by configuring the driving transistor 11a1 and the programming transistor 11an to pass through the same number of transistors, the accuracy can be improved. That is, the current flowing through the driving transistor 11a1 flows to the
図19では、駆動用トランジスタ11anを1つのトランジスタとして図示しているが、これに限定するものではない。駆動用トランジスタ11anは、同一チャンネル幅W、同一チャンネル長Lあるいは同一WL比の複数のトランジスタから構成してもよい。また、駆動用トランジスタ11a1の駆動用トランジスタ11anと、同一チャンネル幅W、同一チャンネル長Lあるいは同一WL比にすることが好ましい。同一WLあるいはWL比のトランジスタを複数形成する方が、各トランジスタ11aの出力バラツキが小さくなり、また画素16間のばらつきも少なくなり好ましい。
In FIG. 19, the driving transistor 11an is illustrated as one transistor, but the present invention is not limited to this. The driving transistor 11an may be composed of a plurality of transistors having the same channel width W, the same channel length L, or the same WL ratio. Further, it is preferable that the drive transistor 11an of the drive transistor 11a1 has the same channel width W, the same channel length L, or the same WL ratio. It is preferable to form a plurality of transistors having the same WL or WL ratio because the output variation of each
ゲート信号線17aに選択電圧(オン電圧)が印加されると、トランジスタ11anとトランジスタ11a1からの電流が合成されたものがプログラム電流Iwとなる。このプログラム電流Iwを、駆動用トランジスタ11a1からEL素子15に流れる電流Ieの所定倍率にする。
When a selection voltage (ON voltage) is applied to the
Iw=n・Ie(nは1以上の自然数)
上式において、表示パネルの最大白ラスターでの表示輝度B(nt)、表示パネルの画素面積S(平方ミリメートル)(画素面積は、RGBを1単位として取り扱う。したがって、各R、G、Bの絵素が縦0.1mm、横0.05mmであれば、S=0.1×(0.05×3)(平方ミリメートル)である)、表示パネルの1画素行選択期間(1水平走査(1H)期間)をH(ミリ秒)としたとき、以下の条件を満足するようにする。なお、表示輝度Bは、パネル仕様に規定する表示できる最大輝度である。
Iw = n · Ie (n is a natural number of 1 or more)
In the above formula, the display brightness B (nt) at the maximum white raster of the display panel, the pixel area S (square millimeter) of the display panel (the pixel area is treated with RGB as one unit. Therefore, each of R, G, B If the picture element is 0.1 mm long and 0.05 mm wide, S = 0.1 × (0.05 × 3) (square millimeter)), one pixel row selection period (one horizontal scanning ( 1H) When the period) is H (milliseconds), the following conditions are satisfied. Note that the display brightness B is the maximum displayable brightness specified in the panel specification.
5 ≦ (B・S)/(n・H) ≦ 222
さらに好ましくは、以下の条件と満足するようにする。
5 ≦ (B · S) / (n · H) ≦ 222
More preferably, the following conditions are satisfied.
10 ≦ (B・S)/(n・H) ≦ 100
Iwはソースドライバ回路(IC)14が出力するプログラム電流であり、このプログラム電流に対応する電圧が、画素16のコンデンサ19にホールドされる。また、Ieは駆動用トランジスタ11a1がEL素子15に流す電流である。
10 ≦ (B · S) / (n · H) ≦ 100
Iw is a program current output from the source driver circuit (IC) 14, and a voltage corresponding to the program current is held in the
トランジスタ11a1、トランジスタ11anの出力ばらつきに関しては、トランジスタ11anと駆動用トランジスタ11a1を近接させて形成または配置することにより改善できる。また、トランジスタ11an、トランジスタ11a1の特性は形成方向によっても特性が異なる場合がある。したがって、同一方向に形成することが好ましい。 The output variations of the transistors 11a1 and 11an can be improved by forming or arranging the transistors 11an and the driving transistor 11a1 close to each other. Further, the characteristics of the transistor 11an and the transistor 11a1 may differ depending on the formation direction. Therefore, it is preferable to form in the same direction.
ゲート信号線17aが選択されると、駆動用トランジスタ11a1およびプログラム用トランジスタ11anの両方がオンする。駆動用トランジスタ11a1が流す電流Iw1と、プログラム用トランジスタ11a1が流す電流Iw2とは、略一致させることが好ましい。最もこのましくは、プログラム用トランジスタ11anと駆動用トランジスタ11a1のサイズ(W、L)を一致させることである。つまり、Iw1=Iw2、Iw=2Ieの関係を満足させることが好ましい。もちろん、Iw1=Iw2の関係を満足させるには、トランジスタサイズ(W、L)を一致させることに限定されるものではなく、サイズを変化することにより一致させてもよい。これは、トランジスタのWLを調整することにより容易に実現できる。略Iw2/Iw1=1であれば、トランジスタ11b1とトランジスタ11b1のサイズは略一致して構成あるいは形成することができる。
When the
なお、Iw2/Iw1は、1以上10以下の関係を満足させておくことが好ましい。Iw2/Iw1は、1以上10以下の関係を満足させておくことが好ましい。さらに好ましくは、1.5以上5以下の関係を満足させておくことが好ましい
Iw2/Iw1が1以下では、ほとんど、ソース信号線18の寄生容量の影響を改善する効果は見込めない。一方Iw2/Iwが10以上となると、Iwに対するIeの関係に画素ごとにばらつきが発生し、均一な画像表示が実現できない。また、トランジスタ11bのオン抵抗の影響を大きく受けるようになり、画素設計も困難になる。
It should be noted that Iw2 / Iw1 preferably satisfies the relationship of 1 or more and 10 or less. Iw2 / Iw1 preferably satisfies a relationship of 1 or more and 10 or less. More preferably, the relationship of 1.5 or more and 5 or less is preferably satisfied. When Iw2 / Iw1 is 1 or less, the effect of improving the influence of the parasitic capacitance of the
プログラム用トランジスタ11anが流す電流Iw2が、駆動用トランジスタ11a1が流す電流Iw1に比較して一定以上大きい場合は(Iw2 > Iw1)、スイッチング用トランジスタ11b2のオン抵抗を、スイッチング用トランジスタ11b1のオン抵抗よりも小さくする必要がある。スイッチング用トランジスタ11b2は、トランジスタ11b1よりも大きな電流を、同一のゲート信号線17aの電圧にたいして流すように構成する必要があるからである。
When the current Iw2 flowing through the programming transistor 11an is larger than the current Iw1 flowing through the driving transistor 11a1 (Iw2> Iw1), the on-resistance of the switching transistor 11b2 is set higher than the on-resistance of the switching transistor 11b1. Need to be smaller. This is because the switching transistor 11b2 needs to be configured so that a current larger than that of the transistor 11b1 flows to the voltage of the same
つまり、駆動用トランジスタ11a1の出力電流の大きさに対するトランジスタ11b1の大きさと、プログラム用トランジスタ11anの出力電流の大きさに対するトランジスタ11b2の大きさをマッチングさせる必要がある。 That is, it is necessary to match the magnitude of the transistor 11b1 with respect to the magnitude of the output current of the driving transistor 11a1 and the magnitude of the transistor 11b2 with respect to the magnitude of the output current of the programming transistor 11an.
言い換えれば、プログラム電流Iw2、プログラム電流Iw1に対して、トランジスタ11bのオン抵抗を変化させる必要がある。また、プログラム電流Iw2、プログラム電流Iw1に対して、トランジスタ11b1と11b2のサイズを変化させる必要がある。
In other words, it is necessary to change the on-resistance of the
プログラム電流Iw2がプログラム電流Iw1よりも大きければ、トランジスタ11b2のオン抵抗はトランジスタ11b1のオン抵抗よりも小さくする必要がある(トランジスタ11b1とトランジスタ11b2のゲート端子電圧が同一の場合である)。プログラム電流Iw2がプログラム電流Iw1よりも大きければ、トランジスタ11b2のオン電流(Iw2)はトランジスタ11b1のオン電流(Iw1)よりも大きくする必要がある(トランジスタ11b1とトランジスタ11b2のゲート端子電圧が同一の場合である)。 If the program current Iw2 is larger than the program current Iw1, the on-resistance of the transistor 11b2 needs to be smaller than the on-resistance of the transistor 11b1 (in the case where the gate terminal voltages of the transistor 11b1 and the transistor 11b2 are the same). If the program current Iw2 is larger than the program current Iw1, the on-current (Iw2) of the transistor 11b2 needs to be larger than the on-current (Iw1) of the transistor 11b1 (when the gate terminal voltages of the transistor 11b1 and the transistor 11b2 are the same) Is).
Iw2:Iw1=n:1とし、ゲート信号線17aにオン電圧が印加され、トランジスタ11b1とトランジスタ11b2がオンしたときのトランジスタ11b2のオン抵抗をR2、トランジスタ11b1のオン抵抗をR1とする。この時、R2は、R1/(n+5)以上、R1/(n)以下の関係を満足するように構成する。構成するとは、トランジスタ11bの所定のサイズに形成するあるいは配置するもしくは動作させる意味である。ただし、nは1よりも大きな値である。
When Iw2: Iw1 = n: 1, an on-voltage is applied to the
上記事項は、トランジスタ11b1とトランジスタ11b2のオン抵抗Rあるいは、プログラム電流Iwの説明である。したがって、上記条件を満足するように画素構成を実現すればいずれの構成でもよい。たとえば、トランジスタ11b1のゲート端子に接続されたゲート信号線17と、トランジスタ11b2のゲート端子に接続されたゲート信号線17とが異なる信号線の場合は、各ゲート信号線に印加する電圧を変化させれば、オン抵抗などを変化でき、本発明の条件を満足させることできる。
The above item is an explanation of the on-resistance R of the transistor 11b1 and the transistor 11b2 or the program current Iw. Accordingly, any configuration is possible as long as the pixel configuration is realized so as to satisfy the above-described conditions. For example, when the
図20は図19の画素構成の動作の説明図である。図20(a)は電流プログラム状態であり、図19(b)はEL素子15に電流を供給している状態である。なお、図20(b)の状態で、トランジスタ11dをオンオフさせて間欠表示を実施してもよいことは言うまでもない。
FIG. 20 is an explanatory diagram of the operation of the pixel configuration of FIG. FIG. 20A shows a current program state, and FIG. 19B shows a state in which current is supplied to the
図20(a)では、ゲート信号線17aにオン電圧が印加され、トランジスタ11b1、11b2、11cがオンする。トランジスタ11a1は電流Ieを供給し、トランジスタ11anは電流Iw−Ieを供給し、合成した電流IwがソースドライバIcにプログラム電流となる。以上の動作により、プログラム電流Iwに対応する電圧がコンデンサ19に保持される。電流プログラム時にはトランジスタ11dはオフ状態に保持される(ゲート信号線17bにはオフ電圧が印加されている)。
In FIG. 20A, an on voltage is applied to the
EL素子15に電流を流す場合が、図20(b)の動作状態にされる。ゲート信号線17aにオフ電圧が印加され、ゲート信号線17bにオン電圧が印加される。この状態では、トランジスタ11b1、11b2、11cがオフ状態になり、トランジスタ11dがオン状態になる。EL素子15にIe電流が供給される。
The case where a current is passed through the
以上の実施例は、主として図1の変形例の実施例であった。本発明はこれに限定するものではなく、図18などのカレントミラーの画素構成にも適用することができる。また、図21(a)(b)(c)にも適用できることは言うまでもない。 The above embodiment is mainly an embodiment of the modification of FIG. The present invention is not limited to this, and can be applied to a pixel configuration of a current mirror as shown in FIG. Needless to say, the present invention can also be applied to FIGS. 21 (a), 21 (b), and 21 (c).
また、図1などの画素構成は、トランジスタ11dによりEL素子15に流す電流をトランジスタ11dにより制御するものであったが、本発明はこれに限定するものではない。たとえば、図215に図示するように、トランジスタ11dがなくともEL素子15に印加する電流をオンオフ制御することができる。
In the pixel configuration shown in FIG. 1 and the like, the current flowing through the
図215では、ゲートドライバ回路12bは、ゲート信号線17bを制御し、ゲート信号線17bの電位は、Vdd電圧と、それより低い電圧であるEL素子15に電流が流れない電圧Vgで駆動される。つまり、ゲート信号線17bには、Vdd電圧とVg電圧が出力される。ゲート信号線17bにVdd電圧が印加されたときは、EL素子15に電流が流れ、ゲート信号線17bにVg電圧が印加されたときには、EL素子15には電流が流れない。図215の画素構成では、トランジスタ11dがなくとも、ゲートドライバ11bの制御によりDuty比制御、基準電流比制御、点灯率制御が実現できる。
In FIG. 215, the
理解を容易にするため、映像データとプログラム電流は比例の関係で変換されるとして説明する。実際はさらに容易に、映像データとプログラム電流とを変換できる。図22に図示するように本発明は単位トランジスタ224の単位電流が、映像データの1に該当するからである。さらに、単位電流は基準電流回路を調整することにより、容易に任意の値に調整できるからである。また、基準電流はR、G、B回路ごとに設けられており、RGB回路に基準電流回路を調整することにより全階調範囲にわたりホワイトバランスをとることができるからである。このことは電流プログラム方式で、かつ本発明のソースドライバ回路(IC)14、表示パネル構成の相乗効果である。
In order to facilitate understanding, description will be made assuming that the video data and the program current are converted in a proportional relationship. Actually, video data and program current can be converted more easily. This is because the unit current of the
EL表示パネルでは、プログラム電流とEL素子15の発光輝度が線形の関係にあるという特徴がある。このことは電流プログラム方式の大きな特徴である。つまり、プログラム電流の大きさを制御すれば、リニアにEL素子15の発光輝度を調整できる。
The EL display panel is characterized in that the program current and the light emission luminance of the
駆動用トランジスタ11aはゲート端子に印加した電圧と、駆動用トランジスタ11aが流す電流とは非線形である(2乗カーブになることが多い)。したがって、電圧プログラム方式では、プログラム電圧と発光輝度とは非線形の関係にあり、きわめて発光制御が困難である。電圧プログラムに比較して電流プログラム方式では極めて発光制御が容易である。
In the driving
以下、図22、図23を参照しながら、本発明のソースドライバ回路(IC)14について説明をする。ソースドライバ回路(IC)14は、出力端子数に対応する出力段(トランジスタ群)251cが形成または配置されている。各出力段251cには、映像信号のビット数に対応するトランジスタ(電流源(1単位)電流)224が形成または配置されている。たとえば、映像信号が6ビット(D0〜D5)の場合は、2の6乗−1=63個のトランジスタ224が形成される。映像信号が8ビット(D0〜D7)の場合は、2の8乗−1=255個のトランジスタ224が形成される。
Hereinafter, the source driver circuit (IC) 14 of the present invention will be described with reference to FIGS. In the source driver circuit (IC) 14, output stages (transistor groups) 251c corresponding to the number of output terminals are formed or arranged. In each
各トランジスタ224は、映像データビット(D0〜D5)ごとに配置される。D0ビットには1つのトランジスタ224が配置される。D1ビットには2つのトランジスタ224が配置される。D2ビットには4つのトランジスタ224が配置され、D3ビットには8つのトランジスタ224が配置され、D4ビットには16つのトランジスタ224が配置される。同様に、D5ビットには32つのトランジスタ224が配置される。
Each
各ビットのトランジスタ224の出力電流が出力端子93に出力されるか否かは、アナログスイッチ221(221a〜221f)によるオンオフ制御で実現される。アナログスイッチ221a〜221fは映像信号の各ビット(一例として6ビット)に対応する。D0ビットに対応するスイッチ221aが閉じると、1単位電流が出力端子93から出力(入力)される。出力端子93には、ソース信号線18が接続されている。同様に、D1ビットに対応するスイッチ221bが閉じると、2単位電流が出力端子93から出力(入力)される。以下、D2ビットに対応するスイッチ221cが閉じると、4単位電流が出力端子93から出力(入力)され、D3ビットに対応するスイッチ221cが閉じると、8単位電流が出力端子93から出力(入力)され、D4ビットに対応するスイッチ221dが閉じると、16単位電流が出力端子93から出力(入力)され、D5ビットに対応するスイッチ221cが閉じると、32単位電流が出力端子93から出力(入力)される。以上のように、映像信号のビットに対応して、デジタル的にスイッチ221がクローズまたはオープンし、映像信号に応じて電流(プログラム電流)が出力端子93から出力される。
Whether or not the output current of the
また、プログラム電流は内部配線222を流れる。内部配線222の電位Vwは、ソース信号線18の電位となる。ソース信号線18の電位は、電流プログラム時は、画素16の駆動用トランジスタ11aのゲート電圧である。
The program current flows through the
単位トランジスタ224はトランジスタ228bとカレントミラー回路を構成している。なお、図22、図23では、単位トランジスタ224とカレントミラー回路を構成するトランジスタ228bを1つと図示しているが、実際は、複数のトランジスタ(トランジスタ群)で構成(形成)(図28を参照のこと)される。トランジスタ228bとトランジスタ群251cとは所定のカレントミラー比でカレントミラー回路を構成する。
The
トランジスタ228bには基準電流Icが流れ、この基準電流Icのカレントミラー比に応じた電流が単位トランジスタ224に流れる。図22の63個の単位トランジスタ224はすべて同一の単位電流を出力する。ただし、単位電流が流れるためには、該当のスイッチ221が閉じ、電流経路を構成する必要がある。
A reference current Ic flows through the
基準電流Icはオペアンプ231aと抵抗R1からなる定電流回路で発生する。基準電流Icは基準電圧Vsを安定化かつ高精度化することにより一定化する。基準電流Icを設定する電圧ViとVsが抵抗R1の両端に印加される。したがって、基準電流Ic=(Vs−Vi)/R1となる。基準電流IcはRGBごとに設定することができる。つまり、RGBごとにトランジスタ群251cが構成(形成)されている。前記トランジスタ群251cのトランジスタ228bに流れる電流Icを設定(調整)できる。
The reference current Ic is generated by a constant current circuit including an
図23(a)は基準電流Icを、Vs電圧を用いて発生する回路構成である。図23(b)はGNDとオペアンプ231aの−端子間に配置(挿入)された抵抗R1を用いて基本的な電流を発生させ、トランジスタ232bとトランジスタ228aからなるカレントミラー回路で折り返し、トランジスタ228bに基準電流Icを流す構成である。図23(b)の方が、基準電流のIcの大きさを調整しやすい。しかし、トランジスタ232bとトランジスタ228aからなるカレントミラー回路で折り返すために、バラツキが発生しやすい。
FIG. 23A shows a circuit configuration for generating the reference current Ic using the Vs voltage. In FIG. 23B, a basic current is generated by using a resistor R1 disposed (inserted) between GND and the negative terminal of the
本発明は図22(b)に図示するように、各ビット(最下位ビットを除く)に複数の単位トランジスタ224を形成または配置するとした。しかし、本発明はこれに限定するものではない。たとえば、各ビットに、各ビットに応じた電流を出力する1つのトランジスタ224を形成または配置してもよいことは言うまでもない。
In the present invention, as shown in FIG. 22B, a plurality of
64階調(RGB各6ビット)の場合は、63個の単位トランジスタ224を形成するとした。したがって、256階調(RGB各8ビット)の場合、255個の単位トランジスタ224が必要になることになる。
In the case of 64 gradations (6 bits for each of RGB), 63
電流駆動方式では、電流の加算ができるという特徴ある効果がある。また、単位トランジスタ224において、チャンネル長Lを一定にし、チャンネル幅Wを1/2にすれば、単位トランジスタ224が流す電流がおよそ1/2になるという特徴ある効果がある。同様に、チャンネル長Lを一定にし、チャンネル幅Wを1/4にすれば、単位トランジスタ224が流す電流がおよそ1/4になるという特徴ある効果がある。
The current driving method has a characteristic effect that current can be added. Further, in the
図24(a)は、各ビットに対して同一のサイズの単位トランジスタ224を配置したトランジスタ群251cの構成である。説明を容易にするため、図24(a)は63個の単位トランジスタ224が構成され、6ビットのトランジスタ群251cを構成(形成)しているとする。また、図24(b)は8ビットであるとする。
FIG. 24A shows a configuration of a
図24(b)では、下位2ビット(Aで示す)は、単位トランジスタ224よりも小さいサイズのトランジスタで構成している。最小ビット目の第0ビット目は、単位トランジスタ224のチャンネル幅Wの1/4で形成している(単位トランジスタ224bで示す)。また、第1ビット目は、単位トランジスタ224のチャンネル幅Wの1/2で形成している(単位トランジスタ224aで示す)。なお、単位トランジスタ224aは、単位トランジスタ224のチャンネル幅Wの1/4である単位トランジスタ224bを2個で形成してもよい。
In FIG. 24B, the lower 2 bits (indicated by A) are composed of transistors having a size smaller than that of the
以上の実施例では、単位トランジスタ224bのWは、単位トランジスタ224のWの1/4であるとした。たとえば、単位トランジスタ224のWが6μmであれば、単位トランジスタ224bのWは1/4の1.5μmとなる。しかし、これは理想的な特性を示す場合である。本発明では、1.5μmより大きくしている。つまり、2.0μmなど大きくしている。大きくすることにより、単位トランジスタ224bの4倍の電流が単位トランジスタ224の電流と一致するように構成することができる。以上の事項は後にさらに詳しく説明をする。
In the above embodiment, the W of the
単位トランジスタ224a、224b、224のゲート端子は同一のゲート配線222に接続される。ゲート配線223はトランジスタ228bのゲート端子と接続されている。
The gate terminals of the
以上のように、下位2ビットは上位の単位トランジスタ224よりも小さいサイズの単位トランジスタ(224a、224b)で形成している。また、正規の単位トランジスタ224の個数は63個で変化がない。したがって、6ビットから8ビットに変更しても、トランジスタ群251cの形成面積は図24(a)と図24(b)で大差はない。
As described above, the lower 2 bits are formed by unit transistors (224a, 224b) having a size smaller than that of the
図24(b)に図示するように、6ビットから8ビット仕様に変化させても出力段のトランジスタ群251cのサイズが大きくならないのは、電流の加算ができるという点、単位トランジスタ224において、チャンネル長Lを一定にし、チャンネル幅Wを1/nにすれば、単位トランジスタ224が流す電流がおよそ1/nになるという点をうまく利用しているからである。
As shown in FIG. 24B, the size of the
また、図24(b)に図示するように、単位トランジスタ224a、224bのようにトランジスタサイズが小さくなると、出力電流バラツキも大きくなる。しかし、いかにバラツキが大きくとも、単位トランジスタ224aまたは224bの出力電流は加算される。したがって、図24(a)の6ビット仕様より、図24(b)の8ビット仕様のほうが高階調出力を実現できる。もちろん、単位トランジスタ224a、224bの出力バラツキが大きいから、正確な8ビット表示を実現することはできない可能性はある。でも、かならず、図24(a)よりは高精細表示を実現できる。
Further, as illustrated in FIG. 24B, when the transistor size is reduced as in the
実際にはチャンネル幅Wを1/2にしても出力電流は正確には1/2にはならない。多少の補正が必要である。検討の結果では、チャンネル幅Wを1/2にすると、トランジスタのゲート端子電圧を同一とした場合、出力電流は、1/2以下となる。そのため、本発明は、下位ビットを構成するトランジスタと、上位ビットを構成するトランジスタのサイズと変化させる場合、以下のようにトランジスタサイズを設定している。 Actually, even if the channel width W is halved, the output current is not exactly halved. Some correction is required. As a result of the examination, when the channel width W is halved, the output current becomes ½ or less when the gate terminal voltages of the transistors are the same. Therefore, in the present invention, when changing the size of the transistor constituting the lower bit and the size of the transistor constituting the upper bit, the transistor size is set as follows.
まず、ソースドライバ回路(IC)14の単位トランジスタ224を2種類のサイズのように、少ない形状で構成する。複数の単位トランジスタ224のチャンネル長Lは同一にする。つまり、チャンネル幅Wのみを変化させる。第1の単位トランジスタの第1の単位出力電流と、第2の単位トランジスタの第2の単位出力電流の比をn(第1の単位出力電流:第2の単位出力電流=1:n、ただし、nは1より小さい値)とするとき、第1の単位トランジスタのチャンネル幅W1 < 第2の単位トランジスタのチャンネル幅W2×n×a(a=1)の関係となるように構成する。
First, the
W1×n×a=W2とした場合、1.05< a <1.3の関係が成り立つようにすることが好ましい。補正aは、テストトランジスタを形成し、測定することにより補正係数を容易に把握することができる。 When W1 × n × a = W2, it is preferable that the relationship of 1.05 <a <1.3 is satisfied. In the correction a, a correction coefficient can be easily grasped by forming and measuring a test transistor.
本発明は、下位のビットを作製(構成)するために、上位のビットの単位トランジスタ224に比較して小さい小単位トランジスタを形成または配置するものである。この小さいという概念は、上位ビットを構成する単位トランジスタ224の出力電流よりも小さいという意味である。したがって、単位トランジスタ224に比較してチャンネル幅Wが小さいだけでなく、同時にチャンネル長Lも小さい場合も含まれる。また、他の形状も含まれる。
In the present invention, a small unit transistor smaller than the
図24はトランジスタ群251cを構成する単位トランジスタ224のサイズを複数種類とするものであった。図24では2種類としている。この理由は、先に説明したように、単位トランジスタ224のサイズが異なると出力電流の大きさが形状に比例しないため、設計が難しくなるからである。したがって、トランジスタ251cを構成する単位トランジスタ224のサイズは低階調用と高階調用の2種類とすることが好ましい。しかし、本発明はこれに限定するものではない。3種類以上であってもよいことは言うまでもない。
FIG. 24 shows a plurality of types of
図43でも図示しているように、トランジスタ群251cを構成する単位トランジスタ224のゲート端子は、1つのゲート配線223で接続されている。ゲート配線223に印加された電圧により単位トランジスタ224の出力電流が決定される。したがって、トランジスタ群251c内の単位トランジスタ224の形状が同一であれば、各単位トランジスタ224は同一の単位電流を出力する。
As shown in FIG. 43, the gate terminals of the
本発明は、トランジスタ群251cを構成する単位トランジスタ224のゲート配線223を共通にすることには限定されない。たとえば、図25(a)のように構成してもよい。図25(a)において、トランジスタ228b1とカレントミラー回路を構成する単位トランジスタ224と、トランジスタ228b2とカレントミラー回路を構成する単位トランジスタ224とが配置されている。
The present invention is not limited to the
トランジスタ228b1はゲート配線223aで接続されている。トランジスタ228b2はゲート配線223bで接続されている。図25(a)の一番上の1個の単位トランジスタ224はLSB(0ビット目)であり、2段目の2個の単位トランジスタ224は1ビット目、3段目の4個の単位トランジスタ224は2ビット目である。また、4段目の組の8個の単位トランジスタ224は3ビット目である。
The transistor 228b1 is connected to the
図25(a)において、ゲート配線223aとゲート配線223bの印加電圧を変化させることにより、各単位トランジスタ224のサイズ、形状が同一であっても、各単位トランジスタ224の出力電流をゲート配線223の印加電圧により変化(変更)することができる。
In FIG. 25A, by changing the voltage applied to the
図25(a)において、単位トランジスタ224のサイズなどを同一にして、ゲート配線223a、223bの電圧を異ならせるとしたが、本発明はこれに限定するものではない。単位トランジスタ224のサイズなどを異ならせ、印加するゲート配線223a、223bの電圧を調整することにより、異なる形状の単位トランジスタ224の出力電流を同一となるようにしてもよい。
In FIG. 25A, the
図24では、低階調のビットを構成する単位トランジスタ224サイズは、高階調を構成する単位トランジスタ224よりも小さくした。単位トランジスタ224のサイズが小さくなると、出力バラツキが大きくなる。この課題を解決するため、実際には、低階調の単位トランジスタ224はチャンネル長Lを高階調よりも大きくし、単位トランジスタ224の面積を小さくならないようにしてバラツキを抑制している。
In FIG. 24, the size of the
ソースドライバ回路(IC)14の単位トランジスタ224の最小出力電流は0.5nA以上10nAにしている。特に単位トランジスタ224の最小出力電流は2nA以上20nAにすることがよい。ドライバIC14内の単位トランジスタ群251cを構成する単位トランジスタ224の精度を確保するためである。
The minimum output current of the
以上のように構成することにより、各出力端子93の出力バラツキを低減することができる。特に、各端子間の隣接バラツキを低減することができる。さらに、出力バラツキを低減するためには、図153のように構成する。
By configuring as described above, the output variation of each
図153と、図26、図27、図29、図31などとの差異は、出力段251cの出力側に、出力選択回路1531を有する構成である。出力選択回路は1531、主として選択回路とアナログスイッチから構成される。出力選択回路1531は、任意の出力段251cの出力電流を、任意の出力端子93から出力させることができる。たとえば、出力段251c1の出力電流は、出力端子93aに出力することができるし、出力端子93c、93nにも出力することができる。つまり、出力段251c1のプログラム電流をどの出力端子93にでも出力させることができる。出力選択回路1531の切り換えタイミング(動作タイミング)は、コントローラ722により制御される。たとえば、出力選択回路1531の制御により、出力段251aの出力信号を、1水平走査期間の前半に出力端子93aに出力し、後半に出力端子93bに出力することができる。また、出力選択回路1531は、出力段251cに設定される階調番号により動作を変化させることができる。
The difference between FIG. 153 and FIG. 26, FIG. 27, FIG. 29, FIG. 31 and the like is the configuration having the
出力選択回路1531は、1つまたは複数の出力段251cからの出力信号(電圧または電流)を1つまたは複数の出力端子93から出力されるように動作させることができることは言うまでもない。たとえば、出力段251c1、251c3、251c5の出力電流を合成して、出力端子93aに出力することができる。また、出力段251c1、251c3、251c5の出力電流を合成して、出力端子93aと出力端子93bの両方に出力することができる。また、出力段251c1の出力電流を合成して、出力端子93aと出力端子93bの両方に出力することができる。
It goes without saying that the
本発明の出力選択回路1531の説明は、出力段251cが電流出力であるとして説明するが、これに限定するものではない。たとえば、出力段251cが電圧出力であってもよい。つまり、ソースドライバ回路(IC)14が液晶表示パネルのように、電圧駆動を実施する場合が例示される。なお、EL表示パネルが電圧駆動である場合も同様に適用される。また、出力選択回路1531は、ソースドライバ回路(IC)14がシリコンチップとして構成され、前記チップ14に内蔵されているとして説明するが、これに限定するものではない。たとえば、出力選択回路1531を、ポリシリコン技術などでガラス基板30に直接形成してもよい。また、別チップに形成または構成してもよい。
The
出力段251cは単位トランジスタ224で構成されるため、各出力段251の出力電流バラツキは小さい。しかし、ソースドライバ回路(IC)のチップには、穏やかなモビリティ特性、Vt特性のうねりがある。このうねりにより出力段251cから出力電流は変化する。
Since the
このうねりの影響がない様にするには、1つの出力段251cを構成する単位トランジスタ224の形成領域をうねりの周期にまたがる大きさ(範囲あるいは面積)に形成すればよい。しかし、この場合は、単位トランジスタ224の形成面積が大きく、巨大なチップサイズとなってしまう。本発明はこの課題に対して、1つに出力端子93に出力する電流を、チップ14内の比較的広い領域から選択肢、選択する領域を一定条件で変化させることにより形成(発生)させる。たとえば、出力端子93aに、38階調目のプログラム電流を出力させ、ある画素16に32階調目のプログラム電流を書き込む場合を例示する。1フィールド(フレーム)目では、出力選択回路1531は、出力段251c1から、38階調目のプログラム電流を出力されるように制御し、この出力段251c1からプログラム電流を出力端子93aから出力する。
In order to prevent the influence of this undulation, the formation region of the
次のフィールド(フレーム)では、出力段251c2から、38階調目のプログラム電流を出力されるように制御し、この出力段251c2からプログラム電流を出力端子93aから出力する。さらに次のフィールド(フレーム)では、出力選択回路1531は、出力段251c3から、38階調目のプログラム電流を出力されるように制御し、この出力段251c3からプログラム電流を出力端子93aから出力する。以降、この動作を順次繰り返す。また、各出力端子93からは、対応する(書き込む)画素に応じて各出力段251cの階調設定がなされ、プログラム電流がソース信号線18に出力される。
In the next field (frame), control is performed so that the program current of the 38th gradation is output from the output stage 251c2, and the program current is output from the output stage 251c2 from the
図154は以上の動作を表にまとめたものである。図154は、出力端子93と、水平走査期間(H)の関係を示している。ただし、理解を容易にするため、階調に関する記載は省略している。つまり、単に出力端子93には、各Hにどの出力段251cからのプログラム電流が出力されているかを示している。
FIG. 154 summarizes the above operations in a table. FIG. 154 shows the relationship between the
図154において、出力端子93aには、出力選択回路1531により、1H目に出力段251c1が選択される。なお、表では出力段251c1の1を図示している。2H目に出力段251c2が選択され(表では2と図示している)、3H目に出力段251c3(図154の表では3と図示している)が選択される。さらに、次の4H目では出力段251c4が選択され(図154の表では4を図示している)、5H目では、出力段251c5が選択される。
In FIG. 154, the output stage 251c1 is selected at the 1H level by the
同様に、出力端子93bには、出力選択回路1531により、1H目に出力段251cn(最終段の出力段)が選択される。なお、表では出力段251cnのnを図示している。2H目に出力段251c1が選択され(表では1と図示している)、3H目に出力段251c2(図154の表では2と図示している)が選択される。さらに、次の4H目では出力段251c3が選択され(図154の表では3を図示している)、5H目では、出力段251c4が選択される。以下、同様である。
Similarly, for the
同様に出力端子93cには、出力選択回路1531により、1H目に出力段251cn−1が選択される。なお、表ではn−1と図示している。2H目に出力段251cnが選択され(表ではnと図示している)、3H目に出力段251c1(図154の表では1と図示している)が選択される。さらに、次の4H目では出力段251c2が選択され(図154の表では2を図示している)、5H目では、出力段251c3が選択される。以下同様である。
Similarly, for the
以上のように、たとえば、出力端子93aには、Hごとに異なる出力段251cからのプログラム電流が出力され、ソース信号線18を介して画素に順次印加される。
As described above, for example, the program current from the
さらに理解を容易にするため、出力端子93aを例示して説明する。1H目ではソース信号線18a(出力端子93aに接続されたソース信号線)に印加される(出力される)出力段は251c1である。1H目では、第1画素行目で、かつソース信号線18aに接続された画素に出力段251c1からの信号が印加される。2H目ではソース信号線18a(出力端子93aに接続されたソース信号線)に印加される(出力される)出力段は251c2である。2H目では、第2画素行目で、かつソース信号線18aに接続された画素に出力段251c2からの信号が印加される。同様に、3H目ではソース信号線18a(出力端子93aに接続されたソース信号線)に印加される(出力される)出力段は251c3である。3H目では、第3画素行目で、かつソース信号線18aに接続された画素に出力段251c3からの信号が印加される。以上の動作を順次最終のm画素行(mは最終の画素行番号)の画素に実施していく。画素の選択はゲートドライバ回路17aにより選択される。
For easier understanding, the
最終画素行まで以上の動作を実施すると、また、第1画素行に対して以上の動作を行う。ただし、第1画素行の画素には、出力段251c1以外の出力信号が印加される。たとえば、出力段251c2の出力信号が印加される。つまり、フィールド(フレーム)ごとに異なる出力段251cの出力信号が印加されるようにし、各画素16に書き込まれる信号を平均化し出力段251cの出力ムラ分布が反映されないようにしている。各画素16に書き込まれる出力段251cからの信号はランダム化することが好ましいが、これが不可能な場合は、少なくとも2つの出力段251cの出力が書き込まれて平均化されるように制御する。以上の事項は、第2画素行の画素以降にも同様に適用される。また、出力端子93a以外(93b〜93n)に対しても同様の動作が実施される。
When the above operation is performed up to the final pixel row, the above operation is performed on the first pixel row. However, an output signal other than the output stage 251c1 is applied to the pixels in the first pixel row. For example, the output signal of the output stage 251c2 is applied. That is, the output signal of the
以上のように、基本的には1つの出力段251cの出力と1つの出力端子とが、出力選択回路1531により選択され、各出力段251cの出力がソース信号線18に印加される。ソース信号線18から出力される信号は、正規の(正常な)画像表示となるように、ラッチ回路351にラッチ保持される。
As described above, basically, the output of one
1画面あるいは一定の表示周期が終了すると、出力端子93から出力される出力段521cの順番を入れ替えることが好ましい。たとえば、図154の表の状態が、1フレーム目とする。次の2フレーム目では、図154の表の出力端子93aの出力段251cの選択状態(251c1、251c2、251c3、251c4・・・・・・)を、出力端子93bの出力段251cの選択状態(251cn、251c1、251c2、251c3、251c4・・・・・・)とする。図154の表の出力端子93bの出力段251cの選択状態(251cn、251c1、251c2、251c3、251c4・・・・・・)を、出力端子93cの出力段251cの選択状態(251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)とする。図154の表の出力端子93cの出力段251cの選択状態(251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)を、出力端子93dの出力段251cの選択状態(251cn−2、251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)とする。以後同様にシフトさせる。
When one screen or a fixed display cycle is completed, the order of the output stage 521c output from the
次の3フレーム目では、出力端子93aの出力段251cの選択状態(251cn、251c1、251c2、251c3、251c4・・・・・・)を、出力端子93bの出力段251cの選択状態(251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)とする。出力端子93bの出力段251cの選択状態(251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)を、出力端子93cの出力段251cの選択状態(251cn−1、251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)とする。出力端子93cの出力段251cの選択状態(251cn−2、251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)を、出力端子93dの出力段251cの選択状態(251c−3、251cn−2、251cn−1、251cn、251c1、251c2、251c3、251c4・・・・・・)とする。以後同様にシフトさせる。
In the next third frame, the selection state (251cn, 251c1, 251c2, 251c3, 251c4,...) Of the
なお、本発明では説明を容易にするため、1フレームまたは1フィールドで出力端子93から出力される状態を入れ替えるとして説明するが、これに限定するものではない。複数フレームまたはフィールドで入れ替えてもよい。また、複数画素行(複数水平走査期間)ごとに入れ替えてもよい。また、フレームまたは画素行(水平走査期間)に限定されるものではなく、一定周期もしくはランダム周期で入れ替えてもよい。以上の事項は本発明の他の実施例にも適用されることは言うまでもない。
In the present invention, for ease of explanation, the state output from the
シフトさせることにより、画面94の表示状態は、出力段251cの特性の影響を受けず、均一な表示を実現できる。シフトの方式には他の方法も例示される。
By shifting, the display state of the
たとえば、フレームごとに、出力端子93aと出力端子93nの状態を入れ替える。出力端子93bと出力端子93n−1の状態を入れ替える。出力端子93cと出力端子93n−2の状態を入れ替える。以下同様で入れ替える。つまり、画面の左右を入れ替える。
For example, the states of the
また、他の方法も例示される。たとえば、フレームごとに、奇数番目の出力端子93と偶数番目の出力端子93の状態とを入れ替える。もちろん、ランダムに入れ替えてもよい。
Other methods are also exemplified. For example, the states of the odd-numbered
また、第1のフレームでは、出力端子93aと出力端子93bの状態とを入れ替える。次の第2のフレームでは、出力端子93aと出力端子93cの状態とを入れ替える。次の第3のフレームでは、出力端子93aと出力端子93dの状態とを入れ替える。次の第4のフレームでは、出力端子93aと出力端子93ce状態とを入れ替える。以下、他の出力端子も同様に入れ替える方法が例示される。
In the first frame, the states of the
また、第1、第3のフレームなどの奇数番目のフレームでは、奇数番目の出力端子93間で入れ替え、偶数番目の出力端子93間で入れ替える。第2、第4のフレームなどの偶数番目のフレームでは、隣接した奇数番目と偶数番目の出力端子93間で入れ替える方式が例示される。
In odd-numbered frames such as the first and third frames, the odd-numbered
また、ソースドライバ回路(IC)14では、4mm〜8mmの周期で特性周期が分布する。これは、IC製造時の拡散工程により発生する。したがって、出力端子93の入れ替え範囲は、4mm以上の範囲で実施する。たとえば、出力段251a〜251nの形成長さが20mmあり、4mm周期で特性分布が発生する恐れがある場合は、少なくとも20/5=5ブロック以下の範囲内で出力端子93と出力段251cとの接続を出力選択回路1351により入れ替えることが好ましい。
In the source driver circuit (IC) 14, the characteristic period is distributed with a period of 4 mm to 8 mm. This occurs due to a diffusion process during IC manufacturing. Therefore, the replacement range of the
また、先の説明では、最終画素行まで以上の動作を実施すると、また、第1画素行に対して同一の動作を行うとしたが、これに限定されるものではない。たとえば、最終画素行−1画素行までに1周期を完了させ、最終画素行から次の周期を開始してもよい。つまり、出力端子93aを例示すれば、1画素行目の画素には、出力段251c1からの信号が印加される。2画素行目の画素には、出力段251c2からの信号が印加され、3画素行目の画素には、出力段251c3からの信号が印加され、4画素行目の画素には、出力段251c4からの信号が印加される。以上の動作を順次行い、最終の画素行から1つ前の画素行に、たとえば、出力段251nの信号が印加されたとすると、最終の画素行には、出力段251c1の信号が印加される。したがって、次のフレームである1画素行目の画素には、出力段251c2からの信号が印加される。2画素行目の画素には、出力段251c3からの信号が印加され、3画素行目の画素には、出力段251c4からの信号が印加される。このように駆動することにより、フレーム(フィールド)周期では、1画素行あるいはそれ以上がずれて、出力段251c選択が行われることになり、各画素に印加する出力段251cが長期間で変化させることができる。したがって、各画素16は多数の出力段251cからの信号で駆動されることになり、画像表示は均一化される。なお、他の出力端子93においても同様の制御が実施される。
In the above description, when the above operation is performed up to the last pixel row, and the same operation is performed on the first pixel row, the present invention is not limited to this. For example, one cycle may be completed before the last pixel row minus one pixel row, and the next cycle may be started from the last pixel row. That is, if the
また、画面の第1画素行から最終画素行まで選択された後、今度は、最終画素行から第1画素行の方向に選択される出力段251cを変化させてもよい。つまり、出力端子93aを例示すれば、1画素行目の画素には、出力段251c1からの信号が印加される。2画素行目の画素には、出力段251c2からの信号が印加され、3画素行目の画素には、出力段251c3からの信号が印加され、4画素行目の画素には、出力段251c4からの信号が印加される。以上の動作を順次行い、最終の画素行に、たとえば、出力段251nの信号が印加されたとすると、次のフレームである1画素行目の画素には、出力段251cnからの信号が印加される。2画素行目の画素には、出力段251cn−1からの信号が印加され、3画素行目の画素には、出力段251cn−3からの信号が印加される。このように駆動することにより、フレーム(フィールド)周期で、各画素に印加する出力段251cが長期間で変化させることができる。したがって、各画素16は多数の出力段251cからの信号で駆動されることになり、画像表示は均一化される。なお、他の出力端子93においても同様の制御が実施される。
Further, after the selection from the first pixel row to the last pixel row on the screen, the
出力端子93を順次選択する出力段251cの順番をランダム化してもよい。また、2とばしや、3以上とばしで出力段251cを選択してもよい。
The order of the
以上の事項あるいは方法は、図158〜図164の方式においても適用できることは言うまでもない。 Needless to say, the above items or methods can also be applied to the methods of FIGS. 158 to 164.
なお、出力段251の個数は、行方向のドット数(ソース信号線18の本数)以上の個数を形成または構成しておき、そのうち、必要な個数(基本的にはソース信号線18の本数)を選択して各ソース信号線18に出力段251cからの出力信号を印加してもよい。
Note that the number of output stages 251 is equal to or greater than the number of dots in the row direction (number of source signal lines 18), and the required number (basically the number of source signal lines 18). And an output signal from the
以上の実施例では、R、G、Bの各出力段251については、説明していないが、R、G、Bの各出力段251cの出力にも出力選択回路1531が形成または構成されている。R、G、Bの各出力選択回路1531の制御により、各出力端子93から出力される信号が、出力段251cを選択して出力される。本発明はこれに限定するものではなく、R、G、Bで共通の出力選択回路1531を形成または構成し、出力段251cがRGBの区別なく選択されて各出力端子93から出力されるように構成しても良いことは言うまでもない。
In the above embodiment, the output stages 251 for R, G, and B are not described, but an
他の構成は、図26、図27、図29、図31あるいはその他の実施例と同様であるので説明を省略する。 Other configurations are the same as those of FIG. 26, FIG. 27, FIG. 29, FIG.
以下、図面を参照しなから、本発明の他の実施例について説明を行う。図155は本発明の第2の実施例を表にまとめたものである。回路構成は図153と同様あるいは類似である。図155は、図154と同様に、出力端子93と、水平走査期間(H)の関係を示している。出力端子93には、各Hにどの出力段251cからのプログラム電流が出力されているかを示している。
Hereinafter, other embodiments of the present invention will be described with reference to the drawings. FIG. 155 summarizes the second embodiment of the present invention in a table. The circuit configuration is the same as or similar to that in FIG. FIG. 155 shows the relationship between the
図155において、出力端子93aには、出力選択回路1531により、1H目に出力段251c1が選択される。2H目に出力段251c3が選択され、3H目に出力段251c5が選択される。さらに、次の4H目では出力段251c7が選択され、5H目では、出力段251c9が選択される。つまり、出力端子93aには、順次、奇数番目の出力段251cが選択され、各画素16に印加される。
In FIG. 155, the output stage 251c1 is selected at the 1H level by the
同様に、出力端子93bには、出力選択回路1531により、1H目に出力段251cnが選択される。2H目に出力段251c2が選択され、3H目に出力段251c4が選択される。さらに、次の4H目では出力段251c6が選択され、5H目では、出力段251c8が選択される。つまり、出力端子93bには、順次、偶数番目の出力段251cが選択され、各画素16に印加される。
Similarly, the output stage 251cn is selected at the 1H level by the
出力端子93cには、出力選択回路1531により、1H目に出力段251cn−1が選択される。2H目に出力段251c1が選択され、3H目に出力段251c3が選択される。さらに、次の4H目では出力段251c5が選択され、5H目では、出力段251c7が選択される。つまり、出力端子93cには、出力端子93aとは、1H遅れた奇数番目の出力段251cが選択され、各画素16に印加される。
For the
図155の実施例のように、奇数番目の出力端子93には奇数番目の出力段251cが選択されて出力されるとし、偶数番目の出力端子93には偶数番目の出力段251cが選択されて出力されるように構成することにより、出力選択回路1531の回路構成、映像信号を順次ラッチするラッチ回路の構成が簡単になり、回路規模を小さくでき、低コスト化することができる。なお、他の動作は、図154と同様あるいは類似であるので説明を省略する。
As in the embodiment of FIG. 155, the odd-numbered
以上の実施例は、プログレッシブ表示を前提として説明した。図157は、インターレース表示の場合の実施例である。インターレース表示では、奇数フィールドと偶数フィールドで1フレームが構成され、1画面表示が実現される。 The above embodiment has been described on the assumption of progressive display. FIG. 157 shows an example in the case of interlaced display. In interlaced display, one frame is composed of an odd field and an even field, and a one-screen display is realized.
図157はインターレース表示の出力選択回路1531の動作を示している。なお、図157において、偶数フィールド(図157(a))では、奇数番目の画素行が順次選択されて、画像が書きかえられるとし、奇数フィールド(図157(b))では、偶数番目の画素行が順次選択されて、画像が書きかえられるとする。
FIG. 157 shows the operation of the
図157(a)の偶数F(偶数フィールド)において、出力端子93aには、出力選択回路1531により、1H目に出力段251c1が選択される。3H目に出力段251c2が選択される。5H目に出力段251c3が選択される。さらに、次の7H目では出力段251c4が選択され、9H目では、出力段251c5が選択される。
In the even number F (even field) in FIG. 157 (a), the output stage 251c1 is selected for the
同様に、出力端子93bには、出力選択回路1531により、1H目に出力段251cnが選択される。3H目に出力段251c1が選択される。5H目に出力段251c3が選択される。さらに、次の7H目では出力段251c4が選択され、9H目では、出力段251c5が選択される。出力端子93c〜も同様である。
Similarly, the output stage 251cn is selected at the 1H level by the
図157(b)の奇数F(奇数フィールド)においては、偶数フィールドと同様に、出力端子93aには、出力選択回路1531により、2H目に出力段251c1が選択される。4H目に出力段251c2が選択される。6H目に出力段251c3が選択される。さらに、次の8H目では出力段251c4が選択され、10H目では、出力段251c5が選択される。
In the odd number F (odd field) of FIG. 157 (b), the output stage 251c1 is selected at the second H by the
同様に、出力端子93bには、出力選択回路1531により、2H目に出力段251cnが選択される。4H目に出力段251c1が選択される。6H目に出力段251c3が選択される。さらに、次の8H目では出力段251c4が選択され、10H目では、出力段251c5が選択される。出力端子93c〜も同様である。なお、他の動作、構成などは、図154と同様あるいは類似であるので説明を省略する。
Similarly, for the
図157の実施例のように、奇数番目フィールドと偶数番目のフィールドで、各出力端子93から出力される出力段251cの選択を同一にすることにより、回路規模を小さくでき、低コスト化することができる。
As in the embodiment of FIG. 157, by making the selection of the
なお、図156のような方式としてもよいことは明らかである。図156(a)の偶数F(偶数フィールド)において、出力端子93aには、出力選択回路1531により、1H目に出力段251c2が選択される。3H目に出力段251c4が選択される。5H目に出力段251c6が選択される。さらに、次の7H目では出力段251c8が選択され、9H目では、出力段251c10が選択される。
Obviously, a method as shown in FIG. In the even number F (even field) in FIG. 156 (a), the output stage 251c2 is selected at the 1H level by the
同様に、出力端子93bには、出力選択回路1531により、1H目に出力段251cnが選択される。3H目に出力段251c2が選択される。5H目に出力段251c4が選択される。さらに、次の7H目では出力段251c6が選択され、9H目では、出力段251c8が選択される。出力端子93c〜も同様である。
Similarly, the output stage 251cn is selected at the 1H level by the
図156(b)の奇数F(奇数フィールド)においては、偶数フィールドと同様に、出力端子93aには、出力選択回路1531により、2H目に出力段251c1が選択される。4H目に出力段251c3が選択される。6H目に出力段251c5が選択される。さらに、次の8H目では出力段251c7が選択され、10H目では、出力段251c9が選択される。
In odd number F (odd field) in FIG. 156 (b), the output stage 251c1 is selected at the second H by the
同様に、出力端子93bには、出力選択回路1531により、2H目に出力段251cn−1が選択される。4H目に出力段251c1が選択される。6H目に出力段251c3が選択される。さらに、次の8H目では出力段251c5が選択され、10H目では、出力段251c7が選択される。出力端子93c〜も同様である。なお、他の動作、構成などは、図154と同様あるいは類似であるので説明を省略する。
Similarly, for the
以上の実施例は、水平走査期間を主とする制御(駆動方法)であった。しかし、本発明はこれに限定するものではない。1F(フレームあるいはフィールド)で制御(駆動)してもよい。図158はその実施例である。 In the above embodiment, the control (driving method) mainly includes the horizontal scanning period. However, the present invention is not limited to this. It may be controlled (driven) by 1F (frame or field). FIG. 158 shows an example.
図158は、図154などと同様に出力端子93cに接続される出力段251cの番号を示している。たとえば、図154のソース信号線18aに接続される出力段93aは、1F目の期間には、出力段251c1(表では1と記載)が選択されている。次の2F目の期間には、出力段251c2(表では2と記載)が選択されている。3F目の期間には、出力段251c3(表では3と記載)が選択され、さらに次の4F目の期間には、出力段251c4(表では4と記載)が選択されている。以下同様である。
FIG. 158 shows the number of the
ソース信号線18aに隣接したソース信号線18bに接続される出力段93bは、1F目の期間には、出力段251cn(表ではnと記載)が選択されている。次の2F目の期間には、出力段251c1(表では1と記載)が選択されている。3F目の期間には、出力段251c2(表では2と記載)が選択され、さらに次の4F目の期間には、出力段251c3(表では3と記載)が選択されている。以下同様である。他の端子も同様に1つまたは場合によっては複数の出力段251cが選択され出力端子93から出力される。
As the
なお、以上の実施例では1F周期としたがこれに限定されるものではなく、複数周期で選択する出力段251cを変化(変更)してもよい。また、1F単位の周期に限定されるものではなく、0.5F、1.5F周期などの周期で選択する出力段251cを変化(変更)してもよい。以上の事項は本発明の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
In the above embodiment, the 1F cycle is used, but the present invention is not limited to this, and the
以上の実施例では、選択する出力段251cを変化させることにより、出力段251cの特性バラツキを平均化し、均一な画像表示を実現するという駆動方式であった。しかし、本発明はこれに限定されるものではない。
In the above-described embodiment, the driving method is such that by changing the
均一の方式として、基準電流を変化させるという方法がある。図153などに図示する基準電流Icにより出力段251cの特性が変化するからである。複数の基準電流Icにより、出力段251cの信号(出力電流または出力電圧)を変化させることにより、より均一が画像表示を実現できる。なお、この方式では、出力選択回路1531は必要ないが、出力選択回路1531により、選択する出力段251cを変化させることにより、より均一な画像表示を実現できることは言うまでもない。
As a uniform method, there is a method of changing the reference current. This is because the characteristics of the
基準電流Icの大きさと出力段251cから出力されるプログラム電流は基本的には比例する。しかし、選択される単位トランジスタ数などによりプログラム電流Icは変化する。以上のことから、基準電流を変化させ、画素16に書き込まれるプログラム電流が平均的に目標値となるように駆動することにより、均一は画像表示を実現できる。
The magnitude of the reference current Ic is basically proportional to the program current output from the
図159はその実施例である。図159の実施例では、一例として基準電流Ic1とIc2で駆動する場合を例示している。また、図159では、水平走査期間ごとに基準電流Ic1とIc2とを変化させている。なお、目標の基準電流IcとIc1、Ic2とは、Ic=(Ic1+Ic2)/2の関係に調整されている。 FIG. 159 shows an example. In the example of FIG. 159, the case of driving with reference currents Ic1 and Ic2 is illustrated as an example. In FIG. 159, the reference currents Ic1 and Ic2 are changed every horizontal scanning period. Note that the target reference current Ic and Ic1 and Ic2 are adjusted to a relationship of Ic = (Ic1 + Ic2) / 2.
なお、以下の実施例では、基準電流を一定の周期で変化させるとして説明している。基準電流の変化させるのは、図29などの電子ボリウム291を変化させる方法がある。他にも、カスケード接続を行う場合に、マスターチップ(ソースドライバ回路(IC)14)からスレーブチップ(ソースドライバ回路(IC)14)に基準電流(この場合はカスケード電流)を受け渡す構成がある。基準電流(カスケード電流)はトランジスタ群251bに印加され、このカスケード電流に対応して出力段251cからプログラム電流が出力される。したがって、基準電流を変化することは、カスケード電流が変化することと同義である。
In the following embodiments, it is described that the reference current is changed at a constant cycle. The reference current is changed by a method of changing the
1つの表示領域94を構成するのに、3つ以上のソースドライバ回路(IC)14を用いる場合は、カスケード接続において、スレーブチップが複数のマスターチップから基準電流(カスケード電流)を受け取る構成が実施される。この場合は、基準電流(カスケード電流)を発生するマスターチップが複数存在することになる。したがって、スレーブチップは、複数のマスターチップからの基準電流(カスケード電流)が入力されることになる。つまり、基準電流は複数になる。スレーブチップでは、入力される複数の基準電流を平均化することにより、良好なカスケード接続を実現する。つまり、スレーブチップは、画像表示に基準電流を切り換えるという動作を行う。この動作は以下に説明する基準電流を変化させる実施例で実現する。
When three or more source driver circuits (ICs) 14 are used to form one
図159において、第1F(フレームまたはフィールド)では、最初の1H(第1画素行目)は、基準電流Ic1(第1のマスターチップからのカスケード電流と考えてもよい)を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。次の2H(第2画素行目)は、基準電流Ic2(第2のマスターチップからのカスケード電流と考えてもよい)を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。以下同様に、3H(第3画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。第4画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
In FIG. 159, in the first F (frame or field), the first 1H (first pixel row) applies the reference current Ic1 (which may be considered as a cascade current from the first master chip), and the output terminal A program current corresponding to the reference
第1F(フレームまたはフィールド)の次の第2Fは、基準電流が平均化されて目標の基準電流Icとなるように、最初の1H(第1画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。次の2H(第2画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。以下同様に、3H(第3画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。第4画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。
The first 2H (first pixel row) applies the reference current Ic2 so that the reference current is averaged to the target reference current Ic in the second F after the first F (frame or field), A program current corresponding to the reference
なお、基準電流の変化は2つに限定するものではなく、3以上としてもよいことは言うまでもない。また、基準電流は1Hごとに限定するものではなく、複数H(複数水平走査期間)ごとに変化させてもよい。また、水平走査期間に限定するものではなく、F(フレームまたはフィールド)周期で基準電流を変化させてもよい。また、1Hあるいは1F単位の変化に限定するものではない。1.5Hや1.5Fなどで、基準電流を変化させてもよい。 Needless to say, the change in the reference current is not limited to two and may be three or more. Further, the reference current is not limited to every 1H, but may be changed every plural H (multiple horizontal scanning periods). Further, the reference current is not limited to the horizontal scanning period, and the reference current may be changed in an F (frame or field) cycle. Moreover, it is not limited to the change of 1H or 1F unit. The reference current may be changed at 1.5H or 1.5F.
図160は1Hを前半の期間Bと後半の期間Aに分けている。かつ、前半と後半に印加する基準電流の大きさを変化させている。図160において、最初の1H(第1画素行目)の前半(1B)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。1H(第1画素行目)の後半(1A)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
In FIG. 160, 1H is divided into the first half period B and the second half period A. In addition, the magnitude of the reference current applied in the first half and the second half is changed. 160, in the first half (1B) of the first 1H (first pixel row), the reference current Ic1 is applied, and the program current corresponding to the reference current Ic1 is output from the
次の2H(第2画素行目)の前半(2B)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。2H(第2画素行目)の後半(2A)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
In the first half (2B) of the next 2H (second pixel row), the reference current Ic1 is applied, and the program current corresponding to the reference current Ic1 is output from the
以下同様に、次の3H(第3画素行目)の前半(3B)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。3H(第3画素行目)の後半(3A)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
Similarly, in the first half (3B) of the next 3H (third pixel row), the reference current Ic1 is applied, and the program current corresponding to the reference current Ic1 is output from the
なお、以上の実施例においても、基準電流の変化は2つに限定するものではなく、3以上としてもよいことは言うまでもない。また、基準電流の変化は1Hごとに限定するものではなく、複数H(複数水平走査期間)ごとに変化させてもよい。また、水平走査期間に限定するものではなく、F(フレームまたはフィールド)周期で基準電流を変化させてもよい。また、1Hあるいは1F単位の変化に限定するものではない。1.5Hや1.5Fなどで、基準電流を変化させてもよい。 In the above embodiments, it is needless to say that the change in the reference current is not limited to two, and may be three or more. Further, the change in the reference current is not limited to every 1H, but may be changed every plural Hs (multiple horizontal scanning periods). Further, the reference current is not limited to the horizontal scanning period, and the reference current may be changed in an F (frame or field) cycle. Moreover, it is not limited to the change of 1H or 1F unit. The reference current may be changed at 1.5H or 1.5F.
以上の実施例は、水平走査期間を基準として、基準電流を変化させる実施例であった。しかし、本発明はこれに限定されるものではない。図161に示す実施例は、1F(フィールド又はフレーム)周期で基準電流を変化させるものである。 In the above embodiment, the reference current is changed with the horizontal scanning period as a reference. However, the present invention is not limited to this. The embodiment shown in FIG. 161 changes the reference current in a 1F (field or frame) cycle.
第1F(フレームまたはフィールド)では、基準電流Ic1(第1のマスターチップからのカスケード電流と考えてもよい)を印加する。出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。次の第2Fは、基準電流Ic2(第2のマスターチップからのカスケード電流と考えてもよい)を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。以下同様に、第3Fは、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。第4Fは、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
In the first F (frame or field), a reference current Ic1 (which may be considered as a cascade current from the first master chip) is applied. A program current corresponding to the reference
以上の実施例は、1Fを基準として、基準電流を変化させる実施例であった。しかし、本発明はこれに限定されるものではない。0.5あるいは1.5(フィールド又はフレーム)周期で基準電流を変化させてもよい。 In the above embodiment, the reference current is changed with 1F as a reference. However, the present invention is not limited to this. The reference current may be changed at a period of 0.5 or 1.5 (field or frame).
以上の実施例は、図153に図示するトランジスタ群251bに印加される基準電流Icを変化させるものであった。本発明はこれに限定するものでない。たとえば、図162に図示するように、トランジスタ群251c(出力段251c)の両側にトランジスタ群251b(チップの左端にトランジスタ群251b1、チップの右端にトランジスタ群251b2)を配置または形成し、トランジスタ群251b1に基準電流Ic1を印加し、トランジスタ群251b2に基準電流Icを印加する構成としてもよい。
In the above embodiment, the reference current Ic applied to the
基準電流Ic1を選択するか、基準電流Ic2を選択するかは、スイッチS1とスイッチS2を制御することにより実現する。スイッチS1をクローズし、スイッチS2をオープンすれば、出力段251cからは、基準電流Ic1に対応するプログラム電流が出力される。スイッチS2をクローズし、スイッチS1をオープンすれば、出力段251cからは、基準電流Ic2に対応するプログラム電流が出力される。
Whether to select the reference current Ic1 or the reference current Ic2 is realized by controlling the switch S1 and the switch S2. If the switch S1 is closed and the switch S2 is opened, a program current corresponding to the reference current Ic1 is output from the
図162の構成を用いれば、図163の駆動方式の実現は容易である。スイッチS1とスイッチS2の制御により、基準電流Ic1とIc2が容易に切り換えることができるからである。 If the configuration of FIG. 162 is used, the driving method of FIG. 163 can be easily realized. This is because the reference currents Ic1 and Ic2 can be easily switched by controlling the switches S1 and S2.
図163において、第1F(フレームまたはフィールド)では、最初の1H(第1画素行目)は、基準電流Ic1(第1のマスターチップからのカスケード電流と考えてもよい)を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。次の2H(第2画素行目)は、基準電流Ic2(第2のマスターチップからのカスケード電流と考えてもよい)を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。以下同様に、3H(第3画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。第4画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。
In FIG. 163, in the first F (frame or field), the first 1H (first pixel row) applies the reference current Ic1 (which may be considered as a cascade current from the first master chip), and the output terminal A program current corresponding to the reference
第1F(フレームまたはフィールド)の次の第2Fは、基準電流が平均化されて目標の基準電流Icとなるように、最初の1H(第1画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。次の2H(第2画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。以下同様に、3H(第3画素行目)は、基準電流Ic2を印加し、出力端子93から基準電流Ic2に対応するプログラム電流が各ソース信号線18に出力される。第4画素行目)は、基準電流Ic1を印加し、出力端子93から基準電流Ic1に対応するプログラム電流が各ソース信号線18に出力される。
The first 2H (first pixel row) applies the reference current Ic2 so that the reference current is averaged to the target reference current Ic in the second F after the first F (frame or field), A program current corresponding to the reference
なお、基準電流の変化は2つに限定するものではなく、3以上としてもよいことは言うまでもない。この場合は、トランジスタ251bの個数を増加させればよい。基準電流は1Hごとに限定するものではなく、複数H(複数水平走査期間)ごとに変化させてもよい。また、水平走査期間に限定するものではなく、F(フレームまたはフィールド)周期で基準電流を変化させてもよい。たとえば、図164の実施例が例示される。図164では、2F周期で基準電流を変化させている。また、1Hあるいは1F単位の変化に限定するものではない。1.5Hや1.5Fなどで、基準電流を変化させてもよい。
Needless to say, the change in the reference current is not limited to two and may be three or more. In this case, the number of
以上の図153から図164で説明した駆動方法あるいは構成は、相互に組み合わせることができることは言うまでもない。たとえば、図157と、図160、図161、図162などとの組み合わせが例示される。また、図162と図153の組み合わせ、図153と図160、図161などの組み合わせが例示される。以上のように本発明は相互に組み合わせることができる。 Needless to say, the driving methods or configurations described in FIGS. 153 to 164 can be combined with each other. For example, a combination of FIG. 157 with FIG. 160, FIG. 161, FIG. 162, etc. is illustrated. Moreover, the combination of FIG. 162 and FIG. 153, the combination of FIG. 153, FIG. 160, FIG. 161 etc. are illustrated. As described above, the present invention can be combined with each other.
本発明において、ソースドライバ回路(IC)14は半導体シリコンチップで形成し、ガラスオンチップ(COG)技術で基板30のソース信号線18の端子と接続されている。一方、ゲートドライバ回路12は低温ポリシリコン技術で形成している。つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ回路(IC)14に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリ技術で形成しても容易に形成することができ、また、表示パネルの狭額縁化を実現できる。もちろん、ゲートドライバ回路12をシリコンチップで形成し、COG技術などを用いて基板30上に実装してもよいことは言うまでもない。また、ゲートドライバ回路(IC)12、ソースドライバ回路(IC)14をCOFあるいはTAB技術で実装してもよい。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成(有機トランジスタ)してもよい。
In the present invention, the source driver circuit (IC) 14 is formed of a semiconductor silicon chip, and is connected to the terminal of the
画素16を構成するトランジスタ11をPチャンネルで構成すると、プログラム電流は画素16からソース信号線18に流れ出す方向になる。そのため、ソースドライバ回路の単位トランジスタ224は、Nチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路(IC)14はプログラム電流Iwを引き込むように回路構成する必要がある。
When the
画素16の駆動用トランジスタ11a(図1の場合)がPチャンネルトランジスタの場合は、必ず、ソースドライバ回路(IC)14はプログラム電流Iwを引き込むように、単位トランジスタ224をNチャンネルトランジスタで構成する。
When the driving
ソースドライバ回路(IC)14をアレイ基板30に形成するには、Nチャンネル用マスク(プロセス)とPチャンネル用マスク(プロセス)の両方を用いる必要がある。概念的に述べれば、画素16とゲートドライバ回路12をPチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはNチャンネルで構成するのが本発明の表示パネル(表示装置)である。
In order to form the source driver circuit (IC) 14 on the
本発明の1実施形態は、画素16のトランジスタ11をPチャンネルトランジスタで形成し、ゲートドライバ回路12をPチャンネルトランジスタで形成する。このように画素16のトランジスタ11とゲートドライバ回路12の両方をPチャンネルトランジスタで形成することにより、基板30を低コスト化できる。
In one embodiment of the present invention, the
ソースドライバ回路(IC)14は、単位トランジスタ224をNチャンネルトランジスタで形成することが必要になる。しかし、Pチャンネルのみのプロセスでは、ソースドライバ回路(IC)14は基板30に直接形成することができない。そこで別途、シリコンチップなどでソースドライバ回路(IC)14を作製し、基板30に積載する。つまり、本発明は、ソースドライバIC14(映像信号としてのプログラム電流を出力する手段)を外付けする構成である。
The source driver circuit (IC) 14 needs to form the
また、単位トランジスタ224の面積を同一とした場合、Nチャンネルで形成した単位トランジスタ224のばらつきは、Pチャンネルで形成した単位トランジスタのばらつきに比較して、70%になる。つまり、Nチャンネルで単位トランジスタ224を形成する方が、同一トランジスタ形成面積でバラツキを小さくすることができる。検討の結果によれば、Pチャンネルの単位トランジスタのバラツキをNチャンネルの単位トランジスタと同一にするためには、2倍の形成面積が必要であった。
When the area of the
ソースドライバ回路(IC)14はシリコンチップで構成するとしたがこれに限定するものではない。たとえば、低温ポリシリコン技術などでガラス基板に多数個を同時に形成し、チップ状に切断して、基板30に積載してもよい。
Although the source driver circuit (IC) 14 is composed of a silicon chip, it is not limited to this. For example, a large number of glass substrates may be simultaneously formed by low-temperature polysilicon technology, cut into chips, and loaded on the
また、基板30にソースドライバ回路を積載するとして説明しているが、積載に限定するものではない。ソースドライバ回路(IC)14の出力端子251を基板30のソース信号線18に接続するのであればいずれの形態でもよい。たとえば、TAB技術でソースドライバ回路(IC)14をソース信号線18に接続する方式が例示される。シリコンチップなどに別途ソースドライバ回路(IC)14を形成することにより、出力電流のバラツキが低減し、良好な画像表示を実現できる。また、低コスト化が可能である。
Further, although it has been described that the source driver circuit is mounted on the
また、画素16の選択トランジスタをPチャンネルで構成し、ゲートドライバ回路をPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイス、FED( Field Emission Display(フィールドエミッションディスプレイ))、SED(Surface-conductionElectron-emitter Display)カーボンナノチューブ(Carbon nano tube、CNTと略されることがある)を用いた表示装置にも適用することができる。
Further, the configuration in which the selection transistor of the
以上の構成を、図26に模式的に示す。単位トランジスタ群251cが出力端子数分、並列に配置される。単位トランジスタ群251cの両脇にトランジスタ群251bが複数ブロック形成されている。トランジスタ群251bのトランジスタ228bのゲート端子と、単位トランジスタ群251cの単位トランジスタ224のゲート端子とはゲート配線223で接続される。
The above configuration is schematically shown in FIG.
以上の説明は、説明を容易にするため、単色のソースドライバIC14のように説明した。しかし、トランジスタ群251bおよび単位トランジスタ群251cは赤(R)、緑(G)、青(B)のトランジスタ群が交互に配置される。以上のように、RGB用のトランジスタ群を交互に配置することによりRGB間の出力バラツキが低減する。この構成もソースドライバ回路(IC)14内のレイアウトとして重要な要件である。
The above description has been made like a single color
図27では、基準電流を流すトランジスタ群251b(トランジスタ228b)は、ICチップの外側近傍に配置している。トランジスタ228bは1つではなく、複数個が形成されトランジスタ群を構成する。ここでは説明を容易にするため、トランジスタ群251bはトランジスタ228bとして説明をする。この事項は本発明の他の実施例においても同様である(たとえば、図26が該当する)。
In FIG. 27, the
図61などの回路構成ではホワイトバランス調整が容易である。まず、RGBの電子ボリウム291を同一の設定値に調整する。次に外付け抵抗R1r、R1g、R1bを調整してホワイトバランスを調整する。
With the circuit configuration shown in FIG. 61, white balance adjustment is easy. First, the RGB
ソースドライバ回路(IC)14では、いずれかの電子ボリウムの設定値でホワイトバランスをとれば電子ボリウム291の値を同一にすればホワイトバランスを維持したまま、表示画面64の輝度調整を行えるという特徴がある。
The source driver circuit (IC) 14 can adjust the brightness of the
図26は、トランジスタ群251cの両側から給電する構成であるが、上記事項はこれに限定するものではない。図27、図29に図示するように、片側給電構成でも同様である。まず、R、G、Bの電子ボリウム291が同一の設定値で、外付け抵抗R1r、R1g、R1bを調整してホワイトバランスをとる。一般的にR回路のIcr、G回路のIcg、B回路のIcbを各RGBのEL素子の発光効率を考慮して所定の比率とすることによりホワイトバランスをとる。
FIG. 26 shows a configuration in which power is supplied from both sides of the
ソースドライバ回路(IC)14では、どこかの電子ボリウムの設定値でホワイトバランスをとれば電子ボリウム291の値を同一にすればホワイトバランスを維持したまま、表示画面64の輝度調整を行えるという特徴がある。なお、RGBの電子ボリウムは、R、G、B独立に形成または配置することが好ましいが、これに限定するものではない。たとえば、R、G、Bで1つの電子ボリウム291でもホワイトバランスを維持したまま画面輝度を調整することが可能である。
The source driver circuit (IC) 14 is characterized in that if white balance is achieved with a setting value of some electronic volume, the luminance of the
本発明では、ソースドライバ回路(IC)14の内部に電子ボリウムを形成または配置することのより、ソースドライバ回路(IC)14の外部からのデジタルデータ制御により基準電流を可変あるいは変更することができる。この事項は、電流駆動ドライバにおいて重要な事項である。電流駆動では、映像データがEL素子15に流れる電流に比例する。したがって、映像データをロジック処理することにより全EL素子に流れる電流を制御できる。基準電流もEL素子15に流れる電流に比例するから、基準電流をデジタル制御することにより、全EL素子15に流れる電流を制御できる。以上のことから、映像データに基づき、基準電流比制御を実施することにより、表示輝度のダイナミックレンジの拡大などを容易に実現できる。
In the present invention, by forming or arranging an electronic volume inside the source driver circuit (IC) 14, the reference current can be varied or changed by digital data control from the outside of the source driver circuit (IC) 14. . This matter is an important matter in the current drive driver. In current driving, video data is proportional to the current flowing through the
基準電流の変更あるいは変化させることにより、単位トランジスタ224の出力電流を変化することができる。たとえば、基準電流Icが100μAの時に、1つの単位トランジスタ224がオン状態での出力電流が1μAとする。この状態で、基準電流Icを50μAにすれば、1つの単位トランジスタ224の出力電流は0.5μAとなる。同様に、基準電流Icを200μAにすれば、1つの単位トランジスタ224の出力電流は2.0μAとなる。つまり、基準電流Icと単位トランジスタ224の出力電流Idは比例関係を満足することが好ましい。
By changing or changing the reference current, the output current of the
基準電流Icを設定する設定データと基準電流Icとは比例関係となるように構成することが好ましい。たとえば、設定データが1の時、基準電流Icが100μAとし、これと基底とするならば、設定データが100の時、基準電流Icが200μAとなるようにする。つまり、設定データが1増加すると、基準電流Icが1μA増加するように構成することが好ましい。 The setting data for setting the reference current Ic and the reference current Ic are preferably configured to have a proportional relationship. For example, when the setting data is 1, the reference current Ic is 100 μA, and if this is the base, the reference current Ic is 200 μA when the setting data is 100. That is, it is preferable that the reference current Ic increase by 1 μA when the setting data increases by one.
以上のように構成することにより、電子ボリウム291の設定データにより、RGBの基準電流(Icr、Icg、Icb)は線形関係を保持したまま変化することができる。したがって、線形関係を保持していることから、いずれかの設定データ時に、ホワイトバランスを調整すれば、どの設定データの時でもホワイトバランスが維持される。この構成において、先に説明した外付け抵抗R1r、R1g、R1bを調整してホワイトバランスを構成は重要性がある(特徴ある構成である)。
With the configuration described above, the RGB reference currents (Icr, Icg, Icb) can be changed while maintaining the linear relationship according to the setting data of the
以上の実施例では、外付け抵抗でホワイトバランスを調整するとしたが、抵抗R1はICチップに内蔵させてもよいことは言うまでもない。 In the above embodiment, the white balance is adjusted by an external resistor, but it goes without saying that the resistor R1 may be built in the IC chip.
たとえば、電子ボリウム291内にはソースドライバ回路(IC)14内蔵の抵抗Rが直列に形成または配置する。また、スイッチS1と基準電圧Vstd間は内蔵抵抗Raで接続させている。スイッチSnとグランド電圧GND間は内蔵抵抗Rbで接続されている。基準電圧Vstdは、精密な固定電圧である。したがって、EL表示パネルのVdd電圧が変動してもVstd電圧は変動しない。Vstdが変化すると基準電流Icが変動するため、この変動を防止し、表示パネルの輝度を一定にするためである。
For example, a resistor R built in the source driver circuit (IC) 14 is formed or arranged in series in the
以上のように、抵抗Ra、抵抗R、抵抗Rbをソースドライバ回路(IC)14の内蔵抵抗(ポリシリ抵抗)で形成しているため、抵抗Ra、抵抗R、抵抗Rbの相対値は個々のソースドライバ回路(IC)14のポリシリ(ポリシリコン)抵抗のシート抵抗値が変動しても変動しない。したがって、ソースドライバ回路(IC)14では基準電流Icのバラツキが発生しない。 As described above, since the resistors Ra, R, and Rb are formed by the built-in resistors (polysilicon resistors) of the source driver circuit (IC) 14, the relative values of the resistors Ra, R, and Rb are the individual source values. Even if the sheet resistance value of the polysilicon (polysilicon) resistance of the driver circuit (IC) 14 fluctuates, it does not fluctuate. Therefore, the source driver circuit (IC) 14 does not vary the reference current Ic.
Rの基準電流Icrは電子ボリウム291の出力電圧と抵抗R1rで決定される。Gの基準電流Icgは電子ボリウム291の出力電圧と抵抗R1gで決定される。Bの基準電流Icbは電子ボリウム291の出力電圧と抵抗R1bで決定される。基準電圧VstdをRGBで共通にし、抵抗R1r、抵抗R1g、抵抗R1bでホワイトバランスが調整される。また、電子ボリウム291には、内蔵抵抗Ra、抵抗R、抵抗Rbの相対値を一致させ、電子ボリウム291の電圧もVstdとしている。したがって、基準電流Icr、Icg、Icbはソースドライバ回路(IC)14間で精度よく一定に維持することができる。基準電流Icを変化させるIDATAはコントローラ回路(IC)722で制御する。
The R reference current Icr is determined by the output voltage of the
抵抗R1r、抵抗R1g、抵抗R1bは外づけ抵抗あるいは外づけの可変抵抗である。また、基準電圧Vstdを用いない場合、あるいはVstdに該当する電圧を変化あるいは調整したい場合は、スイッチSW1で外部電圧Vsを印加できるように構成しておくことが好ましい。さらに、S1スイッチの電位を変化あるいは変更できるように、スイッチSW2で外部電圧Vaを印加できるように構成することが好ましい。また、スイッチSnの出力電圧も変更できるように、電圧印加端子をソースドライバ回路(IC)14外部に引き出しておくことが好ましい。 The resistors R1r, R1g, and R1b are external resistors or external variable resistors. Further, when the reference voltage Vstd is not used, or when it is desired to change or adjust the voltage corresponding to Vstd, it is preferable that the external voltage Vs can be applied by the switch SW1. Further, it is preferable that the external voltage Va can be applied by the switch SW2 so that the potential of the S1 switch can be changed or changed. Further, it is preferable to draw out the voltage application terminal outside the source driver circuit (IC) 14 so that the output voltage of the switch Sn can be changed.
基準電圧Vstdも図30に図示するように、DA変換回路291bに印加するデータにより、変更あるいは可変できるように構成することが好ましい。また、トランジスタ228とオペアンプからなる定電流回路で電流Irを発生し、この電流Irを電子ボリウム291の内蔵抵抗Rに流して、b端子から出力される電圧を変化できるように構成してもよい。
As shown in FIG. 30, the reference voltage Vstd is also preferably configured to be changed or variable according to data applied to the
図31において、各ソースドライバIC14の左右には基準電流を流すトランジスタ(トランジスタ群)228bが形成または構成されている。ソースドライバIC14はスイッチSにより、トランジスタ228bを選択して基準電流を印加する。選択されなかったトランジスタ228bはオープン状態に構成される。
In FIG. 31, transistors (transistor groups) 228b for supplying a reference current are formed or configured on the left and right of each source driver IC. The
ソースドライバIC14aにおいては、基準電流は右端のトランジスタ228b2に流されている。スイッチSa2がクローズされ、スイッチSa1がオープンされている。スイッチSa、Sbはマスタースレーブ端子に印加されるロジック信号によりいずれがオープンにするか制御される。ソースドライバIC(回路)14aでは、右端に基準電流が流されており、左端はオープン状態となっている。したがって、基準電流Ic1はトランジスタ228b2に流れる(ゲート配線223aには単位トランジスタ224のゲート端子に流れ込む電流のみが流れる)。
In the
ソースドライバIC14bにおいては、基準電流は左端のトランジスタ228b1に流されている。スイッチSb1がクローズされ、スイッチSb2がオープンされている。スイッチSa、Sbはマスタースレーブ端子に印加されるロジック信号によりいずれがオープンにするか制御される。隣接するソースドライバIC14では、スイッチS*1とスイッチS*2ではオープンクローズが逆の関係となる。なお、*は記号aまたはbである。
In the
ソースドライバIC(回路)14bでは、左端に基準電流が流されており、右端はオープン状態となっている。したがって、基準電流Ic2はトランジスタ228b1に流れる。 In the source driver IC (circuit) 14b, the reference current is supplied to the left end, and the right end is open. Therefore, the reference current Ic2 flows through the transistor 228b1.
図31では、トランジスタ228bは1つのトランジスタであるように図示しているが、実際は、図28などに図示するように、複数のトランジスタからなるトランジスタ群251bで構成される。
In FIG. 31, the
基準電流Ic1とIc2は等しいとして説明をする。出力端子93a1はカレントミラー回路を構成するトランジスタ228b2とカレントミラー精度がよい電流が出力される。 The description will be made assuming that the reference currents Ic1 and Ic2 are equal. The output terminal 93a1 and the transistor 228b2 constituting the current mirror circuit and a current with high current mirror accuracy are output.
ソースドライバIC14bは基準電流を流すトランジスタ228b1が左端に構成されており、右端はオープン状態となっている。したがって、基準電流Ic1はトランジスタ228b1に流れる(ゲート配線223bには単位トランジスタ224のゲート端子に流れ込む電流のみが流れる)。出力端子93a2はカレントミラー回路を構成するトランジスタ228b1とカレントミラー精度がよい電流が出力される。したがって、基準電流Ic1とIc2が等しいとすると、ソースドライバIC14aの出力端子93a1から出力される階調電流と、ソースドライバIC14bの出力端子93a2から出力される階調電流とは同一となる。以上の理由により2つのソースドライバIC14aとソースドライバIC14bとは良好にカスケード接続される。以上の構成は、160RGB出力のソースドライバIC14を2個使用する320RGB×240ドットなどのQVGAパネルなどに有効である。
In the
図31ではソースドライバIC14aの右端の出力端子93a3から出力される階調電流(プログラム電流)と、ソースドライバIC14aの左端の出力端子93a1から出力される階調電流(プログラム電流)とは一致するとはかぎらない。ICチップ14a内の単位トランジスタ224の特性のより変化するからである。
In FIG. 31, the gradation current (program current) output from the right end output terminal 93a3 of the
また、ソースドライバIC14bの右端の出力端子93a2から出力される階調電流と、ソースドライバIC14bの左端の出力端子93a3から出力される階調電流とは一致するとはかぎらない。ICチップ14b内の単位トランジスタ224の特性のより変化するからである。しかし、カスケードするソースドライバIC14は2チップであるから、ソースドライバIC14aの出力端子93a1からの階調電流と、ソースドライバIC14bの出力端子93a2からの階調電流とが一致していれば問題はない。したがって、ゲート配線223は低抵抗の配線で形成してもよい。
Further, the grayscale current output from the rightmost output terminal 93a2 of the
図31の構成を実現するためには、ICチップ14aのゲート配線223の両端に位置するトランジスタ228bの一方をオープン状態(トランジスタ228bに電流が流れない状態)にする必要がある。
ミングしやすいように、複数に分割されている(ドレイン端子323a、323b、323c・・・・・)。図32(a)のA線でカットすることにより、ドレイン端子323eはカットされ、トランジスタ323の出力電流を減少させることができる。
In order to realize the configuration of FIG. 31, it is necessary to open one of the
It is divided into a plurality of parts (
図32(b)はドレイン端子323のトリミングする間隔を変化させたものである。減少させる電流の大きさに応じて、1箇所以上のドレイン端子323をトリミングし、出力電流を調整する。図32(b)ではB線の箇所とトリミングしている。 FIG. 32B shows an example in which the trimming interval of the drain terminal 323 is changed. Depending on the magnitude of the current to be reduced, one or more drain terminals 323 are trimmed to adjust the output current. In FIG. 32 (b), trimming is performed along the line B.
図32などのトリミング方式は特に、カスケード接続を担当する素子(トランジスタなど)に対して実施すると効果がある。カスケード接続で受け渡す電流の大きさをトリミングにより調整できるため、良好なカスケード接続を実現できるからであす。以上の事項は本発明の他の実施例にも適用できる。 The trimming method shown in FIG. 32 is particularly effective when applied to an element (such as a transistor) responsible for cascade connection. This is because the magnitude of the current passed through the cascade connection can be adjusted by trimming, so that a good cascade connection can be realized. The above matters can be applied to other embodiments of the present invention.
以上の実施例では、ドレイン端子323あるいはソース端子321を1箇所あるいは複数箇所をトリミングするとしたが、本発明はこれに限定するものではない。たとえば、ゲート端子322をトリミングしてもよい。また、トリミングだけに限定するものではなく、トランジスタ324の半導体膜に、レーザー光あるいは熱的エネルギーを照射し、トランジスタ324を劣化させることにより、出力電流などを調整してもよいことは言うまでもない。また、図32などの実施例はトランジスタだけに限定されるものではなく、ダイオード、水晶、サイリスタ、コンデンサ、抵抗などに適用してもよいことはいうまでもない。
In the above embodiment, the drain terminal 323 or the
また、図24に図示するように、各ビットでトランジスタサイズが異なる場合(ビットの大きさに比例する場合など)は、トリミングする長さ(ドレインなどの長さ)もビットの大きさに比例するように構成することが好ましい。 Also, as shown in FIG. 24, when the transistor size is different for each bit (such as when proportional to the bit size), the trimming length (such as the drain length) is also proportional to the bit size. It is preferable to configure as described above.
ソースドライバ回路(IC)14は、ソース信号線18の電荷を強制的に放出または充電するプリチャージ回路を内蔵する。ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧(電流)出力値は、R、G、Bで独立に設定できるように構成することが好ましい。EL素子15の閾値がRGBで異なるからである。
The source driver circuit (IC) 14 includes a precharge circuit that forcibly releases or charges the
図33はプリチャージ部の構成図である。Vpはプリチャージ電圧である。プリチャージ電圧は映像データD0〜D5により出力期間範囲が決定される。プリチャージ電圧は、クロックCLKに同期して出力される。プリチャージ電圧を出力する時間は、水平同期信号HDを基点としてカウンタ332の設定値で決定される。カウンタ332はクロックCLK信号に同期してカウントアップされる。プリチャージ電圧出力期間は、HDの最初から開始される。カウンタ332はカウントしたカウント値と設定値が一致すると、プリチャージ電圧の出力期間が終了する。カウンタ回路332の出力はアンド(AND)回路333のa端子入力となる。なお、説明を容易にするため、映像データは6ビットであるとして説明をする。
FIG. 33 is a block diagram of the precharge unit. Vp is a precharge voltage. The output period range of the precharge voltage is determined by the video data D0 to D5. The precharge voltage is output in synchronization with the clock CLK. The time for outputting the precharge voltage is determined by the set value of the
図33の構成では、どの電圧範囲までプリチャージするかは、一致回路331で決定される。一致回路331には、映像データD0〜D5が印加される。一致回路はプリチャージ範囲がメモリされている。メモリされた値よりも、映像データD0〜D5が小さい時、プリチャージ電圧が出力される。一致回路331はクロックCLKで同期して動作する。また、イネーブル信号ENがHの時、プリチャージ電圧は出力され、Lの時は映像データの値によらず、プリチャージ電圧は出力されない。一致回路331の出力はアンド回路333のb端子入力となる。
In the configuration of FIG. 33, the voltage range to be precharged is determined by the
アンド回路333のa端子入力がHで、b端子入力がHの時、スイッチ221aが閉じ、プリチャージ電圧Vpが内部配線222に印加され、かつHI信号がHの時、スイッチ221bが閉じて出力端子93からプリチャージ電圧が出力される。
When the a terminal input of the AND
電流出力回路334は、映像データD0〜D5に基づく、プログラム電流を出力する。本発明では、プリチャージ電圧とプログラム電流を同時に出力する。ただし、プリチャージ電圧はHDの最初から一定の期間である。
The
プリチャージ電圧は、駆動用トランジスタ11aのゲート(G)端子に立ち上がり電圧あるいは立ち上がり電圧以下の電圧を印加する方法とも考えることができる。つまり、駆動用トランジスタ11aをオフ状態にすることによりプログラム電流Iwが0になる状態を発生させ、EL素子15に電流が流れないようにする。
The precharge voltage can be considered as a method of applying a rising voltage or a voltage equal to or lower than the rising voltage to the gate (G) terminal of the driving
本発明のソースドライバ回路は、図75に図示するように、電子ボリウム291を具備している。したがって、電子ボリウム291を制御することにより、容易にプリチャージ電圧を変化させることができる。なお、電子ボリウム291による制御だけでなく、ソースドライバ回路(IC)14の外部のDA回路などでプリチャージ電圧を発生させて印加してもよいことはいうまでもない。
The source driver circuit of the present invention includes an
図35は、ソースドライバ回路(IC)14のプリチャージ回路(プリチャージ電圧を出力する回路構成部)353を中心とするブロック図である。プリチャージ回路353とは、プリチャージ制御回路によりプリチャージ制御信号PC信号(赤(RPC)、緑(GPC)、青(BPC))が出力される。
FIG. 35 is a block diagram centering on a precharge circuit (circuit configuration unit for outputting a precharge voltage) 353 of the source driver circuit (IC) 14. The
セレクタ回路352は、メインクロックに同期して出力段に対応するラッチ回路351に順次ラッチしていく。ラッチ回路351はラッチ回路351aとラッチ回路351bの2段構成である。ラッチ回路351bは水平走査クロック(1H)に同期してプリチャージ回路353にデータを送出する。つまり、セレクタは、1画素行分の画像データおよびPCデータを順次ラッチしていき、水平走査クロック(1H)に同期して、ラッチ回路351bでデータをストアする。
The
なお、図35では、ラッチ回路351のR、G、BはRGBの画像データ6ビットのラッチ回路であり、Pはプリチャージ信号(RPC、GPC、BPC)の3ビットをラッチするラッチ回路である。
In FIG. 35, R, G, and B of the
プリチャージ回路353は、ラッチ回路351bの出力がHレベルの時、スイッチ221aをオンさせ、ソース信号線18にプリチャージ電圧を出力する。電流出力回路334は画像データに応じて、プログラム電流をソース信号線18に出力する。
The
図35の構成では、各RGB画像データに対応して、プリチャージコントロール(PC)信号を発生させている。プリチャージの印加は、以上のようにRGBごとに行うことが好ましい。しかし、動画表示、自然画表示では、RGBごとにプリチャージするかしないかを判断する必要がない場合が多い。つまり、RGBを輝度信号に変換し(換算し)、輝度によりプリチャージをするかしないかを判断してもよい。 In the configuration of FIG. 35, a precharge control (PC) signal is generated corresponding to each RGB image data. The precharge is preferably applied for each RGB as described above. However, in moving image display and natural image display, it is often unnecessary to determine whether or not to precharge for each RGB. That is, RGB may be converted (converted) into a luminance signal, and it may be determined whether or not to precharge based on the luminance.
図36の構成では、PC信号は3ビット必要である(RPC、GPC、BPC)が、図79の構成では、PC信号はRGBPCの1ビットでよい。したがって、図35のラッチ回路351においても、Pは1ビットのラッチでよい。なお、以降の説明では、説明を容易にする点、作図を容易にする観点から、RGBを考慮せずに説明を行う。
In the configuration of FIG. 36, the PC signal requires 3 bits (RPC, GPC, BPC), but in the configuration of FIG. 79, the PC signal may be 1 bit of RGBPC. Therefore, in the
以上の本発明の構成は、コントローラ回路(IC)が画像データに基づいてPC信号(プリチャージ制御信号)を発生する点、ソースドライバIC14がPC信号をラッチし1Hの同期信号に同期してソース信号線18に印加する点に特徴がある。プリチャージモード(PMODE)信号により、プリチャージ信号の発生を容易に変更することができる。
In the configuration of the present invention described above, the controller circuit (IC) generates the PC signal (precharge control signal) based on the image data, and the
たとえば、PMODEとは、階調0のみをプリチャージするモード、階調0−7など一定の階調範囲をプリチャージするモード、画像データが明るい画像データから暗い画像データに変化する時にプリチャージするモード、一定のフレームで連続して低階調表示となる時に、プリチャージするモードなどが例示される。 For example, PMODE is a mode in which only gradation 0 is precharged, a mode in which a certain gradation range such as gradation 0-7 is precharged, and precharge when image data changes from bright image data to dark image data. Examples include a mode for precharging when low gradation display is continuously performed in a certain frame.
1画素のデータについてプリチャージするかしないかを判断することに限定するものではない。たとえば、複数画素行の画像データにもとづいてプリチャージ判断をおこなってもよい。また、プリチャージを行う周辺画素の画像データを勘案して(たとえば、重み付け処理など)プリチャージ判断を行っても良い。また、動画と静止画でプリチャージ判断を変化する方法も例示される。以上事項は、画像データに基づき、コントローラがプリチャージ信号を発生することにより、良好な汎用性が発揮される点が重要である。以降、このプリチャージ判断とプリチャージモードを中心に説明をする。 It is not limited to determining whether or not to precharge data for one pixel. For example, the precharge determination may be performed based on the image data of a plurality of pixel rows. In addition, the precharge determination may be performed in consideration of the image data of the surrounding pixels to be precharged (for example, weighting processing). Further, a method of changing the precharge judgment between a moving image and a still image is also exemplified. The above matter is important in that good versatility is exhibited when the controller generates a precharge signal based on image data. Hereinafter, the precharge determination and the precharge mode will be mainly described.
プリチャージをするかしないかの判定は、1画素行前の画像データ(あるいは、直前にソース信号線に印加された画像データ)にもとづいて行っても良い。たとえば、あるソース信号線18に印加される画像データが白→黒→黒であれば、白から黒になる時は、プリチャージ電圧を印加する。黒階調は書込みにくいからである。黒から黒の場合は、プリチャージ電圧を印加しない。先に黒表示でソース信号線18の電位が次に書き込む黒表示の電位となっているからである。以上の動作は、コントローラ81に1画素行分(FIFOのため2ラインのメモリが必要)のラインメモリを形成(配置)することのより容易に実現できる。
The determination as to whether or not to precharge may be performed based on the image data of the previous pixel row (or the image data applied to the source signal line immediately before). For example, if the image data applied to a certain
また、本発明において、プリチャージ駆動では、プリチャージ電圧を出力するとして説明をするが、これに限定するものではない。1水平走査期間よりも短く、プログラム電流よりも大きい電流をソース信号線18に書き込む方式でもよい。つまり、プリチャージ電流をソース信号線18に書込み、その後にプログラム電流をソース信号線18に書き込む方式でもよい。プリチャージ電流も物理的には電圧変化を引き起こしていることには差異はない。プリチャージをプリチャージ電流で行う方式も本発明のプリチャージ駆動の技術的範疇である(本発明の範囲内である)。
In the present invention, the precharge drive is described as outputting a precharge voltage, but the present invention is not limited to this. A method of writing a current shorter than one horizontal scanning period and larger than the program current to the
本発明のプリチャージ駆動では所定電圧をソース信号線18に印加する。また、ソースドライバICはプログラム電流を出力するとした。しかし、本発明は、プリチャージ駆動を階調に応じて出力電圧を変化させてもよい。つまり、ソース信号線18に出力するプリチャージ電圧はプログラム電圧をなる。ソースドライバIC内にこのプリチャージ電圧のプログラム電圧回路371を導入した回路構成が図37である。
In the precharge drive of the present invention, a predetermined voltage is applied to the
図37は1つのソース信号線18に対応する1出力回路ブロック図である。階調に応じてプログラム電流を出力する電流階調回路334と、階調に応じたプリチャージ電圧を出力する電圧階調回路371で構成される。電流階調回路334と電圧階調回路371には映像データが印加される。電圧階調回路371の出力はスイッチ221a、221bがオンすることによりソース信号線18に印加される。スイッチ221aはプリチャージイネーブル(プリチャージENBL)信号と、プリチャージ信号(プリチャージSIG)で制御される。
FIG. 37 is a block diagram of one output circuit corresponding to one
電圧階調回路371は、サンプルホールド回路、DA回路などで構成される(図38を参照のこと)。デジタルの映像データに基づいて、DA回路によりプリチャージ電圧に変換される。この変換されたプリチャージ電圧は、サンプルホールド回路381によりサンプルホールドされ、オペアンプを介してスイッチ221aの一端子に印加される。なお、DA回路は電圧階調回路371ごとに構成または形成する必要がなく、ソースドライバ回路(IC)14の外部にDA回路を構成し、このDA回路の出力を電圧階調回路371内でサンプルホールドしてもよい。また、ポリシリコン技術で形成してもよい。
The
図38に図示するように、8ビットの映像DATAに対応する電圧(プログラム電圧)が、映像クロックに同期して電子ボリウム291から出力される。プログラム電圧は、駆動用トランジスタ11aにプリチャージ電圧として印加される電圧である。また、プログラム電圧は、この電圧を印加することにより、階調にほぼ対応した電流がEL素子15に印加されるように駆動用トランジスタ11aのゲート端子に保持される電圧である。
As shown in FIG. 38, a voltage (program voltage) corresponding to 8-bit video DATA is output from the
プログラム電圧はCc容量に一時的に保持され、バッファアンプ231aから出力される。出力だれた電圧は、サンプルホールド回路(この実施例では切り換え回路のように図示している)381により、各出力端子93に順次振り分けられる(出力端子93a、93b、93c、93d・・・・・、93n、93a、93b、93c、・・・・・・・93n・・・・・・)。振り分けはクロックCLKに同期して実施される。なお、本発明では、8ビットのアドレス信号PADRSにより、任意の端子にプログラム電圧を振り分けできるように構成されている。このように、アドレス信号PADRSにより任意の出力端子93に振り分け(8ビットであるから256本の端子のいずれかに振り分け可能である)できるように構成することにより、プログラム電圧を書き換えが必要な端子のみ新規のプログラム電圧を印加することができる。また、プログラム電圧の振り分けをランダム化することができる。プログラム電圧は容量Cに保持され(サンプリングされ)、バッファ回路231bの出力は、スイッチSpの制御により出力端子93に印加されたり、遮断されたりする。スイッチSpは図37では、スイッチ221aが該当する。以上の構成が図37の電圧階調回路371に該当する。
The program voltage is temporarily held in the Cc capacity and output from the
電流階調回路334は、具体的には図22の回路構成が該当する。電流階調回路334のプログラム電流出力はスイッチSiにより制御される。以上のように、電流階調回路334と電圧階調回路371の出力はスイッチSi、Spにより制御され、プリチャージ駆動(電圧プログラム)+電流プログラミングが実現される。以上の信号は、出力端子93からソース信号線端子382に印加される。プログラム電圧はソース信号線18の寄生容量Caを短期間で充放電させる。
Specifically, the
電圧階調回路371の出力は、図41に図示するように、1Hの最初に印加される(記号Aで示す)。その後、電流出力回路334によりソース信号線にプログラム電流が供給される(記号Bで示す)。つまり、プリチャージ電圧により概略のソース信号線電位まで電圧設定される。したがって、駆動用トランジスタ11aは目的電流に近い値まで、高速に設定される。その後、電流階調回路334が出力するプログラム電流により駆動用トランジスタ11aの特性バラツキを補償する目的電流(=プログラム電流)まで設定される。
The output of the
プリチャージ電圧信号が印加されるA期間は、1Hの1/100以上1/5以下の期間が好ましい。または、0.2μsec以上10μsec以下の期間に設定することが好ましい。したがって、A期間以外がB期間のプログラム電流の印加期間である。A期間が短いとソース信号線18の電荷の充放電が十分に行われないため、書き込み不足が発生する。一方、長すぎると電流印加期間(B)が短くなり十分にプログラム電流を印加することができない。したがって、駆動用トランジスタ11aの電流補正不足となる。
The period A during which the precharge voltage signal is applied is preferably a period of 1/100 to 1/5 of 1H. Alternatively, it is preferably set to a period of 0.2 μsec to 10 μsec. Therefore, a period other than the A period is a program current application period of the B period. If the A period is short, charge and discharge of the
電圧印加期間(A期間)は、1Hの最初から実施することが好ましいが、これに限定されない。たとえば、1Hの終わりのブランキング期間から開始してもよい。また、1Hの途中にA期間を実施してもよい。つまり、1Hのいずれかの期間に電圧印加期間を実施すれはよい。しかし、好ましくは、電圧印加期間は、1Hの最初から1/4H(0.25H)の期間内に実施することが好ましい。 The voltage application period (A period) is preferably implemented from the beginning of 1H, but is not limited thereto. For example, the blanking period at the end of 1H may be started. Moreover, you may implement A period in the middle of 1H. That is, the voltage application period may be performed in any period of 1H. However, it is preferable that the voltage application period be implemented within a period of 1 / 4H (0.25H) from the beginning of 1H.
図41の実施例では、電圧プリチャージ(A)の期間後、電流を印加(B期間)するとしたがこれに限定するものではない。たとえば、図42(a)に図示するように、1Hの期間のすべてを(あるいは大半を、あるいは過半数を)電圧プリチャージ(*A)期間としてもよい。 In the embodiment of FIG. 41, the current is applied (B period) after the voltage precharge (A) period, but the present invention is not limited to this. For example, as shown in FIG. 42A, all (or most or most) of the 1H periods may be voltage precharge (* A) periods.
図42(a)の*Aの期間は、1Hの期間が電圧プログラムを実施している。*Aの期間は、低階調の領域である。低階調の領域で電流プログラムを実施してもプログラムされる電流が微小のため、ソース信号線18の寄生容量の影響により、ソース信号線18の電位変更を実施することができない。つまり、TFT11a(駆動用トランジスタ)の特性補償を行うことができない。また、電流プログラム方式では、プログラム電流Iと輝度Bとが線形の関係にある。そのため、低階調領域で1階調に対する輝度変化が大きすぎる。したがって、低階調領域で階調飛びが発生しやすい。
In the period * A in FIG. 42A, the voltage program is executed in the
この課題に対して本発明では、図42(a)に図示するように、低階調領域で1Hの期間にわたり電圧プログラムを実施している(*Aで図示している)。低階調領域における領域で電圧プログラムの電圧ステップきざみを小さくしている。画素16のTFT11aに印加する電圧を一定ステップにすると、TFT11aのEL素子15への出力電流は概略2乗特性となる。したがって、印加電圧に対する輝度B(輝度BはEL素子15への出力電流に比例する)は、人間の視感度は直線的となる(人間の視感度は、2乗特性の時に低ステップで変化していると認識するためである)。
In order to solve this problem, in the present invention, as shown in FIG. 42A, a voltage program is executed over a period of 1H in the low gradation region (indicated by * A). The voltage step increment of the voltage program is reduced in the low gradation region. When the voltage applied to the
電圧プログラム方式では、TFT11aの特性補償を良好に実施することができない。しかし、低階調領域では、表示画面64の表示輝度が低いため、特性補償不足による表示ムラが発生しても視覚的に認識されることはない。一方で、電圧プログラム方式では、ソース信号線18の充放電を良好に実施することができる。そのため、低階調領域でも十分にソース信号線18の充放電を実施でき、適正な階調表示を実現できる。
In the voltage program method, the characteristic compensation of the
図42(a)でも理解できるように、ソース信号線18の電位がアノード電位(Vdd)に近い場合に、1Hの期間のすべてに(大半に)電圧が印加される。ソース信号線18の電位が0(V)に近くなると、電圧プログラム(A期間)と電流プログラム(B)が1Hの期間内に実施される。なお、ソース信号線18の電位が0(V)に近い場合(高階調領域)では、1Hの期間中のすべての期間にわたり、電流プログラムを実施してもよい。
As can be understood from FIG. 42A, when the potential of the
図42(a)の*A以外の期間は、1Hの一定期間(Aで示す)に電圧プログラムによる電圧をソース信号線18に印加し、その後、Bの期間に電流プログラムによる電流を印加している。以上のようにA期間の電圧の印加により画素16のTFT11aのゲート電位に所定電圧を印加し、概略EL素子15に流す電流が所望値になるようにしている。その後、B期間のプログラム電流により、EL素子15に流れる電流が所定値となるようにしている。*A期間は、1H期間の全般にわたり電圧プログラムが実施されている(電圧が印加されている)。
In a period other than * A in FIG. 42A, a voltage according to the voltage program is applied to the
図42(a)は、画素16のTFT11a(駆動用トランジスタ)がPチャンネルの場合のソース信号線18への印加信号波形である。しかし、本発明はこれに限定するものではない。画素16のTFT11aがNチャンネルであってもよい。この場合は、図42(b)に図示するように、ソース信号線18の電位が0(V)に近い場合に、1Hの期間のすべてに(大半に)電圧が印加される。ソース信号線18の電位がアノード電圧(Vdd)に近くなると、電圧プログラム(A期間)と電流プログラム(B)が1Hの期間に実施される。
FIG. 42A shows a signal waveform applied to the
なお、ソース信号線18の電位がVddに近い場合(高階調領域)では、1Hの期間中のすべての期間にわたり、電流プログラムを実施してもよい。
Note that in the case where the potential of the
本発明では、駆動用トランジスタ11aはPチャンネルとして説明するがこれに限定するものではなく、駆動用トランジスタ11aはNチャンネルであってもよいことはいうまでもない。説明を容易にするために、駆動用トランジスタ11aがPチャンネルトランジスタであるとして説明を行うだけである。
In the present invention, the driving
図42などの本発明の実施例では、主として低階調領域は電圧プログラムが主で画素に書き込みがされる。中高階調領域は、電流プログラムが主で書き込みが行われる。つまり、電流と電圧駆動の両方のよいところの融合を実現できる。なぜなら、低階調領域は、電圧により所定階調表示される。これは、電流駆動では書き込み電流が微小のため、1H最初に印加した電圧(電圧駆動あるいはプリチャージ駆動による。プリチャージ駆動と電圧駆動は概念的には同一である。大きく差別化するならば、プリチャージ駆動は印加する電圧に種類が比較的少なく、電圧駆動は印加する電圧の種類が多いと言うべきである)が支配的となるからである。 In the embodiment of the present invention such as FIG. 42, the voltage program is mainly written in the low gradation region, and the pixel is written. In the middle / high gradation region, the current program is mainly used for writing. In other words, it is possible to realize a good fusion of both current and voltage driving. This is because the low gradation region is displayed with a predetermined gradation by the voltage. This is because the write current is very small in current drive, and the voltage applied first for 1H (by voltage drive or precharge drive. Precharge drive and voltage drive are conceptually the same. If greatly differentiated, This is because precharge driving has a relatively small number of types of applied voltage, and voltage driving has a large number of types of applied voltage).
中階調領域は、電圧により書き込んだ後、電圧のずれ量を、プログラム電流で補償する。つまり、プログラム電流が支配的となる(電流駆動が支配的である)。高階調領域は、プログラム電流で書き込む。プログラム電圧印加は不要である。印加した電圧がプログラム電流で書き換えられるからである。つまり、電流駆動が圧倒的に支配的である(図43(b)、図44などを参照のこと)。もちろん、電圧を印加してもよいことは言うまでもない。 In the middle gradation area, after writing by voltage, the amount of voltage deviation is compensated by the program current. That is, the program current is dominant (current drive is dominant). The high gradation region is written with a program current. No program voltage application is required. This is because the applied voltage is rewritten by the program current. That is, the current drive is overwhelmingly dominant (see FIGS. 43B and 44). Of course, it goes without saying that a voltage may be applied.
電圧階調回路の出力と電流階調回路(プリチャージ回路も含む)の出力とを出力端子93でショートして構成することができるのは、電流階調回路は高インピーダンスであることによる。つまり、電流階調回路は高インピーダンスのため、電圧階調回路からの電圧が電流階調回路に印加されても、回路に問題点(短絡で過電流が流れるなど)が発生することがない。
The reason why the output of the voltage gradation circuit and the output of the current gradation circuit (including the precharge circuit) can be short-circuited at the
したがって、本発明で電圧出力と電流出力状態とを切り換えるとしたがこれに限定するものではない。電流階調回路334からプログラム電流の出力した状態で、スイッチ221(図37を参照のこと)をオンして、電圧階調回路371の電圧を出力端子93に印加してもよいことは言うまでもない。
Therefore, although the voltage output and the current output state are switched in the present invention, the present invention is not limited to this. It goes without saying that the switch 221 (see FIG. 37) may be turned on and the voltage of the
スイッチ221を閉じて出力端子93に電圧と印加した状態で、電流階調回路334からプログラム電流を出力してもよい。電流階調回路334は高インピーダンスであるので回路的には問題がない。以上の状態も本発明は電圧駆動状態と電流駆動状態とを切り換えているという動作の範疇である。本発明は電流回路と電圧回路の性質をうまく利用している。このことは、他のドライバ回路にない特徴ある構成である。
The program current may be output from the
図43に図示するように、1H期間に印加するプログラムを電圧または電流の一方にしてもよいことは言うまでもない。図43において、*Aの期間は電圧プログラムが実施された1H期間であり、Bの期間は電流プログラムが実施されている1H期間である。主として低階調領域では電圧プログラムが実施され(*Aで示す)、中間調以上の領域では電流プログラムが実施される(Bで示す)。以上のように、階調あるいはプログラム電流の大きさに応じて、電圧駆動を選択するか電流駆動を選択するかを切り換えても良い。 As shown in FIG. 43, it goes without saying that the program applied in the 1H period may be either voltage or current. In FIG. 43, the period * A is a 1H period in which the voltage program is implemented, and the period B is a 1H period in which the current program is implemented. The voltage program is implemented mainly in the low gradation region (indicated by * A), and the current program is implemented in the region of halftone or higher (indicated by B). As described above, switching between voltage driving and current driving may be switched according to the gradation or the magnitude of the program current.
図37の本発明の実施例では、電圧階調回路371と電流階調回路334には、同一の映像Dataが入力されている。したがって、映像Dataのラッチ回路は電圧階調回路371と電流階調回路334と共通でよい。つまり、映像Dataのラッチ回路は電圧階調回路371と電流階調回路334とに独立に設ける必要はない。共通の映像Dataラッチ回路からのデータに基づき、電流階調回路334または(および)電圧階調回路371がデータを出力端子93に出力する。
In the embodiment of the present invention shown in FIG. 37, the same video data is input to the
図45は本発明の駆動方法のタイミングチャートである。図45において、(a)のDATAは画像データである。(b)のCLKは回路クロックである。(c)のPcntlは、プリチャージのコントロール信号である。Pcntl信号がHレベルの時は、電圧駆動のみモード状態になり、Lレベルの時、電圧+電流駆動モードになる。(d)のPtcはプリチャージ電圧あるいは電圧階調回路371からの出力の切り換え信号である。Ptc信号がHレベルの時は、プリチャージ電圧などの電圧出力がソース信号線18に印加される。Ptc信号がLレベルの時は、電流階調回路334からのプログラム電流がソース信号線に出力される。
FIG. 45 is a timing chart of the driving method of the present invention. In FIG. 45, DATA in (a) is image data. CLK in (b) is a circuit clock. Pcntl in (c) is a precharge control signal. When the Pcntl signal is at the H level, only the voltage driving mode is set, and when it is at the L level, the voltage + current driving mode is set. Ptc in (d) is a precharge voltage or output switching signal from the
たとえば、データD(2)、D(3)、D(8)の時は、Pcntl信号がHレベルであるから、ソース信号線18に電圧階調回路371から電圧が出力される(A期間)。PcntlがLレベルの時は、ソース信号線18にはまず、電圧が出力され、その後、プログラム電流が出力される。電圧が出力される期間をAで示し、電流が出力される期間をBで示す。電圧を出力する期間Aは、Ptc信号で制御される。Ptc信号は、図37のスイッチ221のオンオフを制御する信号である。
For example, in the case of data D (2), D (3), and D (8), since the Pcntl signal is at the H level, a voltage is output from the
Pcntl信号がHレベルの時は、電圧駆動のみモード状態になり、Lレベルの時、電圧+電流駆動モードになると説明した。電圧を印加する期間は、点灯率あるいは階調に応じて変化させることが好ましい。低階調の時は、電流駆動では画素にプログラム電流を完全に書き込むことができない。したがって、電圧駆動を実施することが好ましい。電圧を印加する期間を長くすることによって、電圧+電流駆動モードであっても、電圧駆動モードが支配的になり、良好に画素に低階調状態を書き込むことができる。低点灯率の場合は、低階調状態の画素が多い。したがって、低階調状態(低点灯率)の場合も、電圧を印加する期間を長くすることによって、電圧+電流駆動モードであっても、電圧駆動モードが支配的になり、良好に画素に低階調状態を書き込むことができる。 It has been described that when the Pcntl signal is at the H level, only the voltage driving mode is set, and when the Pcntl signal is at the L level, the voltage + current driving mode is set. The period during which the voltage is applied is preferably changed according to the lighting rate or gradation. When the gradation is low, the program current cannot be completely written to the pixel by current driving. Therefore, it is preferable to implement voltage driving. By extending the voltage application period, even in the voltage + current driving mode, the voltage driving mode becomes dominant, and a low gradation state can be satisfactorily written in the pixel. In the case of a low lighting rate, there are many pixels in a low gradation state. Therefore, even in the low gradation state (low lighting rate), by extending the voltage application period, the voltage driving mode becomes dominant even in the voltage + current driving mode, and the pixel is satisfactorily reduced. The gradation state can be written.
以上のように、電圧+電流駆動モードであっても、点灯率あるいは画素に書き込む階調データ(映像データ)に応じて、電圧駆動状態の期間を変化させることが好ましい。つまり、EL素子15に流す電流を小さくするときは(本発明では低点灯率範囲)、電圧駆動モード期間を長くし、EL素子15に流す電流を大きくするときは(本発明では高点灯率範囲)、電圧駆動モード期間を短くするか、もしくは’なし’にするように制御あるいは調整もしくは装置を構成する。なお、点灯率の意味あるいは点灯率状態に関しては、本明細書内で詳細に説明しているので省略する。また、電圧+電流駆動モードにおいて電圧駆動モードに印加(動作)期間を、duty比、基準電流比などを制御あるいは調整もしくは装置を構成してもよいことは言うまでもない。以上の事項は本発明の他の実施例においても適用できることは言うまでもない。
As described above, even in the voltage + current drive mode, it is preferable to change the period of the voltage drive state according to the lighting rate or the gradation data (video data) written to the pixel. That is, when the current flowing through the
図45において、電圧出力期間Aと電流出力期間Bとを切り換えるとしたが、これに限定するものではない。プログラム電流の出力した状態で、スイッチ221(図37を参照)をオンして、電圧階調回路371の電圧を出力端子93に印加してもよいことは言うまでもない。また、スイッチ221を閉じて出力端子93に電圧と印加した状態で、電流階調回路334からプログラム電流を出力してもよい。A期間後にスイッチ221をオープンにする。以上のように電流階調回路334は高インピーダンスであるので電圧回路と短絡状態にしても回路的には問題がない。
In FIG. 45, the voltage output period A and the current output period B are switched, but the present invention is not limited to this. Needless to say, the voltage of the
図46はPtc信号のH期間を変化させることにより、ソース信号線18に電圧を出力する期間を可変するものである。H期間は、階調番号などにより変化させる。たとえば、D(7)では、Ptc信号は1Hの期間Lレベルである。したがって、図37のスイッチ221は1Hの期間オープン状態である。したがって、1H期間には電圧は印加されず、常時電流プログラム状態である。また、D(5)ではPtc期間は他の1H期間よりも長くなっている。したがって、電圧を印加するA期間は長く設定されている。
In FIG. 46, the period during which the voltage is output to the
以上の実施例では、電流駆動状態と電圧駆動状態とを切り換えるものである。しかし、本発明はこれに限定されない。図47の実施例では、Ptc信号はない。したがって、Pcntl信号で制御される。そのため、H期間は電圧駆動が実施され、L期間は電流駆動が実施される。 In the above embodiment, the current drive state and the voltage drive state are switched. However, the present invention is not limited to this. In the embodiment of FIG. 47, there is no Ptc signal. Therefore, it is controlled by the Pcntl signal. Therefore, voltage driving is performed during the H period, and current driving is performed during the L period.
電圧プログラムは、RGBのEL素子15の発光効率により、ソース信号線18に出力する電圧値を変更する必要がある。図1の画素構成を例示すれば駆動用トランジスタ11aのゲート端子に印加する電圧(プログラム電圧)は駆動用トランジスタ11aが出力する電流により異なるからである。駆動用トランジスタ11aの出力電流はEL素子15の発光効率で異ならせる必要がある。本発明のソースドライバIC14を汎用性があるものとするためには、EL表示パネルの画素サイズが異なっていても、あるいはEL素子15の発光効率が異なっていても、設定あるいは調整により対応する必要がある。
The voltage program needs to change the voltage value output to the
電圧階調回路371は、アノード電圧(Vdd)を原点として電圧を出力する。この状態を図48に示す。アノード電圧(Vdd)は駆動用トランジスタ11aの動作原点である。なお、説明を容易にするため、図1に図示するような駆動用トランジスタ11aがPチャンネルの構成であるとして説明をする。駆動用トランジスタ11aがNチャンネルの場合も、原点位置が変化するだけであるので説明を省略する。したがって、説明を容易にするため、駆動用トランジスタ11aはPチャンネルの場合を例にあげて説明をする。
The
図48において、横軸は階調である。本発明では電圧階調回路371の出力階調は256(8ビット)階調であるとして説明をする。縦軸はソース信号線18への出力電圧である。図48では、階調番号に比例してソース信号線18の電位は低くなる。
In FIG. 48, the horizontal axis is gradation. In the present invention, description will be made assuming that the output gradation of the
ソース信号線18の電圧は、駆動用トランジスタ11aのゲート端子電圧である。駆動用トランジスタ11aの出力電流は、ゲート端子電圧に非線形で変化する。一般的に図48のようにソース信号線18に電圧を印加すると、駆動用トランジスタ11aの出力電流は、印加電圧に対して2乗特性で変化する。つまり、図48では階調に対するソース信号線18の電位は比例しているが、駆動用トランジスタ11aの出力電流(EL素子15に流れる電流)は、ほぼ2乗特性となる。
The voltage of the
図48の回路構成は、回路構成などが容易である。しかし、EL素子15に流れる電流は階調番号に比例しない。駆動用トランジスタ11aに線形に変化する電圧を印加(図48の実施例の場合など)すると、トランジスタ11aの2乗特性により、出力電流は印加電圧の2乗に比例して出力されるからである。したがって、階調番号が小さい時はトランジスタ11aの出力電流の変化が小さく、階調番号が大きくなるにつれて、急激に大きくなる。したがって、階調番号に対する出力電流の精度が変化する。
The circuit configuration of FIG. 48 is easy in circuit configuration. However, the current flowing through the
この課題を解決する構成が図49である。図49では、階調番号が小さい時には、ソース信号線18への出力電圧の変化が大きい。また、階調番号が小さくなるほどソース信号線18への電圧変化割合は大きくなる。一方、階調番号が大きく(256番目に近づく)なると、ソース信号線18への出力電圧の変化が小さくなるように構成している。したがって、階調番号に対するソース信号線出力電流の関係は非線形となる。この非線形特性は、駆動用トランジスタ11aのゲート端子電圧に対するEL素子15への出力電流特性と組合せることにより、線形になるようにしている。つまり、階調番号の変化に対する駆動用トランジスタ11aのEL素子15への出力電流は線形となるように調整している。
FIG. 49 shows a configuration for solving this problem. In FIG. 49, when the gradation number is small, the change in the output voltage to the
電流プログラム方式は、階調番号に対するEL素子15に流れる電流は線形の関係にある。図49の構成(方式)は電圧プログラム方式である。図49では電圧プログラム方式であるが、階調番号に対するEL素子15に流れる電流は線形の関係である。したがって、図37のように電流プログラム方式と電圧プログラム方式とを組み合わせた構成(方式)において、マッチングがよい。
In the current programming method, the current flowing through the
図49は階調番号に対する駆動用トランジスタ11aの出力電流Ieがほぼリニアに変化するようにしている。したがって、階調番号に対するソース信号線出力電圧の関係は、階調番号が小さい時はあらく、大きくなるにつれて細かく変化するようにしている。階調番号をKとし、ソース信号線Vsとした時、変化カーブ式は、図49に図示するようにソース信号線電圧Vs=A/(K・K)となるようにする。なお、Aは比例定数である。もしくは、ソース信号線電圧Vs=A/(B・K・K+C・K+D)もしくはVs=A/(B・K・K+C)となるようにする。なお、D、B、C、Aは定数である。
In FIG. 49, the output current Ie of the driving
以上のように、変化カーブ式を構成することにより、変化カーブ式とソース信号線電圧Vsに対する駆動用トランジスタの出力電流Ieを掛け合わせた時に、Vsに対するIeが線形の関係とすることができる。 As described above, by forming the change curve equation, when the change curve equation is multiplied by the output current Ie of the driving transistor with respect to the source signal line voltage Vs, Ie with respect to Vs can be in a linear relationship.
図49では、変化カーブ式が曲線となる。そのため、変化カーブを作成することが比較的困難である。この課題に対しては、図50に図示するように複数の直線で変化カーブ式を構成することが適切である。つまり、2つ以上の傾きの直線で変化カーブを構成する。 In FIG. 49, the change curve equation is a curve. Therefore, it is relatively difficult to create a change curve. For this problem, it is appropriate to form a change curve equation with a plurality of straight lines as shown in FIG. That is, a change curve is formed by two or more straight lines having an inclination.
図49では、階調番号が小さい範囲では、ソース信号線18の出力電圧のきざみは大きくし(Aで示す)、階調番号が大きい範囲では、ソース信号線18の出力電圧のきざみは小さくする(Bで示す)。図49の変化カーブでは、階調番号Kに対する駆動用トランジスタ11aの出力電流Ieは非線形の関係となり、また、複数の非線形の出力を組み合わせたものとなる。しかし、階調番号Kに対する出力電流Ieの関係は線形に近い範囲が多くなる。したがって、電流プログラム駆動との組み合わせも容易である。
In FIG. 49, the increment of the output voltage of the
図49において、電圧階調回路371と電流階調回路334を1つのソースドライバ回路(IC)14内に形成するように図示しているがこれに限定するものではない。本発明は、電圧階調回路371と電流階調回路334とを有することを特徴としている。したがって、1本のソース信号18に一端に電圧階調回路(用IC)371を配置または形成もしくは実装し、前記ソース信号線の他端に電流階調回路(用IC)334を配置または形成もしくは実装してもよい。つまり、本発明は、任意の画素に電流プログラムと電圧プログラムを実施できる構成もしくは方法であればいずれの構成でもよい。
In FIG. 49, the
電圧プログラムを実施するドライバ回路(IC)14は逆1.5乗から3.0乗のガンマ特性とする。つまり、駆動用トランジスタ11aのゲート電圧の変化ステップに対応して等間隔の電流増加を実現できるようにする。駆動用トランジスタ11aのV−I特性は略2乗特性であるからである(電圧V変化に対して、出力電流Iは略2乗特性で変化するからである)。さらに、電圧プログラムを実施するドライバ回路(IC)のガンマ特性は逆1.8乗から2.4乗のガンマ特性とすることが好ましい。
The driver circuit (IC) 14 that executes the voltage program has a gamma characteristic of 1.5 to 3.0 power. That is, the current increase at equal intervals can be realized corresponding to the step of changing the gate voltage of the driving
電圧プログラムを実施するドライバ回路(IC)のガンマ特性はプログラムブルに構成しておくことが好ましい。また、駆動用トランジスタ11aがPチャンネルトランジスタの場合は、ガンマ特性カーブの原点はアノード電圧VddあるいはVdd近傍とする。駆動用トランジスタ11aがNチャンネルトランジスタの場合は、ガンマ特性カーブの原点はカソード電圧Vssまたは回路14のグランドもしくはこれらの近傍電位とする。
It is preferable that the gamma characteristic of the driver circuit (IC) for executing the voltage program is configured to be programmable. When the driving
電圧階調回路371(プリチャージ回路)の変化と電流階調回路334とは同期させる。つまり、電圧階調回路371(プリチャージ回路)の変化が電流階調回路334の変化に対応するように変化させる。電圧階調回路371による画素16の駆動用トランジスタ11aの出力電流の目標値(期待値)が1μAであれば、電流階調回路334による画素16の駆動用トランジスタ11aの目標値(期待値)が1μAとなるように階調制御する。したがって、電流階調回路334の階調データの値と電圧階調回路(プリチャージ回路)371の階調データとが一致するように構成することが好ましい。以上の事項は本発明の他の実施例にも適用できることは言うまでもない。また、同期をさせることが好ましい。
The change in the voltage gradation circuit 371 (precharge circuit) and the
本発明はすべてのソース信号線18に電圧プログラム(プリチャージ)と電流プログラムの両方を実施することに限定するものではない。いずれか一方を実施できるものでもよい。たとえば、奇数画素列に電圧プログラム(プリチャージ)を実施し、偶数画素列に電流プログラムを実施できるものでもよい。このような構成であっても画質の低下はほとんどない。以上の事項は本発明の他の実施例にも適用できることは言うまでもない。 The present invention is not limited to performing both voltage programming (precharge) and current programming on all source signal lines 18. Any one of them may be implemented. For example, a voltage program (precharge) may be implemented for odd pixel columns and a current program may be implemented for even pixel columns. Even with such a configuration, there is almost no deterioration in image quality. Needless to say, the above matters can be applied to other embodiments of the present invention.
図48の実施例では、階調番号が0の時は、ソース信号線18の電位がアノード電位(Vdd)となっていない。駆動用トランジスタ11aは立ち上がり電圧までは出力電流が0またはほぼ0である。この立ち上がり電圧までの範囲がCの領域である。したがって、Cの領域はブランクとなるので、階調番号数が一定の場合、図48などに比較して相対的にソース信号線の出力電圧きざみを細かくすることができる。
In the example of FIG. 48, when the gradation number is 0, the potential of the
階調番号0の時、ソース信号線18の電位は原点(アノード電位)でない関係と、図49の非直線の関係、図50の複数の関係式を組合せる関係、図48の直線の関係などは、相互に組合せても良いことは言うまでもない。
When the gradation number is 0, the potential of the
電圧プログラムは、R、G、BのEL素子15の発光効率により、ソース信号線18に出力する電圧値を変更する必要がある。図1の画素構成を例示すれば駆動用トランジスタ11aのゲート端子に印加する電圧(プログラム電圧)は駆動用トランジスタ11aが出力する電流により異なるからである。駆動用トランジスタ11aの出力電流はEL素子15の発光効率で異ならせる必要がある。本発明のソースドライバIC14を汎用性があるものとするためには、EL表示パネルの画素サイズが異なっていても、あるいはEL素子15の発光効率が異なっていても、設定あるいは調整により対応する必要がある。
The voltage program needs to change the voltage value output to the
図44は、電圧駆動において、電圧の基準はVddであるという点を利用した回路構成である。図48の縦軸である電圧の大きさVddを固定して変化させる。したがって、階調番号の範囲(256階調=256きざみ)を一定とした場合でも、縦軸の電圧の大きさを調整することができ、ソースドライバ回路(IC)14を汎用的にすることができる。 FIG. 44 shows a circuit configuration utilizing the point that the voltage reference is Vdd in voltage driving. The voltage magnitude Vdd, which is the vertical axis in FIG. 48, is fixed and changed. Therefore, even when the gradation number range (256 gradations = 256 increments) is made constant, the magnitude of the voltage on the vertical axis can be adjusted, and the source driver circuit (IC) 14 can be generalized. it can.
図44は電子ボリウム291の電圧範囲は、VddからVbvである。したがって、オペアンプ231aの出力電圧VadはVddからVbvの値が出力される。Vbvはソースドライバ回路(IC)14の外部より入力される。また、IC(回路)14内部で発生させてもよい。電子ボリウム291のスイッチSは8ビットの制御データ(階調番号)をデコーダ回路532でデコードされ該当のスイッチSが閉じ、電圧VddからVbv間の電圧がVadから出力される。
In FIG. 44, the voltage range of the
図44などはアノード電圧Vddを原点とするものであった。図81はアノード電位に該当する電圧も調整できるようにするものである。電子ボリウム291の端子Vddにオペアンプ231cからの電圧を印加している。印加する電圧はVbvhである。電子ボリウム291の下限電圧は、Vbvlである。したがって、ソース信号線18に印加される電圧範囲は、図82に図示するようにVbvh以下Vbvl以上となる。他の事項は他の実施例と同一あるいは類似であるので説明を省略する。
In FIG. 44 and the like, the anode voltage Vdd is the origin. FIG. 81 enables adjustment of the voltage corresponding to the anode potential. The voltage from the
図39は、図37、図38の電流階調回路334と電圧階調回路371の構成部分をさらに詳細に記載したブロック図である。シフトレジスタ回路(セレクタ回路)352はスタート信号(ST1)、クロック(CLK1)により順次シフト動作する。シフト動作により、第1のラッチ回路(保持回路)351aに、DATA9ビットの保持位置を指定する。DATA9ビットとは、映像信号8ビットとプリチャージ信号1ビットの計9ビットである。ラッチ回路351aは1水平期間に順次DATAを保持していく。
FIG. 39 is a block diagram showing in more detail the components of the
第1のラッチ回路に保持されたDATAは、ロード信号(LD)により2段目の第2のラッチ回路351bにロードされる。ラッチ回路351bに保持されたDATAは、電圧階調回路371の入力と、電流階調回路334の入力となる。プリチャージ信号の1ビットは、電圧階調回路371のプログラム電圧と、電流階調回路334のプログラム電流の切り換え信号である。プリチャージ信号は、切り換え回路(図37のスイッチ221などが該当する)391を時間的に制御し、出力端子93からプリチャージ信号がオンのときはまずプリチャージ電圧を出力し、その後プログラム電流を出力する。
DATA held in the first latch circuit is loaded into the
なお、電圧階調回路のサンプルホールド回路は比較的低速でしか動作しないため、ラッ電圧階調回路のサンプルホールド用として1段のラット回路を追加し、3段のラッチ回路で構成してもよいことは言うまでもない。また、切り換え回路391は基板30にポリシリコン技術で形成してもよい。
Since the sample and hold circuit of the voltage gradation circuit operates only at a relatively low speed, a one-stage rat circuit may be added for the sample and hold of the latch voltage gradation circuit to form a three-stage latch circuit. Needless to say. The
図40はプリチャージ電圧発生回路からの出力(一例としてVpa、Vpb、Vpc)をICチップ15の配線で伝達した構成である。配線は、ICチップの長手方向に形成される(各出力段251と垂直)。プリチャージ電圧(プログラム電圧と同義あるいは類似)Vp(Vpa、Vpb、Vpc、open)を伝達するプリチャージ電圧(プログラム電圧と同義あるいは類似)配線PS(PSa、PSb、PSc、PSd)がソース信号線18に直交するように配線される。プリチャージ電圧(プログラム電圧と同義あるいは類似)配線PSと内部配線222とは直交し、各交点にスイッチSpが配置されている。スイッチSpはSEL信号(プリチャージ電圧の選択信号、openを含む)で切り換えられる。openがスイッチSp0aで選択された場合は、プリチャージ電圧は出力されない。スイッチSpは出力端子93ごとに自由に設定できる。スイッチSpは映像信号の大きさ、変化などにより適切なものが選択され制御される。
FIG. 40 shows a configuration in which outputs (for example, Vpa, Vpb, Vpc) from the precharge voltage generation circuit are transmitted through the wiring of the
図38と図40との差異は、図38が映像信号ごとに対応するプリチャージ電圧をサンプルホールドして発生させる構成である。サンプルホールドしたプリチャージ電圧は、出力端子ごとに、プリチャージビット(プリチャージ電圧を印加するか否かの判断ビット)により判断され印加される。図39は複数のプリチャージ電圧を発生させておき、1つのプリチャージ電圧を選択する構成である。選択するプリチャージ電圧は、プリチャージビット(SEL信号:どのプリチャージ電圧を印加するかの指定ビット。ただし、プリチャージ電圧を印加しない(open)場合もある)により判断され、ソース信号線18に印加される。 The difference between FIG. 38 and FIG. 40 is the configuration in which FIG. 38 samples and holds a precharge voltage corresponding to each video signal. The sampled and held precharge voltage is determined and applied for each output terminal by a precharge bit (a bit for determining whether to apply a precharge voltage). FIG. 39 shows a configuration in which a plurality of precharge voltages are generated and one precharge voltage is selected. The precharge voltage to be selected is determined by a precharge bit (SEL signal: a bit for specifying which precharge voltage is applied. However, there is a case where the precharge voltage is not applied (open) in some cases). Applied.
なお、プリチャージ電圧(プログラム電圧と同義あるいは類似)は1Hの最初の期間に全ソース信号線18に一斉に印加される。したがって、SEL信号もラッチして保持しておく必要がある。
Note that the precharge voltage (synonymous with or similar to the program voltage) is applied to all the
以上の実施例は、ソースドライバIC14を介して、プリチャージ電圧(プログラム電圧と同義あるいは類似)を印加するものであったが、本発明はこれに限定するものではない。たとえば、アレイ30基板に形成したプリチャージ電圧(プログラム電圧と同義あるいは類似)用トランジスタ素子を形成し、このトランジスタ素子をオンオフ制御することにより、プリチャージ電圧(プログラム電圧と同義あるいは類似)線に印加されたプリチャージ電圧(プログラム電圧と同義あるいは類似)をソース信号線18に印加するように構成してもよいことは言うまでもない。
In the above embodiment, the precharge voltage (synonymous with or similar to the program voltage) is applied via the
図40などで、オープン機能(openの選択)を設けている。しかし、これは説明を容易にするためであって、必ずしも構成あるいは形成することに限定するものではない。たとえば、図90に図示するように、プログラム電圧(プリチャージ電圧)の電圧出力回路371の出力側にスイッチ221b(セレクタ回路)を配置または形成し、プリチャージ電圧などを出力端子93から出力するモード(駆動方式)の場合は、スイッチ221bをa端子側にし、他のモードではスイッチ221bをb端子側に設定(a端子を選択しない)するように構成してもよい。
In FIG. 40 and the like, an open function (open selection) is provided. However, this is for ease of explanation, and is not necessarily limited to the configuration or formation. For example, as shown in FIG. 90, a
以上の実施例では、プリチャージ電圧(プログラム電圧と同義あるいは類似)はアノード電圧に近い電圧であるとして説明をした、しかし、画素構成によっては、プリチャージ電圧(プログラム電圧と同義あるいは類似)がカソード電圧に近い場合がある。たとえば、駆動用トランジスタ11aがNチャンネルトランジスタで形成している場合、駆動用トランジスタ11aが、Pチャンネルトランジスタで吐き出し電流(図1の画素構成は吸い込み(シンク)電流)で電流プログラムが実施される場合である。この場合は、プリチャージ電圧(プログラム電圧と同義あるいは類似)はカソード電圧に近い電圧とする必要がある。
In the above embodiments, the precharge voltage (synonymous with or similar to the program voltage) is described as being close to the anode voltage. However, depending on the pixel configuration, the precharge voltage (synonymous with or similar to the program voltage) is the cathode. May be close to voltage. For example, when the driving
図51は本発明の他の実施例である。電子ボリウムの0階調目に該当するプリチャージ電圧(プログラム電圧)V0は図62に図示するようにRGBで固定電圧を印加する。もちろん、RGBで変化させてもよい。抵抗Rは図に示すように電子ボリウム291の外づけとしてもよい。抵抗Rを変化あるいは取り替えることにより自由に各Vpc電圧を変化できる。
FIG. 51 shows another embodiment of the present invention. As the precharge voltage (program voltage) V0 corresponding to the 0th gradation of the electronic volume, a fixed voltage is applied in RGB as shown in FIG. Of course, you may change by RGB. The resistor R may be external to the
なお、抵抗値R1>R2>・・・・・・>Rnの関係を維持するように構成する。また、少なくともR1>Rnの関係を維持させる(Rnは最後のスイッチから出力されるVpc電圧を決定する抵抗である。また、R1は低階調側でありRnは高階調側である。また、R1は駆動用トランジスタ11aの立ち上がり電圧近傍の電圧発生用であり、Rnは白表示電圧を発生するものである)。特に、R1>R2(R1の端子間電圧>R2の端子間電圧)の関係は維持することが好ましい。駆動用トランジスタ11aの特性から、V0電圧の次の1階調目の電圧との差が、1階調目と2階調目の電圧との差が大きいからである。
In addition, it comprises so that the relationship of resistance value R1> R2> ...> Rn may be maintained. Further, at least the relationship of R1> Rn is maintained (Rn is a resistor that determines the Vpc voltage output from the last switch. R1 is on the low gradation side and Rn is on the high gradation side. R1 is for generating a voltage in the vicinity of the rising voltage of the driving
スイッチS(図51ではS1〜S7)はVDATAをデコードすることにより指定される。なお、選択できるVpcの電圧の個数は、表示装置が6インチ以上の場合は、表示装置の階調数の1/8以上にすることが好ましい(256階調の場合は、32階調以上)。特に、1/4以上とすることが好ましい(256階調の場合は、64階調以上)。比較的高階調領域までプログラム電流の書き込み不足が発生するからである。6インチ以下の比較的小型の表示パネル(表示装置)では、選択できるVpcの電圧の個数は、2以上にすることが好ましい。VpcがV0の1つであっても良好な黒表示を実現できるが、低階調領域で階調表示することが困難な場合があるからである。Vpcが2以上であれば、FRC制御により複数の階調を発生することができ、良好な画像表示を実現できる。 The switch S (S1 to S7 in FIG. 51) is designated by decoding VDATA. Note that the number of selectable Vpc voltages is preferably 1/8 or more of the number of gradations of the display device when the display device is 6 inches or more (32 gradations or more in the case of 256 gradations). . In particular, it is preferably 1/4 or more (in the case of 256 gradations, 64 gradations or more). This is because the program current is insufficiently written to a relatively high gradation region. In a relatively small display panel (display device) of 6 inches or less, the number of selectable Vpc voltages is preferably 2 or more. This is because even if Vpc is one of V0, good black display can be realized, but it may be difficult to perform gradation display in a low gradation region. If Vpc is 2 or more, a plurality of gradations can be generated by FRC control, and good image display can be realized.
b点の電位を決定するSDATAは基準電流Icに相関する。好ましくはIcの1/1.5乗以上1/3乗に比例するように制御される。基準電流Icが大きい時は、b点電位が降下するように制御され、基準電流Icが小さい時はb点電位が高くなる。したがって、基準電流Icが大きい時は、各抵抗R間の電位差が大きくなり、各Vpcの差が大きくなる(プログラム電圧のステップ変化が大きくなる)。逆に、基準電流Icが小さい時は、各抵抗R間の電位差が小さくなり、各Vpcの差が小さくなる。 SDATA that determines the potential at the point b correlates with the reference current Ic. Preferably, control is performed so that Ic is proportional to 1 / 1.5 or higher and 1/3. When the reference current Ic is large, the b-point potential is controlled to drop, and when the reference current Ic is small, the b-point potential is high. Therefore, when the reference current Ic is large, the potential difference between the resistors R is large, and the difference between the Vpc is large (the step change of the program voltage is large). Conversely, when the reference current Ic is small, the potential difference between the resistors R is small, and the difference between the Vpc is small.
図58の実施例のように、V2電圧、V8電圧、V32電圧、V128電圧と、4倍の階調に対応するように電圧端子を構成すると、図52に図示するように、折れ線ガンマのプリチャージ電圧回路を構成することができる。V2電圧とV8電圧との電位差、V8電圧とV32電圧との電位差、V32電圧とV128電圧との電位差、V128電圧とV255電圧との電位差はほぼ等しくなる。また、図52の折れ線ガンマは駆動用トランジスタ11aのV−I特性と一致する。
As shown in FIG. 52, when the voltage terminals are configured to correspond to the V2 voltage, V8 voltage, V32 voltage, V128 voltage and four times the gradation, as shown in FIG. A charge voltage circuit can be configured. The potential difference between the V2 voltage and the V8 voltage, the potential difference between the V8 voltage and the V32 voltage, the potential difference between the V32 voltage and the V128 voltage, and the potential difference between the V128 voltage and the V255 voltage are substantially equal. The broken line gamma in FIG. 52 matches the VI characteristic of the driving
以上のことから、図58、図52の実施例のように、構成することにより良好なプリチャージ駆動(プリチャージ電圧+プログラム電流駆動など)を実現することができる。図58の回路構成から出力されるプリチャージ電圧により、目標のソース信号線18電位近傍に変化し、わずかなずれ量をプログラム電流により補正できるから、均一性が非常に良好な画像表示を実現できる。
From the above, good precharge drive (precharge voltage + program current drive, etc.) can be realized by configuring as in the embodiments of FIGS. The precharge voltage output from the circuit configuration of FIG. 58 changes to the vicinity of the target
図58の構成は、電圧端子はV0、V1、V2、V8、V32、V128、V255の7端子の実施例である。しかし、本発明はこれに限定されるものではない。たとえば、端子位置を0、8、32、128、512としてもよい。つまり、V0電圧端子、V8電圧端子、V32電圧端子、V128電圧端子、V512電圧端子を形成した実施例である。また、端子位置を0、1、2、8、32、128としてもよい。つまり、V0電圧端子、V1電圧端子、V2電圧端子、V8電圧端子、V32電圧端子、V128電圧端子を形成してもよい。もちろん、近傍であればよく、たとえば、V0電圧端子、V1電圧端子、V3電圧端子、V7電圧端子、V31電圧端子、V127電圧端子などであってもよい。 The configuration of FIG. 58 is an example in which the voltage terminals are seven terminals of V0, V1, V2, V8, V32, V128, and V255. However, the present invention is not limited to this. For example, the terminal positions may be 0, 8, 32, 128, 512. That is, this is an embodiment in which a V0 voltage terminal, a V8 voltage terminal, a V32 voltage terminal, a V128 voltage terminal, and a V512 voltage terminal are formed. The terminal positions may be 0, 1, 2, 8, 32, and 128. That is, a V0 voltage terminal, a V1 voltage terminal, a V2 voltage terminal, a V8 voltage terminal, a V32 voltage terminal, and a V128 voltage terminal may be formed. Of course, it may be in the vicinity, and may be, for example, a V0 voltage terminal, a V1 voltage terminal, a V3 voltage terminal, a V7 voltage terminal, a V31 voltage terminal, a V127 voltage terminal, or the like.
以上のように、本発明は、少なくとも電圧端子の1組が4の倍数あるいはその近傍にしたものが本発明である。なお、4倍といっても、0階調から開始されるか、1階調から開始されるかにより異なる。たとえば、V0、V1、V2、V8、V32、V128としても、V1、V2、V7、V31、V127などであってもよい。つまり、Vn/Vn−1が4近傍になればよい。たとえば、V127/V31も4近傍であるので本発明の技術的範疇である。V1、V3、V12、V31、V255などであっても1つの組み合わせであるV12とV3の関係、つまりV12/V3が4であるから本発明の技術的範疇である。 As described above, according to the present invention, at least one set of voltage terminals is a multiple of 4 or the vicinity thereof. Even if it is 4 times, it differs depending on whether it starts from 0 gradation or 1 gradation. For example, V0, V1, V2, V8, V32, and V128 may be V1, V2, V7, V31, V127, and the like. That is, Vn / Vn-1 only needs to be in the vicinity of 4. For example, V127 / V31 is also in the vicinity of 4, which is a technical category of the present invention. Even in the case of V1, V3, V12, V31, V255, etc., the relationship between V12 and V3, which is one combination, that is, V12 / V3 is 4, which is a technical category of the present invention.
各電圧端子間の電位差は、基準電流比などにより変化できるように構成することが好ましい。図60は各電圧端子間をボリウムVRで可変できるように構成した実施例である。もちろん、VRの替わりにDAコンバータで可変してもよい。電圧VddとGND間に抵抗R0〜R6が配置されている。基準電流比の変化に伴い、抵抗R6の端子電圧は、ボリウムVRで変化させる。ボリウムVRによりR0〜R6の各抵抗端子の電圧は変化し、この変化は、電圧端子V1〜V256の電圧を変化させる。V0電圧は階調0の電圧であるため、所定電圧Vaに固定している。電圧端子V1〜V256の電位は、複数のソースドライバ回路(IC)14に共通に印加される。
It is preferable that the potential difference between the voltage terminals can be changed according to a reference current ratio or the like. FIG. 60 shows an embodiment in which the voltage terminals can be varied with a volume VR. Of course, a DA converter may be used instead of VR. Resistors R0 to R6 are arranged between the voltage Vdd and GND. Along with the change of the reference current ratio, the terminal voltage of the resistor R6 is changed by the volume VR. The voltage at each of the resistance terminals R0 to R6 is changed by the volume VR, and this change changes the voltage at the voltage terminals V1 to V256. Since the V0 voltage is a voltage of
以上の実施例は、電圧端子V1〜V256基準電流比に対応して変化させるとしたが、点灯率など他の変動により変化させてもよいことは言うまでもない。 In the above embodiment, the voltage terminals V1 to V256 are changed corresponding to the reference current ratio, but it is needless to say that the voltage terminals V1 to V256 may be changed due to other fluctuations such as the lighting rate.
図60の実施例は、ソースドライバ回路(IC)14の外づけ抵抗Rにより電圧端子に印加する電圧を変化させる構成である。しかし、本発明はこれに限定するものではない。たとえば、図55に図示するように、ソースドライバ回路(IC)14の内蔵抵抗Raにより、電圧端子間(V2電圧とV8電圧間、V8電圧とV32電圧間、V32電圧とV128電圧間)に所定電圧が印加されるように構成してもよい。 The embodiment of FIG. 60 is configured to change the voltage applied to the voltage terminal by the external resistor R of the source driver circuit (IC) 14. However, the present invention is not limited to this. For example, as shown in FIG. 55, the internal resistance Ra of the source driver circuit (IC) 14 is predetermined between the voltage terminals (between the V2 voltage and the V8 voltage, between the V8 voltage and the V32 voltage, and between the V32 voltage and the V128 voltage). You may comprise so that a voltage may be applied.
図55などでは、V1電圧とV2電圧とを分離しているが、図56に図示するように、V1電圧をプリチャージ電圧Vpc1とし、また、オペアンプ231cを介してプリチャージ電圧Vpc2以降を発生するように構成してもうよいことは言うまでもない。
In FIG. 55 and the like, the V1 voltage and the V2 voltage are separated, but as shown in FIG. 56, the V1 voltage is used as the precharge voltage Vpc1, and the precharge voltage Vpc2 and subsequent voltages are generated via the
図54などでは、電子ボリウム291の抵抗Rは同一として説明している。抵抗Rの抵抗値を同一にすることによりICチップを小サイズ化できる。しかし、本発明はこれに限定するものではない。抵抗Rは変化させてもよい。たとえば、低階調側の抵抗値を大きくし(図52に図示するように、V0〜低階調領域では、階調に対応する電位の電位差が大きいからである)、高階調側の抵抗値を相対的にあるいは絶対値的に小さくしてもよい。また、抵抗の抵抗値は、低階調側と高階調側の2種類あるいは複数種類で構成してもよい。
In FIG. 54 and the like, it is assumed that the resistance R of the
たとえば、図52に図示するガンマカーブを発生するためには、プリチャージ電圧Vpc端子間に配置する抵抗値を2乗特性にする。この実施例を図57に図示する。プリチャージ電圧Vpc端子間電圧は、1、3、5、7、9・・・・・・・と抵抗値を変化させている。 For example, in order to generate the gamma curve shown in FIG. 52, the resistance value arranged between the precharge voltage Vpc terminals is set to a square characteristic. This embodiment is illustrated in FIG. The precharge voltage Vpc terminal voltage changes the resistance value to 1, 3, 5, 7, 9,...
図57などにおいて、V1電圧、V2電圧などを変化させることにより、適切なプリチャージ電圧を発生することができる。電圧の変化は、DA回路を用いてもよい。DA回路は、コントローラ回路(IC)が出力する8ビットデータIDで制御する。 In FIG. 57 and the like, an appropriate precharge voltage can be generated by changing the V1 voltage, the V2 voltage, and the like. A DA circuit may be used to change the voltage. The DA circuit is controlled by the 8-bit data ID output from the controller circuit (IC).
以上の実施例は、プリチャージ駆動方式の実施例として説明したが、本発明はこれに限定されるものではない。電圧駆動方式(たとえば、図2などの画素構成を有するEL表示パネルの駆動方法)にも適用できることは言うまでもない。電圧駆動では、RGBのEL素子のガンマカーブが異なるため、RGB独立のガンマ回路が必要である。 Although the above embodiment has been described as an embodiment of the precharge driving system, the present invention is not limited to this. Needless to say, the present invention can also be applied to a voltage driving method (for example, a driving method of an EL display panel having a pixel configuration shown in FIG. 2). In the voltage drive, the gamma curves of the RGB EL elements are different, so that an RGB independent gamma circuit is required.
図58の構成と、図57の構成とを組み合わせて構成してもよい。図58は、たとえば、V1電圧とV2電圧間のタップ間の抵抗値を一定の抵抗ではなく、4R、2R、Rなど変化させている。変化することにより、図52のカーブが、曲線状となり、よりトランジスタ11aのVI特性と一致するようになる。
The configuration of FIG. 58 and the configuration of FIG. 57 may be combined. In FIG. 58, for example, the resistance value between taps between the V1 voltage and the V2 voltage is not a constant resistance, but 4R, 2R, R, and the like are changed. As a result of the change, the curve of FIG. 52 becomes a curve and more closely matches the VI characteristics of the
以上のように、本発明のソースドライバ回路(IC)14において、プリチャージ電圧を発生する回路構成は、多種多様な構成が含まれる。また、以上の事項は、プリチャージ電流あるいは過電圧Idを発生する回路構成にも適用できることは言うまでもない。 As described above, in the source driver circuit (IC) 14 of the present invention, the circuit configuration for generating the precharge voltage includes various configurations. Further, it goes without saying that the above matters can be applied to a circuit configuration for generating a precharge current or an overvoltage Id.
図61は、以前に説明した本発明のプリチャージ電圧回路を電圧駆動方式に適用した実施例である。RGBのV0電圧は共通である。電子ボリウム291RはRの電圧発生回路である。また、電子ボリウム291GはGの電圧発生回路である。電子ボリウム291BはBの電圧発生回路である。図61に構成することによりRGB独立ガンマカーブを発生することができ、良好なホワイトバランスを実現することができる。
FIG. 61 shows an embodiment in which the previously described precharge voltage circuit of the present invention is applied to a voltage drive system. The RGB V0 voltage is common. The
以上のように、プリチャージ電圧を発生する本発明の回路構成、駆動方式は電圧駆動方式にも適用できることは言うまでもない。つまり、電圧+電流駆動に限定されるものではない。 As described above, it goes without saying that the circuit configuration and driving method of the present invention for generating the precharge voltage can also be applied to the voltage driving method. That is, the present invention is not limited to voltage + current driving.
図54では、全階調範囲において、プリチャージ電圧Vpcを対応させるとしているが、本発明はこれに限定するものではない。書き込み電流あるいは書き込み電圧が不足する領域に限定してプリチャージ電圧Vpc発生回路を構成または配置してもよい。たとえば、図54では、電流駆動であり、低階調領域で書き込み不足が発生する(と想定する)。したがって、低階調の該当するV0〜V128までプリチャージ電圧発生回路を構成し、それ以上は、省略してもよいことは言うまでもない。また、0階調目と偶数階調目のみにプリチャージ発生回路を構成したりするように、対応する階調を間欠にしてもよいことは言うまでもない。また、階調128以上のプリチャージ電圧はVpc255のみであってもよい。プログラム電流が支配的に動作するからである。以上の事項は本発明の他の実施例においても適用できることは言うまでもない。
In FIG. 54, the precharge voltage Vpc is made to correspond in the entire gradation range, but the present invention is not limited to this. The precharge voltage Vpc generation circuit may be configured or arranged only in a region where the write current or the write voltage is insufficient. For example, in FIG. 54, current driving is performed, and writing shortage occurs in the low gradation region (assumed to be). Therefore, it goes without saying that the precharge voltage generation circuit is configured from V0 to V128 corresponding to the low gradation, and the rest can be omitted. Needless to say, the corresponding gradation may be intermittent so that the precharge generation circuit is configured only for the 0th gradation and the even gradation. Further, the precharge voltage of
図54に図示するように構成することも好ましい。図54は図53の変形例(簡略化した実施例でもある)である。図54は4点折れガンマの実施例であるが、これは説明を容易にするためであって、4点折れガンマ以下であっても、4点折れガンマ以下以上であってもよい。 It is also preferable to configure as shown in FIG. FIG. 54 is a modification (also a simplified embodiment) of FIG. FIG. 54 shows an example of a four-point broken gamma, but this is for ease of explanation, and may be a four-point broken gamma or less or a four-point broken gamma or less.
図54の特徴は、V0〜V1、V1〜V2、V2〜V4間のプリチャージ電圧Vpc数が一定でないことである。一例としてV0〜V1はVpc0とVpc1の2個、V1〜V2は32−1=31個のプリチャージ電圧Vpc、V2〜V3は128−32=96個のプリチャージ電圧Vpc、V3〜V4は255−32=223個のプリチャージ電圧Vpcとしている。つまり、高階調になるにしたがって、プリチャージ電圧数を多くしている。 The feature of FIG. 54 is that the number of precharge voltages Vpc among V0 to V1, V1 to V2, and V2 to V4 is not constant. As an example, V0 to V1 are two of Vpc0 and Vpc1, V1 to V2 are 32-1 = 31 precharge voltages Vpc, V2 to V3 are 128-32 = 96 precharge voltages Vpc, and V3 to V4 are 255. −32 = 223 precharge voltages Vpc. That is, the number of precharge voltages is increased as the gray level is increased.
階調0対応するプリチャージ電圧V0はRGBで共通であり、アノード電圧Vddに近い。また、階調1対応するプリチャージ電圧V1はRGBで異なり、V1とV0電圧の電位差は大きい。また、V1電圧は低階調であるため、電流プログラム方法において書き込み不足が発生しやすく、EL素子の発光効率も低いため、電圧駆動を支配的にする必要がある。この理由から、図54では、V0電圧とV1電圧とをソースドライバ回路(IC)14の外部より入力している。
The precharge voltage V0 corresponding to
一方、V3電圧からV4電圧の範囲は、グランド(GND)電圧に近い。また、プログラム電流も大きいため、電流駆動が支配的となるため、基本的には、プリチャージ電圧Vpcの印加は必要でない。また、高階調側では、ソース信号線電位(駆動用トランジスタ11aのゲート電位)に対する出力電流は直線的な関係になり、少しの電位変化で出力電流は大きくなる。また、電流値も大きい。したがって、プリチャージ電圧Vpcの精度は必要ない。この理由から、V3電圧とV4電圧の間に対応する階調数を多くしても問題ない。
On the other hand, the range from the V3 voltage to the V4 voltage is close to the ground (GND) voltage. Further, since the program current is large, the current drive becomes dominant, and therefore it is basically not necessary to apply the precharge voltage Vpc. On the high gradation side, the output current with respect to the source signal line potential (the gate potential of the driving
好ましくは、V0〜V1の電位差、V1〜V2の電位差、V2〜V3の電位差、V3〜V4の電位差は同一あるいは近傍の電圧差にすることが好ましい。近傍の電位差とは、1V以内である。このように近傍の電位差にすることにより、電圧V0〜V4の発生回路が容易になり、電子ボリウム291の構成も簡略化することができる。
Preferably, the potential difference between V0 and V1, the potential difference between V1 and V2, the potential difference between V2 and V3, and the potential difference between V3 and V4 are preferably the same or in the vicinity. The potential difference in the vicinity is within 1V. By setting the potential difference in the vicinity in this way, the circuit for generating the voltages V0 to V4 can be facilitated, and the configuration of the
以上のように、本発明は、外部から(内部で発生してもよいことは言うまでもない)印加する電圧V0〜V4のそれぞれ間に対応するプリチャージ電圧数が異なっていることに特徴がある。 As described above, the present invention is characterized in that the number of precharge voltages corresponding to each of the voltages V0 to V4 applied from the outside (which may be generated inside) is different.
V0電圧は、基準電流比が変化しても固定でよい。しかし、V1電圧位置は、基準電流比の変化に大きく依存する。画素16の駆動用トランジスタ11aの立ち上がり電流が小さいため、基準電流比に対応して駆動用トランジスタ11aのゲート端子電位(プログラム時のソース信号線18電位)を大きく変化させる必要があるからである。駆動用トランジスタ11aがPチャンネルトランジスタの場合は、基準電流比が大きくするにしたがって、ソース信号線18電位を低下させる必要がある。また、基準電流比による電圧の変化は、V2電圧よりもV4電圧の方を大きくする必要がある。
The V0 voltage may be fixed even if the reference current ratio changes. However, the V1 voltage position greatly depends on the change in the reference current ratio. This is because since the rising current of the driving
以上のように本発明は、基準電流比を変化させる駆動を実施する場合は、V0電圧を固定または、所定電圧近傍の電位を維持したまま、V1電圧以降あるいはV2電圧以降の電位を変化させることに特徴がある。なお、駆動用トランジスタ11aがNチャンネルトランジスタの場合は、GND電位側にV0電圧(立ち上がり電圧)が位置する。
As described above, in the present invention, when driving to change the reference current ratio, the V0 voltage is fixed or the potential after the V1 voltage or the V2 voltage is changed while the potential near the predetermined voltage is maintained. There is a feature. When the driving
したがって、図54の電位関係をNチャンネル用に変更すればよい。変更は当業者であれば容易であるので説明を省略する。以上のように、本発明は、駆動用トランジスタ11aがPチャンネルトランジスタであるとして説明をするがこれに限定するものではない。Nチャンネルトランジスタであってもよいことは言うまでもない。
Therefore, the potential relationship in FIG. 54 may be changed for the N channel. Since the change is easy for those skilled in the art, the description is omitted. As described above, the present invention will be described assuming that the driving
図54はV0とV1電圧間にソースドライバ回路(IC)14の内蔵抵抗を形成または配置した構成である。もちろん、抵抗Rは外づけ抵抗であってもよい。また、抵抗Rの抵抗値はトリミングにより調整してもよい。 FIG. 54 shows a configuration in which a built-in resistor of the source driver circuit (IC) 14 is formed or arranged between the voltages V0 and V1. Of course, the resistor R may be an external resistor. Further, the resistance value of the resistor R may be adjusted by trimming.
V0電圧は固定であり、V1あるいはV2電圧と連動しないのであれば、図58に図示するように、抵抗Rを形成する必要がない。また、V0電圧とV1電圧とは比較的電位差が大きいため、V0電圧とV1電圧間には大きな抵抗を形成する必要がある。大きな抵抗は、抵抗のパーツ数が増大し、ソースドライバ回路(IC)14チップのサイズ拡大に直結する。 If the V0 voltage is fixed and does not link with the V1 or V2 voltage, it is not necessary to form the resistor R as shown in FIG. Further, since the potential difference between the V0 voltage and the V1 voltage is relatively large, it is necessary to form a large resistance between the V0 voltage and the V1 voltage. A large resistor increases the number of parts of the resistor and directly leads to an increase in the size of the source driver circuit (IC) 14 chip.
図58はこの課題を解決するため、V0電圧とV1電圧とを独立させている。つまり、V0電圧端子とV1電圧端子間に抵抗を形成していない。また、V1電圧端子とV2電圧端子間にも抵抗を形成していない。一方、V2電圧端子とV8電圧端子間には抵抗Rを配置し、Vpc2とVpc3間、Vpc3とVpc4間、Vpc4とVpc5間など1つのプリチャージ電圧端子間には、抵抗Rの8倍の抵抗(8R)を形成している。これは、V2電圧端子とV3電圧端子間は比較的電位差が大きく、抵抗Rの形成数が少ないと貫通電流が多く流れ消費電力が大きくなるからである。 In FIG. 58, the V0 voltage and the V1 voltage are made independent in order to solve this problem. That is, no resistor is formed between the V0 voltage terminal and the V1 voltage terminal. Further, no resistor is formed between the V1 voltage terminal and the V2 voltage terminal. On the other hand, a resistor R is arranged between the V2 voltage terminal and the V8 voltage terminal, and a resistance of 8 times the resistance R is provided between one precharge voltage terminal such as between Vpc2 and Vpc3, between Vpc3 and Vpc4, and between Vpc4 and Vpc5. (8R) is formed. This is because there is a relatively large potential difference between the V2 voltage terminal and the V3 voltage terminal, and if the number of resistors R is small, a large amount of through current flows and power consumption increases.
V8電圧端子とV32電圧端子間には抵抗Rを配置し、Vpc8とVpc9間、Vpc9とVpc10間、Vpc10とVpc11間など1つのプリチャージ電圧端子間には、抵抗Rの4倍の抵抗(8R)を形成している。これは、V8電圧端子とV32電圧端子間も比較的電位差が大きく、抵抗Rの形成数が少ないと貫通電流が多く流れ消費電力が大きくなるからである。V32電圧端子とV128電圧端子間のVpc端子間には抵抗Rを配置している。1パーツの抵抗で構成できるのは、V32電圧端子とV128電圧端子間に形成されるプリチャージ電圧端子数が多いため、抵抗Rの構成数も多く、貫通電流が流れないからである。以上の事項は、V128電圧端子とV255電圧端子間も同様である。 A resistor R is arranged between the V8 voltage terminal and the V32 voltage terminal, and a resistance (8R) that is four times the resistance R between one precharge voltage terminal such as between Vpc8 and Vpc9, between Vpc9 and Vpc10, and between Vpc10 and Vpc11. ) Is formed. This is because there is a relatively large potential difference between the V8 voltage terminal and the V32 voltage terminal, and if the number of resistors R is small, a large amount of through current flows and power consumption increases. A resistor R is arranged between the Vpc terminal between the V32 voltage terminal and the V128 voltage terminal. The reason why it can be configured by one part of the resistor is that the number of precharge voltage terminals formed between the V32 voltage terminal and the V128 voltage terminal is large, so that the number of the resistors R is large and no through current flows. The above matters are the same between the V128 voltage terminal and the V255 voltage terminal.
各電圧端子間の電位差は、基準電流比などにより変化できるように構成することが好ましい。図60は各電圧端子間をボリウムVRで可変できるように構成した実施例である。もちろん、VRの替わりにDAコンバータ291で可変してもよい。電圧VddとGND間に抵抗R0〜R6が配置されている。基準電流比の変化に伴い、抵抗R6の端子電圧は、ボリウムVRで変化させる。ボリウムVRによりR0〜R6の各抵抗端子の電圧は変化し、この変化は、電圧端子V1〜V256の電圧を変化させる。V0電圧は階調0の電圧であるため、所定電圧Vaに固定している。電圧端子V1〜V256の電位は、複数のソースドライバ回路(IC)14に共通に印加される。
It is preferable that the potential difference between the voltage terminals can be changed according to a reference current ratio or the like. FIG. 60 shows an embodiment in which the voltage terminals can be varied with a volume VR. Of course, the
以上の実施例は、電圧端子V1〜V256基準電流比に対応して変化させるとしたが、点灯率など他の変動により変化させてもよいことは言うまでもない。 In the above embodiment, the voltage terminals V1 to V256 are changed corresponding to the reference current ratio, but it is needless to say that the voltage terminals V1 to V256 may be changed due to other fluctuations such as the lighting rate.
図60の実施例は、ソースドライバ回路(IC)14の外づけ抵抗Rにより電圧端子に印加する電圧を変化させる構成である。しかし、本発明はこれに限定するものではない。たとえば、図55に図示するように、ソースドライバ回路(IC)14の内蔵抵抗Raにより、電圧端子間(V2電圧とV8電圧間、V8電圧とV32電圧間、V32電圧とV128電圧間)に所定電圧が印加されるように構成してもよい。 The embodiment of FIG. 60 is configured to change the voltage applied to the voltage terminal by the external resistor R of the source driver circuit (IC) 14. However, the present invention is not limited to this. For example, as shown in FIG. 55, the internal resistance Ra of the source driver circuit (IC) 14 is predetermined between the voltage terminals (between the V2 voltage and the V8 voltage, between the V8 voltage and the V32 voltage, and between the V32 voltage and the V128 voltage). You may comprise so that a voltage may be applied.
図55などでは、V1電圧とV2電圧とを分離しているが、図56に図示するように、V1電圧をプリチャージ電圧Vpc1とし、また、オペアンプ231cを介してプリチャージ電圧Vpc2以降を発生するように構成してもうよいことは言うまでもない。
In FIG. 55 and the like, the V1 voltage and the V2 voltage are separated, but as shown in FIG. 56, the V1 voltage is used as the precharge voltage Vpc1, and the precharge voltage Vpc2 and subsequent voltages are generated via the
図54などでは、電子ボリウム291の抵抗Rは同一として説明している。抵抗Rの抵抗値を同一にすることによりICチップを小サイズ化できる。しかし、本発明はこれに限定するものではない。抵抗Rは変化させてもよい。たとえば、低階調側の抵抗値を大きくし、高階調側の抵抗値を相対的にあるいは絶対値的に小さくしてもよい。また、抵抗の抵抗値は、低階調側と高階調側の2種類あるいは複数種類で構成してもよい。
In FIG. 54 and the like, it is assumed that the resistance R of the
たとえば、図52に図示するガンマカーブを発生するためには、プリチャージ電圧Vpc端子間に配置する抵抗値を2乗特性にする。この実施例を図57に図示する。プリチャージ電圧Vpc端子間電圧は、1、3、5、7、9・・・・・・・と抵抗値を変化させている。 For example, in order to generate the gamma curve shown in FIG. 52, the resistance value arranged between the precharge voltage Vpc terminals is set to a square characteristic. This embodiment is illustrated in FIG. The precharge voltage Vpc terminal voltage changes the resistance value to 1, 3, 5, 7, 9,...
以上の実施例は、プリチャージ駆動方式の実施例として説明したが、本発明はこれに限定されるものではない。電圧駆動方式(たとえば、図2などの画素構成を有するEL表示パネルの駆動方法)にも適用できることは言うまでもない。電圧駆動では、RGBのEL素子のガンマカーブが異なるため、RGB独立のガンマ回路が必要である。 Although the above embodiment has been described as an embodiment of the precharge driving system, the present invention is not limited to this. Needless to say, the present invention can also be applied to a voltage driving method (for example, a driving method of an EL display panel having a pixel configuration shown in FIG. 2). In the voltage drive, the gamma curves of the RGB EL elements are different, so that an RGB independent gamma circuit is required.
以上のように、本発明のソースドライバ回路(IC)14において、プリチャージ電圧を発生する回路構成は、多種多様な構成が含まれる。また、以上の事項は、プリチャージ電流あるいは過電圧Idを発生する回路構成にも適用できることは言うまでもない。 As described above, in the source driver circuit (IC) 14 of the present invention, the circuit configuration for generating the precharge voltage includes various configurations. Further, it goes without saying that the above matters can be applied to a circuit configuration for generating a precharge current or an overvoltage Id.
図61は、以前に説明した本発明のプリチャージ電圧回路を電圧駆動方式に適用した実施例である。RGBのV0電圧は共通である。電子ボリウム291RはRの電圧発生回路である。また、電子ボリウム291GはGの電圧発生回路である。電子ボリウム291BはBの電圧発生回路である。図61に構成することによりRGB独立ガンマカーブを発生することができ、良好なホワイトバランスを実現することができる。
FIG. 61 shows an embodiment in which the previously described precharge voltage circuit of the present invention is applied to a voltage drive system. The RGB V0 voltage is common. The
以上のように、プリチャージ電圧を発生する本発明の回路構成、駆動方式は電圧駆動方式にも適用できることは言うまでもない。つまり、電圧+電流駆動に限定されるものではない。 As described above, it goes without saying that the circuit configuration and driving method of the present invention for generating the precharge voltage can also be applied to the voltage driving method. That is, the present invention is not limited to voltage + current driving.
図54では、全階調範囲において、プリチャージ電圧Vpcを対応させるとしているが、本発明はこれに限定するものではない。書き込み電流あるいは書き込み電圧が不足する領域に限定してプリチャージ電圧Vpc発生回路を構成または配置してもよい。たとえば、図54では、電流駆動であり、低階調領域で書き込み不足が発生する(と想定する)。したがって、低階調の該当するV0〜V128までプリチャージ電圧発生回路を構成し、それ以上は、省略してもよいことは言うまでもない。また、0階調目と偶数階調目のみにプリチャージ発生回路を構成したりするように、対応する階調を間欠にしてもよいことは言うまでもない。また、階調128以上のプリチャージ電圧はVpc255のみであってもよい。プログラム電流が支配的に動作するからである。以上の事項は本発明の他の実施例においても適用できることは言うまでもない。
In FIG. 54, the precharge voltage Vpc is made to correspond in the entire gradation range, but the present invention is not limited to this. The precharge voltage Vpc generation circuit may be configured or arranged only in a region where the write current or the write voltage is insufficient. For example, in FIG. 54, current driving is performed, and writing shortage occurs in the low gradation region (assumed to be). Therefore, it goes without saying that the precharge voltage generation circuit is configured from V0 to V128 corresponding to the low gradation, and the rest can be omitted. Needless to say, the corresponding gradation may be intermittent so that the precharge generation circuit is configured only for the 0th gradation and the even gradation. Further, the precharge voltage of
図60の実施例は、ソースドライバ回路(IC)14の外づけ抵抗Rにより電圧端子に印加する電圧を変化させる構成である。しかし、本発明はこれに限定するものではない。たとえば、図59に図示するように、ソースドライバ回路(IC)14の内蔵抵抗Raにより、電圧端子間(V2電圧とV8電圧間、V8電圧とV32電圧間、V32電圧とV128電圧間)に所定電圧が印加されるように構成してもよい。 The embodiment of FIG. 60 is configured to change the voltage applied to the voltage terminal by the external resistor R of the source driver circuit (IC) 14. However, the present invention is not limited to this. For example, as shown in FIG. 59, the internal resistance Ra of the source driver circuit (IC) 14 is predetermined between the voltage terminals (between the V2 voltage and the V8 voltage, between the V8 voltage and the V32 voltage, and between the V32 voltage and the V128 voltage). You may comprise so that a voltage may be applied.
図59などでは、V1電圧とV2電圧とを分離しているが、V1電圧をプリチャージ電圧Vpc1とし、また、オペアンプ231cを介してプリチャージ電圧Vpc2以降を発生するように構成してもうよいことは言うまでもない。
In FIG. 59 and the like, the V1 voltage and the V2 voltage are separated, but the V1 voltage may be set to the precharge voltage Vpc1, and the precharge voltage Vpc2 and the subsequent voltages may be generated via the
図63に図示するプリチャージ電圧(V0、V1・・・・)は、表示パネルの温度により変化させることが好ましい。駆動用トランジスタ11aが駆動電圧に対して温度依存性があるからである。この温度依存性に対応するには、図63に図示するように、温度により変化する素子(ポジスタ、サーミスタ)Rb、Rb2、Rc2などを付加し、温度によりV0、V1、V2電圧が適正な電圧に変化するように構成すればよい。
The precharge voltages (V0, V1,...) Shown in FIG. 63 are preferably changed according to the temperature of the display panel. This is because the driving
以上の実施例は、主としてプリチャージ電圧を外部から設定する(印加する)ものであった。以下の実施例は、プリチャージ電圧をパネル内部で発生させるものである。以前にも説明したように、アレイは、アレイごとにレーザーアニール条件の差異により駆動用トランジスタ11aなどのVt特性がばらつく。Vt特性が異なれば、電圧駆動であるプリチャージ電圧も変化する。したがって、プリチャージ電圧を外部から印加するようにした構成では、パネルごと(アレイごと)にプリチャージ電圧を調整して設定しなければならない。
In the above embodiment, the precharge voltage is mainly set (applied) from the outside. In the following embodiment, a precharge voltage is generated inside the panel. As described before, the Vt characteristics of the driving
電流駆動方式では、駆動用トランジスタ11aにプログラム電流を印加する。一例として図1の画素構成では、プログラム電流はアノード端子から駆動用トランジスタ11aをとおって、ソース信号線18に流れ込む。プログラム電流によりソース信号線18電位は変化する。ソース信号線18の電位は、駆動用トランジスタ11aのゲート端子電位と同一である。たとえば、駆動用トランジスタ11aに階調10に対応するプログラム電流が流れれば、ソース信号線18の電位(駆動用トランジスタ11aのゲート端子電位)は、階調10に対応するプログラム電流が流れるように変化する。たとえば、この電位をV10とすれば、V10の電圧をプリチャージ電圧としてソース信号線18に印加すれば、駆動用トランジスタ11aは、階調10の電流を流すようにプログラムされることになる。
In the current driving method, a program current is applied to the driving
本発明では、ソースドライバ回路(IC)14内にトランジスタ群251cを有し、このトランジスタ群251cは階調の対応した単位電流(プログラム電流)を出力できる。したがって、トランジスタ群251cから所定の階調に該当するプログラム電流を出力し、駆動用トランジスタ11aを動作させて、前記プリチャージ電圧に該当するプログラム電流が流れるように動作させ、この時のソース信号線18の電位を測定することにより、前記所定の階調に該当するプリチャージ電圧を取得することができる。つまり、プリチャージ電圧の設定に必要な階調に該当するプログラム電流をソースドライバ回路(IC)14から出力し、アレイ特性が反映された駆動用トランジスタ(テストトランジスタ)のゲート端子電圧を変化させる。このゲート端子電圧を測定してプリチャージ電圧としてフィードバックするのである。このように動作あるいは設定させることにより、ソースドライバ回路(IC)14の特性とアレイの特性をフィードバックして精度のよいプリチャージ電圧を設定することができる。以上の動作には、アレイなどの特性だけでなく、温度特性も補償している。したがって、プリチャージ電圧を外部設定する必要がないし、温度補償を実施する必要もない。
In the present invention, the source driver circuit (IC) 14 includes a
図169(a)は、説明を容易にするため、階調に対応するプリチャージ電圧の関係を示している。図169(a)に図示するように、一例として、階調0に対応するプリチャージ電圧をV0とする。階調1に対応するプリチャージ電圧をV1、階調8に対応するプリチャージ電圧をV2、階調32に対応するプリチャージ電圧をV3、階調128に対応するプリチャージ電圧をV4、階調255に対応するプリチャージ電圧をV5とする。もちろん、他の階調をV0〜V5に設定してもよい。また、V0〜V5の6つに限定するものではなく、6つ以上であってもよいし、6つ以下でもよい。
FIG. 169 (a) shows the relationship of precharge voltages corresponding to gradations for ease of explanation. As shown in FIG. 169 (a), as an example, the precharge voltage corresponding to
図169(b)は、プリチャージ電圧を発生するための駆動用トランジスタ11aを有する測定画素16sを示している。測定画素16sは、プログラム電流を発生させるものであるから、EL素子15を形成する必要はない。したがって、図1におけるトランジスタ11dは不要であり、また、ゲート信号線17bも必要ない。プログラム電流が流れれば目的を達するからである。もちろん、画像を表示する画素16と同様に、EL素子15を形成してもよい。寄生容量などが画素16と同一をなり、プリチャージ電圧の測定が良好になるからである。なお、プリチャージ電圧を測定するために用いる測定画素16sを測定画素16sと呼ぶ。
FIG. 169 (b) shows a
測定画素16sは、ゲート信号線17aにオン電圧が印加され、ソース信号線18にプログラム電流が印加されることにより、駆動用トランジスタ11aが動作し、駆動用トランジスタ11aのゲート端子電圧が変化する。この時のソース信号線18電位を読み取ることにより、プリチャージ電圧が取得することができる。
In the
たとえば、階調1のプリチャージ電圧V1を取得する場合には、階調1に該当するプログラム電流(通常、1個の単位トランジスタからの出力電流)をソース信号線18に印加し、測定画素16sの駆動用トランジスタ11aを動作させる。この動作が完了時のソース信号線18の電位を測定すれば、プリチャージ電圧V1を取得することができる。なお、電圧を測定するとしたが、測定の概念は、電圧を保持するあるいは、得る、を含む概念である。つまり、取得したソース信号線電位をプリチャージ電圧として活用できる方式であれば、いずれの構成、形式、方法であってもよい。たとえば、ソース信号線18sの電位をサンプルホールドして活用する構成が例示される。また、ソース信号線18sのアナログ電位をアナログ−デジタル変換(AD変換)し、デジタルデータをそのまま、プリチャージ電圧V0〜V5として活用する構成あるいはアナログ変換してV0〜V5として活用する構成が例示される。また、単に、ソース信号線18sの電位をそのまま、フィードバックし、V0〜V5として活用する構成が例示される。また、取得または測定したソース信号線18sの電位あるいは電圧もしくは電位変化をかさ上げしたり、一定の比率と演算したり、重み付け処理をしたり、レベルシフトしたり、また、所定の加工あるいは他の電圧値と、加算あるいは減算などをしてもよいことはいうまでもない。また、複数回の測定値を平均して所望値を得てもよいことは言うまでもない。また、ソース信号線18sの電位変化から目的電圧を予測あるいは推測する動作あるいは処理を含む。本明細書では、説明を容易にするため、これらの概念、方式あるいは構成を含む概念として’測定’として説明する。
For example, when acquiring the precharge voltage V1 of
また、プリチャージ電圧V0〜V5は、プリチャージ電圧の発生だけではなく、電圧駆動あるいは、ガンマ曲線を発生することにも用いることができる。したがって、本発明の技術的思想は、電流プログラム方式(駆動)だけではなく、電圧プログラム方式(駆動)としても適用することができるものである。 Further, the precharge voltages V0 to V5 can be used not only for generating a precharge voltage but also for driving a voltage or generating a gamma curve. Therefore, the technical idea of the present invention can be applied not only to the current program method (drive) but also to the voltage program method (drive).
図169(b)において、コンデンサ19bを付加することにより、駆動用トランジスタ11aが流す電流をレベルシフトすることができる。また、ゲート信号線12aの電位の振幅値を変化させることにより、駆動用トランジスタ11aが流す電流をレベルシフトすることができる。以上の事項は、図1で説明を行ったので説明を省略する。コンデンサ19bの大きさなどの画像を表示する画素16と異ならせることにより、プリチャージ電圧を適正な値にアナログ的に変化させることができる。
In FIG. 169 (b), by adding the
図170は本発明のプリチャージ電圧の測定回路の説明図である。プリチャージ電圧の電圧測定回路1701はソースドライバIC14内に形成または構成されている。もちろん、ポリシリコン技術を用いてアレイ基板30に直接に形成または構成してよいことは言うまでのない。ソースドライバIC14内に電圧測定回路を構成することにより、ソース信号線18sに接続された端子93sからプリチャージ電圧を取得することができる。したがって、プリチャージ電圧を測定するために新たな端子93の形成は不要である。また、ソースドライバIC14では、サンプルホールド回路、オペアンプ、アナログスイッチなどプリチャージ電圧を測定するための回路が小面積で高精度に作製あるいは形成もしくは構成することができる。
FIG. 170 is an explanatory diagram of a precharge voltage measuring circuit according to the present invention. The
プリチャージ電圧を測定するために出力するプログラム電流の発生回路は、プログラム電流を出力する電流階調回路334の構成と同様である。電流階調回路は、図33などで説明しているので説明を省略する。
The program current generating circuit that is output for measuring the precharge voltage has the same configuration as that of the
ゲートドライバ回路12aは、測定画素16sを選択するゲート信号線17a1と、画像を表示する画素16を順次選択するゲート信号線17a2(図1などでは、ゲート信号線17aが該当する)を制御する。ゲート信号線17a1は画像表示に関係なく、選択あるいは非選択動作にされる。プリチャージ電圧を測定する時は、ゲート信号線17a1が選択される。それ以外の期間は、非選択とされる。
The
電流階調回路334は、階調0に対応するプログラム電流を出力する。ただし、階調0に対応するプログラム電流は0である。したがって、スイッチ221b(図33を参照のこと)はオープン状態を同一である。つまり、ソース信号線18sにはプログラム電流は供給されず、ゲート信号線17a1が選択される。測定画素16sの駆動用トランジスタ11aはソース信号線18sに電流が流れない状態まで、ソース信号線18sに電荷を充電あるいは放電させる。ソース信号線18sの電位が一定値に落ち着くと、電圧測定回路1701を動作させて、ソース信号線18sの電位を測定する。もちろん、電圧測定回路1701はたえず、動作させておき、ソース信号線18sの電位を安定後した後、プリチャージ電圧としてもよいことは言うまでもない。
The
なお、電圧測定回路1701が電圧V0を測定している時は、ゲート信号線17a1を非選択状態にすることを基本とするが、たえず、ゲート信号線17a1を選択状態としてもよいことは言うまでもない。
When the
電圧測定回路1701は、ソース信号線18sの電圧を測定し、電圧階調回路371に保持する。保持されたプリチャージ電圧V0は、図51〜図59、図63、図90などのV0電圧となる。
The
同様に、電流階調回路334は、階調1に対応するプログラム電流を出力する。階調1に対応するプログラム電流は1個の単位トランジスタ224の出力電流(1単位電流)である。ソース信号線18sには1単位のプログラム電流が供給され、ゲート信号線17a1が選択される。ただし、プリチャージ電圧V0〜V5を連続して測定する場合は、ゲート信号線17a1は連続して選択状態を維持してもよい。測定画素16sの駆動用トランジスタ11aはソース信号線18sに1単位のプログラム電流が定常的に流れるように動作する。定常の単位電流が流れることにより、また、定常の単位電流が流れるように、ソース信号線18sの電位が変化する。また、駆動用トランジスタ11aは、1単位電流が安定して流れるように状態に、ソース信号線18sに電荷を充電あるいは放電させる。
Similarly, the
ソース信号線18sの電位が一定値に落ち着くと、電圧測定回路1701を動作させて、ソース信号線18sの電位V1を測定する。もちろん、電圧測定回路1701はたえず、動作させておき、ソース信号線18sの電位を安定後した後に測定した電圧V1を、プリチャージ電圧としてもよいことは言うまでもない。
When the potential of the
なお、電圧測定回路1701が電圧V1を測定している時は、ゲート信号線17a1を非選択状態にすることを基本とするが、たえず、ゲート信号線17a1を選択状態としてもよいことは言うまでもない。電圧測定回路1701は、ソース信号線18sの電圧V1を測定し、電圧階調回路371に保持する。保持されたプリチャージ電圧V1は、図51〜図59、図63、図90などのV1電圧となる。
Note that when the
プリチャージ電圧V2も同様である。流階調回路334は、階調8に対応するプログラム電流を出力する(図169(a)を参照のこと)。階調2に対応するプログラム電流は8個の単位トランジスタ224の出力電流(8単位電流)である。図22では図示していないが、スイッチ221dがクローズし、他のスイッチ221はオープン状態に制御される。
The same applies to the precharge voltage V2. The
ソース信号線18sには8単位のプログラム電流が供給され、ゲート信号線17a1が選択される。測定画素16sの駆動用トランジスタ11aはソース信号線18sに8単位のプログラム電流が定常的に流れるように動作する。定常の単位電流が流れることにより、また、定常の単位電流が流れるように、ソース信号線18sの電位が変化する。
A program current of 8 units is supplied to the
ソース信号線18sの電位が一定値に落ち着く、あるいは、一定値をなることが推定される時間後に、電圧測定回路1701を動作させて、ソース信号線18sの電位を測定する。もちろん、電圧測定回路1701はたえず、動作させておき、ソース信号線18sの電位を安定後した後あるいは安定すると推定される時間経過後に測定してもよい。測定した電圧は、プリチャージ電圧V2電圧となる。 電圧測定回路1701は、ソース信号線18sの電圧(プリチャージ電圧V2)を測定し、電圧階調回路371に保持する。保持されたプリチャージ電圧V2は、図51〜図59、図63、図90などのV2電圧となる。
After a time when the potential of the
同様の操作あるいは動作または駆動を、階調32に対応するプリチャージ電圧をV3、階調128に対応するプリチャージ電圧をV4、階調255に対応するプリチャージ電圧をV5として実施する。
The same operation or operation or driving is performed with the precharge voltage corresponding to the
なお、以上の実施例では、プリチャージ電圧はV0からV5まで順次測定するとしたが、この順序に限定するものではない、プリチャージ電圧V5からV0に順次測定してもよい。また、ランダムに測定してもよい。また、ソース信号線18sに一定の電圧(黒電圧あるいはリセット電圧)を印加し、ソース信号線18sの電位を所定電位にしてから、各プリチャージ電圧に対応する単位電流をソース信号線18sに印加してもよい。また、プリチャージ電圧V0〜V5の測定は複数回行って平均化してもよい。
In the above embodiment, the precharge voltage is measured sequentially from V0 to V5. However, the precharge voltage may be measured sequentially from V5 to V0 without being limited to this order. Moreover, you may measure at random. Further, a constant voltage (black voltage or reset voltage) is applied to the
また、プリチャージ電圧V0を測定する時間を長くし、プリチャージ電圧V5を測定する時間を短くするなど、各プリチャージ電圧測定に、設定する測定時間を可変してもよい。プリチャージ電圧V1などは、ソース信号線18sに流れ込む電流が小さく、ソース信号線18sの電位変化が遅いからである。一方、プリチャージ電圧V5などは、ソース信号線18sに流れ込む電流が大きく、ソース信号線18sの電位変化が速いからである。
In addition, the measurement time set for each precharge voltage measurement may be varied, for example, by increasing the time for measuring the precharge voltage V0 and shortening the time for measuring the precharge voltage V5. This is because the precharge voltage V1 or the like has a small current flowing into the
図51〜図59、図63、図90などでは、ポイントとなるプリチャージ電圧は、ソースドライバ回路(IC)14の外部で発生し、もしくは、ソースドライバ回路(IC)14に印加された基準電圧などを分圧して発生することを想定して説明をした。この場合、アレイ基板30のロットが異なれば、駆動用トランジスタ11aの特性が異なり、プリチャージ電圧V0〜V5の値を調整する必要がった。また、アレイ30(駆動用トランジスタ11a)の温度依存性により、プリチャージ電圧V0〜V5を再調整あるいは設定する必要があった。
In FIG. 51 to FIG. 59, FIG. 63, FIG. 90, the precharge voltage as a point is generated outside the source driver circuit (IC) 14 or applied to the source driver circuit (IC) 14. The explanation is based on the assumption that it is generated by dividing the pressure. In this case, if the lot of the
図170の本発明では、画素16の駆動用トランジスタ11aの特性を反映する測定画素16sの駆動用トランジスタ11aはアレイ基板30内に形成されている。つまり、測定画素16sの駆動用トランジスタ11aはアレイ基板30のトランジスタの特性バラツキを反映している。この測定画素16sの駆動用トランジスタ11aに、ソースドライバ回路(IC)14からプログラム電流を供給し、プリチャージ電圧を測定する。したがって、図51〜図59、図63、図90の電子ボリウム291に供給するプリチャージ電圧V0〜V5はアレイ基板30の画素16の駆動用トランジスタ11aの特性バラツキを反映したものとなっている。また、温度依存に関しても、本発明の表示パネルを駆動している温度を反映したものとなっている。したがって、プリチャージ電圧V0〜V5は再調整あるいは、ロットごとに設定する必要がない。
170, the
以上のように、本発明は、ソースドライバIC14から、精度のよいプログラム電流を発生し(このプログラム電流を実際に表示装置の画像表示するための階調に対応する電流である)させる。したがって、全体としてソースドライバ回路(IC)14の小型化、低コスト化を実現できる。また、測定画素16sは、画素16を形成するアレイ基板30に作製あるいは形成する。測定画素16sは画像を表示する画素16と同時に形成する(同一プロセスあるいは工程)。また、同一のプログラム電流を画素16と、測定画素16sに印加したとき、ソース信号線18とソース信号線18sの電位は略同一になるようにする。つまり、画素16の駆動用トランジスタ11aと測定画素16sの駆動用トランジスタ11aとは、同一特性になるように構成あるいは形成する。同一特性にするには、基本的には、画素16と画素16sを同一構成あるいはレイアウトにすればよい。駆動用トランジスタ11aのチャンネル幅W、チャンネル長Lに構成するのが最も簡単である。
As described above, according to the present invention, an accurate program current is generated from the source driver IC 14 (this program current is a current corresponding to a gradation for actually displaying an image on the display device). Therefore, the size and cost of the source driver circuit (IC) 14 can be reduced as a whole. In addition, the
図171は、アナログ−デジタル(AD)変換回路1711を用いた構成である。電流階調回路334内のトランジスタ群251s(図22、図26などで説明したトランジスタ群251cと同一の構成である)から、プログラム電流がソース信号線18sに出力される。
FIG. 171 shows a configuration using an analog-digital (AD)
なお、プログラム電流は、吸い込み電流であるが、本発明はこれに限定するものではない。画素16の駆動用トランジスタ11aがNチャンネルトランジスタなどの場合は、吐き出し電流にする。もの場合は、トランジスタ群251cを構成する単位トランジスタ224はPチャンネルトランジスタで構成する。
The program current is a sink current, but the present invention is not limited to this. When the driving
測定画素16sの駆動用トランジスタ11aは、プログラム電流により動作し、ソース信号線18sの電位が変化する。プログラム電流に対応するソース信号線18の電位をVsとする。Vs電圧は電圧測定回路1701により測定される。この電圧はAD変換回路1711でデジタルデータに変換され、メモリあるいは保持回路(ラッチ回路など)により蓄積または保持される。保持されたデータはデジタルデータのVsとして、電圧階調回路371に印加される。他の構成などは、図169、図170などと同様であるので説明を省略する。
The driving
なお、Vs電圧は、電圧測定回路1701を介さず、直接にAD変換回路1711によりデジタルデータに変換してもよい。つまり、本発明では、電圧測定回路1701を形成または配置し、この回路1701を使用あるいは動作させるとしたが、何らかの構成あるいは手段あるいは方法により、ソース信号線18sあるいはソース信号線18の電圧を取得できるものあればいずれの構成あるいは手段でもよい。
Note that the Vs voltage may be directly converted into digital data by the
また、ソース信号線18sにプログラム電流を流すトランジスタ群251s、電圧測定回路1701などは、ソースドライバ回路(IC)14と分離し、別チップ(IC)としてもよい。この別チップ(IC)をアレイ基板30にCOG技術で実装する。また、TAB技術で実装してもよい。
In addition, the
図170の実施例では、測定画素16sは1つの場合と図示した。しかし、本発明はこれに限定するものではない。たとえば、図172に図示するように、複数の測定画素16s(16s1、16s2、16s3、16s4、・・・・・・・)を形成又は構成し、測定画素16sをゲート信号線17a(17a1、17a2、17a3、17s4、・・・・・・・・)で順次選択する。各測定画素16sはそれぞれプリチャージ電圧V0〜V5を測定する。複数の測定画素16sで測定したプリチャージ電圧V0〜V5を平均化し、平均値としてのV0〜V5を求めることにより、より精度のよいプリチャージ電圧を求めることができる。
In the example of FIG. 170, the case where there is one
また、測定画素16s1はプリチャージ電圧V0を測定する画素とし、測定画素16s2はプリチャージ電圧V1を測定する画素をし、測定画素16s3はプリチャージ電圧V2を測定する画素をし、・・・・・・・・・、測定画素16s6はプリチャージ電圧V5を測定する画素とする、というように、各測定画素16sが受け持つプリチャージ電圧を設定してもよい。
The measurement pixel 16s1 is a pixel that measures the precharge voltage V0, the measurement pixel 16s2 is a pixel that measures the precharge voltage V1, the measurement pixel 16s3 is a pixel that measures the precharge voltage V2, and so on. The precharge voltage that each
また、各測定画素16sが受け持つプリチャージ電圧は、一定の周期で変更してもよい。たとえば、1周期目は、測定画素16s1はプリチャージ電圧V0を測定する画素とし、測定画素16s2はプリチャージ電圧V1を測定する画素をし、測定画素16s3はプリチャージ電圧V2を測定する画素をし、・・・・・・・・・、測定画素16s6はプリチャージ電圧V5を測定する画素とし、2周期目は、測定画素16s1はプリチャージ電圧V5を測定する画素とし、測定画素16s2はプリチャージ電圧V4を測定する画素をし、測定画素16s3はプリチャージ電圧V3を測定する画素をし、・・・・・・・・・、測定画素16s6はプリチャージ電圧V0を測定する画素とする、というように制御する。周期は、1フレーム周期でもよいし、それ以上あるいはそれ以下でもよい。また、ゲート信号線17bの走査と同期を取って、ゲート信号線17aを順次選択してもよい。つまり、1つのゲート信号線17aの選択期間は、1水平走査期間となる。
Further, the precharge voltage that each
図173に図示するように、電圧測定回路1701は測定信号に同期してプリチャージ電圧を測定する。図173では、Hレベルの時にプリチャージ電圧を測定し、Lレベルの時には、プリチャージ電圧は測定しない。図173では、上段は、トランジスタ群251sが出力する単位電流の大きさを示している。0は、すべての単位トランジスタ224が選択されていない状態である(階調0)。1は単位トランジスタ224が1個選択された状態である(階調1)。2は単位トランジスタ224が2個選択された状態である(階調2)。以下同様に、4は単位トランジスタ224が4個選択された状態である(階調4)であり、・・・・・・・32は単位トランジスタ224が32個選択された状態である(階調32)。
As shown in FIG. 173, the
図173の実施例では、出力電流は、1、2、4、8、16、・・・・・・・と2の乗数で変化させている。つまり、図22において、スイッチ221a、221b、221c、221d・・・・・・・と順次クローズしていく方式である。プリチャージ電圧の階調の2の乗数で測定し取得される。図173の構成では、トランジスタ群251sの制御が容易であり、プリチャージ電圧の測定精度も高い。
In the embodiment of FIG. 173, the output current is changed by a multiplier of 2, such as 1, 2, 4, 8, 16,. That is, in FIG. 22, the
トランジスタ群251sからの出力電流により、駆動用トランジスタ11aなどが動作して、ソース信号線18sの電位が変化する。本発明の構成では、単位電流の大きさ(プログラム電流の大きさ)が大きくなるにつれてソース信号線18sの電位は低下する。
Due to the output current from the
プログラム電流の大きさが変化すると、ソース信号線18sの電位は変化する。ソース信号線18sには寄生容量があるため、目標電位まで変化するのに一定の期間が必要である。図173ではこの期間は、測定信号はLレベルであり、電圧測定回路1701は動作しない。ソース信号線18sの寄生容量を充放電し、目標電位まで変化すると、測定信号はHレベルとなり、プリチャージ電圧(ソース信号線18sの電位)が測定される。以上の測定がソース信号線18sに印加されるプログラム電流に対応して順次繰り返され、プリチャージ電圧が測定し保持される。
When the magnitude of the program current changes, the potential of the
図173はプログラム電流を2の乗数倍で変化させ、プリチャージ電圧を測定するものである(取得するものである)。図174は、図169で説明したように、プリチャージ電圧V0、V1、V2、V3、V4、V5を測定(取得)する方法である。トランジスタ群251sから、プログラム電流、0、1、8、32、128、255が順次ソース信号線18sに印加される。このプログラム電流に対応して、ソース信号線18sの電位が変化する。電圧測定回路1701は変化後のソース信号線18sの電位を測定する。
In FIG. 173, the program current is changed by a multiple of 2 and the precharge voltage is measured (obtained). FIG. 174 shows a method of measuring (acquiring) the precharge voltages V0, V1, V2, V3, V4, and V5 as described in FIG.
なお、プリチャージ電圧は、決められた階調に対応して測定あるいは取得するとしたが、本発明はこれに限定するものではない。すべての階調(たとえば、256階調の場合は、0階調目から255階調目)に対してプリチャージ電圧を測定(取得)してもよい。このプリチャージ電圧を階調信号として使用すれば、良好な電圧駆動を実現できる。 Although the precharge voltage is measured or acquired corresponding to the determined gradation, the present invention is not limited to this. The precharge voltage may be measured (acquired) for all gradations (for example, in the case of 256 gradations, the 0th gradation to the 255th gradation). If this precharge voltage is used as a gradation signal, good voltage driving can be realized.
以上の実施例では、3つ以上のプリチャージ電圧を測定するものであった。しかし、最大階調の階調255(256階調の時)と、最低階調の階調0を測定し、この両者から中間のプリチャージ電圧を発生させてもよい。
In the above embodiment, three or more precharge voltages are measured. However, the maximum gradation 255 (at 256 gradations) and the
図176は、プリチャージ電圧V0と、V255を電圧測定回路1701で測定し、測定したプリチャージ電圧を切り換え回路(V0電圧をV255電圧の振り分け回路)1761で、V0電圧を平均化回路1762aに入力する。また、測定したプリチャージ電圧を切り換え回路(V0電圧をV255電圧の振り分け回路)1761で、V255電圧を平均化回路1762bに入力する。平均化回路1762aは交互にあるいは連続して測定されたプリチャージ電圧V0、プリチャージ電圧V255を平均化し、安定したプリチャージ電圧V0、プリチャージ電圧255をするものである。
In FIG. 176, the precharge voltage V0 and V255 are measured by the
平均化回路1762の出力はオペアンプ231に入力され、インピーダンスを低減して、電子ボリウム291に入力される。電子ボリウム291では、図51〜図59、図63、図90などで説明したように、抵抗Rで分圧され、階調に対応するプリチャージ電圧(V0〜V255)が発生させられる。
The output of the
図175に図示するように、トランジスタ群251sからの出力電流(0または255)により、駆動用トランジスタ11aなどが動作して、ソース信号線18sの電位が変化する。プログラム電流の大きさが変化すると、ソース信号線18sの電位は変化する。ソース信号線18sには寄生容量があるため、目標電位まで変化するのに一定の期間が必要である。そのため、ソース信号線18sの電位変化は曲線を描く。階調に対するプリチャージ電圧(ソース信号線18sの電位)と、階調255に対するプリチャージ電圧が、電圧測定回路1701により測定される。以上の測定がソース信号線18sに印加されるプログラム電流に対応して順次繰り返され、測定された、プリチャージ電圧V0とV255が図176に図示する切り換え回路1761に伝送(伝達)される。
As illustrated in FIG. 175, the output transistor (0 or 255) from the
図175は、プリチャージ電圧V0とV255の場合であった。本発明はこれに限定するものではない。図177に図示するように、プリチャージ電圧V0〜V5を順次、電圧測定回路1701で測定し、順次、切り換え回路1761に伝送する。切り換え回路1761は受信したプリチャージ電圧V0〜V5を平均化回路1762に振り分ける。平均化回路1762はそれぞれのプリチャージ電圧を平均化する。V0〜V5電圧は、V0(A)〜V5(A)として安定化され、電子ボリウム291などに印加される。
FIG. 175 shows the case of precharge voltages V0 and V255. The present invention is not limited to this. As shown in FIG. 177, the precharge voltages V0 to V5 are sequentially measured by the
図169(b)で説明したように、EL素子15を有しない測定画素16sを形成し、プリチャージ電圧を測定するとした。しかし、もっと簡単には、図178に図示するように、駆動用トランジスタ11aからなる測定画素16sを形成し、この測定画素16sを動作させてプリチャージ電圧を測定してもよい。図178の測定画素16sのゲート端子とドレイン端子は短絡して形成されている。ソース端子は画素16の駆動用トランジスタと同様にアノード電圧Vddに接続されている。
As described with reference to FIG. 169 (b), the
測定画素16sは、図179に図示するように、アレイ基板30の複数箇所に形成し、複数箇所に形成された測定画素16sの駆動用トランジスタ11aを動作させてプリチャージ電圧を測定することが好ましい。アレイ基板30内の各部分で作製された駆動用トランジスタ11aの特性バラツキがあるからである。複数箇所の測定画素16sで測定されたプリチャージ電圧は平均化して、所望のプリチャージ電圧V0〜V5を取得する。また、複数箇所に測定画素16sを形成しておけば、そのうち1つの測定画素16sが不良であっても、他の測定画素16sからプリチャージ電圧V0〜V5を取得することができる。
As shown in FIG. 179, the
図180に図示するように、画像を表示するためのトランジスタ群251cと同様に、プリチャージ電圧を測定するためのトランジスタ群251sを形成し、トランジスタ群251sの単位トランジスタ224数を選択して、測定画素16sに印加してもよい。なお、図180などのトランジスタ群251c(251s)の数字は、単位トランジスタ224の個数を示している。つまり、1は単位トランジスタ224が1個であり、2は単位トランジスタ224が2個であり、4は単位トランジスタ224が4個であり、8は単位トランジスタ224が8個・・・・・・・128は単位トランジスタ224が128個である。単位トランジスタ224の個数をスイッチ221で切り換え、各単位トランジスタ224の個数に対する(階調に対する)プリチャージ電圧を測定する。
As shown in FIG. 180, similarly to the
図180などの構成では、ソース信号線18にプログラム電流を出力するトランジスタ群251cと、ソース信号線18sにプログラム電流を出力するトランジスタ群251sとは、共通のトランジスタ群251b(トランジスタ228b)とカレントミラー回路を構成した実施例である(図28、図26、図27、図25、図22などを参照のこと)。したがって、トランジスタ群251sとトランジスタ251cの単位トランジスタが出力する単位電流は同一である。しかし、本発明はこれに限定するものではない。たとえば、図181に図示するように、トランジスタ群251sとカレントミラー回路を構成するトランジスタ群またはトランジスタ228bに流れる基準電流を、トランジスタ群251cとは別に発生させてもよい。
In the configuration of FIG. 180 and the like, the
図181の電子ボリウム291は、電圧Vを変化させる8ビットのDATAにより制御される。DATAは、コントローラ722で制御される。この電圧Vと抵抗R1によりトランジスタ228bに流れる基準電流Icを変更(可変)することができる。トランジスタ228bはトランジスタ群228bとカレントミラー回路を構成する。なお、以上の構成あるいは動作は、図28、図26、図27、図25、図22などと同様であるので、説明を省略する。
The
図212は、ソースドライバ回路(IC)14にスイッチS(S1、S2、S3、・・・・・・・)が形成されている。1つのスイッチSが選択されることにより、選択されたスイッチSに接続された端子93のソース信号線18の電位が、ソース信号線電位検出線2121に印加される。
In FIG. 212, a switch S (S1, S2, S3,...) Is formed in the source driver circuit (IC) 14. By selecting one switch S, the potential of the
図212では、各端子93に接続されたトランジスタ群251cからプログラム電流I0(階調0に対応する)が出力される。すると、各ソース信号線18の電位は、プログラム電流I0に対応する電位に変化する。この状態でスイッチS0からSn(nは端子93の最大番号値)まで、順次クローズし、各ソース信号線18の電位がソース電位検出線2121に印加され、この電圧はVsdとして測定されてコントローラ722に伝送される。コントローラ722では、プログラム電流I0に対する各ソース信号線18の電位は、Vst0電圧として、メモリ2122に記憶される。このVst0がプリチャージ電圧V0に該当する。
In FIG. 212, a program current I0 (corresponding to gradation 0) is output from the
また、プリチャージ電圧V1に対しては、各端子93に接続されたトランジスタ群251cからプログラム電流I1が出力される。すると、各ソース信号線18の電位は、プログラム電流I1に対応する電位に変化する。この状態でスイッチS0からSn(nは端子93の最大番号値)まで、順次クローズし、各ソース信号線18の電位がソース電位検出線2121に印加され、この電圧はVsd1として測定されてコントローラ722に伝送される。コントローラ722では、プログラム電流I1に対する各ソース信号線18の電位Vst1として、メモリ2122に記憶される。このVst1がプリチャージ電圧V1に該当する。
For the precharge voltage V1, a program current I1 is output from the
プリチャージ電圧V2に対しては、各端子93に接続されたトランジスタ群251cからプログラム電流I2が出力され、この状態でスイッチS0からSn(nは端子93の最大番号値)まで、順次クローズし、各ソース信号線18の電位がソース電位検出線2121に印加され、この電圧はVsd2として測定されてコントローラ722に伝送される。以下同様である。
For the precharge voltage V2, a program current I2 is output from the
以上のように測定されたプリチャージ電圧V0〜V5は、プリチャージ電圧の設定値Vstとして、必要に応じて、ソースドライバ回路(IC)14に伝送され、電子ボリウム291などの設定値として使用される。
The precharge voltages V0 to V5 measured as described above are transmitted to the source driver circuit (IC) 14 as necessary as the set value Vst of the precharge voltage, and are used as set values for the
以上のように構成すれば、プリチャージ電圧を測定するためのプログラム電流を、トランジスタ群251cと変化させることができる。したがって、より柔軟にかつ適正なプリチャージ電圧を測定することができる。
With the above configuration, the program current for measuring the precharge voltage can be changed from that of the
プリチャージ電圧の測定回路は、図182に図示するように、ソースドライバ回路(IC)14と別回路またはICとしてもよい。図182では、電圧測定回路機能を有する電圧測定回路IC1821をアレイ基板30にCOG実装した実施例である。また、図186は3つのソースドライバ回路(IC)14に電圧測定回路1701からの出力を印加した構成である。また、図189は3つのソースドライバ回路(IC)14にAD変換回路からのデジタル信号にされたプリチャージ電圧を印加した構成である。
The precharge voltage measurement circuit may be a circuit separate from the source driver circuit (IC) 14 or an IC as shown in FIG. FIG. 182 shows an embodiment in which a voltage
複数のソースドライバ回路(IC)14を用いる場合は、各ソースドライバ回路(IC)14内に電圧測定回路1701を構成あるいは形成し、複数のソースドライバ回路(IC)14のうち、1つの電圧測定回路1701を動作させ、この電圧測定回路1701からのプリチャージ電圧電圧を他のソースドライバ回路(IC)14に供給あるいは印加すればよい。図187はこの構成の説明図である。3つのソースドライバ回路(IC)14は、マスタースレーブ選択端子(M/S)により、マスターとスレーブ設定がロジック的に設定される。マスターモードの時は、M/S端子はロジックレベル1とされ、スレーブモードの時は、M/S端子はロジックレベル0と設定される。
When a plurality of source driver circuits (IC) 14 are used, a
図187ではソースドライバ回路(IC)14aがマスターモードに設定され、ソースドライバ回路(IC)14bと14cがスレーブモードに設定されている。マスターモードでは、ソースドライバ回路(IC)14a内の電圧測定回路1701が動作し、ソース信号線18sの電位を測定してプリチャージ電圧V0〜V5を出力する。出力されたプリチャージ電圧V0〜V5はスレーブモードのソースドライバ回路(IC)14(14b、14c)の電子ボリウム回路などに印加される。スレーブモードに設定されたソースドライバ回路(IC)14(14b、14c)の電圧測定回路1701は動作しないように構成されている。
In FIG. 187, the source driver circuit (IC) 14a is set to the master mode, and the source driver circuits (IC) 14b and 14c are set to the slave mode. In the master mode, the
以上のように、マスターモードとスレーブモードがソースドライバ回路(IC)14に設定されるのは、プリチャージ電圧を測定するソース信号線18sまたは測定画素16sが表示領域64以外の箇所に形成されるためである。したがって、これらは、表示領域64の端に構成されることになる。したがって、プリチャージ電圧を測定するソースドライバ回路(IC)14は、表示画面64の端に位置するものが選択されることになる(図187ではソースドライバ回路(IC)14aが該当する)。この選択をM/S端子で設定する。
As described above, the master mode and the slave mode are set in the source driver circuit (IC) 14 because the
表示領域64の両端にソース信号線18s、測定画素16sが形成できる場合は、図188に図示するように、画面64の両端に位置するソースドライバ回路(IC)14(14a、14d)をマスターモードに設定する。ソースドライバ回路(IC)14aが出力するプリチャージ電圧を選択するか、ソースドライバ回路(IC)14dが出力するプリチャージ電圧を選択してスレーブモードのソースドライバ回路(IC)14に印加するかは、スイッチSaとSbにより行う。
When the
ソースドライバ回路(IC)14aをマスターモードにする時は、スイッチSaをクローズし、ソースドライバ回路(IC)14dをスレーブモードにして、スイッチSbをオープンにする。他のソースドライバ回路(IC)14(14b、14c)はスレーブモードとして使用する。ソースドライバ回路(IC)14dをマスターモードにする時は、スイッチSbをクローズし、ソースドライバ回路(IC)14aをスレーブモードにして、スイッチSaをオープンにする。他のソースドライバ回路(IC)14(14b、14c)は常時スレーブモードとして使用する。 When the source driver circuit (IC) 14a is set to the master mode, the switch Sa is closed, the source driver circuit (IC) 14d is set to the slave mode, and the switch Sb is opened. Other source driver circuits (IC) 14 (14b, 14c) are used in the slave mode. When the source driver circuit (IC) 14d is set to the master mode, the switch Sb is closed, the source driver circuit (IC) 14a is set to the slave mode, and the switch Sa is opened. The other source driver circuits (IC) 14 (14b, 14c) are always used as a slave mode.
ソースドライバ回路(IC)14aを常時マスターモードするか、もしくはソースドライバ回路(IC)14dを常時マスターモードするかを固定する方法も例示されるが、ソースドライバ回路(IC)14aとソースドライバ回路(IC)14dを交互にマスターモードにして使用するほうが、プリチャージ電圧が平均化され、良好な結果が得られる。切り換えは、1フィールドあるいは1フレームなど周期的に行う。もちろん、1水平走査期間などの周期で切り換えてもよい。また、マスターモードにするソースドライバ回路(IC)14は、2つ以上であってもよい。たとえば、4つであれば、4つのソースドライバ回路(IC)14から1つのスイッチSを制御してプリチャージ電圧を他のソースドライバ回路(IC)14に印加すればよい。 A method of fixing whether the source driver circuit (IC) 14a is always in the master mode or whether the source driver circuit (IC) 14d is always in the master mode is exemplified, but the source driver circuit (IC) 14a and the source driver circuit ( When the IC) 14d is alternately used in the master mode, the precharge voltage is averaged and a good result is obtained. Switching is performed periodically, such as one field or one frame. Of course, switching may be performed in a cycle such as one horizontal scanning period. Further, the number of source driver circuits (ICs) 14 to be set to the master mode may be two or more. For example, if there are four, it is only necessary to control one switch S from four source driver circuits (IC) 14 and apply a precharge voltage to another source driver circuit (IC) 14.
たとえば、第1フレームで、ソースドライバ回路(IC)14aをマスターモードにし、スイッチSaをクローズし、ソースドライバ回路(IC)14dをスレーブモードにし、スイッチSbをオープンにする。他のソースドライバ回路(IC)14(14b、14c)はスレーブモードとして使用する。第1フレームの次の第2フレームでは、ソースドライバ回路(IC)14dをマスターモードにし、スイッチSbをクローズし、ソースドライバ回路(IC)14aをスレーブモードにし、スイッチSaをオープンにする。同様に、第2フレームの次の第3フレームでは、ソースドライバ回路(IC)14aをマスターモードにし、スイッチSaをクローズし、ソースドライバ回路(IC)14dをスレーブモードにし、スイッチSbをオープンにする。他のソースドライバ回路(IC)14(14b、14c)はスレーブモードとして使用する。 For example, in the first frame, the source driver circuit (IC) 14a is set to the master mode, the switch Sa is closed, the source driver circuit (IC) 14d is set to the slave mode, and the switch Sb is opened. Other source driver circuits (IC) 14 (14b, 14c) are used in the slave mode. In the second frame following the first frame, the source driver circuit (IC) 14d is set to the master mode, the switch Sb is closed, the source driver circuit (IC) 14a is set to the slave mode, and the switch Sa is opened. Similarly, in the third frame following the second frame, the source driver circuit (IC) 14a is set to the master mode, the switch Sa is closed, the source driver circuit (IC) 14d is set to the slave mode, and the switch Sb is opened. . Other source driver circuits (IC) 14 (14b, 14c) are used in the slave mode.
また、図208に図示するように、2ビットのセレクタ信号(CS)で切り換える。たとえば、図208において、CS=1の時は、チップ14aの左側のトランジスタ群251Saが動作する。チップ14cは、CS=2であり、CS=2の時は、チップ14cの右側のトランジスタ群251Saが動作する。チップ14bは、CS=0であり、CS=0の時は、チップ14bの両方のトランジスタ群251Sは選択されない。
Further, as shown in FIG. 208, switching is performed by a 2-bit selector signal (CS). For example, in FIG. 208, when CS = 1, the transistor group 251Sa on the left side of the
電圧測定回路IC1821は、トランジスタ群251sを内部に有してもよい。また、AD変換回路1711を内部に有してもよい。電圧測定回路IC1821が測定したプリチャージ電圧V0〜V5は、アナログデータあるいはデジタルデータとして、ソースドライバ回路(IC)14に供給(印加)される。ソースドライバ回路(IC)14が複数ある場合は、複数のソースドライバ回路(IC)14に共通に印加される。
The voltage measurement circuit IC1821 may have a
以上の実施例は、1つのトランジスタ群251sからのプログラム電流を1つの測定画素16sに印加し、複数のプリチャージ電圧を取得する方式であった。本発明はこれに限定するものではない。図183に図示するように、1つのトランジスタ群251sからのプログラム電流を複数の測定画素16sに印加し、プリチャージ電圧を取得してもよい。
In the above embodiment, a program current from one
図183の構成では、トランジスタ群251sのプリチャージ電圧V0〜V5に対応する単位トランジスタ224から構成されている。図183において、トランジスタ群251sの1は、プリチャージ電圧V0を発生させる0個の単位トランジスタ(単位トランジスタ群0)を意味している(実際にはトランジスタ224はない)。トランジスタ群251sの1は、プリチャージ電圧V1を発生させる1個の単位トランジスタ(単位トランジスタ群1)を意味している。同様に、トランジスタ群251sの8は、プリチャージ電圧V2を発生させる8個の単位トランジスタ(単位トランジスタ群8)を意味している。以下同様に、トランジスタ群251sの32は、プリチャージ電圧V3を発生させる32個の単位トランジスタの集合(単位トランジスタ群32)を意味し、トランジスタ群251sの128は、プリチャージ電圧V4を発生させる128個の単位トランジスタの集合(単位トランジスタ群128)を意味し、トランジスタ群251sの255は、プリチャージ電圧V5を発生させる255個の単位トランジスタの集合(単位トランジスタ群255)を意味する。
The configuration of FIG. 183 includes
トランジスタ群251s1はプログラム電流I1を出力する。トランジスタ群251s8はプログラム電流I8を出力する。同様に、トランジスタ群251s32はプログラム電流I32を出力し、 トランジスタ群251s128はプログラム電流I128を出力し、トランジスタ群251s255はプログラム電流I255を出力する。 The transistor group 251s1 outputs a program current I1. The transistor group 251s8 outputs a program current I8. Similarly, the transistor group 251s32 outputs a program current I32, the transistor group 251s128 outputs a program current I128, and the transistor group 251s255 outputs a program current I255.
単位トランジスタ群0だけは特殊で、単位トランジスタは配置されておらず、プリチャージ電圧V0を測定する電圧測定回路1701aがソース信号線18s0に接続されている。また、測定画素16s0が接続されている。測定画素16s0はプリチャージ電圧V0に対応する電圧をソース信号線18s0に設定し、電圧測定回路1701aはプリチャージ電圧V0を測定し出力する。
Only the
単位トランジスタ群1は、単位トランジスタが1個形成または配置されている。もしくは、階調1に該当するプログラム電流が出力できるように構成されている。単位トランジスタ群1には、プリチャージ電圧V1を測定する電圧測定回路1701bがソース信号線18s1に接続されている。また、測定画素16s1が接続されている。測定画素16s1は、階調1に対応するプログラム電流の印加により、プリチャージ電圧V1に対応する電圧をソース信号線18s1に設定あるいは調整あるいは動作し、電圧測定回路1701bはプリチャージ電圧V1を測定し出力する。
In the
単位トランジスタ群8は、単位トランジスタが8個形成または配置されている。もしくは、階調8に該当するプログラム電流が出力できるように構成されている。たとえば、単位トランジスタの8倍のチャンネル幅を有するトランジスタが1個形成されている。ただし、トランジスタ群251sもトランジスタ251cと同様に同一の単位トランジスタの集合で構成するほうが、バラツキが少なく遊離である。
In the
単位トランジスタ群8には、プリチャージ電圧V2を測定する電圧測定回路1701cがソース信号線18s2に接続されている。また、測定画素16s2が接続されている。測定画素16s2は、階調8に対応するプログラム電流の印加により、プリチャージ電圧V2に対応する電圧をソース信号線18s2に設定あるいは調整あるいは動作し、電圧測定回路1701cはプリチャージ電圧V2を測定し出力する。
In the
同様に、単位トランジスタ群32には、プリチャージ電圧V3を測定する電圧測定回路1701dがソース信号線18s3に接続されている。また、測定画素16s3が接続されている。測定画素16s3は、階調32に対応するプログラム電流の印加により、プリチャージ電圧V3に対応する電圧をソース信号線18s3に設定あるいは調整あるいは動作し、電圧測定回路1701dはプリチャージ電圧V3を測定し出力する。
Similarly, in the
同様に、単位トランジスタ群32には、プリチャージ電圧V3を測定する電圧測定回路1701dがソース信号線18s3に接続されている。また、測定画素16s3が接続されている。測定画素16s3は、階調32に対応するプログラム電流の印加により、プリチャージ電圧V3に対応する電圧をソース信号線18s3に設定あるいは調整あるいは動作し、電圧測定回路1701dはプリチャージ電圧V3を測定し出力する。
Similarly, in the
単位トランジスタ群128には、プリチャージ電圧V4を測定する電圧測定回路1701eがソース信号線18s4に接続されている。また、測定画素16s4が接続されている。測定画素16s4は、階調128に対応するプログラム電流I128の印加により、プリチャージ電圧V4に対応する電圧をソース信号線18s4に設定あるいは調整あるいは動作し、電圧測定回路1701eはプリチャージ電圧V4を測定し出力する。
In the
同様に、単位トランジスタ群255には、プリチャージ電圧V5を測定する電圧測定回路1701fがソース信号線18s5に接続されている。また、測定画素16s5が接続されている。測定画素16s5は、階調255に対応するプログラム電流I255の印加により、プリチャージ電圧V5に対応する電圧をソース信号線18s5に設定あるいは調整あるいは動作し、電圧測定回路1701fはプリチャージ電圧V5を測定し出力する。
Similarly, in the
図183は、プリチャージ電圧V0〜V5の場合であったが、本発明はV0〜V5に限定するものではない。図184に図示するようにプリチャージ電圧V0〜V8としてもよい。他の構成は、図183と同様であるので説明を省略する。 Although FIG. 183 shows the case of the precharge voltages V0 to V5, the present invention is not limited to V0 to V5. As shown in FIG. 184, the precharge voltages V0 to V8 may be used. Other configurations are the same as those in FIG.
以上の実施例では、ソース信号線18sおよび測定画素16sを形成し、ソース信号線18sにプログラム電流を印加して、ソース信号線18sの電位を電圧測定回路1701で測定するものであった。しかし、本発明はこれに限定するものではない。たとえば、表示領域64に形成されたソース信号線18および画素16にプログラム電流を印加し、ソース信号線18の電位を測定してプリチャージ電圧を取得してよい。
In the above embodiment, the
この回路構成などを図185に示している。基本的な構成は、以前に説明した構成と同一であり、動作も同一である。単にソース信号線18sをソース信号線18に、測定画素18sを画素16に置き換えればよい。したがって、構成、動作は以前に説明した内容と同一あるいは類似であるため説明は省略する。
This circuit configuration and the like are shown in FIG. The basic configuration is the same as the configuration described previously, and the operation is also the same. The
図185は、これらの構成に加えて、各ソース信号線18から測定されるプリチャージ電圧をスイッチS(Sa、Sb、Sc、・・・・・・・・Sn)により選択する。たとえば、トランジスタ群251c1からプリチャージ電圧を測定のためのプログラム電流を出力した場合は、スイッチSaを選択し、電圧測定回路1701に印加する。トランジスタ群251c2からプリチャージ電圧を測定のためのプログラム電流を出力した場合は、スイッチSbを選択し、電圧測定回路1701に印加する。
In FIG. 185, in addition to these configurations, a precharge voltage measured from each
もちろん、すべてのソース信号線18あるいは、複数のソース信号線18にプリチャージ電圧を測定するためのプログラム電流を印加した場合は、該当するソース信号線に接続さえたスイッチSを選択してあるいは、順次選択して電圧測定回路1701に印加する。
Of course, when a program current for measuring the precharge voltage is applied to all the
スイッチSの選択は1つに限定されるものではない。複数のスイッチSを同時に選択し、電圧測定回路1701に印加してもよい。たとえば、すべてのトランジスタ群251cから階調1に対応するプログラム電流を出力し、ゲート信号線17aを選択して、階調1のプログラム電流を印加したソース信号線18に接続された画素16の駆動用トランジスタ11aを動作させる。各画素16の駆動用トランジスタ11aは各ソース信号線18に階調1に対応するプログラム電流を出力する。このとき、階調1のプログラム電流を印加したソース信号線18に接続されたスイッチをクローズする。すると、各ソース信号線は電圧配線1851で短絡される。したがって、各ソース信号線18の電位は同一電圧になる。この同一電圧となった電圧V1は、各ソース信号線18の階調1のプリチャージ電圧を平均化した値となる。したがって、電圧配線1851のプリチャージ電圧V1を電圧測定回路17101で測定すれば、良好なプリチャージ電圧V1を取得することができる。他の階調のプリチャージ電圧の測定にあっても同様である。
The selection of the switch S is not limited to one. A plurality of switches S may be selected simultaneously and applied to the
以上の実施例では、すべてのソース信号線18に階調に対応するプログラム電流を印加し、すべてのスイッチSをクローズさせてプリチャージ電圧を取得するとしたが、これに限定するものではない。任意の複数のソース信号線18に階調に対応するプログラム電流を印加し、前記選択した任意のスイッチSをクローズさせてプリチャージ電圧を取得してもよいことは言うまでもない。
In the above embodiment, the program current corresponding to the gradation is applied to all the
また、すべてのソース信号線18に同一の階調に対応するプログラム電流を印加する必要はない。たとえば、奇数番目に位置するトランジスタ群251には、階調1に対応するプログラム電流を印加し、偶数番目に位置するトランジスタ群251には、階調32に対応するプログラム電流を印加し、奇数番目に位置するソース信号線18に接続されたスイッチをクローズして、階調1に対応するプリチャージ電圧V1を測定し、偶数番目に位置するソース信号線18に接続されたスイッチをクローズして、階調32に対応するプリチャージ電圧V3を測定するとしてもよい。
Further, it is not necessary to apply a program current corresponding to the same gradation to all the source signal lines 18. For example, a program current corresponding to
また、ソース信号線18の選択数と、選択するスイッチの個数とが一致している必要はない。プログラム電流を印加するソース信号線18が32本であっても、そのうち、16本のソース信号線18に接続されたスイッチを選択してクローズ動作させてもよい。
Further, the number of
また、各ソース信号線18に印加する階調に対応するプログラム電流は、順次変化させ、順次プリチャージ電圧を測定していってもよいことは言うまでもない。また、1つのソース信号線18を固定して特定の階調のプリチャージ電圧を測定するよりは、周期的に変化させて各プリチャージ電圧を測定するように構成あるいは動作させることが好ましい。
Needless to say, the program current corresponding to the gradation applied to each
また、測定するプリチャージ電圧は、階調ごとに測定期間あるいはウエイト期間を異なられることが好ましい。V1電圧は、プログラム電流が小さいためソース信号線18の電位変化が完了するのに時間を必要とするからである。階調255に対応するV5電圧は、プログラム電流が大きいためソース信号線18の電位変化は短時間で完了するので、ウエイト時間はほとんど必要ない。
In addition, it is preferable that the precharge voltage to be measured has different measurement periods or wait periods for each gradation. This is because the V1 voltage requires time to complete the potential change of the
図185の実施例では、表示領域64の画素16を用いて、プリチャージ電圧を測定する。したがって、画像表示させている期間には、プリチャージ電圧を測定できない。ただし、表示画像の階調のプログラム電流が、プリチャージ電圧を取得するためのプログラム電流と一致している時は、プリチャージ電圧を取得できることは言うまでもない。
In the example of FIG. 185, the precharge voltage is measured using the
基本的は、プリチャージ電圧の取得は、図190に図示するように、1フィールドまたは1フレームのブランキング期間あるいは、1水平走査期間のブランキング期間に実施する。ブランキング期間に、プリチャージ電圧に該当するプログラム電流をソース信号線18に印加し、電圧測定回路1710でプリチャージ電圧を測定する。
Basically, the precharge voltage is acquired in a blanking period of one field or one frame or a blanking period of one horizontal scanning period as shown in FIG. In the blanking period, a program current corresponding to the precharge voltage is applied to the
また、図191に図示するように、画像表示を行う前、つまり、表示装置の電源をオンし、画像表示を行うまえに、リチャージ電圧に該当するプログラム電流をソース信号線18に印加し、電圧測定回路1710でプリチャージ電圧を測定する。また、一度測定した、プリチャージ電圧はデジタル化して表示装置のメモリに格納し、次回からはこの格納したデジタルデータを用いてプリチャージ電圧を発生させてもよい。
Further, as shown in FIG. 191, a program current corresponding to the recharge voltage is applied to the
図191の実施例では、画像表示を行う前に、プリチャージ電圧を測定するとしたが、これに限定するものではない。たとえば、表示装置の電源をオフする前に、プリチャージ電圧を測定し、測定したデータをフラシュメモリに書き込んで保持してよい。つまり、本発明はプリチャージ電圧の測定は、何らかのタイミングにおいて測定し、測定したプリチャージ電圧を使用するものであればいずれでもよい。 In the embodiment of FIG. 191, the precharge voltage is measured before image display, but the present invention is not limited to this. For example, before turning off the power of the display device, the precharge voltage may be measured, and the measured data may be written and held in the flash memory. That is, in the present invention, the precharge voltage may be measured as long as it is measured at some timing and the measured precharge voltage is used.
なお、以上の事項は、図169から図184で説明した構成などにも適用できることは言うまでもない。また、図169から図184で説明した事項は図185にも適用できることは言うまでもない。 Needless to say, the above items can be applied to the configuration described with reference to FIGS. 169 to 184. Needless to say, the items described with reference to FIGS. 169 to 184 can also be applied to FIG. 185.
また、本発明の実施例において、電圧測定回路1701は、ソース信号線18の電圧を測定するとした。しかし、本発明はこれに限定するものではない。ソース信号線18に限定されず、擬似的にソース信号線18のように電位変化を発生できるものであればいずれのものでもよい。たとえば、別途形成した配線でもよい。また、測定画素16sの駆動用トランジスタ11aのゲート端子と電圧測定回路1710とを直接結線するように構成してもよい。
In the embodiment of the present invention, the
また、ソース信号線18などの電位を測定することに限定するものではなく、ソース信号線18の電荷、あるいは電界からプリチャージ電圧を求めるものであってもよい。あるいは、これらの変化速度からプリチャージ電圧を求めるものであってもよい。
Further, the present invention is not limited to measuring the potential of the
以上の実施例では、1つの測定画素16sにプログラム電流を印加し、ソース信号線18の電位を電圧測定回路1701で測定するものであった。本発明はこれに限定するものでなない。たとえば、図192に図示するように、複数の画素16(16a〜16n)を動作させ、各ソース信号線18の電圧を電圧測定回路1701で測定させてもよい。
In the above embodiment, the program current is applied to one
図192では、表示画素16に各トランジスタ群251cからプログラム電流を印加し、また、表示画素16の駆動用トランジスタ11aを動作させる。たとえば、トランジスタ群251caは、画素16aに所定の測定すべきプリチャージ電圧に対応するプログラム電流を印加する。画素16aの駆動用トランジスタ11aはプリチャージ電流を流し、ソース信号線18aはプログラム電流に該当する電圧に充電または放電される。
In FIG. 192, a program current is applied to the
また、トランジスタ群251cbは、画素16bに所定の測定すべきプリチャージ電圧に対応するプログラム電流を印加する。画素16bの駆動用トランジスタ11aはプリチャージ電流を流し、ソース信号線18bはプログラム電流に該当する電圧に充電または放電される。以下、同様に、トランジスタ群251ccは、画素16cに所定の測定すべきプリチャージ電圧に対応するプログラム電流を印加する。画素16cの駆動用トランジスタ11aはプリチャージ電流を流し、ソース信号線18cはプログラム電流に該当する電圧に充電または放電される。
The transistor group 251cb applies a program current corresponding to a predetermined precharge voltage to be measured to the
電圧測定回路1701は、スイッチSaをクローズすることにより、ソース信号線18aに保持されたプリチャージ電圧を測定する。また、スイッチSbをクローズすることにより、ソース信号線18bに保持されたプリチャージ電圧を測定する。以下、同様に、スイッチScをクローズすることにより、ソース信号線18cに保持されたプリチャージ電圧を測定する。
The
また、電圧測定回路1701は、同時に複数のスイッチS(Sa〜Sn)のいずれかを選択する。複数のスイッチSを選択することにより、選択された複数のソース信号線18に保持されたプリチャージ電圧が平均化し、表示領域の駆動用トランジスタ11aの特性を反映したプリチャージ電圧を測定できるようになる。
In addition, the
以上のように、本発明は、複数の画素16を選択し、各ソース信号線18に保持されたプリチャージ電圧を測定してもよい。また、複数のソース信号線18を選択してプリチャージ電圧を測定してもよい。また、1つあるいは複数の画素16にn倍(nは1以上の整数)のプログラム電流を印加し、前記画素16の駆動用トランジスタ11aを動作させて、ソース信号線18を充放電させ、このソース信号線18の電位を測定してもよい。測定したソース信号線18の電位は、演算処理などによりプリチャージ電圧を取得する。
As described above, in the present invention, a plurality of
本発明は、ソース信号線18の電位(内部配線222の電位)を測定することにより、プリチャージ電圧を取得する。しかし、電圧測定回路1710で測定された(取得された)プリチャージ電圧はそのままプリチャージ電圧として、使用できない場合がある。たとえば、0階調あるいは1階調に該当するプリチャージ電圧は、完全な黒表示を実現するため、トランジスタ群251から0階調または1階調に該当するプリチャージ電流を印加して取得したプリチャージ電圧よりもアノード側に寄せる(アノード電圧に近い方にシフトさせる)必要がある(駆動用トランジスタ11aがPチャンネルトランジスタの場合で、前記トランジスタのソース端子がアノード端子に接続されている場合)。
The present invention acquires the precharge voltage by measuring the potential of the source signal line 18 (the potential of the internal wiring 222). However, the precharge voltage measured (obtained) by the voltage measurement circuit 1710 may not be used as it is as the precharge voltage. For example, the precharge voltage corresponding to the 0th gradation or the 1st gradation is obtained by applying a precharge current corresponding to the 0th gradation or the 1st gradation from the
以上の課題を解決する方式を、図193に図示している。電圧測定回路1701で測定されたプリチャージ電圧は、AD変換回路1711でデジタルデータMDATAに変換される。一方、どの程度アノード電圧側に電位シフトするかであるデータHDATAはラッチ回路351に保持されている。 演算回路1931はHDATAとMDATAとを加算し、目標のVDATAが得られる。VDATAがDA変換されて、アナログデータとなり、電子ボリウム291などに印加される。なお、HDATAとMDATAとを加算するとしたが、場合によっては減算により、VDATAを求める場合もある。また、HDATAあるいはMDATAに一定の割合で重み付け処理をしてVDATAを求めてもよいことは言うまでもない。以上の事項は本発明の他の実施例にも適用されることはいうまでもない。
A method for solving the above problems is shown in FIG. The precharge voltage measured by the
以上の場合は、測定データなどをデジタル信号処理する方法である。しかし、本発明はこれに限定するものではない。図194に図示するようにアナログ的に処理を実施してもよい。電圧測定回路1701で測定されたプリチャージ電圧は、アナログデータMDATAとして演算回路1931に印加される。一方、どの程度アノード電圧側に電位シフトするかを示すデータHDATAは、可変抵抗VRで発生される。この場合、HDATAはアナログ値である。演算回路1931はHDATAとMDATAとを加算し、目標のVDATAが得られる。VDATAがDA変換されて、アナログデータとなり、電子ボリウム291などに印加される。
In the above case, the method is a method of digitally processing measurement data and the like. However, the present invention is not limited to this. As shown in FIG. 194, the processing may be performed in an analog manner. The precharge voltage measured by the
図193、図194などのHDATA、VDATAは温度により可変してもよい。また、パネルの表示輝度に応じて変化させてもよい。温度は温度センサで検出し、表示輝度は、アノードに流れる電流により検出する。 HDATA and VDATA shown in FIGS. 193 and 194 may vary depending on the temperature. Moreover, you may change according to the display brightness | luminance of a panel. The temperature is detected by a temperature sensor, and the display brightness is detected by a current flowing through the anode.
プリチャージ電圧V0〜V5は、対応するプログラム電流を、画素16に印加することにより取得する。図195では、トランジスタ群251cbよりプログラム電流を出力し、画素16が動作する。プログラム電流は、電圧V0に相当する電流を出力し、電圧測定回路1701は電圧V0を測定し、出力する。次にトランジスタ群251cbは、電圧V1に相当するプログラム電流を出力し、電圧測定回路1701は電圧V1を測定し出力する。同様に、トランジスタ群251cbは、電圧V2に相当するプログラム電流を出力し、電圧測定回路1701は電圧V2を測定し出力する。以上の動作をV5まで繰り返し、V5まで実施すると、再びV0より実施する。
The precharge voltages V0 to V5 are acquired by applying a corresponding program current to the
図195は、電圧測定回路1701は端子93bと接続されている。トランジスタ群251cbは端子93bと接続されている。端子93bはアレイ基板30の電極382aと接触し、電気的接続が取られている。端子93bはアレイ基板30の電極382bと接触し、電気的接続が取られている。図180などでは、電圧測定回路1701の端子とトランジスタ群251の端子93sは共通である。図195ではトランジスタ群251cの端子93bと、電圧測定回路1701の端子93bは分離されている。図195のように構成すれば、端子数93は増加するが、電圧測定回路1701とトランジスタ群251cとを分離して検査を行うことができる。
In FIG. 195, the
以上の実施例は、電圧測定手段1701でプリチャージ電圧を測定するものであった。電圧測定回路1701の概念には、図196で図示するように、サンプルホールド回路も含まれる。一例としてのサンプルホールド回路は、スイッチS1、S2、コンデンサC、オペアンプ231で構成されている。
In the above embodiment, the precharge voltage is measured by the voltage measuring means 1701. The concept of the
図196に図示するように、トランジスタ251cから出力されたプログラム電流は、内部配線222、端子93を通じてソース信号線18に印加され、画素16に供給される。ソース信号線18にプログラム電流に対応したプリチャージ電圧Vが出力され、プリチャージ電圧Vは内部配線222に印加させる。スイッチS2が閉じることによりプリチャージ電圧はコンデンサCに印加され、その後、スイッチS2が閉じてもプリチャージ電圧は保持される。プリチャージ電圧はオペアンプ231により低インピーダンス化されて出力される。スイッチS1が閉じることによりプリチャージ電圧はCnに保持される。保持されたプリチャージ電圧は電子ボリウム291などに印加される。以上のような構成あるいは方式も電圧測定回路である。
As illustrated in FIG. 196, the program current output from the
以上の構成は、トランジスタ群251sなどを半導体チップとして構成したものである。しかし、図197に図示するように、トランジスタ群251c、電圧測定回路1701をアレイ基板30に直接に構成あるいは形成してもよい。また、図197に図示するように画素16あるいは測定画素16sの駆動用トランジスタ11aはPチャンネルトランジスタではなく、Nチャンネルトランジスタであってもよい。
In the above configuration, the
図197に図示するように、トランジスタ群251cから出力されてプリチャージ電流Iにより駆動用トランジスタ11aが動作する。ソース信号線18はプリチャージ電圧に相当する電圧が印加され、この電圧が、アレイ基板30に形成された電圧測定回路1701により測定される。もちろん、トランジスタ群251cをアレイ基板30に直接形成し、電圧測定回路1701を半導体チップとして構成し、アレイ基板30に実装してもよい。
As shown in FIG. 197, the driving
表示パネルでは、RGBのトランジスタ群251cを形成する。プリチャージ電圧もV0は、RGBで共通にできるが、V1〜Vnは別のプリチャージ電圧に設定する。RGBでプログラム電流に対する発光効率が異なるからである。もちろん、RGBのプログラム電流が同一の時あるいは略一致する場合に、ホワイトバランスがとれるときは、プリチャージ電圧はRGBで共通としてもよい。
In the display panel, an
RGBでプリチャージ電圧を異ならせる場合は、図198のように構成する。トランジスタ群251c(251cR、251cG、251cB)はスイッチSa(SaR、SaG、SaB)により選択させて、内部配線222に接続される。スイッチSa、Sbはアナログスイッチやトランジスタが例示される。スイッチSa、Sbは選択手段である。内部配線222は端子93により測定画素16Sに接続されている。したがって、スイッチSa(SaR、SaG、SaB)によりトランジスタ群251c(251cR、251cG、251cB)が選択されて、各トランジスタ群251cからのプログラム電流Iが電圧測定画素16S(または画素16)に印加される。
When different precharge voltages are used for RGB, the configuration is as shown in FIG. The
トランジスタ群251cRからのプログラム電流はスイッチSaRがクローズすることにより、測定画素16Sに印加される。スイッチSaRがクローズする時は、スイッチSbRがクローズし、ソース信号線18の電位がRの電圧測定回路1701Rに印加され、電圧測定回路1701Rはプリチャージ電圧V0R〜VmR(mはプリチャージ電圧の最大番号値)を測定あるいは取得する。
The program current from the transistor group 251cR is applied to the
トランジスタ群251cGからのプログラム電流はスイッチSaGがクローズすることにより、測定画素16Sに印加される。スイッチSaGがクローズする時は、スイッチSbGがクローズし、ソース信号線18の電位がGの電圧測定回路1701Gに印加され、電圧測定回路1701Gはプリチャージ電圧V0G〜VmGを測定あるいは取得する。
The program current from the transistor group 251cG is applied to the
トランジスタ群251cBからのプログラム電流はスイッチSaBがクローズすることにより、測定画素16Sに印加される。スイッチSaBがクローズする時は、スイッチSbBがクローズし、ソース信号線18の電位がBの電圧測定回路1701Bに印加され、電圧測定回路1701Bはプリチャージ電圧V0B〜VmBを測定あるいは取得する。
The program current from the transistor group 251cB is applied to the
なお、電圧測定回路1701R、1701G、1701Bは、共通にして、1つの電圧測定回路1701で兼用してもよい。また、内部配線222、測定画素16SもRGBごとに分離してもよい。また、図201に図示するように、スイッチSbを形成しなくともよい。
Note that the
図200は、RGBでプリチャージ電圧を異ならせた場合の構成図である。電子ボリウム291にはデジタル化されたプリチャージ電圧が印加される。電子ボリウム291Rには、プリチャージ電圧V0R〜V5Rが印加される。電子ボリウム291Gには、プリチャージ電圧V0G〜V5Gが印加される。電子ボリウム291Bには、プリチャージ電圧V0B〜V5Bが印加される。なお、プリチャージ電圧とその構成については、図61などでも説明しているので参照されたい。
FIG. 200 is a configuration diagram when different precharge voltages are used for RGB. A digitized precharge voltage is applied to the
トランジスタ群251sから出力するプログラム電流Iはn倍にして出力してもよい。n倍にすることは図6などで説明している。n倍のプログラム電流を印加し、プリチャージ電圧を取得する場合は、図199に図示するように、測定画素16sも駆動用トランジスタ11aをn個形成する。もしくは、n倍のプログラム電流で、既定のプリチャージ電圧V(画素16が1つの駆動用トランジスタ11aで構成されている場合に取得されるプリチャージ電圧)が得られるように構成または形成する。
The program current I output from the
図199に図示するように、プリチャージ電圧を測定するための画素16sをn個の駆動用トランジスタ11aで構成することにより、駆動用トランジスタ11aの特性バラツキによるプリチャージ電圧Vのバラツキを低減することができる。つまり、プリチャージ電圧の精度を向上できる。
As shown in FIG. 199, the variation of the precharge voltage V due to the characteristic variation of the driving
図199において、トランジスタ251sから出力されたプログラム電流は、内部配線222、端子93を通じてソース信号線18に印加され、画素16sに供給される。画素16sのn個の駆動用トランジスタ11aからソース信号線18にプログラム電流nIに対応したプリチャージ電圧Vが出力され、プリチャージ電圧Vは内部配線222に印加される。なお、図199ではn=4とし、画素16sには4つの駆動用トランジスタ11aを形成している。
In FIG. 199, the program current output from the
図199では、4Iのプログラム電流が印加させ、4個の駆動用トランジスタ11aが動作する。したがって、個々の駆動用トランジスタ11aはIの大きさのプログラム電流を流すことになる。トランジスタ群251cからは4Iのプログラム電流を出力するが、1つの駆動用トランジスタ11aはIのプログラム電流を流すことになり、結局、画素16が1個の駆動用トランジスタ11aで構成されている場合に、トランジスタ251cからIのプログラム電流を流し、画素16の駆動用トランジスタ11aがIの電流を流す場合と同一になる。しかし、画素11sには駆動用トランジスタ11aが複数形成されているため、多少駆動用トランジスタ11aにバラツキが発生していても、精度のよりプリチャージ電圧を取得することができる。他の構成あるいは動作は、本発明の他の実施例と同様であるので説明を省略する。
In FIG. 199, a 4I program current is applied, and the four
以上のように本発明は測定画素16sまたは画素16を用いてプリチャージ電圧を取得する方式である。しかし、課題はプリチャージ電圧を取得する画素16などに欠陥が発生している場合である。欠陥が発生した画素は正常なプリチャージ電圧を出力しない。また、プリチャージ電圧を取得する駆動用トランジスタ11aの特性が異常の場合も問題となる。
As described above, the present invention is a method of acquiring the precharge voltage using the
本発明はこの課題に対して、プリチャージ電圧を取得する画素16sを複数個形成し、この複数個の画素16sから正常な画素を選択することにより解決している。図202はその説明図である。図202において、プリチャージ電圧を取得する測定画素16sが4個形成されている。どの測定画素16sを選択するかは、スイッチS(S1〜S4)により決定される。図202では、スイッチS1がクローズされ、他のスイッチS2〜S4をオープンにすることにより、測定画素16s1が選択される。したがって、トランジスタ群251cからのプログラム電流は測定画素16s1に印加される。
The present invention solves this problem by forming a plurality of
どの測定画素16sを選択するかは、事前に複数の画素16sの特性を測定し選択しておく。選択した情報はスイッチSのクローズ情報として不揮発性のメモリに保持する。また、デフォルトで選択するスイッチSを決めておく。
Which
なお、図199のように、n個のスイッチSをクローズさせ、n倍のプログラム電流を印加してもよいことは言うまでもない。また、複数の測定画素16sが正常の場合は、正常な測定画素16sが接続されたスイッチSを順次切り換えてプリチャージ電圧Vを取得してもよい。
Needless to say, as shown in FIG. 199, the n switches S may be closed and an n-fold program current may be applied. When the plurality of
測定画素16sは図203に図示するようにマトリックス状に形成してもよい。また、1画素列あるいは1画素行として形成してもよい。図203は4画素行、6画素列のマトリックス状に測定画素16sを形成した場合を示している。マトリックス状に形成された測定画素16sの構成は、表示領域64の構成と同様である。測定画素16sの画素行方向には、ゲートドライバ回路12sが接続または形成され、測定画素16sの画素列方向には、ソースドライバ回路(IC)14のトランジスタ群251sが接続または形成されている。どの測定画素16sを選択するかは、選択するソース信号線18とゲートドライバ12sの制御により決定される。また、どのソース信号線18のプリチャージ電圧を測定するかは、電圧測定回路1701の制御により決定される。
The
ゲートドライバ回路12sがどの測定画素行を選択するかは、ゲートドライバ回路12のST1、CLK1(図8も参照のこと)の制御と同様に、ST3とCLK3により実施される。ゲートドライバ回路12sはゲート信号線17s(ゲート信号線17aと同様の機能を有する)を順次選択し、選択した画素行の駆動用トランジスタ11aを動作させる。
Which measurement pixel row the gate driver circuit 12s selects is implemented by ST3 and CLK3, similarly to the control of ST1 and CLK1 (see also FIG. 8) of the
もしくは、ゲートドライバ回路12sはあらかじめ指定(決定)されたゲート信号線17s(ゲート信号線17aと同様の機能を有する)を選択し、選択した画素行の駆動用トランジスタ11aを動作させる。この場合はどの測定画素行を選択し、また、どの測定画素を選択するかは、事前に複数の画素16sの特性を測定し選択しておく。選択した情報は不揮発性のメモリに保持する。また、デフォルトで測定画素行あるいは測定画素16sを決めておく。また、ソースドライバ回路(IC)14の制御により、測定画素行にプログラム電流を印加する。
Alternatively, the gate driver circuit 12s selects a gate signal line 17s (having the same function as the
図199と同様に、n個の測定画素16sを選択し、n倍のプログラム電流を印加してもよいことは言うまでもない。また、ゲートドライバ12sを走査し、プリチャージ電圧を測定する測定画素16sを順次切り換えてプリチャージ電圧Vを取得してもよい。また、図203において、ゲートドライバ回路12sとゲートドライバ12は別回路のように図示したが、これに限定するものではなく、1つの回路として構成してもよい。この1つのゲートドライバ回路の走査により、たとえば、1Fの最初のブランキング時間にゲートドライバ回路により測定画素行を選択し、その後、表示領域64の画素行を選択するように構成してもよい。また、図203において、ソースドライバ回路(IC)14の測定画素用と表示領域用の2つを別回路のように図示したが、これに限定するものではなく、1つの回路として構成し、この1つのソースドライバ回路(IC)14の制御により、たとえば、1Fの最初のブランキング時間にソースドライバ回路(IC)14により測定画素行にプログラム電流を印加し、その後、表示領域64の画素行にプログラム電流を印加するように構成してもよい。
Needless to say, as in FIG. 199,
図204は、プリチャージ電圧V0〜V5を測定する測定画素16sと電圧測定回路1701とを形成または配置して構成である。また、プリチャージ電圧を取得するトランジスタ群251sと画像を表示するトランジスタ群251cと、共通のトランジスタ群251bとでカレントミラー回路を構成した実施例である。
FIG. 204 shows a configuration in which
図204において、トランジスタ群251sは、プリチャージ電圧V0〜V5に対応するプログラム電流を順次出力する。プリチャージ電圧V0に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s0が選択され、電圧測定回路1701aでプリチャージ電圧V0が測定され、電子ボリウム291などに印加される。
In FIG. 204, the
プリチャージ電圧V1に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s1が選択され、電圧測定回路1701bでプリチャージ電圧V1が測定され、電子ボリウム291などに印加される。同様に、プリチャージ電圧V2に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s2が選択され、電圧測定回路1701cでプリチャージ電圧V2が測定され、プリチャージ電圧V3に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s3が選択され、電圧測定回路1701dでプリチャージ電圧V3が測定され、プリチャージ電圧V4に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s4が選択され、電圧測定回路1701eでプリチャージ電圧V4が測定され、プリチャージ電圧V5に対応するプログラム電流がソース信号線18sに印加させたときは、測定画素16s5が選択され、電圧測定回路1701fでプリチャージ電圧V5が測定され、電子ボリウム291などに印加される。
When the program current corresponding to the precharge voltage V1 is applied to the
当然であるが、図204の構成に本発明が限定されるものではなく、図205のように、電圧測定回路1701は1つで構成してもよい。また、図206に図示するように、RGBごとにトランジスタ群261s、電圧測定回路1701を構成してもよいことは言うまでもない。
As a matter of course, the present invention is not limited to the configuration of FIG. 204, and the
以上の実施例ではプリチャージ電圧は、測定画素16sまたは画素16を動作させて取得するとした。しかし、プリチャージ電圧はパネル外部で発生して印加してもよい。たとえば、図207に図示するように、外部で発生したプリチャージ電圧V0b〜V5bと、測定画素16sまたは画素16を動作させて取得したプリチャージ電圧V0a〜V5aとをスイッチSで選択または切り換えできるように構成する。外部で発生したプリチャージ電圧V0b〜V5bを選択する場合はスイッチをb側に切り換える。測定画素16sまたは画素16を動作させて取得したプリチャージ電圧V0a〜V5a(内部で発生したプリチャージ電圧)を選択する場合はスイッチSをa側に切り換える。スイッチSの切り換えは、ユーザーが手動で切り換えてもよいし、外光センサ、温度センサなどの出力結果により自動で切り換えてもよい。
In the above embodiment, the precharge voltage is acquired by operating the
プリチャージ電圧を測定するタイミング、測定時間、測定画素16sの指定、プリチャージ電圧の印加期間、タイミングなどの制御は図209に図示するようにコントローラ722で実施する。図209において、RDATAは赤の映像データ、GDATAは緑の映像データ、BDATAは青の映像データである。PCはプリチャージをするしないを制御する信号、PTはプリチャージ期間信号、VCは、プリチャージ電圧の測定信号、VNOはV0〜V5のどのプリチャージ電圧を測定するかの指定信号、VTはプリチャージ電圧の測定期間を指定する信号である。
Control of the timing for measuring the precharge voltage, the measurement time, the designation of the
なお、本発明の実施例において、プリチャージ電流を画素16に印加して、プリチャージ電圧を測定するとした。しかし、本発明は、プリチャージ電圧を求めるものであるから、プリチャージ電流を印加する対象は、画素16の駆動用トランジスタ11aだけに限定されるものではない。たとえば、プリチャージ電流の印加により、所定の電流を供給できるトランジスタをアレイ30に形成または配置し、このトランジスタを用いてプリチャージ電圧を取得してもよい。本発明において、重要な点は、画素16の駆動用トランジスタ11aをアレイ基板30に形成し、同一のアレイ基盤30にプリチャージ電圧を取得(測定)するトランジスタを形成又は配置することが構成の条件である。さらには、駆動用トランジスタ11aにプログラム電流を供給するあるいは、プログラム電流に近いまたは類似する電流を供給するトランジスタ(群)で、画素16に電流を印加し、プリチャージ電圧を測定するものである。
In the embodiment of the present invention, the precharge current is applied to the
なお、以上の事項は、図169から図209で説明した構成、方式などは相互に組みあわて、また単独で本発明の表示パネル、表示装置あるいはそれを用いた装置などに適用できることは言うまでもない。 Needless to say, the configuration and method described in FIGS. 169 to 209 are combined with each other, and the above items can be applied to the display panel, display device, or device using the same.
0階調に該当するV0電圧は、画素16の駆動用トランジスタ11aによって決定される。通常、駆動用トランジスタ11aは、RGBで共通のサイズあるいは大きさである。したがって、RGBではV0電圧は一致している。寄生容量Csの充放電はV0電圧を基準になる場合が多い。
The V0 voltage corresponding to the 0th gradation is determined by the driving
したがって、V0電圧は電流駆動あるいは電圧駆動方式において原点の位置づけとなる。V0電圧の取得は、図216から図221でも取得できる。 Therefore, the V0 voltage is the position of the origin in the current drive or voltage drive system. The acquisition of the V0 voltage can also be acquired from FIGS. 216 to 221.
図216は、カソード電流を測定することにより取得する方法である。図216は各ソース信号線18を短絡し、短絡した状態でソース信号線に設定するV0’電圧を印加する。この状態で、ゲートドライバ12a、12bを走査し、ソース信号線18に印加されたV0’電圧を画素16に書きこむ。一方、抵抗Rm18電位を電圧測定手段1701で測定する。なお、図216では、電圧測定手段1701を用いて、カソード端子に直列接続した抵抗R0に分流抵抗Rmを接続し、前記抵抗Rmの端子電圧を測定するとしたが、本発明の目的は、カソードに流れる電流を測定するものである。したがって、カソード端子に直接電流測定手段を配置して測定してもよい。また、電流の測定は、アノード端子側でもよい。
FIG. 216 shows a method for obtaining by measuring the cathode current. In FIG. 216, each
ソース信号線18に印加されたV0’電圧を画素16に書きこむ。V0’電圧は、Im(つまりI0)の値が目標値(以下)となるように調整する。I0が目標値となったときのソース信号線18に印加するV0’電圧をV0電圧とする。図216の画素構成では、V0’電圧をアノード端子側にすれば、I0電流は減少する。しかし、V0’電圧を必要以上にアノード電圧よりにすると、階調0に対応するV0電圧を印加したときは、良好な黒表示を実現できるが、階調0電位が深すぎ、階調0から階調1などに変化する時に、階調1が書き込みにくくなる。
The
適正なV0電圧が得られるI0電流は、表示パネルの表示領域の対角長をd(インチ)とし、I0(mA)するとき、K=I0/dとした時、Kは0.2以上2以下とすることが好ましい。さらに好ましくは、Kは、0.3以上1.0以下とすることが好ましい。良好な黒表示を実現でき、かつ0階調から他の階調にプリチャージ駆動(過電流駆動)を実施する場合でも良好な階調変化を実現できるからである。 The I0 current at which an appropriate V0 voltage can be obtained is such that when the diagonal length of the display area of the display panel is d (inch) and I0 (mA), and K = I0 / d, K is 0.2 or more and 2 The following is preferable. More preferably, K is preferably 0.3 or more and 1.0 or less. This is because good black display can be realized and good gradation change can be realized even when precharge driving (overcurrent driving) is performed from 0 gradation to another gradation.
以上のように、V0’電圧を変化させ、変化に対応して、I0電流を測定する。I0電流がKの範囲を満足した時点で、ソース信号線18に印加しているV0’電圧をプリチャージ電圧V0とする、
プリチャージ電圧V0は図217で取得することも好ましい。図217では、複数のソース信号線18は、短絡配線2171で短絡されている。短絡配線2171は黒電圧(プリチャージ電圧V0)を測定した後、a−a’線で割断される。
As described above, the V0 ′ voltage is changed, and the I0 current is measured in response to the change. When the I0 current satisfies the range of K, the V0 ′ voltage applied to the
It is also preferable to obtain the precharge voltage V0 in FIG. In FIG. 217, the plurality of
図217においては、すべてのソース信号線18は短絡配線2171で短絡されている。したがって、各ソース信号線18はフローティング状態である。短絡配線2171には端子電極2172が形成または配置されている。端子電極2172にはプローブ2173が圧接されている。プローブ2173には、配線2175を介して定電流源2174が接続されている。定電流源2174はプリチャージ電圧V0の場合は、出力する電流は0である。
In FIG. 217, all the
配線2175には、配線2175の電位を測定する電圧測定手段1701が接続されている。電圧測定手段1701はプローブ2173を介してソース信号線18の電位を測定していることになる。今、定電流源2174の出力電流は0であるから、ソース信号線18には電流が印加されていない。つまり、ソース信号線18はプリチャージ電圧V0(階調0)の状態である。
Voltage measurement means 1701 for measuring the potential of the
図217はあらかじめ配線2171で複数のソース信号線18を短絡する方式であった。図172のように、ソース信号線18が配線2171で短絡されていない構成の場合は、図218に図示するように、導電体を用いて短絡すればよい。
FIG. 217 shows a system in which a plurality of
図217、図219、図221に説明するように、プログラム電流、検査電流など1mA以下の比較的小さな電流を、アレイ30もしくは表示パネルに印加/供給して検査あるいは評価を実施する場合、アレイ30もしくは表示パネルから1mA以下の比較的小さな出力電流を受け取り検査あるいは評価を実施する場合は、図248に図示するように、端子382(2172)と接触するプローブ2173に電圧を印加することが好ましい。特に、端子382(2172)がITOで形成あるいは構成されている場合に必須である。ITO表面は接触抵抗が高く、わずかな酸化物あるいは無機物、有機物によるバリアにより接触が不完全となるからである。
As illustrated in FIGS. 217, 219, and 221, when inspection or evaluation is performed by applying / supplying a relatively small current of 1 mA or less such as a program current and an inspection current to the
交流電圧発生器2481は、GNDに対して正、負電圧印加手段である。交流電圧発生器(電圧印加手段)2481で、ゲートドライバ回路12の出力オン電圧、出力オフ電圧あるいは近似する電圧を1周期以上の期間印加する。具体的には、±5V〜±15Vの電圧を印加する。1周期以上好ましくは10周期以上の電圧印加により、端子382(2172)表面の障害物(酸化物あるいは無機物、有機物によるバリア)がやぶれ、あるいは除去される。除去などにより接触を完全にした後、検査あるいは評価を実施する。電圧の印加により不要な酸化膜が除去されるからである。
The
なお、電圧を印加するとしたが、これに限定するものではない。電流を印加してもよい。たとえば、10μA程度の定電流源を端子382(2172)に接続し、この電流が流れるようになるまで、継続させて印加する。電流の印加はパルス的でも、連続的でもよい。また、±5V〜±15Vの電圧を、1周期以上好ましくは10周期以上印加するとしたが、これに限定するものではない。+5V〜+15Vの電圧を継続させて印加してもよい。もちろん、電圧の印加はパルス的でも、連続的でもよい。 Although a voltage is applied, the present invention is not limited to this. A current may be applied. For example, a constant current source of about 10 μA is connected to the terminal 382 (2172) and applied continuously until this current flows. The application of current may be pulsed or continuous. In addition, the voltage of ± 5 V to ± 15 V is applied for 1 cycle or more, preferably 10 cycles or more, but is not limited thereto. A voltage of + 5V to + 15V may be applied continuously. Of course, the voltage application may be pulsed or continuous.
図248に図示するように、まず、電圧印加手段2481などにより、端子382(2172)にに電流/電圧を印加し(SWはa端子に接続する)、接続酸化物あるいは無機物、有機物によるバリアを除去してから、SWをb端子に切り換え、定電流源2174に接続して、パネルの評価/検査などを実施する。
As shown in FIG. 248, first, current / voltage is applied to the terminal 382 (2172) by the
図218のようにバンプ664で端子382と接触をとる場合でも同様に、図248で説明したように、バンプ664に交流電圧波形を印加し、完全な接触を取ることが好ましいことは言うまでもない。
Similarly, even when the
以上のように、本発明は、プログラム電流、検査電流など1mA以下の比較的小さな電流を、アレイ30もしくは表示パネルに印加/供給して検査あるいは評価を実施する場合、アレイ30もしくは表示パネルから1mA以下の比較的小さな出力電流を受け取り検査あるいは評価を実施する場合においてアレイ30などの端子と電気接触が必要な場合は、電圧印加手段2481で、ゲートドライバ回路12の出力オン電圧、出力オフ電圧あるいは近似する電圧を1周期以上の期間印加する。1周期以上好ましくは10周期以上の電圧印加により、端子382(2172)と接触を完全にした後、検査あるいは評価を実施する。特に、端子382(2172)にITOなどの酸化物が形成されている場合に実施することが好ましい。電圧の印加により不要な酸化膜が除去されるからである。また、接触を実施する前に、ごく薄いふっ酸、アルコールなどで、端子382(2172)上の有機物を除去することが好ましい。
As described above, according to the present invention, when inspection or evaluation is performed by applying / supplying a relatively small current of 1 mA or less, such as a program current and an inspection current, to the
図218はソース信号線18の各端子電極382に、バンプ664を介して短絡チップ14cで短絡し、ソース信号線18の電位からV0電圧を得る方法である。短絡チップ14cの端子配置はソースドライバIC14と同一である。短絡チップ14cは導電体で構成されている。したがって、短絡チップ14cによりアレイ30上のソース信号線18は共通電位に設定される。したがって、図217と同様に短絡チップ14cの電位を電圧測定手段1701で測定することにより、V0電圧を測定できる。
FIG. 218 shows a method of obtaining a V0 voltage from the potential of the
図220は、ソース信号線18を配線2171で共通にし、アノード配線2101にアノード電圧Vddを印加し、カソード配線2102に電流測定手段2201を接続した構成である。図220では、図216と同様に、配線2171でV0’電圧と印加し、電流測定手段2201で電流I0を測定する。印加する電圧V0’は電圧測定手段1701で測定する。他の構成あるいは方式は、図216または図217と同様である。
FIG. 220 shows a configuration in which the
図221は、RGBごとにV0電圧を取得する方法である。図217と同様に、R用のソース信号線を短絡する配線2171Rを形成している。また、図218で説明したように短絡チップ14cを用いても良い。また、Gに関しても図217と同様に、G用のソース信号線を短絡する配線2171Gを形成している。同様に、Bについても、B用のソース信号線を短絡する配線2171Bを形成している。
FIG. 221 shows a method for acquiring the V0 voltage for each of RGB. Similarly to FIG. 217, a
図221においても、図220と同様に、V0’電圧をソース信号線18に印加し、I0電流が目標電流となるように調整してV0電圧を得る。図220との差異は、V0電圧をRGBごとに得る点である。つまり、R用のソース信号線18を配線2171Rで共通にし、アノード配線2101にアノード電圧Vddを印加し、カソード配線2102に電流測定手段2201を接続する。この時、G用とB用のソース信号線18はオープン状態にする。図221では、図216と同様に、配線2171RでV0’電圧と印加し、電流測定手段2201(図示せず)で電流I0を測定する。印加する電圧V0’は電圧測定手段1701Rで測定する。他の構成あるいは方式は、図216または図217と同様である。以上の動作を行うことにより、R用のプリチャージ電圧V0を得ることができる。
In FIG. 221, as in FIG. 220, the V0 ′ voltage is applied to the
Gに対しても同様である。G用のソース信号線18を配線2171Gで共通にし、アノード配線2101にアノード電圧Vddを印加し、カソード配線2102に電流測定手段2201を接続する。この時、R用とB用のソース信号線18はオープン状態にする。図221では、配線2171GでV0’電圧と印加し、電流測定手段2201(図示せず)で電流I0を測定する。印加する電圧V0’は電圧測定手段1701Gで測定する。以上の動作を行うことにより、G用のプリチャージ電圧V0を得ることができる。
The same applies to G. The
Bの場合は、B用のソース信号線18を配線2171Bで共通にし、アノード配線2101にアノード電圧Vddを印加し、カソード配線2102に電流測定手段2201を接続する。この時、R用とG用のソース信号線18はオープン状態にする。配線2171BでV0’電圧と印加し、電流測定手段2201(図示せず)で電流I0を測定する。印加する電圧V0’は電圧測定手段1701Bで測定する。以上の動作を行うことにより、B用のプリチャージ電圧V0を得ることができる。
In the case of B, the
各階調(プログラム電流)に対するプリチャージ電圧Vの測定は、図221において、電流設定手段2174で実施できる。電流設定手段は、各階調に対応するプログラム電流Iを出力できる。ただし、n本のソース信号線18が配線2171で短絡されている場合は、プログラム電流Iは、I×nである。
The precharge voltage V for each gradation (program current) can be measured by the current setting means 2174 in FIG. The current setting means can output a program current I corresponding to each gradation. However, when n
電流設定手段2174RはR用のプログラム電流を出力するものである。電流設定手段2174GはG用のプログラム電流を出力するものである。電流設定手段2174BはB用のプログラム電流を出力するものである。 The current setting means 2174R outputs an R program current. The current setting means 2174G outputs a G program current. The current setting means 2174B outputs a program current for B.
Rのプリチャージ電圧V0〜V5を得る場合は、電流設定手段2174Rからプリチャージ電圧V0〜V5に対応するプログラム電流×nをRのn本のソース信号線18に印加する。Gのプリチャージ電圧V0〜V5を得る場合は、電流設定手段2174Gからプリチャージ電圧V0〜V5に対応するプログラム電流×nをGのn本のソース信号線18に印加する。Bのプリチャージ電圧V0〜V5を得る場合は、電流設定手段2174Bからプリチャージ電圧V0〜V5に対応するプログラム電流×nをBのn本のソース信号線18に印加する。以上の動作あるいは処理により、RGBごとにプリチャージ電圧V0〜V5を得ることができる。
In order to obtain the R precharge voltages V0 to V5, the program current × n corresponding to the precharge voltages V0 to V5 is applied to the R n
図219は、取得されたV0電圧から補正し、正規のV0電圧を得る方法の説明図である。得られたプリチャージ電圧V0は一定の補正をすることが好ましい。たとえば、より黒表示を実現したいと言う場合である。 FIG. 219 is an explanatory diagram of a method of obtaining a normal V0 voltage by correcting from the acquired V0 voltage. The obtained precharge voltage V0 is preferably corrected to a certain level. For example, this is a case where it is desired to realize a black display.
図219において、プローブ2173などの構成は、図217などが該当する。つまり、図219のプローブ2173が端子2172に接続される。配線2171の電位は電圧測定手段1701で8ビットのデジタルデータに変換される。一方補正する大きさはROM2122に保持されている。ROMデータは、RDaTaとして、外部より書き換えることができる。
In FIG. 219, the configuration of the
ROM2122に保持されたデータも8ビットである。このROMデータと電圧測定手段1701のデータが加算(減算の場合もある)回路1931で加算される。一般的に加算データにより、アノード電圧側にデータはシフトされる。
The data held in the
加算されたデータは9ビットになる。このデータはDA(デジタルーアナログ変換)回路1711でアナログデータに変換され、パネル温度を検出する温度補償回路2191で温度補償されて、ソースドライバ回路(IC)14に印加される。温度補償回路2191を必要とするのは、プリチャージ電圧は電圧駆動であるため、温度依存性があるからである。
The added data becomes 9 bits. This data is converted into analog data by a DA (digital-to-analog conversion)
なお、図219ではV0電圧を補正するとしたが、他のプリチャージ電圧Vにおいても同様の処理を実施すればよいことは言うまでもない。 In FIG. 219, the V0 voltage is corrected, but it goes without saying that the same processing may be performed for other precharge voltages V.
EL表示装置は、液晶表示装置にはないカソード配線、アノード配線が必要である。また、図8に図示するように、ゲートドライバ回路はゲートドライバ回路12a(ゲート信号線17aの駆動用)、ゲートドライバ回路12b(ゲート信号線17bの駆動用)の2つのゲートドライバ回路が必要である。したがって、EL表示装置は、配線数が多く結線が複雑である。そのため、配線の引き回しのためにパネルの額縁が大きくなる。信号線をパネルに入力するためのフレキ基板のサイズが大きくなり高コスト化に直結する。
The EL display device requires a cathode wiring and an anode wiring which are not found in the liquid crystal display device. Further, as shown in FIG. 8, the gate driver circuit requires two gate driver circuits: a
図65はこの課題を解決する構成の説明図である。なお、説明を容易にするため、図65などでは、ゲートドライバ回路12の制御信号線はST(スタートパルスを印加あるいは伝送する信号線)、CLK(クロック(シフト)パルスを印加あるいは伝送する信号線)、ENBL(イネーブルパルスを印加あるいは伝送する信号線)しか図示していない。実際には、UD(アップダウン方向の信号を印加あるいは伝送する信号線)、Vgh電圧あるいはVgl電圧を伝送あるいは供給する信号線などがあることは言うまでもない。
FIG. 65 is an explanatory diagram of a configuration for solving this problem. For ease of explanation, in FIG. 65 and the like, the control signal line of the
なお、説明を容易にするため、ST(スタートパルスを印加あるいは伝送する信号線)、CLK(クロック(シフト)パルスを印加あるいは伝送する信号線)、ENBL(イネーブルパルスを印加あるいは伝送する信号線)、UD(アップダウン方向の信号を印加あるいは伝送する信号線)などの制御信号を伝送などする信号線を制御信号線と呼び、Vgh電圧あるいはVgl電圧を伝送あるいは供給する信号線などを電圧信号線と呼ぶ。 For ease of explanation, ST (signal line for applying or transmitting a start pulse), CLK (signal line for applying or transmitting a clock (shift) pulse), ENBL (signal line for applying or transmitting an enable pulse) , A signal line for transmitting a control signal such as UD (signal line for applying or transmitting a signal in an up / down direction) is called a control signal line, and a signal line for transmitting or supplying a Vgh voltage or a Vgl voltage is a voltage signal line. Call it.
ソースドライバIC14は、シリコンチップで形成または構成され、アレイ基板30にCOG(チップオンガラス)技術で実装されている。一方、ゲートドライバ回路12は、低温ポリシリコン、高温ポリシリコンあるいはCGSなどのポリシリコン技術でアレイ基板30に直接に形成されている。
The
制御信号線(もしくは電力信号線も)は、ソースドライバIC14の裏面あるいはソースドライバIC14の配線パターンを介してゲートドライバ回路12などに接続される。以上のように制御信号線、電力信号線はソースドライバIC14を介して供給することにより前記信号線などを接続するフレキ基板の幅をソースドライバIC14のチップ幅程度にすることができる。したがって、低コスト化が可能である。
The control signal line (or power signal line) is connected to the
図65の構成を実現するために、本発明のソースドライバIC14は図64のように構成(形成)している。図64は、本発明のソースドライバIC14を裏面からみた図である。チップ14の両端に配線645などが形成されている。図64にあって、配線は通常のアルミ配線であり、IC製造工程で形成させる。しかし、配線645などの形成方法はこれに限定するものではなく、IC14完成後、スクリーン印刷技術などで形成してもよい。なお、配線645などはチップ14の一方のみに形成してもよいことは言うまでもない。
In order to realize the configuration of FIG. 65, the
IC14は制御信号線などの入力端子643と、ソース信号線18と接続する端子644が形成されている。チップ14の端に制御信号線を接続する端子641aが形成または配置される。また、端子641aには配線645が接続され、配線645の他端は端子641bに接続されている。したがって、G1aの範囲に接続された制御信号線はチップの側辺の端子641bと接続されている。また、端子642aに接続された電力信号線は配線645を介して端子642bに接続される。端子642はアノードあるいはカソード配線が接続されることを想定している。したがって、電力信号線はICチップをブリッジし、IC14の出力側(ソース信号線18との接続側)に出力される。
The
このようにIC14上において、配線645でブリッジするのは、アノード配線1815などがIC14の遮光膜として、IC14の裏面に形成されていることが多いからである。アノード配線1815を遮光膜としてIC裏面に形成することにより、ICがホトコンダクタ現象により以上動作することがない。配線645で制御信号線あるいは電力信号線を接続することにより、アレイ基板30上で配線を交差する必要がなく、交差部での短絡などが減少し、製造歩留まりを向上させることができる。
The reason why the
なお、図64の実施例では、ICチップ14の裏面(実装時にアレイ基板30と対面する面)に配線645などを形成するとしたがこれに限定するものではない。配線645などをICチップ14に表面に形成または配置してもよい。また、ICチップ14とアレイ基板30との隙間に、配線645などを形成したフレキを配置してもよいことは言うまでもない。
In the embodiment of FIG. 64, the
また、以上の実施例ではソースドライバIC14に配線645などを形成し、信号線をブリッジするとした。しかし、本発明はこれに限定するものではなく、ゲートドライバ回路12をシリコンチップ(ゲートドライバIC12)などで形成し、ゲートドライバIC12の裏面などに配線645などを形成してもよいことは言うまでもない。
In the above embodiments, the
また、配線645上には無機材料あるいは有機材料からなる薄膜(厚膜)を形成することが好ましい。薄膜(厚膜)の厚みは少なくとも0.1μm以上必要である。しかし、3μm以下にすることが好ましい。薄膜(厚膜)の形成により配線645が保護され、腐食などの課題が発生しなくなる。薄膜(厚膜)の比誘電率は、3.5以上6.0以下のものを使用することが好ましい。
A thin film (thick film) made of an inorganic material or an organic material is preferably formed over the
図65は本発明のソースドライバIC14をアレイ基板30に実装した状態である。電力信号線(実施例ではアノード配線)は配線645を介して端子642bに出力され、表示領域64の画素16部に分岐される。カソード配線のICチップの右端の端子642bから出力されカソード接続点でカソード電極36と接続される。制御信号線もIC14の配線645を介して端子641bから出力されゲートドライバ回路12に入力される。
FIG. 65 shows a state in which the
図66はIC14をアレイ基板30に実装した場合の断面図である。ICチップ14の裏面には配線645が形成され、端子642aと端子642b間を接続している。端子642には金バンプ664が形成されている。金バンプ664はアレイ基板30の端子662とIC14の端子642とを接続している。したがって、信号線661に印加された信号はIC14の配線645を介して信号線622と電気的に接続されるため、アノード配線663などの導体線がアレイ基板30上に形成されていても交差することがない。
66 is a cross-sectional view of the
図64に図示するように、ソースドライバ回路(IC)14からゲートドライバ回路(IC)12に引き渡される配線622が交差することがないように、出力端子位置を設定する。以上のように構成することにより、ICチップ14の裏面部を有効に利用することができ、また、パネルを狭額縁化することができる。
As shown in FIG. 64, the output terminal position is set so that the
以上のように、IC14の配線645を介して電力信号線あるいは制御信号線をブリッジすることのより、基板30に形成された配線と交差することがなくなるという効果が発揮される。他の大きな効果として、図67に図示するように、信号線などをパネルに印加するフレキシブル基板671の大きさを小さくできるという効果も発揮される。一般的にフレキシブル基板671は高価であるのでサイズが小さいほどコストメリットは大きい。
As described above, by bridging the power signal line or the control signal line via the
図67に図示するように、IC14への入力信号線にはフレキシブル基板671からストレートに信号などが入力される。IC14の配線645がなければ制御信号線は基板30の入力面でIC14を避けて折り曲げる必要がある。折り曲げればパネルの額縁が大きくなる。本発明のようにICチップ14の配線645を介して接続することにより、額縁を小さくすることができる。
As shown in FIG. 67, a signal or the like is input straight from the
図64などで説明した実施例は、端子641aと端子641b間などを配線645などで結線した実施例である。つまり、端子641aから入力された信号はそのまま端子641bに出力される。しかし、本発明はこれに限定するものではない。たとえば、入力された信号を分岐したり、遅延したり、変化させる回路あるいは配線を端子641間に形成または配置してもよいことは言うまでもない。
The embodiment described in FIG. 64 and the like is an embodiment in which the
図68は一例として端子641aと端子641b間に変換回路681を形成または配置した構成である。図68の実施例における変換回路681は反転出力発生回路である。反転出力発生回路681は入力された信号の反転信号を発生させる。たとえば、ST信号であれば、ネガティブのST信号を発生させる。このネガティブのST信号をNSTと記載する。より具体的には、STが1フレームの期間の1Hの期間、3Vとなり、他の期間は0Vであれば、NST信号は1フレームの期間の1Hの期間、0Vとなり、他の期間は3Vとなる。以上の事項は、CLK、ENBL信号にも適用される。
FIG. 68 shows a configuration in which a
つまり、図68では端子641aに入力された信号は、反転出力回路681でポジティブ信号とネガティブ信号に変換されて端子681bから出力される。したがって、ソースドライバIC14には入力信号を少なくできる。
That is, in FIG. 68, the signal input to the terminal 641a is converted into a positive signal and a negative signal by the inverting
図68は反転出力を発生する回路であったが、本発明はこれに限定するものではない。図69はフリップフロップ回路(FF回路)からなる遅延回路691をソースドライバIC14内に形成してものである。
Although FIG. 68 shows a circuit that generates an inverted output, the present invention is not limited to this. In FIG. 69, a
図69では一例として、FF回路691は端子641aと端子641b間に配置されている。FF回路691によりST信号などは遅延される。ゲートドライバ回路12の制御信号(ST、CLKなど)は、ソースドライバ回路(IC)14のラッチ回路381などと同期をとり、ソース信号線18に印加するプログラム電流のタイミングと、ゲート信号線17aにオン電圧を印加するタイミングとを調整する必要がある。このタイミング調整をFF回路691などで行う。以上のように構成することによりコントローラ回路(IC)722から出力する制御信号のタイミング調整が容易になる。
In FIG. 69, as an example, the
以上の実施例のほかに、図70に図示するように、HD(水平走査信号)、VD(垂直走査信号)から制御信号(ST、CLK、ENBLなど)を発生させてもよい。つまり、ソースドライバ回路(IC)14内に信号発生回路701を形成または配置する。HD(水平走査信号)、VD(垂直走査信号)などから信号発生回路701で制御信号(ST、CLK、ENBLなど)を発生する。以上のように構成することにより、さらにソースドライバIC14への信号線本数を削減することができる。
In addition to the above embodiment, as shown in FIG. 70, control signals (ST, CLK, ENBL, etc.) may be generated from HD (horizontal scanning signal) and VD (vertical scanning signal). That is, the
映像信号などを差動信号にしてソースドライバ回路(IC)14に供給することにより信号線数を削減することができる。また、ノイズにも強くすることができる。同様に図71に図示するようにゲート信号(ゲートドライバ回路12の制御信号(ST、ENBLなど))も差動信号として、ソースドライバIC14に印加してもよい。差動信号は差動−パラレル信号変換回路621でパラレル信号に変換される。
By supplying a video signal or the like as a differential signal to the source driver circuit (IC) 14, the number of signal lines can be reduced. Moreover, it can also be strong against noise. Similarly, as shown in FIG. 71, a gate signal (control signal (ST, ENBL, etc.) of the gate driver circuit 12) may be applied to the
図71の実施例では、電力信号としてのアノード電圧、カソード電圧は端子642aに入力され、ゲートドライバ回路12を制御するゲート信号(差動)は端子641aに入力される。映像信号(差動)および制御信号(差動)は端子643に入力される。なお、ゲート信号、映像信号および制御信号は、ツイストペアーの差動信号としてもよいことは言うまでもない。また、ゲート信号などは細線同軸ケーブルで伝送してもよい。
In the embodiment of FIG. 71, the anode voltage and cathode voltage as power signals are input to the terminal 642a, and the gate signal (differential) for controlling the
以上の実施例は他の端子(643、644、642など)についても適用できることは言うまでもない。 It goes without saying that the above embodiment can be applied to other terminals (643, 644, 642, etc.).
図71などに差動信号として印加することにより信号線数の削減できる。図64、図66などのようにIC14に配線645を形成することにより信号線などが交差することをなくすことができる。以上の構成は、アレイ基板30にポリシリコン技術によりゲートドライバ回路12などを形成し、ソースドライバIC14をシリコンチップなどで形成してアレイ基板30にCOG技術を用いて実装することにより発揮できる効果である。
The number of signal lines can be reduced by applying a differential signal to FIG. By forming the
以上の実施例は、1つのIC14をパネルに用いた実施例であった。しかし、本発明はこれに限定するものではない。たとえば、図76に図示するように、また、2つ(複数)のICチップ14をアレイ基板30に実装し、表示パネル1334を構成してもよい。IC14の両方の端には、電力信号線または制御信号線もしくは両方の信号線が出力されるように形成あるいは配置され、IC14の両方の端には、差動−パラレル信号変換回路621が形成あるいは配置されている。
The above embodiment is an embodiment in which one
どちらの差動−パラレル信号変換回路621が動作させるかは、セレクタ信号GSELに印加するロジック信号(電圧レベル)で切り換えられる。図76では、ICチップ14aは差動−パラレル信号変換回路621a1が動作し、差動−パラレル信号変換回路621a1からゲートドライバ回路12aの制御信号などが出力される。また、ICチップ14bは差動−パラレル信号変換回路621b2が動作し、差動−パラレル信号変換回路621b2からゲートドライバ回路12bの制御信号などが出力される。
Which differential-parallel
図76において、ソースドライバ回路(IC)14aは、選択信号GSELによりゲートドライバ12aの制御信号を出力するが、ゲートドライバ12bの制御信号に出力は停止(出力はハイインピーダンス状態、図78なども参照のこと)する。ソースドライバ回路(IC)14bは、選択信号GSELによりゲートドライバ12bの制御信号を出力するが、ゲートドライバ12aの制御信号に出力は停止(出力はハイインピーダンス状態)する。つまり、ソースドライバ回路(IC)14は制御信号あるいはロジック信号またはコマンド入力により、ゲートドライバ12a、12bへの信号を出力するか否かを設定あるいは調整もしくは制御することができる。ただし、3つ以上のICチップ14をアレイ基板30に実装した場合は、ゲートドライバ回路12を制御しないソースドライバ回路(IC)14が発生する。また、ゲートドライバ回路12が1つしかない場合は、2個のソースドライバ回路(IC)14の場合であっても、ゲートドライバ回路12を制御しないソースドライバ回路(IC)14が発生する。これらも本発明の範疇である。つまり、ゲートドライバ回路12を制御するあるいは制御しないことをきりかえられることに本発明の技術的思想がある。
In FIG. 76, the source driver circuit (IC) 14a outputs the control signal of the
なお、ソースドライバ回路(IC)14内にコントローラ722機能あるいは一部の機能を組みこんでもよい。また、図77のように、ソースドライバ回路(IC)14内にカスケード接続をするか否かを選択する機能を組み込んでもよい。
Note that the
差動信号は図73に図示するように、本体回路のA信号(判別信号)のHとLに同期して出力される。A信号がLの時は、プログラム電圧(VR、VG、VB)が出力され、A信号がHの時は、プログラム電流(IR、IG、IB)が出力される。 As shown in FIG. 73, the differential signal is output in synchronization with H and L of the A signal (discrimination signal) of the main circuit. When the A signal is L, the program voltage (VR, VG, VB) is output, and when the A signal is H, the program current (IR, IG, IB) is output.
また、映像信号としてのプログラム電流(IR、IG、IB)およびプログラム電圧(VR、VG、VB)と、データ信号DM、DSが伝送される。つまり、差動信号は、R映像信号、G映像信号、B映像信号、Dデータ信号の4相が多重される(VR、IR、VG、IG、VB、IB、DM、DS、VR、IR、・・・・・・)。なお、映像のブランキング期間は、DMとDS信号が連続して伝送される。 In addition, program currents (IR, IG, IB) and program voltages (VR, VG, VB) as data signals and data signals DM, DS are transmitted. That is, the differential signal is multiplexed in four phases of R video signal, G video signal, B video signal, and D data signal (VR, IR, VG, IG, VB, IB, DM, DS, VR, IR,・ ・ ・ ・ ・ ・). Note that during the video blanking period, DM and DS signals are continuously transmitted.
なお、プリチャージ時間は、TTLあるいはCMOSのロジックの波形信号などで、コントローラ回路(IC)722などからソースドライバ回路(IC)14に印加してもよいことは言うまでもない。例えば、ロジックの波形信号のHレベルの期間に、プリチャージ電圧(プリチャージ電流)がソース信号線18に印加され、ロジックの波形信号のLレベルの期間は、プリチャージ電圧(プリチャージ電流)がソース信号線18に出力されないように制御あるいは構成される。また、プリチャージ時間は点灯率により制御(可変)してもよいことは言うまでもない。点灯率が低い時は、低階調の画素が多いことを意味している。したがって、プリチャージ時間を長くする。逆に点灯率が高い時は、高階調の画素が多いことを意味している。この場合は、プログラム電流の書き込み不足は発生しないか、もしくは目立たない(認識されない)。したがって、プリチャージ時間は短くてもよい。
It goes without saying that the precharge time may be applied from the controller circuit (IC) 722 or the like to the source driver circuit (IC) 14 by a TTL or CMOS logic waveform signal or the like. For example, the precharge voltage (precharge current) is applied to the
図74は、スタート(ST)信号との関係を記載したものである。CLK、ST、映像信号のRGBもしくは(RGBD)も0V(GND)を中心にDiff電圧の振幅で送出(伝送)される。なお、振幅としてのDiff電圧は終端抵抗などで設定あるいは可変もしくは調整される。 FIG. 74 describes the relationship with the start (ST) signal. CLK, ST, and RGB or (RGBD) of the video signal are also transmitted (transmitted) with the amplitude of the Diff voltage centered on 0 V (GND). Note that the Diff voltage as the amplitude is set, variable, or adjusted by a terminating resistor or the like.
図74に図示するように、映像信号としてのRGBと同期をとるCLKは同一の周波数になるようにしている。つまり、CLKの立ち上がりと立下りでDATA内容を識別する。このようなDATAとCLKの関係を保つことにより周波数を定常的にし、不要輻射を低減している。一方、St信号は、CLKの2倍の幅を持ち、CLKの立ち上がりまたは立下りで検出する。CLKはPLL回路721で位相制御される。以上のように差動信号は送出され、送受信が行われる。
As shown in FIG. 74, CLK that synchronizes with RGB as a video signal has the same frequency. That is, the DATA contents are identified by the rising edge and falling edge of CLK. By maintaining such a relationship between DATA and CLK, the frequency is made steady and unnecessary radiation is reduced. On the other hand, the St signal has twice the width of CLK and is detected at the rising or falling edge of CLK. The phase of CLK is controlled by the
図74は、一例としてたとえば、RGBDを1対の差動信号として伝送する構成であったが、本発明はこれに限定するものではなく、図72に図示するように、赤の映像データ(RDATA)を1対の差動信号とし、緑の映像データ(GDATA)を1対の差動信号とし、青の映像データ(BDATA)を1対の差動信号としてもよい。各RGBの差動信号には、プリチャージビットを付加する。つまり、赤のRDATAは赤の該当データをプリチャージするか否かのビットPrRビットを付加(RDATA8ビット+PrR1ビット)する。緑のGDATAは赤の該当データをプリチャージするか否かのビットPrGビットを付加(GDATA8ビット+PrG1ビット)する。青のBDATAは青の該当データをプリチャージするか否かのビットPrBビットを付加(BDATA8ビット+PrB1ビット)する。
FIG. 74 shows an example where RGBD is transmitted as a pair of differential signals, but the present invention is not limited to this. As shown in FIG. 72, red video data (RDATA) is used. ) May be a pair of differential signals, green video data (GDATA) may be a pair of differential signals, and blue video data (BDATA) may be a pair of differential signals. A precharge bit is added to each RGB differential signal. In other words, the red RDATA adds a PrR bit (
本発明では、図79に図示するように、一例としてコントローラ回路(IC)722から差動信号を出力し、ソースドライバ回路(IC)14で受信するとして説明する。コントローラ回路(IC)722に定電流回路Iconが構成され、トランジスタM1、M2が制御されることにより、TxV+、TxV−信号が端子643cから出力される。端子643cから出力された信号は、フレキ基板の配線、プリント基板の配線、ケーブル線、同軸配線などで伝達され、ソースドライバ回路(IC)14の入力端子643aに印加される。
In the present invention, as illustrated in FIG. 79, a differential signal is output from the controller circuit (IC) 722 and received by the source driver circuit (IC) 14 as an example. A constant current circuit Icon is formed in the controller circuit (IC) 722, and the transistors M1 and M2 are controlled, whereby TxV + and TxV− signals are output from the terminal 643c. The signal output from the terminal 643c is transmitted through the wiring of the flexible board, the wiring of the printed board, the cable line, the coaxial wiring, and the like, and is applied to the
端子643aに印加された信号は、差動信号(RxV+、RxV−)としてコンパレータ791に印加され、論理信号TDATAに復元される。抵抗RT1、RT2はソースドライバ回路(IC)14の外づけ抵抗である。Icon電流の経路を終端する。
The signal applied to the terminal 643a is applied to the
抵抗RT1、RT2はソースドライバ回路(IC)14に内蔵させてもよい。また、ソースドライバ回路(IC)14は、ポリシリコン技術(低温ポリシリコン技術、高温ポリシリコン技術、CGS技術)などで基板30に直接形成したものでもよいことは言うまでもない。
The resistors RT1 and RT2 may be built in the source driver circuit (IC) 14. It goes without saying that the source driver circuit (IC) 14 may be formed directly on the
抵抗RT1などの値は、伝送路のインピーダンスなどに適合させて選択する。本発明の構成では、抵抗RTの値は、100Ω以上300Ω以下に構成している。 The value of the resistor RT1 or the like is selected according to the impedance of the transmission line. In the configuration of the present invention, the value of the resistance RT is configured to be 100Ω or more and 300Ω or less.
ソースドライバ回路(IC)14に内蔵されたスイッチ(ST1、ST2)はアナログスイッチなどが例示される。スイッチSTがオン状態にするかオフ状態にするかは、ソースドライバ回路(IC)14の切り換え入力端子(図示せず)に印加するロジックレベルにより操作する。 The switches (ST1, ST2) built in the source driver circuit (IC) 14 are exemplified by analog switches. Whether the switch ST is turned on or off is controlled by a logic level applied to a switching input terminal (not shown) of the source driver circuit (IC) 14.
スイッチSTは、スイッチに限定するものではない。ICプロセス工程で、表示パネルに入力される信号仕様に応じて、アルミ配線で選択して短絡するものであってもよい。図80で説明する差動入力構成か、図81で説明するCMOSレベル入力構成かは、表示パネルに印加する信号仕様であらかじめ決定されるからである。つまり、スイッチSTを用いてCMOSレベル信号か、差動信号かを適時切り換える必要がある構成は稀であるからである。 The switch ST is not limited to a switch. In the IC process, it may be selected and short-circuited by aluminum wiring according to the signal specification input to the display panel. This is because the differential input configuration described with reference to FIG. 80 or the CMOS level input configuration described with reference to FIG. 81 is determined in advance according to the signal specifications applied to the display panel. That is, it is rare that the switch ST needs to switch between the CMOS level signal and the differential signal in a timely manner.
もちろん、図80に図示するように、スイッチSTを設けず、コンパレータ791の入力端子あるいは、コントローラ回路(IC)722の出力端子の経路に終端抵抗RTを接続してもよいことは言うまでもない。終端抵抗RTは、ソースドライバ回路(IC)14が複数であっても1つの配線に1つの終端抵抗RTを配置あるいは設置もしくは構成すればよい。終端抵抗RTはボリウムで構成して、抵抗値を可変あるいは変更できるように構成してもよい。また、抵抗RTをトリミングすることにより抵抗値を目標値に調整してもよい。
Of course, as shown in FIG. 80, it goes without saying that the terminal ST may be connected to the path of the input terminal of the
図79の構成では、スイッチST(ST1、ST2)がオン(閉じる)することにより、ソースドライバ回路(IC)14への入力は差動信号入力となる。スイッチSTがオフ(開く)と、CMOSあるいはTTLロジック信号入力となる。CMOSレベルあるいはTTLレベル入力とする場合は、図81に図示するようにコンパレータ791の−端子にロジックレベルを判定する一定のDC電圧を印加し、+端子にロジック信号を印加する。+端子に印加された信号レベルが−端子に印加されたDC電圧以上の時、Hレベルロジックと判断され、+端子に印加された信号レベルが−端子に印加されたDC電圧以下の時、Lレベルロジックと判断される。ただし、ロジックの判断はヒステリシス特性をもつようにコンパレータ791を構成することが好ましい。なお、本発明では説明を容易にするため、CMOSレベルの信号であるとして説明をする。
In the configuration of FIG. 79, when the switches ST (ST1, ST2) are turned on (closed), the input to the source driver circuit (IC) 14 becomes a differential signal input. When the switch ST is turned off (opened), it becomes a CMOS or TTL logic signal input. In the case of CMOS level or TTL level input, as shown in FIG. 81, a constant DC voltage for determining the logic level is applied to the negative terminal of the
図79の構成では、コントローラ回路(IC)722からの出力信号は1つのソースドライバ回路(IC)14に印加されるように図示した。しかし、実用上は、図80、図81などに図示するように、コントローラ回路(IC)722からの出力信号は複数のソースドライバ回路(IC)14に印加される。 In the configuration of FIG. 79, the output signal from the controller circuit (IC) 722 is shown to be applied to one source driver circuit (IC) 14. However, in practice, the output signal from the controller circuit (IC) 722 is applied to a plurality of source driver circuits (IC) 14 as shown in FIGS.
図80は、差動信号入力の場合である。コントローラ回路(IC)722からの出力配線(一例として、差動信号D0+/D0−、D1+/D1−〜D7+/D7−の8ビットとしている。)には、終端抵抗RTが配置されている。コントローラ回路(IC)722は、複数のソースドライバ回路(IC)14を駆動する。ソースドライバ回路(IC)14内のコンパレータ791は各ビットの差動信号から各ビットのロジック信号(TDATA)に変換する。TDATAは駆動(処理)回路811に入力される。駆動回路811で処理あるいは制御された信号は、出力端子93から出力され、表示パネルのソース信号線18に印加される。
FIG. 80 shows the case of differential signal input. A termination resistor RT is disposed on the output wiring from the controller circuit (IC) 722 (for example, 8 bits of differential signals D0 + / D0−, D1 + / D1−D7 + / D7−). The controller circuit (IC) 722 drives a plurality of source driver circuits (IC) 14. A
図81はCMOSレベル信号(ロジック信号)の場合である。コンパレータ791の−端子(+端子でもよい)には、直流電圧(DC電圧)V0が印加されている。ロジック信号D0〜D7の信号レベルがV0電圧以上の時、Hレベルと判断される。ロジック信号D0〜D7の信号レベルがV0電圧以下の時、Lレベルとして判断される。したがって、図81の構成ではコンパレータ791は、バッファとして機能する。
FIG. 81 shows a case of a CMOS level signal (logic signal). A DC voltage (DC voltage)
以上の図79、図80の構成のソースドライバ回路(IC)14は、図82に図示するように差動インターフェース(差動IF)621aとCMOS(TTL)インターフェース(CMOS IF)621bの両方を具備している。したがって、使用状態に応じて、IF仕様を選択することができる。図82(a)は、コントローラ回路(IC)722はCMOSレベルの信号を出力する。ソースドライバ回路(IC)14は、図81の構成であるCMOS−IFを使用している。 79 and 80, the source driver circuit (IC) 14 includes both a differential interface (differential IF) 621a and a CMOS (TTL) interface (CMOS IF) 621b as shown in FIG. is doing. Therefore, the IF specification can be selected according to the use state. In FIG. 82A, the controller circuit (IC) 722 outputs a CMOS level signal. The source driver circuit (IC) 14 uses a CMOS-IF having the configuration shown in FIG.
図82(b)でも、コントローラ回路(IC)722は、CMOSレベルの信号を出力する。図82(b)の構成では、モード変換回路(IC)821を具備している。モード変換回路(IC)821は、CMOS信号を差動信号に変換する機能を有する。コントローラ回路(IC)722はCMOS−IF621bよりCMOS信号を出力し、モード変換回路821はCMOS−IF621bで受信した信号を、差動信号に変換して差動IF621aから出力する。差動IF621aから出力した差動信号は、ソースドライバ回路(IC)14の差動IF621aに入力される。
Also in FIG. 82B, the controller circuit (IC) 722 outputs a CMOS level signal. In the configuration of FIG. 82B, a mode conversion circuit (IC) 821 is provided. The mode conversion circuit (IC) 821 has a function of converting a CMOS signal into a differential signal. The controller circuit (IC) 722 outputs a CMOS signal from the CMOS-
差動IFとは、LVDS、mini−LVDS、RSDS、CMDSなどすべての差動信号伝送の方式が該当する。 The differential IF corresponds to all differential signal transmission methods such as LVDS, mini-LVDS, RSDS, and CMDS.
図75に図示するように、ソースドライバ回路(IC)14からゲートドライバ回路(IC)12に引き渡される配線622が交差することがないように、出力端子位置を設定する。
As shown in FIG. 75, the output terminal position is set so that the
以上のように、ソースドライバ回路(IC)14は、図80の回路構成を具備することにより、差動信号とCMOS(TTL)レベル信号の両方を受信することができる。 As described above, the source driver circuit (IC) 14 can receive both the differential signal and the CMOS (TTL) level signal by providing the circuit configuration of FIG.
図75は、1つのソースドライバ回路(IC)14を用いる構成である。図76は、複数のソースドライバ回路(IC)14を用いる構成である。 FIG. 75 shows a configuration using one source driver circuit (IC) 14. FIG. 76 shows a configuration using a plurality of source driver circuits (ICs) 14.
図75、図76ではICチップ14の両端に差動−パラレル信号変換回路621を配置するように図示したが、これに限定するものではない。差動−パラレル信号変換回路621は1つで、配線701で制御信号線などをチップ14の両端に分岐できるように構成してもよい。重要なのは、ICチップ14の両端に電力信号線または制御信号線が出力できることであり、また、図76のようにアレイ基板30に複数のICチップ14を実装した場合、ICチップ14の両端の電力信号線または制御信号線の出力が出力されるか否かを切り換えることができることである(もしくは両方から信号などが出力されていても画像表示に影響がないようにすることができることである)。切り換えはGESL信号によって行う。
75 and 76 show that the differential-parallel
カスケード配線771はアレイ基板71上で形成することに限定するものではない。たとえば、図77に図示するように、フレキ基板671あるいはプリント基板でカスケード配線パターン771を形成し、フレキ基板671などを介してカスケード接続を行っても良い。
The
図78に図示するように、Gcntl信号でソースドライバ回路(IC)14ごとにゲートドライバ12への出力信号622を制御してもよい。図78において、ソースドライバ回路(IC)14aのGcntl1a信号をHレベルにすることにより、ソースドライバ回路(IC)14aの出力端子641b1よりゲートドライバ回路12aへの制御信号が出力される。
As shown in FIG. 78, the
ソースドライバ回路(IC)14aのGcntl1a信号をLレベルにすることにより、ソースドライバ回路(IC)14aの出力端子641b1はハイインピーダンスとなる。また、ソースドライバ回路(IC)14aのGcntl1b信号をLレベルにすることにより、ソースドライバ回路(IC)14aの出力端子641b2はハイインピーダンス状態となる。図78では、ソースドライバ回路(IC)14aの出力端子641b2には出力する信号はないため、Gcntl1b信号はLレベルに固定される。 By setting the Gcntl1a signal of the source driver circuit (IC) 14a to L level, the output terminal 641b1 of the source driver circuit (IC) 14a becomes high impedance. Further, by setting the Gcntl1b signal of the source driver circuit (IC) 14a to the L level, the output terminal 641b2 of the source driver circuit (IC) 14a becomes a high impedance state. In FIG. 78, since there is no signal to be output to the output terminal 641b2 of the source driver circuit (IC) 14a, the Gcntl1b signal is fixed at the L level.
ソースドライバ回路(IC)14bは、ソースドライバ回路(IC)14bのGcntl2b信号をHレベルにすることにより、ソースドライバ回路(IC)14bの出力端子641b2よりゲートドライバ回路12bへの制御信号が出力される。なお、ソースドライバ回路(IC)14bのGcntl2a信号をLレベルにすることにより、ソースドライバ回路(IC)14bの出力端子641b1はハイインピーダンスとなる。図78では、ソースドライバ回路(IC)14bの出力端子641b1には出力する信号はないため、Gcntl2a信号はLレベルに固定される。
The source driver circuit (IC) 14b outputs a control signal to the
以上の実施例は、1つの表示パネルに2個のソースドライバ回路(IC)14を使用する構成である。しかし、本発明はこれに限定するものではない。使用するソースドライバ回路(IC)14は3個以上であってもよい。3個以上の場合は、少なくも1つのソースドライバ回路(IC)14の2箇所の出力端子641bはハイインピーダンス状態となる。ハイインピーダンス状態は、GSEL信号、Gcntl信号を操作することにより実現できることは言うまでもない。
In the above embodiment, two source driver circuits (IC) 14 are used in one display panel. However, the present invention is not limited to this. Three or more source driver circuits (IC) 14 may be used. In the case of three or more, at least two
したがって、本発明のソースドライバIC14は、アレイ30に1個実装する場合でも、複数実装する場合でも同一のソースドライバIC14を用いることができる。また、1個用いた場合で、ゲートドライバ回路12が画面64の一方の端に形成または配置されている場合でも適用することができる。
Accordingly, the same
場合によっては入力方向であってもよい。たとえば、ゲートドライバ回路12からのスタートパルス(ST)の出力パルスが端子2821bに入力され、端子2821aから出力されるように構成あるいは形成してもよい。この出力パルスはコントロールIC722に入力される。この出力パルスによりコントロールIC722は、ゲートドライバ回路12の動作を監視あるいは正常性を判断できる。
In some cases, it may be in the input direction. For example, the output pulse of the start pulse (ST) from the
本発明は、ソースドライバIC14をシリコンなどで形成し、COG技術などを用いて基板30に実装するとしたが、これに限定するものではない。TABあるいはCOF技術を用いて実装してもよい。また、ソースドライバICの回路14はポリシリコン技術を用いてアレイ基板30に直接形成してもよい。特に図76などの構成に有効である。また、ICチップ14はアレイ基板30(画素電極などが形成された基板)に実装するとしたが、これに限定するものではなく、対向基板側に形成し、アレイ基板30などに形成されたソース信号線18などと接続してもよい。以上の事項は、本発明の他の実施例においても適用できることは言うまでもない。
In the present invention, the
電流駆動方式では、低階調領域においてプログラム電流が小さくなり、書き込み不足が発生することが課題である。この課題の対策のために本発明では、プリチャージ駆動、電圧+電流駆動、基準電流比制御などを実施する。 In the current driving method, the problem is that the program current becomes small in the low gradation region, resulting in insufficient writing. In order to counter this problem, the present invention implements precharge driving, voltage + current driving, reference current ratio control, and the like.
電流駆動で書き込み不足が発生する原因は、図83に図示するようにソース信号線18の寄生容量Csによる影響が大きい。寄生容量Csはゲート信号線17とソース信号線18との交差部などで発生する。
The cause of insufficient writing in current driving is greatly influenced by the parasitic capacitance Cs of the
以下の説明は説明を容易にするために、画素16の駆動用トランジスタ11aがPチャンネルトランジスタで、かつ吸い込み電流(ソースドライバ回路(IC)14に吸い込む電流)で電流プログラムを実施する場合であるとして説明をする。画素16の駆動用トランジスタ11aがNチャンネルトランジスタの場合あるいは駆動用トランジスタ11aを吐き出し電流(ソースドライバIC14から吐き出す電流)で電流プログラムを実施する場合は逆の関係にする。逆の関係に変更あるいは読み変えることは当業者であれば容易であるので説明を省略する。
In the following description, for ease of explanation, it is assumed that the driving
以下の説明は画素16の駆動用トランジスタ11aがPチャンネルに限定されるものではない。また、画素構成は図1の画素構成を例示して説明をするが、これに限定するものではなく、他の電流駆動の画素構成であればいずれでもよいことも言うまでもない。なお、以上の事項は、以前あるいはこれ以降に記載する本発明に適用されることはいうまでもない。
In the following description, the driving
図83(a)に図示するように、黒表示(低階調表示)から白表示(高階調表示)に変化する時は、ソースドライバ回路(IC)14がシンク電流で駆動することが主体である。ソースドライバ回路(IC)14がプログラム電流Id1(Iw)で寄生容量Csの電荷を吸い込む。電流を吸い込むことにより、寄生容量Csの電荷を放電し、ソース信号線18の電位が低下する。したがって、画素16の駆動用トランジスタ11aのゲート端子電位が低下し、プログラム電流Iwを流すように電流プログラムが行われる。
As shown in FIG. 83A, when changing from black display (low gradation display) to white display (high gradation display), the source driver circuit (IC) 14 is mainly driven by a sink current. is there. The source driver circuit (IC) 14 absorbs the charge of the parasitic capacitance Cs with the program current Id1 (Iw). By sinking the current, the charge of the parasitic capacitance Cs is discharged, and the potential of the
白表示(高階調表示)から黒表示(低階調表示)に変化する時は、画素16の駆動用トランジスタ11aの動作が主体である。ソースドライバ回路(IC)14は黒表示の電流を出力するが、微小であるため実効的に動作しない。駆動用トランジスタ11aが動作し、プログラム電流Id2(Iw)の電位に一致するように寄生容量Csを充電する。寄生容量Csに電荷を充電することにより、ソース信号線18の電位が上昇する。したがって、画素16の駆動用トランジスタ11aのゲート端子電位が上昇し、プログラム電流Iwを流すように電流プログラムが行われる。
When the white display (high gradation display) is changed to the black display (low gradation display), the operation of the driving
しかし、図83(a)の駆動は低階調領域では電流Id1が小さく、また、定電流動作のため、寄生容量Csの電荷の放電に非常に長時間を必要とする。特に白輝度に到達するまでの時間が長いため白ウインドウ表示で上辺の輝度が所定輝度より低い。そのため、視覚的にめだつ。図83(b)は駆動用トランジスタ11aが非線形動作するため、比較的電流Id2が大きい。そのため、Csの受電時間が比較的はやい。また、特に黒輝度に到達するまでの時間が短いため白ウインドウ表示で下辺の輝度が低下しやすく、視覚的にめだたない。
However, in the driving shown in FIG. 83A, the current Id1 is small in the low gradation region, and because of the constant current operation, a very long time is required for discharging the charge of the parasitic capacitance Cs. In particular, since it takes a long time to reach the white luminance, the luminance of the upper side in the white window display is lower than the predetermined luminance. Therefore, it is visually noticeable. In FIG. 83B, the current Id2 is relatively large because the driving
プログラム電流の書き込み不足の課題を解決するために、電圧+電流駆動、突き抜け電圧駆動、duty駆動、プリチャージ駆動を実施する。しかし、この方法だけでは、パネルが大型になれば、図83(a)の黒から白表示の実現が困難になる場合がある。この対策として、本発明では、1Hの前半にソースドライバ回路(IC)14からのプログラム電流を増加させる。なお、後半は正規のプログラム電流Iwを出力する。つまり、所定条件の時は、1Hの最初に所定のプログラム電流よりも大きな電流をソース信号線18に流し、後半に正規のプログラム電流をソース信号線18に流す。以下この実施例について説明をする。
In order to solve the problem of insufficient programming current writing, voltage + current driving, punch-through voltage driving, duty driving, and precharge driving are performed. However, with this method alone, if the panel is large, it may be difficult to realize the black to white display in FIG. As a countermeasure, in the present invention, the program current from the source driver circuit (IC) 14 is increased in the first half of 1H. In the second half, the regular program current Iw is output. That is, under a predetermined condition, a current larger than a predetermined program current is supplied to the
以下に説明する駆動方法(駆動装置あるいは駆動方式)を過電流(プリチャージ電流もしくはディスチャージ電流)駆動と呼ぶ。また、過電流(プリチャージ電流もしくはディスチャージ電流)駆動は本発明の他の駆動方式あるいは駆動装置(電圧+電流駆動、突き抜け電圧駆動、duty駆動、プリチャージ駆動など)と組み合すことができることは言うまでもない。また、図81などの差動信号IFなどの他の実施例と組み合わせることができることも言うまでもない。 The drive method (drive device or drive system) described below is called overcurrent (precharge current or discharge current) drive. In addition, overcurrent (precharge current or discharge current) driving can be combined with other driving methods or driving devices (voltage + current driving, punch-through voltage driving, duty driving, precharge driving, etc.) of the present invention. Needless to say. Needless to say, it can be combined with other embodiments such as the differential signal IF of FIG.
図84は本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式を実施したソースドライバ回路(IC)14の説明図である。基本構成は図22、図23、図24、図26、図27、図28、図28などの構成である。ただし、図示を容易とするため、単位トランジスタ224が1個の電流回路はトランジスタ群841aとし、’1’で図示している。以下同様に、単位トランジスタ224が2個の電流回路はトランジスタ群841bとし、’2’で図示している。また、単位トランジスタ224が4個の電流回路はトランジスタ群841cとし、’4’で図示している。単位トランジスタ224が8個の電流回路はトランジスタ群841dとし、’8’で図示している。また、これらのトランジスタ群841の1出力段が電流出力回路251cである。なお、作図を容易にするため、RGBは各6ビットとしている。
FIG. 84 is an explanatory diagram of the source driver circuit (IC) 14 that implements the overcurrent (precharge current or discharge current) driving system of the present invention. The basic configuration is the configuration shown in FIGS. 22, 23, 24, 26, 27, 28, 28, and the like. However, for ease of illustration, a current circuit having one
図84の構成は、過電流(プリチャージ電流もしくはディスチャージ電流)のプログラム電流を流すトランジスタ群はトランジスタ群841fとしている。つまり、階調データの最上位ビットのスイッチD5をオンオフ制御することにより、過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に流す。過電流(プリチャージ電流もしくはディスチャージ電流)を流すことにより寄生容量Csの電荷を短時間で放電させることができる。
In the configuration of FIG. 84, the
最上位ビットを過電流(プリチャージ電流もしくはディスチャージ電流)制御に使用するのは、以下の理由による。まず、説明を容易にするため、1階調から4階調に変化させるとする。また、階調数は256階調(RGB各8ビット)とする。 The most significant bit is used for overcurrent (precharge current or discharge current) control for the following reason. First, for ease of explanation, it is assumed that the gradation is changed from 1 gradation to 4 gradations. The number of gradations is 256 gradations (8 bits for each RGB).
1階調から白階調に変化させる場合であっても、1階調から中間調以上(128階調以上)に変化させる場合は、プログラム電流の書き込み不足は発生しない。プログラム電流が比較的大きく、寄生容量Csの充放電が比較的早いからである。 Even when the gradation is changed from one gradation to the white gradation, when the gradation is changed from one gradation to a halftone or more (128 gradations or more), the program current is not insufficiently written. This is because the program current is relatively large and the parasitic capacitance Cs is charged and discharged relatively quickly.
しかし、1階調から中間調以下に変化する場合は、プログラム電流が小さく、1H期間に寄生容量Csを十分に充放電させることができない。したがって、1階調から4階調などのように、中間調以下に階調変化させることを改善させる必要がある。この場合に、本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実施する。 However, when the gradation level changes from 1 gradation to halftone or less, the program current is small, and the parasitic capacitance Cs cannot be sufficiently charged / discharged during the 1H period. Therefore, it is necessary to improve the gradation change to a halftone or less, such as 1 gradation to 4 gradations. In this case, the overcurrent (precharge current or discharge current) driving of the present invention is performed.
以上のように変化する階調が中間調以下であるから、プログラム電流の指定に最上位ビットは使用しない。つまり、1階調から変化させる場合、目標の階調は、’011111’以下である(最上位ビットのスイッチD5は絶えずオフ状態である。本発明はたえず、オフ状態の最上位ビットを制御して過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実施する。 Since the gradation changing as described above is equal to or lower than the halftone, the most significant bit is not used to specify the program current. In other words, when changing from one gradation, the target gradation is '011111' or less (the most significant bit switch D5 is constantly in the off state. The present invention constantly controls the most significant bit in the off state. Overcurrent (pre-charge current or discharge current) drive is performed.
最初の階調(変化前の階調)が1であれば、スイッチD0がオンで単位トランジスタ224cが1個動作する。目標の階調が4であれば、スイッチD2が動作し、単位トランジスタ224cが4個動作する。しかし、単位トランジスタ224cが4個では十分に寄生容量Csの電荷を目標値まで放電させることができない。そこで、スイッチD5を閉じトランジスタ群841fを動作させる。なお、D5スイッチの動作は、D2スイッチの動作に加えて実施してもよいし(1Hの前半をD5とD2スイッチをオンさせ、後半はD2スイッチのみをオンさせる)、1Hの前半はスイッチD5のみをオンさせ、後半はスイッチD2のみをオンさせてもよい。
If the first gradation (gradation before change) is 1, the switch D0 is on and one unit transistor 224c operates. If the target gradation is 4, the switch D2 operates and four unit transistors 224c operate. However, if the number of unit transistors 224c is four, the charge of the parasitic capacitance Cs cannot be sufficiently discharged to the target value. Therefore, the switch D5 is closed and the
スイッチD5がオンすれば、単位トランジスタ224cが32個動作する。したがって、D2スイッチのみの動作に比較して32/4=8であるから8倍の速度で寄生容量Csの電荷を放電させることができる。したがって、プログラム電流の書き込み改善が可能である。 When the switch D5 is turned on, 32 unit transistors 224c operate. Therefore, 32/4 = 8 compared to the operation of only the D2 switch, so that the charge of the parasitic capacitance Cs can be discharged at a speed eight times higher. Therefore, the programming current can be improved.
スイッチD5をオンさせるか否かは、RGBの映像データごとにコントローラ回路(IC)722で判断する。コントローラ回路(IC)722からは判断ビットKDATAがソースドライバ回路(IC)14に印加される。KDATAは一例として4ビットである。KDATA=0の時は、過電流(プリチャージ電流もしくはディスチャージ電流)駆動は実施しない。KDATA=1の時はプリチャージ駆動(電圧+電流駆動)を実施する。KDATA=2〜15が過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実施し、KDATAの大きさは、D5ビットをオンさせる時間を示す。 Whether or not the switch D5 is turned on is determined by the controller circuit (IC) 722 for each RGB video data. A judgment bit KDATA is applied from the controller circuit (IC) 722 to the source driver circuit (IC) 14. KDATA is 4 bits as an example. When KDATA = 0, overcurrent (precharge current or discharge current) driving is not performed. When KDATA = 1, precharge driving (voltage + current driving) is performed. When KDATA = 2 to 15 performs overcurrent (precharge current or discharge current) driving, the magnitude of KDATA indicates a time for turning on the D5 bit.
KDATAはラッチ回路331で1H期間保持される。カウンタ回路332はHD(1Hの同期信号)でリセットされ、クロックCLKでカウントされる。カウンタ回路332とラッチ回路331のデータが比較され、カウンタ回路332のカウント値が、ラッチ回路331のデータ値(KDATA)よりも小さいとき、AND回路333は内部配線222bにオン電圧を出力しつづけ、スイッチD5のオン状態が維持される。したがって、トランジスタ群841fの単位トランジスタ224cの電流が内部配線222aおよびソース信号線18に流れる。なお、電流プログラム時はスイッチ222bが閉じ、プリチャージ駆動時は、スイッチ221aが閉じ、スイッチ221bがオープン状態となる。
KDATA is held in the
図91はコントローラIC(回路)722の動作の説明図である。ただし、1画素列(RGBの組)の処理の説明図である。映像データDATA(8ビット×RGB)は内部クロックに同期してラッチ回路351aと351bに2段ラッチされる。したがって、ラッチ回路351bには、1H前の映像データが保持され、ラッチ回路351aには現在の映像データが保持される。
FIG. 91 is an explanatory diagram of the operation of the controller IC (circuit) 722. However, it is explanatory drawing of the process of 1 pixel row (RGB group). Video data DATA (8 bits × RGB) is latched in two stages in
比較回路911は1H前の映像データと現在の映像データを比較し、KDATAの値を導出する。また、映像データDATAはソースドライバ回路(IC)14に転送される。また、コントローラ回路(IC)722はカウンタ332の上限カウント値CNTをソースドライバ回路(IC)14に転送する。
The
KDATAは比較回路911で決定される。決定は、変化前の映像データ(1H前のデータ)と変化後の映像データ(現在のデータ)から決定される。1H前のデータとは、現在のソース信号線18の電位を示す。現在のデータとは、変化させるソース信号線18の目標電位を示す。
KDATA is determined by the
図83に図示して説明したように、プログラム電流の書き込みは、ソース信号線18の電位を考慮して行うことが重要である。書き込み時間tは、T=ACV/I(A:比例定数、C:寄生容量の大きさ、V:変化する電位差、I:プログラム電流)で表すことができる。したがって、変化する電位差Vが大きければ書き込み時間が長くなる。一方、プログラム電流I=Iwが大きくすれば書き込み時間は短くなる。
As shown in FIG. 83, it is important to write the program current in consideration of the potential of the
本発明では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動でIを大きくする。しかし、いずれの場合でもIを大きくすると、目標のソース信号線18電位を越える場合が発生する。したがって、過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実施する場合には、電位差Vを考慮する必要がある。現在のソース信号線18の電位と、次の映像データ(現在の映像データ(次に印加する映像データ=(変化後:図92の縦方向))から決定される目標のソース信号線18電位から、KDATAを求める。
In the present invention, I is increased by overcurrent (precharge current or discharge current) driving. However, in any case, if I is increased, the target
KDATAはD5スイッチをオンさせる時間の場合もあるが、過電流(プリチャージ電流もしくはディスチャージ電流)駆動での電流の大きさでもよい。また、D5スイッチのオン時間(時間が長いほどソース信号線18に印加する過電流(プリチャージ電流もしくはディスチャージ電流)印加時間が長くなり、過電流(プリチャージ電流もしくはディスチャージ電流)の実効値が大きくなる)と、過電流(プリチャージ電流もしくはディスチャージ電流)の大きさ(大きさが大きいほどソース信号線18に印加する過電流(プリチャージ電流もしくはディスチャージ電流)の実効値が大きくなる)の両方を組み合わせてもよい。説明を容易にするため、最初、KDATAはD5スイッチのオン時間であるとして説明をする。
KDATA may be the time to turn on the D5 switch, but it may be the magnitude of current in overcurrent (precharge current or discharge current) driving. Further, the ON time of the D5 switch (the longer the time is, the longer the overcurrent (precharge current or discharge current) application time applied to the
比較回路911は1H前と変化後(図92を参照のこと)の映像データを比較してKDATAの大きさを決定する。KDATAに0以上のデータが設定される場合は以下の条件に合致する場合である。
The
1H前の映像データが低階調領域である場合(0階調以上全階調の1/8以下の領域であることが好ましい。たとえば、64階調の場合は、0階調以上8階調以下である。)で、かつ、変化後の映像データが中間調領域以下である場合(1階調以上全階調の1/2以下の領域であることが好ましい。 When the video data before 1H is in a low gradation region (preferably in the region of 0 gradation or more and 1/8 or less of all gradations. For example, in the case of 64 gradations, 0 gradation or more and 8 gradations. And the video data after the change is less than or equal to the halftone area (preferably an area that is greater than or equal to 1 gradation and less than or equal to 1/2 of all gradations).
たとえば、64階調の場合は、1階調以上32階調以下の領域である。)にKDATAを設定する。設定するデータは、駆動用トランジスタ11aのVI特性カーブを考慮して決定する。ソース信号線18のVdd電圧から、0階調目の電圧であるV0(完全黒表示)までの電位差は大きい。また、V0電圧から、1階調目のV1までの電位差は大きい。次の2階調目であるV2電圧とV1電圧までの電位差は、V0電圧からV1電圧までの電位差よりもかなり小さい。以降、V3とV2、V4とV3になるにつれて電位差は小さくなる。以上のように高階調側になるにしたがって、電位差が小さくなるのは、駆動用トランジスタ11aのVI特性が非線形であることにほかならない。
For example, in the case of 64 gradations, the area is from 1 gradation to 32 gradations. ) Is set to KDATA. The data to be set is determined in consideration of the VI characteristic curve of the driving
階調間の電位差は、寄生容量Csの電荷の放電量に比例する。したがって、プログラム電流の印加時間つまり、過電流(プリチャージ電流もしくはディスチャージ電流)駆動では過電流(プリチャージ電流もしくはディスチャージ電流)Idの印加時間と大きさに連動する。たとえば、1H前のV0(階調0)と変化後のV1(階調1)の階調差が小さいからといって、過電流(プリチャージ電流もしくはディスチャージ電流)Idの印加時間を短くすることはできない。電位差が大きいからである。 The potential difference between the gradations is proportional to the amount of discharge of the parasitic capacitance Cs. Accordingly, the application time of the program current, that is, the overcurrent (precharge current or discharge current) driving is linked to the application time and magnitude of the overcurrent (precharge current or discharge current) Id. For example, the application time of the overcurrent (precharge current or discharge current) Id is shortened just because the gradation difference between V0 (gradation 0) before 1H and V1 (gradation 1) after the change is small. I can't. This is because the potential difference is large.
逆に、階調差が大きくとも過電流(プリチャージ電流もしくはディスチャージ電流)を大きくする必要がない場合もある。たとえば、階調10と階調32では、階調10の電位V10と階調32の電位32の電位差も小さく、階調32のプログラム電流Iwも大きいため、寄生容量Csを短時間で充放電できるからである。
On the contrary, there are cases where it is not necessary to increase the overcurrent (pre-charge current or discharge current) even if the gradation difference is large. For example, in the
図92は横軸に1H前(変化前、つまり現在のソース信号線18電位を示す)の映像データの階調番号を示している。また、縦軸に現在の映像データの階調番号(変化後、つまり変化させる目標のソース信号線18電位を示す)を示している。
In FIG. 92, the horizontal axis indicates the gradation number of the video data before 1H (before the change, that is, the current potential of the source signal line 18). The vertical axis indicates the gradation number of the current video data (after the change, that is, the target
0階調目(1H前)から0階調目(変化後)に変化させるのは、電位変化がないため、KDATAは0でよい。ソース信号線18の電位変化がないからである。0階調目(1H前)から1階調目(変化後)に変化させるのは、V0電位からV1電位に変化させる必要がある。V1−V0電圧は大きいから、KDATAは最高値の15(例である)に設定する。ソース信号線18の電位変化が大きいからである。1階調目(1H前)から2階調目(変化後)に変化させるのは、V1電位からV2電位に変化させる必要があり、V2−V1電圧は比較的大きいから、KDATAは最高値近傍の12(一例である)に設定する。ソース信号線18の電位変化が大きいからである。3階調目(1H前)から4階調目(変化後)に変化させるのは、V3電位からV4電位に変化させる必要がある。しかし、V4−V3電圧は比較的小さいため、KDATAは小さい値の2に設定する。ソース信号線18の電位変化が小さくてすみ、寄生容量Csの充放電が短時間で実施でき、目標のプログラム電流を画素16に書き込むことができるからである。
The change from the 0th gradation (1H before) to the 0th gradation (after the change) has no potential change, so KDATA may be zero. This is because the potential of the
変化前が低階調領域であっても、変化後の階調が中間調以上の場合は、KDATAの値は0である。変化後の階調に対応するプログラム電流が大きく、1H期間内にソース信号線18の電位を目標電位または近傍の電位まで変化させることができるからである。たとえば、2階調から38階調目に変化させる場合は、KDATA=0である。
Even if the gradation before the change is a low gradation area, the value of KDATA is 0 when the gradation after the change is halftone or higher. This is because the program current corresponding to the changed gradation is large, and the potential of the
変化後が変化前より低階調の場合において、過電流(プリチャージ電流もしくはディスチャージ電流)駆動は実施しない。38階調から2階調目に変化させる場合は、KDATA=0である。この場合は、図83(b)が該当し、主として画素16の駆動用トランジスタからプログラム電流Idが寄生容量Csに供給されるからである。図83(b)の場合は、過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式は実施せず、電圧+電流駆動方式あるいはプリチャージ電圧駆動を実施することが好ましい。
When the gradation after the change is lower than that before the change, overcurrent (pre-charge current or discharge current) driving is not performed. When changing from the 38th gradation to the second gradation, KDATA = 0. This is because FIG. 83B corresponds to this case, and the program current Id is mainly supplied from the driving transistor of the
本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式において、基準電流を増加させる駆動方式あるいは基準電流比とdutyを制御する駆動方式と組み合わせることは効果がある。基準電流の増加により、図84の構成では過電流(プリチャージ電流もしくはディスチャージ電流)も増加させることができるからである。したがって、寄生容量Csの充放電時間も短くなる。基準電流の大きさあるいは基準電流比の制御により、過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式の過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを制御することができる点も本発明の特徴ある構成である。 In the overcurrent (precharge current or discharge current) driving method of the present invention, it is effective to combine with a driving method for increasing the reference current or a driving method for controlling the reference current ratio and the duty. This is because the overcurrent (pre-charge current or discharge current) can also be increased in the configuration of FIG. 84 due to the increase in the reference current. Therefore, the charge / discharge time of the parasitic capacitance Cs is also shortened. It is also possible to control the magnitude of the overcurrent (precharge current or discharge current) of the overcurrent (precharge current or discharge current) driving method by controlling the magnitude of the reference current or the reference current ratio. It is a characteristic configuration.
以上のように、KDATAがコントロールIC(回路)722で決定され、KDATAがソースドライバ回路(IC)14に差動信号で伝送される。伝送されたKDATAは図84のラッチ回路331で保持され、D5スイッチが制御される。
As described above, KDATA is determined by the control IC (circuit) 722, and KDATA is transmitted to the source driver circuit (IC) 14 as a differential signal. The transmitted KDATA is held by the
図92の表の関係は、マトリックスROMテーブルを用いてKDATAを設定してもよいが、計算式を用いてコントローラ回路(IC)722の乗算器を用いてKDATAの算出(導出)を行ってもよい。その他、コントローラ回路(IC)722の外部電圧の変化によりKDATAを定めてもよい。また、コントローラ回路(IC)722で実施することに限定されるものではなく、ソースドライバ回路(IC)14で実施してもよいことは言うまでもない。 The table in FIG. 92 may be set such that KDATA may be set using a matrix ROM table, but KDATA may be calculated (derived) using a multiplier of the controller circuit (IC) 722 using a calculation formula. Good. In addition, KDATA may be determined by a change in the external voltage of the controller circuit (IC) 722. Further, the present invention is not limited to being implemented by the controller circuit (IC) 722, but may be implemented by the source driver circuit (IC) 14.
本発明は、基準電流の大きさによりプログラム電流Iwの大きさが基準電流に比例して変化する。したがって、図84などの過電流(プリチャージ電流もしくはディスチャージ電流)駆動の過電流(プリチャージ電流もしくはディスチャージ電流)の大きさも基準電流の大きさに比例して変化する。図92で説明したKDATAの大きさも基準電流の大きさの変化に連動させる必要があることは言うまでもない。つまり、KDATAの大きさは、基準電流の大きさに連動させるあるいは基準電流の大きさを考慮することが好ましい。 In the present invention, the magnitude of the program current Iw varies in proportion to the reference current depending on the magnitude of the reference current. Therefore, the magnitude of the overcurrent (precharge current or discharge current) for driving the overcurrent (precharge current or discharge current) shown in FIG. 84 also changes in proportion to the magnitude of the reference current. It goes without saying that the magnitude of KDATA described in FIG. 92 also needs to be linked to the change in the magnitude of the reference current. That is, it is preferable that the magnitude of KDATA is linked to the magnitude of the reference current or the magnitude of the reference current is taken into consideration.
本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式の技術的思想は、プログラム電流の大きさ、駆動用トランジスタ11aからの出力電流などに対応して過電流(プリチャージ電流もしくはディスチャージ電流)の大きさ、印加時間、実効値を設定するものである。
The technical idea of the overcurrent (precharge current or discharge current) driving method of the present invention is that the overcurrent (precharge current or discharge current) corresponds to the magnitude of the program current, the output current from the driving
比較回路911または比較手段などではRGBの映像データごとに比較を実施するが、RGBデータから輝度(Y値)を求めて、KDATAを算出してもよいことは言うまでもない。つまり、単に、各RGBで比較するのではなく、色度変化、輝度変化を考慮し、また、階調データの連続性、周期性、変化割合を考慮してKDATAを算出あるいは決定もしくは演算する。また、1画素単位でなく、周辺の画素の映像データもしくは映像データに類するデータを考慮してKDATAを導出してもよいことは言うまでもない。たとえば、画面64を複数のブロックに分割し、各ブロック内の映像データなどを考慮してKDATAを決定する方式が例示される。
The
また、以上の事項は、本発明の表示装置、表示パネルなど他の実施例にも組み合わせて適用できることは言うまでもない。また、N倍パルス駆動方式(図6など)、N倍電流駆動画素方式(たとえば、図19など)、非表示領域分割駆動方式(図14など)、フィールドシーケンシャル駆動方式(たとえば、図9、図12など)、電圧+電流駆動方式(たとえば、図33、図34など)、突き抜け電圧駆動方式(明細書の突き抜け電圧に関する事項を参照のこと)、プリチャージ駆動方式(たとえば、図84など)、複数ライン同時選択駆動方式(たとえば、図16など)など他の駆動方式と組み合わせて実施できることは言うまでもない。 Further, it goes without saying that the above items can be applied in combination to other embodiments such as a display device and a display panel of the present invention. Further, an N-fold pulse drive method (such as FIG. 6), an N-fold current drive pixel method (such as FIG. 19), a non-display area division drive method (such as FIG. 14), and a field sequential drive method (such as FIG. 9 and FIG. 12), voltage + current driving method (for example, FIG. 33, FIG. 34, etc.), punch-through voltage driving method (see the matters relating to punch-through voltage in the specification), precharge driving method (for example, FIG. 84, etc.), It goes without saying that the present invention can be implemented in combination with other driving methods such as a multiple line simultaneous selection driving method (for example, FIG. 16).
図84などにおいて、D5スイッチが選択される時間は、1H(1水平走査期間)の3/4期間以下1/32期間以上に設定することが好ましい。さらに好ましくは1H(1水平走査期間)の1/2期間以下1/16期間以上に設定することが好ましい。過電流(プリチャージ電流もしくはディスチャージ電流)を印加する期間が長いと、正規のプログラム電流を印加する期間が短くなり、電流補償が良好にならない場合がある。 In FIG. 84 and the like, the time for selecting the D5 switch is preferably set to 3/4 period or less of 1H (one horizontal scanning period) and 1/32 period or more. More preferably, it is set to be not more than 1/2 period of 1H (one horizontal scanning period) and not less than 1/16 period. If the period for applying the overcurrent (pre-charge current or discharge current) is long, the period for applying the regular program current is shortened, and current compensation may not be good.
過電流(プリチャージ電流もしくはディスチャージ電流)を印加する期間が短いと、目標のソース信号線18の電位まで到達することができない。過電流(プリチャージ電流もしくはディスチャージ電流)駆動では、目標の階調のソース信号線18電位まで行うことが好ましいのは言うまでもない。しかし、過電流(プリチャージ電流もしくはディスチャージ電流)駆動ののみで完全に目標のソース信号線電位にする必要はない。1Hの前半の過電流(プリチャージ電流もしくはディスチャージ電流)駆動後に、正規の電流駆動を実施し、過電流(プリチャージ電流もしくはディスチャージ電流)駆動により生じた誤差は、正規の電流駆動によるプログラム電流で補償されるからである。
If the period during which the overcurrent (precharge current or discharge current) is applied is short, the target potential of the
図85は、過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式を実施した場合の、ソース信号線18の電位変化を図示している。図85(a)はD5スイッチを1/(2H)期間オン状態にした場合である。1水平走査期間(1H)の最初であるt1よりD5スイッチをオンし、32個分の単位トランジスタ224cの単位電流が出力端子93から吸い込まれる。D5スイッチは1/(2H)のt2期間までの間、オン状態が維持され、過電流(プリチャージ電流もしくはディスチャージ電流)Id2がソース信号線18に流れる。したがって、ソース信号線18の電位は目標電位のVn電位近傍のVm電位まで低下する。その後(t2後)、D5スイッチはオフ状態となり、正規のプログラム電流Iwが1Hの終了(t3)まで、ソース信号線18に流れて、ソース信号線18電位は目標のVn電位となる。
FIG. 85 illustrates the potential change of the
ソースドライバ回路(IC)14は定電流動作する。したがって、t2〜t3期間には定電流のプログラム電流Iwが流れる。このプログラム電流Iwにより、寄生容量Csが目標電位になるまで充放電されると、画素16の駆動用トランジスタ11aから電流Iが流れ、ソース信号線18の電位は目標プログラム電流Iwが流れるように保持される。したがって、駆動用トランジスタ11aは所定プログラム電流Iwが流れるように保持される。以上のように、過電流(プリチャージ電流もしくはディスチャージ電流)駆動の過電流(プリチャージ電流もしくはディスチャージ電流)の精度は必要ない。精度がなくとも、画素16の駆動用トランジスタ11aにより補正される。
The source driver circuit (IC) 14 operates at a constant current. Therefore, a constant program current Iw flows during the period from t2 to t3. When the program current Iw is charged / discharged until the parasitic capacitance Cs reaches the target potential, the current I flows from the driving
図85(b)はD5スイッチを1/(4H)期間オン状態にした場合である。1水平走査期間(1H)の最初であるt1よりD5スイッチをオンし、32個分の単位トランジスタ224cの単位電流が出力端子93から吸い込まれる。D5スイッチは1/(4H)のt4期間までの間、オン状態が維持され、過電流(プリチャージ電流もしくはディスチャージ電流)Id2がソース信号線18に流れる。したがって、ソース信号線18の電位は目標電位のVn電位近傍のVm電位まで低下する。その後(t4後)、D5スイッチはオフ状態となり、正規のプログラム電流Iwが1Hの終了(t3)まで、ソース信号線18に流れて、ソース信号線18電位は目標のVn電位となる。
FIG. 85B shows the case where the D5 switch is turned on for 1 / (4H) period. The D5 switch is turned on from t1 which is the first of one horizontal scanning period (1H), and unit currents of 32 unit transistors 224c are sucked from the
ソースドライバ回路(IC)14は定電流動作する。したがって、t4〜t3期間には定電流のプログラム電流Iwが流れる。このプログラム電流Iwにより、寄生容量Csが目標電位になるまで充放電されると、画素16の駆動用トランジスタ11aから電流Iが流れ、ソース信号線18の電位は目標プログラム電流Iwが流れるように保持される。したがって、駆動用トランジスタ11aは所定プログラム電流Iwが流れるように保持される。以上のように、過電流(プリチャージ電流もしくはディスチャージ電流)駆動の過電流(プリチャージ電流もしくはディスチャージ電流)の精度は必要ない。精度がなくとも、画素16の駆動用トランジスタ11aにより補正される。
The source driver circuit (IC) 14 operates at a constant current. Therefore, a constant program current Iw flows during the period from t4 to t3. When the program current Iw is charged / discharged until the parasitic capacitance Cs reaches the target potential, the current I flows from the driving
図85(c)はD5スイッチを1/(8H)期間オン状態にした場合である。1水平走査期間(1H)の最初であるt1よりD5スイッチをオンし、32個分の単位トランジスタ224cの単位電流が出力端子93から吸い込まれる。D5スイッチは1/(8H)のt5期間までの間、オン状態が維持され、過電流(プリチャージ電流もしくはディスチャージ電流)Id2がソース信号線18に流れる。したがって、ソース信号線18の電位は目標電位のVn電位近傍のVm電位まで低下する。その後(t5後)、D5スイッチはオフ状態となり、正規のプログラム電流Iwが1Hの終了(t3)まで、ソース信号線18に流れて、ソース信号線18電位は目標のVn電位となる。
FIG. 85C shows the case where the D5 switch is turned on for 1 / (8H). The D5 switch is turned on from t1 which is the first of one horizontal scanning period (1H), and unit currents of 32 unit transistors 224c are sucked from the
以上のように、単位トランジスタ224cの動作個数と、1つの単位トランジスタ224cの単位電流の大きさが固定値である。したがって、D5スイッチのオン時間により、比例して寄生容量Csの充放電時間を操作することができ、ソース信号線18の電位を操作することができる。なお、説明を容易にするため、寄生容量Csを過電流(プリチャージ電流もしくはディスチャージ電流)により充放電させるとしているが、画素16のスイッチトランジスタなどのリークもあるから、Csの充放電に限定されるものではない。
As described above, the number of operating unit transistors 224c and the unit current of one unit transistor 224c are fixed values. Accordingly, the charge / discharge time of the parasitic capacitance Cs can be proportionally controlled by the ON time of the D5 switch, and the potential of the
以上のように、過電流(プリチャージ電流もしくはディスチャージ電流)の大きさが単位トランジスタ224の動作個数により把握できる点が図84の本発明の特徴ある構成である。書き込み時間tは、T=ACV/I(A:比例定数、C:寄生容量の大きさ、V:変化する電位差、I:プログラム電流)で表すことができるから、KDATAも値も、寄生容量(アレイ設計時に把握できる)、駆動用トランジスタ11aのVI特性(アレイ設計時に把握できる)などから理論値にKDATAの値を決定できる。
As described above, the characteristic feature of the present invention of FIG. 84 is that the magnitude of the overcurrent (pre-charge current or discharge current) can be grasped by the number of
図85の実施例は、最上位ビットD5スイッチを操作することにより、過電流(プリチャージ電流もしくはディスチャージ電流)駆動の過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、印加時間を制御するものであった。本発明はこれに限定するものではない。最上位ビット以外のスイッチを操作あるいは制御してもよいことは言うまでもない。 The embodiment of FIG. 85 controls the magnitude and application time of overcurrent (precharge current or discharge current) Id for overcurrent (precharge current or discharge current) driving by operating the most significant bit D5 switch. It was a thing. The present invention is not limited to this. Needless to say, switches other than the most significant bit may be operated or controlled.
図86は、ソースドライバ回路(IC)14が各RGB8ビット構成である場合において、最上位ビットのスイッチD7と最上位ビットから2番目のスイッチD6をKDATAにより制御した構成である。なお、説明を容易にするため、D7ビットには128個の単位トランジスタ224cが形成または配置されているとし、D6ビットには64個の単位トランジスタ224cが形成または配置されているとする。 FIG. 86 shows a configuration in which the most significant bit switch D7 and the second most significant bit switch D6 are controlled by KDATA when the source driver circuit (IC) 14 has an RGB 8-bit configuration. For ease of explanation, it is assumed that 128 unit transistors 224c are formed or arranged in the D7 bit, and 64 unit transistors 224c are formed or arranged in the D6 bit.
図86(a1)はD7スイッチの動作を示している。図86(a2)はD6スイッチの動作を示している。図86(a3)はソース信号線18の電位変化を示している。図86(a)ではD7、D6のスイッチを同時に動作するため、単位トランジスタ224cは128+64個が同時に動作し、出力端子93からソースドライバ回路(IC)14に流れ込む。したがって、階調0のV0電圧から階調3のV3電圧まで高速にソース信号線18電位を変化させることができる。なお、t2後は、正規のスイッチDが閉じ、正規のプログラム電流Iwが出力端子93からソースドライバ回路(IC)14に吸い込まれる。
FIG. 86 (a1) shows the operation of the D7 switch. FIG. 86 (a2) shows the operation of the D6 switch. FIG. 86 (a3) shows the potential change of the source signal line. In FIG. 86A, since the switches D7 and D6 are simultaneously operated, 128 + 64 unit transistors 224c are simultaneously operated and flow into the source driver circuit (IC) 14 from the
同様に、図86(b1)はD7スイッチの動作を示している。図86(b2)はD6スイッチの動作を示している。図86(b3)はソース信号線18の電位変化を示している。図86(b)ではD7スイッチのみが動作するため、単位トランジスタ224cは128個が同時に動作し、出力端子93からソースドライバ回路(IC)14に流れ込む。したがって、階調0のV0電圧から階調2のV2電圧まで高速にソース信号線18電位を変化させることができる。図86(a)より変化速度は小さい。しかし、変化する電位がV0からV2であるから、適正である。なお、t2後は、正規のスイッチDが閉じ、正規のプログラム電流Iwが出力端子93からソースドライバ回路(IC)14に吸い込まれる。
Similarly, FIG. 86 (b1) shows the operation of the D7 switch. FIG. 86 (b2) shows the operation of the D6 switch. FIG. 86 (b <b> 3) shows the potential change of the
同様に、図86(c1)はD7スイッチの動作を示している。図86(c2)はD6スイッチの動作を示している。図86(c3)はソース信号線18の電位変化を示している。図86(c)ではD6スイッチのみが動作するため、単位トランジスタ224cは64個が同時に動作し、出力端子93からソースドライバ回路(IC)14に流れ込む。したがって、階調0のV0電圧から階調1のV1電圧まで高速にソース信号線18電位を変化させることができる。図86(b)より変化速度は小さい。しかし、変化する電位がV0からV1であるから、適正である。なお、t2後は、正規のスイッチDが閉じ、正規のプログラム電流Iwが出力端子93からソースドライバ回路(IC)14に吸い込まれる。
Similarly, FIG. 86 (c1) shows the operation of the D7 switch. FIG. 86 (c2) shows the operation of the D6 switch. FIG. 86 (c <b> 3) shows the potential change of the
以上のようにKDATAにより、スイッチのオン期間だけでなく、複数のスイッチを操作あるいは動作させ、動作させる単位トランジスタ224c個数を変化させることにより、適正なソース信号線電位を達成できる。 As described above, an appropriate source signal line potential can be achieved by operating or operating a plurality of switches and changing the number of unit transistors 224c to be operated by KDATA as well as the switch ON period.
図86では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動によるスイッチD(D6、D7)をt1からt2の期間に動作させるとしたが、これに限定するものではなく、図85に図示あるいは説明したように、t2、t3、t4などのようにKDATAの値によって変化あるいは変更してもよいことは言うまでもない。また、過電流(プリチャージ電流もしくはディスチャージ電流)を印加している期間に基準電流あるいは基準電流の大きさを制御あるいは変更し、過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを調整してもよい。なお、正規のプログラム電流を印加している期間は基準電流あるいは基準電流の大きさは正規の値にする。 In FIG. 86, the switch D (D6, D7) driven by the overcurrent (pre-charge current or discharge current) is operated during the period from t1 to t2. However, the present invention is not limited to this and is shown or described in FIG. As described above, it goes without saying that it may be changed or changed according to the value of KDATA, such as t2, t3, t4. Also, control or change the size of the reference current or reference current while applying the overcurrent (precharge current or discharge current), and adjust the size of the overcurrent (precharge current or discharge current). Also good. Note that the reference current or the magnitude of the reference current is set to a normal value during the period in which the normal program current is applied.
操作するスイッチはD7、D6に限定するものではなく、D5など他のスイッチも同時にあるいは選択して動作あるいは制御してもよいことは言うまでもない。たとえば、図88が実施例である。a期間の例では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動として1/(2H)の期間D7スイッチをオン状態にして、128個の単位電流からなる過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に印加している。
The switches to be operated are not limited to D7 and D6, but it goes without saying that other switches such as D5 may be operated or controlled simultaneously or selected. For example, FIG. 88 shows an embodiment. In the example of the period a, overcurrent (precharge current or discharge current) is driven, and the D7 switch is turned on for a period of 1 / (2H), and the overcurrent (precharge current or discharge current) is made up of 128 unit currents. Is applied to the
b期間の例では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動として1/(2H)の期間D7、D6スイッチをオン状態にして、128+64個の単位電流からなる過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に印加している。
In the example of period b, the overcurrent (precharge current or discharge current) is driven, and the switches D7 and D6 are turned on for 1 / (2H) and the overcurrent (precharge current or discharge current) consisting of 128 + 64 unit currents is turned on. Current) is applied to the
c期間の例では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動として1/(2H)の期間D7、D6、D5スイッチをオン状態にして、128+64+32個の単位電流からなる過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に印加している。
In the example of the period c, the overcurrent (precharge current or discharge current) driving is performed by turning on the switches D7, D6, and D5 of 1 / (2H) and turning on the overcurrent (precharge current) of 128 + 64 + 32 unit currents. Alternatively, a discharge current) is applied to the
d期間の例では、過電流(プリチャージ電流もしくはディスチャージ電流)駆動として1/(2H)の期間D7、D6、D5スイッチと前記スイッチに該当しない映像データのスイッチ(たとえば、映像データが4であれいば、D2スイッチ)をオン状態にして、128+64+32+α個の単位電流からなる過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に印加している。
In the example of the d period, the overcurrent (precharge current or discharge current) drive is a 1 / (2H) period D7, D6, D5 switch and a switch of video data not corresponding to the switch (for example, if the video data is 4) In other words, the D2 switch) is turned on, and an overcurrent (precharge current or discharge current) consisting of 128 + 64 + 32 + α unit currents is applied to the
以上の実施例は、過電流(プリチャージ電流もしくはディスチャージ電流)を流す期間が1Hの最初からとしたが、本発明はこれに限定するものではない。図87で(a1)(a2)では、スイッチを1Hの最初のt1から1/(2H)のt2まで動作させる方法である。図87で(b1)(b2)では、スイッチをt4から1/(2H)のt5まで動作させる方法である。過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間は図87(a)と同一である。ソース信号線18の電位は、寄生容量Csの充放電で規定されるから、過電流(プリチャージ電流もしくはディスチャージ電流)の印加期間がいずれにあっても実効値は等しくなる。ただし、1Hの最後は、正規のプログラム電流の印加期間にする必要がある。正規のプログラム電流の印加により、正確な目標電位(駆動用トランジスタ11aが精度のよいプログラム電流を流せる)に設定できるからである。
In the embodiment described above, the period during which the overcurrent (pre-charge current or discharge current) flows is from the beginning of 1H, but the present invention is not limited to this. In FIG. 87, (a1) and (a2) are methods in which the switch is operated from the first t1 of 1H to t2 of 1 / (2H). In FIG. 87, (b1) and (b2) are methods in which the switch is operated from t4 to t5 of 1 / (2H). The application time of the overcurrent (precharge current or discharge current) is the same as that in FIG. Since the potential of the
図87(c1)(c2)では、スイッチを1Hの最初のt1から1/(4H)のt4まで動作させ、スイッチを1Hのt2から1/(4H)のt5まで動作させている。過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間の実効値は図87(a)と同一になる。以上のように、本発明は、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間は複数に分散してもよい。また、過電流(プリチャージ電流もしくはディスチャージ電流)の印加開始時間は1Hの最初からに限定するものではない。 87 (c1) and 87 (c2), the switch is operated from the first t1 of 1H to t4 of 1 / (4H), and the switch is operated from t2 of 1H to t5 of 1 / (4H). The effective value of the application time of the overcurrent (precharge current or discharge current) is the same as that in FIG. As described above, in the present invention, the application time of the overcurrent (pre-charge current or discharge current) may be dispersed in a plurality. Further, the application start time of the overcurrent (precharge current or discharge current) is not limited to the beginning of 1H.
以上のように本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動方法は、過電流(プリチャージ電流もしくはディスチャージ電流)の印加タイミングに限定されるものではない。ただし、該当画素16の電流プログラムが終了する時点で、プログラム電流が印加されている期間にする必要がある。ただし、画素16の電流プログラムに精度を必要としない時は、これに限定されることがないことは言うまでもない。つまり、過電流(プリチャージ電流もしくはディスチャージ電流)印加状態で1H期間が終了してもよい。
As described above, the overcurrent (precharge current or discharge current) driving method of the present invention is not limited to the application timing of the overcurrent (precharge current or discharge current). However, it is necessary to set a period during which the program current is applied at the time when the current program of the corresponding
C期間を変化あるいは調整することにより、階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対応して最適な制御を実施できる。 By changing or adjusting the C period, a gradation change amount (a change amount of the potential of the source signal line 18) or a gradation position (a gradation number at which precharge (overcurrent or precharge voltage) starts, a target floor) The optimal control can be performed according to the key number.
過電流駆動方法において、図87(d)に図示するように、プリチャージ期間は、C=ax+bとなるように制御してもよい。過電流を印加する期間(または、プリチャージ電圧を印加する期間)Cは、t1(基本的には水平走査期間の開示位置(0))と同時または、t4の期間から開始し、水平走査期間の終了時刻t3(1H)より以前のt6の期間に終了するように設定される。なお、t6=t3であれば、図42の*Aの期間となる。 In the overcurrent driving method, as shown in FIG. 87 (d), the precharge period may be controlled to be C = ax + b. The period during which the overcurrent is applied (or the period during which the precharge voltage is applied) C coincides with t1 (basically the disclosed position (0) of the horizontal scanning period) or starts from the period t4, and the horizontal scanning period Is set to end in the period of t6 before the end time t3 (1H). If t6 = t3, the period of * A in FIG.
過電流(プリチャージ電圧)の開始時間t4、終了時間のt6は、カウンタにより制御される。カウンタ(図示せず)は、RGBごとに独立に設けられる。つまり、Rのカウンタ、Gのカウンタ、Bのカウンタがソースドライバ回路(IC)14内に形成される。RGBのカウンタは、同一クロック(ドットクロック)で動作する。RGBのカウンタは独立に分周周期を設定できる。たとえば、Rのカウンタは1ドットクロックで1ずつカウントアップされるが、Gのカウンタは2ドットクロックで1ずつカウントアップされ、Bのカウンタは3ドットクロックで1ずつカウントアップされる。分周期は、RGBのカウンタに対してコマンドで設定される。 The overcurrent (precharge voltage) start time t4 and end time t6 are controlled by a counter. A counter (not shown) is provided independently for each of RGB. That is, an R counter, a G counter, and a B counter are formed in the source driver circuit (IC) 14. The RGB counters operate with the same clock (dot clock). The RGB counter can independently set the frequency dividing period. For example, the R counter is incremented by 1 with a 1 dot clock, the G counter is incremented by 1 with a 2 dot clock, and the B counter is incremented by 1 with a 3 dot clock. The minute period is set by a command for the RGB counter.
bの期間は、図87(f1)(f2)(f3)で共通である。たとえば、図87(f1)は、階調番号0から階調番号3に変化させる時に実施する過電流(プリチャージ電圧)駆動であり、図87(f2)は、階調番号0から階調番号4に変化させる時に実施する過電流(プリチャージ電圧)駆動であり、図87(f3)は、階調番号0から階調番号5に変化させる時に実施する過電流(プリチャージ電圧)駆動である。つまり、図87(f1)(f2)(f3)で理解できるように、bは、過電流(プリチャージ電圧)駆動で共通にする変数である。階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対しても一定値である。もちろん、変化させてもよいことは言うまでもない。
The period b is common to FIGS. 87 (f1) (f2) (f3). For example, FIG. 87 (f1) shows an overcurrent (precharge voltage) drive performed when changing from
なお、図87(e)に図示するように、b期間は設定しなくともよい。bの開始位置t4はt1から開始してもよい。また、RGBのカウンタにより、カウンタ値によりt4位置を可変してもよい。t4位置は、RGBで共通にしてもよいし、RGBごとに変化させてもよい。 Note that, as illustrated in FIG. 87 (e), the period b may not be set. The start position t4 of b may start from t1. In addition, the t4 position may be varied by the counter value using an RGB counter. The t4 position may be common to RGB or may be changed for each RGB.
xは、図87(f1)(f2)(f3)でも明らかなように、階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対応して最適な値に設定する。設定するxの値は、コントローラ722によりソースドライバ回路(IC)14に伝送される。xの時間は、ソースドライバ回路(IC)14内に形成したカウンタにより既定される。カウンタはRGBごとに保有している。たとえば、図87(f1)は、x=5と設定された実施例であり、図87(f2)は、x=6と設定された実施例であり、図87(f3)は、x=7と設定された実施例である。図87(f1)(f2)(f3)で理解できるように、xは、、階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対応して設定される値である。aは、RGBごとに設定される値である。
As is apparent from FIGS. 87 (f1), (f2), and (f3), x is a change amount of gradation (change amount of potential of the source signal line 18) or a gradation position (precharge (overcurrent or precharge voltage)). Is set to an optimum value corresponding to the tone number for starting the tone and the target tone number). The value of x to be set is transmitted to the source driver circuit (IC) 14 by the
以上のように、過電流を印加する時間あるいは幅をC=ax+bとし、変化あるいは調整する機能を付加することにより、階調あるいは階調変化で、過電流の書き込み時間を調整などすることができ、書き込み不足がなくなり、目的の階調に良好に設定することができる。また、RGBでEL素子15の発光効率が異なり、同一階調であっても、RGBでプログラム電流の大きさが異なることによるホワイトバランスずれが発生するという課題を解決できる。
As described above, the time or width for applying the overcurrent is set to C = ax + b, and by adding a function for changing or adjusting, the overcurrent writing time can be adjusted by gradation or gradation change. Insufficient writing is eliminated, and the target gradation can be set satisfactorily. Further, the light emission efficiency of the
また、RGBごとに独立して、C=ax+bの定数、xの長さを可変あるいは設定できるように構成してもよいことは言うまでもない。たとえば、図87(d)において、Rではaの値を2とし、Gではaの値を3とし、Bではaの値を1.5と設定する方式が例示される。また、図87(d)において、Rではbの値を0(μsec)とし、Gではaの値を3(μsec)とし、Bではaの値を2.5(μsec)と設定する方式が例示される。 Further, it goes without saying that the constant C = ax + b and the length x can be varied or set independently for each RGB. For example, in FIG. 87D, there is exemplified a method in which the value of a is set to 2 for R, the value of a is set to 3 for G, and the value of a is set to 1.5 for B. In FIG. 87D, there is a method in which the value of b is set to 0 (μsec) for R, the value of a is set to 3 (μsec) for G, and the value of a is set to 2.5 (μsec) for B. Illustrated.
以上の事項は、図84から図111の過電流駆動方法だけに適用されるものではない。図41、図42、図45、図46のA期間(プリチャージ電圧印加期間)にも適用できる。つまり、A=ax+bとし、図33〜図63の駆動方式に適用できることは言うまでもない。 The above matters are not applied only to the overcurrent driving method shown in FIGS. The present invention can also be applied to the period A (precharge voltage application period) of FIGS. 41, 42, 45, and 46. That is, it is needless to say that A = ax + b is applicable to the driving method shown in FIGS.
なお、図86、図87などで説明したプリチャージを印加する幅(C=ax+b)は、パネル温度、点灯率、duty比、基準電流比などに対応して変化あるいは調整してもよいことは言うまでもない。ax+bと一次方程式に限定するものではない。2次多項式あるいは、多次元多項式として実施してもよいことは言うまでもない。 Note that the precharge application width (C = ax + b) described in FIG. 86, FIG. 87, etc. may be changed or adjusted according to the panel temperature, lighting rate, duty ratio, reference current ratio, and the like. Needless to say. It is not limited to ax + b and a linear equation. Needless to say, it may be implemented as a quadratic polynomial or a multidimensional polynomial.
プリチャージを印加する期間(C=ax+b)において、RGBごとに、基準電流を変化させてもよい。図29、図30で図示するように、RGBの基準電流はR1(R1r、R1g、R1b)で設定あるいは調整され、R回路(トランジスタ(群)228b1、251c)には基準電流Icr、G回路(トランジスタ(群)228b1、251c)には基準電流Icg、B回路(トランジスタ(群)228b1、251c)には基準電流Icbが印加される。図29、図30の基準電流Ic発生回路と同様あるいは類似のプリチャージ基準電流Ip発生回路をソースドライバIC14内に形成する。プリチャージ基準電流Ipは、外付け抵抗R1と同様に、外付け抵抗Rp(図示せず)で調整あるいは設定する。
In the period (C = ax + b) during which precharge is applied, the reference current may be changed for each RGB. 29 and 30, the RGB reference current is set or adjusted by R1 (R1r, R1g, R1b), and the R circuit (transistor (group) 228b1, 251c) has a reference current Icr, G circuit ( The reference current Icg is applied to the transistor (group) 228b1, 251c), and the reference current Icb is applied to the B circuit (transistor (group) 228b1, 251c). A precharge reference current Ip generation circuit similar to or similar to the reference current Ic generation circuit of FIGS. 29 and 30 is formed in the
ソースドライバIC14内には、プリチャージ基準電流Ipを選択して、トランジスタ2281b1に印加するか、基準電流Icを選択して、トランジスタ2281b1に印加するかを選択するスイッチSp(R用はSpr、G用はSpg、B用はSpb、ともに図示せず)が形成または構成されている。プリチャージを印加する期間(C=ax+b)において、スイッチSpはプリチャージ基準電流Ipを選択して、トランジスタ2281b1に印加するように動作する。プリチャージを印加する期間(C=ax+b)以外において、スイッチSpは基準電流Icを選択して、トランジスタ2281b1に印加するように動作する。プリチャージ基準電流Ip > 基準電流Icなる関係とすることにより、C期間を短縮できる。
In the
以上にように、C期間には、プリチャージ基準電流Ipを使用し、C期間以外では、正規の基準電流Icを使用する。このように構成あるいは制御することにより、より良好な過電流駆動あるいはプリチャージ電圧駆動を実現できる。 As described above, the precharge reference current Ip is used in the C period, and the regular reference current Ic is used in other periods. By configuring or controlling in this way, better overcurrent driving or precharge voltage driving can be realized.
なお、C期間にプリチャージ基準電流Ipを使用し、プリチャージ基準電流Ipを、階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対応して設定あるいは調整できる構成では、C期間は一定値(固定値)としてもよいことは言うまでもない。 Note that the precharge reference current Ip is used in the period C, and the precharge reference current Ip is converted into a gradation change amount (change in potential of the source signal line 18) or a gradation position (precharge (overcurrent or precharge voltage). It is needless to say that the C period may be a constant value (fixed value) in a configuration that can be set or adjusted in accordance with the gradation number that starts () and the target gradation number).
また、プリチャージ基準電流Ip(Ipr、Ipg、Ipb)はRGBで共通に設定あるいは調整してもよいことは言うまでもない。また、プリチャージ基準電流Ipは、階調の変化量(ソース信号線18電位の変化量)あるいは階調位置(プリチャージ(過電流あるいはプリチャージ電圧)を開始する階調番号、目的の階調番号)に対応して設定あるいは調整してもよい。また、プリチャージ基準電流Ipは、パネル温度、点灯率、duty比、基準電流比などに対応して変化あるいは調整してもよいことは言うまでもない。調整あるいは設定は、コントローラIC722で演算し、ソースドライバIC14に伝送し、電子ボリウム291などを動作させて実施する。
It goes without saying that the precharge reference current Ip (Ipr, Ipg, Ipb) may be set or adjusted in common for RGB. The precharge reference current Ip is a gradation change amount (change amount of the potential of the source signal line 18) or a gradation position (a gradation number for starting precharge (overcurrent or precharge voltage), a target gradation. (Number) may be set or adjusted. Needless to say, the precharge reference current Ip may be changed or adjusted in accordance with the panel temperature, lighting rate, duty ratio, reference current ratio, and the like. Adjustment or setting is performed by the
以上の事項は本発明の他の実施例(表示パネル、表示装置、駆動方法など)にも、適用あるいは組み合わせることができることは言うまでもない。 Needless to say, the above items can be applied to or combined with other embodiments of the present invention (display panel, display device, driving method, etc.).
本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動では過電流(プリチャージ電流もしくはディスチャージ電流)をソース信号線18に流す動作が重要であって、過電流(プリチャージ電流もしくはディスチャージ電流)を発生するものが単位トランジスタ224cに限定されるものではない。たとえば、出力端子93に接続されて定電流回路、可変電流回路を形成または構成し、これらの電流回路を動作させて過電流(プリチャージ電流もしくはディスチャージ電流)を発生させてもよいことは言うまでもない。
In the overcurrent (precharge current or discharge current) driving of the present invention, it is important to operate the overcurrent (precharge current or discharge current) through the
図84はソースドライバ回路(IC)14の階調表示に用いる(電流プログラム駆動に用いる)構成物あるいは構造を過電流(プリチャージ電流もしくはディスチャージ電流)駆動に用いるものであった。本発明はこれに限定するものではない。図89に図示するように、過電流(プリチャージ電流もしくはディスチャージ電流)駆動に用いる過電流(プリチャージ電流もしくはディスチャージ電流)発生用の過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891を別途形成または構成してもよい。
In FIG. 84, the structure or structure used for gradation display (used for current program driving) of the source driver circuit (IC) 14 is used for overcurrent (precharge current or discharge current) driving. The present invention is not limited to this. As shown in FIG. 89, an overcurrent (precharge current or discharge current)
過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891は、単位トランジスタ224cと同一サイズにし、この単位トランジスタ224を複数個形成して構成してもよい。また、単位トランジスタ224cとサイズあるいはWL比、WLの形状を異ならせてもよい。ただし、すべての出力段で同一にする。
The overcurrent (pre-charge current or discharge current)
図89では過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891のゲート端子電位は、単位トランジスタ224cのゲート端子電位と同一にした。同一にすることにより、基準電流比制御により、過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891から出力する過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを容易に制御することができる。また、過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891のサイズなどの出力過電流(プリチャージ電流もしくはディスチャージ電流)が予測できるため設計が容易になる。しかし、本発明はこれに限定するものではない。過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891のゲート端子電位は単位トランジスタ224cと別の端子電位となるように構成してもよい。別になるように構成した過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891のゲート端子電位を操作することにより、過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを制御することができる。
In FIG. 89, the gate terminal potential of the overcurrent (precharge current or discharge current)
過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891のドレイン端子(D)を単位トランジスタ224cのドレイン(D)端子と分離して、印加する電圧を制御あるいは調整してもよい。ドレイン端子電位の調整あるいは制御によっても過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891から出力される過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを調整あるいは制御することができる。
The applied voltage may be controlled or adjusted by separating the drain terminal (D) of the overcurrent (precharge current or discharge current)
以上のことは、本発明の他の実施例においても適用できる。たとえば、図84においても、ドレイン端子の電位を制御あるいは調整することにより過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを調整あるいは制御することができる。 The above can be applied to other embodiments of the present invention. For example, also in FIG. 84, the magnitude of the overcurrent (pre-charge current or discharge current) can be adjusted or controlled by controlling or adjusting the potential of the drain terminal.
図89では、222bに印加する信号によりスイッチDcをオンオフ制御し、本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実現する。図89の構成を採用することにより、映像データの大きさに左右されずに、過電流(プリチャージ電流もしくはディスチャージ電流)駆動を実施することができる。 In FIG. 89, the switch Dc is controlled to be turned on / off by a signal applied to 222b, thereby realizing the overcurrent (precharge current or discharge current) driving of the present invention. By adopting the configuration of FIG. 89, overcurrent (pre-charge current or discharge current) driving can be performed regardless of the size of video data.
特に、図84、図89で説明した過電流(プリチャージ電流もしくはディスチャージ電流)駆動は、電圧+電流駆動(プリチャージ駆動)と組み合わせて実施することが好ましい。図93はその実施例の説明図である。図93において、映像データとは画素16に書き込まれる階調の変化(映像データの変化)を示している。ソース信号線電位とはソース信号線18の電位変化を示している。また、階調数は256階調の場合である。
In particular, the overcurrent (precharge current or discharge current) driving described with reference to FIGS. 84 and 89 is preferably performed in combination with voltage + current driving (precharge driving). FIG. 93 is an explanatory diagram of this embodiment. In FIG. 93, the video data indicates a change in gradation (change in video data) written to the
映像データが255(白)階調から0階調に変化する場合は、図83(b)の状態である。この場合は、まず、ソース信号線18にプリチャージ電圧が印加される。画素16の駆動用トランジスタ11aのプログラム電流Iwが0であるから、電流が流れないように、ゲート端子電位がVdd電圧方向に上昇する。なお、0階調では突き抜け電圧駆動により、完全に黒表示状態にする。過電流(プリチャージ電流もしくはディスチャージ電流)駆動は実施しない。
When the video data changes from 255 (white) gradation to 0 gradation, the state is as shown in FIG. 83 (b). In this case, first, a precharge voltage is applied to the
映像データが0(黒)階調から2階調に変化する場合は、図83(a)の状態である。この場合は、まず、ソース信号線18に過電流(プリチャージ電流もしくはディスチャージ電流)がt3からt4の期間印加される。画素16の駆動用トランジスタ11aは、一般的に動作しない。t4からt5の期間ではプログラム電流駆動が行われる。過電流(プリチャージ電流もしくはディスチャージ電流)駆動により、ソース信号線18の電位が低下しすぎている場合は、画素16の駆動用トランジスタ11aが動作し、図93に示すようにソース信号線18の電位をアノード電圧側に上昇させてV2電圧になる。
When the video data changes from 0 (black) gradation to 2 gradations, the state is as shown in FIG. In this case, first, an overcurrent (precharge current or discharge current) is applied to the
以上の動作により駆動用トランジスタ11aのゲート端子電圧はV2電圧になり、精度のよいプログラム電流をEL素子15に流すことができる。
With the above operation, the gate terminal voltage of the driving
映像データが2階調から16階調に変化する場合の比較的低階調領域でプログラム電流が小さい。動作は図83(a)の状態である。この場合は、まず、ソース信号線18に過電流(プリチャージ電流もしくはディスチャージ電流)がt5からt6の期間印加される。画素16の駆動用トランジスタ11aは、一般的に動作しない。t6からt7の期間ではプログラム電流駆動が行われる。過電流(プリチャージ電流もしくはディスチャージ電流)駆動により、ソース信号線18の電位が適正な場合は、図93に図示するようにソース信号線18の電位は変化しない。つまり、画素16の駆動用トランジスタ11aも動作しない。ソース信号線18の電位が目標値よりも低い場合は、t6からt7の期間にソースドライバ回路(IC)14がプログラム電流を引き込み、目標のソース信号線18電位になる。
The program current is small in a relatively low gradation region when the video data changes from 2 gradations to 16 gradations. The operation is as shown in FIG. In this case, first, an overcurrent (precharge current or discharge current) is applied to the
以上の動作により、図93に示すようにソース信号線18の電位を駆動用トランジスタ11aのゲート端子電圧はV16電圧になり、精度のよいプログラム電流をEL素子15に流すことができる。
映像データが16階調から90階調に変化する場合はプログラム電流が大きい。動作は図83(a)の状態である。この場合は、t7からt8の全期間に渡り、プログラム電流駆動が行われる。つまり、プリチャージ電圧駆動、過電流(プリチャージ電流もしくはディスチャージ電流)駆動は実施されない。以上のように、本発明は、階調データの変化割合、変化前の大きさによりKDATA値が変化させ、また、駆動方法を変更する。
With the above operation, as shown in FIG. 93, the potential of the
When the video data changes from 16 gradations to 90 gradations, the program current is large. The operation is as shown in FIG. In this case, the program current drive is performed over the entire period from t7 to t8. That is, precharge voltage drive and overcurrent (precharge current or discharge current) drive are not performed. As described above, according to the present invention, the KDATA value is changed according to the change rate of the gradation data and the size before the change, and the driving method is changed.
以下、図面を参照しながら、本発明の他の実施例について説明をする。図96は、本発明の過電流(プリチャージ電流もしくはディスチャージ電流)駆動方式の他の実施例である。図89では過電流トランジスタ891は1つであった。図96では、過電流トランジスタ891は複数個形成または配置しており、過電流トランジスタ891のゲート端子はトランジスタ251cと別のゲート配線と接続をしている。
Hereinafter, another embodiment of the present invention will be described with reference to the drawings. FIG. 96 shows another embodiment of the overcurrent (precharge current or discharge current) driving system of the present invention. In FIG. 89, there is one
図96のように構成することにより、過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを基準電流Icの大きさに制約されず、自由に設定あるいは調整することができる。また、複数の過電流(プリチャージ電流もしくはディスチャージ電流)トランジスタ891から構成することにより、スイッチDCにより過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを自由に設定できる。
With the configuration as shown in FIG. 96, the magnitude of the overcurrent (pre-charge current or discharge current) can be freely set or adjusted without being restricted by the magnitude of the reference current Ic. In addition, the configuration of a plurality of overcurrent (precharge current or discharge current)
過電流トランジスタ891は、RGB回路で共通にしている。Rの基準電流Icrであり、IcrはR(赤)の基準電流の設定値IRDATAで変更あるいは調整される。同様にGの基準電流Icgであり、IcはG(緑)の基準電流の設定値IGDATAで変更あるいは調整される。また、Bの基準電流Icbであり、IcbはB(青)の基準電流の設定値IBDATAで変更あるいは調整される。
The
一方、過電流(プリチャージ電流もしくはディスチャージ電流)Idは、RGBで共通である。つまり、Rの出力段回路のId(図96などを参照のこと)と、Gの出力段回路のId、Bの出力段回路のIdは同一である。Idの大きさおよび/またはIdの変化タイミングは過電流(プリチャージ電流もしくはディスチャージ電流)の設定データIKDATA4ビットによりコントローラ回路(IC)722で設定される。このIdが図96に図示するように1つのトランジスタ228dまたは複数のトランジスタ228dから構成されるトランジスタ群からなるカレントミラーの親回路に流れる。なお、図96では、トランジスタ228dは1つとして図示しているが、複数のトランジスタ228dで構成あるいは形成してもよいことは言うまでもない。
On the other hand, the overcurrent (pre-charge current or discharge current) Id is common to RGB. That is, the Id of the R output stage circuit (see FIG. 96 and the like), the Id of the G output stage circuit, and the Id of the B output stage circuit are the same. The magnitude of Id and / or the change timing of Id is set by the controller circuit (IC) 722 by setting data IKDATA4 bits of overcurrent (precharge current or discharge current). As shown in FIG. 96, this Id flows through a parent circuit of a current mirror composed of a transistor group composed of one
図89では、RGB回路で個別にプログラム電流の大きさを設定することができる。しかし、過電流(プリチャージ電流もしくはディスチャージ電流)はRGB個別に設定することは好ましくない。図83で説明したように、過電流(プリチャージ電流もしくはディスチャージ電流)は寄生容量Csの充放電を制御するものだからである。寄生容量CsはRGBにおいてソース信号線18では同一である。したがって、RGBの過電流(プリチャージ電流もしくはディスチャージ電流)が異なっていれば、図98に図示するように、過電流(プリチャージ電流もしくはディスチャージ電流)の書き込み速度がことなり、1H終了時のソース信号線電位が異なってしまう。
In FIG. 89, the magnitude of the program current can be individually set in the RGB circuit. However, it is not preferable to set the overcurrent (precharge current or discharge current) individually for RGB. This is because the overcurrent (pre-charge current or discharge current) controls charging / discharging of the parasitic capacitance Cs as described with reference to FIG. The parasitic capacitance Cs is the same in the
図98では、一点鎖線のBの過電流(プリチャージ電流もしくはディスチャージ電流)が最も大きい。したがって、1Hの期間で階調0に相当するV0電圧から階調2に相当するV2電圧に達している。点線のGの過電流(プリチャージ電流もしくはディスチャージ電流)が最も小さい。したがって、1Hの期間では、階調0に相当するV0電圧から階調2に相当するV2電圧には到達しない。Rは実線で示す。図98に図示するように、GとBの中間状態である。以上のような状態では、1H後は、ホワイトバランスがずれていることになる。ただし、図98は低階調の領域であるので、ホワイトバランスがずれていても実用上は問題ない。
In FIG. 98, the overcurrent (precharge current or discharge current) of B of the alternate long and short dash line is the largest. Therefore, the voltage V2 corresponding to
寄生容量をRGBで異ならせれば、図98で説明した課題を解決できることは言うまでもない。つまり、図98の状態では、Rのソース信号線18の寄生容量Csを、Gのソース信号線18の寄生容量Csよりも大きくする。また、Bのソース信号線18の寄生容量Csを、Rのソース信号線18の寄生容量Csよりも大きくする。寄生容量Csを大きくする方法として、RGBごとにソース信号線18端にコンデンサをポリシリコン回路で形成あるいは構成する方式が例示される。
It goes without saying that the problem described with reference to FIG. 98 can be solved by making the parasitic capacitances different for RGB. That is, in the state of FIG. 98, the parasitic capacitance Cs of the R
また、RGBでソース信号線18の寄生容量を小さくする構成も例示される。Gのソース信号線18の寄生容量Csを、Rのソース信号線18の寄生容量Csよりも小さくする。また、Rのソース信号線18の寄生容量Csを、Bのソース信号線18の寄生容量Csよりも小さくする。寄生容量Csを小さくする方式として、RGBごとにソース信号線18の配線幅を変化させる構成が例示される。
Further, a configuration in which the parasitic capacitance of the
ソース信号線18の幅が狭くなれば、寄生容量Csの大きさは小さくなる。電流駆動方式では、ソース信号線18に流れる電流はμAオーダーである。したがって、ソース信号線18幅が細く、ソース信号線18の抵抗値が高くとも電流駆動方法を実現することに支障はない。
If the width of the
以上のように、本発明では、RGBのソース信号線18のうち1つ以上の寄生容量Csを、他のソース信号線18の寄生容量Csと異ならせたものである。また、その実現には、ソース信号線18の線幅を変化させる構成が例示される。容量となるコンデンサを作製あるいは配置し、該当ソース信号線18に電気的に接続させる構成が例示される。
As described above, in the present invention, one or more parasitic capacitances Cs of the RGB
0階調に該当するV0電圧は、画素16の駆動用トランジスタ11aによって決定される。通常、駆動用トランジスタ11aは、RGBで共通のサイズあるいは大きさである。したがって、RGBではV0電圧は一致している。寄生容量Csの充放電はV0電圧を基準になる場合が多い。
The V0 voltage corresponding to the 0th gradation is determined by the driving
RGB回路で過電流(プリチャージ電流もしくはディスチャージ電流)Idを共通にすることにより、図98に図示ように各RGBでソース信号線18の充放電曲線が異なることはない。つまり、過電流(プリチャージ電流もしくはディスチャージ電流)IdはRGBで同一にすることが好ましい。
By making the overcurrent (pre-charge current or discharge current) Id common in the RGB circuit, the charge / discharge curve of the
過電流(プリチャージ電流もしくはディスチャージ電流)Idの調整回路は、電子ボリウム回路291bで行う。電子ボリウム291bはIKDATAにより、フレームごとあるいは画素行ごとに変化あるいは変更できる。また、画面64を複数領域に分割し、分割した領域ごとに電子ボリウム291bを配置し、分割した領域ごとに電流Idを変化あるいは調整する構成も例示される。以上の事項は、基準電流Icの電子ボリウム回路291aなどにも適用できることは言うまでもない。
The adjustment circuit for the overcurrent (pre-charge current or discharge current) Id is performed by the
図95(a)は、本発明のソースドライバ回路(IC)14における過電流(プリチャージ電流もしくはディスチャージ電流)回路の構成例である。トランジスタ228dと過電流トランジスタ891とはカレントミラー回路を構成している。過電流(プリチャージ電流もしくはディスチャージ電流)Ikの大きさは2つのスイッチDcで制御される。スイッチDc0は1個の過電流トランジスタ891が接続されており、スイッチDc1は2個の過電流トランジスタ891が接続されている。
FIG. 95 (a) is a configuration example of an overcurrent (pre-charge current or discharge current) circuit in the source driver circuit (IC) 14 of the present invention. The
過電流トランジスタ891は図15などで説明した単位トランジスタ224と同一の構成である(同一の技術思想で形成あるいは構成されている)。したがって、過電流トランジスタ891の構成あるいは説明は、単位トランジスタ224で説明した事項がそのままあるいは準用される。したがって、説明を省略する。
The
プリチャージ電圧Vpcを出力端子93に印加するスイッチDpの制御と、過電流(プリチャージ電流もしくはディスチャージ電流)を出力端子93に印加するスイッチDcの制御は2ビットで制御される。このビットをKビット(1ビット目)、Pビット(0ビット目:LSB)とする。したがって、4つの状態を制御できる。
Control of the switch Dp for applying the precharge voltage Vpc to the
4つの状態を図95(b)の表に図示している。(K、P)=0の時、(Dp、Dc0、Dc1)=(0、0、0)に制御される。なお、0はスイッチがオープン状態、1はスイッチがクローズ状態を示す。 The four states are illustrated in the table of FIG. When (K, P) = 0, it is controlled to (Dp, Dc0, Dc1) = (0, 0, 0). Note that 0 indicates that the switch is open, and 1 indicates that the switch is closed.
(K、P)=0の時、プリチャージ電圧(プログラム電圧)制御スイッチDpはオープンであり、過電流制御スイッチDcもオープンである。したがって、出力端子93からはプリチャージ電圧も過電流(プリチャージ電流もしくはディスチャージ電流)も出力(印加)されない。
When (K, P) = 0, the precharge voltage (program voltage) control switch Dp is open, and the overcurrent control switch Dc is also open. Therefore, neither the precharge voltage nor the overcurrent (precharge current or discharge current) is output (applied) from the
(K、P)=1の時、(Dp、Dc0、Dc1)=(1、0、0)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはクローズ(close)状態であり、過電流制御スイッチDcは両方ともオープン状態である。したがって、出力端子93からはプリチャージ電圧Vpcが出力されるが、過電流(プリチャージ電流もしくはディスチャージ電流)は出力(印加)されない。
When (K, P) = 1, it is controlled to (Dp, Dc0, Dc1) = (1, 0, 0). The precharge voltage (program voltage) control switch Dp is in a closed state, and both overcurrent control switches Dc are in an open state. Therefore, the precharge voltage Vpc is output from the
(K、P)=2の時、(Dp、Dc0、Dc1)=(0、1、0)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはオープン(open)状態であり、過電流制御スイッチDcはDc0がクローズ状態であり、Dc1はオープン状態である。したがって、出力端子93からはプリチャージ電圧Vpcは出力されない。また、過電流(プリチャージ電流もしくはディスチャージ電流)は1つ分の過電流トランジスタ891の出力電流がソース信号線18に印加される。
When (K, P) = 2, it is controlled to (Dp, Dc0, Dc1) = (0, 1, 0). The precharge voltage (program voltage) control switch Dp is in an open state, the overcurrent control switch Dc is in a closed state Dc0, and Dc1 is in an open state. Therefore, the precharge voltage Vpc is not output from the
(K、P)=3の時、(Dp、Dc0、Dc1)=(0、0、1)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはオープン(open)状態であり、過電流制御スイッチDcはDc0、Dc1がクローズ状態である。したがって、出力端子93からはプリチャージ電圧Vpcは出力されない。また、過電流(プリチャージ電流もしくはディスチャージ電流)は2つ分の過電流トランジスタ891の出力電流がソース信号線18に印加される。
When (K, P) = 3, (Dp, Dc0, Dc1) = (0, 0, 1) is controlled. The precharge voltage (program voltage) control switch Dp is in an open state, and the overcurrent control switch Dc has Dc0 and Dc1 in a closed state. Therefore, the precharge voltage Vpc is not output from the
以上のように、2ビットの信号(K、P)により、プリチャージ電圧、過電流(プリチャージ電流もしくはディスチャージ電流)を制御することができる。 As described above, the precharge voltage and overcurrent (precharge current or discharge current) can be controlled by the 2-bit signals (K, P).
図95(b)では、(K、P)のデコード回路が必要である。デコード回路を不要にした構成表を図94に図示する。図94において、K0、K1は過電流(プリチャージ電流もしくはディスチャージ電流)を制御するスイッチの信号である。K0はDc0をオープン、クローズを制御するビットである。K1はDc1をオープン、クローズを制御するビットである(図95(a)を参照のこと)。図94において、Pはプリチャージ電圧を制御するスイッチの信号である。Dpをオープン、クローズを制御するビットである(図95(a)を参照のこと)。 In FIG. 95 (b), the decoding circuit of (K, P) is necessary. FIG. 94 shows a configuration table that eliminates the need for a decoding circuit. In FIG. 94, K0 and K1 are switch signals for controlling overcurrent (precharge current or discharge current). K0 is a bit that controls opening and closing of Dc0. K1 is a bit for controlling the opening and closing of Dc1 (see FIG. 95A). In FIG. 94, P is a switch signal for controlling the precharge voltage. Dp is a bit for controlling opening and closing (see FIG. 95A).
(P、K0、K1)=(0、0、0)の時、(Dp、Dc0、Dc1)=(0、0、0)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはオープン(open)状態であり、過電流制御スイッチはDc0、Dc1もオープン状態である。したがって、出力端子93からはプリチャージ電圧Vpcは出力されない。また、過電流(プリチャージ電流もしくはディスチャージ電流)も出力されない。
When (P, K0, K1) = (0, 0, 0), it is controlled to (Dp, Dc0, Dc1) = (0, 0, 0). The precharge voltage (program voltage) control switch Dp is in an open state, and the overcurrent control switches Dc0 and Dc1 are also in an open state. Therefore, the precharge voltage Vpc is not output from the
(P、K0、K1)=(1、0、0)の時、(Dp、Dc0、Dc1)=(1、0、0)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはクローズ(close)状態であり、過電流制御スイッチはDc0、Dc1もオープン状態である。したがって、出力端子93からはプリチャージ電圧Vpcが出力されるが、過電流(プリチャージ電流もしくはディスチャージ電流)は出力されない。
When (P, K0, K1) = (1, 0, 0), it is controlled to (Dp, Dc0, Dc1) = (1, 0, 0). The precharge voltage (program voltage) control switch Dp is in a closed state, and the overcurrent control switches Dc0 and Dc1 are also in an open state. Therefore, although the precharge voltage Vpc is output from the
たとえば、(P、K0、K1)=(1、1、1)の時、(Dp、Dc0、Dc1)=(1、1、1)に制御される。プリチャージ電圧(プログラム電圧)制御スイッチDpはクローズ(close)状態であり、過電流制御スイッチはDc0、Dc1もクローズ状態である。したがって、出力端子93からはプリチャージ電圧Vpcと過電流(プリチャージ電流もしくはディスチャージ電流)が出力される。
For example, when (P, K0, K1) = (1, 1, 1), it is controlled to (Dp, Dc0, Dc1) = (1, 1, 1). The precharge voltage (program voltage) control switch Dp is in a closed state, and the overcurrent control switches Dc0 and Dc1 are also in a closed state. Therefore, the precharge voltage Vpc and the overcurrent (precharge current or discharge current) are output from the
以下、同様に(P、K0、K1)の値に応じて、プリチャージ電圧(プログラム電圧)制御スイッチDpと、過電流制御スイッチはDc0、Dc1が独立に制御される。したがって、プリチャージ電圧印加と過電流(プリチャージ電流もしくはディスチャージ電流)印加を同時に実施できる。 Similarly, Dc0 and Dc1 of the precharge voltage (program voltage) control switch Dp and the overcurrent control switch are controlled independently according to the values of (P, K0, K1). Therefore, precharge voltage application and overcurrent (precharge current or discharge current) application can be performed simultaneously.
図94、図95において、スイッチ(Dp、Dc0、Dc1)をクローズさせるビットを付加することによりさらに精度のよい過電流(プリチャージ電流もしくはディスチャージ電流)、プリチャージ電圧の制御を実施することができることは言うまでもない。 In FIGS. 94 and 95, by adding a bit for closing the switches (Dp, Dc0, Dc1), more accurate overcurrent (precharge current or discharge current) and precharge voltage control can be performed. Needless to say.
図96は、過電流(プリチャージ電流もしくはディスチャージ電流)を制御するスイッチを3ビットにした実施例である。Dc0スイッチのオン(クローズ)により、1つの過電流トランジスタ891の電流がソース信号線18に印加される。Dc1スイッチのオン(クローズ)により、2つの過電流トランジスタ891の電流がソース信号線18に印加される。Dc2スイッチのオン(クローズ)により、4つの過電流トランジスタ891の電流がソース信号線18に印加される。同様に、Dc0、Dc1、Dc2スイッチのオン(クローズ)により、7つの過電流トランジスタ891の電流がソース信号線18に印加される。
FIG. 96 shows an embodiment in which the switch for controlling the overcurrent (pre-charge current or discharge current) is 3 bits. When the Dc0 switch is turned on (closed), the current of one
図96において、出力端子93に過電流(プリチャージ電流もしくはディスチャージ電流)を印加している期間は、ソースドライバ回路(IC)14の端子643に印加する信号のtd期間により制御する。td期間とはスイッチ221cをオン(クローズ)させる期間である。
In FIG. 96, the period during which the overcurrent (pre-charge current or discharge current) is applied to the
d期間の制御は、ソースドライバ回路(IC)14内部に構成あるいは形成したカウンタ回路(図示せず)により実施してもよい。 The d period control may be performed by a counter circuit (not shown) configured or formed in the source driver circuit (IC) 14.
図95、図96、図89では、各スイッチDcに単位過電流(プリチャージ電流もしくはディスチャージ電流)を流す複数の過電流トランジスタなどで構成するとしたが、本発明はこれに限定するものではない。たとえば、図97(b)に図示するように、各スイッチDcに1つの過電流トランジスタ891を形成または配置してもよいことは言うまでもない。図97(b)において、スイッチDc0には1つの過電流トランジスタ891aが配置または形成されている。スイッチDc1にも1つの過電流トランジスタ891bが配置または形成されている。また、スイッチDc2には1つの過電流トランジスタ891cが配置または形成されている。過電流トランジスタ891a〜891cは出力する過電流(プリチャージ電流もしくはディスチャージ電流)の大きさを異ならせている。過電流(プリチャージ電流もしくはディスチャージ電流)の大きさは、過電流トランジスタ891のWL比あるいはサイズ、形状によって容易に調整あるいは設計できる。もちろん、図97(a)に図示するように、各ビットをビットに対応する個数の過電流トランジスタ891を形成または配置してもよい。
In FIG. 95, FIG. 96, and FIG. 89, each switch Dc is composed of a plurality of overcurrent transistors that pass a unit overcurrent (precharge current or discharge current). However, the present invention is not limited to this. For example, as shown in FIG. 97B, it goes without saying that one
図101では、基準電流Icと過電流(プリチャージ電流もしくはディスチャージ電流)の基準電流Idは、電子ボリウム291に入力されるIDATAにより変化する。基準電流Icと過電流(プリチャージ電流もしくはディスチャージ電流)の基準電流Idの大きさの比率は、基準電流Icを流すトランジスタ228aと過電流(プリチャージ電流もしくはディスチャージ電流)の基準電流Idを流すトランジスタ228cの形状などを異ならせることにより実現する。
In FIG. 101, the reference current Ic and the reference current Id of the overcurrent (pre-charge current or discharge current) change according to IDATA input to the
図101では、基準電流Icを流すトランジスタ228aは1個であり、過電流(プリチャージ電流もしくはディスチャージ電流)の基準電流Idを流すトランジスタ228cは4個であるから、トランジスタ228aとトランジスタ228cが同一形状の場合でも、基準電流Ic×4=基準電流Idの関係を構成できる。
In FIG. 101, there is one
図101では、スイッチDcに対応する過電流トランジスタ891を4つ形成または配置されている。小さい過電流(プリチャージ電流もしくはディスチャージ電流)を流す複数の過電流トランジスタ891で出力段を構成することにより出力バラツキが減少させることができる。以上のことは図15などでも説明をしているので説明を省略する。
In FIG. 101, four
図101では図96に図示するように内部配線222bに印加するオンオフ信号によりスイッチDcを時間制御し、出力端子93から出力する実効電流を制御している。また、スイッチ221aと221bはオンオフ状態を反対の関係としている。したがって、プリチャージ電圧Vpcが出力端子93に印加されている時は、過電流(プリチャージ電流もしくはディスチャージ電流)が出力端子93に印加されないように制御されている。
In FIG. 101, as shown in FIG. 96, the switch Dc is time-controlled by an on / off signal applied to the
図102は8ビットのソースドライバ回路(IC)14において、プログラム電流Iw(D0〜D7のスイッチのオンオフ状態により発生する)と、過電流(プリチャージ電流もしくはディスチャージ電流)Id(説明を容易するため、トランジスタ228dと過電流トランジスタ891はカレントミラー比1のカレントミラー回路を構成しているとし、過電流(プリチャージ電流もしくはディスチャージ電流)の基準電流Idと同一の過電流(プリチャージ電流もしくはディスチャージ電流)が出力端子93に印加されるとする)との発生関係あるいはその状態もしくは駆動方法を説明するための説明図である。
FIG. 102 shows an 8-bit source driver circuit (IC) 14 having a program current Iw (generated by the on / off state of switches D0 to D7) and an overcurrent (precharge current or discharge current) Id (for ease of explanation). The
図102(a)は過電流(プリチャージ電流もしくはディスチャージ電流)Idの印加している状態である。過電流(プリチャージ電流もしくはディスチャージ電流)Idは、1Hの1/(2H)期間など一定の期間印加される。ただし、1Hの1/(2H)期間というのは一実施例であり、これに限定するものではない。制御信号などにより1Hの1/(2H)期間、1Hの1/(4H)期間、1Hの2/(3H)期間、1Hの1/(8H)期間など切り換えできるように構成することが好ましいことは言うまでもない。図102(b)は過電流(プリチャージ電流もしくはディスチャージ電流)印加時間後の状態である。図102(b)は一例として、データD(D7〜D0)が”10000001”つまり、D7ビットとD0ビットがオン(クローズ)状態でのプログラム電流Iwの出力状態を示している。 FIG. 102A shows a state where an overcurrent (pre-charge current or discharge current) Id is applied. Overcurrent (pre-charge current or discharge current) Id is applied for a certain period such as 1 / (2H) period of 1H. However, the 1 / (2H) period of 1H is an example, and the present invention is not limited to this. It is preferable to be configured to be able to switch 1 / (2H) period of 1H, 1 / (4H) period of 1H, 2 / (3H) period of 1H, 1 / (8H) period of 1H, etc. by a control signal or the like. Needless to say. FIG. 102B shows a state after the application time of overcurrent (pre-charge current or discharge current). FIG. 102B shows, as an example, the output state of the program current Iw when the data D (D7 to D0) is “10000001”, that is, the D7 bit and the D0 bit are on (closed).
以上のように、図102の実施例では、過電流(プリチャージ電流もしくはディスチャージ電流)Idを印加している状態と、プログラム電流Iwの出力状態とは独立している。 As described above, in the embodiment of FIG. 102, the state in which the overcurrent (precharge current or discharge current) Id is applied and the output state of the program current Iw are independent.
図103(a)は過電流(プリチャージ電流もしくはディスチャージ電流)Idの印加している状態である。過電流(プリチャージ電流もしくはディスチャージ電流)Idは、1Hの1/(2H)期間など一定の期間印加される。 FIG. 103A shows a state where an overcurrent (pre-charge current or discharge current) Id is applied. Overcurrent (pre-charge current or discharge current) Id is applied for a certain period such as 1 / (2H) period of 1H.
ただし、図102で説明したように、1Hの1/(2H)期間というのは一実施例であり、これに限定するものではない。制御信号などにより1Hの1/(2H)期間、1Hの1/(4H)期間、1Hの2/(3H)期間、1Hの1/(8H)期間など切り換えできるように構成することが好ましいことは言うまでもない。 However, as described in FIG. 102, the 1 / (2H) period of 1H is an example, and the present invention is not limited to this. It is preferable to be configured to be able to switch 1 / (2H) period of 1H, 1 / (4H) period of 1H, 2 / (3H) period of 1H, 1 / (8H) period of 1H, etc. by a control signal or the like. Needless to say.
また、映像データの大きさ、1画面の映像データの総和の大きさ、1H前のソース信号線18電位の大きさ、各フレームの画像状態の変化、静止画あるいは動画などの画像の性質などにより、過電流(プリチャージ電流もしくはディスチャージ電流)Idの印加時間などは変化あるいは変更もしくは制御してもよいことは言うまでもない。以上の事項は本発明の他の実施例にも適用できることは言うまでもない。
Also, depending on the size of the video data, the total size of the video data of one screen, the size of the
図103(a)ではプログラム電流Iwを発生させるスイッチD0〜D7がすべてオン(クローズ)状態にしている。そのため、出力端子93から出力される過電流(プリチャージ電流もしくはディスチャージ電流)は、本来の過電流(プリチャージ電流もしくはディスチャージ電流)Idに、最大のプログラム電流Iwを加えたものとなる。以上のように図103(a)のようにスイッチD0〜D7、Dcを制御することにより、大きな過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加することができる。そのため、寄生容量Csの電荷放電時間を短くすることができる。
In FIG. 103 (a), all the switches D0 to D7 that generate the program current Iw are turned on (closed). Therefore, the overcurrent (precharge current or discharge current) output from the
図103(b)は過電流(プリチャージ電流もしくはディスチャージ電流)印加時間後の状態である。図103(b)は図102(b)と同様に一例として、データD(D7〜D0)が”10000001”つまり、D7ビットとD0ビットがオン(クローズ)状態でのプログラム電流Iwの出力状態を示している。 FIG. 103 (b) shows a state after the application time of an overcurrent (precharge current or discharge current). FIG. 103B shows an example of the output state of the program current Iw when the data D (D7 to D0) is “10000001”, that is, the D7 bit and the D0 bit are on (closed), as in FIG. Show.
以上のように、図103の実施例では、過電流(プリチャージ電流もしくはディスチャージ電流)を流す期間に大きな過電流(プリチャージ電流もしくはディスチャージ電流)を印加することができる。なお、図103(a)において、すべてのスイッチD0〜D7をオン(クローズ)することに限定するものではない。ソース信号線18の電位、水平走査期間の長さ、寄生容量Csの大きさなどに対応してスイッチD0〜D7のオンオフ状態を変化あるいは制御してもよいことは言うまでもない。
As described above, in the embodiment of FIG. 103, a large overcurrent (precharge current or discharge current) can be applied during a period in which the overcurrent (precharge current or discharge current) flows. In FIG. 103 (a), it is not limited to turning on (closing) all the switches D0 to D7. It goes without saying that the on / off states of the switches D0 to D7 may be changed or controlled in accordance with the potential of the
図102、図103では過電流トランジスタ891を制御し、ソース信号線18に過電流(プリチャージ電流もしくはディスチャージ電流)を印加するとした。しかし、本発明はこれに限定するものではない。この実施例を図104に図示する。
102 and 103, the
図104(a)ではプログラム電流Iwを発生させるスイッチD0〜D7がすべてオン(クローズ)状態にしている。しかし、過電流トランジスタ891を制御するスイッチDcはオープン状態である。したがって、出力端子93には過電流(プリチャージ電流もしくはディスチャージ電流)であるIdは印加されない。図104(a)では、映像データに基づくプログラム電流Iw以上の電流とスイッチD7〜D0を制御することにより発生させた実施例である。一般的に書き込み不足が発生するのは、映像データが小さい領域(低階調領域)である。したがって、この領域ではD7ビットなどのスイッチがオンすることがない。この映像データではオンすることがないスイッチ(D7など)をオンさせて、大きなプログラム電流(=過電流(プリチャージ電流もしくはディスチャージ電流))を発生させて、この電流でソース信号線18の電位を制御あるいは操作する。
In FIG. 104A, all the switches D0 to D7 that generate the program current Iw are turned on (closed). However, the switch Dc that controls the
以上のように、出力端子93から出力される過電流(プリチャージ電流もしくはディスチャージ電流)は、最大のプログラム電流Iwである。以上のように図104(a)のようにスイッチD0〜D7、Dcを制御することにより、大きな過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加することができる。そのため、寄生容量Csの電荷放電時間を短くすることができる。
As described above, the overcurrent (precharge current or discharge current) output from the
図104(b)は過電流(プリチャージ電流もしくはディスチャージ電流)印加時間後の状態である。図104(b)は図102(b)、図103(b)と同様に一例として、データD(D7〜D0)が”10000001”つまり、D7ビットとD0ビットがオン(クローズ)状態でのプログラム電流Iw(正規の映像データの大きさに対応する)の出力状態を示している。 FIG. 104B shows a state after the application time of overcurrent (pre-charge current or discharge current). FIG. 104B is an example similar to FIGS. 102B and 103B. As an example, the program in which the data D (D7 to D0) is “10000001”, that is, the D7 and D0 bits are on (closed). The output state of current Iw (corresponding to the size of regular video data) is shown.
以上のように、図104の実施例では、過電流(プリチャージ電流もしくはディスチャージ電流)を流す期間に大きな過電流(プリチャージ電流もしくはディスチャージ電流)を印加することができる。なお、図104(a)において、すべてのスイッチD0〜D7をオン(クローズ)することに限定するものではない。ソース信号線18の電位、水平走査期間の長さ、寄生容量Csの大きさなどに対応してスイッチD0〜D7のオンオフ状態を変化あるいは制御してもよいことは言うまでもない。
As described above, in the embodiment of FIG. 104, a large overcurrent (precharge current or discharge current) can be applied during a period in which the overcurrent (precharge current or discharge current) flows. In FIG. 104 (a), it is not limited to turning on (closing) all the switches D0 to D7. It goes without saying that the on / off states of the switches D0 to D7 may be changed or controlled in accordance with the potential of the
図103では、過電流トランジスタ891を設けているが本発明はこれに限定するものではない。過電流トランジスタ891を形成または配置しなくともよい。
Although an
図103などにおいて、プリチャージ電流を印加するときは、すべてのスイッチD0〜D7をクローズさせるとしたが、本発明はこれに限定するものではない。プリチャージ電流を印加すると時は、上位ビットのD7ビットのみをオンさせてもよい。また、上位ビットに該当するD4〜D7ビットをオンさせてもよい。つまり、本発明は、所定の映像データに該当するときよりも、大きい出力電流となるようにスイッチDnを操作するものである。 In FIG. 103 and the like, when the precharge current is applied, all the switches D0 to D7 are closed, but the present invention is not limited to this. When the precharge current is applied, only the upper bit D7 may be turned on. Further, the D4 to D7 bits corresponding to the upper bits may be turned on. That is, according to the present invention, the switch Dn is operated so that the output current is larger than when the video data corresponds to the predetermined video data.
図104(a)ではプログラム電流Iwを発生させるスイッチD0〜D7がすべてオン(クローズ)状態にしている。しかし、過電流トランジスタ891を制御するスイッチDcはオープン状態である。したがって、出力端子93には過電流(プリチャージ電流もしくはディスチャージ電流)であるIdは印加されない。
In FIG. 104A, all the switches D0 to D7 that generate the program current Iw are turned on (closed). However, the switch Dc that controls the
図104(a)では、映像データに基づくプログラム電流Iw以上の電流とスイッチD7〜D0を制御することにより発生させた実施例である。一般的に書き込み不足が発生するのは、映像データが小さい領域(低階調領域)である。したがって、この領域ではD7ビットなどのスイッチがオンすることがない。この映像データではオンすることがないスイッチ(D7など)をオンさせて、大きなプログラム電流(=過電流(プリチャージ電流もしくはディスチャージ電流))を発生させて、この電流でソース信号線18の電位を制御あるいは操作する。
FIG. 104 (a) shows an embodiment generated by controlling the currents equal to or higher than the program current Iw based on the video data and the switches D7 to D0. In general, insufficient writing occurs in an area where video data is small (low gradation area). Accordingly, in this region, the switch such as the D7 bit is not turned on. A switch (such as D7) that is not turned on in this video data is turned on to generate a large program current (= overcurrent (pre-charge current or discharge current)), and the potential of the
以上のように、出力端子93から出力される過電流(プリチャージ電流もしくはディスチャージ電流)は、最大のプログラム電流Iwである。以上のように図104(a)のようにスイッチD0〜D7、Dcを制御することにより、大きな過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加することができる。そのため、寄生容量Csの電荷放電時間を短くすることができる。
As described above, the overcurrent (precharge current or discharge current) output from the
図104(b)は過電流(プリチャージ電流もしくはディスチャージ電流)印加時間後の状態である。図104(b)は図102(b)、図103(b)と同様に一例として、データD(D7〜D0)が”10000001”つまり、D7ビットとD0ビットがオン(クローズ)状態でのプログラム電流Iw(正規の映像データの大きさに対応する)の出力状態を示している。 FIG. 104B shows a state after the application time of overcurrent (pre-charge current or discharge current). FIG. 104B is an example similar to FIGS. 102B and 103B. As an example, the program in which the data D (D7 to D0) is “10000001”, that is, the D7 and D0 bits are on (closed). The output state of current Iw (corresponding to the size of regular video data) is shown.
以上のように、図104の実施例では、過電流(プリチャージ電流もしくはディスチャージ電流)を流す期間に大きな過電流(プリチャージ電流もしくはディスチャージ電流)を印加することができる。なお、図104(a)において、すべてのスイッチD0〜D7をオン(クローズ)することに限定するものではない。ソース信号線18の電位、水平走査期間の長さ、寄生容量Csの大きさなどに対応してスイッチD0〜D7のオンオフ状態を変化あるいは制御してもよいことは言うまでもない。
As described above, in the embodiment of FIG. 104, a large overcurrent (precharge current or discharge current) can be applied during a period in which the overcurrent (precharge current or discharge current) flows. In FIG. 104 (a), it is not limited to turning on (closing) all the switches D0 to D7. It goes without saying that the on / off states of the switches D0 to D7 may be changed or controlled in accordance with the potential of the
図101〜図104などは、出力端子93から吸い込む方向の過電流(プリチャージ電流もしくはディスチャージ電流)Idを発生させる構成あるいは方法である。しかし、本発明はこれに限定するものではない。出力端子93から過電流(プリチャージ電流もしくはディスチャージ電流)を吐き出す構成であってもよい。
101 to 104 and the like are configurations or methods for generating an overcurrent (pre-charge current or discharge current) Id in the direction of suction from the
また、出力端子93から過電流(プリチャージ電流もしくはディスチャージ電流)を吸い込む回路と、出力端子93から過電流(プリチャージ電流もしくはディスチャージ電流)を吐き出す回路の両方を形成または構成もしくは配置してもよいことは言うまでもない。
Further, both a circuit that sucks an overcurrent (precharge current or discharge current) from the
図101〜図104などとの差異は、過電流(プリチャージ電流もしくはディスチャージ電流)を吐き出す回路を有する点である。過電流(プリチャージ電流もしくはディスチャージ電流)の吐き出し回路は、トランジスタ228d2と過電流トランジスタ891からなるカレントミラー回路で構成される。このカレントミラー回路で過電流(プリチャージ電流もしくはディスチャージ電流)Id2(カレントミラー比が1の時)を出力端子93に印加する。
A difference from FIGS. 101 to 104 is that a circuit for discharging an overcurrent (precharge current or discharge current) is provided. An overcurrent (pre-charge current or discharge current) discharge circuit is formed of a current mirror circuit including a transistor 228d2 and an
図103、図104などの構成では、1H(1水平走査期間)の最初の期間に、映像データなどから判断され、必要な時はスイッチ221aがクローズされ、プリチャージ電圧Vpcが出力端子93に印加されて、ソース信号線18に印加される。基本的には、プリチャージ電圧Vpcが印加されている時は、スイッチ221bはオープン状態に制御される。
103, 104, and the like, in the first period of 1H (one horizontal scanning period), it is determined from the video data and the like, and when necessary, the
また、1Hの最初あるいはプリチャージ電圧の印加した後に、映像データなどから判断され、必要な時はスイッチDnがクローズされ、プリチャージ電流が出力端子93に印加されて、ソース信号線18に印加される。プリチャージ電流の印加後、正規の映像データに該当するスイッチDがクローズされてプログラム電流Iwがソース信号線18に印加される。
Also, it is judged from the video data or the like after the first 1H or after the application of the precharge voltage. When necessary, the switch Dn is closed, and the precharge current is applied to the
図103、図104などにおいて、プリチャージ電流Idを印加する期間を長くするほど、ソース信号線18の電位変化を大きくすることができる。つまり、プリチャージ電流が印加される期間を制御することにより、ソース信号線18の電位変化を大きくすることができる。
103 and 104, the potential change of the
図103、図104では、吸い込み電流方向のプリチャージ電流を発生する構成であった。本発明はこれに限定するものではない。たとえば、ソースドライバ回路(IC)14内にシンク電流のプログラム電流出力段251caと、吐き出し電流を出力するプログラム電流出力段251cbを形成または構成してよい。シンク電流のプリチャージ電流を発生する場合は、出力段251caのスイッチDnを制御あるいは操作する。吐き出し電流を発生する場合は、出力段251cbスイッチDnを制御あるいは操作する。いずれかのプリチャージ電流は、スイッチ221b1とスイッチ221b2を制御することにより実現する。 103 and 104, the precharge current is generated in the sink current direction. The present invention is not limited to this. For example, a program current output stage 251ca for sink current and a program current output stage 251cb for outputting discharge current may be formed or configured in the source driver circuit (IC) 14. When the precharge current of the sink current is generated, the switch Dn of the output stage 251ca is controlled or operated. When the discharge current is generated, the output stage 251cb switch Dn is controlled or operated. Either precharge current is realized by controlling the switch 221b1 and the switch 221b2.
図99は、本発明の表示パネル(表示装置)の駆動方法(駆動方式)を説明するための説明図である。電圧プリチャージおよびプログラム電流によるソース信号線18に電位状態を示している。図99の実施例では、ソースドライバ回路(IC)14が発生するプリチャージ電圧は、階調0の電位V0(黒電圧プリチャージ)と、最大の階調255の電位V255(白電圧プリチャージ)とを発生する。
FIG. 99 is an explanatory diagram for explaining a driving method (driving method) of the display panel (display device) of the present invention. The potential state is shown in the
図99では、プリチャージ電圧を印加する期間は一例として1μsecとしている。したがって、1H時間−1μsecが電流プログラム期間である。しかし、本発明はこれに限定するものではない。他の構成あるいは状態あるいは時間などでもよいことは言うまでもない
図99などの実施例は、RGBが各8ビット(256階調表示)として説明をする。なお、本発明は、以前にも説明したようにRGBに限定されるものではない。単色でもよく、また、シアン、イエロー、マゼンダなどでもよく、RGBに加えて、白色(W)の4色などでもよい。図99(a)は階調0から階調255に変化させる実施例である。階調0と階調255などの電位差が大きい時は、白電圧プリチャージ(V255電圧を印加)が実施される。図99(a)に図示するように1Hの最初の期間(なお、1Hの最初の期間に限定するものではない)から1μsecの期間に白電圧プリチャージが実施される。白電圧プリチャージの実施により、ソース信号線18に電圧が印加されて、ソース信号線18電位はV255となる。その後、電流プログラムが実施され、画素16の駆動用トランジスタ11aの特性に応じてソース信号線18電位が補正される。一例として図99(a)では、ソース信号線18電位がアノード電位Vddの方向に上昇する。
In FIG. 99, the period for applying the precharge voltage is 1 μsec as an example. Therefore, 1H time-1 μsec is the current program period. However, the present invention is not limited to this. Needless to say, other configurations, states, times, and the like may be used. In the embodiment shown in FIG. 99, RGB is described with 8 bits each (256 gradation display). The present invention is not limited to RGB as described before. It may be a single color, may be cyan, yellow, magenta, or the like, and may be four colors of white (W) in addition to RGB. FIG. 99A shows an embodiment in which the gradation is changed from
図99(b)は階調255から階調0に変化させる実施例である。階調255と階調0などの電位差が大きい時は、黒電圧プリチャージ(V0電圧を印加)が実施される。図99(b)に図示するように1Hの最初の期間(なお、1Hの最初の期間に限定するものではない)から1μsecの期間に黒電圧プリチャージが実施される。黒電圧プリチャージの実施により、ソース信号線18に電圧V0が印加されて、ソース信号線18電位はGND電圧に近いV0となる。その後、電流プログラムが実施され、画素16の駆動用トランジスタ11aの特性に応じてソース信号線18電位が目標のプログラム電流に等しい電流が流れるように補正される。一例として図99(b)では、ソース信号線18電位がグランド(GND)電位の方向に下降する。
FIG. 99B shows an embodiment in which the
図99(c)は階調0から階調200に変化させる実施例である。階調0と階調200などの比較的電位差が大きい時は、白電圧プリチャージ(V255電圧を印加)が実施される。なお、黒電圧プリチャージは、全階調の1/4より低階調領域に変化する時に実施される。白電圧プリチャージは、全階調の1/2より高階調領域に変化する時に実施される。図99(c)に図示するように1Hの最初の期間(なお、1Hの最初の期間に限定するものではない)から1μsecの期間に白電圧プリチャージが実施される。白電圧プリチャージの実施により、ソース信号線18に電圧が印加されて、ソース信号線18電位はV255となる。その後、電流プログラムが実施され、画素16の駆動用トランジスタ11aが主に動作して、目標の階調電流200に相当するソース信号線18電位に補正される。
FIG. 99C shows an embodiment in which the gradation is changed from 0 to 200. When the potential difference between the
図100は過電流駆動(プリチャージ電流駆動)と電圧駆動(プリチャージ電圧駆動)の両方を実施する駆動方法の説明図である。なお、回路構成は一例としてスイッチ221はONでクローズ状態、OFFでオープン状態とする。スイッチ221aがONでプリチャージ電圧Vpcが出力端子93に印加される(ソース信号線18に印加される)。スイッチ221bがONでプログラム電流Iwが出力端子93に印加される(ソース信号線18に印加される)。また、スイッチDcがONで過電流(プリチャージ電流もしくはディスチャージ電流)Iwが出力端子93に印加される(ソース信号線18に印加される)。
FIG. 100 is an explanatory diagram of a drive method for performing both overcurrent drive (precharge current drive) and voltage drive (precharge voltage drive). As an example of the circuit configuration, the
図100(a)に図示するように、スイッチ221aがONでプリチャージ電圧Vpcが出力端子93に印加される状態と、スイッチ221bがONでプログラム電流Iwが出力端子93に印加される状態が同時に発生しても動作上は問題がない。定電流回路251cなどは内部インピーダンスが高く、定電圧回路(プリチャージ電圧回路)と短絡しても正常動作を実施できるからである。ただし、図100(b)(c)に図示するように、スイッチDcがON状態の時は、スイッチ221aはOFF状態にすることが好ましい。過電流(プリチャージ電流もしくはディスチャージ電流)回路からの電流が定電圧回路に突入電流として流れる場合があるからである。図100(a)に図示するように、スイッチDcがOFF状態の時は、スイッチ221aがON状態であっても問題はない。
As shown in FIG. 100A, the state in which the
図100(b)(c)に図示するように、スイッチDcがONする期間を制御することにより、出力端子93に過電流(プリチャージ電流もしくはディスチャージ電流)が印加される期間を調整することができる。図100(b)では、過電流(プリチャージ電流もしくはディスチャージ電流)が印加される期間は1/(3H)であり、図100(c)では、過電流(プリチャージ電流もしくはディスチャージ電流)が印加される期間は1/(4H)である。図100(c)の方が、図100(b)よりもソース信号線18の電位変化を大きくすることができる。
As shown in FIGS. 100B and 100C, the period during which the overcurrent (pre-charge current or discharge current) is applied to the
図103、図104では、プログラム電流Iwを制御するD0〜D7スイッチを操作する構成を説明した。図105はさらに詳しい実施例あるいは他の実施例である。 103 and 104, the configuration for operating the D0 to D7 switches for controlling the program current Iw has been described. FIG. 105 shows a more detailed embodiment or another embodiment.
過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは内部配線222bに印加するオンオフ信号によりオンする期間を制御することができる。図105の実施例では、1Hの0、82/4、3/4の4つの期間で制御できる。同様に、強制的にプログラム電流Iwを制御するスイッチD0〜Dを操作(制御)する期間(強制制御と記載する)も、図105の実施例では、1Hの0、82/4、3/4の4つの期間で制御できる。なお、図105では正規のプログラム電流を流す期間はデータ制御として記載し階調4から階調5(4→5と記載)などと記載している。図105の実施例では、少なくとも1Hの1/2の期間は、正規のプログラム電流を流す期間である。
The switch Dc for supplying an overcurrent (pre-charge current or discharge current) can control the ON period by an ON / OFF signal applied to the
正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hのすべての期間であってもよい。つまり、1H以下1/(4H)以上の期間であればいずれでもよい。 The period during which the normal program current is passed (the state in which the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) may be all 1H periods. That is, any period may be used as long as it is 1H or less 1 / (4H) or more.
Dcスイッチと強制性によるD7〜D0スイッチの操作(制御)は、階調の変化に応じて実施される。Dcスイッチと強制性によるD7〜D0スイッチの操作(制御)は、コントローラIC(回路)722で、1Hごとの映像信号変化あるいは1F(1フレーム)内の映像信号変化あるいは変化割合などに基づいて判断される。判断されたデータあるいは制御信号は差動信号などに変換されてソースドライバ回路(IC)14に伝送される。 The operation (control) of the D7 to D0 switches by the Dc switch and the forcing is performed according to the change in gradation. The operation (control) of the Dc switch and the D7 to D0 switch by the forcibility is determined by the controller IC (circuit) 722 based on the change of the video signal for every 1H or the change of the video signal in 1F (one frame) or the change rate. Is done. The determined data or control signal is converted into a differential signal or the like and transmitted to the source driver circuit (IC) 14.
図105(a)では、過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは1Hの最初から1/(4H)の期間オン(クローズ)される。したがって、1Hの最初から1/(4H)期間、ソース信号線18には過電流(プリチャージ電流)が印加される。また、プログラム電流を流すスイッチD0〜D7は1Hの最初から1/(2H)の期間、強制的に(クローズ)される。したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(2H)期間、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。
In FIG. 105 (a), the switch Dc for supplying an overcurrent (precharge current or discharge current) is turned on (closed) for a period of 1 / (4H) from the beginning of 1H. Therefore, an overcurrent (precharge current) is applied to the
過電流(プリチャージ電流もしくはディスチャージ電流)Idと加算される期間は、1Hの最初から1/(4H)期間であり、比較的短い。正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(2H)期間に実施される。以上の動作により、ソース信号線18の電位が1Hの最初から1/(2H)期間に階調4から階調5レベルに変化し、1Hの後半の1/(2H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。
The period added to the overcurrent (precharge current or discharge current) Id is a 1 / (4H) period from the beginning of 1H and is relatively short. The period during which the normal program current is passed (the state in which the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) is implemented in the 1 / (2H) period of the second half of 1H. Is done. With the above operation, the potential of the
図105(b)では、過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは1Hの最初から1/(2H)の期間オン(クローズ)される。したがって、1Hの最初から1/(2H)期間、ソース信号線18には過電流(プリチャージ電流)が印加される。また、プログラム電流を流すスイッチD0〜D7は1Hの最初から1/(2H)の期間、強制的に(クローズ)される。したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(2H)期間、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。
In FIG. 105 (b), the switch Dc for supplying an overcurrent (pre-charge current or discharge current) is turned on (closed) for a period of 1 / (2H) from the beginning of 1H. Therefore, an overcurrent (precharge current) is applied to the
正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(2H)期間に実施される。 The period during which the normal program current is passed (the state in which the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) is implemented in the 1 / (2H) period of the second half of 1H. Is done.
以上の動作により、ソース信号線18の電位が1Hの最初から1/(2H)期間に階調1から階調2レベルに変化し、1Hの後半の1/(2H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。以上のように、動作開始のソース信号線18の電位が階調1レベルである時は、Dcスイッチをオンする期間を長くし、過電流(プリチャージ電流もしくはディスチャージ電流)Idを長時間、ソース信号線18に印加する必要がある。図105(c)では、過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは1Hの最初から3/(4H)の期間オン(クローズ)される。したがって、1Hの最初から3/(4H)期間、ソース信号線18には過電流(プリチャージ電流)が印加される。また、プログラム電流を流すスイッチD0〜D7は1Hの最初から1/(4H)の期間、強制的に(クローズ)される。したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(4H)期間、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。
With the above operation, the potential of the
正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(4H)期間に実施される。 The period during which the normal program current is passed (the state where the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) is implemented in the 1 / (4H) period of the second half of 1H. Is done.
以上の動作により、ソース信号線18の電位が1Hの最初から3/(4H)期間に階調0から階調1レベルに変化し、1Hの後半の1/(4H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。以上のように、動作開始のソース信号線18の電位が階調0レベルである時は、Dcスイッチをオンする期間を最も長くし、過電流(プリチャージ電流もしくはディスチャージ電流)Idを長時間、ソース信号線18に印加する必要がある。
With the above operation, the potential of the
図105(d)では、過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは動作しない。プログラム電流を流すスイッチD0〜D7は1Hの最初から1/(2H)の期間、強制的に(クローズ)される。したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(2H)期間、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。
In FIG. 105 (d), the switch Dc for supplying an overcurrent (pre-charge current or discharge current) does not operate. The switches D0 to D7 for supplying a program current are forcibly (closed) for a period of 1 / (2H) from the beginning of 1H. Therefore, it is added to the overcurrent (precharge current or discharge current) Id flowing by the operation of the Dc switch, and the precharge current by the switches D0 to D7 is applied to the
正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(2H)期間に実施される。以上の動作により、ソース信号線18の電位が1Hの最初から1/(2H)期間に階調0から階調1レベルにほぼ変化し、1Hの後半の1/(2H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。以上のように、過電流(プリチャージ電流もしくはディスチャージ電流)を流すDcスイッチを動作させないのは、階調変化が16階調目から18階調目のように、変化前の階調が比較的大きく(ソース信号線18電位が高く)、16から18階調目と比較的変化が小さいためである。
The period during which the normal program current is passed (the state in which the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) is implemented in the 1 / (2H) period of the second half of 1H. Is done. With the above operation, the potential of the
以上の実施例では、Dcスイッチは連続してオン状態を維持させるとしたが、本発明はこれに限定するものではない。図105(e)は、Dcスイッチを1H期間は連続してオン状態を維持させるとしたが、本発明はこれに限定するものではない。図105(e)は、Dcスイッチを1H期間で複数回(2回)オンさせた実施例である。図105(e)では、過電流(プリチャージ電流もしくはディスチャージ電流)を流すスイッチDcは1Hの最初から1/(4H)の期間と、1/(2H)経過後の1/(4H)の期間にオン(クローズ)される。したがって、全体として1Hの1/(2H)期間、ソース信号線18には過電流(プリチャージ電流)が印加される。また、プログラム電流を流すスイッチD0〜D7は1Hの最初から1/(2H)の期間、強制的に(クローズ)される。
In the above embodiment, the Dc switch is continuously kept on, but the present invention is not limited to this. In FIG. 105 (e), the Dc switch is kept on for 1H period continuously, but the present invention is not limited to this. FIG. 105 (e) shows an example in which the Dc switch is turned on a plurality of times (twice) in the 1H period. In FIG. 105 (e), the switch Dc for supplying an overcurrent (pre-charge current or discharge current) has a period of 1 / (4H) from the beginning of 1H and a period of 1 / (4H) after 1 / (2H) has elapsed. Is turned on (closed). Accordingly, an overcurrent (precharge current) is applied to the
したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(4H)期間に、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(4H)期間に実施される。
Therefore, it is added to the overcurrent (precharge current or discharge current) Id flowing by the operation of the Dc switch, and the precharge current by the switches D0 to D7 is supplied to the
以上の動作により、ソース信号線18の電位が1Hの最初から3/(4H)期間に階調2から階調3レベルに変化し、1Hの後半の1/(4H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。以上のように、電流駆動では、定電流は加算することができる。したがって、過電流(プリチャージ電流もしくはディスチャージ電流)Idは1Hの後半以外(最終以外)のいずれの期間に印加してもよい。また、複数回に分割して印加してもよい。以上の事項は、D0〜D7スイッチの強制制御に対しても適用できることは言うまでもない。
With the above operation, the potential of the
以上の実施例では、Dcスイッチは1Hの最初からオン状態にするとしたが、本発明はこれに限定するものではない。図105(f)は、Dcスイッチを最初から1/(4H)期間経過後にオンさせた実施例である。また、プログラム電流を流すスイッチD0〜D7は1Hの最初から3/(4H)の期間、強制的に(クローズ)される。 In the above embodiment, the Dc switch is turned on from the beginning of 1H, but the present invention is not limited to this. FIG. 105 (f) shows an embodiment in which the Dc switch is turned on after the lapse of 1 / (4H) period from the beginning. Further, the switches D0 to D7 for supplying the program current are forcibly (closed) for a period of 3 / (4H) from the beginning of 1H.
したがって、Dcスイッチの動作により流れる過電流(プリチャージ電流もしくはディスチャージ電流)Idに加算されて、1Hの最初から1/(4H)期間に、ソース信号線18にはスイッチD0〜D7によるプリチャージ電流が印加される。
Therefore, it is added to the overcurrent (precharge current or discharge current) Id flowing by the operation of the Dc switch, and the precharge current by the switches D0 to D7 is supplied to the
正規のプログラム電流を流す期間(正規のプログラム電流となるように映像信号に該当するスイッチD0〜D7が設定(操作あるいは制御)されている状態)は、1Hの後半1/(4H)期間に実施される。以上の動作により、ソース信号線18の電位が1Hの最初から3/(4H)期間に階調5から階調6レベルに変化し、1Hの後半の1/(4H)期間に、正規のプログラム電流により補正されて画素16の駆動用トランジスタ11aが目標のプログラム電流Iwを流すように電流プログラムが実施される。以上のように、電流駆動では、定電流は加算することができる。したがって、過電流(プリチャージ電流もしくはディスチャージ電流)Idは、1Hの最初から印加することに限定されるものではない。1Hの後半以外(最終以外)のいずれの期間に印加してもよい。また、複数回に分割して印加してもよい。以上の事項は、D0〜D7スイッチの強制制御に対しても適用できることは言うまでもない。
The period during which the normal program current is passed (the state where the switches D0 to D7 corresponding to the video signal are set (operated or controlled) so as to be the normal program current) is implemented in the 1 / (4H) period of the second half of 1H. Is done. With the above operation, the potential of the
なお、以上の実施例の制御期間あるいは操作期間は1Hとしたが、本発明はこれに限定するものではない。1H以上の特定の期間内に実施してもよいことは言うまでもない。また、過電流(プリチャージ電流もしくはディスチャージ電流)駆動とプリチャージ電圧(プログラム電圧)駆動とを組み合わせて実施してもよいことは言うまでもない。以上の事項は本発明の他の実施例にも適用できることは言うまでもない。 Although the control period or the operation period in the above embodiment is 1H, the present invention is not limited to this. Needless to say, it may be performed within a specific period of 1H or more. Needless to say, overcurrent (precharge current or discharge current) driving and precharge voltage (program voltage) driving may be combined. Needless to say, the above matters can be applied to other embodiments of the present invention.
図106は、過電流(プリチャージ電流もしくはディスチャージ電流)駆動とプリチャージ電圧(プログラム電圧)駆動とを組み合わせた実施例である。また、過電流(プリチャージ電流もしくはディスチャージ電流)Id印加期間も変化させた実施例である。 FIG. 106 shows an embodiment in which overcurrent (precharge current or discharge current) driving and precharge voltage (program voltage) driving are combined. Further, this is an embodiment in which the overcurrent (precharge current or discharge current) Id application period is also changed.
図106は、プリチャージ電圧は0階調に対応するV0電圧の場合である。まず、図106(a1)(a2)(a3)について説明をする。図106(a1)では、プリチャージ電圧を1Hの最初に1μsec印加している。また、図106(a2)に示すように1Hの最初から1/(2H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図106(a3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。
FIG. 106 shows a case where the precharge voltage is a V0 voltage corresponding to 0 gradation. First, FIGS. 106 (a1), (a2), and (a3) will be described. In FIG. 106 (a1), the precharge voltage is applied for 1 μsec at the beginning of 1H. Further, as shown in FIG. 106 (a2), an overcurrent (pre-charge current or discharge current) Id is applied to the
したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。以上の図106(a)の実施例では、プリチャージ電圧V0を印加することによりソース信号線18の電位を所定値にした後、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる電流プリチャージを実施する。したがって、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に予測し、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
Therefore, the potential of the
次に、本発明の他の実施例における駆動方法について図106(b1)(b2)(b3)をもちいて説明をする。図106(b1)では、プリチャージ電圧を1Hの最初からtxμsecの時間印加している。また、図106(b2)に示すように1Hの最初から1/(2H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図106(b3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
Next, a driving method in another embodiment of the present invention will be described with reference to FIGS. 106 (b1), (b2), and (b3). In FIG. 106 (b1), the precharge voltage is applied for a time of tx μsec from the beginning of 1H. Further, as shown in FIG. 106 (b2), an overcurrent (pre-charge current or discharge current) Id is applied to the
以上の図106(b)の実施例では、プリチャージ電圧V0を印加する期間txを制御することにより、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる電流プリチャージの印加期間を調整することができる。したがって、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に予測し、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。 In the embodiment shown in FIG. 106 (b), the application period of the current precharge by the overcurrent (precharge current or discharge current) Id can be adjusted by controlling the period tx during which the precharge voltage V0 is applied. it can. Therefore, the controller IC (circuit) 722 (not shown) predicts theoretically the appropriate magnitude of the overcurrent (precharge current or discharge current) Id and the application time of the overcurrent (precharge current or discharge current). It is easy to control or set with. As a result, a good and accurate current program can be implemented.
図106(a)(b)はプリチャージ電圧を印加する回数は1回の場合であった。しかし、本発明は、プリチャージ電圧を印加する期間は、1回に限定するものではない。プリチャージ電圧を印加することにより、ソース信号線18電位をリセットすることができ、リセットにより過電流(プリチャージ電流もしくはディスチャージ電流)Id駆動によるソース信号線18の電位制御(調整)が容易になるからである。
FIGS. 106A and 106B show the case where the precharge voltage is applied once. However, according to the present invention, the period for applying the precharge voltage is not limited to once. By applying the precharge voltage, the potential of the
図106(c1)(c2)(c3)は、1H期間(所定の時間間隔)に複数回、ソース信号線18にプリチャージ電圧を印加した実施例である。図106(c1)では、プリチャージ電圧を1Hの最初からと、t3時間からの2回1μsec印加している。また、図106(c2)に示すように1Hの最初から4/(5H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図106(c3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。t0〜t3の期間は過電流(プリチャージ電流もしくはディスチャージ電流)Idによりソース信号線18の電位は降下する。しかし、t3〜t4の期間に、プリチャージ電圧を印加するために、ソース信号線18の電位はV0にリセットされる。t4〜t5の期間は過電流(プリチャージ電流もしくはディスチャージ電流)Idによりソース信号線18の電位は再び降下する。t5〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
106 (c1), (c2), and (c3) are examples in which the precharge voltage is applied to the
以上の図106(c)の実施例では、プリチャージ電圧V0を印加することによりソース信号線18の電位を所定値にリセットし、最終のプリチャージ電圧印加した時点から電流プログラムの動作が開始される。したがって、プリチャージ電圧を印加するタイミングを制御あるいは調整することにより、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に制御することが可能である。そのため、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易であり、良好で精度のよい電流プログラムを実施することができる。
In the embodiment shown in FIG. 106 (c), the potential of the
図106は、一定のプリチャージ電圧(プログラム電圧)を印加した実施例であった。図107はプリチャージ電圧を変化させた実施例である。なお、一例として図107における過電流(プリチャージ電流もしくはディスチャージ電流)Idは1Hの最初から1/(2H)の期間印加しているとする(t1〜t3期間)。 FIG. 106 shows an example in which a constant precharge voltage (program voltage) is applied. FIG. 107 shows an embodiment in which the precharge voltage is changed. As an example, it is assumed that an overcurrent (precharge current or discharge current) Id in FIG. 107 is applied for a period of 1 / (2H) from the beginning of 1H (period t1 to t3).
図107(a1)は、プリチャージ電圧は0階調に対応するV0電圧の場合である。図107(b1)は、プリチャージ電圧は1階調に対応するV1電圧の場合である。図107(c1)は、プリチャージ電圧は2階調に対応するV2電圧の場合である。 FIG. 107 (a1) shows a case where the precharge voltage is a V0 voltage corresponding to 0 gradation. FIG. 107 (b1) shows a case where the precharge voltage is a V1 voltage corresponding to one gradation. FIG. 107 (c1) shows a case where the precharge voltage is a V2 voltage corresponding to two gradations.
図107(a1)(a2)(a3)について説明をする。図107(a1)では、プリチャージ電圧V0を1Hの最初に1μsec印加している。また、図107(a2)に示すように1Hの最初から1/(2H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図107(a3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。
107 (a1), (a2), and (a3) will be described. In FIG. 107 (a1), the precharge voltage V0 is applied for 1 μsec at the beginning of 1H. Further, as shown in FIG. 107 (a2), an overcurrent (pre-charge current or discharge current) Id is applied to the
また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period from t0 to t3, the source signal line potential 18 drops due to an overcurrent (pre-charge current or discharge current) Id (intake current direction). During the period from t3 to t2 (the end of 1H), current programming with video data is performed. Therefore, the potential of the
図107(a)の実施例では、プリチャージ電圧V0を印加することによりソース信号線18の電位を所定値にした後、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる電流プリチャージを実施する。したがって、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に予測し、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
In the embodiment of FIG. 107 (a), the potential of the
次に、図107(b1)(b2)(b3)について説明をする。図107(b1)では、1階調目に該当するプリチャージ電圧V1を1Hの最初に1μsec印加している。また、図107(b2)に示すように1Hの最初から1/(2H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図107(b3)に示すように、t1〜t0の期間は、ソース信号線18の電位は1階調の電圧電位V1である。また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
Next, FIG. 107 (b1) (b2) (b3) will be described. In FIG. 107 (b1), the precharge voltage V1 corresponding to the first gradation is applied for 1 μsec at the beginning of 1H. Further, as shown in FIG. 107 (b2), an overcurrent (pre-charge current or discharge current) Id is applied to the
図107(b)の実施例では、プリチャージ電圧V1を印加することによりソース信号線18の電位を所定値にした後、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる電流プリチャージを実施する。プリチャージ電圧V1はV0よりもソース信号線18に書き込む電位が低い。一方、過電流(プリチャージ電流)の印加時間は一定で、かつ過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさもId0と一定である。したがって、図107(a)よりソース信号線18の電位を低くすることができるから、より高輝度表示を実現できる。
In the embodiment of FIG. 107 (b), after the potential of the
また、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に予測し、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。 Also, a controller IC (circuit) 722 (not shown) predicts theoretically an appropriate overcurrent (precharge current or discharge current) Id and application time of the overcurrent (precharge current or discharge current). It is easy to control or set with. As a result, a good and accurate current program can be implemented.
さらに、図107(c1)(c2)(c3)について説明をする。図107(c1)では、2階調目に該当するプリチャージ電圧V2を1Hの最初に1μsec印加している。また、図107(c2)に示すように1Hの最初から1/(2H)の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Idをソース信号線18に印加している。したがって、図107(c3)に示すように、t1〜t0の期間は、ソース信号線18の電位は2階調目の電圧電位V2である。
Further, FIGS. 107 (c1) (c2) (c3) will be described. In FIG. 107 (c1), the precharge voltage V2 corresponding to the second gradation is applied for 1 μsec at the beginning of 1H. Further, as shown in FIG. 107 (c2), an overcurrent (pre-charge current or discharge current) Id is applied to the
また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period from t0 to t3, the source signal line potential 18 drops due to an overcurrent (pre-charge current or discharge current) Id (intake current direction). During the period from t3 to t2 (the end of 1H), current programming with video data is performed. Therefore, the potential of the
図107(c)の実施例では、プリチャージ電圧V2を印加することによりソース信号線18の電位を所定値にした後、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる電流プリチャージを実施する。プリチャージ電圧V2はV1よりもさらにソース信号線18に書き込む電位が低い。一方、過電流(プリチャージ電流)の印加時間は一定で、かつ過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさもId0と一定である。したがって、図107(b)よりソース信号線18の電位を低くすることができるから、より高輝度表示を実現できる。
In the embodiment of FIG. 107 (c), the precharge voltage V2 is applied to set the potential of the
また、適切な過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を理論的に予測し、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。 Also, a controller IC (circuit) 722 (not shown) predicts theoretically an appropriate overcurrent (precharge current or discharge current) Id and application time of the overcurrent (precharge current or discharge current). It is easy to control or set with. As a result, a good and accurate current program can be implemented.
以上のように、プリチャージ電圧Vpcの大きさあるいは電位を変化させることにより、1H経過した時の、ソース信号線18電位を容易に制御することができる。
As described above, by changing the magnitude or potential of the precharge voltage Vpc, the potential of the
図107は、一定のプリチャージ電圧(プログラム電圧)と変化させた実施例であった。図108は、過電流(プリチャージ電流)を変化させた実施例である。なお、プリチャージ電流を変化させることは、図92、図93、図94のDc0、Dc1スイッチなどを制御することにより実現することができる。図108(a1)(b1)では、プリチャージ電圧はV0と固定している。図108(c1)ではプリチャージ電圧を印加していない実施例である。 FIG. 107 shows an example in which a constant precharge voltage (program voltage) is changed. FIG. 108 shows an embodiment in which the overcurrent (precharge current) is changed. Note that changing the precharge current can be realized by controlling the Dc0 and Dc1 switches in FIGS. 92, 93, and 94. 108 (a1) and 108 (b1), the precharge voltage is fixed at V0. FIG. 108 (c1) shows an embodiment in which no precharge voltage is applied.
図108(a1)(a2)(a3)について説明をする。図108(a1)では、プリチャージ電圧V0を1Hの最初に1μsec(t1〜t0の期間)印加している。また、図108(a2)に示すように1Hの最初(t1)〜t4の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id0をソース信号線18に印加している。t4〜t3の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id1をソース信号線18に印加している。
108 (a1) (a2) (a3) will be described. In FIG. 108 (a1), the precharge voltage V0 is applied for 1 μsec (period t1 to t0) at the beginning of 1H. Further, as shown in FIG. 108 (a2), an overcurrent (pre-charge current or discharge current) Id0 is applied to the
図108(a3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。また、t0〜t4の期間は、大きな過電流(プリチャージ電流もしくはディスチャージ電流)Id0(吸い込み電流方向)により、ソース信号線電位18は急激に降下する。t4〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id0よりも小さい過電流(プリチャージ電流もしくはディスチャージ電流)Id1(吸い込み電流方向)により、ソース信号線電位18は比較的緩やかに降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
As shown in FIG. 108 (a3), the potential of the
図108(a)の実施例では、プリチャージ電圧V0を印加することによりソース信号線18の電位を所定値にした後、まず、第1の過電流(プリチャージ電流もしくはディスチャージ電流)Id0による電流プリチャージを実施してソース信号線の電位を急変させる。次に第2の過電流(プリチャージ電流もしくはディスチャージ電流)Id1による電流プリチャージを実施してソース信号線の電位を目標電位近くまでさせる。最後は、目的の映像信号に該当するプログラム電流で駆動用トランジスタ11aが所定電流を流すように電流プログラムを行う。以上のように複数の過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、これらの過電流(プリチャージ電流もしくはディスチャージ電流)の大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を調整することにより精度のよい電流プログラムを実現できる。
In the embodiment of FIG. 108 (a), after the potential of the
また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
Further, since the potential change of the
次に、図108(b1)(b2)(b3)について説明をする。図108(b1)では、プリチャージ電圧V0を1Hの最初に1μsec(t1〜t0の期間)印加している。また、図108(b2)に示すように1Hの最初(t1)〜t3の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id1をソース信号線18に印加している。
Next, FIG. 108 (b1) (b2) (b3) will be described. In FIG. 108 (b1), the precharge voltage V0 is applied for 1 μsec (period t1 to t0) at the beginning of 1H. Further, as shown in FIG. 108 (b2), an overcurrent (pre-charge current or discharge current) Id1 is applied to the
図108(b3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。また、t0〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id1(吸い込み電流方向)により、ソース信号線電位18は降下する。t3〜t2の期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
As shown in FIG. 108 (b3), during the period from t1 to t0, the potential of the
図108(b)の実施例では、プリチャージ電圧V0を印加することによりソース信号線18の電位を所定値にした後、比較的小さな過電流(プリチャージ電流もしくはディスチャージ電流)Id1による電流プリチャージを実施してソース信号線の電位を変化させる。最後は、目的の映像信号に該当するプログラム電流で駆動用トランジスタ11aが所定電流を流すように電流プログラムを行う。
In the embodiment of FIG. 108B, after the potential of the
以上のように、目標プログラム電流あるいはソース信号線18電位から適切な大きさの過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を調整することにより精度のよい電流プログラムを実現できる。また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
As described above, the overcurrent (precharge current or discharge current) Id having an appropriate magnitude is used for control from the target program current or the
さらに、図108(c1)(c2)(c3)について説明をする。図108(c1)では、プリチャージ電圧を印加していない。したがって、ソース信号線18の電位は1H前の電位である。また、図108(c2)に示すように1Hの最初(t1)〜t4の期間に第2の過電流(プリチャージ電流もしくはディスチャージ電流)Id1をソース信号線18に印加している。t4〜t3の期間に第2の過電流(プリチャージ電流もしくはディスチャージ電流)Id0をソース信号線18に印加している。
Further, FIGS. 108 (c1) (c2) (c3) will be described. In FIG. 108 (c1), the precharge voltage is not applied. Therefore, the potential of the
図108(c3)に示すように、t0〜t4の期間は、比較的小さな過電流(プリチャージ電流もしくはディスチャージ電流)Id1(吸い込み電流方向)により、ソース信号線電位18は変化する。t4〜t3の期間は、過電流(プリチャージ電流もしくはディスチャージ電流)Id1よりも大きな過電流(プリチャージ電流もしくはディスチャージ電流)Id0(吸い込み電流方向)により、ソース信号線電位18は急激に降下する。t3〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
As shown in FIG. 108 (c3), during the period from t0 to t4, the source signal line potential 18 changes due to a relatively small overcurrent (precharge current or discharge current) Id1 (in the sink current direction). During the period from t4 to t3, the source signal line potential 18 rapidly drops due to an overcurrent (precharge current or discharge current) Id0 (in the sink current direction) larger than the overcurrent (precharge current or discharge current) Id1. During the period from t3 to t2 (the end of 1H), current programming with video data is performed. Therefore, the potential of the
図108(c)の実施例では、まず、第2の過電流(プリチャージ電流もしくはディスチャージ電流)Id1による電流プリチャージを実施してソース信号線の電位を変化させる。次に第1の過電流(プリチャージ電流もしくはディスチャージ電流)Id0による電流プリチャージを実施してソース信号線の電位を目標電位近くまでさせる。最後は、目的の映像信号に該当するプログラム電流で駆動用トランジスタ11aが所定電流を流すように電流プログラムを行う。
In the embodiment of FIG. 108 (c), first, current precharge with a second overcurrent (precharge current or discharge current) Id1 is performed to change the potential of the source signal line. Next, a current precharge with a first overcurrent (precharge current or discharge current) Id0 is performed to bring the potential of the source signal line close to the target potential. Finally, current programming is performed so that the driving
以上のように複数の過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、これらの過電流(プリチャージ電流もしくはディスチャージ電流)の大きさ、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間を調整することにより精度のよい電流プログラムを実現できる。また、プリチャージ電圧を印加しないため、前画素行に印加した電位から相対的に電位を変化させることができる。前画素行に印加したソース信号線18の電位は理論的に予測あるいは推測することができる。コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
As described above, a plurality of overcurrents (precharge current or discharge current) Id are used for control, the magnitude of these overcurrents (precharge current or discharge current), and application of overcurrent (precharge current or discharge current). An accurate current program can be realized by adjusting the time. Further, since no precharge voltage is applied, the potential can be changed relatively from the potential applied to the previous pixel row. The potential of the
図108では過電流(プリチャージ電流もしくはディスチャージ電流)(プリチャージ電流)を1H期間(所定期間)で変化させるとしたが、本発明はこれに限定するものではない。たとえば、1H期間(所定期間)にプリチャージ電圧を変化してもよい。また、プリチャージ電流とプリチャージ電圧の両方の大きさを変化させてもよいことは言うまでもない。また、プリチャージ電流とプリチャージ電圧の両方の印加時間を変化させてもよいことは言うまでもない。 In FIG. 108, the overcurrent (precharge current or discharge current) (precharge current) is changed in the 1H period (predetermined period), but the present invention is not limited to this. For example, the precharge voltage may be changed during the 1H period (predetermined period). Needless to say, both the precharge current and the precharge voltage may be changed. Needless to say, the application time of both the precharge current and the precharge voltage may be changed.
図109はプリチャージ電圧の印加タイミングを変化させた実施例である。過電流(プリチャージ電流)は同一であるとしている。図108(a1)(b1)(c1)では、プリチャージ電圧はV0と固定している。 FIG. 109 shows an embodiment in which the application timing of the precharge voltage is changed. The overcurrent (precharge current) is assumed to be the same. In FIGS. 108 (a1), (b1), and (c1), the precharge voltage is fixed at V0.
図109(a1)(a2)(a3)について説明をする。図109(a1)では、プリチャージ電圧V0を1Hの最初に1μsec(t1〜t0の期間)印加している。また、図109(a2)に示すように1Hの最初(t1)〜t5の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id0をソース信号線18に印加している。
109 (a1), (a2), and (a3) will be described. In FIG. 109 (a1), the precharge voltage V0 is applied for 1 μsec (period t1 to t0) at the beginning of 1H. Further, as shown in FIG. 109 (a2), an overcurrent (pre-charge current or discharge current) Id0 is applied to the
図109(a3)に示すように、t1〜t0の期間は、ソース信号線18の電位は0階調の電圧電位V0である。また、t0〜t5の期間は、Id0(一例として吸い込み電流方向としている。以上の事項は本発明の他の実施例でも同様である)により、ソース信号線電位18は急激に降下する。t5〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
As shown in FIG. 109 (a3), during the period from t1 to t0, the potential of the
以上のように、目標プログラム電流あるいはソース信号線18電位から適切な大きさの過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間あるいは大きさを調整することにより精度のよい電流プログラムを実現できる。また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
As described above, an overcurrent (precharge current or discharge current) Id having an appropriate magnitude is used for control from the target program current or the
同様に、図109(b1)(b2)(b3)について説明をする。図109(b1)では、プリチャージ電圧V0をt0から1μsec(t0〜t3の期間)印加している。また、図109(b2)に示すように1Hの最初(t1)〜t5の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id0をソース信号線18に印加している。
Similarly, FIGS. 109 (b1) (b2) (b3) will be described. In FIG. 109 (b1), the precharge voltage V0 is applied from t0 to 1 μsec (period t0 to t3). Further, as shown in FIG. 109 (b2), an overcurrent (pre-charge current or discharge current) Id0 is applied to the
図109(b3)に示すように、t1〜t0の期間は、ソース信号線18の電位は1H前の電位(前画素行に電流プログラムを行うために印加したソース信号線18電位)から変化が開始する。その後、t0時にプリチャージ電圧V0をt0から1μsec(t0〜t1期間)印加している。したがって、ソース信号線18電位は、V0電圧にリセットされる。
As shown in FIG. 109 (b3), during the period from t1 to t0, the potential of the
t3〜t5の期間は、Id0(一例として吸い込み電流方向としている。以上の事項は本発明の他の実施例でも同様である)により、ソース信号線電位18は急激に降下する。t5〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
During the period from t3 to t5, the source signal line potential 18 rapidly drops due to Id0 (as an example, the direction of the sink current. The above matters are the same in other embodiments of the present invention). During a period from t5 to t2 (the end of 1H), current programming is performed using video data. Therefore, the potential of the
以上のように、任意の時間にプリチャージ電圧を印加することにより、任意のタイミングで規定されたソース信号線18電位(図109ではV0電圧)から適切な大きさの過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間あるいは大きさを調整することにより精度のよい電流プログラムを実現できる。また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
As described above, by applying a precharge voltage at an arbitrary time, an overcurrent (precharge current or precharge current or an appropriate magnitude) is generated from the potential of the source signal line 18 (V0 voltage in FIG. 109) defined at an arbitrary timing. An accurate current program can be realized by using the discharge current) Id for control and adjusting the application time or magnitude of the overcurrent (pre-charge current or discharge current). Further, since the potential change of the
図109(c)も図109(b)と同様である。図109(c1)では、プリチャージ電圧V0をt3から1μsec(t3〜t4の期間)印加している。また、図109(b2)に示すように1Hの最初(t1)〜t5の期間に過電流(プリチャージ電流もしくはディスチャージ電流)Id0をソース信号線18に印加している。
FIG. 109 (c) is the same as FIG. 109 (b). In FIG. 109 (c1), the precharge voltage V0 is applied for 1 μsec from t3 (period from t3 to t4). Further, as shown in FIG. 109 (b2), an overcurrent (pre-charge current or discharge current) Id0 is applied to the
図109(c3)に示すように、t1〜t3の期間は、ソース信号線18の電位は1H前の電位(前画素行に電流プログラムを行うために印加したソース信号線18電位)から変化が開始する。その後、t3時にプリチャージ電圧V0をt3から1μsec(t3〜t4期間)印加している。したがって、ソース信号線18電位は、V0電圧にリセットされる。
As shown in FIG. 109 (c3), during the period from t1 to t3, the potential of the
t4〜t5の期間は、Id0(一例として吸い込み電流方向としている。以上の事項は本発明の他の実施例でも同様である)により、ソース信号線電位18は急激に降下する。t5〜t2(1Hの最後)までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
During the period from t4 to t5, the source signal line potential 18 drops rapidly due to Id0 (as an example, the direction of the sink current. The above matters are the same in other embodiments of the present invention). During a period from t5 to t2 (the end of 1H), current programming is performed using video data. Therefore, the potential of the
以上のように、任意の時間にプリチャージ電圧を印加することにより、ソース信号線18電位は一定の値に変更することができる。また、過電流(プリチャージ電流もしくはディスチャージ電流)Idの大きさは同一である。したがって、過電流(プリチャージ電流もしくはディスチャージ電流)Idによる変化カーブは一定の傾斜角度となる。任意のタイミングで規定されたソース信号線18電位(図109ではV0電圧)から、規定された適切な大きさの過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間あるいは大きさを調整することによりソース信号線18電位を目標電位近傍まで変化することができる。電位が近傍になった以降は、プログラム電流により補正するだけであるので精度のよい電流プログラムを実現できる。また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。
As described above, the potential of the
図106〜図109などは、過電流(プリチャージ電流)の方向は、ソースドライバ回路(IC)14に吸い込む方向の電流(シンク電流)を例示して説明をした。しかし、本発明はこれに限定するものではなく、過電流(プリチャージ電流)は吐き出し方向であってもよい。また、過電流(プリチャージ電流もしくはディスチャージ電流)は吐き出し電流と吸い込み電流の両方を有してもよい。 In FIGS. 106 to 109 and the like, the direction of the overcurrent (precharge current) has been described by exemplifying the current (sink current) in the direction sucked into the source driver circuit (IC) 14. However, the present invention is not limited to this, and the overcurrent (precharge current) may be in the discharge direction. Further, the overcurrent (pre-charge current or discharge current) may have both a discharge current and a sink current.
以上の実施例は、吸い込み電流方向のプリチャージ電流を発生する構成であった。本発明はこれに限定するものではない。たとえば、図222に図示するように、ソースドライバ回路(IC)14内にシンク電流のプログラム電流出力段251caと、吐き出し電流を出力するプログラム電流出力段251cbを形成または構成してよい。シンク電流を発生するプログラム電流出力段251caはNチャンネルトランジスタで構成される。吐き出し電流を発生するプログラム電流出力段251cbはPチャンネルトランジスタで構成される。
The above embodiments are configured to generate a precharge current in the suction current direction. The present invention is not limited to this. For example, as illustrated in FIG. 222, a program
シンク電流のプリチャージ電流を発生する場合は、出力段251caのスイッチDnを制御あるいは操作する。吐き出し電流を発生する場合は、出力段251cbスイッチDnを制御あるいは操作する。いずれかのプリチャージ電流は、スイッチ221b1とスイッチ221b2を制御することにより実現する。また、プリチャージする階調あるいは現在と目標の電位差などに応じて、シンク電流によるプリチャージ駆動(過電流駆動)を実施するか、吐き出し電流によるプリチャージ(過電流駆動)を実施するかを切り換えてもよい。 When the precharge current of the sink current is generated, the switch Dn of the output stage 251ca is controlled or operated. When the discharge current is generated, the output stage 251cb switch Dn is controlled or operated. Either precharge current is realized by controlling the switch 221b1 and the switch 221b2. Also, switching between precharge drive with sink current (overcurrent drive) or precharge with discharge current (overcurrent drive) depending on the precharge gradation or current and target potential difference May be.
以上のように、本発明のプリチャージ電流は、シンク電流でも、吐き出し電流のいずれでもよい。また、トランジスタ群251cはPチャンネルトランジスタで構成しても、Nチャンネルトランジスタで構成してもよい。また、トランジスタ群251cは、Pチャンネルトランジスタ224とNチャンネルトランジスタ224の両方を用いて構成してもよい。また、図222のように組み合わせてもよい。以上の事項は本発明の他の実施例にも適用できることはいうまでもない。たとえば、図33〜図63で説明した駆動方式にも適用できる。また、組み合わせることができる。
As described above, the precharge current of the present invention may be either a sink current or a discharge current. Further, the
図111は、過電流(プリチャージ電流もしくはディスチャージ電流)が吐き出し電流と吸い込み電流の両方を用いる場合の駆動方法の説明図である。回路構成としては図110の構成が例示される。図111において、スイッチ221aはプリチャージ電圧のオンオフ制御に用いる。オンの時、出力端子93にプリチャージ電圧が印加される。スイッチDc2は吐き出し方向のプリチャージ電流のオンオフ制御に用いる。オンの時、出力端子93に吐き出し方向のプリチャージ電流が印加される。また、スイッチDc1は吸い込み方向のプリチャージ電流のオンオフ制御に用いる。オンの時、出力端子93に吸い込み方向のプリチャージ電流が印加される。
FIG. 111 is an explanatory diagram of a driving method when an overcurrent (precharge current or discharge current) uses both a discharge current and a sink current. As the circuit configuration, the configuration of FIG. 110 is exemplified. In FIG. 111, a
図111のaの期間では、プリチャージ電圧V0を1Hの最初に1μsec印加している。また、図111のDc1スイッチはt1〜ta期間オンしている。したがって、吸い込み方向の過電流Id1が流れる。t1から1μsecの期間は、ソース信号線18の電位は0階調の電圧電位V0である。以降taまでの期間は、過電流(プリチャージ電流)Id0により、ソース信号線電位18は急激に降下する。ta〜t2までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period a in FIG. 111, the precharge voltage V0 is applied for 1 μsec at the beginning of 1H. Also, the Dc1 switch in FIG. 111 is on for the period t1 to ta. Therefore, an overcurrent Id1 in the suction direction flows. During the period from t1 to 1 μsec, the potential of the
図111のbの期間では、プリチャージ電圧は印加していない。また、図111のDc2スイッチはt2〜tb期間オンしている。したがって、吐き出し方向の過電流Id2が流れる。過電流(プリチャージ電流)Id2により、ソース信号線電位18は急激に上昇する。tb〜t3までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period b in FIG. 111, no precharge voltage is applied. In addition, the Dc2 switch in FIG. 111 is on for a period of t2 to tb. Therefore, an overcurrent Id2 in the discharge direction flows. Due to the overcurrent (precharge current) Id2, the source signal line potential 18 rises rapidly. During the period from tb to t3, current programming with video data is performed. Therefore, the potential of the
図111のcの期間は低階調領域の書き込みのため、プリチャージ電圧V0を1Hの最初に1μsec印加している。図111のDc1、Dc2スイッチはオフ状態である。t3から1μsecの期間は、ソース信号線18の電位は0階調の電圧電位V0である。以降t4までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period c of FIG. 111, the precharge voltage V0 is applied for 1 μsec at the beginning of 1H for writing in the low gradation region. The Dc1 and Dc2 switches in FIG. 111 are in an off state. During a period of 1 μsec from t3, the potential of the
図111のdの期間では、プリチャージ電圧V0を1Hの最初に1μsec印加している。また、図111のDc1スイッチはt4〜td期間オンしている。したがって、吸い込み方向の過電流Id1が流れる。t4から1μsecの期間は、ソース信号線18の電位は0階調の電圧電位V0である。
In the period d of FIG. 111, the precharge voltage V0 is applied for 1 μsec at the beginning of 1H. In addition, the Dc1 switch in FIG. 111 is on for a period from t4 to td. Therefore, an overcurrent Id1 in the suction direction flows. During a period of 1 μsec from t4, the potential of the
以降tdまでの期間は、過電流(プリチャージ電流)Id0により、ソース信号線電位18は急激に降下する。td〜t5までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
Thereafter, during the period up to td, the source signal line potential 18 rapidly drops due to the overcurrent (precharge current) Id0. During the period from td to t5, current programming with video data is performed. Therefore, the potential of the
図111のeの期間では、プリチャージ電圧は印加していない。また、図111のDc2スイッチはt5〜te期間オンしている。したがって、吐き出し方向の過電流Id2が流れる。過電流(プリチャージ電流)Id2により、ソース信号線電位18は急激に上昇する。te〜t6までの期間は、映像データによる電流プログラムが実施される。したがって、ソース信号線18の電位は、画素16の駆動用トランジスタ11aがプログラム電流に一致する電流が流れるように低下する。
In the period e of FIG. 111, no precharge voltage is applied. In addition, the Dc2 switch in FIG. 111 is on for a period of t5 to te. Therefore, an overcurrent Id2 in the discharge direction flows. Due to the overcurrent (precharge current) Id2, the source signal line potential 18 rises rapidly. During the period from te to t6, the current program is executed by the video data. Therefore, the potential of the
以上の実施例では、プリチャージ期間に過電流を印加するとした。過電流はスイッチDを制御することにより印加する。しかし、本発明はこれに限定するものではない。本発明は、過電流、あるいはプリチャージ電流は、図29、図30に図示するように基準電流Icを基準として発生している。基準電流Icは一例としてソースドライバ回路(IC)14の外づけ抵抗Rの値により調整する。 In the above embodiment, an overcurrent is applied during the precharge period. The overcurrent is applied by controlling the switch D. However, the present invention is not limited to this. In the present invention, the overcurrent or precharge current is generated with reference to the reference current Ic as shown in FIGS. For example, the reference current Ic is adjusted by the value of the external resistor R of the source driver circuit (IC) 14.
プリチャージ(電流)を印加する期間に、基準電流Icを大きくすること、あるいは、プリチャージの程度により基準電流を可変あるいは調整できれば、より良好なプリチャージを実現できる。図254はその実施例である。また、階調表示あるいは画面表示に必要な輝度に対応させて基準電流Icを変更あるいは調整もしくは可変できれば、柔軟なあるいは良好な画像表示を実現できる。 If the reference current Ic is increased during the period of applying the precharge (current), or the reference current can be varied or adjusted according to the degree of precharge, better precharge can be realized. FIG. 254 shows an example. Further, if the reference current Ic can be changed, adjusted, or varied in accordance with the luminance required for gradation display or screen display, flexible or good image display can be realized.
図254は、基準電流を変化させる実施例である。一例としてソースドライバ回路(IC)14に外づけ抵抗R1、R2が取り付けられている。R2 > R1なる関係とし、R1とR2のどちらの抵抗を利用するかは、ソースドライバ回路(IC)14内に構成されたアナログスイッチSpで切り換えることができる。一例として、R2 =10・R1なる関係とする。つまり、スイッチSpによりR2を選択した場合の基準電流Ic2は、R1を選択した場合の基準電流Ic1に対して10倍(Ic2=10・Ic1)の関係となる。つまり、基準電流を通常より大きく設定することができる。
FIG. 254 is an example in which the reference current is changed. As an example,
基準電流IcはR2を選択したとき、Ic2となり、トランジスタ群228bに印加され、端子93から出力される電流も通常の10倍となる。基準電流IcはR1を選択したとき、Ic1となり、トランジスタ群228bに印加され、端子93から出力される電流は通常どおりとなる。
When R2 is selected, the reference current Ic becomes Ic2, which is applied to the
端子93から出力される電流はトランジスタ群251cを制御するスイッチDの状態により異なる。Ic2がトランジスタ群228に印加されるときは、プログラム電流は10倍となる。図255に図示するように、プリチャージ期間にはスイッチSpはb端子を選択している。したがって、抵抗R2が選択され、一例として通常の10倍の基準電流Ic2が流れる。プリチャージ期間以外は、スイッチSpはa端子を選択している。したがって、抵抗R1が選択され、一例として通常の基準電流Ic1が流れる。なお、プリチャージ期間は、コントローラ722からの制御信号により可変することが可能である。プリチャージ期間が長ければ、ソース信号線18への電流(電圧)印加期間が長くなる。プリチャージ期間が短ければ、ソース信号線18への電流(電圧)印加期間が短くなる。
The current output from the terminal 93 varies depending on the state of the switch D that controls the
したがって、図254の実施例では、プリチャージ期間は、基準電流が大きくなるため、プリチャージによるソース信号線18の電荷の充放電を短期間で実施できる。ただし、プリチャージビットが選択されていない場合は、プリチャージ期間にはプログラム電流を出力するスイッチD(221)(図22を参照のこと)がすべてオープン状態となる。したがって、端子93からは電流が出力されない。つまり、プリチャージ電流はソース信号線18に印加されない。この期間は図255のA期間である。プリチャージビットは0である。したがって、スイッチSpは選択されているが、スイッチD(221)がオープン状態のためプリチャージ電流(P電流)は出力されない。図255のBおよびC期間は、プリチャージビットは1である。したがって、スイッチSpはb端子を選択し、スイッチD(221)が制御信号に対応して制御され、プリチャージ電流(P電流)がプリチャージ期間にソース信号線18に出力される。基準電流がIc1の期間は、画素への電流プログラムが実施されている期間である。この期間は、映像データに対応するプログラム電流(映像電流)またはプログラム電圧が各画素16に書き込まれる。以上の動作は、端子ごとに、また、映像データごとに実施されることが好ましい。また、プリチャージ期間も、端子ごとに、また、映像データごとに変化あるいは可変してもよいことは言うまでもない。もちろん、ソースドライバ回路(IC)14全体で、プリチャージ期間の長さ、プリチャージ期間の基準電流Ic2の大きさなどを同一動作させてもよい。
Therefore, in the embodiment of FIG. 254, since the reference current increases during the precharge period, the charge and discharge of the
図254は、外付け抵抗R(R1、R2)を選択して基準電流を可変するとした。しかし、本発明はこれに限定するものではない。図256に記載するように、ソースドライバ回路(IC)14に内蔵の抵抗R(Ra、Rb)を形成し、この抵抗をスイッチSrで切り換えることにより基準電流Icの大きさを変化させてもよい。スイッチSrがクローズすることにより、内蔵抵抗はRaとなり、スイッチSrをオープンさせれば内蔵抵抗はRa+Rbとなる。また、外付け抵抗は、図254のように2つに限定するものではなく、図256に図示するように3つ以上から選択してもよい。 In FIG. 254, it is assumed that the reference current is variable by selecting the external resistors R (R1, R2). However, the present invention is not limited to this. As described in FIG. 256, the resistance R (Ra, Rb) built in the source driver circuit (IC) 14 may be formed, and the magnitude of the reference current Ic may be changed by switching the resistance with the switch Sr. . When the switch Sr is closed, the built-in resistor becomes Ra, and when the switch Sr is opened, the built-in resistor becomes Ra + Rb. Further, the number of external resistors is not limited to two as shown in FIG. 254, but may be selected from three or more as shown in FIG.
また、図258に図示するように、ソースドライバ回路(IC)14内に内蔵抵抗を複数直列または並列に接続して構成し、スイッチSp(Spa〜Spn)を選択することにより基準電流Icを多様に変化あるいは変更してもよい。 Further, as shown in FIG. 258, a plurality of built-in resistors are connected in series or in parallel in the source driver circuit (IC) 14, and the reference current Ic is varied by selecting the switch Sp (Spa to Spn). It may be changed or changed.
図254の外付け抵抗は、図257に図示するように、RGBで変更できるように構成することが好ましい。EL表示パネルでは、RGBで発光効率が異なるため、RGBの基準電流Ic(Icr、Icg、Icb)が異なるからである。したがって、RGBごとに、プリチャージ期間に印加するプリチャージ電流の大きさも異なる。図257のように構成することにより、RGBで最適なプログラム電流、プリチャージ電流に設定できる。図257の事項は、図254のように、以上の事項は図256などの内蔵抵抗にも適用される。つまり、RGBで内蔵抵抗の値を変化させたソースドライバ回路(IC)14を形成すればよい。 As shown in FIG. 257, it is preferable that the external resistor shown in FIG. This is because in the EL display panel, the RGB reference currents Ic (Icr, Icg, Icb) are different because the light emission efficiency differs between RGB. Therefore, the magnitude of the precharge current applied during the precharge period is different for each RGB. By configuring as shown in FIG. 257, it is possible to set optimum program current and precharge current in RGB. The items in FIG. 257 are also applied to the built-in resistors in FIG. 256 and the like as shown in FIG. That is, the source driver circuit (IC) 14 in which the values of the built-in resistors are changed in RGB may be formed.
以上の説明では、抵抗Rの値を変化させることにより、基準電流Icの大きさを変化するとして説明した。しかし、本発明は、プリチャージ期間の基準電流と、プログラム期間(通常期間)の基準電流とを変化させることを技術的思想としている。したがって、図252に図示する構成も本発明の技術的範疇である。 In the above description, it has been described that the magnitude of the reference current Ic is changed by changing the value of the resistor R. However, the technical idea of the present invention is to change the reference current in the precharge period and the reference current in the program period (normal period). Therefore, the configuration illustrated in FIG. 252 is also a technical category of the present invention.
図252はトランジスタ群228bを複数のトランジスタで構成している。各トランジスタには選択するスイッチS(S1〜S4)が形成されている。スイッチSのクローズ数を変更することにより、基準電流Icを分流するトランジスタ228b数を変更できる。変更により、トランジスタ228bとカレントミラー回路を構成するトランジスタ群251cとのミラー比を変更できる。ミラー比を変更することにより、端子93から出力する電流を変更(可変)することができる。したがって、図254と同様に、プリチャージ期間に出力電流(プリチャージ電流)を大きくし、通常期間に出力電流(プログラム電流)を映像データに最適な大きさにすることができる。
In FIG. 252, the
図259はトランジスタ群228bを複数のトランジスタ群(228b1、228b2)で構成している。トランジスタ群228b1(一例として2個のトランジスタ228b1で構成されている)には基準電流Ic1が印加され、トランジスタ群228b2(一例として2個のトランジスタ228b2で構成されている)には基準電流Ic2が印加される。それぞれの基準電流Ic1、Ic2の大きさを変化させることにより、また、それぞれの基準電流Ic1、Ic2をオンオフさせることにより、トランジスタ228bとカレントミラー回路を構成するトランジスタ群251cとのミラー比を変更できる。ミラー比を変更することにより、端子93から出力する電流を変更(可変)することができる。したがって、図254と同様に、プリチャージ期間に出力電流(プリチャージ電流)を大きくし、通常期間に出力電流(プログラム電流)を映像データに最適な大きさにすることができる。
In FIG. 259, the
図253はトランジスタ群228aを複数のトランジスタで構成した実施例である。各トランジスタには選択するスイッチSa(Sa1〜Sa3)が形成されている。スイッチSaのクローズ数を変更することにより、基準電流Icの大きさを変更できる。スイッチSaの設定変更により、トランジスタ228bに流れる基準電流Icの大きさが変化し、端子93から出力する電流を変更(可変)することができる。したがって、図254と同様に、プリチャージ期間に出力電流(プリチャージ電流)を大きくし、通常期間に出力電流(プログラム電流)を映像データに最適な大きさにすることができる。
FIG. 253 shows an example in which the
なお、以上の実施例は、外付け抵抗Rの一端子をVdd電圧など高電圧側に接続する実施例であった。しかし、本発明はこれに限定するものではない。図260に図示するように、外付け抵抗Rの一端子をGND側に接続する構成であってもよい。つまり、基準電流の発生方式に制約はない。図260の他の構成は他の実施例と同様である。また、図252から図260の実施例は相互に組み合わせできることも言うまでのない。 In the above embodiment, one terminal of the external resistor R is connected to the high voltage side such as the Vdd voltage. However, the present invention is not limited to this. As illustrated in FIG. 260, one terminal of the external resistor R may be connected to the GND side. That is, there is no restriction on the method of generating the reference current. The other configuration of FIG. 260 is the same as that of the other embodiments. It goes without saying that the embodiments of FIGS. 252 to 260 can be combined with each other.
以上のことは、本発明のソースドライバ回路(IC)14のすべてに適用できることは言うまでもない。また、端子93から出力されるプリチャージ電流、プログラム電流の方向は、吐き出し電流方向、吸い込み(シンク)電流方向のいずれでもよいことは言うまでもない。 Needless to say, the above can be applied to all of the source driver circuit (IC) 14 of the present invention. Needless to say, the direction of the precharge current and the program current output from the terminal 93 may be either the discharge current direction or the sink (sink) current direction.
以上のように、目標プログラム電流あるいはソース信号線18電位から適切な大きさの過電流(プリチャージ電流もしくはディスチャージ電流)Idを制御に用い、過電流(プリチャージ電流もしくはディスチャージ電流)の印加時間あるいは大きさを調整することにより精度のよい電流プログラムを実現できる。また、ソース信号線18の電位変化を理論的に予測あるいは推測することができるから、コントローラIC(回路)722(図示せず)で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
As described above, an overcurrent (precharge current or discharge current) Id having an appropriate magnitude is used for control from the target program current or the
以上の実施例は、1H期間内の過電流(プリチャージ電流もしくはディスチャージ電流)駆動または/およびプリチャージ電圧駆動の実施例であった。しかし、過電流(プリチャージ電流もしくはディスチャージ電流)駆動または/およびプリチャージ電圧駆動は1H期間内だけではなく、1フレームあるいは複数水平走査期間のソース信号線18の電位状態を考慮して行うことが好ましい。
The above embodiment is an embodiment of overcurrent (precharge current or discharge current) driving or / and precharge voltage driving within the 1H period. However, overcurrent (precharge current or discharge current) drive and / or precharge voltage drive is performed not only in the 1H period but also in consideration of the potential state of the
本発明では、図132で図示するようにプリチャージ電圧もFRC化している。たとえば、図132(b)は4FRCの駆動方法である。図132(b)において、白○(白丸)はプリチャージ電圧(プログラム電圧と同義あるいは類似)が印加(出力)されたことを示しており、黒○(黒丸)はプリチャージ電圧(プログラム電圧と同義あるいは類似)が印加されていないことを示している。つまり、図132(b)(1)では、4フレーム(フィールド)で1回しかプリチャージ電圧(プログラム電圧と同義あるいは類似)が印加されないことを示している。 In the present invention, the precharge voltage is also FRC as shown in FIG. For example, FIG. 132B shows a 4FRC driving method. In FIG. 132 (b), a white circle (white circle) indicates that a precharge voltage (synonymous with or similar to the program voltage) is applied (output), and a black circle (black circle) indicates the precharge voltage (program voltage and (Synonymous or similar) is not applied. That is, FIGS. 132 (b) (1) show that the precharge voltage (synonymous with or similar to the program voltage) is applied only once in 4 frames (fields).
同様に図132(b)(2)では、4フレーム(フィールド)で2回しかプリチャージ電圧(プログラム電圧と同義あるいは類似)が印加されないことを示しており、図132(b)(3)では、4フレーム(フィールド)で3回プリチャージ電圧(プログラム電圧と同義あるいは類似)が印加されることを示している。図132(b)(4)では、4フレーム(フィールド)ともプリチャージ電圧(プログラム電圧と同義あるいは類似)が印加されることを示している。 Similarly, FIGS. 132 (b) and (2) show that the precharge voltage (synonymous with or similar to the program voltage) is applied only twice in 4 frames (fields), and FIGS. 132 (b) and (3). This shows that the precharge voltage (synonymous with or similar to the program voltage) is applied three times in four frames (fields). FIGS. 132 (b) and (4) show that a precharge voltage (synonymous with or similar to the program voltage) is applied to all four frames (fields).
以上の動作(方法)を実施することによりプリチャージ電圧(プログラム電圧と同義あるいは類似)で階調表示を増大することができる。したがって、階調数が増加しより良好な画像表示を実現できる。つまり、低階調領域では主としてプリチャージ電圧(プログラム電圧と同義あるいは類似)で階調表示を実現し、高階調領域ではプログラム電流により階調表示を実現する。 By performing the above operation (method), gradation display can be increased with a precharge voltage (synonymous with or similar to the program voltage). Therefore, the number of gradations is increased and better image display can be realized. That is, gradation display is realized mainly by a precharge voltage (synonymous with or similar to the program voltage) in the low gradation area, and gradation display is realized by the program current in the high gradation area.
FRCとプリチャージ駆動(プリチャージ電圧を印加する駆動方式)を組み合わせた場合、プリチャージ駆動を実施する階調と、プリチャージ駆動を実施しない階調で画像表示のみだれが発生する場合がある。 When FRC and precharge driving (driving method for applying a precharge voltage) are combined, there is a case where only the image display occurs at the gradation at which the precharge driving is performed and at the gradation at which the precharge driving is not performed.
たとえば、7階調目と8階調目の組み合わせで階調表示を行っている複数の第2の画素行の帯表示(横線)があるとする。前記画素の1画素行前の第1の画素行に、1階調目の階調表示が実施されているとする。1階調目から7階調目に変化する時はプリチャージ駆動を実施する。1階調目から8階調目に変化する時はプリチャージ駆動を実施しないとする。すると、第1の画素行の画素から、第2の画素行の画素に変化する時、第2の画素行の画素が、7階調目の時はプリチャージ駆動を実施され、比較的完全な階調に対応する輝度表示(高輝度)が実現される。第1の画素行の画素から、第2の画素行の画素に変化する時、第2の画素行の画素が、8階調目の時はプリチャージ駆動を実施されず、比較的低輝度表示となる。そのため、第2の画素行では、FRC駆動に同期して、比較的高輝度と低輝度表示が入り混じり、また、次の画素行にお引きが発生し、ノイズっぽい表示となる。 For example, it is assumed that there is a band display (horizontal line) of a plurality of second pixel rows in which gradation display is performed with a combination of the seventh gradation and the eighth gradation. It is assumed that the first gradation display is performed on the first pixel line one pixel line before the pixel. When changing from the first gradation to the seventh gradation, precharge driving is performed. When changing from the first gradation to the eighth gradation, the precharge drive is not performed. Then, when the pixel in the first pixel row is changed to the pixel in the second pixel row, the pixel in the second pixel row is precharged when the seventh gradation, and is relatively complete. A luminance display (high luminance) corresponding to the gradation is realized. When the pixel in the first pixel row changes to the pixel in the second pixel row, the precharge driving is not performed when the pixel in the second pixel row is in the eighth gradation, and a relatively low luminance display is performed. It becomes. Therefore, in the second pixel row, a relatively high luminance and a low luminance display are mixed in synchronization with the FRC drive, and a pull is generated in the next pixel row, resulting in a noise-like display.
第2の画素行の帯表示が、8階調目と9階調目の組み合わせでFRC駆動による表示が行われている場合は、第1の画素行の画素から、第2の画素行の画素に変化する時であっても、前述の課題は発生しない。1画素行前の第1の画素行に1階調目の階調表示が実施されているとし、1階調目から8階調目に変化する時はプリチャージ駆動を実施しないし、1階調目から9階調目に変化する時はプリチャージ駆動を実施しないからである。つまり、第2の画素行の帯表示では、FRCは実施されていても、その表示部の画素には、プリチャージ駆動が実施されていないからである(プリチャージ駆動を実施する画素と、実施しない画素が入り混じっていない)。 When the band display of the second pixel row is performed by FRC driving with a combination of the eighth gradation and the ninth gradation, the pixels of the second pixel row are changed from the pixels of the first pixel row. Even when the time changes, the above-mentioned problem does not occur. Assuming that gradation display of the first gradation is performed in the first pixel line one pixel before, when changing from the first gradation to the eighth gradation, the precharge drive is not performed, and the first floor This is because precharge driving is not performed when the gradation changes from the gradation to the ninth gradation. In other words, in the band display of the second pixel row, even though FRC is performed, precharge driving is not performed on the pixels of the display portion (the pixel that performs precharge driving and the pixel that is implemented). Pixels that are not included).
第2の画素行の帯表示が、6階調目と7階調目の組み合わせでFRC駆動による表示が行われている場合も、第1の画素行の画素から、第2の画素行の画素に変化する時であっても、前述の課題は発生しない。1階調目から6階調目に変化する時はプリチャージ駆動を実施するし、1階調目から7階調目に変化する時もプリチャージ駆動を実施するからである。つまり、第2の画素行の帯表示では、FRCは実施されていても、その表示部の画素はすべて、プリチャージ駆動は実施されているからである(プリチャージ駆動を実施する画素と、実施しない画素が入り混じっていない)。 Even when the band display of the second pixel row is performed by FRC driving with a combination of the sixth gradation and the seventh gradation, the pixels of the second pixel row are changed from the pixels of the first pixel row. Even when the time changes, the above-mentioned problem does not occur. This is because precharge driving is performed when changing from the first gradation to the sixth gradation, and precharge driving is also performed when changing from the first gradation to the seventh gradation. That is, in the band display of the second pixel row, even if FRC is performed, all the pixels in the display portion are precharged (the pixel that performs precharge driving and Pixels that are not included).
本発明は、上記の課題を解決するため、プリチャージ駆動を実施し、かつFRC駆動を実施する場合において、以下の条件でプリチャージ駆動を実施するかしないかを判定して、プリチャージ駆動を実施する。 In order to solve the above-described problem, the present invention determines whether or not to perform precharge driving under the following conditions when performing precharge driving and FRC driving. carry out.
本発明では、プリチャージ駆動を実施する階調を、プリチャージ駆動を実施しない階調が入り混じるFRC階調(前述の実施例では、7階調目と8階調目によるFRC駆動の範囲)では、プリチャージ駆動は実施しない。 In the present invention, the gradation for performing the precharge driving is the FRC gradation in which the gradation for which the precharge driving is not performed is mixed (in the above embodiment, the range of the FRC driving by the seventh gradation and the eighth gradation). Then, precharge driving is not performed.
たとえば、1階調目から7階調目に変化する時はプリチャージ駆動を実施し、第1階調目から8階調目に変化する時は、プリチャージ駆動を実施する場合、
・7階調目と8階調目でFRC駆動を実施している階調には、プリチャージ駆動を実施しない。
・6階調目と7階調目でFRC駆動を実施している階調には、プリチャージ駆動を実施する。
・8階調目と9階調目でFRC駆動を実施している階調には、プリチャージ駆動を実施しない。
つまり、プリチャージ駆動を実施する階調(階調差、階調変化あるいは変化量)と、プリチャージ駆動を実施する階調(階調差、階調変化あるいは変化量)の組み合わせによるFRC駆動の階調では、プリチャージ駆動を実施しない。
For example, when changing from the first gradation to the seventh gradation, precharge driving is performed, and when changing from the first gradation to the eighth gradation, precharging driving is performed,
-The precharge drive is not performed for the gradations for which the FRC drive is performed in the seventh and eighth gradations.
-Precharge driving is performed for the gray levels for which FRC driving is performed at the sixth and seventh gray levels.
-The precharge drive is not performed for the gradations for which the FRC drive is performed at the 8th and 9th gradations.
In other words, FRC driving by a combination of a gradation (tone difference, gradation change or change amount) for performing precharge driving and a gradation (tone difference, gradation change or change amount) for performing precharge driving. In the gradation, precharge driving is not performed.
判定は以下のロジックで行う。まず、プリチャージ駆動を行う階調は、あらかじめ設定されている、あるいは、条件判断で設定されるから既定値(たとえば、7階調目はプリチャージする)あるいは既定範囲(たとえば、1階調目から7階調目の変化ではプリチャージする)である。この階調が、どのFRCの階調を構成しているかも既定値あるいは既定範囲である(たとえば、7階調目と8階調目において、4FRC駆動で階調表示する)。以上のことから、たとえば、7階調目と8階調目のFRCが、プリチャージしないと判断できればよい。 Judgment is made by the following logic. First, the gradation for performing the precharge drive is set in advance or is set by condition determination, so a predetermined value (for example, the seventh gradation is precharged) or a predetermined range (for example, the first gradation) From the 7th gradation to the precharge). It is a predetermined value or a predetermined range which FRC gradation constitutes this gradation (for example, gradation display is performed by 4FRC driving in the seventh gradation and the eighth gradation). From the above, for example, it is only necessary to determine that the FRCs of the seventh gradation and the eighth gradation are not precharged.
FRC駆動が4フレームで階調表示するFRC(4FRC)をすると、映像データの下位2ビットを用いてFRC駆動を実施する。プリチャージ駆動を実施するかの判定は、ある映像データの階調データから変化する映像データの階調データ(次に印加する階調データ)において、プリチャージ駆動を実施すると判断される条件において、変化する映像データの階調データの下位ビット(4FRCの場合は下位2ビット、8FRCの場合は下位3ビット、つまり、nFRCの場合は、2のnでFRC数が表現されるから、下位nビット)を無視する(0とする)。なお、この場合、下位nビットは、階調の小数点以下を表現している。
When the FRC drive performs FRC (4FRC) for gradation display in 4 frames, the FRC drive is performed using the lower 2 bits of the video data. Whether the precharge drive is to be performed is determined based on the condition in which the precharge drive is determined to be performed in the gradation data of the video data that changes from the gradation data of a certain video data (the gradation data to be applied next). Lower-order bits of gradation data of changing video data (lower-
たとえば、7階調目と8階調目で、4FRCによる階調表示を行う場合は、7.25、7.50、7.75、8.00と表現されるが、小数点以下は無視されるから、8.00以外は表現されない。8階調目はプリチャージ駆動を実施しないから、この階調(7階調目と8階調目によるFRC)において、プリチャージしないと判定される。したがって、プリチャージ駆動する階調と、プリチャージ駆動しない階調からなる階調範囲では、プリチャージ駆動は実施しないと判定される。 For example, when the gradation display by 4FRC is performed at the 7th gradation and the 8th gradation, they are expressed as 7.25, 7.50, 7.75, 8.00, but the decimal places are ignored. Therefore, other than 8.00 is not expressed. Since precharge driving is not performed for the eighth gradation, it is determined that precharge is not performed at this gradation (FRC by the seventh and eighth gradations). Therefore, it is determined that precharge driving is not performed in a gradation range including gradations for precharge driving and gradations for which precharge driving is not performed.
一方、6階調目と7階調目で、4FRCによる階調表示を行う場合は、6.25、6.50、6.75、7.00と表現されるが、小数点以下は無視されるから、7.00以外は表現されない。7階調目はプリチャージ駆動を実施するし、6階調目も実施するから、この階調(6階調目と7階調目によるFRC)において、プリチャージすると判定される。 On the other hand, when gradation display by 4FRC is performed at the 6th gradation and the 7th gradation, it is expressed as 6.25, 6.50, 6.75, 7.00, but the decimal part is ignored. Therefore, other than 7.00 is not expressed. Precharge driving is performed for the seventh gradation, and the sixth gradation is also performed. Therefore, it is determined that precharge is performed at this gradation (FRC based on the sixth gradation and the seventh gradation).
また、8階調目と9階調目で、4FRCによる階調表示を行う場合は、8.25、8.50、8.75、9.00と表現されるが、小数点以下は無視されるから、9.00以外は表現されない。8階調目はプリチャージ駆動を実施しないし、9階調目も実施しないから、この階調(8階調目と9階調目によるFRC)において、プリチャージしないと判定される。 In addition, when the gradation display by 4FRC is performed at the 8th gradation and the 9th gradation, it is expressed as 8.25, 8.50, 8.75, 9.00, but the decimal part is ignored. Therefore, anything other than 9.00 is not expressed. Since the eighth gradation is not subjected to precharge driving and the ninth gradation is not performed, it is determined that no precharging is performed in this gradation (the FRC by the eighth gradation and the ninth gradation).
プリチャージ駆動の実施範囲は、条件により多種多様な設定がある。たとえば、1階調目から7階調目の変化ではプリチャージするとし、2階調目から7階調目の変化ではプリチャージしないとする場合もある。1階調目から7階調目の変化ではプリチャージしないが、0階調目から7階調目の変化ではプリチャージするという場合もある。いずれの場合も、変化先の階調を含むFRC(たとえば、1階調目から7階調目の変化ではプリチャージするとし、8階調目ではプリチャージ駆動をしない場合の、7階調目と8階調目によるFRC駆動)の映像データの下位nビットで判定を行い、プリチャージを実施するしないを設定する。他の階範囲においても同様であり、他のnFRC駆動との組み合わせにおいても同様である。 There are various setting ranges for precharge driving depending on conditions. For example, there is a case where precharge is performed for a change from the first gradation to the seventh gradation and no precharge is performed for a change from the second gradation to the seventh gradation. There is a case where precharge is not performed in the change from the first gradation to the seventh gradation, but precharge is performed in the change from the 0th gradation to the seventh gradation. In any case, the FRC including the change-destination gradation (for example, the seventh gradation in the case where precharge is performed in the change from the first gradation to the seventh gradation and precharge driving is not performed in the eighth gradation. And FRC drive at the 8th gradation) is determined by the lower n bits of the video data, and it is set not to perform precharge. The same applies to other floor ranges, and the same applies to combinations with other nFRC drives.
本発明では、プリチャージ電流あるいはプリチャージ電圧駆動を実施するとした。たとえば、8ビット(256階調)のソースドライバ回路(IC)14で1024階調を実現するためには、図132で説明したように4FRCと組み合わせる。したがって、1024階調で、2階調目は、256階調のソースドライバ回路(IC)14では、0階調目の出力と1階調目の出力とを組み合わせて表示する。したがって、FRC駆動ではソース信号線18には、1Hごとに0階調目の電圧(プリチャージ電圧と1階調目のプログラム電圧またはプログラム電流)が交互に印加される。この領域は低階調領域であるから、1階調目は必ずプリチャージ駆動が実施される。プリチャージ駆動はラスター表示でも実施される。プリチャージ駆動すると、電流駆動であっても電圧駆動状態となり表示の均一性が低下する。一方ラスター表示では、たとえ低階調領域であっても書き込み不足は発生しないため、プログラム電流のみで均一表示を実現できる。プリチャージ駆動を実施することにより均一性が低下することは好ましくない。
In the present invention, precharge current or precharge voltage driving is performed. For example, in order to realize 1024 gradations with the 8-bit (256 gradations) source driver circuit (IC) 14, it is combined with 4FRC as described in FIG. Therefore, in the 1024 gradations, the second gradation is displayed in combination with the output of the 0th gradation and the output of the 1st gradation in the source driver circuit (IC) 14 of 256 gradations. Therefore, in the FRC drive, the 0th gradation voltage (precharge voltage and first gradation program voltage or program current) is alternately applied to the
この課題を解決するため、本発明は、FRC駆動を実施する場合は、隣接した階調出力の場合(256階調のソースドライバ回路(IC)14では、0階調目の出力と1階調目が隣接出力である。また、1階調目の出力と2階調目が隣接出力である)は、プリチャージ駆動は実施しない。つまり、ソース信号線18に印加される出力が、1階調分しか差がないときはプリチャージ駆動(電圧プリチャージ、電流プリチャージなど)を実施しない。FRCによるラスター表示あるいは画像に変化が発生しないと判断し、電流駆動のみで均一表示を実現するためである。1階調差はFRCを実施するため、プリチャージ駆動を実施すると、画面全体に電圧駆動が実施されることになり、各画素16の駆動用トランジスタ11aの特性ばらつきが画面64に表示される可能性が高いからである。
In order to solve this problem, according to the present invention, when FRC driving is performed, in the case of adjacent gradation outputs (in the 256 gradation source driver circuit (IC) 14, the output of the 0th gradation and the 1 gradation) The first output is the adjacent output, and the first gradation output and the second gradation are the adjacent output), the precharge drive is not performed. That is, when the output applied to the
なお、FRCとは、隣接した階調を組み合わせて間の階調表示を実現する技術である。たとえば、6ビット表示(64階調)で4FRCを実施すると、約256階調表示を実現できる。この表示方法では、たとえば、1階調目と2階調目(隣接した階調)を組み合わせて、1階調目と2階調目間に7階調の表示を実現できる。同様に、2階調目と3階調目(隣接した階調)を組み合わせて、1階調目と2階調目間に7階調の表示を実現できる。 Note that FRC is a technology that realizes gradation display between adjacent gradations by combining them. For example, when 4FRC is performed with 6-bit display (64 gradations), approximately 256 gradation display can be realized. In this display method, for example, a combination of the first gradation and the second gradation (adjacent gradation) can realize display of seven gradations between the first gradation and the second gradation. Similarly, a combination of the second gradation and the third gradation (adjacent gradation) can realize a display of seven gradations between the first gradation and the second gradation.
2階調以上の差があるときは、プリチャージ駆動(電圧プリチャージ、電流プリチャージなど)を実施する(特に低階調領域では実施する)。たとえば、256階調のソースドライバ回路(IC)14では、ソース信号線18に印加する出力が0階調目から2階調目に変化する時である。また、1階調目の出力から3階調目に変化するときである。2階調以上変化する時は、FRC以上の階調変化として判断し、書き込み不足をプリチャージ駆動で解決する。以上の判断は、コントローラ回路(IC)722で行う。つまり、2階調差以上では、FRC駆動は実施されないからである。
When there is a difference of two or more gradations, precharge driving (voltage precharge, current precharge, etc.) is performed (particularly in the low gradation region). For example, in the 256-level source driver circuit (IC) 14, the output applied to the
さらに実施例を記載すれば、1024階調の6階調目は、256階調のソースドライバ回路(IC)14では、1階調目の出力と2階調目の出力で表示する。ソース信号線18には256階調のソースドライバ回路(IC)14から、1階調目の出力と2階調目の出力が交互にあるいは一定周期で印加される。
Further, the sixth gradation of 1024 gradations is displayed by the output of the first gradation and the output of the second gradation in the 256-gradation source driver circuit (IC) 14. The
このように、ソース信号線18に印加する映像データが1階調分の時は、プリチャージ駆動は実施しない。つまり、ソース信号線18に印加される出力が、FRCを考慮しない階調(本実施例では256階調)で1階調分しか差がないときはプリチャージ駆動(電圧プリチャージ、電流プリチャージなど)を実施しない。FRCによるラスター表示あるいは画像に変化が発生しないと判断し、電流駆動のみで均一表示を実現するためである。
Thus, when the video data applied to the
2階調以上の差があるときは、プリチャージ駆動(電圧プリチャージ、電流プリチャージなど)を実施する。特に低階調領域で実施する。たとえば、256階調のソースドライバ回路(IC)14では、ソース信号線18に印加する出力が1階調目から3階調目以上に変化する場合が例示される。なお、高階調領域ではプリチャージ駆動を実施する必要がない。書き込み電流が大きいためである。
When there is a difference of two gradations or more, precharge driving (voltage precharge, current precharge, etc.) is performed. In particular, it is performed in a low gradation region. For example, in the 256 gradation source driver circuit (IC) 14, the output applied to the
以上はFRCを実施するときに、本階調(実施例では256階調)で、ソース信号線18に印加する階調数が2階調以上変化する時に、必要に応じてプリチャージ駆動を実施するとした。しかし、本発明はこれに限定するものではない。FRCを実施しない場合においても、ソース信号線18に印加する階調数が2階調以上変化する時に、必要に応じてプリチャージ駆動を実施するとしてもよいことは言うまでもない。
As described above, when FRC is performed, precharge driving is performed as necessary when the number of gradations applied to the
ただし、隣接した画素行での変化(ソース信号線18に印加する信号レベルの変化)が1階調差の場合であっても、プリチャージ駆動を実施してもよい。たとえば、自然画を表示する場合は、プリチャージ駆動を実施しても、各画素16の駆動用トランジスタ11aの特性ばらつきはめだたない(白ラスターなどのパターン表示の場合は、駆動用トランジスタ11aの特性ばらつきがめだつ)。したがって、表示画像をコントローラ回路(IC)722で判断して、プリチャージ駆動の実施の有無を決定すればよい。
However, precharge driving may be performed even when the change in the adjacent pixel row (change in the signal level applied to the source signal line 18) is a difference of one gradation. For example, when displaying a natural image, even if precharge driving is performed, the characteristic variation of the driving
また、nFRC後の階調で変化する階調数がCとした場合に、C/nが1よりも大きい場合に必要に応じてプリチャージ駆動を実施するとしてもよいことは言うまでもない。たとえば、4FRCで、1024階調表示をする場合、1024階調で変化する階調数が4(C=4)であれば、4/4=1で、プリチャージ駆動は実施しない。1024階調で変化する階調数が5以上(C=5以上)であれば、5/4>1で、必要に応じてプリチャージ駆動を実施する。 Needless to say, if the number of gradations changing in gradations after nFRC is C, precharge driving may be performed as necessary when C / n is greater than 1. For example, when displaying 1024 gradations with 4FRC, if the number of gradations changing in 1024 gradations is 4 (C = 4), precharge driving is not performed with 4/4 = 1. If the number of gradations changing in 1024 gradations is 5 or more (C = 5 or more), 5/4> 1 and precharge driving is performed as necessary.
以上の実施例では、C/nが1よりも大きい場合に必要に応じてプリチャージ駆動を実施するとして説明したが、C/nがKよりも大きい場合に必要に応じてプリチャージ駆動を実施するとしてもよい。Kの値は、点灯率により変化させる。たとえば、4FRCで、1024階調表示をする場合、点灯率が70%以上の場合はK=4とし、1024階調で変化する階調数が16(C=16)以上であれば、プリチャージ駆動を実施するとしてもよい。C=16未満の場合はプリチャージ駆動を実施しない。また、4FRCで、1024階調表示をする場合、点灯率が20%以上の場合はK=2とし、1024階調で変化する階調数が8(C=8)以上であれば、8/4=2=Kで、プリチャージ駆動を実施するとしてもよい。C=8未満の場合はプリチャージ駆動を実施しない。 In the above embodiments, it has been described that precharge driving is performed as necessary when C / n is larger than 1, but precharge driving is performed as necessary when C / n is larger than K. You may do that. The value of K is changed depending on the lighting rate. For example, when displaying 1024 gradations with 4FRC, if the lighting rate is 70% or more, K = 4, and if the number of gradations changing in 1024 gradations is 16 (C = 16) or more, precharge is performed. Driving may be performed. When C is less than 16, precharge driving is not performed. In addition, when 1024 gradation display is performed with 4FRC, K = 2 when the lighting rate is 20% or more, and when the number of gradations changing with 1024 gradations is 8 (C = 8) or more, 8 / Precharge driving may be performed with 4 = 2 = K. When C is less than 8, precharge driving is not performed.
プリチャージするか否かの判断は、1画素前のソース信号線18の電位(1画素前に印加する映像データ)だけでなく、複数画素前のソース信号線18の電位(複数画素前に印加する映像データ)も考慮して実施することが好ましい。この実施例を図261に図示している。
Whether to precharge is determined not only by the potential of the
図261の表の横方向には、画素列の番号(0、1、2、・・・・・、9、10、・・・・・・)を示している。縦方向のi行はi画素行のプリチャージ条件に該当するか否かの判定である。0はプリチャージしない。1はプリチャージすることを示す。縦方向のi−1行はi−1画素行(i行に対して1画素行前)のプリチャージ条件に該当するか否かの判定である。同様に0はプリチャージしない。1はプリチャージすることを示す。 In the horizontal direction of the table in FIG. 261, pixel column numbers (0, 1, 2,..., 9, 10,...) Are shown. The i row in the vertical direction is a determination as to whether or not the precharge condition for the i pixel row is met. 0 does not precharge. 1 indicates precharging. The i-1 row in the vertical direction is a determination as to whether or not the precharge condition of the i-1 pixel row (one pixel row before i row) is satisfied. Similarly, 0 is not precharged. 1 indicates precharging.
今回の本実施例では、i画素行がプリチャージ条件に該当(1)で、かつ、i−1画素行がプリチャージ条件に該当(1)の時に、プリチャージ電圧をソース信号線18に印加する。つまり、2画素あるいはそれ以上の画素行に印加される映像データあるいはその変化から、プリチャージ電圧を印加するか否かを決定(判断)する。以上のように、実施するようにより、より良好なプリチャージ駆動を実現することができる。
In this embodiment, the precharge voltage is applied to the
前述の実施例では、ソース信号線18に印加する出力が1階調目から3階調目以上に変化する場合など、低階調から高階調に変化する時、3階調目から1階調目以下、10階調目から8階調目以下などのように、高階調から低階調に変化する時に、プリチャージ駆動してもよいことは言うまでもない。なお、所定階調以上の高階調領域ではプリチャージ駆動を実施する必要がない。書き込み電流が大きいためである。
In the above-described embodiment, when the output applied to the
プリチャージ駆動を実施する範囲は、点灯率によって可変することが望ましい。図213はその実施例である。点灯率が低い範囲では、画面全体が暗い場合が多い。したがって、プリチャージ電圧を印加する階調は低階調あるいは低階調の範囲だけでよい。逆にあまり広い階調でプリチャージ電圧を印加すると、プリチャージ電圧を印加した階調で色づきが発生したりする場合がある。しかし、一定以上の低階調の範囲では、プリチャージ電圧を印加する階調あるいは階調範囲を広くするほうがよい場合がある。プリチャージ電圧を印加しないと画像のお引きが発生し、視覚的に目立つからである。 It is desirable that the range in which precharge driving is performed varies depending on the lighting rate. FIG. 213 shows an example. When the lighting rate is low, the entire screen is often dark. Therefore, the gradation to which the precharge voltage is applied need only be a low gradation or a low gradation range. On the other hand, if the precharge voltage is applied with a very wide gradation, coloring may occur at the gradation to which the precharge voltage is applied. However, in a range of low gradation above a certain level, it may be better to widen the gradation or gradation range to which the precharge voltage is applied. This is because if the precharge voltage is not applied, the image is drawn and visually conspicuous.
点灯率が高い場合は、比較的高い階調においてもプリチャージ電圧を印加してもよい。高階調あるいは高階調の範囲でプリチャージ電圧を印加することにより、画像の輪郭(階調変化が発生する箇所)がはっきりとし高精細の画像表示を実現できる。 When the lighting rate is high, the precharge voltage may be applied even at a relatively high gradation. By applying a precharge voltage in a high gradation or in a high gradation range, the contour of the image (where the gradation change occurs) is clear and high-definition image display can be realized.
図213(a)では、点灯率75%以上でプリチャージ電圧を印加する階調範囲(プリチャージ階調範囲)を大きくしている。点灯率75%以下では、0階調から6階調の範囲でプリチャージ電圧電圧を印加する。なお、この範囲であっても、前述のFRC駆動の組み合わせなどによりプリチャージ電圧を印加しない階調あるいは階調変化の範囲があることは言うまでもない。点灯率75%以上では、点灯率が大きくなるにつれ、プリチャージ階調範囲を大きくしている。一例として点灯率100%では、0−24階調の範囲でプリチャージ電圧を印加する階調あるいは階調変化の範囲がある。 In FIG. 213 (a), the gradation range (precharge gradation range) in which the precharge voltage is applied with a lighting rate of 75% or more is enlarged. When the lighting rate is 75% or less, the precharge voltage is applied in the range of 0 to 6 gradations. Needless to say, even within this range, there is a gradation or gradation change range in which the precharge voltage is not applied due to the combination of the FRC driving described above. When the lighting rate is 75% or more, the precharge gradation range is increased as the lighting rate increases. As an example, at a lighting rate of 100%, there is a gradation or gradation change range in which a precharge voltage is applied in a 0-24 gradation range.
図213(b)は、図213(a)に加えて、点灯率25%以下の範囲においても、プリチャージ階調範囲を増加させている。点灯率25%以上の時は、0−6階調の範囲でプリチャージ電圧を印加する。点灯率0%近傍では、一例として0−24階調の範囲でプリチャージ電圧を印加する。 In FIG. 213 (b), in addition to FIG. 213 (a), the precharge gradation range is increased even in the range where the lighting rate is 25% or less. When the lighting rate is 25% or more, a precharge voltage is applied in the range of 0-6 gradations. In the vicinity of the lighting rate of 0%, for example, the precharge voltage is applied in the range of 0 to 24 gradations.
なお、図213の実施例では、点灯率に対応してプリチャージ電圧を印加する範囲を変化させるとしたが、本発明はこれに限定するものではない。たとえば、動画と静止画でプリチャージ電圧を印加する階調あるいは階調範囲を変化あるいは変更もしくは調整してもよい。また、1画面に表示されるあるいは連続した表示画像において、静止画像と動画像の割合に応じてプリチャージ電圧を印加する階調あるいは階調範囲を変化あるいは変更もしくは調整してもよいことは言うまでもない。 In the embodiment of FIG. 213, the range in which the precharge voltage is applied is changed in accordance with the lighting rate, but the present invention is not limited to this. For example, the gradation or gradation range to which the precharge voltage is applied may be changed, changed, or adjusted for moving images and still images. Needless to say, the gradation or gradation range to which the precharge voltage is applied may be changed, changed, or adjusted in accordance with the ratio between the still image and the moving image in a display image displayed on one screen or continuously. Yes.
また、一定の階調が連続する時と、非連続の状態で、各ソース信号線に階調に印加するプリチャージ電圧あるいはプログラム電圧を変化させてもよい。たとえば、図214(a)は、表示画面94に白線に囲まれた黒格子が表示された画像を示している。図214(a)において、縦方向にソース信号線18が形成されている。したがって、Aの範囲に対応するソース信号線18には、常時白表示に対応するプログラム電流が印加されている。Bの範囲に対応するソース信号線18は、ほとんどの時間は、黒表示のプログラム電流が印加されているが、一定の周期で短い期間は、白表示のプログラム電流が印加される。
In addition, the precharge voltage or the program voltage applied to each source signal line may be changed when a certain gradation is continuous and in a discontinuous state. For example, FIG. 214A shows an image in which a black lattice surrounded by white lines is displayed on the
図214(a)のa−a’に対応するソース信号線18には、図214(b)に図示するように、黒表示のときは。ソース信号線18には、黒表示のアノード電圧Vddに近い電圧Vddに維持される。白表示のときは、ソース信号線電位はVb電圧となる。図214(b)で図示されるように、白表示から黒表示、黒表示から白表示に変化するが、ソース信号線18の電位は、Va電圧まで変化しない(Vb電圧までしか上昇しない)。また、変化は時定数により遅延するため、白表示輝度は低下する。
When the black is displayed on the
一方、図214(c)に図示するように、b−b’のような変化では、ソース信号線18に印加されるプログラム電流に対するソース信号線18の電位は一定である。したがって、ソース信号線18の電位はほぼ理想てきな電位Vaとなる。
On the other hand, as shown in FIG. 214C, the potential of the
以上のことから、図214(a)のa−a’線におけるソース信号線18の電位と、b−b’線の電位では白表示部での輝度が異なる。a−a’線の白表示での輝度は、b−b’線での白表示での輝度より低い。
From the above, the luminance in the white display portion is different between the potential of the
この課題を解決するため、本発明では、図214(a)のa−a’線での白表示の階調に対して、図214(a)のb−b’線の白表示の階調では、階調番号を低下させている。たとえば、図214(a)のa−a’線での白表示の階調が階調255であれば、図214(a)のb−b’線の白表示の階調は、240としている。
In order to solve this problem, in the present invention, the white display gradation of the bb ′ line in FIG. 214 (a) is different from the white display gradation of the aa ′ line in FIG. 214 (a). Then, the gradation number is lowered. For example, if the gray level of white display on the aa ′ line in FIG. 214A is the
以上のように、本発明は、同一階調であっても、階調が連続するか、変化するかに対応して階調番号を変化させている。図214(a)のように1つのソース信号線18に印加するプログラム電流が変化するばあいは、白表示での階調番号と黒表示での階調番号は正規またはそれ以上とする。図214(b)のように1つのソース信号線18に印加するプログラム電流が連続するばあいは、白表示での階調番号の階調番号を正規より小さく(階調番号を小さく)する。
As described above, according to the present invention, even if the gradation is the same, the gradation number is changed according to whether the gradation is continuous or changed. When the program current applied to one
プリチャージ電圧V0を得ることは本発明の重要な事項である。カソード端子あるいはアノード端子に流れる電流が小さいほど、良好な黒表示を実現できる。図216では、カソード端子にR0抵抗を挿入し、R0を分流する抵抗Rmを投入する。抵抗Rmには抵抗R0を分流した電流が流れる。分流した電流はRmに流れ、抵抗Rmの端子電圧を電圧計1701で測定することにより抵抗R0に流れる電流を取得することができる。
Obtaining the precharge voltage V0 is an important matter of the present invention. The smaller the current flowing through the cathode terminal or anode terminal, the better the black display can be realized. In FIG. 216, an R0 resistor is inserted into the cathode terminal, and a resistor Rm that shunts R0 is inserted. A current that shunts the resistor R0 flows through the resistor Rm. The shunt current flows through Rm, and the current flowing through the resistor R0 can be acquired by measuring the terminal voltage of the resistor Rm with the
抵抗R0に流れる電流が小さいほど、表示領域94に流れる電流が小さいということになり、良好な黒表示を実現できることになる。基本的には、黒表示は電流駆動の場合、プログラム電流=0(階調0)であり、ソース信号線18に印加する電流は0である。つまり、ソース信号線18に電流などは印加されていない状態である。ゲート信号線17aにはオン電圧が印加され、トランジスタ11cはクローズ状態である。その後、ゲート信号線17bにオン電圧が印加されクローズ状態となる。
The smaller the current that flows through the resistor R0, the smaller the current that flows through the
前述の状態が黒表示(階調0の表示状態)であり、この黒表示での電流が最小であるほど、良好な黒表示を実現できる。図216では、R0またはRmに流れる電流が小さいほど良好な黒表示を実現できる。逆に、図216の状態で測定したR0に流れる電流を最小にする、ソース信号線18の電位をプリチャージ電圧V0とすることが適正である。このプリチャージ電圧V0を階調0の電圧として採用する。
The aforementioned state is black display (display state of gradation 0), and the better the black display can be realized as the current in the black display is minimum. In FIG. 216, the smaller the current flowing through R0 or Rm, the better the black display. Conversely, it is appropriate that the potential of the
プリチャージ電圧V0は図217で取得することも好ましい。図217では、複数のソース信号線18は、短絡配線2171で短絡されている。短絡配線2171は黒電圧(プリチャージ電圧V0)を測定した後、a−a’線で割断される。
It is also preferable to obtain the precharge voltage V0 in FIG. In FIG. 217, the plurality of
図217においては、すべてのソース信号線18は短絡配線2171で短絡されている。したがって、各ソース信号線18はフローティング状態である。短絡配線2171には端子電極2172が形成または配置されている。端子電極2172にはプローブ2173が圧接されている。プローブ2173には、配線2175を介して定電流源2174が接続されている。定電流源2174はプリチャージ電圧V0の場合は、出力する電流は0である。
In FIG. 217, all the
配線2175には、配線2175の電位を測定する電圧測定手段1701が接続されている。電圧測定手段1701はプローブ2173を介してソース信号線18の電位を測定していることになる。今、定電流源2174の出力電流は0であるから、ソース信号線18には電流が印加されていない。つまり、ソース信号線18はプリチャージ電圧V0(階調0)の状態である。
Voltage measurement means 1701 for measuring the potential of the
以下、本発明のEL表示装置などの駆動方法について説明をする。本発明のEL表示パネルは主として電流駆動方式である。特徴ある画像表示制御方法は主として2つある。1つは、基準電流の制御である。もう1つはduty比制御である。この基準電流比制御と比制御を単独であるいは組み合わせることにより、ダイナミックレンジが広く、かつ高画質表示、高コントラストを実現できる。 Hereinafter, a driving method of the EL display device of the present invention will be described. The EL display panel of the present invention is mainly driven by current. There are mainly two distinct image display control methods. One is control of the reference current. The other is duty ratio control. By combining the reference current ratio control and the ratio control singly or in combination, a wide dynamic range, high image quality display, and high contrast can be realized.
なお、本発明の明細書において、表示画面64において、表示領域63と全表示領域64の割合をduty比と呼ぶ。つまり、duty比は表示領域63の面積/全表示領域64の面積である。あるいは、duty比はオン電圧が印加されているゲート信号線17bの本数/全ゲート信号線17bの本数でもある。また、ゲート信号線17bにオン電圧が印加され、このゲート信号線17bに接続されている選択画素行数/表示領域64の全画素行数でもある。
In the specification of the present invention, the ratio of the
本明細書において、点灯率に応じてduty比制御などを変化させるとして説明する。しかし、点灯率とは、一定の意味ではない。たとえば、低点灯率とは、画面64に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。つまり、画面64を構成する映像は、暗い画素(低階調の画素)が多い。
In this specification, description will be made assuming that duty ratio control or the like is changed in accordance with the lighting rate. However, the lighting rate does not have a certain meaning. For example, the low lighting rate means that the current flowing through the
したがって、低点灯率とは、画面を構成する映像データのヒストグラム処理をした時、低階調の映像データが多い状態と言い換えることができる。高点灯率とは、画面64に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。つまり、画面64を構成する映像は、明るい画素(高階調の画素)が多い。高点灯率とは、画面を構成する映像データのヒストグラム処理をした時、高階調の映像データが多い状態と言い換えることができる。つまり、点灯率に対応して制御するとは、画素の階調分布状態あるいはヒストグラム分布に対応して制御することと同義あるいは類似の状態を意味することがある。
Therefore, the low lighting rate can be paraphrased as a state where there is a large amount of low gradation video data when the histogram processing of the video data constituting the screen is performed. The high lighting rate means that the current flowing through the
以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態(低点灯率=低階調画素が多い。高点灯率=高階調画素が多い。)にもとづいて制御すると言い換えることができる。たとえば、低点灯率になるにしたがって基準電流比を増加させ、高点灯率になるにしたがってduty比を小さくするとは、低階調の画素数が多くなるにしたがって、基準電流比を増加させ、高階調の画素数が多くなるにしたがってduty比を小さくすると言い換えることができる。または、低点灯率になるにしたがって基準電流比を増加させ、高点灯率になるにしたがってduty比を小さくするとは、低階調の画素数が多くなるにしたがって基準電流比を増加させ、高階調の画素数が多くなるにしたがってduty比を小さくするのと同一あるいは類似の意味あるいは動作もしくは制御である。 From the above, the control based on the lighting rate is based on the gradation distribution state of the image (low lighting rate = many low tone pixels, high lighting rate = many high tone pixels) depending on the case. In other words, it can be controlled. For example, increasing the reference current ratio as the lighting rate decreases and decreasing the duty ratio as the lighting rate increases increases the reference current ratio as the number of low gradation pixels increases. In other words, the duty ratio decreases as the number of pixels in the key increases. Alternatively, increasing the reference current ratio as the lighting rate decreases and decreasing the duty ratio as the lighting rate increases increases the reference current ratio as the number of low gradation pixels increases. This means the same or similar meaning, operation or control as decreasing the duty ratio as the number of pixels increases.
また、たとえば、所定の低点灯率以下で基準電流比をN倍し、かつ選択信号線数をN本にするとは、低階調の画素数が一定以上の時に、基準電流比をN倍し、かつ選択信号線数をN本にすることと同一あるいは類似の意味あるいは動作もしくは制御である。 Also, for example, if the reference current ratio is increased N times below a predetermined low lighting rate and the number of selection signal lines is increased to N, the reference current ratio is increased N times when the number of low gradation pixels is equal to or greater than a certain value. In addition, this means the same or similar meaning, operation, or control to setting the number of selection signal lines to N.
また、たとえば、通常は、duty比1/1で駆動し、所定の高点灯率以上で段階的にあるいはスムーズにduty比を低下させるとは、低階調あるいは高階調の画素数が一定の範囲以内の時に、duty比1/1で駆動し、高階調の画素数が一定の以上数となった時に、段階的にあるいはスムーズにduty比を低下させることと同一あるいは類似の意味あるいは動作もしくは制御である。 For example, normally, driving with a duty ratio of 1/1 and lowering the duty ratio stepwise or smoothly above a predetermined high lighting rate means that the number of low gradation or high gradation pixels is within a certain range. When the ratio is within the range, the duty ratio is 1/1, and when the number of high gradation pixels exceeds a certain value, the meaning or operation or control is the same as or similar to the stepwise or smooth reduction of the duty ratio. It is.
EL表示パネルで、フルカラー表示を実現するためには、RGBのそれぞれに基準電流を形成(作成)する必要がある。RGBの基準電流の比率でホワイトバランスを調整できる。基準電流は、単位トランジスタ224が流す電流値を決定する。したがって、基準電流の大きさを決定すれば、単位トランジスタ224が流す電流を決定することができる。そのため、R、G、Bのそれぞれの基準電流を設定すれば、すべての階調におけるホワイトバランスが取れることになる。以上の事項は、ソースドライバ回路(IC)14が電流きざみ出力(電流駆動)であることから発揮される効果である。
In order to realize full color display on an EL display panel, it is necessary to form (create) a reference current for each of RGB. White balance can be adjusted by the ratio of RGB reference currents. The reference current determines the current value that the
本発明では、ソースドライバ回路(IC)14の内部に電子ボリウムを形成または配置することのより、ソースドライバ回路(IC)14の外部からのデジタルデータ制御により基準電流を可変あるいは変更することができる。この事項は、電流駆動ドライバにおいて重要な事項である。電流駆動では、映像データがEL素子15に流れる電流に比例する。したがって、映像データをロジック処理することにより全EL素子に流れる電流を制御できる。基準電流もEL素子15に流れる電流に比例するから、基準電流をデジタル制御することにより、全EL素子15に流れる電流を制御できる。以上のことから、映像データに基づき、基準電流比制御を実施することにより、表示輝度のダイナミックレンジの拡大などを容易に実現できる。また、表示輝度を変化した場合においてもホワイトバランスも維持することができる。
In the present invention, by forming or arranging an electronic volume inside the source driver circuit (IC) 14, the reference current can be varied or changed by digital data control from the outside of the source driver circuit (IC) 14. . This matter is an important matter in the current drive driver. In current driving, video data is proportional to the current flowing through the
基準電流比制御は図29、図30などに図示するように、ソースドライバ回路(IC)14は、各RGBの基準電流Icを調整する回路291などを具備している。また、ソースドライバ回路(IC)14からのプログラム電流Iwは、単位トランジスタ224の個数で決定される。
In the reference current ratio control, as shown in FIGS. 29 and 30, the source driver circuit (IC) 14 includes a
1つの単位トランジスタ224が出力する電流は、基準電流の大きさに比例する。したがって、基準電流を調整することにより、1つの単位トランジスタ224が出力する電流が決定され、プログラム電流の大きさが決定される。基準電流と単位トランジスタ224の出力電流がリニアの関係にあり、かつ、プログラム電流と輝度がリニアの関係にあることから、白ラスター表示で各RGBの基準電流を調整してホワイトバランスを調整すれば、すべての階調でホワイトバランスが維持される。
The current output from one
図6、図7、図12、図13、図14、図15などはduty比制御方法である。図6は非表示領域62を連続して挿入する方法である。動画表示に適する。ゲートドライバ回路12aを制御し、ゲート信号線17bにオンまたはオフ電圧を印加することにより自由にduty比を変更できる。基準電流を一定にした状態で、duty比を変化させれば画面62の輝度を変更することができる。
6, FIG. 7, FIG. 12, FIG. 13, FIG. 14 and FIG. 15 are duty ratio control methods. FIG. 6 shows a method of inserting the
図14は非表示領域62を多数に分割して挿入する方法である。特に静止画表示に適する。ゲートドライバ回路12bを制御し、ゲート信号線17bにオンオフ電圧を周期的に印加することにより、自由にduty比を変更できる。
FIG. 14 shows a method of inserting the
以上のように、duty比制御とは、ソース信号線18に印加するプログラム電流Iwは変化させずに、EL素子15に流れる電流を制御することにより、画面64の明るさ制御を実現する方式である。つまり、基準電流を一定にした状態(変化させずに)で、画面64の明るさ制御を実現する方式である。もちろん、基準電流を変化するとともに、duty比を変化させてもよい。
As described above, the duty ratio control is a method for realizing brightness control of the
駆動用トランジスタ11aが流す電流を変更することなく、画面64の明るさ制御を実現する方式である。また、駆動用トランジスタ11aのゲート端子(G)電圧を変更することなく、画面64の明るさ制御を実現する方式である。また、ゲートドライバ12bの走査状態を変化させることにより、ゲート信号線17bなどを制御し、画面64の明るさ制御を実現する方式である。
In this method, the brightness of the
表示領域63の分散は、表示パネルの画素行数が220本で、1/4duty比であれば、220/4=55となるから、1から55(1の明るさからその55倍の明るさまで調整できる)。また、表示パネルの画素行が220本で、1/2duty比であれば、220/2=110となるから、1から110(1の明るさからその110倍の明るさまで調整できる)。したがって、画面輝度64の明るさの調整レンジは非常に広い(画像表示のダイナミックレンジが広い)。また、いずれに明るさであっても、表現できる階調数を維持できると特徴がある。たとえば、64階調表示であれば、白ラスターでの表示画面64輝度が300ntであっても、3ntであっても64階調表示を実現できる。
The dispersion of the
以前にも説明したが、duty比は、ゲートドライバ回路12bへのスタートパルスを制御することにより容易に変更できる。したがって、1/2duty比、1/4duty比、3/4duty比、3/8duty比と多種多様なduty比を容易に変更できる。
As described before, the duty ratio can be easily changed by controlling the start pulse to the
1水平走査期間(1H)単位のduty比駆動は、水平同期信号に同期させてゲート信号線17bのオンオフ信号を印加すればよい。さらに、1H単位以下でもduty比制御することができる。
The duty ratio driving in units of one horizontal scanning period (1H) may be performed by applying an on / off signal of the
duty比が1/4duty比以下で1H以内のduty比制御を実施する必要が発生するのは、1ステップあたりの変化量が大きいことが主な原因である。また、画像が中間調であるため、微小な変化でも視覚的に認識されやすいためでもある。人間の視覚は、一定以上の暗い画面では、明るさ変化に対する検出能力が低い。また、一定以上の明るい画面でも、明るさ変化に対する検出能力が低い。これは、人間の視覚が2乗特性に依存しているためと思われる。 The main reason that it is necessary to perform duty ratio control within 1H when the duty ratio is equal to or less than ¼ duty ratio is that the amount of change per step is large. Moreover, since the image is halftone, even a minute change is easily recognized visually. Human vision has a low ability to detect changes in brightness on dark screens above a certain level. In addition, even on a bright screen above a certain level, the detection capability for brightness change is low. This seems to be because human vision depends on the square characteristic.
パネルの画素行が200本であれば、20/200duty比以下(1/200以上20/200以下)で、1H内でのオンオフ制御を行って、1H以下の期間のduty比制御を行う。1/200duty比から2/200duty比に変化すると1/200duty比と2/200duty比の差は、1/200であり、100%の変化となる。この変化はフリッカとして視覚的に認識されてしまう。したがって、1H内のオンオフ制御を行い、1H(1水平走査期間)以下の期間でEL素子15への電流供給を制御する。なお、1H期間以下(1H期間以内)でduty比制御するとしたが、これに限定するものではない。図6でもわかるように非表示領域62は連続している。つまり、10.5H期間というような制御も本発明の範疇である。つまり、本発明は1H期間に限定されず(小数点以下が発生する)、duty比駆動を行うものである。
If the number of pixel rows in the panel is 200, on / off control within 1H is performed at a ratio of 20/200 duty ratio or less (1/200 or more and 20/200 or less), and duty ratio control for a period of 1H or less is performed. When the 1/200 duty ratio is changed to the 2/200 duty ratio, the difference between the 1/200 duty ratio and the 2/200 duty ratio is 1/200, which is a change of 100%. This change is visually recognized as flicker. Therefore, on / off control within 1H is performed, and current supply to the
40/200duty比から41/200duty比に変化すると、40/200duty比と41/200duty比の差は、1/200であり、(1/200)/(40/200)で2.5%の変化となる。この変化はフリッカとして視覚的に認識されるか否かは、画面輝度64に依存する可能性が高い。ただし、40/200duty比は中間調表示であるので、視覚的に敏感である。したがって、OEV2制御(図40などを参照のこと)を行い、1H(1水平走査期間)以下の期間でEL素子15への電流供給を制御することが望ましい。
When the 40/200 duty ratio is changed to the 41/200 duty ratio, the difference between the 40/200 duty ratio and the 41/200 duty ratio is 1/200, and the change is 2.5% at (1/200) / (40/200). It becomes. Whether or not this change is visually recognized as flicker is highly likely to depend on the
以上のように、本発明の駆動方法および表示装置は、画素16にEL素子15に流す電流値を記憶できる構成(図1ではコンデンサ19が該当する)と、駆動用トランジスタ11aと発光素子(EL素子15が例示される)との電流経路をオンオフできる構成(図1、図18、図19などの画素構成が該当する)の表示パネルにあって、少なくとも表示画像の表示状態において図6、図14の表示状態が発生させる(画像の輝度によっては、表示画面64が表示領域63(duty比1/1になってもよい)駆動方法である。かつ、duty比駆動(少なくとも表示画面64の一部が非表示領域63となる駆動方法または駆動状態)が所定のduty比以下では、1水平走査期間(1H期間)以内あるいは1H期間単位に限定されるEL素子15に流す電流を制御して、表示画面64の輝度制御を行うものである。
As described above, the driving method and the display device according to the present invention can store the current value flowing through the
比以下の場合に実施する。逆に所定duty比以上では、1H単位でduty比制御を行う。もしくはOEV2制御は実施しない。また、1H期間以外のduty比制御は、1ステップの変化が変化前から変化後で1/20(5%)以上変化する時に実施する。さらに好ましくは、222(2%)以下の変化でもOEV2制御を行い微小なduty比駆動制御を行うことが望ましい。もしくは、白ラスターの最大輝度の1/4以下の輝度で実施する。 It is performed when the ratio is below. Conversely, if the duty ratio is equal to or higher than the predetermined duty ratio, duty ratio control is performed in units of 1H. Or, OEV2 control is not performed. The duty ratio control other than the 1H period is performed when the change of one step changes from before the change to 1/20 (5%) or more after the change. More preferably, it is desirable to perform minute duty ratio drive control by performing OEV2 control even with a change of 222 (2%) or less. Alternatively, it is carried out with a luminance of 1/4 or less of the maximum luminance of the white raster.
本発明のduty比制御駆動によれば、EL表示パネルの階調表現数が64階調であれば、表示画面64の表示輝度(nt)がいずれの輝度(輝度が低いあるいは高いに関わらず)であっても、64階調表示が維持される。たとえば、画素行数が220本で、1画素行のみが表示領域63(表示状態)の時(duty比1/220)であっても、64階調表示を実現できる。各画素行がソースドライバ回路(IC)14のプログラム電流Iwにより順次画像が書き込まれ、ゲート信号線17bにより、この1画素行分が順次画像表示されるからである。全画素行が表示領域63(表示状態)の時(duty比1/1)であっても、64階調表示を実現できる。
According to the duty ratio control drive of the present invention, if the number of gradation representations of the EL display panel is 64 gradations, the display brightness (nt) of the
もちろん、20画素行が表示領域63(表示状態)の時(duty比20/220=duty比1/11)であっても、64階調表示を実現できる。画素行にソースドライバ回路(IC)14のプログラム電流Iwにより順次画像が書き込まれ、ゲート信号線17bによりすべての画素行が同時に画像表示されるからである。また、20画素行のみが表示領域63(表示状態)の時(duty比20/220=duty比1/11)であっても、64階調表示を実現できる。各画素行がソースドライバ回路(IC)14のプログラム電流Iwにより順次画像が書き込まれ、ゲート信号線17bにより、この20画素行分が順次走査されて画像表示されるからである。
Of course, even when 20 pixel rows are in the display area 63 (display state) (
なお、本発明の基準電流比制御(図29、図30などの回路構成を参照のこと)においても同様であり、基準電流が小さくとも大きくとも、64階調表示を実現できる。 The same applies to the reference current ratio control of the present invention (refer to the circuit configuration shown in FIGS. 29 and 30), and 64-gradation display can be realized regardless of whether the reference current is small or large.
本発明のduty比制御駆動は、EL素子15の点灯時間の制御であるから、duty比に対する表示画面64の明るさは、リニアの関係にある。したがって、画像の明るさ制御がきわめて容易であり、その信号処理回路もシンプルとなり、低コスト化を実現できる。図29のようにRGBの基準電流を調整し、ホワイトバランスをとる。基準電流の調整方法としては、各RGBの電子ボリウム291を変化させる方法、各RGBの抵抗R1(R1r、R1g、R1b)の値を調整する方法がある。duty比制御では、R、G、Bを同時に明るさ制御するためにいずれの階調、表示画面64の明るさにおいてもホワイトバランスは維持される。
Since the duty ratio control drive of the present invention is a control of the lighting time of the
duty比制御は、表示画面64に対する表示領域63の面積を変化させることにより、表示画面64の輝度を変化するものであった。当然、表示面積63に比例してEL表示パネルに流れる電流はほぼ比例して変化する。したがって、映像データの総和を求めることにより、表示画面64のEL素子15に流れる全消費電流を算出することができる。EL素子15のアノード電圧Vddは直流電圧で固定値のため、全消費電流が算出できれば、画像データに応じて全消費電力をリアルタイムで算出することができる。算出された全消費電力が規定された最大電力を越えると予測される場合は、図29などの基準電流Icを電子ボリウムなどの調整回路で調整し、RGBの基準電流を抑制制御すればよい。
In the duty ratio control, the luminance of the
また、白ラスター表示での所定輝度を設定し、この時をduty比最小になるように設定する。たとえば、duty比1/8にする。自然画像はduty比を大きくする。最大のduty比は1/1である。たとえば、表示画面64の1/100しか画像が表示されない自然画像をduty比1/1とする。duty比1/1からduty比1/8は表示画面64の自然画像の表示状態で滑らかに変化させる。
In addition, a predetermined luminance in white raster display is set, and this time is set so as to minimize the duty ratio. For example, the duty ratio is 1/8. For natural images, the duty ratio is increased. The maximum duty ratio is 1/1. For example, a natural image in which an image is displayed only 1/100 of the
以上のように一実施例として、白ラスター表示で(自然画像ではすべての画素が100%点灯している状態)でduty比1/8とし、表示画面64の1/100の画素が点灯している状態をduty比1/1とする。概略の消費電力は、画素数×点灯画素数の割合×duty比で算出できる。
As described above, as an example, in white raster display (all pixels are lit 100% in a natural image), the duty ratio is 1/8, and 1/100 pixel of the
説明を容易にするため、画素数を100とすると、白ラスター表示での消費電力は、100×1(100%)×duty比1/8=80となる。一方、1/100が点灯している自然画像の消費電力は、100×(1/100)(1%)×duty比1/1=1となる。duty比1/1〜duty比1/8は画像の点灯画素数(実際には、点灯画素の総電流=1フレームのプログラム電流の総和)に応じてフリッカが発生しないように穏やかにduty比制御が実施される。
For ease of explanation, assuming that the number of pixels is 100, the power consumption in white raster display is 100 × 1 (100%) ×
以上のように白ラスターで消費電力割合は80であり、1/100が点灯している自然画像の消費電力割合は、1になる。したがって、白ラスター表示での所定輝度を設定し、この時をduty比最小になるように設定すれば、最大電流を抑制することができる。 As described above, the power consumption ratio of white raster is 80, and the power consumption ratio of a natural image in which 1/100 is lit is 1. Therefore, the maximum current can be suppressed by setting a predetermined luminance in white raster display and setting this time so as to minimize the duty ratio.
本発明は、1画面のプログラム電流の総和をSとし、duty比をDとし、S×Dで駆動制御を実施するものである。また、白ラスター表示でのプログラム電流の総和をSwとし、最大のduty比をDmax(通常は、duty比1/1が最大である)とし、最小のduty比をDminとし、また、任意の自然画像でのプログラム電流の総和をSsとした時、Sw×Dmin ≧ Ss×Dmaxの関係が維持されるようにする駆動方法およびそれを実現する表示装置である。
In the present invention, the sum of the program currents for one screen is S, the duty ratio is D, and drive control is performed with S × D. In addition, the total program current in the white raster display is Sw, the maximum duty ratio is Dmax (usually the
なお、duty比の最大は1/1とする。最小はduty比1/16以上(1/8など)にすることが好ましい。つまり、duty比は1/16以上1/1以下にする。なお、1/1を必ず使用することには制約されないことは言うまでもない。好ましくは、最小のduty比は1/10以上にする。duty比が小さすぎると、フリッカの発生が目立ちやすく、また、画像内容による画面の輝度変化が大きくなりすぎ、画像が見づらくなるからである。 Note that the maximum duty ratio is 1/1. The minimum is preferably a duty ratio of 1/16 or more (such as 1/8). That is, the duty ratio is set to 1/16 or more and 1/1 or less. Needless to say, the use of 1/1 is not restricted. Preferably, the minimum duty ratio is 1/10 or more. This is because if the duty ratio is too small, the occurrence of flicker is conspicuous, and the change in screen brightness due to the image content becomes too large, making it difficult to see the image.
先にも説明したがプログラム電流は映像データと比例の関係にある。したがって、プログラム電流の総和とは映像データの総和と同義である。なお、1フレーム(1フィールド)期間のプログラム電流の総和を求めるとしたが、これに限定するものではない。1フレーム(1フィールド)において、所定間隔あるいは、所定周期などでプログラム電流を加算する画素をサンプリングしてプログラム電流(映像データ)の総和としてもよい。また、制御を行うフレーム(フィールド)の前後の総和データを用いてもよいし、推定あるいは予測による総和データをもちいて、duty比制御を行っても良い。 As described above, the program current is proportional to the video data. Therefore, the sum of program currents is synonymous with the sum of video data. Although the sum of program currents for one frame (one field) period is obtained, the present invention is not limited to this. In one frame (one field), the pixels to which the program current is added may be sampled at a predetermined interval or a predetermined cycle, and the total of the program current (video data) may be obtained. Further, the sum data before and after the frame (field) to be controlled may be used, or the duty ratio control may be performed using the sum data by estimation or prediction.
duty比駆動において、点灯領域63の分割数は動画あるいは静止画の表示状態に応じて変化せることが好ましい。動画の場合は、表示画面62に点灯(表示)領域63を1または2の分割数とする。静止画の場合は表示画面62に点灯(表示)領域63は3以上にする。
In duty ratio driving, it is preferable that the number of divisions of the
図112は本発明の駆動回路のブロック図である。以下、本発明の駆動回路について説明をする。図112では、外部からY/UV映像信号と、コンポジット(COMP)映像信号が入力できるように構成されている。どちらに映像信号を入力するかは、スイッチ回路1121により選択される。
FIG. 112 is a block diagram of the drive circuit of the present invention. Hereinafter, the drive circuit of the present invention will be described. In FIG. 112, a Y / UV video signal and a composite (COMP) video signal can be input from the outside. The
スイッチ回路1121で選択された映像信号は、デコーダおよびA/D回路によりデコードおよびAD変換され、デジタルのRGB画像データに変換される。RGB画像データは各8ビットである。また、RGB画像データはガンマ回路1124でガンマ処理される。同時に輝度(Y)信号が求められる。ガンマ処理により、RGB画像データは各10ビットの画像データに変換される。
The video signal selected by the
ガンマ処理後、画像データはFRC処理または誤差拡散処理が処理回路1129で行われる。FRC処理または誤差拡散処理によりRGB画像データは6ビットに変換される。この画像データはAI処理回路1126でAI処理あるいはピーク電流処理が実施される。また、動画検出回路1127で動画検出が行われる。同時に、カラーマネージメント回路1128でカラーマネージメント処理が行われる。
After the gamma processing, the image data is subjected to FRC processing or error diffusion processing by the
AI処理回路1126、動画検出回路1127、カラーマネージメント回路1128の処理結果は演算回路1129に送られ、演算処理回路1129で制御演算され、フレーム間制御変換、映像データ変換、duty比制御、基準電流比制御データに変換され、変換された結果が、ソースドライバ回路(IC)14およびゲートドライバ回路12に制御データとして送出される。
The processing results of the
なお、コントローラ722の機能は、ソースドライバ回路(IC)14に組み込んで一体としてもよいことは言うまでもない。
Needless to say, the function of the
duty比制御、基準電流比制御、ピーク電流制御などは、OSD(オンスクリーンディスプレイまたはオンスクリーンデマンド)には適用しないことが好ましい。OSDでは、ビデオカメラなどにおいて、メニュー画面表示などを行うものである。OSDにおいても、ピーク電流制御などを行うと、メニューの表示状態によって画面が暗くなったり明るくなったりし、視覚的に不具合が発生する。 Duty ratio control, reference current ratio control, peak current control, and the like are preferably not applied to OSD (on-screen display or on-screen demand). In OSD, a menu screen is displayed on a video camera or the like. Even in OSD, when peak current control or the like is performed, the screen becomes darker or brighter depending on the display state of the menu, and a visual defect occurs.
この課題に対しては、OSDのデータ(OSDDATA)と映像データ(動画データ)とを別のコントロール回路1126で処理をする。基本的には、OSDデータは輝度変調を実施しない。
To deal with this problem, OSD data (OSDDATA) and video data (moving image data) are processed by
なお、コントローラ回路(IC)722に関しても、1チップ化することに限定するものではない。たとえば、ゲートドライバ回路12を制御するコントローラ回路(IC)722Gと、ソースドライバ回路(IC)14を制御するコントローラ回路(IC)722Sに分離してもよい。分離により処理内容が明確になり、コントローラICを小サイズ化することが可能である。
Note that the controller circuit (IC) 722 is not limited to one chip. For example, a controller circuit (IC) 722G that controls the
duty比制御データはゲートドライバ回路12bに送られ、duty比制御が実施される。一方、基準電流比制御データはソースドライバ回路(IC)14に送られ、基準電流比制御が実施される。ガンマ補正され、FRCまたは誤差拡散処理された画像データもソースドライバ回路(IC)14に送られる。
The duty ratio control data is sent to the
画像データ変換は、ガンマ回路1124のガンマ処理により行う必要がある。ガンマ回路1124は、多点折れガンマカーブにより階調変換を行う。256階調の画像データは、多点折れガンマカーブにより1024階調に変換される。ガンマ回路1124により多点折れガンマカーブでガンマ変換するとしたが、これに限定するものではない。
The image data conversion needs to be performed by gamma processing of the
以上の説明ではduty比で制御するとして説明したが、duty比は、所定期間(通常は1フィールドまたは1フレームである。つまり、一般的には任意の画素の画像データが書き換えられる周期もしくは時間である)におけるEL素子15の点灯期間である。つまり、duty比1/8とは、1フレームの1/8の期間(1F/8)の間、EL素子15が点灯していることを意味する。したがって、duty比は、画素16が書き変えられる周期時間をTfとし、画素の点灯期間Taとした時、duty比=Ta/Tfと読み替えることができる。
In the above description, the duty ratio is controlled. However, the duty ratio is a predetermined period (usually one field or one frame. That is, in general, a cycle or time at which image data of an arbitrary pixel is rewritten. It is a lighting period of the
なお、画素16が書き変えられる周期時間をTfとし、Tfを基準とするとしたがこれに限定されるものではない。本発明のduty比制御駆動は、1フレームあるいは1フィールドで動作を完結させる必要はない。つまり、数フィールドあるいは数フレーム期間を1周期としてduty比制御を実施してもよい。したがって、Tfは画素を書き換える周期だけに限定されるものではなく、1フレームあるいは1フィールド以上であってもよい。たとえば、1フィールドあるいは1フレームごとに点灯期間Taがことなる場合は、繰り返し周期(期間)をTfとし、この期間の総点灯期間Taを採用すればよい。つまり、数フィールドあるいは数フレーム期間の平均点灯時間をTaとしてもよい。duty比についても同様である。duty比がフレーム(フィールド)ごとに異なる場合は、複数フレーム(フィールド)の平均duty比を算出して用いればよい。
In addition, although the period time in which the
したがって、白ラスター表示でのプログラム電流の総和をSwとし、任意の自然画像でのプログラム電流の総和をSsとし、最小の点灯期間をTas、最大の点灯期間をTam(通常はTam=TfであるからTam/Tf=1)とした時、Sw×(Tas/Tf) ≧ Ss×(Tam/Tf)の関係が維持されるようにする駆動方法およびそれを実現する表示装置である。 Therefore, the sum of program currents in white raster display is Sw, the sum of program currents in any natural image is Ss, the minimum lighting period is Tas, and the maximum lighting period is Tam (usually Tam = Tf). To Tam / Tf = 1), a driving method for maintaining the relationship of Sw × (Tas / Tf) ≧ Ss × (Tam / Tf) and a display device that realizes the driving method.
図29、図30に図示あるいは説明したように基準電流の制御により、プログラム電流をリニアに調整することができる。1つあたりの単位トランジスタ224の出力電流が変化するからである。単位トランジスタ224の出力電流を変化させるとプログラム電流Iwも変化する。画素のコンデンサ19にプログラムされる電流(実際はプログラム電流に相当する電圧である)が大きいほど、EL素子15に流れる電流も大きくなる。EL素子15に流れる電流と発光輝度はリニアに比例する。したがって、基準電流を変化することによりEL素子15の発光輝度をリニアに変化させることができる。
As shown in FIGS. 29 and 30, the program current can be linearly adjusted by controlling the reference current. This is because the output current of one
本発明のソースドライバ回路(IC)14は、出力端子93に接続される単位トランジスタ224の個数を制御することによりプログラム電流Iwを変化させるものであった。また、プログラム電流Iwは図29、図30などで説明したように、基準電流Icを変化させることにより実現した。
The source driver circuit (IC) 14 of the present invention changes the program current Iw by controlling the number of
しかし、本発明の基準電流比制御などは限定するものではない、一定の基準となるもの(電圧、電流、設定データなど)を変化し、この変化により出力端子93から出力される電流Iwを変更できるものであればいずれでもよい。ただし、基準となるものの変化により、各出力端子93のプログラム電流Iwが同一割合で変化させることが重要である。なお、プログラム電流Iwの変化に限定するものではない。プログラム電圧であってもよい。各出力端子93のプログラム電圧が同一割合で変化させることにより、表示画面64の輝度を調整することができるからである。また、RGB端子で変化させることによりホワイトバランスを調整することができるからである。
However, the reference current ratio control or the like of the present invention is not limited, and a constant reference (voltage, current, setting data, etc.) is changed, and the current Iw output from the
本発明は、説明した基準電流比制御方式と、duty比制御方式のうち、少なくとも一方の方式を用いて画面の明るさなどの制御を行うものである。好ましくは、基準電流比制御方式とduty比制御方式を組み合わせて実施することが好ましい。 The present invention controls screen brightness and the like using at least one of the reference current ratio control method and the duty ratio control method described above. Preferably, the reference current ratio control method and the duty ratio control method are combined and implemented.
さらに、本発明の駆動方式について説明をする。本発明の駆動方法は、EL表示パネルに消費される消費電流の上限にリミットすることが1つの目的である。EL表示パネルはEL素子15に流れる電流を輝度が比例関係にある。したがって、EL素子15に流れる電流を増大させれば、EL表示パネルの輝度もどんどん明るくすることができる。輝度に比例して消費される電流(=消費電力)も増大する。
Further, the driving method of the present invention will be described. One object of the driving method of the present invention is to limit the upper limit of current consumption consumed by the EL display panel. In the EL display panel, the luminance is proportional to the current flowing through the
携帯装置などのモバイル機器に用いる場合は、電池などの容量に制限がある。また、電源回路も消費される電流が大きくなると規模が大きくなる。したがって、消費する電流にはリミットを設ける必要がある。このリミットを設けること(ピーク電流抑制)が本発明の1つの目的である。 When used for a mobile device such as a portable device, the capacity of a battery or the like is limited. Further, the scale of the power supply circuit increases as the current consumed increases. Therefore, it is necessary to provide a limit for the consumed current. Providing this limit (peak current suppression) is one object of the present invention.
画像がコントラストを大きくすることにより、表示が良好になる。めりはりのあるように画像(ダイナックレンジが広い、コントラスト比が高い、階調表現力が大きいなど)変換して画像を表示することにより表示が良好になる。以上のように画像表示を良好にすることが本発明の2つめの目的である。以上の目的を実現する本発明をAI駆動と呼ぶことにする。 The display is improved by increasing the contrast of the image. Display is improved by converting an image (such as a wide dynamic range, a high contrast ratio, and a large gradation expression power) so that the image is displayed with an edge. The second object of the present invention is to improve the image display as described above. The present invention that achieves the above object will be referred to as AI driving.
説明を容易にするために、本発明のICチップ14は64階調表示であるとする。AI駆動を実現するためには、階調表現範囲を拡大することが望ましい。説明を容易にするために、本発明のソースドライバ回路(IC)14は64階調表示とし、画像データは256階調とする。この画像データをEL表示装置のガンマ特性に適合するように、ガンマ変換を行う。ガンマ変換は入力256階調を1024階調に拡大することによって実施する。ガンマ変換された画像データは、ソースドライバIC14の64階調に適合するように、誤差拡散処理あるいはフレームレートコントロール(FRC)処理が行われ、ソースドライバIC14に印加される。
For ease of explanation, it is assumed that the
1画面の画像データが全体的に大きいときは画像データの総和は大きくなる。たとえば、白ラスターは64階調表示の場合は画像データとしては63であるから、表示画面64の画素数×63が画像データの総和である。1/100の白ウインドウ表示で、白表示部が最大輝度の白表示では、表示画面64の画素数×(1/100)×63が画像データの総和である。
When the image data of one screen is large as a whole, the total sum of the image data becomes large. For example, since the white raster has 63 gradations as image data in the case of 64-gradation display, the number of pixels of the
本発明では画像データの総和あるいは画面の消費電流量を予測できる値を求め、この総和あるいは値により、duty比制御あるいは基準電流比制御を行う。 In the present invention, a value capable of predicting the total sum of image data or the current consumption amount of the screen is obtained, and the duty ratio control or the reference current ratio control is performed based on the sum or value.
なお、画像データの総和を求めるとしたが、これに限定するものではない。たとえば、画像データの1フレームの平均レベルを求めてこれを用いてもよい。アナログ信号であれば、アナログ画像信号をコンデンサによりフィルタリングすることにより映像信号の平均レベルを得ることができる。アナログの映像信号に対しフィルタを介して直流レベルを抽出し、この直流レベルをAD変換して画像データの総和としてもよい。この場合は、画像データはAPLレベルとも言うことができる。 Although the sum of the image data is obtained, the present invention is not limited to this. For example, an average level of one frame of image data may be obtained and used. In the case of an analog signal, the average level of the video signal can be obtained by filtering the analog image signal with a capacitor. A direct current level may be extracted from an analog video signal through a filter, and the direct current level may be AD converted to be a sum of image data. In this case, the image data can also be referred to as an APL level.
30フレームから300フレーム期間の画像データの総和あるいは総和を推定できるデータを求め、このデータの大きさに基づいて、duty比制御を行うこと好ましい。総和データは画像変化に応じてゆっくりと変化する。総和データを求めるフレーム期間が長いほど画像の明るさ変化はゆっくりとなる。 It is preferable to obtain the sum of the image data from 30 frames to 300 frames or data that can estimate the sum, and perform duty ratio control based on the size of this data. The total data changes slowly according to image changes. The longer the frame period for obtaining the total data, the slower the brightness change of the image.
表示画面64を構成する画像のすべてのデータを加算する必要はなく、表示画面64の1/W(Wは1より大きい値)をピックアップして抽出し、ピックアップしたデータの総和を求めてもよい。たとえば、1画素とばしで映像データをサンプリングし、サンプリングされた映像データから総和を求めるなどの方法が例示される。また、1画素行ごとに1または複数の画素の映像データをサンプリングし、サンプリングされた映像データから総和を求める方法が例示される。
It is not necessary to add all the data of the image constituting the
説明を容易にするため、以上の場合も画像データの総和を求めるとして説明をする。画像データの総和は、画像のAPLレベルをもとめる事に一致する場合が多い。また、画像データの総和とは、デジタル的に加算する手段もあるが、以上のデジタルおよびアナログによる画像データの総和を求める方法を、以後、説明を容易にするためAPLレベルと呼ぶ。 In order to facilitate the description, the description will be made assuming that the sum of the image data is also obtained in the above case. In many cases, the sum of the image data coincides with the determination of the APL level of the image. The sum total of image data includes means for digital addition, but the method for obtaining the sum total of digital and analog image data is hereinafter referred to as an APL level for ease of explanation.
白ラスターの時にAPLレベルは画像がRGB各6ビットであるから63(63階調目であるからデータの表現としては63で示されている)×画素数(QCIFパネルの場合は176×RGB×220)となる。したがって、APLレベルは最大となる。ただし、RGBのEL素子15で消費する電流は異なるから、RGBで分離して画像データを算出することが好ましい。
Since the APL level is 6 bits for each of RGB in the white raster, 63 (indicated by 63 as data representation because it is the 63rd gradation) × number of pixels (176 × RGB × for the QCIF panel) 220). Therefore, the APL level is maximized. However, since the current consumed by the
この課題に対して、図113に図示する演算回路を使用する。図113において、1131、1132乗算器である。1131は発光輝度を重み付けする乗算器である。R、G、Bでは視感度が異なる。NTSCでの視感度は、R:G:B=3:6:1である。したがって、Rの乗算器1131Rでは、R画像データ(Rdata)に対して3倍の乗算を行う。また、Gの乗算器1131Gでは、G画像データ(Gdata)に対して6倍の乗算を行う。また、Bの乗算器1131Bでは、B画像データ(Bdata)に対して1倍の乗算を行う。ただし、この記述は概念的である。EL素子はRGBで効率が異なっているからである。
For this problem, the arithmetic circuit shown in FIG. 113 is used. In FIG. 113, reference numerals 1311, 1132 denote multipliers.
EL素子15はRGBで発光効率が異なる。通常、Bの発光効率が最も悪い。次にGが悪い。Rが最も発光効率が良好である。そこで、乗算器1132で発光効率の重み付けを行う。Rの乗算器1132Rでは、R画像データ(Rdata)に対してRの発光効率の乗算を行う。また、Gの乗算器1132Gでは、G画像データ(Gdata)に対してGの発光効率の乗算を行う。また、Bの乗算器1132Bでは、B画像データ(Bdata)に対してBの発光効率の乗算を行う。
The
乗算器1131および1132の結果は、加算器1133で加算され、総和回路1134に蓄積される。この総和回路1134の結果にもとづき、duty比制御、基準電流比制御を実施する。
The results of the
以上の実施例では、映像データに、EL素子15などの効率を考慮し、所定値を乗算することによりデータを求める。本発明は、映像データから表示パネルのアノードまたはカソード端子に流れる電流を求めるものである。
In the embodiment described above, data is obtained by multiplying video data by a predetermined value in consideration of the efficiency of the
通常、RGBのEL素子15は、EL材料ごとに発光効率が既知であり、電流と輝度の関係がわかっている。また、EL表示パネルは生産する時の目標色温度が決定されている。したがって、EL表示パネルの表示サイズと目標輝度が決定されれば、目標色温度にするための、EL表示パネルに流すRGB電流の比率と大きさがわかる。このことから、EL表示パネルのアノード端子あるいはカソード端子に流す電流を所定値にすることにより、目標とする輝度と色温度を得ることができる。
Usually, the
アノード端子あるいはカソード端子に流れる電流は映像データの総和に比例する。以上のことから、映像データの総和からアノード電流(カソード電流)を求めることができる。アノード電流とは表示領域に接続されたアノード端子に流れ込む電流である。カソード電流とは表示領域に接続されたカソード端子から流れ出す電流である。アノード電圧またはカソード電圧は固定値であるから、映像データからEL表示パネルの消費電力を制御することができる。 The current flowing through the anode terminal or the cathode terminal is proportional to the sum of the video data. From the above, the anode current (cathode current) can be obtained from the sum of the video data. The anode current is a current that flows into the anode terminal connected to the display area. The cathode current is a current that flows out from the cathode terminal connected to the display area. Since the anode voltage or the cathode voltage is a fixed value, the power consumption of the EL display panel can be controlled from the video data.
つまり、映像データ(の総和)の大きさあるいは大きさの変化をリアルタイムでモニタ(演算)することにより、EL表示パネルが必要とするカソード(アノード)電流を得ることができる。この電流の大きさをどの大きさに抑制すべきであるかがわかっていれば、基準電流比制御、duty比制御により電流の大きさを制御することができる。 In other words, the cathode (anode) current required for the EL display panel can be obtained by monitoring (calculating) the size of the video data (the sum) or a change in the size in real time. If it is known to which size the current should be suppressed, the current can be controlled by the reference current ratio control and the duty ratio control.
もちろん、アノード電流あるいはカソード電流の大きさをAD(アナログデジタル)変換することにより、変換されたデジタルデータから基準電流比制御、duty比制御により電流の大きさを制御することができる。また、アナログデータを直接用いてオペアンプなどにより増幅率のフィードバック制御を実施することにより、基準電流比制御、duty比制御により電流の大きさを制御することができる。つまり、制御方式としてはデジタル、アナログ方式を問わない。 Of course, by converting the magnitude of the anode current or the cathode current from analog to digital (AD), the magnitude of the current can be controlled from the converted digital data by reference current ratio control and duty ratio control. Further, by performing feedback control of amplification factor using an operational amplifier or the like directly using analog data, the magnitude of current can be controlled by reference current ratio control and duty ratio control. That is, the control method may be digital or analog.
入力データはRGBデータ(赤はRDATA、緑はGDATA、青はBDATA)としているがこれに限定するものではない。YUV(輝度データと色度データ)であってもよい。YUVの場合は、Y(輝度)データあるいはYデータとUV(色度)データに直接にあるいは、色度に対する発光効率を考慮して輝度データなどに変換して重みづけ処理を行う。 The input data is RGB data (red is RDATA, green is GDATA, and blue is BDATA), but is not limited thereto. It may be YUV (luminance data and chromaticity data). In the case of YUV, weighting processing is performed by directly converting to Y (luminance) data or Y data and UV (chromaticity) data, or by converting into luminance data or the like in consideration of light emission efficiency with respect to chromaticity.
なお、この動作を実施する場合も現動作状態のduty比を考慮することは言うまでもない。duty比が小さければ、重みづけを行ったデータが大きくともパネルに流れ込む電流は小さく、パネルが過熱状態とはならないからである。 Needless to say, the duty ratio of the current operation state is taken into consideration when this operation is performed. This is because, if the duty ratio is small, even if the weighted data is large, the current flowing into the panel is small, and the panel does not enter an overheated state.
RDATAには、定数Raが乗算される。GDATAには、定数Gaが乗算される。BDATAには、定数Baが乗算される。乗算されたデータは総和回路(SUM)1134で1画面分の電流データ(もしくは類似するデータ)が求められる。なお、以下の説明を容易にするため、Ry、Gy、Byは1とする。総和回路1134は比較回路(図示せず)に送る。比較回路はあらかじめ設定された比較データ(所定の電流データ以上では過熱状態であることを示すために設定された値またはデータ)と比較し、電流データが比較データ以上の場合、カウンタ回路(図示せず)を制御し、カウンタ回路のカウンタ値を1つアップする。また、電流データが比較データよりも小さい時、カウンタ回路のカウンタ値を1つダウンする。
RDATA is multiplied by a constant Ra. GDATA is multiplied by a constant Ga. BDATA is multiplied by a constant Ba. From the multiplied data, a summation circuit (SUM) 1134 obtains current data (or similar data) for one screen. In order to facilitate the following description, Ry, Gy, and By are set to 1. The
以上の動作を継続し、カウンタ回路のカウンタ値が所定以上に到達した場合、コントローラ回路(IC)722は、ゲートドライバ12bを制御して、duty比を小さくし、パネルに流れる電流を抑制する。したがって、パネルが過熱状態になり劣化することがなくなる。
When the above operation is continued and the counter value of the counter circuit reaches a predetermined value or more, the controller circuit (IC) 722 controls the
定数Ra、Ga、Baは、コントローラ回路(IC)722によりコマンドで書き換えできるように構成することが好ましいことは言うまでもない。もちろん、ユーザーが手動で書き変えできるように構成してもよいことは言うまでもない。比較回路の比較データも書き換えできるように構成することが好ましいことは言うまでもない。また、EL素子15は温度依存性があるため、パネルの温度により定数を書き換えるように構成することが好ましい。また、点灯率によっても(EL素子15に流れる電流の大きさによっても)発光効率が変化する。したがって、点灯率によっても定数を書き換えるように構成することが好ましい。以上の事項は、Ry、Gy、Byについても同様である。
Needless to say, the constants Ra, Ga, and Ba are preferably configured to be rewritten by a command by the controller circuit (IC) 722. Of course, it goes without saying that it may be configured so that the user can manually rewrite. Needless to say, it is preferable that the comparison data of the comparison circuit is also rewritable. In addition, since the
以上のように、本発明は、映像データ(もしくはこれに比例するデータ)の大きさ(もしくは推定できるデータ)から、EL表示パネルで消費する電力(電流)を算出あるいは制御し、duty比制御、基準電流比制御を実施するものである。 As described above, the present invention calculates or controls the power (current) consumed by the EL display panel from the size (or data that can be estimated) of the video data (or data proportional thereto), and controls the duty ratio. Reference current ratio control is performed.
映像データ(もしくはこれに比例するデータ)の大きさ(もしくは推定できるデータ)から、EL表示パネルで消費する電力(電流)の算出は、1フレーム(1フィールド)ごとに実施することに限定されるものではなく、複数フレーム(フィールド)ごとに行ってもよく、また、1フレーム(1フィールド)で複数回行っても良いことは言うまでもない。また、基準電流比制御、duty比制御はリアルタイムで実施することに限定されるものではなく、遅延させたり、ヒステリシスで実施したり、飛ばし飛ばしで実施してもよいことは言うまでもない。 Calculation of the power (current) consumed by the EL display panel from the size (or data that can be estimated) of the video data (or data proportional thereto) is limited to being performed for each frame (one field). Needless to say, it may be performed for each of a plurality of frames (fields), or may be performed a plurality of times in one frame (one field). Needless to say, the reference current ratio control and the duty ratio control are not limited to being performed in real time, and may be performed with delay, hysteresis, or skipping.
基準電流比制御、duty比制御によりEL表示パネルのアノード電流またはカソード電流の大きさを制御するとしたが、これに限定するものではなく、アノード電圧またはカソード電圧を制御することによっても、EL表示パネルの消費電力を制御することとができることは言うまでもない。 The magnitude of the anode current or the cathode current of the EL display panel is controlled by the reference current ratio control and the duty ratio control. However, the present invention is not limited to this, and the EL display panel can be controlled by controlling the anode voltage or the cathode voltage. It goes without saying that the power consumption can be controlled.
図113のように制御すると、輝度信号(Y信号)に対するduty比制御、基準電流比制御を実施することができる。しかし、輝度信号(Y信号)を求めて、duty比制御などを行うと課題が発生する場合がある。たとえば、ブルーバック表示である。ブルーバック表示ではEL表示パネルで消費する電流は比較的大きい。しかし、表示輝度は低い。ブルー(B)の視感度が低いためである。そのため、輝度信号(Y信号)の総和(APLレベル)は小さく算出されるため、duty比制御が高duty比になる。したがって、フリッカの発生などが生じる。 When the control is performed as shown in FIG. 113, the duty ratio control and the reference current ratio control for the luminance signal (Y signal) can be performed. However, when a luminance signal (Y signal) is obtained and duty ratio control is performed, a problem may occur. For example, a blue back display. In the blue back display, the current consumed by the EL display panel is relatively large. However, the display brightness is low. This is because the visibility of blue (B) is low. Therefore, the sum (APL level) of the luminance signal (Y signal) is calculated to be small, and the duty ratio control becomes a high duty ratio. Accordingly, flicker occurs.
この課題に対しては、乗算器1131をスルーにして用いるとよい。消費電流に対する総和(APLレベル)が求められるからである。輝度信号(Y信号)による総和(APLレベル)と消費電流による総和(APLレベル)は、両方を求めて加味して総合APLレベルを求めることが望ましい。総合APLレベルによりduty比制御、基準電流比制御またプリチャージ制御などを実施する。
For this problem, the
黒ラスターは64階調表示の場合は0階調目であるから、APLレベルは0で最小値となる。電流駆動方式では、消費電力(消費電流)は画像データに比例する。なお、画像データは、表示画面64を構成するデータの全ビットをカウントする必要はなく、たとえば、画像が6ビットで表現される場合、上位ビット(MSB)のみをカウントしてもよい。この場合は、階調数が32以上で、1カウントされる。したがって、表示画面64を構成する画像データによりAPLレベルは変化する。つまり、映像データの総和とは、完全な総和ではなく、総和を推定できる方式であればいずれでもよい。
Since the black raster is the 0th gradation in the case of the 64 gradation display, the APL level is 0 and becomes the minimum value. In the current driving method, power consumption (current consumption) is proportional to image data. The image data need not count all the bits of the data constituting the
アナログ的な概念から映像データの総和あるいは総和に類似する指標としてAPLレベルという語を用いる。しかし、後半では、点灯率という語を用いて本発明の駆動方式の説明を行う。なお、点灯率は後に説明をする。 From the analog concept, the term “APL level” is used as the sum of video data or an index similar to the sum. However, in the latter half, the driving method of the present invention will be described using the term lighting rate. The lighting rate will be described later.
理解を容易にするため、具体的に数値を例示して説明する。ただし、これは仮想的であり、実際には実験、画像評価により制御データ、制御方法を決定する必要がある。 In order to facilitate understanding, specific numerical values will be exemplified. However, this is virtual, and it is actually necessary to determine control data and a control method by experiment and image evaluation.
EL表示パネルで最大に流せる電流を100(mA)とする。白ラスター表示ととき、総和(APLレベル)は200(単位なし)になるとする。このAPLレベルが200の時、そのままパネルに印加するとEL表示パネルに200(mA)が流れるとする。なお、APLレベルが0の時、EL表示パネルに流れる電流は0(mA)である。また、APLレベルが100の時、duty比は1/2で駆動するものとする。 The maximum current that can be passed through the EL display panel is 100 (mA). In the case of white raster display, the total (APL level) is assumed to be 200 (no unit). When the APL level is 200, it is assumed that 200 (mA) flows in the EL display panel when applied to the panel as it is. When the APL level is 0, the current flowing through the EL display panel is 0 (mA). When the APL level is 100, the duty ratio is ½.
したがって、APLが100以上の場合は、制限である100(mA)以下となるようにする必要がある。最も簡単には、APLレベルが200の時、duty比を(1/2)×(1/2)=1/4にし、APLレベルが100の時、duty比を1/2とする。APLレベルが100以上200以下の時は、duty比が1/4〜1/2の間をとるように制御する。duty比1/4〜1/2は、EL選択側のゲートドライバ回路12bが、同時に選択するゲート信号線17bの本数を制御することにより実現できる。
Therefore, when the APL is 100 or more, it is necessary to make the limit 100 (mA) or less. Most simply, when the APL level is 200, the duty ratio is (1/2) × (1/2) = 1/4, and when the APL level is 100, the duty ratio is 1/2. When the APL level is 100 or more and 200 or less, the duty ratio is controlled to be between 1/4 and 1/2. The duty ratio of 1/4 to 1/2 can be realized by controlling the number of
ただし、APLレベルのみを考慮し、duty比制御を実施すれば、画像に応じて表示画面64の平均輝度(APL)に応じで表示画面64の輝度が変化し、フリッカが発生する。この課題に対して、もとめるAPLレベルは、少なくとも2フレーム、このましくは、10フレームさらに好ましくは60フレーム以上の期間保持し、この期間で演算して、APLレベルによりduty比制御によるduty比を算出する。また、表示画面64の最大輝度(MAX)、最小輝度(MIN)、輝度の分布状態(SGM)などの画像の特徴抽出を行ってduty比制御を行うことが好ましい。以上の事項は、基準電流比制御にも適用されることは言うまでもない。
However, if the duty ratio control is performed considering only the APL level, the luminance of the
画像の特徴抽出により、黒伸張、白伸張を実施することも重要である。これは、最大輝度(MAX)、最小輝度(MIN)、輝度の分布状態(SGM)、シーンの変化状態を考慮して行うとよい。つまり、総和(APLレベルあるいは点灯率)は、映像データの加算だけでなく、画像表示の分布状態などを考慮して補正などを行うことが好ましい。回路構成としては、図113の加算器1133cの補正回路(図示せず)の補正量を加算する構成などが例示される。
It is also important to perform black stretching and white stretching by extracting image features. This may be performed in consideration of maximum luminance (MAX), minimum luminance (MIN), luminance distribution state (SGM), and scene change state. That is, it is preferable to correct the total (APL level or lighting rate) in consideration of not only the addition of video data but also the distribution state of the image display. Examples of the circuit configuration include a configuration in which the correction amount of a correction circuit (not shown) of the
図118は横軸を点灯率としている。最大値は100%である。縦軸はduty比である。点灯率=100%は、全画素行が最大の白表示状態である。点灯率が小さい時は、暗い画面あるいは表示(点灯)領域が少ない画面である。この時は、duty比を大きくしている。したがって、画像を表示している画素の輝度は高い。そのため、画像のダイナミックレンジが拡大されて高画質表示される。点灯率が大きい時(最大値は100%)は、明るい画面あるいは表示(点灯)領域が広い画面である。この時は、duty比を小さくしている。したがって、画像を表示している画素の輝度は低い。そのため、低消費電力化が可能である。画面から放射される光量は大きいため、画像が暗く感じることはない。 In FIG. 118, the horizontal axis represents the lighting rate. The maximum value is 100%. The vertical axis represents the duty ratio. The lighting rate = 100% is the maximum white display state in all pixel rows. When the lighting rate is small, the screen is dark or has a small display (lighting) area. At this time, the duty ratio is increased. Therefore, the luminance of the pixel displaying the image is high. For this reason, the dynamic range of the image is expanded and high-quality display is performed. When the lighting rate is high (the maximum value is 100%), the screen is a bright screen or a wide display (lighting) area. At this time, the duty ratio is reduced. Therefore, the luminance of the pixel displaying the image is low. Therefore, power consumption can be reduced. Since the amount of light emitted from the screen is large, the image does not feel dark.
図118では、点灯率が100%の時に、到達するduty比値を変化させている。たとえば、duty比=1/2は画面の1/2が画像表示状態になる。したがって、画像は明るい。duty比=1/8は画面の1/8が画像表示状態になる。したがって、duty比=1/2に比較して1/4の明るさである。 In FIG. 118, the duty ratio value reached when the lighting rate is 100% is changed. For example, when the duty ratio is 1/2, 1/2 of the screen is in the image display state. Therefore, the image is bright. When the duty ratio is 1/8, 1/8 of the screen is in the image display state. Therefore, the brightness is 1/4 compared to the duty ratio = 1/2.
本発明の駆動方式では、点灯率、duty比、基準電流、データ和などにより画像輝度を制御し、また、ダイナミックレンジを拡大する。また、高コントラスト表示を実現する。 In the drive system of the present invention, the image brightness is controlled by the lighting rate, duty ratio, reference current, data sum, etc., and the dynamic range is expanded. In addition, high contrast display is realized.
液晶表示パネルでは、白表示および黒表示はバックライトからの透過率で決定される。本発明の駆動方法のように画面に非表示領域を発生させても、黒表示における透過率は一定である。逆に非表示領域を発生させることにより、1フレーム期間における白表示輝度が低下するから表示コントラストは低下する。 In the liquid crystal display panel, white display and black display are determined by the transmittance from the backlight. Even when a non-display area is generated on the screen as in the driving method of the present invention, the transmittance in black display is constant. On the contrary, when the non-display area is generated, the white display luminance in one frame period is lowered, so that the display contrast is lowered.
EL表示パネルは、黒表示は、EL素子に流れる電流が0の状態である。したがって、本発明の駆動方法のように画面に非表示領域を発生させても、黒表示の輝度は0である。非表示領域の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が0であるから、コントラストは無限大である。したがって、良好な画像表示を実現できる。 In the EL display panel, black display is a state in which the current flowing through the EL element is zero. Therefore, even when a non-display area is generated on the screen as in the driving method of the present invention, the luminance of black display is zero. When the area of the non-display area is increased, the white display luminance is lowered. However, since the luminance of black display is 0, the contrast is infinite. Therefore, a good image display can be realized.
本発明の駆動方法では、全階調範囲で階調数が保持され、また、全階調範囲でホワイトバランスが維持される。また、duty比制御により画面の輝度変化は10倍近く変化させることができる。また、変化はduty比に線形の関係になるから制御も容易である。また、R、G、Bを同一比率で変化させることできる。したがって、どのduty比においてもホワイトバランスは維持される。 In the driving method of the present invention, the number of gradations is maintained over the entire gradation range, and white balance is maintained over the entire gradation range. Further, the luminance change of the screen can be changed nearly 10 times by the duty ratio control. Further, since the change has a linear relationship with the duty ratio, the control is easy. Further, R, G, and B can be changed at the same ratio. Therefore, the white balance is maintained at any duty ratio.
点灯率とduty比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。 The relationship between the lighting rate and the duty ratio is preferably set according to the content of the image data, the image display state, and the external environment. Further, it is preferable that the user can set or adjust freely.
以上の切り換え動作は、携帯電話、モニターなどの電源をオンしたときに、表示画面を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。表示輝度を低下させるため、duty比を小さくし、または基準電流を小さくする。もしくは、duty比をまたは基準電流のいずれか一方を小さくする。基準電流またはduty比を小さくすることによりEL表示パネルの消費電力を低下させることができる。 The above switching operation displays the display screen very brightly when the power of a mobile phone, a monitor, etc. is turned on. After a certain period of time, the display brightness is reduced to save power. Use. In order to reduce the display luminance, the duty ratio is reduced or the reference current is reduced. Alternatively, either the duty ratio or the reference current is reduced. The power consumption of the EL display panel can be reduced by reducing the reference current or the duty ratio.
以上の制御はユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。つまり、屋外では、図118のaのカーブを選択する。しかし、高い輝度で表示し続けるとEL素子は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。たとえば、通常では、cのカーブを選択する。さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。 The above control can also be used as a function for setting the brightness desired by the user. For example, when outdoors, the screen is very bright. This is because the surroundings are bright outdoors and the screen cannot be seen at all. That is, outdoors, the curve a in FIG. 118 is selected. However, if display is continued with high luminance, the EL element deteriorates rapidly. For this reason, when it is very bright, it is configured to return to normal luminance in a short time. For example, normally, the curve of c is selected. Further, in the case of displaying with high brightness, the display brightness can be increased by the user pressing the button.
したがって、ユーザーがボタンで切り換えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り換えできるように構成しておくことが好ましい。また、表示輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことが好ましい。また、外部のマイコンなどにより、duty比カーブ、傾きなどを書き換えるように構成することが好ましい。また、メモリされた複数のduty比カーブから1つを選択できるように構成することが好ましい。 Therefore, it is preferable that the user can be switched by a button, can be automatically changed in a setting mode, or can be automatically switched by detecting the brightness of external light. Further, it is preferable that the display brightness is set to 50%, 60%, and 80% and can be set by the user. Further, it is preferable that the duty ratio curve, inclination, etc. are rewritten by an external microcomputer or the like. Further, it is preferable that one can be selected from a plurality of stored duty ratio curves.
なお、duty比カーブなどの選択は、APLレベル、最大輝度(MAX)、最小輝度(MIN)、輝度の分布状態(SGM)の1つあるいは複数を加味して行うことが好ましいことは言うまでもない。 Needless to say, the selection of the duty ratio curve or the like is preferably performed in consideration of one or more of the APL level, maximum luminance (MAX), minimum luminance (MIN), and luminance distribution state (SGM).
以上のように、たとえば、aは屋外用のカーブである。cは屋内用のカーブである。bは屋内と屋外との中間状態用のカーブである。カーブa、b、cとの切り換えは、ユーザーがスイッチを操作することにより切り換えるようにする。また、外光の明るさをホトセンサで検出し、自動的に切り換えるようにしてもよい。なお、ガンマカーブを切り換えるとしたが、これに限定するものではない。計算によりガンマカーブを発生させてもよいことは言うまでもない。 As described above, for example, a is an outdoor curve. c is an indoor curve. b is a curve for an intermediate state between indoor and outdoor. Switching between the curves a, b, and c is performed by the user operating the switch. Alternatively, the brightness of outside light may be detected by a photosensor and automatically switched. Although the gamma curve is switched, the present invention is not limited to this. It goes without saying that a gamma curve may be generated by calculation.
図118のduty比は直線であったが、これに限定するものではない。図119に図示するように、一点折れカーブとしてもよい。つまり、点灯率に応じてduty比の傾きを変化させる。もちろん、duty比カーブは曲線としてもよいし、多点折れカーブとしてもよい。また、外光あるいは画像の種類によりリアルタイムでduty比カーブを変化させてもよい。以上の事項は、基準電流の変化制御においても同様である。 The duty ratio in FIG. 118 is a straight line, but is not limited to this. As shown in FIG. 119, a single-point bending curve may be used. That is, the slope of the duty ratio is changed according to the lighting rate. Of course, the duty ratio curve may be a curved line or a multipoint broken curve. Further, the duty ratio curve may be changed in real time depending on the external light or the type of image. The above matters are the same in the reference current change control.
表示パネルの消費電力低減が必要な場合は、図119のcカーブを選択する。消費電力が低減する効果が発揮される。表示輝度は低下するが、階調数などの画像表示の低下はない。高い表示輝度が必要な場合は、図119のaカーブを選択する。画像の表示が明るくなり、また、フリッカの発生が少なくなる。消費電力は増大するが、階調数などの画像表示の低下はない。 When it is necessary to reduce the power consumption of the display panel, the c curve in FIG. 119 is selected. The effect of reducing power consumption is exhibited. Although the display brightness decreases, there is no decrease in image display such as the number of gradations. When high display luminance is required, the a curve in FIG. 119 is selected. The image display becomes brighter and the occurrence of flicker is reduced. Although power consumption increases, there is no decrease in image display such as the number of gradations.
本発明の他の実施例において、duty比の変化は、点灯率が1/10以上の範囲で実施する(図120を参照のこと)。点灯率が1に近い画像の発生は少なく、図118のように点灯率が100まで、duty比が変化するように駆動すると、画像表示が暗く感じられるからである。さらに好ましくは、duty比の変化は点灯率が8/10以上の範囲で実施する。 In another embodiment of the present invention, the duty ratio is changed in a range where the lighting rate is 1/10 or more (see FIG. 120). This is because an image with a lighting rate close to 1 is rarely generated, and when the lighting rate is changed to 100 and the duty ratio is changed as shown in FIG. 118, the image display is felt dark. More preferably, the duty ratio is changed in the range where the lighting rate is 8/10 or more.
自然画では、点灯率が20%から40%の画像が多い。したがって、この範囲ではduty比が大きい方が好ましい。一方で点灯率が高い(60%以上)では消費電力が大きくEL表示パネルが発熱し劣化する傾向になる。したがって、点灯率が20%から40%の範囲あるいは近傍ではduty比1/1あるいはその近傍とし、点灯率が60%あるいはその近傍以上では、duty比を1/1よりも小さくするように制御することが好ましい。 Many natural images have a lighting rate of 20% to 40%. Therefore, it is preferable that the duty ratio is large in this range. On the other hand, when the lighting rate is high (60% or more), the power consumption is large and the EL display panel tends to generate heat and deteriorate. Therefore, the duty ratio is controlled to be 1/1 or in the vicinity when the lighting rate is in the range of 20% to 40% or in the vicinity thereof, and the duty ratio is controlled to be smaller than 1/1 when the lighting rate is 60% or in the vicinity thereof. It is preferable.
図120では点灯率が0.9以下ではduty比を1/1から1/5まで変化させている。したがって、5倍のダイナミックレンジが実現されていることになる。図120において、点灯率が0.9以上ではduty比が1/5である。したがって、表示輝度は最大値輝度の1/5になっている。点灯率100%は白ラスター表示である。つまり、白ラスター表示では表示輝度が最大輝度の1/5に低下している。 In FIG. 120, when the lighting rate is 0.9 or less, the duty ratio is changed from 1/1 to 1/5. Therefore, a dynamic range of 5 times is realized. In FIG. 120, when the lighting rate is 0.9 or more, the duty ratio is 1/5. Therefore, the display luminance is 1/5 of the maximum luminance. A lighting rate of 100% is a white raster display. That is, in white raster display, the display brightness is reduced to 1/5 of the maximum brightness.
点灯率が10%以下では、duty比は1/1である。画面の1/10が表示領域(白ウインドウなどの場合)である。もちろん、自然画では、暗い部分が多い画像である。duty比が1/1では、非点灯領域62がないため、EL素子の発光輝度がそのまま画素の表示輝度となる。
When the lighting rate is 10% or less, the duty ratio is 1/1. 1/10 of the screen is a display area (in the case of a white window or the like). Of course, natural images are images with many dark areas. When the duty ratio is 1/1, since there is no
点灯率10%とはイメージ的には画像表示はほとんどが黒表示であり、一部に画像が表示されている状態である。たとえば、点灯率が10%以下の画像表示とは、真っ暗な夜空に月がでている画像である(説明のための参考イメージ画像例である。白ウインドウでは、1/10白ウインドウ表示である)。この画像でduty比を1/1にするということは、月の部分は、白ラスターの輝度(図120で点灯率100%での輝度)の5倍の輝度で表示されることになる。したがって、ダイナミックレンジの広い画像表示を実現できる。画像表示されているのは1/10の領域であるから、1/10の領域の輝度を5倍にしたとしても消費電力の増加はわずかである。 The lighting rate of 10% is a state where most of the image display is black display and an image is displayed in part. For example, an image display with a lighting rate of 10% or less is an image in which the moon appears in a dark night sky (this is a reference image example for explanation. In a white window, a 1/10 white window is displayed. ). Setting the duty ratio to 1/1 in this image means that the moon portion is displayed with a luminance that is five times the luminance of the white raster (the luminance at the lighting rate of 100% in FIG. 120). Therefore, an image display with a wide dynamic range can be realized. Since the image is displayed in the 1/10 area, even if the brightness of the 1/10 area is increased 5 times, the increase in power consumption is slight.
以上のように、本発明では点灯率が低い画像では、duty比を1/1あるいは比較的大きくしている。duty比1/1では発光している画素は常時電流が流れている。したがって、1つの画素からみれば消費電流が大きい。しかし、EL表示パネルにおいて、発光している画素が少ないため、EL表示パネル全体からみれば、消費電力の増加はほとんどない。EL表示パネルでは黒部分は完全黒(非発光)である。したがって、duty比1/1で最高輝度が表示できればダイナミックレンジを拡大でき、メリハリのある良好な画像表示を実現できる。 As described above, in the present invention, the duty ratio is 1/1 or relatively large for an image with a low lighting rate. At a duty ratio of 1/1, a current always flows through a pixel that emits light. Therefore, the current consumption is large when viewed from one pixel. However, since there are few pixels emitting light in the EL display panel, there is almost no increase in power consumption when viewed from the entire EL display panel. In the EL display panel, the black portion is completely black (non-light emitting). Therefore, if the maximum luminance can be displayed with a duty ratio of 1/1, the dynamic range can be expanded, and a good and clear image display can be realized.
一方、本発明では点灯率が高い画像では、duty比を1/5など比較的小さくしている。また、点灯率に応じて、duty比が小さくなるように制御を行う。duty比が小さい時は発光している画素は間欠電流が流れている。したがって、1つの画素の消費電流は小さい。EL表示パネルにおいて、発光している画素は多いが、1画素あたりの消費電流が少ないため、EL表示パネル全体からみれば、消費電力の増加は少ない。 On the other hand, in the present invention, in an image with a high lighting rate, the duty ratio is relatively small, such as 1/5. Further, control is performed so that the duty ratio becomes small in accordance with the lighting rate. When the duty ratio is small, intermittent current flows through the light-emitting pixels. Therefore, the current consumption of one pixel is small. In an EL display panel, many pixels emit light, but since current consumption per pixel is small, an increase in power consumption is small when viewed from the entire EL display panel.
以上のように点灯率に対してduty比を制御する本発明の駆動方法はEL表示パネルなどの自己発光表示パネルに最適な駆動方法である。duty比が小さくなれば画像輝度は小さくなるが、画面全体として発生光束が多いため、暗くなったという印象は感じられない。 As described above, the driving method of the present invention for controlling the duty ratio with respect to the lighting rate is an optimal driving method for a self-luminous display panel such as an EL display panel. If the duty ratio decreases, the image brightness decreases. However, since the generated light flux is large on the entire screen, the impression that it has become dark cannot be felt.
以上のように、duty比制御と、基準電流比制御の一方または両方を実施することにより、画像のコントラスト比を拡大でき、ダイナミックレンジを拡大され、低消費電力化を実現できる。 As described above, by performing one or both of duty ratio control and reference current ratio control, the contrast ratio of the image can be expanded, the dynamic range can be expanded, and low power consumption can be realized.
以上の制御は点灯率を用いて行う。点灯率は先にも説明したが、通常の駆動(duty比1/1)では、アノードまたはカソードに流れ込む(流れ出す)電流の大きさである。点灯率が増加すると比例してアノードまたはカソード端子の電流は増加する。前記電流は基準電流の大きさに比例して増減し、また、duty比に比例して増減する。なお、本発明はduty比、基準電流は点灯率により、変化させることに特徴ある。つまり、duty比、基準電流は固定ではない。画像の表示状態に応じて少なくとも複数の状態に変化させる。
The above control is performed using the lighting rate. As described above, the lighting rate is the magnitude of the current that flows into (flows out) the anode or cathode in normal driving (
点灯率が0に近い画像は、ほとんどの画素が低階調表示である。ヒストグラムで表現すれば、ヒストグラムの低階調領域に大多数のデータが分布している。この画像表示では、画像が黒つぶれ状態でありメリハリ感がない。そのため、ガンマカーブを制御して黒表示部のダイナミックレンジを広くする。 In an image with a lighting rate close to 0, most pixels are in low gradation display. In terms of a histogram, the majority of data is distributed in the low gradation area of the histogram. In this image display, the image is blacked out and there is no sharpness. Therefore, the dynamic range of the black display part is widened by controlling the gamma curve.
以上の実施例では、点灯率が0では、duty比を1/1にするとしたが、本発明はこれに限定するものではない。duty比を1より小さい値となるようにしてもよいことは言うまでもない。duty比のカーブは曲線となるようにしてもよい。なお、曲線とは、サインカーブ状、円弧状、三角形状などが例示される。 In the above embodiment, when the lighting rate is 0, the duty ratio is set to 1/1, but the present invention is not limited to this. Needless to say, the duty ratio may be smaller than 1. The duty ratio curve may be a curve. Examples of the curve include a sine curve shape, an arc shape, and a triangular shape.
duty比に最大値を設ける場合は、少なくとも点灯率20%以上50%以下の範囲でいずれかの位置で最大値となるようにすることが好ましい。この範囲は、画像表示でよく出現する。したがって、duty比を1/1など、他の点灯率の範囲よりも大きくすることにより、画像が高輝度表示しているように認識されるからである。たとえば、点灯率35%でduty比を1/1とし、点灯率20%、60%ではduty比を1/2とする制御方式が例示される。 When a maximum value is provided for the duty ratio, it is preferable that the maximum value is set at any position within a range of at least a lighting rate of 20% to 50%. This range often appears in image display. Therefore, by making the duty ratio larger than other lighting rate ranges such as 1/1, it is recognized that the image is displayed with high brightness. For example, a control method in which the duty ratio is 1/1 at a lighting rate of 35%, and the duty ratio is 1/2 at a lighting rate of 20% and 60% is exemplified.
点灯率に応じて階段状に制御してもよい。階段状とは、たとえば、点灯率0%以上20%以下の場合は、duty比を1/1とし、点灯率20%より大きく60%以下の場合は、duty比を1/2とし、点灯率60%より大きく100%以下の場合は、duty比を1/4とする制御方法を言う。 You may control in step shape according to a lighting rate. For example, when the lighting rate is 0% to 20%, the duty ratio is 1/1, and when the lighting rate is greater than 20% and 60% or less, the duty ratio is 1/2 and the lighting rate is When it is greater than 60% and less than or equal to 100%, it refers to a control method in which the duty ratio is ¼.
図117に図示するように、赤(R)、緑(G)、青(B)の画素で、duty比カーブを変化させてもよい。図117では、青(B)のduty比の変化の傾きを最も大きくし、緑(G)のduty比の変化の傾きを次に大きくし、赤(R)のduty比の変化の傾きを最も小さくしている。以上のように駆動すれば、RGBのホワイトバランス調整を最適にすることができる。もちろん、1色を一定(点灯率が変化しても変化させない)とし、他の2色を点灯率に応じて変化するように制御してもよい。 As shown in FIG. 117, the duty ratio curve may be changed for red (R), green (G), and blue (B) pixels. In FIG. 117, the slope of the change in the duty ratio of blue (B) is the largest, the slope of the change in the duty ratio of green (G) is the next largest, and the slope of the change in the duty ratio of red (R) is the largest. It is small. If driven as described above, RGB white balance adjustment can be optimized. Of course, one color may be constant (not changed even when the lighting rate changes), and the other two colors may be controlled to change according to the lighting rate.
点灯率とduty比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。また、ホトセンサあるいは温度センサから出力により自動で、duty比、基準電流比などを調整できるように構成することが好ましい。たとえば、周囲温度(パネル温度)が高い場合は、duty比を低下(1/4など)させることにより、パネルに流れ込む消費電流を抑制することができ、パネルの自己発熱が低下し、結果としてパネル温度を低下させることができる。したがって、パネルが熱劣化することを防止できる。 The relationship between the lighting rate and the duty ratio is preferably set according to the content of the image data, the image display state, and the external environment. Further, it is preferable that the user can set or adjust freely. Further, it is preferable that the duty ratio, the reference current ratio, etc. can be automatically adjusted by the output from the photo sensor or the temperature sensor. For example, when the ambient temperature (panel temperature) is high, by reducing the duty ratio (1/4, etc.), current consumption flowing into the panel can be suppressed, and the panel's self-heating is reduced. The temperature can be lowered. Therefore, it is possible to prevent the panel from being thermally deteriorated.
温度変化は温度変化を積分し、その積分値が所定値を超えた時、duty比制御などの電流抑制手段を動作させるように制御してもよい。なお、積分時には、パネルからの放熱によるパネル温度の低下を考慮することが好ましい。したがって、単純に積分値で制御するのではなく、放熱量分を減算して制御する。放熱量は実験などにより容易に導出できる。 The temperature change may be controlled so that the temperature change is integrated, and when the integrated value exceeds a predetermined value, current suppression means such as duty ratio control is operated. At the time of integration, it is preferable to consider a decrease in panel temperature due to heat radiation from the panel. Therefore, it is not controlled simply by the integral value, but is controlled by subtracting the amount of heat release. The amount of heat release can be easily derived through experiments.
以上のことから、映像データの総和を求め、総和を積分し、また、積分値から放熱量を減算することにより、パネル温度を推定あるいは予測することができる。予測の結果、パネル温度が規定以上の上昇する場合あるいは可能性があるとき、duty比制御、基準電流比制御などを実施して、パネルの消費電力を抑制する。また、抑制によりパネルが規定温度以下に低下したと予測される時は、通常のduty比制御、基準電流比制御などを実施する。 From the above, the panel temperature can be estimated or predicted by obtaining the sum of the video data, integrating the sum, and subtracting the heat release from the integrated value. As a result of the prediction, when the panel temperature rises or exceeds a specified value, duty ratio control, reference current ratio control, etc. are performed to suppress panel power consumption. Further, when it is predicted that the panel has fallen below the specified temperature due to the suppression, normal duty ratio control, reference current ratio control, and the like are performed.
早いスピードで明るい画面と暗い画面とは交互に繰り返す時、変化に応じてduty比、基準電流などを変化させるとのフリッカが発生する。したがって、あるduty比から他のduty比などに変化する時は、ヒステリシス(時間遅延)を設けて変化させることが好ましい。たとえば、ヒステリシス期間を1secとすると、1sec期間内に、画面輝度が明るい暗いが複数回繰り返しても、以前のduty比が維持される。つまり、duty比は変化しない。以上の事項は、基準電流比制御などにも適用できることは言うまでもない。なお、変化は、R、G、Bで異ならせても良い。 When a bright screen and a dark screen are alternately repeated at a high speed, flicker occurs when the duty ratio, the reference current, and the like are changed according to the change. Therefore, when changing from a certain duty ratio to another duty ratio, it is preferable to provide a hysteresis (time delay). For example, if the hysteresis period is 1 sec, the previous duty ratio is maintained even if the screen brightness is bright and dark but is repeated a plurality of times within the 1 sec period. That is, the duty ratio does not change. Needless to say, the above items can also be applied to the reference current ratio control. The change may be made different between R, G, and B.
このヒステリシス(時間遅延)時間をWait時間と呼ぶ。また、変化前のduty比を変化前duty比と呼び、変化後のduty比を変化後duty比と呼ぶ。なお、ヒステリシス(時間遅延)と呼ぶが、ヒステリシスには、変化をゆっくりと行う意味も含まれる。たとえば、duty比1/1から1/2に変化させる時、2秒の時間をかけてゆっくりと変化させる例が例示される(ほとんど、制御はこの方式である)。 This hysteresis (time delay) time is called Wait time. Also, the duty ratio before the change is called the pre-change duty ratio, and the duty ratio after the change is called the post-change duty ratio. In addition, although called hysteresis (time delay), the meaning of performing a change slowly is also included in hysteresis. For example, when the duty ratio is changed from 1/1 to 1/2, an example in which the duty ratio is changed slowly over a time of 2 seconds is exemplified (almost, control is this method).
変化前duty比が小さい状態から、他のduty比に変化する時は、変化によるフリッカの発生が起こりやすい。変化前duty比が小さい状態は、画面のデータ和が小さい状態あるいは画面に黒表示部が多い状態である。 When the duty ratio before change is small and changes to another duty ratio, flicker is likely to occur due to the change. The state where the duty ratio before change is small is a state where the data sum of the screen is small or a state where there are many black display portions on the screen.
特に中間調あるいは点灯率が中央値付近では変化はゆっくりと行う。画面が中間調の表示で視感度が高いためと思われる。また、duty比が小さい領域では、変化duty比との差が大きくなる傾向がある。もちろん、duty比の差が大きくなる時は、OEVを用いて制御する。しかし、OEV制御にも限界がある。以上のことから、変化前duty比が小さい時は、wait時間を長くする必要がある。 In particular, when the halftone or lighting rate is around the median, the change is slow. This is probably because the screen is halftone and the visibility is high. Further, in a region where the duty ratio is small, the difference from the change duty ratio tends to increase. Of course, when the difference in duty ratio increases, control is performed using OEV. However, OEV control also has a limit. From the above, when the duty ratio before change is small, it is necessary to lengthen the wait time.
以上のように、本発明のduty比制御はduty比に応じてWait時間を変化させる。duty比が小さい時はWait時間を長くし、duty比が大きい時はWait時間を短くする。つまり、少なくともduty比を可変する駆動方法にあって、第1の変化前のduty比が第2の変化前のduty比よりも小さく、第1の変化前duty比のWait時間が、第2の変化前duty比のWait時間よりも長く設定することを特徴とするものである。 As described above, the duty ratio control of the present invention changes the wait time in accordance with the duty ratio. When the duty ratio is small, the wait time is lengthened, and when the duty ratio is large, the wait time is shortened. That is, in the driving method that varies at least the duty ratio, the duty ratio before the first change is smaller than the duty ratio before the second change, and the wait time of the first before-change duty ratio is the second The duty ratio is set to be longer than the wait time of the duty ratio before change.
以上の実施例では、変化前duty比を基準にしてWait時間を制御あるいは規定するとした。しかし、変化前duty比と変化後duty比との差はわずかである。したがって、前述の実施例において変化前duty比を変化後duty比と読み替えても良い。 In the above embodiment, the wait time is controlled or defined based on the duty ratio before change. However, the difference between the pre-change duty ratio and the post-change duty ratio is slight. Therefore, in the above-described embodiment, the duty ratio before change may be read as the duty ratio after change.
以上の実施例において、変化前duty比と変化後duty比を基準にして説明した。変化前duty比と変化後duty比との差が大きい時はWait時間を長くとる必要があることはいうまでもない。また、duty比の差が大きい時は、中間状態のduty比を経由して変化後duty比に変化させることが良好であることは言うまでもない。 In the above embodiment, the pre-change duty ratio and the post-change duty ratio have been described. Needless to say, when the difference between the pre-change duty ratio and the post-change duty ratio is large, it is necessary to increase the wait time. Needless to say, when the duty ratio difference is large, it is preferable to change the duty ratio to the post-change duty ratio via the intermediate duty ratio.
本発明のduty比制御方法は、変化前duty比と変化後duty比との差が大きい時はWait時間を長くとる駆動方法である。つまり、duty比の差に応じてWait時間を変化させる駆動方法である。また、duty比の差が大きい時にWait時間を長くとる駆動方法である。なお、先にも説明したようにWait時間あるいはヒステリシスとは、ゆっくりと変化させる意味である。もちろん、広義には、変化を開始するのを遅延させるという意味もあることは言うまでもない。 The duty ratio control method of the present invention is a driving method that takes a longer wait time when the difference between the pre-change duty ratio and the post-change duty ratio is large. That is, this is a driving method in which the wait time is changed according to the difference in duty ratio. Further, this is a driving method in which the wait time is lengthened when the difference in duty ratio is large. As described above, the wait time or hysteresis means to change slowly. Of course, in a broad sense, it goes without saying that it also means delaying the start of change.
本発明のduty比の方法は、duty比の差が大きい時は、中間状態のduty比を経由して変化後duty比に変化させることを特徴とする駆動方法である。 The duty ratio method according to the present invention is a driving method characterized in that when the duty ratio difference is large, the duty ratio is changed to the post-change duty ratio via the intermediate duty ratio.
以上の実施例では、duty比に対するWait時間を、R(赤)G(緑)B(青)で異ならせるとして説明した。しかし、本発明は、R、G、BでWait時間を変化させてもよいことは言うまでもない。RGBで視感度が異なるからである。視感度にあわせてWait時間を設定することにより、より良好な画像表示を実現できる。 In the above embodiment, the Wait time with respect to the duty ratio has been described as different for R (red), G (green), and B (blue). However, needless to say, the present invention may change the wait time by R, G, and B. This is because the visibility is different between RGB. By setting the wait time according to the visibility, a better image display can be realized.
以上の実施例は、duty比制御に関する実施例であった。基準電流比制御についてもWait時間を設定することが好ましい。 The above embodiment is an embodiment related to duty ratio control. It is preferable to set the wait time for the reference current ratio control.
以上のように、本発明の駆動方法では、duty比、基準電流は急激に変化させない。急激に変化させると変化状態がフリッカとして認識されてしまうからである。通常、0.2秒以上10秒以下の遅延時間で変化させる。以上の事項は、後に説明するアノード電圧の変化制御、プリチャージ電圧の変化制御、周囲温度による変化制御(パネル温度により、duty比、基準電流を変化させる)などにも適用できることは言うまでもない。 As described above, in the driving method of the present invention, the duty ratio and the reference current are not changed rapidly. This is because the change state is recognized as flicker if it is suddenly changed. Usually, it is changed with a delay time of 0.2 seconds or more and 10 seconds or less. Needless to say, the above items can also be applied to anode voltage change control, precharge voltage change control, change control based on ambient temperature (to change the duty ratio and reference current depending on the panel temperature), and the like.
基準電流が小さい時は表示画面64が暗く、基準電流が大きい時は表示画面64が明るい。つまり、基準電流倍率が小さい時は、中間調表示状態と言い換えることができる。基準電流倍率が高いときは、高輝度の画像表示状態である。したがって、基準電流倍率が低い時は、変化に対する視感度が高いため、Wait時間を長くする必要がある。一方、基準電流倍率が高いときは、変化に対する視感度が低いため、Wait時間が短くても良い。
When the reference current is small, the
以上のような、duty比制御は、1フレームあるいは1フィールドで完結する必要はない。数フィールド(数フレーム)の期間でduty比制御を行っても良い。この場合のduty比は数フィールド(数フレーム)の平均値をduty比とする。なお、数フィールド(数フレーム)でduty比制御を行う場合であっても、数フィールド(数フレーム)期間は、6フィールド(6フレーム)以下にすることが好ましい。これ以上であるとフリッカが発生する場合があるからである。また、数フィールド(数フレーム)とは整数ではなく、2.5フレーム(2.5フィールド)などでもよい。つまり、フィールド(フレーム)単位には限定されない。 The duty ratio control as described above need not be completed in one frame or one field. The duty ratio control may be performed in a period of several fields (several frames). In this case, the duty ratio is an average value of several fields (several frames) as the duty ratio. Even when the duty ratio control is performed in several fields (several frames), the number field (several frames) period is preferably 6 fields (six frames) or less. This is because flicker may occur when the value exceeds this value. Also, the number field (several frames) is not an integer, and may be 2.5 frames (2.5 fields). That is, it is not limited to a field (frame) unit.
以上の事項は、電流駆動方式だけでなく、電圧駆動方式にも適用できる。また、一般的な自己発光表示装置に適用できることは言うまでもない。 The above items can be applied not only to the current driving method but also to the voltage driving method. Needless to say, the present invention can be applied to a general self-luminous display device.
動画と静止画とでは、duty比パターンを変化させる。duty比パターンを急激に変化させると画像変化が認識されてしまうことがある。また、フリッカが発生する場合がある。この課題は動画のduty比と静止画のduty比との差異によって発生する。動画では非表示領域62を一括して挿入するduty比パターンを用いる。静止画では非表示領域62を分散して挿入するduty比パターンを用いる。非表示領域62の面積/画面面積64の比率がduty比となる。しかし、同一duty比であっても、非表示領域62の分散状態で人間の視感度は異なる。これは人間の動画応答性に依存するためと考えられる。
The duty ratio pattern is changed between the moving image and the still image. When the duty ratio pattern is suddenly changed, an image change may be recognized. Also, flicker may occur. This problem occurs due to the difference between the duty ratio of the moving image and the duty ratio of the still image. In the moving image, a duty ratio pattern in which the
中間動画は、非表示領域62の分散状態が、動画の分散状態と静止画の分散状態との中間の分散状態である。なお、中間動画は複数の状態を準備し、変化前の動画状態あるいは静止画状態に対応させて複数の中間動画から選択してもよい。複数の中間動画状態とは、非表示領域の分散状態が動画表示に近く、たとえば、非表示領域62が3分割された構成が一例として例示される。また、逆に非表示領域が静止画のように多数に分散された状態が例示される。
In the intermediate moving image, the
静止画でも明るい画像もあれば暗い画像もある。動画も同様である。したがって、変化前の状態に応じてどの中間動画の状態に移行するかを決定すればよい。また、場合によっては、中間動画を経由せずに動画から静止画に移行してもよい。中間動画を経由せずに静止画から動画に移行してもよい。たとえば、表示画面64が低輝度の画像は動画表示と静止画表示とが直接移動しても違和感はない。また、複数の中間動画表示を経由して表示状態を移行させてもよい。たとえば、動画表示のduty比状態から、中間動画表示1のduty比状態に移行し、さらに中間動画表示2のduty比状態に移行してから静止画表示のduty比状態に移行させてもよい。
Some still images are bright and some are dark. The same applies to videos. Therefore, it is only necessary to determine which intermediate moving image state is to be changed according to the state before the change. In some cases, a moving image may be transferred to a still image without going through an intermediate moving image. You may transfer from a still image to a moving image without going through an intermediate moving image. For example, an image with a low
動画表示から静止画表示に移動する時に、中間動画状態を経由させる。また、静止画表示から中間動画表示を経由して動画表示に移行させる。各状態の移行時間はWait時間をおくことが好ましい。また、静止画から動画あるいは中間動画に移行する時は、非表示領域62の変化がゆっくりとなるようにする。
When moving from the movie display to the still image display, the intermediate movie state is passed. Also, the display is shifted from the still image display to the moving image display via the intermediate moving image display. It is preferable to set a wait time for the transition time of each state. Further, when shifting from a still image to a moving image or an intermediate moving image, the
FRC(フレームレートコントロール)と動画表示とは関係する。FRCで用いるフレーム数(たとえば、4FRCでは、4フレームを用いて、2ビット分の階調表示(階調数を4倍)にする。16FRCでは、16フレームを用いて、4ビット分の階調表示(階調数を16倍)にする。しかし、nFRC(nは2以上の整数)のn(フレーム数)が増加すると、静止画では問題がないが、動画では、動画性能が低下する。したがって、動画表示では、nFRCのnは小さい方が望ましい。また、動画表示では、一定以上の階調数は必要でない。ほとんどの場合が、256階調以下で十分である。一方、静止画では、多くの階調数が必要である。 FRC (frame rate control) and moving image display are related. The number of frames used in FRC (for example, in 4FRC, 4 frames are used to make gradation display for 2 bits (4 times the number of gradations). In 16FRC, 16 frames are used for gradation of 4 bits. However, if nFRC (n is an integer of 2 or more) n (number of frames) increases, there is no problem with still images, but moving image performance deteriorates with moving images. Therefore, it is desirable that n of the NFRC is smaller in moving image display, and more than a certain number of gradations is not necessary in moving image display, and in most cases, 256 gradations or less is sufficient, whereas in still images, A large number of gradations are necessary.
たとえば、第1フレームと次の第2フレーム間で、同一位置の画素データの差分を求め、差分の値が一定以上ある場合に動画画素と判定する。1パネルの画素数が10万画素とすれば、前記差分演算により動画画素と判定された画素の割合が2.5万画素であれば、動画画素の割合は25%である。 For example, a difference between pixel data at the same position between the first frame and the next second frame is obtained, and if the difference value is greater than or equal to a certain value, it is determined as a moving image pixel. If the number of pixels in one panel is 100,000 pixels, the ratio of moving picture pixels is 25% if the ratio of pixels determined to be moving picture pixels by the difference calculation is 25,000 pixels.
動画画素の割合が0%〜25%以下で、完全静止画あるいはそれに近いと判断し、16FRC(n=16)としている。また、動画画素の割合が25%〜50%以下で、動画に近い中間画像と判断し、12FRC(n=12)としている。また、動画画素の割合が50%〜75%以下で、静止画に近い中間画像と判断し、8FRC(n=8)としている。動画画素の割合が75%以上で、完全動画あるいはそれに近いと判断し、1FRC(n=1つまりFRC制御しない)としている。 The ratio of moving picture pixels is 0% to 25% or less, and it is determined that the picture is a complete still picture or close to it, and 16FRC (n = 16) is set. Further, it is determined that the moving image pixel ratio is 25% to 50% or less and is an intermediate image close to a moving image, and is set to 12 FRC (n = 12). Further, the ratio of moving picture pixels is 50% to 75% or less, and it is determined as an intermediate image close to a still image, and is set to 8FRC (n = 8). The ratio of moving picture pixels is 75% or more, and it is determined that it is a complete moving picture or close to it.
以上のように、表示画像の内容にもとづいて、FRCを変化させることのより最適な画像表示を実現できる。FRCの変更はコントローラ回路(IC)722のより行う。 As described above, it is possible to realize a more optimal image display by changing the FRC based on the content of the display image. The FRC is changed by a controller circuit (IC) 722.
FRCの変更は、画像のシーンが急変する時に実施することが好ましい。画像シーンが急変する状態とは、画面がコマーシャルに変化したとき、チャンネルを切り換えた時、ドラマのシーンが変化したときなどが例示される。なお、シーンの急変時は、本発明のピーク電流抑制、duty比制御でも説明をしている。 It is preferable to change the FRC when the scene of the image changes suddenly. The state in which the image scene changes suddenly is exemplified when the screen changes to commercial, when the channel is switched, or when the drama scene changes. It should be noted that when a scene changes suddenly, the peak current suppression and duty ratio control of the present invention are also described.
したがって、動画画像の割合が変化した場合にリアルタイムでnFRCのFRC数を変化させると画面がフリッカ的な表示状態になる。したがって、シーンの急変時にFRC数を変化させることが好ましい。 Therefore, if the number of FRCs of nFRC is changed in real time when the ratio of the moving image is changed, the screen is in a flicker-like display state. Therefore, it is preferable to change the number of FRCs when a scene changes suddenly.
プリチャージ電圧の印加は点灯率あるいはduty比と連動させることが好ましい。プリチャージ電圧の印加は必要がない箇所には印加しないことが好ましい。白表示の輝度低下などが発生する場合があるからである。したがって、プリチャージ電圧の印加は限定されることが好ましい。 The application of the precharge voltage is preferably linked to the lighting rate or the duty ratio. It is preferable not to apply the precharge voltage to a place where it is not necessary. This is because a decrease in brightness of white display may occur. Therefore, it is preferable that application of the precharge voltage is limited.
プリチャージ駆動は、特に電流駆動方式において、白表示部の下にクロストークする現象を解消するために実施する。したがって、このクロストークが目立つのは、画面に黒表示部が多く、一部に白表示がある画像である。点灯率で示せば、点灯率が小さい領域でプリチャージが必要である。表示画面64全体が白表示であればクロストークが発生しても視覚的に認識されることはないからである。したがって、プリチャージ駆動は実施する必要がない。
The precharge drive is performed in order to eliminate the phenomenon of crosstalk under the white display portion, particularly in the current drive method. Therefore, this crosstalk is conspicuous in an image having a lot of black display portions on the screen and partly displaying white. In terms of the lighting rate, precharge is necessary in a region where the lighting rate is small. This is because if the
本発明は点灯率が高い(表示画面64において全体的に白表示部分が多い)時に、duty比を小さくする。つまり、duty比1/nのnを大きくする。点灯率が低い(表示画面64の全体的に黒表示部分が多い)時に、duty比を大きくする。つまり、duty比1/1に近づく。したがって、duty比と点灯率とは相関関係がある。映像データから点灯率(点灯率)を求め、点灯率からduty比制御を行うのであるから当然である。また、点灯率をプリチャージ制御とも関係がある。
The present invention reduces the duty ratio when the lighting rate is high (the
図126(a)に図示するように、duty比と点灯率(%)の関係があるとする。図126(b)はプリチャージのオンオフ状態を示している。図126(b)では、duty比が20%以下でプリチャージ駆動するように設定している。ただし、プリチャージ駆動するとしても、本発明のプリチャージ駆動には、allプリチャージモード、適応型プリチャージモード、0階調プリチャージモード、選択階調プリチャージモードがある。したがって、図126(b)ではプリチャージ駆動が実施されるように設定するというポイントであり、どのプリチャージが行われるかにより駆動状態は異なる。重要なのは、duty比あるいは点灯率により、プリチャージ駆動をするかしないかを変化させることである。 As shown in FIG. 126 (a), it is assumed that there is a relationship between the duty ratio and the lighting rate (%). FIG. 126 (b) shows the precharge on / off state. In FIG. 126 (b), precharge driving is set at a duty ratio of 20% or less. However, even if the precharge drive is used, the precharge drive of the present invention includes an all precharge mode, an adaptive precharge mode, a 0 grayscale precharge mode, and a selective grayscale precharge mode. Therefore, in FIG. 126 (b), the point is that the precharge drive is set to be performed, and the drive state differs depending on which precharge is performed. What is important is to change whether or not to perform precharge driving depending on the duty ratio or the lighting rate.
duty比あるいは点灯率(%)とガンマ制御も相関がある。図127はその説明図である。点灯率が高い画像では、全体的に輝度が高い画像が多い。そのため、画像が白っぽくなる。そのため、ガンマ定数の係数(通常、係数は2.2とされている)を大きくして、黒階調領域の面積を多くすることが好ましい。黒階調領域の面積を多くすることにより画像のメリハリ感がつく。 There is also a correlation between the duty ratio or lighting rate (%) and gamma control. FIG. 127 is an explanatory diagram thereof. In an image with a high lighting rate, there are many images with high overall brightness. Therefore, the image becomes whitish. Therefore, it is preferable to increase the coefficient of the gamma constant (usually the coefficient is 2.2) to increase the area of the black gradation region. By increasing the area of the black gradation area, the image is sharpened.
点灯率に対するduty比を図114であるとする。図114の制御では、表示画像の点灯率が100%に近いとduty比はほぼ1/4にする。階調は輝度と比例する。点灯率が高い画像では、画像の階調表示がつぶれて解像度のない画像になっていまうので、ガンマカーブを変化させる必要がある。つまり、ガンマカーブの乗数である係数を大きくし、ガンマカーブを急峻にする必要がある。 FIG. 114 shows the duty ratio with respect to the lighting rate. In the control of FIG. 114, when the lighting rate of the display image is close to 100%, the duty ratio is set to almost 1/4. The gradation is proportional to the luminance. In an image with a high lighting rate, the gradation display of the image is crushed and the image has no resolution, so it is necessary to change the gamma curve. That is, it is necessary to increase the coefficient, which is a multiplier of the gamma curve, to make the gamma curve steep.
以上のことから、本発明では、点灯率あるいはduty比に応じて、ガンマカーブの係数を変化させている。図127はその説明図である。 From the above, in the present invention, the coefficient of the gamma curve is changed according to the lighting rate or the duty ratio. FIG. 127 is an explanatory diagram thereof.
本発明は点灯率が高い(表示画面64の全体的に白表示部分が多い)時に、duty比を小さくする。つまり、duty比1/nのnを大きくする。点灯率が低い(表示画面64の全体的に黒表示部分が多い)時に、duty比を大きくする。つまり、duty比1/1に近づく。したがって、duty比と点灯率とは相関関係がある。映像データから点灯率(点灯率)を求め、点灯率からduty比制御を行うのであるから当然である。
The present invention reduces the duty ratio when the lighting rate is high (the
図127(a)に図示するように、duty比と点灯率(%)の関係があるとする。図127(b)のグラフは縦軸をガンマカーブの係数を示している。図127(b)では、duty比が70%以上でガンマカーブの係数が大きくなるように設定している。つまり、ガンマカーブが急峻になるように、高階調領域で階調表現が大きくなるようにしている。したがって、白つぶれ画像が改善される。 As shown in FIG. 127A, it is assumed that there is a relationship between the duty ratio and the lighting rate (%). In the graph of FIG. 127 (b), the vertical axis indicates the coefficient of the gamma curve. In FIG. 127B, the gamma curve coefficient is set to be large when the duty ratio is 70% or more. That is, the gradation expression is increased in the high gradation region so that the gamma curve becomes steep. Therefore, the whiteout image is improved.
duty比制御と電源容量には密接な関係がある。電源サイズは最大の電源容量が大きくなるにつれ、大きくなる。特に、表示装置がモバイルの場合、電源サイズが大きいと重大課題となる。また、ELは電流と輝度が比例の関係である。黒表示では電流が流れない。白ラスター表示では最大電流が流れる。したがって、画像による電流の変化が大きい。電流の変化が大きいと電源サイズも大きくなり、消費電力も増加する。 There is a close relationship between duty ratio control and power supply capacity. The power supply size increases as the maximum power supply capacity increases. In particular, when the display device is mobile, a large power source becomes a serious problem. EL has a proportional relationship between current and luminance. In black display, no current flows. The maximum current flows in the white raster display. Therefore, the change in current due to the image is large. When the change in current is large, the power supply size increases and the power consumption increases.
本発明では、点灯率が高いときに、duty比制御の1/nのnを大きくし、消費電流(消費電力)を低減させている。逆に点灯率が低い時は、duty比を1/1=1または1/1に近くし、最大輝度が表示されるようにしている。以下にこの制御方法について説明をする。 In the present invention, when the lighting rate is high, 1 / n of duty ratio control is increased to reduce current consumption (power consumption). Conversely, when the lighting rate is low, the duty ratio is set to 1/1 = 1 or close to 1/1 so that the maximum luminance is displayed. This control method will be described below.
まず、点灯率(点灯率)とduty比の関係を図114に図示する。なお、点灯率は、以前にも説明したようにパネルに流れる電流で換算されているものであるとする。なぜなら、EL表示パネルではBの発光効率が悪いため、海の表示などが表示されると、消費電力が一気に増加するからである。したがって、最大値は、電源容量の最大値である。また、データ和とは単純な映像データの加算値ではなく、映像データを消費電流に換算したものとしている。したがって、点灯率も最大電流に対する各画像の使用電流から求められたものである。 First, the relationship between the lighting rate (lighting rate) and the duty ratio is illustrated in FIG. It is assumed that the lighting rate is converted by the current flowing through the panel as described above. This is because, in the EL display panel, the light emission efficiency of B is poor, and thus when the display of the sea is displayed, the power consumption increases at a stretch. Therefore, the maximum value is the maximum value of the power supply capacity. The data sum is not a simple addition value of video data, but video data converted into current consumption. Therefore, the lighting rate is also obtained from the current used for each image with respect to the maximum current.
図114は点灯率0%の時に、duty比を1/1とし、点灯率100%の時に最低duty比を1/4とした例である。図115は、電力と点灯率との掛算をした結果である。図114で点灯率が0から100%まで、絶えずduty比1/1であれば、図115のaで示すカーブとなる。なお、図115において点灯率とは、duty比制御などを実施する前の値である。図115の縦軸は、電源容量に対する使用電力の比(電力比)である。つまり、カーブaでは、点灯率と消費電力は比例関係にある。したがって、点灯率0%で消費電力は0(電力比0)であり、点灯率100%では、消費電力100(電力比100%)となる。
FIG. 114 shows an example in which the duty ratio is 1/1 when the lighting rate is 0%, and the minimum duty ratio is 1/4 when the lighting rate is 100%. FIG. 115 shows the result of multiplying the power and the lighting rate. If the lighting rate is 0 to 100% in FIG. 114 and the duty ratio is constantly 1/1, a curve indicated by a in FIG. 115 is obtained. In FIG. 115, the lighting rate is a value before performing duty ratio control or the like. The vertical axis in FIG. 115 is the ratio of power used to the power supply capacity (power ratio). That is, in the curve a, the lighting rate and the power consumption are in a proportional relationship. Therefore, when the lighting rate is 0%, the power consumption is 0 (power ratio 0), and when the lighting rate is 100%, the power consumption is 100 (
図115のカーブbは、図114のduty比カーブで電力制限を実施した実施例である。点灯率100%の時のduty比は1/4であるから、カーブaに比較して、電力比は1/4の25%になる。カーブbは電力1/3よりも小さい範囲で動作している。したがって、図114のようにduty比制御を実施すると、電源容量は、従来(カーブa)に比較して1/3で十分であることになる。つまり、本発明では、電源サイズを従来に比較して小さくすることができる。
A curve b in FIG. 115 is an example in which power limitation is performed with the duty ratio curve in FIG. 114. Since the duty ratio is 1/4 when the lighting rate is 100%, the power ratio is 25% of 1/4 compared to the curve a. The curve b is operating in a range smaller than the
従来(カーブa)で点灯率が高い状態がつづくとパネルに流れる電流が大きく、発熱によるパネルの劣化が発生する。しかし、duty比制御を実施した本発明ではカーブbでわかるように、点灯率に関わらず、平均した電流がパネルに流れる。したがって、発熱の発生が少なくパネルの劣化も発生しない。 If the state of high lighting rate continues in the prior art (curve a), the current flowing through the panel is large, and the panel is deteriorated due to heat generation. However, in the present invention in which the duty ratio control is performed, an average current flows through the panel regardless of the lighting rate, as can be seen from the curve b. Therefore, there is little heat generation and the panel does not deteriorate.
duty比と点灯率との積(a=duty比×点灯率)は以下の条件に合致するように制御することが好ましい。 It is preferable to control the product of the duty ratio and the lighting rate (a = duty ratio × lighting rate) so as to meet the following conditions.
0.2≦ duty比×点灯率 ≦ 0.6 ただし、点灯率は、15%以上。 0.2 ≦ duty ratio × lighting rate ≦ 0.6 However, the lighting rate is 15% or more.
たとえば、duty比が1/2で、点灯率が50%であれば、duty比×点灯率=0.25で上記条件に合致する。点灯率は、100%と1.0として計算している。また、duty比が1/4で、点灯率が100%であれば、duty比×点灯率=0.25で上記条件に合致する。duty比が1/3で、点灯率が90%であれば、duty比×点灯率=0.30で上記条件に合致する。しかし、duty比が1/1で、点灯率が10%であれば、duty比×点灯率=0.10で上記条件に合致しない。なお、点灯率は、duty比制御などをピーク電流抑制処理がされない場合に表示パネルのアノードあるいはカソード端子に流れる電流より求めたものである。 For example, if the duty ratio is 1/2 and the lighting rate is 50%, the above condition is met with duty ratio × lighting rate = 0.25. The lighting rate is calculated as 100% and 1.0. Further, if the duty ratio is 1/4 and the lighting rate is 100%, the above condition is satisfied with duty ratio × lighting rate = 0.25. If the duty ratio is 1/3 and the lighting rate is 90%, the above condition is met with duty ratio × lighting rate = 0.30. However, if the duty ratio is 1/1 and the lighting rate is 10%, the above condition is not satisfied because duty ratio × lighting rate = 0.10. The lighting rate is obtained from the current flowing through the anode or cathode terminal of the display panel when the duty ratio control or the like is not performed in the peak current suppression process.
a=duty比×点灯率が、0.2より小さい場合は、画像表示輝度が低く、実用的でない。一方、aが0.6より大きい場合は、輝度変化が大きい画像が表示された場合、フリッカが発生しやすい。また、電源モジュールの電源容量が大きくなり実用的ではない。 When a = duty ratio × lighting rate is smaller than 0.2, the image display luminance is low, which is not practical. On the other hand, when a is larger than 0.6, flicker is likely to occur when an image with a large luminance change is displayed. Further, the power supply capacity of the power supply module becomes large and is not practical.
図114のduty比カーブにおいて、最低duty比を1/2にした実施例がカーブcである。また、最低duty比を1/3にして実施例がカーブdである。同様に最低duty比を1/8にして実施例がカーブeである。 In the duty ratio curve of FIG. 114, an example in which the lowest duty ratio is halved is a curve c. Further, the curve d is an example in which the minimum duty ratio is 1/3. Similarly, the example is curve e with a minimum duty ratio of 1/8.
図114はduty比カーブを直線にしたものあった。しかし、duty比カーブは、多種多様な直線あるいは曲線で発生させることができる。duty比カーブにより、図115のb、c、d、eに示すように点灯率に対する電力比が変化する。以上のようにduty比カーブあるいは基準電流比カーブは、マイコンなどのプログラミングあるいは外部制御により、可変できるように構成することが好ましい。 In FIG. 114, the duty ratio curve is a straight line. However, the duty ratio curve can be generated by a wide variety of straight lines or curves. The duty ratio curve changes the power ratio with respect to the lighting rate as indicated by b, c, d, and e in FIG. As described above, the duty ratio curve or the reference current ratio curve is preferably configured to be variable by programming such as a microcomputer or external control.
duty比制御カーブは、ユーザーが外部環境に応じてボタンで自由にduty比カーブを切り換えるようにする。明るい外部環境では、duty比の大きなカーブを選択し、外部環境が暗いときは、より電力を抑制するため、duty比の小さなカーブを選択するようにする。また、duty比制御カーブは自由に変更できるように構成しておくことが好ましい。 The duty ratio control curve allows the user to freely switch the duty ratio curve with a button according to the external environment. In a bright external environment, a curve with a large duty ratio is selected. When the external environment is dark, a curve with a small duty ratio is selected in order to suppress power more. Further, it is preferable that the duty ratio control curve is configured to be freely changed.
図116に図示するように、低点灯率領域(図116では点灯率20%以下)でduty比を低下させ(図116(a))、duty比の低下にあわせて、基準電流比を上昇させ(図116(b))てもよい。以上のようにduty比制御と基準電流比制御を同時に行うことにより、図116(c)で図示するように輝度の変化はなくなる。低点灯率では低階調領域でのプログラム電流の書き込み不足が顕著に目立つ。しかし、図116に実施するように低点灯率領域で基準電流を増加させることによりプログラム電流を基準電流に比例して増加させることができるので電流の書き込み不足がなくなる。かつ輝度も一定であるから良好な画像表示を実現できる。 As shown in FIG. 116, the duty ratio is decreased in the low lighting rate region (lighting rate of 20% or less in FIG. 116) (FIG. 116 (a)), and the reference current ratio is increased as the duty ratio decreases. (FIG. 116 (b)) may be used. As described above, by performing the duty ratio control and the reference current ratio control at the same time, the luminance does not change as illustrated in FIG. At a low lighting rate, insufficient writing of the program current in the low gradation region is conspicuous. However, since the program current can be increased in proportion to the reference current by increasing the reference current in the low lighting rate region as shown in FIG. 116, there is no shortage of current writing. Moreover, since the luminance is constant, a good image display can be realized.
図116において、点灯率が高い領域(図116では40%以上)では、duty比は低下させるが、基準電流比は1のまま一定とする。したがって、輝度はduty比の低下にともなって低下するから、パネルの消費電力を制御(基本的には少なく)することができる。なお、duty比の最大を1/1とする駆動方法では、非表示領域62は一括して挿入することが好ましい。
In FIG. 116, in the region where the lighting rate is high (40% or more in FIG. 116), the duty ratio is decreased, but the reference current ratio remains constant at 1. Therefore, since the luminance decreases as the duty ratio decreases, the power consumption of the panel can be controlled (basically reduced). In the driving method in which the maximum duty ratio is 1/1, it is preferable to insert the
基準電流比、duty比と点灯率との関係は以下に説明するように一定の関係を保つことが好ましい。フリッカの発生の増加またはパネルの自己発熱による劣化が加速されるからである。検討の結果によれば、点灯率が30%以下の領域では、duty比×基準電流比(A)が0.7以上1.4以下にすることが好ましい。さらに好ましくは0.8以上1.2以下にすることが好ましい。また、点灯率が80%以下の領域では、duty比×基準電流比(A)が0.1以上0.8以下になるように制御あるいは設定することが好ましい。また、さらに好ましくは0.2以上0.6以下なるように制御あるいは設定することが好ましい。 The relationship between the reference current ratio, the duty ratio, and the lighting rate is preferably kept constant as will be described below. This is because the increase in flicker generation or the panel deterioration due to self-heating is accelerated. According to the result of the study, it is preferable that the duty ratio × reference current ratio (A) is 0.7 or more and 1.4 or less in a region where the lighting rate is 30% or less. More preferably, it is 0.8 or more and 1.2 or less. In the region where the lighting rate is 80% or less, it is preferable to control or set the duty ratio × reference current ratio (A) to be 0.1 or more and 0.8 or less. Further, it is preferable to control or set so as to be 0.2 or more and 0.6 or less.
あるいは、点灯率50%の時のduty比×基準電流比をAとした時、点灯率が30%以下の領域では、duty比×基準電流比×Aが0.7以上1.4以下に設定あるいは制御することが好ましい。さらに好ましくは0.8以上1.2以下に設定あるいは制御することが好ましい。また、点灯率が80%以下の領域では、duty比×基準電流比×Aが0.1以上0.8以下に設定あるいは制御することが好ましい。さらに好ましくは0.2以上0.6以下に設定あるいは制御することが好ましい。 Alternatively, when the duty ratio × reference current ratio when the lighting rate is 50% is A, the duty ratio × reference current ratio × A is set to 0.7 or more and 1.4 or less in the region where the lighting rate is 30% or less. Or it is preferable to control. More preferably, it is set or controlled at 0.8 or more and 1.2 or less. Further, in a region where the lighting rate is 80% or less, it is preferable that duty ratio × reference current ratio × A is set or controlled to be 0.1 or more and 0.8 or less. More preferably, it is set or controlled to be 0.2 or more and 0.6 or less.
本発明は第1の点灯率(アノード端子のアノード電流、データの総和に対する比率などでもよいことは以前に説明をした)もしくは点灯率範囲(アノード端子のアノード電流範囲、データの総和に対する比率の範囲などでもよいことは以前に説明をした)において、第1のFRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度、基準電流比とduty比との積などもしくはこれらの組合せとして変化させる。 In the present invention, the first lighting rate (the anode current of the anode terminal, the ratio to the sum of the data may be described previously) or the lighting rate range (the anode current range of the anode terminal, the range of the ratio to the sum of the data) In the first FRC, the lighting rate, the current flowing through the anode (cathode) terminal, the reference current, the duty ratio, the panel temperature, the product of the reference current ratio and the duty ratio, or the like. These are changed as a combination.
また、第2の点灯率(アノード端子のアノード電流などでもよい)もしくは点灯率範囲(アノード端子のアノード電流範囲などでもよい)において、第2のFRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度、基準電流比とduty比との積などもしくはこれらの組合せとして変化させる。もしくは、点灯率(アノード端子のアノード電流などでもよい)もしくは点灯率範囲(アノード端子のアノード電流範囲などでもよい)に応じて(適応して)、FRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度、基準電流比とduty比との積など、もしくはこれらの組合せとして変化させるものである。また、変化させる時は、ヒステリシスをもたせて、あるいは遅延させて、あるいはゆっくりと変化させる。 Further, in the second lighting rate (which may be the anode current of the anode terminal) or the lighting rate range (which may be the anode current range of the anode terminal), the current flowing through the second FRC, the lighting rate, or the anode (cathode) terminal. Alternatively, the reference current or the duty ratio, the panel temperature, the product of the reference current ratio and the duty ratio, or a combination thereof is changed. Or, depending on the lighting rate (which may be the anode current of the anode terminal) or the lighting rate range (which may be the anode current range of the anode terminal) (adapted), it flows to the FRC or the lighting rate or the anode (cathode) terminal. The current, the reference current, the duty ratio, the panel temperature, the product of the reference current ratio and the duty ratio, or a combination thereof is changed. Also, when changing, the hysteresis is changed, delayed or changed slowly.
図122は、一例としての点灯率とアノード電圧の関係を示したものである。なお、Vdd+2、Vdd+4は、絶対的な電圧を示しているものではなく、説明を容易にするため相対的に図示したものである。 FIG. 122 shows a relationship between the lighting rate and the anode voltage as an example. Vdd + 2 and Vdd + 4 do not indicate absolute voltages, but are relatively illustrated for ease of explanation.
図122において、点灯率が25%以下で基準電流(プログラム電流)を増大させている。この状態ではアノード電圧を高くする必要があるので、基準電流の増大に伴って、アノード電圧も高くしている。なお、点灯率75%以上で基準電流を大きくしている。また、基準電流の増大に伴い、アノード電圧も高くしている。 In FIG. 122, the reference current (program current) is increased when the lighting rate is 25% or less. In this state, since the anode voltage needs to be increased, the anode voltage is increased as the reference current increases. The reference current is increased when the lighting rate is 75% or more. As the reference current increases, the anode voltage increases.
図122は、一例としての点灯率とアノード電圧の関係を示したものである。本発明はこれに限定するものではない。たとえば、点灯率などに応じて、アノード端子電圧とカソード端子電圧との電位差を変化させてもよいことはいうまでもない。たとえば、アノード端子電圧が6(V)、カソード端子電圧が−9(V)であれば、電位差は6−(−9)=15(V)である。つまり、アノード電圧をカソード電圧との絶対値を点灯率あるいは基準電流もしくはアノード端子に流れる電流などに応じて変化させる。 FIG. 122 shows a relationship between the lighting rate and the anode voltage as an example. The present invention is not limited to this. For example, it goes without saying that the potential difference between the anode terminal voltage and the cathode terminal voltage may be changed according to the lighting rate or the like. For example, if the anode terminal voltage is 6 (V) and the cathode terminal voltage is −9 (V), the potential difference is 6 − (− 9) = 15 (V). That is, the absolute value of the anode voltage and the cathode voltage is changed according to the lighting rate, the reference current, the current flowing through the anode terminal, or the like.
図123において、点灯率に応じて基準電流(プログラム電流)を段階的に変化させている。基準電流の変化に伴って、アノード電圧も変化させている。 In FIG. 123, the reference current (program current) is changed stepwise according to the lighting rate. As the reference current changes, the anode voltage also changes.
プログラム電流の大きさ(基準電流の大きさ)に対するアノード電圧は、図124に図示するように変化させてもよい。図124の実線aは、プログラム電流(基準電流)に比例させてアノード電圧を変化させた例である。図124の点線bは、所定のプログラム電流(基準電流)以上の時に、アノード電圧を変化させた実施例である。点線bでは、基準電流に対するアノード電圧の変化点は1点であるので回路構成が容易となる。 The anode voltage with respect to the magnitude of the program current (the magnitude of the reference current) may be changed as shown in FIG. A solid line a in FIG. 124 is an example in which the anode voltage is changed in proportion to the program current (reference current). A dotted line b in FIG. 124 is an embodiment in which the anode voltage is changed when the current is equal to or higher than a predetermined program current (reference current). In the dotted line b, since the change point of the anode voltage with respect to the reference current is one point, the circuit configuration is easy.
以上の実施例では、基準電流あるいはプログラム電流の大きさによってアノード電圧を変化させる実施例であった。しかし、基準電流あるいはプログラム電流の大きさの変化は、ソース信号線18の電位を変化させることと同義である。図1などの駆動用トランジスタ11aがPチャンネルの場合は、プログラム電流Iwあるいは基準電流を増加させることは、ソース信号線18の電位を低くすることである(GND電位に近くなる)。逆に、プログラム電流Iwあるいは基準電流を小さくすることは、ソース信号線18の電位を高くすることである(アノードVddに近くなる)。
In the above embodiment, the anode voltage is changed according to the magnitude of the reference current or the program current. However, a change in the magnitude of the reference current or the program current is synonymous with changing the potential of the
以上のことから、図125に図示するように、制御を行っても良い。つまり、ソース信号線18の電位が0(GND)電位の時に、アノード電圧を最も高くする(基準電流およびプログラム電流が最大値)。ソース信号線18の電位がVdd電位の時に、アノード電圧を最も低くする(基準電流およびプログラム電流が最小値)。以上のように構成あるいは制御することにより、EL素子15に高電圧が印加される期間を短くすることができ、EL素子15を長寿命化できる。
From the above, control may be performed as shown in FIG. That is, when the potential of the
パネルあるいはパネルの周囲温度に応じて、duty比などを変化させてもよい。図121はその実施例である。図121において実線は、パネル温度が40℃以下の場合である。実線では、点灯率40%以下で、duty比を1/1とし、40%以上でduty比を低下させている。点線では点灯率20%以下でduty比を1/2とし、点灯率20%以上でduty比を低下させる。40℃から60℃の間では、点線と実線の間のカーブを描く。 The duty ratio or the like may be changed according to the panel or the ambient temperature of the panel. FIG. 121 shows an example. In FIG. 121, the solid line indicates the case where the panel temperature is 40 ° C. or lower. In the solid line, when the lighting rate is 40% or less, the duty ratio is 1/1, and when it is 40% or more, the duty ratio is decreased. In the dotted line, when the lighting rate is 20% or less, the duty ratio is halved, and when the lighting rate is 20% or more, the duty ratio is decreased. A curve between a dotted line and a solid line is drawn between 40 ° C and 60 ° C.
図128は、他の実施例における本発明の表示装置の電源回路の構成図である。バッテリーあるいはDC電源からの出力電圧Vinが昇圧回路1281a、電圧反転回路1282に印加される。昇圧回路1281はDCDCコンバータ回路、チャージポンプ回路が例示される。DCDCコンバータ回路は、スイッチング素子とコイルなどから構成される。スイッチング素子によりDC電圧Vin電圧を矩形波に変換し、コイルの共振作用などにより電圧を昇圧させる。昇圧した電圧は、昇圧回路1281aのコンデンサにより平滑化し、アノード電圧Vddを得る。一方、電圧反転回路1282に入力された電圧Vinは、極性反転される。極性反転された電圧は、昇圧回路1281bに入力され、昇圧されてカソード電圧Vssとなる。
FIG. 128 is a configuration diagram of a power supply circuit of a display device of the present invention in another embodiment. An output voltage Vin from the battery or the DC power supply is applied to the
図128などにおいて、電圧反転回路1282と昇圧回路1281bとは別ブロックで図示しているが、これに限定するものではなく、電圧反転回路1282と昇圧回路1281bは1つの回路構成(1ブロック)で作製あるいは構成してもよいことは言うまでもない。以上のように、本発明は、主として2つのコイルにより正極性の電圧Vddと、負極性の電圧Vssを発生する。電圧反転回路1282と昇圧回路1281は接地電位(GND)を基準として動作する。また、Vinも同様である。接地電位(GND)はソースドライバ回路(IC)14のGNDでもある。
In FIG. 128 and the like, the
説明を容易にするため、本発明の実施例における電圧Vinは、2.7(V)〜4.5(V)とする。また、アノード電圧Vddは、6(V)とし、カソード電圧Vssは、−9(V)とする。 For ease of explanation, the voltage Vin in the embodiment of the present invention is set to 2.7 (V) to 4.5 (V). The anode voltage Vdd is 6 (V), and the cathode voltage Vss is −9 (V).
図129は、本発明の表示装置の電源回路などの出力電圧の関係を図示している。本発明では、ソースドライバ回路(IC)14の接地電位(GND)と、昇圧回路1281の接地電位(GND)は共通である。ソースドライバ回路(IC)14の電源電圧Vccは、Vdd電圧をレギュレートして作成(発生)するか、もしくは別途構成したDCDCコンバータでVin電圧から作成(発生)させる。
FIG. 129 shows a relationship between output voltages of the power supply circuit and the like of the display device of the present invention. In the present invention, the ground potential (GND) of the source driver circuit (IC) 14 and the ground potential (GND) of the
EL表示装置では図1で説明したように、アノード電圧Vddからカソード電圧Vssに電流Ieが流れる。また、アノード端子を流れる電流とカソード端子を流れる電流は、等しいという特徴がある。つまり、Ie=Idd=Issなる関係がある。このことはEL表示装置に特徴ある事項である。 In the EL display device, as described in FIG. 1, the current Ie flows from the anode voltage Vdd to the cathode voltage Vss. Further, the current flowing through the anode terminal and the current flowing through the cathode terminal are characterized by being equal. That is, there is a relationship of Ie = Idd = Iss. This is a characteristic feature of EL display devices.
図129の実施例では、Aで示すアノード電圧Vddの絶対値と、Bで示すカソード電圧Vssの絶対値とは、A<Bの関係となるように構成している。具体的にはアノード電圧Vddは、6(V)とし、カソード電圧Vssは、−9(V)としている。つまり、1.5×A=Bである。 In the embodiment of FIG. 129, the absolute value of the anode voltage Vdd indicated by A and the absolute value of the cathode voltage Vss indicated by B are configured such that A <B. Specifically, the anode voltage Vdd is 6 (V), and the cathode voltage Vss is −9 (V). That is, 1.5 × A = B.
本発明は、図128の昇圧回路128aの電源発生容量(アノード電源容量と呼ぶ=アノード電圧Vdd×アノード電流Idd)と、昇圧回路128bの電源発生容量(カソード電源容量と呼ぶ=カソード電圧Vdd×カソード電流Idd)は、略同一に構成(作製)している。アノード電源容量=カソード電源容量とすることにより、電源モジュールサイズを小型化できる。特に、カソード電源容量を必要容量よりも小さい設計できることによる効果が大きい。また、昇圧回路128aで使用するコイルLと昇圧回路128bで使用するコイルLとは同一のものを使用することができるため、コストを低減することができる。 The present invention includes a power generation capacity (referred to as anode power capacity = anode voltage Vdd × anode current Idd) of the boost circuit 128a and a power generation capacity (referred to as cathode power capacity = cathode voltage Vdd × cathode) of the boost circuit 128b of FIG. The current Idd) is configured (produced) substantially the same. By setting the anode power capacity = the cathode power capacity, the power module size can be reduced. In particular, the effect of being able to design the cathode power source capacity to be smaller than the required capacity is great. Further, since the coil L used in the booster circuit 128a and the coil L used in the booster circuit 128b can be the same, the cost can be reduced.
1.5×A=B、Idd=Issとし、アノード電源容量=カソード電源容量であれば、カソード電流Iss=(1/1.5)×アノード電流Iddとなる。先にも説明したように、EL表示装置では、Idd=Issの関係がある。したがって、図129の構成において、アノード電源容量をフルに使用した時、カソード電源容量が足りなくなる。1.5×A=Bであれば、カソード電源容量は、約50%分が、必要電源容量に対して足りなくなる。なお、図1を用いてアノード電流Idd、カソード電流Issを説明しているが、Idd、Issは、以下の本明細書においては、画素単位の電流の意味ではなく、表示領域64全体に流れ込む電流である。つまり、点灯率に対応して変化する電流である。
If 1.5 × A = B, Idd = Iss, and anode power source capacity = cathode power source capacity, then cathode current Iss = (1 / 1.5) × anode current Idd. As described above, the EL display device has a relationship of Idd = Iss. Therefore, in the configuration of FIG. 129, when the anode power source capacity is fully used, the cathode power source capacity becomes insufficient. If 1.5 × A = B, about 50% of the cathode power supply capacity is insufficient with respect to the required power supply capacity. Although the anode current Idd and the cathode current Iss are described with reference to FIG. 1, Idd and Iss are not the meaning of the current for each pixel in the following specification, but the current flowing into the
本発明ではカソード電源容量が規定値以上は出力されないように構成されている。したがって、カソード電源容量が足りなくなれば、カソード電圧Vssが上昇し、規定値の電源容量で頭打ちになって制御される。カソード電圧Vssが上昇しても(例えば、−9V→−6V)、Iss電流は最大電流を維持する。カソード電圧が上昇した分だけ、カソード電流Issを増大させることができる。つまり、カソード電源容量の規格の最大値は守られる。また、Idd=Issの関係が維持される。逆に言えば、Idd=Issの関係を維持するように、カソード電源容量を構成する昇圧回路1281bは、カソード電圧Vssを上昇させ、カソード電源容量の上限値以上とならないように制御される。
In the present invention, the cathode power supply capacity is configured not to output more than a specified value. Therefore, when the cathode power source capacity becomes insufficient, the cathode voltage Vss rises, and is controlled at the specified power source capacity. Even if the cathode voltage Vss increases (for example, −9 V → −6 V), the Iss current maintains the maximum current. The cathode current Iss can be increased by the amount of increase in the cathode voltage. That is, the maximum value of the cathode power source capacity standard is maintained. Further, the relationship of Idd = Iss is maintained. In other words, the
なお、図128などにおいて、Idd、IssはDC電流であるが、昇圧回路1281内では、矩形波あるいは三角波が発生し、交流動作が行われている。本発明では、カソード電源容量あるいはアノード電源容量が一定容量以上とならないように制御するとしている。しかし、一定容量以上にならないようにとは、DCレベルではなく、矩形波あるいは三角波の最大値で検討する必要がある。昇圧回路1281内のIC耐圧で最大電圧が規定されるからである。
In FIG. 128 and the like, Idd and Iss are DC currents, but in the
図128、図129では、Idd=Issとし、A<Bとしている。したがって、従来の実施例では、昇圧回路128bの電源発生容量(カソード電圧Vss×カソード電流Iss)は、昇圧回路128aの電源発生容量(アノード電圧Vdd×アノード電流Idd)よりも大きくしている。 128 and 129, Idd = Iss and A <B. Therefore, in the conventional example, the power generation capacity (cathode voltage Vss × cathode current Iss) of the booster circuit 128b is larger than the power generation capacity (anode voltage Vdd × anode current Idd) of the booster circuit 128a.
本発明では、A<Bとし、Bに対応する昇圧回路128bの電源発生容量を、本来必要な電源容量よりも小さくしている。そのため、Idd=Issを維持し、昇圧回路128bの電源発生容量以上にIssが大きくなると、カソード電圧Vssを上昇させて、電源容量の規定上限値を維持する。 In the present invention, A <B, and the power generation capacity of the booster circuit 128b corresponding to B is made smaller than the originally required power capacity. Therefore, Idd = Iss is maintained, and when Iss becomes larger than the power generation capacity of the booster circuit 128b, the cathode voltage Vss is increased to maintain the specified upper limit value of the power capacity.
以上のように、カソード電源容量を規定よりも小さくし、カソード電圧Vssを上昇させても、表示画面64の表示画像の劣化(たとえば、フリッカが発生するとか、視覚的に認識されるレベルの輝度が発生するとか)はない。本発明はこれらのEL表示パネルの特徴をうまく利用している。
As described above, even when the cathode power source capacity is made smaller than the specified value and the cathode voltage Vss is increased, the display image of the
本発明は、図1に図示するように、駆動用トランジスタ11aをPチャンネルトランジスタで構成(形成)している。駆動用トランジスタ11aの動作起点は、アノード電圧Vddである。また、Vdd電圧はソースドライバ回路(IC)14からみても、起点電圧である。つまり、ソース信号線18の電位が、Vdd電圧の時、EL素子15には電流が流れない。ソースドライバ回路(IC)14が動作し、Vdd電圧からソース信号線18にプログラム電流Iwがながれることにより、ソース信号線18の電位が低下する。ソース信号線18の電位がVddから離れるにしたがって、EL素子15に流れる電流は大きくなる。以上のことから、Vdd電圧は起点電圧として、所定値に安定に保つ必要がある。
In the present invention, as shown in FIG. 1, the driving
一方、カソード電圧Vssは、起点電圧ではない。Vdd電圧とVss電圧との電位差がEL素子15の飽和電圧として影響があるだけである。したがって、Vss電圧が変化しても、画像表示に影響を与えにくい。本発明は、Iss電流が小さい時には、カソード電圧Vssを規定値に維持し、Iss電流が大きい時に、カソード電圧を上昇させる駆動方法または駆動回路または駆動方式である。
On the other hand, the cathode voltage Vss is not a starting voltage. The potential difference between the Vdd voltage and the Vss voltage only affects the saturation voltage of the
Iss電流が大きい時とは、点灯率が高い場合である。点灯率が高い画像表示は画面に白表示(高輝度表示)が占める割合が高い画像表示状態である。このような画像表示状態では、多少輝度が低下しても、表示ムラが発生しても視覚的には認識されない。点灯率が低い時は、カソード電圧は規定値を維持するため、当然のことながら画像表示劣化はない。 When the Iss current is large, the lighting rate is high. Image display with a high lighting rate is an image display state in which white display (high luminance display) occupies a high ratio on the screen. In such an image display state, even if the luminance is somewhat lowered or display unevenness occurs, it is not visually recognized. When the lighting rate is low, the cathode voltage is maintained at a specified value, and of course there is no image display deterioration.
以上のように、本発明は、画素16の駆動用トランジスタ11aをPチャンネルで構成し、ソースドライバ回路(IC)14が吸い込み電流方式で動作し(ソースドライバ回路(IC)14の単位トランジスタ224をNチャンネルトランジスタで形成または構成している)などの構成において、カソード電源容量を規定値電源容量(本来必要な電源容量)よりも小さくした構成である。小さくするとは、10%以上60%以下の範囲とすることが好ましい。10%より小さければ、コストメリット、電源サイズメリットを出しにくい。60%より大きければ、点灯率が少し大きくなると、カソード電圧が上昇してしまい画像表示に影響が発生する。
As described above, according to the present invention, the driving
特にカソード電源容量などに関する本発明は、duty比制御、基準電流比制御と組み合わせて用いることにより相乗効果が発揮される。たとえば、duty比制御は、加算などの処理により点灯率を制御する方法である。 In particular, the present invention relating to the cathode power supply capacity and the like exhibits a synergistic effect when used in combination with duty ratio control and reference current ratio control. For example, duty ratio control is a method of controlling the lighting rate by processing such as addition.
たとえば、duty比が1/1近傍で点灯率が低い画像表示において、急に点灯率が高い画像表示(シーン)に変化した場合を例示して考える。この場合は、duty比を小さく(1/4など0に近づける)し、ピーク電流を抑制する動作を実施する。duty比1/1から1/4に急に変化させると、フリッカが発生する。このフリッカの発生を抑制するため、duty比の変化は数フレームあるいは十数フレームかけてゆっくりと行う。しかし、duty比をゆっくり変化させると、変化の期間には電源容量の規定値を超える電流が流れる場合がある。duty比を急に変化させる期間とは、画像シーンの急変時であり、発生する機会は極めて少ない。 For example, consider an example in which an image display (scene) with a high lighting rate suddenly changes in an image display with a low lighting rate near a duty ratio of 1/1. In this case, an operation for suppressing the peak current is performed by reducing the duty ratio (close to 0 such as ¼). When the duty ratio is suddenly changed from 1/1 to 1/4, flicker occurs. In order to suppress the occurrence of this flicker, the duty ratio is slowly changed over several frames or several tens of frames. However, if the duty ratio is changed slowly, a current exceeding the specified value of the power supply capacity may flow during the change period. The period in which the duty ratio is suddenly changed is a sudden change of the image scene, and the chance of occurrence is extremely small.
画像シーンの急変時に対応するため、カソード電源容量を大きく作製するのは、非効率である。本発明では、画像シーンの急変時に発生する大きなIss電流に対しては、Vss電圧を上昇させてカソード電源容量を規定値以下に維持するように構成する。したがって、電源の使用効率が高い。また、昇圧回路1281aと1281bのいずれもが、比較的高い電力で使用する。したがって、昇圧回路128において、最大効率が発揮する箇所を、比較的高い電力時に設定しておくことにより高効率設計を実現できる。
In order to cope with a sudden change in the image scene, it is inefficient to produce a large cathode power source capacity. The present invention is configured to increase the Vss voltage and maintain the cathode power supply capacity below a specified value for a large Iss current that is generated when the image scene changes suddenly. Therefore, the use efficiency of the power source is high. In addition, both the
なお、duty比制御を実施する場合は、点灯率に対するIdd電流は変化する。たとえば、点灯率100%でduty比1/4となる制御を実施する駆動方式では、従来の点灯率100%でduty比1/1の駆動方法に比較して、Iddは1/4である。電力比はアノード電流の変化比率を示すことになる。 When duty ratio control is performed, the Idd current with respect to the lighting rate changes. For example, in a driving method in which control is performed so that the duty ratio is 1/4 when the lighting rate is 100%, Idd is 1/4 as compared with the conventional driving method where the lighting rate is 100% and the duty ratio is 1/1. The power ratio indicates the change rate of the anode current.
以上の事項は、電流駆動方式に限定されるものではなく、電圧駆動方式の画素構成あるいは表示パネル、表示装置などにも適用できることは言うまでもない。また、本発明の昇圧回路などの電源構成などに関する事項は、本発明の他の事項と組み合わせることができる。たとえば、画像(映像)データ、点灯率、アノード(カソード)端子に流れる電流、パネル温度などにより、基準電流、duty比、プリチャージ電圧(プログラム電圧と同義あるいは類似)、ゲート信号線電圧(Vgh、Vgl)、ガンマカーブなどを変更あるいは調整と連動あるいは組み合わせても良い。また、画像(映像)データ、点灯率、アノード(カソード)端子に流れる電流、パネル温度の変化割合あるいは変化を予想または予測して、調整もしくは変化あるいは可変もしくは制御してもよいことは言うまでもない。 Needless to say, the above items are not limited to the current driving method, and can be applied to a pixel structure of a voltage driving method, a display panel, a display device, or the like. In addition, matters relating to the power supply configuration of the booster circuit and the like of the present invention can be combined with other matters of the present invention. For example, the reference current, the duty ratio, the precharge voltage (synonymous with or similar to the program voltage), the gate signal line voltage (Vgh, etc.) depending on image (video) data, lighting rate, current flowing through the anode (cathode) terminal, panel temperature, etc. Vgl), gamma curve, etc. may be changed or linked or combined with adjustment. Further, it goes without saying that image (video) data, lighting rate, current flowing through the anode (cathode) terminal, change rate or change in panel temperature may be predicted or predicted, and adjusted, changed, variable, or controlled.
以上の実施例は、駆動用トランジスタ11aがPチャンネルトランジスタの場合である。しかし、本発明はこれに限定されるものでない。たとえば、駆動用トランジスタ11aがNチャンネルの場合であっても適用することができる。駆動用トランジスタ11aがNチャンネルの場合は、駆動用トランジスタ11aの動作起点は、カソード電圧Vssである。また、Vss電圧はソースドライバ回路(IC)14からみても、起点電圧とする場合がほとんどである。つまり、ソース信号線18の電位が、Vss電圧の時、EL素子15には電流が流れない。ソースドライバ回路(IC)14が動作し、Vss電圧からソース信号線18にプログラム電流Iwがながれることにより、ソース信号線18の電位が上昇する。ソース信号線18の電位がVddから離れるにしたがって、EL素子15に流れる電流は大きくなる。以上のことから、Vss電圧は起点電圧として、所定値に安定に保つ必要がある。
The above embodiment is a case where the driving
一方、駆動用トランジスタ11aがNチャンネルトランジスタの場合は、アノード電圧Vddは、起点電圧ではない。Vdd電圧とVss電圧との電位差がEL素子15の飽和電圧として影響があるだけである。したがって、Vdd電圧が変化しても、画像表示に影響を与えにくい。本発明は、Idd=Iss電流が小さい時には、アノード電圧Vddを規定値に維持し、Idd電流が大きい時に、アノード電圧を低下させる駆動方法または駆動回路または駆動方式である。
On the other hand, when the driving
つまり、本発明は、アノード電源容量あるいはカソード電源容量のうち少なくとも一方の電源容量を規定値(表示パネルが使用する最大電流を流す電流×アノード電圧またはカソード電圧)よりも小さく形成(構成)する。そして、IddまたはIss電流が所定値以上流れる場合に、カソード電圧またはアノード電圧のうち少なくとも一方の電圧を変化せる駆動方法あるいは駆動装置もしくは駆動方式である。また、特にduty比制御または基準電流比制御を組み合わせることが好ましい方式である。 That is, according to the present invention, at least one of the anode power supply capacity and the cathode power supply capacity is formed (configured) smaller than a specified value (current flowing through the maximum current used by the display panel × anode voltage or cathode voltage). Then, when the Idd or Iss current flows at a predetermined value or more, the driving method or driving device or driving method changes at least one of the cathode voltage and the anode voltage. In particular, it is preferable to combine duty ratio control or reference current ratio control.
本発明は、GND電圧に対するアノード電圧とカソード電圧のうち一方の電圧を大きくし、大きくした方の電源容量(アノード電源容量またはカソード電源容量)の出力電圧(アノード電圧またはカソード電圧)を点灯率あるいは点灯率の大きさあるいは所定の点灯率の範囲もしくは点灯率変化に応じて、変化させる駆動方式、駆動方法あるいは駆動装置である。特にduty比制御または基準電流比制御を組み合わせることが好ましい。 In the present invention, one of the anode voltage and the cathode voltage with respect to the GND voltage is increased, and the output voltage (anode voltage or cathode voltage) of the larger power capacity (anode power capacity or cathode power capacity) is set to the lighting rate or The driving method, the driving method, or the driving device is changed in accordance with the magnitude of the lighting rate, the predetermined lighting rate range, or the lighting rate change. It is particularly preferable to combine duty ratio control or reference current ratio control.
本発明は、画素の駆動用トランジスタをPチャンネルで構成した場合は、カソード電圧を、点灯率の大きさあるいは点灯率の変化あるいは点灯率変化量に応じて変化させる駆動方式あるいは駆動方法もしくは駆動装置である。また、本発明は、画素の駆動用トランジスタをNチャンネルで構成した場合は、アノード電圧を、点灯率の大きさあるいは点灯率の変化あるいは点灯率変化量に応じて変化させる駆動方式あるいは駆動方法もしくは駆動装置である。以上の事項は特にduty比制御または基準電流比制御を組み合わせることが好ましい。 The present invention provides a driving method, driving method or driving apparatus for changing the cathode voltage in accordance with the magnitude of the lighting rate, the change in the lighting rate, or the amount of change in the lighting rate when the pixel driving transistor is constituted by a P channel. It is. Further, according to the present invention, when the pixel driving transistor is composed of N channels, the anode voltage is changed according to the magnitude of the lighting rate, the change in the lighting rate, or the amount of change in the lighting rate. It is a drive device. The above items are particularly preferably combined with duty ratio control or reference current ratio control.
以上の実施例において、カソード電圧あるいはアノード電圧の変化はヒステリシスをもたせて(遅延時間をもたせて)、ゆっくりと変化あるいは変更させることが好ましいことはいうまでもない。 In the above embodiments, it is needless to say that the change in the cathode voltage or the anode voltage is preferably changed or changed slowly with a hysteresis (with a delay time).
また、カソード電流は点灯率に応じて増加するように構成することが好ましい。本発明では、検討の結果、点灯率が30%以上80%以下の範囲でカソード電圧を低下させるように構成することが好ましい。点灯率が30%以上80%以下の範囲でカソード電圧を低下させるように構成することが好ましい。さらに好ましくは、昇圧回路1281bの電源容量は点灯率100%の40%以上70%以下でカソード電圧を低下させるように構成する(駆動する)ことが好ましい。つまり、本発明の方式では、昇圧回路1281bの電源容量は、点灯率100%の電源容量は必要でなく、50%程度の容量サイズにすることができる。したがって、低コスト、電源サイズの小型化を実現できる。なお、昇圧回路1281a内で使用するコイルのインダクタンスL1(μヘンリー)と、昇圧回路1281b内で使用するコイルのインダクタンスL2(μヘンリー)との関係は、L2=L1×±1.2(精度によるバラツキは除く。つまりタイプ値の比較である。)に設定することが好ましい。さらに好ましくはL2=L1×±1.1に設定することが好ましい。特性が安定し、実装面積を小さくすることができる。また、コストの低減も実現できる。
The cathode current is preferably configured to increase according to the lighting rate. In the present invention, as a result of investigation, it is preferable that the cathode voltage be lowered in a range where the lighting rate ranges from 30% to 80%. It is preferable that the cathode voltage be reduced when the lighting rate is in the range of 30% to 80%. More preferably, the power supply capacity of the
以上の本発明は、電源容量が限定されるモバイル機器(DVC、DSC、DVDテレビ、携帯テレビ、携帯電話など)に用いることにより大きな効果を発揮する。 The present invention described above exhibits a great effect when used in mobile devices (DVC, DSC, DVD TV, portable TV, mobile phone, etc.) whose power supply capacity is limited.
図128、図129の実施例では、点灯率などに応じてカソード電圧を変化させるとした。なお、カソード電圧は電源容量から自動的に変化することを想定しているが、意識的に変化させる場合もある。つまり、本発明のカソード電圧などを変化させるとは、自動的な制御と手動的な制御の双方の概念を含む。 128 and 129, the cathode voltage is changed according to the lighting rate. The cathode voltage is assumed to change automatically from the power supply capacity, but may be changed intentionally. That is, changing the cathode voltage or the like of the present invention includes both the concepts of automatic control and manual control.
カソード電流Issまたはアノード電流Iddの最大値は、設定により可変できるように構成しておくことが好ましい。可変は、昇圧回路1281のスイッチング素子などにリミッタ機能を設け、複数のリミッタ値から1つを設定できるように構成すればよいから実現は容易である。
It is preferable that the maximum value of the cathode current Iss or the anode current Idd is configured to be variable depending on the setting. The variable can be easily realized because a limiter function is provided in the switching element of the
図130は点灯率に対応してカソード電圧を変化させた実施例である。図130において、実線の例は、第1の点灯率(図130では一例として20%)と第2の点灯率(図130では一例として80%)間でリニアにカソード電圧を変化させている。点灯率が高くなるにつれて、カソード電圧は上昇させる。この範囲では、カソード電流Issはカソード電圧が上昇した分だけ、カソード電流Issを増大させる。一方のアノード電流Iddは、アノード電圧の大きさA(図129を参照のこと)がカソード電圧の大きさBより小さい。アノード電源容量=カソード電源容量であれば、カソード電圧が上昇し、A=Bとなるまで、アノード電圧の低下は発生しない。アノード電流Iddとカソード電流Issは同一に保たれる。 FIG. 130 shows an embodiment in which the cathode voltage is changed in accordance with the lighting rate. In FIG. 130, the example of the solid line changes the cathode voltage linearly between the first lighting rate (20% as an example in FIG. 130) and the second lighting rate (80% as an example in FIG. 130). As the lighting rate increases, the cathode voltage increases. In this range, the cathode current Iss increases the cathode current Iss as much as the cathode voltage increases. One anode current Idd has an anode voltage magnitude A (see FIG. 129) smaller than a cathode voltage magnitude B. If the anode power source capacity = the cathode power source capacity, the cathode voltage increases and the anode voltage does not decrease until A = B. The anode current Idd and the cathode current Iss are kept the same.
図130の実線の例では、点灯率80%以上では、カソード電圧は一定になるように保たれる。以上のようにカソード電圧の上昇に一定のリミットを設定しないと、さすがに画像表示が破綻するからである。点灯率80%以上では、カソード電圧Vssが一定となるように制御するため、点灯率が80%から100%の範囲では、カソード電流Iddは一定に維持される。したがって、表示パネルから発生する全光速の増加はない(画面輝度は変化しない)。ただし、上記の記載は、点灯率80%以上では、昇圧回路1281bが最大電源容量で動作していることを想定している。もちろん、点灯率80%以上でも電源容量に余裕があれば、点灯率が高くなるにつれてカソード電流Issは増加する。
In the example of the solid line in FIG. 130, the cathode voltage is kept constant when the lighting rate is 80% or more. This is because, as described above, unless a certain limit is set for the increase in the cathode voltage, the image display will break down. Since the cathode voltage Vss is controlled to be constant when the lighting rate is 80% or more, the cathode current Idd is kept constant when the lighting rate is in the range of 80% to 100%. Therefore, there is no increase in the total light speed generated from the display panel (the screen brightness does not change). However, the above description assumes that the
図130の実線において、点灯率20%以下でも、カソード電圧は一定になるように保たれる。以上のようにカソード電圧の上昇に一定のリミットを設定しないと、昇圧回路1281bで使用するIC耐圧が上限を超えるからである。点灯率20%以下では、カソード電圧Vssが一定となるように制御するため、点灯率が0%から20%の範囲では、カソード電流Iddは点灯率が低下すれば、減少する。
In the solid line in FIG. 130, the cathode voltage is kept constant even when the lighting rate is 20% or less. This is because the IC withstand voltage used in the
図130の点線は、点灯率に応じてカソード電圧が線形に変化させた実施例である。点灯率が高く、つまり、Idd電流が増加するにつれてカソード電圧は上昇する。点灯率100%では、カソード電圧は−5Vに上昇するが、画質の劣化はない。また、通常の映像表示の点灯率は20%〜40%である。点灯率80%以上はほとんど発生しない。したがって、点灯率が高い領域で画質劣化は発生したとしても、ごく稀であり、視覚的に認識されることはない。本発明はこの映像表示の高点灯率の発生が稀であるという特徴もうまく利用している。また、本発明ではduty比制御を実施し、高点灯率領域ではアノード電流Iddを抑制している。したがって、電源容量を小さくしている。したがって、点灯率が高くとも、カソード電圧を上昇させる事態はほとんど発生しない。 The dotted line in FIG. 130 is an example in which the cathode voltage is linearly changed according to the lighting rate. The lighting rate is high, that is, the cathode voltage increases as the Idd current increases. At a lighting rate of 100%, the cathode voltage rises to -5V, but there is no deterioration in image quality. Further, the lighting rate of normal video display is 20% to 40%. A lighting rate of 80% or more hardly occurs. Therefore, even if image quality deterioration occurs in an area where the lighting rate is high, it is extremely rare and is not visually recognized. The present invention also makes good use of the feature that the occurrence of a high lighting rate in video display is rare. In the present invention, duty ratio control is performed, and the anode current Idd is suppressed in the high lighting rate region. Therefore, the power supply capacity is reduced. Therefore, even if the lighting rate is high, there is almost no situation where the cathode voltage is raised.
カソード電圧を上昇させる事態が発生するのは、点灯率が低い画像表示で、かつ、duty比が1/1あるいはそれに近い画像表示を行っている場合に、映像表示シーンが急変し点灯率が高くなった場合である。もちろん、点灯率が高くなれば、duty比は低くするから(たとえば、1/4に近づける)、一定期間経過後は、高点灯率かつ低duty比状態に移行する。したがって、カソード電圧は正常電圧に低下する。以上ことからもカソード電圧Vssを上昇させる駆動状態が発生することはごく稀である。 Increasing the cathode voltage occurs when the image display has a low lighting rate, and when the duty ratio is 1/1 or close to it, the video display scene changes suddenly and the lighting rate is high. This is the case. Of course, if the lighting rate is increased, the duty ratio is lowered (for example, close to ¼), and after a certain period of time, the state shifts to a high lighting rate and low duty ratio state. Therefore, the cathode voltage drops to a normal voltage. From the above, it is very rare that a driving state in which the cathode voltage Vss is raised occurs.
本発明は、電源容量を小さくし、ごく稀に発生するIddまたはIss電流増加状態は、カソード電圧Vssを上昇させて画像表示の劣化を抑制する。以上のことはEL表示装置など自己発光表示デバイスに特有の構成であり、極めて有効である。 According to the present invention, the power supply capacity is reduced, and the rarely generated Idd or Iss current increase state increases the cathode voltage Vss to suppress the deterioration of the image display. The above is a configuration unique to a self-luminous display device such as an EL display device and is extremely effective.
表示パネルの温度に応じて、点灯率に対するカソード電圧変化を可変あるいは変更してもよい。図131はその実施例である。図131に図示するように、表示パネルが50℃と高い場合は、点灯率60%以上の比較的低い点灯率の状態からカソード電圧を一定値に保持する。一定値に保持されているため、点灯率が60%以上に高くなる状態では、Idd電流は増加しない。つまりIdd電流のリミッタ機能が働く。したがって、表示パネルでの発熱が抑制される。表示パネルが高温状態で、さらに発熱すると表示パネルの劣化が促進されてしまうからである。なお、カソード電圧を上昇させ、EL素子15に印加される電圧と小さくすることにより、発熱も抑制できることは言うまでもない。
Depending on the temperature of the display panel, the change in the cathode voltage with respect to the lighting rate may be varied or changed. FIG. 131 shows an example thereof. As shown in FIG. 131, when the display panel is as high as 50 ° C., the cathode voltage is held at a constant value from a relatively low lighting rate state with a lighting rate of 60% or more. Since it is held at a constant value, the Idd current does not increase in a state where the lighting rate is higher than 60%. That is, the Idd current limiter function works. Therefore, heat generation at the display panel is suppressed. This is because when the display panel is in a high temperature state and further heat is generated, deterioration of the display panel is promoted. It goes without saying that heat generation can also be suppressed by raising the cathode voltage and reducing it to a voltage applied to the
表示パネルの温度が10℃と低い場合は、点灯率60%以下と比較的高い点灯率までカソード電圧を低い状態で保持する。したがって、点灯率が高くなるにつれて、アノード電流Iddは増加する(duty比制御が実施されていない場合)。点灯率60%以上では、カソード電圧を上昇させる。上昇により表示パネルで発生する発熱も抑制される。 When the temperature of the display panel is as low as 10 ° C., the cathode voltage is kept in a low state until the lighting rate is 60% or less and a relatively high lighting rate. Therefore, the anode current Idd increases as the lighting rate increases (when the duty ratio control is not performed). When the lighting rate is 60% or more, the cathode voltage is increased. Heat generated by the display panel due to the rise is also suppressed.
表示パネルが高温の場合は、カソード電圧は比較的高くてもよい。EL素子15のVt電圧(立ち上がり電圧)が低くなり、また、同一輝度を得るためのEL素子15の両端に印加する電圧の絶対値も低くなるからである。つまり、表示パネルの温度によりカソード電圧を変化させることが低消費電力化に有利である。図131の点線(パネル温度が高い場合)では、カソード電圧を−8Vとしている。実線(パネル温度が低い場合)の場合は、カソード電圧を−9Vとしている。さらにパネル温度が低い一点鎖線の場合は、カソード電圧を−9.5Vとしている。本発明では、表示パネルあるいは表示パネルの周囲温度を検出(測定)し、温度によりカソード電圧またはアノード電圧を変化させることを特徴とする。
When the display panel is hot, the cathode voltage may be relatively high. This is because the Vt voltage (rising voltage) of the
図130、図131において、点灯率に対応してカソード電圧はリニア(線形)に変化させるとしたが、これに限定するものではなく、2乗カーブなど非線形に変化(対応)させてもよいことは言うまでもない。また、図130の実線のように2点折れ線に限定するものではなく、3点以上の折れ線としてもよいことは言うまでもない。 In FIGS. 130 and 131, the cathode voltage is changed linearly corresponding to the lighting rate. However, the present invention is not limited to this, and it may be changed (corresponding) nonlinearly such as a square curve. Needless to say. Further, it is not limited to the two-point broken line as shown by the solid line in FIG. 130, and it goes without saying that the broken line may be three or more points.
以上のように、本発明は、点灯率に対応してあるいは応じてカソード電圧を変化させる。また、本発明はduty比制御、基準電流比制御と組みあせて実施することが好ましい。図143はカソード電圧制御(図130、図131など)と、基準電流比制御とを組み合わせて実施した実施例である。 As described above, the present invention changes the cathode voltage in accordance with or in accordance with the lighting rate. The present invention is preferably implemented in combination with duty ratio control and reference current ratio control. FIG. 143 shows an embodiment in which cathode voltage control (FIG. 130, FIG. 131, etc.) and reference current ratio control are combined.
図143において、点灯率75%以上で基準電流を増加させる。基準電流比の変化は、プログラム電流の変化である。したがって、基準電流比に比例してプログラム電流が大きくなり、EL素子15の輝度も高くなる。図143では、基準電流を増加させる範囲(点灯率75%以上)では、カソード電圧を一定にしている。点灯率25%以上ではカソード電圧を上昇させている。
In FIG. 143, the reference current is increased at a lighting rate of 75% or more. The change in the reference current ratio is a change in the program current. Therefore, the program current increases in proportion to the reference current ratio, and the luminance of the
図144はカソード電圧制御(図130、図131など)と、duty比制御とを組み合わせて実施した実施例である。 FIG. 144 shows an embodiment in which cathode voltage control (FIG. 130, FIG. 131, etc.) and duty ratio control are combined.
図143において、点灯率75%以上でduty比を1/2=0.5に低下させる。duty比の変化は、Idd(Iss)電流の変化である。したがって、duty比に対応して表示画面64の輝度は低下する。図144では、点灯率75%以上では、カソード電圧を−4Vと一定にしている。点灯率25%以上ではカソード電圧を上昇させている。また、点灯率に応じてduty比を低下させている。
In FIG. 143, the duty ratio is lowered to 1/2 = 0.5 when the lighting rate is 75% or more. The change in the duty ratio is a change in the Idd (Iss) current. Therefore, the luminance of the
以上のように、カソード電流制御を実施し、カソード(アノード)電源電力を抑制する。また、本発明はduty比制御などと組み合わせることにより、ピーク電流を抑制し、カソード(アノード)電源電力を抑制する。図147はその実施例の説明図である。 As described above, the cathode current control is performed to suppress the cathode (anode) power supply power. Further, the present invention is combined with duty ratio control to suppress peak current and suppress cathode (anode) power supply power. FIG. 147 is an explanatory diagram of this embodiment.
図147(a)は、従来例(カソード電圧一定、duty比制御)の場合である。横軸は経過時間である。EL表示装置(自己発光表示装置)に動画などが表示されていく状態(時間)を示している。図147(a)では、画像の点灯率に合わせて、duty比を可変している。点灯率はコントローラ722で映像信号を加算処理などすることにより得られ、得られたSUMデータによりduty比制御などが実施される。しかし、点灯率が変化に伴い、duty比を急変させるとフリッカが発生する(画面の輝度の強弱が短時間で変化する)。発生するフリッカを抑制するため、duty比の変化はゆっくりと実施される。点灯率が急変する画像表示とは、暗い表示でduty比が1/1で画像を表示しているとき、シーンが変化し、非常に明るい画像表示になったときである。非常に明るい画像表示では、表示パネルに流れる電流を抑制するため、本来はduty比1/4などに低下させる必要がある。しかし、duty比1/1から1/4に急変させるとフリッカが発生してしまう。
FIG. 147 (a) shows the case of the conventional example (constant cathode voltage, duty ratio control). The horizontal axis is the elapsed time. A state (time) in which a moving image or the like is displayed on the EL display device (self-luminous display device) is shown. In FIG. 147 (a), the duty ratio is varied in accordance with the lighting rate of the image. The lighting rate is obtained by adding the video signal with the
点灯率が急変した時刻は、図147(a)のaとbの時である。duty比の変化は遅延して、また0.5〜2秒程度の時間をかけて目標のduty比に変化させるため、この時、大きなカソード電流が流れる(単位時間2からa点(頂点)までの期間、単位時間4.5からb点(頂点)までの期間)。したがって、カソード電源電力の容量も一例として160%近く必要である。a点、b点の時間あるいはその前から、duty比が変化し、duty比制御によりカソード電流が低下してカソード電源電力が100%以内となる(a点(頂点)もしくはその前から単位時間2.6の期間、b点(頂点)もしくはその前から単位時間5の期間)。カソード電流が増大した状態は一定期間継続する。しかし、duty比をゆっくりと低下させることにより、カソード電流が低下され、カソード電源電力の容量は100%以内の規定範囲内となる。しかし、a点、b点の期間ではカソード電源電力容量を超えてしまう。従来ではこの電源容量を超えることを見越して、カソード電源サイズを決定していたため、カソード電源サイズは非常に大きなものを配置または設置していた。この大きな電源サイズはコストが増大し、また、モバイル機器には許容不可能なサイズであった。
The time when the lighting rate suddenly changes is the time of a and b in FIG. 147 (a). Since the change in the duty ratio is delayed and is changed to the target duty ratio over a period of about 0.5 to 2 seconds, at this time, a large cathode current flows (from
図147(b1)、図147(b2)は、カソード電流制御(図128、図129、図146などを参照のこと)と、duty比制御とを組み合わせて実施した実施例である。点灯率が急変した時刻は、図147(a)と同様にaとbの時である(図147(a)と本発明の図147(b)とを比較して説明している)。この時、図147(b2)に図示するように、カソード電圧は上昇する(カソード電圧の絶対値が小さくなる)。そのため、EL素子15に印加される電圧は低下する。なお、アノード電圧は一定値(本発明では6Vとする)を保持している。カソード電流Issは増加するが、カソード電圧が上昇(絶対値が小さくなる)するために、結果としてカソード電源電力は一定に保たれる。したがって、図147(b1)に図示するように、カソード電源電力比は100%を超えることはない。duty比は、a、b時刻と起点としてゆっくりと低下し、duty比の変化に伴い、カソード電圧も正規の電圧に復帰する(−9Vとなる)。
FIGS. 147 (b1) and 147 (b2) are examples in which cathode current control (see FIGS. 128, 129, and 146) is combined with duty ratio control. The time when the lighting rate suddenly changes is the time of a and b as in FIG. 147 (a) (FIG. 147 (a) is compared with FIG. 147 (b) of the present invention for explanation). At this time, as shown in FIG. 147 (b2), the cathode voltage increases (the absolute value of the cathode voltage decreases). Therefore, the voltage applied to the
本発明のEL表示装置では、アノード電圧Vddの絶対値(GNDを基準とする)<カソード電圧Vssの絶対値(GNDを基準とする)の関係で電源電圧を構成している。したがって、アノード電流=カソード電流であり、アノード電源容量=カソード電源容量であれば、点灯率が高いときは、カソード電源容量が不足する。カソード電源容量の上限値を維持するため、カソード電流は増加させ必要なカソード電流をEL表示パネルに供給する。カソード電源容量の上限値を維持するため、カソード電圧の絶対値は小さくなるように変化させる。図1などに図示するような画素の構成あるいは、画素16の駆動用トランジスタ11aがPチャンネルトランジスタで構成した場合は、カソード電圧を変化させても画像表示を劣化させることはほとんどない。また、点灯率が急変するときのみに、カソード電圧を変化させても、点灯率が急変している時は、画像が急変しているときであるから、画像表示状態が劣化していても、視覚的に認識されることはない。
In the EL display device of the present invention, the power supply voltage is configured in the relationship of the absolute value of the anode voltage Vdd (referenced to GND) <the absolute value of the cathode voltage Vss (referenced to GND). Therefore, if the anode current = the cathode current and the anode power capacity = the cathode power capacity, the cathode power capacity is insufficient when the lighting rate is high. In order to maintain the upper limit of the cathode power source capacity, the cathode current is increased and the necessary cathode current is supplied to the EL display panel. In order to maintain the upper limit value of the cathode power source capacity, the absolute value of the cathode voltage is changed to be small. When the pixel configuration as shown in FIG. 1 or the like or the driving
図147は、カソード電流制御(図128、図129、図146などを参照のこと)と、duty比制御とを組みあせた駆動方式として説明したが本発明はこれに限定するものではない。たとえば、カソード電流制御と、基準電流比制御とを組みあわせてもよい。基準電流比を増減することによっても、プログラム電流を増減でき、アノード(カソード)電流を増減できるからである。また、カソード電流制御と、duty比制御および基準電流比制御とを組みあせてもよい。 Although FIG. 147 has been described as a driving method in which cathode current control (see FIGS. 128, 129, 146, etc.) and duty ratio control are combined, the present invention is not limited to this. For example, cathode current control and reference current ratio control may be combined. This is because the program current can be increased or decreased and the anode (cathode) current can be increased or decreased by increasing or decreasing the reference current ratio. Further, cathode current control, duty ratio control and reference current ratio control may be combined.
図145の実施例は、カソード電流Issの変化割合(カソード電流比とし、%で示す)と、カソード電圧との関係を示すものである。カソード電流比100%とは、カソード電圧の初期値電圧(点灯率が低い領域での電圧。図145ではカソード電圧=−9V。つまり、カソード電圧を−9Vに保持し、出力できるカソード電流の最大値を100%とする。100%以上では、カソード電圧はGND側に上昇する)の場合において、昇圧回路1281bから取り出せるカソード電流Issの最大電流である。変過点は、カソード電流比100%であり、カソード電流比100%以上では、カソード電圧を上昇させている。
The example of FIG. 145 shows the relationship between the change rate of the cathode current Iss (the cathode current ratio, expressed in%) and the cathode voltage. The cathode current ratio of 100% is the initial value voltage of the cathode voltage (voltage in the region where the lighting rate is low. In FIG. 145, the cathode voltage = −9 V. That is, the cathode voltage is held at −9 V, and the maximum cathode current that can be output is In the case of 100% or more, the cathode voltage rises to the GND side), the maximum current of the cathode current Iss that can be taken out from the
説明を容易にするため、一例として具体的な数字を記載して説明をする。図145において、カソード電流比が100%の時のカソード電流Iss=0.1Aとする。したがって、カソード電流比150%の時は、カソード電流Iss=0.15Aである。昇圧回路1281bの電源容量は、カソード電流比100%の時の0.1A×(−9)V=0.9Wである。カソード電流比150%の時は、カソード電流Iss=0.15Aであり、カソード電圧は−6Vである。したがって、必要な電源容量は、0.15A×(−6)=0.9Wとなる。つまり、カソード電流が1.5倍(カソード電流比150%)になっても、カソード電圧を上昇(−9V→−6V)とすることにより、昇圧回路1281bの電源容量は増加させる必要はない。カソード電流比100%〜150%の範囲ではカソード電圧を線形に変化させることにより、昇圧回路1281bの電源容量は最大使用範囲(内)に保たれる。
For ease of explanation, specific numbers are described as an example. In FIG. 145, it is assumed that the cathode current Iss = 0.1 A when the cathode current ratio is 100%. Therefore, when the cathode current ratio is 150%, the cathode current Iss = 0.15A. The power supply capacity of the
以上のように、本発明は、カソード電流の増加に対応させて、カソード電圧を変化させる。したがって、電源回路の小型化が可能となる。点灯率が短期間で複数回急変する時は、カソード電圧も複数回変化する。 As described above, the present invention changes the cathode voltage in response to an increase in the cathode current. Therefore, the power supply circuit can be reduced in size. When the lighting rate changes a plurality of times in a short period, the cathode voltage also changes a plurality of times.
従来の電源回路は、出力電圧を一定に保つ回路構成である。出力電流が増加しても出力電圧は一定に保持する。したがって、電源回路の電力は出力電流の増加に伴って大きくなる。有機EL表示パネルは、自己発光型の表示パネルで発光に伴う光束の増加に伴って電流が増加する。また、点灯率の変化に伴い電流量は変化する。したがって、点灯率が高くなれば電流量も大きくなる。そのため、電源の出力電流も大きくす必要があり、電源サイズ(電力容量)が大きくなる。 The conventional power supply circuit has a circuit configuration that keeps the output voltage constant. Even if the output current increases, the output voltage is kept constant. Therefore, the power of the power supply circuit increases as the output current increases. The organic EL display panel is a self-luminous display panel, and the current increases as the luminous flux increases with light emission. Further, the amount of current changes as the lighting rate changes. Accordingly, the amount of current increases as the lighting rate increases. Therefore, it is necessary to increase the output current of the power supply, and the power supply size (power capacity) increases.
本発明は、最大電力容量に上限を持たせたものである。つまり、(最大)電力一定制御を実施するものである。したがって、電源サイズは従来の電源サイズに比較して小さくできる。本発明ではカソード電流が所定値までは、カソード電圧を一定に保持する。カソード電流が一定値を超えると、カソード電流の増加にともない、カソード電圧の絶対値を低下させ、カソード電源の最大電力を超えないよう動作する。この動作は、カソード電流の大きさをモニターし、モニターした電流によりカソード電圧を低下させる。また、電源回路のカソード電流の出力端子に接続した抵抗の両端電圧を測定することにより、この抵抗に発生する電圧によりカソード電圧を低下させる。また、抵抗の発熱量を検出することにより、制御を実施する。カソード電流の変化に伴うカソード電圧の低下制御は瞬時に行う。瞬時とは1秒以内の時間である。 In the present invention, the maximum power capacity is given an upper limit. That is, (maximum) constant power control is performed. Therefore, the power supply size can be made smaller than the conventional power supply size. In the present invention, the cathode voltage is kept constant until the cathode current reaches a predetermined value. When the cathode current exceeds a certain value, as the cathode current increases, the absolute value of the cathode voltage is decreased and the maximum power of the cathode power supply is not exceeded. In this operation, the magnitude of the cathode current is monitored, and the cathode voltage is lowered by the monitored current. Also, by measuring the voltage across the resistor connected to the cathode current output terminal of the power supply circuit, the cathode voltage is lowered by the voltage generated at this resistor. Control is performed by detecting the amount of heat generated by the resistor. The cathode voltage drop control accompanying the change of the cathode current is performed instantaneously. Instantaneous is a time within 1 second.
カソード電源の最大電力Pm=カソード電流Iss×カソード電圧Vssとすれば、カソード電流が変化してもPmが一定となるように、カソード電圧Vssが調整される。調整に遅延が発生するが、最大電力の理想値を1とした時、1秒以内に、理想値の0.9以上1.1以下となるように、カソード電圧が調整される。好ましくは、0.9以上1.0以下となるように制御される。 If the maximum power of the cathode power supply Pm = cathode current Iss × cathode voltage Vss, the cathode voltage Vss is adjusted so that Pm remains constant even when the cathode current changes. Although a delay occurs in the adjustment, when the ideal value of the maximum power is set to 1, the cathode voltage is adjusted so that the ideal value is 0.9 or more and 1.1 or less within 1 second. Preferably, it is controlled to be 0.9 or more and 1.0 or less.
なお、本発明では、一定以上のカソード電流Issが増加に伴い、カソード電圧Vssを低下させることにより、カソード電源電力の上限(最大)を超えないように制御あるいは動作させるとして説明するが、これに限定するものではない。たとえば、一定以上のアノード電流Iddが増加に伴い、アノード電圧Vddを低下させることによりアノード電源電力の上限(最大)を超えないように制御あるいは動作させるとしてもよい。また、アノード電源電力とカソード電源電力の両方を同時に制御してもよい。また、アノード電圧(電流)とカソード電圧(電流)の両方を1つの電源で発生させる場合も本発明の技術的範疇である。 In the present invention, the cathode current Iss is controlled or operated so as not to exceed the upper limit (maximum) of the cathode power supply by decreasing the cathode voltage Vss as the cathode current Iss exceeds a certain level. It is not limited. For example, control or operation may be performed so as not to exceed the upper limit (maximum) of the anode power supply power by decreasing the anode voltage Vdd as the anode current Idd exceeds a certain level. Further, both anode power supply power and cathode power supply power may be controlled simultaneously. The case where both the anode voltage (current) and the cathode voltage (current) are generated by one power source is also a technical category of the present invention.
図146は、横軸を昇圧回路1281bのカソード電源の電力(%)としている。電力100%とは、昇圧回路1281bが使用できる最大電力である。つまり、カソード電源電力の出力上限(最大)である。図146の実施例では、電力100%以上で、カソード電圧Vssの絶対値を小さくすることにより、カソード電源の電力100%を超えないように制御している。カソード電流Issは増加させている。カソード電源電力100%までは、カソード電圧Vssは所定値(規定値、本発明の実施例では−9Vである)を保持しており、また、カソード電流も100%まで増加する。カソード電流100%がカソード電源電力の最大値である。カソード電流Issは増加させるが、カソード電圧Vssを低下させることにより電力が上限値を超えないよう制御している。一例として、カソード電流150%とは、カソード電圧が既定値の−9Vを保持した状態で出力できるカソード電流を100%とした時の1.5倍である。カソード電流150%では、カソード電圧は、−6Vまで上昇する。
In FIG. 146, the horizontal axis represents the power (%) of the cathode power supply of the
説明を容易にするため、一例として具体的な数字を記載して説明をする。図146において、カソード電流比が100%の時のカソード電流Iss=0.1Aとする。したがって、カソード電流150%では、Iss=0.15Aとなる。昇圧回路1281bの電源容量100%とは、カソード電流100%の時の0.1A×(−9)V=0.9Wである。カソード電流が1.5倍の0.15Aとなったとき、昇圧回路1281bの電源容量100%の上限を超えないようにするには、0.9W/0.15A=6Vとなるから、カソード電圧Vssは−6Vに調整すればよい。つまり、カソード電流Issが150%の時は、昇圧回路1281bが出力する電力は、1.5×0.1A×(−6V)=0.9Wとなる。つまり、カソード電圧Vssを1.5分の1倍に抑制することにより、昇圧回路1281bの電源容量は増加させる必要はない。カソード電流Issが0〜100%の時は、昇圧回路1281bの出力電力は0%〜100%の範囲で、カソード電流Issに比例して線形に変化させている。もちろん、カソード電源の電力が上限値を超えなければ線形でなくともよい。
For ease of explanation, specific numbers are described as an example. In FIG. 146, the cathode current Iss = 0.1 A when the cathode current ratio is 100%. Therefore, when the cathode current is 150%, Iss = 0.15A. The
以上のように、本発明は、カソード電流Issが100%以上の領域であっても、カソード電源の最大電力Pm=カソード電流Iss×カソード電圧Vssが維持されるように制御することを特徴とする。EL表示装置(自己発光表示装置)に供給する電流(アノード電流またはカソード電流)が設定された電流以下(カソード電流100%以下)の場合は、アノード電圧とカソード電圧を保持した状態で、必要なカソード電流Issを供給し、カソード電流100%以上の領域では、アノード電圧、カソード電圧の絶対値を小さくし、Pmが一定となるように、カソード電流を供給する。 As described above, the present invention is characterized in that control is performed so that the maximum power Pm of the cathode power supply Pm = cathode current Iss × cathode voltage Vss is maintained even in a region where the cathode current Iss is 100% or more. . If the current (anode current or cathode current) supplied to the EL display device (self-luminous display device) is less than the set current (cathode current 100% or less), it is necessary to maintain the anode voltage and cathode voltage. The cathode current Iss is supplied, and in the region where the cathode current is 100% or more, the anode voltage and the absolute value of the cathode voltage are reduced, and the cathode current is supplied so that Pm becomes constant.
本発明では、図115から図119などに図示するように、duty比制御などを実施することによりEL表示パネルに流れ込む電流を、点灯率に対応して制御する。例えば、画像の点灯率が10%などから低い状態から、90%以上の点灯率に急変したときは、duty比を小さくすることにより、EL表示パネルに流れ込む電流(カソード電流Iss、アノード電流Idd)を抑制する。その抑制期間は0.5〜2秒程度である。つまり、点灯率が急変時は0.5〜2秒の短期間の間、カソード電流などは増加するが、短時間でカソード電流などは低下する。この短期間の間は、図146などで説明したカソード電圧Vssの絶対値を低下させるなどの方式を用いて、カソード電力の最大値を超えないようにする。特に、本発明のEL表示パネルでは、カソード電圧Vssの絶対値が小さくなっても、電流プログラムによる駆動用トランジスタ11aのプログラムは良好に実施できるので、問題ない。たとえ、以上にカソード電圧の絶対値が小さくなっても、0.5〜2秒の短期間の間だけ、レーザーショットの筋ムラが発生するだけである。この期間は画像が急変している期間であるから、視覚的にはレーザーショットがめだつことはない。以上のように、本発明の電源回路あるいは構成もしくは制御方法は、EL表示装置などの自己発光表示装置に特に有効である。
In the present invention, as shown in FIGS. 115 to 119 and the like, the current flowing into the EL display panel is controlled in accordance with the lighting rate by performing duty ratio control or the like. For example, when the lighting rate of an image suddenly changes from a low state such as 10% to a lighting rate of 90% or higher, the current flowing into the EL display panel (cathode current Iss, anode current Idd) is reduced by reducing the duty ratio. Suppress. The suppression period is about 0.5 to 2 seconds. That is, when the lighting rate changes suddenly, the cathode current and the like increase for a short period of 0.5 to 2 seconds, but the cathode current and the like decrease in a short time. During this short period, the maximum value of the cathode power is not exceeded by using a method such as decreasing the absolute value of the cathode voltage Vss described in FIG. In particular, in the EL display panel of the present invention, even if the absolute value of the cathode voltage Vss decreases, the driving
図146では、カソード電流が100%と超えてもカソード電源電力Pmが一定となるように制御されている。電力比100%(カソード電源の最大電力)までは、カソード電流Issの増加に伴い、カソード電源の出力電流は増加する。カソード電圧Vssは一定に保持されている。電力比100%以上ではカソード電流は増加を続けるが、電力を一定値以内とするため、カソード電圧Vssの絶対値は小さくされる。 In FIG. 146, the cathode power supply power Pm is controlled to be constant even when the cathode current exceeds 100%. Up to a power ratio of 100% (the maximum power of the cathode power supply), the output current of the cathode power supply increases with the increase of the cathode current Iss. The cathode voltage Vss is kept constant. When the power ratio is 100% or more, the cathode current continues to increase, but the absolute value of the cathode voltage Vss is reduced in order to keep the power within a certain value.
カソード電流Issが増加をつづけ、それに伴いカソード電圧Vssの絶対値が低下する。一定以上のカソード電流Issが増加すれば、増加は停止し、また、カソード電圧Vssの絶対値の低下もなくなり、一定値を保持するように制御される。 As the cathode current Iss continues to increase, the absolute value of the cathode voltage Vss decreases accordingly. If the cathode current Iss exceeds a certain level, the increase is stopped, and the absolute value of the cathode voltage Vss is not decreased, and the constant value is controlled to be maintained.
以上の本発明の実施例において、一定以上のカソード電流IssをEL表示パネルに供給する時は、「カソード電圧の絶対値が小さくする」として説明した。しかし、絶対値の基準は、GNDに限定するものでない。アノード電圧Vddあるいはそれと比例して変化する電圧(たとえばプリチャージ電圧Vpなど)を基準としてもよい。特に電流駆動方式で画素が図1のようにPチャンネルの場合は、アノード電圧Vddが電圧の原点(基準)である。したがって、本発明において、カソード電圧の絶対値を小さくするとは、アノード電圧を基準として小さくすると考えてもよい。また、駆動用トランジスタ11aがNチャンネルトランジスタの場合は、カソード電圧を基準としてアノード電圧の絶対値を小さくするとして置き換えても良い。また、画素16の駆動用トランジスタ11aがPチャンネルであっても、カソード電圧(Vss)を基準とする場合もある。その場合は、カソード電圧を基準としてアノード電圧の絶対値を小さくするとして置き換えても良い。
In the above embodiments of the present invention, it has been described that “when the cathode current Iss of a certain level or more is supplied to the EL display panel,“ the absolute value of the cathode voltage is reduced ”. However, the absolute value criterion is not limited to GND. The anode voltage Vdd or a voltage that changes in proportion to the anode voltage Vdd (for example, a precharge voltage Vp) may be used as a reference. In particular, when the pixel is a P channel as shown in FIG. 1 in the current driving method, the anode voltage Vdd is the origin (reference) of the voltage. Therefore, in the present invention, reducing the absolute value of the cathode voltage may be considered as reducing the anode voltage as a reference. If the driving
以上のように、本発明では、電流あるいは電圧駆動を実施する基準電圧(本実施例ではアノード電圧Vdd)を基準として他方の電圧(本実施例ではカソード電圧Vss)の絶対値を小さくする。また、カソード電源容量とアノード電源容量が同一あるいは類似の容量に形成し、アノード電圧の絶対値(本実施例では6V)をカソード電圧の絶対値(本実施例では9V)よりも小さく構成する。基準電圧はアノード電圧とし、カソード電圧を一定以上のカソード電流を出力するときは、カソード電圧の絶対値を小さくする。つまり、基準でないほうの電圧を変化させる点が技術的特徴である。 As described above, in the present invention, the absolute value of the other voltage (cathode voltage Vss in this embodiment) is reduced with reference to the reference voltage (in this embodiment, anode voltage Vdd) for current or voltage driving. Further, the cathode power source capacity and the anode power source capacity are formed to be the same or similar, and the absolute value of the anode voltage (6 V in this embodiment) is configured to be smaller than the absolute value of the cathode voltage (9 V in this embodiment). The reference voltage is the anode voltage, and the absolute value of the cathode voltage is reduced when outputting a cathode current with a cathode voltage exceeding a certain value. That is, the technical feature is that the voltage that is not the reference is changed.
本発明は、アノード電流(電源回路から出力される正電流)とカソード電流(電源回路から出力される負電流)が一致もしくは略一致する自己発光表示装置において、カソード電流あるいはアノード電流が規定値を超えるときに、一方の電圧(カソード電圧またはアノード電圧)の一方の電圧の絶対値を小さくする駆動方式である。 The present invention relates to a self-luminous display device in which an anode current (a positive current output from a power supply circuit) and a cathode current (a negative current output from a power supply circuit) match or substantially match each other. This is a driving method for reducing the absolute value of one of the voltages (cathode voltage or anode voltage) when exceeding.
また、本発明は、電圧または電流プログラムを実施する自己発光表示装置において、カソード電流あるいはアノード電流が規定値を超えるときに、電圧または電流プログラムの基準電圧(本発明の図1の実施例ではアノード電圧Vdd)を変化させず(一定電圧を保持し)、他方の電圧(本発明ではカソード電圧Vss)の絶対値を小さくする駆動方式である。 Further, the present invention relates to a self-luminous display device that performs voltage or current programming, and when the cathode current or anode current exceeds a specified value, the voltage or current programming reference voltage (in the embodiment of FIG. In this driving method, the voltage Vdd is not changed (a constant voltage is maintained), and the absolute value of the other voltage (the cathode voltage Vss in the present invention) is reduced.
また、本発明は、アノード電流(電源回路から出力される正電流)とカソード電流(電源回路から出力される負電流)が一致もしくは略一致し、電流プログラムを実施する自己発光表示装置にあって、カソード電流あるいはアノード電流が所定値を超えるときに、電流プログラムの基準電圧(本発明の図1の実施例ではアノード電圧Vdd)を変化させず(一定電圧を保持し)、他方の電圧(本発明ではカソード電圧Vss)の絶対値を小さくする駆動方式または電源回路構成である。 The present invention is also directed to a self-luminous display device that performs current programming, in which an anode current (a positive current output from a power supply circuit) and a cathode current (a negative current output from a power supply circuit) match or substantially match. When the cathode current or anode current exceeds a predetermined value, the reference voltage of the current program (the anode voltage Vdd in the embodiment of FIG. 1 of the present invention) is not changed (a constant voltage is maintained), and the other voltage (main In the present invention, the driving system or the power supply circuit configuration reduces the absolute value of the cathode voltage Vss).
また、本発明の電源あるいは電源回路構成もしくは電源を用いた駆動方法は、duty比制御、基準電流比制御など表示パネルに流れる電流(電源回路から出力される電流)を抑制する駆動方式と組み合わせることにより、より特徴ある効果を発揮する。 In addition, the power source or the power source circuit configuration or the driving method using the power source of the present invention is combined with a driving method that suppresses the current flowing through the display panel (current output from the power source circuit) such as duty ratio control and reference current ratio control. Due to this, a more characteristic effect is exhibited.
以上の実施例では、図1などに図示するような画素の構成あるいは、画素16の駆動用トランジスタ11aがPチャンネルトランジスタで構成した場合は、カソード電圧を変化させても画像表示を劣化させることはほとんどない。駆動用トランジスタ11dがPチャンネルの場合は、基準とする電圧(電位)がアノード電圧Vddであるため、カソード電圧の変化は画像表示あるいは電圧/電流プログラムに影響を与えないからである。つまり、本発明は、電圧または電流プログラムで基準となる電圧とならない電圧(本実施例では基準となる電圧はアノード電圧Vddであり、基準とならない電圧はカソード電圧Vssである)を、100%を超える電流をEL表示装置(自己発光表示装置)に供給するときは変化させる(変化させる電圧は、カソード電圧Vssである)。
In the above embodiment, when the pixel configuration as shown in FIG. 1 or the like, or when the driving
図1などに図示するような画素の構成あるいは、画素16の駆動用トランジスタ11aがPチャンネルトランジスタで構成した実施例について説明したが、画素16の駆動用トランジスタ11aがNチャンネルトランジスタの場合も本発明を適用できることは言うまでもない。画素16の駆動用トランジスタ11aがNチャンネルの場合は、基準とする電圧(電位)がカソード電圧Vssとなる場合が多い。この場合は、アノード電圧の変化は画像表示あるいは電圧/電流プログラムに影響を与えない。つまり、本発明は、電圧または電流プログラムで基準となる電圧とならない電圧(本実施例では、基準とならない電圧はアノード電圧Vddである)を、100%を超える電流をEL表示装置(自己発光表示装置)に供給するときは変化させる。
Although the pixel configuration shown in FIG. 1 or the like or the embodiment in which the driving
なお、以上の実施例では、点灯率が短期間で急変する時に、カソード電圧の絶対値などを小さくするとしたが、本発明はこれに限定するものでない。EL表示装置では、RGBで発光効率が異なる。特に、BはGなどに比較して発光効率が悪い。そのため、Bのラスター表示などを表示された場合は、必要な電力がGあるいはRラスター表示に比較して大きい。電源電力容量を決定する場合に、Bラスター表示を基準としてサイズを決定すれば、電源サイズが非常に大きくなる。モバイル表示装置では不可能に近い。 In the above embodiment, the absolute value of the cathode voltage is reduced when the lighting rate changes rapidly in a short period, but the present invention is not limited to this. In an EL display device, light emission efficiency differs between RGB. In particular, B has lower luminous efficiency than G or the like. Therefore, when the B raster display or the like is displayed, the required power is larger than that of the G or R raster display. When determining the power source power capacity, if the size is determined based on the B raster display, the power source size becomes very large. Nearly impossible with mobile display devices.
この課題に対して、本発明を実施すれば有効である。RGBの中間的な効率での電力から電源サイズを決定する。したがって、Bラスター表示では、電源電力よりオーバーとなる。この場合は、カソード電流は、B表示状態に対応して出力するが、カソード電圧は電源オーバーにならないように電圧 の絶対値を小さくする。青空の表示、海の表示では比較的カソード電流出力が規定値より大きくなる状態が連続する。しかし、本発明では、カソード電圧を制御するだけであるので画質劣化はほとんど発生しない。 It is effective if this invention is implemented with respect to this subject. The power source size is determined from the electric power with the intermediate efficiency of RGB. Accordingly, the B raster display is over the power supply power. In this case, the cathode current is output corresponding to the B display state, but the absolute value of the cathode voltage is reduced so that the cathode voltage does not become over. In the blue sky display and the sea display, the state where the cathode current output is relatively larger than the specified value continues. However, in the present invention, image quality deterioration hardly occurs because only the cathode voltage is controlled.
また、図2のように電圧駆動の画素構成にも、本発明の電源回路およびそれを用いた表示装置、表示装置の駆動方法にも有効であることは言うまでもない。特に、図1、図19のトランジスタ11d、図18のトランジスタ11e、図21(a)のトランジスタ11d、図21(b)のトランジスタ11fのように、EL素子15にカソード電流Issまたはアノード電流Iddの供給を切断あるいは接続制御できる構成では、本発明のduty比制御などを有効に実施することができる。したがって、EL表示装置に流れ込む電流制御が容易であり、本発明の電源回路およびその制御方式を実施する効果が大きい(特徴ある効果が発揮される)。
Further, it goes without saying that the present invention is effective not only for the voltage-driven pixel configuration as shown in FIG. 2, but also for the power supply circuit of the present invention, the display device using the same, and the driving method of the display device. In particular, as shown in FIG. 1 and FIG. 19, the
また、本発明は、点灯率を演算などして得ることができる駆動方式と組み合わせることにより効果を発揮できることも言うまでもない。点灯率により、EL表示装置などの自己発光表示装置に流れ込む電流を得ることにより、電源から出力される電流(アノード電流、カソード電流)を把握することできるからである。この電流の把握により、カソード電圧またはアノード電圧もしくはその両方を可変処理することができ、電源容量の上限値を越えないように制御することが可能になるからである。 In addition, it goes without saying that the present invention can be effective when combined with a driving method that can be obtained by calculating the lighting rate. This is because the current (anode current and cathode current) output from the power source can be grasped by obtaining a current flowing into a self-luminous display device such as an EL display device based on the lighting rate. This is because, by grasping this current, the cathode voltage and / or the anode voltage can be variably processed, and control can be performed so as not to exceed the upper limit value of the power source capacity.
図148は本発明の他の実施例である。図148はVin電圧を昇圧し、Vdd電圧を発生する昇圧回路1281と、昇圧されたVdd電圧をGND電圧と中心として、極性反転したVss電圧を発生する電圧反転回路1282から構成された電源回路の構成図である。
FIG. 148 shows another embodiment of the present invention. FIG. 148 shows a power supply circuit composed of a
図148のように構成することにより、回路構成が簡単になり、低コスト化を実現できる。しかし、発生する電圧は、図149に図示するように、Vdd電圧の大きさAとVss電圧の大きさBとは、A=Bとなる。なお、図149に図示するように、Vcc電圧とVdd電圧とを共通(同一の電圧)にすることにより、より電源回路の低コスト化が可能になる。 With the configuration as shown in FIG. 148, the circuit configuration is simplified and the cost can be reduced. However, in the generated voltage, as shown in FIG. 149, the magnitude A of the Vdd voltage and the magnitude B of the Vss voltage are A = B. As shown in FIG. 149, by making the Vcc voltage and the Vdd voltage common (the same voltage), the cost of the power supply circuit can be further reduced.
図149の構成であっても、カソード(アノード)電圧制御(駆動用トランジスタがPチャンネルトランジスタの場合は、主としてカソード電圧を変化させるカソード電圧制御と実施し、駆動用トランジスタがNチャンネルトランジスタの場合は、主としてアノード電圧を変化させるアノード電圧制御と実施する)を適用できることは言うまでもない。 Even in the configuration of FIG. 149, cathode (anode) voltage control (when the driving transistor is a P-channel transistor, the cathode voltage control that mainly changes the cathode voltage is performed, and when the driving transistor is an N-channel transistor) Needless to say, it is possible to apply an anode voltage control mainly for changing the anode voltage.
また、図130、図131では、カソード電圧の変化は連続して変化させるとして説明したが、本発明はこれに限定するものではない。たとえば、図150に図示するように、カソード電圧をVss0、Vss1、Vss2、Vss3とデジタル的に変化させてもよい(飛び飛びな値で変化させてもよい)。図210も同様である。図210では、カソード電圧をデジタル的に、V1、V2、V3、V4から選択できるように構成している。図210ではスイッチにより、カソード電圧V2が選択されている。また、一部を連続で、一部をデジタル的に変化させてもよい。たとえば、高輝度表示モードとノーマル輝度表示モードの切り換え時は、デジタル的に変化させ、温度による変化では連続的に変化させてもよい。また、図152に図示するように、Vin電圧を昇圧回路1281bしてから反転させてもよい。
In FIGS. 130 and 131, it has been described that the change in the cathode voltage is continuously changed, but the present invention is not limited to this. For example, as shown in FIG. 150, the cathode voltage may be digitally changed to Vss0, Vss1, Vss2, and Vss3 (may be changed with a jump value). The same applies to FIG. In FIG. 210, the cathode voltage can be digitally selected from V1, V2, V3, and V4. In FIG. 210, the cathode voltage V2 is selected by a switch. Moreover, a part may be changed continuously and a part may be changed digitally. For example, when switching between the high luminance display mode and the normal luminance display mode, the change may be made digitally, and the change due to temperature may be changed continuously. Further, as shown in FIG. 152, the Vin voltage may be inverted after the
図211は、カソード電圧をDAコンバータ回路(デジタル−アナログ変換手段)2111によりカソード電圧を変化あるいは可変できるように構成した実施例である。コントロールICから出力されるデジタル8ビットのVKDATAデータを、DAコンバータ2111でアナログ信号に変換し、カソード端子に印加する。
FIG. 211 shows an embodiment in which the cathode voltage can be changed or varied by a DA converter circuit (digital-analog converting means) 2111. Digital 8-bit VKDATA data output from the control IC is converted into an analog signal by the
また、以上の実施例は、昇圧回路1281の動作により、アノード電圧を低下させたり、カソード電圧を上昇させたりするとした。しかし、本発明はこれに限定するものではない。たとえば、図151に図示するように、カソード電圧の出力端子に抵抗Rを配置する。抵抗RにIss電流が流れると、抵抗Rの両端電圧がIss電流に比例して高くなる。したがって、Iss電流が大きくなるにしたがって、カソード端子電圧が上昇する。Iss電流は点灯率に比例するから、点灯率に対応してカソード電圧を上昇させる(変化させる)ことができる。なお、抵抗Rの変わりに、ボジスタ、サイリスタなどの非線形素子と用いても良い。
In the above embodiment, the anode voltage is lowered or the cathode voltage is raised by the operation of the
コントローラ回路(IC)722あるいはその機能は、ソースドライバ回路(IC)14内に組み込んでもよい。たとえば、ソースドライバ回路(IC)14とコントローラ回路(IC)722とを1チップの半導体ICとして構成し、基板30にCOG実装する構成が例示される。図76、図78のように、1つのパネルに複数のソースドライバ回路(IC)14あるいは1枚のアレイ基板30に複数のソースドライバ回路(IC)14を実装する場合は、選択されたソースドライバ回路(IC)14内のコントローラ722機能を動作させ、他のコントローラ機能を停止させる。動作と停止はソースドライバ回路(IC)14に印加するコマンドあるいはロジック信号により設定あるいは調整する。
The controller circuit (IC) 722 or its function may be incorporated in the source driver circuit (IC) 14. For example, a configuration in which the source driver circuit (IC) 14 and the controller circuit (IC) 722 are configured as a one-chip semiconductor IC and mounted on the
また、1つのパネルに複数のソースドライバ回路(IC)14あるいは1枚のアレイ基板30に複数のソースドライバ回路(IC)14を実装する場合であっても、各ソースドライバ回路(IC)14内のコントローラ722機能を動作させてもよい。例えば、図76において、ソースドライバ回路(IC)14内に組み込まれた各コントローラ回路722は、図112などで説明した動作を行う。たとえば、入力された映像信号を演算し、表示領域全域に渡り点灯率を求める演算、duty比あるいは/または基準電流比を求める演算を行う。
Further, even when a plurality of source driver circuits (IC) 14 are mounted on one panel or a plurality of source driver circuits (IC) 14 are mounted on one
この演算結果は、ソースドライバ回路(IC)14aとソースドライバ回路(IC)14bでは同一の結果となる。ソースドライバ回路(IC)14aは、表示領域64の1/2のソース信号線18にプログラム電流などを出力し、ソースドライバ回路(IC)14bは先の表示領域64以外の1/2のソース信号線18にプログラム電流などを出力する。また、ソースドライバ回路(IC)14aは、ゲートドライバ12aの制御信号を出力し、ゲートドライバ12bの制御信号に出力は停止(出力はハイインピーダンス状態、図78なども参照のこと)する。ソースドライバ回路(IC)14bは、ゲートドライバ12bの制御信号を出力し、ゲートドライバ12aの制御信号に出力は停止(出力はハイインピーダンス状態)する。
This calculation result is the same for the source driver circuit (IC) 14a and the source driver circuit (IC) 14b. The source driver circuit (IC) 14 a outputs a program current or the like to the 1/2
つまり、各ソースドライバ回路(IC)14は、同一の映像データなどに基づき、同一の演算を行う。ソース信号線18への出力は、担当するソース信号線18に対して行う。ゲートドライバ12の制御は担当するゲートドライバ12がある場合に行う。なお、各ソースドライバ回路(IC)14で演算した演算結果(制御も含む)は、複数のソースドライバ回路(IC)14間に比較し、一方あるいは多数決により1つの演算結果としてもよい。また、フレームあるいは一定周期または不定期周期で、演算あるいは制御を担当するソースドライバ回路(IC)14を切り換えてもよいことはいうまでもない。
That is, each source driver circuit (IC) 14 performs the same calculation based on the same video data and the like. The output to the
図250などで説明した実施例は、フリッカの発生を抑制あるいは防止することが1つの目的である。フリッカの防止などは、図263に図示する方式によっても対策(対応)できる。つまり、非点灯領域62あるいは点灯領域63を複数に分割するのである。フリッカが発生するのは、点灯率が高場合において、表示パネルで消費する電流を抑制するために、黒表示領域(非点灯領域)62の面積が大きくした場合である。非表示領域62の走査状態が視覚的に観察されるために、フリッカとして認識される。消費する電流抑制は本発明において主としてduty比制御で実施する。図114、図115、図116などに実施例とともに記載しているので参照されたい。
One example of the embodiment described with reference to FIG. 250 is to suppress or prevent the occurrence of flicker. Prevention of flicker and the like can also be taken (corresponding) by the method shown in FIG. That is, the
これを防止するためには、非表示領域62あるいは表示領域63を複数に分割すればよい。つまり、duty比が小さい時は、非表示領域62が多くなるため、非表示領域62が連続しないようにすればよい。逆に、duty比が大きい時は、非表示領域62が少なくあるいは0になるため、非表示領域62が発生する場合であっても、一括挿入すればよい。
In order to prevent this, the
図263はその実施例である。duty比が0.6(3/5)より大きい時、分割数は1である。つまり、表示画面64の表示領域(点灯領域)63は3/5(表示画面64の有効表示領域を1/1とする)であり、この表示領域63は連続して表示される。逆に言えば、表示画面64の非表示領域(非点灯領域)62は2/5(表示画面64の有効表示領域を1/1とする)であり、この非表示領域62は連続して一括挿入される。
FIG. 263 shows an example thereof. When the duty ratio is larger than 0.6 (3/5), the number of divisions is 1. That is, the display area (lighting area) 63 of the
点灯率が高い範囲では、duty比は小さくなる。図263の実施例では、duty比が0.2(1/5)以下の領域では、非表示領域62あるいは表示領域63を4つ(分割数4)としている。つまり、duty比が小さい時は、非表示領域62が多くなるため、非表示領域62が連続しないようにし、また、duty比を小さくなるにつれ、分割数を多くすればよい。図263では、duty比が0.2(1/5)より大きい時、分割数は4である。つまり、表示画面64の表示領域(点灯領域)63は1/5(表示画面64の有効表示領域を1/1とする)であり、この表示領域63の面積1/5は4分割(均等分割の場合は、1/20)されて表示される。逆に言えば、表示画面64の非表示領域(非点灯領域)62は4/5(表示画面64の有効表示領域を1/1とする)であり、この非表示領域62は1/5に分割して挿入される。
In a range where the lighting rate is high, the duty ratio is small. In the embodiment of FIG. 263, in the area where the duty ratio is 0.2 (1/5) or less, the
なお、図263の実施例では、duty比が0.2(1/5)〜0.4(2/5)の範囲では、分割数は3である。duty比が0.4(2/5)〜0.6(3/5)の範囲では、分割数は2としている。 In the example of FIG. 263, the number of divisions is 3 when the duty ratio is in the range of 0.2 (1/5) to 0.4 (2/5). When the duty ratio is in the range of 0.4 (2/5) to 0.6 (3/5), the number of divisions is 2.
表示領域63などの分割数は、デジタル的である。しかし、急に表示領域63が均等な1分割から2分割などに変更するとこの変更開始時の変化点が視覚的に認識されてしまう。この課題に対しては、図262に図示するように、徐々に分割する。図262は表示領域62が連続する(分割されていない)状態から(図262(a)、表示領域62が均等に2分割された状態(図262(b))に変化させたときの実施例である。図26では、duty比0.7からduty比0.5に変化させた場合を想定している(分割数1から分割数2)。
The number of divisions of the
図262(a)において、表示領域63はゲートドライバ12bのシフトレジスタの動作に同期して下方向に移動する。移動に伴い、非表示領域62aも移動する(図262(b))。また、画面64の上部から表示領域63aが挿入される。図262(b)の表示領域63a面積+表示領域63bの面積が、図262(a)の表示領域63の面積である。以上の動作により、図262(c)に図示するように表示領域63aの面積が増加する。図262(c)の表示領域63a面積+表示領域63bの面積が、図262(a)の表示領域63の面積である。また、図262(b)の表示領域63a面積+表示領域63bの面積である。
In FIG. 262 (a), the
さらに、図262(d)に図示するように、表示領域63bはゲートドライバ12bのシフトレジスタの動作に同期して下方向に移動する。移動に伴い、非表示領域62b、表示領域63aも移動する。また、画面64の上部から非表示領域62aが挿入され、また、表示領域63aも挿入される。図262(d)の表示領域63a面積+表示領域63bの面積が、図262(a)の表示領域63の面積である。また、図262(d)の非表示領域62aの面積+非表示領域62bの面積が、図262(b)の非表示領域62aの面積である。また、図262(a)の表示面積63の1/2が図262(d)の表示領域63aの面積、表示領域63bの面積である。
Further, as shown in FIG. 262 (d), the
さらに、図262(e)に図示するように、表示領域はゲートドライバ12bのシフトレジスタの動作に同期して下方向に移動する。移動に伴い、非表示領域62a、62b、表示領域63a、63bも移動する。また、画面64の上部から非表示領域62cが挿入される。
Further, as shown in FIG. 262 (e), the display area moves downward in synchronization with the operation of the shift register of the
以上の動作により、表示領域62が連続する(分割されていない)状態から(図262(a)、表示領域62が均等に2分割された状態(図262(e))に変化する。このように実施することにより、表示領域63の分割数を変化させる時に変化点が視覚的に認識されることはない。
With the above operation, the
以上の実施例は、分割数を増大させる(図262のA方向)実施例の説明であったが、逆もなりたつ。つまり、分割数を減少させるときは、図262のB方向に実施すればよい。 The above embodiment is the description of the embodiment in which the number of divisions is increased (direction A in FIG. 262), but the reverse is also true. That is, when the number of divisions is decreased, it may be performed in the direction B in FIG.
以上の動作あるいは制御は、コントローラ722で演算され、演算結果により、ゲートドライバ12bに印加されるスタートパルスが制御される。スタートパルスはシフトレジスタ内を順次シフトされる。つまり、スタートパルスにより、各画素行の画素16のスイッチ用トランジスタ11dがオンオフ制御される。
The above operation or control is calculated by the
以上のように、本発明は、表示領域63と非表示領域62のうち、少なくとも一方の面積を略同一に保持しつつ、表示領域63と非表示領域62のうち、少なくとも一方の分割数を変更あるいは可変する駆動方法と駆動装置である。
As described above, the present invention changes the number of divisions of at least one of the
なお、表示領域63と非表示領域62の分割数を変化あるいは可変を開始するとき、1フレームあるいは1フィールド、場合によっては、数フレームあるいは数フィールドの期間は、表示領域63と非表示領域62の面積を略同一に保持できない場合がある。ゲートドライバ12bへのスタートパルスの入力が順番であり、一時的に非表示領域62あるいは表示領域63の面積が維持されたまま画面64を走査されていくからである。しかし、この期間は非常に短期間であること、また、面積のずれは大きくないことから、視覚的に認識されることはない。したがって、以上の場合も、本発明の範疇である。つまり、表示領域63と非表示領域62のうち、少なくとも一方の面積を略同一に保持して状態とみなす。
It should be noted that when the number of divisions of the
図263の実施例は、基準電流比を1とし、一定にした実施例であった。しかし、本発明はこれに限定するものではない。たとえば、図265に図示するように、基準電流比をduty比にあわせて変化させてもよい。この際、画面64の輝度を一定に保つには、表示領域63または非表示領域62の面積を調整すればよいことは言うまでもない。
The embodiment of FIG. 263 is an embodiment in which the reference current ratio is set to 1 and constant. However, the present invention is not limited to this. For example, as shown in FIG. 265, the reference current ratio may be changed in accordance with the duty ratio. At this time, it goes without saying that the area of the
基準電流比を変化させる場合は、表示領域63と非表示領域62のうち、少なくとも一方の面積を略同一に保持するという条件から逸脱する。基準電流比により、表示領域63の輝度が異なるからである。しかし、表示領域63の面積を変化あるいは調整することにより、表示画面64の輝度は一定に保持することができる。したがって、本発明は、表示画面64の輝度、あるいは表示画面から発生する光束量を略同一に保持しつつ、表示領域63と非表示領域62のうち、少なくとも一方の分割数を変更あるいは可変する駆動方法あるいは駆動装置である。
When changing the reference current ratio, the condition deviates from the condition that at least one area of the
なお、表示領域63と非表示領域62の分割数を変化あるいは可変を開始するとき、1フレームあるいは1フィールド、場合によっては、数フレームあるいは数フィールドの期間は、表示画面64の輝度を略同一に保持できない場合がある。ゲートドライバ12bへのスタートパルスの入力がゲートドライバ12bのシフトレジスタ内を順番にシフトされていく方式であり、スタートパルスのH、Lレベルにより、非表示領域62あるいは表示領域63の面積が維持されたまま画面64を走査されていくからである。スタートパルスはシフトレジスタ内を順次シフトされる。つまり、スタートパルスにより、各画素行の画素16のスイッチ用トランジスタ11dがオンオフ制御される。しかし、この期間は非常に短期間であること、また、輝度あるいは光束量のずれは大きくないことから、視覚的に認識されることはない。したがって、以上の場合も、本発明の範疇である。つまり、表示画面64の輝度などが略同一に保持された状態とみなす。
When the number of divisions of the
以上の実施例は、duty比あるいは基準電流比などの変化に伴い、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変する駆動方法を駆動装置である。しかし、本発明は、この場合に限定するものではない。たとえば、動画と静止画の変更時に、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変してもよい。動画では、分割数を少なくし、静止画では分割数を多くする。つまり、動画表示から静止画に変化した場合は、duty比などによらず、分割数を増加させる。静止画表示から動画画に変化した場合は、duty比などによらず、分割数を減少させる。図262では、表の横軸において、duty比1.0の方向を動画表示(方向)とし、duty比0.2の方向を、静止画表示(方向)と置き換えればよい(言い換えればよい)。もちろん、duty比、基準電流比なども変化させてもよいことは言うまでもない。
The above embodiment is a driving device that changes or varies the number of divisions of at least one of the
また、図263の実施例は、多段階に分割数を変更した実施例であったが、本発明はこれに限定するものではない。たとえば、図264に図示するように、1段階であってもよい。図263の実施例では、duty比が0.2(1/5)以下で分割数を4としている。duty比0.2以上の分割数1の状態から分割数4への変更は、図262を応用することによりスムーズに実現できる。図262は分割数が1から2への変更である。これを応用し、分割数1→分割数2→分割数3→分割数4と徐々に変化させていけばよい。あるいは、分割数4→分割数3→分割数2→分割数1と徐々に変化させていけばよい。もちろん、duty比の変化状態により、分割数1→分割数2→分割数3→分割数2→分割数1→分割数2→分割数3→分割数4となることもあることは言うまでもない。
Further, the embodiment of FIG. 263 is an embodiment in which the number of divisions is changed in multiple stages, but the present invention is not limited to this. For example, as shown in FIG. In the embodiment of FIG. 263, the duty ratio is 0.2 (1/5) or less and the number of divisions is 4. The change from the
以上の事項は、電流駆動の図1の画素構成の表示パネルに限定されるものではなく、電流プログラム方式の1つであるカレントミラー方式であっても、図11に図示する構成であっても適用できる。また、電圧駆動の画素構成であっても、図21(a)(b)(c)などの画素構成であっても適用できることは言うまでもない。 The above items are not limited to the current-driven display panel having the pixel configuration shown in FIG. 1. The current mirror method, which is one of current programming methods, or the configuration shown in FIG. Applicable. Further, it goes without saying that the present invention can be applied to a pixel configuration of voltage drive or a pixel configuration of FIGS. 21 (a), (b), and (c).
以上の実施例は、duty比あるいは基準電流比などの変化に伴い、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変する駆動方法を駆動装置であり、動画と静止画の変更時に、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変する駆動方法を駆動装置であるが、この駆動方式はリアルタイムで実施することに限定するものではない。計画された制御にもとづいて実施してもよい。また、一定の期間の変化をコントローラなどで関し、高速に変化する時は、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変せず、変化が継続的になされるときに、表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変してもよい。高速に変化する時に、変化に追随して表示領域63と非表示領域62の少なくとも一方の分割数を変更あるいは可変すると画像表示がフリッカ的になるからである。
The above embodiment is a driving apparatus that changes or varies the number of divisions of at least one of the
以下、図面を参照しながら、本発明のアレイ基板またはパネルの検査方法について説明をする。図22は、本発明の検査方式の説明図である。端子382とはプローブ(図示せず)を介して、または、図217の配線2171で接続する。図223では、プローブ2173を省略している。なお、プローブに限定するものではなく、コネクタ接続であってもよい。
The array substrate or panel inspection method of the present invention will be described below with reference to the drawings. FIG. 22 is an explanatory diagram of the inspection method of the present invention. The terminal 382 is connected through a probe (not shown) or by the
各端子382には、抵抗RとダイオードDが接続されている。抵抗Rは、複数のソース信号線18が短絡した場合に、過電流が流れることを防止すること、異常な電圧が各ソース信号線18に印加されることを防止するためである。ダイオードDは、電流が流れる方向を一方向に制限するためである。
A resistor R and a diode D are connected to each terminal 382. The resistor R is for preventing an overcurrent from flowing when a plurality of
ダイオードDは、個別部品としてプリント基板に実装する方法でもよいし、アレイ30にトランジスタを形成し、ダイオード接続して形成あるいは構成してもよい。たとえば、図251の実施例が例示される。図251はアレイ基板30にPチャンネルあるいはNチャンネルのTFTでダイオードを形成している。また、抵抗Rは配線による抵抗あるいは半導体膜による抵抗で形成している。なお、耐圧あるいは安定性の問題などからダイオードはPチャンネルトランジスタで形成または構成することが好ましい。
The diode D may be mounted on a printed circuit board as an individual component, or may be formed or configured by forming a transistor in the
なお、図223では、各ソース信号線18にダイオードなどが接続されているとしている。しかし本発明はこれに限定するものではない。例えば、R用のソース信号線18を配線2171R(図221などを参照のこと)で共通し、この共通配線2171Rにダイオードなどを接続し、G用のソース信号線18を配線2171Gで共通して、この共通配線2171Gにダイオードなどを接続し、B用のソース信号線18を配線2171Bで共通し、この共通配線2171Bにダイオードなどを接続してもよい。表示領域64には、RGBのソース信号線18が隣接して形成されている。したがって、ソース信号線の隣接ショートは、R用ソース信号線18RとG用ソース信号線18Gの短絡、G用ソース信号線18GとB用ソース信号線18Bの短絡、または、B用ソース信号線18BとR用ソース信号線18Rの短絡であるからである。したがって、ソース信号線18の隣接ショートによる課題は、共通配線2171に接続したダイオードで防止することができる。
In FIG. 223, it is assumed that a diode or the like is connected to each
ダイオードに一端子は、配線2171で短絡されている。配線2171には、電流値を可変あるいは調整できる定電流源2174が接続されている。定電流源2174は、階調に対応したプログラム電流を発生することができる。n本のソース信号線18が共通にされている時は、階調のプログラム電流のn倍の電流を出力する(出力できる)。
One terminal of the diode is short-circuited by a
図224は、各ソース信号線18にダイオードDが配置されていない例である。ソース信号線18aとソース信号線18b間に短絡(抵抗Rfで示す)が発生しているとする。また、検査は、スイッチSWGがクローズし、定電流源2174Gにより配線2171Gに定電流IGが印加されているとする。なお、図224などでは作図を容易にするため、また、説明を容易にするため、ソース信号線数はRGBで各2〜3本と少なくしているが、実際には、QVGAの場合は、配線2171で共通にされるソース信号線18は、RGBで各320本である。
FIG. 224 is an example in which the diode D is not arranged in each
図223では、IG=Ig1+Ig2である。短絡Rfが発生していると、Im1とIm2が流れ、IG=Ig1’+Ig2’+Im1+Im2となる(Im+Im1+Im2)。Im1とIm2の電流経路が発生するということは、Gの画素だけでなく、Rの画素も点灯することになり、また、定電流IGがIm1、Im2にも分割されることになるから、点灯状態も異常となる。図223では、Rの共通配線2171Rに接続されているR用ソース信号線は2本であるが、実際には、すべてのR用信号線が接続されている。したがって、表示は、G画素とR画素が、同時に点灯する状態となり、検査することができない。
In FIG. 223, IG = Ig1 + Ig2. When the short circuit Rf occurs, Im1 and Im2 flow, and IG = Ig1 ′ + Ig2 ′ + Im1 + Im2 (Im + Im1 + Im2). The generation of current paths Im1 and Im2 means that not only the G pixel but also the R pixel is lit, and the constant current IG is also divided into Im1 and Im2, so that the lighting is performed. The state is also abnormal. In FIG. 223, there are two R source signal lines connected to the R
図225は、各ソース信号線18にダイオードDを挿入あるいは配置した構成である。図224と同様に、短絡Rfが発生している。図225では、ダイオードDが抵抗R1rに直列に挿入されているため、IG=Ig1+Ig2+Im2となる。つまり、Im1の電流経路が発生しない。したがって、短絡Rfが発生していることにより、1組の隣接したソース信号線18が点灯するが、他のR用画素は点灯することはない。したがって、G画素の一括点灯による画像表示による検査と、Gのソース信号線18と隣接したソース信号線を検出することができる。
FIG. 225 shows a configuration in which a diode D is inserted or arranged in each
以上の検査を、定電流源2171R、2171G、2171BをスイッチSW(SWR、SWG、SWB)で選択し、検査を実施する。
The above inspection is performed by selecting the constant
図225は、画素16の駆動用トランジスタ11aの特性を検査あるいは特性を評価する方法を説明する説明図である。なお、本発明では、定電流源2171R、2171G、2171BをスイッチSW(SWR、SWG、SWB)で選択し、順次検査を実施するが、説明を容易にするため、各定電流源2171(2171R、2171G、2171B)の定電流をI1とし、そのうち1つを例示して説明をする。
FIG. 225 is an explanatory diagram for explaining a method of inspecting the characteristics of the driving
図226の検査では、ゲートドライバ回路12aは、画像を表示するように動作する。あるいはその動作と類似で動作する。この方法はすでに何度も説明しているので説明を省略する。図226で図示するように、水平走査クロックにより、ゲートドライバ12aはシフト動作し、ゲート信号線17aは順次選択される。図226では、選択されるゲート信号線17aを1、2、3、4、5、6、・・・・・・・N、1、2、3、・・・・・・・と図示している(図8とその説明を参照のこと)。数字は、選択した画素行を示す。ゲートドライバ12bにはスタートパルス(ST2、図8とその説明を参照のこと)が印加されないため、EL素子う15にが電流は供給されない。すべてのゲート信号線17bは非選択状態である。この状態を図226では、−で示している。したがって、表示領域64は非点灯である。
In the inspection of FIG. 226, the
この状態で、図221で図示するように、各配線2171に電圧測定手段1701を用いて配線2171の電位を測定する。図226では、測定される画素行を1、2、3、4、5、6、・・・・・・・N、1、2、3、・・・・・・・と図示している。つまり、数字は、測定を行っている画素行を示す。測定されている画素行に異常が発生していると、ソース信号線18の電位を示す共通配線2171の電位が標準値から離れるので検出できる。異常とは、駆動用トランジスタ11aのソース−ドレイン端子の短絡などである。
In this state, as shown in FIG. 221, the potential of the
点灯検査を行う場合は、以下のようにして実施する。図226において、ゲートドライバ回路12aとゲートドライバ12bは、画像を表示するように動作する。あるいはその動作と類似で動作する。この方法はすでに何度も説明しているので説明を省略する。図226で図示するように、水平走査クロックにより、ゲートドライバ12aはシフト動作し、ゲート信号線17aは順次選択される。図225では、選択されるゲート信号線17aを1、2、3、4、5、6、・・・・・・・N、1、2、3、・・・・・・・と図示している(図8とその説明を参照のこと)。ゲートドライバ12bには絶えず、スタートパルス(ST2、図8とその説明を参照のこと)が印加する。したがって、すべてのゲート信号線17bは選択状態である。したがって、画素15のEL素子15は点灯する。この点灯状態から画素欠陥を検出できる。
When lighting inspection is performed, it is carried out as follows. In FIG. 226, the
図226において、図221で図示するように、各配線2171に電圧測定手段1701を用いて配線2171の電位を測定するとした。具体的には、図227で図示するようにスイッチSW1により、定電流源2174から、定電流Ibを配線2171に印加し、スイッチSW2をクローズすることにより、配線2171の電位を電圧測定手段1701に導き、電位を測定する。
In FIG. 226, as shown in FIG. 221, the potential of the
図227では、ソース信号線18、画素16などの保持特性も測定できる。図227で図示するようにスイッチSW1により、定電流源2174から、定電流Ibを配線2171に印加する。ゲートドライバ回路12aは、画像を表示するように動作する。あるいはその動作と類似で動作する。図226で図示するように、水平走査クロックにより、ゲートドライバ12aはシフト動作し、ゲート信号線17aは順次選択される。図226では、選択されるゲート信号線17aを1、2、3、4、5、6、・・・・・・・Nと図示している(図8とその説明を参照のこと)。数字は、選択した画素行を示す。最終画素行Nまで書き込むと、スイッチSW1をオープンし、スイッチSW2をクローズさせて電圧測定手段1701でソース信号線18の電位変化を測定する。この測定により保持特性を取得できる。画素行などに異常が発生していると、ソース信号線18の電位を示す共通配線2171の電位が急激に変化するので検出できる。異常とは、駆動用トランジスタ11aのソース−ドレイン端子の短絡、ソース信号線18の隣接ショートなどである。
In FIG. 227, the holding characteristics of the
保持特性は1画素行ずつでも測定あるいは評価できる。その実施例を図228に図示している。図227、図228で図示するようにスイッチSW1により、定電流源2174から、定電流Ibを配線2171に印加する。ゲートドライバ回路12aは、画像を表示するように動作する。あるいはその動作と類似で動作する。図228で図示するように、水平走査クロックにより、ゲートドライバ12aはシフト動作し、ゲート信号線17aは順次選択される。図228では、選択されるゲート信号線17aを1、2、3、4、5、6、・・・・・・・Nと図示している。Nは最終画素行である。数字は、選択した画素行を示す。最終画素行Nまで書き込むと、スイッチSW1をオープンし、スイッチSW2をクローズさせる。
The retention characteristic can be measured or evaluated for each pixel row. An example of this is shown in FIG. As shown in FIGS. 227 and 228, a constant current Ib is applied to the
次の周期では、図228で図示するように、水平走査クロックにより、再びゲートドライバ12aをシフト動作させ、ゲート信号線17aは順次選択される。同期させて、各画素行から出力される電流(実際に測定されるのは電圧)を電圧測定手段1701で測定する。図228では、測定される画素行を1、2、3、4、5、6、・・・・・・・Nと図示している。Nは最終画素行である。画素16のコンデンサ19の電位が低下していると測定される電位も低くなる。
In the next cycle, as shown in FIG. 228, the
図229は定電流源2174の出力電流を変化(I1、I2、I3・・・・・)と変化させ、また、ゲートドライバ12aを走査してゲート信号線17aに順次オン電圧を印加した実施例である。オン電圧の印加に同期して、ソース信号線18の電位を電圧測定手段1701で測定する。ソース信号線18の電位を測定することにより画素16の欠陥、特性を測定することができる。また、定電流源2174の出力電流を変化させることにより、階調に対する画素16特性も検査することができる。
FIG. 229 shows an embodiment in which the output current of the constant
図230は、表示パネルを点灯検査する実施例である。定電流源2174から所定の定電流I1を印加し、ゲートドライバ12aを動作させて、ゲート信号線17aを順次選択する。ゲート信号線17aを順次選択し、定電流I1を画素に書き込む。図1におけるゲート信号線17bは常時選択状態とするが、画素16に電流I1を書き込むときは、対応する画素行のゲート信号線17bにはオフ電圧を印加する。
FIG. 230 shows an example in which a display panel is inspected for lighting. A predetermined constant current I1 is applied from the constant
以上のように動作させることにより、画面94全体にI1電流の電流プログラムが実施され、画像表示される。この画像表示状態から画素欠陥、不良、表示状態を検査することができる。
By operating as described above, the current program of the I1 current is executed on the
図231は、本発明の表示パネルの定電圧検査の説明図である。スイッチSWにより、配線2171を介して、各ソース信号線18にアノード電圧Vddを印加する。なお、アノード電圧Vddは適正な電圧に可変(調整)して検査する。
FIG. 231 is an explanatory diagram of the constant voltage inspection of the display panel of the present invention. An anode voltage Vdd is applied to each
図232は、駆動方法(検査方法)の説明図である。検査は点灯検査である。アノード電圧を各ソース信号線18に印加し、ゲートドライバ12aを動作させて、ゲート信号線17aを順次選択する。ゲート信号線17aを順次選択し、定電圧Vdd=V1を画素に書き込む。図1におけるゲート信号線17bは常時選択状態とするが、画素16に電流I1を書き込むときは、対応する画素行のゲート信号線17bにはオフ電圧を印加する。
FIG. 232 is an explanatory diagram of a driving method (inspection method). The inspection is a lighting inspection. An anode voltage is applied to each
以上のように動作させることにより、画面94全体にV1電圧の電圧プログラムが実施され、画像表示される。この画像表示状態から画素欠陥、不良、表示状態を検査することができる。
By operating as described above, the voltage program of the V1 voltage is executed on the
図233は、定電流をEL素子15に流し込んで検査する検査あるいは評価方法の説明図である。図233(a)に図示するように、画素構成は図1と類似する。差違は、トランジスタ11bを制御するゲート信号線17a1と、トランジスタ11cを制御するゲート信号線17a2が分離されている点である。
FIG. 233 is an explanatory diagram of an inspection or evaluation method for inspecting by injecting a constant current into the
検査工程では、図233(b)に図示するように、ゲート信号線17a1には、オフ電圧を引火し、トランジスタ11bをオフ状態に設定する。したがって、トランジスタ11aは駆動電流を出力しない。一方、ゲート信号線17a2は1つずつ順次選択する。ゲート信号線17a2が選択されると選択された画素行に、図234に図示するように、定電流回路2174からの電流Iが印加される。印加された電流Iは、1画素行のすべてのEL素子15に分流されて印加される。図235に図示するように、スイッチSW1のクローズにより、定電流I(I=I1+I2+I3+・・・・・・・・)が選択された1画素行に印加され、EL素子15が発光する。各画素16のEL素子15の特性が同一であれば、I1=I2=I3=・・・・・・・・・の関係となるが、実際には、EL素子15の特性が異なるため、選択された1画素行の各画素16のEL素子15に流れる電流は異なる。EL素子15に流れる電流が異なれば、発光輝度が異なる。この発光輝度の差違を光学的検出手段(視覚、CCD、ホトセンサ、カメラなど)で検出あるいは測定することにより、表示パネルの検査を実現できる。
In the inspection process, as shown in FIG. 233 (b), an off voltage is ignited on the gate signal line 17a1, and the
図236は図235などの検査方法の説明図である。定電流を各ソース信号線18に印加し、ゲートドライバ12aを動作させて、ゲート信号線17a2を順次選択する。ゲート信号線17a1は非選択状態とする。また、ゲート信号線17bは常時選択状態とする。ゲート信号線17a2を順次選択し、定電流I1を画素に書き込む。
FIG. 236 is an explanatory diagram of the inspection method shown in FIG. A constant current is applied to each
以上のように動作させることにより、画面94を1画素行(場合によっては、複数の画素行を同時に選択してもよい)し、定電流を画素行に印加することにより、EL素子15を点灯させることができる。この画像表示状態から画素欠陥、不良、表示状態を検査することができる。
By operating as described above, the
また、図239に図示するように、1画素行ずつ電圧源2381で、電圧Vを画素行に書き込み、その時の電流を測定し、電圧Vを可変して所定電流となるまで繰り返しても良い。所定電流賭成った時のソース信号線18に印加した電圧Vを測定し、プリチャージ電圧Vとしてもよい。
Further, as illustrated in FIG. 239, the voltage V may be written to the pixel row by the
なお、以上の検査などは、配線2171で複数のソース信号線18を共通にして測定あるいは評価するとしたが、本発明はこれに限定するものではない。各、ダイオードDと配線2171間に選択スイッチを配置し、この選択スイッチを制御して、1本あるいは複数本のソース信号線18を選択し、検査あるいは評価を行ってもよい。
In the above inspection and the like, the plurality of
また、本発明の実施例では、画素構成は図1あるいは図1と類似の画素構成を例示して説明した。しかし、本発明はこれに限定するものではない。たとえば、図237の画素16がカレントミラー回路であっても、ゲート信号線17aを選択することにより、電流Iまたは電圧を画素16に印加することができる。また、図238のように画素16が2つのトランジスタで構成される構成であっても、ゲート信号線17aを選択することにより、電圧Vを画素16に印加することができる。したがって、これまでに説明した検査方式を実施することができる。
Further, in the embodiments of the present invention, the pixel configuration has been described by exemplifying the pixel configuration similar to FIG. 1 or FIG. However, the present invention is not limited to this. For example, even if the
また、図235では、全ソース信号線18に電流Iを印加するとしたが、これに限定するものではなく、図240に図示するように、隣接したソース信号線18には、別電流源(奇数番目のソース信号線18には、定電流源2174aを接続し、偶数番目のソース信号線18には、定電流源2174bを接続している)を接続してもよい。また、定電流源は定電圧源としてもよい。
In FIG. 235, the current I is applied to all the source signal lines 18. However, the present invention is not limited to this. As illustrated in FIG. A constant
また、本発明の検査方法には多種の方式がある。図241は、配線2171と接続をするアナログスイッチS(S1、S2、S3、・・・・・・・・)が形成または配置されている。任意のスイッチSを選択することにより、電流源2174の電流が端子382を介して選択したソース信号線18に印加される。このように構成することにより、選択したソース信号線18ごとに検査あるいは評価を実現できる。もちろん、図242に図示するように、スイッチSを形成せずとも検査を実施できることは言うまでもない。ただし、少なくとも1画素行を選択し、1画素行ごとの検査となる。また、図241のように画素列方向に検査を実施する場合は、図243に図示するように、表示領域94をブロックaに分割し、一定の範囲内(a範囲)のソース信号線18を選択して検査を実施することが好ましい。
There are various methods for the inspection method of the present invention. In FIG. 241, analog switches S (S1, S2, S3,...) Connected to the
以下、本発明のEL表示パネルまたはEL表示装置もしくはその駆動方法などを用いた装置などについて説明をする。以下の装置は、以前に説明した本発明の装置または方法を実施する。図133は情報端末装置の一例としての携帯電話の平面図である。筐体1333にアンテナ1331、テンキー1332などが取り付けられている。1332などが表示色切換キーあるいは電源オンオフ、フレームレート切り換えキーである。
Hereinafter, an EL display panel or an EL display device of the present invention or a device using the driving method thereof will be described. The following apparatus implements the previously described apparatus or method of the present invention. FIG. 133 is a plan view of a mobile phone as an example of an information terminal device. An
キー1332を1度押さえると表示色は8色モードに、つづいて同一キー1332を押さえると表示色は4096色モード、さらにキー1332を押さえると表示色は26万色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー1332は3つ(以上)となる。
If the key 1332 is pressed once, the display color is set to the 8-color mode, then the same key 1332 is pressed, the display color is set to the 4096 color mode, and if the key 1332 is pressed, the display color is set to the 260,000 color mode. But you can. The key is a toggle switch that changes the display color mode each time it is pressed. In addition, you may provide the change key with respect to a display color separately. In this case, there are three (or more)
キー1332はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切換るものでもよい。たとえば、4096色を受話器に音声入力すること、たとえば、「高品位表示」、「4096色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面64に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。表示色の切り換えは、FRC、プリチャージ駆動などによっても実施できる。FRCあるいはプリチャージ駆動の実施例は以前に説明しているため省略する。
The key 1332 may be a push switch, another mechanical switch such as a slide switch, or may be switched by voice recognition or the like. For example, when 4096 colors are input to the receiver by voice input, for example, “high quality display”, “4096 color mode” or “low display color mode” is input to the receiver, the
なお、RGBのEL素子の効率が異なり、ホワイトバランスがとりにくい場合は、図168に図示するように、光出射面に色フィルタ1681を配置すればよい。図168では、Rの発光効率が高い場合に、R光の出射割合を減衰させるため、R光の一部をカットする、あるいは狭帯域化して色純度をよくすることを目的として、赤(R)フィルタ1681を配置した構成である。
Note that in the case where the efficiency of the RGB EL elements is different and it is difficult to achieve white balance, a
また、表示色の切り換えは電気的に切換るスイッチでもよく、表示パネルの表示部64に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。
Further, the display color may be switched electrically, or a touch panel may be selected by touching a menu displayed on the
1332は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り換えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。 Although 1332 is a display color switching key, it may be a key for switching the frame rate. Moreover, it is good also as a key etc. which switch a moving image and a still image. In addition, a plurality of requirements such as a moving image, a still image, and a frame rate may be switched at the same time. Alternatively, the frame rate may be changed gradually (continuously) as long as the pressure is kept pressed. This case can be realized by making the resistor R of the capacitor C and the resistor R constituting the oscillator a variable resistor or an electronic volume. The capacitor can be realized by using a trimmer capacitor. Alternatively, a plurality of capacitors may be formed on the semiconductor chip, one or more capacitors may be selected, and these may be connected in parallel in a circuit.
本発明の表示パネル(表示装置)において、ブライトネス調整は、duty比制御あるいは基準電流比制御などにより実施する。特に、基準電流比制御回路の構成では、ホワイトバランスを維持したまま、表示画面64の明るさをリニアに制御あるいは調整することができるので好ましい。ブライトネス調整はコントローラ回路(IC)722によるソフト的制御でもよく、表示パネルの表示部64に表示させたメニューを触れることにより選択するタッチスイッチなどによる調整でもよい。また、外光の強さをホトセンサで検出し、オートマチックに調整する方式でもよい。以上の事項は、コントラスト調整などにも適用できることは言うまでもない。また、duty比制御にも適用できることは言うまでもない。
In the display panel (display device) of the present invention, brightness adjustment is performed by duty ratio control or reference current ratio control. Particularly, the configuration of the reference current ratio control circuit is preferable because the brightness of the
図134は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図134において、接眼カバーを省略している。以上のことは他の図面においても該当する。 FIG. 134 is a cross-sectional view of the viewfinder in the embodiment of the present invention. However, it is schematically drawn for easy explanation. In addition, there are parts that are partially enlarged or reduced, and some parts are omitted. For example, in FIG. 134, the eyepiece cover is omitted. The above also applies to other drawings.
ボデー1333の裏面は暗色あるいは黒色にされている。これは、EL表示パネル(表示装置)1334から出射した迷光がボデー1333の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板(λ/4板など)38、偏光板39などが配置されている。このことは図3、図4でも説明している。
The back surface of the
接眼リング1341には拡大レンズ1342が取り付けられている。観察者は接眼リング1341をボデー1333内での挿入位置を可変して、表示パネル1334の表示画面64にピントがあうように調整する。
A magnifying
また、必要に応じて表示パネル1334の光出射側に正レンズ1343を配置すれば、拡大レンズ1342に入射する主光線を収束させることができる。そのため、拡大レンズのレンズ径を小さくすることができ、ビューファインダを小型化することができる。
Further, if a
図135はビデオカメラの斜視図である。ビデオカメラは撮影(撮像)レンズ部1352とビデオかメラ本体1333と具備し、撮影レンズ部1352とビューファインダ部1333とは背中合わせとなっている。また、ビューファインダ(図134も参照)1333には接眼カバーが取り付けられている。観察者(ユーザー)はこの接眼カバー部から表示パネル1334の表示画面64を観察する。
FIG. 135 is a perspective view of the video camera. The video camera includes a photographing (imaging)
一方、本発明のEL表示パネルは表示モニターとしても使用されている。表示部64は支点1351で角度を自由に調整できる。表示部64を使用しない時は、格納部1353に格納される。
On the other hand, the EL display panel of the present invention is also used as a display monitor. The
スイッチ1354は以下の機能を実施する切り換えあるいは制御スイッチである。スイッチ1354は表示モード切り換えスイッチである。スイッチ1354は、携帯電話などにも取り付けることが好ましい。この表示モード切り換えスイッチ1354について説明をする。
本発明の駆動方法の1つにN倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法がある。この点灯させる期間を変化させることのより、明るさをデジタル的に変更することができる。たとえば、N=4として、EL素子15には4倍の電流を流す。点灯期間を1/Mとし、M=1、2、3、4と切り換えれば、1倍から4倍までの明るさ切り換えが可能となる。なお、M=1、1.5、2、3、4、5、6などと変更できるように構成してもよい。
As one of the driving methods of the present invention, there is a method in which an N-fold current is supplied to the
以上の切り換え動作は、携帯電話、モニターなどの電源をオンしたときに、表示画面64を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとEL素子15は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。
In the above switching operation, the
したがって、ユーザーがボタン1354で切り換えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り換えできるように構成しておくことが好ましい。また、表示輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことが好ましい。
Therefore, it is preferable that the user can be switched by the
なお、表示画面64はガウス分布表示にすることが好ましい。ガウス分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式である。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じられる。主観評価によれば、周辺部が中央部に比較して70%の輝度を保っておれば、視覚的に遜色ない。さらに低減させて、50%輝度としてもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説明したN倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法)を用いて画面の上から下方向に、ガウス分布を発生させている。
The
具体的には、画面の上部と下部ではMの値と大きくし、中央部でMの値を小さくする。これは、ゲートドライバ回路12のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度(画角0.9)を50%にした時、100%輝度の場合に比較して約20%の低消費電力化が可能である。周辺輝度(画角0.9)を70%にした時、100%輝度の場合に比較して約15%の低消費電力化が可能である。
Specifically, the value of M is increased at the top and bottom of the screen, and the value of M is decreased at the center. This is realized by modulating the operation speed of the shift register of the
ガウス分布は、基準電流を変化させること(たとえば、画面の中央部で基準電流比を大きくし、画面の上下部で基準電流比を小さくする)、duty比を変化させること(たとえば、画面の中央部でduty比を大きくし、画面の上下部でduty比を小さくする)、プリチャージ電流あるいはプリチャージ電圧などを変化させることによっても実現できることはいうまでもない。 Gaussian distribution means changing the reference current (for example, increasing the reference current ratio at the center of the screen and decreasing the reference current ratio at the top and bottom of the screen), and changing the duty ratio (for example, the center of the screen). Needless to say, this can also be realized by increasing the duty ratio at the portion and decreasing the duty ratio at the upper and lower portions of the screen) and changing the precharge current or precharge voltage.
なお、ガウス分布表示はオンオフできるように切り換えスイッチなどを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り換えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り換えできるように構成しておくことが好ましい。また、周辺輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことがこのましい。 Note that it is preferable to provide a changeover switch or the like so that the Gaussian distribution display can be turned on and off. This is because, for example, when the Gaussian display is used outdoors, the periphery of the screen cannot be seen at all. Therefore, it is preferable that the user can be switched by a button, can be automatically changed in a setting mode, or can be automatically switched by detecting the brightness of external light. In addition, it is preferable that the peripheral brightness is set to 50%, 60%, and 80% so that the user can set it.
液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。 In a liquid crystal display panel, a fixed Gaussian distribution is generated by a backlight. Therefore, the Gaussian distribution cannot be turned on / off. The fact that the Gaussian distribution can be turned on / off is an effect peculiar to a self-luminous display device.
本実施の形態のEL表示装置などはビデオカメラだけでなく、図136に示すような電子カメラ、スチルカメラなどにも適用することができる。表示装置はカメラ本体1361に付属されたモニター64として用いる。カメラ本体1361にはシャッタ1363の他、スイッチ1354が取り付けられている。
The EL display device and the like of this embodiment can be applied not only to a video camera but also to an electronic camera, a still camera, or the like as shown in FIG. The display device is used as a
本発明のEL表示パネルは、3D(立体)表示装置にも採用できる。図141、図142は本発明の3D表示装置の説明図である。図141に図示するように、2枚のEL表示パネル(EL表示アレイ)30a、30bは対面して配置されている。また、表示パネル30aの画素電極15aと、表示パネル30bの画素電極15bとは対面する位置に配置されている。2枚のEL表示パネルの間隔は隔離柱1411で保持されている。隔離柱1411は表示領域64の周囲に配置され、リング状の形状をしている。ガラスなどの無機材料で構成されている。隔離柱1411(高さ)は圧膜技術、塗布技術、印刷技術などで形成または構成してもよい。また、アレイ基板30をエッチング技術あるいは研磨技術を用いて表示領域64などを掘り下げることにより形成してもよい。
The EL display panel of the present invention can also be employed in a 3D (stereoscopic) display device. 141 and 142 are explanatory diagrams of the 3D display device of the present invention. As shown in FIG. 141, the two EL display panels (EL display arrays) 30a and 30b are arranged facing each other. Further, the
隔離柱1411は1mm以上8mm以下の厚みである。特に、隔離柱1411は3mm以上7mm以下の厚みにすることが好ましい(図165のdが該当する)。隔離柱1411は封止樹脂6332でパネル30a、30bに貼り付けられている。空間6333には必要に応じて乾燥剤が配置あるいは形成または構成される。
The
なお、図142では、表示パネル30aと30bは2枚の基板で一体化されているように図示したがこれに限定するものではない。表示パネル30aと30bはそれぞれアレイ基板と対向基板(封止基板)を有するように構成してもよい。つまり、独立した表示パネル30aと30bを隔離柱1411などの隔離手段(一定間隔を保持する手段)を用いて配置してもよい。
In FIG. 142, the
表示パネル30aの画素電極15aと、表示パネル30bの画素電極15bとは、異なる画像あるいは同一の画像を表示する。画像はA方向から観察する。したがって、EL表示パネル30aは透過型である必要がある。画素電極15aを介して表示パネル30bの画素電極15bに表示される画像を観察する必要があるからである。表示パネル30bのEL素子15の両電極は透過性を有する必要がある。液晶表示装置では画像表示にバックライトが必要である。したがって、透過型に構成することはできない。EL表示パネルは自己発光パネルであるので、表示画像を両面から見えるように構成することができる。つまり、A側から表示パネル30aの画像を観察することができる。かつ、表示パネルはA側から表示パネル30bの画像を観察できるように構成する必要がある。表示パネル30bは透過型であっても、反射型であってもよい。
The
表示パネル30bは液晶表示パネルで構成してもよい。その場合は、図141に図示するようにバックライト1414を配置し、表示パネル30bの画像がA側から観察できるように構成する。表示パネル30aと30bの画面サイズは一致されることが好ましいが、これに限定するものではない。一方の表示パネル30の画面サイズを大小させてもよい。
The
表示パネル30aと30bに映像信号を供給する映像処理回路は共通にすれば低コスト化が望める。また、表示パネル30aと30bの表示画像の明るさうち、一方の明るさを他方の明るさに対して変化ありは変更できるように構成することが好ましい。
If the video processing circuits for supplying video signals to the
表示パネル30aの表示画像64aは、表示パネル30bの表示画層64bよりも明るく(輝度を高く)表示させる。表示画像64aと表示画像64bとの輝度差を発生させることにより、A側から見た画像が立体的に見える。輝度差は、10%以上80%以下にするとよい。特に、20%以上60%以下にするとよい。
The
図142は、2つの表示パネル30の画像表示状態の説明図である。コントローラ回路(IC)722は表示パネル30aのソースドライバ回路(IC)14aなどと、表示パネル30bのソースドライバ回路(IC)14bなどを制御して画像を制御し、表示画像64aと64bとで3D表示を実現する。
142 is an explanatory diagram of image display states of the two
図165は、透過型の自発光型表示パネル30aと、非発光型の液晶表示パネル1653とを組み合わせた実施例である。液晶表示パネル1653の背面にはバックライト1651が配置されている。バックライト1651と液晶表示パネル1653間には偏光板(偏光フィルム)39aが配置されており、液晶表示パネル1653の光出射面側にも偏光板(偏光フィルム)39bが配置されている。液晶表示パネル1653はノーマリホワイトモードであり、偏光板39aと偏光板39bの偏光軸は直交している。液晶表示パネル1653、バックライト1651、EL表示パネル30aは保持具(筐体)1652に一体となるように取り付けられている。したがって、液晶表示パネル1653の画像表示位置と、EL表示パネル30aの画像表示位置間距離dは精度よく一定に保たれている。
FIG. 165 shows an embodiment in which a transmissive self-
なお、ここでいう直交とは、液晶表示パネルの液晶層に電圧が印加されていない時、偏光板39aに入射した光が、液晶表示パネル1653を透過し、偏光板39bに入射した際に、偏光板39bで吸収されて、偏光板39bから透過しない状態(最も光を透過しない状態)に構成または配置することを意味する。
The term “orthogonal” as used herein means that when no voltage is applied to the liquid crystal layer of the liquid crystal display panel, light incident on the
一方、EL表示パネル30aと液晶表示パネル1651間には、円偏光板1654aが配置されている。円偏光板1654はλ/4板(λ/4フィルム)38と偏光板(偏光フィルム)39から構成される。EL表示パネル30aの光出射面にも、円偏光板1654bが配置されている。円偏光板1654aの偏光板39cの偏光軸と、円偏光板1654bの偏光板39dの偏光軸とは、直交するように配置されている。
On the other hand, a circularly
なお、ここでいう直交とは、偏光板39cに入射した直線偏光が、λ/4板(λ/4フィルム)38cで円偏光に変換され、EL表示パネル30aを透過し、円偏光板38dで先の直線偏光と90度位相が異なる直線偏光に変換され、偏光板39dを透過する状態(最も光を透過する状態)に構成または配置することを意味する。
The term “orthogonal” as used herein means that linearly polarized light incident on the
以上の関係を図166に図示している。図166の偏光板39上に示す矢印は、偏光軸を示している。バックライト1651からの光は、偏光板39aに入射し、直線偏光に変換される。直線偏光は、液晶表示パネル1653に入射し、液晶表示パネル1653は直線偏光を印加される映像信号に応じて変調する。変調された直線偏光は、変調の割合に応じて偏光板39bで吸収または透過する。偏光板39bを透過する直線偏光は、偏光板39aを透過する直線偏光を90度位相が回転している。
The above relationship is illustrated in FIG. The arrow shown on the
偏光板39bを透過した直線偏光は、そのまま、偏光板39cを透過する(一部減衰する)。偏光板39cに入射した直線偏光が、λ/4板(λ/4フィルム)38cで円偏光に変換され、EL表示パネル30a透過し、円偏光板38dで先の直線偏光と90度位相が異なる直線偏光に変換され、偏光板39dを透過する。したがって、液晶表示パネル1653の表示画像は、EL表示パネル30aを透過して、観察することができる。もちろん、EL表示パネル30aは自己発光であるから、円偏光板1654bを介して、EL表示パネルの表示画像も観察することができる。以上の構成により、図141で説明したように、A側から見た画像が立体的に見える。
The linearly polarized light that has passed through the
図167は、外光の抑制を説明する説明図である。外光BはEL表示パネル30a側から入射する。外光Bは 偏光板39dに入射し、直線偏光となる。この直線偏光は、λ/4板(λ/4フィルム)38dで円偏光に変換され、EL表示パネル30aに入射する。外光は、主としてカソード電極30で反射される。反射された光Cは、再び、λ/4板(λ/4フィルム)38dに入射する。入射した反射光Cは、λ/4板(λ/4フィルム)38dで直線偏光に変換される。この直線偏光は、外光Bが偏光板39dを透過した直線偏光と90度位相が異なっている。したがって、光Cは偏光板39dで吸収される。そのため、本発明は、外光Bの影響を受けず、良好なコントラスト表示を実現できる。
FIG. 167 is an explanatory diagram illustrating suppression of external light. External light B enters from the
図165などにおいて、表示パネル30aはEL表示パネルとして説明したが、表示パネル30aは、自己発光表示パネルであり、光透過性を有するものであればいずれの表示パネルであればよいことは言うまでもない。また、1653は、液晶表示パネルに限定するものではなく、画像を表示する表示パネル(有機および無機EL表示パネル、SED、FEDなど)であればいずれでもよい。
In FIG. 165 and the like, the
なお、図165、図166、図167などにおいて、液晶表示パネル1653とEL表示パネル(自己発光パネル)30aとの位置関係は入れ替えてもよい。たとえば、図165において、液晶表示パネル1653および偏光板39などをEL表示パネル(自己発光パネル)30aおよび円偏光板1654を入れ替えてもよい。また、自己発光パネル30aは本発明の駆動方式、構造、構成などを採用することにより、より良好な3D(立体)表示を実現できる。
Note that in FIGS. 165, 166, and 167, the positional relationship between the liquid
以上は表示パネルの表示領域が比較的小型の場合であるが、30インチ以上と大型となると表示画面64がたわみやすい。その対策のため、本発明では図137に示すように表示パネルに外枠1371をつけ、外枠1371をつりさげられるように固定部材1374で取り付けている。この固定部材1374を用いて、壁などに取り付ける。
The above is the case where the display area of the display panel is relatively small, but the
しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。そのため、表示パネルの下側に脚取り付け部1373を配置し、複数の脚1372で表示パネルの重量を保持できるようにしている。
However, as the screen size of the display panel increases, the weight increases. Therefore, a
脚1372はAに示すように左右に移動でき、また、脚1372はBに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。 The leg 1372 can move left and right as shown in A, and the leg 1372 can be contracted as shown in B. Therefore, the display device can be easily installed even in a narrow place.
図137のテレビでは、画面の表面を保護フィルム(保護板でもよい)で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが1つの目的である。保護フィルムの表面にはAIRコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況(外光)が写り込むことを抑制している。 In the television of FIG. 137, the surface of the screen is covered with a protective film (or a protective plate). This is for the purpose of preventing an object from hitting the surface of the display panel and damaging it. An AIR coat is formed on the surface of the protective film, and the surface is embossed to prevent external conditions (external light) from appearing on the display panel.
保護フィルムと表示パネル間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。また、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。 A certain space is arranged by spreading beads or the like between the protective film and the display panel. Moreover, a fine convex part is formed in the back surface of a protective film, and space is hold | maintained between a display panel and a protective film with this convex part. By holding the space in this way, the impact from the protective film is suppressed from being transmitted to the display panel.
また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。 It is also effective to place or inject an optical binder such as a liquid such as alcohol or ethylene glycol or a solid resin such as an epoxy resin between the protective film and the display panel. This is because interface reflection can be prevented and the optical binder functions as a buffer material.
保護フィルムをしては、ポリカーボネートフィルム(板)、ポリプロピレンフィルム(板)、アクリルフィルム(板)、ポリエステルフィルム(板)、PVAフィルム(板)などが例示される。その他エンジニアリング樹脂フィルム(ABSなど)を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で0.5mm以上2.0mm以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。 Examples of the protective film include a polycarbonate film (plate), a polypropylene film (plate), an acrylic film (plate), a polyester film (plate), and a PVA film (plate). Needless to say, other engineering resin films (ABS and the like) can be used. Moreover, what consists of inorganic materials, such as tempered glass, may be used. The same effect can be obtained by coating the surface of the display panel with an epoxy resin, a phenol resin, or an acrylic resin with a thickness of 0.5 mm or more and 2.0 mm or less instead of disposing the protective film. It is also effective to emboss the surface of these resins.
また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。 It is also effective to coat the surface of the protective film or coating material with fluorine. This is because the dirt on the surface can be easily wiped off with a detergent or the like. Further, the protective film may be formed thick and may also be used as a front light.
以上の実施例は、本発明の表示パネルなどを表示装置として用いるものであった。しかし、本発明はこれに限定するものではない。図140は、情報発生装置として用いるものである。図8などで説明したように、ゲートドライバ回路12に入力する信号(特にST信号)により、非点灯領域62と点灯領域63を発生することができる。点灯領域63は該当画素16のEL素子15が発光している領域である。つまり、ゲート信号線17bにオン電圧が印加され、図1の画素構成では、トランジスタ11dがオン状態となっている領域である。非点灯領域62は該当画素16のEL素子15に電流が流れていない領域である。つまり、ゲート信号線17bにオフ電圧が印加され、図1の画素構成では、トランジスタ11dがオフ状態となっている領域である。
In the above embodiments, the display panel of the present invention is used as a display device. However, the present invention is not limited to this. FIG. 140 is used as an information generating apparatus. As described with reference to FIG. 8 and the like, the
ソースドライバ回路(IC)14から表示領域64に白ラスター表示の信号が印加されているとする。ゲートドライバ12bを制御することにより、表示領域64にストライプ状(画素行単位で点灯、非点灯制御されるため)に点灯領域63と非点灯領域62を発生させることができる。図140に図示するように、ゲートドライバ回路12bの制御によりバーコード表示を実現できる。
It is assumed that a white raster display signal is applied from the source driver circuit (IC) 14 to the
ゲートドライバ回路12aのST1端子には、1フレームに1回のスタートパルスが印加される。ゲートドライバ回路12bのST2端子には、バーコード表示に対応させてスタートパルスが印加される。通常の印刷物のバーコードと異なる点は、表示領域64の各バーコード表示位置が水平走査信号に同期して移動する点である。
A start pulse is applied once per frame to the ST1 terminal of the
したがって、図139に図示するように、EL表示パネルの表示領域64に、1画素行の点灯状態を検出できるホトセンサ1391を配置または形成すれば、ホトセンサ1391を固定した状態で、1/(1秒間のフレーム数・画素行数)のレートでバーコードの表示状態を検出できる。ホトセンサ1391で検出したデータはデコーダ(バーコード解読器)1392により電気信号に変換され解読されて情報になる。EL表示パネルは応答性が速いため、高速の情報を表示することができる。
Therefore, as shown in FIG. 139, if a
duty比制御駆動、基準電流比制御、N倍パルス駆動、ソースドライバ回路(IC)、ゲートドライバ構成、PDP(プラズマディスプレイパネル)など本明細書で記載した本発明の駆動方法および駆動回路などは、有機EL表示パネルの駆動方法および駆動回路などに限定されるものではない。図138に図示するようにフィールドエミッションディスプレイ(FED)、SED(キャノンと東芝が開発したディスプレイ)、PDP(プラズマディスプレイパネル)、液晶表示デバイス、カーボンナノチューブ(Carbon nano tube、CNTと略されることがある)を用いたディスプレイ、陰極線管(CRT、Cathode Ray Tube)などの他のディスプレイにも適用できることは言うまでもない。特にFED、SEDは電流駆動のため、本発明のソースドライバ回路(IC)14、駆動方式(基準電流比制御、duty比制御など多くの実施例を例示している)、表示装置の技術思想を良好に適用することができる。 Duty ratio control drive, reference current ratio control, N-fold pulse drive, source driver circuit (IC), gate driver configuration, PDP (plasma display panel), etc. It is not limited to the driving method and driving circuit of the organic EL display panel. As shown in FIG. 138, it is abbreviated as field emission display (FED), SED (display developed by Canon and Toshiba), PDP (plasma display panel), liquid crystal display device, carbon nanotube (Carbon nano tube, CNT). Needless to say, the present invention can be applied to other displays such as a display using a certain type of cathode ray tube (CRT) and a cathode ray tube (CRT). In particular, since the FED and SED are current driven, the technical concept of the source driver circuit (IC) 14 of the present invention, the driving method (many examples such as reference current ratio control, duty ratio control, etc.) and display devices are used. Can be applied well.
なお、SEDとは、表面伝導型電子放出素子を用いたディスプレイ「SED(Surface-ConductionElectron-Emitter Display)」である。SEDは、ブラウン管の電子銃に相当する電子放出部を画素の数だけ設けたガラス基板と、これと対になる蛍光体の付いたもう一枚のガラス基板を、数ミリメートル程度の間隔に近隣して配置し、中が真空となるように封止して作製する。 The SED is a display “SED (Surface-Conduction Electron-Emitter Display)” using a surface conduction electron-emitting device. The SED has a glass substrate with an electron emission portion corresponding to the electron gun of a cathode ray tube provided for the number of pixels and another glass substrate with a phosphor to be paired with it at a distance of about several millimeters. And sealed so that the inside becomes a vacuum.
図138のFEDでは基板30上にマトリックス状に電子を放出する電子放出突起1383(図3では画素電極35が該当する)が形成されている。画素には映像信号回路1382(図1ではソースドライバ回路(IC)14が該当する)からの画像データを保持する保持回路1384が形成されている(図1ではコンデンサが該当する)。また、電子放出突起1383の前面には制御電極1381が配置されている。制御電極1381にはオンオフ制御回路1385(図1ではゲートドライバ回路12が該当する)により電圧信号が印加される。
In the FED of FIG. 138, electron emission protrusions 1383 (corresponding to the
図138の画素構成で、周辺回路を構成すれば、duty比制御駆動あるいはN倍パルス駆動などを実施できる。映像信号回路1382からソース信号線18に画像データ信号が印加される。オンオフ制御回路1385aから選択信号線に画素16選択信号が印加され順次画素16が選択され、画像データが書き込まれる。
If a peripheral circuit is configured with the pixel configuration of FIG. 138, duty ratio control driving or N-fold pulse driving can be performed. An image data signal is applied from the
図138などの構成にも、本発明のduty比制御、基準電流比制御、プリチャージ制御、点灯率制御、AI制御、ピーク電流抑制制御、パネルの配線引き回し、ソースドライバ回路(IC)14の構成あるいは駆動方法、ゲートドライバ回路構成あるいは制御方法、トリミング方法、プログラム電圧+プログラム電流駆動方法、検査方法など、本発明の明細書で記載した各種の構成あるいは方法、構成、方式、装置構成、表示方法などが適用できることは言うまでもない。以上の事項は本発明の他の実施例においても同様に適用できることは言うまでもない。 Also in the configuration of FIG. 138, the duty ratio control, reference current ratio control, precharge control, lighting rate control, AI control, peak current suppression control, panel wiring routing, and source driver circuit (IC) 14 configuration of the present invention Alternatively, various configurations or methods, configurations, methods, apparatus configurations, display methods described in the specification of the present invention, such as a driving method, a gate driver circuit configuration or control method, a trimming method, a program voltage + program current driving method, and an inspection method Needless to say, the above is applicable. Needless to say, the above items can be similarly applied to other embodiments of the present invention.
本発明は、画像(映像)データ、点灯率、アノード(カソード)端子に流れる電流、パネル温度などにより、基準電流、duty比、プリチャージ電圧(プログラム電圧と同義あるいは類似)、ゲート信号線電圧(Vgh、Vgl)、ガンマカーブなどを変更あるいは調整もしくは変化あるいは可変するとしたが、これに限定するものではない。たとえば、画像(映像)データ、点灯率、アノード(カソード)端子に流れる電流、パネル温度の変化割合あるいは変化を予想または予測して、基準電流、duty比、プリチャージ電圧(プログラム電圧と同義あるいは類似)、ソース信号線18の出力電流、ゲート信号線電圧(Vgh、Vgl)、ガンマカーブなどを変更あるいは調整もしくは変化あるいは可変もしくは制御してもよいことは言うまでもない。また、フレームレートなどを変更あるいは変化させてもよいことは言うまでもない。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。
In the present invention, reference current, duty ratio, precharge voltage (synonymous with or similar to program voltage), gate signal line voltage (synonymous with or similar to program voltage) depending on image (video) data, lighting rate, current flowing through anode (cathode) terminal, panel temperature, Vgh, Vgl), gamma curve, etc. are changed, adjusted, changed or varied, but are not limited thereto. For example, by predicting or predicting image (video) data, lighting rate, current flowing through the anode (cathode) terminal, panel temperature change rate or change, reference current, duty ratio, precharge voltage (synonymous or similar to program voltage) Needless to say, the output current of the
本発明は第1の点灯率(アノード端子のアノード電流などでもよい)もしくは点灯率範囲(アノード端子のアノード電流範囲などでもよい)において、第1のFRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度などもしくはこれらの組合せとして変化させる。 The present invention flows to the first FRC or the lighting rate or the anode (cathode) terminal in the first lighting rate (which may be the anode current of the anode terminal) or the lighting rate range (which may be the anode current range of the anode terminal). The current, the reference current, the duty ratio, the panel temperature, or the like is changed.
また、第2の点灯率(アノード端子のアノード電流などでもよい)もしくは点灯率範囲(アノード端子のアノード電流範囲などでもよい)において、第2のFRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度などもしくはこれらの組合せとして変化させる。もしくは、点灯率(アノード端子のアノード電流などでもよい)もしくは点灯率範囲(アノード端子のアノード電流範囲などでもよい)に応じて(適応して)、FRCあるいは点灯率あるいはアノード(カソード)端子に流れる電流あるいは基準電流あるいはduty比あるいはパネル温度など、もしくはこれらの組合せとして変化させるものである。 Further, in the second lighting rate (which may be the anode current of the anode terminal) or the lighting rate range (which may be the anode current range of the anode terminal), the current flowing through the second FRC, the lighting rate, or the anode (cathode) terminal. Alternatively, it is changed as a reference current, a duty ratio, a panel temperature, or a combination thereof. Or, depending on the lighting rate (which may be the anode current of the anode terminal) or the lighting rate range (which may be the anode current range of the anode terminal) (adapted), it flows to the FRC or the lighting rate or the anode (cathode) terminal. The current, the reference current, the duty ratio, the panel temperature, or the like, or a combination thereof is changed.
また、変化させる時は、ヒステリシスをもたせて、あるいは遅延させて、あるいはゆっくりと変化させる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 Also, when changing, the hysteresis is changed, delayed or changed slowly. In addition, these technical ideas can be combined with each other regardless of part or all of them.
本発明のドライバ回路(IC)で説明する事項は、ゲートドライバ回路(IC)12、ソースドライバ回路(IC)14に適用することができ、また、有機(無機)EL表示パネル(表示装置)だけでなく、液晶表示パネル(表示装置)にも適用することができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。基本的に、本発明は、自発光表示パネル(画像表示のためにバックライトなどを必要とせず、自ら発光して画像を表示する表示装置あるいは表示パネル)に適用した時、とくに優れた効果を発揮する。 The matters described in the driver circuit (IC) of the present invention can be applied to the gate driver circuit (IC) 12 and the source driver circuit (IC) 14, and only the organic (inorganic) EL display panel (display device). In addition, the present invention can be applied to a liquid crystal display panel (display device). In addition, these technical ideas can be combined with each other regardless of part or all of them. Basically, the present invention has a particularly excellent effect when applied to a self-luminous display panel (a display device or a display panel that does not require a backlight or the like to display an image and emits light to display an image). Demonstrate.
図1、図3、図4、図8、図10、図11、図18、図19、図21、図62、図65〜67、図72、図76〜84、図112、図128、図133〜142、図148〜153、図165〜168、図169〜172、図176〜212、図215、図244〜246、図247、図251などで説明したあるいは記載した本発明の画素構成あるいは表示パネル(表示装置)とその構成回路あるいはその制御方法もしくは技術的思想は、相互に組み合わせることができる。また、相互に適用あるいは複合の構成もしくは形成あるいは組み合わせをすることができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 1, 3, 4, 8, 10, 11, 18, 19, 21, 62, 65 to 67, 72, 76 to 84, 112, 128, and FIG. 133 to 142, FIGS. 148 to 153, FIGS. 165 to 168, FIGS. 169 to 172, FIGS. 176 to 212, FIGS. 215, 244 to 246, FIGS. 247 and 251, etc. The display panel (display device) and its constituent circuits or its control method or technical idea can be combined with each other. Further, they can be applied to each other or combined, formed, or combined. In addition, these technical ideas can be combined with each other regardless of part or all of them.
図5、図6、図7、図9、図12、図13、図14、図15、図16、図17、図20、図41、図42、図43、図44、図45〜50、図73、図74、図85〜88、図98〜100、図105〜109、図111、図113〜127、図129〜132、図143〜147、図154〜161、図163、図164、図173〜175、図213〜214、図249、図250、図255、図261〜図265などで説明あるいは記載した本発明の表示パネルあるいは表示装置の駆動方法もしくは制御方法もしくは技術的思想は、相互に組み合わせることができる。また、相互に適用あるいは構成もしくは形成することができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 5, 6, 7, 9, 9, 12, 13, 14, 15, 15, 16, 17, 20, 41, 42, 43, 44, 45 to 50, 73, 74, 85-88, 98-100, 105-109, 111, 113-127, 129-132, 143-147, 154-161, 163, 164, 173 to 175, FIGS. 213 to 214, FIG. 249, FIG. 250, FIG. 255, FIG. 261 to FIG. 265, etc. Can be combined with each other. Further, they can be applied to each other or configured or formed. In addition, these technical ideas can be combined with each other regardless of part or all of them.
図22、図23、図24、図25、図26、図27、図28、図29、図30、図31、図32、図33、図34、図35、図36、図37、図38、図39、図40、図51〜61、図63、図64、図68〜71、図89〜97、図101〜104、図110、図162、図219、図222、図252〜254、図256〜260などに記載あるいは説明した本発明のソースドライバ回路(IC)もしくはドライバ回路とその調整あるいは制御方法(ゲートドライバ回路なども含む)もしくは技術的思想は相互に組み合わせることができる。また、相互に適用あるいは構成もしくは形成することができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38 39, 40, 51-61, 63, 64, 68-71, 89-97, 101-104, 110, 162, 219, 222, 252-254, The source driver circuit (IC) or driver circuit of the present invention described or illustrated in FIGS. 256 to 260 and the adjustment or control method (including gate driver circuit) or the technical idea of the present invention can be combined with each other. Further, they can be applied to each other or configured or formed. In addition, these technical ideas can be combined with each other regardless of part or all of them.
図217、図218、図220〜221、図223〜243、図248などに記載あるいは説明した本発明の検査(評価)装置と検査(評価)方法もしくは調整方法あるいは製造方法、製造装置などの技術的思想は、相互に組み合わせることができる。また、本発明の表示パネル(表示装置)、ソースドライバ回路(IC)、駆動方法などに対して相互に適用あるいは構成もしくは形成することができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 217, 218, 220-221, 223-243, 248, etc. The inspection (evaluation) apparatus and inspection (evaluation) method or adjustment method or manufacturing method, manufacturing apparatus, etc. Ideas can be combined with each other. In addition, the present invention can be applied to, configured, or formed mutually on the display panel (display device), source driver circuit (IC), driving method, and the like of the present invention. In addition, these technical ideas can be combined with each other regardless of part or all of them.
さらに、以上に記載した、画素構成あるいは表示パネル(表示装置)あるいはその制御方法もしくは技術的思想、表示パネルあるいは表示装置の駆動方法もしくは制御方法もしくはその技術的思想、ソースドライバ回路(IC)、ゲートドライバIC(回路)などの駆動回路あるいはコントローラIC(回路)もしくはそれらの制御回路とその調整あるいは制御方法(ゲートドライバ回路なども含む)もしくは技術的思想、検査(評価)装置および検査(評価)方法の技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。また、相互に適用あるいは構成もしくは形成することができることはいうまでもない。また、本発明の検査装置と検査方法もしくは調整方法の技術的思想などは、本発明の表示パネルもしくは表示装置などに適用できることは言うまでもない。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。たとえば、本発明のソースドライバ回路(IC)14とコントローラ722を一体として半導体チップとして構成し、この半導体チップを用いて携帯電話、デジタルスチルカメラ(DSC)などを構成する例が例示される。
Further, the pixel configuration, display panel (display device) or control method or technical idea thereof, drive method or control method of the display panel or display device or technical idea, source driver circuit (IC), gate described above Drive circuit such as driver IC (circuit) or controller IC (circuit) or their control circuit and its adjustment or control method (including gate driver circuit) or technical idea, inspection (evaluation) apparatus and inspection (evaluation) method These technical ideas can be combined with each other regardless of part or all of them. Needless to say, they can be applied to each other or configured or formed. Needless to say, the technical idea of the inspection apparatus and the inspection method or adjustment method of the present invention can be applied to the display panel or display apparatus of the present invention. In addition, these technical ideas can be combined with each other regardless of part or all of them. For example, an example in which the source driver circuit (IC) 14 and the
本発明の表示パネルは、表示装置を意味することがあることは言うまでもない。また、表示装置とは、撮影レンズなど他の構成物を有するものを意味する場合も含まれる。つまり、表示パネルあるいは表示装置とは、何らかの表示手段をもつ装置である。 It goes without saying that the display panel of the present invention may mean a display device. In addition, the display device includes a case where it means a device having other components such as a photographing lens. That is, a display panel or a display device is a device having some display means.
本発明の実施例で説明した表示装置あるいは駆動方法あるいは制御方法あるいは方式などの技術的思想は、ビデオカメラ、プロジェクター、立体(3D)テレビ、プロジェクションテレビ、フィールドエミッションディスプレイ(FED)、SED(キャノンと東芝が開発したディスプレイ)、PDP(プラズマディスプレイパネル)などに適用できる。 Technical ideas such as a display device, a driving method, a control method, or a method described in the embodiments of the present invention include a video camera, a projector, a stereoscopic (3D) television, a projection television, a field emission display (FED), and an SED (Canon It can be applied to displays developed by Toshiba) and PDPs (plasma display panels).
また、ビューファインダ、携帯電話のメインモニターおよびサブモニターあるいは時計表示部、PHS、携帯情報端末およびそのモニター、デジタルカメラ、衛星テレビ、衛星モバイルテレビおよびそのモニターにも適用できる。 The present invention can also be applied to a viewfinder, a main monitor and a sub monitor of a mobile phone, a clock display unit, a PHS, a portable information terminal and its monitor, a digital camera, a satellite TV, a satellite mobile TV and a monitor thereof.
また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、デジタルスチルカメラ、電子スチルカメラにも適用できる。 The present invention can also be applied to an electrophotographic system, a head mounted display, a direct view monitor display, a notebook personal computer, a video camera, a digital still camera, and an electronic still camera.
また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置などにも適用できる。また、バーコードなどの情報の発生機器にも適用することができる。これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 Further, the present invention can be applied to a monitor of an automatic cash drawer, a public telephone, a videophone, a personal computer, a wristwatch and a display device thereof. The present invention can also be applied to a device that generates information such as a barcode. These technical ideas and the like can be combined with each other regardless of part or all of them.
本発明は、炊飯器などの家庭電器機器の表示モニター、カーオーディオの表示部、車のスピードメーター、ひげそりの表示部、ポケットゲーム機器およびそのモニター、電話器の番号、工場の計測器のインジケーターなどの表示モニター、電車の行き先表示モニター、ネオン表示装置の置き換え、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置、天井灯、窓ガラス、車のヘッドライトなどの照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、RGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。 The present invention includes a display monitor for home appliances such as a rice cooker, a car audio display unit, a car speedometer, a shaving display unit, a pocket game device and its monitor, a telephone number, an indicator of a factory measuring instrument, etc. Applicable to display monitors, train destination display monitors, replacement of neon display devices, backlights for display panels or lighting devices for home or commercial use, ceiling lights, window glass, car headlights, etc. Needless to say, it can be applied. The lighting device is preferably configured so that the color temperature can be varied. In this case, the color temperature can be changed by forming RGB pixels in a stripe or dot matrix and adjusting the current flowing through them.
また、広告あるいはポスターなどの表示装置、RGBの信号器、警報表示灯などにも応用できる。これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 It can also be applied to display devices such as advertisements or posters, RGB traffic lights, warning indicator lights, and the like. These technical ideas and the like can be combined with each other regardless of part or all of them.
また、スキャナの光源としても本発明の自己発光素子もしくは表示装置あるいは有機EL表示パネルは有効である。RGBのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、本発明の表示装置から出力される光を単一波長あるいは狭帯域の波長がでるように構成し、レーザー表示装置またはその応用として用いても良いことは言うまでもない。狭帯域化は、干渉効果あるいは光学フィルタなどを用いることにより実現できる。 Further, the self-luminous element, the display device or the organic EL display panel of the present invention is also effective as a light source for the scanner. Using an RGB dot matrix as a light source, the object is irradiated with light to read an image. Of course, it goes without saying that it may be monochromatic. Further, it goes without saying that the light output from the display device of the present invention may be configured to emit a single wavelength or a narrow-band wavelength and used as a laser display device or its application. The band narrowing can be realized by using an interference effect or an optical filter.
また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。たとえば、基準電流比制御(図29、図30、図116、図122、図123、図143、duty比制御(図114図〜126など)、複数画素行同時選択駆動(図16など)、表示領域分割(図12、図14など)、プリチャージ駆動(図37〜図63など)あるいは過電流駆動(図83〜図110など)重み付け処理(図113など)、ソースドライバICの構成(図64〜82など)、FRC制御(図132など)、検査方法など、およびこれらを適用した装置などが例示される。その他、7セグメント表示など表示装置にも適用できる。これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 Moreover, it is not limited to an active matrix, A simple matrix may be sufficient. For example, reference current ratio control (FIGS. 29, 30, 116, 122, 123, 143, duty ratio control (FIGS. 114 to 126, etc.), multiple pixel row simultaneous selection drive (FIG. 16, etc.), display Region division (FIGS. 12, 14, etc.), precharge drive (FIGS. 37-63, etc.) or overcurrent drive (FIGS. 83-110, etc.) weighting processing (FIG. 113, etc.), source driver IC configuration (FIG. 64) -82, etc.), FRC control (FIG. 132, etc.), inspection methods, etc., and devices to which these are applied, etc. In addition, the present invention can also be applied to display devices such as 7-segment display. They can be combined with each other in part or in whole.
以上のように、本発明は、有機ELあるいは無機ELに限定されるものではなく、LEDディスプレイ、SED、FED、PDPなどを含む自己発光表示装置あるいはその駆動方法に広く適用できるものである。 As described above, the present invention is not limited to organic EL or inorganic EL, and can be widely applied to self-luminous display devices including LED displays, SEDs, FEDs, PDPs, and the like, or driving methods thereof.
また、本発明は、液晶表示装置のバックライトにも有機EL表示装置は有効である。EL表示装置(バックライト)のRGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、点滅表示も高速で行えるため、液晶表示装置などの動画表示の特性改善にも有効である。 The organic EL display device is also effective for the backlight of the liquid crystal display device of the present invention. The RGB pixels of the EL display device (backlight) are formed in a stripe shape or a dot matrix shape, and the color temperature can be changed by adjusting the current passed through them, and the brightness can be easily adjusted. In addition, since it is a surface light source, a Gaussian distribution that brightens the central part of the screen and darkens the peripheral part can be easily configured. Further, since the blinking display can be performed at high speed, it is effective for improving the characteristics of moving image display such as a liquid crystal display device.
また、R、G、B光を交互に走査する、フィールドシーケンシャルコントロール(FSC)方式の液晶表示パネルのバックライトとしても有効である。もちろん、画素16などを形成せず、白色あるいは単色のバックライトもしくはフロンとライトとして本発明の技術的思想を用いてもよいことは言うまでもない。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。
It is also effective as a backlight for a field sequential control (FSC) type liquid crystal display panel that alternately scans R, G, and B light. Of course, it is needless to say that the technical idea of the present invention may be used as a white or single color backlight or flon and light without forming the
また、アクティブマトリックス表示パネルだけでなく、単純マトリックス表示パネルに本発明の技術的思想を用いてもよい。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。また、本発明の装置あるいは方法により、白色発光を実現し、液晶表示装置などのバックライトとしても用いることができる。また、これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。 The technical idea of the present invention may be used not only for an active matrix display panel but also for a simple matrix display panel. Further, even if the backlight blinks, it can be used as a backlight of a liquid crystal display panel for displaying moving images by inserting black. In addition, the apparatus or method of the present invention can realize white light emission and can be used as a backlight of a liquid crystal display device or the like. In addition, these technical ideas can be combined with each other regardless of part or all of them.
なお、本発明は上記各実施形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形・変更が可能である。また、各実施形態は可能な限り適宜組み合わせて実施されてもよく、その場合は、その組み合わせによる特徴ある効果が得られる。 The present invention is not limited to the above-described embodiments, and various modifications and changes can be made without departing from the scope of the invention when it is practiced. Moreover, each embodiment may be implemented in combination as appropriate as possible, and in that case, a characteristic effect by the combination can be obtained.
本発明のソースドライバ回路は、基準電流の発生回路を有し、また、ゲートドライバ回路を制御することにより、電流制御、輝度制御を実現する。また、画素は、複数あるいは単独の駆動用トランジスタを有し、EL素子15に流れる電流バラツキが発生しないように駆動する。また、各端子に接続する単位トランジスタ群を変化させる。したがって、トランジスタのしきい値ばらつきによる表示むらの発生を抑制することが可能となる。駆動用トランジスタ素子の温度依存性も補償する。また、duty比制御などによりダイナミックレンジが広い画像表示を実現できる。
The source driver circuit of the present invention includes a reference current generation circuit, and realizes current control and luminance control by controlling the gate driver circuit. Further, the pixel has a plurality of or single drive transistors, and is driven so as not to cause a variation in current flowing through the
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。 The display panel, display device, and the like of the present invention exhibit distinctive effects according to their respective configurations such as high image quality, good moving image display performance, low power consumption, low cost, and high brightness.
本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいことになる。 If the present invention is used, an information display device or the like with low power consumption can be configured, and power is not consumed. Moreover, since it can be reduced in size and weight, resources are not consumed. Therefore, it is friendly to the global environment and space environment.
本発明にかかるEL表示装置は、上記効果を有し、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネルに関するものである。また、これらの表示パネルなどの駆動回路(ICなど)および駆動方法などに関するものである。 The EL display device according to the present invention has the above-described effects and relates to a self-luminous display panel such as an EL display panel (display device) using an organic or inorganic electroluminescence (EL) element. Further, the present invention relates to a driving circuit (such as an IC) and a driving method of these display panels.
11 TFT(薄膜トランジスタ)
12 ゲートドライバIC(回路)
14 ソースドライバ回路(IC)
15 EL(素子)(発光素子)
16 画素
17 ゲート信号線
18 ソース信号線
19 蓄積容量(付加コンデンサ、付加容量)
29 EL膜
30 アレイ基板(自発光表示パネル)
31 土手(リブ)
32 層間絶縁膜
34 コンタクト
35 画素電極
36 カソード電極
37 乾燥剤
38 λ/4板(λ/4フィルム、位相板、位相フィルム)
39 偏光板
40 封止フタ
41 薄膜封止膜
61 書き込み行
62 非表示領域(非点灯領域、黒表示領域)
63 表示領域(点灯領域、画像表示領域)
91 電流保持回路
92 ポリシリコン電流保持回路(内蔵電流保持回路)
93 出力端子
161 ダミー画素(行)
221 スイッチ(オンオフ手段)
222 内部配線(出力配線)
223 ゲート配線
224 電流源(単位トランジスタ)
232、228 トランジスタ
321 ソース端子
322 ゲート端子
323 ドレイン端子
324 トランジスタ
331 一致回路
332 カウンタ
333 AND回路
334 電流出力回路
351 ラッチ回路
352 セレクタ回路
353 プリチャージ回路
371 電圧階調回路
381 サンプルホールド回路(電圧保持手段)
382 ソース信号線端子
391 切り換え回路
441 デコーダ
641 ゲートドライバ用配線パッド(端子)
642 ゲートドライバ用配線パッド(端子)
643 入力信号線パッド(端子)
644 出力信号線パッド(端子)
661 入力信号線
662 端子電極
663 アノード配線
664 金バンプ
671 フレキシブル基板
681 反転出力発生回路
691 フリップフロップ(FF)回路(選択回路)
701 信号発生回路
622 配線
621 差動−パラレル信号変換回路
721 PLL回路
791 コンパレータ回路
811 処理回路
821 モード変換回路(IC)
841 単位トランジスタ(単位電流出力回路)
891 過電流トランジスタ
911 比較回路
1121 スイッチ回路(切り換え手段)
1122 デコーダ回路
1126 AI処理回路(ピーク電流抑制、ダイナミックレンジ拡大処理など)
1127 動画検出処理(ID処理)
1128 カラーマネージメント処理回路(色補償/補正、色温度補正回路)
1129 演算回路(MPU、CPU)
1131、1132 乗算器
1133 加算器
1134 総和回路(SUM回路、データ処理回路、総電流演算回路)
1281 昇圧回路
1282 電圧反転回路
1331 アンテナ
1332 キー
1333 筐体
1334 表示パネル
1341 接眼リング
1342 拡大レンズ(正レンズ)
1343 凸レンズ(正レンズ)
1351 支点(回転部)
1352 撮影レンズ(撮影手段)
1353 格納部
1354 スイッチ
1361 本体
1362 撮影部
1363 シャッタスイッチ
1371 取り付け枠
1372 脚
1373 取り付け台
1374 固定部
1381 制御電極
1382 映像信号回路
1383 電子放出突起
1384 保持回路
1385 オンオフ制御回路
1391 ホトセンサ
1392 デコーダ(バーコード解読器)
1393 EL表示パネル(自発光表示パネル(装置))
1411 隔離柱(隔離壁(リング))
1412 封止樹脂(封止手段)
1413 空間
1414 バックライト
1531 出力選択回路
1651 バックライト
1652 保持具(筐体)
1653 液晶表示パネル(非発光表示パネル)
1654 円偏光板
1681 色フィルタ
1711 AD(アナログ−デジタル)変換回路
1761 切り換え回路
1762 平均化回路
1821 電源測定回路(IC)
1851 電圧配線
1931 演算回路
2101 アノード配線
2102 カソード配線
2111 DA変換回路(IC)
2121 ソース信号線検出線
2122 メモリ(記憶手段)
2171 短絡配線
2172 端子電極
2173 プローブ
2174 定電流源
2175 配線
2191 温度補償回路
2201 電流計(電流測定手段)
2381 電圧源
2431 トランジスタ
2481 交流電圧発生器
11 TFT (Thin Film Transistor)
12 Gate driver IC (circuit)
14 Source Driver Circuit (IC)
15 EL (element) (light emitting element)
16
29
31 Bank (rib)
32
39
63 Display area (lighting area, image display area)
91
93
221 switch (on / off means)
222 Internal wiring (Output wiring)
223 Gate wiring 224 Current source (unit transistor)
232, 228
382 Source
642 Wiring pad (terminal) for gate driver
643 Input signal line pad (terminal)
644 Output signal line pad (terminal)
661
701
841 Unit transistor (Unit current output circuit)
891
1122
1127 Video detection process (ID process)
1128 Color management processing circuit (color compensation / correction, color temperature correction circuit)
1129 Arithmetic circuit (MPU, CPU)
1131, 1132 Multiplier 1133
1281
1343 Convex lens (positive lens)
1351 Support point (rotating part)
1352 Photographic lens (photographing means)
1353
1393 EL display panel (Self-luminous display panel (device))
1411 Isolation pillar (Isolation wall (ring))
1412 Sealing resin (sealing means)
1413
1653 Liquid crystal display panel (non-luminous display panel)
1654
1851
2121 Source signal
2171 Short-
2381
Claims (8)
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、
前記電圧発生回路は、前記演算回路が求めたデータに基づき、前記アノード電圧とカソード電圧のうち、少なくとも一方の電圧を可変できることを特徴とするEL表示装置。 An EL display device having a display area in which pixels of a plurality of colors having EL elements are arranged in a matrix,
A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel ;
An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; Equipped,
The EL display device, wherein the voltage generation circuit can vary at least one of the anode voltage and the cathode voltage based on data obtained by the arithmetic circuit.
前記スイッチ素子をオンオフさせて、前記電流経路の電流を制御することを特徴とする請求項1記載のEL表示装置。 The pixel includes an EL element, a driving transistor for supplying current to the EL element, and a switch element disposed in a current path through which the current flows.
The EL display device according to claim 1, wherein the current in the current path is controlled by turning on and off the switch element.
前記表示信号の基準位置は、前記アノード電圧と前記カソード電圧のうち、可変しない方の電圧を基準位置にしていることを特徴とする請求項1記載のEL表示装置。 A signal generation circuit for applying a display signal to the pixel;
The reference position of the display signals, the one of the anode voltage and the cathode voltage, EL display devices according to claim 1, characterized in that the voltage of a direction which is not variable as a reference position.
前記駆動用トランジスタは、Pチャンネルトランジスタであり、
前記電圧発生回路は、前記アノード電圧を所定電圧に維持し、前記カソード電圧を可変することを特徴とする請求項1記載のEL表示装置。 The pixel includes an EL element and a driving transistor for supplying current to the EL element,
The driving transistor is a P-channel transistor,
The EL display device according to claim 1, wherein the voltage generation circuit maintains the anode voltage at a predetermined voltage and varies the cathode voltage.
前記EL表示装置は、
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、
第1の期間に対応する、前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータを第1のデータとし、
第2の期間に対応する、前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータを第2のデータとし、
前記第2のデータ > 前記第1のデータ、の関係がある時、
前記第2の期間における前記アノード電圧と前記カソード電圧との電位差 < 前記第1の期間における前記アノード電圧と前記カソード電圧との電位差、なる関係が成立する様に、前記アノード電圧とカソード電圧との電位差を可変することを特徴とするEL表示装置の駆動方法。 A method for driving an EL display device having a display region in which pixels of a plurality of colors having EL elements are arranged in a matrix,
The EL display device
A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel;
An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; Equipped,
The data corresponding to the first period, the data corresponding to the magnitude of the current flowing in the display area, obtained by the arithmetic circuit, is defined as the first data ,
Data corresponding to the magnitude of the current flowing through the display area, obtained by the arithmetic circuit, corresponding to the second period, is defined as second data ,
When there is a relationship between the second data and the first data ,
The potential difference between the potential difference <the first of the anode voltage and the cathode voltage in the period between the anode voltage and the cathode voltage in the second period, as the relationship is established, and the anode voltage and cathode voltage A driving method of an EL display device, characterized by varying a potential difference .
前記EL表示装置は、
前記画素のアノードに電圧を供給する電源線のアノード電圧と、前記画素のカソードに電圧を供給する電源線のカソード電圧のうち、少なくとも一方の電圧を発生する電圧発生回路と、
前記EL表示装置の前記画素に印加する信号を発生させる画像信号を、前記画素の色に応じて重み付けして集計し、前記表示領域に流れる電流の大きさに対応するデータを求める演算回路とを具備し、
前記演算回路が求めた、前記表示領域に流れる電流の大きさに対応するデータに基づいて、前記アノード電圧と前記カソード電圧との電位差を可変することを特徴とするEL表示装置の駆動方法。 A method for driving an EL display device having a display region in which pixels of a plurality of colors having EL elements are arranged in a matrix,
The EL display device
A voltage generation circuit that generates at least one of an anode voltage of a power supply line that supplies a voltage to the anode of the pixel and a cathode voltage of a power supply line that supplies a voltage to the cathode of the pixel;
An arithmetic circuit that aggregates image signals for generating signals to be applied to the pixels of the EL display device according to weights of the pixels, and obtains data corresponding to the magnitude of the current flowing through the display area; Equipped,
The arithmetic circuit is determined, on the basis of the data corresponding to the magnitude of the current flowing in the display region, the driving method of an EL display device characterized by varying the potential difference between the anode voltage and the cathode voltage.
前記スイッチ素子をオンオフさせて、前記電流経路の電流を制御することを特徴とする請求項6または請求項7記載のEL表示装置の駆動方法。 The pixel includes an EL element, a driving transistor for supplying current to the EL element, and a switch element disposed in a current path through which the current flows.
8. The method of driving an EL display device according to claim 6, wherein the switch element is turned on / off to control a current in the current path.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250790A JP4703146B2 (en) | 2004-08-30 | 2004-08-30 | EL display device and driving method of EL display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250790A JP4703146B2 (en) | 2004-08-30 | 2004-08-30 | EL display device and driving method of EL display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006065242A JP2006065242A (en) | 2006-03-09 |
JP2006065242A5 JP2006065242A5 (en) | 2007-11-15 |
JP4703146B2 true JP4703146B2 (en) | 2011-06-15 |
Family
ID=36111764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004250790A Active JP4703146B2 (en) | 2004-08-30 | 2004-08-30 | EL display device and driving method of EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4703146B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4874679B2 (en) * | 2006-03-10 | 2012-02-15 | 東芝モバイルディスプレイ株式会社 | EL display device |
JP2008089956A (en) * | 2006-10-02 | 2008-04-17 | Sony Corp | Power consumption information calculating device, power consumption controller, image processor, spontaneous light emitting display device, electronic apparatus, power consumption information calculating method, power consumption control method, and computer program |
US8063887B2 (en) * | 2007-02-09 | 2011-11-22 | Ricoh Co., Ltd. | Thin multiple layer input/output device |
JP6213205B2 (en) * | 2013-12-16 | 2017-10-18 | コニカミノルタ株式会社 | Optical writing apparatus and image forming apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267628A (en) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | Active el display device |
JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
JP2006065148A (en) * | 2004-08-30 | 2006-03-09 | Sony Corp | Display device, and its driving method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844314A (en) * | 1994-07-28 | 1996-02-16 | Toshiba Lighting & Technol Corp | Large display device |
-
2004
- 2004-08-30 JP JP2004250790A patent/JP4703146B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267628A (en) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | Active el display device |
JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
JP2006065148A (en) * | 2004-08-30 | 2006-03-09 | Sony Corp | Display device, and its driving method |
Also Published As
Publication number | Publication date |
---|---|
JP2006065242A (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4498434B2 (en) | EL display device | |
KR100572429B1 (en) | EL display panel and EL display device using the same | |
KR100638304B1 (en) | Driver circuit of el display panel | |
JP4146421B2 (en) | EL display device and driving method of EL display device | |
EP1434193A1 (en) | EL DISPLAY&comma; EL DISPLAY DRIVING CIRCUIT AND IMAGE DISPLAY | |
JP2004093682A (en) | Electroluminescence display panel, driving method of electroluminescence display panel, driving circuit of electroluminescence display apparatus and electroluminescence display apparatus | |
JP2006276718A (en) | El display apparatus | |
JP2006091850A (en) | El display device and inspecting apparatus of el display panel | |
JP2005122076A (en) | El display device | |
JP2007108264A (en) | El display device | |
JP2006276713A (en) | Power supply circuit for el display apparatus | |
JP4703146B2 (en) | EL display device and driving method of EL display device | |
JP2006030289A (en) | El display device | |
JP2004361816A (en) | El display device | |
JP2005208589A (en) | El display device | |
JP2005234242A (en) | Method for driving el display device | |
JP2007025396A (en) | El display device | |
JP2006243663A (en) | El display device | |
JP2006023398A (en) | Electroluminescence display apparatus | |
JP2005148415A (en) | El display device | |
JP2005164862A (en) | El display device | |
JP2005157009A (en) | El display device | |
JP2005148571A (en) | El display device | |
JP2005134494A (en) | El display device | |
JP2005140934A (en) | El display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4703146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |