JP4697220B2 - 積層型電子部品の製造装置および製造方法 - Google Patents

積層型電子部品の製造装置および製造方法 Download PDF

Info

Publication number
JP4697220B2
JP4697220B2 JP2007332640A JP2007332640A JP4697220B2 JP 4697220 B2 JP4697220 B2 JP 4697220B2 JP 2007332640 A JP2007332640 A JP 2007332640A JP 2007332640 A JP2007332640 A JP 2007332640A JP 4697220 B2 JP4697220 B2 JP 4697220B2
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic green
green sheet
thickness
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007332640A
Other languages
English (en)
Other versions
JP2008124487A (ja
Inventor
裕 井関
彰文 藤田
篤志 吉村
毅彦 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007332640A priority Critical patent/JP4697220B2/ja
Publication of JP2008124487A publication Critical patent/JP2008124487A/ja
Application granted granted Critical
Publication of JP4697220B2 publication Critical patent/JP4697220B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は積層型電子部品の製造装置および製造方法に関する。
積層型電子部品、例えば積層セラミックコンデンサなどの製造は、一般に、複数の内部電極をマザーセラミックグリーンシートの表面に印刷する工程と、このマザーセラミックグリーンシートを複数枚積層し、これを加圧密着させてマザーセラミック積層ブロックを形成するプレス成形工程と、マザーセラミック積層ブロックを内部電極の配置に合わせてカットし、個々の積層セラミックチップを切り出すカット工程と、カットした積層セラミックチップを焼成する工程と、焼成した積層セラミックチップに外部電極を形成する工程とを順次経て行なわれる。
ここに、狭偏差の静電容量のコンデンサを歩留まり良く製造するために、例えば特許文献1に記載の製造方法が知られている。この製造方法は、セラミックグリーンシートの表面に内部電極を形成した後、その面積をインラインで測定し、所望の静電容量が得られるように、セラミックグリーンシートの積層枚数を算出する方法である。
しかしながら、従来の方法では、内部電極の面積を測定し、その面積データに基づいて積層枚数を算出しているが、セラミックグリーンシートの厚みについては一定の厚みで形成されたものとして算出されており、セラミックグリーンシートの厚みの変動による静電容量の変化については考慮されていなかった。
また、内部電極の面積を測定する際には、CCDカメラなどを用いるが、従来のCCDカメラは画素形状が長方形でかつ画素が長方格子状に配置されているので、CCDカメラの縦横の解像度が異なり、測定精度が悪いという問題もあった。
特開平9−22830号公報
そこで、本発明は、狭偏差の内部電極を高歩留まりで製造することができる積層型電子部品の製造装置および製造方法を提供することにある。
前記目的を達成するため、第1の発明に係る積層型電子部品の製造装置は、
セラミックグリーンシートの厚みを測定するシート厚測定部と、
前記セラミックグリーンシートの表面に形成された内部電極を撮像する内部電極撮像部と、
前記シート厚測定部の厚みデータと前記内部電極撮像部の撮像データから得られた面積データに基づいて、積層枚数を算出する演算処理部と、
搬送されてきたセラミックグリーンシートから矩形状ワークシートを切り出して積層する積層部と、
を備え、
前記各部がセラミックグリーンシートを所定のピッチで間欠搬送するインラインを構成するとともに、内部電極の撮像を間欠搬送ごとに行い、
前記演算処理部においては、前記シート厚測定部と前記内部電極撮像部で得られたシート厚みデータと内部電極の面積データをメモリに記憶し、前記積層部によって切り出される矩形状ワークシートのシート厚および内部電極の面積を、間欠搬送ピッチと間欠搬送回数とに基づいて前記メモリから読み出し、かつ、セラミックグリーンシートの厚みの累積平均値と内部電極の面積の累積平均値とに基づいて所望の静電容量を得るための積層枚数を求めるとともに、積層方向に対向する内部電極の重なり量が全ての層で均等になるように逆算して所望の静電容量を得るための重なり量を求め、
前記積層部においては、前記演算処理部で求めた重なり量となるように全ての内部電極の対向面積を調整して積層すること、
を特徴とする。
ここで、各部がインラインを構成するとは、積層型電子部品の製造装置に必要な各部が連続化したラインを構成し、少なくとも一つの部で得られた結果を他の部に連続的または自動的にフィードバックあるいはフィードフォワードすることを意味する。なお、それに対し、オフラインを構成するとは、各部の少なくとも一つ(例えばシート厚測定部)を、サンプリングされた、例えば内部電極が形成されたセラミックグリーンシートに適用し、そこで得られた結果をフィードバックあるいはフィードフォワードするのに、ラインを一旦停止させるといった、非連続化または非自動化したラインを構成することを意味する。
また、第2の発明に係る積層型電子部品の製造方法は、
セラミックグリーンシートの厚みを測定する工程と、
前記セラミックグリーンシートの表面に形成された内部電極を撮像する工程と、
前記セラミックグリーンシートの厚みデータと前記内部電極の撮像データから得られた面積データに基づいて、積層枚数を演算処理により算出する工程と、
前記算出された積層枚数となるように搬送されてきたセラミックグリーンシートから矩形状ワークシートを切り出して積層する工程と、
を備え、
前記各工程がセラミックグリーンシートを所定のピッチで間欠搬送するインラインで行われるとともに、内部電極の撮像が間欠搬送ごとに行われ、
前記演算処理工程においては、前記測定工程と前記撮像工程で得られたシート厚みデータと内部電極の面積データをメモリに記憶し、切り出される矩形状ワークシートのシート厚および内部電極の面積を、間欠搬送ピッチと間欠搬送回数とに基づいて前記メモリから読み出し、かつ、セラミックグリーンシートの厚みの累積平均値と内部電極の面積の累積平均値とに基づいて所望の静電容量を得るための積層枚数を求めるとともに、積層方向に対向する内部電極の重なり量が全ての層で均等になるように逆算して所望の静電容量を得るための重なり量を求め、
前記積層工程においては、前記演算処理工程で求めた重なり量となるように全ての内部電極の対向面積を調整して積層すること、
を特徴とする。
ここで、各工程がインラインで行われているとは、積層型電子部品の製造方法に必要な各工程が連続化したラインで行われ、少なくとも一つの工程で得られた結果を他の工程に連続的または自動的にフィードバックあるいはフィードフォワードすることを意味する。なお、それに対し、オフラインで行われるとは、各工程の少なくとも一つ(例えばシートの厚みを測定する工程)を、サンプリングされた、例えば内部電極が形成されたセラミックグリーンシートに適用し、そこで得られた結果をフィードバックあるいはフィードフォワードするのに、ラインを一旦停止させ、非連続的または非自動的に行うことを意味する。
シート厚測定部は、シート毎にセラミックグリーンシートの厚みを測定してもよい。あるいは、全部のシートの中から1枚もしくは数枚のセラミックグリーンシートを選択して厚みを測定してもよい。さらに、セラミックグリーンシートの表面に内部電極を形成する内部電極形成部や工程をインラインに設けてもよい。また、セラミックグリーンシートは、ロール状に巻かれているものでもよいし、カード状の印刷済みのものでもよい。
以上の構成により、セラミックグリーンシートのシート厚測定と内部電極の面積測定とをインラインで行ない、セラミックグリーンシート厚と内部電極面積の測定値を逐次フィードフォワードしてセラミックグリーンシートの積層枚数を算出し、積層する。これにより、静電容量のばらつきが小さいコンデンサを高歩留まりで製造することができる。
このとき、画素形状が正方形でかつ画素が正方格子状に配置されているCCDカメラによって、内部電極を撮像することにより、CCDカメラの縦横の解像度が等しくなり、測定精度が良くなる。
また、CCDカメラの1画素当たりの被写体の縦寸法および横寸法を、略円柱部材(例えば金属ピンゲージ)を用いて寸法校正することにより、高精度な寸法校正が可能となる。特に、CCDカメラの画素形状が正方形であれば、CCDカメラの縦横の解像度が等しくなり、寸法校正がし易くなる。
また、積層方向に対向する内部電極の重なり量が全ての層で均等になるように、セラミックグリーンシートを積層することにより、例えば最上層のみのずらし積層した積層体よりも浮遊容量のバラツキが小さくなるため、静電容量精度が向上する。
以上の説明から明らかなように、本発明によれば、セラミックグリーンシートのシート厚測定と内部電極の面積測定とをインラインで行ない、シート厚と内部電極面積の測定値を逐次フィードフォワードしてセラミックグリーンシートの積層枚数を算出する。これにより、静電容量のばらつきが小さいコンデンサを高歩留まりで製造することができる。
このとき、画素形状が正方形でかつ画素が正方格子状に配置されているCCDカメラによって、内部電極を撮像することにより、CCDカメラの縦横の解像度が等しくなり、測定精度が良くなる。
また、CCDカメラの1画素当たりの被写体の縦横寸法を、略円柱部材を用いて寸法校正することにより、高精度な寸法校正が可能となる。特に、CCDカメラの画素形状が正方形であれば、CCDカメラの縦横の解像度が等しくなり、寸法校正がし易くなる。
また、積層方向に対向する内部電極の重なり量が全ての層で均等になるように、セラミックグリーンシートを積層することにより、例えば最上層のみのずらし積層した積層体よりも浮遊容量のバラツキが小さくなるため、静電容量精度が向上する。
以下、本発明に係る積層型電子部品の製造方法および製造装置の実施形態について添付図面を参照して説明する。なお、積層型電子部品として、積層型セラミックコンデンサを例にして説明するが、積層型LCフィルタや積層型LCノイズフィルタ、積層型高周波モジュールなどのコンデンサを内蔵する積層型電子部品、あるいは、積層型サーミスタや積層型バリスタのような積層型電子部品であってもよい。
図1は、積層セラミックコンデンサ用製造装置1の概略構成図である。この製造装置1は、目標の静電容量のコンデンサを製造するために、インラインでセラミックグリーンシートのシート厚とセラミックグリーンシート上に形成された内部電極面積を精度良く測定し、その測定値に基づいて積層するものである。製造装置1は、シート供給部2と、シート厚測定部3と、内部電極撮像部4と、積層部5と、排出部6とで構成されている。なお、シート厚測定部3と、内部電極撮像部4の順は逆でもよい。
まず、積層セラミックコンデンサの構造設計に基づき、設計による対向する内部電極の重なり量SS、積層枚数(n―1)’、セラミックグリーンシート厚t’で、事前の先行試作を行い、セラミックグリーンシートの比誘電率εを以下の(1)式により得る。
ε=C’×t’/{ε0×(n―1)’×SS}…(1)
ただし、ε0:真空中の誘電率
C’:試作による静電容量値
一方、長尺のキャリアフィルム付きセラミックグリーンシート46上にロールtoロール方式でスクリーン印刷を行い、セラミックグリーンシート46の表面に複数の内部電極47(図4参照、ただし、図4には一つの内部電極47しか記載されていない。)を一定ピッチ(印刷ピッチ)で形成し、ロール状に巻き取り、印刷済みセラミックグリーンシート100を用意する。
供給部2の供給ローラ11に印刷済みセラミックグリーンシート100をセットし、供給ローラ11から印刷済みセラミックグリーンシート100の印刷ピッチで間欠送りされた印刷済みセラミックグリーンシート100は、シート厚測定部3へ送り込まれる。シート厚測定部3では、放射線方式やレーザ方式の非接触膜厚測定ヘッド21によって、セラミックグリーンシート46の厚みが間欠送り毎に逐次測定される。セラミックグリーンシート46の測定位置はセラミックグリーンシート46の幅方向に対して中央付近で、長手方向に対しては印刷ピッチ間の非印刷部分で測定することが好ましい。また、膜厚測定装置はマイクロメータなどのような接触式膜厚計により測定してもよい。グリーンシート厚測定値は、演算処理装置51のメモリに記憶される。
次に、厚みが測定された印刷済みセラミックグリーンシート100は、内部電極撮像部4へ搬送される。搬送された印刷済みセラミックグリーンシート100を測定テーブル30に真空吸引や静電気などで固定し、CCDカメラ31によって、内部電極47が間欠送り毎に逐次撮像され、演算処理装置51にて後述の方法で面積値を算出し、内部電極面積測定値として演算処理装置51のメモリに記憶される。
内部電極47の測定方法としては、以下のような種々の方法がある。第1の方法は、積層セラミックコンデンサを構成する全てのセラミックグリーンシート100において、1シート内の少なくとも2箇所を撮像して測定する。そして、少なくとも2箇所でそれぞれ測定された複数の内部電極47の実測値から中央値(メジアン)を算出して面積代表値とする。
第2の方法は、積層セラミックコンデンサを構成するセラミックグリーンシート100のうち、1シート内の少なくとも4箇所を撮像して測定する。そして、少なくとも4箇所でそれぞれ測定された複数の内部電極47の実測値から最大値および最小値を除いた後、平均値を算出して面積代表値とする。
第3の方法は、前記第1または第2の方法で、1シート内の中央値または平均値を算出した後、その中央値または平均値を、さらに全てのシートにおいて中央値または平均値を算出して面積代表値とする。
CCDカメラ31には、例えばノンインターレース(線順次走査)による全画素出力方式(画素数が100万画素以上)のものが使用される。これにより、画素単位での撮像タイミング差が隣接画素領域で最小となり、内部電極の面積を少ない誤差で測定することができる。さらに好ましくは、開口数(NA)が0.05以上の高倍率テレセントリック系レンズ(低歪みレンズ)を取り付けたCCDカメラが使用される。高倍率化による解像度低下と画像歪みを防止するためである。図4に示すように、CCDカメラ31は、画素32の形状が正方形でかつ画素32が正方格子状に配置されている。これにより、CCDカメラ31の縦横の解像度が等しくなり、測定精度を良くすることができる。
撮像の際には、照明装置29からの光を、被写体の内部電極47に照射する。照明装置29は、リング状のものが好ましく、リングファイバー照明、LED照明、ハロゲン照明、キセノン照明、蛍光灯照明など10000ルクス以上の照度を有するものが用いられる。さらに、照明装置29は、照度の安定のために、照度フィードバック機能が付いているものが好ましい。
内部電極47の像は、高倍率テレセントリック系レンズで拡大された後、CCDカメラ31で撮像される。得られた内部電極47の画像は、後で詳細に説明するように、モニタ27に映し出されるとともに、演算処理装置51により256階調グレー処理される。さらに、演算処理装置51はグレー処理された内部電極47の画像データを、予め設定した閾値にて二値化した後、閾値以下の画素32の数をカウントして画素数を総和する。次に、予め寸法校正によって得られている1画素当たりの被写体面積値を画素数の総和に乗じて内部電極47の面積を算出する。
演算処理装置51内では、シート厚測定位置と内部電極撮像位置の距離と、搬送されるピッチ(印刷ピッチ)と、搬送回数から、シート厚と内部電極を撮像した部位と間欠搬送中の印刷済みセラミックグリーンシート100の部位を一致させて管理制御される。前述の測定回数は測定タイムラグから算出してもよい。
同一部位のシート厚と内部電極面積の両者を測定した時点で、後述の方法により所望の静電容量Cを得るための積層枚数(n―1)を決定する。
印刷済みセラミックグリーンシート100は、積層部5へ搬送される。ここで、打抜きヘッド41,42によって、供給部2より搬送される印刷ピッチ間隔で長尺のキャリアフィルム付き印刷済みセラミックグリーンシート100から矩形状ワークシート46aを切り出すと同時にキャリアフィルムから剥離される。切り出された矩形状ワークシート46a(表面には複数の内部電極47が形成されている)は、プレス金型43内に積み重ねられる。これらの工程を先に算出した積層枚数(n―1)の小数点以下切り上げた回数実施し、積層する。
所望の静電容量Cを得るための積層枚数(n―1)の決定方法は種々の方法があるが、代表例として2つの方法を以下に説明する。
〔代表例1〕
演算処理装置51に印刷ピッチ搬送毎に入ってくる、セラミックグリーンシート46の厚みの累積平均値t(印刷ピッチ毎測定されたシート厚の平均値)と内部電極47の面積の累積平均値S(印刷ピッチ毎測定された内部電極面積の平均値)とに基づいて、積層枚数(n―1)を以下の(2)式により算出する。
(n―1)=(C×t)/{ε0×ε×SS×(1+A×(S―S’)/S’)}…(2)
ただし、(n―1):所望の静電容量Cを得るための積層枚数
C:所望の静電容量
ε0:真空中の誘電率
ε:事前の先行試作によって前述の(1)式により求めた比誘電率
SS:先行試作で実施した設計による対向する内部電極の重なり量
A:面積係数(0〜1に原料種によって設定する。先行試作経験値により任意に設定。)
S’:事前の先行試作時の内部電極面積
※tとS以外の値は、事前に演算処理装置51に予め入力しておく。
先行試作で実施した設計による対向する内部電極の重なり量SSで前記積層枚数(n―1)の小数点以下切り下げの積層枚数分積層し、最終層積層時に、対向する内部電極の重なり量を調整するように、積層枚数(n―1)の小数点以下の値に応じて、打抜きヘッド41,42の打抜き位置をずらすか、もしくはこれまでと同位置で打抜いて積層位置をずらすかのどちらかにより、内部電極を調整する(いわゆる、ずらし積層)を行い、積層する。これにより、所望の静電容量Cを得るための積層枚数(n―1)に対応した積層体を得る。この方法は、最新のシート厚と内部電極面積の両者を測定した部位が、次の打抜きおよび積層部5に搬送到達するまでに、所望の静電容量Cを得るための積層枚数(n―1)が決定できない場合に有効である。
最終積層した部位までのシート厚測定値と内部電極面積測定値までをグループ化し、グループ化完了した時点で、それまでの前記累積平均値tと累積平均値Sはリセットして、新たに累積平均を開始し、次の積層体形成を繰り返す。
〔代表例2〕
代表例2の方法は、シート厚と内部電極面積の両者を測定した部位が、所望の静電容量Cを得るための積層枚数(n―1)の小数点以下切り上げ分の部位を測定しており、最新のシート厚と内部電極面積の両者を測定した部位が、次の打抜きおよび積層部5に搬送到達するまでに、所望の静電容量Cを得るための積層枚数(n―1)を決定できる場合(プール部等がある場合)の方法である。全層の対向する内部電極の重なり量SS’が均等になるよう逆算し(積層枚数(n―1)が自然数値となるように逆算し)、その対向する内部電極の重なり量SS’になるように、前記ずらし積層方式により全層(積層枚数(n―1)の小数点以下切り上げした枚数)積層して積層体を得る。この方法により得られた積層体は、対向する内部電極の重なり量が均一であるので、最上層のみのずらし積層した積層体よりも浮遊容量のバラツキが小さくなる為、静電容量精度が向上する利点がある。
このように、インラインでセラミックグリーンシート46の厚みtと内部電極47の面積Sを逐次測定し、得られた測定値に基づいて静電容量設計にフィードフォワードし、ずらし積層することにより、所望の静電容量Cを有する積層セラミックコンデンサを精度良く得ることができる。
積み重ねられた矩形状ワークシート46aは、図示しないプレス機で加圧密着されて未焼成のセラミック積層ブロックとされる。ワークシート46aを切り出した後の長尺のセラミックグリーンシート46は排出部6に搬送され、巻取りローラ12に巻き取られる。
また、図2は、積層セラミックコンデンサ用製造装置7の概略構成図である。この製造装置7は、シート供給部2と、シート厚測定部3と、内部電極形成部8と、内部電極撮像部4と、乾燥部9と、積層部5と、排出部6とで構成されている。つまり、製造装置7は、前記積層セラミックコンデンサ用製造装置1に、内部電極形成部8と乾燥部9とをインラインに設けたものと同様のものである。
以上の構成により、印刷と積層の連続工程化が可能となり、製造環境のクリーン度を改善することができる。この結果、埃などの不純物が製造工程中に侵入するおそれが小さくなる。また、印刷精度向上(均一印刷)のための印刷条件へのフィードバックが可能となる。さらに、印刷ミス部位が出たら、フィードフォワードにより追加印刷できる。内部電極を形成したセラミックグリーンシートの積み重ねの途中に未印刷セラミックグリーンシートを挿入する積層構造の場合に特に有効である。
以下、この製造装置7を使って積層セラミックコンデンサを製造する方法について説明する。
シート供給部2において、長尺のキャリアフィルム付セラミックグリーンシート46は、供給ローラ11にロール状に巻かれている。供給ローラ11から一定な打抜きのピッチで間欠送りされたセラミックグリーンシート46は、シート厚測定部3へ送り込まれる。シート厚測定部3では、放射線方式やレーザ方式の非接触膜厚測定ヘッド21によって、セラミックグリーンシート46の厚みがシート供給部2から搬送される一定ピッチ間隔で逐次測定される。
次に、厚みが測定されたセラミックグリーンシート46は、内部電極形成部8へ搬送される。ここで、印刷台25上のセラミックグリーンシート46にスクリーン印刷版(図示せず)を被せ、スキージ26で導電性ペーストをスクリーン印刷することにより、セラミックグリーンシート46の表面に複数の内部電極47(図4参照)をシート供給部2から搬送される一定ピッチ間隔で形成する。その後、内部電極撮像部4でセラミックグリーンシート46を測定テーブル30に真空吸引や静電気などで固定し、CCDカメラ31で内部電極47をシート供給部2から搬送される一定ピッチ間隔で撮像する。
次に、セラミックグリーンシート46は、乾燥部9へ搬送される。乾燥部9では、ファンヒータや赤外線ヒータやホットプレート等の熱源40からの熱風や遠赤外線や熱によって内部電極47を乾燥させる。乾燥はセラミックグリーンシート46の上面のみでなく、必要に応じて下面のみや、上下面から行ってもよい。内部電極47を乾燥したセラミックグリーンシート46は、積層部5へ搬送される。ここで、打抜きヘッド41,42によって、長尺のキャリアフィルム付きセラミックグリーンシート46から矩形状ワークシート46aが切り出されると同時にキャリアフィルムから剥離される。切り出された矩形状ワークシート46a(表面には複数の内部電極47が形成されている)は、プレス金型43内に積み重ねられる。これらの工程を先に算出した積層枚数(n―1)の小数点以下切り上げた回数実施し、積層する。
また、図3は、カード方式タイプの積層セラミックコンデンサ用製造装置200の概略構成図である。この装置200は、シート供給部2と、シート厚測定部3と、内部電極撮像部4と、積層部5とで構成されている。
シート供給部2に、矩形状の印刷済みセラミックグリーンシートカード201をセットする。この後、印刷済みセラミックグリーンシートカード201は、順次、シート厚測定部3、内部電極撮像部4、積層部5に搬送される。
この積層セラミックコンデンサ用製造装置200は、ロールtoロールタイプの前記装置1,7とは異なり、ワークシート46aの積み重ねが印刷順に依存せず、シート厚や内部電極面積値により、都合の良いグループ(セラミックグリーンシートカード201)で積層することができる。また、内部電極を形成したワークシート46aの積み重ねの途中に未印刷セラミックグリーンシートを挿入したり、他の電極パターンを印刷したりする場合にも対応可能である。さらに、対向する内部電極の重なり量が全ての層で均等になるように、ワークシート46aを積層する場合にも適している。
こうして得られた未焼成のセラミック積層ブロックは、内部電極47の配置に合わせてカットされ、個々の積層セラミックチップとされる。切り出された積層セラミックチップは焼成され、外部電極が形成されて製品(積層セラミックコンデンサ)とされる。
ここに、画像処理方法の一例について詳説する。まず、セラミックグリーンシート46の表面にスクリーン印刷により内部電極47を形成した校正基準電極シートを用意する。この校正基準電極シートを照明装置29で照らしながら、CCDカメラ31で撮像する。得られた画像はモニタ27に映し出される。モニタ27に映し出された内部電極47がハレーションを起こさなくなるまで、照明装置29の照度や照明角度(高さ)を調整する。つまり、内部電極47からの直接照明反射を抑えた一定の照明による画像にする。
このようにして、照明が設定された状態で、再度、校正基準電極シートの内部電極47をCCDカメラ31で撮像し、図4に示すように撮像画像を演算処理装置51で256階調グレー処理(階調0:黒色、階調255:白色)し、グレーレベルの輝度ヒストグラムを算出し、モニタ27に映し出す。この輝度ヒストグラム(基準輝度ヒストグラム)は、図5に示すように、セラミックグリーンシート46と内部電極47の2種類の色によって大きく二つのピークP1,P2を有している。つまり、セラミックグリーンシート46は白色に近く、例えば階調が240〜250の位置に輝度大側ピークP2を形成する。内部電極47は、黒色に近く、例えば階調が60〜70の位置に輝度小側ピークP1を形成する。
この二つのピークP1,P2の位置の再現性は高く、この二つのピークP1,P2の位置で以後の輝度校正を行う。すなわち、次の画像処理前に校正基準電極シートを再び撮像し、この撮像画像の輝度ヒストグラム(二つのピークP1’、P2’の位置)が、演算処理装置51に予め記憶しておいた前記基準輝度ヒストグラムの二つのピークP1,P2の位置に一致することを確認する。位置がずれていれば、照明装置29の照度を調整して基準輝度ヒストグラムの二つのピークP1,P2に合わせる。
そして、内部電極47の面積を測定する(二値化閾値を使用する)際には、二つのピークP1とP2の間の階調を閾値として測定する。閾値としては、{(ピークP1の階調)+(ピークP2の階調)}×0.4〜0.6程度の階調が好ましい。例えば、閾値を階調100とすると、この閾値を境にして、256階調にグレー処理された撮像画像を、「黒」と「白」に分割する。すなわち、階調0〜100の場合(内部電極47の部分)は「黒」とし、階調101〜255の場合(セラミックグリーンシート46の部分)は「白」と判定する。なお、内部電極47に印刷ニジミやカスレなどの印刷微小欠陥がある場合には、その微小欠陥が存在している位置に相当するCCDカメラ31の画素(例えば、図4の中で斜線で表示した画素)32の階調が閾値100を超えるので、「白」と判定される。
次に、「黒」の画素数をカウントして求めた数に予め校正しておいた1画素当たりの被写体面積(10μm2以下が好ましく、例えば1μm2)を乗じて内部電極47の面積を正確に算出する。このように、複雑な演算を必要とすることなく、輝度ヒストグラムの二つのピークP1,P2の位置のみで輝度校正をすることができる。この方式を採用することにより、印刷微小欠陥(印刷ニジミ、カスレ)も考慮した測定ができるので、積層型コンデンサのような小さな内部電極面積を正確に測定することができる。
また、CCDカメラ31の1画素当たりの被写体の縦横寸法は、以下に説明する寸法校正(寸法既知である寸法基準被写体を撮像、測定して、それに対応する画素数から計算)により得られる。図6に示すように、校正治具80は、ベース台82と、ベース台82の中央の位置に樹設された円柱部材(例えば金属ピンゲージ)81とで構成されている。校正治具80は、校正作業の際に、測定テーブル30の上面に設けた凹部30a内に収容されて使用される。円柱部材81は経時変化や環境変化の影響の少ない材質(例えば金属、樹脂)であることが好ましい。その横断面は、CCDカメラ31の視野に収まる大きさで、その断面形状は略真円であることが好ましく、金属ピンゲージが適している。円柱部材81の頭頂面81aは平面状に研磨され、この頭頂面81aの位置が撮像時の内部電極47の位置と略一致するように円柱部材81の高さ寸法が設定される。内部電極47の厚さは数μmと薄いので、実用上グリーンシート面46と一致させてもよい。円柱部材81はCCDカメラ31の1画素の縦横寸法校正の基準となるものである。
一方、ベース台82の上面83は、CCDカメラ31の視野より広面積に設定されている。例えば視野1mm角に対して、上面83を5mm角以上の広さに設定する。そして、この上面83は、レイデント処理などによる黒色のつや消し処理、あるいは、塗装、コーティング、黒染めなどの表面処理が施され、照明反射が抑えられている。これにより、円柱部材81の頭頂面81aを撮像したとき、撮像画像の背景が略黒色になり、頭頂面81aの輪郭が明確になる。従って、正確な画素数計測(画像処理)ができ、高精度な寸法校正が可能になる。
以上の構成からなる校正治具80において、円柱部材81の頭頂面81aを、CCDカメラ31の画素配列に対応する縦方向(Y方向)の直径D2と、横方向(X方向)の直径D1とを正確に測定する。測定には、工具顕微鏡、マイクロメータ、ノギス等の測長機が使用される。
次に、校正治具80を測定テーブル30の凹部30a内にセットした後、CCDカメラ31にて頭頂面81aを撮像する。このとき、照明装置29の照度は、前述の基準輝度ヒストグラムを利用した調整方法により調整される。得られた頭頂面81aの画像は、図7に示すように、モニタ27に映し出されるとともに、演算処理装置51により処理され、頭頂面81aの縦方向(Y方向)の直径D2および横方向(X方向)の直径D1が、CCDカメラ31の画素配列の縦方向(Y方向)、横方向(X方向)にそれぞれ対応する画素数をカウントする。そして、以下の(3)式および(4)式から1画素当たりの被写体の縦横寸法を算出する。
(1画素当たりの被写体の縦寸法)=(予め測長機で測定しておいた頭頂面81aの縦方向の直径D1)/(縦方向の画素数)…(3)
(1画素当たりの被写体の横寸法)=(予め測長機で測定しておいた頭頂面81aの横方向の直径D2)/(横方向の画素数)…(4)
このとき、CCDカメラ31の画素形状が正方形であるので、縦方向(Y方向)の解像度と横方向(X方向)の解像度が等しくなり、寸法校正がし易い。さらに、校正治具80の円柱部材81は3次元構造であるため、CCDカメラ31の焦点が合い易いという利点がある。また、円柱部材として用いられている金属ピンゲージ81の真円度が高いため、CCDカメラ31の画素配列軸がずれていても高精度な寸法校正を行うことができる。
なお、校正治具は、図6に示すように、円柱部材81をベース台82に樹設した構造に限るものではなく、測定テーブル30に直接に円柱部材81を埋め込む構造であってもよい。この場合、円柱部材81の頭頂面81aの周辺部の測定テーブル30上面を凹ませば、頭頂面81aと測定テーブル30上面との間に遠近差が生じ、校正作業がし易くなる。また、校正治具80を測定テーブル30と交換してもよい。さらに、図8に示すように、略真円穴91を中央部に設けた矩形状校正治具90であってもよい。穴91は、ドリル、レーザ、ウォータジェット、放電加工などによって開けられる。この穴91はCCDカメラ31の1画素の縦横寸法校正の基準となるものである。貫通穴として、CCDカメラ31とは逆側から平行光を当てて校正をしてもよい。校正治具90は、構成部品点数が少なく、治具組み立て精度の影響を受けないので容易に安価に校正治具を製作することができる。
なお、本発明は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、図2に示した前記実施形態は、スクリーン印刷された内部電極を乾燥する前に、電極面積を測定しているが、乾燥部9を通って乾燥後に電極面積を測定してもよい。また、前記実施形態では、シート厚を測定した後に、内部電極面積を測定しているが、逆の工程順でもよい。さらに、内部電極はスクリーン印刷の他に、グラビア印刷、スパッタリング、フォトリソグラフィ、めっき等で形成してもよい。
また、前記実施形態は、CCDカメラ31の視野に一つの内部電極47を入れて撮像し、画像処理しているが、必ずしもこれに限るものではない。例えば、一つの内部電極47を複数の領域に分け、各領域を同一CCDカメラもしくは複数台の同倍率に調整したCCDカメラにて撮像し、各領域の面積を前記実施形態のようにして求め、各領域の面積の和を内部電極面積とする。これにより、間接的にCCDカメラの1画素当たりの分解能を上げることができ、さらに高倍率な面積測定が可能になる。
あるいは、CCDカメラ31の視野に複数の内部電極47を入れて撮像し、演算処理装置51で256階調グレー処理を行う。次に、予め設定した閾値により二値化処理し、閾値以下の画素の塊と予め設定した内部電極面積の上限値および下限値にてフィルタリングして複数の内部電極の塊を判断し、個々の内部電極面積を前記実施形態のようにして求める。あるいはフィルタリング後の複数の内部電極面積の総和を求め、視野内の内部電極数で割って1個当たりの内部電極面積を求める。これにより、1回の撮像で複数の内部電極の面積を求めることができるため、面積測定時間を短縮できる。また、CCDカメラ1台で複数の内部電極の面積を同時に測定するため、カメラ、レンズ、照明などの機械装置のばらつきがなく、電極相互間で誤差の少ない面積測定を行うことができる。
本発明に係る積層型電子部品の製造装置の一実施形態を示す概略構成図。 本発明に係る積層型電子部品の製造装置の別の実施形態を示す概略構成図。 本発明に係る積層型電子部品の製造装置のさらに別の実施形態を示す概略構成図。 CCDカメラの画素形状および画素配列を示す説明図。 グレーレベルの輝度ヒストグラムを示すグラフ。 (A)は寸法校正治具を示す平面図、(B)はその正面図。 図6に示した治具を用いた寸法校正方法を示す説明図。 (A)は寸法校正治具の変形例を示す平面図、(B)はその正面図。
符号の説明
1,200…積層セラミックコンデンサ用製造装置
2…シート供給部
3…シート厚測定部
4…内部電極撮像部
5…積層部
6…排出部
7…積層セラミックコンデンサ用製造装置
8…内部電極形成部
31…CCDカメラ
32…画素
46…セラミックグリーンシート
47…内部電極
51…演算処理装置
80,90…校正治具
81…円柱部材
100…印刷済みセラミックグリーンシート

Claims (8)

  1. セラミックグリーンシートの厚みを測定するシート厚測定部と、
    前記セラミックグリーンシートの表面に形成された内部電極を撮像する内部電極撮像部と、
    前記シート厚測定部の厚みデータと前記内部電極撮像部の撮像データから得られた面積データに基づいて、積層枚数を算出する演算処理部と、
    搬送されてきたセラミックグリーンシートから矩形状ワークシートを切り出して積層する積層部と、
    を備え、
    前記各部がセラミックグリーンシートを所定のピッチで間欠搬送するインラインを構成するとともに、内部電極の撮像を間欠搬送ごとに行い、
    前記演算処理部においては、前記シート厚測定部と前記内部電極撮像部で得られたシート厚みデータと内部電極の面積データをメモリに記憶し、前記積層部によって切り出される矩形状ワークシートのシート厚および内部電極の面積を、間欠搬送ピッチと間欠搬送回数とに基づいて前記メモリから読み出し、かつ、セラミックグリーンシートの厚みの累積平均値と内部電極の面積の累積平均値とに基づいて所望の静電容量を得るための積層枚数を求めるとともに、積層方向に対向する内部電極の重なり量が全ての層で均等になるように逆算して所望の静電容量を得るための重なり量を求め、
    前記積層部においては、前記演算処理部で求めた重なり量となるように全ての内部電極の対向面積を調整して積層すること、
    を特徴とする積層型電子部品の製造装置。
  2. さらに、前記セラミックグリーンシートの表面に内部電極を形成する内部電極形成部が前記内部電極撮像部の前段に設けられるとともに、前記内部電極の乾燥部が前記内部電極撮像部の後段に設けられ、かつ、前記内部電極形成部と前記乾燥部とが前記インラインを構成していることを特徴とする請求項1に記載された積層型電子部品の製造装置。
  3. 前記内部電極撮像部は、内部電極を直接撮像するものであって、画素形状が正方形でかつ画素が正方格子状に配置されているCCDカメラを有していることを特徴とする請求項1又は請求項2に記載された積層型電子部品の製造装置。
  4. 前記CCDカメラの1画素当たりの縦寸法および横寸法が、略円柱部材を用いて寸法校正されていることを特徴とする請求項3に記載された積層型電子部品の製造装置。
  5. さらに、前記セラミックグリーンシートの表面に内部電極を形成する内部電極形成部が前記シート厚測定部と前記内部電極撮像部との間に設けられ、セラミックグリーンシートの厚みの測定をセラミックグリーンシートの幅方向に対して中央付近で行うことを特徴とする請求項1〜請求項4のいずれかに記載された積層型電子部品の製造装置。
  6. 前記シート厚測定部が、カード状の印刷済みセラミックグリーンシートの厚みを測定し、前記内部電極撮像部が、前記カード状の印刷済みセラミックグリーンシートの表面に形成された内部電極を撮像し、前記積層部が、積層方向に対向する前記内部電極の重なり量が全ての層で均等になるように、前記カード状の印刷済みセラミックグリーンシートを積層することを特徴とする請求項1に記載された積層型電子部品の製造装置。
  7. セラミックグリーンシートの厚みを測定する工程と、
    前記セラミックグリーンシートの表面に形成された内部電極を撮像する工程と、
    前記セラミックグリーンシートの厚みデータと前記内部電極の撮像データから得られた面積データに基づいて、積層枚数を演算処理により算出する工程と、
    前記算出された積層枚数となるように搬送されてきたセラミックグリーンシートから矩形状ワークシートを切り出して積層する工程と、
    を備え、
    前記各工程がセラミックグリーンシートを所定のピッチで間欠搬送するインラインで行われるとともに、内部電極の撮像が間欠搬送ごとに行われ、
    前記演算処理工程においては、前記測定工程と前記撮像工程で得られたシート厚みデータと内部電極の面積データをメモリに記憶し、切り出される矩形状ワークシートのシート厚および内部電極の面積を、間欠搬送ピッチと間欠搬送回数とに基づいて前記メモリから読み出し、かつ、セラミックグリーンシートの厚みの累積平均値と内部電極の面積の累積平均値とに基づいて所望の静電容量を得るための積層枚数を求めるとともに、積層方向に対向する内部電極の重なり量が全ての層で均等になるように逆算して所望の静電容量を得るための重なり量を求め、
    前記積層工程においては、前記演算処理工程で求めた重なり量となるように全ての内部電極の対向面積を調整して積層すること、
    を特徴とする積層型電子部品の製造方法。
  8. さらに、前記セラミックグリーンシートの表面に前記内部電極を形成する工程が前記内部電極を撮像する工程の前に行われるとともに、前記内部電極の乾燥工程が前記撮像工程の後に行われ、かつ、前記内部電極形成工程と前記乾燥工程とが前記インラインで行われていることを特徴とする請求項7に記載された積層型電子部品の製造方法。
JP2007332640A 2002-03-29 2007-12-25 積層型電子部品の製造装置および製造方法 Expired - Lifetime JP4697220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332640A JP4697220B2 (ja) 2002-03-29 2007-12-25 積層型電子部品の製造装置および製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002096777 2002-03-29
JP2002096777 2002-03-29
JP2007332640A JP4697220B2 (ja) 2002-03-29 2007-12-25 積層型電子部品の製造装置および製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003043279A Division JP4114501B2 (ja) 2002-03-29 2003-02-20 積層型電子部品の製造装置および製造方法

Publications (2)

Publication Number Publication Date
JP2008124487A JP2008124487A (ja) 2008-05-29
JP4697220B2 true JP4697220B2 (ja) 2011-06-08

Family

ID=39508837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332640A Expired - Lifetime JP4697220B2 (ja) 2002-03-29 2007-12-25 積層型電子部品の製造装置および製造方法

Country Status (1)

Country Link
JP (1) JP4697220B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379067B2 (ja) * 2014-10-31 2018-08-22 太陽誘電株式会社 積層セラミック電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845769A (ja) * 1994-08-04 1996-02-16 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0922830A (ja) * 1995-07-05 1997-01-21 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09134841A (ja) * 1995-11-09 1997-05-20 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2002231573A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 積層セラミックコンデンサの製造方法
JP2004006667A (ja) * 2002-03-29 2004-01-08 Murata Mfg Co Ltd 積層型電子部品の製造装置および製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845769A (ja) * 1994-08-04 1996-02-16 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0922830A (ja) * 1995-07-05 1997-01-21 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09134841A (ja) * 1995-11-09 1997-05-20 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2002231573A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 積層セラミックコンデンサの製造方法
JP2004006667A (ja) * 2002-03-29 2004-01-08 Murata Mfg Co Ltd 積層型電子部品の製造装置および製造方法

Also Published As

Publication number Publication date
JP2008124487A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4114501B2 (ja) 積層型電子部品の製造装置および製造方法
JP4536280B2 (ja) 部品実装機、実装検査方法
JP5038191B2 (ja) 電子部品検査方法およびそれに用いられる装置
EP0638801A1 (en) Method of inspecting the array of balls of an integrated circuit module
KR101000047B1 (ko) 비전 검사 시스템
US20050071990A1 (en) Electronic-component alignment method and apparatus therefor
JP4582245B1 (ja) 電子部品の製造方法及び製造装置
JP3311135B2 (ja) 検査範囲認識方法
TW571081B (en) Method and apparatus for examining foreign matters in through holes
JP2004319941A (ja) セラミック電子部品の製造方法及びグラビア印刷方法
WO2012124260A1 (ja) はんだ高さ検出方法およびはんだ高さ検出装置
CN100362712C (zh) 火花塞的制造方法和制造装置
JP4697220B2 (ja) 積層型電子部品の製造装置および製造方法
DE112017003765T5 (de) Vorrichtung zum Erfassen der Basisplatinenposition
TW201520511A (zh) 三次元測定裝置、三次元測定方法及基板之製造方法
EP2255602B1 (en) Imaging system and method for alignment
JP2006317408A (ja) 反り検査装置
CN114708151A (zh) 一种pcb板图像的处理方法
JP6907464B2 (ja) 外観検査方法
US20120049414A1 (en) Method and apparatus for measuring deformation of laminated body
JP3838104B2 (ja) 積層型電子部品の製造方法
JPH0236306A (ja) プリント回路基板の反り量測定方法
TWI580927B (zh) Three - dimensional measuring device and three - dimensional measurement method
JP4586762B2 (ja) セラミックシート積層体の切断方法、切断装置および該切断方法を用いたセラミック電子部品の製造方法
JP6048939B2 (ja) 光輝性印刷物の検査方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R150 Certificate of patent or registration of utility model

Ref document number: 4697220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term