JP4695769B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4695769B2
JP4695769B2 JP2001067614A JP2001067614A JP4695769B2 JP 4695769 B2 JP4695769 B2 JP 4695769B2 JP 2001067614 A JP2001067614 A JP 2001067614A JP 2001067614 A JP2001067614 A JP 2001067614A JP 4695769 B2 JP4695769 B2 JP 4695769B2
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
flexible substrate
wiring
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001067614A
Other languages
Japanese (ja)
Other versions
JP2002270754A (en
Inventor
正司 竹中
浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2001067614A priority Critical patent/JP4695769B2/en
Publication of JP2002270754A publication Critical patent/JP2002270754A/en
Application granted granted Critical
Publication of JP4695769B2 publication Critical patent/JP4695769B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特に可撓性基板を用いた半導体装置に関する。
【0002】
従来から、半導体装置に対しては小型化及び高密度化が望まれている。
【0003】
高密度化を図り得る半導体装置としては、TAB(Tape Automated Bonding)テープを用いたTCP(Tape Carrier Package)が知られている。このTCP構造の半導体装置は、リード間ピッチを狭ピッチ化できるため小型化、高密度を図ることができる。
【0004】
しかるに、近年の携帯用端末等に代表される小型電子機器の普及等に伴い、更に小型化及び高密度化された半導体装置が望まれている。
【0005】
【従来の技術】
図1は、TABテープ3を用いた従来の半導体装置1Aを示している。尚、図1(A)は半導体装置1Aの平面図であり、図1(B)は半導体装置1Aの断面図である。
【0006】
半導体装置1Aは、大略すると半導体チップ2,TABテープ3,枠体4A等により構成されている。TABテープ3はインターポーザとして機能するものであり、ベースとなる絶縁性テープに所定パターンの配線(図示せず)が形成された構成とされている。この配線の一端はTABテープ3上に搭載された半導体チップ2に接続しており、他部はビアを介してはんだボール5に接続されている。
【0007】
枠体4Aは樹脂或いは金属よりなり、その中央部には開口部6が形成されている。枠体4Aは接着剤を用いてTABテープ3に固定されており、これによりTABテープ3に反りや曲がりが発生することを防止している。また、枠体4AがTABテープ3に固定された状態において、半導体チップ2は開口部6内に位置するよう構成されている。
【0008】
前記構成とされた半導体装置1Aは、絶縁性テープ上に配線を形成する構成であるため、配線間ピッチを狭ピッチ化することができ、半導体装置1Aの高密度化及び小型化を図ることができる。
【0009】
また、図2及び図3は、従来の他の構成である半導体装置1B,1Cを示している。前記した図1に示す半導体装置1Aは、枠体4Aとして平板状部材の中央に開口部6を形成した構成のものを用いた。
これに対し、図2及び図3に示される半導体装置1B,1Cは、枠体4B,4Cとして格子状の部材を用いたものである。このため、枠体4B,4Cは、上下方向(TABテープ3の面方向に対して垂直方向)に貫通する複数の貫通孔7が形成された構成とされている。このように、枠体4B,4Cを格子状とすることにより、枠体4B,4Cの剛性を高めることができ、TABテープ3に反りや曲がりが発生することをより確実に防止することができる。
【0010】
【発明が解決しようとする課題】
前記したように、半導体装置1A〜1Cは、TABテープ3をインターポーザとして用いているため、高密度化及び小型化を図ることができる。ところで、前記したように小型電子機器の普及等に伴い、半導体装置には更なる小型化及び高密度化が望まれている。しかしながら、半導体装置の平面的な実装面積を小さくすることによる小型化には限界があるため、近年では半導体装置を三次元的に実装する構成、即ち複数の半導体装置を積層することにより実装密度を向上させることが行なわれるようになってきている。
【0011】
ところが、前記した半導体装置1A〜1Cでは、インターポーザとなるTABテープ3の上面が枠体4A〜4Cに覆われた構成であるため積層することができない。このため、従来のTABテープ3及び枠体4A〜4Cを用いた半導体装置1A〜1Cでは、積層化できないことにより実装密度の向上を図ることができないという問題点があった。
【0012】
本発明は前記の点に鑑みてなされたものであり、可撓性基板及び枠体を用いた構成であっても積層化を可能とした半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
前記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0014】
請求項1記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電ペーストを用いたことを特徴とするものである。
また、請求項2記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電性金属よりなるピンを用いたことを特徴とするものである。
また、請求項3記載の発明では、
請求項1又は2記載の半導体装置において、
前記枠体に隣接する貫通孔間を連通する連通部を形成したことを特徴とするものである。
また、請求項4記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記枠体を導電性材料よりなる枠体本体と、該枠体本体の表面に形成された絶縁膜とにより構成し、
かつ、前記絶縁膜の一部を除去して露出部を形成し、該露出部と前記配線とを接続した構成としたことを特徴とするものである。
【0028】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【0029】
図4及び図5は、本発明の第1実施例である半導体装置10Aを説明するための図である。図4(A)は半導体装置10Aの平面図であり、図4(B)は図4(A)におけるX1−X1線に沿う断面図である。また、図5(A)は枠体14Aの断面を拡大して示す図あり、図5(B)は図4(B)に矢印Aで示す部分を拡大して示す図である。
【0030】
半導体装置10Aは、大略すると半導体チップ12,TABテープ13(可撓性基板),枠体14A,及び導電ピン20等により構成されている。
TABテープ13はインターポーザとして機能するものであり、ベースとなる絶縁性テープ(例えば、ポリイミドテープ)に所定パターンの配線22(図5(B)参照)が形成された構成とされている。この配線22の一端はTABテープ3上に搭載された半導体チップ2に接続しており、他端は後述する導電ピン20に接続(図5(B)参照)されるか、或いはビア37を介して外部接続端子となるはんだボール15に接続(図4(B)参照)されている。
【0031】
枠体14Aは、図5(A)に拡大して示すように、枠体本体18と絶縁膜19とにより構成されている。枠体本体18は、例えばステンレス,銅等の導電性を有した金属により形成されている。
【0032】
この枠体本体18は、複数の貫通孔17が形成されることにより、全体として格子状を有した構成とされている。この貫通孔17は、TABテープ3の面方向に対して垂直方向(図4(B)に矢印Y1,Y2方向)に貫通した構成とされている。このように複数の貫通孔17が形成されることにより、枠体本体18には柱部23が形成され、これにより枠体14Aは全体として格子形状となる。
【0033】
また、絶縁膜19はエポキシ樹脂等の絶縁性樹脂よりなり、枠体本体18の表面を被覆した構成とされている。これにより、枠体本体18が導電性を有した金属であっても、枠体14Aを絶縁体として用いることができる。更に、枠体14Aの中央には、矩形状とされた開口部16が形成されている。この開口部16も、TABテープ3の面方向に対して垂直方向(矢印Y1,Y2方向)に貫通した構成とされている。
【0034】
前記構成とされた枠体14Aは、接着剤21を用いてTABテープ13に固定され、これによりTABテープ13は枠体14Aにより補強される。この際、前記のように枠体14Aは格子状とされることにより剛性が高められているため、可撓性を有したTABテープ13であっても、反りや曲がりが発生することを確実に防止することができる。また、枠体14AがTABテープ13に固定された状態において、半導体チップ12は枠体14Aに設けられた開口部6の内部に位置するよう構成されている。
【0035】
次に、導電ピン20(請求項に記載の導電性部材に相当する)について説明する。
導電ピン20は導電性金属(例えば銅等)により形成されており、貫通孔17に嵌入しうる略円柱形状とされている。 また、導電ピン20の側面には、側方に向け延出した側方突出部24が一体的に形成されている(図5(B)に詳しい)。この側方突出部24は、枠体14Aを構成する柱部23に形成された係合孔38と係合する構成とされている。
具体的には、導電ピン20を貫通孔17に挿入する際、側方突出部24は弾性変形しつつ挿入されるが、側方突出部24と係合孔38が対向した時点で側方突出部24は弾性復元し、これにより側方突出部24は係合孔38に係合する。よって、側方突出部24が係合孔38と係合することにより、導電ピン20が貫通孔17(枠体14A)から離脱するようなことはない。
【0036】
また、前記したように枠体14Aを構成する柱部23は絶縁膜19により被覆されているため、導電ピン20を枠体14Aに装着しても、導電ピン20が枠体本体18と電気的に接続されることはない。
【0037】
この導電ピン20が枠体14Aに装着され、かつ枠体14AがTABテープ13に装着された状態において、導電ピン20の下端(矢印Y2方向端部)は配線22と電気的に接続するよう構成されている。即ち、導電ピン20は、TABテープ13に形成された配線22と接続される既定位置に位置する貫通孔17内に装着される。
【0038】
また、導電ピン20の上端(矢印Y1方向端部)は、枠体14Aの上面より若干量(図5(B)に矢印Δで示す量)突出するよう構成されている。従って、導電ピン20により、枠体14Aの上面と下面との間で導通を図ることが可能となる。よって、例えば他の装置の電極を枠体14Aの外部より導電ピン20に接続することにより、他の装置の電極を導電ピン20,配線22を介して半導体チップ12と接続することができる。
【0039】
これにより、導電ピン20は例えば多層配線基板におけるビアと同等の機能を奏することとなり、これにより枠体14Aは配線基板としても機能することとなる。よって、半導体装置10Aを実装或いは外部接続する際、従来でははんだボール15でのみしか外部接続できなかったものが、導電ピン20を用いても接続が可能となるため、外部接続の自由度を高めることができる。また、導電ピン20は枠体14Aの上面に外部接続可能な構成で露出しているため、他の電子機器(半導体装置を含む)を半導体装置10A上にスタックすることが可能となり、実装密度の向上を図ることができる。
【0040】
更に、本実施例では、枠体14Aの貫通孔17に配設する導電性部材として導電ピン20を用いているため、単に貫通孔17に導電ピン20を嵌入するだけで、指定の貫通孔17内に容易に導電ピン20を配設することができる。
【0041】
次に、本発明の第2実施例について説明する。
図6は、本発明の第2実施例である半導体装置10Bを示している。図6(A)は半導体装置10Bの平面図であり、図6(B)は図6(A)におけるX2−X2線に沿う断面図である。尚、図6において、図4及び図5を用いて説明した構成と同一構成については同一符号を付してその説明を省略する。また、以下説明する各実施例の説明においても同様とする。
【0042】
前記した第1実施例では、貫通孔17に装着する導電性部材として導電ピン20を用いた例を示したが、本実施例では導電性部材として導電性ペースト25を用いたことを特徴とするものである。この導電性ペースト25は、樹脂よりなるペーストに導電性金属粉(例えば、銅粉)を混入したものである。また、導電ピン20と同様に、導電性ペースト25が配設される貫通孔17も、配線22と接続される既定位置に対応して設定されている。
【0043】
導電性ペースト25を貫通孔17に装着する方法としては、例えば図7に示すように、ディスペンサー26を用いたディスペンサー法を用いることができる。ディスペンサー26は図示しない移動機構により枠体14B上を移動できる構成とされており、前記のように配線22の配設位置に対応した貫通孔17上まで移動され、続いて導電性ペースト材25aを貫通孔17内に注入する。その後、加熱処理を実施することにより導電性ペースト材25aを固化し、これにより導電性ペースト25が形成される。尚、導電性ペースト材25aを貫通孔17内に装填する方法は、前記のディスペンサー法に限定されるものではなく、印刷法等の利用も可能である。
【0044】
このように、導電ピン20に代えて導電性ペースト25を配設した構成としても、導電性ペースト25により枠体14Bの上面と下面との間で電気的導通を図ることが可能であるため、第1実施例と同様に外部接続の自由度を高めることができ、また他の電子機器(半導体装置を含む)を半導体装置10B上にスタックすることが可能となるため実装密度の向上を図ることができる。
更に、本実施例で用いている導電ペースト25は導電ピン20に比べて安価であり、また貫通孔17への装着も容易であるため、半導体装置10Bのコスト低減を図ることができる。
【0045】
ところで、本実施例では貫通孔17に導電性ペースト材25aを装填し、この導電性ペースト材25aを固化させることにより導電性ペースト25を形成する構成としているため、導電性ペースト材25aを貫通孔17内に配設する際、導電性ペースト材25aに空気等が混入しボイドが発生する可能性がある。このボイドは、導電性ペースト材25aの固化処理時或いは半導体装置10Bの実装時等の加熱により膨張し、これに起因して枠体14BとTABテープ13との間で剥離が生じたり、枠体14Bに損傷が発生することが考えられる。
【0046】
これを防止する手段を図8に示す。図8(A)はボイドによる前記の剥離及び損傷の発生を防止しうる枠体14Eの平面図であり、図8(B)は図8(A)に矢印Bで示す位置を拡大して示す図であり、図8(C)は図8(B)におけるX4−X4線に沿う断面図である。
【0047】
同図示すように、本実施例では導電性ペースト材25aを配設する貫通孔を符号17Aで示すと、この貫通孔17Aに隣接する貫通孔17B間とを連通する連通孔28(連通部)を枠体14Bに形成したことを特徴とするものである。このように、隣接する貫通孔17A,17B間を連通する連通孔28を形成しておくことにより、ボイドが熱膨張しても膨張した気体は連通孔28を介して導電性ペースト25が配設されない貫通孔17Bに排出される。
これにより、加熱時において、枠体14EとTABテープ13との間で剥離が生じたり、枠体14Eに損傷が発生することを防止でき、半導体装置の信頼性を高めることができる。尚、ボイドを貫通孔17Aから貫通孔17Bに逃がす構成は、前記した連通孔28に限定されるものではなく、図9(A),(B)に示すように枠体14Eの上面及び下面に貫通孔17Aと貫通孔17Bとを連通する連通溝29を設けた構成としてもよい。
【0048】
次に、本発明の第3実施例について説明する。
図10は、本発明の第3実施例である半導体装置10Cを示している。図10(A)は半導体装置10その平面図であり、図10(B)は図10(A)におけるX3−X3線に沿う断面図であり、図4(C)は枠体14Cの断面を拡大して示す図ある。
【0049】
前記した第1及び第2実施例に係る半導体装置10A.10Bでは、枠体14A,14Bは絶縁膜19で被覆されることにより絶縁性を有した構成とし、貫通孔17に導電ピン20または導電性ペースト25を配設することにより、接続の自由度を向上させる構成とした。これに対し、本実施例では枠体14C自体を配線として用いるよう構成したことを特徴とするものである。
【0050】
具体的には、図10(C)に示すように、導電性材料よりなるの枠体本体18の表面に形成された絶縁膜19の一部を除去し露出部27を形成すると共に、この露出部27が配線22と接続するよう構成とした。図10(A)において、黒塗りで示す部分は絶縁膜19が配設された部位であり、白抜きで示す部分が露出部27である。
本実施例に係る半導体装置10Cによれば、枠体14C自体を配線として用いることが可能となり、よって半導体装置10Cを実装或いは外部接続する時における接続の自由度を高めることが可能となる。
【0051】
次に、本発明の第4実施例について説明する。
図11は、本発明の第3実施例である半導体装置10Cを示す平面図である。
【0052】
本実施例では、枠体14Dに導電ピン20,導電性ペースト25を配設すると共に、更に露出部27を形成したことを特徴とするものである。本実施例で示すように、導電ピン20,導電性ペースト25,露出部27は択一的に配設するばかりでなく、複合的に配設することも可能なものである。また、枠体14Dに配設する導電性部材として用いる導電ピン20,導電性ペースト25,露出部27の選定は、任意に行なうことができるものである。
【0053】
図12乃至図15は、本発明に係る半導体装置10A〜10Dを実際に積層構造とした半導体装置ユニット30A〜30Dを示している。尚、図12乃至図15では、半導体装置10Aを用いた例について示している。しかしながら、半導体装置10B〜10Dについても同様な構成とすることができる。
【0054】
図12に示す半導体装置ユニット30Aは、半導体装置10Aの上部に単層の配線基板31を積層したものである。配線基板31の下面(半導体装置10Aと対向する面)には電極32が形成されており、電極32が半導体装置10Aの導電ピン20と接続することにより、配線基板31は導電ピン20,配線22を介して導電ピン20と接続した状態となる。また、配線22のパターンによっては、配線基板31をはんだボール15に接続した構成とすることもできる。
【0055】
図13に示す半導体装置ユニット30Bは、3個の半導体装置10Aを積層すると共に、最上部に配線基板31を配設したものである。このように、半導体装置10Aの積層数は限定されるものではなく、任意に設定することができるものである。よって、半導体装置ユニット30Bによれば、高い実装密度を実現することができる。
【0056】
図14に示す半導体装置ユニット30Cは、半導体装置10Aの上部に多層構造とされた多層配線基板33を積層したものである。この多層配線基板33の上面には、複数の上部電極34が形成されている。また、下面に形成された電極は導電ピン20に接続されている。
【0057】
半導体装置10Aに多層配線基板33を積層することにより、多層配線基板33は自由度を持って内部配線の引き回しを行なえるため、導電ピン20の配設位置に拘束されることなく上部電極34の配設位置を設定することができる。
【0058】
図15に示す半導体装置ユニット30Dは、上記した図14に示した半導体装置ユニット30Cにおいて、多層配線基板33にQFP型半導体装置35を表面実装した構成とされている。このように、半導体装置10Aに多層配線基板33を積層することにより、形態の異なる半導体装置35を半導体装置10A上に積層することが可能となり、積層される半導体装置の自由度を向上させることができる。
【0059】
【発明の効果】
上述の如く本発明によれば、枠体の上面から導電部材を介して可撓性基板の配線と電気的な接続を行なうことが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を高めることができる。
【0061】
また、導電部材と接続するよう他の電子装置を枠体の上面に配設することにより、当該電子装置を半導体装置上にスタックすることも可能となり、実装密度の向上を図ることができる。
【0062】
た、指定の貫通孔内に容易に導電性部材を配設することができる。
【0063】
た、枠体に隣接する貫通孔間を連通する連通部を形成したことにより、実装時等の加熱時に枠体と可撓性基板との間で剥離が生じたり枠体に損傷が発生することを防止することができ、よって半導体装置の信頼性を向上させることができる。
【0064】
た、枠体自体をも配線として用いることが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を更に高めることが可能となる。
【図面の簡単な説明】
【図1】従来の一例である半導体装置を説明するための図である(その1)。
【図2】従来の一例である半導体装置を説明するための図である(その2)。
【図3】従来の一例である半導体装置を説明するための図である(その3)。
【図4】本発明の第1実施例である半導体装置を説明するための図である。
【図5】本発明の第1実施例である半導体装置に設けられた枠体及び導電ピンを説明すするための図である。
【図6】本発明の第2実施例である半導体装置を説明するための図である。
【図7】本発明の第2実施例である半導体装置における導電性ペーストの配設方法を説明するための図である。
【図8】連通孔を有した枠体を説明するための図である。
【図9】連通溝を有した枠体を説明するための図である。
【図10】本発明の第3実施例である半導体装置を説明するための図である。
【図11】本発明の第4実施例である半導体装置を説明するための図である。
【図12】第1実施例である半導体装置に配線基板を設けた半導体装置ユニットを示す図である。
【図13】第1実施例である半導体装置を複数積層した半導体装置ユニットを示す図である。
【図14】第1実施例である半導体装置に多層配線基板を設けた半導体装置ユニットを示す図である。
【図15】第1実施例である半導体装置にQFP型半導体装置を設けた半導体装置ユニットを示す図である。
【符号の説明】
10A〜10D 半導体装置
12 半導体チップ
13 TABテープ
14A〜14E 枠体
17,17A,17B 貫通孔
18 枠体本体
19 絶縁膜
20 導電ピン
22 配線
24 側方突出部
27 露出部
28 連通孔
29 連通溝
30A〜30D 半導体装置ユニット
31 配線基板
33 多層配線基板
35 QFP型半導体装置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device using a flexible substrate.
[0002]
Conventionally, miniaturization and high density have been desired for semiconductor devices.
[0003]
As a semiconductor device capable of increasing the density, a TCP (Tape Carrier Package) using a TAB (Tape Automated Bonding) tape is known. Since the semiconductor device having the TCP structure can reduce the pitch between leads, the size and density of the semiconductor device can be reduced.
[0004]
However, with the recent spread of small electronic devices typified by portable terminals and the like, semiconductor devices that are further miniaturized and densified are desired.
[0005]
[Prior art]
FIG. 1 shows a conventional semiconductor device 1A using a TAB tape 3. 1A is a plan view of the semiconductor device 1A, and FIG. 1B is a cross-sectional view of the semiconductor device 1A.
[0006]
The semiconductor device 1A is roughly composed of a semiconductor chip 2, a TAB tape 3, a frame 4A, and the like. The TAB tape 3 functions as an interposer, and has a configuration in which a predetermined pattern of wiring (not shown) is formed on an insulating tape as a base. One end of the wiring is connected to the semiconductor chip 2 mounted on the TAB tape 3, and the other part is connected to the solder ball 5 through a via.
[0007]
The frame 4A is made of resin or metal, and an opening 6 is formed at the center thereof. The frame body 4A is fixed to the TAB tape 3 using an adhesive, thereby preventing the TAB tape 3 from being warped or bent. Further, the semiconductor chip 2 is configured to be positioned in the opening 6 in a state where the frame body 4 </ b> A is fixed to the TAB tape 3.
[0008]
Since the semiconductor device 1A having the above-described configuration has a configuration in which wiring is formed on an insulating tape, the pitch between wirings can be narrowed, and the density and size of the semiconductor device 1A can be increased. it can.
[0009]
2 and 3 show semiconductor devices 1B and 1C having other conventional configurations. The semiconductor device 1A shown in FIG. 1 has a structure in which the opening 6 is formed in the center of the flat plate member as the frame 4A.
On the other hand, the semiconductor devices 1B and 1C shown in FIGS. 2 and 3 use lattice-like members as the frame bodies 4B and 4C. For this reason, the frame bodies 4B and 4C are configured such that a plurality of through-holes 7 penetrating in the vertical direction (perpendicular to the surface direction of the TAB tape 3) are formed. Thus, by making the frame bodies 4B and 4C into a lattice shape, the rigidity of the frame bodies 4B and 4C can be increased, and the TAB tape 3 can be more reliably prevented from warping or bending. .
[0010]
[Problems to be solved by the invention]
As described above, since the semiconductor devices 1A to 1C use the TAB tape 3 as an interposer, it is possible to achieve high density and downsizing. Incidentally, as described above, with the spread of small electronic devices and the like, further miniaturization and higher density are desired for semiconductor devices. However, since there is a limit to downsizing by reducing the planar mounting area of the semiconductor device, in recent years, a configuration in which the semiconductor device is mounted three-dimensionally, that is, by stacking a plurality of semiconductor devices, the mounting density is reduced. Improvements are being made.
[0011]
However, the semiconductor devices 1A to 1C described above cannot be stacked because the upper surface of the TAB tape 3 serving as an interposer is covered with the frame bodies 4A to 4C. For this reason, in the semiconductor devices 1A to 1C using the conventional TAB tape 3 and the frames 4A to 4C, there is a problem that the mounting density cannot be improved because the semiconductor devices cannot be stacked.
[0012]
The present invention has been made in view of the above-described points, and an object of the present invention is to provide a semiconductor device that can be stacked even with a configuration using a flexible substrate and a frame.
[0013]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention is characterized by the following means.
[0014]
In invention of Claim 1,
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
It is configured that at least the surface of the frame has an insulating property,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
Before Kishirube conductive portion of the member is connected to the wiring electrically of the flexible substrate, the other portion of the conductive member is an electrically connectable structure from the outside of the frame body,
A conductive paste is used as the conductive member .
In the invention according to claim 2,
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
It is configured that at least the surface of the frame has an insulating property,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
A part of the conductive member is electrically connected to the wiring of the flexible substrate, and the other part of the conductive member can be electrically connected from the outside of the frame,
A pin made of a conductive metal is used as the conductive member.
In the invention according to claim 3,
The semiconductor device according to claim 1 or 2,
A communication portion that communicates between the through holes adjacent to the frame is formed.
In the invention according to claim 4,
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
A part of the conductive member is electrically connected to the wiring of the flexible substrate, and the other part of the conductive member can be electrically connected from the outside of the frame,
The frame is composed of a frame body made of a conductive material, and an insulating film formed on the surface of the frame body,
In addition, an exposed portion is formed by removing a part of the insulating film, and the exposed portion is connected to the wiring.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0029]
4 and 5 are views for explaining a semiconductor device 10A according to the first embodiment of the present invention. 4A is a plan view of the semiconductor device 10A, and FIG. 4B is a cross-sectional view taken along line X1-X1 in FIG. 4A. 5A is an enlarged view showing a cross section of the frame body 14A, and FIG. 5B is an enlarged view showing a portion indicated by an arrow A in FIG. 4B.
[0030]
The semiconductor device 10A generally includes a semiconductor chip 12, a TAB tape 13 (flexible substrate), a frame body 14A, conductive pins 20, and the like.
The TAB tape 13 functions as an interposer, and has a configuration in which a predetermined pattern of wiring 22 (see FIG. 5B) is formed on a base insulating tape (for example, a polyimide tape). One end of the wiring 22 is connected to the semiconductor chip 2 mounted on the TAB tape 3, and the other end is connected to a conductive pin 20 described later (see FIG. 5B) or via a via 37. Are connected to solder balls 15 serving as external connection terminals (see FIG. 4B).
[0031]
As shown in an enlarged view in FIG. 5A, the frame body 14 </ b> A includes a frame body 18 and an insulating film 19. The frame body 18 is made of a conductive metal such as stainless steel or copper.
[0032]
The frame body 18 has a lattice shape as a whole by forming a plurality of through holes 17. The through-hole 17 is configured to penetrate in the direction perpendicular to the surface direction of the TAB tape 3 (the directions of arrows Y1 and Y2 in FIG. 4B). By forming the plurality of through-holes 17 in this way, the column body 23 is formed with the pillar portion 23, whereby the frame body 14A has a lattice shape as a whole.
[0033]
The insulating film 19 is made of an insulating resin such as an epoxy resin and covers the surface of the frame body 18. Thereby, even if the frame body 18 is a metal having conductivity, the frame body 14A can be used as an insulator. Furthermore, a rectangular opening 16 is formed at the center of the frame body 14A. The opening 16 is also configured to penetrate in a direction perpendicular to the surface direction of the TAB tape 3 (arrow Y1, Y2 direction).
[0034]
The frame body 14A having the above-described configuration is fixed to the TAB tape 13 using an adhesive 21, whereby the TAB tape 13 is reinforced by the frame body 14A. At this time, since the rigidity of the frame body 14A is increased by being formed in a lattice shape as described above, even if the TAB tape 13 has flexibility, it is ensured that warpage or bending occurs. Can be prevented. In a state where the frame body 14A is fixed to the TAB tape 13, the semiconductor chip 12 is configured to be positioned inside the opening 6 provided in the frame body 14A.
[0035]
Next, the conductive pin 20 (corresponding to the conductive member recited in the claims) will be described.
The conductive pin 20 is made of a conductive metal (for example, copper) and has a substantially cylindrical shape that can be fitted into the through hole 17. In addition, a side protrusion 24 that extends toward the side is integrally formed on the side surface of the conductive pin 20 (detailed in FIG. 5B). The side protrusion 24 is configured to engage with an engagement hole 38 formed in the column portion 23 constituting the frame body 14A.
Specifically, when the conductive pin 20 is inserted into the through hole 17, the side protrusion 24 is inserted while being elastically deformed. However, when the side protrusion 24 and the engagement hole 38 face each other, the side protrusion 24 protrudes. The portion 24 is elastically restored, so that the side protrusion 24 is engaged with the engagement hole 38. Therefore, when the side protrusion 24 is engaged with the engagement hole 38, the conductive pin 20 is not detached from the through hole 17 (frame body 14A).
[0036]
Further, as described above, since the column portion 23 constituting the frame body 14A is covered with the insulating film 19, even if the conductive pin 20 is mounted on the frame body 14A, the conductive pin 20 is electrically connected to the frame body main body 18. Is never connected.
[0037]
The conductive pin 20 is mounted on the frame 14A, and the lower end (the end in the arrow Y2 direction) of the conductive pin 20 is electrically connected to the wiring 22 in a state where the frame 14A is mounted on the TAB tape 13. Has been. That is, the conductive pin 20 is mounted in the through hole 17 located at a predetermined position connected to the wiring 22 formed on the TAB tape 13.
[0038]
Further, the upper end (the end portion in the arrow Y1 direction) of the conductive pin 20 is configured to protrude slightly from the upper surface of the frame body 14A (the amount indicated by the arrow Δ in FIG. 5B). Therefore, it is possible to achieve conduction between the upper surface and the lower surface of the frame body 14A by the conductive pins 20. Therefore, for example, by connecting the electrode of another device to the conductive pin 20 from the outside of the frame body 14 </ b> A, the electrode of the other device can be connected to the semiconductor chip 12 via the conductive pin 20 and the wiring 22.
[0039]
Thereby, the conductive pin 20 has a function equivalent to, for example, a via in the multilayer wiring board, and thus the frame body 14A also functions as a wiring board. Therefore, when the semiconductor device 10A is mounted or externally connected, since the external connection only with the solder ball 15 can be made using the conductive pins 20, the degree of freedom of external connection is increased. be able to. In addition, since the conductive pins 20 are exposed on the upper surface of the frame body 14A so as to be externally connectable, other electronic devices (including semiconductor devices) can be stacked on the semiconductor device 10A, and the mounting density can be reduced. Improvements can be made.
[0040]
Furthermore, in the present embodiment, since the conductive pin 20 is used as the conductive member disposed in the through hole 17 of the frame body 14A, the specified through hole 17 can be simply inserted into the through hole 17. The conductive pin 20 can be easily disposed inside.
[0041]
Next, a second embodiment of the present invention will be described.
FIG. 6 shows a semiconductor device 10B according to the second embodiment of the present invention. 6A is a plan view of the semiconductor device 10B, and FIG. 6B is a cross-sectional view taken along line X2-X2 in FIG. 6A. In FIG. 6, the same components as those described with reference to FIGS. 4 and 5 are denoted by the same reference numerals, and the description thereof is omitted. The same applies to the description of each embodiment described below.
[0042]
In the first embodiment, the example in which the conductive pin 20 is used as the conductive member to be mounted in the through hole 17 is shown. However, in this embodiment, the conductive paste 25 is used as the conductive member. Is. The conductive paste 25 is obtained by mixing conductive metal powder (for example, copper powder) into a resin paste. Similarly to the conductive pin 20, the through hole 17 in which the conductive paste 25 is disposed is also set corresponding to a predetermined position connected to the wiring 22.
[0043]
As a method of attaching the conductive paste 25 to the through hole 17, for example, as shown in FIG. 7, a dispenser method using a dispenser 26 can be used. The dispenser 26 is configured to be movable on the frame body 14B by a moving mechanism (not shown). As described above, the dispenser 26 is moved up to the through hole 17 corresponding to the position where the wiring 22 is disposed, and then the conductive paste material 25a is removed. Injection into the through hole 17. Thereafter, the conductive paste material 25a is solidified by performing a heat treatment, whereby the conductive paste 25 is formed. The method of loading the conductive paste material 25a into the through-hole 17 is not limited to the dispenser method, and a printing method or the like can be used.
[0044]
As described above, even if the conductive paste 25 is provided in place of the conductive pins 20, the conductive paste 25 can achieve electrical conduction between the upper surface and the lower surface of the frame body 14B. As in the first embodiment, the degree of freedom of external connection can be increased, and other electronic devices (including semiconductor devices) can be stacked on the semiconductor device 10B, thereby improving the mounting density. Can do.
Furthermore, since the conductive paste 25 used in this embodiment is less expensive than the conductive pins 20 and can be easily mounted in the through holes 17, the cost of the semiconductor device 10B can be reduced.
[0045]
By the way, in the present embodiment, the conductive paste material 25a is loaded into the through-hole 17, and the conductive paste 25 is formed by solidifying the conductive paste material 25a. When it is disposed in the air gap 17, air or the like may enter the conductive paste material 25a and voids may be generated. This void expands due to heating such as when the conductive paste material 25a is solidified or when the semiconductor device 10B is mounted, resulting in peeling between the frame body 14B and the TAB tape 13, or the frame body. It is considered that damage occurs in 14B.
[0046]
A means for preventing this is shown in FIG. FIG. 8A is a plan view of the frame 14E that can prevent the above-described peeling and damage due to voids, and FIG. 8B is an enlarged view of the position indicated by the arrow B in FIG. 8A. FIG. 8C is a cross-sectional view taken along line X4-X4 in FIG. 8B.
[0047]
As shown in the figure, in this embodiment, when a through hole in which the conductive paste material 25a is disposed is denoted by reference numeral 17A, a communication hole 28 (communication portion) that communicates between the through hole 17B adjacent to the through hole 17A. Is formed in the frame body 14B. In this way, by forming the communication hole 28 that communicates between the adjacent through holes 17A and 17B, the conductive paste 25 is disposed through the communication hole 28 for the expanded gas even if the void expands thermally. It is discharged to the through hole 17B that is not performed.
Accordingly, it is possible to prevent peeling between the frame body 14E and the TAB tape 13 or damage to the frame body 14E during heating, and the reliability of the semiconductor device can be improved. Note that the configuration for allowing the void to escape from the through hole 17A to the through hole 17B is not limited to the communication hole 28 described above. As shown in FIGS. 9 (A) and 9 (B), the upper and lower surfaces of the frame body 14E are provided. It is good also as a structure which provided the communication groove | channel 29 which connects 17A of through-holes, and the through-hole 17B.
[0048]
Next, a third embodiment of the present invention will be described.
FIG. 10 shows a semiconductor device 10C according to the third embodiment of the present invention. 10A is a plan view of the semiconductor device 10, FIG. 10B is a cross-sectional view taken along line X3-X3 in FIG. 10A, and FIG. 4C is a cross-sectional view of the frame body 14C. FIG.
[0049]
The semiconductor device 10A.1 according to the first and second embodiments described above. In 10B, the frame bodies 14A and 14B are covered with the insulating film 19 to have an insulating property, and the conductive pins 20 or the conductive paste 25 are provided in the through holes 17 to increase the degree of freedom of connection. The configuration is improved. In contrast, the present embodiment is characterized in that the frame body 14C itself is used as a wiring.
[0050]
Specifically, as shown in FIG. 10C, a part of the insulating film 19 formed on the surface of the frame body 18 made of a conductive material is removed to form an exposed portion 27 and this exposure is performed. The portion 27 is configured to be connected to the wiring 22. In FIG. 10A, a black portion is a portion where the insulating film 19 is disposed, and a white portion is the exposed portion 27.
According to the semiconductor device 10C according to the present embodiment, the frame body 14C itself can be used as a wiring, and therefore, the degree of freedom of connection when the semiconductor device 10C is mounted or externally connected can be increased.
[0051]
Next, a fourth embodiment of the present invention will be described.
FIG. 11 is a plan view showing a semiconductor device 10C according to the third embodiment of the present invention.
[0052]
In this embodiment, the conductive pins 20 and the conductive paste 25 are disposed on the frame body 14D, and the exposed portion 27 is further formed. As shown in the present embodiment, the conductive pins 20, the conductive paste 25, and the exposed portions 27 can be arranged not only alternatively but also in a composite manner. Further, the selection of the conductive pins 20, the conductive paste 25, and the exposed portions 27 used as the conductive members disposed on the frame body 14D can be arbitrarily performed.
[0053]
12 to 15 show semiconductor device units 30A to 30D in which the semiconductor devices 10A to 10D according to the present invention are actually stacked structures. 12 to 15 show an example using the semiconductor device 10A. However, the semiconductor devices 10B to 10D can have the same configuration.
[0054]
A semiconductor device unit 30A shown in FIG. 12 is obtained by stacking a single-layer wiring board 31 on top of a semiconductor device 10A. An electrode 32 is formed on the lower surface of the wiring substrate 31 (the surface facing the semiconductor device 10A). The electrode 32 is connected to the conductive pins 20 of the semiconductor device 10A. It will be in the state connected with the conductive pin 20 via this. Further, depending on the pattern of the wiring 22, the wiring substrate 31 may be connected to the solder ball 15.
[0055]
A semiconductor device unit 30B shown in FIG. 13 has a structure in which three semiconductor devices 10A are stacked and a wiring board 31 is disposed on the top. Thus, the number of stacked semiconductor devices 10A is not limited and can be arbitrarily set. Therefore, according to the semiconductor device unit 30B, a high mounting density can be realized.
[0056]
A semiconductor device unit 30C shown in FIG. 14 is obtained by stacking a multilayer wiring board 33 having a multilayer structure on the semiconductor device 10A. A plurality of upper electrodes 34 are formed on the upper surface of the multilayer wiring board 33. The electrodes formed on the lower surface are connected to the conductive pins 20.
[0057]
By laminating the multilayer wiring substrate 33 on the semiconductor device 10A, the multilayer wiring substrate 33 can route the internal wiring with a degree of freedom. Therefore, the upper electrode 34 is not restricted by the position where the conductive pins 20 are disposed. The arrangement position can be set.
[0058]
The semiconductor device unit 30D shown in FIG. 15 has a configuration in which the QFP type semiconductor device 35 is surface-mounted on the multilayer wiring board 33 in the semiconductor device unit 30C shown in FIG. Thus, by stacking the multilayer wiring board 33 on the semiconductor device 10A, it becomes possible to stack the semiconductor devices 35 of different forms on the semiconductor device 10A, and to improve the flexibility of the stacked semiconductor devices. it can.
[0059]
【The invention's effect】
As described above, according to the present invention, since it is possible to electrically connect the wiring of the flexible substrate from the upper surface of the frame body via the conductive member, the connection when the semiconductor device is mounted or externally connected. Can increase the degree of freedom.
[0061]
In addition, by disposing another electronic device on the upper surface of the frame so as to be connected to the conductive member, the electronic device can be stacked on the semiconductor device, and the mounting density can be improved.
[0062]
Also, it is possible to dispose the readily conductive member in the through hole of specified.
[0063]
Also, by forming the communicating portion communicating between the through-holes adjacent to the frame, damage to the frame body exfoliation or occur between the frame and the flexible substrate occurs during heating or the like mounting Thus, the reliability of the semiconductor device can be improved.
[0064]
Also, since it is possible to use as a wiring also a frame itself, it is possible to further enhance the flexibility of the connection at the time of mounting or externally connected to the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a conventional semiconductor device (part 1);
FIG. 2 is a diagram for explaining a conventional semiconductor device (part 2);
FIG. 3 is a diagram for explaining a conventional semiconductor device (part 3);
FIG. 4 is a diagram for explaining the semiconductor device according to the first embodiment of the present invention;
FIG. 5 is a view for explaining a frame body and conductive pins provided in the semiconductor device according to the first embodiment of the present invention;
FIG. 6 is a diagram for explaining a semiconductor device according to a second embodiment of the present invention;
FIG. 7 is a view for explaining a conductive paste disposing method in the semiconductor device according to the second embodiment of the present invention;
FIG. 8 is a view for explaining a frame having communication holes.
FIG. 9 is a view for explaining a frame having a communication groove.
FIG. 10 is a diagram for explaining a semiconductor device according to a third embodiment of the present invention.
FIG. 11 is a diagram for explaining a semiconductor device according to a fourth embodiment of the present invention;
FIG. 12 is a diagram showing a semiconductor device unit in which a wiring board is provided in the semiconductor device according to the first embodiment.
FIG. 13 is a diagram showing a semiconductor device unit in which a plurality of semiconductor devices according to the first embodiment are stacked.
FIG. 14 is a diagram showing a semiconductor device unit in which a multilayer wiring board is provided in the semiconductor device according to the first embodiment.
FIG. 15 is a view showing a semiconductor device unit in which a QFP type semiconductor device is provided in the semiconductor device according to the first embodiment;
[Explanation of symbols]
10A to 10D Semiconductor device 12 Semiconductor chip 13 TAB tape 14A to 14E Frame 17, 17A, 17B Through hole 18 Frame body 19 Insulating film 20 Conductive pin 22 Wiring 24 Side protrusion 27 Exposed 28 Communication hole 29 Communication groove 30A -30D Semiconductor device unit 31 Wiring board 33 Multilayer wiring board 35 QFP type semiconductor device

Claims (4)

半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電ペーストを用いたことを特徴とする半導体装置。
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
It is configured that at least the surface of the frame has an insulating property,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
Before Kishirube conductive portion of the member is connected to the wiring electrically of the flexible substrate, the other portion of the conductive member is an electrically connectable structure from the outside of the frame body,
A semiconductor device using a conductive paste as the conductive member .
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電性金属よりなるピンを用いたことを特徴とする半導体装置。
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
It is configured that at least the surface of the frame has an insulating property,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
A part of the conductive member is electrically connected to the wiring of the flexible substrate, and the other part of the conductive member can be electrically connected from the outside of the frame,
A semiconductor device using a pin made of a conductive metal as the conductive member .
請求項1又は2記載の半導体装置において、
前記枠体に隣接する貫通孔間を連通する連通部を形成したことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2 ,
A semiconductor device, wherein a communication portion is formed for communicating between through holes adjacent to the frame.
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記枠体を導電性材料よりなる枠体本体と、該枠体本体の表面に形成された絶縁膜とにより構成し、
かつ、前記絶縁膜の一部を除去して露出部を形成し、該露出部と前記配線とを接続した構成としたことを特徴とする半導体装置。
A semiconductor element;
A flexible substrate on which wiring is formed and the semiconductor element is mounted to connect to the wiring;
In a semiconductor device having a frame disposed on the flexible substrate,
When the frame is disposed on the flexible substrate, the semiconductor element is configured to be positioned inside an opening provided in the frame,
Forming a plurality of through holes penetrating the frame body in a direction perpendicular to the surface direction of the flexible substrate, and disposing a conductive member in all or part of the through holes;
A part of the conductive member is electrically connected to the wiring of the flexible substrate, and the other part of the conductive member can be electrically connected from the outside of the frame,
The frame is composed of a frame body made of a conductive material, and an insulating film formed on the surface of the frame body,
A semiconductor device is characterized in that a part of the insulating film is removed to form an exposed portion, and the exposed portion and the wiring are connected .
JP2001067614A 2001-03-09 2001-03-09 Semiconductor device Expired - Fee Related JP4695769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001067614A JP4695769B2 (en) 2001-03-09 2001-03-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001067614A JP4695769B2 (en) 2001-03-09 2001-03-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002270754A JP2002270754A (en) 2002-09-20
JP4695769B2 true JP4695769B2 (en) 2011-06-08

Family

ID=18925938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001067614A Expired - Fee Related JP4695769B2 (en) 2001-03-09 2001-03-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4695769B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309362A (en) * 1988-06-08 1989-12-13 Hitachi Ltd Multichip semiconductor device
JPH09121017A (en) * 1996-09-17 1997-05-06 Hitachi Ltd Multi-chip semiconductor device
JPH1131711A (en) * 1997-07-14 1999-02-02 Hitachi Ltd Semiconductor device
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof
JP2001267490A (en) * 2000-03-14 2001-09-28 Ibiden Co Ltd Semiconductor module
JP2002016112A (en) * 2000-06-26 2002-01-18 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309362A (en) * 1988-06-08 1989-12-13 Hitachi Ltd Multichip semiconductor device
JPH09121017A (en) * 1996-09-17 1997-05-06 Hitachi Ltd Multi-chip semiconductor device
JPH1131711A (en) * 1997-07-14 1999-02-02 Hitachi Ltd Semiconductor device
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof
JP2001267490A (en) * 2000-03-14 2001-09-28 Ibiden Co Ltd Semiconductor module
JP2002016112A (en) * 2000-06-26 2002-01-18 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2002270754A (en) 2002-09-20

Similar Documents

Publication Publication Date Title
JP3722209B2 (en) Semiconductor device
JP4602208B2 (en) Electronic component mounting structure and manufacturing method thereof
JP5107959B2 (en) substrate
JP2009004744A (en) Printed-circuit board
WO2000014802A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2002083897A (en) Semiconductor device and manufacturing method thereof and, circuit board and electronic apparatus
KR100907508B1 (en) Package board and its manufacturing method
KR101139084B1 (en) Multilayer printed circuit board and method of making same
JP2001077294A (en) Semiconductor device
JPWO2006100738A1 (en) Semiconductor device and manufacturing method thereof
JP5238274B2 (en) Wiring circuit board and manufacturing method thereof
KR20010015849A (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP4695769B2 (en) Semiconductor device
US20060023438A1 (en) Wiring board and method of manufacturing wiring board
JP3587043B2 (en) BGA type semiconductor device and stiffener used for the device
JP2003142628A (en) Wiring board
JP2009239240A5 (en)
JP2000243862A (en) Interposer board
JP2004087936A (en) Semiconductor device, manufacturing method thereof, and electronic appliance
JP5267540B2 (en) Semiconductor device
JPH0821648B2 (en) Pinless grid array electrode structure formed by thick film technology
JP4459421B2 (en) Semiconductor device
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JP2005236245A (en) Semiconductor apparatus and its manufacturing method, semiconductor chip and its manufacturing method, and electronic apparatus
JP3269506B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees