JP4693362B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP4693362B2 JP4693362B2 JP2004128196A JP2004128196A JP4693362B2 JP 4693362 B2 JP4693362 B2 JP 4693362B2 JP 2004128196 A JP2004128196 A JP 2004128196A JP 2004128196 A JP2004128196 A JP 2004128196A JP 4693362 B2 JP4693362 B2 JP 4693362B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate drive
- feedback signal
- failure
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000002950 deficient Effects 0.000 claims 1
- 230000005856 abnormality Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、電力変換装置の故障検知に関する。 The present invention relates to failure detection of a power conversion device.
従来の電力変換装置の故障検知方法としては、特開平０７−９５７６１号に記載されて
いるように、制御ユニットから複数のゲートドライブに与えられるゲート指令同士の論理
と、半導体素子の動作状態を表すゲートフィードバック信号同士の論理から両方の半導体
素子がオンとなった場合に故障を判別する方法が知られていた。
鉄道車両用電力変換装置の故障の原因としては、制御ユニットの故障よりも、半導体素
子の異常が多い。しかし、従来の電力変換装置では、半導体素子異常が起きた場合に、ゲ
ート信号側かフィードバック信号側のどちらが異常であるかを判別することは出来るが、
どの半導体素子が異常であるかを判別することは出来なかった。
As a cause of the failure of the railway vehicle power converter, there are more abnormalities in the semiconductor element than the failure of the control unit. However, in the conventional power conversion device, when a semiconductor element abnormality occurs, it can be determined whether the gate signal side or the feedback signal side is abnormal,
It was not possible to determine which semiconductor element was abnormal.
そのため、半導体素子異常の前後の故障記録を調べ、どの半導体素子が異常かを類推し、
その後に検査を開始していたので、作業時間が長くなる原因の一つとなっていた。
Therefore, the failure records before and after the semiconductor element abnormality are examined, and it is inferred which semiconductor element is abnormal,
Since the inspection was started after that, it was one of the causes of the long working time.
そこで、本発明の目的は、電力変換装置に異常が発生したときに、正確に異常を検知する
ことが可能な電力変換装置を提供することである。
Then, the objective of this invention is providing the power converter device which can detect abnormality correctly when abnormality generate | occur | produces in a power converter device.
上記課題は、鉄道車両に搭載されている２レベルインバータにおいて、半導体素子をオン又はオフをさせるゲート指令を出力する制御ユニットと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第１のゲートドライブと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第２のゲートドライブと、前記制御ユニットから前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号の論理を取る第１の故障判別不一致検知部と、前記制御ユニットから前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号の論理を取る第２の故障判別不一致検知部と、前記第１のゲートドライブ及び前記第２のゲートドライブから出力されるゲートフィードバック信号の論理をとる故障判別短絡検知部を備え、前記第１の故障判別不一致検知部は、前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ１を立て、前記第２の故障判別不一致検知部は、前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ２を立て、前記故障フラグ１が立つときは前記第１のゲートドライブと前記第１のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ２が立つときは前記第２のゲートドライブと前記第２のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ１及び前記故障フラグ２が立つときは前記制御ユニットが故障している可能性が高いと推定することによって達成することができる。
In the two-level inverter mounted on the railway vehicle, the above-described problem is a control unit that outputs a gate command for turning on or off the semiconductor element, and controls the semiconductor element based on the gate command output from the control unit. A first gate drive for outputting a gate feedback signal; a second gate drive for controlling a semiconductor element based on a gate command output from the control unit; and outputting a gate feedback signal; and the first from the control unit. A first failure determination mismatch detection unit that takes a logic of a gate command output to the first gate drive and a gate feedback signal output from the first gate drive, and is output from the control unit to the second gate drive. Gate command and the gate output from the second gate drive. Includes a second failure determination mismatch detection unit that takes the logic of the feedback signal, the fault determination short circuit detection unit that takes the logic of the first gate drive and gate feedback signal outputted from said second gate drive, the first The failure determination mismatch detection unit 1 sets a failure flag 1 when the gate command output to the first gate drive and the gate feedback signal output from the first gate drive do not match, and sets the second The failure determination mismatch detection unit sets a failure flag 2 when the gate command output to the second gate drive and the gate feedback signal output from the second gate drive do not match, and sets the failure flag 1 When there is a small number of semiconductor elements that receive commands from the first gate drive and the first gate drive, It is presumed that there is a high possibility that either one of them has failed, and when the failure flag 2 is set, at least one of the second gate drive and the semiconductor element receiving a command from the second gate drive There is estimated to be likely have failed, the failure flag 1 and the failure flag 2 when the stand can be achieved by Rukoto be estimated to be likely the control unit has failed.
上記課題は、鉄道車両に搭載される３レベルインバータにおいて、半導体素子をオン又はオフをさせるゲート指令を出力する制御ユニットと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第１のゲートドライブと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第２のゲートドライブと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第３のゲートドライブと、前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードック信号を出力する第４のゲートドライブと、前記制御ユニットから前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号の論理を取る第１の故障判別不一致検知部と、前記制御ユニットから前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号の論理を取る第２の故障判別不一致検知部と、前記制御ユニットから前記第３のゲートドライブへ出力されるゲート指令と前記第３のゲートドライブから出力されるゲートフィードバック信号の論理を取る第３の故障判別不一致検知部と、前記制御ユニットから前記第４のゲートドライブへ出力されるゲート指令と前記第４のゲートドライブから出力されるゲートフィードバック信号の論理を取る第４の故障判別不一致検知部と、前記第１のゲートドライブ及び前記第２のゲートドライブ及び前記第３のゲートドライブ及び前記第４のゲートドライブから出力されるゲートフィードバック信号の論理をとる故障判別短絡検知部を備え、前記第１の故障判別不一致検知部は、前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ１を立て、前記第２の故障判別不一致検知部は、前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ２を立て、前記第３の故障判別不一致検知部は、前記第３のゲートドライブへ出力されるゲート指令と前記第３のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ３を立て、前記第４の故障判別不一致検知部は、前記第４のゲートドライブへ出力されるゲート指令と前記第４のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ４を立て、前記故障フラグ１が立つときは前記第１のゲートドライブと前記第１のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定とし、前記故障フラグ２が立つときは前記第２のゲートドライブと前記第２のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ３が立つときは前記第３のゲートドライブと前記第３のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ４が立つときは前記第２のゲートドライブと前記第４のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ１及び前記故障フラグ２、前記故障フラグ３、前記故障フラグ４が立つときは前記制御ユニットが故障している可能性が高いと推定することによって達成することができる。
In the three-level inverter mounted on the railway vehicle, the above-described problem is a control unit that outputs a gate command for turning on or off the semiconductor device, controls the semiconductor device based on the gate command output from the control unit, A first gate drive for outputting a feedback signal; a second gate drive for controlling a semiconductor element based on a gate command output from the control unit; and outputting a gate feedback signal; and a gate output from the control unit A third gate drive that controls the semiconductor element based on the command and outputs a gate feedback signal; and a fourth gate that controls the semiconductor element based on the gate command output from the control unit and outputs a gate feedback signal. Drive and said first gate from said control unit A first fault determination mismatch detection unit taking the logical gate feedback signal output gate command outputted to the live and from the first gate driver, the gate output from the control unit to the second gate drive a second failure determination mismatch detection unit taking the logical gate feedback signal outputted from said a command second gate drive, from the control unit to the gate command and the third output to said third gate drive A third failure determination / mismatch detection unit that takes the logic of the gate feedback signal output from the gate drive; a gate command output from the control unit to the fourth gate drive; and the fourth gate drive. A fourth failure discrimination mismatch detection unit that takes the logic of the gate feedback signal, and the first gate With fault determination short circuit detection unit for taking a logical drive and the second gate drive and the third gate driver and the gate feedback signal output from the fourth gate drive, the first failure determination mismatch detection unit Sets a failure flag 1 when the gate command output to the first gate drive and the gate feedback signal output from the first gate drive do not match, and the second failure determination mismatch detection unit When the gate command output to the second gate drive and the gate feedback signal output from the second gate drive do not match, a failure flag 2 is set, and the third failure determination mismatch detection unit Gate command output to the third gate drive and gate feed output from the third gate drive When the back signal does not match, the
本発明により、電力変換装置に異常が発生したときに、正確に異常を検知することが可
能な電力変換装置を提供することが出来る。
According to the present invention, it is possible to provide a power conversion device capable of accurately detecting an abnormality when an abnormality occurs in the power conversion device.
（第１の実施の形態）
本発明に基づく第１の実施の形態の電力変換装置について、図を参照し詳細に説明する
。
(First embodiment)
A power converter according to a first embodiment of the present invention will be described in detail with reference to the drawings.
図１は、本発明に基づく第１の実施の形態の電力変換装置のブロック図である。図２は、
本発明に基づく第１の実施の形態の故障判別不一致検知部の構成図である。図３は、本発
明に基づく第１の実施の形態の短絡検知部の構成図である。
FIG. 1 is a block diagram of a power conversion device according to a first embodiment of the present invention. FIG.
It is a block diagram of the failure discrimination | determination mismatch detection part of 1st Embodiment based on this invention. FIG. 3 is a configuration diagram of the short-circuit detection unit according to the first embodiment based on the present invention.
本発明に基づく第１の実施の形態の電力変換装置は、制御ユニット１は、半導体素子を
オン・オフさせるためのゲート指令を第１の伝送路５を介してゲートドライブ２と故障判
別不一致検知部４へ伝送する。ゲートドライブ２は、制御ユニット１から送信されたゲー
ト指令に基づいて、半導体素子３を制御するとともに、半導体素子３の状態を表すゲート
フィードバック信号を第２の伝送路６を介して、故障判別短絡検知部７と故障判別不一致
検知部４に入力する。
In the power conversion device according to the first embodiment of the present invention, the control unit 1 sends a gate command for turning on / off the semiconductor element to the gate drive 2 via the first transmission line 5 to detect failure discrimination mismatch. Transmit to unit 4. The gate drive 2 controls the
このように構成された電力変換装置において、故障検知をするために、第１の故障判別
不一致検知部である故障判別不一致検知４Ａは、制御ユニット１から第１のゲートドライ
ブ２Ａに伝送されたゲート指令とゲートドライブ２Ａからのゲートフィードバック信号を
比較し、信号同士が不一致であった場合に故障と判定する。第２の故障判別不一致検知部
である故障判別不一致検知部４Ｂは、故障判別不一致検知４Ａと同様に、制御ユニット１
から第２のゲートドライブ２Ｂに伝送されたゲート指令５Ｂとゲートフィードバック信号
６Ｂを比較し、同様に判定をする。故障判別短絡検知７は、ゲートドライブ２Ａからのゲ
ートフィードバック信号とゲートドライブ２Ｂからのゲートフィードバック信号の両方が
ＯＮであった場合に、故障と判定する。故障判別不一致検知４ａが故障を検知した場合に
は、故障フラグとして１を立てる。故障判別不一致検知４ｂが故障を検知した場合には、
故障フラグ２を立てる。故障フラグの表示方法については、特に限定しない。
In the power conversion device configured as described above, in order to detect a failure, the failure determination mismatch detection unit 4A, which is the first failure determination mismatch detection unit, transmits the gate transmitted from the control unit 1 to the first gate drive 2A. The command and the gate feedback signal from the gate drive 2A are compared, and if the signals do not match, a failure is determined. The failure determination mismatch detection unit 4B as the second failure determination mismatch detection unit is similar to the failure determination mismatch detection 4A in the control unit 1.
The gate command 5B transmitted to the second gate drive 2B is compared with the gate feedback signal 6B, and the same determination is made. The failure determination short-circuit detection 7 determines that a failure has occurred when both the gate feedback signal from the gate drive 2A and the gate feedback signal from the gate drive 2B are ON. When the failure determination mismatch detection 4a detects a failure, 1 is set as the failure flag. If the failure determination mismatch detection 4b detects a failure,
Set failure flag 2. The display method of the failure flag is not particularly limited.
このように構成された電力変換装置において、故障判別不一致検知部４は、図２に示す
ように、入力されたゲート指令とゲートフィードバック信号のＯＲを取るＸＯＲ部８と、
ＸＯＲ部９から出力される異常信号が一定時間以上続いた場合に、不一致検知信号を出力
するＯＮＴＤ部９から構成されている。
In the power conversion device configured as described above, the failure determination mismatch detection unit 4 includes an XOR unit 8 that ORs the input gate command and the gate feedback signal, as shown in FIG.
The ONTD unit 9 is configured to output a mismatch detection signal when an abnormal signal output from the XOR unit 9 continues for a predetermined time or longer.
このように構成された電力変換装置において、短絡検知部７は、入力されたゲートフィ
ードバック信号同士のアンドを取るアンド部１０と、アンド部１０から出力される異常信
号が一定時間続いた場合に、短絡検知信号を出力するＯＮＴＤ８部から構成されている。
In the power conversion device configured as described above, the short-circuit detection unit 7 has an AND unit 10 that takes an AND between input gate feedback signals, and an abnormal signal output from the AND unit 10 continues for a certain period of time. It consists of ONTD8 part which outputs a short circuit detection signal.
このように構成された電力変換装置において、故障判別不一致検知４ａが異常を検知し
、故障フラグ１のみが立った場合には、半導体素子３ａ及びゲートドライブ２ａが故障が
予想されるため、直接電圧等の測定等の作業に入ることが出来る。故障判別不一致検知４
ｂが異常を検知し、故障フラグ２のみが立った場合には、半導体素子３ｂ及びゲートドラ
イブ２ｂの故障が予想される。また、故障フラグ１と故障フラグ２の両方が立った場合に
は、制御ユニット１の故障の可能性が高い。
In the power conversion device configured as described above, when the failure determination mismatch detection 4a detects an abnormality and only the failure flag 1 is set, the semiconductor element 3a and the gate drive 2a are expected to fail. You can start work such as measurement. Failure discrimination mismatch detection 4
When b detects an abnormality and only the failure flag 2 is set, a failure of the semiconductor element 3b and the gate drive 2b is expected. Further, when both the failure flag 1 and the failure flag 2 are set, the possibility of failure of the control unit 1 is high.
このように構成された電力変換装置は、故障フラグの立ち方によって、故障する可能性
の高い部位の推定が可能なため、故障時には、効率的に作業を行うことが出来る。また、
ゲート指令とゲートフィードバックの論理を取り、ゲートフィードバック同士の論理も取
っているので、正確に異常を検知することが可能な電力変換装置を提供することが出来る
。
The power conversion device configured as described above can estimate a portion having a high possibility of failure depending on how the failure flag is set, and therefore can efficiently work at the time of failure. Also,
Since the logic of the gate command and the gate feedback is taken and the logic of the gate feedback is also taken, it is possible to provide a power conversion device capable of accurately detecting an abnormality.
（第２の実施の形態）
本発明に基づく第２の実施の形態の電力変換装置について、図を参照し詳細に説明する
。
(Second Embodiment)
A power converter according to a second embodiment of the present invention will be described in detail with reference to the drawings.
図４は、本発明に基づく第２の実施の形態の電力変換装置のブロック図である。尚、図１
乃至図３に記載したものと構造上同一のものについては、同符号を付して説明を省略する
。
FIG. 4 is a block diagram of a power conversion apparatus according to the second embodiment of the present invention. In addition, FIG.
Throughout, the same structural elements as those shown in FIG.
本発明に基づく第２の実施の形態の電力変換装置は、本発明を３レベルインバータに適
用したことを特徴としている。そのため、第１から第４の故障判別不一致検知部４が（４
ａ，４ｂ，４ｃ，４ｄ）ある。
The power conversion device according to the second embodiment based on the present invention is characterized in that the present invention is applied to a three-level inverter. Therefore, the first to fourth failure discrimination mismatch detection units 4 are (4
a, 4b, 4c, 4d).
このように構成された電力変換装置において、故障判別不一致検知部４ａが異常を検出
した場合には、故障フラグとして、１を立てる。故障判別不一致検知部４ｂの場合は、２
を立て、故障判別不一致検知部４ｃの場合は、３を立て、故障判別不一致検知部４ｄの場
合は、４という故障フラグを立てる。この故障フラグから、故障部位を推定する事が可能
となる。
In the power conversion device configured as described above, when the failure determination mismatch detection unit 4a detects an abnormality, 1 is set as the failure flag. In the case of the failure discrimination mismatch detection unit 4b, 2
In the case of the failure discrimination
このように構成された電力変換装置は、故障フラグの立ち方によって、故障する可能性の
高い部位の推定が可能なため、故障時には、効率的に作業を行うことが出来る。また、ゲ
ート指令とゲートフィードバックの論理を取り、ゲートフィードバック同士の論理も取っ
ているので、正確に異常を検知することが可能な電力変換装置を提供することが出来る。
The power conversion device configured as described above can estimate a portion having a high possibility of failure depending on how the failure flag is set, and therefore can efficiently work at the time of failure. Moreover, since the logic of gate command and gate feedback is taken and the logic of gate feedback is also taken, the power converter device which can detect abnormality correctly can be provided.
（第３の実施の形態）
本発明に基づく第３の実施の形態の電力変換装置について、図を参照し詳細に説明する。
(Third embodiment)
A power converter according to a third embodiment of the present invention will be described in detail with reference to the drawings.
図５は、本発明に基づく第３の実施の形態の電力変換装置のブロック図である。尚、図１
乃至図４に記載したものと構造上同一のものについては、同符号を付して説明を省略する
。
FIG. 5 is a block diagram of a power conversion device according to a third embodiment of the present invention. In addition, FIG.
Throughout, the same structural elements as those described in FIG.
本発明に基づく第３の実施の形態の電力変換装置は、半導体素子をオン又はオフをさせる
ゲート指令を出力する制御ユニット１と、前記制御ユニット１から出力されたゲート指令
に基づき半導体素子３を制御し、ゲートフィードバック信号を出力するゲートドライブ２
と、前記制御ユニットから出力されるゲート指令とこのゲート指令に対応するゲートフィ
ードバック信号の論理を取る故障判別不一致検知部４とを有し、半導体素子３の故障を検
知することを特徴としている。
A power conversion device according to a third embodiment of the present invention includes a control unit 1 that outputs a gate command for turning on or off a semiconductor element, and a
And a failure determination / mismatch detection unit 4 that takes a logic of a gate command output from the control unit and a gate feedback signal corresponding to the gate command, and detects a failure of the
このように構成された電力変換装置は、故障判別不一致検知部４ａが故障を検知した場合
には、半導体素子３ａが故障をしたと判別し、故障判別不一致検知部４ｂが故障を検知し
た場合には半導体素子３ｂが故障をしたと判別する。
In the power conversion device configured as described above, when the failure determination mismatch detection unit 4a detects a failure, it is determined that the semiconductor element 3a has failed, and when the failure determination mismatch detection unit 4b detects a failure. Determines that the semiconductor element 3b has failed.
このように構成された電力変換装置は、どの半導体素子が故障をしたかを検知することが
出来るので、故障時には効率的な作業を行うことができる。
Since the power conversion device configured as described above can detect which semiconductor element has failed, an efficient operation can be performed at the time of the failure.
このように構成された電力変換装置は、第１の実施の形態及び第２の実施の形態の電力変
換装置よりも小型化することが出来る。
The power conversion device configured as described above can be made smaller than the power conversion devices of the first and second embodiments.
１ 制御ユニット
２ ゲートドライブ
３ 半導体素子
４ 故障判別不一致検知部
５ 第１の伝送路
６ 第２の伝送路
７ 故障判別短絡検知部
８ ＸＯＲ部
９ ＯＮＴＤ部
１０ ＡＮＤ部
DESCRIPTION OF SYMBOLS 1 Control unit 2
Claims (2)
半導体素子をオン又はオフをさせるゲート指令を出力する制御ユニットと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第１のゲートドライブと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第２のゲートドライブと、
前記制御ユニットから前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号の論理を取る第１の故障判別不一致検知部と、
前記制御ユニットから前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号の論理を取る第２の故障判別不一致検知部と、
前記第１のゲートドライブ及び前記第２のゲートドライブから出力されるゲートフィードバック信号の論理をとる故障判別短絡検知部を備え、前記第１の故障判別不一致検知部は、前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ１を立て、前記第２の故障判別不一致検知部は、前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ２を立て、前記故障フラグ１が立つときは前記第１のゲートドライブと前記第１のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定とし、前記故障フラグ２が立つときは前記第２のゲートドライブと前記第２のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ１及び前記故障フラグ２が立つときは前記制御ユニットが故障している可能性が高いと推定することを特徴とする電力変換装置。 In a two-level inverter mounted on a railway vehicle,
A control unit for outputting a gate command for turning on or off the semiconductor element;
A first gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A second gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A first failure determination mismatch detection unit that takes a logic of a gate command output from the control unit to the first gate drive and a gate feedback signal output from the first gate drive;
A second failure determination mismatch detection unit that takes the logic of a gate command output from the control unit to the second gate drive and a gate feedback signal output from the second gate drive;
A failure determination short-circuit detection unit that takes a logic of a gate feedback signal output from the first gate drive and the second gate drive; and the first failure determination mismatch detection unit is connected to the first gate drive. When the output gate command does not match the gate feedback signal output from the first gate drive, the failure flag 1 is set, and the second failure determination mismatch detection unit outputs to the second gate drive. When the gate command to be executed and the gate feedback signal output from the second gate drive do not match, the failure flag 2 is set. When the failure flag 1 is set, the first gate drive and the first gate are set. Assuming that there is a high possibility that at least one of the semiconductor elements receiving the command from the drive is defective, When the flag 2 is set, it is estimated that there is a high possibility that at least one of the second gate drive and the semiconductor element receiving the command from the second gate drive has failed. power conversion apparatus when the failure flag 2 stand is characterized that you estimated that there is a high possibility that the control unit has failed.
半導体素子をオン又はオフをさせるゲート指令を出力する制御ユニットと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第１のゲートドライブと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第２のゲートドライブと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードバック信号を出力する第３のゲートドライブと、
前記制御ユニットから出力されたゲート指令に基づき半導体素子を制御し、ゲートフィードック信号を出力する第４のゲートドライブと、
前記制御ユニットから前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号の論理を取る第１の故障判別不一致検知部と、
前記制御ユニットから前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号の論理を取る第２の故障判別不一致検知部と、
前記制御ユニットから前記第３のゲートドライブへ出力されるゲート指令と前記第３のゲートドライブから出力されるゲートフィードバック信号の論理を取る第３の故障判別不一致検知部と、
前記制御ユニットから前記第４のゲートドライブへ出力されるゲート指令と前記第４のゲートドライブから出力されるゲートフィードバック信号の論理を取る第４の故障判別不一致検知部と、
前記第１のゲートドライブ及び前記第２のゲートドライブ及び前記第３のゲートドライブ及び前記第４のゲートドライブから出力されるゲートフィードバック信号の論理をとる故障判別短絡検知部を備え、前記第１の故障判別不一致検知部は、前記第１のゲートドライブへ出力されるゲート指令と前記第１のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ１を立て、前記第２の故障判別不一致検知部は、前記第２のゲートドライブへ出力されるゲート指令と前記第２のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ２を立て、前記第３の故障判別不一致検知部は、前記第３のゲートドライブへ出力されるゲート指令と前記第３のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ３を立て、前記第４の故障判別不一致検知部は、前記第４のゲートドライブへ出力されるゲート指令と前記第４のゲートドライブから出力されるゲートフィードバック信号が不一致である時、故障フラグ４を立て、前記故障フラグ１が立つときは前記第１のゲートドライブと前記第１のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定とし、前記故障フラグ２が立つときは前記第２のゲートドライブと前記第２のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ３が立つときは前記第３のゲートドライブと前記第３のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ４が立つときは前記第２のゲートドライブと前記第４のゲートドライブからの指令を受ける半導体素子の少なくともどちらか一方が故障している可能性が高いと推定し、前記故障フラグ１及び前記故障フラグ２、前記故障フラグ３、前記故障フラグ４が立つときは前記制御ユニットが故障している可能性が高いと推定することを特徴とする電力変換装置。 In a three-level inverter mounted on a railway vehicle,
A control unit for outputting a gate command for turning on or off the semiconductor element;
A first gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A second gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A third gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A fourth gate drive that controls a semiconductor element based on a gate command output from the control unit and outputs a gate feedback signal;
A first failure determination mismatch detection unit that takes a logic of a gate command output from the control unit to the first gate drive and a gate feedback signal output from the first gate drive;
A second failure determination mismatch detection unit that takes the logic of a gate command output from the control unit to the second gate drive and a gate feedback signal output from the second gate drive;
A third failure determination mismatch detection unit that takes a logic of a gate command output from the control unit to the third gate drive and a gate feedback signal output from the third gate drive;
A fourth failure determination mismatch detection unit that takes the logic of a gate command output from the control unit to the fourth gate drive and a gate feedback signal output from the fourth gate drive;
A failure determination short-circuit detection unit that takes a logic of a gate feedback signal output from the first gate drive, the second gate drive, the third gate drive, and the fourth gate drive ; The failure determination mismatch detection unit sets a failure flag 1 when the gate command output to the first gate drive and the gate feedback signal output from the first gate drive do not match, and sets the second failure The discrimination mismatch detection unit sets a fault flag 2 when the gate command output to the second gate drive and the gate feedback signal output from the second gate drive do not match, and the third fault discrimination The mismatch detection unit outputs the gate command output to the third gate drive and the third gate drive. When the gate feedback signal does not match, the failure flag 3 is set, and the fourth failure determination mismatch detection unit detects the gate command output to the fourth gate drive and the gate output from the fourth gate drive. When the feedback signals do not match, the failure flag 4 is set. When the failure flag 1 is set, at least one of the first gate drive and the semiconductor element receiving a command from the first gate drive has failed. If the failure flag 2 is set, there is a possibility that at least one of the second gate drive and the semiconductor element receiving a command from the second gate drive has failed. When the failure flag 3 is set, it is assumed that the third gate drive and the third gate drive Element that receives a command from the second gate drive and the fourth gate drive when it is estimated that at least one of the received semiconductor elements is likely to have failed and the failure flag 4 is set It is estimated that there is a high possibility that at least one of the failure has occurred, and when the failure flag 1, the failure flag 2, the failure flag 3, and the failure flag 4 are set, the control unit may have failed. power converter characterized that you presumed high resistance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004128196A JP4693362B2 (en) | 2004-04-23 | 2004-04-23 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004128196A JP4693362B2 (en) | 2004-04-23 | 2004-04-23 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005312235A JP2005312235A (en) | 2005-11-04 |
| JP4693362B2 true JP4693362B2 (en) | 2011-06-01 |
Family
ID=35440362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004128196A Expired - Lifetime JP4693362B2 (en) | 2004-04-23 | 2004-04-23 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4693362B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5036466B2 (en) * | 2007-09-20 | 2012-09-26 | 東芝三菱電機産業システム株式会社 | Redundant control power conversion system and its soundness confirmation method |
| JP5049817B2 (en) * | 2008-02-25 | 2012-10-17 | 株式会社日立製作所 | Power converter control device |
| JP5373457B2 (en) * | 2009-04-08 | 2013-12-18 | 株式会社日立製作所 | Abnormality detection method for power converter |
| JP2015104240A (en) * | 2013-11-26 | 2015-06-04 | 株式会社デンソー | Rotary electric machine driving device, and electric power steering device using the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126463A (en) * | 1984-07-17 | 1986-02-05 | Fuji Electric Co Ltd | Defect detector circuit of gate turn-off thyristor |
| JPH0795761A (en) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | Power converter |
| JPH0880030A (en) * | 1994-09-05 | 1996-03-22 | Toshiba Corp | Power converter |
| JPH08111988A (en) * | 1994-08-15 | 1996-04-30 | Toshiba Corp | Power converter |
| JPH09182463A (en) * | 1995-12-28 | 1997-07-11 | Fuji Electric Co Ltd | Arm short circuit detector of voltage type inverter |
| JPH11356035A (en) * | 1998-06-04 | 1999-12-24 | Hitachi Ltd | Gate driving device for voltage-driven self-arc-extinguishing element |
| JP2002281736A (en) * | 2001-03-16 | 2002-09-27 | Toshiba Corp | Failure detection method and failure detection device for insulated gate semiconductor device |
-
2004
- 2004-04-23 JP JP2004128196A patent/JP4693362B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126463A (en) * | 1984-07-17 | 1986-02-05 | Fuji Electric Co Ltd | Defect detector circuit of gate turn-off thyristor |
| JPH0795761A (en) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | Power converter |
| JPH08111988A (en) * | 1994-08-15 | 1996-04-30 | Toshiba Corp | Power converter |
| JPH0880030A (en) * | 1994-09-05 | 1996-03-22 | Toshiba Corp | Power converter |
| JPH09182463A (en) * | 1995-12-28 | 1997-07-11 | Fuji Electric Co Ltd | Arm short circuit detector of voltage type inverter |
| JPH11356035A (en) * | 1998-06-04 | 1999-12-24 | Hitachi Ltd | Gate driving device for voltage-driven self-arc-extinguishing element |
| JP2002281736A (en) * | 2001-03-16 | 2002-09-27 | Toshiba Corp | Failure detection method and failure detection device for insulated gate semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005312235A (en) | 2005-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6166473B2 (en) | Motor control device | |
| US10946892B2 (en) | Electric power steering apparatus having increased number of sensor signals for safety enhancement | |
| WO2016002416A1 (en) | Power conversion device | |
| JP2009201334A (en) | Double-system train control device | |
| JP4661251B2 (en) | Power conversion control system | |
| JP4693362B2 (en) | Power converter | |
| JP4845779B2 (en) | DC output circuit with failure detection function | |
| JP2006217772A (en) | Failure diagnosing method and failure diagnosing system of matrix converter | |
| JP2008282236A (en) | Fault signal transmission system | |
| JP4562711B2 (en) | Protective operation control system for control device | |
| JP2008236994A (en) | Fault detection device for semiconductor power converter | |
| JP6267232B2 (en) | Load drive circuit | |
| JP4584095B2 (en) | Motor drive circuit | |
| JP4488824B2 (en) | Power converter | |
| JP2008306285A (en) | Controller of semiconductor switch | |
| JP4881702B2 (en) | Motor control device | |
| JP2021005637A (en) | Control device | |
| KR101662406B1 (en) | Apparatus and method for detecting failure in ECU | |
| JP6344302B2 (en) | Battery controller | |
| JP2008017406A (en) | Relay drive controller | |
| JP4851498B2 (en) | Electric power steering control device | |
| JP4160499B2 (en) | Power system | |
| JP6702175B2 (en) | Load drive | |
| JP6379070B2 (en) | Relay circuit fault diagnosis device | |
| JP6332496B2 (en) | Motor control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4693362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |