JP4693001B2 - Chip-type circuit protection element - Google Patents
Chip-type circuit protection element Download PDFInfo
- Publication number
- JP4693001B2 JP4693001B2 JP2006226678A JP2006226678A JP4693001B2 JP 4693001 B2 JP4693001 B2 JP 4693001B2 JP 2006226678 A JP2006226678 A JP 2006226678A JP 2006226678 A JP2006226678 A JP 2006226678A JP 4693001 B2 JP4693001 B2 JP 4693001B2
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- layer
- chip
- electrode
- circuit protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011521 glass Substances 0.000 claims description 86
- 230000001681 protective effect Effects 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 229920005989 resin Polymers 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 239000006121 base glass Substances 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000000155 melt Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 168
- 238000000034 method Methods 0.000 description 14
- 230000035939 shock Effects 0.000 description 9
- 238000005338 heat storage Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Landscapes
- Fuses (AREA)
Description
本発明は、チップ状の回路保護素子に関するものである。 The present invention relates to a chip-shaped circuit protection element.
特許文献1に記載された従来のチップ型ヒューズ抵抗器の一例を説明する。アルミナなどの絶縁性基板の上面にアンダーコートガラス層が形成され、その上に1対の厚膜電極が形成されている。この厚膜電極を接続するようにヒューズ抵抗体が形成されている。ヒューズ抵抗体は、厚膜電極との幅広の接合部と、その間に所定のパターン幅を有する幅狭で矩形の機能部、すなわち、溶断部とから構成されている。絶縁性基板の両端面部分に、厚膜電極に接続されて、絶縁性基板の下面にまで至る端面電極が形成され、最上部に、オーバーコートガラス層が形成されている。オーバーコートガラス層は、保護外装膜としてヒューズ抵抗体を完全に被覆するように形成されている。ヒューズ抵抗体が上下のガラス層で覆われているために、ヒューズ抵抗体から発する熱が放散しにくい蓄熱効果を生じ、ヒューズ抵抗体は小さな過電流でも高速に溶断させることができる。
An example of a conventional chip-type fuse resistor described in
この上下のガラス層として、特許文献2に記載されているように、オーバーコートガラス層(保護ガラス層)を、アンダーコートガラス層(下地ガラス層)のガラスの軟化点より低い軟化点のガラスによって形成すると、過電流が流れた場合に、まず、オーバーコートガラス層がヒューズ抵抗体の発熱放射を低減しつつ溶解し、そして、ヒューズ抵抗体とアンダーガラス層との濡れ性を低下させ、ヒューズ抵抗体の凝集力により溶断させることができ、過電流が流れても、発煙等を引き起こすことなく、溶断特性の速動性を向上させ、確実に溶断させることができる。
上述したように、チップ型ヒューズ抵抗器は、ヒューズ抵抗体が下地ガラス層の上に形成され、表面を保護ガラス層で覆われている。この両面のガラス層が、蓄熱効果をもたらすとともに、速動性を向上させるためには、保護ガラス層が過電流によって溶断する際に、保護ガラス層が溶解するような軟化点を有するガラスによって形成するのがよい。 As described above, in the chip-type fuse resistor, the fuse resistor is formed on the base glass layer, and the surface is covered with the protective glass layer. This glass layer on both sides brings about a heat storage effect, and in order to improve the quick movement, it is formed by a glass having a softening point such that the protective glass layer melts when the protective glass layer is melted by overcurrent. It is good to do.
しかしながら、下地ガラス層と保護ガラス層との間にヒューズ抵抗体を挟むようにした従来のチップ型回路保護素子では、保護ガラス層がヒューズ抵抗体を完全に覆うように形成されているから、保護ガラス層の熱容量が大きく、過電流が流れた際に、保護ガラス層を溶解させるまでには大きい発熱量が必要となり、速動性の観点から好ましいことではない。保護ガラス層の厚さを薄くすれば、蓄熱特性が悪くなり、溶断特性を悪くする。また、ヒューズ抵抗体を覆う部分を制限すれば、保護効果が悪くなるという問題がある。 However, in the conventional chip type circuit protection element in which the fuse resistor is sandwiched between the base glass layer and the protective glass layer, the protective glass layer is formed so as to completely cover the fuse resistor. When the heat capacity of the glass layer is large and an overcurrent flows, a large calorific value is required until the protective glass layer is dissolved, which is not preferable from the viewpoint of rapid movement. If the thickness of the protective glass layer is reduced, the heat storage characteristics are deteriorated and the fusing characteristics are deteriorated. Further, if the portion covering the fuse resistor is restricted, there is a problem that the protective effect is deteriorated.
本発明は、上述した事情に鑑みてなされたもので、速動性を向上でき、保護効果も十分なチップ型回路保護素子を提供することを目的とするものである。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a chip-type circuit protection element that can improve fast dynamics and has a sufficient protective effect.
本発明は、チップ型回路保護素子において、絶縁性基板と、該絶縁性基板上に積層した下地ガラス層と、該下地ガラス層上の両端側に配設され、外側の端部が前記下地ガラス層の端部よりも内側に位置するように配設された一対の金属層と、前記金属層を覆うように配設された1対の幅広の電極部と該電極部間をつなぐ幅狭の溶断部とからなるヒューズエレメントと、前記溶断部を含む前記ヒューズエレメントの一部を覆い前記電極部の幅より狭い幅のガラス層と、該ガラス層を覆い、その両端が前記金属層の上に位置し、かつ、前記電極部の幅より広い幅の保護樹脂層と、前記一対の金属層には接続されず、前記電極部に少なくとも一部が積層された端部電極と、前記端部電極を被覆した親ハンダ層とを有することを特徴とするものである。 The present invention relates to a chip-type circuit protection element, comprising: an insulating substrate; a base glass layer laminated on the insulating substrate; and both ends on the base glass layer, and outer end portions of the base glass layer A pair of metal layers disposed so as to be located on the inner side of the end portion of the layer, a pair of wide electrode portions disposed so as to cover the metal layer, and a narrow width connecting the electrode portions A fuse element composed of a fusing part, a glass layer having a width smaller than the width of the electrode part covering a part of the fuse element including the fusing part, covering the glass layer, and both ends thereof on the metal layer A protective resin layer that is positioned and wider than the electrode portion, an end electrode that is not connected to the pair of metal layers and is at least partially stacked on the electrode portion, and the end electrode And a parent solder layer coated with
本発明によれば、ガラス層の体積を小さくできるので、過電流に対する溶断の速動性を向上でき、保護樹脂層により、保護効果を高めることができるとともに、蓄熱性も良好となり、さらに、金属層を配設したことにより下地ガラス層におけるクラックの発生を抑えることができる。 According to the present invention, since the volume of the glass layer can be reduced, the speed of fusing against overcurrent can be improved, and the protective resin layer can enhance the protective effect and also improve the heat storage property, and further, the metal By providing the layer, generation of cracks in the underlying glass layer can be suppressed.
まず、本発明のチップ型回路保護素子の開発にあたって、試作したチップ型回路保護素子について図3により説明する。図3において、(A)は断面図、(B)はガラス層を説明するための平面図、(C)は保護樹脂層を説明するための平面図である。図中、1は絶縁性基板、2は下地ガラス層、3は裏面電極、4はヒューズエレメント、4aは溶断部、4bは電極部、5はガラス層、6は保護樹脂層、7は端面電極、8は親ハンダ層である。なお、図3(A)の断面図は、図3(B)でみればA−A線における断面図であり、図3(B)においては、ガラス層5が形成される範囲を破線のハッチングで示し、図3(C)においては、保護樹脂層6が形成される範囲を破線のハッチングで示している。
First, in the development of the chip-type circuit protection element of the present invention, a prototype chip-type circuit protection element will be described with reference to FIG. 3A is a cross-sectional view, FIG. 3B is a plan view for explaining a glass layer, and FIG. 3C is a plan view for explaining a protective resin layer. In the figure, 1 is an insulating substrate, 2 is a base glass layer, 3 is a back electrode, 4 is a fuse element, 4a is a fusing part, 4b is an electrode part, 5 is a glass layer, 6 is a protective resin layer, and 7 is an end face electrode. , 8 is a parent solder layer. 3A is a cross-sectional view taken along line AA in FIG. 3B, and in FIG. 3B, the range in which the
この試作例は、ヒューズエレメント4の上に形成されるガラス層5の体積を小さくして過電流で溶解させる熱容量を少なくするとともに、保護樹脂層6によって、ガラス層5を覆うようにして、蓄熱作用と保護作用をもたせるようにしたものである。ヒューズエレメント4は、幅狭の溶断部4aの両側に幅広の電極部4bを設けて、電極部4bの一部に端面電極7を積層するようにしたので、いわゆる表電極は設けられていない。
In this prototype, the volume of the
試作したチップ型回路保護素子について、熱衝撃試験を行った。試験方法は、−55℃の恒温槽と+125℃の恒温槽を用意し、試作したチップ型回路保護素子を回路基板に搭載してハンダ付けをして固定した状態で、−55℃の恒温槽に入れて、30分経過したところで取り出して、直ちに、+125℃も恒温槽に30分入れ、これを1サイクルとして、50サイクル繰り返し、10サイクルごとに抵抗値を測定し、抵抗値の変化率R%を計算した結果を図4に示す。試験したチップ型回路保護素子の数は20個である。縦に示した変化範囲が最大値と最小値を示したチップ型回路保護素子の変化率の範囲であり、最小値を示したチップ型回路保護素子は、変化率が0%である。○印は平均値である。10サイクルの熱衝撃試験で抵抗値が変化をし始めたものもあり、50サイクルの熱衝撃試験によって、10%もの変化率を示したものもあった。変化率の大きかったチップ型回路保護素子をハンダを溶かして回路基板からはずしたものの断面の電子顕微鏡写真を図5,図6に示す。図6は図5の左上の端部の拡大顕微鏡写真である。図5の写真では、両外側に白色のハンダ層が残存し、その内側に親ハンダ層と端面電極がみられ、その内側の長方形部分が基板と下地ガラス層がみられる。基板と下地ガラス層との厚さの比率は、ほぼ2:1であり、この下地ガラス層の表面にヒューズ抵抗層(下地ガラス層の両端近傍でよく分かるが、薄い厚さの白色で見える。)があり、その上にガラス層、さらに、その上に黒色に近い灰色で、保護樹脂層がみえる。しかし、最上面に形成された保護樹脂層が背景の黒色に近い灰色であるから、印刷した場合は、色がつぶれて保護樹脂層の認識が困難であるが、特許願に添付した図面データのディスプレイ表示では、保護樹脂層は明確に認識できる。保護樹脂層の左端部の下あたりから斜め左方向に向けて下地ガラス層にクラックが発生していることが分かる。このクラックは、図5よりも倍率を高くした図6の電子顕微鏡写真でよく分かる。 A thermal shock test was performed on the prototype chip-type circuit protection element. The test method is to prepare a thermostatic bath of -55 ° C and a thermostatic bath of + 125 ° C. The prototype chip-type circuit protection element is mounted on a circuit board and fixed by soldering. The sample is taken out after 30 minutes, and immediately + 125 ° C. is also put in a thermostatic bath for 30 minutes. This is set as one cycle, and the resistance value is measured every 10 cycles, and the change rate R of the resistance value is measured. The result of calculating% is shown in FIG. The number of chip-type circuit protection elements tested was 20. The change range shown vertically is the range of the change rate of the chip-type circuit protection element in which the maximum value and the minimum value are shown, and the change rate of the chip-type circuit protection element in which the minimum value is shown is 0%. The circles are average values. In some cases, the resistance value began to change in the 10-cycle thermal shock test, and in other cases, the change rate was as high as 10% in the 50-cycle thermal shock test. 5 and 6 show cross-sectional electron micrographs of the chip-type circuit protection element having a large change rate, which was removed from the circuit board by melting the solder. FIG. 6 is an enlarged micrograph of the upper left end of FIG. In the photograph of FIG. 5, the white solder layer remains on both outer sides, the parent solder layer and the end face electrode are seen on the inside, and the substrate and the underlying glass layer are seen on the inner rectangular portion. The ratio of the thickness of the substrate and the underlying glass layer is approximately 2: 1, and the surface of the underlying glass layer is a fuse resistance layer (which can be clearly seen in the vicinity of both ends of the underlying glass layer, but appears thin white. ), And a protective resin layer can be seen on the glass layer on the glass layer, and on the glass layer with a gray color close to black. However, since the protective resin layer formed on the uppermost surface is a gray color close to the black background, it is difficult to recognize the protective resin layer when printing, but the drawing data attached to the patent application In the display, the protective resin layer can be clearly recognized. It turns out that the crack has generate | occur | produced in the base glass layer toward the diagonal left direction from the lower end part of the left end part of the protective resin layer. This crack can be clearly seen in the electron micrograph of FIG. 6 in which the magnification is higher than that in FIG.
クラックの対策について、検討したところ、下地ガラス層において、保護樹脂層によって覆われた領域と端面電極および親ハンダ層によって覆われた領域とでは、温度が下降する際、または、温度が上昇する際の温度条件が異なり、収縮、または、膨張が異なる結果、領域の境界部分で歪みが生じて、クラックが発生するものと推測をした。この推測に基づいて、2つの領域の境界部分を含めてその近傍の領域において、下地ガラス層とヒューズエレメントとの間に熱伝導性がガラスよりも良好な金属層を設けたものを試作したところ、上述した試験と同じ条件での熱衝撃試験によっては、抵抗値が変化したものはほとんどなく、このデータは図4に表示をしていないが、最大値,最小値,平均値とも、大部分が0%であり、1%の変化率を示すものは皆無であった。図7の断面の顕微鏡写真や、図8の保護樹脂層によって覆われた領域と端面電極および親ハンダ層によって覆われた領域の境界部分の顕微鏡写真をみても、クラックが発生していないことが分かる。金属層の単位面積当たりの熱容量はヒューズエレメントの単位面積当たりの熱容量よりも大きく、金属層は、厚膜材料で形成するのが好ましいことも分かった。 When countermeasures for cracks were examined, in the base glass layer, when the temperature decreased or increased in the region covered with the protective resin layer and the region covered with the end face electrode and the parent solder layer. As a result of different temperature conditions and different shrinkage or expansion, it was estimated that distortion occurred at the boundary portion of the region and cracks occurred. Based on this assumption, a prototype of a metal layer with better thermal conductivity than glass was provided between the underlying glass layer and the fuse element in the neighboring region including the boundary between the two regions. According to the thermal shock test under the same conditions as described above, the resistance value hardly changed, and this data is not shown in FIG. 4, but most of the maximum value, minimum value, and average value are Was 0%, and none showed a change rate of 1%. Even if the micrograph of the cross section of FIG. 7 and the micrograph of the boundary portion between the region covered with the protective resin layer and the region covered with the end face electrode and the parent solder layer in FIG. I understand. It has also been found that the heat capacity per unit area of the metal layer is greater than the heat capacity per unit area of the fuse element, and the metal layer is preferably formed of a thick film material.
上述した考察に基づいて開発された本発明のチップ型回路保護素子について図1により説明する。図1において、(A)は断面図、(B)はガラス層を説明するための平面図、(C)は保護樹脂層を説明するための平面図である。図中、1は絶縁性基板、2は下地ガラス層、3は裏面電極、4はヒューズエレメント、4aは溶断部、4bは電極部、5はガラス層、6は保護樹脂層、7は端面電極、8は親ハンダ層、9は金属層である。なお、図1(A)の断面図は、図1(B)でみればA−A線における断面図であり、図1(B)においては、ガラス層5が形成される範囲を破線のハッチングで示し、図1(C)においては、保護樹脂層6が形成される範囲を破線のハッチングで示している。図1(B),(C)において、金属層9はヒューズエレメント4の下にあるので、破線で図示した。
The chip-type circuit protection element of the present invention developed based on the above consideration will be described with reference to FIG. 1A is a sectional view, FIG. 1B is a plan view for explaining a glass layer, and FIG. 1C is a plan view for explaining a protective resin layer. In the figure, 1 is an insulating substrate, 2 is a base glass layer, 3 is a back electrode, 4 is a fuse element, 4a is a fusing part, 4b is an electrode part, 5 is a glass layer, 6 is a protective resin layer, and 7 is an end face electrode. , 8 is a parent solder layer, and 9 is a metal layer. 1A is a cross-sectional view taken along line AA in FIG. 1B, and in FIG. 1B, the range in which the
絶縁性基板1は、セラミックス等の耐熱性の材料が用いられ、その一方の面の表面に下地ガラス層2が設けられている。絶縁性基板1の他方の面の両端部に1対の裏面電極3が設けられているが、裏面電極3は必ずしも設けなければならないものではない。下地ガラス層2の表面の端部側に1対の金属層9が設けられている。金属層9は、絶縁性基板1の端面から間隔をおいて、また、側面(端面と直交する端面)からも間隔をおいて設けられている。ヒューズエレメント4は、金属層9を覆うように設けられた1対の幅広部と、この幅広部をつなぐように設けられた幅狭部とから構成されている。幅広部は電極部4bとして、幅狭部は溶断部4aとして機能する。溶断部4aを覆うようにガラス層5が設けられている。さらに、ガラス層5を覆うようにして、ヒューズエレメント4の電極部4bが端面電極7と接続される領域を除いて、絶縁性基板1の全幅にわたって、保護樹脂層6が設けられている。保護樹脂層6は。絶縁性基板1の全幅にわたる必要はなく、電極部4bの幅よりも広い幅であれば、ヒューズエレメント4を保護できる。また、保護樹脂層6が設けられていない電極部4bから絶縁性基板1の端面を通り、裏面電極3にわたって、端面電極7が設けられ、その上に親ハンダ層8が設けられている。
The insulating
金属層9は、下地ガラスの熱伝導率よりも高い熱伝導率の材料を配設する目的をもって用いられたものであり、例えば、Ag−Pd系の材料などを用いることができ、下地ガラス層5に発生するクラックを防止するために設けられたものである。その配置領域は、少なくとも、保護樹脂層6と端面電極7との境界の下方からその両側にわたる領域であるが、金属層9の外側(絶縁性基板1の端部側)の端は、絶縁性基板1の端面まで達するものではなく、端面との間に適当な間隔を有しており、金属層9の内側(前記端部側の反対側)の端は、溶断部4aと電極部4bとの境界まで達するものではなく、電極部4bの下面内に収まっている。金属層9が電極部4bの下面に設けられていることによって、電極部4bの電気抵抗を低下させることができるという効果もある。
The
ガラス層9は、溶断部4aの保護の機能を期待するものではなく、溶断部4aが過電流で溶断する際に、溶断部4aからの発熱放射を低減しつつ溶解すれば足りるものであるから、気泡やピンホール等が存在しても許容できるものであって、少なくとも溶断部4aを覆えば足りるものである。したがって、ガラス層5の幅(溶断部4aの幅方向と同じ方向の幅)は、電極部4bの幅よりも狭い。ガラス層5の幅を最小とする場合には、ガラス層5が溶断部4aの幅方向の端からはみ出して、溶断部4aの幅方向の端まで覆えば足りる程度の幅とする。ガラス層5の幅方向と直交する方向(溶断部4aに流れる電流の方向)を長手方向と呼ぶことにすれば、ガラス層5の長手方向の端は、電極部4b内にあってもよく、この場合は、ガラス層5は、溶断部4aを含むヒューズエレメント4の一部を覆うこととなる。ガラス層5が溶断部4aの幅方向の端からはみ出して、ガラス層5における長手方向の端を、溶断部4aの端よりも電極部4bのやや内側とする場合は、ガラス層5は、電極部4bと溶断部4aとの接続領域のみを覆うこととなる。ガラス層5が溶断部4aの幅方向の端からはみ出して、ガラス層5における長手方向の端を、溶断部4aと電極部4bとの境界線の位置とする場合は、ガラス層5は、溶断部4aのみを覆うこととなる。ガラス層5の熱容量を最も小さくする場合には、ガラス層5は、溶断部4aのみを覆うようにする。ガラス層5の平面形状は、溶断部4aの形状に依存させるようにしてもよいが、図1の実施例のように、溶断部4aの幅が一定である場合は、ガラス層5の平面形状を矩形形状とするのがよい。
The
保護樹脂層6は、ガラス層5を覆って、端面電極7とガラス層5に覆われていない抵抗層を保護するための保護層としての機能をもたらすとともに、断熱作用を利用して、溶断時の蓄熱性を向上させるものである。しかし、上述したように、保護樹脂層6を用いたことによるクラックの発生の回避のために金属層9を配設したことから、保護樹脂層6の両端の長手方向の位置は、金属層9の上にあるように、保護樹脂層6と金属層9の配置が決定される。この実施例では、保護樹脂層6の両端の長手方向の位置の真下が、金属層9の長手方向のほぼ中央にあるようにしている。
The
本発明のチップ型回路保護素子の製造方法の一実施例について図2で説明する。図中、図1と同様の部分には同じ符号を付して説明を省略する。10は金属膜である。なお、図2(A)〜(G)において、それぞれの工程において、新たに追加される部分をハッチングを付して分かりやすくするとともに、各工程において、それより前の工程で図示した参照数字については図示を省略した。図2に図示する絶縁性基板は、多数個取りの基板が用いられるが、図2では、1個の素子みを図示している。また、各図において、平面図の下に中心線を通る断面図を図示した。
An embodiment of a method for manufacturing a chip-type circuit protection element of the present invention will be described with reference to FIG. In the figure, the same parts as those in FIG.
図2(A)は、絶縁性基板を説明するためのものである。多数個取りの基板としては、各素子の1個ずつに分割するための分割溝(スリット)が縦横に形成された基板を用意するか、あるいは、受け入れた無地の基板に対して、レーザースクライブによって分割溝を形成する。この分割溝が形成された絶縁性基板1の一方の表面に下地ガラス層2を形成する。下地ガラス層2は、ガラスペーストを塗布して、焼成することによって形成される。一例では、下地ガラス層2の焼成温度は950℃である。
FIG. 2A illustrates an insulating substrate. As a multi-chip substrate, prepare a substrate in which dividing grooves (slits) for dividing each element one by one are prepared vertically, or by laser scribing on a received plain substrate A dividing groove is formed. A
図2(B)は、金属層9、および、裏面電極3の形成工程である。いずれも、Ag−Pd系の材料、例えば、銀パラジウムペーストのスクリーン印刷による厚膜材料で形成される。材料は、Ag−Pd系の材料に限られるものではなく、金属層9と裏面電極3とを別材料で形成してもよい。裏面電極3は、絶縁性基板1の端面の位置まで形成されるが、金属層9は、絶縁性基板1の端面よりも内側に形成される。したがって、後述する端面電極7に直接接続されるものではない。金属層9を絶縁性基板1の端面よりも内側に形成したことによって、後述するダイシングが容易となる。絶縁性基板1の端面と直交する端面、すなわち、絶縁性基板1の側面に対しても、金属層9はその内側に形成されるが、裏面電極3も、側面に対して内側に形成されるが、端面まで形成されるようにして、隣接する素子の裏面電極とがつながるように形成してもよい。もちろん、上述したように、裏面電極を省略してもよい。
FIG. 2B is a process of forming the
図2(C),(D)は、ヒューズエレメント4の形成工程である。図2(C)は、ヒューズエレメント4となる金属膜10の形成工程である。まず、図2(C)に示すように、下地ガラス層2の上に金属層9が形成された表面の全面に金属膜10が形成される。この例では、Cr、次に、Cuのスパッタリングによって金属膜10が形成される。ついで、フォトリソ工程で、ヒューズエレメントを形成する部分以外の領域の金属膜を除去してヒューズエレメント4が形成される。ヒューズエレメント4は、両端側に金属層9を覆うように幅広の電極部4bが、そして、電極部間をつなぐように幅狭の溶断部4aが形成されたパターンである。なお、ヒューズエレメント4はこの例のように、薄膜で形成されることに限られるものではなく、厚膜で形成されてもよい。
2C and 2D show the process of forming the
図2(E)は、ガラス層5の形成工程である。ガラス層5は、溶断部4aを覆うように、ガラスペーストのスクリーン印刷と焼成によって形成されるが、ガラス層5のガラスの軟化点は、下地ガラス層のガラスの軟化点より低く、溶断部が過電流で溶断する際に、ガラス層5のガラスが溶解するような軟化点とするのがよい。一例では、ガラス層5の焼成温度は640℃である。
FIG. 2E shows a process for forming the
図2(F)は、保護樹脂層6の形成工程である。この例では、エポキシ樹脂層をスクリーン印刷によって形成した。保護樹脂層6によって、ガラス層5は覆われる。保護樹脂層6を形成した後、必要により、その表面に製品記号等の表示印刷が行われる。保護樹脂層6の端部の下方に位置して金属層9が配設されていることになり、金属層9は、保護樹脂層6の端部の真下から絶縁性基板1の長手方向でみた両側に延びるように配設されていることになる。
FIG. 2F shows a process for forming the
この工程までは、絶縁性基板1上には、多数個の素子が縦横に配列されている。図2(F)の工程後に、1次分割が行われる。1次分割では、端面が露出するように分割され、隣り合う素子間が側面でつながった短冊状の中間製品が得られる。この分割は、実施例では、ダイシングソーによって、表面側から下地ガラス層まで達する切り込みを入れて、分割溝に沿ってクラッキングによる分割を行う。
Until this step, a large number of elements are arranged vertically and horizontally on the insulating
図2(G)では、短冊状の中間製品に対して、端面電極7を形成する工程である。端面電極7は、この実施例では、NiCrのスパッタリングによって形成されるが、NiCrに限られるものではなく、適宜の電極材料を用いることができる。その形成方法も、浸積法や、塗布法など、適宜の方法を採用できる。
In FIG. 2G, the
図2(H)は、親ハンダ層8の形成工程である。端面電極7の上に、Ni,Cu,Ni,Snの4層をこの記載順にメッキすることによって親ハンダ層8が形成される。親ハンダ層の材料についても、この実施例に限られるものではなく、適宜の材料を選択できる。
FIG. 2H shows a process of forming the
この工程の後に、各素子の側面に沿う分割溝を利用してクラッキングによって1個ずつの素子に分割され、チップ型回路保護素子が製造される。 After this step, the chip-type circuit protection element is manufactured by dividing into one element by cracking using the dividing groove along the side surface of each element.
1…絶縁性基板、2…下地ガラス層、3…裏面電極、4…ヒューズエレメント、4a…溶断部、4b…電極部、5…ガラス層、6…保護樹脂層、7…端面電極、8…親ハンダ層、9…金属層、10…金属膜。
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226678A JP4693001B2 (en) | 2006-08-23 | 2006-08-23 | Chip-type circuit protection element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226678A JP4693001B2 (en) | 2006-08-23 | 2006-08-23 | Chip-type circuit protection element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008052989A JP2008052989A (en) | 2008-03-06 |
JP4693001B2 true JP4693001B2 (en) | 2011-06-01 |
Family
ID=39236852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006226678A Active JP4693001B2 (en) | 2006-08-23 | 2006-08-23 | Chip-type circuit protection element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693001B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5260592B2 (en) * | 2010-04-08 | 2013-08-14 | デクセリアルズ株式会社 | Protective element, battery control device, and battery pack |
JP6294165B2 (en) | 2014-06-19 | 2018-03-14 | Koa株式会社 | Chip type fuse |
CN107393784A (en) * | 2017-09-07 | 2017-11-24 | 上海长园维安电子线路保护有限公司 | It is a kind of can be resistant to high pressure from control type protector and preparation method thereof |
JP7368144B2 (en) * | 2019-08-27 | 2023-10-24 | Koa株式会社 | Chip type current fuse |
CN110828243B (en) * | 2019-11-06 | 2021-04-30 | 南京隆特电子有限公司 | Thin film type fuse and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037632A (en) * | 1983-08-09 | 1985-02-27 | 矢崎総業株式会社 | Thick film fuse and method of producing same |
JPH0465046A (en) * | 1990-07-02 | 1992-03-02 | Tateyama Kagaku Kogyo Kk | Chip-type fuse resistor |
JPH0831300A (en) * | 1994-07-21 | 1996-02-02 | Kamaya Denki Kk | Chip type fuse resistor |
JPH1050198A (en) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | Chip fuse element |
JP2001076609A (en) * | 1999-09-06 | 2001-03-23 | Koa Corp | Circuit protective element and its manufacture |
-
2006
- 2006-08-23 JP JP2006226678A patent/JP4693001B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037632A (en) * | 1983-08-09 | 1985-02-27 | 矢崎総業株式会社 | Thick film fuse and method of producing same |
JPH0465046A (en) * | 1990-07-02 | 1992-03-02 | Tateyama Kagaku Kogyo Kk | Chip-type fuse resistor |
JPH0831300A (en) * | 1994-07-21 | 1996-02-02 | Kamaya Denki Kk | Chip type fuse resistor |
JPH1050198A (en) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | Chip fuse element |
JP2001076609A (en) * | 1999-09-06 | 2001-03-23 | Koa Corp | Circuit protective element and its manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP2008052989A (en) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4358664B2 (en) | Chip resistor and manufacturing method thereof | |
JP4632358B2 (en) | Chip type fuse | |
JP5970695B2 (en) | Current detection resistor and its mounting structure | |
JP4693001B2 (en) | Chip-type circuit protection element | |
JP7336636B2 (en) | chip resistor | |
JP2013074044A (en) | Chip resistor | |
JP2008235523A (en) | Electronic component including resistive element | |
WO2014109224A1 (en) | Chip resistor | |
US20210257174A1 (en) | Chip-type fuse with a metal wire type fusible element and manufacturing method for the same | |
JP2006310277A (en) | Chip type fuse | |
JP2006286224A (en) | Chip-type fuse | |
JP2008053255A (en) | Chip resistor | |
JP2007227718A (en) | Electronic component having resistive element and manufacturing method thereof | |
JP5696331B2 (en) | Chip resistor and manufacturing method thereof | |
JP2002140975A (en) | Fuse element and its manufacturing method | |
KR101075664B1 (en) | Chip resister and method of manufacturing the same | |
JP2013197002A (en) | Circuit protection element | |
JP2004319195A (en) | Chip type fuse | |
JP6754941B2 (en) | Circuit protection element and its manufacturing method | |
JP2006164639A (en) | Chip type fuse and its manufacturing method | |
JP2014096272A (en) | Circuit protection element | |
JP6201147B2 (en) | Circuit protection element | |
US20080303149A1 (en) | Electronic Component | |
JP4569152B2 (en) | Method for manufacturing circuit protection element | |
JP2008103462A (en) | Chip type network resistor, surface mounting component, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4693001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |