JP4689188B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4689188B2
JP4689188B2 JP2004126945A JP2004126945A JP4689188B2 JP 4689188 B2 JP4689188 B2 JP 4689188B2 JP 2004126945 A JP2004126945 A JP 2004126945A JP 2004126945 A JP2004126945 A JP 2004126945A JP 4689188 B2 JP4689188 B2 JP 4689188B2
Authority
JP
Japan
Prior art keywords
wiring
emitting element
light emitting
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004126945A
Other languages
Japanese (ja)
Other versions
JP2004341513A5 (en
JP2004341513A (en
Inventor
真之 坂倉
里築子 長尾
光明 納
彩 安西
優 山崎
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004126945A priority Critical patent/JP4689188B2/en
Publication of JP2004341513A publication Critical patent/JP2004341513A/en
Publication of JP2004341513A5 publication Critical patent/JP2004341513A5/ja
Application granted granted Critical
Publication of JP4689188B2 publication Critical patent/JP4689188B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アクティブマトリクス型の表示装置に関し、特に発光素子を備えたアクティブマトリクス型の表示装置の配線構造に関する。   The present invention relates to an active matrix display device, and more particularly to a wiring structure of an active matrix display device including a light emitting element.

近年、テレビ市場への参入を目的として、大型のエレクトロルミネッセンス(以後、ELと略記)表示装置の開発が進んでいる。   In recent years, a large electroluminescence (hereinafter abbreviated as EL) display device has been developed for the purpose of entering the television market.

ここで、表示装置の大型化に伴い配線長が増大すると、電圧降下が生じるという問題がある。電圧降下が生じると、EL素子に掛かる電圧が場所ごとに変わるため、表示ムラを引き起こしてしまうという問題がある。   Here, when the wiring length increases with the increase in the size of the display device, there is a problem that a voltage drop occurs. When a voltage drop occurs, the voltage applied to the EL element changes from place to place, causing a problem of display unevenness.

上記の問題を解決するために、配線の膜厚を厚くした場合、成膜やエッチング等の工程に多大な負担がかかる。また、配線の線幅を長くした場合も、基板上において配線が占める面積比率が大きくなり、高精細な表示装置を作製することが困難となる。   In order to solve the above problem, when the thickness of the wiring is increased, a great burden is imposed on processes such as film formation and etching. In addition, when the line width of the wiring is increased, the area ratio of the wiring on the substrate is increased, and it is difficult to manufacture a high-definition display device.

また、表示装置が大型化すると、特にアクティブマトリクス型の表示装置に置いては、EL素子に電気的信号を伝達するための薄膜トランジスタ(以後、TFTという)の基板面内での特性ばらつきが大きくなり、表示ムラを生じる要因となる。   In addition, when the display device is increased in size, particularly in an active matrix display device, the characteristic variation in the substrate surface of a thin film transistor (hereinafter referred to as TFT) for transmitting an electrical signal to an EL element increases. , Which causes display unevenness.

TFTの特性ばらつきに起因した表示ムラを低減するための試みは、主にEL素子を駆動するための回路構成を工夫することにより行われている(例えば、特許文献1)。しかしながら、TFTの特性ばらつきを補償するための回路を設けることにより、基板面内における当該回路の占有率が高くなり、画素部の開口率が低くなるといった問題が生じる。   Attempts to reduce display unevenness due to variations in TFT characteristics have been made mainly by devising a circuit configuration for driving EL elements (for example, Patent Document 1). However, by providing a circuit for compensating for the characteristic variation of the TFT, there arises a problem that the occupancy ratio of the circuit in the substrate surface increases and the aperture ratio of the pixel portion decreases.

以上のように、表示装置の高精細化と、配線における電圧降下又はTFTの特性ばらつきに起因した表示ムラの抑制を両立することは難しい。   As described above, it is difficult to achieve both high definition of the display device and suppression of display unevenness due to voltage drop in wiring or variation in TFT characteristics.

特開2003−5710号公報JP 2003-5710 A

以上の問題を鑑み、本発明では、配線における電圧降下に起因した表示ムラを抑制でき、また高精細な表示装置を提供することを課題とする。また、TFTの特性ばらつきに起因した表示ムラを抑制し、また高精細な表示を可能とする表示装置を提供することを課題とする。   In view of the above problems, an object of the present invention is to provide a high-definition display device that can suppress display unevenness due to a voltage drop in a wiring. It is another object of the present invention to provide a display device that suppresses display unevenness due to variations in TFT characteristics and enables high-definition display.

本発明の表示装置は、映像信号を伝達するための第1の配線と、発光素子に電流を供給するための第2の配線とを有し、前記第1の配線と前記第2の配線とは互いに平行に延びており、絶縁膜を挟んで、少なくとも一部が重なるように形成されていることを特徴としている。なお、発光素子は、一対の電極間に発光層が挟まれた構成と成っている。   The display device of the present invention includes a first wiring for transmitting a video signal and a second wiring for supplying a current to the light emitting element, and the first wiring and the second wiring Are parallel to each other, and are characterized by being formed so that at least a part thereof overlaps with an insulating film interposed therebetween. Note that the light-emitting element has a structure in which a light-emitting layer is sandwiched between a pair of electrodes.

第1の配線が第2の配線よりも上層となるように重なってもよいし、若しくは第1の配線が第2の配線よりも下層となるように重なってもよい。   The first wiring may overlap so as to be an upper layer than the second wiring, or the first wiring may overlap so as to be a lower layer than the second wiring.

第1の配線と第2の配線とは必ずしも全ての領域が重なっている必要はなく、一部のみが重なっていてもよい。   The first wiring and the second wiring do not necessarily have to overlap all the regions, and only a part thereof may overlap.

なお、発光素子の電極は、第1の配線又は第2の配線のうち、上層に形成された方の配線と、同じ層で形成してもよい。このような構成とすることにより、画素電極(一対になっている発光素子の電極のうち、発光素子に信号を伝達するための回路と接続している側の電極)形成の際、新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール開孔などの工程が簡略化される。   Note that the electrode of the light-emitting element may be formed in the same layer as the upper wiring of the first wiring or the second wiring. By adopting such a configuration, when forming the pixel electrode (the electrode on the side connected to the circuit for transmitting a signal to the light emitting element among the electrodes of the pair of light emitting elements), a new insulation is formed. There is no need to provide a film, and processes such as a film formation process and contact hole opening are simplified.

上記のような構成とすることにより、第2の配線の線幅を長くして電圧降下を抑制する場合において、第1の配線により占有される面の上方部又は下方部を有効に活用しながら線幅を長くすることができる。従って、第2の配線の線幅の増加に起因した開口率の低下を、極力低く抑えることができる。また、第1の配線と第2の配線が異なる層で形成されていることにより、第1の配線と第2の配線との間で生じる短絡を低減することもできる。   With the above configuration, when the line width of the second wiring is increased to suppress the voltage drop, the upper part or the lower part of the surface occupied by the first wiring is effectively utilized. The line width can be increased. Therefore, a decrease in the aperture ratio due to the increase in the line width of the second wiring can be suppressed as low as possible. In addition, since the first wiring and the second wiring are formed using different layers, a short circuit generated between the first wiring and the second wiring can be reduced.

また本発明の表示装置は、映像信号を伝達するための第1の配線と、発光素子に電流を供給するための第2の配線と、前記第1の配線及び前記第2の配線と平行に延びた第3の配線とを有し、前記第1の配線と前記第2の配線とは、同じ層で形成されており、前記第3の配線は、前記第1の配線及び前記第2の配線よりも上層又は下層に、絶縁膜を挟んで、前記第1の配線又は前記第2の配線と、少なくとも一部が重なるように形成されており、前記第2の配線と第3の配線とは接続していることを特徴としている。   The display device of the present invention includes a first wiring for transmitting a video signal, a second wiring for supplying a current to the light emitting element, and the first wiring and the second wiring in parallel. The first wiring and the second wiring are formed in the same layer, and the third wiring includes the first wiring and the second wiring. The first wiring or the second wiring is formed so as to at least partially overlap the upper layer or the lower layer of the wiring with an insulating film interposed therebetween, and the second wiring and the third wiring Is characterized by being connected.

第1及び第2の配線が、第3の配線よりも上層となるように重なってもよいし、若しくは第1および第2の配線が、第3の配線よりも下層となるように重なってもよい。   The first and second wirings may overlap so as to be an upper layer than the third wiring, or the first and second wirings may overlap so as to be a lower layer than the third wiring. Good.

なお、発光素子の電極は、第1の配線又は第3の配線のうち、上層に形成された方の配線と、同じ層で形成してもよい。このような構成とすることにより、画素電極形成の際、新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール開孔などの工程が簡略化される。   Note that the electrode of the light-emitting element may be formed in the same layer as the upper wiring of the first wiring or the third wiring. With such a configuration, it is not necessary to provide a new insulating film when forming the pixel electrode, and processes such as a film forming process and contact hole opening are simplified.

上記のように、第1の又は第2の配線と、少なくとも一部が重なる第3の配線を設けることにより、第1の又は第2の配線により占有される面の上方部又は下方部を有効に活用しながら第2の配線の電圧降下を抑制することができる。   As described above, by providing the third wiring at least partially overlapping with the first or second wiring, the upper part or the lower part of the surface occupied by the first or second wiring is effectively used. It is possible to suppress the voltage drop of the second wiring while being utilized.

本発明の表示装置は、映像信号を伝達するための第1の配線と、発光素子に電流を供給するための第2の配線と、前記第1の配線及び前記第2の配線と平行に延びた第3の配線とを有し、前記第1の配線と前記第2の配線とは、絶縁膜を挟んで、少なくとも一部が重なるように形成されており、前記第3の配線は、絶縁膜を挟んで、前記第1又は第2の配線のいずれかひとつと、少なくとも一部が重なるように形成されており、前記第2の配線と前記第3の配線とは接続していることを特徴としている。   The display device of the present invention extends in parallel with a first wiring for transmitting a video signal, a second wiring for supplying a current to the light emitting element, and the first wiring and the second wiring. A third wiring, and the first wiring and the second wiring are formed so as to overlap at least partially with an insulating film interposed therebetween, and the third wiring is insulated It is formed so that at least a part of one of the first and second wirings overlaps with the film interposed therebetween, and the second wiring and the third wiring are connected. It is a feature.

第1の配線が第2の配線よりも上層となるように重なってもよいし、若しくは第1の配線が第2の配線よりも下層となるように重なってもよい。   The first wiring may overlap so as to be an upper layer than the second wiring, or the first wiring may overlap so as to be a lower layer than the second wiring.

また第1の配線と第2の配線とは必ずしも全ての領域が重なっている必要はなく、一部のみが重なっていてもよい。   In addition, the first wiring and the second wiring do not necessarily have to overlap all the regions, and only a part thereof may overlap.

第3の配線は、第1の配線よりも上層となるように重なってもよいし、若しくは第1の配線よりも下層となるように重なってもよい。また、第2の配線よりも上層となるように重なってもよいし、若しくは第2の配線よりも下層となるように重なってもよい。   The third wiring may overlap so as to be an upper layer than the first wiring, or may overlap so as to be a lower layer than the first wiring. Further, they may overlap so as to be an upper layer than the second wiring, or may overlap so as to be a lower layer than the second wiring.

なお、発光素子の電極は、第1の配線又は第2の配線又は第3の配線のうち最上層に形成された配線と、同じ層で形成してもよい。このような構成とすることにより、画素電極形成の際、新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール開孔などの工程が簡略化される。   Note that the electrode of the light-emitting element may be formed in the same layer as the wiring formed in the uppermost layer of the first wiring, the second wiring, or the third wiring. With such a configuration, it is not necessary to provide a new insulating film when forming the pixel electrode, and processes such as a film forming process and contact hole opening are simplified.

上記のような構成とすることにより、第2の配線において生じる電圧降下をより低減することができる。   With the above configuration, a voltage drop generated in the second wiring can be further reduced.

以上のように、本発明を適用することにより、発光素子へ電流を供給するための配線の電圧降下に起因した表示ムラを抑制し、高画質・高精細な表示装置を作製できる。   As described above, by applying the present invention, display unevenness due to a voltage drop in a wiring for supplying current to a light-emitting element can be suppressed, and a display device with high image quality and high definition can be manufactured.

本発明の別の構成は、発光素子と、前記発光素子に流れる電流値を決定するための第1のトランジスタと、映像信号によって前記発光素子の発光・非発光を決定する第2のトランジスタと、前記映像信号の入力を制御する第3のトランジスタと、前記映像信号に関わらず、前記発光素子を非発光状態にする第4のトランジスタと、前記第3のトランジスタに接続し、前記映像信号を伝達するための第1の配線と、前記第2のトランジスタに接続し、前記第1及び第2のトランジスタを介して前記発光素子に電流を供給するための第2の配線と、前記第1のトランジスタのゲート電極に接続する第3の配線とを有し、前記第1の配線と前記第2の配線と前記第3の配線とは、互いに平行に延びており、また前記第1の配線と前記第3の配線とは、同じ層で形成されており、さらに、第1の配線及び第3の配線と、第2の配線とは、絶縁膜を挟んで、少なくとも一部が重なるように形成されていることを特徴としている表示装置である。   Another configuration of the present invention includes a light emitting element, a first transistor for determining a current value flowing through the light emitting element, a second transistor for determining light emission / non-light emission of the light emitting element according to a video signal, A third transistor that controls input of the video signal, a fourth transistor that turns off the light emitting element regardless of the video signal, and a third transistor that is connected to the third transistor to transmit the video signal A first wiring for connecting to the second transistor, a second wiring for supplying a current to the light emitting element through the first and second transistors, and the first transistor A third wiring connected to the gate electrode of the first wiring, the first wiring, the second wiring, and the third wiring extending in parallel with each other, and the first wiring and the third wiring What is the third wiring? Further, the first wiring, the third wiring, and the second wiring are formed so as to overlap at least partially with an insulating film interposed therebetween. It is a display device.

以上の構成とすることにより、TFTの特性ばらつきに起因した表示ムラを抑制し、さらに発光素子に電流を供給するための配線の電圧降下に起因した表示ムラを抑制することができる。   With the above structure, display unevenness due to TFT characteristic variation can be suppressed, and display unevenness due to voltage drop of a wiring for supplying current to the light emitting element can be suppressed.

本発明により、配線における電圧降下に起因した表示ムラを低減した、高画質・高精細な表示装置を得ることができる。また、配線における電圧降下に起因した表示ムラと、トランジスタの特性ばらつきに起因した表示ムラの両方を低減した、高画質・高精細な表示装置を得ることができる。   According to the present invention, it is possible to obtain a high-quality and high-definition display device in which display unevenness due to a voltage drop in a wiring is reduced. In addition, it is possible to obtain a high-quality and high-definition display device in which both display unevenness due to voltage drop in the wiring and display unevenness due to transistor characteristic variation are reduced.

以下、本発明の一態様について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本発明の一態様について図1を用いて説明する。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(Embodiment 1)
One embodiment of the present invention will be described with reference to FIG.

図1は、本発明を適用した表示装置の画素部の上面図である。また図9は図1のA−A’における断面図である。   FIG. 1 is a top view of a pixel portion of a display device to which the present invention is applied. FIG. 9 is a cross-sectional view taken along line A-A ′ of FIG. 1.

図1において、映像信号を伝達するための配線としてソース信号線101(101a、101b)、発光素子に電流を供給するための配線として電流供給線104(104a、104b)が設けられている。ソース信号線101と電流供給線104とは、絶縁膜を挟んで異なる層に、重なって形成されている。また互いに平行に延びている。なお、本実施の形態においては、ソース信号線101の全体と電流供給線104とが重なっているが、ソース信号線101の一部と電流供給線104の一部とが重なるような構造であってもよい。いずれにしろ、ソース信号線の上方部を活用して、電流供給線104の線幅を長くすることができる。また、本実施の形態においては、ソース信号線101よりも上層に電流供給線104が設けられているが、これに限らず、ソース信号線よりも下層に電流供給線が設けられた構造としてもよい。   In FIG. 1, source signal lines 101 (101a and 101b) are provided as wirings for transmitting video signals, and current supply lines 104 (104a and 104b) are provided as wirings for supplying current to the light emitting elements. The source signal line 101 and the current supply line 104 are formed on different layers with an insulating film interposed therebetween. They extend parallel to each other. Note that in this embodiment mode, the entire source signal line 101 and the current supply line 104 overlap, but a part of the source signal line 101 and a part of the current supply line 104 overlap. May be. In any case, the line width of the current supply line 104 can be increased by utilizing the upper part of the source signal line. In this embodiment mode, the current supply line 104 is provided in an upper layer than the source signal line 101. However, the present invention is not limited to this, and the current supply line may be provided in a lower layer than the source signal line. Good.

また、画素部には、ソース信号線101及び電流供給線104以外に、映像信号によって前記発光素子の発光・非発光を決定する駆動用TFT110と、前記映像信号の入力を制御するスイッチング用TFT111と、前記映像信号に関わらず、前記発光素子を非発光状態にする消去用TFT112とが設けられている。   In addition to the source signal line 101 and the current supply line 104, the pixel portion includes a driving TFT 110 that determines light emission / non-light emission of the light emitting element based on a video signal, and a switching TFT 111 that controls input of the video signal. An erasing TFT 112 is provided to bring the light emitting element into a non-light emitting state regardless of the video signal.

本実施の形態では、電流供給線104は、ソース信号線101と同じ層に設けられた導電膜120(120a、120b)を介して、駆動用TFT110に接続している。また第1のゲート信号線102の一部がスイッチング用TFT111のゲート電極として機能する。また、第2のゲート信号線103(103a、103b)の一部が消去用TFT112のゲート電極として機能する。さらに、駆動用TFT110はソース信号線101と同じ層に設けられた導電膜121(121a、121b)を介して、発光素子の第1の電極130(130a、130b、130c)と接続している。図1では図示していないが、発光素子の第1の電極130が露出するように開口部が設けられた隔壁層、及び電界発光層、発光素子の第2の電極が形成されている。発光素子の第1の電極130と、電界発光層と、発光素子の第2の電極とが積層した部分は発光素子として機能する。   In this embodiment mode, the current supply line 104 is connected to the driving TFT 110 through the conductive film 120 (120a, 120b) provided in the same layer as the source signal line 101. A part of the first gate signal line 102 functions as a gate electrode of the switching TFT 111. In addition, part of the second gate signal line 103 (103a, 103b) functions as a gate electrode of the erasing TFT 112. Further, the driving TFT 110 is connected to the first electrode 130 (130a, 130b, 130c) of the light emitting element through the conductive film 121 (121a, 121b) provided in the same layer as the source signal line 101. Although not shown in FIG. 1, a partition layer provided with an opening so as to expose the first electrode 130 of the light emitting element, an electroluminescent layer, and a second electrode of the light emitting element are formed. A portion where the first electrode 130 of the light-emitting element, the electroluminescent layer, and the second electrode of the light-emitting element are stacked functions as a light-emitting element.

図9において、51は電流供給線、52はソース信号線、53は発光素子の第1の電極、54は発光素子、55は半導体層、56はゲート電極、57は隔壁層、58,59は絶縁膜、60は保護膜、61は発光素子の第2の電極である。   In FIG. 9, 51 is a current supply line, 52 is a source signal line, 53 is a first electrode of a light emitting element, 54 is a light emitting element, 55 is a semiconductor layer, 56 is a gate electrode, 57 is a partition layer, and 58 and 59 are An insulating film, 60 is a protective film, and 61 is a second electrode of the light emitting element.

本実施の形態に示した画素部の回路構成は、図2の回路図のようになっている。本実施の形態では、駆動用TFT210と、スイッチング用TFT211と、消去用TFT212とが設けられた構成となっているが、これに限らず、例えば、駆動用TFT210と、スイッチング用TFT211のみからなる回路構成としてもよいし、上記以外のTFT又は配線を設けた回路構成としてもよい。いずれにしろ、回路構成は、本実施の形態に示したものには限定されものではない。   The circuit configuration of the pixel portion described in this embodiment is as shown in the circuit diagram of FIG. In this embodiment, the driving TFT 210, the switching TFT 211, and the erasing TFT 212 are provided. However, the present invention is not limited to this, and, for example, a circuit including only the driving TFT 210 and the switching TFT 211. It is good also as a structure, and it is good also as a circuit structure which provided TFT or wiring other than the above. In any case, the circuit configuration is not limited to that shown in this embodiment.

また、本実施の形態では、薄膜トランジスタ(TFT)を用いているが、これに限らず、例えばバルクのシリコンウエハやSOI(Silicon On Insulator)を用いて形成したトランジスタであってもよい。トランジスタの構造に関しても、シングルゲート構造でもよいし、あるいは複数のゲートを備えたマルチゲート構造でもよい。またトップゲート型の構造でもよいし、ボトムゲート型のものでもよい。   In this embodiment, a thin film transistor (TFT) is used. However, the present invention is not limited to this. For example, a transistor formed using a bulk silicon wafer or SOI (Silicon On Insulator) may be used. The transistor structure may be a single gate structure or a multi-gate structure including a plurality of gates. Further, a top gate type structure or a bottom gate type structure may be used.

本発明を適用することにより、ソース信号線により占有される面の上方部又は下方部を有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することができる。従って、特に下面発光型若しくは両面発光型の表示装置に於いて、電流供給線の線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより、電圧降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製できる。また、ソース信号線と電流供給線が異なる層で形成されていることにより、ソース信号線と電流供給線との間で生じる短絡を低減することができ、高画質な表示装置を作製できる。また表示装置製造の歩留まりが向上する。   By applying the present invention, the line width of the current supply line can be increased and the voltage drop of the current supply line can be suppressed while effectively utilizing the upper part or the lower part of the surface occupied by the source signal line. . Therefore, particularly in a bottom emission type or a dual emission type display device, a decrease in aperture ratio due to an increase in the line width of the current supply line can be minimized. As a result, a display device capable of high-definition display with little display unevenness due to voltage drop can be manufactured. In addition, since the source signal line and the current supply line are formed using different layers, a short circuit between the source signal line and the current supply line can be reduced, and a display device with high image quality can be manufactured. In addition, the yield of display device manufacturing is improved.

(実施の形態2)
本発明の一態様について図3を用いて説明する。
(Embodiment 2)
One embodiment of the present invention is described with reference to FIGS.

図3は、本発明を適用した表示装置の画素部の上面図である。また図10は図3のA−A’における断面図である。   FIG. 3 is a top view of a pixel portion of a display device to which the present invention is applied. FIG. 10 is a cross-sectional view taken along line A-A ′ of FIG. 3.

図3において、映像信号を伝達するための配線としてソース信号線301(301a、301b)、発光素子に電流を供給するための配線として電流供給線304(304a、304b)が設けられている。ソース信号線301と電流供給線304とは、同じ層に形成されており、互いに平行に延びている。さらに、ソース信号線301と電流供給線304の上には、絶縁膜を挟んで、ソース信号線301又は電流供給線304と平行に延びた配線305が形成されている。また配線305と電流供給線304とは、接続孔を介して接続している。なお、本実施の形態においては、ソース信号線301の一部と電流供給線304全体とが、配線305と重なっている。しかし、これに限らず、ソース信号線の一部と電流供給線の一部とが該配線と重なるような構造であってもよいし、若しくはソース信号線全体と電流供給線全体とが該配線と重なるような構造であってもよい。いずれにしろ、電流供給線304の上方部を活用して、電流供給線304と接続する配線305を設けることで、電流供給線304の電圧降下を抑制することができる。また、本実施の形態においては、ソース信号線301および電流供給線304よりも上層に配線305が設けられているが、これに限らず、配線305が、ソース信号線301および電流供給線304よりも下層に設けられた構造としてもよい。   In FIG. 3, source signal lines 301 (301a and 301b) are provided as wirings for transmitting video signals, and current supply lines 304 (304a and 304b) are provided as wirings for supplying current to the light emitting elements. The source signal line 301 and the current supply line 304 are formed in the same layer and extend in parallel to each other. Further, a wiring 305 extending in parallel with the source signal line 301 or the current supply line 304 is formed on the source signal line 301 and the current supply line 304 with an insulating film interposed therebetween. The wiring 305 and the current supply line 304 are connected via a connection hole. Note that in this embodiment, part of the source signal line 301 and the entire current supply line 304 overlap with the wiring 305. However, the present invention is not limited to this, and a structure in which a part of the source signal line and a part of the current supply line overlap with the wiring may be used, or the entire source signal line and the entire current supply line may be connected to the wiring. The structure which overlaps with may be sufficient. In any case, by using the upper part of the current supply line 304 and providing the wiring 305 connected to the current supply line 304, the voltage drop of the current supply line 304 can be suppressed. In this embodiment mode, the wiring 305 is provided above the source signal line 301 and the current supply line 304. However, the present invention is not limited to this, and the wiring 305 is formed from the source signal line 301 and the current supply line 304. Also, a structure provided in the lower layer may be used.

また、画素部には、ソース信号線301及び電流供給線304以外に、映像信号によって前記発光素子の発光・非発光を決定する駆動用TFT310と、前記映像信号の入力を制御するスイッチング用TFT311と、前記映像信号に関わらず、前記発光素子を非発光状態にする消去用TFT312とが設けられている。   In addition to the source signal line 301 and the current supply line 304, the pixel portion includes a driving TFT 310 that determines light emission / non-light emission of the light emitting element according to a video signal, and a switching TFT 311 that controls input of the video signal. An erasing TFT 312 is provided to bring the light emitting element into a non-light emitting state regardless of the video signal.

図10において、30は電流供給線、31は配線、32はソース信号線、33は発光素子の第1の電極、34は発光素子、35は半導体層、36はゲート電極、37は隔壁層、38,39は絶縁膜、40は保護膜、41は発光素子の第2の電極である。   In FIG. 10, 30 is a current supply line, 31 is a wiring, 32 is a source signal line, 33 is a first electrode of a light emitting element, 34 is a light emitting element, 35 is a semiconductor layer, 36 is a gate electrode, 37 is a partition layer, Reference numerals 38 and 39 denote insulating films, reference numeral 40 denotes a protective film, and reference numeral 41 denotes a second electrode of the light emitting element.

本実施の形態では、第1のゲート信号線102の一部がスイッチング用TFT311のゲート電極として機能する。また、第2のゲート信号線303の一部が消去用TFT312のゲート電極として機能する。さらに、駆動用TFT310はソース信号線301と同じ層に設けられた導電膜321(321a、321b)を介して、発光素子の第1の電極330(330a、330b、330c)と接続している。図1では図示していないが、発光素子の第1の電極330が露出するように開口部が設けられた隔壁層、及び電界発光層、発光素子の第2の電極が形成されている。発光素子の第1の電極330と、電界発光層と、発光素子の第2の電極とが積層した部分は発光素子として機能する。   In this embodiment mode, part of the first gate signal line 102 functions as a gate electrode of the switching TFT 311. Further, part of the second gate signal line 303 functions as a gate electrode of the erasing TFT 312. Further, the driving TFT 310 is connected to the first electrode 330 (330a, 330b, 330c) of the light-emitting element through a conductive film 321 (321a, 321b) provided in the same layer as the source signal line 301. Although not shown in FIG. 1, a partition layer provided with an opening so as to expose the first electrode 330 of the light emitting element, an electroluminescent layer, and a second electrode of the light emitting element are formed. A portion where the first electrode 330 of the light emitting element, the electroluminescent layer, and the second electrode of the light emitting element are stacked functions as a light emitting element.

本実施の形態に示した画素部の回路構成は、図2の回路図のようになっている。本実施の形態では、駆動用TFT210と、スイッチング用TFT211と、消去用TFT212とが設けられた構成となっているが、これに限らず、例えば、駆動用TFT210と、スイッチング用TFT211のみからなる回路構成としてもよいし、上記以外のTFT又は配線を設けた回路構成としてもよい。いずれにしろ、回路構成は、本実施の形態に示したものには限定されものではない。   The circuit configuration of the pixel portion described in this embodiment is as shown in the circuit diagram of FIG. In this embodiment, the driving TFT 210, the switching TFT 211, and the erasing TFT 212 are provided. However, the present invention is not limited to this, and, for example, a circuit including only the driving TFT 210 and the switching TFT 211. It is good also as a structure, and it is good also as a circuit structure which provided TFT or wiring other than the above. In any case, the circuit configuration is not limited to that shown in this embodiment.

また、本実施の形態では、薄膜トランジスタ(TFT)を用いているが、これに限らず、例えばバルクのシリコンウエハやSOI(Silicon On Insulator)を用いて形成したトランジスタであってもよい。トランジスタの構造に関しても、シングルゲート構造でもよいし、あるいは複数のゲートを備えたマルチゲート構造でもよい。またトップゲート型の構造でもよいし、ボトムゲート型のものでもよい。   In this embodiment, a thin film transistor (TFT) is used. However, the present invention is not limited to this. For example, a transistor formed using a bulk silicon wafer or SOI (Silicon On Insulator) may be used. The transistor structure may be a single gate structure or a multi-gate structure including a plurality of gates. Further, a top gate type structure or a bottom gate type structure may be used.

本発明を適用することにより、ソース信号線により占有される面の上方部又は下方部を有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することができる。従って、特に下面発光型若しくは両面発光型の表示装置に於いて、電流供給線の線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより、電圧降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製できる。   By applying the present invention, the line width of the current supply line can be increased and the voltage drop of the current supply line can be suppressed while effectively utilizing the upper part or the lower part of the surface occupied by the source signal line. . Therefore, particularly in a bottom emission type or a dual emission type display device, a decrease in aperture ratio due to an increase in the line width of the current supply line can be minimized. As a result, a display device capable of high-definition display with little display unevenness due to voltage drop can be manufactured.

(実施の形態3)
実施の形態1又は実施の形態2で示した表示装置では、電流供給線104又は配線305と、発光素子の第1の電極130又は330とは同じ層で設けられている。
(Embodiment 3)
In the display device described in Embodiment 1 or 2, the current supply line 104 or the wiring 305 and the first electrode 130 or 330 of the light-emitting element are provided in the same layer.

しかし、これに限らず、発光素子の第1の電極130,330を、絶縁膜を挟んで、電流供給線104又は配線305よりも上層に設けた構造としてもよい。このような構造とすることにより、特に上面発光型の表示装置に於いては、開口部の設計に対する自由度が上がり、開口率が向上する。   However, the present invention is not limited to this, and the first electrodes 130 and 330 of the light-emitting element may be provided above the current supply line 104 or the wiring 305 with an insulating film interposed therebetween. With such a structure, particularly in a top-emission display device, the degree of freedom in designing the opening is increased and the aperture ratio is improved.

また、表示装置の製造工程に於いては、発光素子の第1の電極130や330を形成するための透明導電膜を成膜後の平坦化工程が容易になる場合がある。   Further, in the manufacturing process of the display device, a planarization process after forming a transparent conductive film for forming the first electrodes 130 and 330 of the light emitting element may be facilitated.

本実施例では、本発明を適用した表示装置の画素部の構成および駆動方法について説明する。   In this embodiment, a structure and a driving method of a pixel portion of a display device to which the present invention is applied will be described.

図4において、映像信号を伝達するための配線としてソース信号線701(701a、701b)、発光素子に電流を供給するための配線として電流供給線704(704a、704b)が設けられている。ソース信号線701と電流供給線704とは、絶縁膜を挟んで異なる層に、重なって形成されている。また互いに平行に延びている。さらに、ソース信号線701と同じ層で、ソース信号線701と平行に延びた電源線705が設けられている。ソース信号線701及び電源線705の全体と、電流供給線704とが重なっており、ソース信号線701及び電源線705の上方領域を活用して、線幅が十分に長く、電圧降下が抑制された電流供給線704が形成されている。   In FIG. 4, source signal lines 701 (701a and 701b) are provided as lines for transmitting video signals, and current supply lines 704 (704a and 704b) are provided as lines for supplying current to the light emitting elements. The source signal line 701 and the current supply line 704 are formed on different layers with an insulating film interposed therebetween. They extend parallel to each other. Further, a power supply line 705 extending in parallel with the source signal line 701 is provided in the same layer as the source signal line 701. The entire source signal line 701 and the power supply line 705 overlap with the current supply line 704. By utilizing the upper region of the source signal line 701 and the power supply line 705, the line width is sufficiently long and the voltage drop is suppressed. A current supply line 704 is formed.

なお、本実施例では、ソース信号線701及び電源線705よりも下層に電流供給線704が設けられているが、これに限らず、ソース信号線よりも上層に電流供給線が設けられた構造としてもよい。また、電流供給線が、ソース信号線又は電源線の一部のみと重なる構造であってもよい。   In this embodiment, the current supply line 704 is provided below the source signal line 701 and the power supply line 705. However, the present invention is not limited to this, and the structure in which the current supply line is provided above the source signal line is provided. It is good. Alternatively, the current supply line may overlap with only a part of the source signal line or the power supply line.

画素部には、ソース信号線701及び電流供給線704以外に、発光素子に流れる電流値を決定するための電流制御用TFT711と、映像信号によって前記発光素子の発光・非発光を決定する駆動用TFT710と、前記映像信号の入力を制御するスイッチング用TFT712と、前記映像信号に関わらず、前記発光素子を非発光状態にする消去用TFT713とが設けられている。電流制御用TFT711は、そのL/W(チャネル長/チャネル幅)が駆動用TFT710よりも大きくなるよう設計されており、活性層が曲がりくねった形状をしている。   In the pixel portion, in addition to the source signal line 701 and the current supply line 704, a current control TFT 711 for determining a current value flowing through the light emitting element, and a driving element for determining light emission / non-light emission of the light emitting element by a video signal. A TFT 710, a switching TFT 712 for controlling the input of the video signal, and an erasing TFT 713 for setting the light emitting element in a non-light emitting state regardless of the video signal are provided. The current control TFT 711 is designed such that its L / W (channel length / channel width) is larger than that of the driving TFT 710, and the active layer has a meandering shape.

なお、図11は図4のA−A’における断面図である。図11において、絶縁膜18,19は有機膜で形成されている。また、絶縁膜18の上にはスパッタ法により形成された窒化膜が設けられている。なお、絶縁膜18,19は有機膜以外に酸化珪素膜などの無機膜を用いて形成しても構わない。   FIG. 11 is a cross-sectional view taken along line A-A ′ of FIG. 4. In FIG. 11, insulating films 18 and 19 are formed of organic films. A nitride film formed by sputtering is provided on the insulating film 18. The insulating films 18 and 19 may be formed using an inorganic film such as a silicon oxide film in addition to the organic film.

ソース信号線704は、電流供給線701と同じ層に設けられた導電膜720(720a、720b)を介して、スイッチングTFT712に接続している。また第1のゲート信号線702の一部がスイッチング用TFT712のゲート電極として機能する。また、第2のゲート信号線703の一部が消去用TFT713のゲート電極として機能する。さらに、電源線705は、電流制御用TFT711のゲート電極に接続している。そして電流制御用TFT711はソース信号線101と同じ層に設けられた導電膜720を介して、発光素子の第1の電極730(730a、730b、730c)と接続している。発光素子の第1の電極730と電流供給線701とは、同じ層で形成されている。図4では図示していないが、発光素子の第1の電極730が露出するように開口部が設けられた隔壁層、及び電界発光層、陰極が形成されている。発光素子の第1の電極730と、電界発光層と、発光素子の第2の電極とが積層した部分は発光素子として機能する。   The source signal line 704 is connected to the switching TFT 712 through a conductive film 720 (720a, 720b) provided in the same layer as the current supply line 701. Further, part of the first gate signal line 702 functions as a gate electrode of the switching TFT 712. Further, part of the second gate signal line 703 functions as a gate electrode of the erasing TFT 713. Further, the power supply line 705 is connected to the gate electrode of the current control TFT 711. The current control TFT 711 is connected to the first electrode 730 (730a, 730b, 730c) of the light-emitting element through a conductive film 720 provided in the same layer as the source signal line 101. The first electrode 730 and the current supply line 701 of the light emitting element are formed of the same layer. Although not shown in FIG. 4, a partition layer provided with an opening, an electroluminescent layer, and a cathode are formed so that the first electrode 730 of the light emitting element is exposed. A portion where the first electrode 730 of the light-emitting element, the electroluminescent layer, and the second electrode of the light-emitting element are stacked functions as a light-emitting element.

図11において、10は電流供給線、11は電源線、12はソース信号線、13は発光素子の第1の電極、14は発光素子、15は半導体層、16はゲート電極、17は隔壁層、18,19は絶縁膜、20は保護膜、21は発光素子の第2の電極である。   In FIG. 11, 10 is a current supply line, 11 is a power supply line, 12 is a source signal line, 13 is a first electrode of a light emitting element, 14 is a light emitting element, 15 is a semiconductor layer, 16 is a gate electrode, and 17 is a partition layer. , 18 and 19 are insulating films, 20 is a protective film, and 21 is a second electrode of the light emitting element.

本実施例の画素部の回路構成は、図5の回路図のようになっている。   The circuit configuration of the pixel portion of this embodiment is as shown in the circuit diagram of FIG.

図5では駆動用TFT811および電流制御用TFT810をpチャネル型トランジスタとし、電流制御用TFT810のドレインと発光素子840の陽極とを接続している。本実施例では、発光素子の第1の電極730が陽極として機能し、発光素子の第2の電極が陰極として機能する。逆に駆動用TFT811および電流制御用TFT810をnチャネル型TFTとするならば、電流制御用TFT810のソースと発光素子840の陰極とを接続する。この場合、発光素子の第1の電極730が陰極として機能し、発光素子の第2の電極が陽極として機能する。   In FIG. 5, the driving TFT 811 and the current control TFT 810 are p-channel transistors, and the drain of the current control TFT 810 and the anode of the light emitting element 840 are connected. In this embodiment, the first electrode 730 of the light emitting element functions as an anode, and the second electrode of the light emitting element functions as a cathode. Conversely, if the driving TFT 811 and the current control TFT 810 are n-channel TFTs, the source of the current control TFT 810 and the cathode of the light emitting element 840 are connected. In this case, the first electrode 730 of the light-emitting element functions as a cathode, and the second electrode of the light-emitting element functions as an anode.

次に、図5に示した画素の駆動方法について説明する。図5に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。まず書き込み期間において第1のゲート信号線802が選択されると、第1のゲート信号線802にゲートが接続されているスイッチング用TFT812がオンになる。そして、ソース信号線801に入力された映像信号が、スイッチング用TFT812を介して駆動用TFT811のゲートに入力される。なお、電流制御用TFT810はゲートが電源線805に接続されているため、常にオン状態である。   Next, a method for driving the pixel shown in FIG. 5 will be described. The operation of the pixel illustrated in FIG. 5 can be described by being divided into a writing period and a holding period. First, when the first gate signal line 802 is selected in the writing period, the switching TFT 812 whose gate is connected to the first gate signal line 802 is turned on. Then, the video signal input to the source signal line 801 is input to the gate of the driving TFT 811 via the switching TFT 812. Note that the current control TFT 810 is always on because the gate is connected to the power supply line 805.

映像信号によって駆動用TFT811がオンになる場合は、電流供給線804を介して電流が発光素子840に供給される。このとき駆動用TFT811は線形領域で動作しているが、発光素子840に流れる電流は、飽和領域で動作する電流制御用TFT810と発光素子840の電圧電流特性によって決まる。そして発光素子840は、供給される電流に見合った輝度で発光する。   When the driving TFT 811 is turned on by the video signal, a current is supplied to the light emitting element 840 through the current supply line 804. At this time, the driving TFT 811 operates in the linear region, but the current flowing through the light emitting element 840 is determined by the voltage-current characteristics of the current control TFT 810 operating in the saturation region and the light emitting element 840. The light emitting element 840 emits light with a luminance corresponding to the supplied current.

また映像信号によって電流制御用TFT810がオフになる場合は、発光素子840への電流の供給は行なわれず、発光素子840は発光しない。   In addition, when the current control TFT 810 is turned off by the video signal, current is not supplied to the light emitting element 840 and the light emitting element 840 does not emit light.

保持期間では、第1のゲート信号線802の電位を制御することでスイッチング用TFT812をオフにし、書き込み期間において書き込まれた映像信号の電位を保持する。書き込み期間において駆動用TFT811をオンにした場合、映像信号の電位は容量素子814によって保持されているので、発光素子840への電流の供給は維持されている。逆に、書き込み期間において駆動用TFT811をオフにした場合、発光素子840への電流の供給は行なわれていない。なお、本実施例では容量素子814を設けた回路になっているが、特に設けなくてもよい。   In the holding period, the switching TFT 812 is turned off by controlling the potential of the first gate signal line 802, and the potential of the video signal written in the writing period is held. When the driving TFT 811 is turned on in the writing period, the potential of the video signal is held by the capacitor 814, so that supply of current to the light-emitting element 840 is maintained. On the other hand, when the driving TFT 811 is turned off in the writing period, no current is supplied to the light-emitting element 840. Note that although a circuit including the capacitor 814 is provided in this embodiment, it may not be provided.

消去期間では、第2のゲート信号線803が選択されて消去用TFT813がオンになり、電流供給線804の電位が消去用TFT813を介して駆動用TFT811のゲートに与えられる。よって、駆動用TFT811がオフになるため、発光素子840に強制的に電流が供給されない状態を作り出すことができる。   In the erasing period, the second gate signal line 803 is selected, the erasing TFT 813 is turned on, and the potential of the current supply line 804 is applied to the gate of the driving TFT 811 through the erasing TFT 813. Accordingly, since the driving TFT 811 is turned off, a state where no current is forcibly supplied to the light-emitting element 840 can be created.

上記構成により、駆動用TFT811は飽和領域で動作する。このため電流制御用TFT810のソース・ドレイン間電圧(Vds)に対するドレイン電流の変動は小さく、駆動用TFT811のゲート・ソース間電圧(Vgs)の僅かな変動は、発光素子840に流れる電流に影響しない。発光素子840に流れる電流は飽和領域で動作する電流供給用TFT810により決定される。よって、電流制御用TFT810のゲート・ソース間に設けられた容量素子814まの容量を大きくしたり、スイッチング用TFT812のオフ電流を低く抑えなくても、発光素子840に流れる電流に影響しない。また、駆動用TFT811のゲートにつく寄生容量による影響も受けない。このため、TFTの特性ばらつき等に起因した輝度ばらつきが減り、表示ムラを低減することができる。   With the above structure, the driving TFT 811 operates in a saturation region. Therefore, the fluctuation of the drain current with respect to the source-drain voltage (Vds) of the current control TFT 810 is small, and the slight fluctuation of the gate-source voltage (Vgs) of the driving TFT 811 does not affect the current flowing through the light emitting element 840. . The current flowing through the light emitting element 840 is determined by the current supply TFT 810 operating in the saturation region. Therefore, the current flowing through the light-emitting element 840 is not affected even if the capacity of the capacitor 814 provided between the gate and source of the current control TFT 810 is increased or the off-state current of the switching TFT 812 is not reduced. Further, it is not affected by the parasitic capacitance attached to the gate of the driving TFT 811. For this reason, luminance variations due to TFT characteristic variations and the like are reduced, and display unevenness can be reduced.

本実施例に於いて、発光素子840は、発光素子の第1の電極730及び発光素子の第2の電極は透明導電膜で形成されている。従って、上面及び下面(電界発光層を中心として、TFTが形成された側を下面、その反対側を上面という。)の両側から光を採光することができる。但し、これに限らず、上面のみ、若しくは下面のみから採光できる構造の表示装置としてもよい。   In this embodiment, in the light-emitting element 840, the first electrode 730 of the light-emitting element and the second electrode of the light-emitting element are formed of a transparent conductive film. Therefore, light can be taken from both sides of the upper and lower surfaces (the side on which the TFT is formed with the electroluminescent layer as the center is referred to as the lower surface and the opposite side as the upper surface). However, the present invention is not limited to this, and a display device having a structure capable of collecting light only from the upper surface or only from the lower surface may be used.

本発明を適用することにより、ソース信号線及び電源線により占有される面の下方部を有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することができる。従って、本実施例のように、下面側から採光する型の表示装置に於いて、電流供給線の線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより、電圧降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製できる。さらに、本実施例に示したような回路構成を有することにより、TFTの特性ばらつきに起因した表示ムラも低減でき、非常に高画質な表示画像を得ることができる。   By applying the present invention, the line width of the current supply line can be increased while effectively utilizing the lower part of the surface occupied by the source signal line and the power supply line, and the voltage drop of the current supply line can be suppressed. . Therefore, as in this embodiment, in a display device that takes light from the lower surface side, a decrease in aperture ratio due to an increase in the line width of the current supply line can be minimized. As a result, a display device capable of high-definition display with little display unevenness due to voltage drop can be manufactured. Furthermore, by having the circuit configuration as shown in this embodiment, display unevenness due to TFT characteristic variation can be reduced, and a display image with very high image quality can be obtained.

本実施例では、実施例1で示した画素部を有するアクティブマトリクス型の表示装置の構成及び駆動について説明する。   In this embodiment, the structure and driving of an active matrix display device having the pixel portion shown in Embodiment 1 will be described.

図6に外部回路のブロック図とパネルの概略図を示す。   FIG. 6 shows a block diagram of the external circuit and a schematic diagram of the panel.

図6に示すように、本発明を適用したアクティブマトリクス型表示装置は外部回路3004及びパネル3010を有する。外部回路3004はA/D変換部3001、電源部3002及び信号生成部3003を有する。A/D変換部3001はアナログ信号で入力された映像データ信号をデジタル信号に変換し、信号線駆動回路3006へ供給する。電源部3002はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路3006、走査線駆動回路3007、OLED素子3011、信号生成部3003等に供給する。信号生成部3003には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路3006及び走査線駆動回路3007を駆動するためのクロック信号等を生成する。   As shown in FIG. 6, the active matrix display device to which the present invention is applied includes an external circuit 3004 and a panel 3010. The external circuit 3004 includes an A / D conversion unit 3001, a power supply unit 3002, and a signal generation unit 3003. The A / D converter 3001 converts a video data signal input as an analog signal into a digital signal and supplies the digital signal to the signal line driver circuit 3006. The power supply unit 3002 generates power having a desired voltage value from power supplied from a battery or an outlet, and supplies the power to the signal line driver circuit 3006, the scan line driver circuit 3007, the OLED element 3011, the signal generator 3003, and the like. The signal generation unit 3003 receives a power source, a video signal, a synchronization signal, and the like, converts various signals, and generates a clock signal and the like for driving the signal line driver circuit 3006 and the scan line driver circuit 3007.

外部回路3004からの信号及び電源はFPCを通し、パネル3010内のFPC接続部3005から内部回路等に入力される。   A signal and power from the external circuit 3004 are input to an internal circuit or the like from an FPC connection unit 3005 in the panel 3010 through the FPC.

また、パネル3010はガラス基板3008上に、FPC接続部3005、内部回路が配置され、また、OLED素子3011を有する。内部回路は信号線駆動回路3006、走査線駆動回路3007及び画素部3009を有する。図6には例として実施形態1に記載の画素を採用しているが、前記画素部3009に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。   In addition, the panel 3010 includes an FPC connection portion 3005 and an internal circuit on a glass substrate 3008 and has an OLED element 3011. The internal circuit includes a signal line driver circuit 3006, a scanning line driver circuit 3007, and a pixel portion 3009. In FIG. 6, the pixel described in Embodiment 1 is used as an example, but any of the pixel configurations described in the embodiment of the present invention can be used in the pixel portion 3009.

基板中央には画素部3009が配置され、その周辺には、信号線駆動回路3006及び走査線駆動回路3007が配置されている。OLED素子3011及び、前記発光素子の対向電極は画素部3009全体面に形成されている。   A pixel portion 3009 is disposed at the center of the substrate, and a signal line driver circuit 3006 and a scanning line driver circuit 3007 are disposed around the pixel portion 3009. The OLED element 3011 and the counter electrode of the light emitting element are formed on the entire surface of the pixel portion 3009.

より詳しく、図7に信号線駆動回路3006のブロック図を示す。   More specifically, FIG. 7 shows a block diagram of the signal line driver circuit 3006.

信号線駆動回路3006はD−フリップフロップ4001を複数段用いてなるシフトレジスタ4002、データラッチ回路4003、ラッチ回路4004、レベルシフタ4005及びバッファ4006等を有する。   The signal line driver circuit 3006 includes a shift register 4002 using a plurality of stages of D flip-flops 4001, a data latch circuit 4003, a latch circuit 4004, a level shifter 4005, a buffer 4006, and the like.

入力される信号はクロック信号線(S−CK)、反転クロック信号線(S−CKB)、スタートパルス(S−SP)、デジタル映像信号(DATA)及びラッチパルス(LatchPulse)とする。   Input signals are a clock signal line (S-CK), an inverted clock signal line (S-CKB), a start pulse (S-SP), a digital video signal (DATA), and a latch pulse (LatchPulse).

まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シフトレジスタ4002より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路4003へ入力され、そのタイミングで、デジタル映像信号を取り込み、保持する。この動作が一列目から順に行われる。   First, sampling pulses are sequentially output from the shift register 4002 in accordance with the timing of the clock signal, the clock inversion signal, and the start pulse. The sampling pulse is input to the data latch circuit 4003, and the digital video signal is captured and held at that timing. This operation is performed in order from the first row.

最終段のデータラッチ回路4003においてデジタル映像信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路4003において保持されているデジタル映像信号は一斉にラッチ回路4004へと転送される。その後、レベルシフタ4005においてレベルシフトされ、バッファ4006において整形された後、信号線S1からSnへ一斉に出力される。その際、走査線駆動回路3007によって選択された行の画素へ、Hレベル、Lレベルが入力され、OLED素子3011の発光、非発光を制御する。   When the holding of the digital video signal is completed in the data latch circuit 4003 in the final stage, a latch pulse is input during the horizontal blanking period, and the digital video signals held in the data latch circuit 4003 are transferred to the latch circuit 4004 all at once. Is done. Thereafter, the level shifter 4005 shifts the level, the buffer 4006 shapes the signal, and the signals are simultaneously output from the signal lines S1 to Sn. At that time, the H level and the L level are input to the pixels in the row selected by the scanning line driving circuit 3007, and the light emission and non-light emission of the OLED element 3011 are controlled.

本実施例にて示したアクティブマトリクス型表示装置はパネル3010と外部回路3004が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、OLEDを使用したものとしたが、OLED以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路3006内にレベルシフタ4005及びバッファ4006が無くてもよい。   In the active matrix display device shown in this embodiment, the panel 3010 and the external circuit 3004 are independent, but they may be formed integrally on the same substrate. The display device uses an OLED as an example, but may be a light emitting device using a light emitting element other than the OLED. Further, the level shifter 4005 and the buffer 4006 may not be provided in the signal line driver circuit 3006.

本実施例においては、本発明を適用した電子機器について説明する。本発明を適用した表示装置は、様々な電子機器に搭載して高画質・高精細な表示を得ることができる。またテレビなどの大型の表示装置のみならず、携帯電話などの小型の電子機器にも搭載することができる。   In this embodiment, an electronic device to which the present invention is applied will be described. A display device to which the present invention is applied can be mounted on various electronic devices to obtain a high-quality and high-definition display. Further, it can be mounted not only on a large display device such as a television but also on a small electronic device such as a cellular phone.

図8(A)は表示装置であり、筐体5501、支持台5502、表示部5503を含む。本発明は表示部5503を有する表示装置に適用が可能である。   FIG. 8A illustrates a display device, which includes a housing 5501, a support base 5502, and a display portion 5503. The present invention can be applied to a display device having the display portion 5503.

図8(B)はビデオカメラであり、本体5511、表示部5512、音声入力5513、操作スイッチ5514、バッテリー5515、受像部5516などによって構成されている。   FIG. 8B illustrates a video camera, which includes a main body 5511, a display portion 5512, an audio input 5513, operation switches 5514, a battery 5515, an image receiving portion 5516, and the like.

図8(C)は、本発明を適用して作製したコンピュータであり、本体5501、筐体5502、表示部5503、キーボード5504などによって構成されている。   FIG. 8C illustrates a computer manufactured by applying the present invention, which includes a main body 5501, a housing 5502, a display portion 5503, a keyboard 5504, and the like.

図8(D)は、本発明を適用して作製した携帯情報端末(PDA)であり、本体5531には表示部5532と、外部インターフェイス5535と、操作ボタン5534等が設けられている。また操作用の付属品としてスタイラス5532がある。   FIG. 8D illustrates a personal digital assistant (PDA) manufactured by applying the present invention. A main body 5531 is provided with a display portion 5532, an external interface 5535, operation buttons 5534, and the like. There is a stylus 5532 as an accessory for operation.

図8(E)はデジタルカメラであり、本体5551、表示部(A)5552、接眼部5553、操作スイッチ5554、表示部(B)5555、バッテリー5556などによって構成されている。   FIG. 8E illustrates a digital camera which includes a main body 5551, a display portion (A) 5552, an eyepiece portion 5553, an operation switch 5554, a display portion (B) 5555, a battery 5556, and the like.

図8(F)は、本発明を適用して作製した携帯電話である。本体5561には表示部5564と、音声出力部5562操作スイッチ5565、アンテナ5566等が設けられている。   FIG. 8F illustrates a cellular phone manufactured by applying the present invention. A main body 5561 is provided with a display portion 5564, an audio output portion 5562 operation switch 5565, an antenna 5566, and the like.

本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention. 画素部の回路について示す図。FIG. 9 illustrates a circuit of a pixel portion. 本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention. 画素部の回路について示す図。FIG. 9 illustrates a circuit of a pixel portion. 本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention. 外部回路とパネルの概要を示す図。The figure which shows the outline | summary of an external circuit and a panel. 信号線駆動回路の一構成例を示す図。FIG. 10 illustrates a configuration example of a signal line driver circuit. 本発明を適用した電子機器の一例を示す図。FIG. 11 illustrates an example of an electronic device to which the present invention is applied. 本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention. 本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention. 本発明の一態様について説明する図。4A and 4B illustrate one embodiment of the present invention.

Claims (6)

スイッチング用トランジスタ及び駆動用トランジスタ上に第1の絶縁膜を有し、
前記第1の絶縁膜上に第1の配線を有し、
前記第1の配線上に第2の絶縁膜を有し、
前記第2の絶縁膜上に第2の配線及び発光素子の画素電極を有し、
前記第1の配線と前記第2の配線とは、互いに平行に延びており、且つ、重なっており、
前記駆動用トランジスタのゲートは前記第1の配線及び前記第2の配線と重なっており、
前記第1の配線は前記スイッチング用トランジスタを介して、前記駆動用トランジスタのゲートに映像信号を伝達する配線であり、
前記第2の配線は前記駆動用トランジスタを介して、前記発光素子に電流を供給するための配線であることを特徴とする表示装置。
A first insulating film on the switching transistor and the driving transistor;
A first wiring on the first insulating film;
A second insulating film on the first wiring;
A second wiring and a pixel electrode of a light emitting element on the second insulating film;
The first wiring and the second wiring extend in parallel with each other and overlap each other,
The gate of the driving transistor overlaps the first wiring and the second wiring,
The first wiring is a wiring for transmitting a video signal to the gate of the driving transistor through the switching transistor,
The display device, wherein the second wiring is a wiring for supplying a current to the light emitting element through the driving transistor.
スイッチング用トランジスタ及び駆動用トランジスタ上に第1の絶縁膜を有し、
前記第1の絶縁膜上に第1の配線を有し、
前記第1の配線上に第2の絶縁膜を有し、
前記第2の絶縁膜上に第2の配線及び発光素子の画素電極を有し、
前記第1の配線と前記第2の配線とは、互いに平行に延びており、且つ、重なっており、
前記駆動用トランジスタのゲートは前記第1の配線と前記第2の配線と重なっており、
前記第1の配線は前記スイッチング用トランジスタを介して、前記駆動用トランジスタのゲートに映像信号を伝達する配線であり、
前記第2の配線は第3の配線と電気的に接続した補助配線であり、
前記第3の配線として前記駆動用トランジスタを介して、前記発光素子に電流を供給するための配線を、前記第1の配線と同じ層で平行に形成し、且つ前記第2の配線と重なることを特徴とする表示装置。
A first insulating film on the switching transistor and the driving transistor;
A first wiring on the first insulating film;
A second insulating film on the first wiring;
A second wiring and a pixel electrode of a light emitting element on the second insulating film;
The first wiring and the second wiring extend in parallel with each other and overlap each other,
A gate of the driving transistor overlaps the first wiring and the second wiring;
The first wiring is a wiring for transmitting a video signal to the gate of the driving transistor through the switching transistor,
The second wiring is an auxiliary wiring electrically connected to the third wiring;
A wiring for supplying current to the light emitting element through the driving transistor as the third wiring is formed in the same layer as the first wiring, and overlaps with the second wiring. A display device.
スイッチング用トランジスタと電流制御用トランジスタと駆動用トランジスタとの上に第1の絶縁膜を有し、
前記第1の絶縁膜上に第1の配線を有し、
前記第1の配線上に第2の絶縁膜を有し、
前記第2の絶縁膜上に第2の配線及び発光素子の画素電極を有し、
前記第1の配線と前記第2の配線とは、互いに平行に延びており、且つ、重なっており、
前記駆動用トランジスタのゲートは前記第1の配線と前記第2の配線と重なっており、
前記第2の配線は前記スイッチング用トランジスタを介して、前記駆動用トランジスタのゲートに映像信号を伝達する配線であり、
前記第1の配線は前記駆動用トランジスタ及び前記電流制御用トランジスタを介して、前記発光素子に電流を供給するための配線であり、
第3の配線として前記電流制御用トランジスタのゲートに電気的に接続される電源線を、前記第2の配線と同じ層で平行に形成し、且つ前記第1の配線と重なることを特徴とする表示装置。
A first insulating film on the switching transistor, the current control transistor, and the driving transistor;
A first wiring on the first insulating film;
A second insulating film on the first wiring;
A second wiring and a pixel electrode of a light emitting element on the second insulating film;
The first wiring and the second wiring extend in parallel with each other and overlap each other,
A gate of the driving transistor overlaps the first wiring and the second wiring;
The second wiring is a wiring for transmitting a video signal to the gate of the driving transistor through the switching transistor,
The first wiring is a wiring for supplying a current to the light emitting element through the driving transistor and the current control transistor,
A power supply line electrically connected to the gate of the current control transistor as a third wiring is formed in parallel with the same layer as the second wiring, and overlaps the first wiring. Display device.
請求項1または請求項2において、
前記駆動用トランジスタは、活性層が曲がりくねった形状であることを特徴とする表示装置。
In claim 1 or claim 2 ,
The display device, wherein the driving transistor has an active layer having a meandering shape.
請求項において、
前記電流制御用トランジスタは、活性層が曲がりくねった形状であることを特徴とする表示装置。
In claim 3 ,
The display device, wherein the current control transistor has an active layer having a meandering shape.
請求項1乃至請求項のいずれか一項において、
前記第2の配線と前記画素電極が同じ層に形成されていることを特徴とする表示装置。
In any one of Claims 1 thru | or 5 ,
The display device, wherein the second wiring and the pixel electrode are formed in the same layer.
JP2004126945A 2003-04-25 2004-04-22 Display device Expired - Fee Related JP4689188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004126945A JP4689188B2 (en) 2003-04-25 2004-04-22 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003122988 2003-04-25
JP2003122988 2003-04-25
JP2004126945A JP4689188B2 (en) 2003-04-25 2004-04-22 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010264586A Division JP4809928B2 (en) 2003-04-25 2010-11-29 Display device

Publications (3)

Publication Number Publication Date
JP2004341513A JP2004341513A (en) 2004-12-02
JP2004341513A5 JP2004341513A5 (en) 2007-06-07
JP4689188B2 true JP4689188B2 (en) 2011-05-25

Family

ID=33543324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126945A Expired - Fee Related JP4689188B2 (en) 2003-04-25 2004-04-22 Display device

Country Status (1)

Country Link
JP (1) JP4689188B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011053711A (en) * 2003-04-25 2011-03-17 Semiconductor Energy Lab Co Ltd Display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
JP4753234B2 (en) 2005-07-07 2011-08-24 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP4599336B2 (en) * 2005-11-16 2010-12-15 キヤノン株式会社 Display device and camera
CN102176299B (en) * 2005-12-02 2013-07-17 株式会社半导体能源研究所 Driving method of light emitting member
JP5316659B2 (en) * 2006-01-24 2013-10-16 セイコーエプソン株式会社 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP5250960B2 (en) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2009169071A (en) 2008-01-16 2009-07-30 Sony Corp Display device
JP7256622B2 (en) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ Display device
JP7264694B2 (en) * 2019-03-29 2023-04-25 株式会社ジャパンディスプレイ Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356963A (en) * 1999-06-14 2000-12-26 Seiko Epson Corp Display device, circuit substrate, and manufacture of the substrate
JP2001109405A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device
JP2001326362A (en) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor display and method of manufacturing the same
JP2003051599A (en) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
JP2003058075A (en) * 2001-08-08 2003-02-28 Semiconductor Energy Lab Co Ltd Display device
JP2003108036A (en) * 2001-09-29 2003-04-11 Toshiba Corp Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356963A (en) * 1999-06-14 2000-12-26 Seiko Epson Corp Display device, circuit substrate, and manufacture of the substrate
JP2001109405A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device
JP2001326362A (en) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor display and method of manufacturing the same
JP2003051599A (en) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
JP2003058075A (en) * 2001-08-08 2003-02-28 Semiconductor Energy Lab Co Ltd Display device
JP2003108036A (en) * 2001-09-29 2003-04-11 Toshiba Corp Display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011053711A (en) * 2003-04-25 2011-03-17 Semiconductor Energy Lab Co Ltd Display device
US8018403B2 (en) 2003-04-25 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US8139001B2 (en) 2003-04-25 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8674908B2 (en) 2003-04-25 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2004341513A (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP4809928B2 (en) Display device
US7781964B2 (en) Organic electroluminescent device and electronic apparatus
US10777141B2 (en) Display device
US8749453B2 (en) Semiconductor device including transistors
TWI648719B (en) Display device and electronic device with pixels
JP6125155B2 (en) Semiconductor device and flat panel display device including the same
US12075655B2 (en) Organic light emitting diode display device
US20080068307A1 (en) Gate and data drivers for display
JP2012190032A (en) Display device, module, electronic appliance, and driving method for display device
TWI430441B (en) System for displaying images and fabrication method thereof
JP4378767B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US7557498B2 (en) System for displaying images including electroluminescent device and method for fabricating the same
CN110610947A (en) TFT array substrate and OLED panel
JPWO2017183355A1 (en) Display device and electronic device
JP2007316510A (en) Active matrix type display device
JP4689188B2 (en) Display device
CN115244606A (en) Display panel and display device
CN114256314A (en) Display substrate, preparation method thereof and display device
KR20230085519A (en) Light Emitting Display Device and Manufacturing Method of the same
KR20220096869A (en) Foldable display device
US20240194126A1 (en) Display apparatus including light emitting device and pixel driving circuit
JP2009055065A (en) Electrooptical device, and electronic apparatus
JP4849876B2 (en) Display device
JP2023001140A (en) Display device
JP2005031648A (en) Element substrate and light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4689188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees