JP4687070B2 - Display drive device, display device, and drive control method for display drive device - Google Patents

Display drive device, display device, and drive control method for display drive device Download PDF

Info

Publication number
JP4687070B2
JP4687070B2 JP2004312737A JP2004312737A JP4687070B2 JP 4687070 B2 JP4687070 B2 JP 4687070B2 JP 2004312737 A JP2004312737 A JP 2004312737A JP 2004312737 A JP2004312737 A JP 2004312737A JP 4687070 B2 JP4687070 B2 JP 4687070B2
Authority
JP
Japan
Prior art keywords
gradation
gradation level
predetermined
value
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004312737A
Other languages
Japanese (ja)
Other versions
JP2006126358A (en
Inventor
聡 柏原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004312737A priority Critical patent/JP4687070B2/en
Publication of JP2006126358A publication Critical patent/JP2006126358A/en
Application granted granted Critical
Publication of JP4687070B2 publication Critical patent/JP4687070B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、表示信号に応じた表示信号電圧を表示パネルの各信号ラインに印加して、当該表示パネルの駆動を制御する表示駆動装置、表示装置及び表示駆動装置の駆動制御方法に関する。 The present invention relates to a display drive device, a display device, and a drive control method for a display drive device that apply a display signal voltage corresponding to a display signal to each signal line of the display panel to control driving of the display panel.

液晶を駆動させて画像表示する液晶表示装置が知られている。このような液晶表示装置には、液晶表示パネル上に複数の走査線と複数の信号線とをそれぞれ直交に配置し、各交点近傍に液晶画素を配置するアクティブマトリクス方式のものがある。このアクティブマトリクス型液晶表示装置においては、スイッチング素子(例えばTFT(Thin Film Transistor:薄膜トランジスタ))を介して信号ラインに接続される画素電極(表示画素)と、当該画素電極に対向して配置される共通電極との間に液晶が充填され、2つの電極間にて電場が形成されることにより液晶が駆動される。   A liquid crystal display device that displays an image by driving a liquid crystal is known. Such a liquid crystal display device includes an active matrix type in which a plurality of scanning lines and a plurality of signal lines are arranged orthogonally on a liquid crystal display panel, and liquid crystal pixels are arranged in the vicinity of each intersection. In this active matrix type liquid crystal display device, a pixel electrode (display pixel) connected to a signal line via a switching element (for example, a thin film transistor (TFT)) is disposed to face the pixel electrode. Liquid crystal is filled between the common electrode and an electric field is formed between the two electrodes, thereby driving the liquid crystal.

図9は、液晶表示装置の要部構成図である。また、図10は、表示画素の等価回路である。図9に示すように、液晶表示装置は、液晶表示パネル10、信号ドライバ120、走査ドライバ30等を備えて構成される。   FIG. 9 is a configuration diagram of a main part of the liquid crystal display device. FIG. 10 is an equivalent circuit of a display pixel. As shown in FIG. 9, the liquid crystal display device includes a liquid crystal display panel 10, a signal driver 120, a scanning driver 30, and the like.

液晶表示パネル10は、行方向に配設された複数の走査ラインGと、列方向に配設された複数の信号ラインSを備え、走査ラインGと信号ラインSの各交点付近に図10に示す表示画素を備える。   The liquid crystal display panel 10 includes a plurality of scanning lines G arranged in the row direction and a plurality of signal lines S arranged in the column direction, and each of the intersections of the scanning lines G and the signal lines S is shown in FIG. The display pixel shown is provided.

図10に示すように、各表示画素は、薄膜トランジスタ(TFT)91を介して走査ラインG及び信号ラインSに接続された画素電極92と、画素電極92に対向する位置に配置された対向電極93と、画素電極92と対向電極93との間に液晶が充填されてなる画素容量94と、画素容量94と並列接続され、画素容量94の印加電圧を保持する補助容量31とから構成され、画素電極92と対向電極93との間に形成される電界により液晶の配列が変化することを用いて、画像表示が実現される。   As shown in FIG. 10, each display pixel includes a pixel electrode 92 connected to the scanning line G and the signal line S via a thin film transistor (TFT) 91, and a counter electrode 93 disposed at a position facing the pixel electrode 92. A pixel capacitor 94 in which liquid crystal is filled between the pixel electrode 92 and the counter electrode 93, and an auxiliary capacitor 31 that is connected in parallel with the pixel capacitor 94 and holds a voltage applied to the pixel capacitor 94. Image display is realized by changing the alignment of the liquid crystal due to the electric field formed between the electrode 92 and the counter electrode 93.

走査ドライバ30には、走査ラインGが接続され、入力される垂直制御信号に基づいて、各走査ラインGに走査信号を順次印加して選択状態とし、信号ラインSと交差する位置の表示画素(画素電極)に、信号ドライバ120から信号ラインSを介して供給された階調電圧を印加する。   A scanning line G is connected to the scanning driver 30, and a scanning pixel is sequentially applied to each scanning line G based on an input vertical control signal so as to be in a selected state, and a display pixel at a position crossing the signal line S ( The gradation voltage supplied from the signal driver 120 via the signal line S is applied to the pixel electrode).

信号ドライバ120には、信号ラインSが接続され、入力される水平制御信号(クロック信号CLK、シフトレジスタ信号STR、ラッチ動作制御信号STB、出力イネーブル信号OE等)に基づいて、入力される表示データを1行単位で記憶し、該表示データに対応する階調電圧を各信号ラインSに順次供給する。   A signal line S is connected to the signal driver 120, and display data input based on input horizontal control signals (clock signal CLK, shift register signal STR, latch operation control signal STB, output enable signal OE, etc.). Are stored in units of one row, and gradation voltages corresponding to the display data are sequentially supplied to the signal lines S.

具体的には、信号ドライバ120はシフトレジスタ21、データレジスタ22、ラッチ回路23、選択回路24、階調電圧発生回路127及び出力バッファ25等によって構成される。シフトレジスタ21にはクロック信号CLK及びシフトレジスタ信号STRが入力され、シフトレジスタ信号STRがクロック信号CLKによって順次シフト動作される。   Specifically, the signal driver 120 includes a shift register 21, a data register 22, a latch circuit 23, a selection circuit 24, a gradation voltage generation circuit 127, an output buffer 25, and the like. The shift register 21 receives the clock signal CLK and the shift register signal STR, and the shift register signal STR is sequentially shifted by the clock signal CLK.

データレジスタ22にはRGB各色の映像信号に応じたaビットの表示データが入力され、シフトレジスタ21からの出力信号のタイミングで表示データが順次取り込まれる。   The data register 22 receives a-bit display data corresponding to the RGB color video signals, and the display data is sequentially taken in at the timing of the output signal from the shift register 21.

ラッチ回路23にはラッチ動作制御信号STBが入力され、データレジスタ22に取り込まれた表示データがラッチ回路23に保持されると共に、選択回路24に出力される。   A latch operation control signal STB is input to the latch circuit 23, and display data fetched into the data register 22 is held in the latch circuit 23 and is output to the selection circuit 24.

選択回路24は、ラッチ回路23から入力される表示データをデコードし、階調電圧発生回路127から入力される複数の階調電圧の中から表示データの階調レベルに対応する階調電圧を選択して出力する。   The selection circuit 24 decodes the display data input from the latch circuit 23, and selects a gradation voltage corresponding to the gradation level of the display data from the plurality of gradation voltages input from the gradation voltage generation circuit 127. And output.

出力バッファ25には出力イネーブル信号OEが入力され、選択回路24により出力された階調電圧を表示データとして液晶表示パネル10の各信号ラインSに印加する。   An output enable signal OE is input to the output buffer 25, and the gradation voltage output from the selection circuit 24 is applied to each signal line S of the liquid crystal display panel 10 as display data.

ここで、階調電圧の生成は、例えば特許文献1及び特許文献2に開示されているように、所定の電圧間を抵抗によって分圧し、分圧した電圧をボルテージホロワ回路を有する階調アンプ回路を介して出力する方法が一般的に知られている。図11は選択回路及び階調電圧発生回路の回路構成の一例を示した図である。階調電圧発生回路127は、まず所定の正電圧VSとGND間を表示データの階調数(n=2a)に応じた複数の抵抗Rで分圧する。階調アンプAMP1、AMP2、・・、AMPn(以下、総称して「階調アンプAMP」と言う。)にはアンプ電源制御回路1271より所定のバイアス電流が供給され、分圧された電圧を階調電圧として階調電圧印加ラインAL1、AL2、・・、ALn(以下、総称して「階調電圧印加ラインAL」と言う。)に印加する。 Here, for example, as disclosed in Patent Document 1 and Patent Document 2, the gradation voltage is generated by dividing a predetermined voltage with a resistor, and the divided voltage is a gradation amplifier having a voltage follower circuit. A method of outputting via a circuit is generally known. FIG. 11 is a diagram showing an example of the circuit configuration of the selection circuit and the gradation voltage generation circuit. The gradation voltage generation circuit 127 first divides the voltage between a predetermined positive voltage VS and GND by a plurality of resistors R corresponding to the number of gradations of display data (n = 2 a ). A predetermined bias current is supplied from the amplifier power supply control circuit 1271 to the gradation amplifiers AMP1, AMP2,..., AMPn (hereinafter collectively referred to as “gradation amplifier AMP”), and the divided voltage is supplied to the gradation amplifier AMP1, AMP2,. The grayscale voltage application lines AL1, AL2,..., ALn (hereinafter collectively referred to as “grayscale voltage application line AL”) are applied as the regulated voltages.

選択回路24は、各信号ラインSに対応する階調電圧出力ラインSLR1、SLG1、SLB1、・・、SLRm、SLGm、SLBm(以下、総称して「階調電圧出力ラインSL」と言う。)と、階調アンプAMPの出力端子に接続された階調電圧印加ラインALとがマトリクス状に配設され、各交差部には選択スイッチSWR11、・・、SWRnm、SWG11、・・、SWGnm、SWB11、・・、SWBnm(以下、総称して「選択スイッチSW」を言う。)が接続されている。   The selection circuit 24 is a gradation voltage output line SLR1, SLG1, SLB1,..., SLRm, SLGm, SLBm (hereinafter collectively referred to as “gradation voltage output line SL”) corresponding to each signal line S. The gradation voltage application lines AL connected to the output terminals of the gradation amplifier AMP are arranged in a matrix, and select switches SWR11,..., SWRnm, SWG11, ..., SWGnm, SWB11, .. SWBnm (hereinafter collectively referred to as “selection switch SW”) is connected.

デコーダ841R−1、841G−1、841B−1、・・、841R−m、841G−m、841B−m(以下、総称して「デコーダ841」と言う。)は、ラッチ回路23に保持された表示データをデコードして、RGB各画素の階調数に応じた階調レベル信号を出力する。各選択スイッチSWR11、・・、SWBnmは、デコーダ841から出力される階調レベル信号に基づいてオン/オフが制御される。オン時には、階調電圧印加ラインALと階調電圧出力ラインSLとが導通されて、階調電圧印加ラインALに印加された階調電圧が階調電圧出力ラインSLに印加される。即ち、階調電圧出力ラインSLには、選択された階調電圧印加ラインALの階調電圧が階調電圧出力ラインSLに出力される。
特開2003−122325号公報 特開2004−21163号公報
Decoders 841R-1, 841G-1, 841B-1,..., 841R-m, 841G-m, and 841B-m (hereinafter collectively referred to as “decoder 841”) are held in the latch circuit 23. The display data is decoded and a gradation level signal corresponding to the number of gradations of each RGB pixel is output. Each of the selection switches SWR11,..., SWBnm is controlled to be turned on / off based on the gradation level signal output from the decoder 841. At the time of ON, the gradation voltage application line AL and the gradation voltage output line SL are conducted, and the gradation voltage applied to the gradation voltage application line AL is applied to the gradation voltage output line SL. That is, the gradation voltage of the selected gradation voltage application line AL is output to the gradation voltage output line SL to the gradation voltage output line SL.
JP 2003-122325 A JP 2004-21163 A

ところで、階調電圧発生回路127の各階調アンプAMP1、・・、AMPnの電流駆動能力は、アンプ電源制御回路1271により、表示データの全階調レベル範囲に対し、信号ラインSの配線抵抗や画素容量94等に応じて各階調電圧を安定して供給することができるような一定の値に設定されていた。すなわち、最も高い電流駆動能力を必要とする階調電圧の最高電圧レベルを安定して供給することができる電流駆動能力を有するように設定されていた。しかしながら、表示データの階調レベルに対する階調電圧の電圧レベルが比較的低い時には、階調アンプAMPに必要な電流駆動能力は階調電圧の電圧レベルが高い場合よりも低くてよい。すなわち、階調電圧の電圧レベルが低い時には、階調アンプAMPに必要以上の過剰な電流駆動能力が設定されている状態となっていた。したがって、この過剰な電流駆動能力によって無駄に電力を消費していた。   By the way, the current drive capability of each of the gradation amplifiers AMP1,. The gradation voltage is set to a certain value so that each gradation voltage can be stably supplied according to the capacity 94 and the like. That is, the current driving capability is set so as to stably supply the maximum voltage level of the gradation voltage that requires the highest current driving capability. However, when the voltage level of the gradation voltage relative to the gradation level of the display data is relatively low, the current driving capability required for the gradation amplifier AMP may be lower than when the voltage level of the gradation voltage is high. That is, when the voltage level of the gradation voltage is low, an excessive current driving capability more than necessary is set in the gradation amplifier AMP. Therefore, power is wasted due to this excessive current driving capability.

本発明は以上の点を考慮してなされたものであり、その目的とするところは、消費電力を低減させた表示駆動装置、表示装置及び表示駆動装置の駆動制御方法を提供することである。   The present invention has been made in consideration of the above points, and an object of the present invention is to provide a display drive device, a display device, and a drive control method for the display drive device with reduced power consumption.

以上の課題を解決するために、請求項1に記載の発明は、所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置であって、表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする。 In order to solve the above problem, the invention according to claim 1, by dividing a predetermined voltage into a plurality of voltages, generates a voltage corresponding to the gradation level for each gradation level, and A display driving device in which an amplifier circuit corresponding to the gradation level is provided for each level, wherein each of the voltages simultaneously applied to the signal lines of the display panel is higher than a voltage corresponding to a predetermined gradation level. When the bias current is small, the bias current supplied to each of the amplifier circuits is equal to each other at a predetermined current value, and the voltage applied simultaneously to each signal line of the display panel is The value of the bias current supplied to each of the amplifier circuits is larger than the predetermined current value when any one is larger than the voltage corresponding to the predetermined gradation level. Characterized in that it comprises a means for supplying the bias current to be equal to each other at a current value.

請求項2に記載の発明は、所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置であって、表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする。 According to the second aspect of the present invention, a voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and the gradation level is supported for each gradation level. The display driving device provided with the above-described amplifier circuit, wherein when the total value of the gradation levels corresponding to the voltages simultaneously applied to the respective signal lines of the display panel is smaller than a predetermined threshold, the amplifier The bias current is supplied so that the bias current values supplied to each of the circuits are equal to each other at a predetermined current value, and supplied to each of the amplifier circuits when the total value is larger than the predetermined threshold value The bias current is supplied so that the bias current values are equal to each other at a current value larger than the predetermined current value .

請求項3に記載の発明は、表示パネルに信号ラインが複数設けられているとともに、階調レベル毎に該階調レベルに対応したアンプ回路が設けられ、所定電圧を複数の電圧に分圧することにより前記階調レベル毎に該階調レベルに対応した電圧を生成する表示装置であって、前記表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする。 According to the third aspect of the present invention, a plurality of signal lines are provided on the display panel, and an amplifier circuit corresponding to the gradation level is provided for each gradation level, and the predetermined voltage is divided into the plurality of voltages. The display device generates a voltage corresponding to the gradation level for each gradation level, and each of the voltages simultaneously applied to the signal lines of the display panel is based on a voltage corresponding to a predetermined gradation level. Voltage is applied to the signal lines of the display panel at the same time so that the bias currents supplied to the amplifier circuits are equal to each other at a predetermined current value. Is greater than the voltage corresponding to the predetermined gradation level, the value of the bias current supplied to each of the amplifier circuits is the predetermined current value. Characterized in that it comprises a means for supplying the bias current to be equal to each other at even higher current value Ri.

請求項4に記載の発明は、表示パネルに信号ラインが複数設けられているとともに、階調レベル毎に該階調レベルに対応したアンプ回路が設けられ、所定電圧を複数の電圧に分圧することにより前記階調レベル毎に該階調レベルに対応した電圧を生成する表示装置であって、前記表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする。 According to a fourth aspect of the present invention, a plurality of signal lines are provided on the display panel, and an amplifier circuit corresponding to the gradation level is provided for each gradation level, and the predetermined voltage is divided into the plurality of voltages. The display device generates a voltage corresponding to the gradation level for each gradation level, and a total value of the gradation levels corresponding to each of the voltages simultaneously applied to the signal lines of the display panel is predetermined. The bias current is supplied so that the bias current values supplied to the respective amplifier circuits are equal to each other at a predetermined current value when the threshold value is smaller than the threshold value, and the total value is larger than the predetermined threshold value. Sometimes, the bias current is supplied so that the values of the bias current supplied to each of the amplifier circuits are equal to each other at a current value larger than the predetermined current value. Characterized in that it comprises means that.

請求項5に記載の発明は、所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置の駆動制御方法であって、表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給することを特徴とする。 The invention according to claim 5 generates a voltage corresponding to the gradation level for each gradation level by dividing a predetermined voltage into a plurality of voltages, and corresponds to the gradation level for each gradation level. A drive control method for a display driving device provided with the amplifier circuit, wherein each of the voltages applied simultaneously to each signal line of the display panel is smaller than a voltage corresponding to a predetermined gradation level, The bias current is supplied so that the values of the bias current supplied to each of the amplifier circuits are equal to each other at a predetermined current value, and any one of the voltages simultaneously applied to the signal lines of the display panel is the predetermined voltage. When the voltage is higher than the voltage corresponding to the gradation level, the values of the bias currents supplied to the amplifier circuits are mutually greater than the predetermined current value. Characterized in that to be equal to supply the bias current.

請求項6に記載の発明は、所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置の駆動制御方法であって、表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給することを特徴とする。 According to the sixth aspect of the present invention, a voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and the gradation level is supported for each gradation level. Drive control method for a display driving device provided with the above-described amplifier circuit, wherein the total value of the gradation levels corresponding to each of the voltages simultaneously applied to the signal lines of the display panel is smaller than a predetermined threshold value When the bias current is supplied so that the values of the bias current supplied to each of the amplifier circuits are equal to each other at a predetermined current value, and the total value is larger than the predetermined threshold, the amplifier circuit The bias currents are supplied so that the values of the bias currents supplied to the respective currents are equal to each other at a current value larger than the predetermined current value .

本発明によれば消費電力を低減することができる。 According to the present invention, power consumption can be reduced.

〔第1の実施の形態〕
以下、本発明を液晶表示装置に適用した場合の実施の形態を図示例と共に説明する。図1は、本実施の形態における液晶表示装置の構成を示すブロック図である。なお、上述した背景技術における構成と同等の機能及び構成については、同一の符号を付して、その説明を簡略化又は省略する。液晶表示装置1は、液晶表示パネル10、信号ドライバ(信号側駆動手段)20、走査ドライバ(走査側駆動手段)30、RGBデコーダ40、メモリ(記憶手段)60、駆動アンプ70、LCDコントローラ80、電圧発生回路90等を備えて構成される。
[First Embodiment]
Hereinafter, an embodiment in which the present invention is applied to a liquid crystal display device will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to the present embodiment. In addition, about the function and structure equivalent to the structure in the background art mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted. The liquid crystal display device 1 includes a liquid crystal display panel 10, a signal driver (signal side driving means) 20, a scanning driver (scanning side driving means) 30, an RGB decoder 40, a memory (storage means) 60, a drive amplifier 70, an LCD controller 80, A voltage generation circuit 90 and the like are provided.

液晶表示パネル10は、行方向に配設された複数の走査ラインGと、列方向に配設された複数の信号ラインSを備え、走査ラインGと信号ラインSの各交点付近に図10に示す表示画素を備える。   The liquid crystal display panel 10 includes a plurality of scanning lines G arranged in the row direction and a plurality of signal lines S arranged in the column direction, and each of the intersections of the scanning lines G and the signal lines S is shown in FIG. The display pixel shown is provided.

信号ドライバ20には、信号ラインSが接続され、後述するLCDコントローラ80から出力される水平制御信号(クロック信号CLK、シフトレジスタ信号STR、ラッチ動作制御信号STB、出力イネーブル信号OE、基準信号REF等)に基づいて、メモリ60から供給されるR(赤)、G(緑)、B(青)の各色の表示データを1行単位で記憶し、該表示データに基づいた表示信号を階調電圧として各信号ラインSに順次供給する。詳細は後述する。   A signal line S is connected to the signal driver 20, and horizontal control signals (clock signal CLK, shift register signal STR, latch operation control signal STB, output enable signal OE, reference signal REF, etc.) output from an LCD controller 80 described later. ), The display data of each color of R (red), G (green), and B (blue) supplied from the memory 60 is stored in units of one row, and the display signal based on the display data is stored in the gradation voltage. Are sequentially supplied to each signal line S. Details will be described later.

走査ドライバ30には、走査ラインGが接続され、LCDコントローラ80から出力される垂直制御信号に基づいて、各走査ラインGに走査信号を順次印加して選択状態とし、信号ラインSと交差する位置の表示画素(画素電極)に、信号ドライバ20から信号ラインSを介して供給された階調電圧を印加する。   A scanning line G is connected to the scanning driver 30, and based on a vertical control signal output from the LCD controller 80, a scanning signal is sequentially applied to each scanning line G to be in a selected state, and a position that intersects the signal line S The gradation voltage supplied from the signal driver 20 via the signal line S is applied to the display pixel (pixel electrode).

RGBデコーダ40は、例えば、液晶表示装置1の外部から供給される映像信号(コンポジットビデオ信号)から水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYを抽出して、LCDコントローラ80に供給すると共に、映像信号に含まれるR、G、Bの各色信号(RGB信号:表示信号)を抽出し、メモリ60に出力する。   For example, the RGB decoder 40 extracts the horizontal synchronization signal H, the vertical synchronization signal V, and the composite synchronization signal CSY from a video signal (composite video signal) supplied from the outside of the liquid crystal display device 1 and supplies the extracted signal to the LCD controller 80. At the same time, R, G, and B color signals (RGB signal: display signal) included in the video signal are extracted and output to the memory 60.

メモリ60は、RAM等で構成されており、例えば1フレーム(1画面)分のRGB信号(表示信号)を一時的に記憶し、記憶されたRGB信号をaビットの表示データとして信号ドライバ20に出力する。   The memory 60 is composed of a RAM or the like, for example, temporarily stores RGB signals (display signals) for one frame (one screen), and stores the stored RGB signals as a-bit display data in the signal driver 20. Output.

駆動アンプ70は、各表示画素の補助容量31に接続された補助容量ライン(共通ライン)C及び対向電極93に印加されるコモン信号電圧VCOMを生成し、LCDコントローラ80から出力される極性制御信号POLに応じてコモン信号電圧VCOMの極性を反転して出力する。   The drive amplifier 70 generates a common signal voltage VCOM applied to the auxiliary capacitance line (common line) C and the counter electrode 93 connected to the auxiliary capacitance 31 of each display pixel, and outputs a polarity control signal output from the LCD controller 80. The polarity of the common signal voltage VCOM is inverted according to POL and output.

LCDコントローラ80は、RGBデコーダ40から供給される水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYに基づいて、極性制御信号POL等を生成して、駆動アンプ70に出力すると共に、水平制御信号や垂直制御信号を生成して、各々信号ドライバ20及び走査ドライバ30に出力することにより、所定のタイミングで各表示画素に階調電圧を印加して、液晶表示パネル10に表示データに基づく所定の画像情報を表示させる制御を行う。   The LCD controller 80 generates a polarity control signal POL and the like based on the horizontal synchronization signal H, the vertical synchronization signal V, and the composite synchronization signal CSY supplied from the RGB decoder 40, outputs them to the drive amplifier 70, and performs horizontal control. By generating signals and vertical control signals and outputting them to the signal driver 20 and the scanning driver 30, respectively, a gradation voltage is applied to each display pixel at a predetermined timing, and a predetermined voltage based on display data is applied to the liquid crystal display panel 10. Control to display the image information.

電圧発生回路90は、液晶表示装置9を構成する各回路に必要な複数の電圧を生成して供給する。例えば、各回路の内部電源電圧VDDや階調電圧生成のための電圧VS等が生成され、電圧VSは信号ドライバ20に供給される。   The voltage generation circuit 90 generates and supplies a plurality of voltages necessary for each circuit constituting the liquid crystal display device 9. For example, an internal power supply voltage VDD of each circuit, a voltage VS for generating a gradation voltage, and the like are generated, and the voltage VS is supplied to the signal driver 20.

図2は、本実施の形態における信号ドライバの要部構成図である。なお、背景技術において図9を用いて説明した信号ドライバ120と同一の構成要素については同一の符号を付し、説明を省略または簡略化する。信号ドライバ20は、シフトレジスタ21、データレジスタ22、ラッチ回路23、選択回路24、比較回路26、階調電圧発生回路27及び出力バッファ25等によって構成される。   FIG. 2 is a main part configuration diagram of the signal driver in the present embodiment. In the background art, the same components as those of the signal driver 120 described with reference to FIG. 9 are denoted by the same reference numerals, and description thereof is omitted or simplified. The signal driver 20 includes a shift register 21, a data register 22, a latch circuit 23, a selection circuit 24, a comparison circuit 26, a gradation voltage generation circuit 27, an output buffer 25, and the like.

比較回路26は、ラッチ回路23に保持されて出力される表示データとLCDコントローラ80から入力される基準信号REFとを比較し、比較結果を信号Aとして階調電圧発生回路27に出力する。   The comparison circuit 26 compares the display data held and output by the latch circuit 23 with the reference signal REF input from the LCD controller 80, and outputs the comparison result to the gradation voltage generation circuit 27 as a signal A.

階調電圧発生回路27は、電圧VSとGND間を表示データの階調数(n=2a)に応じた複数の抵抗Rで分圧して、分圧した電圧を階調アンプAMPを介して階調電圧として出力する。また、例えばLCDコントローラ80から出力される極性制御信号POLに応じて階調電圧が反転される(図示略)。ここで、階調アンプ回路AMPはボルテージホロワ回路を有して構成される。階調電圧発生回路27を構成する各階調アンプAMP1、・・、AMPnの電流駆動能力は、アンプ電源制御回路271によって設定され、本実施の形態においては、後述するように、階調アンプAMPの電流駆動能力が、比較回路26より入力される比較結果信号Aに基づいて変更制御されることを特徴とする。 The gradation voltage generation circuit 27 divides the voltage VS and GND by a plurality of resistors R corresponding to the number of gradations (n = 2 a ) of the display data, and the divided voltage is supplied via the gradation amplifier AMP. Output as gradation voltage. Further, for example, the gradation voltage is inverted (not shown) according to the polarity control signal POL output from the LCD controller 80. Here, the gradation amplifier circuit AMP has a voltage follower circuit. The current drive capability of each of the gradation amplifiers AMP1,... AMPn constituting the gradation voltage generation circuit 27 is set by the amplifier power supply control circuit 271, and in this embodiment, as will be described later, The current drive capability is controlled to be changed based on the comparison result signal A input from the comparison circuit 26.

図3は、本実施の形態における選択回路、比較回路及び階調電圧発生回路の回路構成を示した図である。比較回路26は、ラッチ回路23に保持された信号ライン毎の表示データと基準信号REFとを比較する比較器121R−1、121G−1、121B−1、・・、121R−m、121G−m、121B−m(以下、総称して「比較器121」と言う。)を備える。比較器121は入力される表示データの階調レベル(階調値)と基準信号REFの示す基準階調レベル(基準階調値)とを比較する。各比較器121から出力される比較結果はOR回路261に入力される。OR回路261から出力される信号Aは、階調電圧発生回路27のアンプ電源制御回路271に入力される。   FIG. 3 is a diagram illustrating circuit configurations of the selection circuit, the comparison circuit, and the gradation voltage generation circuit in the present embodiment. The comparison circuit 26 compares comparators 121R-1, 121G-1, 121B-1,..., 121R-m, 121G-m that compare the display data for each signal line held in the latch circuit 23 with the reference signal REF. , 121B-m (hereinafter collectively referred to as “comparator 121”). The comparator 121 compares the gradation level (gradation value) of the input display data with the reference gradation level (reference gradation value) indicated by the reference signal REF. The comparison result output from each comparator 121 is input to the OR circuit 261. The signal A output from the OR circuit 261 is input to the amplifier power supply control circuit 271 of the gradation voltage generation circuit 27.

液晶表示パネル10がノーマリホワイトモードであって、表示データの階調レベルに対し、階調レベルが低い時に階調電圧が高く(黒表示)、階調レベルが高い時に階調電圧が低く(白表示)設定される場合に、例えば、表示データが6ビット(64階調)であって、基準信号REFの示す基準階調レベルが中間の32階調で、表示データの階調レベルが16階調の場合、比較器121は、入力された表示データの示す階調レベルと基準信号REFの示す基準階調レベル(32階調)とを比較し、表示データの階調レベルが基準階調レベルより低いと判定し、比較結果として“1”を出力する。一方、表示データの階調レベルが48階調の場合は、比較器121は、表示データの階調レベルが基準階調レベルより高いと判定し、比較結果として“0”を出力する。このように、比較器121は、入力された表示データの階調レベルが基準階調レベル以下の場合は、比較結果として“1”を出力し、基準階調レベルより高い場合は、比較結果として“0”を出力する。   When the liquid crystal display panel 10 is in a normally white mode and the gradation level of the display data is low, the gradation voltage is high (black display), and when the gradation level is high, the gradation voltage is low ( White display), for example, the display data is 6 bits (64 gradations), the reference gradation level indicated by the reference signal REF is an intermediate 32 gradations, and the gradation level of the display data is 16 In the case of gradation, the comparator 121 compares the gradation level indicated by the input display data with the reference gradation level (32 gradations) indicated by the reference signal REF, and the gradation level of the display data is the reference gradation. It is determined that it is lower than the level, and “1” is output as the comparison result. On the other hand, when the gradation level of the display data is 48 gradations, the comparator 121 determines that the gradation level of the display data is higher than the reference gradation level, and outputs “0” as the comparison result. Thus, the comparator 121 outputs “1” as the comparison result when the gradation level of the input display data is equal to or lower than the reference gradation level, and as the comparison result when it is higher than the reference gradation level. Outputs “0”.

OR回路261は、各比較器121R−1、・・、121B−mから出力される比較結果の何れかが“1”である場合は比較結果信号Aとして“1”を出力し、各比較器121R−1、・・、121B−mから出力される比較結果の全てが“0”の場合は比較結果信号Aとして“0”を出力する。   The OR circuit 261 outputs “1” as the comparison result signal A when any of the comparison results output from the comparators 121R-1,..., 121B-m is “1”. When all the comparison results output from 121R-1,..., 121B-m are “0”, “0” is output as the comparison result signal A.

階調電圧発生回路27におけるアンプ電源制御回路271は、OR回路261より出力される比較結果信号Aに応じて、階調アンプAMPの電流駆動能力の設定値を変更制御する機能を備え、OR回路261より比較結果信号Aとして“0”が入力された場合には、アンプ電源制御回路271は、階調アンプAMPの電流駆動能力の設定値を低くし、比較結果信号Aとして“1”が入力された場合には、階調アンプAMPの電流駆動能力を、上記比較結果信号Aとして“0”が入力された場合の設定値より高くするように制御する。階調アンプAMPはアンプ電源制御回路271によって設定された電流駆動能力に従って、分圧された電圧を階調電圧として階調電圧印加ラインALに出力する。すなわち、比較結果信号Aとして“0”が入力された場合は、表示データの階調レベルが基準信号REFの基準階調レベルより高く、階調電圧が比較的低い場合であって、階調アンプAMPに必要とされる電流駆動能力が比較的低い状態であり、階調アンプAMPの電流駆動能力を比較的低くするように設定する。一方、比較結果信号Aとして“1”が入力された場合は、表示データの階調レベルが基準信号REFの基準階調レベルより低く、階調電圧が比較的高い場合であって、階調アンプAMPに比較的高い電流駆動能力が必要とされる状態であり、階調アンプAMPの電流駆動能力を比較的高くするように設定する。なお、階調アンプAMPの電流駆動能力の切り替えは、例えば、階調アンプAMPの電源から供給するバイアス電流の電流値を変えることによって行う。   The amplifier power supply control circuit 271 in the gradation voltage generation circuit 27 has a function of changing and controlling the set value of the current drive capability of the gradation amplifier AMP in accordance with the comparison result signal A output from the OR circuit 261. The OR circuit When “0” is input as the comparison result signal A from H.261, the amplifier power supply control circuit 271 lowers the set value of the current drive capability of the gradation amplifier AMP, and “1” is input as the comparison result signal A. If it is, the current drive capability of the gradation amplifier AMP is controlled to be higher than the set value when “0” is input as the comparison result signal A. The gradation amplifier AMP outputs the divided voltage as a gradation voltage to the gradation voltage application line AL in accordance with the current drive capability set by the amplifier power supply control circuit 271. That is, when “0” is input as the comparison result signal A, the gradation level of the display data is higher than the reference gradation level of the reference signal REF and the gradation voltage is relatively low. The current drive capability required for the AMP is in a relatively low state, and the current drive capability of the gradation amplifier AMP is set to be relatively low. On the other hand, when “1” is input as the comparison result signal A, the gradation level of the display data is lower than the reference gradation level of the reference signal REF, and the gradation voltage is relatively high. This is a state where the AMP requires a relatively high current driving capability, and the current driving capability of the gradation amplifier AMP is set to be relatively high. Note that switching of the current drive capability of the gradation amplifier AMP is performed, for example, by changing the current value of the bias current supplied from the power supply of the gradation amplifier AMP.

このように、本実施の形態においては、基準信号REFの基準階調レベルと表示データの階調レベルとを比較し、比較結果に基づいて階調アンプAMPの電流駆動能力の設定値を変更制御し、表示データの階調レベルに応じた階調電圧が比較的低い時は階調アンプAMPの電流駆動能力の設定値を下げ、表示データの階調レベルに応じた階調電圧が比較的高い時は階調アンプAMPの電流駆動能力の設定値を上げるようにして、階調アンプAMPの電流駆動能力を表示データの階調レベルに応じたレベルに設定することができる。これにより、階調アンプAMPが過剰な電流駆動能力を有して、無駄に電力を消費する状態が生じることを抑制して、消費電力を低減することができる。   As described above, in the present embodiment, the reference gradation level of the reference signal REF is compared with the gradation level of the display data, and the setting value of the current drive capability of the gradation amplifier AMP is changed and controlled based on the comparison result. When the gradation voltage corresponding to the gradation level of the display data is relatively low, the setting value of the current driving capability of the gradation amplifier AMP is lowered, and the gradation voltage corresponding to the gradation level of the display data is relatively high. In some cases, the current driving capability of the gradation amplifier AMP can be set to a level corresponding to the gradation level of the display data by increasing the set value of the current driving capability of the gradation amplifier AMP. As a result, it is possible to suppress a situation in which the gradation amplifier AMP has an excessive current driving capability and consumes power unnecessarily, and power consumption can be reduced.

なお、本実施の形態の液晶表示装置1は、RGB信号を一時的に記憶するメモリ60を備えることとしたが、本発明はこれに限るものではなく、メモリ60を備えずに、RGBデコーダ40から信号ドライバ20に直接RGB信号(表示データ)が出力されるような構成としてもよい。
<変形例>
The liquid crystal display device 1 according to the present embodiment includes the memory 60 that temporarily stores RGB signals. However, the present invention is not limited to this, and the RGB decoder 40 is not provided with the memory 60. The RGB signal (display data) may be directly output from the signal driver 20 to the signal driver 20.
<Modification>

なお、本発明の適用は、上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。図4は、本実施の形態における選択回路、比較回路及び階調電圧発生回路の変形例を示す回路構成図である。例えば、上述においては、信号ライン毎の表示データの階調レベルと基準信号REFの基準階調レベルとを比較することとしたが、図4に示すように、比較回路28において、1ライン分の信号ライン毎の表示データの階調レベルを加算する加算器281を備え、加算器281によって加算された1ライン分の表示データの階調レベルの合計値と基準信号REF’の基準階調レベルとを比較することとしてもよい。ここで、基準信号REF’の基準階調レベルの値は、例えば、上記の基準信号REFを1ライン分合計した、基準となる合計値(基準合計値)である。   The application of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit of the present invention. FIG. 4 is a circuit configuration diagram showing a modification of the selection circuit, the comparison circuit, and the gradation voltage generation circuit in the present embodiment. For example, in the above description, the gradation level of the display data for each signal line is compared with the reference gradation level of the reference signal REF. However, as shown in FIG. An adder 281 for adding the gradation levels of the display data for each signal line is provided, and the sum of the gradation levels of the display data for one line added by the adder 281 and the reference gradation level of the reference signal REF ′ It is good also as comparing. Here, the value of the reference gradation level of the reference signal REF ′ is, for example, a reference total value (reference total value) obtained by summing up the reference signal REF for one line.

図4において、比較器282は、加算器281から入力された合計値が基準信号REF’の示す基準合計値以下のときは、比較結果信号A’として“1”を出力し、また、加算器281から入力された合計値が基準信号REF’の示す基準合計値より大きいときは、比較結果信号A’として“0”を出力する。アンプ電源制御回路271は、図3の場合と同様に、比較器282より比較結果信号A’として“0”が入力された場合には、階調アンプAMPの電流駆動能力を低くし、比較結果信号A’として“1”が入力された場合には、階調アンプAMPの電流駆動能力を高くするように切り替える。この場合、比較器を1つにすることができて、比較回路28の回路規模を削減することができる。   In FIG. 4, the comparator 282 outputs “1” as the comparison result signal A ′ when the total value input from the adder 281 is equal to or less than the reference total value indicated by the reference signal REF ′. When the total value input from 281 is larger than the reference total value indicated by the reference signal REF ′, “0” is output as the comparison result signal A ′. Similarly to the case of FIG. 3, the amplifier power supply control circuit 271 reduces the current drive capability of the gradation amplifier AMP when the comparison result signal A ′ is inputted from the comparator 282, and the comparison result When “1” is input as the signal A ′, switching is performed so as to increase the current drive capability of the gradation amplifier AMP. In this case, one comparator can be provided, and the circuit scale of the comparison circuit 28 can be reduced.

また、上記においては、1ライン分の表示データの階調レベルの合計値と基準階調レベルとを比較することとしたが、1ライン分の表示データの階調レベルの平均値を算出し、平均値と基準階調レベルとを比較することとしてもよい。その場合、基準信号の基準階調レベルは基準となる平均値(基準平均値)である。   In the above description, the total gradation level of the display data for one line is compared with the reference gradation level, but the average value of the gradation levels of the display data for one line is calculated. The average value may be compared with the reference gradation level. In this case, the reference gradation level of the reference signal is a reference average value (reference average value).

〔第2の実施の形態〕
次に、本発明における第2の実施の形態を説明する。上述の第1の実施の形態では、1ライン分の表示データと基準信号REFとを比較することとしたが、本発明における第2の実施の形態は、デコーダ841より出力される各階調レベル信号に基づいて対応する階調アンプAMPの作動/停止を制御して、消費電力を低減させる構成を備えるものである。なお、本第2の実施の形態における液晶表示装置1は、第1の実施の形態において図1を用いて説明した液晶表示装置1とほぼ同等であり、信号ドライバ20の構成のみが異なる。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In the first embodiment described above, the display data for one line is compared with the reference signal REF. However, in the second embodiment of the present invention, each gradation level signal output from the decoder 841 is used. Is configured to control the operation / stop of the corresponding gradation amplifier AMP to reduce power consumption. The liquid crystal display device 1 according to the second embodiment is substantially the same as the liquid crystal display device 1 described with reference to FIG. 1 in the first embodiment, and only the configuration of the signal driver 20 is different.

図5は、本実施の形態における信号ドライバの要部構成図である。なお、上述した第1の実施の形態における構成と同等の機能及び構成については、同一の符号を付して、その説明を簡略化又は省略する。信号ドライバ20Aは、シフトレジスタ21、データレジスタ22、ラッチ回路23、選択回路24A、比較回路26A、階調電圧発生回路27A及び出力バッファ25等によって構成される。   FIG. 5 is a configuration diagram of a main part of the signal driver in the present embodiment. In addition, about the function and structure equivalent to the structure in 1st Embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted. The signal driver 20A includes a shift register 21, a data register 22, a latch circuit 23, a selection circuit 24A, a comparison circuit 26A, a gradation voltage generation circuit 27A, an output buffer 25, and the like.

比較回路26Aは、選択回路24のデコーダ841から出力される各階調レベル信号に基づいて、階調電圧発生回路27Aが備える各階調アンプAMPの動作/停止を設定するための信号を出力する。詳細は後述する。   The comparison circuit 26A outputs a signal for setting the operation / stop of each gradation amplifier AMP included in the gradation voltage generation circuit 27A based on each gradation level signal output from the decoder 841 of the selection circuit 24. Details will be described later.

階調電圧発生回路27Aは、電圧VSとGND間を表示データの階調数に応じた複数の抵抗Rで分圧して、分圧した電圧を階調アンプAMPを介して複数の階調電圧として出力する。   The gradation voltage generation circuit 27A divides between the voltages VS and GND by a plurality of resistors R corresponding to the number of gradations of display data, and the divided voltages are converted into a plurality of gradation voltages via the gradation amplifier AMP. Output.

図6は、本実施の形態における選択回路、比較回路及び階調電圧発生回路の回路構成の一例を示した図である。比較回路26Aは、デコーダ841より出力される階調レベル信号が入力されるOR回路521、522、・・、52n(以下、総称して「OR回路52」と言う。)を有し、各OR回路521、522、・・、52nには、各画素の、同一の階調基準電圧を選択する階調レベル信号が入力される。OR回路52から出力される信号B1、B2、・・、Bn(以下、総称して「信号B」と言う。)は階調電圧発生回路27Aに出力される。   FIG. 6 is a diagram illustrating an example of the circuit configuration of the selection circuit, the comparison circuit, and the gradation voltage generation circuit in this embodiment. The comparison circuit 26A includes OR circuits 521, 522,..., 52n (hereinafter collectively referred to as “OR circuits 52”) to which the gradation level signal output from the decoder 841 is input. A gradation level signal for selecting the same gradation reference voltage of each pixel is input to the circuits 521, 522,. Signals B1, B2,..., Bn (hereinafter collectively referred to as “signal B”) output from the OR circuit 52 are output to the gradation voltage generation circuit 27A.

階調電圧発生回路27Aにおいて、アンプ電源制御回路271Aは階調アンプAMPの電流駆動能力を所定レベルに設定するための所定のバイアス電流を供給する。また、アンプ電源制御回路271Aから出力されるバイアス電流の供給を断続するスイッチSW1、SW2、・・、SWn(以下、総称して「スイッチSW」を言う。)を備える。ここで、各スイッチSW1・・、SWnは通常はオフ状態とされ、比較回路26AのOR回路52から出力される信号Bによってオン/オフが切り替え制御される。   In the gradation voltage generation circuit 27A, the amplifier power supply control circuit 271A supplies a predetermined bias current for setting the current drive capability of the gradation amplifier AMP to a predetermined level. Also provided are switches SW1, SW2,..., SWn (hereinafter collectively referred to as “switch SW”) for intermittently supplying the bias current output from the amplifier power supply control circuit 271A. Here, the switches SW1,..., SWn are normally turned off, and on / off switching is controlled by the signal B output from the OR circuit 52 of the comparison circuit 26A.

例えば、OR回路52におけるOR回路521に入力されるn個の階調レベル信号が全て“0”である場合、OR回路521から出力される信号B1は“0”となり、スイッチSW1はオフ状態が維持される。従って、アンプ電源制御回路271Aから供給されるバイアス電流が遮断され、階調アンプAMP1の動作は停止する。一方、OR回路521に入力されるn個の階調レベル信号の内、何れかが“1”である場合、OR回路521から出力される信号B1は“1”となり、対応するスイッチSW1はオン状態となって階調アンプAMP1は作動する。   For example, when n gradation level signals input to the OR circuit 521 in the OR circuit 52 are all “0”, the signal B1 output from the OR circuit 521 is “0”, and the switch SW1 is in the off state. Maintained. Accordingly, the bias current supplied from the amplifier power supply control circuit 271A is cut off, and the operation of the gradation amplifier AMP1 is stopped. On the other hand, when any one of the n gradation level signals input to the OR circuit 521 is “1”, the signal B1 output from the OR circuit 521 is “1”, and the corresponding switch SW1 is turned on. Then, the gradation amplifier AMP1 is activated.

即ち、階調電圧発生回路27Aから出力される各階調電圧において、各階調電圧出力ラインSLR1、・・、SLBmの何れにおいても階調レベル信号が“0”で、階調電圧印加ラインALに接続されている選択スイッチSWが全てオフとなる場合、その階調電圧を階調電圧印加ラインALに印加する必要がないため、対応する階調アンプAMPの動作を停止させる。また、各階調電圧出力ラインSLR1、・・、SLBmの何れかの階調レベル信号が“1”で、階調電圧印加ラインALに接続されている選択スイッチSWの何れかが全てオンとなる場合に、対応する階調電圧の階調アンプAMPを作動させる。   That is, in each gradation voltage output from the gradation voltage generation circuit 27A, the gradation level signal is “0” in any gradation voltage output line SLR1,..., SLBm and is connected to the gradation voltage application line AL. When all the selected switches SW are turned off, it is not necessary to apply the gradation voltage to the gradation voltage application line AL, so that the operation of the corresponding gradation amplifier AMP is stopped. Further, when any of the gradation level signals of the gradation voltage output lines SLR1,..., SLBm is “1” and any of the selection switches SW connected to the gradation voltage application line AL is turned on. Then, the gradation amplifier AMP having the corresponding gradation voltage is operated.

このように、本実施の形態においては、各階調レベル信号に基づいて対応する階調アンプAMPの作動/停止を制御することにより、出力不要な階調電圧の生成を停止させて、液晶表示装置の消費電力を低減することができる。   As described above, in this embodiment, by controlling the operation / stop of the corresponding gradation amplifier AMP based on each gradation level signal, generation of gradation voltages that do not require output is stopped, and the liquid crystal display device Power consumption can be reduced.

〔第3の実施の形態〕
次に、本発明における第3の実施の形態を説明する。本第3の実施の形態は、上述の第1の実施の形態と第2の実施の形態を組み合わせた構成を備えるものである。図7は、本実施の形態における信号ドライバの要部構成図である。なお、上述した第1の実施の形態及び第2の実施の形態における構成と同等の機能及び構成については、同一の符号を付して、その説明を簡略化又は省略する。信号ドライバ20Bは、シフトレジスタ21、データレジスタ22、ラッチ回路23、選択回路24A、出力バッファ25、第1比較回路26B、第2比較回路28B及び階調電圧発生回路27B等によって構成される。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. The third embodiment has a configuration in which the first embodiment and the second embodiment described above are combined. FIG. 7 is a main part configuration diagram of the signal driver in the present embodiment. In addition, about the function and structure equivalent to the structure in 1st Embodiment mentioned above and 2nd Embodiment, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted. The signal driver 20B includes a shift register 21, a data register 22, a latch circuit 23, a selection circuit 24A, an output buffer 25, a first comparison circuit 26B, a second comparison circuit 28B, a gradation voltage generation circuit 27B, and the like.

第1比較回路26Bは、第1の実施の形態における比較回路26と同様であり、ラッチ回路23に保持された画素ごとの表示データとLCDコントローラ80から入力される基準信号REFとを比較し、比較結果を階調電圧発生回路27Bに出力する。   The first comparison circuit 26B is the same as the comparison circuit 26 in the first embodiment, and compares the display data for each pixel held in the latch circuit 23 with the reference signal REF input from the LCD controller 80. The comparison result is output to the gradation voltage generation circuit 27B.

選択回路24Aは第2の実施の形態における選択回路24Aと同様の構成を有する。第2比較回路28Bは、第2の実施の形態における比較回路26Aと同様の構成を有し、選択回路24Bのデコーダ841から出力される各階調レベル信号に基づいて、階調電圧発生回路27Bが備える階調アンプAMPの動作/停止を設定するための信号を出力する。   The selection circuit 24A has the same configuration as the selection circuit 24A in the second embodiment. The second comparison circuit 28B has a configuration similar to that of the comparison circuit 26A in the second embodiment, and the gradation voltage generation circuit 27B is configured based on each gradation level signal output from the decoder 841 of the selection circuit 24B. A signal for setting operation / stop of the gradation amplifier AMP provided is output.

階調電圧発生回路27Bは、電圧VSとGND間を表示データの階調数に応じた複数の抵抗Rで分圧して、分圧した電圧を階調アンプAMPを介して複数の階調電圧として出力する。階調電圧発生回路27Bを構成する階調アンプAMPの電流駆動能力は、第1比較回路26Bより入力される比較結果に基づいて制御され、階調アンプAMPの動作/停止が第2比較回路28Bより入力される信号に基づいて制御される。   The gradation voltage generation circuit 27B divides the voltage VS and GND by a plurality of resistors R corresponding to the number of gradations of display data, and the divided voltages are converted into a plurality of gradation voltages via the gradation amplifier AMP. Output. The current drive capability of the gradation amplifier AMP constituting the gradation voltage generation circuit 27B is controlled based on the comparison result input from the first comparison circuit 26B, and the operation / stop of the gradation amplifier AMP is controlled by the second comparison circuit 28B. It is controlled on the basis of a more input signal.

図8は、本実施の形態における選択回路、第1比較回路、第2比較回路及び階調電圧発生回路の回路構成の一例を示した図である。まず第1比較回路26Bの比較器121によって信号ライン毎の表示データの階調レベルと基準信号REFの基準階調レベルとが比較される。各比較器121R−1、・・、121B−mから出力される比較結果はOR回路261に入力される。OR回路261から出力される比較結果信号Aは、階調電圧発生回路27Bのアンプ電源制御回路271に入力される。   FIG. 8 is a diagram illustrating an example of the circuit configuration of the selection circuit, the first comparison circuit, the second comparison circuit, and the gradation voltage generation circuit in this embodiment. First, the comparator 121 of the first comparison circuit 26B compares the gradation level of the display data for each signal line with the reference gradation level of the reference signal REF. The comparison results output from the respective comparators 121R-1,..., 121B-m are input to the OR circuit 261. The comparison result signal A output from the OR circuit 261 is input to the amplifier power supply control circuit 271 of the gradation voltage generation circuit 27B.

階調アンプAMPの電流駆動能力は、アンプ電源制御回路271によって設定され、OR回路261より出力される比較結果信号Aに基づいて階調アンプAMPの電流駆動能力の切り替え制御が行われる。   The current drive capability of the gradation amplifier AMP is set by the amplifier power supply control circuit 271, and switching control of the current drive capability of the gradation amplifier AMP is performed based on the comparison result signal A output from the OR circuit 261.

また、第2比較回路28Bの各OR回路521、522、・・、52nには同一の階調電圧を選択する階調レベル信号が入力され、OR回路52から出力される信号Bは階調電圧発生回路27Aに出力され、信号Bに基づいてスイッチSWのオン/オフが制御される。   Further, each of the OR circuits 521, 522,..., 52n of the second comparison circuit 28B receives a gradation level signal for selecting the same gradation voltage, and the signal B output from the OR circuit 52 is the gradation voltage. Based on the signal B output to the generation circuit 27A, the on / off of the switch SW is controlled.

これにより、階調アンプAMPが過剰な電流駆動能力を有して、無駄な電力を消費する状態が生じることを抑制するとともに、出力不要な階調電圧の生成を停止させて、消費電力を一層低減させることができる。   As a result, the grayscale amplifier AMP has an excessive current driving capability and suppresses a state where wasteful power is consumed, and generation of a grayscale voltage that does not require output is stopped, thereby further reducing power consumption. Can be reduced.

第1の実施の形態における液晶表示装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of a liquid crystal display device according to a first embodiment. 第1の実施の形態における信号ドライバの要部構成図。The principal part block diagram of the signal driver in 1st Embodiment. 第1の実施の形態における選択回路、比較回路及び階調電圧発生回路の回路構成図。FIG. 3 is a circuit configuration diagram of a selection circuit, a comparison circuit, and a gradation voltage generation circuit in the first embodiment. 第1の実施の形態における選択回路、比較回路及び階調電圧発生回路の変形例を示す回路構成図。FIG. 6 is a circuit configuration diagram showing a modification of the selection circuit, the comparison circuit, and the gradation voltage generation circuit in the first embodiment. 第2の実施の形態における信号ドライバの要部構成図。The principal part block diagram of the signal driver in 2nd Embodiment. 第2の実施の形態における選択回路、比較回路及び階調電圧発生回路の回路構成図。The circuit block diagram of the selection circuit in the 2nd Embodiment, a comparison circuit, and a gradation voltage generation circuit. 第3の実施の形態における信号ドライバの要部構成図。The principal part block diagram of the signal driver in 3rd Embodiment. 第3の実施の形態における選択回路、比較回路及び階調電圧発生回路の回路構成図。The circuit block diagram of the selection circuit in the 3rd Embodiment, a comparison circuit, and a gradation voltage generation circuit. 従来の液晶表示装置の要部構成図。The principal part block diagram of the conventional liquid crystal display device. 従来の信号ドライバの要部構成図。The principal part block diagram of the conventional signal driver. 従来の選択回路、比較回路及び階調電圧発生回路の回路構成図。The circuit block diagram of the conventional selection circuit, a comparison circuit, and a gradation voltage generation circuit.

符号の説明Explanation of symbols

1 液晶表示装置
10 液晶表示パネル
20 信号ドライバ
21 シフトレジスタ
22 データレジスタ
23 ラッチ回路
24、24A、24B 選択回路
25 出力バッファ
26、26A 比較回路
26B 第1比較回路
28B 第2比較回路
27、27A、27B 階調電圧発生回路
30 走査ドライバ
40 RGBデコーダ

60 メモリ
70 駆動アンプ
80 LCDコントローラ
90 電圧発生回路
DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 10 Liquid crystal display panel 20 Signal driver 21 Shift register 22 Data register 23 Latch circuit 24, 24A, 24B Selection circuit 25 Output buffer 26, 26A Comparison circuit 26B First comparison circuit 28B Second comparison circuits 27, 27A, 27B Grayscale voltage generation circuit 30 Scan driver 40 RGB decoder

60 Memory 70 Drive amplifier 80 LCD controller 90 Voltage generation circuit

Claims (6)

所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置であって、
表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、
前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする表示駆動装置。
A voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and an amplifier circuit corresponding to the gradation level is provided for each gradation level. A driving device comprising:
When each of the voltages simultaneously applied to the signal lines of the display panel is smaller than a voltage corresponding to a predetermined gradation level, the values of the bias currents supplied to the amplifier circuits are mutually equal at a predetermined current value. Supplying the bias current to be equal,
When any one of the voltages simultaneously applied to the signal lines of the display panel is higher than a voltage corresponding to the predetermined gradation level, the value of the bias current supplied to each of the amplifier circuits is A display driving apparatus comprising means for supplying the bias current so as to be equal to each other at a current value larger than a predetermined current value .
所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置であって、A voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and an amplifier circuit corresponding to the gradation level is provided for each gradation level. A driving device comprising:
表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、When the total value of the gradation levels corresponding to each of the voltages applied simultaneously to each signal line of the display panel is smaller than a predetermined threshold, the value of the bias current supplied to each of the amplifier circuits is a predetermined current Supplying the bias current to be equal to each other in value,
前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする表示駆動装置。When the total value is larger than the predetermined threshold value, the bias current is supplied so that the bias current values supplied to the amplifier circuits are equal to each other at a current value larger than the predetermined current value. A display driving device characterized by comprising:
表示パネルに信号ラインが複数設けられているとともに、階調レベル毎に該階調レベルに対応したアンプ回路が設けられ、A plurality of signal lines are provided on the display panel, and an amplifier circuit corresponding to the gradation level is provided for each gradation level.
所定電圧を複数の電圧に分圧することにより前記階調レベル毎に該階調レベルに対応した電圧を生成する表示装置であって、A display device that generates a voltage corresponding to each gradation level by dividing a predetermined voltage into a plurality of voltages,
前記表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、When each voltage applied simultaneously to each signal line of the display panel is smaller than a voltage corresponding to a predetermined gradation level, the value of the bias current supplied to each of the amplifier circuits is a predetermined current value. Supplying the bias currents to be equal to each other;
前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする表示装置。When any one of the voltages simultaneously applied to the signal lines of the display panel is higher than a voltage corresponding to the predetermined gradation level, the value of the bias current supplied to each of the amplifier circuits is A display device comprising means for supplying the bias current so as to be equal to each other at a current value larger than a predetermined current value.
表示パネルに信号ラインが複数設けられているとともに、階調レベル毎に該階調レベルに対応したアンプ回路が設けられ、A plurality of signal lines are provided on the display panel, and an amplifier circuit corresponding to the gradation level is provided for each gradation level.
所定電圧を複数の電圧に分圧することにより前記階調レベル毎に該階調レベルに対応した電圧を生成する表示装置であって、A display device that generates a voltage corresponding to each gradation level by dividing a predetermined voltage into a plurality of voltages,
前記表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、When the total value of the gradation levels corresponding to each of the voltages simultaneously applied to the signal lines of the display panel is smaller than a predetermined threshold, the value of the bias current supplied to each of the amplifier circuits is a predetermined value. Supplying the bias current so that the current values are equal to each other;
前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給する手段を備えていることを特徴とする表示装置。When the total value is larger than the predetermined threshold value, the bias current is supplied so that the bias current values supplied to the amplifier circuits are equal to each other at a current value larger than the predetermined current value. A display device comprising means for performing
所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置の駆動制御方法であって、A voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and an amplifier circuit corresponding to the gradation level is provided for each gradation level. A drive control method for a drive device, comprising:
表示パネルの各信号ラインに同時に印加される電圧のそれぞれが所定の階調レベルに対応する電圧よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、When each of the voltages simultaneously applied to the signal lines of the display panel is smaller than a voltage corresponding to a predetermined gradation level, the values of the bias currents supplied to the amplifier circuits are mutually equal at a predetermined current value. Supplying the bias current to be equal,
前記表示パネルの前記各信号ラインに同時に印加される電圧の何れかが前記所定の階調レベルに対応する電圧よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給することを特徴とする表示駆動装置の駆動制御方法。When any one of the voltages simultaneously applied to the signal lines of the display panel is higher than a voltage corresponding to the predetermined gradation level, the value of the bias current supplied to each of the amplifier circuits is A drive control method for a display drive device, characterized in that the bias currents are supplied so as to be equal to each other at a current value larger than a predetermined current value.
所定電圧を複数の電圧に分圧することにより階調レベル毎に該階調レベルに対応した電圧を生成するとともに、前記階調レベル毎に該階調レベルに対応したアンプ回路が設けられている表示駆動装置の駆動制御方法であって、A voltage corresponding to the gradation level is generated for each gradation level by dividing the predetermined voltage into a plurality of voltages, and an amplifier circuit corresponding to the gradation level is provided for each gradation level. A drive control method for a drive device, comprising:
表示パネルの各信号ラインに同時に印加される電圧のそれぞれに対応する階調レベルの合計値が所定の閾値よりも小さいときに、前記アンプ回路のそれぞれに供給されるバイアス電流の値が所定の電流値で互いに等しくなるように前記バイアス電流を供給し、When the total value of the gradation levels corresponding to each of the voltages applied simultaneously to each signal line of the display panel is smaller than a predetermined threshold, the value of the bias current supplied to each of the amplifier circuits is a predetermined current Supplying the bias current to be equal to each other in value,
前記合計値が前記所定の閾値よりも大きいときに、前記アンプ回路のそれぞれに供給される前記バイアス電流の値が前記所定の電流値よりも大きい電流値で互いに等しくなるように前記バイアス電流を供給することを特徴とする表示駆動装置の駆動制御方法。When the total value is larger than the predetermined threshold value, the bias current is supplied so that the bias current values supplied to the amplifier circuits are equal to each other at a current value larger than the predetermined current value. A drive control method for a display drive device.
JP2004312737A 2004-10-27 2004-10-27 Display drive device, display device, and drive control method for display drive device Expired - Fee Related JP4687070B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004312737A JP4687070B2 (en) 2004-10-27 2004-10-27 Display drive device, display device, and drive control method for display drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312737A JP4687070B2 (en) 2004-10-27 2004-10-27 Display drive device, display device, and drive control method for display drive device

Publications (2)

Publication Number Publication Date
JP2006126358A JP2006126358A (en) 2006-05-18
JP4687070B2 true JP4687070B2 (en) 2011-05-25

Family

ID=36721191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312737A Expired - Fee Related JP4687070B2 (en) 2004-10-27 2004-10-27 Display drive device, display device, and drive control method for display drive device

Country Status (1)

Country Link
JP (1) JP4687070B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313612A (en) * 1992-05-14 1993-11-26 Seiko Epson Corp Liquid crystal display device and electronic equipment
JPH09197371A (en) * 1996-01-19 1997-07-31 Sanyo Electric Co Ltd Liquid crystal display device
JPH10301541A (en) * 1997-04-30 1998-11-13 Sony Corp Liquid crystal driver circuit
JPH10326084A (en) * 1997-05-23 1998-12-08 Sony Corp Display device
JP2002108301A (en) * 2000-09-29 2002-04-10 Toshiba Corp Liquid crystal driving circuit and load driving circuit
JP2003029725A (en) * 2001-06-30 2003-01-31 Hynix Semiconductor Inc Source driver for liquid crystal display element and driving method of liquid crystal display element
JP2003084722A (en) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd Driving circuit for display device
JP2004138820A (en) * 2002-10-17 2004-05-13 Isron Corp Signal output device and liquid crystal display device using the same
JP2004260603A (en) * 2003-02-26 2004-09-16 Sharp Corp Digital/analog converter, display panel drive circuit using the same, and display device
JP2004271930A (en) * 2003-03-10 2004-09-30 Nec Electronics Corp Driving circuit of display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313612A (en) * 1992-05-14 1993-11-26 Seiko Epson Corp Liquid crystal display device and electronic equipment
JPH09197371A (en) * 1996-01-19 1997-07-31 Sanyo Electric Co Ltd Liquid crystal display device
JPH10301541A (en) * 1997-04-30 1998-11-13 Sony Corp Liquid crystal driver circuit
JPH10326084A (en) * 1997-05-23 1998-12-08 Sony Corp Display device
JP2002108301A (en) * 2000-09-29 2002-04-10 Toshiba Corp Liquid crystal driving circuit and load driving circuit
JP2003029725A (en) * 2001-06-30 2003-01-31 Hynix Semiconductor Inc Source driver for liquid crystal display element and driving method of liquid crystal display element
JP2003084722A (en) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd Driving circuit for display device
JP2004138820A (en) * 2002-10-17 2004-05-13 Isron Corp Signal output device and liquid crystal display device using the same
JP2004260603A (en) * 2003-02-26 2004-09-16 Sharp Corp Digital/analog converter, display panel drive circuit using the same, and display device
JP2004271930A (en) * 2003-03-10 2004-09-30 Nec Electronics Corp Driving circuit of display device

Also Published As

Publication number Publication date
JP2006126358A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
TWI425484B (en) Driving device, display device, and method of driving the same
EP1748405A2 (en) Video signal processor, display device, and method of driving the same
KR100547071B1 (en) Display device and display drive circuit
US8416175B2 (en) Liquid crystal display device and method for driving the same
JP2006343563A (en) Liquid crystal display device
US9299316B2 (en) Display device and driving method
US9886887B2 (en) Device and method for color reduction with dithering
US20060208656A1 (en) Organic EL device, driving method thereof, and electronic apparatus
JP2005182046A (en) Liquid crystal display device and driving method therefor
JP3882593B2 (en) Display drive device and drive control method
JP2007041591A (en) Display device
US20080062102A1 (en) Liquid crystal display device and control method used in same
JP3836721B2 (en) Display device, information processing device, display method, program, and recording medium
JP2008170842A (en) Electrooptical device, driving circuit, and electronic equipment
JP5098619B2 (en) Display driving device and display device including the same
JP2005099665A (en) Driving device for display device
US20180090085A1 (en) Electro-optical device, method of controlling electro-optical device, and electronic apparatus
JP4525343B2 (en) Display drive device, display device, and drive control method for display drive device
KR20050116712A (en) Source driver and source line driving method by using gamma driving scheme for liquid crystal display
JP4687070B2 (en) Display drive device, display device, and drive control method for display drive device
JP2007264368A (en) Liquid crystal display device
JP2007206621A (en) Display driver and display device provided with the same
US20180261142A1 (en) Display device and control method therefor
JP4474138B2 (en) Pixel drive unit for display device, display circuit, and display device
JP2005181763A (en) Liquid crystal driving device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees