JP4684909B2 - ソフトウエア無線装置 - Google Patents

ソフトウエア無線装置 Download PDF

Info

Publication number
JP4684909B2
JP4684909B2 JP2006039564A JP2006039564A JP4684909B2 JP 4684909 B2 JP4684909 B2 JP 4684909B2 JP 2006039564 A JP2006039564 A JP 2006039564A JP 2006039564 A JP2006039564 A JP 2006039564A JP 4684909 B2 JP4684909 B2 JP 4684909B2
Authority
JP
Japan
Prior art keywords
reconfigurable
software defined
defined radio
unit
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006039564A
Other languages
English (en)
Other versions
JP2007221449A (ja
Inventor
裕樹 境
誠一 西島
尚記 大舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006039564A priority Critical patent/JP4684909B2/ja
Priority to US11/439,981 priority patent/US20070190994A1/en
Publication of JP2007221449A publication Critical patent/JP2007221449A/ja
Application granted granted Critical
Publication of JP4684909B2 publication Critical patent/JP4684909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)
  • Telephonic Communication Services (AREA)
  • Transceivers (AREA)
  • Stored Programmes (AREA)

Description

本発明は、無線通信の処理機能を変更可能なソフトウエア無線装置に関する。
ソフトウエア無線装置(SDR;Software Defined Radio)は、無線通信の処理機能をソフトウエアにより変更することで、様々な方式の無線通信を行うことができる。例えば、ソフトウエア無線装置は、論理をソフトウエア(論理情報)により変更できるリコンフィギュラブル論理回路を有している(例えば、特許文献1参照)。
特開2000−324043号公報
しかしながら、従来のソフトウエア無線装置では、論理を書き換え可能なリコンフィギュラブル領域を増やしたり、減らしたりすることができない。例えば、新たな無線通信方式の処理機能に必要なゲート数が、既に開発されたソフトウエア無線装置のリコンフィギュラブルチップのゲート数より大きい場合、ソフトウエア無線装置を新たに設計する必要がある。また、新たな無線通信方式の処理機能に必要なゲート数が小さい場合にも、その論理のためにリコンフィギュラブルチップの全体に電源を供給する必要がある。使用しないトランジスタにも電圧が印加されるため、不要なリーク電流等が流れてしまう。
本発明の目的は、ソフトウエア無線装置の無線処理機能の拡張性を向上することである。
本発明の更なる目的は、ソフトウエア無線装置の無線処理機能の拡張性を向上することで、ソフトウエア無線装置の消費電力を削減することである。
本発明の一形態では、各リコンフィギュラブル部は、無線処理機能の一部が構成されたハードウエア回路と、無線処理機能の別の一部が構成されるリコンフィギュラブル回路とを有する。拡張インタフェース部は、リコンフィギュラブル部を相互に接続するために接続仕様を変更可能なスイッチ回路を有する。記憶部は、リコンフィギュラブル回路の論理およびスイッチ回路の接続仕様を変更するための論理情報を記憶する。制御部は、装置の外部から供給される論理情報を、記憶部にダウンロードする。論理情報に応じてリコンフィギュラブル回路の論理を書き替え、スイッチ回路の接続情報を切り替えることで、使用する無線通信方式に応じて最適な論理回路を構成できる。具体的には、スイッチ回路により複数のリコンフィギュラブル回路を相互に接続することで、無線処理機能を実現するための論理規模が大きい場合にも対処できる。例えば、スイッチ回路をオフして、1つのリコンフィギュラブル回路のみを使用することで、無線処理機能を実現するための論理規模が小さい場合に対処できる。この場合、論理が搭載されないリコンフィギュラブル回路には、電源を供給する必要がないため、消費電力を削減できる。このように、リコンフィギュラブル回路の拡張、縮小を無線処理機能の論理規模に応じて自在に変更できる。すなわち、ソフトウエア無線装置の無線処理機能の拡張性を向上できる。さらに、ハードウエア回路は、一般に、回路規模を小さくできる。このため、回路規模を最小限にしながら、ソフトウエア無線装置の無線処理機能の拡張性を向上できる。
本発明の一形態における好ましい例では、拡張インタフェース部は、無線処理機能のさらに別の一部が構成される無線処理回路を有する。無線処理回路は、スイッチ回路を介し
てリコンフィギュラブル部に接続可能である。これにより、無線処理機能を実現するための論理が、リコンフィギュラブル回路の論理規模を超えるときに、拡張インタフェース部の無線処理回路を使用することで、ソフトウエア無線装置の無線処理機能の拡張性をさらに向上できる。
本発明の一形態における好ましい例では、ソフトウエア無線装置は、一対のリコンフィギュラブル部を有する。無線処理回路の第1無線処理回路は、一方のリコンフィギュラブル部から出力される信号を処理し、処理した信号を他方のリコンフィギュラブル部に出力する。無線処理回路の第2無線処理回路は、他方のリコンフィギュラブル部から出力される信号を処理し、処理した信号を一方のリコンフィギュラブル部に出力する。これにより、信号の処理経路は、ループ状になり短くなる。この結果、信号処理の効率を向上でき、ソフトウエア無線装置の性能を向上できる。
本発明の一形態における好ましい例では、無線処理回路の第1無線処理回路は、一方のリコンフィギュラブル部から出力される信号を処理し、処理した信号を一方のリコンフィギュラブル部に出力する。無線処理回路の第2無線処理回路は、他方のリコンフィギュラブル部から出力される信号を処理し、処理した信号を他方のリコンフィギュラブル部に出力する。これにより、リコンフィギュラブル部を独立に無線処理させることができる。例えば、複数の電波を同時に送受信できる。あるいは、電波の送受信と、論理情報のダウンロードを同時にできる。
本発明の一形態における好ましい例では、無線処理回路は、論理が固定されたハードウエアロジックで構成されている。一般に、論理規模が同じ場合、ハードウエアロジックは、リコンフィギュラブルロジックより規模を小さくできる。これにより、拡張インタフェース部のレイアウトサイズを小さくでき、ソフトウエア無線装置のコストを削減できる。
本発明の一形態における好ましい例では、カードインタフェース部は、メモリカードが接続され、メモリカードに記憶された論理情報を制御部にダウンロードする。情報処理インタフェース部は、情報処理装置が接続され、情報処理装置から出力される論理情報を制御部にダウンロードする。無線インタフェース部は、アンテナを介して受信した論理情報を、制御部にダウンロードする。複数のインタフェース部を用いることにより、様々な環境下において最適な条件で論理情報をダウンロードできる。
本発明では、ソフトウエア無線装置の無線処理機能の拡張性を向上できる。これにより、ソフトウエア無線装置の消費電力を削減できる。
以下、本発明の実施形態を図面を用いて説明する。図中、太線で示した信号線は、複数本で構成されている。太線が接続されているブロックの一部は、複数の回路で構成されている。信号が伝達される信号線には、信号名と同じ符号を使用する。
図1は、本発明のソフトウエア無線装置の第1の実施形態を示している。ソフトウエア無線装置SDRは、制御チップCNTL(制御部)、外部インタフェースチップEXTIF、リコンフィギュラブルチップLSI1、LSI2(論理を再構成可能なリコンフィギュラブル部)、拡張インタフェースチップEXTEND(拡張インタフェース部)、フラッシュメモリFLASH(記憶部)、SDRAM(記憶部)、DA変換器DACおよびAD変換器ADCを有している。
DA変換器DACから出力される信号は、図示しない無線処理部を経てアンテナANT
から無線信号として出力される。アンテナANTに入力される無線信号は、無線処理部を経てAD変換器ADCに供給される。例えば、ソフトウエア無線装置SDRは、携帯電話に搭載され、あるいは携帯電話の基地局の無線処理装置に搭載される。ソフトウエア無線装置SDRを携帯電話に搭載することにより、1台の携帯電話で様々な無線方式を用いて通話および通信が可能になる。以下、制御チップCNTL、外部インタフェースチップEXTIF、リコンフィギュラブルチップLSI1、LSI2、拡張インタフェースチップEXTENDおよびフラッシュメモリFLASHを、単にCNTL、EXTIF、LSI1、LSI2、EXTENDおよびFLASHとも称する。
CNTLは、プロセッサが搭載されたFPGA(Field Programmable Gate Array)により構成されている。CNTLは、FLASHに記憶されている論理情報を内蔵のプロセッサを用いて読み込むことでFPGA部の論理を構成する。また、CNTLは、CNTL、LSI1、LSI2、EXTENDの論理を構成するためにソフトウエア無線装置SDRの外部から供給される論理情報を、対応するFLASHに転送する機能を有している。
EXTIFは、FPGA(Field Programmable Gate Array)により構成されている。EXTIFの論理情報は、例えば、CNTLに接続されたFLASHに格納される。FPGAが不揮発性のメモリで構成される場合、EXTIFの論理情報は、ソフトウエア無線装置SDRの製造工程でEXTIFに書き込まれてもよい。EXTIFは、アンテナANTを介して入出力される無線信号の処理を行うためのインタフェースADDAIFと、MAC(Media Access Control)処理を行うためのインタフェースMACIFを有している。
各LSI1、LSI2は、プロセッサと、無線処理機能の一部が構成されたハードウエア回路、パラメタルハードウエア回路と、前記無線処理機能の別の一部が構成されるリコンフィギュラブル回路とを有している。ハードウエア回路の論理は、固定であり書き換えることができない。パラメタルハードウエア回路は、例えば、処理で扱うデータ数や精度等のパラメータを変更するためのレジスタを有している。パラメタルハードウエア回路の論理は、レジスタに設定される値を除いて変更できない。
リコンフィギュラブル回路を構成するための論理情報は、各LSI1、LSI2に接続されたFLASHに格納される。各LSI1−2は、EXTIFに対して信号の授受するためのインタフェースADDAIF、MACIFと、EXTENDに対して信号を授受するためのインタフェースEXTIO1、EXTIO2を有している。インタフェースADDAIFには、無線処理に関する信号が伝達される。インタフェースMACIFには、MAC処理に関する信号が伝達される。LSI1−2の詳細は、後述する図2で説明する。
EXTENDは、FPGA(Field Programmable Gate Array)により構成されている。EXTENDは、LSI1−2を相互に接続するためのインタフェースを有している。EXTENDを構成するための論理情報は、EXTENDに接続されたFLASHに格納される。EXTENDの詳細は、後述する図3で説明する。
なお、SDRAMは、FLASHに格納された論理情報等を一時的に記憶するバッファとして機能する。例えば、携帯電話が動作している状態では、FLASHに格納された論理情報は、SDRAMに転送されている。CNTL、LSI1−2等は、論理の書き換え指示を受けたときに、論理情報をSDRAMから読み込む。これにより、論理情報をFLASHから読み込む場合に比べて論理の書き換え時間を短縮できる。
図2は、図1に示したLSI1、LSI2の詳細を示している。LSI1、LSI2は、同じ回路構成を有しているため、以下では、LSI1についてのみ説明する。LSI1
は、プロセッサCPU、ユーザロジック部UL(UL1−UL3;ハードウエア回路)、パラメタルハードウエア部PHW(PHW1−PHW3;ハードウエア回路)、リコンフィギュラブル部RCL(RCL1−RCL3)およびインタフェース部ADDAIF、MACIFを有している。
プロセッサCPUは、システムインタフェースSYSIFを介して上位の制御バスCNTBUSに接続されている。プロセッサCPUは、内部バスIBUSを介して、ユーザロジック部UL、パラメタルハードウエア部PHW、リコンフィギュラブル部RCLおよびインタフェース部ADDAIF、MACIFの動作を制御する。
ユーザロジック部UL1−3、パラメタルハードウエア部PHW1−3、リコンフィギュラブル部RCL1−RCL3およびインタフェース部ADDAIF、MACIFは、データネットワークDNET(DNET1−3)を介して互いに接続されている。データネットワークDNETは、内部I/O(INIO)を介して互いに接続されている。データネットワークDNET1は、インタフェースEXTIO1に接続されている。データネットワークDNET3は、インタフェースEXTIO2に接続されている。
ユーザロジック部UL1−UL3は、所定の無線通信方式に共通に使用される機能を内蔵した専用のハードウエアである。ユーザロジック部UL1−3の動作は、プロセッサCPUから内部バスIBUSを介して設定されるレジスタ値に応じて制御される。例えば、ユーザロジック部UL1は、トラッキング補正部、シンボル同期パケットの検出部、フレーム同期部、広帯域キャリア周波数の誤差補正部を有している。ユーザロジックUL2は、残留キャリアサンプリング周波数の誤差補正部等を有している。ユーザロジック部UL3は、プリアンブル挿入部等を有している。
パラメタルハードウエア部PHW1は、例えば、バンドパスフィルタおよびローパスフィルタ等の帯域制限フィルタを有している。帯域制限フィルタでは、フィルタ係数やタップ数がパラメータとして設定される。パラメタルハードウエア部PHW2は、例えば、FFT(Fast Fourier Transform)部およびCCK変調部を有している。例えば、FFT部では、演算のポイント数がパラメータとして設定される。パラメタルハードウエア部PHW3は、デマップ部、デインタリーブ部、デパンクチャ部、ビタビ演算部、スクランブル畳み込み符号部を有している。例えば、ビタビ演算部では、拘束長、符号化率および生成多項式がパラメータとして設定される。
リコンフィギュラブル部RCL1には、プロセッサCPUを介してダウンロードされる論理情報に応じて、例えば、広帯域キャリア周波数の誤差を補正する機能および逆拡散機能が構成される。同様に、リコンフィギュラブル部RCL2には、例えば、狭帯域キャリア周波数の誤差を補正する機能、DBPSK変調機能、DQPSK変調機能および拡散機能が構成される。同様に、リコンフィギュラブル部RCL3には、伝送路の推定補正機能、パンクチャ部、マッピング部、インタリーブ部、パイロット挿入部およびDQ/BPSK変調部等が構成される。リコンフィギュラブル部RCL1−3の機能は、ダウンロードされる論理情報に応じて変更可能である。
図3は、図1に示したEXTENDの詳細を示している。EXTENDは、LSI1−2を相互に接続するための一対のスイッチ回路SWと、スイッチ回路SWの間に配置され、無線処理機能の更なる別の一部が構成されるリコンフィギュラブル部ERCL1−2とを有している。リコンフィギュラブル部ERCL1−2は、論理情報のダウンロードにより論理が再構成可能な無線処理回路として機能する。スイッチ回路SWによる信号線の接続情報およびリコンフィギュラブル部ERCL1−2の論理を構成するための論理情報は、EXTENDに接続されたFLASHに格納される。そして、LSI1−2に構成され
る無線処理機能と、リコンフィギュラブル部ERCL1−2に構成される無線処理機能とにより、無線通信が行われる。なお、リコンフィギュラブル部ERCL1−2に無線処理機能を構成するか否かは、無線通信方式の規模および処理機能に応じて決定される。
図4は、図1に示したソフトウエア無線装置SDRを構成する部品のレイアウトを示している。ソフトウエア無線装置SDRは、例えば、プリント基板PCB上に、チップCNTL、EXTIF、LSI1−2、EXTEND、FLASH、SDRAM、EZUSB、CPLD、コネクタおよび他の電子部品を搭載して構成されている。斜線の矩形は、コネクタを示している。図中の波線の左側と右側では、互いに異なる独立の電源線が配線される。
チップEZUSB、CPLDは、例えば、CPUが搭載されたASICとして構成されている。EZUSBは、CNTLのFPGA部の基本回路、EXTIFのFPGA部の論理、およびEXTENDの基本回路を構成するための論理情報を外部から書き込むための転送要求に応答して、ダウンロード動作を制御する。CNTLのFPGA部の基本回路、およびEXTIFのFPGA部、EXTENDの基本回路は、外部から供給される論理情報を直接受けて論理を構成する。また、EZUSBは、外部からFLASHに論理情報を書き込むための転送要求に応答して、ソフトウエア無線装置SDRの全体のダウンロード動作を制御する。FLASHに書き込まれた論理情報をLSI1−2、EXTENDおよびCNTLに転送することにより、LSI1−2のリコンフィギュラブル部RCL、EXTENDのスイッチ回路SW、リコンフィギュラブル部ERCL1−2およびCNTLのFPGA部の残りの論理が構成される。
CPLDは、コネクタを介してメモリカードを接続するためのインタフェースを有している。CPLDは、EZUSBからの指示を受けて、メモリカード(図示せず)から論理情報を読み込み、読み込んだ論理情報を図1に示した制御バスCNTBUSに出力する。
クロック生成部CLKは、複数の発振回路OSC、および発振回路OSCにより生成されたクロックの周波数を逓倍する逓倍回路MLTを有している。逓倍回路MLTは、例えば、LSI1−2等に新しい無線通信機能が構成される場合で、発振回路OSCで生成されるクロックより高い周波数が必要になるときに使用される。
図5は、本発明のソフトウエア無線装置を用いて無線通信を行う例を示している。基地局では、ソフトウエア無線装置SDRのホストインタフェースHOSTIFは、ホストコンピュータHOST等に接続される。この場合、ソフトウエア無線装置SDR内のリコンフィギュラブル論理の論理情報は、ホストインタフェースHOSTIFを介してホストコンピュータからダウンロードされる。
携帯電話では、ソフトウエア無線装置SDRのホストインタフェースHOSTIFは、パーソナルコンピュータに接続される。この場合、ソフトウエア無線装置SDR内のリコンフィギュラブル論理の論理情報は、図4に示したCPLDを介してメモリカードCARDからダウンロードされる。あるいは、論理情報は、ホストインタフェースHOSTIFを介してパーソナルコンピュータPCからダウンロードされる。さらに、論理情報は、無線により基地局からダウンロード可能である。本発明では、論理情報をダウンロードするためのインタフェースを3つ用意することで、どのような状況下においても、論理情報を確実にダウンロードできる。
図6は、ソフトウエア無線装置SDRの使用例を示している。この例では、新たな無線通信方式を適用する場合で、LSI1−2のリコンフィギュラブル部RCLだけでは論理を構成できないとき、EXTENDのリコンフィギュラブル部ERCL1−2が使用され
る。LSI1はマスターチップとして動作し、LSI1のリコンフィギュラブル部RCLは、無線処理1を行う。LSI2はスレーブチップとして動作し、LSI2のリコンフィギュラブル部RCLは、無線処理2を行う。
EXTENDのリコンフィギュラブル部ERCL1−2は、追加無線処理1−2をそれぞれ行う。図6の構成では、無線処理1、追加無線処理1、無線処理2、追加無線処理2、無線処理1の順で信号がループ状の経路を経て処理される。これにより、信号の処理経路を短くできるため、信号処理の効率を向上でき、ソフトウエア無線装置の性能を向上できる。
LSI1−2を互いに接続するためにEXTENDを配置するとともに、EXTENDチップ内にリコンフィギュラブル部ERCL1−2を形成することで、ソフトウエア無線装置SDRの開発時に予想できなかった新たな無線通信方式が採用された場合にも、その無線通信方式に合わせてソフトウエア無線装置SDRの論理を構成できる。すなわち、EXTENDのリコンフィギュラブル部ERCL1−2を使用することで、ソフトウエア無線装置の無線処理機能の拡張性を向上できる。
図7は、ソフトウエア無線装置SDRの別の使用例を示している。この例では、LSI1−2は、それぞれ独立に無線処理を行う。LSI1は、リコンフィギュラブル部ERCL1とともに、無線処理1および追加無線処理1を行う。LSI2は、リコンフィギュラブル部ERCL2とともに、無線処理2および追加無線処理2を行う。この構成により、リコンフィギュラブル部RCL、ERCLの論理を変更することなく、例えば、2つの無線通信方式を用いて通信を行うことができ、複数の電波を同時に送受信できる。換言すれば、異なる無線通信方式を高速に切り替えることができ、シームレスにハンドオーバできるソフトウエア無線装置SDRを実現できる。あるいは、携帯電話の通話中に、テレビジョン放送等を受信することが可能になる。さらに、電波の送受信と、論理情報のダウンロードを同時にできる。
LSI1のリコンフィギュラブル部RCLおよびERCL1と、LSI2のリコンフィギュラブル部RCLおよびERCL2に同じ無線処理機能を構成する場合、一方で通信中に、他方で論理情報のダウンロードを行うことができる。これにより、例えば、専用のダウンロードチャネルは不要になる。
図8は、ソフトウエア無線装置SDRのさらに別の使用例を示している。この例では、無線処理は、LSI1−2のみを用いて行われ、EXTENDのリコンフィギュラブル部ERCL1−2は使用されない。無線処理機能が、LSI1−2のリコンフィギュラブル部RCLのみで実現できる場合、EXTENDのリコンフィギュラブル部ERCL1−2の動作を完全に停止できる。この結果、EXTENDの消費電力を削減でき、ソフトウエア無線装置SDRの消費電力を削減できる。
図9は、ソフトウエア無線装置SDRのさらに別の使用例を示している。この例では、無線処理は、LSI1およびEXTENDのみを用いて行われ、LSI2は、使用されない。LSI2のリコンフィギュラブル部RCLに構成可能な論理が、EXTENDのリコンフィギュラブル部ERCL1−2に構成可能な論理より小さい場合、LSI1−2を用いるよりも、LSI1、EXTENDを用いる方が、大きい論理を構成できる。追加する無線処理機能を実現するための論理規模が、LSI2のリコンフィギュラブル部RCLより大きい場合に、リコンフィギュラブル部ERCL1−2を用いて追加の無線処理機能を実現することにより、LSI2の動作を停止することができ、ソフトウエア無線装置SDRの消費電力を削減できる。
図10は、ソフトウエア無線装置SDRのさらに別の使用例を示している。この例では、無線処理は、LSI1のみを用いて行われ、EXTENDおよびLSI2は使用されない。この場合、EXTENDおよびLSI2の動作を完全に停止できるため、ソフトウエア無線装置SDRの消費電力を削減できる。このように、無線処理機能の規模に応じて、動作させるブロックの数あるいは動作させるチップの数を変えることにより、消費電力を常に最小限にできる。
図11は、ソフトウエア無線装置SDRにメモリカードCARDから論理情報LINFをダウンロードする例を示している。図中の破線は、CNTLのFPGA部の基本回路、およびEXTIFのFPGA部およびEXTENDの基本回路を構成するための基本的な論理情報LINFの伝達経路を示している。図中の太い実線は、CNTL、EXTEND、LSI1−2において無線通信機能を実現するための機能的な論理情報LINFの伝達経路を示している。機能的な論理情報LINFは、CNTL、EXTEND、LSI1−2を介して対応するFLASHに書き込まれる。なお、図中では、FLASHとSDRAMをMEMとして示している。
EZUSBは、論理情報LINFをダウンロードするための転送要求REQを受けたとき、転送要求REQに応答して、CPLD(カードインタフェース部)にダウンロードの開始を指示する。CPLDは、転送要求REQが基本的な論理情報LINFのダウンロードを示すとき、メモリカードCARDをアクセスして基本的な論理情報LINFを読み出し、制御バスCNTBUSを介してCNTL、EXTIFおよびEXTENDに転送する。
一方、CPLDは、転送要求REQが機能的な論理情報LINFのダウンロードを示すとき、メモリカードCARDをアクセスして機能的な論理情報LINFを読み出し、読み出した論理情報LINFをCNTLに転送する。CNTLは、転送された論理情報LINFが自身のFPGA部の機能を実現するための情報であるとき、その論理情報LINFをCNTLに接続されたFLASH(MEM)に書き込む。CNTLは、転送された論理情報LINFがLSI1−2のリコンフィギュラブル部RCLの機能を実現するための情報であるとき、その論理情報LINFをLSI1−2に接続されたFLASH(MEM)にそれぞれ書き込む。CNTLは、転送された論理情報LINFがEXTENDのリコンフィギュラブル部ERCLの機能を実現するための情報であるとき、その論理情報LINFをEXTENDに接続されたFLASH(MEM)に書き込む。
図12は、ソフトウエア無線装置SDRにホストインタフェースHOSTIFを介してパーソナルコンピュータ(情報処理装置)等から論理情報LINFをダウンロードする例を示している。図中の破線および太い実線の意味は、図11と同じである。図中では、FLASHとSDRAMをMEMとして示している。
EZUSBは、論理情報LINFをダウンロードするための転送要求REQを受けたとき、転送要求REQに応答して、CPLDにホストインタフェースHOSTIFによるダウンロードの開始を指示する。CPLDは、CNTLに転送の開始を伝える。CNTL(情報処理インタフェース部)は、転送要求REQが基本的な論理情報LINFのダウンロードを示すとき、ホストインタフェースHOSTIFを介して供給される基本的な論理情報LINFをCPLDに転送する。CPLDは、図11と同様に、受けた論理情報LINFを制御バスCNTBUSを介してCNTL、EXTIFおよびEXTENDに転送する。
CNTLは、転送要求REQが機能的な論理情報LINFのダウンロードを示すとき、ホストインタフェースHOSTIFを介して供給される機能的な論理情報LINFをCN
TL、LSI1−2およびEXTENDの少なくともいずれかに接続されたFLASH(MEM)に書き込む。
図13は、ソフトウエア無線装置SDRに無線通信を用いて論理情報LINFをダウンロードする例を示している。図中の破線および太い実線の意味は、図11と同じである。図中では、FLASHとSDRAMをMEMとして示している。
EZUSBは、論理情報LINFをダウンロードするための転送要求REQを受けたとき、転送要求REQに応答して、CPLDに無線通信によるダウンロードの開始を指示する。CPLDは、CNTLに転送の開始を伝える。CNTL(無線インタフェース部)は、アンテナANTを介して論理情報LINFを受信する。この際、論理情報LINFは、図中に横向きのU字状の矢印で示したように、EXTIF、LSI1−2およびEXTENDを介してCNTLに転送される。CNTLは、受信した論理情報LINFを図中の破線の経路または太い実線の経路を使って転送する。破線の経路による処理および太い実線の経路による処理は、上述した図12と同じである。
図14および図15は、メモリカードから基本的な論理情報LINFをダウンロードするときの処理フローを示している。EZUSBは、転送要求REQに応答してCPLDにダウンロード(DL)の開始指示を出力する。開始指示は、CNTL、EXTEND、EXTIFに順次伝達される。次に、EZUSBは、CPLDにリセット制御指示(1)を出力する。CPLDは、CNTL、EXTEND、EXTIFおよびLSI1−2を順次リセットする。このとき、EXTEND、EXTIFおよびLSI1−2のリセットは、CNTLが行う。次に、CPLDは、CNTL、EXTENDおよびEXTIFのリセットを解除する。
この後、CPLDは、メモリカードから基本的な論理情報LINFを読み出し、CNTL、EXTENDおよびEXTIFに論理情報LINFを転送する。この転送によりCNTL、EXTENDおよびEXTIFの論理のうち、基本的な部分が再構成される。CNTL、EXTENDおよびEXTIFは、論理を再構成した後、CPLDを介してEZUSBに終了通知を出力する。EZUSBは、全ての終了通知を受けることで、再構成の終了(基本的な論理情報LINFのダウンロード完了)を認識する
次に、図15に示すように、EZUSBは、ダウンロード(DL)モードをCPLDに確認する。EZUSBは、ダウンロードモードが”0”のとき、CNTL、EXTENDおよびLSI1−2の論理を再構成する。具体的には、EZUSBは、CPLDにリセット制御指示(2)を出力する。この指示により、CPLD、CNTL、EXTENDおよびLSI1−2のリセット状態は、解除される。次に、CNTL、EXTENDおよびLSI1−2は、対応するFLASHから論理情報LINFを読み出す。この例では、7種類の無線通信方式に対応する論理情報LINFが、予めFLASHに書き込まれている。すなわち、ソフトウエア無線装置SDRは、7種類の無線通信方式のいずれかの機能に再構成される。ダウンロードモードが”0”以外のとき、ダウンロードを行うことなく、処理は終了する。
論理情報LINFの読み出し後、CNTLおよびLSI1−2は、プロセッサCPUを起動し、起動完了通知をCPLDに出力する。EZUSBは、CPLDに起動完了を確認する。EZUSBは、起動完了を確認した後、CPLDにリセット制御指示(3)を出力する。この指示により、CPLD、CNTL、EXTENDおよびLSI1−2のリセットは、解除される。そして、ソフトウエア無線装置SDRの無線通信機能が更新される。
図16は、メモリカードからFLASHに機能的な論理情報LINFをダウンロードするときの処理フローを示している。転送要求REQから最初のリセット解除までの動作は
、図14と同じである。但し、LSI1−2のFLASHにも機能的な論理情報LINFをダウンロードするため、リセット解除は、LSI1−2にも出力される。
この後、CPLDは、メモリカードから機能的な論理情報LINFを読み出す。CPLDは、読み出した論理情報LINFを、CNTL、EXTENDおよびLSI1−2に対応するFLASHに順次書き込む。FLASHへの論理情報LINFの書き込みは、各チップが内蔵するプロセッサCPUにより行ってもよく、CPLDがFLASHに直接書き込んでもよい。次に、EZUSBは、CPLDにリセット制御指示(2)を出力する。この指示により、CPLD、CNTL、EXTENDおよびLSI1−2のリセット状態は、解除される。そして、FLASHへの機能的な論理情報LINFの書き込みが完了する。
以上、第1の実施形態では、リコンフィギュラブル部RCLをそれぞれ有するLSI1−2と、これ等LSI1−2を互いに接続するEXTENDによりソフトウエア無線装置SDRを構成することにより、ソフトウエア無線装置SDRの無線処理機能の拡張性を向上できる。LSI1−2に固定のハードウエア回路を形成することにより、回路規模を最小限にしながら、ソフトウエア無線装置SDRの無線処理機能の拡張性を向上できる。EXTENDにリコンフィギュラブル部ERCL1−2(無線処理回路)を形成することにより、ソフトウエア無線装置SDRの無線処理機能の拡張性をさらに向上できる。論理情報を複数のインタフェース部を用いてダウンロードすることにより、様々な環境下において最適な条件で論理情報をダウンロードできる。
図17は、本発明のソフトウエア無線装置の第2の実施形態の要部を示している。第1の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、EXTENDにおいて、第1の実施形態のリコンフィギュラブル部ERCL1−2の代わりに、論理が固定された論理部LOGIC1−2(ハードウエアロジック)が形成されている。その他の構成は、EXTENDに接続されたFLASHおよびSDRAMを有しない点を除いて第1の実施形態と同じである。すなわち、ソフトウエア無線装置SDRは、上述した図1からEXTENDに接続されたFLASHおよびSDRAMを除いた構成を有している。
論理部LOGIC1−2は、特定の無線通信機能を実現するための専用のハードウエアが搭載されている。論理部LOGIC1−2は、ゲートアレイ、セルベースIC等のASICとして形成されている。専用のハードウエアは、FPGA等のプログラマブル回路に比べて回路規模を小さくできる。このため、EXTENDに専用のハードウエアを形成することによりEXTENDのチップサイズを小さくできる。
以上、第2の実施形態においても、上述した第1の実施形態と同様の効果を得ることができる。さらに、この実施形態では、EXTENDのチップサイズを小さくすることで、ソフトウエア無線装置SDRのコストを削減できる。
なお、上述した実施形態では、一対のリコンフィギュラブルチップLSI1−2を拡張インタフェースチップEXTENDにより接続することでソフトウエア無線装置SDRを構成する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図18に示すように、複数のリコンフィギュラブルチップLSIの間に拡張インタフェースチップEXTENDに配置してもよい。これにより、ソフトウエア無線装置SDRの拡張性をさらに向上できる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変
形可能であることは明らかである。
本発明は、無線通信の処理機能を変更可能なソフトウエア無線装置に適用できる。
本発明のソフトウエア無線装置の第1の実施形態を示すブロック図である。 図1に示したリコンフィギュラブルチップの詳細を示すブロック図である。 図1に示したソフトウエア無線装置の要部を示すブロック図である。 図1に示したソフトウエア無線装置を構成する部品のレイアウトを示すブロック図である。 本発明のソフトウエア無線装置を用いて無線通信を行う例を示す説明図である。 本発明のソフトウエア無線装置の使用例を示すブロック図である。 本発明のソフトウエア無線装置の別の使用例を示すブロック図である。 本発明のソフトウエア無線装置のさらに別の使用例を示すブロック図である。 本発明のソフトウエア無線装置のさらに別の使用例を示すブロック図である。 本発明のソフトウエア無線装置のさらに別の使用例を示すブロック図である。 本発明のソフトウエア無線装置にメモリカードから論理情報をダウンロードする例を示す説明図である。 本発明のソフトウエア無線装置にパーソナルコンピュータから論理情報をダウンロードする例を示す説明図である。 本発明のソフトウエア無線装置に無線通信を用いて論理情報をダウンロードする例を示す説明図である。 メモリカードから基本的な論理情報をダウンロードする例を示すフローチャートである。 FLASHから基本的な論理情報をダウンロードする例を示すフローチャートである。 メモリカードからFLASHに機能的な論理情報をダウンロードする例を示すフローチャートである。 本発明のソフトウエア無線装置の第2の実施形態の要部を示すブロック図である。 本発明のソフトウエア無線装置の別の例を示すブロック図である。
符号の説明
ADDAIF‥インタフェース部;CNTL‥制御チップ;CPU‥プロセッサ;EXTEND‥拡張インタフェースチップ;EXTIF‥外部インタフェースチップ;LSI1、LSI2‥リコンフィギュラブルチップ;MACIF‥インタフェース部;PHW‥パラメタルハードウエア部;RCL‥リコンフィギュラブル部;SDR‥ソフトウエア無線装置;UL‥ユーザロジック部

Claims (7)

  1. 無線処理機能の一部を含むハードウエア回路と、前記無線処理機能の別の一部を含むリコンフィギュラブル回路とをそれぞれ有する複数のリコンフィギュラブル部と、
    前記リコンフィギュラブル部を相互に接続するために接続仕様を変更可能な少なくとも第1スイッチ回路と第2スイッチ回路とを有する拡張インタフェース部と、
    前記リコンフィギュラブル回路の論理およびスイッチ回路の接続仕様を変更するための論理情報を記憶する記憶部と、
    装置の外部から供給される前記論理情報を、前記記憶部にダウンロードする制御部とを備え
    前記拡張インタフェース部は、前記無線処理機能のさらに別の一部を含むとともにリコンフィギュラブルロジックで構成される第1無線処理回路と第2無線処理回路とを含み、
    前記第1無線処理回路は、前記第1スイッチ回路を介して前記複数のリコンフィギュラブル部の少なくとも一のリコンフィギュラブル部に接続され、前記第2無線処理回路は、前記第2スイッチ回路を介して前記複数のリコンフィギュラブル部の少なくとも他のリコンフィギュラブル部に接続されること
    を特徴とするソフトウエア無線装置。
  2. 請求項1記載のソフトウエア無線装置において、
    一対の前記リコンフィギュラブル部を備え、
    前記第1無線処理回路は、一方の前記リコンフィギュラブル部から出力される信号を処理し、処理した信号を他方の前記リコンフィギュラブル部に出力し、
    前記第2無線処理回路は、前記他方のリコンフィギュラブル部から出力される信号を処理し、処理した信号を前記一方のリコンフィギュラブル部に出力すること
    を特徴とするソフトウエア無線装置。
  3. 請求項1記載のソフトウエア無線装置において、
    一対の前記リコンフィギュラブル部を備え、
    前記第1無線処理回路は、一方の前記リコンフィギュラブル部から出力される信号を処理し、処理した信号を前記一方のリコンフィギュラブル部に出力し、
    前記第2無線処理回路は、他方の前記リコンフィギュラブル部から出力される信号を処理し、処理した信号を前記他方のリコンフィギュラブル部に出力すること
    を特徴とするソフトウエア無線装置。
  4. 請求項1記載のソフトウエア無線装置において、
    前記第1無線処理回路と前記第2無線処理回路は、論理が固定されたハードウエアロジックで構成されていること
    を特徴とするソフトウエア無線装置。
  5. 請求項1記載のソフトウエア無線装置において、
    メモリカードが接続され、前記メモリカードに記憶された前記論理情報を前記制御部にダウンロードするカードインタフェース部を備えていること
    を特徴とするソフトウエア無線装置。
  6. 請求項5記載のソフトウエア無線装置において、
    情報処理装置が接続され、前記情報処理装置から出力される前記論理情報を前記制御部にダウンロードする情報処理インタフェース部を備えていること
    を特徴とするソフトウエア無線装置。
  7. 請求項6記載のソフトウエア無線装置において、
    前記無線処理機能により生成された送信データをアンテナに出力し、アンテナで受信した受信データを前記無線処理機能に出力する無線インタフェース部を備え、
    前記無線インタフェース部は、前記アンテナを介して受信した前記論理情報を、前記制御部にダウンロードする機能を有していること
    を特徴とするソフトウエア無線装置。
JP2006039564A 2006-02-16 2006-02-16 ソフトウエア無線装置 Expired - Fee Related JP4684909B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006039564A JP4684909B2 (ja) 2006-02-16 2006-02-16 ソフトウエア無線装置
US11/439,981 US20070190994A1 (en) 2006-02-16 2006-05-25 Software defined radio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039564A JP4684909B2 (ja) 2006-02-16 2006-02-16 ソフトウエア無線装置

Publications (2)

Publication Number Publication Date
JP2007221449A JP2007221449A (ja) 2007-08-30
JP4684909B2 true JP4684909B2 (ja) 2011-05-18

Family

ID=38369277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039564A Expired - Fee Related JP4684909B2 (ja) 2006-02-16 2006-02-16 ソフトウエア無線装置

Country Status (2)

Country Link
US (1) US20070190994A1 (ja)
JP (1) JP4684909B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563339B2 (ja) * 2006-04-25 2010-10-13 株式会社日立国際電気 ソフトウェア無線機
JP5088492B2 (ja) * 2008-03-28 2012-12-05 サクサ株式会社 中継装置
US20090323784A1 (en) * 2008-06-27 2009-12-31 Microsoft Corporation Software-Defined Radio Platform Based Upon Graphics Processing Unit
WO2010017629A1 (en) 2008-08-11 2010-02-18 Marport Canada Inc. Multi-function broadband phased-array software defined sonar system and method
US8417859B2 (en) 2008-09-30 2013-04-09 The Johns Hopkins University Low power, low mass, modular, multi-band software-defined radios
US9236644B2 (en) * 2009-02-20 2016-01-12 Space Micro Inc. Programmable microwave integrated circuit
US8453140B2 (en) * 2009-04-28 2013-05-28 Qualcomm Incorporated Method for generically handling carrier specific provisioning for computer cellular wireless cards
JP5278222B2 (ja) * 2009-07-22 2013-09-04 富士通株式会社 無線通信装置、無線通信方法および無線通信プログラム
US8756256B2 (en) 2010-05-26 2014-06-17 Qualcomm Incorporated Method and systems for the management of non volatile items and provisioning files for a communication device with multiple service accounts
EP2448368B1 (en) * 2010-10-11 2014-05-14 Wireless Audio IP B.V. An integrated circuit system
KR101740024B1 (ko) * 2014-11-25 2017-05-26 주식회사 케이엠더블유 기지국 시스템에서의 안테나 제어 시스템 및 그 구성 방법
US11025284B1 (en) * 2018-06-14 2021-06-01 Rockwell Collins, Inc. Systems and methods for implementing user applications in software-defined radio devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501791A (ja) * 1996-09-25 2001-02-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 設定可能な無線および有線デジタル通信システムアーキテクチャ
JP2002135158A (ja) * 2000-10-24 2002-05-10 Sony Corp 多用途ソフトウエア規定型無線通信装置
JP2002516511A (ja) * 1998-05-18 2002-06-04 モトローラ・インコーポレイテッド 再構成可能な資源を有する通信機
JP2004023403A (ja) * 2002-06-14 2004-01-22 Communication Research Laboratory 無線通信端末、無線通信方法、放送提供装置、通信提供装置、放送提供方法、通信提供方法、ならびに、プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008719A2 (en) * 2002-07-12 2004-01-22 Sca Technica, Inc Self-booting software defined radio module
EP1551107B1 (en) * 2002-10-07 2011-03-30 Panasonic Corporation Communication apparatus and method for reconfiguring communication apparatus
US7369873B2 (en) * 2004-03-10 2008-05-06 Samsung Electronics Co., Ltd. Apparatus and method for remotely modifying reconfigurable hardware in a mobile station
US7444454B2 (en) * 2004-05-11 2008-10-28 L-3 Communications Integrated Systems L.P. Systems and methods for interconnection of multiple FPGA devices
US7769912B2 (en) * 2005-02-17 2010-08-03 Samsung Electronics Co., Ltd. Multistandard SDR architecture using context-based operation reconfigurable instruction set processors
US7724702B2 (en) * 2005-12-16 2010-05-25 Motorola, Inc. Multiple configuration communication apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501791A (ja) * 1996-09-25 2001-02-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 設定可能な無線および有線デジタル通信システムアーキテクチャ
JP2002516511A (ja) * 1998-05-18 2002-06-04 モトローラ・インコーポレイテッド 再構成可能な資源を有する通信機
JP2002135158A (ja) * 2000-10-24 2002-05-10 Sony Corp 多用途ソフトウエア規定型無線通信装置
JP2004023403A (ja) * 2002-06-14 2004-01-22 Communication Research Laboratory 無線通信端末、無線通信方法、放送提供装置、通信提供装置、放送提供方法、通信提供方法、ならびに、プログラム

Also Published As

Publication number Publication date
JP2007221449A (ja) 2007-08-30
US20070190994A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4684909B2 (ja) ソフトウエア無線装置
US7389094B2 (en) Wireless data communications using FIFO for synchronization memory
US7568059B2 (en) Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards
EP1551107B1 (en) Communication apparatus and method for reconfiguring communication apparatus
WO2006105303A1 (en) A method and system for elastic signal pipelining
US20110039503A1 (en) Software Defined Radio Device and Configuration Method of the Same
JP2007507018A (ja) 再構成可能な信号処理モジュール
WO2008151230A2 (en) Expanded memory for communications controller
CN111400983A (zh) 一种基于fpga动态重配置的波形组件加载实现方法
JP4546711B2 (ja) 通信装置
US7024223B1 (en) Systems and methods for a multi-platform wireless modem
JP4385247B2 (ja) 集積回路、および情報処理装置
CN103368802A (zh) 用于配置可编程的硬件的通信装置和方法
US20070008907A1 (en) Reconfigurable LSI
Khaled et al. Interfacing USRP Kit with Zynq-7000 Evaluation Kit
JP4841192B2 (ja) 信号処理回路および方法、並びに情報処理装置
JP2005218046A (ja) 通信機器
CN100511201C (zh) 设置外围ic中的操作参数的方法和用于执行该方法的设备
JP2010114483A (ja) 通信装置及び通信システム
JP2004112272A (ja) 画像形成装置
KR101216092B1 (ko) 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀
JP2004240476A (ja) メモリ装置
CEA et al. 216715 NEWCOM DC. 1 Report on the state for the art on hardware architectures for flexible radio and intensive signal processing
JP2005032131A (ja) 衛星通信アダプタ装置
JP2004235946A (ja) カード型電子機器及びデータ伝送システム並びにデジタルオーディオシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees