JP4683049B2 - Printed wiring board with built-in resistor - Google Patents
Printed wiring board with built-in resistor Download PDFInfo
- Publication number
- JP4683049B2 JP4683049B2 JP2008003932A JP2008003932A JP4683049B2 JP 4683049 B2 JP4683049 B2 JP 4683049B2 JP 2008003932 A JP2008003932 A JP 2008003932A JP 2008003932 A JP2008003932 A JP 2008003932A JP 4683049 B2 JP4683049 B2 JP 4683049B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- printed wiring
- wiring board
- resistance
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、抵抗素子内蔵プリント配線板に関する。 The present invention relates to a printed wiring board with a built-in resistance element.
プリント配線板は、IC、LSI等の半導体部品(能動部品)及びインダクタンス、抵抗、キャパシタ等の電子部品(受動部品)を搭載固定し、これらを電気的に相互接続している。従って、従来のプリント配線板は、部品搭載の為の絶縁性樹脂基板及び電気的相互接続の為の基板表面及び内部に形成された導電回路から形成されている。 The printed wiring board mounts and fixes semiconductor parts (active parts) such as ICs and LSIs and electronic parts (passive parts) such as inductances, resistors and capacitors, and electrically connects them. Therefore, the conventional printed wiring board is formed of an insulating resin substrate for mounting components and a conductive circuit formed on the surface and inside of the substrate for electrical interconnection.
近年、電子機器が高速化、高周波化されるに伴って、伝搬信号の品質特性(signal integrity)を向上させるため、受動部品を予めプリント配線板に内蔵することが望まれている。本出願は、このような受動部品の1つである抵抗素子を予め内蔵したプリント配線板に関する。 In recent years, as electronic devices have been increased in speed and frequency, it has been desired to incorporate passive components in a printed wiring board in advance in order to improve the quality characteristics (property) of propagation signals. The present application relates to a printed wiring board in which a resistance element, which is one of such passive components, is built in advance.
抵抗素子を内蔵したプリント配線板として、特許文献1が存在する。
特許文献1に記載されているような、プリント配線板に形成された矩形の抵抗素子の抵抗値Rは、両電極間の長さLに比例し、抵抗材の断面積Sに反比例する。この断面積Sは、抵抗材の幅Wと高さ(厚さ)tとにより決定される。R=ρ・L/S=ρ・L/(W・t)。但し、ρ:抵抗材で決まる抵抗率。
The resistance value R of a rectangular resistance element formed on a printed wiring board as described in
ここで、抵抗材を印刷で形成する場合、抵抗材の印刷精度が問題となる。即ち、一般に、プリント配線板に抵抗材をスクリーン印刷し、更に熱乾燥又は熱硬化(以下、単に「熱乾燥」という。)する場合、抵抗材の幅Wと高さ(厚さ)tを高精度に制御することは難しい。その結果、必然的に、抵抗素子の抵抗値公差(バラツキ)が大きくなる傾向にある。 Here, when the resistance material is formed by printing, the printing accuracy of the resistance material becomes a problem. That is, in general, when a resistance material is screen-printed on a printed wiring board and further thermally dried or thermally cured (hereinafter simply referred to as “thermal drying”), the width W and height (thickness) t of the resistance material are increased. It is difficult to control with precision. As a result, the resistance tolerance (variation) of the resistance elements inevitably tends to increase.
上記課題に鑑みて、本発明は、抵抗素子の抵抗値公差(バラツキ)を低減し得る新規な抵抗素子内蔵プリント配線板及びこれを利用した電子機器を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a novel printed wiring board with a built-in resistance element that can reduce resistance value tolerance (variation) of the resistive element and an electronic device using the same.
本発明に係る抵抗素子内蔵プリント配線板は、絶縁部材の表面上に形成されてなる第1電極と、当該第1電極に対向して設けられてなる第2電極と、前記第1電極と前記第2電極との間に形成される抵抗体充填部と、前記抵抗体充填部に充填される抵抗体とよりなる抵抗素子を有し、前記抵抗体充填部は、前記第1電極及び前記第2電極により実質的に閉鎖されてなる。 The resistance element built-in printed wiring board according to the present invention includes a first electrode formed on a surface of an insulating member, a second electrode provided to face the first electrode, the first electrode, A resistor filling portion formed between the resistor filling portion formed between the second electrode and the resistor filling portion; and the resistor filling portion includes the first electrode and the first electrode. It is substantially closed by two electrodes.
更に、本発明に係る抵抗素子内蔵プリント配線板の製造方法は、絶縁部材の表面に第1電極及び第2電極を形成し、これらの電極間に実質的な閉鎖空間を形成する工程と、前記閉鎖空間に抵抗体を充填する工程と、を有する。 Furthermore, the manufacturing method of the resistance element built-in printed wiring board according to the present invention includes forming a first electrode and a second electrode on the surface of the insulating member, and forming a substantially closed space between these electrodes, Filling the closed space with a resistor.
本発明によれば、抵抗素子の抵抗値公差(バラツキ)を低減し得る新規な抵抗素子内蔵プリント配線板及びこれを利用した電子機器を提供することが出来る。 ADVANTAGE OF THE INVENTION According to this invention, the novel resistance element built-in printed wiring board which can reduce the resistance value tolerance (variation) of a resistance element, and an electronic device using the same can be provided.
以下、本発明に係る抵抗素子内蔵プリント配線板及びこれを利用した電子機器の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、図面中の同じ要素に対しては同じ参照符号を付して、重複した説明を省略する。 Hereinafter, embodiments of a printed wiring board with a built-in resistive element and an electronic apparatus using the same according to the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals are given to the same elements in the drawings, and redundant description is omitted.
[プリント配線板内蔵用抵抗素子]
図1A〜1Cは、代表的な抵抗素子10−1の構成及び製造方法を説明する図である。図1Aに示すように、この抵抗素子10−1は、2つの電極を有する。例えば、これらの電極は、円形の中心電極14−1と、その周囲を取り囲む円環状の周囲電極12−1である。中心電極14−1からの引き出し導体は、スルーホール導体(図示せず。)又はビア導体(図示せず。)であってよい。周囲電極12−1からの引き出し導体は、円環状の周囲電極12−1又は周囲電極からの引き出し導体パターン12−1aに形成されたスルーホール導体(図示せず。)又はビア導体(図示せず。)であってよい。
[Resistance element for built-in printed wiring board]
1A to 1C are diagrams illustrating a configuration and a manufacturing method of a typical resistance element 10-1. As shown in FIG. 1A, the resistance element 10-1 has two electrodes. For example, these electrodes are a circular center electrode 14-1 and an annular peripheral electrode 12-1 surrounding the periphery. The lead conductor from the center electrode 14-1 may be a through-hole conductor (not shown) or a via conductor (not shown). The lead conductor from the peripheral electrode 12-1 is a through-hole conductor (not shown) or a via conductor (not shown) formed in the annular peripheral electrode 12-1 or the lead conductor pattern 12-1a from the peripheral electrode. .)
本実施形態においては、中心電極14−1と周囲電極12−1との間のスペースは閉鎖されている。そして、当該スペースは周方向にわたって同一の半径方向の長さを有している。 In the present embodiment, the space between the center electrode 14-1 and the surrounding electrode 12-1 is closed. And the said space has the length of the same radial direction over the circumferential direction.
図1Bに示すように、両電極間に形成されたスペース全体に、抵抗材18をスクリーン印刷する。この抵抗材18は、典型的には、抵抗ペースト(多くの場合、その材質より「カーボンペースト」という。)である。この抵抗ペースト18としては、例えば、熱硬化性樹脂と導電性フィラーを主成分としたものであることが好ましい。熱硬化性樹脂としてはエポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂等の熱硬化性樹脂、およびこれらを変性した樹脂、またはこれら樹脂と熱可塑性樹脂の混合物等を用いることができる。その中でも、基材との密着性、耐薬品性、コストの点からエポキシ樹脂もしくはフェノール樹脂を用いることが好ましい。導電性フィラーとしてはケッチェレンブラック、アセチレンブラック、グラファイト、活性炭素等安価なカーボンを用いることが好ましい。導電性フィラー以外にシリカ等無機フィラーが加えてあっても良い。市販のカーボンペーストをそのまま使用することもできる。
As shown in FIG. 1B, the
当該市販のカーボンペーストとしては、例えば、昭栄化学工業株式会社製の抵抗ペースト、住友金属鉱山株式会社製のRu系抵抗ペースト、田中貴金属グループ製の抵抗器、株式会社アサヒ化学研究所製のポリマー型抵抗体ペースト等が挙げられ、これらは、市場において商業的に入手できる。抵抗材18を印刷後、熱乾燥させる。これにより、抵抗素子10−1が完成する。本出願書類では、2つの電極とその間に形成された抵抗材とを含めて抵抗素子と称する。
Examples of the commercially available carbon paste include a resistance paste manufactured by Shoei Chemical Industry Co., Ltd., a Ru-based resistance paste manufactured by Sumitomo Metal Mining Co., Ltd., a resistor manufactured by Tanaka Kikinzoku Group, and a polymer type manufactured by Asahi Chemical Research Laboratory. Examples include resistor pastes, which are commercially available on the market. The
図1Cに示すように、抵抗材18の印刷は、たとえ周囲電極12−1の外側にはみ出してもよい。図1Cに示す抵抗素子10−1の抵抗値は、図1Bに示すそれと同じである。なお、両電極間のスペース全面に抵抗材18が印刷されれば、周囲電極12−1及び中心電極14−1の表面の一部に抵抗材18が印刷されなくともよい。
As shown in FIG. 1C, the printing of the
中心電極14−1及び周囲電極12−1の形状は、サブトラクティブ法、セミアディティブ法(SAP)、又はフルアディティブ法等によりパターニングされ整形される。その中でも、電極を極めて高精度に形成することができるとともに、両電極間で囲まれたスペース(空間)も極めて高精度で形成することができるといった観点から、セミアディティブ法(SAP)が好ましい。 The shapes of the center electrode 14-1 and the peripheral electrode 12-1 are patterned and shaped by a subtractive method, a semi-additive method (SAP), a full additive method, or the like. Among them, the semi-additive method (SAP) is preferable from the viewpoint that the electrodes can be formed with extremely high accuracy and the space (space) between both electrodes can be formed with extremely high accuracy.
抵抗素子10−1の抵抗値は、図1Aに示すように、抵抗材の抵抗率ρと、長さ(即ち、両電極間の距離)Lと、幅(即ち、両電極間に形成された円環状のスペースの中心を通る円形ライン長)Wと、印刷抵抗の厚さtによって決定される。この内、距離Lと幅Wは、両電極の形状によって決定される為、極めて高精度に形成される。その結果、必然的に、抵抗素子10の抵抗値公差を一層小さくすることが出来る。
As shown in FIG. 1A, the resistance value of the resistance element 10-1 is formed with a resistivity ρ, a length (that is, a distance between both electrodes) L, and a width (that is, formed between both electrodes). This is determined by the circular line length (W) passing through the center of the annular space and the thickness t of the printing resistance. Among these, since the distance L and the width W are determined by the shapes of both electrodes, they are formed with extremely high accuracy. As a result, it is inevitably possible to further reduce the resistance tolerance of the
換言すれば、中心電極14−1及び周囲電極12−1をセミアディティブ法(SAP)により精度良く形成することで、双方の電極間のスペース(空間)を高精度に確保することができる。両電極間の閉鎖されたスペース全体に抵抗材が印刷されれば、従来の矩形状の抵抗素子を形成する場合のように、抵抗公差の低減を図る目的で印刷時において抵抗材の幅方向における塗布状況を厳密に管理する必要はない。すなわち、抵抗材を多少煩雑に印刷したとしても、抵抗公差の低減を図ることが可能となる。 In other words, by forming the center electrode 14-1 and the peripheral electrode 12-1 with high accuracy by the semi-additive method (SAP), a space (space) between both electrodes can be ensured with high accuracy. If the resistance material is printed in the entire closed space between both electrodes, as in the case of forming a conventional rectangular resistance element, in the width direction of the resistance material during printing for the purpose of reducing resistance tolerance. There is no need to strictly manage the application status. That is, even if the resistance material is printed somewhat complicated, it is possible to reduce the resistance tolerance.
図1Dは、このような抵抗素子10を利用した、典型的な抵抗素子内蔵プリント配線板26の厚さ方向断面図である。このプリント配線板は、コア層20及びその上に夫々形成されたビルドアップ層38u,38dを有している。コア層20の上面に抵抗素子10が形成されている。
FIG. 1D is a cross-sectional view in the thickness direction of a typical resistance element built-in printed
図1B又は1Cに示した円形抵抗10−1を設計面から説明する。抵抗値Rの計算は、矩形形状の抵抗材と同じにする。抵抗材の抵抗値Rは、R=ρ・(L/S)で表される。ここで、抵抗材の断面積Sは、抵抗材の幅Wと高さ(厚さ)tの積で表される。 The circular resistor 10-1 shown in FIG. 1B or 1C will be described from the design aspect. The calculation of the resistance value R is the same as that of the rectangular resistance material. The resistance value R of the resistance material is represented by R = ρ · (L / S). Here, the cross-sectional area S of the resistance material is represented by the product of the width W and the height (thickness) t of the resistance material.
抵抗率ρに厚さtを含めて考えると、抵抗値Rは、R=ρ{L/(W・t)}=(ρ/t)・(L/W)=Rs・(L/W)となる。ここで、Rsをシート抵抗と称している。シート抵抗Rsは、一様の厚さをもつ膜の抵抗を表現する方法の1つであり、単位は(Ω/□)(ohm/square)である。言い換えれば、正方形(L=W)の抵抗膜の抵抗値である。 Considering the resistivity ρ including the thickness t, the resistance value R is R = ρ {L / (W · t)} = (ρ / t) · (L / W) = Rs · (L / W) It becomes. Here, Rs is referred to as sheet resistance. The sheet resistance Rs is one method for expressing the resistance of a film having a uniform thickness, and its unit is (Ω / □) (ohm / square). In other words, it is the resistance value of a square (L = W) resistive film.
図1B及び1Cに示した円形抵抗の抵抗値Rは、シート抵抗100(Ω/□)の印刷抵抗の場合、表1の様になる。表1の符号に関しては図1Aを参照願いたい。ここで、周囲電極長El、中心電極の裏面に形成されたスルーホール径Dpthは一定である。このように、予め目標抵抗値を定めて、抵抗素子10を設計することが出来る。
The resistance value R of the circular resistance shown in FIGS. 1B and 1C is as shown in Table 1 in the case of a printing resistance with a sheet resistance of 100 (Ω / □). See FIG. 1A for the symbols in Table 1. Here, the peripheral electrode length El and the through-hole diameter Dpth formed on the back surface of the center electrode are constant. Thus, the
図2A〜2Cは、図1Aの円形電極形状に対する変形例である。以下、抵抗材は図示していないが、図2A(1)は、中心電極14−2を三角形とし、周囲電極12−2を三角形の枠状にしている。図2B(1)は、中心電極14−3を四角形とし、周囲電極12−3を四角形の枠状にしている。図には示していないが、その他の多角形に関しても、中心電極をn角形とし、周囲電極をn角形の枠状にすることができる(ここで、n=3,4,5,…)。図2C(1)は、図1Aに示す電極形状と同じである。
2A to 2C are modifications to the circular electrode shape of FIG. 1A. In the following, although the resistance material is not shown, in FIG. 2A (1), the center electrode 14-2 has a triangular shape and the surrounding electrode 12-2 has a triangular frame shape. In FIG. 2B (1), the center electrode 14-3 has a quadrangular shape and the surrounding electrode 12-3 has a quadrangular frame shape. Although not shown in the figure, with respect to other polygons, the center electrode can be an n-gon and the surrounding electrode can be an n-gon frame (where n = 3, 4, 5,...). FIG. 2C (1) is the same as the electrode shape shown in FIG. 1A.
しかし、電極の形状に関して一般化すると、中心電極は任意の形状でよい。また、周囲電極は、中心電極を完全に包囲していれば任意の形状であってよい。また、中心電極は、周囲電極の中心に形成する必要もなく、偏心していてもよい。換言すると、両電極間のスペースが閉鎖領域となっていればよい。両電極はパターニングにより整形されて、極めて高精度に形成されている。 However, when generalizing with respect to the shape of the electrode, the center electrode may have any shape. Further, the surrounding electrode may have any shape as long as it completely surrounds the center electrode. Further, the center electrode does not need to be formed at the center of the surrounding electrode, and may be eccentric. In other words, the space between both electrodes should just be a closed area. Both electrodes are shaped by patterning and are formed with extremely high accuracy.
従って、両電極間に閉じたスペースを形成できれば、抵抗材を印刷する際に当該抵抗材の幅を厳密に管理する必要は無い。すなわち、抵抗材を多少煩雑に印刷したとしても、抵抗材の幅は両電極間の形成精度に依存するため、この両電極が精度良く形成されていて、且つ双方間のスペース全体に抵抗材が印刷されていれば、必然的に抵抗公差を最適なものとする抵抗材の長さ及び幅を得ることができるのである。具体的には、両電極間のスペースに印刷された抵抗材の長さ及び幅を極めて高精度に形成することが出来る。この結果、抵抗素子の抵抗値公差を一層小さくすることが出来る。 Therefore, if a closed space can be formed between both electrodes, it is not necessary to strictly manage the width of the resistance material when printing the resistance material. That is, even if the resistance material is printed somewhat complicated, the width of the resistance material depends on the accuracy of formation between both electrodes. If it is printed, the length and width of the resistance material that inevitably has the optimum resistance tolerance can be obtained. Specifically, the length and width of the resistance material printed in the space between both electrodes can be formed with extremely high accuracy. As a result, the resistance tolerance of the resistance element can be further reduced.
また、これら両電極間のスペースは、必ずしも完全に閉鎖されている必要はない。すなわち、図3Aに示すように、抵抗素子を形成する正負の電極12−4,14−4がそれぞれ渦巻き状に形成されていてもよく、また、図3Bに示すように、抵抗素子を形成する正負の電極12−5,14−5が鍵括弧状に形成されていてもよい。これらのような両電極間のスペースが閉鎖されておらず、当該両電極間のスペースが開口されている構造に関しても、抵抗公差に影響を及ぼさない範囲であれば、両電極間のスペースが実質的に閉鎖されているものと見なすことが出来る。 Moreover, the space between these two electrodes does not necessarily need to be completely closed. That is, as shown in FIG. 3A, the positive and negative electrodes 12-4 and 14-4 forming the resistance element may be respectively formed in a spiral shape, and the resistance element is formed as shown in FIG. 3B. The positive and negative electrodes 12-5 and 14-5 may be formed in a key bracket shape. As for the structure in which the space between the two electrodes is not closed and the space between the two electrodes is opened, the space between the two electrodes is substantially within the range that does not affect the resistance tolerance. Can be considered closed.
なお、図2A(1)に示した三角形電極の抵抗素子10−2、図2B(1)に示した四角形電極の抵抗素子10−3及び図2C(1)に示した円形電極の抵抗素子10−1では、予め、その抵抗値を比較的容易に計算することができる。
2A (1), the triangular electrode resistance element 10-2, the square electrode resistance element 10-3 shown in FIG. 2B (1), and the circular
しかし、その他の電極形状に関しても、予め、単層基板で寸法を僅かに変えた電極(即ち、相似形電極)をもつ複数のサンプルを形成し、抵抗材18を印刷して熱乾燥し、これらのサンプルの抵抗値を順次測定する実験を通して、所望の抵抗値をもった電極サイズを決定することが出来る。
However, with regard to other electrode shapes, a plurality of samples having electrodes (ie, similar electrodes) with slightly different dimensions are formed in advance on a single-layer substrate, and the
結局、要求される電極形状は次のいずれかとなる。
(1)両電極間に閉じたスペースを形成する電極
(2)中心電極とその周囲を取り囲む周囲電極
(3)中心電極が円形であり、周囲電極が円環状の電極
(4)中心電極がn角形であり、周囲電極がn角形の枠状の電極(ここで、n=3,4,5,…)。
Eventually, the required electrode shape is one of the following.
(1) Electrode that forms a closed space between both electrodes
(2) Center electrode and surrounding electrodes surrounding it
(3) The center electrode is circular and the surrounding electrodes are annular electrodes
(4) A frame-shaped electrode in which the center electrode is n-gonal and the surrounding electrode is n-gonal (where n = 3, 4, 5,...)
これらの電極形状では、両電極間に、閉じられたスペースを形成することができ、このスペース全面に対して抵抗材を印刷し熱乾燥することにより、抵抗値精度の良い抵抗素子10を形成することが出来る。
In these electrode shapes, a closed space can be formed between both electrodes, and the
(電極からの引き出し導体の問題)
周囲電極12からの引き出し導体は、両電極間のスペースに影響を与えず、問題は生じない。中心電極14からの引き出し導体がスルーホール導体又はビア導体(VIA導体)の場合は、両電極間のスペースに影響を与えず、問題は生じない。
(Problem of lead conductor from electrode)
The lead conductor from the surrounding electrode 12 does not affect the space between both electrodes, and no problem occurs. When the lead conductor from the center electrode 14 is a through-hole conductor or a via conductor (VIA conductor), the space between both electrodes is not affected and no problem occurs.
しかし、設計上の都合により、中心電極14に対してスルーホール導体又はビア導体を形成できないことがある。この場合、中心電極14から導体パターンを引き出すこととなる。図2A(2)は、図2A(1)に示した三角形電極の抵抗素子10−2に関して、周囲電極12−2bの一部を削除して、中心電極14−2からの引き出し導体パターン14−2aを形成した例である。図2B(2)は、図2B(1)に示した四角形電極の抵抗素子10−3に関して、周囲電極12−3bの一部を削除して、中心電極14−3からの引き出し導体パターン14−3aを形成した例である。図2C(2)は、図2C(1)に示した丸形電極の抵抗素子10−1に関して、周囲電極12−1bの一部を削除して、中心電極14−1からの引き出し導体パターン14−1aを形成した例である。図に示していないが、その他の多角形に関しても同様に、中心電極からの引き出し導体パターンを形成することが出来る。 However, a through-hole conductor or a via conductor may not be formed on the center electrode 14 due to design reasons. In this case, the conductor pattern is drawn from the center electrode 14. FIG. 2A (2) shows a case where a part of the peripheral electrode 12-2b is deleted from the triangular electrode resistance element 10-2 shown in FIG. This is an example in which 2a is formed. FIG. 2B (2) shows a case where a part of the peripheral electrode 12-3b is deleted from the square electrode resistance element 10-3 shown in FIG. This is an example in which 3a is formed. FIG. 2C (2) shows a lead electrode pattern 14 from the center electrode 14-1 by removing a part of the peripheral electrode 12-1b with respect to the round electrode resistance element 10-1 shown in FIG. 2C (1). This is an example in which -1a is formed. Although not shown in the drawing, the lead conductor pattern from the center electrode can be similarly formed for other polygons.
これらの電極形状では、両電極間のスペースは完全には閉じられていない。しかし、両電極間スペースは、ほぼ閉じた(即ち、実質的に閉じた)形状となっており、且つ双方の電極が、例えばセミアディティブ工法により高精度に形成されていることから、抵抗材の長さ及び幅をほぼ正確に形成することが出来る。その結果、これら両電極間のスペース全体に抵抗材18を印刷し、これを熱乾燥することにより、抵抗素子10の抵抗値公差は、従来の矩形抵抗に比較して、小さいものとなる。すなわち、多少印刷精度が悪くても(例えば、図1Cのように周囲電極から抵抗材がはみ出ることとなっても)、抵抗値公差に何ら影響を及ぼすことはない。
In these electrode shapes, the space between the two electrodes is not completely closed. However, the space between the two electrodes is substantially closed (that is, substantially closed), and both electrodes are formed with high accuracy by, for example, a semi-additive method. The length and width can be formed almost accurately. As a result, the
なお、引き出し導体パターン14−2a等が周囲電極12−2b等の削除部分を通過する部分(即ち、引き出し導体パターンと周囲電極との間隙)には、抵抗材を印刷しないように注意することが重要である。この間隙では、両電極の間隔が非常に狭く且つ両電極間は開放スペースになっているため、この間隙部分に抵抗材を印刷して、そこに電流が流れない様にするためである。 Care should be taken not to print the resistance material on the portion where the lead conductor pattern 14-2a or the like passes through the deleted portion such as the peripheral electrode 12-2b (that is, the gap between the lead conductor pattern and the peripheral electrode). is important. In this gap, the distance between the electrodes is very narrow and the space between the electrodes is an open space, so that a resistance material is printed in the gap portion so that no current flows therethrough.
[抵抗素子内蔵プリント配線板]
上述の抵抗素子10は、種々のプリント配線板に形成することが出来る。本出願人は、プリント配線板製法としてコア層を利用したビルドアップ法を採用することが比較的多い。従って、ここでは、コア層を利用したビルドアップ法で製造された抵抗素子内蔵プリント配線板について説明する。
[Printed wiring board with built-in resistance element]
The above-described
(抵抗素子内蔵プリント配線板の構成)
コア層を利用したビルドアップ法は、一般に、メッキスルーホール(PTH: Plated Through Hole)法により製造されたコア層に対して、一層ずつ、絶縁層を形成し、導体パターンを作り、層間接続をして導体層を積み上げることにより多層化する製造方法である。コア層には、絶縁基板にスルーホール導体及びパターン導体が形成されている。コア層に積み上げたビルドアップ層には、絶縁層にビア導体(VIA導体)及びパターン導体が形成されている。
(Configuration of printed wiring board with built-in resistance element)
In the build-up method using the core layer, generally, an insulating layer is formed one by one on the core layer manufactured by the plated through hole (PTH) method, a conductor pattern is formed, and interlayer connection is performed. Thus, the manufacturing method is to make a multilayer by stacking conductor layers. In the core layer, a through-hole conductor and a pattern conductor are formed on an insulating substrate. In the buildup layer stacked on the core layer, via conductors (VIA conductors) and pattern conductors are formed in the insulating layer.
表2は、抵抗素子内蔵プリント配線板を、抵抗素子10を形成する位置及び両電極に接続される導体の種類の観点から分類し、まとめたものである。
Table 2 categorizes and summarizes the resistance element built-in printed wiring boards from the viewpoint of the position where the
図4Bに示す抵抗素子内蔵プリント配線板26−2における抵抗素子10は、一方の電極(中心電極)がビア導体23であり、他方の電極(周囲電極)がTH(スルーホール)ランド28lである。PTH内部には充填材25が詰められ、充填材及びPTHパッドの上面に抵抗材18が形成されている。この場合、PTH内部の充填材を被覆する蓋メッキ導体は形成されない。
4B, one electrode (center electrode) is a via
図4Cに示す抵抗素子内蔵プリント配線板26−3における抵抗素子10は、一方の電極(中心電極)がTH蓋めっき上のビア導体23であり、他方の電極(周囲電極)がTH蓋めっき28cの外縁部28eである。この場合、PTH内部には充填材25が詰められており、TH蓋めっき28cのうち、ビア導体22vの周囲部分には溝29が形成されており、これにより中心部28dと外縁部28eとが分離されている。そして、当該中心部28d上にビア導体23が形成されている。なお、こうした構成において、TH蓋めっき28c上のビア導体23は必須ではない。この場合、TH蓋めっき28cに設けられた溝29を境界としてその内側部分を中心電極として、前記溝を境界としてその外側部分を周囲電極として位置づけられる。
4C, one electrode (center electrode) is a via
図4Dに示す抵抗素子内蔵プリント配線板26−4における抵抗素子10は、一方の電極(周囲電極)がTH蓋めっき28cの中心部28dであり、他方の電極(中心電極)がTH蓋めっき28cの外縁部28eである。PTH内部には充填材25が詰められ、この充填材にPTH蓋メッキ導体28cが部分的に形成され、その上面にビア導体23が形成されている。
In the
図5Aに示す抵抗素子内蔵プリント配線板26−5においては、第1絶縁部材20の表面に形成された第1導体回路20pと、第1絶縁部材上の第2絶縁部材22uの表面に形成された第2導体回路23t,23pと、第1導体回路と第2導体回路とを接続するビア導体23とを有し、前記第2導体回路23t,23pを両電極とする抵抗素子10を備えている。即ち、抵抗材18がビルドアップ層(第1層間絶縁樹脂層22u)に形成されている。この場合、一方の電極(中心電極)がビア導体23のトップランド23tであり、他方の電極(周囲電極)が当該ビア導体23のトップランド23tの周囲に形成された導体パターン23pである。そして、当該導体パターン23pは、ビア導体23のトップランド23tを囲むように環状を呈している。
In the resistive element built-in printed wiring board 26-5 shown in FIG. 5A, the first
図5Bに示す抵抗素子内蔵プリント配線板26−6においては、第1絶縁部材22uの表面に形成された第1導体回路23p,23bと、第1絶縁部材上の第2絶縁部材24uの表面に形成された第2導体回路24pと、第1導体回路と前記第2導体回路とを接続するビア導体23とを有し、第1導体回路を両電極とする抵抗素子10を備えている。即ち、抵抗材18がビルドアップ層(第1層間絶縁樹脂層22u)に形成されている。一方の電極(中心電極)がビア導体23のボトムランド23bであり、他方の電極(周囲電極)が当該ビア導体23のボトムランド23bの周囲に形成された導体パターン23pである。そして、導体パターン23pは、ビア導体23のボトムランド23bを囲むように環状を呈している。
In the resistive element built-in printed wiring board 26-6 shown in FIG. 5B, the
なお、図示していないが、ビア導体が非充填の場合、中空のビア導体内に抵抗材18を印刷すると、ボイドが発生するおそれがあるので、そうした中空部を極力避けるように当該抵抗材18を形成することが好ましい。
Although not shown in the figure, when the via conductor is not filled, if the
以上は例示であって、抵抗材18は、所望により他の箇所へも形成できることを承知されたい。
The above is an example, and it should be understood that the
(製造方法)
次に、典型的な、コア層を利用したビルドアップ法を利用した抵抗素子内蔵プリント配線板の製造方法を簡単に説明する。
(Production method)
Next, a typical method for manufacturing a resistance element built-in printed wiring board using a build-up method using a core layer will be briefly described.
図6Aに示すように、コア基板20を用意する。このコア基板20は、めっきスルーホール法によって製造される。ガラス布エポキシ樹脂銅張積層板又はガラス布高耐熱樹脂銅張積層板に内層導体パターンを形成し、これを必要枚数用意し、プリプレグという接着シートで積層接着し、1枚の板にする。これに穴明けを行い、穴内の壁面、表面にめっきスルーホール法でめっきを行い、内外導体層を接続する。その後、表面導体パターン及び抵抗素子の電極導体(図示せず。)を作成して、コア基板20は製造される。メッキは、全面にメッキしてその後必要範囲をエッチングするサブトラクティブ法でもよく、セミアディティブ法、フルアディティブ法等を用いることもできる。
As shown in FIG. 6A, a
図4A〜図4Dに関連して説明したコア層20に抵抗素子10を形成する場合、この段階で両電極導体が形成されている。そして、これら両電極間の閉鎖空間に抵抗ペースト18を印刷し、熱乾燥して抵抗素子10を形成する。
When the
図6Bに示すように、コア基板20及び抵抗素子(図示せず。)の上に絶縁層22u,22dを形成する。この絶縁層は、液状のものをコーティングするか、フィルム状のものを加熱し真空で圧着するラミネート法で形成する。
As shown in FIG. 6B, insulating
図6Cに示すように、絶縁層22u,22dにレーザで穴明け23hを行う。
As shown in FIG. 6C, the insulating
図6Dに示すように、穴内面及び絶縁層表面に対して無電解銅メッキ層を析出して導通化する。このとき、めっきの密着性を向上させるため、穴内面及び絶縁層表面を粗面化処理する。 As shown in FIG. 6D, an electroless copper plating layer is deposited on the inner surface of the hole and the insulating layer surface to make it conductive. At this time, in order to improve the adhesion of the plating, the inner surface of the hole and the surface of the insulating layer are roughened.
図6Eに示すように、表面側の導体パターン22uc及び抵抗素子の電極導体(図示せず。)の形成を行う。導体パターン及び電極導体の形成は、電解銅メッキを全面に行うパネルめっきを行い、銅メッキの上面にエッチングレジストを形成し、その後エッチングにより導体パターンを形成する(サブトラクティブ法)。なお、その他の方法、例えば、セミアディティブ法,フルアディティブ法等を用いることもできる。 As shown in FIG. 6E, the conductor pattern 22uc on the surface side and the electrode conductor (not shown) of the resistance element are formed. The conductor pattern and the electrode conductor are formed by panel plating that performs electrolytic copper plating on the entire surface, forming an etching resist on the upper surface of the copper plating, and then forming a conductor pattern by etching (subtractive method). Other methods such as a semi-additive method and a full additive method can also be used.
図5A〜図5Bに関連して説明したビルドアップ層に抵抗素子18を形成する場合、この段階で電極導体が形成されている。そして、これら両電極間の閉鎖空間に抵抗ペースト18を印刷し熱乾燥して、抵抗素子10を形成する。
When the
図6Fに示すように、同様に裏面側の導体パターン22dc及び電極導体(図示せず。)の形成を行う。同様に、このビルドアップ層に抵抗素子10を形成する場合、この段階で電極導体が形成されており、これに対して抵抗ペースト18を印刷し熱乾燥して、抵抗素子10を形成する。
As shown in FIG. 6F, the back side conductor pattern 22dc and electrode conductors (not shown) are similarly formed. Similarly, when the
この段階で、コア層20に対して上面及び下面の各1層の導体パターンが形成されるので、図6B〜図6Fの工程を所望の回数だけ繰り返す。この際、所望の層に抵抗素子10を形成することも出来る。
At this stage, one conductor pattern on each of the upper surface and the lower surface is formed on the
図6Gに示すように、ここでは図6B〜図6Fの工程を更に一回繰り返すことにより、多層プリント配線板を製造している。所望により、最外層にソルダーレジスト層(図示せず。)を形成してもよい。 As shown to FIG. 6G, the multilayer printed wiring board is manufactured by repeating the process of FIG. 6B-FIG. 6F once more here. If desired, a solder resist layer (not shown) may be formed on the outermost layer.
(抵抗材の厚み)
図1D、図4A、4C、5A及び5Bに示すように、抵抗材18の厚さは、中心電極及び周囲電極の厚さより大きいものとして説明してきた。しかし、これに限定されないことを承知されたい。
(Thickness of resistance material)
As shown in FIGS. 1D, 4A, 4C, 5A, and 5B, the thickness of the
図7Aは、図1Dの抵抗素子内蔵プリント配線板26に関して、コア層20の上に、中心電極14−1及び周囲電極12−1を形成し、双方の電極間のスペースに抵抗材18を印刷して形成した段階の断面図である。ここでは、抵抗材18の厚みが、中心電極14−1及び周囲電極12−1のいずれの厚みより、大きくなっている。
7A shows a printed
ここで、図7Bに示すように、抵抗材18を熱乾燥工程前にスキージ又は他の適当な手段により掻き取って、抵抗材18の厚さを、中心電極14−1及び周囲電極12−1の厚さと実質的に同じにしてもよい。このように、抵抗材18が、双方の電極間のスペースには十分に充填されているが、中心電極14−1及び周囲電極12−1Nの上には被ってない抵抗素子は、図7Aの抵抗素子に比較して、抵抗公差を更に少なくすることができる。
Here, as shown in FIG. 7B, the
このような、抵抗材の厚さを、中心電極及び周囲電極の厚さと実質的に同じにする抵抗素子は、例えば、図4A、4C、5A及び5B等に示す他の実施形態の抵抗素子内蔵プリント配線板においても採用できる。 Such a resistance element in which the thickness of the resistance material is substantially the same as the thickness of the center electrode and the surrounding electrode is, for example, a resistance element built-in of another embodiment shown in FIGS. 4A, 4C, 5A, and 5B. It can also be used in printed wiring boards.
[電子機器]
上述の抵抗素子内蔵プリント配線板26を利用して構成された電子機器について、現状の電子機器と比較しながら説明する。ここでは、プリント配線板に電子・電気部品が搭載れたものをプリント回路板又はパッケージ(PK)と呼ぶことにする。
[Electronics]
An electronic device configured using the above-described resistance element built-in printed
図8Aは、現状の電子機器50の構成を示す図である。マザーボード(MB)32に、2枚のパッケージ(PK)30,31が搭載され、一方のPK30にはマイクロプロセッシングユニット(MPU)34が搭載され、他方のPK31にはCS36が搭載されている。MB32とPK30,31とは、例えば、ピン接合33により夫々接続され、PK30とMPU34又はPK31とチップセット(CS)36はピン接合又は半田バンプを利用したリフロー半田付け35により接続されている。
FIG. 8A is a diagram illustrating a configuration of the current
電子機器50の高周波化に伴い、多数の抵抗素子が必要となる。そのため、電子機器50では、抵抗素子を、MPU内の抵抗素子40、PK30に実装されたチップ抵抗素子41、MB32に実装されたチップ抵抗素子42等に分散して実装している。
As the frequency of the
MPU34内に抵抗素子を形成するため、必然的にMPUのチップサイズが大型化する。PK30に抵抗素子を実装するため、必然的にPKサイズが大型化する。MB32に抵抗素子を実装するため、必然的にMBサイズが大型化する。更に、PK30に実装されたチップ抵抗素子41及びMB32に実装されたチップ抵抗素子42は、MPU34から比較的遠く、伝搬信号の品質特性を劣化させる場合がある。
Since the resistance element is formed in the
図8Bは、本実施形態に係る抵抗素子内蔵プリント配線板を利用して構成された電子機器60を示す図である。マザーボード(MB)32に、2枚のパッケージ(PK)30,31が搭載され、一方のPK30にはMPU34が搭載され、他方のPK31にはCS36が搭載されている。上述した様に、PK30を構成するプリント配線板には、多数の抵抗素子10を内蔵することが出来る。
FIG. 8B is a diagram showing an
従って、図8Aに示す電子機器50のMPU内の抵抗素子40、PK30に実装されたチップ抵抗素子41及びMB32に実装されたチップ抵抗素子42を、まとめてプリント配線板内蔵の抵抗素子10に置き換えることが出来る。
Accordingly, the
図8Bに示す電子機器60は、抵抗素子をMPU34の近傍に配置することが出来るため、図8Aの電子機器と比較して、伝搬信号の品質特性を向上することが出来る。
Since the
[実施形態の利点・効果]
本実施形態によれば、抵抗素子内蔵プリント配線板において、抵抗素子は、2つの電極間に閉じたスペースを形成し、このスペースに印刷抵抗を形成することにより、抵抗材は、長さL及び幅Wを精度良く形成することが出来る。このため、抵抗値のバラツキを小さく抑えることが出来る。
[Advantages and effects of the embodiment]
According to the present embodiment, in the printed wiring board with a built-in resistive element, the resistive element forms a closed space between the two electrodes, and by forming the printing resistance in this space, the resistive material has the length L and The width W can be formed with high accuracy. For this reason, the variation in resistance value can be kept small.
本実施形態によれば、抵抗素子内蔵プリント配線板において、抵抗素子は、中心電極と周囲電極を有し、周囲電極は中心電極を完全に包囲している。このため、両電極間のスペースは精度良く形成されているため、ここに形成される抵抗材は、長さL及び幅Wを精度良く形成することが出来る。 According to the present embodiment, in the printed wiring board with a built-in resistance element, the resistance element has the center electrode and the surrounding electrode, and the surrounding electrode completely surrounds the center electrode. For this reason, since the space between both electrodes is formed with high precision, the resistance material formed here can form the length L and the width W with high precision.
本実施形態によれば、抵抗素子内蔵プリント配線板において、抵抗素子をコア層及びビルドアップ層のいずれにも形成することが出来る。従って、1枚のプリント配線板に多数個の抵抗素子を形成することが出来る。 According to this embodiment, in the printed wiring board with a built-in resistance element, the resistance element can be formed on either the core layer or the buildup layer. Therefore, a large number of resistance elements can be formed on one printed wiring board.
本実施形態によれば、抵抗素子内蔵プリント配線板を採用することにより、複数個の抵抗素子をまとめてパッケージに内蔵することができる。半導体装置を搭載したパッケージ、複数個のパッケージを搭載したマザーボードにより構成された電子機器では、半導体装置の近傍に抵抗素子をまとめて配置することが出来るため、伝搬信号の品質特性が良好な電子機器を構成することが出来る。 According to the present embodiment, by employing the resistance element built-in printed wiring board, a plurality of resistance elements can be collectively incorporated in the package. In an electronic device composed of a package having a semiconductor device and a mother board having a plurality of packages, the resistance elements can be arranged in the vicinity of the semiconductor device, so that the electronic device has good quality characteristics of the propagation signal. Can be configured.
[代替例等]
以上、本発明に係る、抵抗素子内蔵プリント配線板及びこれを利用した電子機器の実施形態に関して説明したが、これらは例示であって、本発明はこれらに限定されない。当業者が、これら実施形態に対して容易になしえる追加・削除・変更・改良等は、本発明に含まれる。
[Alternative examples]
The embodiments of the resistance element built-in printed wiring board and the electronic device using the same have been described above, but these are exemplifications, and the present invention is not limited thereto. Additions, deletions, changes, improvements, and the like that can be easily made by those skilled in the art to these embodiments are included in the present invention.
本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。 The technical scope of the present invention is defined by the description of the appended claims.
10,10−1,10−2,10−3:抵抗素子、 12,12−1,12−2,12−2b,12−3,12−3b:周囲電極、 12−1a:引き出し導体パターン、 14,14−1,14−2,14−2b:中心電極、 14−1a,14−2a,14−3a:引き出し導体パターン、 18:抵抗材,抵抗ペースト、 20:コア層,コア基板、 22u,22d:絶縁層,層間絶縁樹脂層、 22uc:表面側の導体パターン、 22dc:裏面側の導体パターン、 22p,22p−2:導体パターン、 23:ビア導体、 23b:ボトムランド、 23h:レーザ穴明け、 23p:導体パターン、 23t:トップランド、 24p:導体パターン、 25:充填材、 26,26−1,26−2,26−3,26−4,26−5,26−6,26−7:抵抗素子内蔵プリント配線板、 28:PTH,メッキスルーホール、 28l:メッキランド、 29:スルーホールランド、 28c:PTH蓋メッキ導体、 29:溝、 30:PK,パッケージ、 31:PK,パッケージ、 32:MB,マザーボード、 33:ピン接合、 34:MPU、 35:リフロー半田付け、 36:CS、 38u,38d:ビルドアップ層、 40:抵抗素子、 41:チップ抵抗素子、 42:チップ抵抗素子、 50:電子機器、 60:電子機器、 10, 10-1, 10-2, 10-3: resistance element, 12, 12-1, 12-2, 12-2b, 12-3, 12-3b: surrounding electrode, 12-1a: lead conductor pattern, 14, 14-1, 14-2, 14-2b: center electrode, 14-1a, 14-2a, 14-3a: lead conductor pattern, 18: resistor material, resistor paste, 20: core layer, core substrate, 22u , 22d: insulating layer, interlayer insulating resin layer, 22uc: conductor pattern on the front side, 22dc: conductor pattern on the back side, 22p, 22p-2: conductor pattern, 23: via conductor, 23b: bottom land, 23h: laser hole Dawn, 23p: Conductor pattern, 23t: Top land, 24p: Conductor pattern, 25: Filler, 26, 26-1, 26-2, 26-3, 26-4, 26-5 6-6, 26-7: Resistive element built-in printed wiring board, 28: PTH, plated through hole, 28l: plated land, 29: through hole land, 28c: PTH lid plated conductor, 29: groove, 30: PK, package , 31: PK, package, 32: MB, motherboard, 33: pin junction, 34: MPU, 35: reflow soldering, 36: CS, 38u, 38d: build-up layer, 40: resistance element, 41: chip resistance element 42: Chip resistance element, 50: Electronic equipment, 60: Electronic equipment,
Claims (17)
前記抵抗体充填部は第1電極及び第2電極により囲まれた閉鎖スペースであり、前記抵抗材は該閉鎖スペースの全面に充填され、前記抵抗素子の抵抗値は該抵抗材の厚さによって決定される、抵抗素子内蔵プリント配線板。 A first electrode formed on the surface of the insulating member of the printed wiring board, a second electrode formed so as to surround the first electrode, and a resistor filling portion between the first electrode and the second electrode Having a resistance element composed of a resistance material filled in
The resistor filling portion is a closed space surrounded by the first electrode and the second electrode, the resistor material is filled in the entire closed space, and the resistance value of the resistor element is determined by the thickness of the resistor material. A printed wiring board with a built- in resistance element.
第2電極は第1電極の周囲を取り囲む円環状である、請求項1記載の抵抗素子内蔵プリント配線板。 The first electrode is circular,
The second electrode is a circular ring surrounding the first electrode, according to claim 1 resistive element embedded printed wiring board according.
第2電極は第1電極の周囲を取り囲むn角形状(ここで、n=3,4,5,…)である、請求項1記載の抵抗素子内蔵プリント配線板。 The first electrode is an n-angle shape,
The second electrode surrounding takes enclose n angle shape (here, n = 3, 4, 5, ...) the first electrode is, according to claim 1 resistive element embedded printed wiring board according.
前記抵抗素子の電極は、前記充填材を被覆するように設けられたスルーホール蓋めっきを第1電極とし、該スルーホール蓋めっきを囲むように設けられた環状のパターンを第2電極とする、請求項1記載の抵抗素子内蔵プリント配線板。 In the insulating member, a through hole filled with a filler is formed,
Electrode of said resistive element, a scan Ruhoru cap plating provided so as to cover the filler as a first electrode, a ring-shaped pattern which is provided so as to surround the through-hole plated cover and a second electrode to,請 Motomeko first resistive element embedded printed wiring board according.
前記抵抗素子の電極は、前記スルーホールの直上に形成されてなるビア導体を第1電極とし、該スルーホールのランド部を第2電極とする、請求項1記載の抵抗素子内蔵プリント配線板。 The insulating member is formed with a through hole filled with a filler inside,
The electrode of the resistive element, the via conductors formed by formed immediately above the through-hole and the first electrode, the land portion of the through-hole and the second electrode, the resistance element embedded printed wiring 請 Motomeko 1, wherein Board.
前記抵抗素子の電極は、前記スルーホール蓋めっきに設けられた溝を境界としてその内側部分を第1電極とし、該溝を境界としてその外側部分を第2電極とする、請求項1記載の抵抗素子内蔵プリント配線板。 The insulating member is formed with a through-hole filled with a filler inside, and provided with a through-hole lid plating so as to cover the filler,
Electrode of said resistive element, wherein the inner portion of the groove provided in the through-hole plated cover as the boundary to the first electrode, you the outer portion and the second electrode of the groove as the boundary, according to claim 1, wherein Printed wiring board with built-in resistance element.
前記抵抗素子の電極は、前記スルーホール蓋めっき上に形成されてなるビア導体を第1電極とし、該スルーホール蓋めっきに設けられた溝を境界としてその外周部分を第2電極とする、請求項1記載の抵抗素子内蔵プリント配線板。 The insulating member is formed with a through-hole filled with a filler inside, and provided with a through-hole lid plating so as to cover the filler,
Electrode of said resistive element, the via conductors formed by forming the through-hole plated cover on the first electrode, you its outer peripheral portion and the second electrode a groove formed in the through-hole plated cover as a boundary, The printed wiring board with a built-in resistance element according to claim 1.
第1絶縁部材上の第2絶縁部材の表面に形成された第2導体回路と、
第1導体回路と第2導体回路とを接続するビア導体とを有し、
前記抵抗素子の第1電極及び第2電極は、第2導体回路に形成されている、請求項1記載の抵抗素子内蔵プリント配線板。 A first conductive circuit formed on the surface of the first insulating member,
A second conductive circuit formed on the surface of the second insulating member on the first insulating member,
A via conductor connecting the first conductor circuit and the second conductor circuit;
The resistance element built-in printed wiring board according to claim 1 , wherein the first electrode and the second electrode of the resistance element are formed in a second conductor circuit .
第1絶縁部材上の第2絶縁部材の表面に形成された第2導体回路と、
第1導体回路と第2導体回路とを接続するビア導体とを有し、
前記抵抗素子の第1電極及び第2電極は、第1導体回路に形成されている、請求項1記載の抵抗素子内蔵プリント配線板。 A first conductive circuit formed on the surface of the first insulating member,
A second conductive circuit formed on the surface of the second insulating member on the first insulating member,
And a via conductor which connects the first conductor circuits and the second conductor circuits,
The resistance element built-in printed wiring board according to claim 1 , wherein the first electrode and the second electrode of the resistance element are formed in a first conductor circuit .
第1電極の周囲を取り囲むように第2電極を形成し、
第1電極と第2電極との間の抵抗体充填部に抵抗材を充填して抵抗素子を形成する抵抗素子内蔵プリント配線板の製造方法であって、
前記抵抗体充填部は第1電極及び第2電極により囲まれた閉鎖スペースであり、前記抵抗材は該閉鎖スペースの全面に充填され、前記抵抗素子の抵抗値は該抵抗材の厚さによって決定される、製造方法。 Forming a first electrode on the surface of the insulating member of the printed wiring board ;
Forming a second electrode so as to surround the first electrode;
A resistance element-embedded printed wiring board manufacturing method for forming a resistance element by filling a resistor filling portion between a first electrode and a second electrode with a resistance material,
The resistor filling portion is a closed space surrounded by the first electrode and the second electrode, the resistor material is filled in the entire closed space, and the resistance value of the resistor element is determined by the thickness of the resistor material. Manufacturing method.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99282007P | 2007-12-06 | 2007-12-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141301A JP2009141301A (en) | 2009-06-25 |
JP4683049B2 true JP4683049B2 (en) | 2011-05-11 |
Family
ID=40720449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003932A Expired - Fee Related JP4683049B2 (en) | 2007-12-06 | 2008-01-11 | Printed wiring board with built-in resistor |
Country Status (2)
Country | Link |
---|---|
US (2) | US8208267B2 (en) |
JP (1) | JP4683049B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4833307B2 (en) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor module, terminal plate, method for manufacturing terminal plate, and method for manufacturing semiconductor module |
CN103608915B (en) * | 2011-06-21 | 2016-09-07 | 株式会社村田制作所 | Circuit module |
JP2016119421A (en) * | 2014-12-22 | 2016-06-30 | Koa株式会社 | Chip resistor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152093A (en) * | 1992-11-09 | 1994-05-31 | Fuji Electric Co Ltd | Printed wiring board |
JP2000269624A (en) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | Printed wiring board |
JP2004296984A (en) * | 2003-03-28 | 2004-10-21 | Victor Co Of Japan Ltd | Method for manufacturing printed circuit board and printed circuit board |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964948A (en) * | 1985-04-16 | 1990-10-23 | Protocad, Inc. | Printed circuit board through hole technique |
JPH0714105B2 (en) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | Hybrid integrated circuit board and manufacturing method thereof |
US5347258A (en) * | 1993-04-07 | 1994-09-13 | Zycon Corporation | Annular resistor coupled with printed circuit board through-hole |
US5994997A (en) * | 1997-11-24 | 1999-11-30 | Motorola, Inc. | Thick-film resistor having concentric terminals and method therefor |
US6278356B1 (en) * | 2000-05-17 | 2001-08-21 | Compeq Manufacturing Company Limited | Flat, built-in resistors and capacitors for a printed circuit board |
EP2315510A3 (en) * | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Wiring board provided with passive element |
US7131047B2 (en) * | 2003-04-07 | 2006-10-31 | Sun Microsystems, Inc. | Test system including a test circuit board including resistive devices |
US7235745B2 (en) * | 2005-01-10 | 2007-06-26 | Endicott Interconnect Technologies, Inc. | Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate |
TWI304308B (en) * | 2006-01-25 | 2008-12-11 | Unimicron Technology Corp | Circuit board with embeded passive component and fabricating process thereof |
-
2008
- 2008-01-11 JP JP2008003932A patent/JP4683049B2/en not_active Expired - Fee Related
- 2008-07-02 US US12/166,867 patent/US8208267B2/en active Active
-
2011
- 2011-06-30 US US13/172,974 patent/US20110252639A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152093A (en) * | 1992-11-09 | 1994-05-31 | Fuji Electric Co Ltd | Printed wiring board |
JP2000269624A (en) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | Printed wiring board |
JP2004296984A (en) * | 2003-03-28 | 2004-10-21 | Victor Co Of Japan Ltd | Method for manufacturing printed circuit board and printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
US20110252639A1 (en) | 2011-10-20 |
US8208267B2 (en) | 2012-06-26 |
US20090145643A1 (en) | 2009-06-11 |
JP2009141301A (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466607B (en) | Printed circuit board having buried component and method for manufacturing same | |
TWI466606B (en) | Printed circuit board having buried component and method for manufacturing same | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP2003068923A (en) | Semiconductor package, its manufacturing method and semiconductor device | |
JP2006190953A (en) | Printed circuit board with built-in chip by plating and its manufacturing method | |
JP4818888B2 (en) | Manufacturing method of printed wiring board with built-in resistor | |
TW201501600A (en) | Printed circuit board and method for manufacturing same | |
US20200203266A1 (en) | Substrate, method of manufacturing substrate, and electronic device | |
JP4683049B2 (en) | Printed wiring board with built-in resistor | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2019220601A (en) | Printed wiring board | |
JP2015198093A (en) | Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device | |
CN210157483U (en) | Multilayer substrate | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
KR100725481B1 (en) | Pcb electro component embedded electro component and method of the same | |
JP4961180B2 (en) | Printed wiring board | |
TWI439201B (en) | Electronic apparatus | |
KR20130033851A (en) | Multi layer pcb and manufacturing method thereof | |
JP2022002260A (en) | Surface-mounted passive component | |
JP4772586B2 (en) | Circuit board manufacturing method | |
JP2008244029A (en) | Wiring board with built-in component, and component used therefor | |
JP4396426B2 (en) | Resistance element and multilayer printed wiring board incorporating the resistance element | |
JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components | |
US20170086299A1 (en) | Printed circuit board and method of manufacturing the same | |
JP5430002B2 (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |