JP4681704B2 - Method for dividing semiconductor wafer - Google Patents

Method for dividing semiconductor wafer Download PDF

Info

Publication number
JP4681704B2
JP4681704B2 JP35810199A JP35810199A JP4681704B2 JP 4681704 B2 JP4681704 B2 JP 4681704B2 JP 35810199 A JP35810199 A JP 35810199A JP 35810199 A JP35810199 A JP 35810199A JP 4681704 B2 JP4681704 B2 JP 4681704B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
grinding
cutting groove
protective member
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35810199A
Other languages
Japanese (ja)
Other versions
JP2001176822A (en
Inventor
豊 狛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP35810199A priority Critical patent/JP4681704B2/en
Publication of JP2001176822A publication Critical patent/JP2001176822A/en
Application granted granted Critical
Publication of JP4681704B2 publication Critical patent/JP4681704B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハの表面のストリートに予め切削溝を形成しておき、裏面を研削して切削溝を表出させることにより個々のチップに分割する半導体ウェーハの分割方法に関する。
【0002】
【従来の技術】
IC等の半導体チップは、各種の電子機器に幅広く利用されているが、特に、携帯電話、ノートブック型パーソナルコンピュータ、スマートカード等のように小型化、薄型化、軽量化の要求が強い製品については、これらに利用される半導体チップにもより一層の薄型化が求められている。そして、半導体チップの薄型化が進むと、携帯電話等の機器の薄型化等が図られるばかりでなく、半導体チップを複数積層することも可能となり、これによって個々のICパッケージ等の集積度及び機能の向上をも図ることが可能になる。
【0003】
通常、半導体チップは、裏面の研削により所定の厚さとなった半導体ウェーハのストリートを切削してダイシングすることにより形成されるが、半導体ウェーハを薄型化した場合にもこの手法を用いると、ダイシング時に個々の半導体チップに欠け等が生じやすくなる。従って、この手法を用いる場合には半導体ウェーハの薄型化に限界がある。
【0004】
そこで、このような手法に代えて、半導体ウェーハの裏面を研削する前に半導体ウェーハの表裏面を貫通しない切削溝を表面に比較的浅く形成しておき、その表面に保護部材を貼着してその表面を下にして研削装置にセットし、半導体ウェーハの裏面を研削して切削溝を表出させることにより個々の半導体チップに分割する手法が開発され、実用化されつつある。
【0005】
【発明が解決しようとする課題】
しかしながら、この手法では、切削溝が表出するまで研削を行い、切削溝が表出してからも更にチップが所望の厚さになるまで研削を行うため、研削砥石を構成するダイヤモンド等の砥粒が離脱して切削溝、即ち、隣り合うチップとチップとの間に侵入することがあり、この場合には、かかる侵入した砥粒がチップの外周部に欠けを生じさせ、ひいてはチップを破損させることもあるという問題がある。
【0006】
また、チップが所定の厚さまで研削された後は、保護部材に貼着されたままの状態で次の工程に搬送されるため、搬送の際に隣り合うチップ同士が擦れ合って欠けが生じるという問題もある。
【0007】
更に、チップを所定の厚さに研削した後には、研削面に生じた歪みを除去するために、研削面に化学的にエッチング処理を施す場合があるが、この場合には、切削溝からエッチング剤が侵入してチップの側面または表面(回路面)を浸食し、チップの品質を低下させるという問題がある。
【0008】
このように、半導体ウェーハの裏面を研削する前に半導体ウェーハの表裏面を貫通しない切削溝を表面に比較的浅く形成しておき、その表面に保護部材を貼着してその面を下にして研削装置にセットし、半導体ウェーハの裏面を研削して切削溝を表出させることにより個々の半導体チップに分割する場合においては、切削溝に侵入した砥粒やチップ同士の擦れ合いによりチップに欠けや破損が生じるのを防止し、更にはエッチング剤によりチップの側面や表面が浸食されるのを防止することにより、半導体チップの品質の向上を図ることに課題を有している。
【0009】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、ストリートによって区画されて複数の回路領域が形成された半導体ウェーハを、該ストリートに沿って個々の回路領域毎のチップに分割する半導体ウェーハの分割方法であって、半導体ウェーハのストリートを切削して該ストリートに切削溝を形成する切削溝形成工程と、該切削溝が形成された該半導体ウェーハの表面に、貼着面に干渉防止部材層が形成された保護部材を貼着する保護部材貼着工程と、該保護部材が貼着された表面側を研削装置のチャックテーブルに対面させて載置し、該半導体ウェーハをチャックテーブルに保持する保持工程と、該チャックテーブルに保持された半導体ウェーハの裏面に、研削装置に装着された研削ホイールを構成する研削砥石をあてがって該半導体ウェーハを所定の厚さに研削し、該切削溝形成工程において形成された切削溝を表出させて個々のチップに分割する研削工程とを含み、該干渉防止部材層は、温度変化や化学的作用によって柔軟になる素材で構成され、該保護部材を半導体ウェーハの表面に貼着する際に加熱や化学反応により、若しくは溶剤を用いることにより柔軟になった状態で該半導体ウェーハの表面に貼り合わせ、圧力を加えることによって、該干渉防止部材層を構成する該干渉防止部材が該切削溝に進入し、加熱をやめるか、化学的雰囲気を除去するか、または一定時間を経過することによって該干渉防止部材が固化し、該保護部材貼着工程と該切削溝埋設工程とが同時に遂行される半導体ウェーハの分割方法を提供する。
【0010】
そしてこの半導体ウェーハの分割方法は、研削工程の後に、該研削工程によって分割された半導体ウェーハの表面に保護部材が貼着されたままの状態で、該半導体ウェーハの裏面に化学的エッチング処理を施すエッチング工程を遂行することを付加的な要件とする。
【0011】
上記のように構成される半導体ウェーハの分割方法によれば、裏面の研削前に切削溝に干渉防止部材を充填するため、切削溝が表出するまで半導体ウェーハの裏面を切削し、更に、個々の半導体チップを所望の厚さになるまで研削しても、研削砥石を構成する砥粒が切削溝に侵入することがなくなり、砥粒の切削溝への侵入に起因する半導体チップの欠けがなくなる。
【0012】
また、半導体チップが保護部材に貼着された状態で搬送しても、隣り合う半導体チップの間には干渉防止部材が充填されているため、半導体チップ同士が擦れ合うことに起因する欠けが生じなくなる。
【0013】
更に、研削工程の後に研削面を化学的エッチング処理する場合には、切削溝に干渉防止部材が充填された状態で化学的エッチング処理を行うことで、エッチング剤が切削溝に侵入することがないために半導体チップの側面が浸食されることがなく、また、エッチング剤が切削溝を通って表面に回り込むこともないために表面が浸食されることもなく、エッチング剤が半導体チップの研削面にのみ作用し、研削面のみが浸食されて歪みを除去することができる。
【0014】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。本発明においては、まず最初に、図1に示す切削装置10を用いて、半導体ウェーハの表面のストリートに裏面まで貫通しない切削溝を形成する。
【0015】
半導体ウェーハWに切削溝を形成する際は、半導体ウェーハWは図1に示す切削装置10のカセット11に複数収容され、搬出入手段12によって搬出されてから第一の搬送手段13によってチャックテーブル14に搬送され、表面を上にして保持される。
【0016】
半導体ウェーハWを保持したチャックテーブル14は、X軸方向の移動によりアライメント手段15の直下に位置付けられて溝を形成すべきストリートが検出され、更に同方向に移動しながら、高速回転する切削ブレード16を備えた切削手段17が下降して切削ブレード16が所定深さ切り込むことによって、前記検出されたストリートに所定深さの切削溝が形成される。また、切削手段17がY軸方向に移動しながらチャックテーブル14がX軸方向に往復運動することによって、順次ストリートに所定深さの切削溝が形成されていく。
【0017】
そして更に、チャックテーブル14が90度回転して上記と同様にストリートに切削溝を形成していくと、図2に示すように、半導体ウェーハWの表面に縦横に切削溝18が形成される(切削溝形成工程)。
【0018】
こうして半導体ウェーハWの表面に切削溝18が形成されると、次にその切削溝18に干渉防止部材を充填する(干渉防止部材充填工程)。干渉防止部材充填工程は、例えば、図3に示すように、保護部材20を半導体ウェーハWの表面に貼着することによって行われる。
【0019】
この保護部材20は、保護層21と干渉防止部材層22とからなる部材であり、干渉防止部材層22は粘着性を有し、干渉防止部材層22を半導体ウェーハWの表面に貼着することにより、図4のように保護部材20と半導体ウェーハWとが一体となる(保護部材貼着工程)。
【0020】
干渉防止部材層22を構成する粘着剤は、温度変化や化学的作用によって柔軟になる素材で構成され、加熱や化学反応により、若しくは溶剤を用いることにより柔軟になった状態で半導体ウェーハWの表面に貼り合わせ、更に圧力を加えることによって、図5に示すように、干渉防止部材22aが切削溝18に進入して充填される。
【0021】
そして、充填された干渉防止部材22aは、加熱をやめるか、化学的雰囲気を除去するか、または一定時間を経過することによって固化して切削溝18内に隙間なく充填される。このように、保護層21と干渉防止部材層22とからなる保護部材20を半導体ウェーハWに貼着する場合は、干渉防止部材充填工程と保護部材貼着工程とが同時に遂行される。従って、生産性を向上させることができる。
【0022】
なお、干渉防止部材充填工程は、図6に示すスピンコータ30を用いて行うこともできる。このスピンコータ30は、回転駆動部31とそれに連結された保持部32と滴下部33とから概ね構成され、保持部32には表面に切削溝が形成された半導体ウェーハWが表面を上にして保持される。
【0023】
そして、回転駆動部31に駆動されて保持部32が高速回転し、滴下部33から硬化性液体樹脂34を滴下させることによって半導体ウェーハWの表面一面に硬化性液体樹脂34が行き渡り、図7に示すように切削溝18に充填される。また、切削溝18に充填された硬化性液体樹脂34は、時間の経過と共に硬化する。このように、硬化性液体樹脂34が干渉防止部材となる。
【0024】
上記のようにして切削溝18に干渉防止部材として硬化性液体樹脂34が充填された後は、図8に示すように、図3に示した保護部材20とは異なり通常の粘着面を有する保護部材40を半導体ウェーハWの表面に貼着する(保護部材貼着工程)。このように、スピンコータ30を用いて硬化性液体樹脂34を干渉防止部材として切削溝18に充填させる場合は、干渉防止部材充填工程と保護部材貼着工程とが別工程で遂行される。
【0025】
次に、図5に示したように切削溝18に干渉防止部材22aが充填され、保護部材20が貼着された半導体ウェーハWの裏面を、例えば図9に示す研削装置50を用いて研削する。
【0026】
図9の研削装置50においては、基台51の端部から壁体52が起立して設けられており、この壁体52の内側の面には一対のレール53が垂直方向に配設され、レール53に沿ってスライド板54が上下動するのに伴いスライド板54に取り付けられた研削手段55が上下動するよう構成されている。また、基台51上に回転可能に配設されたターンテーブル56には半導体ウェーハを保持するチャックテーブル57が設けられている。
【0027】
また、研削手段55においては、垂直方向の軸芯を有するスピンドル58の先端のマウンタ59に研削ホイール60が装着されており、研削ホイール60の下部には研削砥石61が円環状に固着されており、研削砥石61はスピンドル58の回転に伴って回転する構成となっている。
【0028】
研削装置50を用いて半導体ウェーハWの裏面を研削する際は、表面をチャックテーブル57に対面させて半導体ウェーハWを保持させる(保持工程)。そしてチャックテーブル57を研削手段55の直下に位置付け、スピンドル58を回転させると共に研削手段55を下降させていく。スピンドル58の高速回転に伴って研削ホイール60が高速回転し、高速回転する研削砥石61が半導体ウェーハに接触して押圧力が加えられることにより、裏面が研削砥石61によって研削される。
【0029】
そして、裏面を所定量研削すると、図10に示すように、切削溝18が表出して表裏面を貫通し、この切削溝18によって半導体ウェーハWが個々の半導体チップCに分割される(研削工程)。
【0030】
更に、個々の半導体チップCを所望の厚さとするために研削を続ける。このとき切削溝18は干渉防止部材22aによって充填されているため、研削砥石61を構成する砥粒が離脱したとしても切削溝18に侵入することがない。従って、半導体チップCの外周部に欠けが生じることがない。
【0031】
半導体チップCが所望の厚さになった後は、保護部材20に貼着されたままの状態で次のピックアップ工程に搬送されるが、搬送過程においても切削溝18に干渉防止部材22aが充填されているため、搬送過程で隣り合う半導体チップ同士が接触することがない。
【0032】
また、ピックアップ工程において半導体チップCを1個ずつピックアップする際には、半導体チップCの側面は干渉防止部材22aとは接着されておらず、かつ干渉防止部材22aは保護部材20と一体になっているため、半導体チップCのみを容易に剥離することができる。
【0033】
研削工程において半導体ウェーハWの研削面に歪みが生じた場合には、表面に保護部材20を貼着したままの状態で研削面に化学的エッチングを施すことによりその歪みを除去する。このとき、表面に保護部材20が貼着されたままの状態であるため、切削溝18には干渉防止部材22aが充填されている。従って、エッチング剤が切削溝18に侵入することがないため半導体チップCの側面が浸食されることがなく、また、エッチング剤が切削溝18を通って表面に回り込むこともないため、表面が浸食されることもない。即ち、エッチング剤が研削面にのみ作用し、研削面のみが浸食されて歪みが除去され、半導体チップCの品質を向上させることができる。
【0034】
【発明の効果】
以上説明したように、本発明に係る半導体ウェーハの分割方法によれば、裏面の研削前に切削溝に干渉防止部材が充填するため、切削溝が表出するまで半導体ウェーハの裏面を切削し、更に、個々の半導体チップを所望の厚さになるまで研削しても、研削砥石を構成する砥粒が切削溝に侵入することがない。従って、そのような砥粒の侵入に起因する欠けがなくなり、半導体チップの品質を向上させることができる。
【0035】
また、半導体チップが保護部材に貼着された状態で搬送しても、隣り合う半導体チップの間には干渉防止部材が充填されているため、半導体チップ同士が擦れ合うことに起因する欠けが生じなくなり、この点においても半導体チップの品質の向上を図ることができる。
【0036】
更に、研削工程の後に研削面を化学的エッチング処理する場合には、切削溝に干渉防止部材が充填された状態で化学的エッチング処理を行うことで、エッチング剤が切削溝に侵入することがないため半導体チップの側面が浸食されることがなく、また、エッチング剤が切削溝を通って表面に回り込むこともないため、表面が浸食されることもない。従って、エッチング剤が半導体チップの研削面にのみ作用し、研削面のみが浸食されて歪みが除去され、更に半導体チップの品質を向上させることができると共に、50μm前後まで半導体チップを薄く研磨することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体ウェーハの分割方法を構成する切削溝形成工程に用いる切削装置の一例を示す斜視図である。
【図2】同切削溝形成工程によって表面に切削溝が形成された半導体ウェーハを示す斜視図である。
【図3】同半導体ウェーハ及びその半導体ウェーハに貼着する保護部材を示す斜視図である。
【図4】本発明に係る半導体ウェーハの分割方法を構成する保護部材貼着工程において同半導体ウェーハに保護部材を貼着した状態を示す斜視図である。
【図5】同保護部材貼着工程と干渉防止部材充填工程とによって切削溝に干渉防止部材が充填された状態を示す断面図である。
【図6】本発明に係る半導体ウェーハの分割方法を構成する干渉防止部材充填工程の第二の例において用いるスピンコータの一例を示す略示的斜視図である。
【図7】同スピンコータを用いて切削溝に干渉防止部材を充填した半導体ウェーハを示す断面図である。
【図8】同切削溝に干渉防止部材を充填した半導体ウェーハに保護部材を貼着した状態を示す断面図である。
【図9】本発明に係る半導体ウェーハの分割方法を構成する研削工程に用いる研削装置の一例を示す斜視図である。
【図10】同研削工程により個々の半導体チップに分割された半導体ウェーハを示す断面図である。
【符号の説明】
10…切削装置 11…カセット 12…搬出入手段
13…第一の搬送手段 14…チャックテーブル
15…アライメント手段 16…切削ブレード
17…切削手段 18…切削溝
20…保護部材 21…保護層 22…干渉防止部材層
22a…干渉防止部材
30…スピンコータ 31…回転駆動部 32…保持部
33…滴下部 34…硬化性液体樹脂
40…保護部材 50…研削装置 51…基台
52…壁体 53…レール 54…スライド板
55…研削手段 56…ターンテーブル
57…チャックテーブル 58…スピンドル
59…マウンタ 60…研削ホイール 61…研削砥石
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for dividing a semiconductor wafer in which cutting grooves are formed in advance on a street on the surface of a semiconductor wafer, and the back surface is ground to expose the cutting grooves, thereby dividing the wafer into individual chips.
[0002]
[Prior art]
Semiconductor chips such as ICs are widely used in various electronic devices, especially for products that are strongly demanded to be smaller, thinner and lighter, such as mobile phones, notebook personal computers, smart cards, etc. Therefore, there is a demand for further thinning of semiconductor chips used for these. As the semiconductor chip becomes thinner, not only the device such as a mobile phone is made thinner, but also a plurality of semiconductor chips can be stacked. It is also possible to improve.
[0003]
Normally, a semiconductor chip is formed by cutting and dicing a street of a semiconductor wafer having a predetermined thickness by grinding the back surface. However, when this method is used even when the semiconductor wafer is thinned, Chipping or the like is likely to occur in each semiconductor chip. Therefore, when this method is used, there is a limit to thinning the semiconductor wafer.
[0004]
Therefore, instead of such a method, before grinding the back surface of the semiconductor wafer, a cutting groove that does not penetrate the front and back surfaces of the semiconductor wafer is formed on the surface relatively shallowly, and a protective member is attached to the surface. A method of dividing the semiconductor wafer into individual semiconductor chips by setting the surface of the semiconductor wafer downward and grinding the back surface of the semiconductor wafer to expose the cutting grooves has been developed and put into practical use.
[0005]
[Problems to be solved by the invention]
However, in this method, grinding is performed until the cutting groove appears, and grinding is performed until the chip has a desired thickness after the cutting groove is exposed. May come off and enter a cutting groove, i.e., between adjacent chips, and in this case, the invading abrasive grains may cause chipping in the outer periphery of the chip, and thus damage the chip. There is a problem that sometimes.
[0006]
In addition, after the chips are ground to a predetermined thickness, they are transported to the next process while being stuck to the protective member, so that adjacent chips rub against each other at the time of transport, resulting in chipping. There is also a problem.
[0007]
Furthermore, after grinding the chip to a predetermined thickness, the grinding surface may be chemically etched to remove distortion generated on the grinding surface. In this case, etching is performed from the cutting groove. There is a problem that the agent penetrates and erodes the side surface or the surface (circuit surface) of the chip, thereby deteriorating the quality of the chip.
[0008]
In this way, before grinding the back surface of the semiconductor wafer, cutting grooves that do not penetrate the front and back surfaces of the semiconductor wafer are formed relatively shallow on the surface, and a protective member is attached to the surface so that the surface faces downward. When the chip is set in a grinding machine and the back surface of the semiconductor wafer is ground to divide the individual semiconductor chips by exposing the cutting grooves, the chips may be chipped due to abrasive grains entering the cutting grooves or rubbing between the chips. There is a problem in improving the quality of a semiconductor chip by preventing the occurrence of damage and damage, and further preventing the side surface and surface of the chip from being eroded by an etching agent.
[0009]
[Means for Solving the Problems]
As a specific means for solving the above-described problems, the present invention provides a semiconductor wafer that divides a semiconductor wafer that is partitioned by a street and has a plurality of circuit areas into chips for each circuit area along the street. A cutting method for cutting a semiconductor wafer street to form a cutting groove in the street, and an interference preventing member layer on a sticking surface on the surface of the semiconductor wafer on which the cutting groove is formed. A protective member adhering step for adhering the protective member on which the protective member is formed , and a surface side on which the protective member is adhered is placed facing the chuck table of the grinding apparatus, and the semiconductor wafer is held on the chuck table A semiconductor wafer held on the chuck table is attached to a grinding wheel constituting a grinding wheel mounted on a grinding device on the back surface of the semiconductor wafer held on the chuck table. Grinding the wafer to a predetermined thickness, thereby expose the cutting groove formed in該切Kezumizo forming step and a grinding step of dividing into individual chips, the interference prevention member layer, temperature changes and chemical It is composed of a material that becomes flexible by action, and when the protective member is adhered to the surface of the semiconductor wafer, it is bonded to the surface of the semiconductor wafer in a flexible state by heating, chemical reaction, or by using a solvent. When the pressure is applied, the interference prevention member constituting the interference prevention member layer enters the cutting groove, and the heating is stopped, the chemical atmosphere is removed, or the interference is prevented after a certain time elapses. Provided is a semiconductor wafer dividing method in which a prevention member is solidified, and the protective member attaching step and the cutting groove embedding step are simultaneously performed.
[0010]
In this semiconductor wafer dividing method, after the grinding step, a chemical etching process is performed on the back surface of the semiconductor wafer while the protective member is stuck on the surface of the semiconductor wafer divided by the grinding step. An additional requirement is to perform the etching process.
[0011]
According to the method for dividing a semiconductor wafer configured as described above, the back surface of the semiconductor wafer is cut until the cutting groove is exposed in order to fill the cutting groove with the interference preventing member before the back surface is ground. Even if the semiconductor chip is ground to a desired thickness, the abrasive grains constituting the grinding wheel do not enter the cutting groove, and the chip of the semiconductor chip due to the penetration of the abrasive grain into the cutting groove is eliminated. .
[0012]
Further, even when the semiconductor chip is transported in a state where it is adhered to the protective member, since the interference preventing member is filled between the adjacent semiconductor chips, the chipping caused by the semiconductor chips rubbing does not occur. .
[0013]
Further, when the grinding surface is chemically etched after the grinding process, the etching agent does not enter the cutting groove by performing the chemical etching process in a state where the interference preventing member is filled in the cutting groove. Therefore, the side surface of the semiconductor chip is not eroded, and the etching agent does not wrap around the surface through the cutting groove, so that the surface is not eroded. Only the grinding surface is eroded and the distortion can be removed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the present invention, first, a cutting groove that does not penetrate to the back surface is formed on the street of the surface of the semiconductor wafer by using the cutting apparatus 10 shown in FIG.
[0015]
When forming the cutting grooves in the semiconductor wafer W, a plurality of the semiconductor wafers W are accommodated in the cassette 11 of the cutting apparatus 10 shown in FIG. 1 and unloaded by the loading / unloading means 12 and then the chuck table 14 by the first conveying means 13. And is held with the surface facing up.
[0016]
The chuck table 14 holding the semiconductor wafer W is positioned immediately below the alignment means 15 by movement in the X-axis direction to detect a street where a groove is to be formed, and is further moved in the same direction while rotating at high speed. When the cutting means 17 having the above is lowered and the cutting blade 16 cuts into a predetermined depth, a cutting groove having a predetermined depth is formed in the detected street. Further, as the cutting means 17 moves in the Y-axis direction, the chuck table 14 reciprocates in the X-axis direction, whereby cutting grooves having a predetermined depth are sequentially formed in the street.
[0017]
Further, when the chuck table 14 is rotated 90 degrees to form the cutting grooves on the street in the same manner as described above, the cutting grooves 18 are formed vertically and horizontally on the surface of the semiconductor wafer W as shown in FIG. Cutting groove forming process).
[0018]
When the cutting groove 18 is thus formed on the surface of the semiconductor wafer W, the cutting groove 18 is then filled with an interference preventing member (interference preventing member filling step). The interference preventing member filling step is performed, for example, by sticking the protective member 20 to the surface of the semiconductor wafer W as shown in FIG.
[0019]
The protection member 20 is a member composed of a protection layer 21 and an interference prevention member layer 22. The interference prevention member layer 22 has adhesiveness, and the interference prevention member layer 22 is adhered to the surface of the semiconductor wafer W. As a result, the protective member 20 and the semiconductor wafer W are integrated as shown in FIG. 4 (protective member attaching step).
[0020]
The pressure-sensitive adhesive constituting the interference preventing member layer 22 is made of a material that becomes flexible due to temperature change or chemical action, and the surface of the semiconductor wafer W in a state that becomes flexible by heating, chemical reaction, or by using a solvent. Then, as shown in FIG. 5, the interference preventing member 22a enters the cutting groove 18 and is filled.
[0021]
Then, the filled interference preventing member 22a is solidified by stopping heating, removing the chemical atmosphere, or passing a certain time, and is filled in the cutting groove 18 without a gap. Thus, when the protective member 20 including the protective layer 21 and the interference prevention member layer 22 is attached to the semiconductor wafer W, the interference prevention member filling step and the protection member attachment step are performed simultaneously. Therefore, productivity can be improved.
[0022]
The interference preventing member filling step can also be performed using a spin coater 30 shown in FIG. The spin coater 30 is generally composed of a rotation driving unit 31, a holding unit 32 connected to the rotation driving unit 31, and a dropping unit 33. The holding unit 32 holds a semiconductor wafer W having a cutting groove formed on the surface thereof with the surface facing up. Is done.
[0023]
Then, the holding unit 32 is driven to rotate at a high speed by being driven by the rotation driving unit 31, and the curable liquid resin 34 is spread over the entire surface of the semiconductor wafer W by dropping the curable liquid resin 34 from the dropping unit 33. As shown, the cutting groove 18 is filled. Further, the curable liquid resin 34 filled in the cutting groove 18 is cured with time. Thus, the curable liquid resin 34 becomes an interference preventing member.
[0024]
After the cutting groove 18 is filled with the curable liquid resin 34 as an interference preventing member as described above, as shown in FIG. 8, unlike the protective member 20 shown in FIG. The member 40 is stuck on the surface of the semiconductor wafer W (protective member sticking step). Thus, when filling the cutting groove 18 with the curable liquid resin 34 as an interference preventing member using the spin coater 30, the interference preventing member filling step and the protective member attaching step are performed in separate steps.
[0025]
Next, as shown in FIG. 5, the back surface of the semiconductor wafer W in which the cutting groove 18 is filled with the interference preventing member 22a and the protective member 20 is adhered is ground using, for example, a grinding device 50 shown in FIG. .
[0026]
In the grinding device 50 of FIG. 9, a wall body 52 is provided upright from the end of the base 51, and a pair of rails 53 are arranged in the vertical direction on the inner surface of the wall body 52, As the slide plate 54 moves up and down along the rail 53, the grinding means 55 attached to the slide plate 54 moves up and down. Further, a chuck table 57 that holds a semiconductor wafer is provided on a turntable 56 that is rotatably arranged on the base 51.
[0027]
In the grinding means 55, a grinding wheel 60 is mounted on a mounter 59 at the tip of a spindle 58 having a vertical axis, and a grinding wheel 61 is fixed to the lower part of the grinding wheel 60 in an annular shape. The grinding wheel 61 is configured to rotate as the spindle 58 rotates.
[0028]
When grinding the back surface of the semiconductor wafer W by using the grinding device 50, the semiconductor wafer W is held with the front surface facing the chuck table 57 (holding step). Then, the chuck table 57 is positioned immediately below the grinding means 55, the spindle 58 is rotated, and the grinding means 55 is lowered. As the spindle 58 rotates at a high speed, the grinding wheel 60 rotates at a high speed, and the grinding wheel 61 that rotates at high speed comes into contact with the semiconductor wafer to apply a pressing force, whereby the back surface is ground by the grinding wheel 61.
[0029]
Then, when the back surface is ground by a predetermined amount, as shown in FIG. 10, the cutting groove 18 appears and penetrates the front and back surfaces, and the semiconductor wafer W is divided into individual semiconductor chips C by this cutting groove 18 (grinding step). ).
[0030]
Further, the grinding is continued in order to make each semiconductor chip C have a desired thickness. At this time, since the cutting groove 18 is filled with the interference preventing member 22a, even if the abrasive grains constituting the grinding wheel 61 are detached, the cutting groove 18 does not enter the cutting groove 18. Accordingly, no chipping occurs in the outer peripheral portion of the semiconductor chip C.
[0031]
After the semiconductor chip C has reached a desired thickness, it is transported to the next pick-up process while being adhered to the protective member 20, but the cutting groove 18 is filled with the interference preventing member 22a in the transport process. Therefore, adjacent semiconductor chips do not contact each other during the conveyance process.
[0032]
Further, when picking up the semiconductor chips C one by one in the pickup process, the side surfaces of the semiconductor chips C are not bonded to the interference preventing member 22a, and the interference preventing member 22a is integrated with the protective member 20. Therefore, only the semiconductor chip C can be easily peeled off.
[0033]
When distortion occurs on the ground surface of the semiconductor wafer W in the grinding process, the distortion is removed by performing chemical etching on the ground surface while the protective member 20 is stuck on the surface. At this time, since the protective member 20 remains attached to the surface, the cutting groove 18 is filled with the interference preventing member 22a. Therefore, since the etching agent does not enter the cutting groove 18, the side surface of the semiconductor chip C is not eroded, and the etching agent does not wrap around the surface through the cutting groove 18, so that the surface is eroded. It is never done. That is, the etching agent acts only on the grinding surface, and only the grinding surface is eroded to remove distortion, so that the quality of the semiconductor chip C can be improved.
[0034]
【The invention's effect】
As described above, according to the method for dividing a semiconductor wafer according to the present invention, since the interference preventing member is filled in the cutting groove before grinding the back surface, the back surface of the semiconductor wafer is cut until the cutting groove appears, Furthermore, even if each semiconductor chip is ground to a desired thickness, the abrasive grains constituting the grinding wheel do not enter the cutting groove. Therefore, there is no chipping caused by such penetration of abrasive grains, and the quality of the semiconductor chip can be improved.
[0035]
Further, even when the semiconductor chip is transported in a state where it is adhered to the protective member, since the interference preventing member is filled between the adjacent semiconductor chips, the chip caused by the semiconductor chips rubbing does not occur. Also in this respect, the quality of the semiconductor chip can be improved.
[0036]
Further, when the grinding surface is chemically etched after the grinding process, the etching agent does not enter the cutting groove by performing the chemical etching process in a state where the interference preventing member is filled in the cutting groove. Therefore, the side surface of the semiconductor chip is not eroded, and the etching agent does not go around the surface through the cutting groove, so that the surface is not eroded. Therefore, the etching agent acts only on the grinding surface of the semiconductor chip, and only the grinding surface is eroded to remove distortion, and further the quality of the semiconductor chip can be improved, and the semiconductor chip is polished thinly to around 50 μm. Can do.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of a cutting apparatus used in a cutting groove forming step constituting a semiconductor wafer dividing method according to the present invention.
FIG. 2 is a perspective view showing a semiconductor wafer having a cutting groove formed on the surface by the cutting groove forming step.
FIG. 3 is a perspective view showing the semiconductor wafer and a protective member attached to the semiconductor wafer.
FIG. 4 is a perspective view showing a state in which a protective member is attached to the semiconductor wafer in a protective member attaching step constituting the semiconductor wafer dividing method according to the present invention.
FIG. 5 is a cross-sectional view showing a state in which an interference preventing member is filled in a cutting groove by the protective member attaching step and the interference preventing member filling step.
FIG. 6 is a schematic perspective view showing an example of a spin coater used in the second example of the interference preventing member filling step constituting the semiconductor wafer dividing method according to the present invention.
FIG. 7 is a cross-sectional view showing a semiconductor wafer in which a cutting groove is filled with an interference preventing member using the spin coater.
FIG. 8 is a cross-sectional view showing a state in which a protective member is attached to a semiconductor wafer in which the cutting groove is filled with an interference preventing member.
FIG. 9 is a perspective view showing an example of a grinding apparatus used in a grinding process constituting the semiconductor wafer dividing method according to the present invention.
FIG. 10 is a cross-sectional view showing a semiconductor wafer divided into individual semiconductor chips by the grinding step.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Cutting apparatus 11 ... Cassette 12 ... Carry-in / out means 13 ... First conveyance means 14 ... Chuck table 15 ... Alignment means 16 ... Cutting blade 17 ... Cutting means 18 ... Cutting groove 20 ... Protection member 21 ... Protection layer 22 ... Interference Prevention member layer 22a ... Interference prevention member 30 ... Spin coater 31 ... Rotation drive part 32 ... Holding part 33 ... Drip part 34 ... Curable liquid resin 40 ... Protective member 50 ... Grinding device 51 ... Base 52 ... Wall body 53 ... Rail 54 ... Slide plate 55 ... Grinding means 56 ... Turn table 57 ... Chuck table 58 ... Spindle 59 ... Mounter 60 ... Grinding wheel 61 ... Grinding wheel

Claims (2)

ストリートによって区画されて複数の回路領域が形成された半導体ウェーハを、該ストリートに沿って個々の回路領域毎のチップに分割する半導体ウェーハの分割方法であって、
半導体ウェーハのストリートを切削して該ストリートに切削溝を形成する切削溝形成工程と、
該切削溝が形成された該半導体ウェーハの表面に、貼着面に干渉防止部材層が形成された保護部材を貼着する保護部材貼着工程と、
該保護部材が貼着された表面側を研削装置のチャックテーブルに対面させて載置し、該半導体ウェーハをチャックテーブルに保持する保持工程と、
該チャックテーブルに保持された半導体ウェーハの裏面に、研削装置に装着された研削ホイールを構成する研削砥石をあてがって該半導体ウェーハを所定の厚さに研削し、該切削溝形成工程において形成された切削溝を表出させて個々のチップに分割する研削工程とを含み、
該干渉防止部材層は、温度変化や化学的作用によって柔軟になる素材で構成され、該保護部材を該半導体ウェーハの表面に貼着する際に加熱や化学反応により、若しくは溶剤を用いることにより柔軟になった状態で該半導体ウェーハの表面に貼り合わせ、圧力を加えることによって、該干渉防止部材層を構成する干渉防止部材が該切削溝に進入し、加熱をやめるか、化学的雰囲気を除去するか、または一定時間を経過することによって該干渉防止部材が固化し、該保護部材貼着工程と該切削溝埋設工程とが同時に遂行される半導体ウェーハの分割方法。
A method of dividing a semiconductor wafer in which a semiconductor wafer partitioned by a street and formed with a plurality of circuit areas is divided into chips for each circuit area along the street,
A cutting groove forming step of cutting a street of a semiconductor wafer to form a cutting groove in the street;
A protective member adhering step of adhering a protective member having an interference preventing member layer formed on the adhering surface to the surface of the semiconductor wafer in which the cutting grooves are formed;
A holding step in which the surface side to which the protective member is attached is placed facing the chuck table of the grinding device, and the semiconductor wafer is held on the chuck table;
The semiconductor wafer held on the chuck table is ground to a predetermined thickness by applying a grinding wheel constituting a grinding wheel mounted on a grinding device to the back surface of the semiconductor wafer, and formed in the cutting groove forming step. A grinding step of exposing the cutting grooves and dividing them into individual chips,
The interference preventing member layer is made of a material that becomes flexible by temperature change or chemical action, and is flexible by heating or chemical reaction or by using a solvent when the protective member is stuck to the surface of the semiconductor wafer. In this state, the interference prevention member constituting the interference prevention member layer enters the cutting groove by applying pressure to the surface of the semiconductor wafer , and stops heating or removes the chemical atmosphere. Or a method of dividing a semiconductor wafer in which the interference preventing member is solidified after a predetermined time and the protective member attaching step and the cutting groove embedding step are simultaneously performed.
研削工程の後に、該研削工程によって分割された半導体ウェーハの表面に保護部材が貼着されたままの状態で、該半導体ウェーハの裏面に化学的エッチング処理を施すエッチング工程を遂行する請求項1に記載の半導体ウェーハの分割方法。  2. The etching step of performing a chemical etching process on the back surface of the semiconductor wafer while the protective member is stuck on the surface of the semiconductor wafer divided by the grinding step after the grinding step. A method for dividing a semiconductor wafer as described.
JP35810199A 1999-12-16 1999-12-16 Method for dividing semiconductor wafer Expired - Lifetime JP4681704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35810199A JP4681704B2 (en) 1999-12-16 1999-12-16 Method for dividing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35810199A JP4681704B2 (en) 1999-12-16 1999-12-16 Method for dividing semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2001176822A JP2001176822A (en) 2001-06-29
JP4681704B2 true JP4681704B2 (en) 2011-05-11

Family

ID=18457553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35810199A Expired - Lifetime JP4681704B2 (en) 1999-12-16 1999-12-16 Method for dividing semiconductor wafer

Country Status (1)

Country Link
JP (1) JP4681704B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5503951B2 (en) * 2009-12-07 2014-05-28 株式会社ディスコ Sticking device
WO2011156228A2 (en) 2010-06-08 2011-12-15 Henkel Corporation Coating adhesives onto dicing before grinding and micro-fabricated wafers
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH Pre- cut wafer applied underfill film
EP2671248A4 (en) 2011-02-01 2015-10-07 Henkel Corp Pre-cut wafer applied underfill film on dicing tape
TWI540644B (en) 2011-07-01 2016-07-01 漢高智慧財產控股公司 Use of repellent material to protect fabrication regions in semiconductor assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (en) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH09213661A (en) * 1996-01-31 1997-08-15 Toshiba Corp Method of manufacturing semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279654A (en) * 1975-12-25 1977-07-04 Mitsubishi Electric Corp Production of semiconductor device
JPS5478081A (en) * 1977-12-05 1979-06-21 Toshiba Corp Production of semiconductor element
JPS6438209A (en) * 1987-08-04 1989-02-08 Nec Corp Preparation of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (en) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH09213661A (en) * 1996-01-31 1997-08-15 Toshiba Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2001176822A (en) 2001-06-29

Similar Documents

Publication Publication Date Title
KR100468748B1 (en) Dicing tape mounter applicable a pre-cut dicing tape and general dicing tape and In-line system having the dicing tape mounter
JP5600035B2 (en) Wafer division method
EP1381076A2 (en) Dicing tape applying apparatus and back-grinding/dicing tape applying system
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
JP5912311B2 (en) Workpiece grinding method
JP2004349649A (en) Thin processing method of wafer
JP2005123653A (en) Taping/peering apparatus and taping system
JPH09213662A (en) Method of splitting wafer and method of manufacturing semiconductor device
JP2877997B2 (en) Semiconductor wafer processing method
JP4681704B2 (en) Method for dividing semiconductor wafer
JP2013149877A (en) Wafer processing method
JPH04297056A (en) Manufacture of semiconductor device
JP2012079910A (en) Processing method of plate-like object
JP2005086074A (en) Method for transferring semiconductor wafer
JP2001284303A (en) Polishing apparatus
JP3325646B2 (en) Semiconductor wafer backside grinding method and protective tape attaching machine
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2007180252A (en) Semiconductor device manufacturing method
US6248001B1 (en) Semiconductor die de-processing using a die holder and chemical mechanical polishing
JP2012079911A (en) Processing method of plate-like object
JP2005260154A (en) Method of manufacturing chip
JP2004119468A (en) Wafer-level package dividing method
KR20110055977A (en) Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same
JPH08181197A (en) Manufacture of semiconductor device and wafer mounter to be used for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

R150 Certificate of patent or registration of utility model

Ref document number: 4681704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term