KR20110055977A - Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same - Google Patents

Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same Download PDF

Info

Publication number
KR20110055977A
KR20110055977A KR1020090112626A KR20090112626A KR20110055977A KR 20110055977 A KR20110055977 A KR 20110055977A KR 1020090112626 A KR1020090112626 A KR 1020090112626A KR 20090112626 A KR20090112626 A KR 20090112626A KR 20110055977 A KR20110055977 A KR 20110055977A
Authority
KR
South Korea
Prior art keywords
wafer
die
semiconductor package
unit
attaching
Prior art date
Application number
KR1020090112626A
Other languages
Korean (ko)
Inventor
이화섭
고광덕
이점동
신재무
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090112626A priority Critical patent/KR20110055977A/en
Publication of KR20110055977A publication Critical patent/KR20110055977A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

PURPOSE: An apparatus for manufacturing a semiconductor package and a method for fabricating semiconductor package by using the same are provided to prevent damage to a wafer by coating a liquid adhesive on a wafer to form a die adhesive layer. CONSTITUTION: In an apparatus for manufacturing a semiconductor package and a method for fabricating semiconductor package by using the same, a loading unit(110) supplies a wafer from a semiconductor integrated circuit process to a polishing part(120). The polishing part polishes the front and back sides of the wafer to reduce the thickness of the wafer firstly. The etching part(130) chemically-etches the backside of the ground wafer to reduce the thickness of the wafer. A coating part(150) coats a liquid adhesive on the backside of the chemically-etched wafer to form a die adhesive layer.

Description

반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법{APARTUS FOR MANUFACTURING SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATING SEMICONDUCTOR PACKAGE BY USING THE SAME}APARTUS FOR MANUFACTURING SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATING SEMICONDUCTOR PACKAGE BY USING THE SAME}

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to an apparatus for manufacturing a semiconductor package and a method of manufacturing a semiconductor package using the same.

일반적으로, 웨이퍼의 전면에 반도체 집적회로를 형성하는 반도체 집적회로 제조 공정에 있어서, 장치들간의 이동이나 취급시 발생되는 웨이퍼의 손상을 억제하기 위해서 반도체 집적회로 제조 공정에 투입되는 웨이퍼는 실질적으로 반도체 패키지 제조 공정에 사용되는 웨이퍼에 비해서 상당히 두꺼운 두께로 제조된다. 따라서, 반도체 집적회로 제조 공정 후에 반도체 패키지 제조 공정을 진행하기 전에 불필요한 웨이퍼의 후면 부분을 제거하여 웨이퍼의 두께를 얇게 만들어주기 위한 후면 연마(back-lap) 공정을 진행한다.In general, in the semiconductor integrated circuit manufacturing process for forming a semiconductor integrated circuit on the front surface of the wafer, the wafer introduced into the semiconductor integrated circuit manufacturing process is substantially a semiconductor in order to suppress damage to the wafer generated during movement or handling between devices. Compared to the wafer used in the package manufacturing process, it is manufactured to a considerably thicker thickness. Therefore, after the semiconductor integrated circuit fabrication process, before the semiconductor package fabrication process, the back-lap process is performed to remove the unnecessary back side of the wafer to make the wafer thin.

일반적으로, 웨이퍼는 8인치(inch)의 경우 730~750㎛, 12 인치의 경우 790~800㎛의 두께를 가진다. 웨이퍼 후면 연마 공정은, 웨이퍼 두께를 50㎛ 이하로 얇게 가공한다. 이때, 목표로 하는 웨이퍼의 최종 두께는 반도체 제품의 종류에 따 라 또는 고객의 요구에 따라 달라질 수 있다.Generally, wafers have a thickness of 730-750 μm for 8 inches and 790-800 μm for 12 inches. In the wafer backside polishing step, the wafer thickness is thinly processed to 50 µm or less. At this time, the final thickness of the target wafer may vary depending on the type of semiconductor product or the customer's requirements.

웨이퍼 후면 연마 공정은, 통상적으로 웨이퍼 투입(wafer loading), 웨이퍼 정렬(wafer aligning), 황삭(rough grinding), 정삭(fine grinding), 폴리싱(polishing), 세정(cleaning), 웨이퍼 배출(wafer unloading) 등의 순서로 진행된다.Wafer backside grinding processes typically include wafer loading, wafer aligning, rough grinding, fine grinding, polishing, cleaning, and wafer unloading. And so on.

그런데, 상기 후면 연마 공정시 연마 휠(polishing wheel)의 기계적 연삭 작용으로 인한 셀 손상(cell damage), 웨이퍼의 휨(warpage)으로 인한 취급 불량 및 칩 접착 불량 등의 문제를 안고 있다. 이러한 문제는, 반도체 제품이 점점 박형화되면서 웨이퍼의 두께가 갈수록 얇아짐에 따라 더욱 심각하게 대두되고 있다.However, in the back polishing process, there are problems such as cell damage due to mechanical grinding action of the polishing wheel, poor handling due to warpage of the wafer, and poor chip adhesion. This problem is more serious as the thickness of the wafer becomes thinner as the semiconductor product becomes thinner and thinner.

한편, 후면 연마 공정을 수행한 후, 쏘잉(sawing) 공정을 수행하기 전에, 웨이퍼의 후면, 즉 연마된 면에 다이 접착 테이프(Die Attach Tape, DAT)를 형성한다. 다이 접착 테이프는 반도체 칩을 기판상에 실장할 수 있도록 접착력을 제공한다. Meanwhile, after performing the back surface polishing process, before performing the sawing process, a die attach tape (DAT) is formed on the back surface of the wafer, that is, the polished surface. The die adhesive tape provides adhesive force for mounting the semiconductor chip on the substrate.

그러나, 다이 접착 테이프가 쏘잉(sawing) 공정 이후에 변성되고 고착되어, 일부 영역에서 다이 접착 테이프의 분리가 않되는 불량이 발생된다. However, the die adhesive tape is deformed and stuck after the sawing process, resulting in a defect in which the die adhesive tape is not separated in some areas.

도 1은 종래의 다이 접착 테이프의 고착에 의하여 다이 분리시에 발생될 수 있는 접착불량을 개념적으로 설명한 개략도이다.1 is a schematic diagram conceptually illustrating adhesion failure that may occur at the time of die detachment by sticking a conventional die adhesive tape.

도 1을 참조하면, 블레이드 쏘잉법 또는 레이저 절단법을 이용한 쏘잉 공정을 통해 웨이퍼(1)의 전면으로부터 다이 접착 테이프(2)를 경과하여 기저층(4)의 일부 두께까지 일체로 절단한다. 이 경우에 있어서, 다이 접착 테이프(2)에 함유된 접착제 성분(3)이 절단 라인을 따라 국지적으로 가열되어 용융된 후 반도체 칩(5), 다이 접착 테이프(2) 및 기저층(4)의 절단면 상에 고착될 수 있다. 따라서, 진공 패드(6) 및 픽업 니들(7)에 의하여 다이싱된 반도체 칩(5)이 분리될 때, 쏘잉 공정에서 고착된 접착제 성분(8)에 의하여 반도체 칩(5)의 모서리 부분의 분리가 방해되어, 반도체 칩(5)의 휘어짐에 따른 인장 응력이 발생한다. 이러한 응력에 의해, 반도체 칩(5)은 휘어지거나, 심지어는 모서리 부분이 파손된다.Referring to FIG. 1, a sawing process using a blade sawing method or a laser cutting method is integrally cut from the front surface of the wafer 1 through the die adhesive tape 2 to a partial thickness of the base layer 4. In this case, after the adhesive component 3 contained in the die adhesive tape 2 is locally heated and melted along the cutting line, the cut surface of the semiconductor chip 5, the die adhesive tape 2, and the base layer 4 is melted. Can be adhered to. Thus, when the semiconductor chip 5 diced by the vacuum pad 6 and the pick-up needle 7 is separated, the edge portion of the semiconductor chip 5 is separated by the adhesive component 8 stuck in the sawing process. Is disturbed, and tensile stress resulting from the bending of the semiconductor chip 5 is generated. Due to this stress, the semiconductor chip 5 is bent or even the edge portion is broken.

최근, 후면 연마공정을 거친 웨이퍼 칩은 약 50㎛ 이하의 얇은 두께를 가지므로, 웨이퍼가 휘어지는 문제점 및 다이 접착 테이프 사용에 따른 문제점이 두드러지게 발생하고 있다. 이러한 문제점들은 다이가 파손되거나, 소자 성능을 열화시켜 생산성 및 제품 신뢰성을 저하시킨다. 뿐만 아니라, 다이 접착 테이프는 상대적으로 고가(高價)이므로 제조원가를 증가시키는 문제점도 있다.In recent years, since the wafer chip subjected to the backside polishing process has a thin thickness of about 50 μm or less, the problem of warping the wafer and the use of a die adhesive tape are remarkably generated. These problems can lead to die breakage or degrade device performance resulting in lower productivity and product reliability. In addition, since the die adhesive tape is relatively expensive, there is a problem of increasing the manufacturing cost.

본 발명은, 웨이퍼의 두께를 줄이는 과정에서 발생되는 셀 손상 및 웨이퍼 휨을 방지할 수 있는 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법을 제공하는데, 그 목적이 있다.An object of the present invention is to provide an apparatus for manufacturing a semiconductor package and a method of manufacturing a semiconductor package using the same, which can prevent cell damage and wafer warpage generated in the process of reducing the thickness of a wafer.

본 발명의 다른 목적은, 다이 접착 테이프 사용에 따른 다이 불량 및 제조원가 상승의 문제를 해결할 수 있는 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법을 제공하는데, 있다.Another object of the present invention is to provide an apparatus for manufacturing a semiconductor package and a method of manufacturing a semiconductor package using the same, which can solve the problem of die failure and manufacturing cost increase due to the use of a die adhesive tape.

본 발명의 일 특징에 따른 반도체 패키지 제조용 장비는, 반도체 집적회로가 형성된 전면에 보호 테이프가 부착된 웨이퍼를 공급하는 로딩부와, 상기 웨이퍼의 상기 전면과 대향하는 후면을 연마하여 상기 웨이퍼의 두께를 1차적으로 감소시키는 연마부와, 상기 웨이퍼의 연마된 상기 후면을 화학적으로 식각하여 상기 웨이퍼의 두께를 2차적으로 감소시키는 에칭부와, 상기 웨이퍼의 화학적으로 식각된 상기 후면에 액상접착제를 도포하여 다이 접착층을 형성하는 코팅부와, 상기 웨이퍼를 언로딩하는 언로딩부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, an apparatus for manufacturing a semiconductor package includes a loading unit for supplying a wafer having a protective tape attached to a front surface on which a semiconductor integrated circuit is formed, and a rear surface facing the front surface of the wafer to polish the thickness of the wafer. Applying a liquid adhesive on the polishing portion to reduce the thickness of the first wafer by chemically etching the polished back surface of the wafer, and the chemically etched back surface of the wafer, and the chemically etched back surface of the wafer And an unloading part for unloading the wafer.

상기 웨이퍼를 상기 로딩부, 상기 연마부, 상기 에칭부, 상기 코팅부 및 상기 언로딩부 순으로 순차적으로 이송하는 이송유닛을 더 포함하는 것을 특징으로 한다.It characterized in that it further comprises a transfer unit for sequentially transporting the wafer in the loading section, the polishing section, the etching section, the coating section and the unloading section.

상기 에칭부를 통해 식각된 웨이퍼에 묻어있는 식각 잔류물을 제거하는 세정 부를 더 포함하는 것을 특징으로 한다.The cleaning apparatus may further include a cleaning unit for removing an etching residue on the wafer etched through the etching unit.

상기 다이 접착층을 반경화시키기 위한 경화부를 더 포함하는 것을 특징으로 한다.And a hardening part for semi-curing the die adhesive layer.

상기 다이 접착층 상에 웨이퍼 링에 부착된 다이싱 테이프를 부착하기 위한 테이프 부착부를 더 포함하는 것을 특징으로 한다.And a tape attaching portion for attaching a dicing tape attached to the wafer ring on the die attaching layer.

상기 웨이퍼의 고유 번호로 바코드 라벨을 생성하여 상기 다이싱 테이프에 상기 바코드 라벨을 부착하는 바코드 라벨 부착부를 더 포함하는 것을 특징으로 한다.Generating a barcode label with a unique number of the wafer further comprises a barcode label attachment portion for attaching the barcode label to the dicing tape.

상기 웨이퍼의 상기 전면에 부착된 상기 보호 테이프를 제거하기 위한 테이프 제거부를 더 포함하는 것을 특징으로 한다.And a tape removing unit for removing the protective tape attached to the front surface of the wafer.

발명의 다른 견지에 따른 반도체 패키지 제조방법은, 집적회로가 형성된 전면에 보호 테이프가 부착된 웨이퍼가 로딩되는 로딩 단계와, 상기 웨이퍼의 상기 전면과 대향하는 후면을 연마하여 상기 웨이퍼의 두께를 1차적으로 감소시키는 물리적 연마 단계와, 상기 웨이퍼의 연마된 상기 후면을 화학적으로 식각하여 상기 웨이퍼의 두께를 2차적으로 감소시키는 화학적 식각 단계와, 상기 웨이퍼의 화학적으로 식각된 상기 후면에 액상접착제를 도포하여 다이 접착층을 형성하는 다이 접착층 형성 단계와, 상기 웨이퍼를 언로딩하는 언로딩 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: a loading step in which a wafer having a protective tape is attached to a front surface on which an integrated circuit is formed; A physical polishing step of reducing the thickness of the wafer, a chemical etching step of chemically etching the polished back surface of the wafer, and a second reduction of the thickness of the wafer, and applying a liquid adhesive to the chemically etched back surface of the wafer, And forming a die adhesion layer, and an unloading step of unloading the wafer.

상기 화학적 식각 단계 이후, 상기 웨이퍼에 묻어있는 식각 잔류물을 제거하는 식각 잔류물 제거 단계를 더 포함하는 것을 특징으로 한다.After the chemical etching step, it is characterized in that it further comprises an etching residue removal step of removing the etching residue on the wafer.

상기 다이 접착층 형성 단계 이후, 상기 다이 접착층을 반경화시키는 다이 접착층 반경화 단계를 더 포함하는 것을 특징으로 한다.After the die adhesion layer forming step, the die adhesion layer semi-curing step of semi-curing the die adhesive layer is characterized in that it further comprises.

상기 다이 접착층 형성 단계 이후, 상기 다이 접착층 상에 웨이퍼 링에 부착된 다이싱 테이프를 부착하는 다이싱 테이프 부착 단계를 더 포함하는 것을 특징으로 한다.After the die adhesion layer forming step, further comprising a dicing tape attaching step of attaching a dicing tape attached to the wafer ring on the die adhesive layer.

상기 다이싱 테이프 부착 단계 이후, 상기 웨이퍼의 고유 번호로 바코드 라벨을 생성하여 상기 다이싱 테이프에 부착하는 바코드 라벨 부착 단계를 더 포함하는 것을 특징으로 한다. After the dicing tape attaching step, the method further comprises a barcode label attaching step of generating a barcode label with the unique number of the wafer and attaching it to the dicing tape.

상기 다이 접착층 형성 단계 이후, 상기 웨이퍼 전면에 부착된 상기 보호 테이프를 제거하는 보호 테이프 제거 단계를 더 포함하는 것을 특징으로 한다.After the die adhesive layer forming step, and further comprising a protective tape removing step of removing the protective tape attached to the front surface of the wafer.

본 발명에 따르면, 웨이퍼의 두께를 줄이기 위하여 물리적인 연마 공정 및 화학적 식각 공정을 연속적으로 처리할 수 있으므로, 웨이퍼의 휘어짐 및 다이 불량을 방지할 수 있다. 또한, 다이 접착을 위하여 액상접착제를 웨이퍼에 도포하여 다이 접착층을 형성함으로써, 종래의 다이 어태치 테이프의 고착으로 인한 웨이퍼의 손상을 방지하고, 고가인 다이 어태치 테이프를 대체하여 제조원가를 절감할 수 있다. According to the present invention, since the physical polishing process and the chemical etching process can be continuously processed to reduce the thickness of the wafer, the warpage of the wafer and die failure can be prevented. In addition, by applying a liquid adhesive to the wafer to form a die adhesive layer for die bonding, it is possible to prevent damage to the wafer due to the sticking of the conventional die attach tape, and to replace the expensive die attach tape to reduce the manufacturing cost. have.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 반도체 패키지 제조용 장비를 설명하기 위한 개략적인 블록도이고, 도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위하여 공정 단계별로 도시한 개략적인 단면도이다.2 is a schematic block diagram illustrating a device for manufacturing a semiconductor package according to an exemplary embodiment of the present invention, and FIGS. 3A to 3J are diagrams illustrating process steps to illustrate a method of manufacturing a semiconductor package according to an exemplary embodiment of the present invention. One schematic cross section.

이하에서는, 본 발명의 실시예에 따른 반도체 패키지 제조용 장비(10)의 구성을 반도체 패키지 제조방법과 연계하여 상세히 설명한다.Hereinafter, the configuration of the semiconductor package manufacturing equipment 10 according to the embodiment of the present invention will be described in detail in connection with the semiconductor package manufacturing method.

먼저, 도 2를 참조하면, 반도체 패키지 제조용 장비(10)는, 로딩부(110), 연마부(120), 에칭부(130), 코팅부(150), 언로딩부(200) 및 이송유닛(210)을 포함한다. First, referring to FIG. 2, the semiconductor package manufacturing equipment 10 includes a loading unit 110, a polishing unit 120, an etching unit 130, a coating unit 150, an unloading unit 200, and a transfer unit. And 210.

그 외에, 세정부(140), 경화부(160), 테이프 부착부(170), 테이프 제거부(180) 및 바코드 라벨 부착부(190) 중 적어도 어느 하나를 더 포함할 수 있다. In addition, the cleaning unit 140 may further include at least one of the curing unit 160, the tape attaching unit 170, the tape removing unit 180, and the barcode label attaching unit 190.

상술한 반도체 패키지 제조용 장비(10)의 각 구성 부분은 하나의 장치로서 구현될 수 있다.Each component part of the above-described semiconductor package manufacturing equipment 10 may be implemented as one device.

도 2, 도 3a 및 도 3b를 참조하면, 로딩부(110)는 반도체 집적회로 공정을 마친 웨이퍼(100A)를 연마부(120)에 공급하는 부분으로서, 웨이퍼(100A)가 적제된 웨이퍼 카세트(wafer casset, 111)와, 웨이퍼 카세트(111)에서 공급된 웨이퍼(100A)가 탑재되어 정렬되는 정렬 테이블(112)을 포함한다.2, 3A, and 3B, the loading unit 110 is a portion for supplying the wafer 100A, which has completed the semiconductor integrated circuit process, to the polishing unit 120, and includes a wafer cassette having the wafer 100A loaded therein ( a wafer casset 111 and an alignment table 112 on which the wafer 100A supplied from the wafer cassette 111 is mounted and aligned.

반도체 집적회로 공정을 마친 웨이퍼(100A)는 730~800㎛의 두께를 가질 수 있다.After the semiconductor integrated circuit process, the wafer 100A may have a thickness of about 730 to 800 μm.

이송유닛(210)은 웨이퍼 카세트(111)에서 정렬 테이블(112)로 웨이퍼(100A)를 이송하거나, 정렬 테이블(112)에 위치 정렬된 웨이퍼(100A)를 연마부(120)로 이 송한다.The transfer unit 210 transfers the wafer 100A from the wafer cassette 111 to the alignment table 112, or transfers the wafer 100A positioned on the alignment table 112 to the polishing unit 120.

이때, 반도체 집적회로가 형성된 웨이퍼(100)의 전면(B)에는 보호 테이프(102)가 부착되어 있으며, 이송유닛(210)은 웨이퍼(100)의 전면(B)과 대향하는 후면(A)이 상부를 향하도록 연마부(120)로 웨이퍼(100A)를 공급한다. 보호 테이프(102)는 웨이퍼 전면(B)에 형성된 반도체 집적회로를 보호하기 위하여 임시로 부착되는 것으로, 쉽게 제거될 수 있는 자외선 테이프(UV Tape)를 사용하는 것이 바람직하다.In this case, a protective tape 102 is attached to the front surface B of the wafer 100 on which the semiconductor integrated circuit is formed, and the transfer unit 210 has a rear surface A facing the front surface B of the wafer 100. The wafer 100A is supplied to the polishing unit 120 so as to face upward. The protective tape 102 is temporarily attached to protect the semiconductor integrated circuit formed on the wafer front surface B, and it is preferable to use an ultraviolet tape that can be easily removed.

도 2, 도 3c 및 도 3d를 참조하면, 연마부(120)는 웨이퍼(100A)의 후면(A)을 물리적으로 연마하여 웨이퍼(100A)의 두께를 1차적으로 감소시킨다. 2, 3C, and 3D, the polishing unit 120 physically polishes the back surface A of the wafer 100A to primarily reduce the thickness of the wafer 100A.

연마부(120)에서 후면 연마는 웨이퍼(100E)의 두께가 100㎛ 이하가 되도록 수행될 수 있다.Back polishing in the polishing unit 120 may be performed such that the thickness of the wafer 100E is 100 μm or less.

연마부(120)는 턴 테이블(121)과 그 위에 설치된 네 개의 척 테이블들(122A, 122B, 122C, 122D)을 포함하며, 적어도 하나 이상의 척 테이블(122A, 122B, 122C, 122D)의 상부에 각기 설치되어 연마 공정을 진행하는 연마 휠들(123A, 123B, 123C)을 포함한다. 척 테이블(122A, 122B, 122C, 122D)은 턴 테이블(121)의 회전에 의하여 지속적으로 위치가 바뀌며, 웨이퍼(100B, 100C, 100D, 100E)를 진공 흡착으로 고정한다. The polishing unit 120 includes a turn table 121 and four chuck tables 122A, 122B, 122C, and 122D installed thereon, and on top of at least one chuck table 122A, 122B, 122C, and 122D. Each of the polishing wheels 123A, 123B, and 123C is installed to perform a polishing process. The positions of the chuck tables 122A, 122B, 122C, and 122D are continuously changed by the rotation of the turn table 121, and the wafers 100B, 100C, 100D, and 100E are fixed by vacuum suction.

편의상, 공정 순서에 따라 척 테이블들(122A, 122B, 122C, 122D)을 제 1 내지 제 4 척 테이블이라 한다.For convenience, the chuck tables 122A, 122B, 122C, and 122D are called first to fourth chuck tables in the order of processing.

척 테이블들(122A, 122B, 122C, 122D)은 턴 테이블(121)의 상부에 방사형으 로 설치된다. 턴 테이블(121)은 임의의 척 테이블(122A, 122B, 122C, 122D)이 회전하여 이웃하는 척 테이블(122A, 122B, 122C, 122D)에 위치할 수 있도록 회전한다. 따라서, 턴 테이블(121)에 의해 척 테이블들(122A, 122B, 122C, 122D)은 시계 방향으로 회전하면서 후면 연마 공정을 일괄적으로 진행한다. The chuck tables 122A, 122B, 122C, and 122D are radially installed on the top of the turn table 121. The turn table 121 is rotated so that any chuck tables 122A, 122B, 122C, and 122D can be rotated and positioned at neighboring chuck tables 122A, 122B, 122C, and 122D. Accordingly, the chuck tables 122A, 122B, 122C, and 122D are rotated in the clockwise direction by the turn table 121 to collectively perform the backside polishing process.

제 1 척 테이블(122A)은 연마부(120)로 투입된 웨이퍼(100A)가 대기하는 대기 테이블이다. 제 2 내지 제 4 척 테이블(122B, 122C, 122D)은 웨이퍼(100A)에 대한 연마 공정이 진행되는 연마 테이블로서, 상부에 각기 연마 휠들(123A, 123B, 123C)이 설치되어 있다. 제 2 척 테이블(122B)은 거친 연마 휠(123A)을 이용하여 웨이퍼(100B)의 후면을 거칠게 연마하는 황삭 단계를 진행한다. 제 3 척 테이블(122C)은 고운 연마 휠(123B)을 이용하여 웨이퍼(100C)의 후면을 정밀하게 연마하는 정삭 단계를 진행한다. 제 4 척 테이블(122D)은 슬러리와 폴리싱 패드(123C)를 이용하여 웨이퍼(100D)의 후면을 경면화하는 폴리싱(polishing) 단계와 세정(cleaning) 단계를 진행한다. 그리고, 후면 연마가 완료된 웨이퍼(100E)는 제 1 척 테이블(122A)에 위치된다.The first chuck table 122A is a waiting table on which the wafer 100A inserted into the polishing unit 120 waits. The second to fourth chuck tables 122B, 122C, and 122D are polishing tables through which a polishing process is performed on the wafer 100A, and polishing wheels 123A, 123B, and 123C are respectively provided on the upper side thereof. The second chuck table 122B performs a roughing step of roughly polishing the rear surface of the wafer 100B using the rough polishing wheel 123A. The third chuck table 122C performs a finishing step of precisely polishing the back surface of the wafer 100C using the fine polishing wheel 123B. The fourth chuck table 122D performs a polishing step and a cleaning step of mirror-mirroring the back surface of the wafer 100D using the slurry and the polishing pad 123C. Then, the wafer 100E on which backside polishing is completed is placed on the first chuck table 122A.

이송유닛(210)은 후면 연마가 완료된 제 1 척 테이블(122A) 상의 웨이퍼(100E)를 에칭부(130)로 이송한다. The transfer unit 210 transfers the wafer 100E on the first chuck table 122A on which the backside polishing is completed to the etching unit 130.

도 2 및 도 3e를 참조하면, 에칭부(130)는 웨이퍼(100E)의 후면(A)을 화학적으로 식각하여 웨이퍼(100E)의 두께를 2차적으로 감소시켜, 최종적으로 목표로 하는 두께를 갖는 웨이퍼(100F)를 형성한다.Referring to FIGS. 2 and 3E, the etching unit 130 chemically etches the back surface A of the wafer 100E to secondly reduce the thickness of the wafer 100E, and finally has a target thickness. The wafer 100F is formed.

에칭부(130)에서 화학적 식각은 웨이퍼(100F)의 두께가 50㎛ 이하가 되도록 수행될 수 있다.Chemical etching in the etching unit 130 may be performed such that the thickness of the wafer 100F is 50 μm or less.

에칭부(130)는 식각 용액(132)을 공급하는 분사 노즐(131)을 포함하며, 분사 노즐(131)을 이용하여 웨이퍼(100E)의 연마된 후면(A)에 식각 용액(132)을 공급하여 웨이퍼(100E) 후면(A)을 화학적으로 식각한다. The etching unit 130 includes an injection nozzle 131 for supplying the etching solution 132, and supplies the etching solution 132 to the polished back surface A of the wafer 100E by using the injection nozzle 131. By chemically etching the back surface A of the wafer 100E.

식각 용액(132)은 웨이퍼(100E)의 실리콘 성분과 화학적으로 반응하면서 웨이퍼(100E) 후면(A)을 식각한다. 식각 용액(132)은, 예컨대 질산(HNO3)과 불산(HF)을 물이나 초산(CH3COOH)에 희석한 용액을 사용할 수 있다.The etching solution 132 etches the back surface A of the wafer 100E while chemically reacting with the silicon component of the wafer 100E. For example, the etching solution 132 may be a solution obtained by diluting nitric acid (HNO 3 ) and hydrofluoric acid (HF) in water or acetic acid (CH 3 COOH).

한편, 식각의 정밀도를 유지하기 위하여, 식각 단계를 여러 단계로 나누어 진행할 수도 있으며, 이때 각 단계는 식각 용액(132)의 조성을 달리하여 식각률을 다르게 하여 진행할 수 있다.Meanwhile, in order to maintain the precision of etching, the etching step may be divided into several steps, and each step may be performed by changing the etching rate by changing the composition of the etching solution 132.

이송유닛(210)은 에칭부(130)에서 후면 식각이 완료된 웨이퍼(100F)를 코팅부(150)로 이송한다.The transfer unit 210 transfers the wafer 100F having the backside etching completed from the etching unit 130 to the coating unit 150.

도 2 및 도 3g를 참조하면, 코팅부(150)는 액상접착제(152)를 도포하는 노즐(151)을 포함하며, 노즐(151)을 이용하여 웨이퍼(100F)의 식각된 후면(A)에 액상접착제(152)를 도포하여 다이 접착층(152A)을 형성한다. Referring to FIGS. 2 and 3G, the coating part 150 includes a nozzle 151 for applying the liquid adhesive 152 to the etched back surface A of the wafer 100F using the nozzle 151. The liquid adhesive 152 is applied to form a die adhesive layer 152A.

액상접착제(152)로는, 예를 들어 에폭시(epoxy)가 사용될 수 있다. As the liquid adhesive 152, for example, epoxy may be used.

액상접착제(152)를 도포하는 방법은, 예를 들어 스핀(spin) 도포, 스프레이(spray) 도포 또는 라인(line) 도포일 수 있다. 상기의 도포 방식에 따라서, 코팅부(150)는 웨이퍼(100F)를 회전시키면서 액상접착제(152)를 도포할 수도 있다.The method of applying the liquid adhesive 152 may be, for example, spin coating, spray coating or line coating. According to the application method described above, the coating unit 150 may apply the liquid adhesive 152 while rotating the wafer 100F.

한편, 웨이퍼(100F)는 에칭부(130)에서 코팅부(150)로 이송되기 전에, 세정부(140)를 경유할 수도 있다. Meanwhile, the wafer 100F may pass through the cleaning unit 140 before being transferred from the etching unit 130 to the coating unit 150.

이 경우, 이송유닛(210)은 웨이퍼(100F)를 에칭부(130)에서 세정부(140)를 경유하여 코팅부(150) 순으로 순차적으로 이송한다.In this case, the transfer unit 210 sequentially transfers the wafer 100F in order from the etching unit 130 to the coating unit 150 via the cleaning unit 140.

도 2 및 도 3f를 참조하면, 세정부(140)는 웨이퍼(100F)에 묻어 있는 식각 용액(132)을 포함한 식각 잔류물을 제거한다.2 and 3F, the cleaning unit 140 removes the etching residue including the etching solution 132 buried in the wafer 100F.

이송유닛(210)은 코팅부(150)를 통해 후면(A)에 다이 접착층(152A)이 형성된 웨이퍼(100F)를 언로딩부(200)로 이송한다.The transfer unit 210 transfers the wafer 100F having the die adhesive layer 152A formed on the rear surface A to the unloading unit 200 through the coating unit 150.

언로딩부(200)는 웨이퍼(100F)를 반도체 제조용 장비(10)로부터 그 외부로 언로딩한다. 언로딩은 통상적인 웨이퍼 카세트에 탑재하는 방법으로 이어지는 후속 공정으로 웨이퍼(100F)를 이송한다. The unloading unit 200 unloads the wafer 100F from the semiconductor manufacturing equipment 10 to the outside thereof. Unloading transfers the wafer 100F to a subsequent process followed by mounting on a conventional wafer cassette.

한편, 웨이퍼(100F)는 코팅부(150)에서 언로딩부(200)로 이송되기 전에 경화부(160)를 더 경유할 수도 있다.Meanwhile, the wafer 100F may further pass through the hardening part 160 before being transferred from the coating part 150 to the unloading part 200.

이 경우, 이송유닛(210)은 웨이퍼(100F)를 코팅부(150)에서 경화부(160)를 경유하여 언로딩부(200) 순으로 순차적으로 이송한다.In this case, the transfer unit 210 sequentially transfers the wafer 100F in order from the coating unit 150 to the unloading unit 200 via the curing unit 160.

도 2 및 도 3h를 참조하면, 경화부(160)에서의 공정은 선택적인 공정으로, 액상접착제(152)의 성질 및 원하는 다이 접착층의 물성에 따라 수행하지 않을 수도 있다.2 and 3H, the process in the curing unit 160 is an optional process and may not be performed depending on the properties of the liquid adhesive 152 and the properties of the desired die adhesive layer.

경화부(160)는 경화 챔버(161) 내에서 다이 접착층(152A)을 반경화하여 반경화된 다이 접착층(152B)를 형성한다. 반경화 공정은, 액상 접착제에 포함된 용매를 제거하여, 다이 접착층(152A)을 반경화하고 이에 따라 후속 공정인 다이싱 테이프 부착 공정 및 다이싱 공정을 가능하게 하기 위함이다.The hardening unit 160 may semi-curve the die adhesion layer 152A in the curing chamber 161 to form a semi-cured die adhesion layer 152B. The semi-hardening process is to remove the solvent contained in the liquid adhesive to semi-harden the die adhesion layer 152A and thus enable the subsequent dicing tape attaching process and the dicing process.

또한, 웨이퍼(100F)는 코팅부(150)에서 언로딩부(200)로 이송되기 전에 테이프 부착부(170)를 더 경유할 수도 있다. In addition, the wafer 100F may further pass through the tape attaching unit 170 before being transferred from the coating unit 150 to the unloading unit 200.

웨이퍼(100F)는 코팅부(150)에서 테이프 부착부(170)로 이송되기 전에 경화부(160)를 경유하는 것이 바람직하다. 이 경우, 이송유닛(210)은 웨이퍼(100F)를 코팅부(150)에서 경화부(160) 및 테이프 부착부(170)를 경유하여 언로딩부(200)로 순차적으로 이송한다.The wafer 100F is preferably passed through the hardening unit 160 before being transferred from the coating unit 150 to the tape attachment unit 170. In this case, the transfer unit 210 sequentially transfers the wafer 100F from the coating unit 150 to the unloading unit 200 via the curing unit 160 and the tape attaching unit 170.

도 2 및 도 3i를 참조하면, 테이프 부착부(170)는 반경화된 다이 접착층(152B) 상에 웨이퍼 링(172)에 부착된 다이싱 테이프(171)를 부착한다. 2 and 3I, the tape attaching portion 170 attaches a dicing tape 171 attached to the wafer ring 172 on the semi-cured die attach layer 152B.

다이싱 테이프(171)는 후속되는 다이싱 공정에서 개개의 다이가 반경화된 다이 접착층(152B)을 포함하여 명확하게 분리되고, 동시에 그 하측의 스테이지 등이 쏘우(saw)에 의해 손상을 입지 않기 위하여 부착한다. 다이싱 테이프(171)은 상술한 보호 테이프(102)와 동일한 재질일 수 있다.In the subsequent dicing process, the dicing tape 171 is clearly separated, including the die bonding layer 152B in which the individual dies are semi-finished, and at the same time, the stage or the like below thereof is not damaged by the saw. To be attached. The dicing tape 171 may be made of the same material as the protective tape 102 described above.

한편, 웨이퍼(100F)는 코팅부(150)에서 언로딩부(200)로 이송되기 전에 테이프 제거부(180)를 더 경유할 수 있다. Meanwhile, the wafer 100F may further pass through the tape removing unit 180 before being transferred from the coating unit 150 to the unloading unit 200.

웨이퍼(100F)는 코팅부(150)에서 테이프 제거부(180)로 이송되기 전에 경화부(160) 및 테이프 부착부(170)를 경유하는 것이 바람직하다. 이 경우, 이송유닛(210)은 웨이퍼(100F)를 코팅부(150)에서 경화부(160), 테이프 부착부(170) 및 테이프 제거부(180)를 경유하여 언로딩부(200)로 순차적으로 이송한다. The wafer 100F is preferably passed through the curing unit 160 and the tape attaching unit 170 before being transferred from the coating unit 150 to the tape removing unit 180. In this case, the transfer unit 210 sequentially transfers the wafer 100F from the coating unit 150 to the unloading unit 200 via the curing unit 160, the tape attaching unit 170, and the tape removing unit 180. Transfer to.

도 2 및 도 3j를 참조하면, 테이프 제거부(180)는 웨이퍼(100F) 전면에(B) 부착된 보호 테이프(102)에 자외선을 조사하여 보호 테이프(102)의 접착력을 떨어뜨리는 자외선 조사기(미도시)와, 접착력이 떨어진 보호 테이프(102)를 웨이퍼(100F)의 전면(B)으로부터 벗겨내는 테이프 제거기(미도시)를 포함한다. 테이프 제거기는 자외선이 조사된 보호 테이프(102)에 제거용 접착 테이프(181)를 부착시킨 후, 접착 테이프(181)를 수거함으로서 웨이퍼의 전면(B)에서 보호 테이프(102)를 벗겨낼 수 있다.2 and 3J, the tape removing unit 180 irradiates ultraviolet rays to the protective tape 102 attached to the front surface (B) of the wafer 100F to reduce the adhesive force of the protective tape 102 ( And a tape remover (not shown) for peeling off the adhesive tape having a low adhesive force from the front surface B of the wafer 100F. The tape remover may attach the removal adhesive tape 181 to the protection tape 102 irradiated with ultraviolet rays, and then peel off the protection tape 102 from the front surface B of the wafer by collecting the adhesive tape 181. .

그리고, 웨이퍼(100F)는 테이프 부착부(170)에서 언로딩부(200)로 이송되기 전에 바코드 라벨 부착부(190)를 더 경유할 수 있다. The wafer 100F may further pass through the barcode label attaching portion 190 before being transferred from the tape attaching portion 170 to the unloading portion 200.

웨이퍼(100F)는 테이프 부착부(170)에서 바코드 라벨 부착부(190)로 이송되기 전에 테이프 제거부(180)를 경유하는 것이 바람직하다. 이 경우, 이송유닛(210)은 웨이퍼(100F)를 테이프 부착부(170)에서 테이프 제거부(180) 및 바코드 라벨 부착부(190)를 경유하여 언로딩부(200)로 순차적으로 이송한다. The wafer 100F is preferably passed through the tape removing unit 180 before being transferred from the tape attaching unit 170 to the barcode label attaching unit 190. In this case, the transfer unit 210 sequentially transfers the wafer 100F from the tape attaching unit 170 to the unloading unit 200 via the tape removing unit 180 and the barcode label attaching unit 190.

바코드 라벨 부착부(190)는 웨이퍼(100F)의 고유번호를 나타내는 OCR을 읽어 바코드 라벨로 변환하여 바코드 라벨을 생성하고, 바코드 라벨을 다이싱 테이프(171)에 부착한다.The barcode label attaching unit 190 reads an OCR indicating the unique number of the wafer 100F, converts the barcode into a barcode label, generates a barcode label, and attaches the barcode label to the dicing tape 171.

이후, 언로딩부(200)를 통해 후속 공정으로 이송된 웨이퍼(100F)는 다이 접착층(152B)과 함께 절단된다. 그리고, 절단된 반도체 칩들은 다이싱 테이프로부터 분리되어 개별화된 다음, 다이 어태치 등의 통상적인 후속 패키지 공정을 이용하여 반도체 패키지로 제조된다.Thereafter, the wafer 100F transferred to the subsequent process through the unloading part 200 is cut together with the die adhesive layer 152B. The cut semiconductor chips are then separated from the dicing tape and individualized and then fabricated into semiconductor packages using conventional subsequent packaging processes such as die attach.

이상에서 상세하게 설명한 바에 의하면, 웨이퍼의 두께를 줄이기 위한 물리적인 연마 공정 및 화학적 식각 공정을 연속적으로 처리하여, 웨이퍼의 휘어짐 및 다이 불량을 방지할 수 있다. As described in detail above, the physical polishing process and the chemical etching process for reducing the thickness of the wafer may be continuously processed to prevent warpage and die failure of the wafer.

또한, 다이 접착을 위하여 액상접착제를 웨이퍼에 도포하여 접착층을 형성함으로써, 종래의 다이 어태치 테이프의 고착으로 인한 웨이퍼의 손상을 방지하고, 고가인 다이 어태치 테이프를 대체하여 제조원가를 절감할 수 있다. In addition, by applying a liquid adhesive to the wafer for die bonding to form an adhesive layer, it is possible to prevent damage to the wafer due to the sticking of the conventional die attach tape, and to replace the expensive die attach tape to reduce the manufacturing cost. .

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 종래의 다이 접착 테이프의 고착에 의하여 다이 분리시에 발생될 수 있는 접착불량을 개념적으로 설명한 개략도이다.1 is a schematic diagram conceptually illustrating adhesion failure that may occur at the time of die detachment by sticking a conventional die adhesive tape.

도 2는 본 발명의 일실시예에 따른 반도체 패키지 제조용 장비장비한 개략적인 블록도이다. Figure 2 is a schematic block diagram equipped with equipment for manufacturing a semiconductor package according to an embodiment of the present invention.

도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위하여 공정 단계별로 도시한 개략적인 단면도이다.3A to 3J are schematic cross-sectional views illustrating process steps in order to explain a method of manufacturing a semiconductor package according to an embodiment of the present invention.

Claims (13)

반도체 집적회로가 형성된 전면에 보호 테이프가 부착된 웨이퍼를 공급하는 로딩부;A loading unit supplying a wafer having a protective tape attached to a front surface on which a semiconductor integrated circuit is formed; 상기 웨이퍼의 상기 전면과 대향하는 후면을 연마하여 상기 웨이퍼의 두께를 1차적으로 감소시키는 연마부;A polishing unit for grinding the rear surface opposite to the front surface of the wafer to primarily reduce the thickness of the wafer; 상기 웨이퍼의 연마된 상기 후면을 화학적으로 식각하여 상기 웨이퍼의 두께를 2차적으로 감소시키는 에칭부;Etching to chemically etch the polished back surface of the wafer to reduce the thickness of the wafer secondly; 상기 웨이퍼의 화학적으로 식각된 상기 후면에 액상접착제를 도포하여 다이 접착층을 형성하는 코팅부;및A coating part for forming a die adhesive layer by applying a liquid adhesive to the chemically etched back surface of the wafer; and 상기 웨이퍼를 언로딩하는 언로딩부;An unloading unit which unloads the wafer; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.Equipment for manufacturing a semiconductor package comprising a. 제 1항에 있어서, The method of claim 1, 상기 웨이퍼를 상기 로딩부, 상기 연마부, 상기 에칭부, 상기 코팅부 및 상기 언로딩부 순으로 순차적으로 이송하는 이송유닛을 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.And a transfer unit for sequentially transferring the wafers in order of the loading part, the polishing part, the etching part, the coating part and the unloading part. 제 1항에 있어서, The method of claim 1, 상기 에칭부를 통해 식각된 웨이퍼에 묻어있는 식각 잔류물을 제거하는 세정 부를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.Equipment for manufacturing a semiconductor package, characterized in that further comprising a cleaning unit for removing the etching residue on the wafer etched through the etching portion. 제 1항에 있어서,The method of claim 1, 상기 다이 접착층을 반경화시키기 위한 경화부를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.And a hardening portion for semi-curing the die adhesive layer. 제 1항에 있어서,The method of claim 1, 상기 다이 접착층 상에 웨이퍼 링에 부착된 다이싱 테이프를 부착하기 위한 테이프 부착부를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.And a tape attaching portion for attaching a dicing tape attached to the wafer ring on the die attaching layer. 제 5항에 있어서,The method of claim 5, 상기 웨이퍼의 고유 번호로 바코드 라벨을 생성하여 상기 다이싱 테이프에 상기 바코드 라벨을 부착하는 바코드 라벨 부착부를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.Equipment for manufacturing a semiconductor package, characterized in that for generating a barcode label with a unique number of the wafer to attach the barcode label on the dicing tape. 제 1항에 있어서,The method of claim 1, 상기 웨이퍼의 상기 전면에 부착된 상기 보호 테이프를 제거하기 위한 테이프 제거부를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 장비.And a tape remover for removing the protective tape attached to the front surface of the wafer. 집적회로가 형성된 전면에 보호 테이프가 부착된 웨이퍼가 로딩되는 로딩 단 계;A loading step of loading a wafer having a protective tape attached to a front surface of the integrated circuit; 상기 웨이퍼의 상기 전면과 대향하는 후면을 연마하여 상기 웨이퍼의 두께를 1차적으로 감소시키는 물리적 연마 단계;A physical polishing step of grinding the back surface opposite the front surface of the wafer to reduce the thickness of the wafer primarily; 상기 웨이퍼의 연마된 상기 후면을 화학적으로 식각하여 상기 웨이퍼의 두께를 2차적으로 감소시키는 화학적 식각 단계;Chemically etching the polished back surface of the wafer to secondly reduce the thickness of the wafer; 상기 웨이퍼의 화학적으로 식각된 상기 후면에 액상접착제를 도포하여 다이 접착층을 형성하는 다이 접착층 형성 단계; 및Forming a die adhesive layer by applying a liquid adhesive to the chemically etched back surface of the wafer; And 상기 웨이퍼를 언로딩하는 언로딩 단계;An unloading step of unloading the wafer; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.Semiconductor package manufacturing method comprising a. 제 8항에 있어서, The method of claim 8, 상기 화학적 식각 단계 이후,After the chemical etching step, 상기 웨이퍼에 묻어있는 식각 잔류물을 제거하는 식각 잔류물 제거 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.The semiconductor package manufacturing method further comprises an etching residue removing step of removing the etching residue on the wafer. 제 8항에 있어서, The method of claim 8, 상기 다이 접착층 형성 단계 이후,After the die adhesive layer forming step, 상기 다이 접착층을 반경화시키는 다이 접착층 반경화 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.And semi-curing the die adhesion layer to semi-cur the die adhesion layer. 제 8항에 있어서, The method of claim 8, 상기 다이 접착층 형성 단계 이후,After the die adhesive layer forming step, 상기 다이 접착층 상에 웨이퍼 링에 부착된 다이싱 테이프를 부착하는 다이싱 테이프 부착 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.And a dicing tape attaching step of attaching a dicing tape attached to the wafer ring on the die attaching layer. 제 11항에 있어서, The method of claim 11, 상기 다이싱 테이프 부착 단계 이후, After the dicing tape attaching step, 상기 웨이퍼의 고유 번호로 바코드 라벨을 생성하여 상기 다이싱 테이프에 부착하는 바코드 라벨 부착 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.And a barcode label attaching step of generating a barcode label with a unique number of the wafer and attaching the barcode label to the dicing tape. 제 8항에 있어서, The method of claim 8, 상기 다이 접착층 형성 단계 이후, After the die adhesive layer forming step, 상기 웨이퍼 전면에 부착된 상기 보호 테이프를 제거하는 보호 테이프 제거 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.And a protective tape removing step of removing the protective tape attached to the front surface of the wafer.
KR1020090112626A 2009-11-20 2009-11-20 Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same KR20110055977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090112626A KR20110055977A (en) 2009-11-20 2009-11-20 Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112626A KR20110055977A (en) 2009-11-20 2009-11-20 Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same

Publications (1)

Publication Number Publication Date
KR20110055977A true KR20110055977A (en) 2011-05-26

Family

ID=44364620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112626A KR20110055977A (en) 2009-11-20 2009-11-20 Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same

Country Status (1)

Country Link
KR (1) KR20110055977A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084472A1 (en) * 2012-11-30 2014-06-05 로체 시스템즈(주) Wafer etching system and wafer etching process using same
KR20160127642A (en) * 2015-04-27 2016-11-04 가부시기가이샤 디스코 Method of manufacturing device chip
CN112582299A (en) * 2019-09-30 2021-03-30 信越工程株式会社 Substrate processing apparatus and substrate processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084472A1 (en) * 2012-11-30 2014-06-05 로체 시스템즈(주) Wafer etching system and wafer etching process using same
CN104246991A (en) * 2012-11-30 2014-12-24 罗泽系统株式会社 Wafer etching system and wafer etching process using same
KR20160127642A (en) * 2015-04-27 2016-11-04 가부시기가이샤 디스코 Method of manufacturing device chip
CN112582299A (en) * 2019-09-30 2021-03-30 信越工程株式会社 Substrate processing apparatus and substrate processing method

Similar Documents

Publication Publication Date Title
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
KR100468748B1 (en) Dicing tape mounter applicable a pre-cut dicing tape and general dicing tape and In-line system having the dicing tape mounter
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US6245677B1 (en) Backside chemical etching and polishing
JP4860113B2 (en) Manufacturing method of semiconductor integrated circuit device
US6730579B1 (en) Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP4806282B2 (en) Wafer processing equipment
JP2001044144A (en) Semiconductor chip manufacturing process
US6958298B2 (en) Method for thinning wafer by grinding
JP2000306875A (en) Manufacture of semiconductor device
CN110265346B (en) Wafer processing method
JP4040819B2 (en) Wafer dividing method and semiconductor device manufacturing method
JPWO2006008824A1 (en) Manufacturing method of semiconductor integrated circuit device
JP3560888B2 (en) Method for manufacturing semiconductor device
JP2011023393A (en) Method for manufacturing semiconductor device
JPWO2019009123A1 (en) Substrate processing method and substrate processing system
JP2001093864A (en) Semiconductor wafer fixing jig and method for manufacturing semiconductor device
WO2003058697A1 (en) Method of manufacturing semiconductor chip
JP2013149877A (en) Wafer processing method
KR20110055977A (en) Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same
JP4427308B2 (en) Method for dividing semiconductor wafer
JP3803214B2 (en) Manufacturing method of semiconductor device
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
CN111293069A (en) Method for manufacturing device chip
JP2003151939A (en) Method of manufacturing soi substrate

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid