JP4673478B2 - Bias sputtering apparatus and bias sputtering method - Google Patents
Bias sputtering apparatus and bias sputtering method Download PDFInfo
- Publication number
- JP4673478B2 JP4673478B2 JP2000306881A JP2000306881A JP4673478B2 JP 4673478 B2 JP4673478 B2 JP 4673478B2 JP 2000306881 A JP2000306881 A JP 2000306881A JP 2000306881 A JP2000306881 A JP 2000306881A JP 4673478 B2 JP4673478 B2 JP 4673478B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- sputtering
- dielectric block
- holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本願の発明は、LSI(大規模集積回路)等の製造の際に使用されるスパッタリング装置に関し、スパッタリング装置を使用したスパッタリング方法に関する。
【0002】
【従来の技術】
スパッタリング装置は、対象物の表面に薄膜を作成する装置として産業の各分野で盛んに使用されている。特に、LSIを始めとする各種電子デバイスの製造では、各種導電膜や絶縁膜の作成にスパッタリング装置は多用されている。
【0003】
図7は、従来のスパッタリング装置の概略構成を示す正面断面図である。図7に示す装置は、排気系11を備えたスパッタチャンバー1と、スパッタチャンバー1内に所定のガスを導入するガス導入系2と、被スパッタ面がスパッタチャンバー1内に露出するようにして設けられたターゲット3と、ターゲット3の被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源4と、スパッタ放電によってターゲット3から放出されたスパッタ粒子が到達するスパッタチャンバー1内の所定位置に基板9を保持する基板ホルダー5とから主に構成されている。
上記スパッタリング装置を使用したスパッタリング方法について説明すると、ガス導入系2によってアルゴン等のガスを導入してスパッタ電源4によってスパッタ放電を生じさせる。これにより、ターゲット3がスパッタされる。スパッタによってターゲット3から放出された材料が基板9の表面に達し、薄膜が作成される。
【0004】
上記スパッタリング装置及びスパッタリング方法において、膜質を改善したり膜応力を緩和したりする目的から、基板9にバイアス電圧を印加する構成が採用される場合がある。バイアス電圧の印加は、高周波とプラズマの相互により生じる自己バイアス電圧による場合が多い。具体的には、基板ホルダー5の基板9を載置する部分51を誘電体製とし(以下、この部分を誘電体ブロックと呼ぶ)、誘電体ブロック51内にバイアス電極52を設ける。そして、バイアス電極52にバイアス電源6として高周波電源を接続し、バイアス電極52を介して基板9に高周波電圧を印加する。
【0005】
前述したようにスパッタ放電を生じさせると、ターゲット3と基板9との間に放電によるプラズマが形成される。一方、基板9に高周波電圧が印加されると、プラズマ中のイオンと電子が周期的に交互に基板9に引き寄せられるが、電子はイオンに比べて移動度が極めて高いので、基板9の電位変化は、高周波に負の直流分の電圧を重畳したような変化となる。この負の直流分の電圧が、自己バイアス電圧である。
自己バイアス電圧のような負のバイアス電圧を与えながらスパッタリングを行うと、プラズマ中のイオンが基板9の表面に入射して表面を衝撃する。このため、作成される膜の比抵抗等を改善したり、膜の応力を緩和したりするのが促進される作用がある。
【0006】
【発明が解決しようとする課題】
上述したような従来のスパッタリング装置及びスパッタリング方法において、発明者の研究によると、基板9の処理枚数が数百枚程度に達するまでスパッタリングを繰り返すと、基板9に正常にバイアス電圧が印加されなくなる問題が生ずることが判明した。バイアス電圧の印加が正常でないことから、作成される膜の質や応力が劣化し、製品不良の原因になることが判った。本願の発明は、かかる課題を解決するためになされたものであり、スパッタリングを数多く繰り返した場合でも、バイアス電圧が正常に基板9に印加されるという技術的意義を有する。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本願の請求項1記載の発明は、排気系を有するスパッタチャンバーと、被スパッタ面がスパッタチャンバー内に露出するようにして設けられた導電材料より成るターゲットと、ターゲットの被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源と、スパッタ放電によってターゲットから放出されたスパッタ粒子が到達するスパッタチャンバー内の所定位置に基板を保持する基板ホルダーと、基板にバイアス電圧を印加するバイアス電源とを備え、基板にバイアス電圧を印加しながらターゲットからのスパッタ粒子を基板の表面に到達させて前記導電材料の薄膜を作成するバイアススパッタリング装置において、
前記基板ホルダーは、金属製のホルダー本体と、ホルダー本体の前記ターゲットに近い側である前側に設けられた誘電体ブロックとから構成され、誘電体ブロックの前記ターゲットに近い側の面である前面は、保持される基板が接触する基板保持面であって、誘電体ブロック内には前記バイアス電圧のための電圧が印加するためのバイアス電極が設けられており、
前記誘電体ブロックの周囲に、前記スパッタチャンバー以外の接地電位に維持された部材を有しており、
前記誘電体ブロックと前記接地電位に維持された部材との間に、前記接地電位に維持された部材の表面に堆積する膜と、前記基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、
前記接地電位に維持された部材は、前記誘電体ブロックの側方での放電を防止するホルダーシールドであり、
前記誘電体ブロックの周囲を取り囲むようにして、ホルダー用防着シールドが設けられており、
前記ホルダーシールドは、前記誘電体ブロックの側の側面である内側面に段差を有しており、前記膜連続防止用凹部は、このホルダーシールドの内側面の段差と、前記誘電体ブロックの側面とによって形成されているという構成を有する。
また、上記課題を解決するため、請求項2記載の発明は、前記請求項1の構成において、前記基板ホルダーは前記基板保持面よりも大きな基板を保持するものであって、前記膜連続防止用凹部は、前記膜連続防止用凹部に到達しようとするスパッタ粒子が前記基板保持面からはみ出した基板の周辺部分によって遮蔽される位置に設けられているという構成を有する。
また、上記課題を解決するため、請求項3記載の発明は、前記請求項1又は2の構成において、前記接地電位に維持された部材の表面に堆積する膜と前記基板保持面に堆積する膜とが連続しようとする方向での前記膜連続防止用凹部の幅は、0.5mm以上であり、前記膜連続防止用凹部の深さは、2mm以上であるという構成を有する。
また、上記課題を解決するため、請求項4記載の発明は、前記請求項1乃至3いずれかの構成において、前記接地電位に維持された部材の表面から前記基板保持面までの沿面距離が5mm以上であるという構成を有する。
また、上記課題を解決するため、請求項5記載の発明は、前記請求項1乃至4いずれかの構成において、前記膜連続防止用凹部の開口の縁と、前記基板保持面に基板が保持された際のその基板との距離は、0.5mm以上であるという構成を有する。
また、上記課題を解決するため、請求項6記載の発明は、前記請求項2の構成において、前記基板ホルダーは、前記膜連続防止用凹部のうち前記誘電体ブロックから見て最も遠い部位からのはみ出し長さが1mmから3mmとなる大きさの基板を保持するものであるという構成を有する。
また、上記課題を解決するため、請求項7記載の発明は、前記請求項1乃至6いずれかの構成において、前記基板保持面の周縁は面取りされているという構成を有する。
また、上記課題を解決するため、請求項8記載の発明は、前記請求項1乃至7いずれかの構成において、前記接地電位に維持された部材は、前記誘電体ブロックの側の面である内側面に段差を有しており、前記膜連続防止用凹部は、この内側面の段差と前記誘電体ブロックの側面とによって形成されているという構成を有する。
また、上記課題を解決するため、請求項9記載の発明は、前記請求項1乃至8いずれかの構成において、前記接地電位に維持された部材は、前記誘電体ブロックに嵌め込まれた状態で設けられているという構成を有する。
また、上記課題を解決するため、請求項10記載の発明は、排気系を有するスパッタチャンバーと、被スパッタ面がスパッタチャンバー内に露出するようにして設けられた導電材料より成るターゲットと、ターゲットの被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源と、スパッタ放電によってターゲットから放出されたスパッタ粒子が到達するスパッタチャンバー内の所定位置に基板を保持する基板ホルダーと、基板にバイアス電圧を印加するバイアス電源とを備えたバイアススパッタリング装置を使用し、基板にバイアス電圧を印加しながらターゲットからのスパッタ粒子を基板の表面に到達させて前記導電材料の薄膜を作成するバイアススパッタリング方法において、
前記基板ホルダーは、金属製のホルダー本体と、ホルダー本体の前記ターゲットに近い側である前側に設けられた誘電体ブロックとから構成され、誘電体ブロックの前記ターゲットに近い側の面である前面は、保持される基板が接触する基板保持面であって、誘電体ブロック内には前記バイアス電圧のための電圧が印加するためのバイアス電極が設けられており、
前記誘電体ブロックの周囲に、前記スパッタチャンバー以外の接地電位に維持された部材を有しており、
前記誘電体ブロックと前記接地電位に維持された部材との間に、前記接地電位に維持された部材の表面に堆積する膜と、前記基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、
前記基板保持面よりも大きな基板を前記基板ホルダーに保持させ、前記膜連続防止用凹部に到達しようとするスパッタ粒子を、前記基板保持面からはみ出した基板の周辺部分によって遮蔽しながら行うというという構成を有する。
また、上記課題を解決するため、請求項11記載の発明は、前記請求項10の構成において、前記膜連続防止用凹部のうち前記誘電体ブロックから見て最も遠い部位からのはみ出し長さが1mmから3mmとなる大きさの基板を前記基板ホルダーにより保持しながら行うという構成を有する。
【0008】
【発明の実施の形態】
以下、本願発明の実施の形態(以下、実施形態)について説明する。
図1は、本願発明の実施形態のスパッタリング装置の正面断面概略図である。図1に示す装置も、図7に示す装置と同様、排気系11を備えたスパッタチャンバー1と、スパッタチャンバー1内に所定のガスを導入するガス導入系2と、被スパッタ面がスパッタチャンバー1内に露出するようにして設けられたターゲット3と、ターゲット3の被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源4と、スパッタ放電によってターゲット3から放出されたスパッタ粒子が到達するスパッタチャンバー1内の所定位置に基板9を保持する基板ホルダー5とから主に構成されている。
【0009】
スパッタチャンバー1は、気密な真空容器であり、電気的には接地されている。排気系11は、スパッタチャンバー1を10−5〜10−7Pa程度まで排気できるよう構成されている。スパッタチャンバー1は、不図示のゲートバルブを介して不図示の搬送チャンバーに気密に接続されている。
ガス導入系2は、アルゴン等のスパッタ放電用のガスを内部に所定の流量で導入するようになっている。ガス導入系2は、スパッタ放電用のガスを溜めた不図示のガスボンベ、スパッタチャンバー1とガスボンベとをつなぐ配管に設けたバルブ21や流量調整器22等から主に構成されている。
【0010】
ターゲット3は、基板9の表面に作成しようとする薄膜の材料で形成されている。本実施形態では、アルミニウムや銅等の導電膜を作成するようになっており、従ってターゲット3はこれらの材料より成る。ターゲット3は、絶縁体31を介してスパッタチャンバー1上部の開口を気密に塞ぐようスパッタチャンバー1に取り付けられている。スパッタ電源4は、所定の負の直流電圧又は高周波電圧をターゲット3に印加するよう構成されている。
【0011】
ターゲット3の被スパッタ面とは反対側の面を臨む位置には、磁石機構7が設けられている。磁石機構7は、中心磁石71と、この中心磁石71を取り囲む周辺磁石72と、中心磁石71及び周辺磁石72とを繋ぐ板状のヨーク73とから構成されている。磁石機構7は、上記スパッタ放電をマグネトロン放電にして効率のよいマグネトロンスパッタリングを行うために備えられている。即ち、磁石機構7により、ターゲット3の付近に磁場が形成され、この磁場の作用により電子がマグネトロン運動を行い、より密度の高いプラズマが形成される。この結果スパッタ放電の効率が高くなり、基板9への成膜の効率も高くなる。
【0012】
基板ホルダー5は、スパッタチャンバー1に気密に取り付けられている。基板ホルダー5は、台状で上面に基板9が載置されるようになっている。基板ホルダー5は、金属製のホルダー本体50と、ホルダー本体50の上側に設けた誘電体ブロック51とから主に構成されている。
誘電体ブロック51内には、従来と同様にバイアス電極52が設けられている。そして、バイアス電極52に高周波電圧を印加して基板9に自己バイアス電圧を与えるバイアス電源6が設けられている。
【0013】
ホルダー本体50はステンレス等の金属製であり、スパッタチャンバー1に短絡されているため、接地されている。バイアス電極52とバイアス電源6とを結ぶ線路はホルダー本体50を貫通しているが、不図示の絶縁体で覆われており、線路とホルダー本体50は絶縁されている。
尚、基板ホルダー5は、基板9を搬送する不図示の搬送ロボットとの間の基板9の受け渡しのため、昇降ピンを備えたり、全体に昇降する構成とされたりする場合がある。また、基板ホルダー5には、基板9を加熱したり冷却したりする構成が設けられることがある。さらに、基板9を静電吸着する機構が基板ホルダー5に設けられることがあり、この場合は、バイアス電極52に静電吸着用の電圧を印加する構成が採用される。
【0014】
基板ホルダー5とターゲット3との間の空間を取り囲むようにして、円筒状の防着シールド81が設けられている。防着シールド81は、基板9の表面以外の不必要な場所へのスパッタ粒子の付着を防止するものである。
ターゲット3から放出されるスパッタ粒子は、基板9の表面のみならず、スパッタチャンバー1内の露出面にも薄膜が堆積することが避けられない。この露出面への薄膜の堆積が重なると、内部応力や自重により薄膜が剥離することがある。剥離した薄膜は、ある程度の大きさの微粒子となって素スパッタチャンバー1内を浮遊する。この微粒子が基板9に付着すると、作成される薄膜に微小な突起が形成される等の形状欠陥を生じさせる場合がある。また、基板9の表面に予め微細回路が形成されている場合、微粒子の付着により回路や短絡等の重大な欠陥が生じる恐れがある。
【0015】
このような処理の品質を損なう微粒子は、一般的に「パーティクル」と呼ばれる。パーティクルの発生を防止するため、防着シールド81が設けられている。防着シールド81にはスパッタ粒子が付着して薄膜が堆積することが避けられないが、防着シールド81には、表面に微細な凹凸を形成する等、薄膜の剥離を防止する構成となっている。それでも、スパッタリングを数多く繰り返すと、薄膜の剥離が避けられないため、所定回数のスパッタリングの後、防着シールド81は新品又は薄膜が除去されたものと交換される。
【0016】
さて、本実施形態のスパッタリング装置は、前述した課題を解決するため、基板ホルダー5の周辺部の構成に工夫を加えている。以下、この点について図1及び図2を使用して説明する。図2は、図1に示す装置における基板ホルダー5の周辺部の構成を示す断面概略図である。
【0017】
基板ホルダー5の構成において、ホルダー本体50及び誘電体ブロック51はともに水平方向の断面形状は円形である。ホルダー本体50及び誘電体ブロック51は同軸であるが、誘電体ブロック51は、ホルダー本体50より少し径が小さくなっている。従って、図1及び図2に示すように、基板ホルダー5は、周辺部に段差が形成された状態となっている。
【0018】
そして、上記基板ホルダー5の段差部分を覆うようにしてホルダーシールド53が設けられている。ホルダーシールド53は金属製であり、ホルダー本体50に接触しているため、接地されている。尚、基板ホルダー5に保持された基板9の表面(成膜される面)を前側とし、裏面を後ろ側とすると、ホルダーシールド53は、図2に示すように、基板保持面の斜め後方に位置する。
【0019】
ホルダーシールド53は、基板ホルダー5の周辺部での不要な放電を防止するためのものである。即ち、基板ホルダー5のうち、ホルダー本体50は接地されているので、同様に接地電位であるスパッタチャンバー1との器壁との間には大きな電界は形成されないが、誘電体ブロック51とスパッタチャンバー1との間には、バイアス電源6もしくはスパッタ電源4による電界が形成される。この結果、この部分で放電が生じることがある。放電が生じると、誘電体ブロック51の表面がスパッタされてパーティクルが放出されたり、誘電体ブロック51が損傷を受けたりすることがある。このようなことが無いよう、接地されたホルダーシールド53によって誘電体ブロック51の周面を覆っている。尚、ホルダーシールド53は、全体としては基板ホルダー5と同軸の円環状の部材であり、ホルダー本体50と誘電体ブロック51とによって形成される段差を覆っている。
【0020】
また、図1及び図2に示すように、誘電体ブロック51の周囲を取り囲むようにして、ホルダー用防着シールド82が設けられている。ホルダー用防着シールド82も、同様に不要な場所へのスパッタ粒子の付着を防止するものである。ホルダー用防着シールド82は、特に、基板ホルダー5の周辺部へのスパッタ粒子の付着を防止するものである。
【0021】
図2から解るように、ホルダー用防着シールド82が無いと、ホルダーシールド53の表面や外側面、ホルダー本体50の外側面等にスパッタ粒子が多く付着し、膜が堆積する。これらの堆積膜が剥がれてパーティクルになると、基板ホルダー5上の基板9に近いため、基板9の表面を汚損し易い。そこで、ホルダー用防着シールド82によって膜堆積を抑制している。ホルダー用防着シールド82も、同様に堆積膜の剥離を抑制する構成が採られており、所定回数のスパッタリングの後に交換される。
【0022】
尚、基板ホルダー5の周辺部への膜堆積を抑制するためには、ホルダー用防着シールド82の内側の縁と基板9の周縁とは、なるべく接近していることが好ましい。しかしながら、ホルダー用防着シールド82の内側の縁と基板9の周縁とが接近すると、スパッタリングによる成膜を行った際、両者に堆積した膜が接触する癒着現象が生ずる。癒着現象が生ずると、スパッタリング終了後に基板9を基板ホルダー5から取り去る際、堆積した膜に剥離や破断が生じてパーティクルが発生し易い。従って、ホルダー用防着シールド82の内側の縁と基板9の周縁とは、一回の成膜の際に癒着しない範囲でなるべく接近していることが好ましい。この距離は、2〜5mm程度である。
【0023】
さて、本実施形態の装置の大きな特徴点は、基板9へのバイアス電圧の印加が常に正常に行えるよう、基板ホルダー5の周辺部に凹部54を設けている。この凹部54は、基板ホルダー5の周辺部に存在する接地電位の部材(ここではホルダーシールド53)と基板ホルダー5の基板保持面との間に連続して膜が堆積するのを防止するための凹部(以下、膜連続防止用凹部)54である。
【0024】
具体的に説明すると、ホルダーシールド53の内側面には、図2に示すように段差が形成されている。このホルダーシールド53の内側面の段差と、誘電体ブロック51の側面とによって、膜連続防止用凹部54が形成されている。
膜連続防止用凹部54を設けることは、以下に説明するような発明者の研究によっている。
【0025】
発明者は、前述したようなスパッタリング処理を多数回繰り返した後に生じるバイアス電圧の不正常化についての研究の過程で、スパッタリング処理を多数回繰り返すと、基板9の裏面に異常放電の跡が見られるのを発見した。図3は、このスパッタリング処理を多数回繰り返した後に生ずる異常放電の跡を示す概略図である。
図3に示すように、異常放電跡は、小さな丸いスポット状の変色箇所(以下、異常放電スポットと呼ぶ)91である。異常放電スポット91の発生箇所は一定していないが、図3に示すように、基板9の周縁から近い部分に発生する場合が多い。
【0026】
発明者は、このような異常放電の発生は、バイアス電圧が印加された基板9が部分的に地絡することにより発生することにより生ずるのではないか、と考えた。そこで、基板9の裏面の異常放電スポット91の部分が接触していた誘電体ブロック51の表面の箇所を調べてみると、そこには薄膜の堆積が確認された。そして、その部分の薄膜と、ホルダーシールド53とは、電気的に導通していることが確認された。
【0027】
このような知見から、異常放電は、誘電体ブロック51の表面から側面、そしてホルダーシールド53にまたがって薄膜が堆積し、この薄膜を介して基板9が地絡することにより生ずるものと考えられる。この点について、図4を使用してさらに詳しく説明する。図4は、異常放電の発生メカニズムについて説明する図である。図4では、図2に示す実施形態と異なり、膜連続防止用凹部54が無い構成が示されている。
【0028】
前述したように、スパッタリング処理を繰り返す過程で、薄膜は基板9の表面のみならず、ホルダー用防着シールド82の表面にも堆積する。また、ホルダー用防着シールド82の内縁と基板9の周縁との間の隙間から進入したスパッタ粒子により、図4(1)に示すように、ホルダーシールド53の表面にも薄膜501が堆積する(以下、この薄膜501をシールド堆積膜と呼ぶ)。
【0029】
そして、スパッタリング処理を繰り返すと、シールド堆積膜501がさらに堆積する他、図4(2)に示すように、誘電体ブロック51の側面にも薄膜502が堆積する(以下、この薄膜502を側面堆積膜と呼ぶ)。また、微視的に見ると、図4(2)に示すように、基板保持面である誘電体ブロック51の表面にもターゲット3の材料と同じ材料の粒子503が付着している。誘電体ブロック51の表面はスパッタリング中は基板9によって覆われているので、誘電体ブロック51の表面の粒子(以下、保持面付着粒子)503は、スパッタリング中に付着したスパッタ粒子であることは殆どない。この保持面付着粒子503は、スパッタリング後に基板9を基板ホルダー5から取り去った後にもスパッタチャンバー1内に浮遊するスパッタ粒子や、スパッタチャンバー1内に存在するパーティクル等である。
【0030】
そして、さらにスパッタリング処理を繰り返すと、図4(3)に示すように、シールド堆積膜501が成長して膜が厚くなる他、側面堆積膜502が上方に成長していく。同時に、図4(3)に示すように、誘電体ブロック51の表面には、保持面付着粒子503の付着が重なり、徐々に薄膜504に成長する(以下、この膜を保持面堆積膜と呼ぶ)。
【0031】
そして、さらにスパッタリング処理を繰り返すと、図4(4)に示すように、ついには側面堆積膜502と保持面堆積膜504とがつながってしまう。これらの膜501,502,504は、基板9の表面に作成される膜と同様に導電膜であるから、この結果、保持面堆積膜504がホルダーシールド53に短絡され、保持面堆積膜504は接地電位になる。この状態で、基板9が誘電体ブロック51の表面に載置され、バイアス電圧を印加しながらスパッタリングが開始されると、基板9に対して全体にバイアス電圧が印加されるものの、基板9の裏面のうち、ホルダーシールド53に短絡された保持面堆積膜504と接触した部分から急激にホルダーシールド53側に電流が流れて放電が生じる。この結果、基板9全体も接地電位になってしまい、バイアス電圧が解消されてしまう。
【0032】
図3に示すような異常放電スポット91は、このようなメカニズムにより部分的に電界が集中して大きな電流が流れた跡であると考えられる。そして、異常放電は、保持面堆積膜504が誘電体ブロック51の側面の膜と完全につながった際に生じる場合だけでなく、両者が部分的に接近し、その接近部分に絶縁破壊することにより生じる沿面放電の場合もあると考えられる。
いずれにしても、このような異常放電が生じると、基板9が接地された状態になってしまうので、正常にバイアス電圧を与えることができなくなる。この結果、膜質の改善や膜応力の緩和といった意図した作用が得られなくなる。
【0033】
本実施形態の構成は、このような知見に基づき、図2に示すような膜連続防止用凹部54を形成している。図5は、膜連続防止用凹部54の作用について説明する図であり、本実施形態の構成において、図4(4)に示す場合と同程度の回数のスパッタリング処理を繰り返した場合の状態を示すものである。
【0034】
本実施形態の構成において、スパッタリング処理を多数回繰り返すと、図4(4)に示す場合と同様に、ホルダーシールド53の表面等に厚く膜が堆積する。ここで、図4(4)に示すように保持面堆積膜504が誘電体ブロック51の表面に堆積していても、膜連続防止用凹部54があるため、この保持面堆積膜504とシールド堆積膜501とが連続してしまうことはない。従って、異常放電が発生したりしてバイアス電圧が不正常になることがない。
尚、ホルダーシールド53の内縁面の段差は周状に360度延びており、従って、膜連続防止用凹部54も周状に360度延びている。
【0035】
膜連続防止用凹部54の形状において、開口の幅(図2にwで示す)は、保持面堆積膜504とシールド堆積膜501との分離を確保する上で重要である。幅wは、充分に多い回数のスパッタリングを繰り返しても保持面堆積膜504とシールド堆積膜との分離が確保されるようにすることが好ましい。前述した通り、実施形態のスパッタリング装置は、ホルダー用防着シールド82の交換等のような定期メンテナンスが所定回数のスパッタリングの後に行われる。従って、「充分に多い回数」とは、例えばこの定期メンテナンスまでの回数(以下、メンテナンスインターバルと呼ぶ)であり、これは、例えば2000〜4000回程度の回数である。この程度の回数のスパッタリングを行っても膜が連続しないようにするには、幅wは0.5mm以上であることが好ましい。
【0036】
また、膜連続防止用凹部54の深さ(図2にdで示す)が浅くなると、膜連続防止用凹部54が薄膜で埋められてしまって膜が連続する恐れがある。上記メンテナンスインターバル程度の回数のスパッタリングを行っても膜が連続しないようにするためには、深さdは、2mm以上であることが好ましい。
【0037】
次に、上記膜連続防止用凹部54によるバイアス電圧正常化の効果を確認した実験の結果について説明する。図6は、膜連続防止用凹部54によるバイアス電圧正常化の効果を確認した実験の結果を示す図である。図6には、図4に示すような膜連続防止用凹部54の無い構成と、膜連続防止用凹部54のある実施形態の構成において、スパッタリング処理を多数回繰り返し、作成された薄膜の内部応力を測定した結果が示されている。
【0038】
図6に結果を示す成膜実験は、以下の条件により行われた。
圧力:4mTorr(約0.5Pa)
スパッタ電源4:600V,7kW
バイアス電源6:400kz,200W
自己バイアス電圧:約100V
【0039】
図6に示すように、膜連続防止用凹部54の無い構成では、−180MPa(メガパスカル)程度の圧縮応力が、200回を越える頃から引っ張り応力に転じ、350回あたりで600MPa弱の引っ張り応力に達している。この結果、200回を越える頃から、バイアス電圧の印加状況に変化があったことを示しており、成膜の再現性が大きく低下していることを示している。
【0040】
一方、膜連続防止用凹部54のある実施形態に構成では、4000回程度までスパッタリング処理を繰り返しても、応力は−180MPaで安定している。これは、バイアス電力が常に安定にして正常に与えられていることを示すものである。このように、本実施形態の構成によれば、堆積膜によって基板9が地絡することがないので、バイアス電圧が正常に安定して印加される。このため、膜応力や膜質が常に安定した再現性の良い成膜が行える。
【0041】
また、上記膜連続防止用凹部54は、ホルダーシールド53から基板保持面までの沿面距離を長くすることにより膜連続化を防止するという作用も有している。即ち、膜連続防止用凹部54が無く、単なる平坦面であると、ホルダー堆積膜501と保持面堆積504とが連続するのに要するスパッタ粒子の到達量が少なくて済む。一方、膜連続防止用凹部54があると、スパッタ粒子の到達量が相当程度多くならなければ、ホルダー堆積膜501と保持面堆積504とが連続しない。前述したメンテナンスサイクルの回数までスパッタリングを繰り返しても膜が連続しないようにするには、沿面距離は、5mm程度以上であることが好ましい。図6に結果を示す実験では、膜連続防止用凹部54のある実施形態の構成における沿面距離は10mm程度である。尚、上記説明から解るように、「沿面距離」とは、ホルダーシールド53のような接地電位にある部材と基板保持面との間の距離であって、部材の表面を辿った際の距離である。
【0042】
また、本実施形態の構成では、図2に示すように、基板ホルダー5の基板保持面の大きさは、基板9より少し小さいものとなっている。この構成は、接地部との膜の連続をさらに抑制する技術的意義を有している。即ち、基板保持面が基板9より小さいため、基板9が、膜連続防止用凹部54に到達しようとするスパッタ粒子を遮蔽する状態となっている。このため、膜連続防止用凹部54への膜堆積が抑制され、膜連続防止の効果がさらに高くされる。一方、基板保持面が基板9と同じか小さい大きさであると、基板9によるスパッタ粒子の遮蔽効果が少なくなるので、膜が連続し易くなる。
【0043】
尚、膜連続防止用凹部54からの基板9のはみ出し長さ(図2にL1で示す)は、1mm〜3mm程度であることが好ましい。即ち、本実施形態のスパッタリング装置を使用したスパッタリング方法においては、L1が1mm〜3mmとなるような大きさの基板9を基板ホルダー5で保持して薄膜作成することが好ましい。1mmより小さいと、上記スパッタ粒子の遮蔽効果が不充分になる。また、3mmより大きいと、基板保持面に接触しない部分が大きくなるため、バイアス電圧の印加が不均一になったり不充分になったりする問題がある。
【0044】
また、膜連続防止用凹部54の開口の縁から基板9までの距離(図2にL2で示す)は、0.5mm以上とすることが好ましい。L2が0.5mmより小さくなると、図5に示すように膜連続防止用凹部54の開口の縁に膜501が堆積した場合、この膜501が基板9の裏面に接触して基板9が地絡する恐れが出てくるからである。
【0045】
また、基板保持面の周縁は、図2に示すように、面取りされている。これは、基板9の裏面の傷付けを防止するとともに、沿面距離を長くする技術的意義がある。つまり、図2に示すように面取りを行ってテーパ面とすると、基板9に対して垂直な面である場合に比べて、基板9の裏面からホルダーシールド53までの沿面距離が長くなる。このため、前述した膜連続化防止の効果がさらに高く得られる。
【0046】
尚、膜連続防止用凹部54の構成としては、ホルダーシールド53の内面に段差を設ける場合の他、ホルダーシールド53の内面の径を誘電体ブロック51の側面の径より大きくして両者の間に隙間を設ける構成をあり得る。しかしながら、上記実施形態の構成では、ホルダーシールド53の内面の径と誘電体ブロック51の側面の径とを精度良く適合させてホルダーシールド53を誘電体ブロック51に嵌め込み、これで位置決めを行う構成を採っている。従って、両者の間に隙間を設ける場合、ホルダーシールド53をホルダー本体50に対して精度良く位置決めして固定することが必要になる。
【0047】
また、膜連続防止用凹部54の構成としては、円周状に延びる溝をホルダーシールド53の表面に設けても良い。この場合、円周の中心は、基板9や基板ホルダー5の軸と同軸とされる。
尚、上記実施形態では、バイアス電圧は高周波電源により与えられたが、直流電源により与える構成でも良い。
また、本願発明において、導電材料より成る薄膜は、通常の概念よりも広く、シリコンやガリウム砒素等の半導体薄膜も含む概念である。
【0048】
【発明の効果】
以上説明した通り、本願の請求項1記載の発明によれば、膜連続防止用凹部が設けられているので、スパッタリングを多数回繰り返してもバイアス電圧が正常に印加され、膜応力の緩和や膜質の改善といった目的が充分に達成される。また、接地電位に維持された部材がホルダーシールドであるので、誘電体ブロックの側方での放電を防止しつつ上記効果を得ることができる。
また、請求項2又は10記載の発明によれば、上記効果に加え、膜連続防止用凹部に入射しようとするスパッタ粒子が基板によって遮蔽されるので、膜連続防止の効果がさらに高く得られる。
また、請求項3記載の発明によれば、上記効果に加え、膜連続防止用凹部の幅は、0.5mm以上であり、前記膜連続防止用凹部の深さは、2mm以上であるので、充分に多い回数のスパッタリングを行った後でも膜が連続してしまうことがなく、膜連続防止の効果がさらに高く得られる。
また、請求項4記載の発明によれば、上記効果に加え、沿面距離が5mm以上であるので、充分に多い回数のスパッタリングを行った後でも膜が連続してしまうことがなく、膜連続防止の効果がさらに高く得られる。
また、請求項5記載の発明によれば、上記効果に加え、膜連続防止用凹部の開口の縁と、基板保持面に基板が保持された際のその基板との距離は、0.5mm以上であるので、膜連続防止用凹部の開口の縁い膜が堆積した際、膜が基板の裏面に接触して地絡する恐れがないという効果が得られる。
また、請求項6又は11記載の発明によれば、膜連続防止用凹部のうち誘電体ブロックから見て最も遠い部位からのはみ出し長さが1mmから3mmであるので、スパッタ粒子の遮蔽効果が不充分になったり、バイアス電圧の印加が不均一になったり不充分になったりする問題がないという効果が得られる。
また、請求項7記載の発明によれば、上記効果に加え、基板保持面の周縁は面取りされているので、基板の裏面の傷付けが防止されるとともに、沿面距離がより長くなるので、膜連続化防止の効果がさらに高くなる。
また、請求項9記載の発明によれば、上記効果に加え、接地電位に維持された部材は、誘電体ブロックに嵌め込まれた状態で設けられているので、嵌め込みによって位置決めが行われ、接地電位に維持された部材を別途位置決めすることが不要であるという効果が得られる。
【図面の簡単な説明】
【図1】本願発明の実施形態のスパッタリング装置の正面断面概略図である。
【図2】図1に示す装置における基板ホルダー5の周辺部の構成を示す断面概略図である。
【図3】スパッタリング処理を多数回繰り返した後に生ずる異常放電の跡を示す概略図である。
【図4】異常放電の発生メカニズムについて説明する図である。
【図5】膜連続防止用凹部54の作用について説明する図であり、本実施形態の構成において、図4(4)に示す場合と同程度の回数のスパッタリング処理を繰り返した場合の状態を示すものである。
【図6】膜連続防止用凹部54によるバイアス電圧正常化の効果を確認した実験の結果を示す図である。
【図7】従来のスパッタリング装置の概略構成を示す正面断面図である。
【符号の説明】
1 スパッタチャンバー
11 排気系
2 ガス導入系
3 ターゲット
4 スパッタ電源
5 基板ホルダー
50 ホルダー本体
51 誘電体ブロック
52 バイアス電極
53 ホルダーシールド
54 膜連続防止用凹部
501 シールド堆積膜
502 側面堆積膜
504 保持面堆積膜
6 バイアス電源
7 磁石機構
81 防着シールド
82 ホルダー用防着シールド
9 基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sputtering apparatus used in the manufacture of LSIs (Large Scale Integrated Circuits) and the like.And a sputtering method using a sputtering apparatus.Related.
[0002]
[Prior art]
Sputtering apparatuses are actively used in various industrial fields as apparatuses for forming a thin film on the surface of an object. In particular, in the manufacture of various electronic devices such as LSIs, sputtering apparatuses are frequently used to create various conductive films and insulating films.
[0003]
FIG. 7 is a front sectional view showing a schematic configuration of a conventional sputtering apparatus. The apparatus shown in FIG. 7 is provided with a
The sputtering method using the sputtering apparatus will be described.A gas such as argon is introduced by the
[0004]
Sputtering apparatusAnd sputtering methodIn order to improve the film quality or relax the film stress, a configuration in which a bias voltage is applied to the
[0005]
When sputter discharge is generated as described above, plasma due to discharge is formed between the
When sputtering is performed while applying a negative bias voltage such as a self-bias voltage, ions in the plasma are incident on the surface of the
[0006]
[Problems to be solved by the invention]
Conventional sputtering apparatus as described aboveAnd sputtering methodAccording to the inventor's research, it has been found that if the sputtering is repeated until the number of processed
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, the invention according to
The substrate holder isMetalWith the holder body,Of the holder bodyThe side closer to the targetAnd a dielectric block provided on the front side.It is the surface close to the targetThe front surface is a substrate holding surface that comes into contact with the substrate to be held, and a bias electrode for applying a voltage for the bias voltage is provided in the dielectric block.
Around the dielectric block, there is a member maintained at a ground potential other than the sputter chamber,
A recess that prevents the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface from continuing between the dielectric block and the member maintained at the ground potential. With a recess for preventing continuous filmAnd
The member maintained at the ground potential is a holder shield for preventing discharge on the side of the dielectric block,
An adhesion shield for the holder is provided so as to surround the periphery of the dielectric block,
The holder shield has a step on an inner surface that is a side surface of the dielectric block, and the concave portion for preventing film continuity includes a step on the inner surface of the holder shield, and a side surface of the dielectric block. Formed byIt has the composition.
Moreover, in order to solve the said subject, a claim2The invention described is the claim.1In the configuration, the substrate holder holds a substrate larger than the substrate holding surface, and the concave portion for preventing film continuation has sputtered particles that are about to reach the concave portion for preventing film continuation. It has the structure of being provided in the position shielded by the peripheral part of the board | substrate which protruded.
Moreover, in order to solve the said subject, a claim3The invention described is the claim.1 or 2The width of the concave portion for preventing film continuation in a direction in which the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface are to continue is 0.5 mm or more. And the depth of the concave part for preventing film continuation is 2 mm or more.
Moreover, in order to solve the said subject, a claim4The invention described is the claim.1 to 3In any configuration, the creeping distance from the surface of the member maintained at the ground potential to the substrate holding surface is 5 mm or more.
Moreover, in order to solve the said subject, a claim5The invention described is the claim.1 to 4In any of the configurations, the edge of the opening of the recess for preventing film continuation and the substrate holding surfaceThe substrate when the substrate is heldThe distance between and is 0.5 mm or more.
Moreover, in order to solve the said subject, a claim6The invention described is the claim.2In the structure of the present invention, the substrate holder includes the film continuity prevention concaveOf which the farthest part from the dielectric blockIt has a configuration that holds a substrate having a protruding length from 1 mm to 3 mm.
Moreover, in order to solve the said subject, a claim7The invention described is the claim.1 to 6In either configuration, the periphery of the substrate holding surface is chamfered.
Moreover, in order to solve the said subject, a claim8The invention described is the claim.1 to 7In any one of the configurations, the member maintained at the ground potential has a step on an inner surface that is a surface on the dielectric block side, and the concave portion for preventing film continuity is different from the step on the inner surface. The dielectric block is formed by the side surfaces of the dielectric block.
Moreover, in order to solve the said subject, a claim9The invention described is the claim.1 to 8In any configuration, the member maintained at the ground potential is configured to be fitted in the dielectric block.
Moreover, in order to solve the said subject, a claim10In the described invention, an electric field is set in a sputtering chamber having an exhaust system, a target made of a conductive material provided so that a sputtering target surface is exposed in the sputtering chamber, and a space facing the sputtering target surface of the target. A sputtering power source for generating a sputter discharge, a substrate holder for holding the substrate at a predetermined position in a sputter chamber where sputter particles emitted from the target by the sputter discharge reach, and a bias power source for applying a bias voltage to the substrate are provided. In a bias sputtering method using a bias sputtering apparatus to create a thin film of the conductive material by causing sputtered particles from a target to reach the surface of the substrate while applying a bias voltage to the substrate,
The substrate holder isMetalWith the holder body,Of the holder bodyThe side closer to the targetAnd a dielectric block provided on the front side.It is the surface close to the targetThe front surface is a substrate holding surface that comes into contact with the substrate to be held, and a bias electrode for applying a voltage for the bias voltage is provided in the dielectric block.
Around the dielectric block, there is a member maintained at a ground potential other than the sputter chamber,
A recess that prevents the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface from continuing between the dielectric block and the member maintained at the ground potential. Has a recess for preventing continuous film,
A structure in which a substrate larger than the substrate holding surface is held by the substrate holder, and sputtered particles that try to reach the concave portion for preventing film continuation are shielded by a peripheral portion of the substrate protruding from the substrate holding surface. Have
Moreover, in order to solve the said subject, a claim11The invention described is the claim.10In the construction ofOf which the farthest part from the dielectric blockIt has a configuration in which a substrate having a protruding length from 1 mm to 3 mm is held while being held by the substrate holder.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described.
FIG. 1 is a schematic front sectional view of a sputtering apparatus according to an embodiment of the present invention. As in the apparatus shown in FIG. 7, the apparatus shown in FIG. 1 also has a
[0009]
The
The
[0010]
The
[0011]
A
[0012]
The
A
[0013]
The holder
The
[0014]
A
It is inevitable that the sputtered particles emitted from the
[0015]
Such fine particles that impair the quality of processing are generally called “particles”. In order to prevent the generation of particles, an
[0016]
Now, in order to solve the above-described problems, the sputtering apparatus of the present embodiment has been devised in the configuration of the peripheral portion of the
[0017]
In the configuration of the
[0018]
A
[0019]
The
[0020]
Further, as shown in FIGS. 1 and 2, a
[0021]
As can be seen from FIG. 2, without the
[0022]
In order to suppress film deposition on the periphery of the
[0023]
The major feature of the apparatus of this embodiment is that a
[0024]
More specifically, a step is formed on the inner side surface of the
Providing the
[0025]
When the inventor repeats the sputtering process a number of times in the course of research on the bias voltage abnormality generated after the sputtering process as described above is repeated many times, a trace of abnormal discharge is observed on the back surface of the
As shown in FIG. 3, the abnormal discharge trace is a small round spot-like discoloration spot (hereinafter referred to as an abnormal discharge spot) 91. Although the location where the
[0026]
The inventor considered that the occurrence of such an abnormal discharge may be caused by a partial grounding of the
[0027]
From such knowledge, it is considered that abnormal discharge occurs when a thin film is deposited across the
[0028]
As described above, in the process of repeating the sputtering process, the thin film is deposited not only on the surface of the
[0029]
When the sputtering process is repeated, a
[0030]
When the sputtering process is further repeated, as shown in FIG. 4C, the
[0031]
When the sputtering process is further repeated, the side
[0032]
The
In any case, if such an abnormal discharge occurs, the
[0033]
In the configuration of the present embodiment, a film continuation preventing
[0034]
In the configuration of this embodiment, when the sputtering process is repeated many times, a thick film is deposited on the surface of the
Incidentally, the step on the inner edge surface of the
[0035]
In the shape of the film
[0036]
Further, when the depth (denoted by d in FIG. 2) of the film
[0037]
Next, the result of an experiment confirming the effect of normalizing the bias voltage by the film
[0038]
The film formation experiment showing the results in FIG. 6 was performed under the following conditions.
Pressure: 4mTorr (about 0.5Pa)
Sputtering power supply 4: 600V, 7kW
Bias power supply 6: 400 kHz, 200 W
Self-bias voltage: about 100V
[0039]
As shown in FIG. 6, in the configuration without the film continuation preventing
[0040]
On the other hand, in the configuration in which the film continuation preventing
[0041]
The
[0042]
In the configuration of this embodiment, as shown in FIG. 2, the size of the substrate holding surface of the
[0043]
In addition, it is preferable that the protrusion length (indicated by L1 in FIG. 2) of the
[0044]
Moreover, it is preferable that the distance (indicated by L2 in FIG. 2) from the edge of the opening of the
[0045]
Further, the peripheral edge of the substrate holding surface is chamfered as shown in FIG. This has the technical significance of preventing the back surface of the
[0046]
The
[0047]
In addition, as a configuration of the film
In the above embodiment, the bias voltage is given by the high frequency power supply, but it may be given by a DC power supply.
In the present invention, a thin film made of a conductive material is a concept that is wider than a normal concept and includes a semiconductor thin film such as silicon or gallium arsenide.
[0048]
【The invention's effect】
As described above, according to the invention described in
Claims2 or 10According to the described invention, in addition to the above-described effect, the sputtered particles entering the concave portion for preventing film continuity are shielded by the substrate, so that the effect of preventing film continuity can be further enhanced.
Claims3According to the described invention, in addition to the above effect, the width of the concave portion for preventing film continuity is 0.5 mm or more, and the depth of the concave portion for preventing film continuation is 2 mm or more. Even after sputtering, the film does not continue, and the effect of preventing film continuity can be further enhanced.
Claims4According to the described invention, since the creepage distance is 5 mm or more in addition to the above effect, the film does not continue even after a sufficiently large number of sputterings, and the effect of preventing film continuity is further enhanced. can get.
Claims5According to the described invention, in addition to the above effect, the opening edge of the recess for preventing film continuation and the substrate holding surfaceThe substrate when the substrate is heldIs 0.5 mm or more, so that when the film is deposited on the edge of the opening of the concave portion for preventing film continuity, there is an effect that the film does not come into contact with the back surface of the substrate to cause a ground fault.
Claims6 or 11According to the described invention,The length of protrusion from the farthest part of the recess for preventing film continuity when viewed from the dielectric blockIs from 1 mm to 3 mm, it is possible to obtain an effect that there is no problem that the shielding effect of the sputtered particles is insufficient, and that the bias voltage is not uniform or insufficiently applied.
Claims7According to the described invention, in addition to the above effect, the peripheral edge of the substrate holding surface is chamfered, so that the back surface of the substrate is prevented from being scratched and the creeping distance becomes longer. It gets even higher.
Claims9According to the described invention, in addition to the above-described effect, the member maintained at the ground potential is provided in a state of being fitted in the dielectric block. Therefore, the member is positioned by fitting and maintained at the ground potential. It is possible to obtain an effect that it is not necessary to position each of them separately.
[Brief description of the drawings]
FIG. 1 is a schematic front sectional view of a sputtering apparatus according to an embodiment of the present invention.
2 is a schematic cross-sectional view showing a configuration of a peripheral portion of a
FIG. 3 is a schematic diagram showing traces of abnormal discharge that occurs after the sputtering process is repeated many times.
FIG. 4 is a diagram for explaining a mechanism of occurrence of abnormal discharge.
5 is a diagram for explaining the action of the film
6 is a diagram showing a result of an experiment for confirming an effect of normalizing a bias voltage by the
FIG. 7 is a front sectional view showing a schematic configuration of a conventional sputtering apparatus.
[Explanation of symbols]
1 Sputter chamber
11 Exhaust system
2 Gas introduction system
3 Target
4 Sputtering power supply
5 Board holder
50 Holder body
51 Dielectric block
52 Bias electrode
53 Holder Shield
54 Concave for continuous film prevention
501 Shield deposited film
502 Side deposited film
504 Holding surface deposited film
6 Bias power supply
7 Magnet mechanism
81 Protection shield
82 Shield for holder
9 Board
Claims (11)
前記基板ホルダーは、金属製のホルダー本体と、ホルダー本体の前記ターゲットに近い側である前側に設けられた誘電体ブロックとから構成され、誘電体ブロックの前記ターゲットに近い側の面である前面は、保持される基板が接触する基板保持面であって、誘電体ブロック内には前記バイアス電圧のための電圧が印加するためのバイアス電極が設けられており、
前記誘電体ブロックの周囲に、前記スパッタチャンバー以外の接地電位に維持された部材を有しており、
前記誘電体ブロックと前記接地電位に維持された部材との間に、前記接地電位に維持された部材の表面に堆積する膜と、前記基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、
前記接地電位に維持された部材は、前記誘電体ブロックの側方での放電を防止するホルダーシールドであり、
前記誘電体ブロックの周囲を取り囲むようにして、ホルダー用防着シールドが設けられており、
前記ホルダーシールドは、前記誘電体ブロックの側の側面である内側面に段差を有しており、前記膜連続防止用凹部は、このホルダーシールドの内側面の段差と、前記誘電体ブロックの側面とによって形成されていることを特徴とするバイアススパッタリング装置。Sputter discharge is generated by setting an electric field in a sputtering chamber having an exhaust system, a target made of a conductive material provided so that the sputtering target surface is exposed in the sputtering chamber, and a space facing the sputtering target surface of the target. A sputtering power source, a substrate holder for holding the substrate at a predetermined position in the sputtering chamber where sputter particles emitted from the target by sputtering discharge reach, and a bias power source for applying a bias voltage to the substrate are provided. In the bias sputtering apparatus for creating a thin film of the conductive material by causing sputtered particles from the target to reach the surface of the substrate while applying,
The substrate holder is composed of a metal holder main body and a dielectric block provided on the front side of the holder main body that is close to the target, and the front surface that is the surface of the dielectric block close to the target is A substrate holding surface in contact with the substrate to be held, and the dielectric block is provided with a bias electrode for applying a voltage for the bias voltage,
Around the dielectric block, there is a member maintained at a ground potential other than the sputter chamber,
A recess that prevents the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface from continuing between the dielectric block and the member maintained at the ground potential. Has a recess for preventing continuous film ,
The member maintained at the ground potential is a holder shield that prevents discharge on the side of the dielectric block,
An adhesion shield for the holder is provided so as to surround the periphery of the dielectric block,
The holder shield has a step on an inner surface that is a side surface of the dielectric block, and the concave portion for preventing film continuity includes a step on the inner surface of the holder shield, and a side surface of the dielectric block. Bias sputtering apparatus characterized by being formed by .
前記基板ホルダーは、金属製のホルダー本体と、ホルダー本体の前記ターゲットに近い側である前側に設けられた誘電体ブロックとから構成され、誘電体ブロックの前記ターゲットに近い側の面である前面は、保持される基板が接触する基板保持面であって、誘電体ブロック内には前記バイアス電圧のための電圧が印加するためのバイアス電極が設けられており、
前記誘電体ブロックの周囲に、前記スパッタチャンバー以外の接地電位に維持された部材を有しており、
前記誘電体ブロックと前記接地電位に維持された部材との間に、前記接地電位に維持された部材の表面に堆積する膜と、前記基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、
前記基板保持面よりも大きな基板を前記基板ホルダーに保持させ、前記膜連続防止用凹部に到達しようとするスパッタ粒子を、前記基板保持面からはみ出した基板の周辺部分によって遮蔽しながら行うことを特徴とするバイアススパッタリング方法。Sputter discharge is generated by setting an electric field in a sputtering chamber having an exhaust system, a target made of a conductive material provided so that the sputtering target surface is exposed in the sputtering chamber, and a space facing the sputtering target surface of the target. Uses a bias sputtering apparatus equipped with a sputtering power source, a substrate holder that holds the substrate at a predetermined position in the sputtering chamber where sputtered particles released from the target by sputtering discharge reach, and a bias power source that applies a bias voltage to the substrate. In the bias sputtering method of creating a thin film of the conductive material by causing the sputtered particles from the target to reach the surface of the substrate while applying a bias voltage to the substrate,
The substrate holder is composed of a metal holder main body and a dielectric block provided on the front side of the holder main body that is close to the target, and the front surface that is the surface of the dielectric block close to the target is A substrate holding surface in contact with the substrate to be held, and the dielectric block is provided with a bias electrode for applying a voltage for the bias voltage,
Around the dielectric block, there is a member maintained at a ground potential other than the sputter chamber,
A recess that prevents the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface from continuing between the dielectric block and the member maintained at the ground potential. Has a recess for preventing continuous film,
A substrate larger than the substrate holding surface is held by the substrate holder, and sputtered particles that try to reach the film continuity prevention concave portion are shielded by a peripheral portion of the substrate protruding from the substrate holding surface. A bias sputtering method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000306881A JP4673478B2 (en) | 2000-10-05 | 2000-10-05 | Bias sputtering apparatus and bias sputtering method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000306881A JP4673478B2 (en) | 2000-10-05 | 2000-10-05 | Bias sputtering apparatus and bias sputtering method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010019909A Division JP2010106370A (en) | 2010-02-01 | 2010-02-01 | Bias sputtering apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002115051A JP2002115051A (en) | 2002-04-19 |
JP4673478B2 true JP4673478B2 (en) | 2011-04-20 |
Family
ID=18787491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000306881A Expired - Lifetime JP4673478B2 (en) | 2000-10-05 | 2000-10-05 | Bias sputtering apparatus and bias sputtering method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4673478B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4336320B2 (en) | 2005-02-25 | 2009-09-30 | キヤノンアネルバ株式会社 | Wafer holder |
WO2007032166A1 (en) * | 2005-09-16 | 2007-03-22 | Asahi Glass Company, Limited | Deposition preventing plate for film forming apparatus, and film forming apparatus |
US9127362B2 (en) * | 2005-10-31 | 2015-09-08 | Applied Materials, Inc. | Process kit and target for substrate processing chamber |
WO2009044597A1 (en) * | 2007-10-04 | 2009-04-09 | Canon Anelva Corporation | High-frequency sputtering device |
WO2009044473A1 (en) | 2007-10-04 | 2009-04-09 | Canon Anelva Corporation | High frequency sputtering device |
KR20130133073A (en) * | 2009-03-25 | 2013-12-05 | 시바우라 메카트로닉스 가부시끼가이샤 | Sputter deposition device |
JP6407960B2 (en) * | 2014-02-19 | 2018-10-17 | 堺ディスプレイプロダクト株式会社 | Sputtering equipment |
WO2020115962A1 (en) * | 2018-12-03 | 2020-06-11 | 株式会社アルバック | Film forming apparatus and film forming method |
CN114959620A (en) * | 2021-02-26 | 2022-08-30 | 鑫天虹(厦门)科技有限公司 | Thin film deposition equipment and wafer bearing disc thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998053482A1 (en) * | 1997-05-23 | 1998-11-26 | Applied Materials, Inc. | Apparatus for coupling power through a workpiece in a semiconductor wafer processing system |
JP2000256845A (en) * | 1999-03-12 | 2000-09-19 | Anelva Corp | Formation of thin film and thin film forming device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6295739A (en) * | 1985-10-22 | 1987-05-02 | Mitsubishi Electric Corp | Production of magnetic recording medium |
JPS63157862A (en) * | 1986-12-19 | 1988-06-30 | Hitachi Ltd | Sputtering apparatus |
JPH0625845A (en) * | 1992-03-16 | 1994-02-01 | Hitachi Ltd | Sputtering device |
JP4344019B2 (en) * | 1997-05-28 | 2009-10-14 | キヤノンアネルバ株式会社 | Ionized sputtering method |
JP4164154B2 (en) * | 1998-05-01 | 2008-10-08 | キヤノンアネルバ株式会社 | Ionization sputtering equipment |
JP4526139B2 (en) * | 1999-10-13 | 2010-08-18 | キヤノンアネルバ株式会社 | Substrate processing apparatus and sputtering apparatus |
-
2000
- 2000-10-05 JP JP2000306881A patent/JP4673478B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998053482A1 (en) * | 1997-05-23 | 1998-11-26 | Applied Materials, Inc. | Apparatus for coupling power through a workpiece in a semiconductor wafer processing system |
JP2000256845A (en) * | 1999-03-12 | 2000-09-19 | Anelva Corp | Formation of thin film and thin film forming device |
Also Published As
Publication number | Publication date |
---|---|
JP2002115051A (en) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6080287A (en) | Method and apparatus for ionized physical vapor deposition | |
JP3737363B2 (en) | Physical vapor treatment of surfaces with non-uniformity compensation | |
JPH111770A (en) | Sputtering apparatus and sputtering method | |
WO2011158828A1 (en) | Sputtering film forming device, and adhesion preventing member | |
JPH10212576A (en) | Method for suppressing generation of granular substance in sputtering chamber | |
JP4673478B2 (en) | Bias sputtering apparatus and bias sputtering method | |
KR20130035256A (en) | Sputter deposition device | |
JP2011179119A (en) | Apparatus and method of physical vapor deposition with heat diffuser | |
JP4584572B2 (en) | Plasma processing apparatus and processing method | |
JPH10275694A (en) | Plasma processing device and processing method | |
WO2013151124A1 (en) | Plasma processing apparatus | |
JPH10510676A (en) | Embedded coil for plasma generation | |
JP2010106370A (en) | Bias sputtering apparatus | |
JP2002512310A (en) | Small diameter coils enhance the uniformity of metal films formed by inductively coupled plasma deposition | |
JP2010275574A (en) | Sputtering apparatus and method for manufacturing semiconductor device | |
TWI615490B (en) | Vacuum arc film forming device and film forming method | |
JP6298293B2 (en) | Substrate processing apparatus, shutter mechanism, and plasma processing apparatus | |
JP4902054B2 (en) | Sputtering equipment | |
JP2006083459A (en) | Sputtering system and sputtering method | |
JP4412293B2 (en) | Sputtering equipment | |
TW202014542A (en) | Sputtering film forming apparatus | |
JP2002373887A (en) | Etching system for high dielectric | |
JPH05275350A (en) | Semiconductor manufacturing equipment | |
US6268582B1 (en) | ECR plasma CVD apparatus | |
JPH07258844A (en) | Film forming device utilizing discharge plasma of magnetic neutral line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4673478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |