JP4666949B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4666949B2 JP4666949B2 JP2004149011A JP2004149011A JP4666949B2 JP 4666949 B2 JP4666949 B2 JP 4666949B2 JP 2004149011 A JP2004149011 A JP 2004149011A JP 2004149011 A JP2004149011 A JP 2004149011A JP 4666949 B2 JP4666949 B2 JP 4666949B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- main board
- signal
- signal line
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技機全体を制御する主基板と、主基板からの指示に応じて遊技機の各部を制御する他の基板とを備える遊技機に関する。 The present invention relates to a gaming machine including a main board that controls the entire gaming machine and another board that controls each part of the gaming machine in response to an instruction from the main board.
従来、パチンコ機等の遊技機において、遊技内容に関する制御等、遊技機全体の制御を行う主基板と、主基板から送信された指示信号に応じて、遊技機に備えられた図柄表示装置やランプ等を直接制御するサブ基板等の他の基板とを備えたものが知られている。
このような遊技機においては、各種制御を行うための指示信号が、主基板から他の基板へと一方向に出力されることにより、遊技機の制御が行われる。
また、サブ基板等の他の基板の入力端には、受信信号に含まれるノイズが後段の回路に伝達することを防止するためにフィルタが備えられている。
Conventionally, in a gaming machine such as a pachinko machine, a main board that controls the entire gaming machine, such as control related to game content, and a symbol display device or lamp provided in the gaming machine according to an instruction signal transmitted from the main board And other substrates such as sub-substrates that directly control the devices are known.
In such a gaming machine, the gaming machine is controlled by outputting an instruction signal for performing various controls in one direction from the main board to another board.
In addition, a filter is provided at the input end of another board such as a sub-board to prevent noise included in the received signal from being transmitted to a subsequent circuit.
図10は、主基板とサブ基板とを接続する通信回路の一部を示す図である。
なお、図10に示すように、各基板間を接続する信号線は、コネクタによってそれぞれの基板に接続されている。以下、図11においても同様である。
図10において、フィルタ201は、受信信号に含まれるノイズを吸収し、誤動作を防止すると共に、主基板から送信された信号を適切な信号状態で後段の回路に出力可能な時定数に設定されている。なお、図10において、抵抗202は、信号線のローレベル(Lレベル)を設定するために設けられ、一端は接地されている。
FIG. 10 is a diagram illustrating a part of the communication circuit that connects the main board and the sub-board.
In addition, as shown in FIG. 10, the signal line which connects between each board | substrate is connected to each board | substrate with the connector. The same applies to FIG.
In FIG. 10, a
ところで、パチンコ機等の遊技機の主基板からサブ基板の方向にのみ信号を送信する信号線に対して、サブ基板から主基板へと信号を送信可能なように改造を行い、規定外の大当たりを発生させるといった不正行為が行われる場合がある。
このような不正行為を防止するためには、サブ基板から主基板へと信号が送信されるのを阻止することが有効である。
そこで、従来、主基板からサブ基板にのみ信号を送信可能なように通信方向を規制する部品をサブ基板側に組み込み、サブ基板から主基板へは信号を送信不可能な構成とした遊技機が考案されている(特許文献1参照)。
By the way, the signal line that transmits the signal only in the direction from the main board to the sub board of a gaming machine such as a pachinko machine has been modified so that the signal can be sent from the sub board to the main board. In some cases, fraudulent acts such as generating
In order to prevent such an illegal act, it is effective to prevent a signal from being transmitted from the sub board to the main board.
Therefore, conventionally, there is a gaming machine in which a component for restricting the communication direction is incorporated on the sub-board side so that signals can be transmitted only from the main board to the sub-board, and a signal cannot be transmitted from the sub-board to the main board. It has been devised (see Patent Document 1).
特許文献1に記載された遊技機によれば、基板が改造され、不正行為が行われる事態を防止することができる。
ところが、パチンコ機等の遊技機においては、不正改造に対する適切な措置が講じられているか否かを検査する場合がある。そして、サブ基板側に通信方向を規制する部品を組み込んだ場合、不正改造に対する適切な措置として通信方向を規制する部品が組み込まれていることを確認することが困難である。
According to the gaming machine described in
However, in a gaming machine such as a pachinko machine, there is a case where it is inspected whether or not appropriate measures against illegal modification are taken. When a component that restricts the communication direction is incorporated on the sub-board side, it is difficult to confirm that the component that restricts the communication direction is incorporated as an appropriate measure against unauthorized modification.
そこで、図11に示すように、遊技機の主基板とサブ基板との間に中継基板を設け、この中継基板にダイオード等の通信方向を規制する部品を備えることにより、中継基板を確認すれば容易に遊技機を検査できるようにする方法が考えられる。
しかしながら、遊技機の主基板とサブ基板との間に中継基板を設け、その中継基板に通信方向を規制する部品を備えた場合、フィルタ201に含まれる容量に蓄積された電荷は、通信方向を規制する部品の影響により抵抗202を介してのみ放電されることとなる。そのため、パルス間隔が比較的短い主基板からの信号を適切な信号状態で後段の回路に出力しようとすると、上記放電を早めるために抵抗202の抵抗値をより小さい値に変更しなければならない。
ところが、抵抗202の抵抗値をより小さい値とすると、主基板の出力回路に流れる負荷電流が増大するという問題があり、この場合、主基板の出力回路は過大な発熱を生ずるといった不具合を生ずることとなる。
However, when a relay board is provided between the main board and the sub board of the gaming machine, and the relay board is provided with a component that regulates the communication direction, the electric charge accumulated in the capacitor included in the
However, if the resistance value of the
また、主基板から出力する信号のパルス間隔をより長くすることにより、抵抗202の抵抗値を維持することは可能であるものの、この場合、主基板とサブ基板との間における通信速度が低下することとなり、このような構成とすることも困難である。
このような問題は、サブ基板を始め、主基板と接続される各種基板において共通する問題である。
本発明の課題は、主基板から他の基板への信号の送信に影響を与えることなく、不正改造に関する遊技機の検査を容易とすることである。
In addition, although it is possible to maintain the resistance value of the
Such a problem is a problem common to various substrates connected to the main substrate including the sub-substrate.
An object of the present invention is to facilitate inspection of a gaming machine related to unauthorized modification without affecting transmission of signals from a main board to another board.
以上の課題を解決するため、本発明は、
遊技機全体を制御する主基板(例えば、図2の主基板100A)と、主基板からの指示に応じて遊技機の各部を制御する他の基板(例えば、図2のサブ基板100Bあるいは賞球制御基板100D)とを備える遊技機であって、前記主基板と前記他の基板とを接続する信号線上に設置され、通信方向を前記主基板から前記他の基板の方向に規制する通信方向規制手段(例えば、図2の中継基板100C)を備え、前記他の基板は、主基板からの信号を受信する受信部(例えば、図2の受信インターフェース112)に、前記信号線のローレベルの状態を設定するための抵抗(例えば、図3の抵抗113)と、該抵抗の後段に設置され、前記信号線の電圧に応じて電力増幅すると共に、出力側から入力された電流を放電可能なバッファ(例えば、図3のバッファ115)と、容量素子(例えば、図3のコンデンサ116b)を含み、ノイズを低減して前記バッファの出力信号を後段の内部回路に伝達するフィルタ(例えば、図3のフィルタ116)とを含み、前記主基板と前記他の基板とは、データの取り込みタイミングを指示するための割り込み信号線と、データを送信するためのデータ信号線とを含む複数の信号線によって接続され、前記複数の信号線のうち、前記割り込み信号線に対応する前記他の基板の受信部のみに、前記抵抗と、前記バッファと、前記フィルタとを備えることを特徴としている。
In order to solve the above problems, the present invention provides:
A main board that controls the entire gaming machine (for example, the
即ち、本発明に係る遊技機は、主基板と他の基板との間に、通信方向規制手段を備え、主基板と他の基板とは、データの取り込みタイミングを指示するための割り込み信号線と、データを送信するためのデータ信号線とを含む複数の信号線によって接続され、該パラレル信号線のうち、割り込み信号線に対応する他の基板の受信部のみに、制御信号のローレベルを設定するための抵抗、バッファ、フィルタを順に備えている。
このような構成により、通信方向規制手段を確認することで、不正改造に対する措置が講じられているか否かを容易に検査することができると共に、主基板の出力電流が過大となることを防止しつつ、主基板と他の基板との通信速度が従来より低下することを防ぐことができる。
また、他の基板における割り込み信号の受信部に、これら抵抗、バッファおよびフィルタを備えることで、信号の伝達の際に必要となる構成を用いて、上記効果を得ることができる。
That is, the gaming machine according to the present invention includes a communication direction restricting means between the main board and the other board, and the main board and the other board have an interrupt signal line for instructing a data fetch timing. The control signal is set to a low level only in the receiving part of the other board corresponding to the interrupt signal line among the parallel signal lines connected by a plurality of signal lines including a data signal line for transmitting data. In order, a resistor, a buffer, and a filter are provided.
With such a configuration, it is possible to easily check whether measures against unauthorized modification are taken by checking the communication direction regulation means, and to prevent the output current of the main board from becoming excessive. On the other hand, it is possible to prevent the communication speed between the main board and the other board from being lowered than before.
In addition, by providing these resistors, buffers, and filters in the interrupt signal receiver on another board, the above-described effects can be obtained by using a configuration necessary for signal transmission.
即ち、本発明によれば、主基板から他の基板への信号の送信に影響を与えることなく、不正改造に関する遊技機の検査を容易とすることが可能となる。
なお、前記バッファは、トーテムポール出力形式のバッファICによって構成することとしても良い。
また、前記バッファは、エミッタフォロワ型のトランジスタ回路によって構成することとしても良い。
また、前記バッファは、プッシュプル出力形式のトランジスタ回路によって構成することとしても良い。
That is, according to the present invention, it is possible to easily inspect the gaming machine related to unauthorized modification without affecting the transmission of signals from the main board to other boards.
The buffer may be configured by a buffer IC of a totem pole output format.
The buffer may be constituted by an emitter-follower type transistor circuit.
The buffer may be constituted by a push-pull output type transistor circuit.
さらに、前記主基板と前記他の基板とは、前記割り込み信号線と、所定並列数の前記データ信号線とを含むパラレル信号線によって接続され、該パラレル信号線のうち、前記割り込み信号線に対応する前記他の基板の受信部のみに、前記抵抗と、前記バッファと、前記フィルタとを備えることも可能である。 Furthermore, the A main substrate and the other substrate, and the interrupt signal line, are connected by parallel signal lines including said data signal lines of a predetermined number of parallel, out of the parallel signal lines, corresponding to the interrupt signal line It is also possible to provide the resistor, the buffer, and the filter only in the receiving unit of the other substrate.
このように、主基板と他の基板とを接続するパラレル信号線のうち、全ての信号線でなく、信号の伝達の際にタイミング指示のために使用される割り込み信号線についてのみ、その受信部に、前記抵抗、バッファおよびフィルタを備え、かつ、割り込み信号が入力された時点でデータ信号線の読み取りにソフトウェアによるノイズ除去処理を施すことにより、全ての信号線に本発明を適用した場合と実質的に同様の効果が得られることとなり、低コストで本発明の効果を奏することが可能となる。 As described above, only the interrupt signal lines used for the timing instruction at the time of signal transmission, not all the signal lines among the parallel signal lines connecting the main board and the other board, are received by the receiving unit. In addition, when the present invention is applied to all the signal lines, the resistor, the buffer, and the filter are provided, and the data signal lines are subjected to noise removal processing when the interrupt signal is input. Therefore, the same effect can be obtained, and the effect of the present invention can be achieved at a low cost.
また、前記通信方向規制手段は、アノードを前記主基板側に接続され、カソードを前記他の基板側に接続されたダイオード(例えば、図3のダイオード30)を備えることとしても良い。
このような構成により、通信方向規制手段が適切に備えられていることを容易に確認することができ、特に、電子回路に詳しくない者であっても、容易に遊技機の検査を行うことができる。
また、前記通信方向規制手段は、発光ダイオードを前記主基板側に接続され、フォトトランジスタを前記他の基板側に接続されたフォトカプラ(例えば、図8のフォトカプラ)を備えることとしても良い。
The communication direction restricting means may include a diode (for example, the
With such a configuration, it is possible to easily confirm that the communication direction regulating means is appropriately provided. In particular, even a person who is not familiar with the electronic circuit can easily inspect the gaming machine. it can.
The communication direction regulating means may include a photocoupler (for example, the photocoupler in FIG. 8) in which a light emitting diode is connected to the main substrate side and a phototransistor is connected to the other substrate side.
本発明によれば、通信方向規制手段を確認することで、不正改造に対する措置が講じられているか否かを容易に検査することができると共に、主基板の出力電流が過大となることを防止しつつ、主基板と他の基板との通信速度が従来より低下することを防ぐことができる。
即ち、本発明によれば、主基板から他の基板への信号の送信に影響を与えることなく、不正改造に関する遊技機の検査を容易とすることが可能となる。
According to the present invention, by checking the communication direction regulating means, it is possible to easily inspect whether or not measures against unauthorized modification are taken, and to prevent the output current of the main board from becoming excessive. On the other hand, it is possible to prevent the communication speed between the main board and the other board from being lowered than before.
That is, according to the present invention, it is possible to easily inspect the gaming machine related to unauthorized modification without affecting the transmission of signals from the main board to other boards.
以下、図を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明を適用したパチンコ機1の遊技盤面10の概略構成を示す図である。なお、図1においては、説明に必要な部分を模式的に表すこととする。
図1において、不図示の発射機構から発射された遊技球は、ガイドレール11に案内されて、遊技盤面10内の上方に放出される。そして、遊技球は、風車12〜15および釘等に接触して移動方向を変化されながら、一部は、入賞口16〜18あるいは始動口19に入る。一方、入賞口16〜18あるいは始動口19に入らなかった遊技球は、遊技盤面10下部に設けられたアウト口21に入る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a schematic configuration of a
In FIG. 1, a game ball launched from a launch mechanism (not shown) is guided by a
また、入賞口16〜18に遊技球が入った場合、所定数の賞球が払い戻され、始動口19に遊技球が入った場合、後述する図柄始動スイッチ101により遊技球の入賞が検出され、所定数の賞球が払い戻された上、大当たりの抽選が行われる。
さらに、始動口19に遊技球が入った場合、後述する図柄表示装置22が図柄の変動表示を開始し、大当たりの抽選結果に応じて各図柄を停止表示する。
そして、抽選結果が大当たりである場合、大入賞口20が所定条件に従って開閉され、入賞した遊技球の数に応じて、所定数の賞球が払い戻される。
Further, when a game ball enters the winning
Further, when a game ball enters the
When the lottery result is a big win, the big winning
次に、パチンコ機1を制御する制御系統について説明する。
図2は、本発明を適用したパチンコ機1の制御系統を示すブロック図である。
図2において、パチンコ機1は、パチンコ機1全体を制御する主基板100Aと、主基板100Aからの指示信号に応じて、パチンコ機1に備えられた図柄表示装置22や各種表示灯104あるいはスピーカ105等を直接制御するサブ基板100Bと、主基板100Aとサブ基板100Bとの間に設置された通信方向規制手段としての中継基板100Cとを備えている。
Next, a control system for controlling the
FIG. 2 is a block diagram showing a control system of the
In FIG. 2, the
この主基板100Aは、ROM(Read Only Memory)110と、RAM(Random Access Memory)111とを備えている。さらに、主基板100Aには、図柄始動スイッチ101と、カウントスイッチ102と、継続スイッチ103と、入賞口16〜18それぞれに備えられた入賞口スイッチ16a〜18aと、大入賞口用ソレノイド106とが接続されている。
また、主基板100Aには、賞球装置107を制御する賞球制御基板100Dが接続されているが、賞球制御基板100Dを格納するケースには開封の痕跡が残るものを採用しているため、不正改造を発見し易いものとなっている。
The
The
さらに、この賞球制御基板100Dには発射制御基板100Eが接続されており、発射制御基板100Eは、不図示のハンドルが操作されることに対応して遊技盤面10内に遊技球を発射する発射装置108を制御している。また、賞球制御基板100Dは、賞球装置107に供給される遊技球が不足したときは所定の賞球数を確保するために、発射装置108を停止させるための停止信号を発射制御基板100Eに出力する。
サブ基板100Bには、図柄表示装置22と、各種表示灯104と、スピーカ105とが接続されている。
電源回路109は、外部電源からの電力を基に、パチンコ機1の各部に電力を供給する。
Further, a
The
The
ここで、図柄始動スイッチ101は、始動口19内部に設けられたセンサによって構成され、カウントスイッチ102は、大入賞口20内部に設けられたセンサによって構成される。また、継続スイッチ103は、大入賞口20内において、大当たりのラウンド継続用の入球領域に設けられたセンサによって構成され、入賞口スイッチ16a〜18aは、入賞口16〜18内部に設けられたセンサによって構成されている。
さらに、サブ基板100Bは、主基板100Aから送信された信号を受信する受信インターフェース112を備えている。
Here, the
Furthermore, the
図3は、受信インターフェース112の内部構成を示す図である。
なお、図3においては、主基板100Aから中継基板100Cを介してサブ基板100Bに至る通信路全体を示している。また、図3に示すように、各基板間を接続する信号線は、コネクタによってそれぞれの基板に接続されている。
図3において、受信インターフェース112は、抵抗113,114と、バッファ115と、フィルタ116と、シュミット・トリガ回路117とを備えている。
FIG. 3 is a diagram illustrating an internal configuration of the
Note that FIG. 3 shows the entire communication path from the
In FIG. 3, the
抵抗113は、信号線のローレベル(Lレベル)を設定するために備えられる。即ち、抵抗113は、主基板100Aとサブ基板100Bとを接続する信号線のインピーダンスを低下させている。そのため、抵抗113の抵抗値は、バッファ115の入力電圧として、ハイレベル(Hレベル)およびLレベルが判定可能な範囲内において、より大きい抵抗値とすることが適当である。
抵抗114は、後述のバッファ115に入力するノイズを低減するために備えられる。したがって、抵抗114は、抵抗113の前段に備えることも可能であり、さらに、抵抗114に代えて、コイルあるいはフェライトビーズを用いることによっても、バッファ115に入力するノイズを低減することが可能である。
The
The
バッファ115は、主基板100Aから送信された信号を増幅し、電力駆動能力を上昇させる素子である。即ち、バッファ115は、主基板100Aから送信された信号がHレベルである場合には、高いレベルの信号を出力し、主基板100Aから送信された信号がLレベルである場合には、低いレベルの信号を出力する素子によって構成される。さらに、バッファ115は、主基板100Aから送信された信号がLレベルの場合に、フィルタ116のコンデンサ116b(後述)に蓄積された電荷を放電する放電路を形成する構成となっている。
The
したがって、バッファ115としては、実質的に図4に示すようなスイッチング機能を有する素子を用いることが可能であり、例えば、図5に示すように、トーテムポール出力形式のバッファIC(Integrated Circuit)や、図6に示すように、FET(Field Effect Transistor)等のトランジスタを用いたエミッタフォロワ型増幅回路や、図7に示すように、FET等のトランジスタを用いたプッシュプル出力形式の増幅回路を採用することが可能である。
Therefore, an element having a switching function substantially as shown in FIG. 4 can be used as the
フィルタ116は、バッファ115の出力信号に含まれるノイズを低減してシュミット・トリガ回路117に出力する。具体的には、フィルタ116は、抵抗116aとコンデンサ116bとによって構成されたローパスフィルタであり、バッファ115の出力に含まれる高周波成分(ノイズ)を低減する。バッファ115にHレベルの信号が入力されると、フィルタ116に信号が入力され、コンデンサ116bには電荷が蓄積される。そして、バッファ115にLレベル信号が入力されている際に、コンデンサ116bに蓄積された電荷はバッファ115を介して放電される。
The
なお、フィルタ116として上述のようにRCフィルタを用いる場合の他、LCフィルタを用いることも可能であり、この場合にも、コンデンサに蓄積された電荷は、バッファ115を介して放電される。
シュミット・トリガ回路117は、フィルタ116の出力信号を波形整形し、チャタリングを解消した上で、信号をサブ基板100Bの後段の回路に伝達する。
また、図3において、中継基板100Cには、主基板100Aからサブ基板100Bの方向にのみ信号が送信されるように(即ち、アノードを主基板100A側、カソードをサブ基板100B側に)、ダイオード30が備えられている。
In addition to the case where the RC filter is used as the
The
In FIG. 3, the
このダイオード30により、サブ基板100Bから主基板100Aに信号が送信されることを制限できるため、パチンコ機1に対する不正行為が行われることを防止することができる。また、ダイオード30を備える中継基板100Cの存在を容易に確認できるため、パチンコ機1において不正改造に対する措置が講じられていることを容易に検査することができる。また、ダイオードであれば、電子回路に詳しくない者であっても容易に判別することができ、パチンコ機1の検査を容易に行うことが可能である。
図2に戻り、主基板100Aに備えられたROM110には、パチンコ機1の制御に関する種々のプログラムが記憶されている。
Since the
Returning to FIG. 2, various programs relating to the control of the
次に、動作を説明する。
パチンコ機1の電源が投入されると、主基板100AがROM110に記憶されたプログラムを実行し、図柄表示装置22、各種表示灯104あるいはスピーカ105といった各制御対象に対する制御信号を、中継基板100Cを介してサブ基板100Bに送信する。例えば、主基板100Aは、図柄始動スイッチ101から検出信号が入力されると、図柄表示装置22において図柄を変動表示させる旨の指示信号を、信号線を介してサブ基板100Bに送信する。すると、サブ基板100Bは、主基板100Aから受信した指示信号に基づいて、図柄表示領域に所定パターンで図柄を変動表示させるように図柄表示装置22を制御する。同様に、主基板100Aは、各種表示灯104を点灯させる旨の指示信号やスピーカから音声を発する旨の指示信号を、信号線を介してサブ基板100Bに送信する。すると、サブ基板100Bは、主基板100Aから受信した指示信号に基づいて、各種表示灯104を所定パターンで点灯させたり、スピーカ105から音楽や音声を発声させたりするように制御を行う。
Next, the operation will be described.
When the power of the
ここで、主基板100Aとサブ基板100Bとを接続する信号線には、ダイオード30を備えた中継基板100Cが設置されているため、主基板100Aからサブ基板100Bの方向にのみ信号が伝達され、サブ基板100Bから主基板100Aの方向には信号が伝達されないものとなっている。
主基板100Aからサブ基板100Bへは、制御内容に応じてHレベルの信号およびLレベルの信号のいずれかが切り換えて送信される。このとき、Lレベル信号は、抵抗113の抵抗値によって低電位に設定されている。
Here, since the
Either the H level signal or the L level signal is switched and transmitted from the
主基板100Aから制御信号が送信されたサブ基板100Bにおいては、まず、受信された信号が、受信インターフェース112の抵抗114を介してバッファ115に入力される。
そして、受信された信号がHレベルである場合には、バッファ115が正方向の動作状態(フィルタ116側に電荷を出力する状態)となる。
すると、フィルタ116によって、バッファ115の出力信号のノイズが低減され、ノイズを低減された状態の制御信号が、後段のサブ基板100Bのコントロール部に出力される。
In the sub-board 100B to which the control signal is transmitted from the
When the received signal is at the H level, the
Then, the noise of the output signal of the
また、サブ基板100Bにおいて受信された信号がLレベルである場合には、バッファ115が負方向の動作状態(フィルタ116から電荷が入力される状態)となる。
すると、フィルタ116のコンデンサ116bに蓄積されていた電荷がバッファ115の接地端子を介して放電される。
したがって、主基板100Aから送信された制御信号がLレベルである間に、コンデンサ116bに蓄積されていた電荷が迅速に放電されため、主基板100Aからサブ基板100Bに短時間間隔でパルス信号を送信することができる。
したがって、従来のパチンコ機に比べ、通信速度が低下することを防止することができる。
Further, when the signal received by the sub-board 100B is at the L level, the
Then, the electric charge accumulated in the
Therefore, while the control signal transmitted from the
Therefore, it is possible to prevent the communication speed from being lowered as compared with the conventional pachinko machine.
以上のように、本実施の形態におけるパチンコ機1は、主基板100Aとサブ基板100Bとの間に、ダイオード30を備えた中継基板100Cを備え、サブ基板100Bの受信インターフェース112に、制御信号のLレベルを設定するための抵抗113、バッファ115、フィルタ116を順に備えている。
したがって、中継基板100Cを確認することで、不正改造に対する措置が講じられているか否かを容易に検査することができると共に、主基板100Aの出力電流が過大となることを防止しつつ、主基板100Aとサブ基板100Bとの通信速度が従来より低下することを防ぐことができる。
As described above, the
Therefore, by checking the
即ち、本実施の形態に係るパチンコ機1によれば、主基板100Aからサブ基板100Bへの信号の送信に影響を与えることなく、不正改造に関するパチンコ機1の検査を容易とすることが可能となる。
なお、本実施の形態において、中継基板100Cにはダイオード30を備えることとして説明したが、通信方向を制限可能なものであれば、他の素子(例えばフォトカプラ等)を用いることも可能である。
That is, according to the
In the present embodiment, the
図8は、ダイオード30に代えて、フォトカプラを中継基板100Cに備える場合の回路構成を示す図である。
図8のような構成とした場合にも、主基板100Aからサブ基板100Bの方向にのみ信号が伝達され、サブ基板100Bから主基板100Aの方向には信号が伝達されないものとなっている。
また、一般に主基板100Aとサブ基板100Bとを接続する信号線は、所定並列数のデータ信号線と、データの取り込みタイミングを指示する割り込み信号線とからなるパラレル信号線となっている。
FIG. 8 is a diagram showing a circuit configuration when a photocoupler is provided in the
Also in the configuration as shown in FIG. 8, a signal is transmitted only in the direction from the
In general, the signal lines connecting the
そこで、これら全ての信号線について、本実施の形態のように、受信インターフェース112に抵抗113、バッファ115、フィルタ116を備えることも可能である他、図9に示すように、これらの信号線のうち、割り込み信号線についてのみ、受信インターフェース112として、抵抗113、バッファ115、フィルタ116を備えることも可能である。なお、データ信号線におけるデータの読み取りには、ソフトウェアによるノイズ対策等を施すことが必要となる。
Therefore, for all these signal lines, it is possible to provide the
このような構成とすることにより、上記実施の形態と実質的に同様の効果を奏することが可能となる。即ち、割り込み信号線は主基板とサブ基板との通信にタイミング指示のために使用されることから、この割り込み信号線についてのみ、サブ基板100Bの受信インターフェース112に抵抗113、バッファ115、フィルタ116を備え、かつ、割り込み信号が入力された時点でデータ信号線の読み取りに、ソフトウェアによるノイズ除去処理を施すことにより、主基板100Aからサブ基板100Bへの信号の送信に影響を与えることなく、不正改造に関するパチンコ機1の検査を容易とすることが可能となる。そして、この場合、上記実施の形態に比べ、低コストにこのような効果を実現可能となる。
By adopting such a configuration, it is possible to achieve substantially the same effect as in the above embodiment. That is, since the interrupt signal line is used for timing instruction in communication between the main board and the sub board, only the interrupt signal line is provided with the
また、本実施の形態においては、主基板100Aとサブ基板100Bとで通信を行うための信号線に本発明を適用する場合を例に挙げて説明したが、主基板100Aから一方向に信号を送信する信号線であれば、主基板100Aとサブ基板100B以外の基板とで通信を行うための信号線(例えば、図2の主基板100Aから賞球制御基板100Dに信号を送信するための信号線等)に、本発明を適用することとしても良い。
In the present embodiment, the case where the present invention is applied to the signal line for performing communication between the
1 パチンコ機、10 遊技盤面、11 ガイドレール、12〜15 風車、16〜18 入賞口、16a〜18a 入賞口スイッチ、19 始動口、20 大入賞口、21 アウト口、22 図柄表示装置、30 ダイオード、100A 主基板、100B サブ基板、100C 中継基板、100D 賞球制御基板、100E 発射制御基板、101 図柄始動スイッチ、102 カウントスイッチ、103 継続スイッチ、104 各種表示灯、105 スピーカ、106 大入賞口用ソレノイド、107 賞球装置、108 発射装置、109 電源回路、110 ROM、111 RAM、112 受信インターフェース、113,114,116a 抵抗、115 バッファ、116 フィルタ、116b コンデンサ、117 シュミット・トリガ回路
DESCRIPTION OF
Claims (3)
前記主基板と前記他の基板とを接続する信号線上に設置され、通信方向を前記主基板から前記他の基板の方向に規制する通信方向規制手段を備え、
前記他の基板は、主基板からの信号を受信する受信部に、
前記信号線のローレベルの状態を設定するための抵抗と、
該抵抗の後段に設置され、前記信号線の電圧に応じて電力増幅すると共に、出力側から入力された電流を放電可能なバッファと、
容量素子を含み、ノイズを低減して前記バッファの出力信号を後段の内部回路に伝達するフィルタと、
を含み、
前記主基板と前記他の基板とは、データの取り込みタイミングを指示するための割り込み信号線と、データを送信するためのデータ信号線とを含む複数の信号線によって接続され、
前記複数の信号線のうち、前記割り込み信号線に対応する前記他の基板の受信部のみに、前記抵抗と、前記バッファと、前記フィルタとを備えることを特徴とする遊技機。 A gaming machine comprising a main board that controls the entire gaming machine, and other boards that control each part of the gaming machine according to instructions from the main board,
Installed on a signal line connecting the main board and the other board, comprising a communication direction regulating means for regulating the communication direction from the main board to the other board,
The other board is a receiver that receives a signal from the main board.
A resistor for setting a low level state of the signal line;
A buffer that is installed in a subsequent stage of the resistor, amplifies the power in accordance with the voltage of the signal line, and discharges the current input from the output side;
A filter that includes a capacitive element, reduces noise, and transmits the output signal of the buffer to an internal circuit in a subsequent stage;
Including
The main board and the other board are connected by a plurality of signal lines including an interrupt signal line for instructing data capture timing and a data signal line for transmitting data,
A gaming machine comprising: the resistor, the buffer, and the filter only in a receiving portion of the other substrate corresponding to the interrupt signal line among the plurality of signal lines .
該パラレル信号線のうち、前記割り込み信号線に対応する前記他の基板の受信部のみに、前記抵抗と、前記バッファと、前記フィルタとを備えることを特徴とする請求項1記載の遊技機。 Wherein A main substrate and the other substrate, and the interrupt signal line, it is connected by parallel signal lines including said data signal lines of a predetermined number of parallel,
2. The gaming machine according to claim 1, wherein the resistor, the buffer, and the filter are provided only in the receiving unit of the other board corresponding to the interrupt signal line among the parallel signal lines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149011A JP4666949B2 (en) | 2004-05-19 | 2004-05-19 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149011A JP4666949B2 (en) | 2004-05-19 | 2004-05-19 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005328961A JP2005328961A (en) | 2005-12-02 |
JP4666949B2 true JP4666949B2 (en) | 2011-04-06 |
Family
ID=35483988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004149011A Expired - Fee Related JP4666949B2 (en) | 2004-05-19 | 2004-05-19 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4666949B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018166739A (en) * | 2017-03-29 | 2018-11-01 | サミー株式会社 | Game machine |
JP7217953B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217957B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217950B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217952B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217955B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217951B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217959B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217956B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217958B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP7217954B2 (en) * | 2019-11-07 | 2023-02-06 | 株式会社ユニバーサルエンターテインメント | game machine |
JP2020073132A (en) * | 2020-02-11 | 2020-05-14 | 株式会社三洋物産 | Game machine |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000140350A (en) * | 1998-11-13 | 2000-05-23 | Sankyo Kk | Game machine |
JP2000300816A (en) * | 1999-04-19 | 2000-10-31 | Mashiro:Kk | Control device of pachinko game machine |
JP2001036395A (en) * | 1999-07-21 | 2001-02-09 | Koyo Jushi:Kk | Radio wave sensor |
JP2002085764A (en) * | 2000-09-18 | 2002-03-26 | Daiichi Shokai Co Ltd | Game machine |
JP2002204877A (en) * | 2000-11-09 | 2002-07-23 | Taiyo Elec Co Ltd | Game machine |
JP2002291992A (en) * | 2001-03-29 | 2002-10-08 | Taiyo Elec Co Ltd | Game machine |
JP2003236094A (en) * | 2002-02-20 | 2003-08-26 | Sankyo Kk | Game machine |
-
2004
- 2004-05-19 JP JP2004149011A patent/JP4666949B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000140350A (en) * | 1998-11-13 | 2000-05-23 | Sankyo Kk | Game machine |
JP2000300816A (en) * | 1999-04-19 | 2000-10-31 | Mashiro:Kk | Control device of pachinko game machine |
JP2001036395A (en) * | 1999-07-21 | 2001-02-09 | Koyo Jushi:Kk | Radio wave sensor |
JP2002085764A (en) * | 2000-09-18 | 2002-03-26 | Daiichi Shokai Co Ltd | Game machine |
JP2002204877A (en) * | 2000-11-09 | 2002-07-23 | Taiyo Elec Co Ltd | Game machine |
JP2002291992A (en) * | 2001-03-29 | 2002-10-08 | Taiyo Elec Co Ltd | Game machine |
JP2003236094A (en) * | 2002-02-20 | 2003-08-26 | Sankyo Kk | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP2005328961A (en) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666949B2 (en) | Game machine | |
JP4660644B2 (en) | Bullet ball machine | |
US20070004483A1 (en) | Gaming machine | |
JP2974674B1 (en) | Gaming machine | |
JP5077981B2 (en) | Game ball passage detection device for a ball game machine | |
JP2011110240A (en) | Game machine | |
JP2008220486A (en) | Pinball game machine | |
JP2007007036A (en) | Game machine | |
JP4585624B2 (en) | Game machine | |
JP2005131276A (en) | Game machine | |
JP2001112997A (en) | Pachinko machine | |
JP3050862B1 (en) | Gaming machine | |
JP2001246053A (en) | Game machine | |
JP2011087740A (en) | Main control board | |
JPH11146971A (en) | Pachinko game machine | |
JP2002239169A (en) | Pinball game machine | |
JP4585622B2 (en) | Game machine | |
JP4585621B2 (en) | Game machine | |
JP4585619B2 (en) | Game machine | |
JP4585623B2 (en) | Game machine | |
JP4484948B2 (en) | Game machine | |
JP4585620B2 (en) | Game machine | |
JP4585618B2 (en) | Game machine | |
JP2000107418A5 (en) | ||
JP4585625B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4666949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |