JP4663257B2 - Light emitting device and manufacturing method thereof - Google Patents
Light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4663257B2 JP4663257B2 JP2004175304A JP2004175304A JP4663257B2 JP 4663257 B2 JP4663257 B2 JP 4663257B2 JP 2004175304 A JP2004175304 A JP 2004175304A JP 2004175304 A JP2004175304 A JP 2004175304A JP 4663257 B2 JP4663257 B2 JP 4663257B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary wiring
- electrode
- wiring
- insulating film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 19
- 239000011368 organic material Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 description 139
- 239000004065 semiconductor Substances 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910018575 Al—Ti Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010405 anode material Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- -1 Li and Cs Chemical class 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、発光素子を備えた表示装置及びその作製方法に関する。 The present invention relates to a display device including a light-emitting element and a manufacturing method thereof.
近年、発光素子や液晶素子を有する表示装置において、画面の大型化、高精細化が進み、信号線や走査線等の配線の数及び配線の長さが増大する傾向にある。そのため、配線抵抗による電圧降下の防止や、信号の書き込み不良や階調不良などを防止する必要がある。 In recent years, in a display device having a light-emitting element or a liquid crystal element, the screen is increased in size and definition, and the number of wirings such as signal lines and scanning lines and the length of the wirings tend to increase. Therefore, it is necessary to prevent a voltage drop due to wiring resistance and to prevent a signal writing failure or a gradation failure.
そこで、発光素子が有する透明電極に、異方導電体を介して透明導電膜からなる補助配線を接続する構成がある(特許文献1参照)。特許文献1によると、透明電極の実効的な抵抗値を下げることができ、さらに発光素子に対して均一な電圧を加えることが可能となるため、表示ムラなどの表示不良を防ぐことができることが記載されている。
本発明は、特許文献1と異なる方法により、透明電極等の電極や配線の実効的な抵抗値を下げ、さらに発光素子に対して均一な電圧を加えることが可能となる表示装置を提供することを課題とする。
The present invention provides a display device capable of lowering the effective resistance value of electrodes such as transparent electrodes and wiring and applying a uniform voltage to the light emitting elements by a method different from that of
表示装置が有する発光素子は、発光層へ電圧を加えるために第1の電極及び第2の電極を有する。第2の電極は各発光素子、つまり各画素で共有することができるため、発光層上にパターニングすることなく成膜することができる。このような第2の電極は、発光層に対して均一な電圧を印加する必要がある。 A light-emitting element included in the display device includes a first electrode and a second electrode in order to apply a voltage to the light-emitting layer. Since the second electrode can be shared by each light emitting element, that is, each pixel, the second electrode can be formed on the light emitting layer without patterning. Such a second electrode needs to apply a uniform voltage to the light emitting layer.
また、TFTを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する(以下、上面出射という)場合、第2の電極は透光性を有する必要がある。そのため、第2の電極は透明導電膜、例えばITO(indium tin oxide)を有する構成となる。しかし、透明導電膜の抵抗値は高かった。また第2の電極は、薄膜の金属膜を用いてもよいが、その薄さのため抵抗値は高くなってしまった。その結果、表示装置の低消費電力化を妨げとなることが懸念された。 In addition, in the case where light from the light emitting layer is emitted to the opposite side to a substrate provided with a semiconductor element typified by TFT (hereinafter referred to as top emission), the second electrode needs to have translucency. . Therefore, the second electrode has a transparent conductive film, for example, an ITO (indium tin oxide). However, the resistance value of the transparent conductive film was high. The second electrode may be a thin metal film, but its resistance value is high due to its thinness. As a result, there is a concern that the power consumption of the display device may be hindered.
特に表示装置が大型化するにつれ、発光層に均一な電圧を加えることが重要となってくるが、上述したように第2の電極の抵抗が高いため均一な電圧を加えることが難しくなる。さらに、表示装置の消費電力が増加することが懸念された。 In particular, as the display device becomes larger, it is important to apply a uniform voltage to the light emitting layer. However, as described above, it is difficult to apply a uniform voltage because the resistance of the second electrode is high. Furthermore, there is a concern that the power consumption of the display device increases.
そこで本発明は、第2の電極の実質的な抵抗値を下げ、発光素子へ均一な電圧を加えることが可能となる新たな構成を有する表示装置を提供することを課題とする。 In view of the above, an object of the present invention is to provide a display device having a new configuration capable of reducing the substantial resistance value of the second electrode and applying a uniform voltage to the light emitting element.
上記課題を鑑み本発明は、上記第2の電極を代表とする電極や配線に、導電膜(以下、補助配線と表記する)を接続することを特徴とする。 In view of the above problems, the present invention is characterized in that a conductive film (hereinafter referred to as auxiliary wiring) is connected to an electrode or a wiring represented by the second electrode.
補助配線は、低抵抗材料を含むよう導電膜に形成すると好ましく、特に低抵抗化を図る必要のある電極や配線の抵抗より低い材料を含むように形成すると好ましい。具体的には、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、前記元素を主成分とする合金材料若しくは化合物材料、又はITO、SnO2等の透明導電膜を含むように形成することができる。また補助配線として、抵抗値の高さが懸念されるITOを用いる場合であっても、補助配線を設けることにより、第2の電極の実質的な抵抗値を下げることができる。 The auxiliary wiring is preferably formed in the conductive film so as to include a low-resistance material, and particularly preferably formed so as to include a material lower than the resistance of the electrode or wiring that needs to be lowered. Specifically, an element selected from Ta, W, Ti, Mo, Al, and Cu, an alloy material or compound material containing the element as a main component, or a transparent conductive film such as ITO or SnO 2 is formed. can do. Further, even when ITO having a high resistance value is used as the auxiliary wiring, the substantial resistance value of the second electrode can be lowered by providing the auxiliary wiring.
上述の補助配線は、スパッタリング法、プラズマCVD法、蒸着法、印刷法、又はスピンコート法により形成することができる。補助配線はマスクを用いて所定の形状とし、さらにドライエッチング法、ウェットエッチング法によりエッチングして所定の形状としてもよい。 The above auxiliary wiring can be formed by a sputtering method, a plasma CVD method, a vapor deposition method, a printing method, or a spin coating method. The auxiliary wiring may have a predetermined shape using a mask, and may further be etched to have a predetermined shape by dry etching or wet etching.
特に本発明は、透明電極に接続する補助配線を新たに形成する特許文献1と異なり、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一層(同一レイヤ)に補助配線を形成することを特徴とする。又は半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜が設けられた絶縁膜上に補助配線を形成することを特徴とする。より好ましくは、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一材料を用いて補助配線を形成する。その結果、補助配線のための工程を設ける必要がなく、補助配線のためのマスクを増やすことがない。
In particular, the present invention differs from
半導体素子は、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。 Semiconductor elements include thin film transistors (TFTs) using non-single crystal semiconductor films typified by amorphous silicon and polycrystalline silicon, MOS transistors formed using semiconductor substrates and SOI substrates, junction transistors, and organic semiconductors. Alternatively, a transistor using carbon nanotubes or other transistors can be used.
例えば半導体素子としてTFTを用いる場合、少なくとも半導体膜上に設けられたゲート電極を覆って設けられる第1の絶縁膜と、第1の絶縁膜上に設けられた第2の絶縁膜とを有する。絶縁膜を積層するにつれ、補助配線を設ける面積を広くすることができ、より低抵抗とすることができる。 For example, when a TFT is used as the semiconductor element, the TFT includes at least a first insulating film provided so as to cover a gate electrode provided over the semiconductor film, and a second insulating film provided over the first insulating film. As the insulating film is stacked, the area where the auxiliary wiring is provided can be increased, and the resistance can be further reduced.
第1の絶縁膜、及び第2の絶縁膜は、酸化珪素、窒化珪素若しくは窒化酸化珪素等の珪素を含む無機材料、又はポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)、若しくはレジスト等を含む有機材料から形成することができる。さらに平坦化を達成するため、CMP(ケミカルメカニカルポリッシング)法等の物理的手段により第1の絶縁膜、第2の絶縁膜等を研磨してもよい。 The first insulating film and the second insulating film include an inorganic material containing silicon such as silicon oxide, silicon nitride, or silicon nitride oxide, or polyimide, polyamide, acrylic, BCB (benzocyclobutene), or a resist. It can be formed from organic materials. Further, in order to achieve planarization, the first insulating film, the second insulating film, and the like may be polished by physical means such as a CMP (Chemical Mechanical Polishing) method.
外部回路と接続するための引き回される配線(以下、引き回し配線)に、補助配線を用いるとよい。引き回し配線は、外部回路との接続部分までパネルの外周に沿って設けられるため、抵抗がより低い補助配線で形成すると好ましい。 An auxiliary wiring may be used for a wiring to be connected to an external circuit (hereinafter referred to as a wiring). Since the lead wiring is provided along the outer periphery of the panel up to the connection portion with the external circuit, it is preferable to form the lead wiring with an auxiliary wiring having a lower resistance.
本発明は低抵抗化が要求される配線に対して、補助配線を接続すればよく、第2の電極(透明導電膜)に補助配線が接続される構成に限定されるものではない。 The present invention is not limited to the configuration in which the auxiliary wiring is connected to the second electrode (transparent conductive film) as long as the auxiliary wiring is connected to the wiring that requires low resistance.
本発明は、発光素子を有する表示装置に対して補助配線を設けることに限定されず、液晶素子を有する表示層に対しても補助配線を設け、電極や配線の低抵抗化をはかってもよい。 The present invention is not limited to providing an auxiliary wiring for a display device having a light-emitting element, and an auxiliary wiring may be provided for a display layer having a liquid crystal element to reduce the resistance of electrodes and wiring. .
本発明の補助配線により、第2の電極を代表とする電極や配線の実質的な抵抗値を下げることができる。実質的な抵抗値とは、電極や配線の合成抵抗を指す。その結果、表示装置における消費電力の低減、電極や配線による電圧降下の防止を達成することができる。 With the auxiliary wiring of the present invention, the substantial resistance value of an electrode or wiring represented by the second electrode can be lowered. The substantial resistance value refers to the combined resistance of electrodes and wiring. As a result, reduction in power consumption in the display device and prevention of voltage drop due to electrodes and wiring can be achieved.
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。 In addition, signal writing failure and gradation failure due to wiring resistance can be prevented. Further, in the case of the second electrode, by connecting to the auxiliary wiring, the occurrence of a voltage drop can be suppressed and a uniform predetermined voltage can be applied to the light emitting element. As a result, display quality can be improved.
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。 In particular, in a large display device, the effect of lowering the substantial resistance value of electrodes and wirings is remarkable.
表示装置における電極又は配線に補助配線を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。 By connecting the auxiliary wiring to the electrode or wiring in the display device, the substantial resistance value can be reduced. As a result, power consumption in the display device can be reduced.
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。 In addition, signal writing failure and gradation failure due to wiring resistance can be prevented. Further, the occurrence of a voltage drop is suppressed, and a uniform predetermined voltage can be applied to the light emitting element. As a result, display quality can be improved.
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。 In particular, in a large display device, the effect of lowering the substantial resistance value of electrodes and wirings is remarkable.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
(実施の形態1)
本実施の形態では、補助配線を有する表示装置の画素部の構成について説明する。
(Embodiment 1)
In this embodiment mode, a structure of a pixel portion of a display device having an auxiliary wiring is described.
図1には、半導体素子の一例として多結晶シリコンを用いたpチャネル型のTFT(多結晶TFT)、第2の電極の一例として透明導電膜を採用し、第2の電極である透明導電膜が補助配線と接続する表示装置の画素部の構成を示す。 In FIG. 1, a p-channel TFT (polycrystalline TFT) using polycrystalline silicon as an example of a semiconductor element, a transparent conductive film as an example of a second electrode, and a transparent conductive film as a second electrode are employed. Shows the configuration of the pixel portion of the display device connected to the auxiliary wiring.
図1(A)には、第2の電極が補助配線と接続し、補助配線は第1の電極と同一レイヤに形成される構成を示す。なお補助配線は、第1の電極と同一材料から形成しても、異なる材料から形成してもよい。 FIG. 1A illustrates a structure in which the second electrode is connected to the auxiliary wiring, and the auxiliary wiring is formed in the same layer as the first electrode. Note that the auxiliary wiring may be formed from the same material as the first electrode or from a different material.
表示装置の画素部は、絶縁表面10上に順次形成された、下地絶縁膜11、半導体膜12、ゲート絶縁膜14、ゲート電極15、保護膜23、第1乃至第3の絶縁膜16〜18、発光層に電圧を加えるための第1の電極19、発光層20、及び第2の電極21を有し、第1の電極19と同一レイヤに補助配線25を有する。
The pixel portion of the display device includes a
下地絶縁膜11上に、非晶質半導体膜、例えば非晶質珪素膜を形成する。非晶質半導体膜を所定の形状にパターニングし、島状の半導体膜12を形成する。下地絶縁膜11は、珪素を有する絶縁膜を積層した構成、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を積層した構成であってもよい。
An amorphous semiconductor film such as an amorphous silicon film is formed on the
半導体膜12はレーザ、又は加熱により結晶化が施される。結晶化が施された半導体膜(結晶性半導体膜)上に、ゲート電極15を形成する。ゲート電極15は導電膜を積層した構成、例えばTaN膜上にW膜を積層した構成であってもよい。ゲート電極15をマスクとして自己整合的に不純物領域13が形成されている。第1の絶縁膜16は、例えば無機材料を有し、ゲート電極、及び半導体膜を覆うように形成されている。
The
その後ゲート電極15を覆うように保護膜23を形成した状態で加熱し、半導体膜の再結晶化を施すとよい。特にCVD法により保護膜23を形成する場合、水素を多く含むように原料ガスを制御するとよい。
Thereafter, the semiconductor film may be recrystallized by heating in a state where the
第1の絶縁膜16に設けられたコンタクトホール(開口部)を介して、不純物領域13に接続される配線(ソース配線、又はドレイン配線)22が形成されている。また、配線と同一レイヤには信号線や電源線等が形成されている。第2の絶縁膜17は、例えば無機材料を有し、配線、信号線、及び電源線等を覆うように形成されている。
A wiring (source wiring or drain wiring) 22 connected to the
第2の絶縁膜17に設けられたコンタクトホールを介して、配線22と接続するように、第1の電極19を形成する。このとき、同一レイヤに補助配線25を形成する。補助配線25は上述した材料を用いて形成すればよい。第1の電極19、及び補助配線25を覆うように土手に相当する第3の絶縁膜18を形成する。第3の絶縁膜18は、例えば無機材料を有するように形成する。第3の絶縁膜18に設けられた第1のコンタクトホールを介して、第1の電極19上に発光層20を形成する。
A
RGBの各色の発光層を塗り分けて形成しフルカラー表示としても、白色発光の発光層を全体に形成してもよい。白色発光の発光層を用いる場合、対向基板側にカラーフィルタや色変換層を用いることによりフルカラー表示としてもよい。また単色表示を行う場合、所定の色の発光層を形成したエリアカラー表示としてもよい。 The light emitting layer for each color of RGB may be formed separately to form a full color display, or the light emitting layer for white light emission may be formed as a whole. When a white light emitting layer is used, full color display may be performed by using a color filter or a color conversion layer on the counter substrate side. In the case of performing monochromatic display, area color display in which a light emitting layer of a predetermined color is formed may be used.
そして、発光層20を覆うように第2の電極21を形成する。このとき、補助配線25上方の第3の絶縁膜18には、同時に第2のコンタクトホールが設けられており、第2のコンタクトホールを介して第2の電極21と補助配線25とが接続する。第2のコンタクトホールの形状は、ライン状、若しくはドット状、又はそれらの組み合わせとなるように形成することができる。
Then, the
第1の電極19、及び第2の電極21は光の出射方向、及び半導体素子の極性に基づき陽極、又は陰極となりえる。本実施の形態では、第1の電極を陽極、第2の電極を陰極とし、第2の電極側に光が出射する場合で説明する。
The
この場合、陽極材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(TiN)等を用いることができる。 In this case, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a high work function (work function of 4.0 eV or more) as the anode material. Specific examples of the anode material include ITO (indium tin oxide), indium oxide mixed with 2 to 20% zinc oxide (ZnO), IZO (indium zinc oxide), gold (Au), platinum (Pt), Nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), or metal nitride (TiN), etc. Can be used.
一方、陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金は、非常に薄く形成し、ITO等の透明導電膜と積層して形成する。
On the other hand, as the cathode material, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (work function of 3.8 eV or less). Specific examples of the cathode material include elements belonging to
これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。 These anode and cathode can be formed by vapor deposition, sputtering, or the like.
第2の電極上には、スパッタ法(DC方式やRF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むDLC膜(Diamond Like Carbon)を有するパッシベーション膜29を形成する。 On the second electrode, a passivation film 29 having an insulating film mainly composed of silicon nitride or silicon nitride oxide obtained by sputtering (DC method or RF method) or a DLC film (Diamond Like Carbon) containing hydrogen. Form.
このようにして表示装置の画素部を形成することができる。 In this manner, the pixel portion of the display device can be formed.
図1(B)には、図1(A)と異なり、補助配線25が第2の絶縁膜17上に設けられ、第4の絶縁膜を設ける表示装置の画素部の構成を示す。その他の構成は、図1(A)と同様であるため、説明を省略する。
FIG. 1B shows a structure of a pixel portion of a display device in which an
配線22を覆うように第2の絶縁膜17を形成し、コンタクトホールを形成する。第2の絶縁膜17上に補助配線25が設けられ、コンタクトホールにも補助配線25が形成される。補助配線25を覆うように第3の絶縁膜18を形成し、コンタクトホールを形成する。第3の絶縁膜上、及びコンタクトホールに第1の電極19が形成され、補助配線25を介して配線22と、第1の電極19とが接続される。さらに第1の電極19を覆うように土手に相当する第4の絶縁膜26が形成される。
A second insulating
第1の電極19上に発光層20が形成され、発光層20を覆うように第2の電極21が形成される。このとき、第2の電極21は、第2の絶縁膜17、及び第3の絶縁膜18に形成されたコンタクトホールを介して、補助配線25と接続される。
A
第1乃至第3の絶縁膜の積層構成は図1(B)に限定されず、さらに絶縁膜を積層してもよい。図1(B)のように絶縁膜を積層する構成は、電極や配線等を形成するためのレイアウトの制限が少なく好ましい。特に、発光層を設ける面積の制限が少ないため、発光領域の大面積化が可能である。さらに補助配線を設ける面積の制限が少ないため、より大きな面積に補助配線を形成することができる。その結果、より低抵抗な電極や配線を提供することができ、消費電力を低減することができる。 The stack structure of the first to third insulating films is not limited to that shown in FIG. 1B, and an insulating film may be further stacked. A structure in which insulating films are stacked as in FIG. 1B is preferable because there are few layout restrictions for forming electrodes, wirings, and the like. In particular, since there is little restriction on the area where the light emitting layer is provided, the area of the light emitting region can be increased. Furthermore, since there is little restriction on the area where the auxiliary wiring is provided, the auxiliary wiring can be formed in a larger area. As a result, lower resistance electrodes and wiring can be provided, and power consumption can be reduced.
以上、絶縁膜に無機材料を有する構成を説明したが、絶縁膜に有機材料を用いることもできる。有機材料は、無機材料と比較して平坦性が高い。またコンタクトホールを形成するためのエッチングを不要とすることができる場合もある。その結果、工程の削減、ゴミの削減ができる。なおアクリルやポリイミドといった有機材料は吸湿性の問題があるため、SiN膜等の保護膜を設けると好ましい。またレジストは、アクリルやポリイミドといった有機材料と比べて吸湿性が低いためSiN膜等の保護膜を不要とすることができ好ましい。さらにアクリルやポリイミドと比べて低コストであり、露光して形成されるコンタクトホールの径が小さくなり好ましい。但しレジストは、有色性を有することが多いため、TFTを代表とする半導体素子が設けられた基板からの光を射出する下面出射型の表示装置に用いると好適である。 As described above, the structure in which the insulating film includes the inorganic material has been described, but an organic material can also be used for the insulating film. Organic materials have higher flatness than inorganic materials. In some cases, etching for forming a contact hole can be eliminated. As a result, it is possible to reduce processes and waste. Note that an organic material such as acrylic or polyimide has a hygroscopic problem, and thus a protective film such as a SiN film is preferably provided. In addition, since the resist has a lower hygroscopicity than an organic material such as acrylic or polyimide, a resist film such as a SiN film is unnecessary and is preferable. Furthermore, the cost is lower than that of acrylic or polyimide, and the diameter of the contact hole formed by exposure is preferably small. However, a resist is often colored, and thus is preferably used for a bottom emission display device that emits light from a substrate provided with a semiconductor element typified by a TFT.
以下、有機材料としてレジストを用いて絶縁膜を形成する場合を図1(C)を用いて説明する。その他の構成は、図1(A)と同様であるため、説明を省略する。 Hereinafter, the case where an insulating film is formed using a resist as an organic material will be described with reference to FIG. The other structures are the same as those in FIG.
まず図1(A)と同様に、配線22まで形成し、同時に補助配線25を形成する。補助配線25は、配線22と同一の材料から形成しても、異なる材料から形成してもよい。
First, as in FIG. 1A, the
その後、図1(C)では、ポジ型のレジストとして、クレゾール樹脂等を溶媒(プロピレングリコールモノメチルエーテルアセテート;PGMEA)に溶かした溶液をスピンコート法により塗布する。レジストが塗布された後、過熱器(オーブン、ホットプレート)等を用いて80〜150度でレジストを加熱し、焼成する(これをプリベークと表記する)。 Thereafter, in FIG. 1C, as a positive resist, a solution obtained by dissolving cresol resin or the like in a solvent (propylene glycol monomethyl ether acetate; PGMEA) is applied by a spin coating method. After the resist is applied, the resist is heated and baked at 80 to 150 degrees using a superheater (oven, hot plate) or the like (this is referred to as pre-baking).
焼成後に、第2の絶縁膜17に所定のコンタクトホールが形成されるようなマスクパターンを配置し、露光する。するとマスクパターンがレジストへ転写される。本実施の形態ではポジ型のレジスト材料を用いるため、光が照射される位置にコンタクトホールが形成される。その後、現像液を滴下、又はスプレーすると、光が当たった部分のレジストが溶け、所定のコンタクトホールが第2の絶縁膜17に形成される。ポジ型のレジスト材料に替えて、ネガ型のレジスト材料を用いる場合、光があたらなかった位置のレジストが現像液に溶け、コンタクトホールが形成される。
After baking, a mask pattern is formed so that a predetermined contact hole is formed in the second insulating
有機材料を用いて絶縁膜を形成する場合、所定の厚さに達しないときは、溶液を重ねて塗布したり、プリベークと塗布を繰り返すとよい。 In the case where an insulating film is formed using an organic material, when the predetermined thickness is not reached, it is preferable to apply the solution repeatedly or repeat pre-baking and application.
コンタクトホールが形成された後、レジスト中に残っている水分等を飛ばし、同時により安定化させるため過熱器(オーブン、ホットプレート)等を用いて120〜250度で加熱処理を施す(これをポストベークと表記する)。 After the contact holes are formed, heat treatment is performed at 120 to 250 degrees using a superheater (oven, hot plate) or the like in order to remove moisture remaining in the resist and at the same time make it more stable. Bake).
第2の絶縁膜17に形成された複数のコンタクトホールのうち、第1のコンタクトホールに第1の電極19を形成し、配線22と接続する。第2の絶縁膜17の第2のコンタクトホールには、補助配線25が露出する。すなわち、補助配線25の側面が、第2の絶縁膜17の端部と接しないように第2のコンタクトホールを形成する。第2の絶縁膜17を形成した後に、補助配線25を形成してもよい。
Of the plurality of contact holes formed in the second insulating
第2の絶縁膜17と同様なレジスト材料及び方法を用いて、土手に相当する第3の絶縁膜18を形成する。補助配線25全体が露出するように、第3の絶縁膜18のコンタクトホールを形成する。すなわち、補助配線25の側面が、第3の絶縁膜18の端部と接しないような径を有するコンタクトホールを形成する。
A third insulating
第3の絶縁膜18を覆うように、発光層20を形成する。このとき、補助配線25の側面では、発光層20の膜厚が薄いため、途切れて形成される。すなわち、発光層20は、補助配線25の表面の一部、具体的には補助配線25の側面の一部を除いて形成される。
A
発光層20を覆うように、第2の電極21を形成する。第2の電極21は、補助配線25の側面にまで形成されるように成膜するため、電気的な接続を取ることができる。例えば、元素周期律の1族または2族に属する元素を含む金属膜を薄く形成し、金属膜上に透明導電膜を積層して第2の電極21を形成する場合、金属膜、又は透明導電膜が補助配線25と電気的に接続していればよい。
A
すなわち、図1(C)に示す構成では、補助配線25と第2の電極21とが電気的に接続するためのコンタクトホール形成を不要とすることができる。
That is, in the structure illustrated in FIG. 1C, it is possible to eliminate the need for forming a contact hole for electrically connecting the
図1(C)に示す構成において、さらに第1の絶縁膜16に有機材料を用いてもよい。複数の絶縁膜を、同一の材料で形成すると作製工程が簡便となり好ましい。
In the structure illustrated in FIG. 1C, an organic material may be further used for the first insulating
なお図1(A)(B)に示した構成であっても、補助配線25の端部に絶縁膜が設けられないようにコンタクトホールを形成し、発光層20を画素領域全面に形成する場合、補助配線25上に、発光層20を途切れるように形成することが可能である。
1A and 1B, a contact hole is formed so that an insulating film is not provided at the end of the
図1(A)〜(C)に示すように、補助配線25を設けることにより第2の電極21の実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
As shown in FIGS. 1A to 1C, the substantial resistance value of the
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極21の場合、補助配線25と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
In addition, signal writing failure and gradation failure due to wiring resistance can be prevented. Further, in the case of the
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。 In particular, in a large display device, the effect of lowering the substantial resistance value of electrodes and wirings is remarkable.
なお補助配線を設けるレイヤは、本実施の形態に示す構成に限定されない。例えば補助配線を、ゲート電極と同一レイヤに設けてもよい。また複数のレイヤに形成された複数の補助配線を、コンタクトホールを介して接続してもよい。 Note that the layer where the auxiliary wiring is provided is not limited to the structure shown in this embodiment mode. For example, the auxiliary wiring may be provided in the same layer as the gate electrode. A plurality of auxiliary wirings formed in a plurality of layers may be connected through contact holes.
本実施の形態に示したTFTの構造に限定されず、低濃度不純物領域を有する構成、不純物領域、又は低濃度不純物領域がゲート電極と重なる構成、半導体膜に対して複数のゲート電極が設けられた構成、半導体膜に対して上下にゲート電極が設けられた構成、等を用いることも可能である。 The structure of the TFT shown in this embodiment mode is not limited, and a structure having a low concentration impurity region, a structure in which the impurity region or the low concentration impurity region overlaps with the gate electrode, or a plurality of gate electrodes are provided for the semiconductor film Alternatively, a structure in which gate electrodes are provided above and below the semiconductor film, or the like can be used.
本実施の形態は、TFTを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する上面出射型の表示装置、下面出射型の表示装置、両側に光が射出する両面出射型の表示装置に適用することができる。 In this embodiment mode, a substrate on which a semiconductor element typified by a TFT is provided, a top emission display device that emits light from a light emitting layer on the opposite side, a bottom emission display device, and light is emitted on both sides. The present invention can be applied to a dual emission type display device that emits light.
(実施の形態2)
本実施の形態では、表示装置の全体、特に外部回路へ接続するための引き回し配線について説明する。特に高電位電圧VDDと同電位である引き回し配線(以下アノード線と表記)と、低電位電圧VSSと同電位である引き回し配線(以下カソード線と表記)について、図2を用いて説明する。なお、図2では、画素部104において列方向に配置される配線のみを図示する。
(Embodiment 2)
In this embodiment mode, description will be made on the entire display device, in particular, routing wiring for connection to an external circuit. In particular, a routing wiring (hereinafter referred to as an anode line) having the same potential as the high potential voltage VDD and a routing wiring (hereinafter referred to as a cathode line) having the same potential as the low potential voltage VSS will be described with reference to FIG. Note that FIG. 2 illustrates only wirings arranged in the column direction in the
図2(A)はパネルの上面図を示したものであり、基板100上にマトリクス状に複数の画素105が配置された画素部104、該画素部104の周辺に信号線駆動回路101、走査線駆動回路102、103が配置される。これらの駆動回路の個数は図2(A)に限定されず、画素105の構成に応じて複数の信号線駆動回路を配置したり、単数の走査線駆動回路を配置してもよい。
FIG. 2A shows a top view of the panel. A
画素部104内において列方向に配置された信号線111は、信号線駆動回路101と接続する。列方向に配置された電源線112〜114は、アノード線107〜109のいずれかと接続される。列方向に配置された補助配線110は、 カソード線106と接続される。アノード線107〜109及びカソード線106は、 画素部104とその周辺に配置された駆動回路の周りを囲むように引き回され、外部回路に接続する異方導電性フィルム(FPC:Flexible printed circuit)の端子と接続される。
The signal lines 111 arranged in the column direction in the
アノード線107〜109は、RGBのいずれかの色に対応して形成されていると好ましい。これは、各アノード線107〜109の電位を変えることで、各色間で生じる輝度バラツキを補正することができるためである。つまり、発光素子の電界発光層の電流密度が各色で異なるために、同じ電流値を流しても各色で輝度が異なってしまう問題を改善することができる。
The anode lines 107 to 109 are preferably formed corresponding to any of RGB colors. This is because variation in luminance occurring between the colors can be corrected by changing the potential of the
本実施の形態では、RGBの発光層を塗り分ける場合を想定しているが、カラー化の方法として、白色を発光する発光層とカラーフィルタを用いる方法など、各色での電流密度の相違が問題とならない方法を採用した場合には、アノード線を複数本設ける必要はない。 In this embodiment, it is assumed that the RGB light-emitting layers are separately applied. However, there is a problem in the difference in current density in each color, such as a method of using a light-emitting layer that emits white light and a color filter as a colorization method. In the case of adopting a method that does not, there is no need to provide a plurality of anode wires.
図2(B)はマスクレイアウト図を示したものであり、信号線駆動回路101の周囲にアノード線107〜109、カソード線106が配置され、アノード線107〜109は、画素部104内において列方向に配置された電源線112〜114とコンタクトホールを介して接続している。
FIG. 2B shows a mask layout diagram. The anode lines 107 to 109 and the
本実施の形態では、カソード線106、アノード線107〜109は、補助配線110と同一レイヤの導電膜により形成される。補助配線は、より低抵抗な材料により形成されるため、駆動回路の周りを囲むように引き回されるカソード線やアノード線を同一レイヤの導電膜とすると好ましい。
In this embodiment, the
カソード線106、アノード線107〜109、及び補助配線110を形成後、発光素子の第1の電極が形成され、土手に相当する絶縁膜が形成される。カソード線106が形成された領域、発光層を形成する領域、及び補助配線が形成された領域の上方に位置する絶縁膜にはコンタクトホールが形成される。コンタクトホールの形成により、カソード線106、第1の電極、及び補助配線110は露出した状態となる。図1(A)〜(C)に示したように、第1の電極上のコンタクトホールには、発光層を形成する。このとき、各RGBの発光層をメタルマスクにより塗り分けて蒸着、白色の発光層を全体に蒸着してもよい。
After forming the
次に発光層を覆う第2の電極が形成される。このとき、発光層上に形成される第2の電極は、カソード線106だけでなく、画素部104内に列方向に配置される補助配線110と接続される。この第2の電極と補助配線が画素部内で接続する構成により、第2の電極の実質的な抵抗値を低減することができる。そのため、第2の電極の抵抗に起因した画質不良、消費電力問題を改善することができる。
Next, a second electrode covering the light emitting layer is formed. At this time, the second electrode formed on the light emitting layer is connected not only to the
なお、補助配線110を形成するレイヤは、図2(B)に示すように信号線と同じレイヤの導電膜に限らず、走査線と同じレイヤの導電膜を用いてもよい。また、補助配線110と第2の電極とのコンタクトホールの形状は図2(B)に限定されず、列方向に線状に設けてもよいし、点状に設けてもよい。また行方向に線状に設けてもよいし、点状に設けてもよい。以下には、いくつかの場合を例に挙げて、補助配線110と第2の電極とのコンタクトホールのレイアウトについて、図3〜図6を用いて説明する。なお図3〜図6には、画素部104中の信号線111と、補助配線110、カソード線106、走査線120を記載する。
Note that the layer for forming the
図3には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とが円状(ドット状)のコンタクトホール122を介して接続されている。
In FIG. 3, a
図4には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とが線状(ライン状)のコンタクトホール122を介して接続されている。つまりコンタクト領域121と線状のコンタクトホール122は同時に形成され、接続されている。
In FIG. 4, a
図4に示すコンタクトホール122は、補助配線110より大きく形成されている。図1(C)に示す構成の場合、コンタクトホール122は、補助配線110より大きくなり、図1(A)(B)に示す構成の場合、コンタクトホール122は、補助配線110より小さくなる。
The
図5には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105において2本の補助配線110が設けられ、これら補助配線110と第2の電極とが円状(ドット状)のコンタクトホール122を介して接続されている。円状のコンタクトホール122は、各画素の4角に形成されている。
In FIG. 5, a
このように、各画素に補助配線110を複数本設けてもよい。さらに、複数の補助配線を積層して設けてもよい。
Thus, a plurality of
図6には、ゲート配線と同一レイヤで補助配線110が形成されており、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とがある程度の面積を有する形状(エリア状)のコンタクトホール122を介して接続されている。
In FIG. 6, the
図3〜図6に示すように、補助配線110と第2の電極とのコンタクトホールのレイアウトは多様なものとすることができる。円状、線状、又はエリア状といったコンタクトホールの形状は、図3〜図6に示した構成のいずれも組み合わせることが可能である。
As shown in FIGS. 3 to 6, the layout of contact holes between the
なお画素部におけるコンタクトホール122を介して、補助配線110と第2の電極との接続が十分取れている場合、カソード線106とのコンタクト領域121、コンタクト領域121下のカソード線106を不要とすることができる。この場合、第2の電極をFPCへ接続するための引き回し配線は、補助配線、ゲート配線、又はソース・ドレイン配線と同一レイヤを用いると好ましい。
Note that when the
(実施の形態3)
本実施の形態では、表示装置の画素部の等価回路について説明する。
(Embodiment 3)
In this embodiment, an equivalent circuit of a pixel portion of a display device is described.
図7(A)に、に示す画素回路は、発光素子39と、ビデオ信号が入力される信号線30、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)35、発光素子39へ流れる電流値を制御するためのトランジスタ(駆動用トランジスタ)36、発光素子39への電流の供給を制御するためのトランジスタ(電流制御用トランジスタ)37、発光素子39の第2の電極と接続する補助配線34を有する。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子38を設けても良い。
A pixel circuit illustrated in FIG. 7A includes a light-emitting
駆動用トランジスタ36及び電流制御用トランジスタ37は同じ極性となるように形成するとよい。本実施の形態ではpチャネル型とする場合で説明する。
The driving
本実施の形態では、駆動用トランジスタ36を飽和領域で、電流制御用トランジスタ37を線形領域で動作させる。そのため、駆動用トランジスタ36のチャネル長Lをチャネル幅Wより長く、電流制御用トランジスタ37のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ36のWに対するLの比が5以上にするとよい。
In the present embodiment, the driving
駆動用トランジスタ36にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。本実施の形態では、ディプリーション型トランジスタを用いた場合で説明する。
The driving
スイッチング用トランジスタ35のゲートは、走査線31に接続されている。スイッチング用トランジスタ35のソースとドレインは、一方が信号線30に、もう一方が電流制御用トランジスタ37のゲートに接続されている。駆動用トランジスタ36のゲートは第2の電源線33に接続されている。そして駆動用トランジスタ36及び電流制御用トランジスタ37は、第1の電源線32から供給される電流が、駆動用トランジスタ36及び電流制御用トランジスタ37のドレイン電流として発光素子39に供給されるように、第1の電源線32、発光素子39と接続されている。本実施の形態では、電流制御用トランジスタ37のソースが第1の電源線32に接続され、駆動用トランジスタ36のドレインが発光素子39の第1の電極に接続されている。
The gate of the switching
なお駆動用トランジスタ36のソースを第1の電源線32に接続し、電流制御用トランジスタ37のドレインを発光素子39の第1の電極に接続してもよい。
Note that the source of the driving
第2の電極と、第1の電源線32のそれぞれには、発光素子39に順バイアス方向の電流が供給されるように、電位差が与えられる。
A potential difference is applied to each of the second electrode and the first
さらに第2の電極は、補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。補助配線34は信号線30、第1の電源線32、第2の電源線33と同一レイヤの導電膜を用いて形成すると好ましく、また図1(A)に示すように第1の電極と同一のレイヤで形成してもよい。
Further, the second electrode is connected to the
容量素子38が有する2つの電極の一方は、第1の電源線32に接続されており、他方は電流制御用トランジスタ37のゲートに接続されている。容量素子38はスイッチング用トランジスタ35が非選択状態(オフ状態)にある時、容量素子38の電極間の電位差を保持するために設けられている。但しスイッチング用トランジスタ35、駆動用トランジスタ36、又は電流制御用トランジスタ37のゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子38は設ける必要はない。
One of the two electrodes of the
図1では駆動用トランジスタ36および電流制御用トランジスタ37をpチャネル型トランジスタとし、駆動用トランジスタ36のソースと発光素子39との陽極を接続した。逆に駆動用トランジスタ36および電流制御用トランジスタ37をnチャネル型トランジスタとする場合、駆動用トランジスタ36のソースと発光素子39の陰極とを接続する。
In FIG. 1, the driving
次に、図7(A)に示す画素の駆動方法について、書き込み期間、保持期間とに分けて説明する。まず書き込み期間において走査線31が選択されると、走査線31に接続されているスイッチング用トランジスタ35がオンとなる。そして、信号線30に入力されたビデオ信号が、スイッチング用トランジスタ35を介して電流制御用トランジスタ37のゲートに入力される。なお、駆動用トランジスタ36はゲートが第1の電源線32に接続されているため、常にオンとなっている。
Next, a method for driving the pixel illustrated in FIG. 7A is described by being divided into a writing period and a holding period. First, when the
ビデオ信号によって電流制御用トランジスタ37がオンとなる場合は、第1の電源線32を介して電流が発光素子39に供給される。このとき電流制御用トランジスタ37は線形領域で動作しているため、発光素子39に流れる電流は、飽和領域で動作する駆動用トランジスタ36と発光素子39の電圧電流特性によって決まる。そして発光素子39は、供給される電流に見合った輝度で発光する。
When the
またビデオ信号によって電流制御用トランジスタ37がオフとなる場合、発光素子39への電流の供給は行なわれない。
Further, when the
保持期間では、走査線31の電位を制御することでスイッチング用トランジスタ35をオフとし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ37をオンとする場合、ビデオ信号の電位は容量素子38によって保持されているので、発光素子39への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ37をオフとする場合、ビデオ信号の電位は容量素子38によって保持されているので、発光素子39への電流の供給は行なわれない。
In the holding period, the switching
図7(B)に示す画素回路は、書き込まれたビデオ信号の電位を消去するためのトランジスタ(消去用トランジスタ)40が設けられている構成が、図7(A)と異なる。消去用トランジスタ40のゲートは、第2の走査線41に接続され、ソースとドレインは、一方が第1の電源線32に、他方が電流制御用トランジスタ37のゲートに接続されている。
The pixel circuit illustrated in FIG. 7B is different from that in FIG. 7A in that a transistor (erase transistor) 40 for erasing the potential of a written video signal is provided. The gate of the erasing
その他の構成は図7(A)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
The other structure is the same as that in FIG. 7A, and the second electrode of the light-emitting
次に、図7(B)に示す画素の駆動方法は、書き込み期間、保持期間に加えて消去期間に分けて説明する。 Next, the pixel driving method illustrated in FIG. 7B is described by being divided into an erasing period in addition to a writing period and a holding period.
消去期間では、第2走査線41が選択されて消去用トランジスタ40がオンとなり、電源線32の電位が消去用トランジスタ40を介して電流制御用トランジスタ37のゲートに与えられる。よって、電流制御用トランジスタ37がオフとなるため、発光素子39に強制的に電流が供給されない状態を作り出すことができる。
In the erasing period, the
図7(C)に示す画素回路は、駆動用トランジスタ36のゲートが第3の走査線45に接続されている構成が、図7(A)と異なる。駆動用トランジスタ36のゲート線は一定の固定電位が供給される配線に接続していればよい。補助配線34は第1の走査線31、第3の走査線45と同一レイヤの導電膜を用いて、形成すると好ましい。
The pixel circuit illustrated in FIG. 7C is different from that in FIG. 7A in that the gate of the driving
その他の構成は図7(A)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
The other structure is the same as that in FIG. 7A, and the second electrode of the light-emitting
図7(C)に示す画素の駆動方法は、図7(A)で説明した駆動方法と同様であるため、説明を省略する。 A driving method of the pixel illustrated in FIG. 7C is similar to the driving method described with reference to FIG.
図7(D)に示す画素回路は、図7(B)と同様に、図7(C)に示す画素回路に消去用トランジスタ40を設ける構成である。
The pixel circuit illustrated in FIG. 7D has a structure in which an erasing
その他の構成は図7(C)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
The other structure is the same as that in FIG. 7C, and the second electrode of the light-emitting
図7(C)に示す画素の駆動方法は、図7(B)で説明した駆動方法と同様であるため、説明を省略する。 A driving method of the pixel illustrated in FIG. 7C is similar to the driving method described with reference to FIG.
図7(E)に示す画素回路は、ゲート電極を固定電位とした駆動用トランジスタ36を設けず、電流制御用トランジスタ37により、発光素子39を制御している構成が図7(B)と異なる。
The pixel circuit illustrated in FIG. 7E is different from that in FIG. 7B in that the driving
図7(E)において、電流制御用トランジスタ37は、発光素子の劣化の影響を受けないように飽和領域で動作させると好ましい。飽和領域で動作する場合、第2の電極の電圧降下のマージンと、発光素子の劣化マージンとを合わせた分の電圧を考慮する必要があるが、補助配線により、第2の電極の電圧降下のマージンを不要とすることができるため、表示装置の低消費電力化につながる。
In FIG. 7E, the
その他の構成は図7(B)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
The other structure is the same as that in FIG. 7B, and the second electrode of the light-emitting
図7(E)に示す画素の駆動方法は、図7(B)で説明した駆動方法と同様であるため、説明を省略する。 A driving method of the pixel illustrated in FIG. 7E is similar to the driving method described with reference to FIG.
なお、図7(A)(C)と同様に、図7(E)の画素回路の消去用トランジスタを設けなくともよいことは言うまでもない。 Needless to say, as in FIGS. 7A and 7C, the erasing transistor of the pixel circuit in FIG.
図7(A)〜(E)では、信号線30にビデオ信号として電圧信号が入力される画素タイプの場合を説明したが、ビデオ信号として電流信号が入力される画素タイプでもよい。但し、配線や電極の実質的な抵抗値を低減し、それに伴う電圧降下を防止することができるため、補助配線を有する構成は電圧信号が入力される画素タイプに適応すると、顕著な効果を奏する。
7A to 7E, the pixel type in which a voltage signal is input to the
また発光素子を有する画素回路を説明したが、液晶素子を有する画素回路において補助配線を有する構成としてもよい。 Further, although the pixel circuit having a light emitting element has been described, the pixel circuit having a liquid crystal element may have a structure having an auxiliary wiring.
(実施の形態4)
本実施の形態では、図7(B)に示す等価回路に相当する画素部の上面図の一例を説明する。
(Embodiment 4)
In this embodiment, an example of a top view of a pixel portion corresponding to the equivalent circuit illustrated in FIG. 7B is described.
図8には、信号線801、第1の電源線802、第2の走査線803、第1の走査線804、スイッチング用トランジスタ805、消去用トランジスタ806、駆動用トランジスタ807、電流制御用トランジスタ808、第1の電極809、補助配線810、第2の電源線811、容量素子812が設けられている。
FIG. 8 shows a
本実施の形態では、信号線801、第1の電源線802、第2の電源線811は同一導電膜をパターニングして形成している。またこの同一導電膜から、トランジスタのソース配線、及びドレイン配線を形成する。第1の走査線804、第2の走査線803は同一導電膜をパターニングして形成している。また第1の走査線804、第2の走査線803の一部が半導体膜と重なり、ゲート電極として機能している。
In this embodiment mode, the
補助配線810は、第1の電源線802、第2の電源線811上に絶縁膜を介して形成されている。そのため、面積の広い補助配線810を形成することができる。補助配線と、第1の電源線、及び第2の電源線との間に容量が発生する場合、容量素子として使用してもよい。また、絶縁膜にLow−K材料を用いることにより、不要な容量を低減することができる。補助配線810は、第1の電源線802、第2の電源線811と同一レイヤに形成することも可能である。この場合、所定の抵抗値を得るために、補助配線の膜厚を決定する。
The
駆動用トランジスタ807を飽和領域で動作させるため、そのL/Wは、電流制御用トランジスタ808よりも大きくなるように設計する。例えば駆動用トランジスタのL/W:電流制御用トランジスタのL/W=5〜6000:1となるようにする。そのため本実施の形態では、駆動用トランジスタ807の半導体膜は矩形状に形成されている。
In order to operate the driving
容量素子812は第2の電源線811と、駆動用トランジスタ807の半導体膜と、に挟まれたSiNを有する保護膜、及び第2の絶縁膜から構成される。
The
次に、図9(A)〜(C)に補助配線810が形成された状態の断面図を示す。
Next, FIGS. 9A to 9C are cross-sectional views in a state where the
図9(A)は、図8のA−A’に相当し、スイッチング用トランジスタ805、消去用トランジスタ806が形成され、消去用トランジスタ806の上方に形成された補助配線810の断面図を示す。
FIG. 9A corresponds to A-A ′ in FIG. 8, and shows a cross-sectional view of the
図9(B)は、図8のB−B’ に相当し、駆動用トランジスタ807、第2の電源線811と、駆動用トランジスタ807の半導体膜と、に挟まれて形成された容量素子812、電流制御用トランジスタ808の半導体膜の一部、第1の電極809、補助配線810の断面図を示す。駆動用トランジスタ807、及び電流制御用トランジスタは低濃度不純物領域を有するLDD(Light doped drain)構造、低濃度不純物領域とゲート電極が重なるGOLD(Gate―drain Overlapped LDD)構造を有してもよい。
FIG. 9B corresponds to BB ′ in FIG. 8, and the
図9(C)は、図8のC−C’に相当し、第2の電源線811、第1の電極809、補助配線810の断面図を示す。
FIG. 9C corresponds to C-C ′ in FIG. 8 and shows a cross-sectional view of the second
図10(A)〜(C)は、補助配線810上に土手に相当する第3の絶縁膜が形成され、第3絶縁膜の開口部に発光層815、発光層を覆って第2の電極816が形成された断面図を示す。
10A to 10C, a third insulating film corresponding to a bank is formed on the
図10(A)(C)は、図8のA−A’、及びC−C’に相当し、補助配線810上に第3の絶縁膜を形成した場合の断面図を示す。また図10(B)は、図8のB−B’ に相当し、第1の電極809上、及び補助配線810上の第3の絶縁膜にそれぞれ第1のコンタクトホール、及び第2のコンタクトホールを形成し、第1のコンタクトホールに発光層815を形成し、発光層815を覆って、且つ第2のコンタクトホールに第2の電極816を形成した場合の断面図を示す。
FIGS. 10A and 10C correspond to A-A ′ and C-C ′ in FIG. 8 and are cross-sectional views in the case where a third insulating film is formed over the
図8〜図10に示す構成は、図1(A)の構成に相当するが、本実施の形態では、図1(B)(C)で示した構成を用いることも可能である。 The structure shown in FIGS. 8 to 10 corresponds to the structure shown in FIG. 1A, but in this embodiment, the structure shown in FIGS. 1B and 1C can also be used.
このように第2の電極816と補助配線810を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
By connecting the
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。 In addition, signal writing failure and gradation failure due to wiring resistance can be prevented. Furthermore, in the case of the second electrode, by connecting to the auxiliary wiring, the occurrence of a voltage drop can be suppressed, and a uniform predetermined voltage can be applied to the light emitting element. As a result, an improvement in display quality can be achieved.
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。 In particular, in a large display device, the effect of lowering the substantial resistance value of electrodes and wirings is remarkable.
(実施の形態5)
本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に本発明の補助配線を用いることが望ましい。それら電子機器の具体例を図13(A)〜(C)に示す。
(Embodiment 5)
As a display device and an electronic device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook personal computer, a game device, a mobile phone An information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a digital versatile disc (DVD) is played back and the image is displayed. And a device equipped with a display that can be used. In particular, it is desirable to use the auxiliary wiring of the present invention for a large television having a large screen. Specific examples of these electronic devices are shown in FIGS.
図13(A)は大型の表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の補助配線は表示部2003に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。その結果、配線長が長い大型の表示装置において、電圧降下や信号なまりの低下を図ることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 13A illustrates a large display device including a
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の補助配線は表示部2203に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。
FIG. 13B shows a laptop personal computer, which includes a
図13(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の補助配線はこれら表示部A、B2403、2404に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 13C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態に示した電子機器は、実施の形態1から4に示したいずれの構成を用いることができる。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, any of the structures described in
(実施例1)
本実施例では、補助配線の材料にAl−Si、及びAl−Tiを用い、補助配線の線幅を2μmから82μmの範囲で変更したとき、抵抗値0.01Ω、0.1Ω、1Ω、5Ωを得るために必要な膜厚を計算した。Al−Siを用いた結果を図11、Al−Tiを用いた結果を図12に示す。
Example 1
In this example, when Al-Si and Al-Ti are used as the material for the auxiliary wiring and the line width of the auxiliary wiring is changed in the range of 2 to 82 μm, the resistance values are 0.01Ω, 0.1Ω, 1Ω, 5Ω. The film thickness required to obtain FIG. 11 shows the result using Al—Si, and FIG. 12 shows the result using Al—Ti.
なお、計算式:R=Rreal×(ds/d)×(Ws/W)を用い、補助配線の幅、及び膜厚を変更することによって達成できる見かけ上の抵抗値をRとし、W:補助配線の実際の幅、d:補助配線の実際の膜厚、Ws:設計上の補助配線の幅、ds:設計上の補助配線の膜厚、Rreal:各材料の実際の抵抗率とする。Al−Si及びAl−Tiの実際の抵抗率:Rrealはそれぞれ、4.1×10-6Ω・cm、8.5×10-6Ω・cmとする。 In addition, using the calculation formula: R = R real × ( ds / d) × (W s / W), an apparent resistance value that can be achieved by changing the width and film thickness of the auxiliary wiring is R, W: actual width of auxiliary wiring, d: actual thickness of auxiliary wiring, W s : width of auxiliary wiring in design, d s : film thickness of auxiliary wiring in design, R real : actual thickness of each material Let resistivity. The actual resistivity of Al—Si and Al—Ti: R real is 4.1 × 10 −6 Ω · cm and 8.5 × 10 −6 Ω · cm, respectively.
補助配線の所望の抵抗値は、表示装置のパネルサイズにも起因する。パネルサイズが大きくなるにつれ、配線が長くなるため、補助配線の抵抗値は小さくなることが望まれる。ここでは、抵抗値0.1Ωに着目する。図11、図12より、抵抗値0.1Ωを得るためには、Al−Siを用いると補助配線の幅が30μm程度、膜厚4000Å(400nm)が必要であり、Al−Tiを用いると補助配線の幅が60μm程度、膜厚4000Å(400nm)が必要であることがわかる。 The desired resistance value of the auxiliary wiring also depends on the panel size of the display device. Since the wiring becomes longer as the panel size becomes larger, it is desirable that the resistance value of the auxiliary wiring becomes smaller. Here, attention is focused on a resistance value of 0.1Ω. 11 and 12, in order to obtain a resistance value of 0.1Ω, when Al—Si is used, the auxiliary wiring width needs to be about 30 μm and a film thickness of 4000 mm (400 nm). It can be seen that a wiring width of about 60 μm and a film thickness of 4000 mm (400 nm) are necessary.
補助配線の幅や膜厚には限度があるが、膜厚4000Å(400nm)は実現的な値である。また下面出射型の表示装置の場合、開口率を考慮すると、補助配線の幅は、土手に相当する絶縁膜の幅を越えることは望ましくない。そのため、補助配線の幅が土手の幅以上必要な場合は、補助配線を積層するとよい。 Although the width and film thickness of the auxiliary wiring are limited, a film thickness of 4000 mm (400 nm) is a practical value. In the case of a bottom emission type display device, it is not desirable that the width of the auxiliary wiring exceeds the width of the insulating film corresponding to the bank in consideration of the aperture ratio. Therefore, when the width of the auxiliary wiring is required to be greater than the width of the bank, the auxiliary wiring is preferably laminated.
また上面出射型の表示装置とし、図1(B)に示すように補助配線を陽極と異なるレイヤで形成する場合、補助配線の幅の限度が土手の幅となる必要がなくなる。その結果、より低いシート抵抗値を達成することができうる。 In the case of a top emission display device, when the auxiliary wiring is formed in a layer different from the anode as shown in FIG. 1B, the width of the auxiliary wiring need not be the bank width. As a result, a lower sheet resistance value can be achieved.
Claims (9)
前記第1の絶縁膜上に設けられた第1の電極と、
前記第1の電極上に設けられた第2の絶縁膜と、
前記第2の絶縁膜に設けられた第1の開口部と、
前記第2の絶縁膜上に設けられ、且つ前記第1の開口部内において前記第1の電極上に設けられた発光層と、
前記発光層上に設けられた第2の電極と、を有し、
前記第1の絶縁膜には、第2の開口部が設けられており、
前記第2の絶縁膜には、第3の開口部が設けられており、
前記第2の開口部内であって前記第3の開口部内である位置に補助配線が設けられており、
前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第2の電極とが電気的に接続している
ことを特徴とする発光装置。 A first insulating film;
A first electrode provided on the first insulating film;
A second insulating film provided on the first electrode;
A first opening provided in the second insulating film;
A light emitting layer provided on the second insulating film and provided on the first electrode in the first opening;
A second electrode provided on the light emitting layer,
The first insulating film is provided with a second opening,
The second insulating film is provided with a third opening,
Auxiliary wiring is provided at a position in the second opening and in the third opening ,
The light emitting device is characterized in that the light emitting layer is provided on an upper surface of the auxiliary wiring, and the auxiliary wiring and the second electrode are electrically connected on a side surface of the auxiliary wiring.
前記配線上に設けられた第1の絶縁膜と、
前記第1の絶縁膜に設けられた第1の開口部と、
前記第1の絶縁膜上に設けられ、前記第1の開口部内において前記配線と電気的に接続する第1の電極と、
前記第1の電極上に設けられた第2の絶縁膜と、
前記第2の絶縁膜に設けられた第2の開口部と、
前記第2の絶縁膜上に設けられ、且つ前記第2の開口部内において前記第1の電極上に設けられた発光層と、
前記発光層上に設けられた第2の電極と、を有し、
前記第1の絶縁膜には、第3の開口部が設けられており、
前記第2の絶縁膜には、第4の開口部が設けられており、
前記第3の開口部内であって前記第4の開口部内である位置に補助配線が設けられており、
前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第2の電極とが電気的に接続している
ことを特徴とする発光装置。 Wiring and
A first insulating film provided on the wiring;
A first opening provided in the first insulating film;
A first electrode provided on the first insulating film and electrically connected to the wiring in the first opening;
A second insulating film provided on the first electrode;
A second opening provided in the second insulating film;
A light emitting layer provided on the second insulating film and provided on the first electrode in the second opening;
A second electrode provided on the light emitting layer,
The first insulating film is provided with a third opening,
The second insulating film is provided with a fourth opening,
Auxiliary wiring is provided in a position in the third opening and in the fourth opening ,
The light emitting device is characterized in that the light emitting layer is provided on an upper surface of the auxiliary wiring, and the auxiliary wiring and the second electrode are electrically connected on a side surface of the auxiliary wiring.
前記配線及び前記補助配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜に第1の開口部及び第2の開口部を形成して、前記第1の開口部から前記配線を露出させ、且つ前記第2の開口部から前記補助配線を露出させ、
前記第1の開口部内において前記配線と電気的に接続する第1の電極を形成し、
前記第1の絶縁膜、前記第1の電極及び前記補助配線上に第2の絶縁膜を形成し、
前記第2の絶縁膜に第3の開口部及び第4の開口部を形成して、前記第3の開口部から前記第1の電極を露出させ、且つ前記第4の開口部から前記補助配線を露出させ、
前記第2の絶縁膜、前記第1の電極及び前記補助配線上に発光層を形成し、
前記発光層上に第2の電極を形成する発光装置の作製方法であって、
前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第2の電極とが電気的に接続することを特徴とする発光装置の作製方法。 Form wiring and auxiliary wiring,
Forming a first insulating film on the wiring and the auxiliary wiring;
Forming a first opening and a second opening in the first insulating film, exposing the wiring from the first opening, and exposing the auxiliary wiring from the second opening; ,
Forming a first electrode electrically connected to the wiring in the first opening;
Forming a second insulating film on the first insulating film, the first electrode, and the auxiliary wiring;
A third opening and a fourth opening are formed in the second insulating film, the first electrode is exposed from the third opening, and the auxiliary wiring is formed from the fourth opening. To expose
Forming a light emitting layer on the second insulating film, the first electrode, and the auxiliary wiring;
A method for manufacturing a light-emitting device in which a second electrode is formed on the light-emitting layer,
The light emitting layer is formed on an upper surface of the auxiliary wiring, and a side surface of the auxiliary wiring is electrically connected to the second electrode.
前記配線及び前記補助配線上に有機材料を有する溶液を塗布し、前記有機材料を加熱して焼成し、前記焼成された前記有機材料を露光して、第1の開口部及び第2の開口部を有する第1の絶縁膜を形成して、前記第1の開口部から前記配線を露出させ、且つ前記第2の開口部から前記補助配線を露出させ、
前記第1の開口部内において前記配線と電気的に接続する第1の電極を形成し、
前記第1の絶縁膜、前記第1の電極及び前記補助配線上に第2の絶縁膜を形成し、
前記第2の絶縁膜に第3の開口部及び第4の開口部を形成して、前記第3の開口部から前記第1の電極を露出させ、且つ前記第4の開口部から前記補助配線を露出させ、
前記第2の絶縁膜、前記第1の電極及び前記補助配線上に発光層を形成し、
前記発光層上に第2の電極を形成する発光装置の作製方法であって、
前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第2の電極とが電気的に接続することを特徴とする発光装置の作製方法。 Form wiring and auxiliary wiring,
A solution containing an organic material is applied to the wiring and the auxiliary wiring, the organic material is heated and baked, and the baked organic material is exposed to form a first opening and a second opening. Forming the first insulating film having the following: exposing the wiring from the first opening, and exposing the auxiliary wiring from the second opening;
Forming a first electrode electrically connected to the wiring in the first opening;
Forming a second insulating film on the first insulating film, the first electrode, and the auxiliary wiring;
A third opening and a fourth opening are formed in the second insulating film, the first electrode is exposed from the third opening, and the auxiliary wiring is formed from the fourth opening. To expose
Forming a light emitting layer on the second insulating film, the first electrode, and the auxiliary wiring;
A method for manufacturing a light-emitting device in which a second electrode is formed on the light-emitting layer,
The light emitting layer is formed on an upper surface of the auxiliary wiring, and a side surface of the auxiliary wiring is electrically connected to the second electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175304A JP4663257B2 (en) | 2003-06-16 | 2004-06-14 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171431 | 2003-06-16 | ||
JP2004175304A JP4663257B2 (en) | 2003-06-16 | 2004-06-14 | Light emitting device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005031645A JP2005031645A (en) | 2005-02-03 |
JP2005031645A5 JP2005031645A5 (en) | 2007-07-05 |
JP4663257B2 true JP4663257B2 (en) | 2011-04-06 |
Family
ID=34219902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004175304A Expired - Fee Related JP4663257B2 (en) | 2003-06-16 | 2004-06-14 | Light emitting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4663257B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322572B2 (en) | 2019-03-07 | 2022-05-03 | Samsung Display Co., Ltd. | Organic light emitting display device including voltage line connected to cathode electrode |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4380242B2 (en) * | 2003-07-16 | 2009-12-09 | セイコーエプソン株式会社 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
JP4333333B2 (en) * | 2003-11-12 | 2009-09-16 | ソニー株式会社 | Display device and manufacturing method thereof |
JP2005158493A (en) * | 2003-11-26 | 2005-06-16 | Seiko Epson Corp | Organic electroluminescence device and electronic equipment |
JP4639588B2 (en) * | 2003-12-24 | 2011-02-23 | セイコーエプソン株式会社 | Electro-optical device and method for manufacturing electro-optical device |
JP2006261058A (en) * | 2005-03-18 | 2006-09-28 | Sony Corp | Organic el element, display device, and manufacturing method of organic el element |
JP2006318910A (en) | 2005-05-11 | 2006-11-24 | Lg Electronics Inc | Electroluminescence display and its manufacturing method, and electroluminescence device and its manufacturing method |
US7994711B2 (en) | 2005-08-08 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
EP1760776B1 (en) * | 2005-08-31 | 2019-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device with flexible substrate |
JP2007108469A (en) * | 2005-10-14 | 2007-04-26 | Seiko Epson Corp | Method of manufacturing organic el device, organic el device, and electronic apparatus |
JP5017851B2 (en) * | 2005-12-05 | 2012-09-05 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
JP4848767B2 (en) * | 2005-12-27 | 2011-12-28 | カシオ計算機株式会社 | Display device and manufacturing method thereof |
JP4582004B2 (en) | 2006-01-13 | 2010-11-17 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
KR100738233B1 (en) | 2006-03-30 | 2007-07-12 | 엘지전자 주식회사 | Light emitting display device and fabrication method of the same |
KR100835919B1 (en) | 2006-07-31 | 2008-06-09 | 엘지디스플레이 주식회사 | Light emitting device and fabrication method of the same |
JP4438782B2 (en) | 2006-08-23 | 2010-03-24 | ソニー株式会社 | Display device manufacturing method and display device |
WO2008035556A1 (en) * | 2006-09-19 | 2008-03-27 | Sharp Kabushiki Kaisha | Organic electroluminescent display and method for manufacturing the same |
JP2008078038A (en) * | 2006-09-22 | 2008-04-03 | Fuji Electric Holdings Co Ltd | Organic el display panel and its manufacturing method |
WO2009007899A1 (en) * | 2007-07-11 | 2009-01-15 | Koninklijke Philips Electronics N.V. | Organic functional device and manufacturing method therefore |
JP5443679B2 (en) * | 2007-10-10 | 2014-03-19 | 株式会社ジャパンディスプレイ | Organic EL display device |
WO2010140301A1 (en) | 2009-06-04 | 2010-12-09 | パナソニック株式会社 | Organic el display panel and method for manufacturing same |
WO2011158303A1 (en) | 2010-06-18 | 2011-12-22 | パナソニック株式会社 | Organic el display device |
US8552440B2 (en) * | 2010-12-24 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Lighting device |
KR101560430B1 (en) * | 2011-08-12 | 2015-10-14 | 엘지디스플레이 주식회사 | Display device |
US9111892B2 (en) | 2011-12-02 | 2015-08-18 | Joled Inc. | Organic electroluminescence display panel and method of manufacturing same |
JP6056073B2 (en) * | 2012-07-10 | 2017-01-11 | 株式会社Joled | Display device |
JP6223070B2 (en) * | 2013-08-29 | 2017-11-01 | 株式会社ジャパンディスプレイ | Organic EL display device and method of manufacturing organic EL display device |
JP5967272B2 (en) * | 2013-09-02 | 2016-08-10 | 大日本印刷株式会社 | Top emission type organic electroluminescence display device and manufacturing method thereof |
JP6107899B2 (en) * | 2013-09-02 | 2017-04-05 | 大日本印刷株式会社 | Top emission type organic electroluminescence display |
JP5790857B2 (en) * | 2013-09-02 | 2015-10-07 | 大日本印刷株式会社 | Top emission type organic electroluminescence display device and manufacturing method thereof |
US9704888B2 (en) * | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
JP2016062885A (en) | 2014-09-22 | 2016-04-25 | ソニー株式会社 | Display device, method of manufacturing the same, and electronic apparatus |
JP6535457B2 (en) * | 2014-11-13 | 2019-06-26 | 株式会社ジャパンディスプレイ | Display device |
KR102560268B1 (en) * | 2015-12-31 | 2023-07-27 | 엘지디스플레이 주식회사 | Organic light emitting diode display device |
KR102584965B1 (en) * | 2016-11-21 | 2023-10-06 | 엘지디스플레이 주식회사 | Electroluminescent Display Device |
US11968863B2 (en) | 2018-08-29 | 2024-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
CN110189639B (en) * | 2019-06-28 | 2020-12-04 | 昆山国显光电有限公司 | Display substrate, display panel and display device |
CN110492018A (en) * | 2019-08-09 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | A kind of display device |
US11488985B2 (en) | 2019-11-06 | 2022-11-01 | Innolux Corporation | Semiconductor device |
CN112786618B (en) * | 2019-11-06 | 2023-06-13 | 群创光电股份有限公司 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
JP7055156B2 (en) * | 2020-01-30 | 2022-04-15 | 株式会社ジャパンディスプレイ | Display device manufacturing mask |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002040961A (en) * | 2000-07-28 | 2002-02-08 | Nec Corp | Display device |
JP2002318556A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Active matrix type planar display device and manufacturing method therefor |
JP2003216064A (en) * | 2002-01-24 | 2003-07-30 | Seiko Epson Corp | Electrooptical device and electronic equipment |
JP2004139970A (en) * | 2002-09-25 | 2004-05-13 | Seiko Epson Corp | Electro-optical device, matrix substrate, and electronic equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4122554B2 (en) * | 1998-01-21 | 2008-07-23 | 凸版印刷株式会社 | Organic electroluminescence device and method for manufacturing the same |
-
2004
- 2004-06-14 JP JP2004175304A patent/JP4663257B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002040961A (en) * | 2000-07-28 | 2002-02-08 | Nec Corp | Display device |
JP2002318556A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Active matrix type planar display device and manufacturing method therefor |
JP2003216064A (en) * | 2002-01-24 | 2003-07-30 | Seiko Epson Corp | Electrooptical device and electronic equipment |
JP2004139970A (en) * | 2002-09-25 | 2004-05-13 | Seiko Epson Corp | Electro-optical device, matrix substrate, and electronic equipment |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322572B2 (en) | 2019-03-07 | 2022-05-03 | Samsung Display Co., Ltd. | Organic light emitting display device including voltage line connected to cathode electrode |
Also Published As
Publication number | Publication date |
---|---|
JP2005031645A (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4663257B2 (en) | Light emitting device and manufacturing method thereof | |
US11387263B2 (en) | Liquid crystal display device | |
JP7322313B2 (en) | light emitting device | |
JP5890494B2 (en) | Method for manufacturing semiconductor device | |
US8344379B2 (en) | Display device and manufacturing method of the same | |
JP5089139B2 (en) | Method for manufacturing semiconductor device | |
US6744198B2 (en) | Method for manufacturing display device, display device, and electronic apparatus | |
JP4001066B2 (en) | Electro-optical device, wiring board, and electronic equipment | |
JP4519532B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE | |
JP4096585B2 (en) | Display device manufacturing method, display device, and electronic apparatus | |
JP2009163272A (en) | Light emitting device and electronic apparatus | |
JP2006337713A (en) | Light emitting device and electronic equipment | |
US7733316B2 (en) | Display device, driving method thereof and electronic appliance | |
JP2004102246A (en) | Electro-optical device, wiring board, and electronic apparatus | |
JP2006235614A (en) | Driving method of display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4663257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |