JP4519532B2 - LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE - Google Patents

LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE Download PDF

Info

Publication number
JP4519532B2
JP4519532B2 JP2004173424A JP2004173424A JP4519532B2 JP 4519532 B2 JP4519532 B2 JP 4519532B2 JP 2004173424 A JP2004173424 A JP 2004173424A JP 2004173424 A JP2004173424 A JP 2004173424A JP 4519532 B2 JP4519532 B2 JP 4519532B2
Authority
JP
Japan
Prior art keywords
electrode
light emitting
light
emitting device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004173424A
Other languages
Japanese (ja)
Other versions
JP2005038833A5 (en
JP2005038833A (en
Inventor
舜平 山崎
里築子 長尾
康男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004173424A priority Critical patent/JP4519532B2/en
Publication of JP2005038833A publication Critical patent/JP2005038833A/en
Publication of JP2005038833A5 publication Critical patent/JP2005038833A5/ja
Application granted granted Critical
Publication of JP4519532B2 publication Critical patent/JP4519532B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Description

本発明は、発光素子と、前記発光素子に電流を供給するための手段とが複数の各画素に設けられた発光装置及び該発光装置の作製方法に関する。   The present invention relates to a light emitting device in which a light emitting element and a means for supplying current to the light emitting element are provided in each of a plurality of pixels, and a method for manufacturing the light emitting device.

発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化されつつある。   Since the light emitting element emits light by itself, the visibility is high, a backlight necessary for a liquid crystal display (LCD) is not necessary, and it is optimal for thinning, and the viewing angle is not limited. For this reason, a light emitting device using a light emitting element has attracted attention as a display device that replaces a CRT or LCD, and has recently been put into practical use such as being mounted on an electronic device such as a mobile phone or a digital still camera.

発光素子は、陽極と、陰極と、これら2つの電極間に挟まれた電界発光層とを有していており、これら2つの電極のうち、ビデオ信号に従って電位が制御される一方の電極(以下、画素電極と呼ぶ)は、画素ごとに互いに分離している。また、共通の電位が与えられている他方の電極(以下、対向電極と呼ぶ)は、画素電極のように画素ごとに分離させるのは現実的ではないため、通常は、全ての画素で共通するようにベタ状となっているか、もしくはRGB毎に共通となっている。そして対向電極への電位の供給は、パネルの端部に設けられた接続端子を介して行なわれている。具体的には、対向電極と引き回しのための配線(以下、引き回し配線と呼ぶ)とのコンタクトを形成し、該引き回し配線を介して対向電極と接続端子を電気的に接続する。そして該コンタクトは、画素部の電界発光層が成膜されている領域を避け、該領域とは異なる領域において形成される。   The light-emitting element has an anode, a cathode, and an electroluminescent layer sandwiched between these two electrodes. Of these two electrodes, one electrode whose potential is controlled in accordance with a video signal (hereinafter, referred to as a video signal) , Called pixel electrodes) are separated from each other for each pixel. In addition, the other electrode (hereinafter referred to as a counter electrode) to which a common potential is applied is not realistic to separate for each pixel like a pixel electrode, and is usually common to all pixels. In this way, it is solid or common to each RGB. The potential is supplied to the counter electrode through a connection terminal provided at the end of the panel. Specifically, a contact between the counter electrode and a wiring for routing (hereinafter referred to as a routing wiring) is formed, and the counter electrode and the connection terminal are electrically connected through the routing wiring. The contact is formed in a region different from the region avoiding the region where the electroluminescent layer of the pixel portion is formed.

ところで大画面化に伴い画素部の面積が広くなると、対向電極の抵抗に起因する電位降下は著しくなる傾向にある。対向電極における電位降下が著しい画素ほど、発光素子の電極間に印加される電圧Velの絶対値が小さくなるため、画素部全体で見たときに、輝度の勾配が視認されるという事態が生じうる。そこで上記問題を回避するために、下記特許文献1には、発光素子を形成した後、対向電極の面内における電位の均一化を行なうために、抵抗率の低い材料で形成された補助としての電極(補助電極)を、対向電極と接続するように形成する技術について記載されている。   By the way, when the area of the pixel portion is increased as the screen size is increased, the potential drop due to the resistance of the counter electrode tends to become remarkable. A pixel having a more significant potential drop at the counter electrode has a smaller absolute value of the voltage Vel applied between the electrodes of the light emitting element. Therefore, a situation in which a luminance gradient is visually recognized when viewed in the entire pixel portion may occur. . Therefore, in order to avoid the above problem, Patent Document 1 below describes an auxiliary material formed of a material having a low resistivity in order to equalize the potential in the surface of the counter electrode after the light emitting element is formed. A technique for forming an electrode (auxiliary electrode) so as to be connected to a counter electrode is described.

特開2002−033198号公報Japanese Patent Laid-Open No. 2002-033198

上述したように、補助電極を形成することは、対向電極を形成している材料の抵抗率が高い場合や、画素部の面積を広くすることで対向電極の抵抗が高くならざるを得ない場合において、対向電極の面内における電位の均一化を行なうのに、非常に有効な手段である。しかし、透光性を有する対向電極を用いて電界発光層から発せられる光を対向電極側から取り出すタイプ(上面発光型)の発光装置の場合、発光素子からの光をなるべく遮らないように、補助電極をレイアウトする必要がある。とは言え、画素部と重ならない領域にのみ補助電極を形成しても、対向電極の面内における電位の均一化の効果がいまいち得られにくい。そこで、隣接する画素の発光素子と発光素子の間など、実際に発光が得られない領域において、対向電極上に補助電極が形成される。   As described above, the auxiliary electrode is formed when the resistivity of the material forming the counter electrode is high or the resistance of the counter electrode must be increased by increasing the area of the pixel portion. This is a very effective means for equalizing the potential in the plane of the counter electrode. However, in the case of a light emitting device of a type (upper surface light emitting type) in which light emitted from the electroluminescent layer is extracted from the counter electrode side by using a counter electrode having translucency, the light from the light emitting element is not blocked as much as possible. It is necessary to lay out the electrodes. However, even if the auxiliary electrode is formed only in a region that does not overlap with the pixel portion, the effect of equalizing the potential in the plane of the counter electrode is hardly obtained. Therefore, an auxiliary electrode is formed on the counter electrode in a region where light emission is not actually obtained, such as between the light emitting elements of adjacent pixels.

ところが、大画面化に加えて画素の高精細化が進み、画素のサイズが縮小化されると、隣接する画素の発光素子と発光素子の間の幅が20μmを切ってしまう。このため補助電極を上記幅に納まるようにレイアウトする必要があり、さほど精密なパターンを形成することができないメタルマスクを用いた蒸着法では、補助電極を対向電極上に形成するのが困難となりつつある。またフォトリソグラフィ法を用いて対向電極上に補助電極を形成する場合、μm以下の精度でパターンを形成することが出来るが、フォトレジストの露光、現像、除去などの一連の工程において、光や水分の影響により発光素子の劣化が促進されてしまう恐れがあり、好ましくない。またインクジェット法などに代表される印刷法で補助電極を形成することも可能であるが、補助電極形成のために工程数が増えてしまい、望ましくない。これは蒸着法、リソグラフィ法などにも言えることである。   However, when the definition of a pixel is increased in addition to the enlargement of the screen and the size of the pixel is reduced, the width between the light emitting elements of adjacent pixels is cut by 20 μm. For this reason, it is necessary to lay out the auxiliary electrode so as to be within the above-mentioned width, and it is difficult to form the auxiliary electrode on the counter electrode by a vapor deposition method using a metal mask that cannot form a very precise pattern. is there. In addition, when an auxiliary electrode is formed on a counter electrode by using a photolithography method, a pattern can be formed with an accuracy of μm or less. However, in a series of processes such as exposure, development, and removal of a photoresist, light and moisture The deterioration of the light emitting element may be accelerated by the influence of the above, which is not preferable. Although the auxiliary electrode can be formed by a printing method typified by an ink jet method or the like, the number of steps increases due to the formation of the auxiliary electrode, which is not desirable. This is also true for vapor deposition and lithography.

本発明は上記問題に鑑み、発光装置の高精細化が進んでも、対向電極の電位降下に起因する輝度の勾配が視認されてしまうのを防ぐことが出来、なおかつ工程数を増やさずに補助電極を形成することが出来る、発光装置の作製方法及び発光装置の提供を課題とする。   In view of the above problems, the present invention can prevent the luminance gradient due to the potential drop of the counter electrode from being visually recognized even when the definition of the light-emitting device is increased, and the auxiliary electrode without increasing the number of steps. It is an object to provide a method for manufacturing a light-emitting device and a light-emitting device capable of forming the light-emitting device.

本発明は、発光素子を形成した後に補助電極を形成するのではなく、発光素子の電界発光層を形成する前に補助電極を形成する。電界発光層を形成する前に補助電極を形成することで、フォトリソグラフィ法を用いて補助電極を形成することができる。そして、フォトリソグラフィ法を用いることで精密なパターンを形成することができ、したがって、高精細化により発光素子と発光素子の間の幅が20μmを切るほど狭まっても、該幅に納まるように補助電極を形成することができる。また本発明では、導電性を有する膜で形成された画素部の配線やゲート電極などと共に、フォトリソグラフィ法を用いて補助電極を形成することで、工程数を増やさずとも補助電極を形成することができる。   In the present invention, the auxiliary electrode is not formed after the light emitting element is formed, but is formed before the electroluminescent layer of the light emitting element is formed. By forming the auxiliary electrode before forming the electroluminescent layer, the auxiliary electrode can be formed using a photolithography method. Then, a precise pattern can be formed by using a photolithography method. Therefore, even if the width between the light emitting elements is reduced to less than 20 μm due to high definition, an assist is made so that the width falls within the width. An electrode can be formed. In the present invention, the auxiliary electrode is formed without increasing the number of steps by forming the auxiliary electrode using a photolithographic method together with the wiring of the pixel portion and the gate electrode formed of a conductive film. Can do.

そして補助電極により、対向電極の電位降下を抑えることができ、画素部に輝度の勾配が視認されるのを防ぐことができる。本発明は、補助電極を対向電極上にベタで形成することが困難な上面発光型の発光装置において、特に有効である。   The auxiliary electrode can suppress the potential drop of the counter electrode and can prevent the luminance gradient from being visually recognized in the pixel portion. The present invention is particularly effective in a top emission type light emitting device in which it is difficult to form a solid auxiliary electrode on a counter electrode.

なお本発明において補助電極は、画素部において発光素子の対向電極とコンタクトを形成するが、通常、画素部には対向電極と画素電極の間に電界発光層が成膜されている。電界発光層は、ホール注入層、ホール輸送層、発光層、電子注入層、電子輸送層等を含んでおり、特に発光層は、補助電極や対向電極に比べて抵抗が著しく高い。そこで、本発明では、補助電極の膜厚が発光層の膜厚に比べて厚いために、補助電極の端部において発光層のステップカバレッジ(段差被覆性)が劣っていることを逆手にとって、コンタクトの形成を行なう。すなわち、ステップカバレッジが劣っているために発光層で覆われていない領域を介して、補助電極と対向電極とを電気的に接続する。なお、発光層に比べて比較的抵抗の低い材料で形成されたホール注入層、ホール輸送層、電子注入層、電子輸送層等は、補助電極と対向電極とを電気的に接続するために、補助電極と対向電極の間に設けておいても良い。また、電界発光層全体の膜厚に対して補助電極の膜厚を厚くして、補助電極の端部における電界発光層のカバレッジ性を落とし、対向電極と補助電極とを直接接続するようにしても良い。   In the present invention, the auxiliary electrode forms a contact with the counter electrode of the light emitting element in the pixel portion, but usually an electroluminescent layer is formed between the counter electrode and the pixel electrode in the pixel portion. The electroluminescent layer includes a hole injection layer, a hole transport layer, a light emitting layer, an electron injection layer, an electron transport layer, and the like. In particular, the light emitting layer has a significantly higher resistance than the auxiliary electrode and the counter electrode. Therefore, in the present invention, since the thickness of the auxiliary electrode is larger than the thickness of the light emitting layer, the contact of the fact that the step coverage (step coverage) of the light emitting layer is inferior at the end of the auxiliary electrode is reversed. Is formed. That is, since the step coverage is inferior, the auxiliary electrode and the counter electrode are electrically connected through a region not covered with the light emitting layer. Note that a hole injection layer, a hole transport layer, an electron injection layer, an electron transport layer, and the like formed of a material having a relatively low resistance compared to the light emitting layer are used to electrically connect the auxiliary electrode and the counter electrode. It may be provided between the auxiliary electrode and the counter electrode. Also, increase the thickness of the auxiliary electrode relative to the entire thickness of the electroluminescent layer to reduce the coverage of the electroluminescent layer at the end of the auxiliary electrode, and connect the counter electrode and the auxiliary electrode directly. Also good.

また本発明において補助電極と対向電極の接続は、上述したステップカバレッジを利用する方法に限られない。本発明では、メタルマスクを用いて発光層を蒸着法で成膜する際に、発光層が成膜されない領域を形成し、該領域において補助電極と対向電極とを電気的に接続しても良い。三原色の各色に対応する発光層を、メタルマスクを用いて塗り分けることで作製されるフルカラー表示の発光装置の場合、該メタルマスクを用いて発光層が成膜されない領域を形成することができるので、上記方法を用いることで、コンタクトを形成しても工程数を増やさずに済む。   In the present invention, the connection between the auxiliary electrode and the counter electrode is not limited to the method using the above-described step coverage. In the present invention, when the light emitting layer is formed by vapor deposition using a metal mask, a region where the light emitting layer is not formed may be formed, and the auxiliary electrode and the counter electrode may be electrically connected in the region. . In the case of a full-color display light-emitting device manufactured by separately coating the light-emitting layers corresponding to the three primary colors using a metal mask, a region where the light-emitting layer is not formed can be formed using the metal mask. By using the above method, it is not necessary to increase the number of steps even if the contact is formed.

なお本明細書において発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。   Note that in this specification, a light-emitting device includes a panel in which a light-emitting element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.

また電界発光層が有する単層または複数の層は、無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。   In addition, the single layer or the plurality of layers included in the electroluminescent layer may contain an inorganic compound. Luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.

本発明は、発光素子を形成する前に補助電極を形成することで、フォトリソグラフィ法を用いて補助電極を形成することができる。そして、フォトリソグラフィ法を用いることで精密なパターンを形成することができ、したがって、高精細化により発光素子と発光素子の間の幅が20μmを切るほど狭まっても、該幅に納まるように補助電極を形成することができる。また本発明では、導電性を有する膜で形成された画素部の配線やゲート電極などと共に、フォトリソグラフィ法を用いて補助電極を形成することで、工程数を増やさずとも補助電極を形成することができる。そして、補助電極によって対向電極の電位降下を抑えることができ、画素部に輝度の勾配が視認されるのを防ぐことができる。本発明は、補助電極を対向電極上にベタで形成することが困難な上面発光型の発光装置において、特に有効である。   In the present invention, the auxiliary electrode can be formed using a photolithography method by forming the auxiliary electrode before forming the light emitting element. Then, a precise pattern can be formed by using a photolithography method. Therefore, even if the width between the light emitting elements is reduced to less than 20 μm due to high definition, an assist is made so that the width falls within the width. An electrode can be formed. In the present invention, the auxiliary electrode is formed without increasing the number of steps by forming the auxiliary electrode using a photolithographic method together with the wiring of the pixel portion and the gate electrode formed of a conductive film. Can do. Then, the potential drop of the counter electrode can be suppressed by the auxiliary electrode, and the luminance gradient can be prevented from being visually recognized in the pixel portion. The present invention is particularly effective in a top emission type light emitting device in which it is difficult to form a solid auxiliary electrode on a counter electrode.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

(実施の形態1)
図1を用いて、本実施の形態の発光装置が有する画素部の構成について説明する。図1は、画素部の上面図と、引き回し配線の上面図を示している。301は接続端子、302a、302b、302cは引き回し配線に相当する。また画素部に形成されている電極303は補助電極に相当し、引き回し配線302a、302b、302cを介して接続端子301と接続されている。なお図1では、接続端子301と補助電極303とを、3つの引き回し配線302a、302b、302cを用いて電気的に接続しているが、引き回し配線の形態は図1に示した構成に限定されず、接続端子301と補助電極303とを電気的に接続することができるのならば、どのような形態であっても良い。接続端子と、引き回し配線と、補助電極とが全て1つの導電膜で形成されていても良い。
(Embodiment 1)
A structure of a pixel portion included in the light-emitting device of this embodiment will be described with reference to FIG. FIG. 1 shows a top view of the pixel portion and a top view of the routing wiring. Reference numeral 301 denotes a connection terminal, and 302a, 302b, and 302c correspond to routing wires. An electrode 303 formed in the pixel portion corresponds to an auxiliary electrode, and is connected to the connection terminal 301 through routing wirings 302a, 302b, and 302c. In FIG. 1, the connection terminal 301 and the auxiliary electrode 303 are electrically connected using three lead wirings 302a, 302b, and 302c. However, the form of the lead wiring is limited to the configuration shown in FIG. Any connection may be employed as long as the connection terminal 301 and the auxiliary electrode 303 can be electrically connected. The connection terminal, the lead wiring, and the auxiliary electrode may all be formed of one conductive film.

画素部には複数の配線がレイアウトされており、具体的に本実施の形態では、画素を選択するための走査線306と、選択された画素にビデオ信号を供給するための信号線304と、発光素子に電流を供給するための電源線305とを有している。なお本発明の画素部に設ける配線はこれら3つの配線に限定されない。画素の構成によっては、上記配線の他に別の配線を設ける場合もある。   A plurality of wirings are laid out in the pixel portion. Specifically, in this embodiment mode, a scanning line 306 for selecting a pixel, a signal line 304 for supplying a video signal to the selected pixel, And a power supply line 305 for supplying a current to the light emitting element. Note that the wiring provided in the pixel portion of the present invention is not limited to these three wirings. Depending on the configuration of the pixel, another wiring may be provided in addition to the above wiring.

そして、本実施の形態では、1つの導電膜をパターニングして信号線304及び電源線305を形成する工程において、補助電極303も形成する。上記構成により、補助電極303の形成のために工程数を増やさなくとも良い。なお、補助電極303は、必ずしも信号線304及び電源線305と同じ導電膜をパターニングして形成する必要はない。信号線304及び電源線305以外の配線、例えば走査線306を形成する工程において、形成しても良い。   In this embodiment mode, the auxiliary electrode 303 is also formed in the step of patterning one conductive film to form the signal line 304 and the power supply line 305. With the above structure, it is not necessary to increase the number of steps for forming the auxiliary electrode 303. Note that the auxiliary electrode 303 is not necessarily formed by patterning the same conductive film as the signal line 304 and the power supply line 305. It may be formed in the step of forming wirings other than the signal line 304 and the power supply line 305, for example, the scanning line 306.

なお本実施の形態のように、信号線304、電源線305が引き回し配線302cと同じ導電膜で成膜されている場合、引き回し配線302cの下を潜るように、信号線304及び電源線305を別の層に形成された配線315と接続することで、信号線304及び電源線305を引き回し配線302cと接触させないように交差させることができる。   Note that in the case where the signal line 304 and the power supply line 305 are formed using the same conductive film as the routing wiring 302c as in this embodiment mode, the signal line 304 and the power supply line 305 are arranged so as to dive under the routing wiring 302c. By connecting to the wiring 315 formed in another layer, the signal line 304 and the power supply line 305 can be crossed so as not to contact the wiring 302c.

また図1において307は画素電極(第1の電極)に相当し、画素ごとに分離している。そして破線309に示す複数の各領域に、各色に対応する電界発光層が形成されている。さらに破線310に示す領域に対向電極(第2の電極)が形成されており、画素電極307と対向電極310との間に電界発光層309が挟まれている。なお本実施の形態では、陽極を画素電極として用い、陰極を対向電極として用いる例を示しているが、本発明はこの構成に限定されない。陰極を画素電極として、陽極を対向電極として用いても良い。   In FIG. 1, reference numeral 307 corresponds to a pixel electrode (first electrode), which is separated for each pixel. Electroluminescent layers corresponding to the respective colors are formed in a plurality of regions indicated by broken lines 309. Further, a counter electrode (second electrode) is formed in a region indicated by a broken line 310, and an electroluminescent layer 309 is sandwiched between the pixel electrode 307 and the counter electrode 310. Note that although an example in which the anode is used as the pixel electrode and the cathode is used as the counter electrode is described in this embodiment mode, the present invention is not limited to this structure. The cathode may be used as a pixel electrode and the anode may be used as a counter electrode.

なお図1では、引き回し配線302aと、半導体膜で形成された抵抗334の一端とが接続されており、また抵抗334の他の一端が配線331を介して接続端子330と電気的に接続されている。抵抗334を設けることで、接続端子301に入力された信号のノイズを低減したり、静電気などによって後段の回路素子が破壊されてしまうのを防いだりすることができる。    In FIG. 1, the lead wiring 302 a is connected to one end of a resistor 334 formed of a semiconductor film, and the other end of the resistor 334 is electrically connected to the connection terminal 330 through the wiring 331. Yes. By providing the resistor 334, noise of a signal input to the connection terminal 301 can be reduced, or a subsequent circuit element can be prevented from being damaged due to static electricity or the like.

図1のA−A’における断面図を図2(A)に、図1のB−B’における断面図を図2(B)に、図1のC−C’における断面図を図2(C)に示す。図2(A)に示すように、画素に入力されたビデオ信号に従って画素電極307に電位を与えるための配線(以下、接続配線)311が、信号線304、電源線305、補助電極303と共に第1の層間絶縁膜(第1の絶縁膜)312上に設けられており、画素電極307は、接続配線311上に接するように形成されている。また、対向電極310は透光性を有する電極で形成されており、電界発光層309において生じる光は、接続配線311において反射するので、対向電極310側から取り出すことができる。   1A is a cross-sectional view taken along the line AA ′ of FIG. 1, FIG. 2B is a cross-sectional view taken along the line BB ′ of FIG. 1, and FIG. 2B is a cross-sectional view taken along the line CC ′ of FIG. C). As shown in FIG. 2A, a wiring (hereinafter referred to as a connection wiring) 311 for applying a potential to the pixel electrode 307 in accordance with a video signal input to the pixel, together with the signal line 304, the power supply line 305, and the auxiliary electrode 303, The pixel electrode 307 is formed on and in contact with the connection wiring 311. The pixel electrode 307 is provided on the first interlayer insulating film (first insulating film) 312. Further, the counter electrode 310 is formed using a light-transmitting electrode, and light generated in the electroluminescent layer 309 is reflected by the connection wiring 311 and thus can be extracted from the counter electrode 310 side.

そして本実施の形態のように、上面発光型の発光装置の場合、対向電極310として透光性を有する陰極を用いる。具体的には、電界発光層で生じた光を取り出すことが可能な程度に薄い膜厚を有する電極を用いる。好ましくは、5nm〜30nm程度の膜厚とする。また、本実施の形態では、対向電極310を覆うように、透光性を有する透明導電膜316を成膜する。透明導電膜316は必ずしも設ける必要はないが、膜厚を薄くすることによって対向電極310自体の抵抗が高まっても、電位降下を抑えることができる。   In the case of a top emission light-emitting device as in this embodiment mode, a light-transmitting cathode is used as the counter electrode 310. Specifically, an electrode having a thickness that is thin enough to extract light generated in the electroluminescent layer is used. Preferably, the film thickness is about 5 nm to 30 nm. In this embodiment, a transparent conductive film 316 having a light-transmitting property is formed so as to cover the counter electrode 310. Although the transparent conductive film 316 is not necessarily provided, even when the resistance of the counter electrode 310 itself is increased by reducing the film thickness, the potential drop can be suppressed.

なお本実施の形態では、電界発光層から発せられる光を対向電極側から取り出す構成について説明したが、本発明はこの構成に限定されない。画素電極側から光を取り出すタイプ(下面発光型)であっても良いし、対向電極と画素電極の両方から光を取り出すタイプ(両面発光型)であっても良い。   Note that although a structure in which light emitted from the electroluminescent layer is extracted from the counter electrode side has been described in this embodiment mode, the present invention is not limited to this structure. A type that extracts light from the pixel electrode side (bottom emission type) or a type that extracts light from both the counter electrode and the pixel electrode (double-sided emission type) may be used.

そして第2の層間絶縁膜(第2の絶縁膜)313が、画素電極307の端部と、信号線304と、電源線305と、引き回し配線302cの端部と、補助電極303の端部とを覆うように、第1の層間絶縁膜312上に形成されている。第2の層間絶縁膜313は開口部308a、308bを有しており、該開口部308a、308bにおいて、画素電極307の一部と、引き回し配線302cの一部と、補助電極303の一部とが露出している。開口部308aでは、画素電極307と、電界発光層309と対向電極310とが重なり合い、発光素子314が形成されている。   A second interlayer insulating film (second insulating film) 313 includes an end portion of the pixel electrode 307, a signal line 304, a power supply line 305, an end portion of the routing wiring 302 c, and an end portion of the auxiliary electrode 303. It is formed on the first interlayer insulating film 312 so as to cover it. The second interlayer insulating film 313 has openings 308a and 308b. In the openings 308a and 308b, a part of the pixel electrode 307, a part of the lead wiring 302c, and a part of the auxiliary electrode 303 are formed. Is exposed. In the opening 308a, the pixel electrode 307, the electroluminescent layer 309, and the counter electrode 310 overlap with each other to form a light emitting element 314.

なお本実施の形態では、メタルマスクを用いて三原色の各色に対応する電界発光層を蒸着法で成膜する際に、電界発光層が成膜されない領域を形成し、該領域において補助電極と対向電極とを電気的に接続する。具体的には、開口部308bと、電界発光層309が成膜されている領域とを、完全にもしくは部分的に重ねないようにする。つまり、開口部308bにおいて補助電極303が完全にまたは部分的に露出した状態で、対向電極310が形成されることとなる。上記構成により、開口部308bにおいて補助電極303を対向電極310と接続することができる。さらに本実施の形態のように、対向電極310を覆うように透明導電膜316を成膜することで、対向電極310と補助電極303との電気的な接続をより確かなものとすることができる。上記構成により、画素部において補助電極303と対向電極310を電気的に接続することができる。   Note that in this embodiment, when an electroluminescent layer corresponding to each of the three primary colors is formed by vapor deposition using a metal mask, a region where the electroluminescent layer is not formed is formed, and the auxiliary electrode is opposed to the region. The electrode is electrically connected. Specifically, the opening 308b and the region where the electroluminescent layer 309 is formed are not completely or partially overlapped. That is, the counter electrode 310 is formed in a state where the auxiliary electrode 303 is completely or partially exposed in the opening 308b. With the above structure, the auxiliary electrode 303 can be connected to the counter electrode 310 in the opening 308b. Further, as in this embodiment, by forming the transparent conductive film 316 so as to cover the counter electrode 310, electrical connection between the counter electrode 310 and the auxiliary electrode 303 can be further ensured. . With the above structure, the auxiliary electrode 303 and the counter electrode 310 can be electrically connected in the pixel portion.

一方、引き回し配線302cと対向電極310は、間に電界発光層309が成膜されていない。よって図2(B)に示すように、開口部308bにおいて、引き回し配線302cと対向電極310は接続される。そして、接続端子301から供給される電源電位が、引き回し配線302cを介して、補助電極303と対向電極310に供給される。補助電極303を用いることで、対向電極310の電位降下を抑えることができ、画素部に輝度の勾配が視認されるのを防ぐことができる。本発明は、補助電極を対向電極上にベタで形成することが困難な上面発光型の発光装置において、特に有効である。   On the other hand, the electroluminescent layer 309 is not formed between the routing wiring 302c and the counter electrode 310. Therefore, as shown in FIG. 2B, the lead wiring 302c and the counter electrode 310 are connected in the opening 308b. Then, the power supply potential supplied from the connection terminal 301 is supplied to the auxiliary electrode 303 and the counter electrode 310 through the lead wiring 302c. By using the auxiliary electrode 303, a potential drop of the counter electrode 310 can be suppressed, and a luminance gradient can be prevented from being visually recognized in the pixel portion. The present invention is particularly effective in a top emission type light emitting device in which it is difficult to form a solid auxiliary electrode on a counter electrode.

また本発明は、発光素子を形成する前に補助電極を形成することで、フォトリソグラフィ法を用いて補助電極を形成することができる。そして、フォトリソグラフィ法を用いることで精密なパターンを形成することができ、したがって、高精細化により発光素子と発光素子の間の幅が20μmを切るほど狭まっても、該幅に納まるように補助電極を形成することができる。また本発明では、導電性を有する膜で形成された画素部の配線やゲート電極などと共に、フォトリソグラフィ法を用いて補助電極を形成することで、工程数を増やさずとも補助電極を形成することができる。   In the present invention, the auxiliary electrode can be formed using a photolithography method by forming the auxiliary electrode before forming the light emitting element. Then, a precise pattern can be formed by using a photolithography method. Therefore, even if the width between the light emitting elements is reduced to less than 20 μm due to high definition, an assist is made so that the width falls within the width. An electrode can be formed. In the present invention, the auxiliary electrode is formed without increasing the number of steps by forming the auxiliary electrode using a photolithographic method together with the wiring of the pixel portion and the gate electrode formed of a conductive film. Can do.

なお本実施の形態では、引き回し配線302cと補助電極303とが、1つの開口部308bにおいて対向電極310と接続しているが、開口部の形状は本実施の形態に限定されない。引き回し配線302a、302b、302cを露出させる開口部と補助電極303を露出させる開口部とが分離していても良いし、補助電極303を露出させる開口部を複数設けるようにしても良い。    Note that in this embodiment mode, the routing wiring 302c and the auxiliary electrode 303 are connected to the counter electrode 310 in one opening portion 308b, but the shape of the opening portion is not limited to this embodiment mode. The opening that exposes the routing wirings 302a, 302b, and 302c may be separated from the opening that exposes the auxiliary electrode 303, or a plurality of openings that expose the auxiliary electrode 303 may be provided.

また本実施の形態では、電界発光層を色ごとに分離させた場合について説明したが、少なくとも発光層を分離していれば良く、発光層に比べて比較的抵抗の低い材料で形成されたホール注入層、ホール輸送層、電子注入層、電子輸送層等は敢えて分離しなくとも良い。この場合、ホール注入層、ホール輸送層、電子注入層または電子輸送層を介して、補助電極と対向電極とを電気的に接続することができる。   In this embodiment mode, the case where the electroluminescent layer is separated for each color has been described. However, it is sufficient that at least the light emitting layer is separated, and a hole formed of a material having a relatively low resistance compared to the light emitting layer. The injection layer, hole transport layer, electron injection layer, electron transport layer, and the like do not have to be separated. In this case, the auxiliary electrode and the counter electrode can be electrically connected through the hole injection layer, the hole transport layer, the electron injection layer, or the electron transport layer.

本実施の形態のように、発光層をメタルマスクで塗り分けることで作製されるフルカラー表示の発光装置の場合、該メタルマスクを用いて発光層が成膜されない領域を形成することができるので、上記方法を用いることで、コンタクトを形成しても工程数を増やさずに済む。なお、開口部に形成された電界発光層を、Ar、H、F、またはOから選ばれた一種または複数種のガスをエッチングガスとし、メタルマスクを用いたプラズマエッチングで選択的に除去するようにしても良い。   In the case of a full-color display light-emitting device manufactured by separately coating a light-emitting layer with a metal mask as in this embodiment, a region where the light-emitting layer is not formed can be formed using the metal mask. By using the above method, it is not necessary to increase the number of steps even if the contact is formed. Note that the electroluminescent layer formed in the opening is selectively removed by plasma etching using a metal mask using one or more gases selected from Ar, H, F, or O as an etching gas. Anyway.

(実施の形態2)
本実施の形態では、実施の形態1とは異なる、開口部の形状の一形態について説明する。
(Embodiment 2)
In this embodiment, one embodiment of the shape of the opening, which is different from that in Embodiment 1, is described.

図3に、本実施の形態における画素部の上面図を示す。403は開口部に相当し、該開口部403において対向電極404と補助電極401とが電気的に接続されている。本実施の形態では、補助電極401が開口部403において対向電極404と直接または電気的に接続するように、電界発光層405を形成する際に、メタルマスクを用いて電界発光層405が開口部403を完全に覆わないようにする。この場合、補助電極の端部は、開口部において露出されていても良いし、第2の層間絶縁膜で覆われていても良い。   FIG. 3 is a top view of the pixel portion in this embodiment mode. Reference numeral 403 corresponds to an opening, and the counter electrode 404 and the auxiliary electrode 401 are electrically connected in the opening 403. In this embodiment mode, when the electroluminescent layer 405 is formed so that the auxiliary electrode 401 is directly or electrically connected to the counter electrode 404 in the opening 403, the electroluminescent layer 405 is opened using the metal mask. Do not completely cover 403. In this case, the end portion of the auxiliary electrode may be exposed in the opening, or may be covered with the second interlayer insulating film.

なお、開口部403において補助電極401の端部を露出させ、該端部に、カバレッジ性を利用して電界発光層405に被覆されていない部分を意図的に作り、対向電極404と補助電極401を接続するようにしても良い。   Note that the end of the auxiliary electrode 401 is exposed in the opening 403, and a portion that is not covered with the electroluminescent layer 405 is intentionally formed at the end using the coverage, and the counter electrode 404 and the auxiliary electrode 401 are formed. May be connected.

また引き回し配線406は、開口部402において部分的に露出している。開口部402は電界発光層405と重なっていないので、引き回し配線406と対向電極404は開口部402において接続される。   The lead wiring 406 is partially exposed in the opening 402. Since the opening 402 does not overlap with the electroluminescent layer 405, the lead wiring 406 and the counter electrode 404 are connected in the opening 402.

また、407は各画素に設けられた画素電極に相当する。そして、開口部408において、画素電極407と、電界発光層405と、対向電極404とが重なり、発光素子が形成されている。   Reference numeral 407 corresponds to a pixel electrode provided in each pixel. In the opening 408, the pixel electrode 407, the electroluminescent layer 405, and the counter electrode 404 overlap with each other to form a light emitting element.

なお図3に示すように、開口部403を、発光素子が形成されている開口部408の四隅に配置することで、開口部403、408を形成する際のマスクのずれに伴い、開口部408が隣接する他の配線とショートするのを抑えることができる。   As shown in FIG. 3, the openings 403 are arranged at the four corners of the openings 408 in which the light emitting elements are formed, so that the openings 408 are accompanied with the displacement of the mask when the openings 403 and 408 are formed. Can be short-circuited with other adjacent wiring.

(実施の形態3)
本実施の形態では、補助電極と対向電極の接続部分の構造が、実施の形態1とは異なる形態について説明する。
(Embodiment 3)
In this embodiment mode, a mode in which the structure of the connection portion between the auxiliary electrode and the counter electrode is different from that in Embodiment Mode 1 will be described.

図9を用いて、本実施の形態の発光装置が有する画素部の構成について説明する。図9は、画素部の上面図と、引き回し配線の上面図を示している。101は接続端子、102a、102b、102cは引き回し配線、103は補助電極に相当する。図1と同様に、補助電極103は、引き回し配線102a、102b、102cを介して接続端子101と電気的に接続されている。   The structure of the pixel portion included in the light-emitting device of this embodiment will be described with reference to FIG. FIG. 9 shows a top view of the pixel portion and a top view of the routing wiring. 101 is a connection terminal, 102a, 102b and 102c are routing wires, and 103 is an auxiliary electrode. As in FIG. 1, the auxiliary electrode 103 is electrically connected to the connection terminal 101 via the lead wirings 102a, 102b, and 102c.

そして実施の形態1と同様に、画素部には走査線106と、信号線104と、電源線105とが設けられている。本発明の画素部に設ける配線はこれら3つの配線に限定されない。画素の構成によっては、上記配線の他に別の配線を設ける場合もある。そして、実施の形態1と同様に、本実施の形態においても、1つの導電膜をパターニングして信号線104及び電源線105を形成する工程において、補助電極103が形成されている。上記構成により、補助電極103の形成のために工程数を増やさなくとも良い。なお、補助電極103は、必ずしも信号線104及び電源線105と同じ導電膜をパターニングして形成する必要はない。信号線104及び電源線105以外の配線、例えば走査線を形成する工程において、形成しても良い。   As in Embodiment Mode 1, a scanning line 106, a signal line 104, and a power supply line 105 are provided in the pixel portion. Wirings provided in the pixel portion of the present invention are not limited to these three wirings. Depending on the configuration of the pixel, another wiring may be provided in addition to the above wiring. As in the first embodiment, also in this embodiment, the auxiliary electrode 103 is formed in the process of patterning one conductive film to form the signal line 104 and the power supply line 105. With the above structure, it is not necessary to increase the number of steps for forming the auxiliary electrode 103. Note that the auxiliary electrode 103 is not necessarily formed by patterning the same conductive film as the signal line 104 and the power supply line 105. It may be formed in the step of forming wirings other than the signal lines 104 and the power supply lines 105, for example, scanning lines.

また図9において107は画素電極に相当する。そして本実施の形態では、破線109に示す領域に電界発光層が形成されている。さらに破線110に示す領域に対向電極が形成されており、画素電極107と対向電極110との間に電界発光層109が挟まれている。   In FIG. 9, reference numeral 107 corresponds to a pixel electrode. In this embodiment mode, an electroluminescent layer is formed in a region indicated by a broken line 109. Further, a counter electrode is formed in a region indicated by a broken line 110, and the electroluminescent layer 109 is sandwiched between the pixel electrode 107 and the counter electrode 110.

なお図9では、引き回し配線102aと、半導体膜で形成された抵抗134の一端とが接続されており、また抵抗134の他の一端が配線131を介して接続端子130と電気的に接続されている。抵抗134を設けることで、接続端子101に入力された信号のノイズを低減したり、静電気などによって後段の回路素子が破壊されてしまうのを防いだりすることができる。    In FIG. 9, the routing wiring 102 a is connected to one end of the resistor 134 formed of a semiconductor film, and the other end of the resistance 134 is electrically connected to the connection terminal 130 through the wiring 131. Yes. By providing the resistor 134, noise of a signal input to the connection terminal 101 can be reduced, or the subsequent circuit element can be prevented from being destroyed due to static electricity or the like.

図9のA−A’における断面図を図10(A)に、図9のB−B’における断面図を図10(B)に示す。図10(A)に示すように、実施の形態1と同様に、接続配線111が、信号線104、電源線105、補助電極103と共に第1の層間絶縁膜112上に設けられており、画素電極107は、接続配線111上に接するように形成されている。また、対向電極110は透光性を有する電極で形成されており、電界発光層109において生じる光は、接続配線111において反射するので、対向電極110側から取り出すことができる。   9A is a cross-sectional view taken along A-A ′ in FIG. 9, and FIG. 10B is a cross-sectional view taken along B-B ′ in FIG. 9. As shown in FIG. 10A, as in Embodiment Mode 1, the connection wiring 111 is provided over the first interlayer insulating film 112 together with the signal line 104, the power supply line 105, and the auxiliary electrode 103. The electrode 107 is formed in contact with the connection wiring 111. Further, the counter electrode 110 is formed using a light-transmitting electrode, and light generated in the electroluminescent layer 109 is reflected by the connection wiring 111 and thus can be extracted from the counter electrode 110 side.

そして第2の層間絶縁膜113が、画素電極107の端部と、信号線104と、電源線105とを覆うように、第1の層間絶縁膜112上に形成されている。第2の層間絶縁膜113は開口部108a、108bを有しており、該開口部108a、108bにおいて、画素電極107の一部と、引き回し配線102の一部と、補助電極103が露出している。開口部108aでは、画素電極107と、電界発光層109と対向電極110とが重なり合い、発光素子114が形成されている。なお図9では、開口部108bにおいて補助電極103の端部が露出せずに、第2の層間絶縁膜113に覆われているが、本実施の形態はこの構成に限定されない。補助電極103の端部が露出していても良い。   A second interlayer insulating film 113 is formed on the first interlayer insulating film 112 so as to cover the end of the pixel electrode 107, the signal line 104, and the power supply line 105. The second interlayer insulating film 113 has openings 108a and 108b. In the openings 108a and 108b, a part of the pixel electrode 107, a part of the routing wiring 102, and the auxiliary electrode 103 are exposed. Yes. In the opening 108a, the pixel electrode 107, the electroluminescent layer 109, and the counter electrode 110 overlap with each other to form a light emitting element 114. In FIG. 9, the end portion of the auxiliary electrode 103 is not exposed in the opening 108b and is covered with the second interlayer insulating film 113; however, this embodiment is not limited to this structure. The end of the auxiliary electrode 103 may be exposed.

開口部108bでは、補助電極103の端部が第2の層間絶縁膜113に覆われずに露出した状態で、電界発光層109が形成される。そのため、電界発光層109を蒸着法で形成した場合、補助電極103が該電界発光層109によって完全にではなく部分的に被覆され、被覆されなかった部分が対向電極110と接続する。   In the opening 108 b, the electroluminescent layer 109 is formed in a state where the end of the auxiliary electrode 103 is exposed without being covered with the second interlayer insulating film 113. Therefore, when the electroluminescent layer 109 is formed by a vapor deposition method, the auxiliary electrode 103 is not completely covered but partially covered by the electroluminescent layer 109, and the uncovered portion is connected to the counter electrode 110.

図11に、補助電極103と対向電極110の接続している部分の拡大図を示す。図11に示すように本実施の形態では、蒸着法を用いて電界発光層109を形成する際に、補助電極103全体を完全ではなく部分的に被覆するように形成する。続いて対向電極110を形成することで、破線で囲んだ部分120に示すように、補助電極103の露出した端部と対向電極110が接続される。さらに本実施の形態のように、対向電極110を覆うように透明導電膜116を成膜することで、対向電極110と補助電極103との電気的な接続をより確かなものとすることができる。上記構成により、画素部において補助電極103と対向電極110を電気的に接続することができる。   FIG. 11 is an enlarged view of a portion where the auxiliary electrode 103 and the counter electrode 110 are connected. As shown in FIG. 11, in this embodiment mode, when the electroluminescent layer 109 is formed by vapor deposition, the auxiliary electrode 103 is formed not to be completely covered but partially covered. Subsequently, by forming the counter electrode 110, the exposed end portion of the auxiliary electrode 103 and the counter electrode 110 are connected as shown by a portion 120 surrounded by a broken line. Further, as in this embodiment, the transparent conductive film 116 is formed so as to cover the counter electrode 110, so that the electrical connection between the counter electrode 110 and the auxiliary electrode 103 can be made more reliable. . With the above structure, the auxiliary electrode 103 and the counter electrode 110 can be electrically connected in the pixel portion.

なお本実施の形態では、陽極を画素電極として用い、陰極を対向電極として用いる例を示しているが、本発明はこの構成に限定されない。陰極を画素電極として、陽極を対向電極として用いても良い。また本実施の形態では上面発光型の発光装置とし、実施の形態1と同様に、対向電極110として透光性を有する電極を用い、対向電極110を覆うように、透光性を有する透明導電膜116を成膜する。透明導電膜116は必ずしも設ける必要はないが、膜厚を薄くすることによって対向電極110自体の抵抗が高まっても、電位降下を抑えることができる。   Note that although an example in which the anode is used as the pixel electrode and the cathode is used as the counter electrode is described in this embodiment mode, the present invention is not limited to this structure. The cathode may be used as a pixel electrode and the anode may be used as a counter electrode. In this embodiment mode, a top-emission light-emitting device is used. As in Embodiment Mode 1, a light-transmitting electrode is used as the counter electrode 110 so that the counter electrode 110 is covered. A film 116 is formed. Although the transparent conductive film 116 is not necessarily provided, even if the resistance of the counter electrode 110 itself is increased by reducing the film thickness, the potential drop can be suppressed.

本実施の形態では、電界発光層から発せられる光を対向電極側から取り出す構成について説明したが、本発明はこの構成に限定されない。画素電極側から光を取り出すタイプ(下面発光型)であっても良いし、対向電極と画素電極の両方から光を取り出すタイプ(両面発光型)であっても良い。   In this embodiment mode, the structure in which light emitted from the electroluminescent layer is extracted from the counter electrode side is described; however, the present invention is not limited to this structure. A type that extracts light from the pixel electrode side (bottom emission type) or a type that extracts light from both the counter electrode and the pixel electrode (double-sided emission type) may be used.

一方、引き回し配線102と対向電極110は、間に電界発光層109が成膜されていない。よって図10(B)に示すように、開口部108bにおいて、引き回し配線102と対向電極110は接続される。そして、接続端子101から供給される電源電位が、引き回し配線102を介して、補助電極103と対向電極110に供給される。補助電極103を用いることで、対向電極110の電位降下を抑えることができ、画素部に輝度の勾配が視認されるのを防ぐことができる。本発明は、補助電極を対向電極上にベタで形成することが困難な上面発光型の発光装置において、特に有効である。   On the other hand, the electroluminescent layer 109 is not formed between the routing wiring 102 and the counter electrode 110. Therefore, as shown in FIG. 10B, the lead wiring 102 and the counter electrode 110 are connected in the opening 108b. Then, the power supply potential supplied from the connection terminal 101 is supplied to the auxiliary electrode 103 and the counter electrode 110 via the lead wiring 102. By using the auxiliary electrode 103, a potential drop of the counter electrode 110 can be suppressed, and a luminance gradient can be prevented from being visually recognized in the pixel portion. The present invention is particularly effective in a top emission type light emitting device in which it is difficult to form a solid auxiliary electrode on a counter electrode.

また本実施の形態では、電界発光層のカバレッジ特性を逆手にとって、補助電極を一部露出させ、補助電極と対向電極とを接続させているが、本発明はこれに限定されない。画素部に電界発光層が部分的に成膜されない領域を形成し、該領域において補助電極と対向電極とのコンタクトを形成するようにしても良い。また本実施の形態では、電界発光層を全て蒸着法で形成した場合について説明したが、少なくとも発光層を蒸着法で形成していれば良く、発光層に比べて比較的抵抗の低い材料で形成されたホール注入層、ホール輸送層、電子注入層、電子輸送層等は、蒸着法に限らず塗布法により形成しても良い。この場合、補助電極の端部の発光層が形成されていない領域において、ホール注入層、ホール輸送層、電子注入層または電子輸送層を介して、補助電極と対向電極とを電気的に接続することができる。   In this embodiment, the coverage characteristics of the electroluminescent layer are reversed, and the auxiliary electrode is partially exposed to connect the auxiliary electrode and the counter electrode. However, the present invention is not limited to this. A region where the electroluminescent layer is not partially formed may be formed in the pixel portion, and a contact between the auxiliary electrode and the counter electrode may be formed in the region. In this embodiment mode, the case where all the electroluminescent layers are formed by a vapor deposition method has been described. However, at least the light emitting layer may be formed by a vapor deposition method, and it is formed of a material having a relatively low resistance compared to the light emitting layer. The hole injection layer, hole transport layer, electron injection layer, electron transport layer, and the like thus formed may be formed by a coating method without being limited to the vapor deposition method. In this case, the auxiliary electrode and the counter electrode are electrically connected through the hole injection layer, the hole transport layer, the electron injection layer, or the electron transport layer in the region where the light emitting layer at the end of the auxiliary electrode is not formed. be able to.

また本発明は、発光素子を形成する前に補助電極を形成することで、フォトリソグラフィ法を用いて補助電極を形成することができる。そして、フォトリソグラフィ法を用いることで精密なパターンを形成することができ、したがって、高精細化により発光素子と発光素子の間の幅が20μmを切るほど狭まっても、該幅に納まるように補助電極を形成することができる。また本発明では、導電性を有する膜で形成された画素部の配線やゲート電極などと共に、フォトリソグラフィ法を用いて補助電極を形成することで、工程数を増やさずとも補助電極を形成することができる。   In the present invention, the auxiliary electrode can be formed using a photolithography method by forming the auxiliary electrode before forming the light emitting element. Then, a precise pattern can be formed by using a photolithography method. Therefore, even if the width between the light emitting elements is reduced to less than 20 μm due to high definition, an assist is made so that the width falls within the width. An electrode can be formed. In the present invention, the auxiliary electrode is formed without increasing the number of steps by forming the auxiliary electrode using a photolithographic method together with the wiring of the pixel portion and the gate electrode formed of a conductive film. Can do.

なお本実施の形態では、引き回し配線102と補助電極103とが、1つの開口部108bにおいて対向電極110と接続しているが、開口部の形状は本実施の形態に限定されない。引き回し配線102を露出させる開口部と補助電極を露出させる開口部とが分離していても良いし、補助電極を露出させる開口部を複数設けるようにしても良い。   Note that in this embodiment mode, the routing wiring 102 and the auxiliary electrode 103 are connected to the counter electrode 110 in one opening portion 108b, but the shape of the opening portion is not limited to this embodiment mode. The opening for exposing the routing wiring 102 and the opening for exposing the auxiliary electrode may be separated, or a plurality of openings for exposing the auxiliary electrode may be provided.

(実施の形態4)
本実施の形態では、本発明の発光装置が有する発光素子の一形態について説明する。図4(A)に、本実施の形態の、画素の断面図を示す。また図4(A)の、破線570で囲んだ部分の拡大図を図4(B)に、破線571で囲んだ部分の拡大図を図4(C)に示す。
(Embodiment 4)
In this embodiment, one embodiment of a light-emitting element included in the light-emitting device of the present invention will be described. FIG. 4A is a cross-sectional view of a pixel of this embodiment mode. FIG. 4B is an enlarged view of a portion surrounded by a broken line 570 in FIG. 4A, and FIG. 4C is an enlarged view of a portion surrounded by a broken line 571.

図4(A)において、基板500に、下地膜501が形成されており、該下地膜501上に、発光素子への電流の供給を制御するトランジスタ(駆動用トランジスタ)502が形成されている。駆動用トランジスタ502は、活性層503と、ゲート電極505と、活性層503とゲート電極505の間に挟まれたゲート絶縁膜504とを有している。   4A, a base film 501 is formed over a substrate 500, and a transistor (a driving transistor) 502 that controls supply of current to the light-emitting element is formed over the base film 501. In FIG. The driving transistor 502 includes an active layer 503, a gate electrode 505, and a gate insulating film 504 sandwiched between the active layer 503 and the gate electrode 505.

活性層503は多結晶半導体膜を用いるのが好ましく、該多結晶半導体膜は、公知の技術により非晶質珪素膜を結晶化することで形成することができる。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施の形態では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。また線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。或いは特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で多結晶半導体膜を形成することもできる。また、スパッタ法、プラズマCVD法、熱CVD法などで形成した多結晶半導体膜を用いていても良い。   The active layer 503 is preferably a polycrystalline semiconductor film, and the polycrystalline semiconductor film can be formed by crystallizing an amorphous silicon film by a known technique. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment mode, crystallization is performed using excimer laser light using XeCl gas. In addition, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape, a continuous oscillation type argon laser beam, or a continuous oscillation type excimer laser beam can also be used. Alternatively, a polycrystalline semiconductor film can also be formed by a crystallization method using a catalytic element in accordance with the technique disclosed in Japanese Patent Laid-Open No. 7-130652. Further, a polycrystalline semiconductor film formed by a sputtering method, a plasma CVD method, a thermal CVD method, or the like may be used.

なお、活性層は珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。また窒化炭素が添加された珪素を用いていても良い。   The active layer may be made of silicon germanium as well as silicon. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%. Further, silicon to which carbon nitride is added may be used.

またゲート絶縁膜504は、酸化珪素、窒化珪素または酸化窒化珪素を用いることができる。またそれらを積層した膜、例えばSiO2上にSiNを積層した膜を、ゲート絶縁膜として用いても良い。またSiO2は、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)、電力密度0.5〜0.8W/cm2で放電させて、酸化シリコン膜を形成した。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。また窒化アルミニウムをゲート絶縁膜として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効果的に拡散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。また、SiをターゲットとしたRFスパッタ法を用いて形成されたSiO2をゲート絶縁膜として用いても良い。 The gate insulating film 504 can be formed using silicon oxide, silicon nitride, or silicon oxynitride. A film in which these layers are stacked, for example, a film in which SiN is stacked on SiO 2 may be used as the gate insulating film. SiO 2 is a plasma CVD method in which TEOS (Tetraethyl Orthosilicate) and O 2 are mixed, the reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., the high frequency (13.56 MHz), and the power density is 0.5 to 0.8 W. A silicon oxide film was formed by discharging at / cm 2 . The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C. Aluminum nitride can be used as the gate insulating film. Aluminum nitride has a relatively high thermal conductivity and can effectively diffuse the heat generated in the TFT. In addition, after forming silicon oxide or silicon oxynitride which does not contain aluminum, a laminate of aluminum nitride may be used as the gate insulating film. Further, SiO 2 formed by RF sputtering using Si as a target may be used as the gate insulating film.

またゲート電極505として、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また単層の導電膜ではなく、複数の層からなる導電膜を積層したものであっても良い。   The gate electrode 505 is formed using an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, instead of a single conductive film, a conductive film composed of a plurality of layers may be stacked.

例えば、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をTiとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をAlとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をCuとする組み合わせで形成することが好ましい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。   For example, a combination of forming the first conductive film with tantalum nitride (TaN) and the second conductive film with W, forming the first conductive film with tantalum nitride (TaN), and forming the second conductive film with Ti A combination in which the first conductive film is formed of tantalum nitride (TaN), the second conductive film is formed of Al, the first conductive film is formed of tantalum nitride (TaN), and the second conductive film is formed. It is preferable to form a combination of Cu. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film and the second conductive film.

また、2層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。   The structure is not limited to the two-layer structure, and for example, a three-layer structure in which a tungsten film, an aluminum-silicon alloy (Al-Si) film, and a titanium nitride film are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten, or an aluminum / titanium alloy film (Al—Ti) is used instead of an aluminum / silicon alloy film (Al—Si) film. Alternatively, a titanium film may be used instead of the titanium nitride film. Note that it is important to select an optimum etching method and etchant type depending on the material of the conductive film.

また駆動用トランジスタ502は、第1の層間絶縁膜507で覆われており、第1の層間絶縁膜507上には、パッシベーション膜508とが積層されている。   The driving transistor 502 is covered with a first interlayer insulating film 507, and a passivation film 508 is stacked on the first interlayer insulating film 507.

第1の層間絶縁膜507は、非感光性のアクリルや、酸化膜、窒化酸化珪素膜などを用いることができる。パッシベーション膜508は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。またパッシベーション膜508により、電子注入層513に含まれるアルカリ金属、アルカリ土類金属、または遷移金属がパネルの外に漏れ出すのを防ぐことができる。   As the first interlayer insulating film 507, non-photosensitive acrylic, an oxide film, a silicon nitride oxide film, or the like can be used. As the passivation film 508, a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films is used. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. Further, the passivation film 508 can prevent the alkali metal, the alkaline earth metal, or the transition metal contained in the electron injection layer 513 from leaking out of the panel.

パッシベーション膜508上には接続配線506が形成されており、駆動用トランジスタ502はコンタクトホールを介して接続配線506と接続されている。またパッシベーション膜508上には、接続配線506と共通の導電膜をパターニングすることで得られる補助電極520が形成されている。   A connection wiring 506 is formed over the passivation film 508, and the driving transistor 502 is connected to the connection wiring 506 through a contact hole. On the passivation film 508, an auxiliary electrode 520 obtained by patterning a conductive film common to the connection wiring 506 is formed.

また510は画素電極、511は正孔注入層、512は発光層、513は電子注入層に相当する。画素電極510は接続配線506上に接するように形成されており、パッシベーション膜508上には、画素電極510の一部と、補助電極520の一部とを露出させるための開口部521、522を有する、第2の層間絶縁膜523が形成されている。そして、パッシベーション膜508と開口部521を覆うように、正孔注入層511と、発光層512と、電子注入層513とが順に形成されている。   510 is a pixel electrode, 511 is a hole injection layer, 512 is a light emitting layer, and 513 is an electron injection layer. The pixel electrode 510 is formed in contact with the connection wiring 506, and openings 521 and 522 for exposing a part of the pixel electrode 510 and a part of the auxiliary electrode 520 are formed on the passivation film 508. A second interlayer insulating film 523 is formed. A hole injection layer 511, a light emitting layer 512, and an electron injection layer 513 are sequentially formed so as to cover the passivation film 508 and the opening 521.

本実施の形態では、開口部521において、画素電極510と、正孔注入層511と、発光層512と、電子注入層513とが重なっており、該重なっている部分が発光素子514に相当する。なお発光層512は、開口部522を完全に覆わず、補助電極520を一部露出させるようにメタルマスク572を用いて成膜する。よって開口部522においては、補助電極520上に、正孔注入層511と、電子注入層513とが順に積層されている。画素電極510と、正孔注入層511と、発光層512と、電子注入層513とが重なっている部分が発光素子514に相当する。   In this embodiment mode, the pixel electrode 510, the hole injection layer 511, the light emitting layer 512, and the electron injection layer 513 overlap in the opening 521, and the overlapping portion corresponds to the light emitting element 514. . Note that the light-emitting layer 512 is formed using the metal mask 572 so that the opening 522 is not completely covered and the auxiliary electrode 520 is partially exposed. Therefore, in the opening 522, the hole injection layer 511 and the electron injection layer 513 are sequentially stacked on the auxiliary electrode 520. A portion where the pixel electrode 510, the hole injection layer 511, the light emitting layer 512, and the electron injection layer 513 overlap corresponds to the light emitting element 514.

なお本実施の形態では、正孔注入層511として、例えばポリエチレンジオキシチオフェン/ポリスチレンスルフォン酸(PEDOT/PSS)薄膜を塗布法で成膜することができる。   In this embodiment mode, for example, a polyethylenedioxythiophene / polystyrene sulfonic acid (PEDOT / PSS) thin film can be formed as the hole injection layer 511 by a coating method.

また本実施の形態では電子注入層として、電子輸送性の材料であるベンゾオキサゾール誘導体と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一(例えばLi、Mg、Cs等)とを0.1〜10(モル比)で含有する電子注入性組成物を用いる。そして上記構成を有する電子注入層513を、対向電極の代わりに用いる。なお、本実施の形態では、下記構造式(1)で示されるベンゾオキサゾール誘導体とアルカリ金属であるLiとのモル比が2となるようにして、20nmの膜厚で共蒸着法により形成する。   In this embodiment mode, as the electron injection layer, a benzoxazole derivative which is an electron transporting material and any one of an alkali metal, an alkaline earth metal, and a transition metal (for example, Li, Mg, Cs, and the like) are set to 0. An electron injecting composition contained at 1 to 10 (molar ratio) is used. Then, the electron injection layer 513 having the above structure is used instead of the counter electrode. Note that in this embodiment mode, the film is formed by a co-evaporation method with a thickness of 20 nm so that the molar ratio of the benzoxazole derivative represented by the following structural formula (1) and the alkali metal Li is 2.

Figure 0004519532
Figure 0004519532

そして電子注入層513上に、保護膜524が成膜されている。保護膜524はパッシベーション膜508と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。   A protective film 524 is formed on the electron injection layer 513. Like the passivation film 508, the protective film 524 is a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. In addition, the above-described film that hardly transmits a substance such as moisture or oxygen and a film that easily allows a substance such as moisture or oxygen to pass through can be stacked to be used as a protective film.

なお第2の層間絶縁膜523は、正孔注入層511と、発光層512と、電子注入層513とが成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、第2の層間絶縁膜523に真空雰囲気下で加熱処理を施した後に正孔注入層511と、発光層512と、電子注入層513とを成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。 Note that the second interlayer insulating film 523 is formed in a vacuum atmosphere in order to remove adsorbed moisture, oxygen, and the like before the hole injection layer 511, the light emitting layer 512, and the electron injection layer 513 are formed. Keep it heated. Specifically, heat treatment is performed in a vacuum atmosphere at 100 ° C. to 200 ° C. for about 0.5 to 1 hour. Desirably, it is 3 × 10 −7 Torr or less, and if possible, it is most desirably 3 × 10 −8 Torr or less. In the case where the hole injection layer 511, the light emitting layer 512, and the electron injection layer 513 are formed after the second interlayer insulating film 523 is subjected to heat treatment in a vacuum atmosphere, the vacuum injection is performed until just before the film formation. By maintaining the above, reliability can be further increased.

また第2の層間絶縁膜523の開口部521における端部は、第2の層間絶縁膜523上に一部重なって形成されている発光層512に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における第2の層間絶縁膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。   In addition, the end portion of the opening 521 of the second interlayer insulating film 523 has a light emitting layer 512 formed so as to partially overlap the second interlayer insulating film 523 so that there is no hole in the end portion. It is desirable to make it round. Specifically, it is desirable that the radius of curvature of the curve drawn by the cross section of the second interlayer insulating film in the opening is about 0.2 to 2 μm.

上記構成により、後に形成される正孔注入層511と、発光層512と、電子注入層513のカバレッジ性を高めることができ、画素電極510と電子注入層513が発光層512に形成された穴においてショートするのを防ぐことができる。また発光層512の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。   With the above structure, the coverage of the hole injection layer 511, the light emitting layer 512, and the electron injection layer 513 to be formed later can be improved, and the hole in which the pixel electrode 510 and the electron injection layer 513 are formed in the light emitting layer 512 is achieved. Can be prevented from short-circuiting. Further, by relaxing the stress of the light emitting layer 512, a defect called “shrink” in which a light emitting region decreases can be reduced, and reliability can be improved.

なお図4では、第2の層間絶縁膜523として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて第2の層間絶縁膜523を形成しても良い。ネガ型のアクリルを用いて第2の層間絶縁膜523を形成した場合、開口部521における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。   Note that FIG. 4 shows an example in which a positive photosensitive acrylic resin is used as the second interlayer insulating film 523. The photosensitive organic resin includes a positive type in which a portion exposed to energy rays such as light, electrons, and ions is removed, and a negative type in which the exposed portion remains. In the present invention, a negative organic resin film may be used. Alternatively, the second interlayer insulating film 523 may be formed using photosensitive polyimide. In the case where the second interlayer insulating film 523 is formed using negative acrylic, the end portion of the opening 521 has an S-shaped cross-sectional shape. At this time, it is desirable that the radius of curvature at the upper end and the lower end of the opening is 0.2 to 2 μm.

なお、第1の層間絶縁膜507または第2の層間絶縁膜523を、フォトレジストに用いられる感光性有機樹脂で形成しても良い。この場合、例えば感光性有機樹脂の1つであるクレゾール樹脂をプロピレングリコールモノメチルエーテルアセテート(PGMEA)に溶かすことで得られる溶液を、基板上に塗布し、焼成する。次にクレゾール樹脂はポジ型の感光性有機樹脂なので、開口部を形成したい部分を、フォトマスクを用いて露光する。そして現像液で現像した後、基板を乾燥させ、120℃〜250℃(例えば125℃)で1時間程度の焼成を行なうことで、開口部を形成することができる。なお現像後の焼成の前に、プリベークとして焼成の温度よりもやや低い温度(例えば100℃程度)で焼成しても良い。第1の層間絶縁膜507として感光性有機樹脂を用いることで、接続配線506を形成する際に設けるコンタクトホールの口径が深さに対して小さくなるようにアスペクト比を高めることができる。また上記クレゾール樹脂を第1の層間絶縁膜507として用いた場合、第1の層間絶縁膜507から水分が放出されるのを抑えることができるので、発光素子514の劣化を抑える目的でパッシベーション膜508を設ける必要がない。したがって、パッシベーション膜508として用いた窒化珪素膜から、塵埃が生じ、該塵埃によって画素電極と対向電極とがショートするのを防ぐことができる。   Note that the first interlayer insulating film 507 or the second interlayer insulating film 523 may be formed using a photosensitive organic resin used for a photoresist. In this case, for example, a solution obtained by dissolving cresol resin, which is one of photosensitive organic resins, in propylene glycol monomethyl ether acetate (PGMEA) is applied onto a substrate and baked. Next, since the cresol resin is a positive photosensitive organic resin, a portion where an opening is to be formed is exposed using a photomask. And after developing with a developing solution, an opening part can be formed by drying a board | substrate and baking for about 1 hour at 120 to 250 degreeC (for example, 125 degreeC). Note that before baking after development, baking as a pre-bake may be performed at a temperature slightly lower than the baking temperature (for example, about 100 ° C.). By using a photosensitive organic resin as the first interlayer insulating film 507, the aspect ratio can be increased so that the diameter of the contact hole provided when the connection wiring 506 is formed becomes smaller with respect to the depth. In addition, when the cresol resin is used as the first interlayer insulating film 507, it is possible to suppress moisture from being released from the first interlayer insulating film 507. Therefore, the passivation film 508 is used for the purpose of suppressing deterioration of the light emitting element 514. There is no need to provide. Therefore, dust is generated from the silicon nitride film used as the passivation film 508, and the pixel electrode and the counter electrode can be prevented from being short-circuited by the dust.

なお、第2の層間絶縁膜は上述した有機樹脂膜に限定されず、酸化珪素等の無機絶縁膜であっても良い。   Note that the second interlayer insulating film is not limited to the organic resin film described above, and may be an inorganic insulating film such as silicon oxide.

画素電極510はITO、IZO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いることができる。画素電極510として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図4では画素電極510としてITOを用いている。画素電極510は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、画素電極510の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The pixel electrode 510 can be made of ITO, IZO, ITSO, or a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO). In addition to the transparent conductive film, a titanium nitride film or a titanium film may be used as the pixel electrode 510. In FIG. 4, ITO is used as the pixel electrode 510. The pixel electrode 510 may be polished and polished with a CMP method or a polyvinyl alcohol-based porous material so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the pixel electrode 510 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

なお図4では、発光素子から発せられる光が基板500側に照射される構成を示しているが、光が基板とは反対側に向かうような構造の発光素子としても良い。   Note that FIG. 4 illustrates a structure in which light emitted from the light-emitting element is emitted to the substrate 500 side; however, a light-emitting element having a structure in which light is directed to the side opposite to the substrate may be used.

なお、実際には図4まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。   In actuality, when completed up to FIG. 4, packaging with a protective film (laminate film, UV curable resin film, etc.) or a translucent cover material with high air tightness and low outgassing so as not to be exposed to the outside air ( (Encapsulation) is preferable. At that time, if the inside of the cover material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved.

なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。   Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method.

なお図4に示した発光装置において、保護膜524が、無機絶縁膜と有機樹脂膜の積層構造を有していても良い。図4(B)において、保護膜524が積層構造を有している場合の構成を図22(A)に、図4(C)において、保護膜524が積層構造を有している場合の構成を図22(B)に示す。図22(A)、図22(B)では、電子注入層513上に接するように、無機絶縁膜524aが形成されており、該無機絶縁膜524a上に有機樹脂膜524b、無機絶縁膜524cが順に積層されている。無機絶縁膜524a、524cとして、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムを用いることで、発光素子514への水分や酸素などの劣化を促進させる物質の侵入を防ぐことができる。また無機絶縁膜524a、524cの間に、無機絶縁膜524a、524cよりも内部応力が小さい有機樹脂膜524bを設けることで、保護膜524が応力によって剥離するのを防ぐことができる。有機樹脂膜524bとしては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂を用いることができる。   Note that in the light-emitting device illustrated in FIG. 4, the protective film 524 may have a stacked structure of an inorganic insulating film and an organic resin film. 4B, the structure in the case where the protective film 524 has a stacked structure is shown in FIG. 22A, and the structure in the case where the protective film 524 has a stacked structure in FIG. 4C. Is shown in FIG. 22A and 22B, an inorganic insulating film 524a is formed so as to be in contact with the electron injection layer 513, and an organic resin film 524b and an inorganic insulating film 524c are formed over the inorganic insulating film 524a. They are stacked in order. By using silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride oxide, or aluminum oxynitride as the inorganic insulating films 524a and 524c, a substance that promotes deterioration of moisture, oxygen, or the like to the light-emitting element 514 is used. Intrusion can be prevented. Further, by providing the organic resin film 524b whose internal stress is smaller than that of the inorganic insulating films 524a and 524c between the inorganic insulating films 524a and 524c, the protective film 524 can be prevented from being peeled off due to the stress. As the organic resin film 524b, polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, or an epoxy resin can be used.

また本実施の形態では、図4に示すように電子注入層513を保護膜524で覆っているが、本発明はこれに限定されない。図4に示した発光装置において、電子注入層513と保護膜524との間に、透明導電膜を形成した例を、図5に示す。なお図5では、図4において既に示したものに同じ符号を付して示す。580は透明導電膜に相当する。電子注入層513に接するように透明導電膜580を形成することで、対向電極として機能する電子注入層513自体の抵抗が高まっても、電位降下を抑えることができる。   In this embodiment mode, the electron injection layer 513 is covered with the protective film 524 as shown in FIG. 4, but the present invention is not limited to this. FIG. 5 shows an example in which a transparent conductive film is formed between the electron injection layer 513 and the protective film 524 in the light emitting device shown in FIG. In FIG. 5, the same reference numerals are given to those already shown in FIG. Reference numeral 580 corresponds to a transparent conductive film. By forming the transparent conductive film 580 so as to be in contact with the electron injection layer 513, a potential drop can be suppressed even when the resistance of the electron injection layer 513 itself functioning as the counter electrode increases.

また図4、図5、図22、図23に示した発光装置において、電子注入層を複数の層で構成し、最も上層の電子注入層に、最も高濃度のアルカリ金属、アルカリ土類金属、または遷移金属のいずれか一を添加する。図4に示した発光装置において、電子注入層を2層設けた場合の、補助電極と正孔輸送層との接続構成を、図24に示す。図24において、659は補助電極660と正孔輸送層654とを接続するための開口部に相当する。そして2層の電子注入層657、658が順に積層するように、正孔輸送層654上に形成されている。また663は保護膜に相当する。図24では、最も上層に形成されている電子注入層658に、電子注入層657よりも高い濃度でアルカリ金属、アルカリ土類金属、または遷移金属のいずれか一を添加する。なお、各電子注入層657、658が有する電子輸送性の材料は、同じであっても異なっていてもどちらでも良い。   In the light emitting device shown in FIGS. 4, 5, 22, and 23, the electron injection layer is composed of a plurality of layers, and the uppermost electron injection layer has the highest concentration of alkali metal, alkaline earth metal, Alternatively, any one of transition metals is added. FIG. 24 shows a connection configuration between the auxiliary electrode and the hole transport layer in the case where two electron injection layers are provided in the light emitting device shown in FIG. In FIG. 24, 659 corresponds to an opening for connecting the auxiliary electrode 660 and the hole transport layer 654. Then, two electron injection layers 657 and 658 are formed on the hole transport layer 654 so as to be sequentially stacked. Reference numeral 663 corresponds to a protective film. In FIG. 24, any one of an alkali metal, an alkaline earth metal, and a transition metal is added to the electron injection layer 658 formed in the uppermost layer at a concentration higher than that of the electron injection layer 657. Note that the electron transporting materials of the electron injection layers 657 and 658 may be the same or different.

(実施の形態5)
本実施の形態では、図4で示した発光装置において、正孔注入層をプラズマエッチングで部分的に除去する例について説明する。図6(A)に、本実施の形態の、画素の断面図を示す。また図6(A)の、破線601で囲んだ部分の拡大図を図6(B)に、破線602で囲んだ部分の拡大図を図6(C)に示す。
(Embodiment 5)
In this embodiment mode, an example in which the hole injection layer is partially removed by plasma etching in the light-emitting device shown in FIG. 4 will be described. FIG. 6A is a cross-sectional view of a pixel of this embodiment mode. FIG. 6B is an enlarged view of a portion surrounded by a broken line 601 in FIG. 6A, and FIG. 6C is an enlarged view of a portion surrounded by a broken line 602.

本実施の形態では、発光素子の構成自体は、図4で示した構成と同じである。具体的には、第2の層間絶縁膜604に形成された開口部605において、画素電極603の一部が露出しており、開口部605を覆うように、画素電極603上に正孔注入層606、発光層607、電子注入層608、保護膜613が順に積層されている。なお保護膜613は必ずしも設ける必要はないが、設けることで発光素子の劣化を抑えることができる。開口部605において、画素電極603と、正孔注入層606と、発光層607と、電子注入層608とが重なっている部分が、発光素子611に相当する。   In this embodiment mode, the structure of the light emitting element itself is the same as that shown in FIG. Specifically, a part of the pixel electrode 603 is exposed in the opening 605 formed in the second interlayer insulating film 604, and the hole injection layer is formed on the pixel electrode 603 so as to cover the opening 605. 606, the light emitting layer 607, the electron injection layer 608, and the protective film 613 are laminated | stacked in order. Note that the protective film 613 is not necessarily provided, but the provision of the protective film 613 can suppress deterioration of the light-emitting element. In the opening 605, a portion where the pixel electrode 603, the hole injection layer 606, the light emitting layer 607, and the electron injection layer 608 overlap corresponds to the light emitting element 611.

そして第2の層間絶縁膜604には、開口部605の他に、補助電極610の一部を露出するための開口部609が形成されている。本実施の形態では、正孔注入層606及び発光層607が開口部609を完全に覆わないように、少なくとも補助電極610の一部を露出させておく。具体的には、正孔注入層606及び発光層607を成膜した後に、メタルマスク612を用いたプラズマエッチングで選択的にエッチングすることで、補助電極610を露出させることができる。なお、発光層607を蒸着法で選択的に成膜して、正孔注入層606をプラズマエッチングにより選択的にエッチングするようにしても良い。   In the second interlayer insulating film 604, an opening 609 for exposing a part of the auxiliary electrode 610 is formed in addition to the opening 605. In this embodiment mode, at least part of the auxiliary electrode 610 is exposed so that the hole injection layer 606 and the light emitting layer 607 do not completely cover the opening 609. Specifically, after the hole injection layer 606 and the light emitting layer 607 are formed, the auxiliary electrode 610 can be exposed by selective etching by plasma etching using the metal mask 612. Note that the light-emitting layer 607 may be selectively formed by an evaporation method, and the hole injection layer 606 may be selectively etched by plasma etching.

上記構成により、開口部609において、補助電極610と対向電極として機能する電子注入層608とを接続することができる。   With the above structure, in the opening 609, the auxiliary electrode 610 and the electron injection layer 608 functioning as a counter electrode can be connected.

なお図6に示した発光装置において、保護膜613が、無機絶縁膜と有機樹脂膜の積層構造を有していても良い。図6(B)において、保護膜613が積層構造を有している場合の構成を図23(A)に、図6(C)において、保護膜613が積層構造を有している場合の構成を図23(B)に示す。図23(A)、図23(B)では、電子注入層608上に接するように、無機絶縁膜613aが形成されており、該無機絶縁膜613a上に有機樹脂膜613b、無機絶縁膜613cが順に積層されている。無機絶縁膜613a、613cとして、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムを用いることで、発光素子611への水分や酸素などの劣化を促進させる物質の侵入を防ぐことができる。また無機絶縁膜613a、613cの間に、無機絶縁膜613a、613cよりも内部応力が小さい有機樹脂膜613bを設けることで、パッシベーション膜613が応力によって剥離するのを防ぐことができる。有機樹脂膜613bとしては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂を用いることができる。   Note that in the light-emitting device illustrated in FIG. 6, the protective film 613 may have a stacked structure of an inorganic insulating film and an organic resin film. 6B, the structure in the case where the protective film 613 has a stacked structure is shown in FIG. 23A, and the structure in the case where the protective film 613 has a stacked structure in FIG. 6C. Is shown in FIG. In FIGS. 23A and 23B, an inorganic insulating film 613a is formed so as to be in contact with the electron injection layer 608, and an organic resin film 613b and an inorganic insulating film 613c are formed over the inorganic insulating film 613a. They are stacked in order. By using silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride oxide, or aluminum oxynitride as the inorganic insulating films 613a and 613c, a substance that promotes deterioration of moisture, oxygen, or the like to the light-emitting element 611 is used. Intrusion can be prevented. Further, by providing the organic resin film 613b having an internal stress smaller than that of the inorganic insulating films 613a and 613c between the inorganic insulating films 613a and 613c, the passivation film 613 can be prevented from being peeled off due to the stress. As the organic resin film 613b, polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, or an epoxy resin can be used.

また本実施の形態では、図6に示すように電子注入層608を保護膜613で覆っているが、本発明はこれに限定されない。図6に示した発光装置において、電子注入層608と保護膜613との間に、透明導電膜を形成した例を、図7に示す。なお図7では、図6において既に示したものに同じ符号を付して示す。614は透明導電膜に相当する。電子注入層608に接するように透明導電膜614を形成することで、対向電極として機能する電子注入層608自体の抵抗が高まっても、電位降下を抑えることができる。   In this embodiment mode, the electron injection layer 608 is covered with the protective film 613 as shown in FIG. 6, but the present invention is not limited to this. FIG. 7 shows an example in which a transparent conductive film is formed between the electron injection layer 608 and the protective film 613 in the light emitting device shown in FIG. In FIG. 7, the same reference numerals are given to those already shown in FIG. 614 corresponds to a transparent conductive film. By forming the transparent conductive film 614 so as to be in contact with the electron injection layer 608, a potential drop can be suppressed even when the resistance of the electron injection layer 608 itself that functions as a counter electrode increases.

また図7に示した発光装置において、開口部609は必ずしも電子注入層608に覆われている必要はない。図7に示した発光装置において、補助電極610と保護膜613との間に透明導電膜を形成した例を、図8に示す。なお図8では、図7において既に示したものに同じ符号を付して示す。図8に示すように、開口部609を電子注入層608で覆わないようにすることで、開口部609において透明導電膜614と補助電極610とを直接接続される。   In the light-emitting device illustrated in FIG. 7, the opening 609 is not necessarily covered with the electron injection layer 608. FIG. 8 shows an example in which a transparent conductive film is formed between the auxiliary electrode 610 and the protective film 613 in the light emitting device shown in FIG. In FIG. 8, the same reference numerals are given to those already shown in FIG. As shown in FIG. 8, the transparent conductive film 614 and the auxiliary electrode 610 are directly connected to each other in the opening 609 by not covering the opening 609 with the electron injection layer 608.

なお、図6、図7、図8に示した発光装置において、図24に示した発光装置のように、電子注入層を複数の層で構成し、最も上層の電子注入層に、最も高濃度のアルカリ金属、アルカリ土類金属、または遷移金属のいずれか一を添加しても良い。   6, 7, and 8, the electron injecting layer is composed of a plurality of layers as in the light emitting device shown in FIG. 24, and the uppermost electron injecting layer has the highest concentration. Any one of alkali metals, alkaline earth metals, and transition metals may be added.

(実施の形態6)
本実施の形態では、画素内に設けられた各素子と、補助電極との接続関係について説明する。
(Embodiment 6)
In this embodiment mode, a connection relation between each element provided in a pixel and an auxiliary electrode will be described.

図12に、本発明の発光装置が有するパネルの上面図を示す。図12において700は基板であり、基板700上に、信号線駆動回路701、走査線駆動回路702、画素部703が設けられている。画素部703には、補助電極705、信号線706、走査線707、電源線708が設けられている。信号線706には、信号線駆動回路701からビデオ信号が与えられており、走査線707の電位は、走査線駆動回路702によって制御されている。   FIG. 12 is a top view of a panel included in the light-emitting device of the present invention. In FIG. 12, reference numeral 700 denotes a substrate. A signal line driver circuit 701, a scanning line driver circuit 702, and a pixel portion 703 are provided over the substrate 700. In the pixel portion 703, an auxiliary electrode 705, a signal line 706, a scanning line 707, and a power supply line 708 are provided. A video signal is supplied to the signal line 706 from the signal line driver circuit 701, and the potential of the scanning line 707 is controlled by the scanning line driver circuit 702.

また基板700の端部に複数の接続端子704が設けられており、該接続端子704を介してパネルに各種信号や電位が供給される。補助電極705と電源線708のそれぞれに与えられる電位も、接続端子704から引き回し配線709を介して与えられる。   A plurality of connection terminals 704 are provided at an end portion of the substrate 700, and various signals and potentials are supplied to the panel through the connection terminals 704. The potential applied to each of the auxiliary electrode 705 and the power supply line 708 is also applied from the connection terminal 704 through the lead wiring 709.

次に図13(A)に、画素部703に設けられた1画素の回路図を示す。また図13(B)に、図13(A)に示した画素がマトリクス状に設けられた画素部703の一部を示す。   Next, FIG. 13A shows a circuit diagram of one pixel provided in the pixel portion 703. FIG. 13B illustrates part of a pixel portion 703 in which the pixels illustrated in FIG. 13A are provided in a matrix.

図13(A)に示す画素は、2つのトランジスタ801、802と、発光素子803と、容量素子804とを有する。さらに、信号線Sと、走査線Gと、電源線Vと、補助電極Wとを有する。801は画素へのビデオ信号の入力を制御するためのトランジスタ(スイッチング用トランジスタ)に相当し、802は発光素子803に供給される電流を制御するためのトランジスタ(駆動用トランジスタ)に相当する。なお容量素子804はスイッチング用トランジスタ801がオフのときに、駆動用トランジスタ802のゲート電極の電位を保持する機能を有しており、必ずしも設ける必要はない。   A pixel illustrated in FIG. 13A includes two transistors 801 and 802, a light-emitting element 803, and a capacitor 804. Further, it has a signal line S, a scanning line G, a power supply line V, and an auxiliary electrode W. Reference numeral 801 corresponds to a transistor (switching transistor) for controlling input of a video signal to the pixel, and reference numeral 802 corresponds to a transistor (drive transistor) for controlling a current supplied to the light emitting element 803. Note that the capacitor 804 has a function of holding the potential of the gate electrode of the driving transistor 802 when the switching transistor 801 is off, and is not necessarily provided.

具体的に、スイッチング用トランジスタ801は、ゲート電極が走査線Gに、ソースとドレインが、一方は信号線Sに、他方が駆動用トランジスタ802のゲート電極に接続されている。駆動用トランジスタ802はソースが電源線Vに、ドレインが発光素子803の画素電極に接続されている。また発光素子803の対向電極は補助電極Wに接続されている。容量素子804が有する2つの電極は、一方が駆動用トランジスタ802のゲートに、他方が電源線Vに接続されている。   Specifically, the switching transistor 801 has a gate electrode connected to the scanning line G, a source and a drain, one connected to the signal line S, and the other connected to the gate electrode of the driving transistor 802. The driving transistor 802 has a source connected to the power supply line V and a drain connected to the pixel electrode of the light emitting element 803. The counter electrode of the light emitting element 803 is connected to the auxiliary electrode W. One of the two electrodes of the capacitor 804 is connected to the gate of the driving transistor 802 and the other is connected to the power supply line V.

そして図13(B)では、信号線Sと電源線Vを共有している画素において補助電極Wを共有する例を示す。図13(B)の場合、補助電極Wを信号線S及び電源線Vと同じ導電膜から形成することができる。   FIG. 13B shows an example in which the auxiliary electrode W is shared in pixels that share the signal line S and the power supply line V. In the case of FIG. 13B, the auxiliary electrode W can be formed of the same conductive film as the signal line S and the power supply line V.

また図14に、走査線Gを共有している画素において、補助電極Wを共有する例を示す。図14の場合、補助電極Wを走査線Gと同じ導電膜から形成することができる。   FIG. 14 shows an example in which the auxiliary electrode W is shared in the pixels sharing the scanning line G. In the case of FIG. 14, the auxiliary electrode W can be formed from the same conductive film as the scanning line G.

なお図13(A)に示す画素は、本発明の発光装置が有する画素の一実施形態を示しているに過ぎず、本発明の発光装置は本実施の形態で示した画素に限定されない。   Note that the pixel illustrated in FIG. 13A is merely an embodiment of a pixel included in the light-emitting device of the present invention, and the light-emitting device of the present invention is not limited to the pixel described in this embodiment.

本実施例では、引き回し配線と、補助電極と、信号線と、電源線のレイアウトについて説明する。   In this embodiment, the layout of the routing wiring, the auxiliary electrode, the signal line, and the power supply line will be described.

図15に、引き回し配線と補助電極の接続部分の上面図を示す。1201は接続端子であり、配線1202を介して配線1203と接続されている。また配線1203は、配線1204を介して配線1205と接続されている。配線1205は、補助電極1206と接続されており、より具体的には、補助電極1206と連続した1つの導電膜で形成されている。したがって、図15の場合、接続端子1201と補助電極1206とを接続している引き回し配線は、配線1202、1203、1204、1205に相当する。   FIG. 15 shows a top view of a connection portion between the lead wiring and the auxiliary electrode. Reference numeral 1201 denotes a connection terminal, which is connected to the wiring 1203 through the wiring 1202. The wiring 1203 is connected to the wiring 1205 through the wiring 1204. The wiring 1205 is connected to the auxiliary electrode 1206, and more specifically, is formed of one conductive film that is continuous with the auxiliary electrode 1206. Accordingly, in the case of FIG. 15, the lead wirings that connect the connection terminals 1201 and the auxiliary electrodes 1206 correspond to the wirings 1202, 1203, 1204, and 1205.

また1207は信号線駆動回路に相当し、配線1208を介して、信号線1209にビデオ信号を供給している。そして各色に対応する電源線1210r、1210g、1210bは、それぞれ配線1211r、1211g、1211bを介して、配線1212r、1212g、1212bと接続されている。なお配線1212bはさらに配線1213を介して配線1214に接続されている。そして配線1212r、1212g、1214は、それぞれ接続端子1215r、1215g、1215bに接続されている。   Reference numeral 1207 corresponds to a signal line driver circuit, which supplies a video signal to the signal line 1209 through the wiring 1208. The power supply lines 1210r, 1210g, and 1210b corresponding to the respective colors are connected to the wirings 1212r, 1212g, and 1212b through the wirings 1211r, 1211g, and 1211b, respectively. Note that the wiring 1212 b is further connected to the wiring 1214 through the wiring 1213. The wirings 1212r, 1212g, and 1214 are connected to connection terminals 1215r, 1215g, and 1215b, respectively.

そして、1216は第2層間絶縁膜に形成された開口部に相当し、開口部1216において、配線1205と対向電極(図示せず)が直接または電気的に接続される。   Reference numeral 1216 corresponds to an opening formed in the second interlayer insulating film. In the opening 1216, the wiring 1205 and the counter electrode (not shown) are directly or electrically connected.

本実施例では、本発明の画素のバリエーションについて説明する。   In this embodiment, variations of the pixel of the present invention will be described.

図16(A)に、本実施例の画素の一形態を示す。図16(A)に示す画素は、発光素子901と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ902と、発光素子901に流れる電流値を制御する駆動用トランジスタ903と、発光素子901への電流の供給の有無を選択するための電流制御用トランジスタ904とを有している。さらに本実施例のように、トランジスタ904のゲートの電位を保持するための容量素子905を画素に設けても良い。   FIG. 16A illustrates one mode of a pixel of this example. A pixel shown in FIG. 16A includes a light-emitting element 901, a switching transistor 902 used as a switching element for controlling input of a video signal to the pixel, and a driving transistor for controlling a current value flowing through the light-emitting element 901. 903 and a current control transistor 904 for selecting whether or not to supply current to the light emitting element 901. Further, as in this embodiment, a capacitor 905 for holding the potential of the gate of the transistor 904 may be provided in the pixel.

スイッチング用トランジスタ902はn型であってもp型であってもどちらでも良い。駆動用トランジスタ903及び電流制御用トランジスタ904はn型であってもp型であってもどちらでも良いが、2つ共、同じ極性を有する。そして駆動用トランジスタ903を飽和領域で、電流制御用トランジスタ904を線形領域で動作させる。駆動用トランジスタ903にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。   The switching transistor 902 may be either n-type or p-type. The driving transistor 903 and the current control transistor 904 may be either n-type or p-type, but both have the same polarity. Then, the driving transistor 903 is operated in the saturation region, and the current control transistor 904 is operated in the linear region. As the driving transistor 903, an enhancement type transistor or a depletion type transistor may be used.

また、駆動用トランジスタ903のLをWより長く、電流制御用トランジスタ904のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ903のWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタ903の特性の違いに起因する、画素間における発光素子901の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をL1、チャネル幅をW1、電流制御用トランジスタのチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=X:1のとき、Xは5以上6000以下とするのが望ましい。例えばX=6000の場合、L1/W1=500μm/3μm、L2/W2=3μm/100μmとするのが望ましい。   Further, L of the driving transistor 903 may be longer than W, and L of the current control transistor 904 may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor 903 is 5 or more. With the above structure, variation in luminance of the light-emitting element 901 between pixels due to a difference in characteristics of the driving transistor 903 can be further suppressed. When the channel length of the driving transistor is L1, the channel width is W1, the channel length of the current control transistor is L2, and the channel width is W2, X is 5 when L1 / W1: L2 / W2 = X: 1. It is desirable to set it to 6000 or more. For example, when X = 6000, it is desirable that L1 / W1 = 500 μm / 3 μm and L2 / W2 = 3 μm / 100 μm.

スイッチング用トランジスタ902のゲート電極は、走査線Gに接続されている。スイッチング用トランジスタ902のソースとドレインは、一方が信号線Sに、もう一方が電流制御用トランジスタ904のゲート電極に接続されている。駆動用トランジスタ903のゲート電極は第2の電源線Vbに接続されている。そして駆動用トランジスタ903及び電流制御用トランジスタ904は、第1の電源線Vaから供給される電流が、駆動用トランジスタ903及び電流制御用トランジスタ904のドレイン電流として発光素子901に供給されるように、第1の電源線Va、発光素子901と接続されている。本実施例では、電流制御用トランジスタ904のソースが第1の電源線Vaに接続され、駆動用トランジスタ903のドレインが発光素子901の画素電極に接続される。   The gate electrode of the switching transistor 902 is connected to the scanning line G. One of the source and the drain of the switching transistor 902 is connected to the signal line S, and the other is connected to the gate electrode of the current control transistor 904. The gate electrode of the driving transistor 903 is connected to the second power supply line Vb. The driving transistor 903 and the current control transistor 904 are supplied so that the current supplied from the first power supply line Va is supplied to the light emitting element 901 as the drain current of the driving transistor 903 and the current control transistor 904. The first power supply line Va and the light emitting element 901 are connected. In this embodiment, the source of the current control transistor 904 is connected to the first power supply line Va, and the drain of the driving transistor 903 is connected to the pixel electrode of the light emitting element 901.

なお駆動用トランジスタ903のソースを第1の電源線Vaに接続し、電流制御用トランジスタ904のドレインを発光素子901の画素電極に接続してもよい。   Note that the source of the driving transistor 903 may be connected to the first power supply line Va, and the drain of the current control transistor 904 may be connected to the pixel electrode of the light emitting element 901.

発光素子901は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図16(A)のように、陽極が駆動用トランジスタ903と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子901の対向電極と、第1の電源線Vaのそれぞれには、発光素子901に順バイアス方向の電流が供給されるように、電位差が設けられている。発光素子901の対向電極は、補助電極Wと接続されている。   The light-emitting element 901 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. As shown in FIG. 16A, when the anode is connected to the driving transistor 903, the anode is a pixel electrode and the cathode is a counter electrode. A potential difference is provided between the counter electrode of the light emitting element 901 and the first power supply line Va so that a current in the forward bias direction is supplied to the light emitting element 901. The counter electrode of the light emitting element 901 is connected to the auxiliary electrode W.

容量素子905が有する2つの電極は、一方は第1の電源線Vaに接続されており、もう一方は電流制御用トランジスタ904のゲート電極に接続されている。容量素子905はスイッチング用トランジスタ902が非選択状態(オフ状態)にある時、容量素子905の電極間の電位差を保持するために設けられている。なお図16(A)では容量素子905を設ける構成を示したが、図16(A)に示す画素はこの構成に限定されず、容量素子905を設けない構成にしても良い。   One of the two electrodes of the capacitor 905 is connected to the first power supply line Va, and the other is connected to the gate electrode of the current control transistor 904. The capacitor 905 is provided to hold a potential difference between the electrodes of the capacitor 905 when the switching transistor 902 is in a non-selected state (off state). Note that FIG. 16A illustrates a structure in which the capacitor 905 is provided; however, the pixel illustrated in FIG. 16A is not limited to this structure, and the capacitor 905 may not be provided.

図16(A)では駆動用トランジスタ903および電流制御用トランジスタ904をp型とし、駆動用トランジスタ903のドレインと発光素子901の陽極とを接続した。逆に駆動用トランジスタ903および電流制御用トランジスタ904をn型とするならば、駆動用トランジスタ903のソースと発光素子901の陰極とを接続する。この場合、発光素子901の陰極が画素電極、陽極が対向電極となる。   In FIG. 16A, the driving transistor 903 and the current control transistor 904 are p-type, and the drain of the driving transistor 903 and the anode of the light-emitting element 901 are connected. Conversely, if the driving transistor 903 and the current control transistor 904 are n-type, the source of the driving transistor 903 and the cathode of the light emitting element 901 are connected. In this case, the cathode of the light emitting element 901 is a pixel electrode, and the anode is a counter electrode.

次に、図16(B)に、図16(A)に示した画素に、電流制御用トランジスタ904を強制的にオフするためのトランジスタ(消去用トランジスタ)906を設けた画素の回路図を示す。なお図16(B)では、図16(A)において既に説明した素子については、同じ符号を付して示す。なお第1の走査線は第2の走査線と区別するために、Gaで示し、第2の走査線をGbとして示す。消去用トランジスタ906は、ゲート電極が第2の走査線Gbに接続されており、ソースとドレインは、一方が電流制御用トランジスタ904のゲート電極に、他方が第1の電源線Vaに接続されている。消去用トランジスタ906はn型であってもp型であってもどちらでも良い。   Next, FIG. 16B shows a circuit diagram of a pixel in which a transistor (erase transistor) 906 for forcibly turning off the current control transistor 904 is provided in the pixel shown in FIG. . Note that in FIG. 16B, the elements already described in FIG. 16A are denoted by the same reference numerals. Note that the first scan line is indicated by Ga and the second scan line is indicated by Gb in order to be distinguished from the second scan line. The erasing transistor 906 has a gate electrode connected to the second scanning line Gb, one of a source and a drain connected to the gate electrode of the current control transistor 904 and the other connected to the first power supply line Va. Yes. The erasing transistor 906 may be either n-type or p-type.

次に、図16(C)に、図16(A)に示した画素において、駆動用トランジスタ903のゲート電極を、電流制御用トランジスタ904のソースと共に、1つの電源線Vに接続する画素の回路図を示す。なお図16(C)では、図16(A)において既に説明した素子については、同じ符号を付して示す。図16(C)に示すように、電流制御用トランジスタ904のソースと駆動用トランジスタ903のゲート電極を共通の電源線Vに接続する場合、駆動用トランジスタ903にはディプリーション型トランジスタを用い、駆動用トランジスタ903以外のトランジスタは、通常のエンハンスメント型トランジスタとする。   Next, FIG. 16C illustrates a pixel circuit in which the gate electrode of the driving transistor 903 is connected to one power supply line V together with the source of the current control transistor 904 in the pixel illustrated in FIG. The figure is shown. Note that in FIG. 16C, elements already described in FIG. 16A are denoted by the same reference numerals. As shown in FIG. 16C, when the source of the current control transistor 904 and the gate electrode of the driving transistor 903 are connected to a common power supply line V, a depletion type transistor is used as the driving transistor 903. Transistors other than the driving transistor 903 are normal enhancement type transistors.

次に、図16(D)に、図16(C)に示した画素において、電流制御用トランジスタ904を強制的にオフするためのトランジスタ(消去用トランジスタ)906を設けた画素の回路図を示す。なお図16(D)では、図16(A)〜図16(C)において既に説明した素子については、同じ符号を付して示す。消去用トランジスタ906は、ゲート電極が第2の走査線Gbに接続されており、ソースとドレインは、一方が電流制御用トランジスタ904のゲート電極に、他方が電源線Vに接続されている。消去用トランジスタ906はn型であってもp型であってもどちらでも良い。   Next, FIG. 16D shows a circuit diagram of a pixel provided with a transistor (erase transistor) 906 for forcibly turning off the current control transistor 904 in the pixel shown in FIG. . Note that in FIG. 16D, elements already described in FIGS. 16A to 16C are denoted by the same reference numerals. The erasing transistor 906 has a gate electrode connected to the second scanning line Gb, one of the source and the drain connected to the gate electrode of the current control transistor 904 and the other connected to the power supply line V. The erasing transistor 906 may be either n-type or p-type.

次に、図17(A)に、図16(A)に示した画素において、駆動用トランジスタ903のゲート電極を、第2の走査線Gbに接続する画素の回路図を示す。なお図17(A)では、図16(A)において既に説明した素子については、同じ符号を付して示す。図17(A)に示すように、駆動用トランジスタ903のゲート電極に与える電位を切り替えることで、ビデオ信号が有する情報に関わらず、発光素子901の発光を強制的に終了させることができる。駆動用トランジスタ903にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。   Next, FIG. 17A is a circuit diagram of a pixel in which the gate electrode of the driving transistor 903 is connected to the second scanning line Gb in the pixel shown in FIG. Note that in FIG. 17A, elements already described in FIG. 16A are denoted by the same reference numerals. As shown in FIG. 17A, by switching the potential applied to the gate electrode of the driving transistor 903, light emission of the light-emitting element 901 can be forcibly terminated regardless of information included in the video signal. As the driving transistor 903, an enhancement type transistor or a depletion type transistor may be used.

次に、図17(B)に、図17(A)に示した画素において、電流制御用トランジスタ904を強制的にオフするためのトランジスタ(消去用トランジスタ)906を設けた画素の回路図を示す。なお図17(B)では、図16(A)〜図16(D)及び図17(A)において既に説明した素子については、同じ符号を付して示す。消去用トランジスタ906は、ゲート電極が第2の走査線Gbに接続されており、ソースとドレインは、一方が電流制御用トランジスタ904のゲート電極に、他方が電源線Vに接続されている。消去用トランジスタ906はn型であってもp型であってもどちらでも良い。   Next, FIG. 17B is a circuit diagram of a pixel provided with a transistor (erase transistor) 906 for forcibly turning off the current control transistor 904 in the pixel shown in FIG. . Note that in FIG. 17B, elements already described in FIGS. 16A to 16D and 17A are denoted by the same reference numerals. The erasing transistor 906 has a gate electrode connected to the second scanning line Gb, one of the source and the drain connected to the gate electrode of the current control transistor 904 and the other connected to the power supply line V. The erasing transistor 906 may be either n-type or p-type.

次に、図17(C)に、図16(A)に示した画素において、駆動用トランジスタ903のゲート電極と、電流制御用トランジスタ904のゲート電極とが接続されている画素の回路図を示す。なお図17(C)では、図16(A)において既に説明した素子については、同じ符号を付して示す。図17(C)に示すように、電流制御用トランジスタ904のゲート電極と駆動用トランジスタ903のゲート電極を接続する場合、駆動用トランジスタ903にはディプリーション型トランジスタを用い、駆動用トランジスタ903以外のトランジスタは、通常のエンハンスメント型トランジスタとする。   Next, FIG. 17C is a circuit diagram of a pixel in which the gate electrode of the driving transistor 903 and the gate electrode of the current control transistor 904 are connected in the pixel illustrated in FIG. . Note that in FIG. 17C, elements already described in FIG. 16A are denoted by the same reference numerals. As shown in FIG. 17C, in the case where the gate electrode of the current control transistor 904 and the gate electrode of the driving transistor 903 are connected, a depletion type transistor is used as the driving transistor 903, and other than the driving transistor 903. This transistor is a normal enhancement type transistor.

次に、図17(D)に、電流制御用トランジスタを設けない画素の構成を示す。図17(D)において、911は発光素子、912はスイッチング用トランジスタ、913は駆動用トランジスタ、915は容量素子、916は消去用トランジスタに相当する。スイッチング用トランジスタ912は、ゲート電極が第1の走査線Gaに接続されており、ソースとドレインが、一方は信号線Sに、他方が駆動用トランジスタ913のゲート電極に接続されている。駆動用トランジスタ913は、ソースが電源線Vに、ドレインが発光素子911の画素電極に接続されている。発光素子911の対向電極は補助電極Wに接続されている。消去用トランジスタ916は、ゲート電極が第2の走査線Gbに、ソースとドレインは、一方が駆動用トランジスタ913のゲート電極に、他方が電源線Vに接続されている。   Next, FIG. 17D illustrates a pixel configuration in which a current control transistor is not provided. In FIG. 17D, 911 corresponds to a light emitting element, 912 corresponds to a switching transistor, 913 corresponds to a driving transistor, 915 corresponds to a capacitor element, and 916 corresponds to an erasing transistor. The switching transistor 912 has a gate electrode connected to the first scanning line Ga, a source and a drain, one connected to the signal line S, and the other connected to the gate electrode of the driving transistor 913. The driving transistor 913 has a source connected to the power supply line V and a drain connected to the pixel electrode of the light emitting element 911. The counter electrode of the light emitting element 911 is connected to the auxiliary electrode W. The erasing transistor 916 has a gate electrode connected to the second scanning line Gb, one source and drain connected to the gate electrode of the driving transistor 913, and the other connected to the power supply line V.

なお、本発明の発光装置が有する画素の構成は、本実施例で示した構成に限定されない。   Note that the structure of the pixel included in the light-emitting device of the present invention is not limited to the structure shown in this embodiment.

本実施例では、図16(A)に示した画素の、上面図の一実施例について説明する。図18に本実施例の画素の上面図を示す。   In this example, an example of a top view of the pixel illustrated in FIG. 16A will be described. FIG. 18 shows a top view of the pixel of this embodiment.

8001は信号線、8002は第1の電源線、8003は第2の電源線、8004は第1の走査線、8005は第2の走査線、8006は補助電極に相当する。本実施例では、信号線8001と、第1の電源線8002と、第2の電源線8003と、補助電極8006は同じ導電膜で形成し、第1の走査線8004と、第2の走査線8005は同じ導電膜で形成する。
また8007はスイッチング用トランジスタであり、第1の走査線8004の一部がゲート電極として機能する。また8008は消去用トランジスタであり、第2の走査線8005の一部がそのゲート電極として機能する。8009は電流制御用トランジスタ8009は駆動用トランジスタに相当する。駆動用トランジスタ8010は、L/Wが電流制御用トランジスタ8009よりも大きくなるように、活性層が曲がりくねっている。8011は画素電極に相当し、電界発光層や対向電極(共に図示せず)と、開口部8012において互いに接するように重なっている。また補助電極8006は、開口部8013において対向電極と接続されている。8014は容量手段であり、第2の電源線8003と電流制御用トランジスタ8009との間のゲート絶縁膜によって形成されている。
Reference numeral 8001 denotes a signal line, 8002 denotes a first power supply line, 8003 denotes a second power supply line, 8004 denotes a first scanning line, 8005 denotes a second scanning line, and 8006 denotes an auxiliary electrode. In this embodiment, the signal line 8001, the first power supply line 8002, the second power supply line 8003, and the auxiliary electrode 8006 are formed of the same conductive film, and the first scan line 8004 and the second scan line are formed. 8005 is formed of the same conductive film.
Reference numeral 8007 denotes a switching transistor, and part of the first scan line 8004 functions as a gate electrode. Reference numeral 8008 denotes an erasing transistor, and a part of the second scanning line 8005 functions as a gate electrode thereof. Reference numeral 8009 denotes a current control transistor 8009 which corresponds to a driving transistor. The active layer of the driving transistor 8010 is winding so that L / W is larger than that of the current control transistor 8009. Reference numeral 8011 corresponds to a pixel electrode, which overlaps with an electroluminescent layer and a counter electrode (both not shown) so as to be in contact with each other at an opening 8012. The auxiliary electrode 8006 is connected to the counter electrode at the opening 8013. Reference numeral 8014 denotes a capacitor means, which is formed by a gate insulating film between the second power supply line 8003 and the current control transistor 8009.

なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。   It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.

本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはp型よりもn型の方が移動度が高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがn型の場合における、画素の断面構造について説明する。   The transistor that can be used in the present invention may be formed of amorphous silicon. When a transistor is formed using amorphous silicon, it is not necessary to provide a crystallization process, so that a manufacturing method can be simplified and cost can be reduced. However, a transistor formed using amorphous silicon has higher mobility in the n-type than in the p-type, and is more suitable for use in a pixel of a light-emitting device. In this embodiment, a cross-sectional structure of a pixel in the case where an n-type driving transistor is described.

図19(A)に、駆動用トランジスタ6001がn型で、発光素子6002から発せられる光が陽極6005側に抜ける場合の、画素の断面図を示す。図19(A)では、発光素子6002の陰極6003と駆動用トランジスタ6001が電気的に接続されており、陰極6003上に電界発光層6004、陽極6005が順に積層されている。陰極6003は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層6004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極6003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極6005は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。   FIG. 19A is a cross-sectional view of a pixel in the case where the driving transistor 6001 is n-type and light emitted from the light-emitting element 6002 is emitted to the anode 6005 side. In FIG. 19A, a cathode 6003 of a light-emitting element 6002 and a driving transistor 6001 are electrically connected, and an electroluminescent layer 6004 and an anode 6005 are stacked over the cathode 6003 in this order. A known material can be used for the cathode 6003 as long as it has a small work function and reflects light. For example, Ca, Al, CaF, MgAg, AlLi, etc. are desirable. The electroluminescent layer 6004 may be composed of a single layer or a plurality of layers stacked. In the case of a plurality of layers, an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer are stacked in this order on the cathode 6003. Note that it is not necessary to provide all of these layers. The anode 6005 is formed using a transparent conductive film that transmits light. For example, in addition to ITO, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used.

陰極6003と、電界発光層6004と、陽極6005とが重なっている部分が発光素子6002に相当する。図19(A)に示した画素の場合、発光素子6002から発せられる光は、白抜きの矢印で示すように陽極6005側に抜ける。   A portion where the cathode 6003, the electroluminescent layer 6004, and the anode 6005 overlap corresponds to the light emitting element 6002. In the case of the pixel shown in FIG. 19A, light emitted from the light-emitting element 6002 passes to the anode 6005 side as indicated by a hollow arrow.

また、駆動用トランジスタ6001の活性層の一部が抵抗6009として機能する。   In addition, part of the active layer of the driving transistor 6001 functions as the resistor 6009.

図19(B)に、駆動用トランジスタ6011がn型で、発光素子6012から発せられる光が陰極6013側に抜ける場合の、画素の断面図を示す。図19(B)では、駆動用トランジスタ6011と電気的に接続された透明導電膜6017上に、発光素子6012の陰極6013が成膜されており、陰極6013上に電界発光層6014、陽極6015が順に積層されている。そして陽極6015を覆うように、光を反射または遮蔽するための遮蔽膜6016が成膜されている。陰極6013は、図19(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極6013として用いることができる。そして電界発光層6014は、図19(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極6015は光を透過する必要はないが、図19(A)と同様に、透明導電膜を用いて形成することができる。そして遮蔽膜6016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。   FIG. 19B is a cross-sectional view of a pixel in the case where the driving transistor 6011 is n-type and light emitted from the light-emitting element 6012 is emitted to the cathode 6013 side. In FIG. 19B, a cathode 6013 of a light-emitting element 6012 is formed over a transparent conductive film 6017 electrically connected to a driving transistor 6011. An electroluminescent layer 6014 and an anode 6015 are formed over the cathode 6013. They are stacked in order. A shielding film 6016 for reflecting or shielding light is formed so as to cover the anode 6015. As in the case of FIG. 19A, a known material can be used for the cathode 6013 as long as it is a conductive film having a low work function. However, the film thickness is set so as to transmit light. For example, Al having a thickness of 20 nm can be used as the cathode 6013. Similarly to FIG. 19A, the electroluminescent layer 6014 may be formed of a single layer or a stack of a plurality of layers. The anode 6015 is not required to transmit light, but can be formed using a transparent conductive film as in FIG. The shielding film 6016 can be formed using, for example, a metal that reflects light, but is not limited to a metal film. For example, a resin to which a black pigment is added can also be used.

陰極6013と、電界発光層6014と、陽極6015とが重なっている部分が発光素子6012に相当する。図19(B)に示した画素の場合、発光素子6012から発せられる光は、白抜きの矢印で示すように陰極6013側に抜ける。   A portion where the cathode 6013, the electroluminescent layer 6014, and the anode 6015 overlap corresponds to the light emitting element 6012. In the case of the pixel shown in FIG. 19B, light emitted from the light-emitting element 6012 passes to the cathode 6013 side as indicated by a hollow arrow.

また、駆動用トランジスタ6011の活性層の一部が抵抗6019として機能する。   In addition, part of the active layer of the driving transistor 6011 functions as the resistor 6019.

なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。   In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, even in a configuration in which a current control transistor is connected between the driving transistor and the light emitting element. Good.

本実施例では、駆動用トランジスタがp型の場合における、画素の断面構造について説明する。   In this embodiment, a cross-sectional structure of a pixel when a driving transistor is a p-type will be described.

図20(A)に、駆動用トランジスタ6021がp型で、発光素子6022から発せられる光が陽極6023側に抜ける場合の、画素の断面図を示す。図20(A)では、発光素子6022の陽極6023と駆動用トランジスタ6021が電気的に接続されており、陽極6023上に電界発光層6024、陰極6025が順に積層されている。陰極6025は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層6024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極6023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極6023は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。   FIG. 20A is a cross-sectional view of a pixel in the case where the driving transistor 6021 is p-type and light emitted from the light-emitting element 6022 is emitted to the anode 6023 side. In FIG. 20A, an anode 6023 of a light-emitting element 6022 and a driving transistor 6021 are electrically connected, and an electroluminescent layer 6024 and a cathode 6025 are stacked over the anode 6023 in this order. A known material can be used for the cathode 6025 as long as it has a low work function and reflects light. For example, Ca, Al, CaF, MgAg, AlLi, etc. are desirable. The electroluminescent layer 6024 may be formed of a single layer or a plurality of layers stacked. In the case of a plurality of layers, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are stacked in this order on the anode 6023. Note that it is not necessary to provide all of these layers. The anode 6023 is formed using a transparent conductive film that transmits light. For example, in addition to ITO, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used.

陽極6023と、電界発光層6024と、陰極6025とが重なっている部分が発光素子6022に相当する。図20(A)に示した画素の場合、発光素子6022から発せられる光は、白抜きの矢印で示すように陽極6023側に抜ける。   A portion where the anode 6023, the electroluminescent layer 6024, and the cathode 6025 overlap with each other corresponds to the light-emitting element 6022. In the case of the pixel shown in FIG. 20A, light emitted from the light-emitting element 6022 passes to the anode 6023 side as shown by a hollow arrow.

また、駆動用トランジスタ6021の活性層の一部が抵抗6029として機能する。   In addition, part of the active layer of the driving transistor 6021 functions as the resistor 6029.

図20(B)に、駆動用トランジスタ6031がp型で、発光素子6032から発せられる光が陰極6035側に抜ける場合の、画素の断面図を示す。図20(B)では、駆動用トランジスタ6031と電気的に接続された配線6037上に、発光素子6032の陽極6033が成膜されており、陽極6033上に電界発光層6034、陰極6035が順に積層されている。上記構成によって、陽極6033において光が透過しても、該光は配線6037において反射される。陰極6035は、図20(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極6035として用いることができる。そして電界発光層6034は、図20(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極6033は光を透過する必要はないが、図20(A)と同様に、透明導電膜を用いて形成することができる。そして配線6037は、例えば光を反射する金属等を用いることができる。   FIG. 20B is a cross-sectional view of a pixel in the case where the driving transistor 6031 is p-type and light emitted from the light-emitting element 6032 is emitted to the cathode 6035 side. In FIG. 20B, the anode 6033 of the light-emitting element 6032 is formed over the wiring 6037 electrically connected to the driving transistor 6031, and the electroluminescent layer 6034 and the cathode 6035 are sequentially stacked over the anode 6033. Has been. With the above structure, even when light is transmitted through the anode 6033, the light is reflected at the wiring 6037. As in the case of FIG. 20A, a known material can be used for the cathode 6035 as long as it is a conductive film having a low work function. However, the film thickness is set so as to transmit light. For example, Al having a thickness of 20 nm can be used as the cathode 6035. As in FIG. 20A, the electroluminescent layer 6034 may be formed of a single layer or a stack of a plurality of layers. The anode 6033 does not need to transmit light, but can be formed using a transparent conductive film as in FIG. The wiring 6037 can be formed using, for example, a metal that reflects light.

陽極6033と、電界発光層6034と、陰極6035とが重なっている部分が発光素子6032に相当する。図20(B)に示した画素の場合、発光素子6032から発せられる光は、白抜きの矢印で示すように陰極6035側に抜ける。   A portion where the anode 6033, the electroluminescent layer 6034, and the cathode 6035 overlap corresponds to the light emitting element 6032. In the case of the pixel shown in FIG. 20B, light emitted from the light-emitting element 6032 passes to the cathode 6035 side as shown by a hollow arrow.

また、駆動用トランジスタ6031の活性層の一部が抵抗6039として機能する。   Further, part of the active layer of the driving transistor 6031 functions as the resistor 6039.

なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。   In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, even in a configuration in which a current control transistor is connected between the driving transistor and the light emitting element. Good.

図21を用いて、本発明の両面発光型の発光装置の、画素の断面構造について説明する。図21に、基板9000上に形成されている駆動用トランジスタ9001を示す。駆動用トランジスタ9001は第1の層間絶縁膜9002で覆われており、第1の層間絶縁膜9002上には、コンタクトホールを介して駆動用トランジスタ9001のドレインと電気的に接続されている配線9004が形成されている。   A cross-sectional structure of a pixel of the dual emission type light emitting device of the present invention will be described with reference to FIG. FIG. 21 shows a driving transistor 9001 formed over a substrate 9000. The driving transistor 9001 is covered with a first interlayer insulating film 9002, and a wiring 9004 electrically connected to the drain of the driving transistor 9001 through a contact hole is formed over the first interlayer insulating film 9002. Is formed.

配線9004は画素電極9006と接続されている。そして配線9004と、画素電極9006の一部とを覆うように、第1の層間絶縁膜9002上に、第2の層間絶縁膜9005が形成されている。なお、第1の層間絶縁膜9002または第2の層間絶縁膜9005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜9002または第2の層間絶縁膜9005として用いても良い。或いは第1の層間絶縁膜9002または第2の層間絶縁膜9005として、有機樹脂膜を用いても良いし、有機ポリシロキサンを用いても良い。   The wiring 9004 is connected to the pixel electrode 9006. A second interlayer insulating film 9005 is formed over the first interlayer insulating film 9002 so as to cover the wiring 9004 and part of the pixel electrode 9006. Note that the first interlayer insulating film 9002 or the second interlayer insulating film 9005 can be formed using a single layer or a stacked layer of silicon oxide, silicon nitride, or silicon oxynitride films by a plasma CVD method or a sputtering method. . The first interlayer insulating film 9002 or the second interlayer insulating film 9005 is a film in which a silicon oxynitride film having a higher oxygen molar ratio than nitrogen is stacked over a silicon oxynitride film having a higher nitrogen molar ratio than oxygen. It may be used as Alternatively, an organic resin film or an organic polysiloxane may be used as the first interlayer insulating film 9002 or the second interlayer insulating film 9005.

第2の層間絶縁膜9005は開口部を有しており、該開口部において画素電極9006と電界発光層9009と陰極9010が重なり合うことで発光素子9011が形成されている。また本実施例では、陰極9010を覆うように透明導電膜9012が成膜されている。   The second interlayer insulating film 9005 has an opening, and a light-emitting element 9011 is formed by overlapping the pixel electrode 9006, the electroluminescent layer 9009, and the cathode 9010 in the opening. In this embodiment, a transparent conductive film 9012 is formed so as to cover the cathode 9010.

なお電界発光層9009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。さらに透明導電膜9012上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。   Note that the electroluminescent layer 9009 has a structure in which a light emitting layer alone or a plurality of layers including a light emitting layer are stacked. Further, a protective film may be formed over the transparent conductive film 9012. In this case, the protective film is a film that is less likely to transmit a substance that causes deterioration of the light emitting element such as moisture and oxygen as compared with other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. In addition, the above-described film that hardly transmits a substance such as moisture or oxygen and a film that easily allows a substance such as moisture or oxygen to pass through can be stacked to be used as a protective film.

画素電極9006は透明導電膜を用いることができる。ITO、IZO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。図21では画素電極9006としITOを用いている。画素電極9006は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄で研磨しても良い。またCMP法を用いた研磨後に、画素電極9006の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   A transparent conductive film can be used for the pixel electrode 9006. In addition to ITO, IZO, and ITSO, a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO) may be used. In FIG. 21, ITO is used as the pixel electrode 9006. The pixel electrode 9006 may be polished by wiping with a CMP method or a polyvinyl alcohol-based porous material so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the pixel electrode 9006 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

また陰極9010は、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。   The cathode 9010 has a thickness enough to transmit light (preferably about 5 nm to 30 nm), and other known materials can be used as long as the conductive film has a low work function. For example, Ca, Al, CaF, MgAg, AlLi, etc. are desirable. In order to obtain light from the cathode side, there is a method of using ITO whose work function is reduced by adding Li in addition to the method of reducing the film thickness. The light-emitting element used in the present invention may be configured so that light is emitted from both the anode side and the cathode side.

なお、実際には図21まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。そして本発明では、カバー材にカラーフィルタを設けても良い。   In actuality, when completed up to FIG. 21, packaging with a protective film (laminate film, UV curable resin film, etc.) or a translucent cover material that is highly airtight and less degassed so as not to be exposed to the outside air ( (Encapsulation) is preferable. At that time, if the inside of the cover material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved. In the present invention, a color filter may be provided on the cover material.

なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。   Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method.

本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図25を用いて説明する。図25は、第1の基板上に形成されたトランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図25(B)は、図25(A)のA−A’における断面図に相当する。    In this example, the appearance of a panel corresponding to one embodiment of the light-emitting device of the present invention will be described with reference to FIG. FIG. 25 is a top view of a panel in which a transistor and a light-emitting element formed over the first substrate are sealed with a sealant between the second substrate and FIG. 25B. This corresponds to a cross-sectional view taken along line AA ′ in FIG.

第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、信号線駆動回路4003と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、信号線駆動回路4003と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、充填材4007と共に密封されている。   A sealant 4005 is provided so as to surround the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004 which are provided over the first substrate 4001. A second substrate 4006 is provided over the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004. Therefore, the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004 are sealed together with the filler 4007 by the first substrate 4001, the sealant 4005, and the second substrate 4006.

また第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004は、トランジスタを複数有しており、図25(B)では、信号線駆動回路4003に含まれるトランジスタ4008、4009と、画素部4002に含まれる駆動用トランジスタ4010とを示す。    In addition, the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004 provided over the first substrate 4001 include a plurality of transistors. In FIG. 25B, the signal line driver circuit 4003 is provided. The transistors 4008 and 4009 included in the pixel portion and the driving transistor 4010 included in the pixel portion 4002 are illustrated.

また4011は発光素子に相当し、発光素子4011が有する画素電極は、駆動用トランジスタ4010のドレインと、配線4017を介して電気的に接続されている。そして本実施例では、発光素子4011の対向電極と透明導電膜4012が電気的に接続されており、透明導電膜4012は補助電極4013と電気的に接続されている。補助電極4013は、図25(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016と電気的に接続されている。   Reference numeral 4011 corresponds to a light-emitting element, and a pixel electrode included in the light-emitting element 4011 is electrically connected to the drain of the driving transistor 4010 through a wiring 4017. In this embodiment, the counter electrode of the light emitting element 4011 and the transparent conductive film 4012 are electrically connected, and the transparent conductive film 4012 is electrically connected to the auxiliary electrode 4013. Although not illustrated in the cross-sectional view in FIG. 25B, the auxiliary electrode 4013 is electrically connected to the connection terminal 4016 through the lead wirings 4014 and 4015.

本実施例では、接続端子4016が、発光素子4011が有する画素電極と同じ導電膜から形成されている。また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。また引き回し配線4015は、駆動用トランジスタ4010、トランジスタ4008、4009がそれぞれ有するゲート電極と、同じ導電膜から形成されている。   In this embodiment, the connection terminal 4016 is formed of the same conductive film as the pixel electrode included in the light emitting element 4011. Further, the lead wiring 4014 is formed of the same conductive film as the wiring 4017. In addition, the lead wiring 4015 is formed using the same conductive film as the gate electrode of each of the driving transistor 4010 and the transistors 4008 and 4009.

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。   The connection terminal 4016 is electrically connected to a terminal included in the FPC 4018 through an anisotropic conductive film 4019.

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。   Note that as the first substrate 4001 and the second substrate 4006, glass, metal (typically stainless steel), ceramics, or plastic can be used. As the plastic, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic resin film can be used. A sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can also be used.

但し、発光素子4011からの光の取り出し方向に位置する基板には、第2の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。   However, the second substrate must be transparent to the substrate positioned in the light extraction direction from the light emitting element 4011. In that case, a light-transmitting material such as a glass plate, a plastic plate, a polyester film, or an acrylic film is used.

また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。   As the filler 4007, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicon resin, PVB (Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.

また充填材4007を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておくために、吸湿性物質または酸素を吸着しうる物質を配置しておいても良い。吸湿性物質または酸素を吸着しうる物質を設けることで、発光素子4011の劣化を抑制できる。   In order to expose the filler 4007 to a hygroscopic substance (preferably barium oxide) or a substance that can adsorb oxygen, a hygroscopic substance or a substance that can adsorb oxygen may be provided. By providing a hygroscopic substance or a substance that can adsorb oxygen, deterioration of the light-emitting element 4011 can be suppressed.

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。   Since a light-emitting device using a light-emitting element is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図26に示す。   As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine or electronic book), an image playback device (specifically a DVD: Digital Versatile Disc) equipped with a recording medium, A device having a display capable of displaying). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.

図26(A)は携帯情報端末であり、本体2001、表示部2002、操作キー2003、モデム2004等を含む。図26(A)ではモデム2004が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体2001に内蔵されていても良い。本発明の発光装置は、表示部2002に用いることができる。   FIG. 26A illustrates a portable information terminal including a main body 2001, a display portion 2002, operation keys 2003, a modem 2004, and the like. Although FIG. 26A shows a portable information terminal in which the modem 2004 is removable, the modem may be incorporated in the main body 2001. The light emitting device of the present invention can be used for the display portion 2002.

図26(B)は携帯電話であり、本体2101、表示部2102、音声入力部2103、音声出力部2104、操作キー2105、外部接続ポート2106、アンテナ2107等を含む。なお、表示部2102は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置は、表示部2102に用いることができる。   FIG. 26B shows a cellular phone, which includes a main body 2101, a display portion 2102, a voice input portion 2103, a voice output portion 2104, operation keys 2105, an external connection port 2106, an antenna 2107, and the like. Note that the display portion 2102 can suppress current consumption of the mobile phone by displaying white characters on a black background. The light emitting device of the present invention can be used for the display portion 2102.

図26(C)は電子カードであり、本体2201、表示部2202、接続端子2203等を含む。本発明の発光装置は、表示部2202に用いることができる。なお図26(C)では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の発光装置を用いることができる。   FIG. 26C illustrates an electronic card, which includes a main body 2201, a display portion 2202, a connection terminal 2203, and the like. The light emitting device of the present invention can be used for the display portion 2202. Note that a contact-type electronic card is illustrated in FIG. 26C; however, the light-emitting device of the present invention is also used for a non-contact type electronic card or an electronic card having both a contact type and a non-contact type function. Can do.

図26(D)は電子ブックであり、本体2301、表示部2302、操作キー2303等を含む。またモデムが本体2301に内蔵されていても良い。表示部2302には本発明の発光装置が用いられている。   FIG. 26D shows an electronic book, which includes a main body 2301, a display portion 2302, operation keys 2303, and the like. A modem may be incorporated in the main body 2301. The display portion 2302 uses the light-emitting device of the present invention.

図26(E)はシート型のパーソナルコンピュータであり、本体2401、表示部2402、キーボード2403、タッチパッド2404、外部接続ポート2405、電源プラグ2406等を含む。表示部2402には、本発明の発光装置が用いられている。   FIG. 26E shows a sheet-type personal computer, which includes a main body 2401, a display portion 2402, a keyboard 2403, a touch pad 2404, an external connection port 2405, a power plug 2406, and the like. The display portion 2402 uses the light emitting device of the present invention.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜7に示したいずれの構成の発光装置を用いても良い。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any configuration shown in Embodiments 1 to 7.

本発明の発光装置における、画素部の構成を示す図。FIG. 6 illustrates a structure of a pixel portion in a light emitting device of the present invention. 図1の画素部の断面図。FIG. 2 is a cross-sectional view of the pixel portion in FIG. 1. 本発明の発光装置における、画素部の構成を示す図。FIG. 6 illustrates a structure of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion in a light emitting device of the present invention. 本発明の発光装置における、画素部の構成を示す図。FIG. 6 illustrates a structure of a pixel portion in a light emitting device of the present invention. 図9の画素部の断面図。Sectional drawing of the pixel part of FIG. 本発明の発光装置における、補助配線と対向電極の接続部の構成を示す図。4A and 4B illustrate a structure of a connection portion between an auxiliary wiring and a counter electrode in a light-emitting device of the present invention. 本発明の発光装置の構成を示す図。FIG. 6 illustrates a structure of a light-emitting device of the present invention. 本発明の発光装置における、画素部の回路図。FIG. 6 is a circuit diagram of a pixel portion in the light emitting device of the present invention. 本発明の発光装置における、画素部の回路図。FIG. 6 is a circuit diagram of a pixel portion in the light emitting device of the present invention. 本発明の発光装置における、引き回し配線と接続配線のレイアウトを示す図。FIG. 6 shows a layout of lead wirings and connection wirings in the light emitting device of the present invention. 本発明の発光装置における、画素の回路図。FIG. 6 is a circuit diagram of a pixel in the light emitting device of the present invention. 本発明の発光装置における、画素の回路図。FIG. 6 is a circuit diagram of a pixel in the light emitting device of the present invention. 本発明の発光装置における、画素の上面図。FIG. 6 is a top view of a pixel in the light-emitting device of the present invention. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置における、画素の断面図。4 is a cross-sectional view of a pixel in a light-emitting device of the present invention. FIG. 本発明の発光装置の上面図及び断面図。2A and 2B are a top view and a cross-sectional view of a light-emitting device of the present invention. 本発明の発光装置を用いた電子機器の図。FIG. 14 is a diagram of an electronic device using the light-emitting device of the present invention.

符号の説明Explanation of symbols

301 接続端子
302a 引き回し配線
302b 引き回し配線
302c 引き回し配線
303 補助電極
304 信号線
305 電源線
306 走査線
307 画素電極
308a 開口部
308b 開口部
309 電界発光層
310 対向電極
311 接続配線
312 第1の層間絶縁膜
313 第2の層間絶縁膜
314 発光素子
315 配線
316 透明導電膜
Reference numeral 301 Connection terminal 302a Lead wiring 302b Lead wiring 302c Lead wiring 303 Auxiliary electrode 304 Signal line 305 Power supply line 306 Scan line 307 Pixel electrode 308a Opening 308b Opening 309 Electroluminescent layer 310 Counter electrode 311 Connecting wiring 312 First interlayer insulating film 313 Second interlayer insulating film 314 Light emitting element 315 Wiring 316 Transparent conductive film

Claims (14)

第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の電極及び補助電極と、
前記第1の電極の端部を覆うように形成された第2の絶縁膜と、
前記第2の絶縁膜に形成された第1の開口部において前記第1の電極と接し、かつ前記第2の絶縁膜に形成された第2の開口部において前記補助電極の上部と接する電界発光層と、
前記第1の開口部において前記電界発光層と接し、かつ前記第2の開口部において前記補助電極の側面と接する第2の電極とを有することを特徴とする発光装置。
A first insulating film;
A first electrode and an auxiliary electrode formed on the first insulating film;
A second insulating film formed so as to cover an end of the first electrode;
Electroluminescence in contact with the first electrode in the first opening formed in the second insulating film and in contact with the upper portion of the auxiliary electrode in the second opening formed in the second insulating film Layers,
A light emitting device comprising: a second electrode in contact with the electroluminescent layer in the first opening and in contact with a side surface of the auxiliary electrode in the second opening.
請求項において、前記第1の絶縁膜は感光性有機樹脂であることを特徴とする発光装置。 2. The light emitting device according to claim 1 , wherein the first insulating film is a photosensitive organic resin. 請求項1または2において、前記第2の絶縁膜は感光性有機樹脂であることを特徴とする発光装置。 3. The light emitting device according to claim 1 , wherein the second insulating film is a photosensitive organic resin. 請求項2または3において、前記感光性有機樹脂はクレゾール樹脂を含むことを特徴とする発光装置。 4. The light emitting device according to claim 2 , wherein the photosensitive organic resin includes a cresol resin. 請求項1乃至のいずれか一において、前記第2の電極を覆うように形成された透明導電膜を有することを特徴とする発光装置。 In any one of claims 1 to 4, the light emitting device characterized by having a transparent conductive film formed to cover the second electrode. 請求項1乃至のいずれか一において、前記第1の電極は、透明導電膜であることを特徴とする発光装置。 In any one of claims 1 to 5, wherein the first electrode, the light emitting device which is a transparent conductive film. 請求項1乃至のいずれか一において、前記第1の電極は、ITO、IZO、酸化インジウムに2〜20%の酸化亜鉛が混合された透明導電膜、チタン膜、または窒化チタン膜であることを特徴とする発光装置。 It any one of claims 1 to 5, wherein the first electrode, ITO, IZO, the transparent conductive film of zinc oxide is mixed from 2 to 20% of indium oxide, a titanium film or a titanium nitride film, A light emitting device characterized by the above. 請求項1乃至のいずれか一において、前記第2の電極は、透光性を有することを特徴とする発光装置。 In any one of claims 1 to 7, wherein the second electrode is light-emitting device characterized by having a light-transmitting property. 請求項1乃至のいずれか一において、前記第2の電極は、Ca、Al、CaF、MgAg、またはAlLiであることを特徴とする発光装置。 In any one of claims 1 to 7, wherein the second electrode is light-emitting device according to claim Ca, Al, CaF, that the MgAg or AlLi,. 請求項1乃至のいずれか一に記載の発光装置を用いた電子機器。 Electronic devices using the light emitting device according to any one of claims 1 to 9. 請求項1乃至のいずれか一に記載の発光装置を用いたモバイルコンピュータ。 Mobile computer using the light emitting device according to any one of claims 1 to 9. 請求項1乃至のいずれか一に記載の発光装置を用いた音響再生装置。 Sound reproducing apparatus using the light emitting device according to any one of claims 1 to 9. 請求項1乃至のいずれか一に記載の発光装置を用いた携帯型ゲーム機。 Portable game machine using a light-emitting device according to any one of claims 1 to 9. 請求項1乃至のいずれか一に記載の発光装置を用いた携帯電話。
A mobile phone using the light-emitting device according to any one of claims 1 to 9.
JP2004173424A 2003-06-16 2004-06-11 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE Expired - Fee Related JP4519532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004173424A JP4519532B2 (en) 2003-06-16 2004-06-11 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003171366 2003-06-16
JP2003183796 2003-06-27
JP2004173424A JP4519532B2 (en) 2003-06-16 2004-06-11 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007147667A Division JP4755142B2 (en) 2003-06-16 2007-06-04 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE

Publications (3)

Publication Number Publication Date
JP2005038833A JP2005038833A (en) 2005-02-10
JP2005038833A5 JP2005038833A5 (en) 2007-07-19
JP4519532B2 true JP4519532B2 (en) 2010-08-04

Family

ID=34222139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173424A Expired - Fee Related JP4519532B2 (en) 2003-06-16 2004-06-11 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE

Country Status (1)

Country Link
JP (1) JP4519532B2 (en)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552972B1 (en) * 2003-10-09 2006-02-15 삼성에스디아이 주식회사 Flat panel display and fabrication method thereof
JP4333333B2 (en) * 2003-11-12 2009-09-16 ソニー株式会社 Display device and manufacturing method thereof
US20080093981A1 (en) * 2004-08-23 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Electron Injecting Composition, and Light Emitting Element and Light Emitting Device Using the Electron Injecting Composition
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5170964B2 (en) * 2005-02-18 2013-03-27 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
KR100721571B1 (en) * 2005-03-07 2007-05-23 삼성에스디아이 주식회사 Organic light emitting device and fabrication method of the same
JP2006286493A (en) * 2005-04-04 2006-10-19 Sony Corp Display element, display device, and manufacturing method of display element
JP4596977B2 (en) * 2005-05-20 2010-12-15 株式会社 日立ディスプレイズ Organic light emitting display
KR101136620B1 (en) 2005-06-29 2012-04-18 동우 화인켐 주식회사 Method for fabricating distributing wires for plus terminal of Organic Light Emitting Diode display panel
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2007073499A (en) * 2005-08-08 2007-03-22 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method
KR100645534B1 (en) 2005-08-12 2006-11-14 삼성에스디아이 주식회사 Mask for laser irradiation device and fabrication method of organic electroluminescence display device using the same
JP2007108469A (en) * 2005-10-14 2007-04-26 Seiko Epson Corp Method of manufacturing organic el device, organic el device, and electronic apparatus
US7915816B2 (en) 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
JP2008311212A (en) * 2007-05-14 2008-12-25 Sony Corp Organic electroluminescence display device
JP5443679B2 (en) * 2007-10-10 2014-03-19 株式会社ジャパンディスプレイ Organic EL display device
KR100911962B1 (en) * 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 Organic light emitting display device
CN101682957B (en) * 2008-03-04 2012-03-21 松下电器产业株式会社 Light-emitting element and display device
WO2010070798A1 (en) * 2008-12-18 2010-06-24 パナソニック株式会社 Organic electroluminescent display device and method for manufacturing same
TWI511288B (en) * 2009-03-27 2015-12-01 Semiconductor Energy Lab Semiconductor device
JP5627682B2 (en) * 2010-06-18 2014-11-19 パナソニック株式会社 Organic EL display device
KR101193195B1 (en) * 2010-07-02 2012-10-19 삼성디스플레이 주식회사 Organic light emitting display device
WO2013008765A1 (en) 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting device, and method for manufacturing the light-emitting module
US9006718B2 (en) 2011-09-02 2015-04-14 Panasonic Corporation Organic electroluminescence display panel and manufacturing method
JP5974249B2 (en) * 2011-09-08 2016-08-23 株式会社Joled Light emitting device and manufacturing method thereof
JPWO2013076948A1 (en) * 2011-11-24 2015-04-27 パナソニック株式会社 EL display device and manufacturing method thereof
US9171894B2 (en) 2012-05-31 2015-10-27 Joled Inc. Organic EL element, organic EL panel, organic EL light-emitting apparatus and organic EL display apparatus
JP6056072B2 (en) * 2012-06-27 2017-01-11 株式会社Joled Display device
US9362345B2 (en) * 2013-05-31 2016-06-07 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
JP6082918B2 (en) * 2013-09-13 2017-02-22 株式会社Joled Organic light emitting device and method for manufacturing the same
JP2015125808A (en) 2013-12-25 2015-07-06 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
KR102262772B1 (en) * 2013-12-30 2021-06-08 엘지디스플레이 주식회사 Organic Light Emitting Display
JP6306402B2 (en) * 2014-04-08 2018-04-04 株式会社ジャパンディスプレイ Organic EL display device and method of manufacturing organic EL display device
KR102609932B1 (en) * 2015-09-09 2023-12-04 이노럭스 코포레이션 Display device
JP6617024B2 (en) * 2015-12-24 2019-12-04 パイオニア株式会社 Light emitting device
WO2018179034A1 (en) * 2017-03-27 2018-10-04 シャープ株式会社 Display device
US10319935B2 (en) 2017-04-05 2019-06-11 Joled Inc. Organic EL display panel and method of manufacturing organic EL display panel
KR102450339B1 (en) * 2017-11-28 2022-10-04 엘지디스플레이 주식회사 Organic light emitting device
CN113257854B (en) * 2020-05-06 2022-11-15 广东聚华印刷显示技术有限公司 Display panel, preparation method thereof and display device
WO2023097506A1 (en) * 2021-11-30 2023-06-08 京东方科技集团股份有限公司 Display apparatus, and display panel and manufacturing method therefor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230086A (en) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd Active drive organic electroluminescence device and its manufacturing method
JP2002022932A (en) * 2000-07-13 2002-01-23 Canon Inc Optical element, method for producing the same, and liquid crystal device
JP2002189290A (en) * 2000-09-29 2002-07-05 Nippon Zeon Co Ltd Radiation sensitive resin composition for forming insulating film and insulating film for organic electroluminescent element
JP2002318556A (en) * 2001-04-20 2002-10-31 Toshiba Corp Active matrix type planar display device and manufacturing method therefor
JP2003086357A (en) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd Light emitting element and manufacturing method of the same
JP2004014366A (en) * 2002-06-07 2004-01-15 Seiko Epson Corp Organic electroluminescent device, manufacturing method of organic electroluminescent device and electronic equipment
JP2004111369A (en) * 2002-09-19 2004-04-08 Samsung Sdi Co Ltd Organic electroluminescent display device and its manufacturing method
JP2004207217A (en) * 2002-12-11 2004-07-22 Sony Corp Display device and manufacturing method of the same
JP2004349097A (en) * 2003-05-22 2004-12-09 Sony Corp Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270171A (en) * 1997-01-27 1998-10-09 Junji Kido Organic electroluminescent element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230086A (en) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd Active drive organic electroluminescence device and its manufacturing method
JP2002022932A (en) * 2000-07-13 2002-01-23 Canon Inc Optical element, method for producing the same, and liquid crystal device
JP2002189290A (en) * 2000-09-29 2002-07-05 Nippon Zeon Co Ltd Radiation sensitive resin composition for forming insulating film and insulating film for organic electroluminescent element
JP2002318556A (en) * 2001-04-20 2002-10-31 Toshiba Corp Active matrix type planar display device and manufacturing method therefor
JP2003086357A (en) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd Light emitting element and manufacturing method of the same
JP2004014366A (en) * 2002-06-07 2004-01-15 Seiko Epson Corp Organic electroluminescent device, manufacturing method of organic electroluminescent device and electronic equipment
JP2004111369A (en) * 2002-09-19 2004-04-08 Samsung Sdi Co Ltd Organic electroluminescent display device and its manufacturing method
JP2004207217A (en) * 2002-12-11 2004-07-22 Sony Corp Display device and manufacturing method of the same
JP2004349097A (en) * 2003-05-22 2004-12-09 Sony Corp Display device

Also Published As

Publication number Publication date
JP2005038833A (en) 2005-02-10

Similar Documents

Publication Publication Date Title
JP7322313B2 (en) light emitting device
JP4519532B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE
US8723417B2 (en) Display device and method for manufacturing the same
US6559594B2 (en) Light-emitting device
KR20070017073A (en) Light-emitting device and manufacturing method thereof
JP4755142B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING LIGHT EMITTING DEVICE
JP6334979B2 (en) Display device, display device manufacturing method, and electronic apparatus
JP2005294815A (en) Thin film transistor and semiconductor device
JP2005011571A (en) Electroluminescent display device, wiring board for electroluminescent display device, manufacturing method of electroluminescent display device, and electronic apparatus
JP2009055065A (en) Electrooptical device, and electronic apparatus
JP2004219931A (en) Element substrate, electronic device, electro-optical apparatus and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4519532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees