JP4658314B2

JP4658314B2 - Liquid crystal display device

Info

Publication number: JP4658314B2
Application number: JP2000384403A
Authority: JP
Inventors: 重人松元; 修鯵坂
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-12-18
Filing date: 2000-12-18
Publication date: 2011-03-23
Anticipated expiration: 2020-12-18
Also published as: JP2002182618A

Description

【０００１】
【発明の属する技術分野】
本発明は外部から供給される直流電源電圧を液晶駆動用電圧に変換し、液晶駆動回路に供給するＤＣ−ＤＣコンバータを搭載した液晶表示装置に関するものである。
【０００２】
【従来の技術】
パソコン等の外部機器から表示制御信号を入力する液晶表示装置は、液晶パネルと液晶駆動回路により構成される。
【０００３】
液晶パネルは対向配設させた互いに直交した電極群の間に液晶を介在させ、各種表示制御信号とデータ信号によって点灯させる画素の選択を行い、その選択画素部の電極両端に駆動用電圧を印加することで液晶を駆動し画面表示させている。
【０００４】
この画面表示に必要な表示制御信号は、１フレームで一画面の描画を行う際にその開始タイミングを規定するＦＲＡＭ信号と、液晶パネルに実装されている走査側ドライバのシフトクロック信号であり、また、信号側ドライバの出力ラッチパルス信号であるＬＯＡＤ信号と、ＬＯＡＤ信号入力タイミング、および信号側ドライバの表示データの取り込みタイミングを複数のクロックパルス毎に規定するＣＰ信号と、１フレーム毎、または数走査期間毎に液晶に印加する駆動用電圧の極性を反転させるＤＦ信号と、ＨレベルとＬレベルの２つの電圧レベルに変化し、Ｌレベルで走査パルスを非選択電位にするＤＩＳＰ信号とから構成される。
【０００５】
一方の液晶駆動回路は、液晶駆動用電圧が外部から供給されるものと、ロジック用直流電源電圧ＶＤＤを用いて液晶表示装置内部に有するＤＣ−ＤＣコンバータなどの電圧変換回路により生成するものとがある。
【０００６】
後者のようなＤＣ−ＤＣコンバータを内蔵する液晶表示装置においては、直流電源電圧ＶＤＤや表示制御信号が正常に入力されない状態で液晶駆動電圧が液晶パネルに印加されることを避けるために、直流電源電圧ＶＤＤが所定の電圧に上昇したことを検知するとともに、表示制御信号の内の所定信号、たとえばＦＲＡＭ信号の入力を条件にＤＣ−ＤＣコンバータの作動を開始させ、直流電源電圧ＶＤＤが所定電圧に低下したことを検知するか、あるいは所定信号であるＦＲＡＭ信号の未入力を条件にＤＣ−ＤＣコンバータの作動を停止させる構成となっている（特開平9-318927号参照）。
【０００７】
【発明が解決しようとする課題】
上述した構成の従来技術では、外部から供給される直流電源電圧ＶＤＤから液晶駆動用電圧を生成する際に、直流電源電圧ＶＤＤの電圧レベルおよび周期性を持った表示制御信号入力の有無によりＤＣ−ＤＣコンバータの作動開始および作動停止を制御しているが、しかしながら、バックライトなどの外部装置から発生されるノイズの影響をＤＣ−ＤＣコンバータが起動時に受けた場合、直流電源電圧ＶＤＤが所定電圧レベルを満たし、かつ表示制御信号が正常に入力されている状態であってもＤＣ−ＤＣコンバータが停止状態となるという課題がある。
【０００８】
したがって本発明の目的は、かかるＤＣ−ＤＣコンバータの不安定性を解消した高信頼性の液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の液晶表示装置は、液晶パネルと、該液晶パネルを駆動させる液晶駆動回路と、を備えた液晶表示装置であって、前記液晶駆動回路は、外部から入力される直流電源電圧を、前記液晶パネルを駆動させる液晶駆動用電圧に変換するＤＣ−ＤＣコンバータと、外部から入力される表示制御信号を検知する表示制御信号検知手段と、前記ＤＣ−ＤＣコンバータが作動状態もしくは作動停止状態かを判定する作動判定手段と、前記表示制御信号を用いて、前記ＤＣ−ＤＣコンバータに再起動をかける際に必要とするリセット信号を生成するリセット信号生成手段と、前記表示制御信号検知手段により前記表示制御信号が検知され、かつ前記作動判定手段により前記ＤＣ−ＤＣコンバータが作動停止状態と判定された場合に、前記リセット信号生成手段により生成されたリセット信号を前記ＤＣ−ＤＣコンバータに対して出力することにより、前記ＤＣ−ＤＣコンバータを再起動させるＤＣ−ＤＣ制御手段と、を有し、前記ＤＣ−ＤＣ制御手段は、前記ＤＣ−ＤＣコンバータに前記リセット信号を出力した回数が閾値を超えた場合に、前記ＤＣ−ＤＣコンバータに対する再起動の動作を停止する。
【００１２】
また、任意のリセット信号入力回数Ｎを設定し、そのＮ回にわたる再起動動作にもかかわらずＤＣ−ＤＣコンバータが起動しない場合は、自動的にリセット信号の出力を停止することができる。
【００１３】
好適例として、リセット信号生成手段からの３回のリセット信号出力にもかかわらずＤＣ−ＤＣコンバータが起動しない場合は、自動的にそのリセット信号の出力を停止することを挙げる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は本発明の液晶表示装置の構成を示すブロック図である。
【００１５】
この液晶表示装置１は、液晶パネル２と、外部から入力される表示制御信号を受けて液晶パネル２の駆動に必要な液晶駆動信号を出力する液晶駆動回路４とから成り、その液晶駆動回路４は、液晶駆動に必要な周期性を持った表示制御信号が外部から正常に入力されているか検知を行う表示制御信号検知手段５（以下、検知手段とする）と、周期性を持つ表示制御信号を用いて、ＤＣ−ＤＣコンバータに再起動をかける際に必要とするリセット信号を生成するリセット信号生成手段６と、外部から入力される直流電源電圧ＶＤＤを液晶駆動用電圧に変換するＤＣ−ＤＣコンバータ７と、ＤＣ−ＤＣコンバータ７の出力電圧からＤＣ−ＤＣコンバータが作動状態であるか、もしくは停止状態であるかを判定する作動判定手段８と、ＤＣ−ＤＣコンバータ７の作動開始および作動停止の制御を行うＤＣ−ＤＣ制御手段９とから構成される。
【００１６】
液晶表示装置１内の各構成部についての詳細を以下に説明する。
ＤＣ−ＤＣコンバータ７については、外部から入力される直流電源電圧ＶＤＤを液晶駆動用電圧へ変換する回路であり、その作動開始および作動停止を制御するための制御端子を有するものである。本例ではこの制御端子へ入力される電圧がＨレベルであれば作動状態、Ｌレベルであれば作動停止状態になるものとしている。
【００１７】
検知手段５については、図２に示す回路例でもって説明する。
１０は単安定マルチバイブレータ（たとえば、東芝製ＩＣ：TC74ＨCV123）であり、１１はＡＮＤ素子である。
【００１８】
この単安定マルチバイブレータ１０に対し検知対象信号としてＦＲＡＭ信号およびＬＯＡＤ信号を入力し、そのクリア端子にはＤＩＳＰ信号を入力する。
【００１９】
単安定マルチバイブレータ１０は外部にコンデンサと抵抗を接続し、その容量値と抵抗値から時定数を決定することができる。この時、定数内に入力信号が周期的に入力され、かつＤＩＳＰ信号がＨレベルであるときにのみ、その出力端子よりＨレベルの信号が出力される。
【００２０】
各マルチバイブレータの出力信号はＡＮＤ素子１１に入力されており、それぞれの出力信号がＨレベルであるときにのみ、検知手段5の出力端子からＨレベルの信号が出力される。
【００２１】
なお、本例ではＦＲＡＭ信号とＬＯＡＤ信号の検知を行っているが、他の表示制御信号の検知を行ってもよい。
【００２２】
つぎに図３でもって作動判定手段８の回路例を示す。
１７はボルテージディテクタ（たとえば、ＳＩＩ製S-808シリーズ）であり、ＤＣ−ＤＣコンバータの出力から得られる液晶駆動用電圧ＶＥＥは抵抗１５、１６によりＶＤへ抵抗分割され、ボルテージディテクタ１７へ入力される。
【００２３】
このボルテージディテクタ１７は内部で設定される検出電圧以上の電圧が入力されれば、ＶＤＤレベルの電圧を出力するものである。
【００２４】
本例では抵抗１５、１６の抵抗値は、ＤＣ−ＤＣコンバータが正常に作動している時のＶＤがボルテージディテクタ１７の検出電圧レベル以上になるように選択する。これによって、作動判定手段８の出力端子からは、ＤＣ−ＤＣコンバータが正常に作動している状態であればＶＤＤレベル（Ｈレベル）の電圧が出力され、ＤＣ−ＤＣコンバータが作動停止している状態であればＧＮＤレベル（Ｌレベル）の電圧が出力される。
【００２５】
リセット信号生成手段６については、図４の回路例でもって説明する。
プログラマブルカウンタ１２のクロック入力端子に周期性をもつ表示制御信号であるＦＲＡＭ信号を入力し、そのカウントした結果をデコーダ１３に入力する。さらにデコーダー１３から出力される信号をフリップフロップ１４（以下、ＦＦとする）に入力することにより、任意の周期を有するリセット信号を生成できる。
【００２６】
また、このプログラマブルカウンタ１２はカウント制御端子Ｅを有し、そのカウント制御端子ＥにＨレベルの信号が入力されると、カウント動作が停止される。そのカウント制御端子Ｅへは前記作動判定回路の出力信号である判定信号を入力し、判定信号がＨレベルである時、すなわち、ＤＣ−ＤＣコンバータが正常に動作している時には、そのカウント動作を停止させるように成している。
【００２７】
本例で用いるＤＣ−ＤＣコンバータは前記のような制御端子を有することで、この手段により生成されるリセット信号は、Ｈレベルの時間幅がＤＣ−ＤＣコンバータの起動に要する時間より十分長いものであるとする。本例では、たとえばＤＣ−ＤＣコンバータの起動に要する時間を５００ミリ秒（ｍｓ）と想定し、リセット信号はＨレベルとＬレベルの時間幅が共に１秒（ｓ）を有するものとした。
【００２８】
さらにＤＣ−ＤＣ制御手段９の回路例を図５に示す。
【００２９】
ＤＣ−ＤＣ制御手段９はＡＮＤ素子１１とＯＲ素子１８で構成される。
このＤＣ−ＤＣ制御手段９には、前述した検知手段５、リセット信号生成手段６および作動判定手段８からそれぞれ出力される検知信号、リセット信号、判定信号が入力され、その電圧レベルに応じてＤＣ−ＤＣコンバータを制御する信号を出力端子により出力する。
【００３０】
叙上にしたがって、表１にて各入力信号の電圧レベルとＤＣ−ＤＣ制御手段の出力信号であるＯＮ／ＯＦＦ信号との関係、ならびにその出力信号によって制御されるＤＣ−ＤＣの状態との関係を示す。
【００３１】
【表１】

【００３２】
検知信号がＬレベルの場合は他入力信号の電圧レベルに関係なく、ＯＮ／ＯＦＦ信号がＬレベルとなり、ＤＣ−ＤＣコンバータは動作停止状態となる。
【００３３】
また、検知信号および判定信号の双方ともＨレベルであれば、ＤＣ−ＤＣコンバータは起動され、その作動状態が維持される。
【００３４】
検知信号がＨレベルであり、判定信号がＬレベルであった場合、すなわちＤＣ−ＤＣコンバータが動作可能状態であるにもかかわらず作動停止している場合にはＤＣ−ＤＣコンバータのＯＮ／ＯＦＦ制御端子にリセット信号が入力され、ＤＣ−ＤＣコンバータに再起動がかけられる。
【００３５】
この再起動によりＤＣ−ＤＣコンバータが作動開始するとＤＣ−ＤＣ制御手段９の判定信号入力端子にはＨレベルの信号が入力され、検知信号と判定信号が共にＨレベルになり、そのためにＤＣ−ＤＣコンバータの作動状態が維持される。
【００３６】
なお、上記の例は、ＤＣ−ＤＣコンバータが動作可能状態であるにもかかわらず、停止している場合おいて再起動動作を自動的に行うものであるが、故障などの不具合によりＤＣ−ＤＣコンバータ自体が動作不能状態にあることも考えられる。そのため自動的にリセット信号を出力するＤＣ−ＤＣコンバータ制御手段９において、リセット信号の出力回数、つまり再起動動作を行う回数を制限し、任意の回数の再起動動作を行った結果、ＤＣ−ＤＣコンバータが動作しなかった場合には自動的に再起動動作を停止するような機能を設けることもできる。
【００３７】
ＤＣ−ＤＣ制御手段の回路例を図６に示す。
リセット信号入力端子に入力されたリセット信号は、判定信号がＬレベル、すなわちＤＣ−ＤＣが停止しているときのみＯＲ素子１８の出力端子からそのまま出力される。ＯＲ素子を通過したリセット信号はＤＣ−ＤＣ制御手段内で分岐され、カウンタ１９によりその入力回数がカウントされる。ここで用いるカウンタはカウント制御端子を有し、そのカウント制御端子EにＬレベルの信号が入力されるとカウント動作を停止するものである。
【００３８】
カウンタ１９より出力されるカウント結果はデコーダ２０を通し、ＦＦ２１のデータ入力端子に入力される。
【００３９】
デコーダ２０はあらかじめ設定したリセット信号の入力回数のカウント結果を受けるとＬレベルの信号を出力するようにしている。
【００４０】
ＦＦ２１のクロック端子にはＦＲＡＭ信号が入力され、デコーダ２０からＬレベルの信号が出力されると、その直後の１つ目のＦＲＡＭ信号パルスによりＦＦの出力端子からはＬレベルの信号が出力される。
【００４１】
このＦＦ２１より出力されたＬレベル信号を前記カウンタ１９のカウント制御端子に入力することによりカウント動作を停止することができる。
【００４２】
また、ＦＦ２１の出力端子Ｑより出力される信号はＡＮＤ素子２２に入力されており、ＦＦ２１の出力信号がＬレベルになった時点でＡＮＤ素子２２の出力はＬレベルに固定される。
【００４３】
上述したような再起動動作開始から再起動動作停止に至るまでの簡易タイミングを図７に示す。ここではデコーダ２０においてリセット信号の入力回数が３回になるとＬレベルの信号を出力するように設定している。
【００４４】
リセット信号の入力回数が３回目になった時点でデコーダ２０からはＬレベルの信号が出力されるため、ＦＦ２１の出力信号もＬレベルとなる。
【００４５】
この時点でＡＮＤ素子２２の片側の入力端子にはＬレベルの信号が入力され、結果としてＡＮＤ素子２２の出力はＬレベルに固定される。
【００４６】
また、同時にカウンタ１９のカウント動作も停止するため、ＦＦ２１の出力信号はＬレベルを維持することになる。
【００４７】
以上のようにＤＣ−ＤＣコンバータ自体に不具合がある場合などはその再起動動作を自動的に停止することができる。
【００４８】
なお、本発明者によってなされた発明を具体的な回路構成を挙げ説明してきたが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４９】
【発明の効果】
以上のとおり、本発明によれば、液晶表示装置内に内蔵されるＤＣ−ＤＣコンバータが作動可能状態にあるにもかかわらず作動停止状態になっていれば、自動的に再起動をかけ、その機能を回復させることができ、また、ＤＣ−ＤＣコンバータ自体に不具合がある場合などはその再起動動作を自動的に停止させることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の実施例を示すブロック図である。
【図２】表示制御信号検知手段の回路図である。
【図３】ＤＣ−ＤＣ起動判定手段の回路図である。
【図４】ＤＣ−ＤＣリセット信号生成手段の回路図である。
【図５】ＤＣ−ＤＣ制御手段の回路図である。
【図６】ＤＣ−ＤＣ制御手段の具体例を示す回路図である。
【図７】ＤＣ−ＤＣ制御手段において、３回のリセット信号入力動作を経て、自動停止するまでの様子をあらわす簡易タイミング図である。
【符号の説明】
１・・・液晶表示装置
２・・・液晶パネル
４・・・液晶駆動回路
５・・・表示制御信号検知手段
６・・・リセット信号生成手段
７・・・ＤＣ−ＤＣコンバータ
８・・・作動判定手段
９・・・ＤＣ−ＤＣ制御手段
１０・・・単安定マルチバイブレータ
１１、２２・・・ＡＮＤ素子
１２・・・プログラマブルカウンタ
１３、２０・・・デコーダ
１４、２１・・・フリップフロップ
１５、１６・・・抵抗
１７・・・ボルテージディテクタ
１８・・・ＯＲ素子
１９・・・カウンタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device equipped with a DC-DC converter that converts a DC power supply voltage supplied from the outside into a liquid crystal driving voltage and supplies it to a liquid crystal driving circuit.
[0002]
[Prior art]
A liquid crystal display device that inputs a display control signal from an external device such as a personal computer includes a liquid crystal panel and a liquid crystal drive circuit.
[0003]
The liquid crystal panel has a liquid crystal intervened between mutually orthogonal electrode groups, selects a pixel to be lit by various display control signals and data signals, and applies a driving voltage across the electrodes of the selected pixel portion. By doing so, the liquid crystal is driven and displayed on the screen.
[0004]
The display control signals necessary for this screen display are the FRAM signal that defines the start timing when drawing one screen in one frame, and the shift clock signal of the scanning driver mounted on the liquid crystal panel. The LOAD signal that is the output latch pulse signal of the signal side driver, the LOAD signal input timing, and the CP signal that defines the timing of fetching the display data of the signal side driver for each of a plurality of clock pulses, and every frame or several scans It consists of a DF signal that inverts the polarity of the driving voltage applied to the liquid crystal every period, and a DISP signal that changes to two voltage levels of H level and L level and makes the scanning pulse non-selective potential at L level. The
[0005]
One of the liquid crystal driving circuits includes a liquid crystal driving voltage supplied from the outside and a liquid crystal driving circuit generated by a voltage conversion circuit such as a DC-DC converter in the liquid crystal display device using the logic DC power supply voltage VDD. is there.
[0006]
In a liquid crystal display device incorporating a DC-DC converter such as the latter, in order to avoid applying a liquid crystal driving voltage to the liquid crystal panel in a state where the DC power supply voltage VDD and the display control signal are not normally input, While detecting that the voltage VDD has risen to a predetermined voltage, the DC-DC converter is started on the condition that a predetermined signal in the display control signal, for example, an FRAM signal is input, and the DC power supply voltage VDD is set to the predetermined voltage. It is configured to stop the operation of the DC-DC converter on the condition that a decrease is detected or the FRAM signal which is a predetermined signal is not input (see JP-A-9-318927).
[0007]
[Problems to be solved by the invention]
In the conventional technology having the above-described configuration, when the liquid crystal driving voltage is generated from the direct-current power supply voltage VDD supplied from the outside, the DC- The DC converter controls the start and stop of operation of the DC converter. However, when the DC-DC converter is affected by noise generated from an external device such as a backlight, the DC power supply voltage VDD is set to a predetermined voltage level. However, there is a problem that the DC-DC converter is stopped even when the display control signal is normally input.
[0008]
Accordingly, an object of the present invention is to provide a highly reliable liquid crystal display device in which the instability of such a DC-DC converter is eliminated.
[0009]
[Means for Solving the Problems]
The liquid crystal display device of the present invention includes a liquid crystal panel, a liquid crystal display device and a liquid crystal driving circuit for driving the liquid crystal panel, the liquid crystal driving circuit, the DC power supply voltage input from the external unit, A DC-DC converter for converting to a liquid crystal driving voltage for driving the liquid crystal panel; display control signal detecting means for detecting a display control signal input from the outside; and whether the DC-DC converter is in an operating state or an inactive state. and determining operation determination means, using the display control signal, and a reset signal generating means for generating a reset signal that required when applying restart the DC-DC converter, wherein the said display control signal detection means when the DC-DC converter is determined to be deactivated state by the display control signal is detected, and the operation determination means, said reset signal By outputting a reset signal generated by the formation means to said DC-DC converter, a DC-DC controller to restart the DC-DC converter has, the DC-DC controller means, When the number of times the reset signal is output to the DC-DC converter exceeds a threshold value, the restart operation for the DC-DC converter is stopped .
[0012]
Further, when an arbitrary number N of reset signal inputs is set and the DC-DC converter does not start despite the N restart operations, the reset signal output can be automatically stopped.
[0013]
As a preferred example, when the DC-DC converter does not start despite the three reset signal outputs from the reset signal generating means, the output of the reset signal is automatically stopped.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of the liquid crystal display device of the present invention.
[0015]
The liquid crystal display device 1 includes a liquid crystal panel 2 and a liquid crystal drive circuit 4 that receives a display control signal input from the outside and outputs a liquid crystal drive signal necessary for driving the liquid crystal panel 2. The display control signal detection means 5 (hereinafter referred to as detection means) for detecting whether a display control signal having periodicity necessary for driving the liquid crystal is normally input from the outside, and a display control signal having periodicity And a reset signal generating means 6 for generating a reset signal necessary for restarting the DC-DC converter, and a DC-DC for converting a DC power supply voltage VDD input from the outside into a liquid crystal driving voltage. Converter 7, operation determination means 8 for determining whether the DC-DC converter is in an operating state or a stopped state from the output voltage of DC-DC converter 7, and a DC-DC converter Composed of DC-DC controlling unit 9 for controlling the operation start and operation stop of the converter 7.
[0016]
Details of each component in the liquid crystal display device 1 will be described below.
The DC-DC converter 7 is a circuit that converts a DC power supply voltage VDD input from the outside into a liquid crystal driving voltage, and has a control terminal for controlling the start and stop of the operation. In this example, if the voltage input to this control terminal is H level, it will be in an operating state, and if it is L level, it will be in an operation stop state.
[0017]
The detection means 5 will be described using the circuit example shown in FIG.
10 is a monostable multivibrator (for example, IC: TC74HCV123 manufactured by Toshiba), and 11 is an AND element.
[0018]
An FRAM signal and a LOAD signal are input to the monostable multivibrator 10 as detection target signals, and a DISP signal is input to the clear terminal.
[0019]
The monostable multivibrator 10 can connect a capacitor and a resistor to the outside, and can determine a time constant from the capacitance value and the resistance value. At this time, only when the input signal is periodically input within the constant and the DISP signal is at the H level, the signal at the H level is output from the output terminal.
[0020]
The output signal of each multivibrator is input to the AND element 11, and an H level signal is output from the output terminal of the detecting means 5 only when each output signal is at the H level.
[0021]
In this example, the FRAM signal and the LOAD signal are detected, but other display control signals may be detected.
[0022]
Next, FIG. 3 shows a circuit example of the operation determination means 8.
Reference numeral 17 denotes a voltage detector (for example, S-808 series manufactured by SII). The liquid crystal driving voltage VEE obtained from the output of the DC-DC converter is resistance-divided into VD by the

resistors

15 and 16 and input to the voltage detector 17. .
[0023]
The voltage detector 17 outputs a voltage of VDD level when a voltage equal to or higher than a detection voltage set inside is input.
[0024]
In this example, the resistance values of the

resistors

15 and 16 are selected so that VD when the DC-DC converter is operating normally is equal to or higher than the detection voltage level of the voltage detector 17. As a result, if the DC-DC converter is operating normally, the output terminal of the operation determining means 8 outputs a voltage of VDD level (H level), and the DC-DC converter is stopped. In the state, a GND level (L level) voltage is output.
[0025]
The reset signal generation means 6 will be described using the circuit example of FIG.
An FRAM signal which is a display control signal having periodicity is input to the clock input terminal of the programmable counter 12, and the counted result is input to the decoder 13. Furthermore, a reset signal having an arbitrary cycle can be generated by inputting a signal output from the decoder 13 to a flip-flop 14 (hereinafter referred to as FF).
[0026]
The programmable counter 12 has a count control terminal E. When an H level signal is input to the count control terminal E, the count operation is stopped. A determination signal that is an output signal of the operation determination circuit is input to the count control terminal E. When the determination signal is at an H level, that is, when the DC-DC converter is operating normally, the count operation is performed. It is made to stop.
[0027]
Since the DC-DC converter used in this example has the control terminal as described above, the reset signal generated by this means has a time width of H level sufficiently longer than the time required for starting the DC-DC converter. And In this example, for example, it is assumed that the time required for starting the DC-DC converter is 500 milliseconds (ms), and the reset signal has both the time width of H level and L level having 1 second (s).
[0028]
Furthermore, a circuit example of the DC-DC control means 9 is shown in FIG.
[0029]
The DC-DC control means 9 includes an AND element 11 and an OR element 18.
The DC-DC control means 9 receives detection signals, reset signals, and determination signals output from the detection means 5, the reset signal generation means 6 and the operation determination means 8, respectively. -A signal for controlling the DC converter is output from the output terminal.
[0030]
According to the above, in Table 1, the relationship between the voltage level of each input signal and the ON / OFF signal that is the output signal of the DC-DC control means, and the relationship between the DC-DC states controlled by the output signal. Indicates.
[0031]
[Table 1]

[0032]
When the detection signal is at the L level, the ON / OFF signal is at the L level regardless of the voltage level of the other input signals, and the DC-DC converter is stopped.
[0033]
If both the detection signal and the determination signal are at the H level, the DC-DC converter is activated and its operating state is maintained.
[0034]
When the detection signal is at the H level and the determination signal is at the L level, that is, when the DC-DC converter is in an operable state but has stopped operating, the DC-DC converter ON / OFF control A reset signal is input to the terminal, and the DC-DC converter is restarted.
[0035]
When the DC-DC converter starts to operate by this restart, an H level signal is input to the determination signal input terminal of the DC-DC control means 9, and both the detection signal and the determination signal become H level. The operating state of the converter is maintained.
[0036]
In the above example, the restart operation is automatically performed when the DC-DC converter is stopped even though the DC-DC converter is in an operable state. It is also possible that the converter itself is inoperable. Therefore, in the DC-DC converter control means 9 that automatically outputs a reset signal, the number of reset signal outputs, that is, the number of restart operations is limited, and an arbitrary number of restart operations are performed. It is also possible to provide a function for automatically stopping the restart operation when the converter does not operate.
[0037]
A circuit example of the DC-DC control means is shown in FIG.
The reset signal input to the reset signal input terminal is output as it is from the output terminal of the OR element 18 only when the determination signal is at L level, that is, when DC-DC is stopped. The reset signal that has passed through the OR element is branched in the DC-DC control means, and the counter 19 counts the number of inputs. The counter used here has a count control terminal. When an L level signal is input to the count control terminal E, the counter operation is stopped.
[0038]
The count result output from the counter 19 is input to the data input terminal of the FF 21 through the decoder 20.
[0039]
The decoder 20 outputs an L level signal upon receiving a preset count result of the number of reset signal inputs.
[0040]
When the FRAM signal is input to the clock terminal of the FF 21 and an L level signal is output from the decoder 20, an L level signal is output from the FF output terminal by the first FRAM signal pulse immediately after that. .
[0041]
The count operation can be stopped by inputting the L level signal output from the FF 21 to the count control terminal of the counter 19.
[0042]
Further, the signal output from the output terminal Q of the FF 21 is input to the AND element 22, and when the output signal of the FF 21 becomes L level, the output of the AND element 22 is fixed to L level.
[0043]
FIG. 7 shows a simple timing from the start of the restart operation as described above to the stop of the restart operation. Here, the decoder 20 is set to output an L level signal when the reset signal is input three times.
[0044]
Since the decoder 20 outputs an L level signal when the reset signal is input for the third time, the output signal of the FF 21 is also at the L level.
[0045]
At this time, an L level signal is input to one input terminal of the AND element 22, and as a result, the output of the AND element 22 is fixed to the L level.
[0046]
At the same time, the count operation of the counter 19 is stopped, so that the output signal of the FF 21 is maintained at the L level.
[0047]
As described above, when the DC-DC converter itself has a defect, the restarting operation can be automatically stopped.
[0048]
Although the invention made by the inventor has been described with a specific circuit configuration, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0049]
【The invention's effect】
As described above, according to the present invention, if the DC-DC converter built in the liquid crystal display device is in an operable state but is in an operation stopped state, the apparatus is automatically restarted. The function can be restored, and when the DC-DC converter itself is defective, the restarting operation can be automatically stopped.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a liquid crystal display device of the present invention.
FIG. 2 is a circuit diagram of a display control signal detection unit.
FIG. 3 is a circuit diagram of DC-DC activation determining means.
FIG. 4 is a circuit diagram of DC-DC reset signal generation means.
FIG. 5 is a circuit diagram of DC-DC control means.
FIG. 6 is a circuit diagram showing a specific example of DC-DC control means.
FIG. 7 is a simplified timing diagram showing how the DC-DC control means goes through automatic reset stop after three reset signal input operations.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device 2 ... Liquid crystal panel 4 ... Liquid crystal drive circuit 5 ... Display control signal detection means 6 ... Reset signal generation means 7 ... DC-DC converter 8 ... Operation | movement Determination means 9 ... DC-DC control means 10 ...

monostable multivibrators

11,22 ... AND element 12 ...

programmable counter

13,20 ...

decoder

14, 21 ...

flip flop

15, 16 ... resistor 17 ... voltage detector 18 ... OR element 19 ... counter

Claims

A liquid crystal display device including a liquid crystal panel, a liquid crystal driving circuit for driving the liquid crystal panel, a,
The liquid crystal driving circuit includes:
The DC power supply voltage input from the external unit, and the DC-DC converter which converts the liquid crystal driving voltage for driving the liquid crystal panel,
Display control signal detection means for detecting a display control signal input from the outside;
An operation determining means for determining whether the DC-DC converter is in an operating state or an operating stop state;
Using the display control signal, and a reset signal generating means for generating a reset signal that required when applying restart the DC-DC converter,
Wherein the display control signals by the display control signal detection means is detected, and the operation when the DC-DC converter is determined to be deactivated state by determining means, said reset signal generated by the reset signal generating means DC-DC control means for restarting the DC-DC converter by outputting to the DC-DC converter ,
The DC-DC control means stops a restart operation for the DC-DC converter when the number of times the reset signal is output to the DC-DC converter exceeds a threshold value .