JP4657758B2 - Substrate inspection apparatus and substrate inspection method - Google Patents
Substrate inspection apparatus and substrate inspection method Download PDFInfo
- Publication number
- JP4657758B2 JP4657758B2 JP2005050963A JP2005050963A JP4657758B2 JP 4657758 B2 JP4657758 B2 JP 4657758B2 JP 2005050963 A JP2005050963 A JP 2005050963A JP 2005050963 A JP2005050963 A JP 2005050963A JP 4657758 B2 JP4657758 B2 JP 4657758B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- signal
- negative
- positive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 353
- 239000000758 substrate Substances 0.000 title claims description 156
- 238000000034 method Methods 0.000 title claims description 10
- 238000005259 measurement Methods 0.000 claims description 163
- 238000012360 testing method Methods 0.000 claims description 79
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 52
- 230000002950 deficient Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 10
- 230000005678 Seebeck effect Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、複数の配線パターンが形成された被検査基板に対して、前記配線パターン上に予め設定され、2つの測定点間の導通検査を行う基板検査装置及び基板検査方法に関する。特に、ビアを有するビルドアップ基板に対して、前記2つの測定点間の導通検査を行う基板検査装置及び基板検査方法に関する。 The present invention relates to a substrate inspection apparatus and a substrate inspection method for performing a continuity inspection between two measurement points that are set in advance on the wiring pattern with respect to a substrate to be inspected on which a plurality of wiring patterns are formed. In particular, the present invention relates to a substrate inspection apparatus and a substrate inspection method for performing a continuity inspection between the two measurement points on a buildup substrate having a via.
回路基板上の配線パターンは、その回路基板に搭載されるIC等の半導体や抵抗器等の電気部品に電気信号を正確に伝達する必要があるため、従来、半導体や電気部品を実装する前のプリント配線基板、液晶パネルやプラズマディスプレイパネルに配線パターンが形成された回路配線基板、あるいは半導体ウェハ等の基板に形成された配線パターンに対して、検査対象となる配線パターンに設けられた測定点間の抵抗値を測定してその良否が検査されている。 The wiring pattern on a circuit board needs to accurately transmit electrical signals to electrical components such as ICs and resistors mounted on the circuit board. Between printed wiring boards, circuit wiring boards on which wiring patterns are formed on liquid crystal panels and plasma display panels, or wiring patterns formed on boards such as semiconductor wafers, between measurement points provided on wiring patterns to be inspected The resistance value is measured and the quality is inspected.
このように測定点間の抵抗値に基づいて基板の良否を判定するためには、測定点間の抵抗値を正確に測定する必要があり、公知の4端子測定法を用いて更に高精度の測定が可能な測定方法が提案されている(特許文献1参照)。
一方、近年、回路基板の微細化の進行に伴い配線パターンの幅が狭くなり、配線パターンの幅(又は、厚さ)のバラツキが測定点間の抵抗値に及ぼす影響が大きくなっている。そのため、測定点間の抵抗値のバラツキが大きく、上述のように測定点間の抵抗値が高精度に測定された場合でも、その良否判定の基準となる閾値の設定が困難となり、その結果、基板の導通検査を正確に行うことが困難となる場合がある。 On the other hand, in recent years, with the progress of miniaturization of circuit boards, the width of the wiring pattern is narrowed, and the influence of the variation in the width (or thickness) of the wiring pattern on the resistance value between the measurement points is increasing. Therefore, the variation in the resistance value between the measurement points is large, and even when the resistance value between the measurement points is measured with high accuracy as described above, it is difficult to set a threshold value that is a criterion for the pass / fail judgment. It may be difficult to accurately perform a continuity test of the substrate.
特に、基板がビアを有するビルドアップ基板である場合には、例えば、レーザビア等のビアに発生した接合不良に伴う測定点間の抵抗値の増加が小さく、配線パターンの幅等のバラツキに伴う測定点間の抵抗値のバラツキと同程度(あるいはそれ以下)となり、良否判定の基準となる閾値の設定が極めて困難となる。 In particular, when the substrate is a build-up substrate having vias, for example, the increase in resistance value between measurement points due to a bonding failure occurring in a via such as a laser via is small, and the measurement is accompanied by variations in the width of the wiring pattern, etc. It becomes almost the same as (or less than) the variation in the resistance value between the points, and it becomes extremely difficult to set a threshold value as a criterion for pass / fail judgment.
本発明は上記課題に鑑みてなされたもので、被検査基板の導通検査を正確に行う基板検査装置及び基板検査方法を提供することを目的としている。 The present invention has been made in view of the above problems, and an object thereof is to provide a substrate inspection apparatus and a substrate inspection method for accurately performing a continuity inspection of a substrate to be inspected.
請求項1に記載の基板検査装置は、複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査装置であって、検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成手段と、各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定手段と、前記出力信号に基づいて前記被検査基板の良否を判定する判定手段とを備え、前記検査信号生成手段は、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化し、前記正検査信号及び負検査信号の絶対値が1周期毎に増加し、互いにその絶対値が略同一の信号を順次生成し、前記測定手段は、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、前記判定手段は、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定するものであり、前記検査信号の絶対値の増大に伴う前記抵抗値の最小値と最大値との差が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴とする。
The substrate inspection apparatus according to
上記の構成によれば、検査信号生成手段によって、検査信号の絶対値が少なくとも2つのレベルに変化する信号が順次生成され、生成された検査信号が各配線パターン上に予め設定された2つの測定点間に付与される。そして、測定手段によって、各レベルの検査信号にそれぞれ対応する2つの測定点間の出力信号が測定され、判定手段によって、これらの出力信号に基づいて被検査基板の良否が判定される。 According to the above configuration, the inspection signal generation means sequentially generates a signal in which the absolute value of the inspection signal changes to at least two levels, and the generated inspection signal has two measurements set in advance on each wiring pattern. It is given between points. Then, an output signal between two measurement points corresponding to each level of the inspection signal is measured by the measuring means, and the quality of the substrate to be inspected is determined based on these output signals by the determining means.
従って、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。 Therefore, since the quality of the substrate to be inspected can be determined based on the output signals corresponding to the inspection signals whose absolute values change to at least two levels, the continuity inspection of the substrate to be inspected can be accurately performed.
上記の構成によれば、検査信号生成手段によって、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成されると共に、各信号の絶対値が1周期毎に変化する信号が生成される。そして、測定手段によって、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定され、判定手段によって、正出力信号及び負出力信号に基づいて前記被検査基板の良否が判定される。 According to the above configuration, the test signal generation means alternately generates a positive test signal that is a positive test signal and a negative test signal that is a negative test signal for a predetermined period, and A signal whose absolute value changes every cycle is generated. Then, a positive output signal and a negative output signal, which are output signals between two measurement points respectively corresponding to the positive inspection signal and the negative inspection signal, are measured by the measurement means, and the positive output signal and the negative output signal are determined by the determination means. Based on this, the quality of the substrate to be inspected is determined.
従って、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力信号が測定され、正確な測定が可能となる。 Therefore, since a positive output signal and a negative output signal, which are output signals between two measurement points corresponding to the positive test signal and the negative test signal, are measured, measurement errors due to polarity (measurement errors due to Seebeck effect etc.) ) Is measured, and an accurate measurement is possible.
更に、正検査信号及び負検査信号が所定周期分だけ生成されると共に、各信号の絶対値が1周期毎に変化する信号が生成され、正検査信号及び負検査信号の絶対値の変化に伴う正出力信号及び負出力信号の変化に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。 In addition, a positive test signal and a negative test signal are generated for a predetermined period, and a signal in which the absolute value of each signal changes every cycle is generated, which accompanies a change in the absolute value of the positive test signal and the negative test signal. Since the quality of the board to be inspected can be determined based on the change in the positive output signal and the negative output signal, the continuity inspection of the board to be inspected can be accurately performed.
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が生成される。 According to said structure, the signal which the absolute value of a positive test signal and a negative test signal increases for every period is produced | generated by a test signal production | generation means.
従って、各配線パターン上に予め設定された2つの測定点間に、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が付与されるため、配線パターン内の不良箇所における不可逆的な変化に起因して出力信号が変化する場合にも不良が検出される可能性が高まり、被検査基板の導通検査を正確に行うことが可能となる。 Accordingly, a signal for increasing the absolute value of the positive inspection signal and the negative inspection signal every period is given between two measurement points set in advance on each wiring pattern, so that irreversibility in a defective portion in the wiring pattern is provided. Even when the output signal changes due to a general change, the possibility that a defect is detected increases, and the continuity inspection of the substrate to be inspected can be performed accurately.
例えば、所定値以上の絶対値の正検査信号又は負検査信号が付与されることによって、配線パターン内に不可逆的な変化(例えば、ビアに接触不良がある場合に接合不良箇所が発熱により溶融する変化)が生じる場合には、この所定値の前後で出力信号が変化するため、不良が検出され、被検査基板の導通検査を正確に行うことが可能となる。 For example, when a positive inspection signal or a negative inspection signal having an absolute value greater than or equal to a predetermined value is applied, an irreversible change in the wiring pattern (for example, when there is a contact failure in a via, a joint failure portion is melted by heat generation) When the change occurs, the output signal changes before and after the predetermined value, so that a defect is detected and the continuity inspection of the substrate to be inspected can be performed accurately.
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、互いにその絶対値が略同一の信号が順次生成される。 According to the above configuration, the inspection signal generation unit sequentially generates signals having substantially the same absolute value as the positive inspection signal and the negative inspection signal.
従って、互いに絶対値が略同一の正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。 Accordingly, since a positive output signal and a negative output signal, which are output signals between two measurement points respectively corresponding to a positive test signal and a negative test signal having substantially the same absolute value, are measured, measurement errors associated with polarity are further increased. An output signal that can be canceled out precisely is measured, and a more accurate measurement is possible.
請求項2に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、所定幅を有する矩形波を生成し、前記測定手段が、前記正出力信号及び負出力信号をそれぞれ2以上の所定回数だけ測定し、前記判定手段が、前記正検査信号及び負検査信号の絶対値と、前記所定回数に対応する個数の前記正出力信号及び負出力信号のそれぞれの平均値とに基づいて判定することを特徴としている。
The substrate inspection apparatus according to
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、所定幅を有する矩形波が生成され、測定手段によって、正出力信号及び負出力信号がそれぞれ2以上の所定回数だけ測定される。そして、判定手段によって、正検査信号及び負検査信号の絶対値と、所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値とに基づいて被検査基板の良否が判定される。 According to the above configuration, the inspection signal generation unit generates a rectangular wave having a predetermined width as the positive inspection signal and the negative inspection signal, and the measurement unit outputs the positive output signal and the negative output signal two or more times each. Only measured. Then, the determination means determines the quality of the substrate to be inspected based on the absolute values of the positive inspection signal and the negative inspection signal and the average values of the number of positive output signals and negative output signals corresponding to a predetermined number of times. .
従って、2以上の所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。 Therefore, the quality of the inspected substrate is determined based on the average value of each of the positive output signals and the negative output signals corresponding to a predetermined number of times of 2 or more, so that a more accurate output signal is measured, and further Accurate determination is possible.
請求項3に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電流源から正検査電流及び負検査電流を順次生成し、前記測定手段が、前記正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値を測定し、前記判定手段が、前記正検査電流及び負検査電流の絶対値と、前記正出力電圧値及び負出力電圧値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴としている。
The substrate inspection apparatus according to
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、出力レベルが変更可能な定電流源から正検査電流及び負検査電流が順次生成され、測定手段によって、正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値が測定される。そして、判定手段によって、正検査電流及び負検査電流の絶対値と、正出力電圧値及び負出力電圧値とを用いて抵抗値が求められ、求められた抵抗値に基づいて被検査基板の良否が判定される。 According to the above configuration, the positive inspection current and the negative inspection current are sequentially generated from the constant current source whose output level can be changed as the positive inspection signal and the negative inspection signal by the inspection signal generation means, and the positive inspection current is generated by the measurement means. A positive output voltage value and a negative output voltage value, which are voltage values respectively corresponding to the current and the negative inspection current, are measured. Then, the determination means obtains the resistance value using the absolute values of the positive inspection current and the negative inspection current, and the positive output voltage value and the negative output voltage value, and the quality of the inspected substrate is determined based on the obtained resistance value. Is determined.
従って、出力レベルが変更可能な定電流源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査が行われる。 Therefore, since the inspection signal is generated by the constant current source whose output level can be changed, the inspection signal is generated with a simple configuration. Furthermore, since pass / fail is determined based on the accurately measured resistance value, an appropriate continuity test is performed.
請求項4に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電圧源から正検査電圧及び負検査電圧を順次生成し、前記測定手段が、前記正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値を測定し、前記判定手段が、前記正検査電圧及び負検査電圧の絶対値と、前記正出力電流値及び負出力電流値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴としている。
The substrate inspection apparatus according to claim 4 , wherein the inspection signal generation unit sequentially generates a positive inspection voltage and a negative inspection voltage from a constant voltage source whose output level can be changed as the positive inspection signal and the negative inspection signal. The measuring means measures a positive output current value and a negative output current value, which are current values respectively corresponding to the positive inspection voltage and the negative inspection voltage, and the determination means is an absolute value of the positive inspection voltage and the negative inspection voltage. And the positive output current value and the negative output current value are used to determine a resistance value, and a determination is made based on the obtained resistance value.
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、出力レベルが変更可能な定電圧源から正検査電圧及び負検査電圧が順次生成され、測定手段によって、正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値が測定される。そして、判定手段によって、正検査電圧及び負検査電圧の絶対値と、正出力電流値及び負出力電流値とを用いて抵抗値が求められ、求められた抵抗値に基づいて被検査基板の良否が判定される。 According to the above configuration, the positive inspection voltage and the negative inspection voltage are sequentially generated from the constant voltage source whose output level can be changed as the positive inspection signal and the negative inspection signal by the inspection signal generation means, and the positive inspection voltage is generated by the measurement means. A positive output current value and a negative output current value, which are current values corresponding to the voltage and the negative test voltage, are measured. Then, the determination means obtains the resistance value using the absolute value of the positive inspection voltage and the negative inspection voltage, and the positive output current value and the negative output current value, and the pass / fail of the inspected board is determined based on the obtained resistance value. Is determined.
従って、出力レベルが変更可能な定電圧源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査が行われる。 Accordingly, since the inspection signal is generated by the constant voltage source whose output level can be changed, the inspection signal is generated with a simple configuration. Furthermore, since pass / fail is determined based on the accurately measured resistance value, an appropriate continuity test is performed.
また、請求項1の構成によれば、判定手段によって、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上である場合に、被検査基板が不良であると判定される。
According to the configuration of the first aspect, the substrate to be inspected is determined to be defective by the determination means when the change in resistance value accompanying the increase in the absolute value of the inspection signal is equal to or greater than a predetermined threshold.
従って、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上であるか否かに応じて、被検査基板が不良であるか否かが判定されるため、更に正確に被検査基板の良否の判定が行われる。 Accordingly, whether or not the substrate to be inspected is defective is determined depending on whether or not the change in the resistance value accompanying the increase in the absolute value of the inspection signal is greater than or equal to a predetermined threshold value. The quality of the substrate is determined.
ここで、「抵抗値の変化」とは、抵抗値の変化量に限らず、抵抗値の変化率等を含む概念であり、「所定の閾値」は、「抵抗値の変化」の形態に対応するものである。例えば、抵抗値の変化量である場合には、変化量の閾値である。 Here, “change in resistance value” is a concept that includes not only the amount of change in resistance value but also the rate of change in resistance value, etc. “predetermined threshold” corresponds to the form of “change in resistance value”. To do. For example, in the case of a change amount of the resistance value, it is a threshold value of the change amount.
請求項5に記載の基板検査装置は、前記被検査基板が、ビアを有するビルドアップ基板であることを特徴としている。
The substrate inspection apparatus according to
上記の構成によれば、被検査基板がビアを有するビルドアップ基板であるため、ビアにおいて接合不良等が発生した場合にも、被検査基板の良否が正確に判定される。 According to the above configuration, since the substrate to be inspected is a build-up substrate having vias, whether or not the substrate to be inspected is accurately determined even when a bonding failure or the like occurs in the vias.
例えば、ビアに接合不良がある場合に、ビアに印加される検査電流が増大して、接合不良箇所が発熱により溶融して導通面積が増大すると抵抗値が減少するため、検査電流の増加に伴う抵抗値の変化を検出することによって、ビアの接合不良が検出される。 For example, when there is a bonding failure in the via, the inspection current applied to the via increases, and the resistance value decreases when the bonding failure portion melts due to heat generation and the conduction area increases. By detecting a change in the resistance value, a via junction failure is detected.
請求項6に記載の基板検査方法は、複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査方法であって、検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成ステップと、各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定ステップと、前記出力信号に基づいて前記被検査基板の良否を判定する判定ステップとを備え、前記検査信号生成ステップは、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化し、前記正検査信号及び負検査信号の絶対値が1周期毎に増加し、互いにその絶対値が略同一の信号を順次生成し、前記測定ステップは、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、前記判定ステップは、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定するものであり、前記検査信号の絶対値の増大に伴う前記抵抗値の最小値と最大値との差が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴とする。
The substrate inspection method according to
上記の方法によれば、検査信号の絶対値が少なくとも2つのレベルに変化する信号が順次生成される。そして、各レベルの検査信号にそれぞれ対応する2つの測定点間の出力信号が測定され。更に、これらの出力信号に基づいて被検査基板の良否が判定される。 According to the above method, signals in which the absolute value of the inspection signal changes to at least two levels are sequentially generated. Then, an output signal between two measurement points corresponding to each level of the inspection signal is measured. Furthermore, the quality of the substrate to be inspected is determined based on these output signals.
従って、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。 Therefore, since the quality of the substrate to be inspected can be determined based on the output signals corresponding to the inspection signals whose absolute values change to at least two levels, the continuity inspection of the substrate to be inspected can be accurately performed.
請求項1、6に記載の発明によれば、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことができる。
According to the first and sixth aspects of the present invention, the quality of the substrate to be inspected can be determined based on the output signals respectively corresponding to the inspection signals whose absolute values change to at least two levels. Inspection can be performed accurately.
請求項1、6に記載の発明によれば、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力信号が測定され、正確な測定を行うことができる。
According to the invention of
請求項1、6に記載の発明によれば、各配線パターン上に予め設定された2つの測定点間に、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が付与されるため、配線パターン内の不良箇所における不可逆的な変化に起因して出力信号が変化する場合にも不良が検出される可能性が高まり、被検査基板の導通検査を正確に行うことができる。
According to the first and sixth aspects of the present invention, a signal for increasing the absolute values of the positive inspection signal and the negative inspection signal every period is provided between two measurement points set in advance on each wiring pattern. Therefore, even when the output signal changes due to an irreversible change in the defective portion in the wiring pattern, the possibility that a defect is detected increases, and the continuity inspection of the substrate to be inspected can be performed accurately.
請求項1、6に記載の発明によれば、互いに絶対値が略同一の正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確に測定できる。
According to the invention of
請求項2に記載の発明によれば、2以上の所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値とに基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確に判定できる。
According to the invention described in
請求項3に記載の発明によれば、出力レベルが変更可能な定電流源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査を行うことができる。
According to the third aspect of the invention, since the inspection signal is generated by the constant current source whose output level can be changed, the inspection signal is generated with a simple configuration. Furthermore, since pass / fail is determined based on the accurately measured resistance value, an appropriate continuity test can be performed.
請求項4に記載の発明によれば、出力レベルが変更可能な定電圧源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査を行うことができる。
According to the fourth aspect of the invention, since the inspection signal is generated by the constant voltage source whose output level can be changed, the inspection signal is generated with a simple configuration. Furthermore, since pass / fail is determined based on the accurately measured resistance value, an appropriate continuity test can be performed.
請求項1に記載の発明によれば、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上であるか否かに応じて、被検査基板が不良であるか否かが判定されるため、更に正確な被検査基板の良否の判定を行うことができる。
According to the first aspect of the present invention, it is determined whether or not the substrate to be inspected is defective depending on whether or not the change in the resistance value accompanying the increase in the absolute value of the inspection signal is equal to or greater than a predetermined threshold value. Therefore, it is possible to determine the quality of the substrate to be inspected more accurately.
請求項5に記載の発明によれば、被検査基板がビアを有するビルドアップ基板であるため、ビアにおいて接合不良等が発生した場合にも、被検査基板の良否を正確に判定できる。 According to the fifth aspect of the present invention, since the substrate to be inspected is a build-up substrate having vias, it is possible to accurately determine the quality of the substrate to be inspected even when a bonding failure occurs in the vias.
図1は、この発明に係る基板検査装置の一実施形態を示す側面断面図であり、図2は図1の基板検査装置の平面図である。後述する各図との方向関係を明確にするために、XYZ直角座標軸を記載している。 FIG. 1 is a side sectional view showing an embodiment of a substrate inspection apparatus according to the present invention, and FIG. 2 is a plan view of the substrate inspection apparatus of FIG. In order to clarify the directional relationship with each drawing described later, XYZ rectangular coordinate axes are described.
これらの図に示すように、この基板検査装置は、装置前方側(−Y側)に装置本体1に対して開閉扉11が開閉自在に配設されており、この開閉扉11を開いた状態で、配線パターンが複数の層に形成されたビルドアップ基板である基板2(被検査基板に相当する:図6参照)を、装置前方側中央部に設けられた搬出入部3から装置本体1内に搬入可能とされている。また、この搬出入部3の後方側(+Y側)には、検査信号を伝送する複数本(例えば、500本)の接触子44を備え、基板2の配線パターンのランド(測定点に相当する)に接触子44を当接させるべく後述する検査治具41を移動させる検査部4が設けられている。
As shown in these drawings, in this substrate inspection apparatus, an opening / closing
更に、この検査部4に対して接触子44を測定点に当接させるべく移動させる指示信号及び接触子44を介して測定点に出力する検査信号等を出力すると共に、検査部4を介して出力信号等が入力され、出力信号を後述する制御部8(図示省略)へ伝送する測定実行部74が適所(ここでは、装置本体1内の上部)に配設されている。そして、検査部4及び測定実行部74等による検査(すなわち、良否判定)が終了した基板2は、搬出入部3に戻され、開閉扉11が開状態とされてオペレータによって搬出可能となる。
Further, an instruction signal for moving the
この基板検査装置では、搬出入部3と検査部4との間で基板2を搬送するために、搬送テーブル5がY方向に移動自在に設けられるとともに、搬送テーブル5は搬送テーブル駆動機構6によってY方向に移動されて位置決めされるように構成されている。すなわち、搬送テーブル駆動機構6では、Y方向に延びる2本のガイドレール61が所定間隔だけX方向に離間して配置され、これらのガイドレール61に沿って搬送テーブル5がスライド自在となっている。
In this substrate inspection apparatus, in order to transfer the
また、これらのガイドレール61と平行にボールネジ62が配設され、このボールネジ62の一方(−Y側)端が装置本体1に軸支されるとともに、他方(+Y側)端が搬送テーブル駆動用のモータ63の回転軸64と連結されている。更に、このボールネジ62には、搬送テーブル5を固定したブラケット65が螺合され、後述する制御部8(図3、図5参照)からの指令に応じてモータ63が回転駆動されると、その回転量に応じて搬送テーブル5がY方向に移動して搬出入部3と検査部4との間を往復移動される。
A
図2を参照して、搬送テーブル5は、基板2を載置するための基板載置部51を備えている。この基板載置部51は、載置された基板2が3つの係合ピン53と係合するとともに、これらの係合ピン53と対向する方向から基板2を付勢する付勢手段(図示省略)によって、基板2が係合ピン53側に付勢されて基板載置部51上で基板2を保持可能となっている。また、このように保持された基板2の下面に形成された配線パターンに後述する下部検査ユニット4Dの接触子44を当接させるために、基板載置部51には貫通開口(図示省略)が形成されている。
With reference to FIG. 2, the transfer table 5 includes a
検査部4は、搬送テーブル5の移動経路を挟んで上方側(+Z側)に基板2の上面側に形成された配線パターンを検査するための上部検査ユニット4Uと、下方側(−Z側)に基板2の下面側に形成された配線パターンを検査するための下部検査ユニット4Dとを備えている。検査ユニット4U,4Dは、略同一の構成を有しており、搬送テーブル5の移動経路を挟んで略対称に配置されている。検査ユニット4U,4Dは、検査治具41と検査治具駆動機構43とを備えている。
The inspection unit 4 includes an
図3は、基板検査装置の電気的構成の一例を示す構成図である。基板検査装置は、CPU,ROM,RAM,モータドライバ等を備えて予めROMに記憶されているプログラムに従って装置全体を制御する制御部8(図4参照)と、テスターコントローラ75と、測定実行部74とを備えている。
FIG. 3 is a configuration diagram illustrating an example of an electrical configuration of the substrate inspection apparatus. The board inspection apparatus includes a CPU, a ROM, a RAM, a motor driver, etc., and controls the entire apparatus according to a program stored in the ROM in advance (see FIG. 4), a
テスターコントローラ75は、制御部8からの検査開始指令を受け付けて、予め記憶されたプログラムに従って、基板2の配線パターンのランドに当接された複数本の接触子44の中から検査すべき配線パターンの両端に位置する2つのランド(以下、測定点セットという)にそれぞれ接触した2つの接触子44を順次、選択するものである。また、テスターコントローラ75は、選択した2つの接触子44間の検査を行わせるべく、測定実行部74へスキャン指令を出力するものである。更に、テスターコントローラ75は、測定実行部74(図6にて後述する検査処理部741)から測定された抵抗値を受信して、制御部8へ伝送するものである。
The
一方、検査治具駆動機構43は、図3に示すように、装置本体1に対してX方向に検査治具41を移動させるX治具駆動部43Xと、X治具駆動部43Xに連結されて検査治具41をY方向に移動させるY治具駆動部43Yと、Y治具駆動部43Yに連結されて検査治具41をZ軸回りに回転移動させるθ治具駆動部43θと、θ治具駆動部43θに連結されて検査治具41をZ方向に移動させるZ治具駆動部43Zとで構成されており、制御部8により検査治具41を搬送テーブル5に対して相対的に位置決めしたり、検査治具41を上下方向(Z方向)に昇降させて接触子44を基板2に形成された配線パターンに対して当接させたり、離間させたりすることができるように構成されている。
On the other hand, as shown in FIG. 3, the inspection
図4は、制御部8のハードウェア構成の一例を示す構成図である。制御部8は、例えば、パーソナルコンピュータ等からなり、制御部8の全体の動作を制御する主制御部81と、外部からの操作を受け付ける図略のキーボード、マウス等からなる操作部82と、外部に音声を出力するスピーカ83と、外部に画像を出力するモニタ84と、テスターコントローラ75と通信を行う通信制御部85と、種々の情報を記録用紙に印刷するプリンタ86とがデータ伝送路であるバスBA8を介して接続されている。
FIG. 4 is a configuration diagram illustrating an example of a hardware configuration of the
主制御部81は、制御部8の全体の動作を制御するもので、情報処理部(CPU)811と、処理途中の情報等を一時的に格納するRAM812と、OS(operating system)、所定の画像情報等が予め記憶されたROM813とを備えている。
The
RAM812またはROM813に記憶された各種データのうち装着脱可能な記録媒体に記憶され得るデータは、例えばハードディスクドライブ、光ディスクドライブ、フレキシブルディスクドライブ、シリコンディスクドライブ、カセット媒体読み取り機等のドライバで読み取り可能にしてもよく、この場合、記録媒体は、例えばハードディスク、光ディスク、フレキシブルディスク、CD、DVD、半導体メモリ等である。
Of various data stored in the
インターフェイス部821及び861は、それぞれ操作部82及びプリンタ86と主制御部81との間のデータの授受を行うためのものである。音声再生部831は、主制御部81からの指示に従って所定の音声(例えば、アラーム、操作ガイダンス用の音声等)等をスピーカ83に出力するものである。描画処理部841は、主制御部81からの画像表示指示に従って所要の画像をモニタ84に表示させるもので、ビデオRAM等を備えている。
The
図5は、基板2の構成の一例を示す概念図である。(a)は、配線パターン以外を透明化した斜視図であり、(b)は断面図である。基板2は、絶縁基板212の上面211に配線パターン211aが形成された第1基板21と、絶縁基板222の上面221に配線パターン221aが形成されると共に、下面223に配線パターン223aが形成された第2基板22とから構成されたビルドアップ多層(ここでは、3層)プリント配線基板(ビルドアップ基板に相当する)である。
FIG. 5 is a conceptual diagram showing an example of the configuration of the
配線パターン211aは、絶縁基板212に形成されたビアTH1を介して配線パターン221aと通電可能に接続され、更に、この配線パターン221aは、絶縁基板222に形成されたビアTH2を介して配線パターン223aと通電可能に接続されている。ビアTH1及びビアTH2は、ここでは、レーザによって形成されたマイクロビアであるレーザビアであって、ビアの円筒状の側面に形成された銅メッキ層と、配線パターン221a、223aとの接合面に欠陥が発生し易いが、欠陥が軽微である場合には、欠陥に伴う測定点セット間(例えば、配線パターン211a上の測定点MP1と測定点MP2との間)の抵抗値の増大が小さく、検出が困難である場合がある。
The
<第1実施形態>
図6は、第1実施形態に係る測定実行部74の構成の一例を説明するための概念図である。測定実行部74は、所定値(制御部8で設定された値)Ifの検査電流を出力する電流源からなる電流生成部742(定電流源、検査信号生成手段の一部に相当する)と、検査電流によって配線パターン内に生成される電圧降下量(電位差)を測定する電圧測定部743(測定手段の一部に相当する)と、検査治具41が備える複数本の接触子44の中からテスターコントローラ75(図3参照)によって選択された接触子44に電流生成部742及び電圧測定部743を接続するスイッチアレー等からなるスキャナ744とを備えている。
<First Embodiment>
FIG. 6 is a conceptual diagram for explaining an example of the configuration of the
検査処理部741は、テスターコントローラ75からのスキャン指令に応じて、電流供給対象となる2つの接触子44間に電流生成部742を接続し、電位差検出対象となる2つの接触子44間に電圧測定部743をそれぞれ接続させるべく、スキャナ744へ制御信号を出力するものである。また、検査処理部741は、電圧測定部743で測定された電圧値(電位差)をテスターコントローラ75へ送信するものである。
In response to the scan command from the
次に、図7〜10を用いて、本発明の第1実施形態に係る基板検査装置について説明する。図7は、第1実施形態に係る制御部8の機能構成の一例を示す構成図である。制御部8のCPU811は、検査信号を生成する検査信号生成部811a(検査信号生成手段の一部に相当する)と、出力信号を測定する測定部811b(測定手段の一部に相当する)と、基板2の良否を判定する判定部811c(判定手段に相当する)とを備えている。
Next, the board | substrate inspection apparatus which concerns on 1st Embodiment of this invention is demonstrated using FIGS. FIG. 7 is a configuration diagram illustrating an example of a functional configuration of the
検査信号生成部811aは、電流生成部742に対して極性が正の検査電流である正検査電流と極性が負の検査電流である負検査電流とを交互に生成させ、生成された正検査電流及び負検査電流を接触子44を介して順次基板2の予め設定された2つの測定点間に付与するものである。
The inspection signal generation unit 811a causes the
また、検査信号生成部811aは、図9に示すように正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)の電流を順次生成するものであり、また、図10に示すように、その絶対値I0が1周期毎に増大する電流を所定周期分(ここでは、4周期分)だけ生成するものである。具体的には、検査信号生成部811aは、図9、10を用いて後述するように、電流値Ifが+I1、−I1、+I2、−I2、+I3、−I3、+I4、−I4の、所定幅(例えば、幅が10msec)を有する略矩形波の電流を生成するものである(絶対値I0=I1〜I4)。ただし、I1、I2、I3、I4は、この順で値が増大するものである。例えば、I1=10mA、I2=15mA、I2=20mA、I4=25mAである。 Further, the test signal generator 811a sequentially generates currents having the same absolute value (I0) as the positive test current Ia and the negative test current Ib as shown in FIG. As shown, a current whose absolute value I0 increases every period is generated for a predetermined period (here, four periods). Specifically, the test signal generation unit 811a has predetermined current values If of + I1, -I1, + I2, -I2, + I3, -I3, + I4, and -I4 as described later with reference to FIGS. A substantially rectangular wave current having a width (for example, a width of 10 msec) is generated (absolute values I0 = I1 to I4). However, values of I1, I2, I3, and I4 increase in this order. For example, I1 = 10 mA, I2 = 15 mA, I2 = 20 mA, and I4 = 25 mA.
測定部811bは、図8に示すように、正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点間の出力電圧である正出力電圧Va及び負出力電圧Vbを測定するものである。また、測定部811bは、図9、10を用いて後述するように、検査信号生成部811aによって付与される電流値If(=+I1、−I1、+I2、−I2、+I3、−I3、+I4、−I4)毎に、所定回数(ここでは、10回)の電圧値Va00〜Va09、及び、電圧値Vb00〜Vb09(図示省略)を測定するものである。
As shown in FIG. 8, the
判定部811cは、正出力電圧Va及び負出力電圧Vbに基づいて基板2の良否を判定するものである。具体的には、判定部811cは、図9、10を用いて後述するように、正検査電流+I1、+I2、+I3、+I4及び負検査電流−I1、−I2、−I3、−I4の絶対値(I1、I2、I3、I4)と、4段階の出力レベルの正検査電流+I1〜+I4及び負検査電流−I1〜−I4にそれぞれ対応する10個の正検査電圧Va00〜Va09及び負検査信号Vb00〜Vb09(図示省略)の平均値Va1〜Va4、Vb1〜Vb4と用いて抵抗値Rx1〜Rx4を求め、求められた抵抗値Rx1〜Rx4に基づいて判定するものである。
The
具体的には、判定部811cは、抵抗値Rx1〜Rx4の変化が所定の閾値以上である場合に基板2が不良であると判定するものである。具体的には、例えば、抵抗値Rx1〜Rx4の最小値と最大値との差ΔRxが所定の閾値(例えば、10mΩ)以上である場合に基板2が不良であると判定するものである(図10参照)。
Specifically, the
なお、制御部8を、検査信号生成部811a、測定部811b及び判定部811cとして機能させる基板検査プログラムが、例えばROM813に格納されており、CPU811によって実行されることにより、制御部8が検査信号生成部811a、測定部811b及び判定部811cの各機能部として機能するものである。
A board inspection program that causes the
図8は、ゼーベック効果による測定誤差を説明する説明図である。接触子44と測定点MP1及び測定点MP2との間に温度差がある場合に、この温度差に比例した起電力が発生する(この現象をゼーベック効果という)。ここで、図に示すように、電流生成部742に接続された接触子44と測定点MP1及びMP2との間に、それぞれ、起電力Veb、Vedが発生し、電圧測定部743に接続された接触子44と測定点MP1及びMP2との間に、それぞれ、起電力Vea、Vecが発生する場合について説明する。ただし、図に示すように、起電力Veb、Ved及び起電力Vea、Vecの極性は、接触子44側が正(プラス)である(接触子44の電位が測定点MP1及びMP2の電位より高い)ものとする。
FIG. 8 is an explanatory diagram for explaining a measurement error due to the Seebeck effect. When there is a temperature difference between the contactor 44 and the measurement point MP1 and the measurement point MP2, an electromotive force proportional to the temperature difference is generated (this phenomenon is called Seebeck effect). Here, as shown in the figure, electromotive forces Veb and Ved are generated between the
電流生成部742によって、測定点MP1から測定点MP2に向けて絶対値I0の電流が付与される場合に、電圧測定部743によって測定される測定点MP1、MP2間の電圧Vaは、測定点MP1、MP2間の抵抗値Rxを用いて、次の(1)式で表される。
Va=I0×Rx−Vea+Vec (1)
また、電流生成部742によって、測定点MP2から測定点MP1に向けて絶対値I0の電流が付与される場合に、電圧測定部743によって測定される測定点MP1、MP2間の電圧Vbは、次の(2)式で表される。
Vb=−I0×Rx−Vea+Vec (2)
このように、測定点MP1、MP2間に付与される電流の極性によって、起電力Vea、Vecに起因して検出される電圧が異なるため、電流の極性に応じた測定誤差が生じることとなる。ここで、測定誤差は、ゼーベック効果に起因した起電力Vea、Vecによって決定される。
When the
Va = I0 × Rx−Vea + Vec (1)
In addition, when the
Vb = −I0 × Rx−Vea + Vec (2)
As described above, the voltage detected due to the electromotive forces Vea and Vec differs depending on the polarity of the current applied between the measurement points MP1 and MP2, so that a measurement error corresponding to the polarity of the current occurs. Here, the measurement error is determined by the electromotive forces Vea and Vec caused by the Seebeck effect.
図9は、検査信号生成部811a及び測定部811bの動作の一例を説明する波形図である。(a)は、検査信号生成部811aの指示に基づいて電流生成部742によって生成される検査電流Ifの1周期分の波形図であり、(b)は、測定部811bの指示の基づいて電圧測定部743によって測定された電圧Vsの波形図であり、(c)は、(b)の一部を拡大したものである。
FIG. 9 is a waveform diagram for explaining an example of operations of the inspection signal generation unit 811a and the
(a)に示すように、検査信号生成部811a(電流生成部742)によって、正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)であり、且つ、所定幅(例えば、(t3−t2)、(t5−t4)=10msec)を有する略矩形波の検査電流が生成され、測定点MP1、MP2間に付与される。 As shown in (a), the inspection signal generation unit 811a (current generation unit 742) has the same absolute value (I0) as the positive inspection current Ia and the negative inspection current Ib, and a predetermined width (for example, , (T3−t2), (t5−t4) = 10 msec) is generated and is applied between the measurement points MP1 and MP2.
そして、検査信号生成部811a(電流生成部742)によって付与された検査電流に対応して、(b)に示すように、測定部811b(電圧測定部743)によって、測定点MP1、MP2間の出力電圧Vsが測定される。ここで、図8で上述のように、正検査電流Ia及び負検査電流Ibにそれぞれ対応する正出力電圧Va及び負出力電圧Vbは、次の(3)式で規定される電圧ΔVだけドリフトしている(上述の(1)、(2)式を参照)。
ΔV=−Vea+Vec (3)
また、(c)に示すように、測定部811b(電圧測定部743)によって、電圧Va00〜Va09が所定時間毎に(例えば、1msec毎に)測定される。同様に、測定部811b(電圧測定部743)によって、電圧Vb00〜Vb09が所定時間毎に(例えば、1msec毎に)測定される(図示省略)。そして、判定部811cによって、測定点MP1、MP2間の抵抗値Rxの測定値を求めるために使用する正出力電圧Va及び負出力電圧Vbは、10回の測定値の平均値として次の(4)、(5)式で求められる。
Then, in correspondence with the inspection current given by the inspection signal generation unit 811a (current generation unit 742), as shown in (b), the
ΔV = −Vea + Vec (3)
Moreover, as shown in (c), the voltage Va00-Va09 is measured for every predetermined time (for example, every 1 msec) by the
すなわち、10回の測定値の平均値を用いることにより測定誤差を抑制しているのである。
Va=(Va00+Va01+Va02+Va03+Va04+Va05+Va06+Va07+Va08+Va09)/10 (4)
Vb=(Vb00+Vb01+Vb02+Vb03+Vb04+Vb05+Vb06+Vb07+Vb08+Vb09)/10 (5)
このようにして求められた正出力電圧Va及び負出力電圧Vbと、正検査電流Ia及び負検査電流Ibの絶対値(ここではI0)とを用いて、判定部811cによって、次の(6)式を用いて抵抗値Rxが算出される。
Rx=(Va−Vb)/(2×I0) (6)
ここで、上述の(1)及び(2)式より、次の(7)式が成立する。
Va−Vb=2×I0×Rx (7)
すなわち、正出力電圧Vaと負出力電圧Vbとの差を用いて抵抗値Rxが算出することによって、ゼーベック効果に起因した起電力Vea、Vecによる測定誤差が防止されるのである。
That is, the measurement error is suppressed by using the average value of 10 measurement values.
Va = (Va00 + Va01 + Va02 + Va03 + Va04 + Va05 + Va06 + Va07 + Va08 + Va09) / 10 (4)
Vb = (Vb00 + Vb01 + Vb02 + Vb03 + Vb04 + Vb05 + Vb06 + Vb07 + Vb08 + Vb09) / 10 (5)
Using the positive output voltage Va and the negative output voltage Vb thus obtained, and the absolute values (here, I0) of the positive inspection current Ia and the negative inspection current Ib, the
Rx = (Va−Vb) / (2 × I0) (6)
Here, the following equation (7) is established from the above equations (1) and (2).
Va−Vb = 2 × I0 × Rx (7)
That is, by calculating the resistance value Rx using the difference between the positive output voltage Va and the negative output voltage Vb, measurement errors due to the electromotive forces Vea and Vec due to the Seebeck effect are prevented.
図10は、判定部811cの動作の一例を説明する波形図である。(a)は、検査信号生成部811aの指示に基づいて電流生成部742によって生成される検査電流Ifの波形図であり、(b)は、判定部811cによって検査電流Ifの1周期毎に求められる抵抗値Rxの変化を示すグラフである。
FIG. 10 is a waveform diagram illustrating an example of the operation of the
上述のように、測定部811b(電圧測定部743)及び判定部811cによって、絶対値I0=I1〜I4の正検査電流Ia及び負検査電流Ibにそれぞれ対応する正出力電圧Va1〜Va4及び負出力電圧Vb1〜Vb4が求められ、上述の(6)式を用いて、判定部811cによって、検査電流の各絶対値I1〜I4に対応する抵抗値Rx1〜Rx4が求められる。
As described above, the positive output voltages Va1 to Va4 and the negative outputs respectively corresponding to the positive inspection current Ia and the negative inspection current Ib having the absolute values I0 = I1 to I4 by the
ここでは、検査電流の絶対値の増加に伴い、測定点間の抵抗値Rxが減少する場合につて示している。また、抵抗値Rx1〜Rx4の最小値Rmin(ここでは、抵抗値Rx1)と最大値Rmax(ここでは、抵抗値Rx4)との差ΔRxが所定の閾値(例えば、10mΩ)以上である場合には、判定部811cによって基板2が導通不良であると判定される。ここで、抵抗値Rx0は、基板2の導通が良好である場合の抵抗値Rx1〜Rx4のレベルを示している。
Here, the case where the resistance value Rx between the measurement points decreases as the absolute value of the inspection current increases is shown. Further, when the difference ΔRx between the minimum value Rmin (here, the resistance value Rx1) and the maximum value Rmax (here, the resistance value Rx4) of the resistance values Rx1 to Rx4 is equal to or larger than a predetermined threshold (for example, 10 mΩ). The
すなわち、図5に示すビアTH1、TH2に接合不良がある場合に、ビアTH1、TH2に印加される検査電流の絶対値I0が増大(I1<I4)して、接合不良箇所が発熱により溶融して導通面積が増大すると抵抗値Rxが減少する(Rx1>Rx4)ため、検査電流の絶対値I0の増加に伴う抵抗値Rxの変化を検出することによって、ビアの接合不良が検出されるのである。 That is, when there is a bonding failure in the vias TH1 and TH2 shown in FIG. 5, the absolute value I0 of the inspection current applied to the vias TH1 and TH2 increases (I1 <I4), and the bonding failure portion melts due to heat generation. When the conduction area increases, the resistance value Rx decreases (Rx1> Rx4). Therefore, by detecting a change in the resistance value Rx accompanying an increase in the absolute value I0 of the inspection current, a via junction failure is detected. .
このようにして、正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電圧Va及び負出力電圧Vbが測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力電圧が測定され、正確な測定が可能となる。 In this way, since the positive output voltage Va and the negative output voltage Vb, which are output signals between the two measurement points MP1 and MP2, respectively corresponding to the positive inspection current Ia and the negative inspection current Ib, are measured, measurement according to polarity An output voltage that can cancel an error (measurement error due to the Seebeck effect or the like) is measured, and an accurate measurement is possible.
また、正検査電流Ia及び負検査電流Ibとして、それぞれ、その絶対値I0が1周期毎に増大(I0=I1〜I4、I1<I2<I3<I4)する信号が生成され、正検査電流Ia及び負検査電流Ibの絶対値I0の増加に伴う正出力電圧Va及び負出力電圧Vbの変化に基づいて基板2の良否が判定され得るため、基板2の導通検査を正確に行うことが可能となる。
Further, as the positive inspection current Ia and the negative inspection current Ib, signals whose absolute values I0 increase every cycle (I0 = I1 to I4, I1 <I2 <I3 <I4) are generated, and the positive inspection current Ia Since the quality of the
更に、互いに絶対値I0が同一の正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電圧Va及び負出力電圧Vbが測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。 Furthermore, since the positive output voltage Va and the negative output voltage Vb, which are output signals between the two measurement points MP1 and MP2, respectively corresponding to the positive test current Ia and the negative test current Ib having the same absolute value I0, are measured. An output signal that can more accurately cancel the measurement error due to the polarity is measured, and more accurate measurement is possible.
加えて、2以上の所定回数(ここでは、10回)に対応する個数の正出力電圧Va0〜Va9及び負出力電圧Vb0〜Vb9のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。 In addition, the quality of the substrate to be inspected is determined based on the average values of the positive output voltages Va0 to Va9 and the negative output voltages Vb0 to Vb9 corresponding to a predetermined number of times of 2 or more (here, 10 times). Therefore, a more accurate output signal is measured and a more accurate determination is possible.
また、出力レベルが変更可能な電流生成部742によって検査信号が生成されるため、簡単な構成で検査電流Ifが生成される。更に、正確に測定された抵抗値Rxに基づいて良否が判定されるため、適正な導通検査が行われる。
In addition, since the inspection signal is generated by the
更に、検査電流の絶対値I0の増大(I0=I1〜I4、I1<I2<I3<I4)に対応して求められた抵抗値Rx1〜Rx4の最大値Rmaxと最小値Rminとの差ΔRxが所定の閾値以上であるか否かに応じて、基板2が不良であるか否かが判定されるため、更に正確に基板2の良否の判定が行われる。
Further, the difference ΔRx between the maximum value Rmax and the minimum value Rmin of the resistance values Rx1 to Rx4 obtained corresponding to the increase in the absolute value I0 of the inspection current (I0 = I1 to I4, I1 <I2 <I3 <I4). Since it is determined whether or not the
なお、本実施形態は以下の変形形態をとることができる。 In addition, this embodiment can take the following modifications.
(A)第1実施形態においては、検査信号生成部811aが、正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)の電流を順次生成する場合について説明したが、正検査電流Ia及び負検査電流Ibの絶対値が異なる形態でもよい。例えば、負検査電流Ibの絶対値が正検査電流Iaの1/2である形態でもよい。 (A) In the first embodiment, the case where the inspection signal generation unit 811a sequentially generates currents having the same absolute value (I0) as the positive inspection current Ia and the negative inspection current Ib has been described. Different forms may be used for the absolute values of the inspection current Ia and the negative inspection current Ib. For example, a form in which the absolute value of the negative inspection current Ib is ½ of the positive inspection current Ia may be employed.
(B)第1実施形態においては、検査信号生成部811aが、4周期分の正検査電流Ia及び負検査電流Ibを生成する場合について説明したが、検査信号生成部811aが、少なくとも2周期以上の正検査電流Ia及び負検査電流Ibを生成する形態でもよい。生成する周期数が少ない程、測定に要する時間が短縮される。 (B) In the first embodiment, the case where the inspection signal generation unit 811a generates the positive inspection current Ia and the negative inspection current Ib for four cycles has been described. However, the inspection signal generation unit 811a has at least two cycles or more. The positive test current Ia and the negative test current Ib may be generated. The smaller the number of cycles generated, the shorter the time required for measurement.
(C)第1実施形態においては、検査信号生成部811aが、正検査電流Ia及び負検査電流Ibとして、その絶対値が同一変化量(ここでは、I2−I1、I3−I2、I4−I3=5mA)だけ増加する場合について説明したが、単調に増加する形態であればよい。例えば、次第に電流の絶対値の変化量が増加する形態でもよい。 (C) In the first embodiment, the inspection signal generation unit 811a uses the same amount of change as the positive inspection current Ia and the negative inspection current Ib (here, I2-I1, I3-I2, I4-I3). = 5 mA) has been described, but a monotonically increasing form may be used. For example, the form in which the amount of change in the absolute value of the current gradually increases may be used.
(D)第1実施形態においては、測定部811bが印加電流毎に10回だけ電圧を測定する場合について説明したが、2回以上の所定回数測定する形態でもよい。回数が少ない程測定時間が短縮され、逆に、回数が多い程、測定精度が向上される。従って、検査精度の低下が懸念される場合(例えば、印加電流の絶対値が小さい場合)には、回数を多くする形態でもよい。
(D) In the first embodiment, the case where the
(E)第1実施形態においては、判定部811cが、抵抗値Rx1〜Rx4の最小値Rminと最大値Rmaxとの差ΔRxが所定の閾値以上であるか否かによって基板2が良否を判定する場合について説明したが、抵抗値Rx1〜Rx4の変化が所定の閾値以上であるか否かによって基板2が良否を判定する形態であればよい。
(E) In the first embodiment, the
例えば、抵抗値Rx1〜Rx4の最小値Rminと最大値Rmaxとの比(=Rmax/Rmin)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよいし、隣接する2つの抵抗値の比(又は差)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよい。
For example, the
<第2実施形態>
次に、図11〜13を用いて、本発明の第2実施形態に係る基板検査装置について説明する。なお、図1〜図5を用いて説明した構成は、第1実施形態と同様であるのでその説明を省略する。
<Second Embodiment>
Next, a substrate inspection apparatus according to a second embodiment of the present invention will be described with reference to FIGS. The configuration described with reference to FIGS. 1 to 5 is the same as that of the first embodiment, and thus the description thereof is omitted.
図11は、第2実施形態に係る測定実行部74aの構成の一例を説明するための概念図である。測定実行部74aは、所定値(制御部8で設定された値)Vfの検査電圧を出力する電圧源からなる電圧生成部742a(定電圧源、検査信号生成手段の一部に相当する)と、検査電圧によって配線パターン内に流される電流値を測定する電流測定部743a(測定手段の一部に相当する)と、検査治具41が備える複数本の接触子44の中からテスターコントローラ75(図3参照)によって選択された接触子44に電圧生成部742a及び電流測定部743aを接続するスイッチアレー等からなるスキャナ744aとを備えている。
FIG. 11 is a conceptual diagram for explaining an example of the configuration of the
検査処理部741aは、テスターコントローラ75からのスキャン指令に応じて、電圧供給対象となる2つの接触子44間に電圧生成部742aを接続し、電位差検出対象となる2つの接触子44間に電圧測定部743をそれぞれ接続させるべく、スキャナ744aへ制御信号を出力するものである。また、検査処理部741aは、電流測定部743aで測定された電流値をテスターコントローラ75へ送信するものである。
In response to the scan command from the
図12は、第2実施形態に係る制御部8の機能構成の一例を示す構成図である。制御部8のCPU811は、検査信号を生成する検査信号生成部811d(検査信号生成手段の一部に相当する)と、出力信号を測定する測定部811e(測定手段の一部に相当する)と、基板2の良否を判定する判定部811f(判定手段に相当する)とを備えている。
FIG. 12 is a configuration diagram illustrating an example of a functional configuration of the
検査信号生成部811dは、電圧生成部742aに対して極性が正の検査電圧である正検査電圧と極性が負の検査電圧である負検査電圧とを交互に生成させ、生成された正検査電圧及び負検査電圧を接触子44を介して順次基板2の予め設定された2つの測定点間に付与するものである。
The inspection signal generation unit 811d causes the
また、検査信号生成部811dは、図13に示すように正検査電圧及び負検査電圧として、互いにその絶対値が同一(V0)の電圧を順次生成するものであり、また、その絶対値(V0)が1周期毎に増大する電圧を所定周期分(ここでは、4周期分)だけ生成するものである。具体的には、検査信号生成部811dは、図13を用いて後述するように、電圧値Vfが+V1、−V1、+V2、−V2、+V3、−V3、+V4、−V4の、所定幅(例えば、幅が10msec)を有する略矩形波の電圧を生成するものである。ただし、V1、V2、V3、V4は、この順で値が増大するものである。例えば、V1=10mV、V2=15mV、V2=20mV、V4=25mVである。 Further, as shown in FIG. 13, the inspection signal generation unit 811d sequentially generates voltages having the same absolute value (V0) as the positive inspection voltage and the negative inspection voltage, and the absolute value (V0). ) Is generated for a predetermined period (here, four periods) that increases every period. Specifically, as will be described later with reference to FIG. 13, the inspection signal generation unit 811 d has a predetermined width (+ V1, −V1, + V2, −V2, + V3, −V3, + V4, −V4) as the voltage value Vf. For example, a substantially rectangular wave voltage having a width of 10 msec) is generated. However, values of V1, V2, V3, and V4 increase in this order. For example, V1 = 10 mV, V2 = 15 mV, V2 = 20 mV, and V4 = 25 mV.
測定部811eは、正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点間の出力電圧である正出力電流Ia及び負出力電流Ibを測定するものである。また、測定部811eは、検査信号生成部811dによって付与される電圧値Vf(=+V1、−V1、+V2、−V2、+V3、−V3、+V4、−V4)毎に、所定回数(ここでは、10回)の電流値Ia00〜Ia09(又は、電流値Ib00〜Ib09)を測定するものである(図9参照)。
The measuring
判定部811fは、正出力電流Ia及び負出力電流Ibに基づいて基板2の良否を判定するものである。具体的には、判定部811fは、図13を用いて後述するように、正検査電圧+V1、+V2、+V3、+V4及び負検査電圧−V1、−V2、−V3、−V4の絶対値(V1、V2、V3、V4)と、4段階の出力レベルの正検査電圧+V1〜+V4及び負検査電圧−V1〜−V4にそれぞれ対応する10個の正検査電流Ia00〜Ia09及び負検査電流Ib00〜Ib09(図示省略)の平均値Ia1〜Ia4、Ib1〜Ib4と用いて抵抗値Ry1〜Ry4を求め、求められた抵抗値Ry1〜Ry4に基づいて判定するものである。
The
また、判定部811fは、抵抗値Ry1〜Ry4の変化が所定の閾値以上である場合に基板2が不良であると判定するものである。具体的には、例えば、抵抗値Ry1〜Ry4の最小値Rminと最大値Rmaxとの差ΔRyが所定の閾値(例えば、10mΩ)以上である場合に基板2が不良であると判定するものである(図13参照)。
The
なお、制御部8を、検査信号生成部811d、測定部811e及び判定部811fとして機能させる基板検査プログラムが、例えばROM813に格納されており、CPU811によって実行されることにより、制御部8が検査信号生成部811d、測定部811e及び判定部811fの各機能部として機能するものである。
Note that a board inspection program that causes the
図13は、判定部811fの動作の一例を説明する波形図である。(a)は、検査信号生成部811dの指示に基づいて電圧生成部742aによって生成される検査電圧Vfの波形図であり、(b)は、判定部811fによって検査電圧Vfの1周期毎に求められる抵抗値Ryの変化を示すグラフである。
FIG. 13 is a waveform diagram illustrating an example of the operation of the
上述のように、測定部811e(電流測定部743a)及び判定部811fによって、絶対値V0=V1〜V4の正検査電圧及び負検査電圧にそれぞれ対応する正出力電流Ia1〜Ia4及び負出力電流Ib1〜Ib4が求められ、下記に示す(8)式を用いて、判定部811fによって、検査電圧の各絶対値V1〜V4に対応する抵抗値Ry1〜Ry4が求められる。
Ry=2×V0/(Ia−Ib) (8)
ここでは、検査電圧の絶対値の増加に伴い、測定点間の抵抗値Ryが減少する場合につて示している。また、抵抗値Ry1〜Ry4の最大値Rmax(ここでは、抵抗値Ry1)と最小値Rmin(ここでは、抵抗値Ry4)との差ΔRyが所定の閾値(例えば、10mΩ)以上である場合には、判定部811fによって基板2が導通不良であると判定される。ここで、抵抗値Ry0は、基板2の導通が良好である場合の抵抗値Ry1〜Ry4のレベルを示している。
As described above, the positive output currents Ia1 to Ia4 and the negative output current Ib1 corresponding to the positive inspection voltage and the negative inspection voltage of the absolute values V0 = V1 to V4 by the
Ry = 2 × V0 / (Ia−Ib) (8)
Here, the case where the resistance value Ry between the measurement points decreases as the absolute value of the inspection voltage increases is shown. When the difference ΔRy between the maximum value Rmax (here, the resistance value Ry1) and the minimum value Rmin (here, the resistance value Ry4) of the resistance values Ry1 to Ry4 is equal to or greater than a predetermined threshold (for example, 10 mΩ). The
すなわち、図5に示すビアTH1、TH2に接合不良がある場合に、ビアTH1、TH2に印加される検査電圧の絶対値V0が増大(V1<V4)して、接合不良箇所に電圧破壊が発生すると抵抗値Ryが減少する(Ry1>Ry4)ため、検査電圧の絶対値V0の増加に伴う抵抗値Ryの変化を検出することによって、ビアの接合不良が検出されるのである。 That is, when there is a bonding failure in the vias TH1 and TH2 shown in FIG. 5, the absolute value V0 of the inspection voltage applied to the vias TH1 and TH2 increases (V1 <V4), and voltage breakdown occurs at the bonding failure portion. Then, since the resistance value Ry decreases (Ry1> Ry4), a via junction failure is detected by detecting a change in the resistance value Ry accompanying an increase in the absolute value V0 of the inspection voltage.
このようにして、正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電流Ia及び負出力電流Ibが測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力電流が測定され、正確な測定が可能となる。 In this way, since the positive output current Ia and the negative output current Ib, which are output signals between the two measurement points MP1 and MP2, respectively corresponding to the positive inspection voltage and the negative inspection voltage, are measured, the measurement error ( An output current that can cancel out a measurement error due to the Seebeck effect or the like is measured, and accurate measurement is possible.
また、正検査電圧Va及び負検査電圧Vbとして、それぞれ、その絶対値V0が1周期毎に増大(V0=V1〜V4、V1<V2<V3<V4)する信号が生成され、正検査電圧及び負検査電圧の絶対値V0の増加に伴う正出力電流Ia及び負出力電流Ibの変化に基づいて基板2の良否が判定され得るため、基板2の導通検査を正確に行うことが可能となる。
In addition, as the positive inspection voltage Va and the negative inspection voltage Vb, signals whose absolute values V0 increase every cycle (V0 = V1 to V4, V1 <V2 <V3 <V4) are generated, respectively. Since the quality of the
更に、互いに絶対値V0が同一の正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電流Ia及び負出力電流Ibが測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。 Furthermore, since the positive output current Ia and the negative output current Ib, which are output signals between the two measurement points MP1 and MP2, respectively corresponding to the positive test voltage and the negative test voltage having the same absolute value V0, are measured. An output signal that can more accurately cancel the associated measurement error is measured, and a more accurate measurement is possible.
加えて、2以上の所定回数(ここでは、10回)に対応する個数の正出力電流Ia00〜Ia09及び負出力電流Ib00〜Ib09のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。 In addition, the quality of the substrate to be inspected is determined based on the average values of the positive output currents Ia00 to Ia09 and the negative output currents Ib00 to Ib09 corresponding to a predetermined number of times of 2 or more (here, 10 times). Therefore, a more accurate output signal is measured and a more accurate determination is possible.
また、出力レベルが変更可能な電圧生成部742aによって検査信号が生成されるため、簡単な構成で検査電圧Vfが生成される。更に、正確に測定された抵抗値Ryに基づいて良否が判定されるため、適正な導通検査が行われる。
In addition, since the inspection signal is generated by the
更に、検査電圧の絶対値V0の増大(V0=V1〜V4、V1<V2<V3<V4)に対応して求められた抵抗値Ry1〜Ry4の最大値Rmaxと最小値Rminとの差ΔRyが所定の閾値以上であるか否かに応じて、基板2が不良であるか否かが判定されるため、更に正確に基板2の良否の判定が行われる。
Furthermore, the difference ΔRy between the maximum value Rmax and the minimum value Rmin of the resistance values Ry1 to Ry4 obtained corresponding to the increase in the absolute value V0 of the inspection voltage (V0 = V1 to V4, V1 <V2 <V3 <V4). Since it is determined whether or not the
なお、本実施形態は以下の変形形態をとることができる。 In addition, this embodiment can take the following modifications.
(F)第2実施形態においては、検査信号生成部811dが、正検査電圧及び負検査電圧として、互いにその絶対値が同一(V0)の電圧を順次生成する場合について説明したが、正検査電圧及び負検査電圧の絶対値が異なる形態でもよい。例えば、負検査電圧の絶対値が正検査電圧の1/2である形態でもよい。 (F) In the second embodiment, the case where the inspection signal generation unit 811d sequentially generates voltages having the same absolute value (V0) as the positive inspection voltage and the negative inspection voltage has been described. The negative inspection voltage may have different absolute values. For example, a form in which the absolute value of the negative inspection voltage is ½ of the positive inspection voltage may be employed.
(G)第2実施形態においては、検査信号生成部811dが、4周期分の正検査電圧及び負検査電圧を生成する場合について説明したが、検査信号生成部811dが、少なくとも2周期以上の正検査電圧及び負検査電圧を生成する形態でもよい。生成する周期数が少ない程、測定に要する時間が短縮される。 (G) In the second embodiment, the case where the inspection signal generation unit 811d generates the positive inspection voltage and the negative inspection voltage for four cycles has been described. However, the inspection signal generation unit 811d has a positive signal of at least two cycles or more. It is also possible to generate a test voltage and a negative test voltage. The smaller the number of cycles generated, the shorter the time required for measurement.
(H)第2実施形態においては、検査信号生成部811dが、正検査電圧及び負検査電圧として、その絶対値が同一変化量(ここでは、V2−V1、V3−V2、V4−V3=5mV)だけ増加する場合について説明したが、単調に増加する形態であればよい。例えば、次第に電圧の絶対値の変化量が増加する形態でもよい。 (H) In the second embodiment, the inspection signal generation unit 811d uses the same amount of change as the positive inspection voltage and the negative inspection voltage (here, V2-V1, V3-V2, V4-V3 = 5 mV). ) Has been described, but it may be a monotonically increasing form. For example, a form in which the amount of change in the absolute value of the voltage gradually increases may be used.
(I)第2実施形態においては、測定部811eが印加電圧毎に10回だけ電流を測定する場合について説明したが、2回以上の所定回数測定する形態でもよい。回数が少ない程測定時間が短縮され、逆に、回数が多い程、測定精度が向上される。従って、検査精度の低下が懸念される場合(例えば、印加電圧の絶対値が小さい場合)には、回数を多くする形態でもよい。
(I) In the second embodiment, the case where the
(J)第2実施形態においては、判定部811fが、抵抗値Ry1〜Ry4の最小値Rminと最大値Rmaxとの差ΔRyが所定の閾値以上であるか否かによって基板2が良否を判定する場合について説明したが、抵抗値Ry1〜Ry4の変化が所定の閾値以上であるか否かによって基板2が良否を判定する形態であればよい。
(J) In the second embodiment, the
例えば、抵抗値Ry1〜Ry4の最小値Rminと最大値Rminとの比(=Rmax/Rmin)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよいし、隣接する2つの抵抗値の比(又は差)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよい。
For example, the
更に、本発明は以下の形態をとることができる。 Furthermore, the present invention can take the following forms.
(K)第1、第2実施形態においては、基板検査装置が上部検査ユニット4U及び下部検査ユニット4Dを備える形態について説明したが、基板検査装置が上部検査ユニット4U及び下部検査ユニット4Dの少なくとも一方を備える形態でもよい。
(K) In the first and second embodiments, the substrate inspection apparatus is described as including the
(L)第1、第2実施形態においては、多数の接触子44を支持し、Z軸方向に移動されることにより基板2の各測定点にそれぞれ接触子44の先端を圧接させる検査治具(いわゆる多針状検査治具)を備える基板検査装置に、本発明が適用される場合について説明したが、1対の接触子44(又は、プローブ)をそれぞれ互いに独立してX,Y,Z軸方向に移動可能に支持し、予め設定されたプログラムに従って順次基板2の測定点に接触子44の先端を圧接させる検査治具(いわゆる、移動プロープ式検査治具)を備える基板検査装置に、本発明が適用される形態でもよい。
(L) In the first and second embodiments, an inspection jig that supports a large number of
(M)第1、第2実施形態においては、検査対象である基板2がビアを有するビルドアップ基板である場合について説明したが、その他の種類の基板(例えば、1枚の絶縁基板上の片面に配線パターンが形成されたプリント配線基板等)である形態でもよい。
(M) In the first and second embodiments, the case where the
(N)第1、第2実施形態においては、検査信号生成部811a(又は、検査信号生成部811d)が、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に生成する場合について説明したが、少なくとも一方の極性の信号(例えば、正検査信号)を生成する形態でもよい。この場合には、制御部8の構成が簡素化されると共に、処理時間が短縮される。
(N) In the first and second embodiments, the inspection signal generation unit 811a (or the inspection signal generation unit 811d) includes a positive inspection signal having a positive polarity and a negative inspection signal having a negative polarity. Although the case where the inspection signals are alternately generated has been described, a signal of at least one polarity (for example, a positive inspection signal) may be generated. In this case, the configuration of the
(O)第1、第2実施形態においては、検査信号生成部811a(又は、検査信号生成部811d)が、絶対値が増加する検査信号を生成する場合について説明したが、検査信号生成部811a(又は、検査信号生成部811d)が、絶対値が減少する検査信号を生成する形態でもよい。 (O) In the first and second embodiments, the case where the inspection signal generation unit 811a (or the inspection signal generation unit 811d) generates an inspection signal whose absolute value increases has been described. However, the inspection signal generation unit 811a The inspection signal generation unit 811d may generate an inspection signal whose absolute value decreases.
1 装置本体
2 基板
3 搬出入部
4 検査部
44 接触子
74 測定実行部
744、744a スキャナ
741、741a 検査処理部
742 電流生成部(検査信号生成手段の一部)
743 電圧測定部(測定手段の一部)
742a 電圧生成部(検査信号生成手段の一部)
743a 電流測定部(測定手段の一部)
75 テスターコントローラ
8 制御部
81 主制御部
811 CPU
811a、811d 検査信号生成部(検査信号生成手段の一部)
811b、811e 測定部(測定手段の一部)
811c、811f 判定部(判定手段)
DESCRIPTION OF
743 Voltage measurement unit (part of measurement means)
742a Voltage generator (part of inspection signal generator)
743a Current measuring unit (part of measuring means)
75
811a, 811d Inspection signal generation unit (part of inspection signal generation means)
811b, 811e Measuring unit (part of measuring means)
811c, 811f determination unit (determination means)
Claims (6)
検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成手段と、
各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定手段と、
前記出力信号に基づいて前記被検査基板の良否を判定する判定手段とを備え、
前記検査信号生成手段は、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化し、前記正検査信号及び負検査信号の絶対値が1周期毎に増加し、互いにその絶対値が略同一の信号を順次生成し、
前記測定手段は、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、
前記判定手段は、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定するものであり、前記検査信号の絶対値の増大に伴う前記抵抗値の最小値と最大値との差が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴とする基板検査装置。 A substrate inspection apparatus that performs a continuity inspection between two measurement points set in advance on each wiring pattern for a substrate to be inspected on which a plurality of wiring patterns are formed,
Inspection signal generating means for sequentially generating a signal whose absolute value of the inspection signal changes to at least two levels, and applying the generated inspection signal between the two measurement points;
Measuring means for measuring an output signal between the two measurement points respectively corresponding to the inspection signal of each level;
Determination means for determining the quality of the substrate to be inspected based on the output signal ,
The inspection signal generation means alternately generates a positive inspection signal that is a positive inspection signal and a negative inspection signal that is a negative inspection signal for a predetermined period, and the absolute value of each signal is one period. Each time, the absolute values of the positive test signal and the negative test signal are increased every cycle, and signals having substantially the same absolute value are sequentially generated,
The measuring means measures a positive output signal and a negative output signal that are output signals between the two measurement points corresponding to the positive inspection signal and the negative inspection signal, respectively;
The determination means determines the quality of the substrate to be inspected based on the positive output signal and the negative output signal, and the minimum value and the maximum value of the resistance value according to an increase in the absolute value of the inspection signal. A substrate inspection apparatus , wherein when the difference is equal to or greater than a predetermined threshold, the substrate to be inspected is determined to be defective .
前記測定手段は、前記正出力信号及び負出力信号をそれぞれ2以上の所定回数だけ測定し、
前記判定手段は、前記正検査信号及び負検査信号の絶対値と、前記所定回数に対応する個数の前記正出力信号及び負出力信号のそれぞれの平均値とに基づいて判定することを特徴とする請求項1記載の基板検査装置。 The inspection signal generation means generates a rectangular wave having a predetermined width as the positive inspection signal and the negative inspection signal,
The measuring means measures the positive output signal and the negative output signal for a predetermined number of times of 2 or more,
The determination means determines based on absolute values of the positive inspection signal and the negative inspection signal and an average value of each of the positive output signals and the negative output signals corresponding to the predetermined number of times. The substrate inspection apparatus according to claim 1 .
前記測定手段は、前記正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値を測定し、
前記判定手段は、前記正検査電流及び負検査電流の絶対値と、前記正出力電圧値及び負出力電圧値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴とすることを特徴とする請求項2に記載の基板検査装置。 The inspection signal generation means sequentially generates a positive inspection current and a negative inspection current from a constant current source whose output level can be changed as the positive inspection signal and the negative inspection signal,
The measuring means measures a positive output voltage value and a negative output voltage value, which are voltage values corresponding to the positive inspection current and the negative inspection current, respectively.
The determination means obtains a resistance value using the absolute values of the positive inspection current and the negative inspection current and the positive output voltage value and the negative output voltage value, and makes a determination based on the obtained resistance value. The board inspection apparatus according to claim 2 , wherein:
前記測定手段は、前記正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値を測定し、
前記判定手段は、前記正検査電圧及び負検査電圧の絶対値と、前記正出力電流値及び負出力電流値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴とする請求項2に記載の基板検査装置。 The inspection signal generation means sequentially generates a positive inspection voltage and a negative inspection voltage from a constant voltage source whose output level can be changed as the positive inspection signal and the negative inspection signal,
The measuring means measures a positive output current value and a negative output current value, which are current values corresponding to the positive inspection voltage and the negative inspection voltage, respectively.
The determination means obtains a resistance value using the absolute values of the positive inspection voltage and the negative inspection voltage and the positive output current value and the negative output current value, and makes a determination based on the obtained resistance value. The board inspection apparatus according to claim 2 .
検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成ステップと、
各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定ステップと、
前記出力信号に基づいて前記被検査基板の良否を判定する判定ステップとを備え、
前記検査信号生成ステップは、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化し、前記正検査信号及び負検査信号の絶対値が1周期毎に増加し、互いにその絶対値が略同一の信号を順次生成し、
前記測定ステップは、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、
前記判定ステップは、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定するものであり、前記検査信号の絶対値の増大に伴う前記抵抗値の最小値と最大値との差が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴とする基板検査方法。
A substrate inspection method for performing a continuity inspection between two measurement points set in advance on each wiring pattern for a substrate to be inspected on which a plurality of wiring patterns are formed,
A test signal generating step of sequentially generating a signal in which the absolute value of the test signal changes to at least two levels, and applying the generated test signal between the two measurement points ;
A measurement step of measuring an output signal between the two measurement points respectively corresponding to the inspection signal of each level;
A determination step of determining pass / fail of the substrate to be inspected based on the output signal ,
The inspection signal generation step alternately generates a positive inspection signal that is a positive inspection signal and a negative inspection signal that is a negative inspection signal for a predetermined period, and the absolute value of each signal is one period. Each time, the absolute values of the positive test signal and the negative test signal are increased every cycle, and signals having substantially the same absolute value are sequentially generated,
The measuring step measures a positive output signal and a negative output signal that are output signals between the two measurement points corresponding to the positive test signal and the negative test signal, respectively.
The determination step is to determine the quality of the substrate to be inspected based on the positive output signal and the negative output signal, and between the minimum value and the maximum value of the resistance value accompanying an increase in the absolute value of the inspection signal. A substrate inspection method comprising: determining that the substrate to be inspected is defective when the difference is equal to or greater than a predetermined threshold value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050963A JP4657758B2 (en) | 2005-02-25 | 2005-02-25 | Substrate inspection apparatus and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050963A JP4657758B2 (en) | 2005-02-25 | 2005-02-25 | Substrate inspection apparatus and substrate inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006234642A JP2006234642A (en) | 2006-09-07 |
JP4657758B2 true JP4657758B2 (en) | 2011-03-23 |
Family
ID=37042450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050963A Expired - Fee Related JP4657758B2 (en) | 2005-02-25 | 2005-02-25 | Substrate inspection apparatus and substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4657758B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5628139B2 (en) * | 2011-10-18 | 2014-11-19 | シャープ株式会社 | Wiring defect inspection method |
JP6965110B2 (en) * | 2017-11-09 | 2021-11-10 | 日置電機株式会社 | Inspection equipment and inspection method |
JP2021032671A (en) * | 2019-08-23 | 2021-03-01 | 日置電機株式会社 | Substrate inspection device and substrate inspection method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001153903A (en) * | 1999-11-30 | 2001-06-08 | Hioki Ee Corp | Method and apparatus for measuring resistance |
JP2004279270A (en) * | 2003-03-17 | 2004-10-07 | Nidec-Read Corp | Resistance measuring instrument, substrate inspection device, and substrate inspection method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230059A (en) * | 1993-02-04 | 1994-08-19 | Fujikura Ltd | Testing method for through-hole metal plating for printed wiring board |
JPH10123189A (en) * | 1996-10-16 | 1998-05-15 | Adetsukusu Kk | Measurement method and device for resistance value |
JP3179394B2 (en) * | 1997-11-28 | 2001-06-25 | 富山日本電気株式会社 | Electrical inspection device and electrical inspection method for printed wiring board |
-
2005
- 2005-02-25 JP JP2005050963A patent/JP4657758B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001153903A (en) * | 1999-11-30 | 2001-06-08 | Hioki Ee Corp | Method and apparatus for measuring resistance |
JP2004279270A (en) * | 2003-03-17 | 2004-10-07 | Nidec-Read Corp | Resistance measuring instrument, substrate inspection device, and substrate inspection method |
Also Published As
Publication number | Publication date |
---|---|
JP2006234642A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959942B2 (en) | Substrate inspection apparatus, substrate inspection program, and substrate inspection method | |
CN101151540B (en) | Microstructure probe card, and microstructure inspecting device and method | |
JP5507430B2 (en) | Circuit board inspection equipment | |
JP2007147575A (en) | System, circuit and method for measuring resistance of wheatstone bridge, and computer program | |
JP5057949B2 (en) | Circuit board inspection method and circuit board inspection apparatus | |
JP4657758B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP4949947B2 (en) | Circuit board inspection method and circuit board inspection apparatus | |
JP2008256632A (en) | Testing method and ic tester of semiconductor integrated circuit | |
KR102158640B1 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2017026407A (en) | Circuit board inspection device, and contact check method | |
CN110023768B (en) | Resistance measuring device and resistance measuring method | |
TWI761398B (en) | Resistance measuring device and resistance measuring method | |
JP2011180147A (en) | Device and method for substrate inspection | |
JP2010175489A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP7182951B2 (en) | Inspection device and inspection method | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2006047172A (en) | Apparatus, method and program for inspecting substrate | |
JP2019007880A (en) | Substrate inspection device and substrate inspection method | |
JP2005300240A (en) | Circuit conductors inspection method and its system | |
JP2005326371A (en) | Substrate inspection device, substrate inspection method, and movement control program of inspection contactor | |
JP6696523B2 (en) | Resistance measuring method, resistance measuring device, and board inspection device | |
JP5135611B2 (en) | Test equipment | |
JP5614621B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2018087754A (en) | Inspection device and inspection method of printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4657758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |