JP4651933B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4651933B2 JP4651933B2 JP2003395047A JP2003395047A JP4651933B2 JP 4651933 B2 JP4651933 B2 JP 4651933B2 JP 2003395047 A JP2003395047 A JP 2003395047A JP 2003395047 A JP2003395047 A JP 2003395047A JP 4651933 B2 JP4651933 B2 JP 4651933B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- laser
- metal element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、結晶構造を有する半導体を用いた半導体装置の作製方法、より具体的には結晶性半導体膜を用いた薄膜トランジスタ、薄膜ダイオード、電界放出素子等の作製方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a semiconductor having a crystal structure, and more specifically to a method for manufacturing a thin film transistor, a thin film diode, a field emission device, or the like using a crystalline semiconductor film.
同一の基板上に、結晶性半導体膜を用いた半導体素子、代表的には、薄膜トランジスタ、薄膜ダイオード、電界放出素子等を用いて形成された駆動回路と画素部を有する半導体回路、電気光学装置、発光装置およびそれらを用いた電子機器が盛んに製造されてきている。半導体素子の活性層として半導体膜が用いられ、なかでも活性層に、結晶性珪素膜を用いることで高い電界効果移動度を実現してきた。 A semiconductor element using a crystalline semiconductor film over the same substrate, typically a semiconductor circuit having a driver circuit and a pixel portion formed using a thin film transistor, a thin film diode, a field emission element, an electro-optical device, Light emitting devices and electronic devices using them have been actively manufactured. A semiconductor film is used as an active layer of a semiconductor element, and high field effect mobility has been realized by using a crystalline silicon film as the active layer.
特に、薄膜トランジスタの電気特性を決める要素は、半導体膜の品質に依存している。特に電界効果移動度は、半導体膜の結晶性に依存しており、電界効果移動度は、薄膜トランジスタの応答特性や、薄膜トランジスタを回路に用いて作製した表示装置の表示能力に直接関わってくる。 In particular, the factors that determine the electrical characteristics of thin film transistors depend on the quality of the semiconductor film. In particular, the field effect mobility depends on the crystallinity of the semiconductor film, and the field effect mobility is directly related to the response characteristics of the thin film transistor and the display capability of a display device manufactured using the thin film transistor in a circuit.
現在、電気特性の高い薄膜トランジスタを形成するため、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、熱アニール法、レーザアニール法、又は熱アニール法とレーザアニール法の両方を行って、非晶質半導体膜の結晶性を向上させる技術、さらには結晶性半導体膜を形成する技術が広く研究されている。 Currently, thermal annealing, laser annealing, or both thermal annealing and laser annealing are performed on amorphous semiconductor films formed on insulating substrates such as glass to form thin film transistors with high electrical characteristics. Thus, a technique for improving the crystallinity of an amorphous semiconductor film and a technique for forming a crystalline semiconductor film have been widely studied.
しかし、プラズマCVD法やスパッタリング法で形成した非晶質半導体膜に熱アニール法やレーザニール法を用いて結晶性半導体膜を形成すると、その結晶方位は任意な方向に配向しやすく、結晶方位を制御することが困難である。このため、熱アニール法やレーザアニール法によって結晶化した結晶性半導体膜を薄膜トランジスタの活性層に用いることは、薄膜トランジスタの電気特性を制限する要因となっている。 However, when a crystalline semiconductor film is formed on an amorphous semiconductor film formed by a plasma CVD method or a sputtering method using a thermal annealing method or a laser annealing method, the crystal orientation tends to be oriented in an arbitrary direction. It is difficult to control. For this reason, the use of a crystalline semiconductor film crystallized by a thermal annealing method or a laser annealing method as an active layer of a thin film transistor is a factor that limits electric characteristics of the thin film transistor.
非晶質半導体膜の結晶化方法の一つとして、特許文献1(特開平7−183540号公報)に記載されている方法が挙げられる。この結晶化方法を以下に簡単に説明する。はじめに、非晶質半導体膜に微量の金属元素、代表的には、ニッケル、鉄、コバルト、パラジウム又は白金等を添加する。なお、前記金属元素の添加方法は、プラズマ処理、蒸着法、イオン注入法、スパッタリング法又は溶液塗布法を利用すればよい。その後、前記非晶質半導体膜を低温、例えば550度の窒素雰囲気中で加熱すると、金属元素と半導体膜の元素との化合物(代表的には、ニッケルシリサイド、鉄シリサイド、コバルトシリサイド、白金シリサイド、パラジウムシリサイド等)を核とする結晶化反応が起こり、結晶性半導体膜が形成される。 One method for crystallizing an amorphous semiconductor film is the method described in Patent Document 1 (Japanese Patent Laid-Open No. 7-183540). This crystallization method will be briefly described below. First, a trace amount of a metal element, typically nickel, iron, cobalt, palladium, platinum, or the like is added to the amorphous semiconductor film. Note that as a method for adding the metal element, plasma treatment, vapor deposition, ion implantation, sputtering, or solution coating may be used. Thereafter, when the amorphous semiconductor film is heated in a nitrogen atmosphere at a low temperature, for example, 550 ° C., a compound of a metal element and an element of the semiconductor film (typically, nickel silicide, iron silicide, cobalt silicide, platinum silicide, A crystallization reaction centering on palladium silicide or the like occurs, and a crystalline semiconductor film is formed.
この方法により結晶化した半導体膜は、結晶方位の配向性を単一方向に高めるとともに、大粒径の結晶粒で構成される半導体膜を形成することが可能であることが確認されている。更には、結晶粒内の欠陥が少ないことも確認されている。このため、キャリアの移動方向を形成された結晶粒の延在する方向と揃うように配置すれば、キャリアが結晶粒界を横切る回数を極端に減らすことができる。よって、オン電流値(薄膜トランジスタがオン状態にある時に流れるドレイン電流値)、オフ電流値(薄膜トランジスタがオフ状態にある時に流れるドレイン電流値)、しきい値電圧、S値及び電界効果移動度のバラツキを低減することも可能となり、電気的特性が著しく向上する。なお、非晶質半導体膜の結晶化に適切な加熱温度や加熱時間等は、前記金属元素の添加量や非晶質半導体膜の状態による。 It has been confirmed that a semiconductor film crystallized by this method can enhance the orientation of crystal orientation in a single direction and can form a semiconductor film composed of large crystal grains. Furthermore, it has been confirmed that there are few defects in the crystal grains. For this reason, if it arrange | positions so that the moving direction of a carrier may align with the direction where the formed crystal grain extends, the frequency | count that a carrier crosses a crystal grain boundary can be reduced extremely. Therefore, variations in on-current value (drain current value that flows when the thin film transistor is in an on state), off current value (drain current value that flows when the thin film transistor is in an off state), threshold voltage, S value, and field effect mobility Can be reduced, and the electrical characteristics are remarkably improved. Note that the heating temperature and heating time appropriate for crystallization of the amorphous semiconductor film depend on the amount of the metal element added and the state of the amorphous semiconductor film.
しかし、前記金属元素を非晶質半導体膜に添加するため、半導体膜中あるいは膜表面には該金属元素(半導体膜がシリコンの場合は、金属元素のシリサイド化合物、代表的には、ニッケルシリサイド、鉄シリサイド、コバルトシリサイド、白金シリサイド、パラジウムシリサイド等として存在する。)が残存してしまう。この残存した金属元素が、リーク電流のパスとなり薄膜トランジスタのオフ電流が増加し、薄膜トランジスタ素子間での電気特性のバラツキの原因となるなどの問題がある。このため、非晶質半導体膜を結晶化した後、半導体膜中の金属元素の除去、または金属元素の濃度を低減する工程(以下、ゲッタリング工程と示す)が必要である。 However, since the metal element is added to the amorphous semiconductor film, the metal element (in the case where the semiconductor film is silicon, a silicide compound of the metal element, typically nickel silicide, Iron silicide, cobalt silicide, platinum silicide, palladium silicide, etc.) remain. This remaining metal element becomes a path of leakage current, and the off current of the thin film transistor is increased, which causes a variation in electric characteristics between the thin film transistor elements. Therefore, after the amorphous semiconductor film is crystallized, a process of removing the metal element in the semiconductor film or reducing the concentration of the metal element (hereinafter referred to as a gettering process) is necessary.
そこで、本出願人は、結晶性半導体膜中の金属元素を除去する方法を特許文献2、特許文献3、特許文献4および特許文献5にそれぞれ開示した。
Therefore, the present applicant has disclosed a method for removing a metal element in a crystalline semiconductor film in
特許文献2においては、非晶質半導体膜上に半導体の結晶性を促進させる金属元素を含む溶液を塗布し、加熱して結晶性半導体膜を形成した後、塩酸を含む溶液を用いてニッケルシリサイドをエッチングすることで、半導体膜中のニッケル(珪化ニッケル)を除去する工程が開示されている。
In
特許文献3では、非晶質半導体膜上に半導体の結晶性を促進させる金属元素を含む溶液を塗布し、加熱することで結晶性半導体膜を形成し、パルス発振のエキシマレーザを照射して結晶化を促進させた後、任意の形状に半導体膜をエッチングする工程が開示されている。
In
特許文献4においては、薄膜トランジスタのソース領域及びドレイン領域に燐を添加し、450〜700度で加熱することにより、薄膜トランジスタのチャネル形成領域から半導体膜の結晶化促進の金属元素を除去する方法が開示されている。 Patent Document 4 discloses a method of removing a metal element for promoting crystallization of a semiconductor film from a channel formation region of the thin film transistor by adding phosphorus to the source region and the drain region of the thin film transistor and heating at 450 to 700 degrees. Has been.
さらに、特許文献5においては、結晶性半導体膜(本段落において、以下、半導体膜Aと示す。)上に酸化珪素膜等で形成されたバリア層を介して、1×1019〜1×1022/cm3のアルゴン等の希ガス元素を含む半導体膜(本段落において、以下、半導体膜Bと示す。)を形成し、加熱処理することにより、半導体膜Aから半導体膜Bに結晶化促進の金属元素を移動させ、この後、半導体膜Bを除去することで、薄膜トランジスタの結晶性半導体膜(半導体膜A)から金属元素を除去する方法が開示されている。
しかしながら、特許文献2に開示されている金属元素のゲッタリング工程では、半導体膜中の金属化合物、代表的にはニッケルシリサイドのみを除去するため、別途表面の凹凸を平坦化する為の工程(レーザ照射等)が必要とされる。また、ここで除去することが可能なニッケルシリサイドは、半導体膜表面に析出しているもののみであり、半導体膜中にあるニッケルシリサイドを除去することができないという問題があった。
However, in the metal element gettering step disclosed in
また、特許文献3では、非晶質半導体膜を加熱した後に、結晶化を促進するために照射するレーザの種類は、エキシマレーザ等のパルス発振のレーザである。パルス発振のレーザから射出されるレーザ光は、エネルギー密度が低いため、レーザ光の照射により溶融される半導体膜の領域は、半導体膜中の非晶質の部分及び表面である。このため、レーザ光を照射しても、半導体膜中の結晶性を有する領域は溶融されず、その領域における金属化合物、代表的には、ニッケルシリサイドが残存するという問題があった。
In
更に、特許文献4及び特許文献5に開示されている、金属元素のゲッタリング方法は、工程数が多いため、歩留まりの低下の原因となるという問題があった。 Furthermore, the metal element gettering methods disclosed in Patent Document 4 and Patent Document 5 have a problem in that the number of steps is large, resulting in a decrease in yield.
本発明は、このような問題を解決するための手段であり、金属元素を用いて得られる結晶質半導体膜から工程数を増やさず、効果的に金属元素を除去する方法を提供することを目的とする。 The present invention is a means for solving such a problem, and an object of the present invention is to provide a method for effectively removing a metal element from a crystalline semiconductor film obtained using the metal element without increasing the number of steps. And
本発明は、絶縁表面上に非晶質半導体膜を形成し、前記非晶質半導体膜に結晶化を促進する金属元素を添加した後加熱により結晶化し、前記結晶化した半導体膜に連続発振のレーザ光を照射し、前記レーザを照射した結晶性半導体膜の上部を除去することを特徴とする。
なお、前記レーザを照射した半導体膜の上部とは、金属元素が偏析した領域を含む半導体膜の一部である。
本発明は、絶縁表面上に非晶質半導体膜を形成し、前記非晶質半導体膜に結晶化を促進する金属元素を添加した後加熱により結晶化し、前記結晶化した半導体膜に連続発振のレーザ光を照射し、前記レーザを照射した結晶性半導体膜の金属元素濃度がSIMS(二次イオン質量分析法)の検出下限となるように、前記結晶性半導体膜の上部を除去することを特徴とする。
なお、前記SIMS(二次イオン質量分析法)の検出限界濃度は、1×1017/cm3である。
また、前記レーザ光を照射した半導体膜の上部を除去する方法には、ウエットエッチング、ドライエッチング、又はCMP法(Chemical Mechanical Polishing、化学的・機械的ポリッシング)による研磨などを用いる。
このときのレーザ光は、半導体膜に吸収される波長域、即ち波長100〜600nmである連続発振レーザー光を適用する。レーザー発振器としては、気体レーザー発振器、固体レーザー発振器が適用される。気体レーザ発振器としては、He−Ne、Ar、Kr等を使用したレーザ発振器、固体レーザー発振器としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使ったレーザー発振器、若しくはガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、またはTi:サファイアレーザーを適用する。なお、固体レーザ発振器においては、基本波の第2高調波〜第4高調波を適用するのが好ましい。
これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると、短時間で基板全体にレーザ光を照射することができるので効果的である。
In the present invention, an amorphous semiconductor film is formed over an insulating surface, a metal element that promotes crystallization is added to the amorphous semiconductor film, and then crystallized by heating, and continuous oscillation is generated in the crystallized semiconductor film. It is characterized by irradiating a laser beam and removing an upper portion of the crystalline semiconductor film irradiated with the laser.
Note that the upper portion of the semiconductor film irradiated with the laser is a part of the semiconductor film including a region where a metal element is segregated.
In the present invention, an amorphous semiconductor film is formed over an insulating surface, a metal element that promotes crystallization is added to the amorphous semiconductor film, and then crystallized by heating, and continuous oscillation is generated in the crystallized semiconductor film. Irradiating a laser beam, and removing the upper part of the crystalline semiconductor film so that the metal element concentration of the crystalline semiconductor film irradiated with the laser becomes a detection lower limit of SIMS (secondary ion mass spectrometry) And
The detection limit concentration of the SIMS (secondary ion mass spectrometry) is 1 × 10 17 / cm 3 .
Further, as a method of removing the upper portion of the semiconductor film irradiated with the laser light, wet etching, dry etching, polishing by CMP (Chemical Mechanical Polishing), or the like is used.
As the laser beam at this time, a continuous wave laser beam having a wavelength range absorbed by the semiconductor film, that is, a wavelength of 100 to 600 nm is applied. As the laser oscillator, a gas laser oscillator or a solid laser oscillator is applied. As a gas laser oscillator, a laser oscillator using He—Ne, Ar, Kr or the like, and as a solid-state laser oscillator, a crystal such as YAG, YVO 4 , YLF, YAlO 3 is formed on Cr, Nd, Er, Ho, Ce, Co, A laser oscillator using a crystal doped with Ti or Tm, or a glass laser, a ruby laser, an Alexandride laser, or a Ti: sapphire laser is applied. In the solid-state laser oscillator, it is preferable to apply the second to fourth harmonics of the fundamental wave.
When these lasers are used, the entire substrate can be irradiated with laser light in a short time by using a method in which a laser beam emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. It can be effective.
本発明人は、金属元素を添加して加熱して形成した結晶性半導体膜に、連続発振のレーザ光を照射することにより、結晶性半導体膜の表面付近に金属元素を偏析させることを見出した。図4に、本発明を適応した半導体膜の金属元素、具体的にはニッケル元素の濃度をSIMS(二次イオン質量分析法)を用いて測定した結果を示す。
測定に用いた試料の構造は、以下のようにガラス基板上に各層を積層したものである。試料の構造を以下に示す。
試料構造「Glass//SiNO 50nm/SiON 100nm/poly Si 150nm/cap a-Si 50nm」(ガラス基板/酸化窒化珪素膜50nm/窒化酸化珪素膜100nm/結晶性珪素膜(活性層、図4におけるpoly−Si領域)150nm/非晶質珪素膜(保護層、図4におけるcap a−Si領域)50nm)
なお、窒化酸化珪素および酸化窒化珪素膜は、公知の技術により成膜したものである。結晶性珪素膜は、公知の方法により形成した非晶質珪素膜上に、ニッケルを含む溶液(ニッケル濃度:10ppm)を塗布し、加熱することにより形成したものである。その後、保護層として、非晶質珪素膜を成膜する。
The present inventor has found that a metal element is segregated in the vicinity of the surface of the crystalline semiconductor film by irradiating the crystalline semiconductor film formed by adding and heating the metal element with continuous oscillation laser light. . FIG. 4 shows the result of measuring the concentration of a metal element, specifically, nickel element, of a semiconductor film to which the present invention is applied using SIMS (secondary ion mass spectrometry).
The structure of the sample used for measurement is obtained by laminating each layer on a glass substrate as follows. The structure of the sample is shown below.
Sample structure “Glass // SiNO 50 nm / SiON 100 nm / poly Si 150 nm / cap a-Si 50 nm” (glass substrate / silicon oxynitride film 50 nm / silicon nitride oxide film 100 nm / crystalline silicon film (active layer, poly in FIG. 4) -Si region) 150 nm / amorphous silicon film (protective layer, cap a-Si region in FIG. 4) 50 nm)
Note that the silicon nitride oxide and the silicon oxynitride film are formed by a known technique. The crystalline silicon film is formed by applying a solution containing nickel (nickel concentration: 10 ppm) on an amorphous silicon film formed by a known method and heating it. Thereafter, an amorphous silicon film is formed as a protective layer.
また、SIMS(二次イオン質量分析法)の測定において、トランジェント領域(一次照射イオンと試料表面からスパッタリングされる量が平衡に達するまでの領域)や試料の表面状態により、初期測定のプロファイルに不確かさを伴う。このため、保護層である非晶質半導体膜を設ける。 Also, in SIMS (secondary ion mass spectrometry) measurement, the initial measurement profile is uncertain due to the transient region (the region until the amount of sputtering from the primary irradiation ions and the sample surface reaches equilibrium) and the sample surface condition. Accompanied by. Therefore, an amorphous semiconductor film that is a protective layer is provided.
ここでは、10ppmのニッケルを含む溶液を用いているが、10ppmより多いニッケルを含む溶液を用いて半導体膜の結晶化を行うと、半導体膜にニッケルが偏析する領域が増加し、エッチング工程が長くなってしまうとともに、活性層にニッケル元素が残存してしまう可能性が高い。一方、10ppm未満のニッケル元素を含む溶液を用いて半導体膜の結晶化を行っても、半導体膜全体の結晶化が十分ではなく、結晶性の低い半導体膜が形成される。このため、本発明では、10ppmのニッケルを含む溶液を用いる。 Here, a solution containing 10 ppm of nickel is used. However, when a semiconductor film is crystallized using a solution containing more than 10 ppm of nickel, a region where nickel is segregated in the semiconductor film increases, and the etching process becomes longer. In addition, there is a high possibility that nickel element remains in the active layer. On the other hand, even when the semiconductor film is crystallized using a solution containing nickel element of less than 10 ppm, the entire semiconductor film is not sufficiently crystallized, and a semiconductor film with low crystallinity is formed. For this reason, in the present invention, a solution containing 10 ppm of nickel is used.
図4において、試料1(破線)は、活性層に従来の作製方法により形成した結晶性半導体膜を用いた試料、具体的には半導体膜に連続発振のレーザ光を照射せず、保護膜である非晶質珪素膜を成膜した試料のニッケル元素の濃度を示す。一方、試料2(実線)は、活性層に本発明により形成された結晶性珪素膜を用いた試料、具体的には半導体膜に連続発振のレーザ光を照射したのち、保護膜である非晶質珪素膜を成膜した試料のニッケル元素の濃度を表す。なお、レーザ照射条件は、Nd:YVO4のレーザの第2高調波(532nm)を使用し、スキャン速度50cm/sec、オーバーラップ率0%である。
In FIG. 4, a sample 1 (broken line) is a sample using a crystalline semiconductor film formed by a conventional manufacturing method as an active layer, specifically, a semiconductor film without irradiating continuous oscillation laser light. The nickel element concentration of a sample on which an amorphous silicon film is formed is shown. On the other hand, Sample 2 (solid line) is a sample using a crystalline silicon film formed according to the present invention as an active layer, specifically, a semiconductor film is irradiated with continuous-wave laser light and then an amorphous film which is a protective film. This represents the nickel element concentration of the sample on which the porous silicon film was formed. The laser irradiation conditions are Nd: YVO 4 laser second harmonic (532 nm), scan speed 50 cm / sec, and overlap
保護層である非晶質珪素膜(図4のcap a−Si領域)では、試料1および試料2のニッケル元素濃度は、ほぼ同じである。一方、結晶性珪素膜(図4のpoly−Si領域)では、試料1のニッケル元素濃度が深さ方向に対して均一(およそ2×1018/cm3)であるのに対し、試料2のニッケル元素濃度は、cap a−Si領域とpoly−Si領域との界面から50nmの領域では、ニッケル元素が高く、50〜150nmの領域では、検出下限以下の濃度(1×1017/cm3)であることが分かる。このことにより、非晶質半導体膜に金属元素を添加し、加熱して結晶性珪素膜を形成する際、加熱された半導体膜に連続発振のレーザ光を照射することにより、金属元素を半導体膜表面に偏析させることが可能であることが分かる。このため、少なくとも半導体膜の表面から50nm、好ましくは、金属元素が偏析した領域50nmを含み、かつ半導体膜として必要な膜厚を残した領域を、公知の方法にて除去することにより、不純物である金属元素濃度が少なく、且つ結晶性のよい半導体膜を形成することができる。
In the amorphous silicon film (cap a-Si region in FIG. 4) which is a protective layer, the nickel element concentrations of sample 1 and
この連続発振のレーザ光照射による偏析の理由として以下のことが考えられる。ここでは、半導体元素の代表としてシリコンを用いる。
固相中の金属元素の溶解度[CM]Sと、液相中の溶解度[CM]Lとの比、k0(平衡偏析係数)は、一定であり式1で表される。
The reason for the segregation due to the continuous wave laser irradiation is as follows. Here, silicon is used as a representative semiconductor element.
The ratio of the solubility [C M ] S of the metal element in the solid phase to the solubility [C M ] L in the liquid phase, k 0 (equilibrium segregation coefficient), is constant and is expressed by Equation 1.
k0=[CM]S/[CM]L 式1 k 0 = [C M ] S / [C M ] L Formula 1
溶融したシリコン中の金属元素は、融液内を拡散し、シリコンの格子間位置を占める。高温では、格子間位置を占める金属元素は、平衡濃度に達するために、速やかにバルク内を拡散する。しかし、平衡偏析係数k0<1の場合、熱処理後の冷却過程では、格子間位置を占める金属元素は、低温における溶解度を超えるので、金属元素は金属シリサイドとして固相中に析出する。この場合、金属元素の拡散速度以上の速度で半導体膜が固化するとき、固相に析出した金属シリサイド中の金属元素は、固液界面近傍に集結し、液相内部に向かって拡散する。つまり、固液界面の前面で金属元素の濃度が高くなる。結晶化は、半導体膜と下地膜の界面から結晶化が始まるため、最終的に融液として存在する半導体膜の上部、即ち表面付近に金属元素が偏析する。 The metal element in the molten silicon diffuses in the melt and occupies the interstitial position of silicon. At high temperatures, metal elements occupying interstitial positions quickly diffuse through the bulk to reach an equilibrium concentration. However, when the equilibrium segregation coefficient k 0 <1, the metal element occupying the interstitial position exceeds the solubility at a low temperature in the cooling process after the heat treatment, so that the metal element is precipitated in the solid phase as a metal silicide. In this case, when the semiconductor film is solidified at a rate higher than the diffusion rate of the metal element, the metal element in the metal silicide deposited on the solid phase is concentrated near the solid-liquid interface and diffuses toward the inside of the liquid phase. That is, the concentration of the metal element is increased in front of the solid-liquid interface. Since crystallization starts from the interface between the semiconductor film and the base film, the metal element is segregated at the upper part of the semiconductor film that exists as a melt, that is, near the surface.
W. Zulehner and D. Huber:"Czochralski-grown silicon, Crystals 8: Silicon, chemical Ething, pp. 1-143, Springer-Verlag(1982)"によると、シリコン中のニッケル元素の平衡偏析係数は、k0=3×10-5である。また、なお、鉄、コバルトのk0はそれぞれ、8×10-6、8×10-6である。シリコンが溶融してから固化するまでの時間は、μsecオーダーと短時間であるため、シリコン融液中の金属元素、代表的には、ニッケル元素、コバルト元素、鉄元素等は、最終的に融液として存在する半導体膜の上部、即ち表面付近に金属元素が偏析する。 According to W. Zulehner and D. Huber: "Czochralski-grown silicon, Crystals 8: Silicon, chemical Ething, pp. 1-143, Springer-Verlag (1982)", the equilibrium segregation coefficient of nickel in silicon is k 0 = 3 × 10 −5 . In addition, k 0 of iron and cobalt is 8 × 10 −6 and 8 × 10 −6 , respectively. Since the time from silicon melting to solidification is as short as μsec order, metal elements in silicon melt, typically nickel element, cobalt element, iron element, etc. are finally melted. Metal elements are segregated in the upper part of the semiconductor film existing as a liquid, that is, near the surface.
ところで、連続発振のレーザ光は、連続的にレーザ光を射出するため、従来用いていたパルスレーザ光に比べ被照射面に照射されるレーザ光のエネルギー密度が高い。従来、パルスレーザ光を結晶性半導体膜に照射しても、部分的、代表的には、非晶質半導体膜の部分や表面部分しか溶融しない。このため、結晶性半導体膜中に含まれる金属元素は、拡散及び偏析できず、半導体膜全体に分散している。一方、連続発振のレーザ光を半導体膜に照射すると、半導体膜は結晶性半導体膜を含む広域において溶融する。このため、冷却による半導体膜の再度結晶化において、融液に含まれる金属元素は、上記の偏析の反応機構により再結晶した半導体膜中の上部に偏析する。さらに、連続発振のレーザ光の照射により半導体膜は溶融されているため、再結晶化した半導体膜は欠陥の少ない膜となる。 By the way, the continuous wave laser beam continuously emits the laser beam, and therefore the energy density of the laser beam irradiated onto the irradiated surface is higher than that of the conventionally used pulsed laser beam. Conventionally, even when a pulsed laser beam is irradiated onto a crystalline semiconductor film, only a part of the amorphous semiconductor film or a surface part is typically melted. For this reason, the metal element contained in the crystalline semiconductor film cannot be diffused and segregated and is dispersed throughout the semiconductor film. On the other hand, when a semiconductor film is irradiated with continuous wave laser light, the semiconductor film is melted in a wide area including the crystalline semiconductor film. For this reason, in the recrystallization of the semiconductor film by cooling, the metal element contained in the melt is segregated to the upper part of the recrystallized semiconductor film by the above-described segregation reaction mechanism. Further, since the semiconductor film is melted by irradiation with continuous wave laser light, the recrystallized semiconductor film becomes a film with few defects.
金属元素を用いて半導体膜を結晶化する工程に於いて、結晶性半導体膜に連続発振のレーザ光を照射することにより、従来よりも簡易的で且つ数少ない工程で、結晶性を有する半導体膜で構成される薄膜トランジスタを作製することが可能である。即ち、本発明を用いることにより結晶方位の配向性が単一方向に高められ、かつ大粒径の結晶粒で構成される半導体膜で構成される薄膜トランジスタを、歩留まり高く作製することができる。また、本発明を用いることで、結晶構造を有する半導体膜を用いた半導体装置の作製方法においても、同様に歩留まりの向上を実現することができる。 In the process of crystallizing a semiconductor film using a metal element, the crystalline semiconductor film is irradiated with continuous-wave laser light, thereby making the semiconductor film having crystallinity simpler and fewer than conventional processes. A thin film transistor having a structure can be manufactured. That is, by using the present invention, a thin film transistor including a semiconductor film including crystal grains having a large grain size can be manufactured with high yield. In addition, by using the present invention, the yield can be similarly improved in a method for manufacturing a semiconductor device using a semiconductor film having a crystal structure.
図1を用いて、非晶質半導体膜の全面に触媒作用のある金属元素を添加し、加熱して非晶質半導体膜を結晶化した後、連続発振のレーザ光を照射してゲッタリングを行う方法について説明する。 1A and 1B, a catalytic metal element is added to the entire surface of an amorphous semiconductor film, heated to crystallize the amorphous semiconductor film, and then irradiated with continuous-wave laser light for gettering. The method to perform is demonstrated.
図1(A)について説明する。基板11はその材質に特段の限定はないが、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、あるいは石英などを用いるとよい。基板11の表面には、下地膜12として、無機絶縁膜を10〜200nmの厚さで形成する。図1では下地膜を1層としているが、これは2層以上でも良い。好適な下地絶縁膜の一例には、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等が挙げられる。
FIG. 1A will be described. The material of the
次いで、下地絶縁膜上に半導体膜13を形成する。半導体膜を、公知の手段(スパッタリング法、LPCVD法、またはプラズマCVD法等)により厚さは80〜200nm(好ましくは100〜150nm)の厚さで成膜した後、ニッケル、鉄、コバルト、白金又はパラジウム等の金属元素を含む溶液14を、半導体膜上に塗布する。なお、半導体膜に金属元素を添加する方法は、プラズマCVD法、スパッタリング法等の公知の手段を用いても良い。本発明では、非晶質半導体膜を熱結晶化した後、金属元素を含む領域を除去するので、活性層となる部分及び除去する層を考慮した膜厚の非晶質半導体膜を形成する。
Next, the
次いで、金属元素を添加した半導体膜を400〜600度で1〜12時間加熱し、結晶性半導体膜15を形成する(図1(B))。
Next, the semiconductor film to which the metal element is added is heated at 400 to 600 degrees for 1 to 12 hours, so that the
次いで、図1(C)に示すように、連続発振のレーザ光を結晶性半導体膜15に照射して、結晶性半導体膜中の金属元素16、例えば、ニッケル、鉄、コバルト、白金、パラジウム等を半導体膜表面に偏析させる。
この後、図1(D)に示すように、結晶性半導体膜の上部、即ち金属元素を含む半導体膜の領域を公知の方法で除去する。
その後、結晶性を有する半導体膜17を、フォトリソグラフィ−技術を用いてパターン化し、所望の形状に形成した後、ゲート絶縁膜として第1の絶縁膜19を形成する。第1の絶縁膜19は公知の手段(プラズマCVD法、スパッタリング法など)により、厚さを40〜150nmとして絶縁膜の単層または積層構造で形成する。
Next, as shown in FIG. 1C, the
Thereafter, as shown in FIG. 1D, the upper portion of the crystalline semiconductor film, that is, the region of the semiconductor film containing a metal element is removed by a known method.
Thereafter, the
続いて、ゲート絶縁膜19上に導電性を有する膜、例えば金属元素からなる膜を成膜し、これをフォトリソグラフィ−技術を用いてパターン化してゲート電極20を形成する。ここでは、導電膜を単層構造としているが、2層以上積層させてもよい。また、導電膜の材料としては、Ta、W、Ti、Mo、Al、Cuから選ばれた金属元素、またはそれらを主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。
次に、ゲート電極20及びゲート絶縁膜19の表面を覆うように第2の絶縁膜21を形成する。第2の絶縁膜21は、公知の手段(プラズマCVD法、スパッタリング法など)により、厚さを40〜150nmとして絶縁膜の単層または積層構造で形成する(図1(F))。
Subsequently, a conductive film, for example, a film made of a metal element is formed on the
Next, a second insulating film 21 is formed so as to cover the surfaces of the
次に、公知の方法により半導体膜18に不純物を添加しソース領域およびドレイン領域を形成する。その後、第2の層間絶縁膜を形成し、ソース領域およびドレイン領域に達するコンタクトホールを形成し、ソース領域ドレイン領域に達する配線を形成する。(図示しない。)
Next, an impurity is added to the
以上の工程により、金属元素を用いて半導体膜を結晶化する際、簡易且つ短時間な方法で、半導体膜の結晶化および金属元素のゲッタリングを行うことができる。このことにより、結晶方位の配向性を単一方向に高められ、かつ大粒径の結晶粒で構成される半導体膜を、歩留まり高く形成することができる。 Through the above steps, when a semiconductor film is crystallized using a metal element, the semiconductor film can be crystallized and the metal element can be gettered by a simple and short-time method. Thus, the orientation of the crystal orientation can be improved in a single direction, and a semiconductor film including large crystal grains can be formed with a high yield.
本実施例では、本発明を用いた薄膜トランジスタの作製方法について図2および図3を用いて説明する。 In this embodiment, a method for manufacturing a thin film transistor using the present invention will be described with reference to FIGS.
まず、はじめに図2(A)について説明する。基板101上に、公知の技術を用いて酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜からなる下地膜102を形成する。下地膜は、単層としてもよいし、2層以上の積層構造としても良い。本実施例では、2層の下地膜を形成し、第1の下地膜102bには、プラズマCVD法により10〜100nmの窒化酸化珪素膜を、第2の下地膜102aには、プラズマCVD法により50〜150nmの酸化窒化珪素膜を成膜する。
なお、本実施例では基板にバリウムホウケイ酸ガラスを用いる。
First, FIG. 2A will be described. A base film 102 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the
In this embodiment, barium borosilicate glass is used for the substrate.
次いで、下地膜102a、102b上に半導体膜104を形成する。半導体膜104は、非晶質半導体膜を公知の手段(スパッタリング法、LPCVD法、またはプラズマCVD法等)により、80〜200nm(好ましくは100〜150nm)の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム(SiGe)合金などで形成すると良い。本実施例では、150nmの非晶質珪素膜を形成する。
Next, the semiconductor film 104 is formed over the
次に、公知の技術を用いて半導体膜の結晶性を促進する金属元素、例えばニッケル、鉄、コバルト、白金、パラジウム等を半導体膜104に添加したのち、半導体膜104を公知の結晶化処理(レーザ結晶化法、熱結晶化法)により、結晶化する。本実施例では、スピンコートにより酢酸ニッケル溶液105(重量換算濃度10ppm)を膜上全面に塗布し、温度550度の窒素雰囲気中に12時間曝して結晶性半導体膜106を形成する。
Next, a metal element that promotes crystallinity of the semiconductor film, for example, nickel, iron, cobalt, platinum, palladium, or the like is added to the semiconductor film 104 using a known technique, and the semiconductor film 104 is then subjected to a known crystallization treatment ( Crystallization is performed by laser crystallization or thermal crystallization. In this embodiment, a nickel acetate solution 105 (weight conversion concentration 10 ppm) is applied over the entire surface by spin coating, and exposed to a nitrogen atmosphere at a temperature of 550 ° C. for 12 hours to form the
次に、図2(B)について説明する。結晶性半導体膜106に連続発振のレーザ光を照射して、結晶性半導体膜106を溶融した後、冷却することにより、結晶性半導体膜106中に含まれる金属元素、本実施例においてはニッケル元素を、半導体膜106上部に偏析させる。
なお、連続発振が可能なレーザには、半導体膜に吸収される波長域、即ち波長100〜600nmである連続発振レーザー光を適用する。レーザー発振器としては、気体レーザー発振器、固体レーザー発振器が適用される。気体レーザ発振器としては、He−Ne、Ar、Kr等を使用したレーザ発振器、固体レーザー発振器としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使ったレーザー発振器、若しくはガラスレーザー発振器、ルビーレーザー発振器、アレキサンドライドレーザー発振器、またはTi:サファイアレーザー発振器を適用する。なお、固体レーザ発振器においては、基本波の第2高調波〜第4高調波を適用するのが好ましい。
これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると、短時間で基板全体にレーザ光を照射することができるので効果的である。
Next, FIG. 2B will be described. The
Note that a continuous wave laser beam having a wavelength region absorbed by the semiconductor film, that is, a wavelength of 100 to 600 nm, is applied to a laser capable of continuous wave. As the laser oscillator, a gas laser oscillator or a solid laser oscillator is applied. As a gas laser oscillator, a laser oscillator using He—Ne, Ar, Kr or the like, and as a solid-state laser oscillator, a crystal such as YAG, YVO 4 , YLF, YAlO 3 is formed on Cr, Nd, Er, Ho, Ce, Co, A laser oscillator using a crystal doped with Ti or Tm, or a glass laser oscillator, a ruby laser oscillator, an alexandrite laser oscillator, or a Ti: sapphire laser oscillator is applied. In the solid-state laser oscillator, it is preferable to apply the second to fourth harmonics of the fundamental wave.
When these lasers are used, the entire substrate can be irradiated with laser light in a short time by using a method in which a laser beam emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. It can be effective.
続いて、図2(C)について説明する。結晶性半導体膜から106から、金属元素が偏析する領域をウエットエッチング法により、除去して半導体膜107を形成する。エッチャントには、ヒドラジン、エチレンジアミン、ピロカテコール水溶液(EPW)、水酸化カリウムまたはテトラメチルアンモニウムハイドロオキサイド溶液(TMAH)等を用いることができる。本実施例では、50度のテトラメチルアンモニウムハイドロオキサイド溶液(TMAH)に500秒浸漬して、珪素膜の上部(表面)から深さ方向へ50nm、即ち金属元素を有する結晶性半導体膜の領域をエッチングする。この工程により、活性領域となりうる結晶性半導体膜106から金属元素を除去または半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有する薄膜トランジスタは、リーク電流のパスとなる金属元素の濃度が低減されているため、高い電界効果移動度を得つつオフ電流値を抑制した良好な特性を有するものになる。
次に、図2(D)について説明する。フォトリソグラフィーの技術を用いマスク(図示しない)を形成した後、公知のエッチング方法により、不要な部分を除去して、所望の形状の半導体膜108a、108bを形成する。なお、半導体膜108a、108bを形成した後、薄膜トランジスタのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。(図示しない)。
Next, FIG. 2C will be described. A region where the metal element is segregated is removed from the
Next, FIG. 2D will be described. After a mask (not shown) is formed using a photolithography technique, unnecessary portions are removed by a known etching method to form
次いで、厚さ20〜150nmのゲート絶縁膜109を公知の技術を用いて成膜する。本実施例では、原料ガスの流量をSiH4/N2O=4/800(sccm)、成膜温度を400度として、プラズマCVD法により膜厚115nmの酸化窒化珪素膜を形成する。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の絶縁膜(酸化珪素膜、窒化酸化珪素膜、窒化珪素膜等)を用いても良い。
Next, a
次に、公知の成膜方法により、導電膜を成膜する。本実施例では、膜厚30nmの窒化タンタル膜からなる第1の導電膜110aと、膜厚370nmのタングステン膜からなる第2の導電膜110bを積層する。窒化タンタル膜およびタングステン膜は、スパッタリング法で形成する。
Next, a conductive film is formed by a known film formation method. In this embodiment, a first
なお、本実施例では、第1の導電膜110aを窒化タンタル膜、第2の導電膜110bをタングステン膜としたが、特に限定されず、いずれもタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、銀―銅―パラジウム合金(AgPdCu合金)を用いてもよい。
In this embodiment, the first
次に、図3(A)について説明する。フォトリソグラフィーの技術を用いマスク(図示しない)を形成した後、公知のエッチング方法(RIE法、ECR法等)により、第1の導電膜110aおよび第2の導電膜110bの不要な部分を除去して、ゲート電極111a、111bを形成する。
Next, FIG. 3A will be described. After forming a mask (not shown) using a photolithography technique, unnecessary portions of the first
次に、図3(B)について説明する。ゲート電極111a、111bをマスクとして、公知の技術(イオンドープ法、イオン注入法等)により半導体膜(図3(A)の112a、112b)に不純物元素を導入し、ソース領域およびドレイン領域113a、113bを形成する。イオンドープ法の条件を、ドーズ量1×1013〜5×1014/cm2とし、加速電圧を30〜120keVとして上記工程を行う。
本実施例では、n型不純物をドーピングする際には、不純物のドーズ量を2×1013/cm2とし、加速電圧を90keVとして行う。なお、n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。本実施例では、リン(P)を含む化合物を不純物として用いる。
また、p型不純物をドーピングする際には、不純物のドーズ量を3×1013/cm2とし、加速電圧を60keVとして行う。なお、p型を付与する不純物元素には、13族に属する元素、典型的にはボロン(B)を用いることができる。
Next, FIG. 3B will be described. An impurity element is introduced into the semiconductor film (112a and 112b in FIG. 3A) by a known technique (ion doping method, ion implantation method, or the like) using the
In this embodiment, when doping an n-type impurity, the impurity dose is set to 2 × 10 13 / cm 2 and the acceleration voltage is set to 90 keV. Note that an element belonging to
Further, when doping the p-type impurity, the impurity dose is set to 3 × 10 13 / cm 2 and the acceleration voltage is set to 60 keV. Note that as the impurity element imparting p-type conductivity, an element belonging to
次いで、熱処理を行って、半導体膜の結晶性の回復、およびそれぞれの半導体膜に導入された不純物元素の活性化を行う。熱処理の方法としては、ファーネスアニール炉を用いる熱アニール法、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。本実施例では、熱アニール法を用い、窒素雰囲気中で550度とし、4時間加熱する。 Next, heat treatment is performed to recover the crystallinity of the semiconductor film and to activate the impurity element introduced into each semiconductor film. As a heat treatment method, a thermal annealing method using a furnace annealing furnace, a laser annealing method, or a rapid thermal annealing method (RTA method) can be applied. In this embodiment, a thermal annealing method is used, and heating is performed at 550 ° C. in a nitrogen atmosphere for 4 hours.
次に、図3(C)について説明する。第1の層間絶縁膜114及び第2の層間絶縁膜115を形成したのち、絶縁膜表面を化学的及び機械的に研磨する処理(代表的にはCMP技術)等により平坦化してもよい。また、第1の層間絶縁膜114は、単層または積層構造として用いても良い。本実施例では、第1の層間絶縁膜としてプラズマCVD法により膜厚50nmの窒化珪素膜114を形成し、同様の方法で第2の層間絶縁膜として、膜厚400nmの酸化珪素膜115を形成する。なお、第2の層間絶縁膜には、無機絶縁膜材料または有機絶縁物材料からなる膜を形成することができる。
Next, FIG. 3C will be described. After the first
なお、第1の層間絶縁膜上に第2の層間絶縁膜を形成する前に、熱処理(300〜550度で1〜12時間の熱処理)を行い水素化を行ってもよい。この工程は第1の層間絶縁膜114に含まれる水素により半導体膜のダングリングボンドを終端する工程である。なお、水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、3〜100%の水素を含む雰囲気中にて300〜450度で1〜12時間の熱処理を行っても良い。本実施例では、窒素雰囲気中で410度、1時間の加熱を行う。
Note that hydrogenation may be performed by heat treatment (300 to 550 ° C. for 1 to 12 hours) before forming the second interlayer insulating film over the first interlayer insulating film. This step is a step of terminating dangling bonds in the semiconductor film with hydrogen contained in the first
そして、ソース領域及びドレイン領域113a、113bに達するコンタクトホールを形成し、ソース領域及びドレイン領域113a、113bとそれぞれ電気的に接続する配線116〜119を形成する。
Then, contact holes reaching the source and
このようにして、半導体膜に達するコンタクトホールを形成し、配線116〜119を形成する。なお、これらの配線は、膜厚100nmのチタン膜、膜厚350nmの合金膜(代表的には、アルミニウムとシリコンとの合金膜)及び膜厚100nmのチタン膜との積層膜をエッチングして形成する。なお、配線の材料としては、Ti、AlとSiとの合金に限らず、他の低抵抗材料を用いても良い。 In this manner, contact holes reaching the semiconductor film are formed, and wirings 116 to 119 are formed. Note that these wirings are formed by etching a laminated film of a titanium film with a thickness of 100 nm, an alloy film with a thickness of 350 nm (typically an alloy film of aluminum and silicon), and a titanium film with a thickness of 100 nm. To do. The wiring material is not limited to Ti, an alloy of Al and Si, and other low-resistance materials may be used.
本実施例では、実施例1で述べた作製方法により形成する薄膜トランジスタにおいて、金属元素が半導体膜の上部に偏析した領域を除去する工程において、別の工程を示す。 In this embodiment, another step is shown in the step of removing the region where the metal element is segregated on the upper portion of the semiconductor film in the thin film transistor formed by the manufacturing method described in Embodiment 1.
実施例1に従い、結晶性半導体膜に連続発振のレーザ光を照射して、半導体膜の上部に金属元素、代表的にはニッケル元素を偏析させる。こののち、半導体膜の表面をCMP(Chemical Mechanical Polishing、化学的・機械的ポリッシング)により研磨して、半導体膜の金属元素を含む領域を除く。本実施例では、スラリーに酸化珪素を含む研磨液を用いて、半導体膜の表面の研磨を行う。この際の研磨条件は、半導体膜の膜質および膜厚に合わせて、適宜設定すればよい。該研磨工程により、薄膜トランジスタの表面を平坦化すると共に、活性層を含む半導体膜の金属元素を除去することが可能である。すなわち、この工程を用いて作製した薄膜トランジスタは、リーク電流のパスとなる金属元素の濃度が低減されているため、高い電界効果移動度を有しつつオフ電流値を抑制した良好な特性を有するものになる。 In accordance with Embodiment 1, the crystalline semiconductor film is irradiated with continuous-wave laser light to segregate a metal element, typically nickel element, on the semiconductor film. After that, the surface of the semiconductor film is polished by CMP (Chemical Mechanical Polishing) to remove the region containing the metal element of the semiconductor film. In this embodiment, the surface of the semiconductor film is polished using a polishing liquid containing silicon oxide in the slurry. The polishing conditions at this time may be set as appropriate in accordance with the film quality and film thickness of the semiconductor film. By the polishing step, the surface of the thin film transistor can be planarized and the metal element of the semiconductor film including the active layer can be removed. In other words, a thin film transistor manufactured using this process has good characteristics in which the off-state current value is suppressed while having high field-effect mobility because the concentration of the metal element serving as a leakage current path is reduced. become.
本実施例では、実施例2と同様に、実施例1で述べた作製方法により形成する薄膜トランジスタにおいて、金属元素が半導体膜の上部に偏析した領域を除去する工程において、別の工程を示す。
In this embodiment, as in
実施例1に従い、結晶性半導体膜に連続発振のレーザ光を照射して、半導体膜の上部に金属元素、代表的にはニッケル元素を偏析させる。こののち、ドライエッチング法により、半導体膜の金属元素を含む領域を除く。ドライエッチング条件は、半導体膜の膜質および膜厚によって適宜設定すればよい。本実施例では、エッチング条件をCF4/O2=50/45(sccm)として、半導体膜の上部50nmをエッチングする。
このことにより、活性層を含む半導体膜の金属元素を除去し、残存する金属元素の濃度を低減することが可能である。すなわち、この工程を用いて作製した薄膜トランジスタは、リーク電流のパスとなる金属元素の濃度が低減されているため、高い電界効果移動度を得つつオフ電流値を抑制した良好な特性を有するものになる。
In accordance with Embodiment 1, the crystalline semiconductor film is irradiated with continuous-wave laser light to segregate a metal element, typically nickel element, on the semiconductor film. After that, the region containing the metal element of the semiconductor film is removed by dry etching. The dry etching conditions may be set as appropriate depending on the film quality and film thickness of the semiconductor film. In this embodiment, the etching condition is CF 4 / O 2 = 50/45 (sccm), and the upper 50 nm of the semiconductor film is etched.
As a result, the metal element in the semiconductor film including the active layer can be removed, and the concentration of the remaining metal element can be reduced. In other words, a thin film transistor manufactured using this process has favorable characteristics in which the off-state current value is suppressed while obtaining high field-effect mobility because the concentration of the metal element serving as a leakage current path is reduced. Become.
実施例1から実施例3においては、薄膜トランジスタの作製工程に本発明を適応した例を示したが、これに限られるものではない。本発明は、薄膜ダイオード、電界放出素子等、半導体膜を用いた半導体素子に適応することができる。 In Embodiments 1 to 3, an example in which the present invention is applied to a thin film transistor manufacturing process has been described, but the present invention is not limited to this. The present invention can be applied to a semiconductor device using a semiconductor film, such as a thin film diode and a field emission device.
本発明を適用して、様々な電子装置(電気光学装置、発光装置、半導体回路等)を作製することができる。即ち、それら電子装置を組み込んだ様々な電子機器に本発明を適用できる。 By applying the present invention, various electronic devices (electro-optical devices, light-emitting devices, semiconductor circuits, and the like) can be manufactured. That is, the present invention can be applied to various electronic devices in which these electronic devices are incorporated.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの例を図5、図6及び図7に示す。 Such electronic devices include video cameras, digital cameras, projectors, head-mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Can be mentioned. Examples thereof are shown in FIGS. 5, 6 and 7.
図5(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を適用することにより、歩留まり高く高精細な表示が可能である低消費電力のパーソナルコンピュータを作製することが出来る。
FIG. 5A illustrates a personal computer, which includes a main body 3001, an image input portion 3002, a display portion 3003, a
図5(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を適用することで、歩留まり高く高精細な表示が可能なビデオカメラを作製することが出来る。
FIG. 5B illustrates a video camera, which includes a main body 3101, a display portion 3102, an
図5(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明を適応することで、歩留まり高く高精細な表示が可能である低消費電力のモバイルコンピュータ(モービルコンピュータ)を作製することが出来る。
FIG. 5C illustrates a mobile computer, which includes a main body 3201, a camera unit 3202, an
図5(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明を適用することで、歩留まり高く高精細な表示が可能なゴーグル型ディスプレイを作製することが出来る。
FIG. 5D illustrates a goggle type display, which includes a
図5(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を適用することで、歩留まり高く高精細な表示が可能なプレーヤーを作製することが出来る。
FIG. 5E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 3401, a
図5(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本発明を適用することで、歩留まり高く高精細な表示が可能である低消費電力のデジタルカメラを作製することが出来る。
FIG. 5F illustrates a digital camera, which includes a main body 3501, a
図6(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明を適用することで、歩留まり高く高輝度フロント型プロジェクターを作製することが出来る。
FIG. 6A illustrates a front type projector, which includes a
図6(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明を適用することで、歩留まり高く高輝度リア型プロジェクターを作製することが出来る。
FIG. 6B illustrates a rear projector, which includes a main body 3701, a
なお、図6(C)は、図6(A)及び図6(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図6(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
Note that FIG. 6C is a diagram illustrating an example of the structure of the
また、図6(D)は、図6(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図6(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
FIG. 6D illustrates an example of the structure of the light source
ただし、図6に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。 However, the projector shown in FIG. 6 shows a case where a transmissive electro-optical device is used, and an application example in a reflective electro-optical device and a light-emitting device is not shown.
図7(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を適用することで、歩留まり高く高精細な表示が可能である低消費電力の携帯電話を作製することが出来る。
FIG. 7A illustrates a mobile phone, which includes a
図7(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明を適用することすることで、歩留まり高く高精細な表示が可能である低消費電力の携帯書籍を作製することが出来る。
FIG. 7B illustrates a portable book (electronic book), which includes a
図7(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明を適用したディスプレイは、特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
FIG. 7C illustrates a display, which includes a
以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜4のどのような組み合わせからなる構成を用いても実現することができる。 As described above, the applicable range of the present invention is so wide that the present invention can be applied to electronic devices in various fields. Moreover, the electronic device of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-4.
Claims (8)
前記非晶質半導体膜に結晶化を促進する金属元素を添加した後加熱により結晶化し、
前記結晶化した半導体膜に連続発振のレーザ光を照射し、
前記連続発振のレーザ光を照射した結晶性半導体膜の上部をウエットエッチング法により除去することを特徴とする半導体装置の作製方法。 Forming an amorphous semiconductor film on the insulating surface;
Crystallization by heating after adding a metal element that promotes crystallization to the amorphous semiconductor film,
Irradiating the crystallized semiconductor film with continuous wave laser light,
A method for manufacturing a semiconductor device, wherein an upper portion of the crystalline semiconductor film irradiated with the continuous wave laser light is removed by a wet etching method.
前記非晶質半導体膜に結晶化を促進する金属元素を添加した後加熱により結晶化し、
前記結晶化した半導体膜に連続発振のレーザ光を照射し、
前記レーザ光を照射した結晶性半導体膜の金属元素濃度がSIMS(二次イオン質量分析法)の検出下限となるように、前記連続発振のレーザ光を照射した結晶性半導体膜の上部をウエットエッチング法により除去することを特徴とする半導体装置の作製方法。 Forming an amorphous semiconductor film on the insulating surface;
Crystallization by heating after adding a metal element that promotes crystallization to the amorphous semiconductor film,
Irradiating the crystallized semiconductor film with continuous wave laser light,
Wet etching is performed on the upper part of the crystalline semiconductor film irradiated with the continuous wave laser light so that the metal element concentration of the crystalline semiconductor film irradiated with the laser light becomes a detection limit of SIMS (secondary ion mass spectrometry). A method for manufacturing a semiconductor device, characterized by being removed by a method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395047A JP4651933B2 (en) | 2002-11-26 | 2003-11-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342695 | 2002-11-26 | ||
JP2003395047A JP4651933B2 (en) | 2002-11-26 | 2003-11-26 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004193593A JP2004193593A (en) | 2004-07-08 |
JP2004193593A5 JP2004193593A5 (en) | 2006-12-28 |
JP4651933B2 true JP4651933B2 (en) | 2011-03-16 |
Family
ID=32774789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395047A Expired - Fee Related JP4651933B2 (en) | 2002-11-26 | 2003-11-26 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4651933B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100721956B1 (en) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | Polycrystalline silicon layer, flat panel display using the polyscrystalline silicon layer and method for fabricating the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267849A (en) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | Method of forming semiconductor device |
JPH08255916A (en) * | 1995-03-16 | 1996-10-01 | Semiconductor Energy Lab Co Ltd | Fabrication of thin film semiconductor device |
JPH09213630A (en) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
JPH10144923A (en) * | 1996-11-06 | 1998-05-29 | Sharp Corp | Manufacture of semiconductor device |
JP2001274085A (en) * | 2000-03-27 | 2001-10-05 | Fujitsu Ltd | Polycrystalline silicon thin film, its manufacturing method, thin film transistor, liquid crystal display device and system on panel |
JP2002313722A (en) * | 2001-01-29 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device manufacturing method |
JP2002324808A (en) * | 2001-01-19 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
JP2002329666A (en) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
-
2003
- 2003-11-26 JP JP2003395047A patent/JP4651933B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267849A (en) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | Method of forming semiconductor device |
JPH08255916A (en) * | 1995-03-16 | 1996-10-01 | Semiconductor Energy Lab Co Ltd | Fabrication of thin film semiconductor device |
JPH09213630A (en) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
JPH10144923A (en) * | 1996-11-06 | 1998-05-29 | Sharp Corp | Manufacture of semiconductor device |
JP2001274085A (en) * | 2000-03-27 | 2001-10-05 | Fujitsu Ltd | Polycrystalline silicon thin film, its manufacturing method, thin film transistor, liquid crystal display device and system on panel |
JP2002324808A (en) * | 2001-01-19 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
JP2002313722A (en) * | 2001-01-29 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device manufacturing method |
JP2002329666A (en) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2004193593A (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106330B2 (en) | Method for fabricating semiconductor film and semiconductor device and laser processing apparatus | |
JP6298121B2 (en) | Method for manufacturing semiconductor element and semiconductor device | |
JP3974229B2 (en) | Method for manufacturing semiconductor device | |
US6559036B1 (en) | Semiconductor device and method of manufacturing the same | |
JP4209606B2 (en) | Method for manufacturing semiconductor device | |
JP5106136B2 (en) | Method for manufacturing semiconductor device | |
US7291523B2 (en) | Method of manufacturing a semiconductor device | |
US8455335B2 (en) | Manufacturing method of semiconductor device | |
US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
JP2003173968A (en) | Method for manufacturing semiconductor device | |
JPH114001A (en) | Semiconductor device and manufacture thereof | |
JP4974425B2 (en) | Method for manufacturing semiconductor device | |
JP4860055B2 (en) | Method for manufacturing semiconductor device | |
JP4651933B2 (en) | Method for manufacturing semiconductor device | |
JP5412066B2 (en) | Method for manufacturing semiconductor device | |
JP2000114173A (en) | Manufacture of semiconductor device | |
JP2005136138A (en) | Thin film semiconductor, method of manufacturing the same, display device and method of manufacturing the same | |
JP4212844B2 (en) | Method for manufacturing semiconductor device | |
JP2003178979A (en) | Method for manufacturing semiconductor device | |
JPH10163112A (en) | Manufacture of semiconductor device | |
JPH10270696A (en) | Manufacture of semiconductor device | |
JPH114002A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4651933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |