JPH10270696A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10270696A
JPH10270696A JP6980297A JP6980297A JPH10270696A JP H10270696 A JPH10270696 A JP H10270696A JP 6980297 A JP6980297 A JP 6980297A JP 6980297 A JP6980297 A JP 6980297A JP H10270696 A JPH10270696 A JP H10270696A
Authority
JP
Japan
Prior art keywords
film
region
amorphous
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6980297A
Other languages
Japanese (ja)
Inventor
Pal Gosain Daram
パル ゴサイン ダラム
Westwater Jonathan
ウエストウォーター ジョナサン
Miyako Nakakoshi
美弥子 中越
Setsuo Usui
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6980297A priority Critical patent/JPH10270696A/en
Publication of JPH10270696A publication Critical patent/JPH10270696A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To irradiate an amorphous semiconductor film with beams having optimum energy in response to the structure of a foundation, to crystallize the whole film uniformly and to prevent the possibility of the breakdown of the film when the semiconductor film is crystallized. SOLUTION: An SiO2 film 14 is removed by etching while being left only in a region corresponding to a gate electrode 11 on a glass substrate 10. The plasma or ions of N-type impurities are doped to an amorphous Si film while using a photo-resist film as a mask, and a source region 18a and a drain region 18b are formed. The resist film is peeled, the amorphous Si film is irradiated with laser beams 19 from the substrate surface side and the amorphous Si film is melted and cooled at a room temperature, a melted region is crystallized, and a polycrystalline Si film 20 with the source and drain regions 18a, 18b is formed. Since the SiO2 film 14 as a temperature adjusting film is formed in a region corresponding to the gate electrode at that time, the reaching temperature of a film surface is equalized approximately, and the whole film is crystallized uniformly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非晶質シリコン等
の半導体膜にエネルギービームを照射して結晶化を行う
ことにより成膜を行う半導体装置の製造方法に係り、特
に、液晶表示装置(LCD;Liquid Crystal Display)
等に用いられる薄膜トランジスタ(TFT;Thin Film T
ransistor)のように結晶化の対象となる半導体膜の下
地が一様でない構造を有する半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor film such as an amorphous silicon film is formed by irradiating an energy beam to crystallize the semiconductor film. LCD; Liquid Crystal Display)
Thin film transistor (TFT; Thin Film T)
The present invention relates to a method for manufacturing a semiconductor device having a structure in which the underlayer of a semiconductor film to be crystallized is not uniform, such as a ransistor.

【0002】[0002]

【従来の技術】TFT液晶表示装置は、スイッチング機
能をもつ素子に薄膜トランジスタ(TFT)を用いるも
ので、このTFTは液晶ディスプレイの画素の1つ1つ
に対応してガラス基板上に形成される。TFTには非晶
質シリコン膜製と多結晶シリコン膜製のものがあり、こ
のうち多結晶シリコン膜製のTFTは、非晶質のシリコ
ン膜に対してエネルギービーム、特にエキシマレーザを
照射することにより、低温で、ガラス基板上に高性能な
ものを作製することができる。このような多結晶シリコ
ン膜製のTFTを用いて、液晶ディスプレーの周辺回路
とピクセルスイッチング素子を同一基板上に作製するこ
とができる。そして、近年、多結晶シリコン膜製のTF
Tのうち、特に、安定した特性が得られることから、ボ
トムゲート構造のTFTが注目されている。
2. Description of the Related Art A TFT liquid crystal display uses a thin film transistor (TFT) as an element having a switching function, and the TFT is formed on a glass substrate corresponding to each pixel of the liquid crystal display. There are TFTs made of amorphous silicon film and polycrystalline silicon film. Among them, the TFT made of polycrystalline silicon film irradiates an amorphous silicon film with an energy beam, especially an excimer laser. Thereby, a high-performance glass substrate can be manufactured at a low temperature. Using such a polycrystalline silicon film TFT, a peripheral circuit of a liquid crystal display and a pixel switching element can be manufactured on the same substrate. And recently, TF made of polycrystalline silicon film
Of the TFTs, particularly, a TFT having a bottom gate structure has attracted attention because stable characteristics can be obtained.

【0003】このボトムゲート構造のTFTは例えば図
9に示したような構成を有している。すなわち、ガラス
基板100上にモリブデンタンタル(MoTa)からな
るゲート電極101が形成され、このゲート電極101
上に酸化膜(Ta2 5 )102が形成されている。こ
の酸化膜102を含むガラス基板100上には窒化シリ
コン(SiNX ) 膜103および二酸化シリコン膜(S
iO2 )104からなるゲート絶縁膜が形成され、更に
この二酸化シリコン膜104上に薄い多結晶シリコン膜
105が形成されている。この多結晶シリコン膜105
内には例えばn型不純物の導入によりソース領域105
aおよびドレイン領域105bがそれぞれ形成されてい
る。多結晶シリコン膜105上にはこの多結晶シリコン
膜105のチャネル領域105cに対応して二酸化シリ
コン膜(SiO2 )106が選択的に形成されている。
多結晶シリコン膜105および二酸化シリコン膜106
の上にはn+ ドープト多結晶シリコン膜107、更にこ
のn+ ドープト多結晶シリコン膜107上にソース領域
105aに対向してソース電極108、またドレイン領
域105bに対向してドレイン電極109がそれぞれ形
成されている。
The bottom gate TFT has a structure as shown in FIG. 9, for example. That is, a gate electrode 101 made of molybdenum tantalum (MoTa) is formed on a glass substrate 100, and this gate electrode 101 is formed.
An oxide film (Ta 2 O 5 ) 102 is formed thereon. On the glass substrate 100 including the oxide film 102, a silicon nitride (SiN x ) film 103 and a silicon dioxide film (S
A gate insulating film made of iO 2 ) 104 is formed, and a thin polycrystalline silicon film 105 is formed on the silicon dioxide film 104. This polycrystalline silicon film 105
The source region 105 is formed therein by introducing, for example, an n-type impurity.
a and the drain region 105b are formed respectively. On the polysilicon film 105, a silicon dioxide film (SiO 2 ) 106 is selectively formed corresponding to the channel region 105c of the polysilicon film 105.
Polycrystalline silicon film 105 and silicon dioxide film 106
On the n + -doped polycrystalline silicon film 107, a source electrode 108 is formed on the n + -doped polycrystalline silicon film 107 so as to face the source region 105a, and a drain electrode 109 is formed on the n + doped polycrystalline silicon film 107 so as to face the drain region 105b. Have been.

【0004】このボトムゲート構造のTFTは、次のよ
うな方法により製造することができる。すなわち、ガラ
ス基板100の全面にモリブデンタンタル(MoTa)
膜を形成した後、このモリブデンタンタル膜をエッチン
グにより所定形状にパターニングしてゲート電極101
を形成する。その後、ゲート電極101を陽極酸化させ
ることによりその表面に酸化膜102を形成する。次
に、PECVD(PlasmaEnhanced Chemical Vapor Depo
sition)法により、酸化膜102上の全面に窒化シリコ
ン膜103,二酸化シリコン膜104および非晶質シリ
コン膜を連続的に形成する。
[0004] The TFT having the bottom gate structure can be manufactured by the following method. That is, molybdenum tantalum (MoTa) is formed on the entire surface of the glass substrate 100.
After forming the film, the molybdenum tantalum film is patterned into a predetermined shape by etching to form the gate electrode 101.
To form Thereafter, the gate electrode 101 is anodized to form an oxide film 102 on the surface thereof. Next, PECVD (Plasma Enhanced Chemical Vapor Depo
A silicon nitride film 103, a silicon dioxide film 104, and an amorphous silicon film are continuously formed on the entire surface of the oxide film 102 by the sition) method.

【0005】次に、この非晶質シリコン膜に例えばエキ
シマレーザによるレーザビームを照射することにより、
この非晶質シリコン膜を一旦溶融させ、その後、室温に
冷却して結晶化させる。これによって非晶質シリコン膜
が多結晶シリコン膜105となる。続いて、チャネル領
域となる部分の多結晶シリコン膜105上にチャネル領
域に対応する形状の二酸化シリコン膜106を選択的に
形成した後、n型不純物例えば燐(P)や砒素(As)
を含んだ非晶質シリコン膜を形成し、再度エキシマレー
ザによるレーザビームの照射によってn+ ドープト多結
晶シリコン膜107とすると共に不純物を電気的に活性
化させる。
Next, by irradiating the amorphous silicon film with a laser beam by, for example, an excimer laser,
This amorphous silicon film is once melted and then cooled to room temperature to be crystallized. Thus, the amorphous silicon film becomes the polycrystalline silicon film 105. Subsequently, after selectively forming a silicon dioxide film 106 having a shape corresponding to the channel region on the portion of the polycrystalline silicon film 105 to be a channel region, an n-type impurity such as phosphorus (P) or arsenic (As) is formed.
Is formed, and the laser beam is again irradiated with an excimer laser to form the n + -doped polycrystalline silicon film 107 and the impurities are electrically activated.

【0006】次に、スパッタガスとしてアルゴン(A
r)を用いたスパッタリング法により全面にアルミニウ
ム(Al)膜を形成した後、このアルミニウム膜および
+ ドープト多結晶シリコン膜107をそれぞれエッチ
ングにより所定の形状にパターニングし、ソース領域1
05aおよびドレイン領域105b上にソース電極10
8およびドレイン電極109を形成する。続いて、水素
にさらし二酸化シリコン膜106を通過する水素ラジカ
ル,原子状水素によってチャネル領域105cを水素化
することによってダングリングボンドなどを不活性化さ
せる。以上のプロセスにより図9に示したボトムゲート
構造のTFTを得ることができる。
Next, argon (A) is used as a sputtering gas.
r), an aluminum (Al) film is formed on the entire surface by a sputtering method, and the aluminum film and the n + -doped polycrystalline silicon film 107 are patterned into predetermined shapes by etching, respectively.
05a and the source electrode 10 on the drain region 105b.
8 and the drain electrode 109 are formed. Subsequently, the channel region 105c is hydrogenated by hydrogen radicals and atomic hydrogen that are exposed to hydrogen and pass through the silicon dioxide film 106 to inactivate dangling bonds and the like. Through the above process, the TFT having the bottom gate structure shown in FIG. 9 can be obtained.

【0007】[0007]

【発明が解決しようとする課題】上述のように従来の方
法では、非晶質シリコン膜を結晶化する工程において、
非晶質シリコン膜に対してエネルギービームを照射する
が、このとき非晶質シリコン膜の下地の構造は一様では
ない。すなわち、ガラス基板100上に金属膜(ゲート
電極101)があり、非晶質シリコン膜の下地は金属と
ガラスの2種類の材質の異なる構造となっており、従
来、それぞれの上の領域の非晶質シリコン膜に対して同
時にエネルギービームを照射している。そして、この場
合、金属膜(ゲート電極101)上のチャネル領域にお
ける非晶質シリコン膜の結晶化エネルギーの最適条件を
基準とし、これと同じエネルギービームをガラス基板1
00上の非晶質シリコン膜にも照射していた。
As described above, in the conventional method, in the step of crystallizing the amorphous silicon film,
The amorphous silicon film is irradiated with an energy beam. At this time, the underlying structure of the amorphous silicon film is not uniform. That is, there is a metal film (gate electrode 101) on the glass substrate 100, and the base of the amorphous silicon film has a structure in which two types of materials, metal and glass, are different from each other. The crystalline silicon film is simultaneously irradiated with an energy beam. In this case, the same energy beam is applied to the glass substrate 1 based on the optimum condition of the crystallization energy of the amorphous silicon film in the channel region on the metal film (gate electrode 101).
Irradiation was also performed on the amorphous silicon film on the substrate No. 00.

【0008】しかしながら、同じ非晶質シリコン膜であ
っても、下地が金属の領域と下地がガラスの領域とで
は、熱伝導率が異なるため結晶化するためのエネルギー
の最適値は異なる。そのため、金属膜(ゲート電極10
1)上の非晶質シリコン膜の最適条件に合わせた従来の
方法では、ガラス基板100上の非晶質シリコン膜に対
して最適条件よりも多くのエネルギービームが照射され
ることとなり、そのため部分的に膜破壊が生ずるという
問題があった。
However, even for the same amorphous silicon film, the optimum value of the energy for crystallization is different between the region where the base is a metal and the region where the base is a glass because the thermal conductivity is different. Therefore, the metal film (the gate electrode 10)
1) In the conventional method that is adapted to the optimum condition of the amorphous silicon film, the amorphous silicon film on the glass substrate 100 is irradiated with more energy beams than the optimum condition. There has been a problem that film destruction may occur.

【0009】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、非晶質の半導体膜を結晶化する際
に、下地の構造に応じて最適エネルギーのビームを照射
することが可能であり、膜全体にわたって一様に結晶化
することができ、膜破壊の虞れのない半導体装置の製造
方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to be able to irradiate an amorphous semiconductor film with a beam having an optimum energy according to the structure of a base when crystallizing the same. Another object of the present invention is to provide a method for manufacturing a semiconductor device which can be uniformly crystallized over the entire film and has no fear of film destruction.

【0010】[0010]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、基板上に選択的に金属膜を形成する工程
と、金属膜および基板上に非晶質で膜厚の均一な半導体
膜を形成する工程と、半導体膜上の金属膜に対応する領
域に金属膜よりも熱伝導率の低い温度調整膜を形成する
工程と、半導体膜にエネルギービームを照射することに
より半導体膜を一様に多結晶化する工程とを含むもので
ある。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of selectively forming a metal film on a substrate; and forming an amorphous and uniform semiconductor film on the metal film and the substrate. Forming a film, forming a temperature adjustment film having a lower thermal conductivity than the metal film in a region corresponding to the metal film on the semiconductor film, and irradiating the semiconductor film with an energy beam to form the semiconductor film. And a step of polycrystallization.

【0011】本発明に係る半導体装置の製造方法は、よ
り具体的には、基板の表面に薄膜トランジスタのゲート
電極としての金属膜を形成し、この金属膜および基板上
に絶縁膜を形成する工程と、絶縁膜上に非晶質で膜厚の
均一な半導体膜を形成する工程と、半導体膜上の金属膜
に対応する領域に金属膜よりも熱伝導率の低い温度調整
膜を形成する工程と、温度調整膜に対応する領域以外の
領域に不純物を導入してソース領域およびドレイン領域
をそれぞれ形成する工程と、ソース領域およびドレイン
領域が形成された半導体膜にエネルギービームを照射し
て多結晶化する工程とを含むものである。
More specifically, the method for manufacturing a semiconductor device according to the present invention comprises the steps of forming a metal film as a gate electrode of a thin film transistor on the surface of a substrate, and forming an insulating film on the metal film and the substrate. Forming an amorphous semiconductor film having a uniform thickness on the insulating film; and forming a temperature adjustment film having a lower thermal conductivity than the metal film in a region corresponding to the metal film on the semiconductor film. Forming a source region and a drain region by introducing impurities into a region other than the region corresponding to the temperature adjustment film, and irradiating an energy beam to the semiconductor film on which the source region and the drain region are formed to perform polycrystallization. And the step of performing.

【0012】本発明による半導体装置の製造方法では、
非晶質の半導体膜を結晶化するためにエネルギービーム
を照射すると、非晶質の半導体膜が溶融し、その後、室
温に冷却することにより溶融領域が結晶化して多結晶の
半導体膜となる。このとき非晶質の半導体膜上の金属膜
(ゲート電極)に対応する領域に、金属膜より熱伝導率
の低い温度調整膜が成膜されているので、半導体膜表面
の最高到達温度がほぼ同じになり、同じエネルギーのビ
ーム照射で半導体膜の全面に渡って一様に結晶化するこ
とができる。
In the method for manufacturing a semiconductor device according to the present invention,
When an energy beam is irradiated to crystallize the amorphous semiconductor film, the amorphous semiconductor film is melted. After that, the amorphous semiconductor film is cooled to room temperature to crystallize a melted region to become a polycrystalline semiconductor film. At this time, since the temperature adjustment film having a lower thermal conductivity than the metal film is formed in a region corresponding to the metal film (gate electrode) on the amorphous semiconductor film, the maximum temperature reached on the surface of the semiconductor film is almost zero. As a result, the semiconductor film can be uniformly crystallized over the entire surface of the semiconductor film by irradiation with the same energy beam.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】具体的な実施の形態の説明に先立ち、ま
ず、本発明の基本的な原理について説明する。前述のよ
うに、同じ非晶質シリコン膜であっても、下地が金属の
場合とガラスの場合とでは結晶化するためのエネルギー
の最適値はそれぞれ異なる。本発明では下地構造におい
て金属膜がある領域に、温度調整膜として金属膜より熱
伝導率の低い絶縁膜を成膜させることにより、同じエネ
ルギーのビーム照射で半導体膜の全面に渡って一様に結
晶化できるようにするものである。以下、その理由につ
いて説明する。
Prior to the description of specific embodiments, first, the basic principle of the present invention will be described. As described above, even if the same amorphous silicon film is used, the optimum value of the energy for crystallization is different depending on whether the base is made of metal or glass. In the present invention, an insulating film having a lower thermal conductivity than the metal film is formed as a temperature adjusting film in a region where the metal film is present in the underlayer structure, so that the entire surface of the semiconductor film is uniformly irradiated with the same energy beam. It allows crystallization. Hereinafter, the reason will be described.

【0015】図3(a),(b)はシリコン膜の下地構
造が互いに異なる基板の例を表している。図3(a)の
構造は、ガラス基板60上にニッケル(Ni)膜61を
形成し、その上に窒化シリコン(SiN)膜62、絶縁
膜(SiO2)63および非晶質シリコン膜(a−Si)64
をこの順に形成したものである。一方、図3(b)の構
造は、ガラス基板60上に窒化シリコン(SiN)膜6
2、絶縁膜(SiO2)63および非晶質シリコン膜64をこ
の順に形成したもので、非晶質シリコン膜64の下地に
金属膜(ニッケル膜61)が存在しないこと以外は同じ
構造となっている。
FIGS. 3A and 3B show examples of substrates having different underlying structures of the silicon film. In the structure of FIG. 3A, a nickel (Ni) film 61 is formed on a glass substrate 60, and a silicon nitride (SiN) film 62, an insulating film (SiO 2 ) 63, and an amorphous silicon film (a) are formed thereon. -Si) 64
Are formed in this order. On the other hand, the structure of FIG. 3B has a silicon nitride (SiN) film 6 on a glass substrate 60.
2. An insulating film (SiO 2 ) 63 and an amorphous silicon film 64 are formed in this order, and have the same structure except that the metal film (nickel film 61) does not exist under the amorphous silicon film 64. ing.

【0016】図4は図3(a)の構造の非晶質シリコン
膜64に対してエネルギービームとしてエキシマレーザ
(エネルギー;360mJ/cm2 ,パルス幅;30n
s,波長308nm)を照射したときの、非晶質シリコ
ン膜64の最表面の温度変化をシミュレーションした結
果を表すものである。一方、図5は図3(b)の構造の
非晶質シリコン膜64に対して同じエキシマレーザを照
射したときの、非晶質シリコン膜64の最表面の温度変
化をシミュレーションした結果を表すものである。な
お、図6に膜の材料のパラメータを示す。
FIG. 4 shows an excimer laser (energy: 360 mJ / cm 2 , pulse width: 30 n) as an energy beam for the amorphous silicon film 64 having the structure shown in FIG.
(s, wavelength of 308 nm) when simulating the temperature change of the outermost surface of the amorphous silicon film 64 when irradiating the amorphous silicon film 64. On the other hand, FIG. 5 shows a simulation result of a temperature change on the outermost surface of the amorphous silicon film 64 when the same excimer laser is irradiated on the amorphous silicon film 64 having the structure of FIG. It is. FIG. 6 shows parameters of the material of the film.

【0017】図4および図5の結果からも明らかなよう
に、エキシマレーザが照射されている間は、非晶質シリ
コン膜64の温度は融点(a−Si融点)まで急激に上
昇し、融点に達すると、そこで融解の潜熱のために上昇
の傾斜が一旦なだらかになり、その後再び急速に上昇す
る。ここで、それぞれ同じエネルギーのエキシマレーザ
を照射した場合、非晶質シリコン膜64の下地構造によ
って最高到達温度が異なる。すなわち、非晶質シリコン
膜64の下地に金属膜(ニッケル膜61)が存在する場
合(図3(a)の構造)には最高到達温度が約2653
(K)であるのに対して、下地に金属膜(ニッケル膜6
1)が存在しない場合(図3(b)の構造)には最高到
達温度が約2970(K)であり、下地の構造によって
大きく異なる。この最高到達温度の差は、絶縁膜63の
厚さが薄くなると、より大きくなる。最高温度に達した
後、エキシマレーザの照射が終了すると、図3(a),
(b)のいずれの構造においても、熱がガラス基板60
の方向に広がり、非晶質シリコン膜64の温度が徐々に
下がる。そして、シリコンの結晶化の温度(1410°
C)に達すると、結晶化の潜熱が出て、ある時間(結晶
化時間)は温度が一定となり、その後再び徐々に下がっ
ていく。
As is apparent from the results shown in FIGS. 4 and 5, the temperature of the amorphous silicon film 64 rapidly rises to the melting point (a-Si melting point) during the irradiation with the excimer laser. , Where the slope of the rise once becomes gentle due to the latent heat of melting, and then rises rapidly again. Here, when excimer lasers of the same energy are irradiated, the maximum attainable temperature differs depending on the underlying structure of the amorphous silicon film 64. That is, when the metal film (the nickel film 61) exists under the amorphous silicon film 64 (the structure of FIG. 3A), the maximum temperature is about 2653.
(K), the metal film (nickel film 6)
When 1) does not exist (the structure shown in FIG. 3B), the maximum temperature is about 2970 (K), which greatly differs depending on the structure of the base. The difference between the highest temperatures increases as the thickness of the insulating film 63 decreases. After the excimer laser irradiation is completed after the temperature reaches the maximum temperature, FIG.
In any of the structures shown in FIG.
, And the temperature of the amorphous silicon film 64 gradually decreases. Then, the crystallization temperature of silicon (1410 °)
When the temperature reaches C), latent heat of crystallization is generated, and the temperature becomes constant for a certain time (crystallization time), and then gradually decreases again.

【0018】図3(a),(b)それぞれの構造の非晶
質シリコン膜64に対してエキシマレーザを照射する場
合、レーザ条件を最適化するためには、同じエネルギー
で、各非晶質シリコン膜64の表面の最高到達温度が同
じであることが望ましい。このようなことから、本発明
者は、図7に示したように図3(a)の構造の非晶質シ
リコン膜64上に温度調整膜として例えば二酸化シリコ
ン(SiO2)膜65を成膜させることにより、図3
(a),(b)の構造が互いに同じ温度条件となり、よ
って下地の構造(金属膜の有無)にかかわらずシリコン
膜の最表面の温度を同じにすることができると考え、図
8に示す特性図を実験により求めた。
When irradiating an excimer laser to the amorphous silicon film 64 having the respective structures shown in FIGS. 3A and 3B, in order to optimize laser conditions, it is necessary to use the same energy for each amorphous silicon film. It is desirable that the maximum temperature reached on the surface of the silicon film 64 be the same. For this reason, as shown in FIG. 7, the present inventor formed a silicon dioxide (SiO 2 ) film 65 as a temperature adjusting film on the amorphous silicon film 64 having the structure of FIG. FIG. 3
It is considered that the temperature conditions of the structures (a) and (b) are the same as each other, so that the temperature of the outermost surface of the silicon film can be made the same regardless of the underlying structure (the presence or absence of the metal film), as shown in FIG. The characteristic diagram was obtained by an experiment.

【0019】図8は、図7の構造において、二酸化シリ
コン膜65の膜厚を変えたときのレーザ照射時における
非晶質シリコン膜64の最表面の最高到達温度と、レー
ザの反射率を表すものである。すなわち、図8は図7の
構造において、絶縁膜(SiO2)63の膜厚を100n
m、窒化シリコン(SiN )膜62の膜厚を50nm、非
晶質シリコン膜64の膜厚を30nmにそれぞれ固定
し、二酸化シリコン膜65の膜厚を変えて、エキシマレ
ーザを360mJ/cm2 で照射し、そのときの非晶質
シリコン膜64の最表面の最高到達温度と反射率をシミ
ュレーションした結果を表すものである。例えば、図3
(b)の構造では、非晶質シリコン膜64の最表面の最
高到達温度は2970Kまで上昇し、図3(a)の構造
では2653Kまでしか上昇しない。図8の結果によ
り、図3(b)の構造と図7の構造において、エネルギ
ービーム照射によるシリコン膜64の表面の最高到達温
度を同じにしてレーザ条件を最適化するためには、図7
の構造の二酸化シリコン膜65の膜厚を70nm,14
5nmまたは160nmに設定すればよいことがわか
る。従って、図7の構造において、二酸化シリコン膜6
5の膜厚を変えることによりニッケル膜61が有る領域
上の非晶質シリコン膜64の最表面の温度を自由に調整
することができるということがわかる。
FIG. 8 shows the maximum temperature at the outermost surface of the amorphous silicon film 64 and the reflectivity of the laser at the time of laser irradiation when the thickness of the silicon dioxide film 65 is changed in the structure of FIG. Things. That is, FIG. 8 shows that the film thickness of the insulating film (SiO 2 ) 63 is 100 n in the structure of FIG.
m, the thickness of the silicon nitride (SiN) film 62 is fixed at 50 nm, the thickness of the amorphous silicon film 64 is fixed at 30 nm, the thickness of the silicon dioxide film 65 is changed, and an excimer laser is applied at 360 mJ / cm 2 . It shows the result of simulating the maximum temperature and the reflectance of the outermost surface of the amorphous silicon film 64 at the time of irradiation. For example, FIG.
In the structure of FIG. 3B, the highest temperature at the outermost surface of the amorphous silicon film 64 rises to 2970K, and in the structure of FIG. 3A, it rises only to 2653K. According to the results of FIG. 8, in order to optimize the laser conditions in the structure of FIG. 3B and the structure of FIG.
The thickness of the silicon dioxide film 65 having the structure of FIG.
It can be seen that the wavelength may be set to 5 nm or 160 nm. Therefore, in the structure of FIG.
It can be seen that the temperature of the outermost surface of the amorphous silicon film 64 on the region where the nickel film 61 is present can be freely adjusted by changing the film thickness of No. 5.

【0020】本発明はこのような結果を利用し、同一の
基板上において、金属膜のある領域に金属膜より熱伝導
率が低い温度調整膜を成膜することにより、膜全体にわ
たって最高到達温度を同じとして一様に結晶化を行うも
のである。以下、本発明を薄膜トランジスタの製造方法
に適用した例について説明する。
The present invention utilizes such a result to form a temperature adjusting film having a lower thermal conductivity than the metal film on a certain region of the metal film on the same substrate, thereby achieving the maximum temperature over the entire film. And crystallization is carried out uniformly. Hereinafter, an example in which the present invention is applied to a method for manufacturing a thin film transistor will be described.

【0021】図1(a)〜(c)および図2(a),
(b)は本発明の一実施の形態に係る薄膜トランジスタ
の製造方法を工程順に表すものである。まず、図1
(a)に示したように、例えばスパッタガスとしてアル
ゴン(Ar)を用いたスパッタリング法により基板、例
えばガラス基板10の全面に膜厚100nmのニッケル
(Ni)膜からなるゲート電極11を形成する。続い
て、例えば同じくスパッタガスとしてヘリウム(He)
を用いたスパッタリング法により全面に膜厚50nmの
窒化シリコン(SiNX ) 膜12a、引き続き膜厚10
0nmの二酸化シリコン(SiO2 )膜12bを形成し
て積層構造の絶縁膜12を形成し、続いて、例えばPE
CVD法により絶縁膜12上に膜厚30nmの非晶質シ
リコン膜13を連続的に形成する。非晶質シリコン膜1
3を形成した後、例えばスパッタリング法により非晶質
シリコン膜13上に例えば膜厚70nmの二酸化シリコ
ン膜14を成膜する。
FIGS. 1 (a) to 1 (c) and FIGS.
(B) shows a method for manufacturing a thin film transistor according to an embodiment of the present invention in the order of steps. First, FIG.
As shown in (a), a gate electrode 11 made of a nickel (Ni) film having a thickness of 100 nm is formed on the entire surface of a substrate, for example, a glass substrate 10 by a sputtering method using argon (Ar) as a sputtering gas, for example. Subsequently, for example, helium (He) is also used as a sputtering gas.
A 50 nm-thickness silicon nitride (SiN x ) film 12a is formed on the entire surface by a sputtering method using
A silicon dioxide (SiO 2 ) film 12b of 0 nm is formed to form an insulating film 12 having a laminated structure.
An amorphous silicon film 13 having a thickness of 30 nm is continuously formed on the insulating film 12 by the CVD method. Amorphous silicon film 1
After forming the silicon nitride film 3, a silicon dioxide film 14 having a thickness of, for example, 70 nm is formed on the amorphous silicon film 13 by, for example, a sputtering method.

【0022】次に、図1(b)に示したように、二酸化
シリコン膜14上の全面にフォトレジストを塗布し、こ
のフォトレジスト膜15に対してガラス基板10の裏面
側から例えばg線(波長436nm)による露光(裏面
露光)16を行う。このときゲート電極11がマスクと
なりゲート電極11と同じ幅のフォトレジスト膜15が
自己整合的に形成される。次いで、二酸化シリコン膜1
4をゲート電極11上にのみ残してエッチング除去する
ことにより図1(c)に示したようにガラス基板10上
のゲート電極11が形成された領域のみに二酸化シリコ
ン膜14を残す。次に、フォトレジスト膜15をマスク
として例えば90℃の低温でPH3 のプラズマを用いた
プラズマドーピングまたはイオンドーピングによりn型
不純物17、例えば燐(P)を非晶質シリコン膜13に
導入する。これにより、ソース領域18aおよびドレイ
ン領域18bが形成される。続いて、フォトレジスト膜
15を剥がした後、図2(a)に示したように、基板表
面からレーザビーム19を照射する。このレーザビーム
19の照射により非晶質シリコン膜13が溶融し、その
後、室温に冷却することにより溶融領域が結晶化し、ソ
ース領域18aおよびドレイン領域18bを備えた多結
晶シリコン膜20が形成される。ここで、本実施の形態
では、この多結晶シリコン膜20上の金属膜(ゲート電
極11)に対応する領域にこの金属膜よりも熱電導率の
低い二酸化シリコン膜14が成膜されているので、前述
のように下地での金属膜の有無にかかわらず膜表面の最
高到達温度がほぼ同じになり、膜全体に渡って一様に結
晶化を行うことができる。
Next, as shown in FIG. 1B, a photoresist is applied to the entire surface of the silicon dioxide film 14 and, for example, a g-line ( Exposure (backside exposure) 16 with a wavelength of 436 nm is performed. At this time, the photoresist film 15 having the same width as the gate electrode 11 is formed in a self-aligned manner using the gate electrode 11 as a mask. Next, the silicon dioxide film 1
The silicon dioxide film 14 is left only in the region where the gate electrode 11 is formed on the glass substrate 10 as shown in FIG. 1C by etching away while leaving only the gate electrode 11 on the gate electrode 11. Next, using the photoresist film 15 as a mask, an n-type impurity 17, for example, phosphorus (P) is introduced into the amorphous silicon film 13 by plasma doping using PH 3 plasma at a low temperature of, for example, 90 ° C. or ion doping. As a result, a source region 18a and a drain region 18b are formed. Subsequently, after the photoresist film 15 is peeled off, a laser beam 19 is irradiated from the substrate surface as shown in FIG. The irradiation of the laser beam 19 causes the amorphous silicon film 13 to melt, and then cools to room temperature to crystallize the melted region, thereby forming a polycrystalline silicon film 20 having a source region 18a and a drain region 18b. . Here, in the present embodiment, silicon dioxide film 14 having a lower thermal conductivity than the metal film is formed in a region corresponding to the metal film (gate electrode 11) on polycrystalline silicon film 20. As described above, the maximum temperature reached on the film surface becomes almost the same regardless of the presence or absence of the metal film on the underlayer, and crystallization can be performed uniformly over the entire film.

【0023】レーザビーム19としては非晶質シリコン
膜13が吸収する波長のもの、特にエキシマレーザによ
るパルスレーザビームを用いることが好ましい。エキシ
マレーザとしては、XeClエキシマレーザによるパル
スレーザビーム(波長308nm)やXeFエキシマレ
ーザによるパルスレーザビーム(波長350nm)など
が用いられる。
As the laser beam 19, a laser beam having a wavelength that the amorphous silicon film 13 absorbs, particularly a pulse laser beam using an excimer laser, is preferably used. As the excimer laser, a pulse laser beam (wavelength: 308 nm) using a XeCl excimer laser, a pulse laser beam (wavelength: 350 nm) using a XeF excimer laser, or the like is used.

【0024】次に、図2(b)に示したように例えばス
パッタガスとしてアルゴン(Ar)を用いたスパッタリ
ング法により、多結晶シリコン膜20中のソース領域1
8aおよびドレイン領域18b上にそれぞれアルミニウ
ム(Al)からなる電極21a,21bを形成する。続
いて、スパッタリング法により、保護層としての窒化シ
リコン膜22を形成する。次に、水素プラズマ中でプラ
ズマ水素化を行うことにより多結晶シリコン膜20内の
チャネル領域18cを水素化してダングリングボンドな
どを不活性化させる。
Next, as shown in FIG. 2B, the source region 1 in the polycrystalline silicon film 20 is formed by a sputtering method using argon (Ar) as a sputtering gas, for example.
Electrodes 21a and 21b made of aluminum (Al) are formed on 8a and drain region 18b, respectively. Subsequently, a silicon nitride film 22 as a protective layer is formed by a sputtering method. Next, the channel region 18c in the polycrystalline silicon film 20 is hydrogenated by performing plasma hydrogenation in hydrogen plasma to inactivate dangling bonds and the like.

【0025】このように本実施の形態による薄膜トラン
ジスタの製造方法によれば、結晶化のためにレーザビー
ム19を照射する際に、金属膜(ゲート電極11)の有
る領域に予め金属膜より熱伝導率が低い二酸化シリコン
膜14が成膜されているので、基板の全面に渡って一様
に非晶質シリコン膜13の結晶化を行うことができる。
従って、膜破壊の虞れがなくなり、プロセスマージンを
大きくとることができる。
As described above, according to the method of manufacturing a thin film transistor according to the present embodiment, when irradiating the laser beam 19 for crystallization, a region where the metal film (gate electrode 11) is present has heat conduction from the metal film in advance. Since the silicon dioxide film 14 having a low rate is formed, the amorphous silicon film 13 can be uniformly crystallized over the entire surface of the substrate.
Therefore, there is no fear of film destruction, and the process margin can be increased.

【0026】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定されるものではなく
種々変形可能である。例えば、上記実施の形態において
は、シリコン膜の下地の金属膜をニッケル膜として説明
したが、その他の金属膜(例えばアルミナ(Al
2 3 )膜とアルミニウム膜との2層構造)でもよい。
また、温度調整膜として、上記実施の形態では二酸化シ
リコン膜を用いるようにしたが、その他の膜、例えば窒
化シリコン膜を用いるようにしても良い。また、上記実
施の形態においては、非晶質の半導体膜としてシリコン
膜を用いて説明したが、その他の非晶質膜についてもエ
ネルギービームの照射により結晶化するものであれば適
用可能である。更に、上記実施の形態においては、本発
明を薄膜トランジスタの製造方法に適用した例について
説明したが、その他の半導体デバイスの製造プロセスに
適用することも可能である。
Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above-described embodiment and can be variously modified. For example, in the above embodiment, the metal film underlying the silicon film was described as a nickel film, but other metal films (for example, alumina (Al
2 O 3 ) film and an aluminum film).
In the above embodiment, a silicon dioxide film is used as the temperature adjustment film, but another film, for example, a silicon nitride film may be used. In the above embodiment, a silicon film is described as an amorphous semiconductor film. However, other amorphous films can be applied as long as they can be crystallized by irradiation with an energy beam. Further, in the above embodiment, an example in which the present invention is applied to a method for manufacturing a thin film transistor has been described. However, the present invention can be applied to a process for manufacturing another semiconductor device.

【0027】[0027]

【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、非晶質の半導体膜上の下地の
金属膜に対応する領域に、金属膜より熱伝導率の低い温
度調整膜を形成するようにしたので、非晶質の半導体膜
を結晶化するためにエネルギービームを照射する際、同
じエネルギーのビーム照射で半導体膜の全面に渡って一
様に結晶化させることができる。従って、膜破壊の虞れ
がなくなり、プロセスマージンを大きくとることができ
るという効果を奏する。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, a region having a lower thermal conductivity than a metal film is formed in a region corresponding to an underlying metal film on an amorphous semiconductor film. Since the adjustment film is formed, when irradiating the energy beam to crystallize the amorphous semiconductor film, it is possible to uniformly crystallize the entire surface of the semiconductor film with the same energy beam irradiation. it can. Therefore, there is an effect that the possibility of film destruction is eliminated and a process margin can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係る薄膜トランジスタ
の製造方法を工程ごとに表す断面図である。
FIG. 1 is a cross-sectional view illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention for each process.

【図2】図1に続く工程を表す断面図である。FIG. 2 is a cross-sectional view illustrating a process following the process in FIG.

【図3】本発明の基本原理を説明するための図であり、
(a)はシリコン膜の下地に金属膜が形成された構造、
(b)はシリコン膜の下地に金属膜が形成されていない
構造をそれぞれ表す断面図である。
FIG. 3 is a diagram for explaining a basic principle of the present invention;
(A) is a structure in which a metal film is formed under a silicon film,
(B) is a cross-sectional view showing a structure in which a metal film is not formed on a base of a silicon film.

【図4】図3(a)の構造にレーザビームを照射したと
きのシリコン膜の温度変化の状態を説明するための特性
図である。
FIG. 4 is a characteristic diagram for explaining a state of a temperature change of a silicon film when a laser beam is applied to the structure of FIG. 3A.

【図5】図3(b)の構造にレーザビームを照射したと
きのシリコン膜の温度変化の状態を説明するための特性
図である。
FIG. 5 is a characteristic diagram for explaining a state of a temperature change of a silicon film when a laser beam is applied to the structure of FIG. 3B.

【図6】図3の原理を説明するためのシミュレーション
に用いる各材料のパラメータを表す図である。
FIG. 6 is a diagram showing parameters of each material used in a simulation for explaining the principle of FIG. 3;

【図7】本発明の基本原理を説明するための図であり、
シリコン膜の下地に金属膜が形成されており、シリコン
膜上に金属膜より熱伝導率の低い絶縁膜が形成された構
造を表す断面図である。
FIG. 7 is a diagram for explaining a basic principle of the present invention;
FIG. 4 is a cross-sectional view illustrating a structure in which a metal film is formed under a silicon film, and an insulating film having lower thermal conductivity than the metal film is formed on the silicon film.

【図8】図7の構造で金属膜より熱伝導率が低い絶縁膜
の膜厚に対するシリコン膜の最高到達温度と反射率を表
す特性図である。
8 is a characteristic diagram showing a maximum temperature and a reflectance of a silicon film with respect to a thickness of an insulating film having a lower thermal conductivity than a metal film in the structure of FIG. 7;

【図9】従来の薄膜トランジスタの構造および製造方法
を説明するための断面図である。
FIG. 9 is a cross-sectional view illustrating a structure and a manufacturing method of a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

10…ガラス基板、11…ゲート電極(金属膜)、12
…絶縁膜、13…非晶質シリコン膜、14…二酸化シリ
コン膜(温度調整膜)、15…フォトレジスト膜、17
…n型不純物、18a…ソース領域、18b…ドレイン
領域、18c…チャネル領域、19…レーザビーム、2
0…多結晶シリコン膜
10: glass substrate, 11: gate electrode (metal film), 12
... an insulating film, 13 ... an amorphous silicon film, 14 ... a silicon dioxide film (temperature control film), 15 ... a photoresist film, 17
... n-type impurity, 18a ... source region, 18b ... drain region, 18c ... channel region, 19 ... laser beam, 2
0 ... polycrystalline silicon film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Setsuo Usui 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に選択的に金属膜を形成する工程
と、 前記金属膜および基板上に非晶質で膜厚の均一な半導体
膜を形成する工程と、 前記半導体膜上の前記金属膜に対応する領域に前記金属
膜よりも熱伝導率の低い温度調整膜を形成する工程と、 前記半導体膜にエネルギービームを照射することにより
前記半導体膜を一様に多結晶化する工程とを含むことを
特徴とする半導体装置の製造方法。
A step of selectively forming a metal film on the substrate; a step of forming an amorphous semiconductor film having a uniform thickness on the metal film and the substrate; Forming a temperature adjustment film having a lower thermal conductivity than the metal film in a region corresponding to the film; and irradiating the semiconductor film with an energy beam to uniformly polycrystallize the semiconductor film. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記非晶質の半導体膜はシリコン膜であ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method according to claim 1, wherein the amorphous semiconductor film is a silicon film.
【請求項3】 前記エネルギービームはエキシマレーザ
によるビームであることを特徴とする請求項1記載の半
導体装置の製造方法。
3. The method according to claim 1, wherein the energy beam is a beam generated by an excimer laser.
【請求項4】 前記温度調整膜の膜厚を前記金属膜の膜
厚に応じて決定することを特徴とする請求項1記載の半
導体装置の製造方法。
4. The method according to claim 1, wherein the thickness of the temperature adjustment film is determined according to the thickness of the metal film.
【請求項5】 基板の表面に薄膜トランジスタのゲート
電極としての金属膜を形成し、この金属膜および前記基
板上に絶縁膜を形成する工程と、 前記絶縁膜上に非晶質で膜厚の均一な半導体膜を形成す
る工程と、 前記半導体膜上の前記金属膜に対応する領域に前記金属
膜よりも熱伝導率の低い温度調整膜を形成する工程と、 前記温度調整膜に対応する領域以外の領域に不純物を導
入してソース領域およびドレイン領域をそれぞれ形成す
る工程と、 前記ソース領域およびドレイン領域が形成された半導体
膜にエネルギービームを照射して多結晶化する工程とを
含むことを特徴とする半導体装置の製造方法。
5. A step of forming a metal film as a gate electrode of a thin film transistor on a surface of a substrate, and forming an insulating film on the metal film and the substrate; and forming an amorphous and uniform film on the insulating film. Forming a temperature-controlling film having a lower thermal conductivity than the metal film in a region on the semiconductor film corresponding to the metal film; and forming a region other than the region corresponding to the temperature-controlling film. Forming a source region and a drain region by introducing an impurity into the region, and irradiating an energy beam to the semiconductor film on which the source region and the drain region are formed to polycrystallize the semiconductor film. Manufacturing method of a semiconductor device.
JP6980297A 1997-03-24 1997-03-24 Manufacture of semiconductor device Pending JPH10270696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6980297A JPH10270696A (en) 1997-03-24 1997-03-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6980297A JPH10270696A (en) 1997-03-24 1997-03-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10270696A true JPH10270696A (en) 1998-10-09

Family

ID=13413252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6980297A Pending JPH10270696A (en) 1997-03-24 1997-03-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10270696A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040192A (en) * 2006-08-08 2008-02-21 Sony Corp Display device and method of manufacturing display device
CN100382255C (en) * 2004-09-24 2008-04-16 财团法人工业技术研究院 Manufacturing method of plain polycrystalline silicon film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382255C (en) * 2004-09-24 2008-04-16 财团法人工业技术研究院 Manufacturing method of plain polycrystalline silicon film transistor
JP2008040192A (en) * 2006-08-08 2008-02-21 Sony Corp Display device and method of manufacturing display device
US8460986B2 (en) 2006-08-08 2013-06-11 Sony Corporation Method for manufacturing a display device

Similar Documents

Publication Publication Date Title
JP3503427B2 (en) Method for manufacturing thin film transistor
JP3586558B2 (en) Method for reforming thin film and apparatus used for implementing the method
JPH07249779A (en) Fabrication of semiconductor device
JP2005502203A (en) Semiconductor gate doping method
US6093586A (en) Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor
JP2700277B2 (en) Method for manufacturing thin film transistor
US5580801A (en) Method for processing a thin film using an energy beam
JPH05206468A (en) Thin film transistor and its manufacture
JPH0917729A (en) Manufacture of semiconductor device
JP4165305B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
JP2809152B2 (en) Method for manufacturing thin film transistor
JPH10125923A (en) Semiconductor element and its manufacture
JPH0883766A (en) Method for crystallizing amorphous silicon and manufacture of thin film transistor
JPH10270696A (en) Manufacture of semiconductor device
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JPH10163112A (en) Manufacture of semiconductor device
JPH0955509A (en) Manufacture of semiconductor device
JP2001127301A (en) Semiconductor device and manufacturing method therefor
JP2709376B2 (en) Method for manufacturing non-single-crystal semiconductor
JPH08139331A (en) Method of manufacturing thin film transistor
JP3380527B2 (en) Method for manufacturing semiconductor device
JPH0945926A (en) Formation of polycrystalline semiconductor thin film, thin film transistor and its manufacture
JP3407842B2 (en) Method for manufacturing thin film transistor
JPH1041233A (en) Manufacture of semiconductor device
JPH09232584A (en) Method of manufacturing semiconductor device