JP4637707B2 - 回路設計方法、回路設計システム、及びその回路設計方法での処理をコンピュータに行わせるためのプログラム - Google Patents

Description

本発明は、集積回路の回路設計方法に関し、特に、短ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ：処理時間）及びチップ面積を増大させることなくクロストークノイズの発生を抑止するようにした回路設計方法、回路設計システム、及びその回路設計方法での処理をコンピュータに行わせるためのプログラムに関する。

従来の集積回路の回路設計技術では、クロストークノイズエラーを修正する際には、バッファリングやスペーシングを用いて再配置及び再配線を行って、クロストークノイズエラーを回避するように設計していた。

また、入力バッファゲートにおいて閾値電圧を可変とするレベルシフト素子を配置することが提案されている（例えば、特許文献１）。
特開昭５９−３９４９号公報

しかしながら、上記従来の回路設計方法において、バッファリングを行った場合、バッファ数の増加を招き、また、スペーシングを行った場合、余分な空き領域が増加していた。つまり、チップサイズの増加を招いていた。また、従来のチップレイアウトでの修正では、再度配置及び配線が行われていた。配置及び配線が行われると、抵抗及び容量値の抽出、遅延計算などを再度実行しなければならず、作業工数の増大を招いていた。また、この場合、新たなエラーが検出される場合がある他、バッファを挿入することによるゲート規模の増大（配置領域の増大及び電源供給の増大）を引き起こしていた。

また、特許文献１に記載の集積回路の構造においても、レベルシフト素子を配置させることによる再度配置及び配線がなされる場合には、同様の問題があった。

従って、本発明の目的は、短ＴＡＴ及びチップ面積を増大させることなくクロストークノイズの発生を抑止するようにした回路設計方法を提供することである。

上記課題を解決するため、開示される技術は、コンピュータが回路設計を行う回路設計方法において、前記コンピュータが、ノイズエラーの発生を検証するノイズエラー発生検証手順と、前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手順と、前記セル毎に前記ノイズ許容値とプロセス工程でのパラメタ値とを対応付けて保持したパラメタ値ライブラリを参照し、前記ノイズ許容値特定手順によって特定された前記ノイズ許容値に対応する前記プロセス工程でのパラメタ値を決定するパラメタ値決定手順とを実行するように構成される。

このような回路設計方法では、物理的なセルの構成に係る情報を変更することなく、プロセス工程におけるイオン注入濃度を変更するのみで、クロストークによるノイズエラーの発生を回避することが可能となる。

上記課題を解決するための手段として、本発明は、上記手順をコンピュータに実行させるためのプログラム、そのプログラムを記憶したコンピュータ読み取り可能な記憶媒体、及び、該プログラムによって上記手順を実行する回路設計に係るシミュレーションシステムとすることもできる。

本願発明は、回路設計処理において、物理的なセルの構成に係る情報を変更することなく、プロセス工程におけるイオン注入濃度を変更するのみで、クロストークによるノイズエラーの発生を回避することが可能となる。

以下、本発明の実施の形態を図面に基づいて説明する。

本発明に係る回路設計方法を実現するシミュレーションシステムは、コンピュータ装置であって、図１に示すようなハードウェア構成を有する。図１は、本発明の一実施例に係るシミュレーションシステムのハードウェア構成を示す図である。

図１において、シミュレーションシステム１００は、コンピュータによって制御される装置であって、ＣＰＵ（Central Processing Unit）１１と、メモリユニット１２と、表示ユニット１３と、出力ユニット１４と、入力ユニット１５と、通信ユニット１６と、記憶装置１７と、ドライバ１８とで構成され、システムバスＢに接続される。

ＣＰＵ１１は、メモリユニット１２に格納されたプログラムに従ってシミュレーションシステム１００を制御する。メモリユニット１２は、ＲＡＭ（Random Access Memory）及びＲＯＭ（Read-Only Memory）等にて構成され、ＣＰＵ１１にて実行されるプログラム、ＣＰＵ１１での処理に必要なデータ、ＣＰＵ１１での処理にて得られたデータ等を格納する。また、メモリユニット１２の一部の領域が、ＣＰＵ１１での処理に利用されるワークエリアとして割り付けられている。

表示ユニット１３は、ＣＰＵ１１の制御のもとに必要な各種情報を表示する。出力ユニット１４は、プリンタ等を有し、利用者からの指示に応じて各種情報を出力するために用いられる。入力ユニット１５は、マウス、キーボード等を有し、利用者がシミュレーションシステム１００が処理を行なうための必要な各種情報を入力するために用いられる。

通信ユニット１６は、シミュレーションシステム１００が例えばインターネット、ＬＡＮ（Local Area Network）等のネットワークを介する通信の制御をするための装置である。

記憶装置１７は、例えば、ハードディスクユニットにて構成され、各種処理を実行するプログラム等のデータを格納する。

シミュレーションシステム１００によって行われる回路設計方法での処理を実現するプログラムは、例えば、ＣＤ−ＲＯＭ（Compact Disk Read-Only Memory）等の記憶媒体１９によってシミュレーションシステム１００に提供される。即ち、プログラムが保存された記憶媒体１９がドライバ１８にセットされると、ドライバ１８が記憶媒体１９からプログラムを読み出し、その読み出されたプログラムがシステムバスＢを介して記憶装置１７にインストールされる。そして、プログラムが起動されると、記憶装置１７にインストールされたプログラムに従ってＣＰＵ１１がその処理を開始する。

尚、プログラムを格納する媒体としてＣＤ−ＲＯＭに限定するものではなく、コンピュータが読み取り可能な媒体であればよい。本発明に係る処理を実現するプログラムは、通信ユニット１６によってネットワークを介してダウンロードし、記憶装置１７にインストールするようにしても良い。また、シミュレーションシステム１００が外部との接続を行うＵＳＢ（Universal Serial Bus）等のインタフェースを有する場合には、ＵＳＢ接続によって外部記憶媒体からプログラムを読み込んでもよい。

シミュレーションシステム１００のＣＰＵ１１によって実行される回路設計処理の概要について図２で説明する。図２は、回路設計処理の概要を説明するための図である。

図２において、配線及び配置されたセルＡにて、クロストーク検証の際にノイズ２が閾値電圧Ｖth４を超えた場合、このセルＡはエラーセルとして検出される。

本発明では、閾値電圧Ｖth４を満たさないエラー検出されたセルＡの入力側のトランジスタ３（以下、入力トランジスタという）の構成をプロセス的に変更することによってセルのサイズを変更することなく、また、バッファリング及びスペーシングを行うことなく、回路設計処理を行う。つまり、エラーとなったセルＡをイオン注入度を変更した入力トランジスタ３−１で構成されるセルＡ−１で置き換える。イオン注入度を変更した入力トランジスタ３−１では、セルＡでの閾値電圧Ｖth４から閾値電圧Ｖth４−１へと高くなるため、ノイズ２の影響を回避することができる。また、変更されているのは、イオン注入度のみであるので、セルＡ−１のサイズは、セルＡと同様であるため、サイズの変更はない。

次に、本発明に係る回路設計処理について図３から図６で詳述する。図３から図６において、レイアウト回路情報テーブル３４と、ノイズ許容値ライブラリ４０と、物理ライブラリ５０とは、記憶装置１７に格納される。また、以下の説明において、「代替セル」という用語を用いて説明するが、物理的なセルの構成に係る情報を置き換えることを示すものではなく、物理的なセルの構成に係る情報以外のプロセス工程で参照されるパラメタ値を示すライブラリを用いて情報の置き換えるための情報を意味する。

図３は、回路設計処理の全体を説明するためのフローチャート図である。図３において、シミュレーションシステム１００のＣＰＵ１１は、複数のセルを基板上に配置し、配置したセル間を配線する処理を行う（ステップＳ１１）。その後、各セルへの配線処理がなされた集積回路のＲＣ抽出（抵抗及び容量値抽出）を行う（ステップＳ１２）。ステップＳ１１からＳ１２による結果は、その都度、レイアウトされた回路に係るレイアウト回路情報としてレイアウト回路情報テーブル３４に格納される。

ＣＰＵ１１は、所定の配線経路毎に遅延時間を計算する（ステップＳ１３）。更に、ＣＰＵ１１は、各セルにおけるクロストーク検証を行う（ステップＳ１４）。検証結果を用いて、ＣＰＵ１１は、クロストークが許容値以下の正常であったか否かを判断する（ステップＳ１５）。正常であった場合、ＣＰＵ１１は、タイミング検証を行い（ステップＳ１６）、この回路設計処理を終了する。

一方、クロストークが許容値を超えてエラーとなった場合、ＣＰＵ１１は、エラーを検出したセル（エラーセル）に係る回路情報をレイアウト回路情報テーブル３４から取得する（ステップＳ１７）。そして、ＣＰＵ１１は、レイアウト回路情報テーブル３４を用いて特定されるエラーセルに対応するノイズ許容値ライブラリ４０を用いて、ノイズ許容値の変更毎にクロストーク検証を行うノイズ許容値変更処理を実行して、ノイズ許容値ライブラリ４０から代替セルを選択する（ステップＳ１８）。

ＣＰＵ１１は、ノイズ許容値変更処理において代替セルが有ったか否かを判断する（ステップＳ１９）。代替セルが無い場合、従来のバッファリング及びスペーシングによる修正処理を行い（ステップＳ２０）、ステップＳ１１へ戻り、上記同様の処理を繰り返す。一方、代替セルが有る場合、ＣＰＵ１１は、物理ライブラリ５０から代替セルに対応するイオン注入濃度を取得して、レイアウト回路情報テーブル３４内のエラーセルのイオン注入濃度を変更するイオン注入濃度変更処理を行い（ステップＳ２１）、タイミング検証を実行する（ステップＳ１６）。その後、この回路設計処理を終了する。

図３のステップＳ１８でのノイズ許容値変更処理について図４で詳述する。図４は、ノイズ許容値変更処理を説明するためのフローチャート図である。

図４において、ＣＰＵ１１は、ノイズ許容値ライブラリ４０から、レイアウト情報テーブル３４にて特定されるエラーセルに一致するセル識別情報を検索する（ステップＳ１８１）。一致するセル識別情報を検索できたか否かを判断する（ステップＳ１８２）。

ノイズ許容値ライブラリ４０の最後まで検索されなかった場合、ＣＰＵ１１は、ステップＳ１８８へ進み、代替セル情報に代替セル無しを示す情報を設定し、ノイズ許容値変更処理を終了する。この場合、図３のステップＳ２０において、従来のバッファリング及びスペーシングを用いた修正処理が行われる。

一方、一致するセル識別情報を検索できた場合、ＣＰＵ１１は、一致したセル識別情報の次のセル識別情報を代替セル情報に設定する（ステップＳ１８３）。

そして、ＣＰＵ１１は、ノイズ許容値ライブラリ４０を参照して、代替セル情報に対応するノイズ許容値に基づいて、クロストーク検証を行う（ステップＳ１８４）。ＣＰＵ１１は、クロストーク検証の結果が正常であるか否かを判断する（ステップＳ１８５）。正常である場合、ノイズ許容値変更処理を終了する。

この場合、図３のステップＳ２１では、ＣＰＵ１１は、物理ライブラリ５０から代替セル情報に対応するイオン注入濃度を取得して、そのイオン注入濃度を用いて、レイアウト回路情報テーブル３４のエラーセルのイオン注入濃度を書き換える。このように、イオン注入濃度を変更するのみであるので、物理的なセルの構成に係る情報を変更することがない。データ上必要であるならば、ＣＰＵ１１は、ノイズ許容値ライブラリ４０から代替セル情報に対応するノイズ許容値を取得し、エラーセルに関するノイズ許容値を書き換えても良い。

一方、クロストーク検証の結果がエラーを示す場合、ＣＰＵ１１は、代替セル情報に示されるセル識別情報は、ノイズ許容値ライブラリ４０の最後のセル識別情報であるかを判断することによって、ノイズ許容値ライブラリ４０の終了か否かを判断する（ステップＳ１８６）。

そして、ＣＰＵ１１は、ノイズ許容値ライブラリ４０の終了であると判断した場合、ステップＳ１８８へ進み、代替セル情報に代替セル無しを設定して、このノイズ許容値変更処理を終了する。この場合、図３のステップＳ２０において、従来のバッファリング及びスペーシングを用いた修正処理が行われる。

一方、ノイズ許容値ライブラリ４０の終了でないと判断した場合、ＣＰＵ１１は、ノイズ許容値ライブラリ４０から、代替セル情報に示されるセル識別情報の次のセル識別情報を代替セル情報として設定し（ステップＳ１８７）、ステップＳ１８４へ戻り、上述した処理を繰り返す。

次に、図３のステップＳ２１にて実行されるイオン注入濃度変更処理について図５で説明する。図５は、イオン注入濃度変更処理を説明するためのフローチャート図である。図５において、ＣＰＵ１１は、物理ライブラリ４０から、代替セル情報に一致するセル識別情報を特定して、そのセル識別情報に対応するイオン注入濃度を取得する（ステップＳ２１１）。

そして、ＣＰＵ１１は、レイアウト回路情報テーブル３４のエラーセルのイオン注入濃度を、ステップＳ２１１にて取得したイオン注入濃度に変更し（ステップＳ２１２）、このイオン注入濃度変更処理を終了する。

従って、物理的なセルの構成に係る情報を置き換えることなく、つまり、物理的なセルの構成の変更に伴う配置及び配線を再度行うことなく、プロセス工程におけるイオン注入濃度が変更されるのみである。

次に、ノイズ許容値ライブラリ４０及び物理ライブラリ５０のデータ構成について図６で説明する。図６において、ノイズ許容値ライブラリ４０は、セル１、セル２、セル３、．．．等のセル識別情報毎に、夫々、ノイズ許容値１としての電圧Ｎ（Ｖ）、ノイズ許容値２としての電圧Ｎ＋α１（Ｖ）、ノイズ許容値３としての電圧Ｎ＋α１＋α２（Ｖ）、．．．等が示され、セル１から順にノイズ許容値が高くなるように管理されている。

また、物理ライブラリ５０は、セル１、セル２、セル３、．．．等のセル識別情報毎に、夫々、イオン注入濃度１としてのＭ、イオン注入濃度２としてのＭ＋β１、イオン注入濃度３としてのＭ＋β１＋β２、．．．等が示され、セル１から順にノイズ許容値に応じてイオン注入濃度が高くなるように管理されている。すなわち、図１に示されるように、ノイズ許容値に対応可能な閾値電圧Ｖthとなるように、ノイズ許容値が大きくなると共に、より高い閾値電圧Ｖthとなるようにイオン注入濃度が設定されている。

上述したように、本実施例では、セル自体を置き換えることなく、プロセス工程におけるイオン注入濃度を変更するのみで、クロストークによるノイズエラーの発生を回避することが可能となる。

本願発明によれば、回路設計処理の段階において、クロストークによるノイズエラーとなった箇所のＶｉｃｔｉｍ側のレシーバセルの入力端子に接続するトランジスタを高い閾値電圧Ｖthとなるように、入力トランジスタのＩ．Ｉ（Ion Implantation）層へのイオン注入工程でのイオン濃度を増加させることができる。従って、同じセルサイズでセル内の物理パターンも同一としたまま、入力端子に接続するトランジスタの閾値電圧Ｖthを変更させることが可能となる。

また、セル識別情報に対応させて順に増加させたノイズ許容値を示すノイズ許容値ライブラリ４０と、セル識別情報に対応させてノイズ許容値に対応するように高くした入力トランジスタの閾値電圧Ｖthを示す物理ライブラリ５０とを備えることによって、これらライブラリ４０と５０とを参照するのみで、イオン注入濃度を決定することができる。

従って、レイアウトの修正が必要ないため、配置及び配線処理、ＲＣ抽出処理、遅延計算等の処理を再度実行する必要がない。

以上の説明に関し、更に以下の項を開示する。
（付記１）
コンピュータが回路設計を行う回路設計方法において、該コンピュータが、
ノイズエラーの発生を検証するノイズエラー発生検証手順と、
前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手順と、
前記ノイズ許容値特定手順によって特定された前記ノイズ許容値を満たすプロセス工程でのパラメタ値を決定するパラメタ値決定手順とを実行することを特徴とする回路設計方法。
（付記２）
前記コンピュータに備えられた記憶領域に、セルを識別するセル識別情報毎に、対応するノイズ許容値を示すノイズ許容値ライブラリを有し、
前記ノイズエラー発生検証手順は、前記ノイズ許容値ライブラリに設定されたノイズ許容値を低い値から順に参照してノイズエラーの発生を検証し、ノイズエラーが発生しないノイズ許容値を特定することを特徴とする付記１記載の回路設計方法。
（付記３）
前記コンピュータに備えられた記憶領域に、前記セル識別情報毎に、対応するノイズ許容値を満たす前記プロセス工程でのパラメタ値を示すパラメタ値ライブラリを有し、
前記パラメタ値決定手順は、前記パラメタ値ライブラリから、前記特定されたノイズ許容値に対応するセル識別情報に対応する前記プロセス工程でのパラメタ値を取得することを特徴とする付記２記載の回路設計方法。
（付記４）
前記プロセス工程でのパラメタ値は、イオン注入濃度を示すことを特徴とする付記１乃至３のいずれか一項記載の回路設計方法。
（付記５）
前記パラメタ値決定手順によって決定されたプロセス工程でのパラメタ値によって、セルサイズを変更することなく、閾値電圧が前記ノイズエラー発生検証手順によってノイズエラーの発生が検出された際の閾値電圧より高くなることを特徴とする付記１乃至４のいずれか一項記載の回路設計方法。
（付記６）
前記パラメタ値決定手順によって決定されたパラメタ値は、前記セルの入力トランジスタに対するプロセス工程でのパラメタ値であることを特徴とする付記１乃至５のいずれか一項記載の回路設計方法。
（付記７）
コンピュータが回路設計を行う回路設計システムにおいて、該コンピュータが、
ノイズエラーの発生を検証するノイズエラー発生検証手段と、
前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手段と、
前記ノイズ許容値特定手段によって特定された前記ノイズ許容値を満たすプロセス工程でのパラメタ値を決定するパラメタ値決定手段とを有することを特徴とする回路設計システム。
（付記８）
前記コンピュータに備えられた記憶領域に、セルを識別するセル識別情報毎に、対応するノイズ許容値を示すノイズ許容値ライブラリを有し、
前記ノイズエラー発生検証手段は、前記ノイズ許容値ライブラリに設定されたノイズ許容値を低い値から順に参照してノイズエラーの発生を検証し、ノイズエラーが発生しないノイズ許容値を特定することを特徴とする付記７記載の回路設計システム。
（付記９）
前記コンピュータに備えられた記憶領域に、前記セル識別情報毎に、対応するノイズ許容値を満たす前記プロセス工程でのパラメタ値を示すパラメタ値ライブラリを有し、
前記パラメタ値決定手段は、前記パラメタ値ライブラリから、前記特定されたノイズ許容値に対応するセル識別情報に対応する前記プロセス工程でのパラメタ値を取得することを特徴とする付記８記載の回路設計システム。
（付記１０）
回路設計を行う回路設計方法での処理をコンピュータに行わせるためのプログラムであって、該コンピュータに、
ノイズエラーの発生を検証するノイズエラー発生検証手順と、
前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手順と、
前記ノイズ許容値特定手順によって特定された前記ノイズ許容値を満たすプロセス工程でのパラメタ値を決定するパラメタ値決定手順とを実行させることを特徴とするプログラム。
（付記１１）
前記コンピュータに備えられた記憶領域に、セルを識別するセル識別情報毎に、対応するノイズ許容値を示すノイズ許容値ライブラリを有し、
前記ノイズエラー発生検証手順は、前記ノイズ許容値ライブラリに設定されたノイズ許容値を低い値から順に参照してノイズエラーの発生を検証し、ノイズエラーが発生しないノイズ許容値を特定することを特徴とする付記１０記載のプログラム。
（付記１２）
前記コンピュータに備えられた記憶領域に、前記セル識別情報毎に、対応するノイズ許容値を満たす前記プロセス工程でのパラメタ値を示すパラメタ値ライブラリを有し、
前記パラメタ値決定手順は、前記パラメタ値ライブラリから、前記特定されたノイズ許容値に対応するセル識別情報に対応する前記プロセス工程でのパラメタ値を取得することを特徴とする付記１１記載のプログラム。

本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

本発明の一実施例に係るシミュレーションシステムのハードウェア構成を示す図である。 回路設計処理の概要を説明するための図である。 回路設計処理の全体を説明するためのフローチャート図である。 図３のステップＳ１８でのノイズ許容値変更処理を説明するためのフローチャート図である。 イオン注入濃度変更処理を説明するためのフローチャート図である。 ライブラリのデータ構成を示す図である。

符号の説明

１１ ＣＰＵ
１２ メモリユニット
１３ 表示ユニット
１４ 出力ユニット
１５ 入力ユニット
１６ 通信ユニット
１７ 記憶装置
１８ ドライバ
１９ 記憶媒体
３４ レイアウト回路情報テーブル
４０ ノイズ許容値ライブラリ
５０ 物理ライブラリ
１００ シミュレーションシステム

Claims (10)

1. コンピュータが回路設計を行う回路設計方法において、
   前記コンピュータが、
   ノイズエラーの発生を検証するノイズエラー発生検証手順と、
   前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手順と、
   前記セル毎に前記ノイズ許容値とプロセス工程でのパラメタ値とを対応付けて保持したパラメタ値ライブラリを参照し、前記ノイズ許容値特定手順によって特定された前記ノイズ許容値に対応する前記プロセス工程でのパラメタ値を決定するパラメタ値決定手順とを実行することを特徴とする回路設計方法。
2. 前記コンピュータに備えられた記憶領域に、セルを識別するセル識別情報毎に、対応するノイズ許容値を示すノイズ許容値ライブラリを有し、
   前記ノイズエラー発生検証手順は、前記ノイズ許容値ライブラリに設定されたノイズ許容値を低い値から順に参照してノイズエラーの発生を検証し、ノイズエラーが発生しないノイズ許容値を特定することを特徴とする請求項１記載の回路設計方法。
3. 前記パラメタ値ライブラリは、前記セル識別情報毎に、対応するノイズ許容値と前記プロセス工程でのパラメタ値とを対応付けて保持し、
   前記パラメタ値決定手順は、前記パラメタ値ライブラリから、前記特定されたノイズ許容値に対応するセル識別情報に対応する前記プロセス工程でのパラメタ値を取得することを特徴とする請求項２記載の回路設計方法。
4. 前記プロセス工程でのパラメタ値は、イオン注入濃度を示すことを特徴とする請求項１乃至３のいずれか一項記載の回路設計方法。
5. 前記パラメタ値決定手順によって決定されたプロセス工程でのパラメタ値によって、セルサイズを変更することなく、閾値電圧が前記ノイズエラー発生検証手順によってノイズエラーの発生が検出された際の閾値電圧より高くなることを特徴とする請求項１乃至４のいずれか一項記載の回路設計方法。
6. 前記パラメタ値決定手順によって決定されたパラメタ値は、前記セルの入力トランジスタに対するプロセス工程でのパラメタ値であることを特徴とする請求項１乃至５のいずれか一項記載の回路設計方法。
7. コンピュータが回路設計を行う回路設計システムにおいて、
   前記コンピュータが、
   ノイズエラーの発生を検証するノイズエラー発生検証手段と、
   前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手段と、
   前記セル毎に前記ノイズ許容値とプロセス工程でのパラメタ値とを対応付けて保持したパラメタ値ライブラリを参照し、前記ノイズ許容値特定手段によって特定された前記ノイズ許容値に対応する前記プロセス工程でのパラメタ値を決定するパラメタ値決定手段とを有することを特徴とする回路設計システム。
8. 前記コンピュータに備えられた記憶領域に、セルを識別するセル識別情報毎に、対応するノイズ許容値を示すノイズ許容値ライブラリを有し、
   前記ノイズエラー発生検証手段は、前記ノイズ許容値ライブラリに設定されたノイズ許容値を低い値から順に参照してノイズエラーの発生を検証し、ノイズエラーが発生しないノイズ許容値を特定することを特徴とする請求項７記載の回路設計システム。
9. 前記コンピュータに備えられた記憶領域に、前記セル識別情報毎に、対応するノイズ許容値を満たす前記プロセス工程でのパラメタ値を示すパラメタ値ライブラリを有し、
   前記パラメタ値決定手段は、前記パラメタ値ライブラリから、前記特定されたノイズ許容値に対応するセル識別情報に対応する前記プロセス工程でのパラメタ値を取得することを特徴とする請求項８記載の回路設計システム。
10. 回路設計を行う回路設計方法での処理をコンピュータに行わせるためのプログラムであって、
    前記コンピュータに、
    ノイズエラーの発生を検証するノイズエラー発生検証手順と、
    前記ノイズエラー発生検証手順によってノイズエラーが発生すると判断したセルに対して、ノイズ許容値を特定するノイズ許容値特定手順と、
    前記セル毎に前記ノイズ許容値とプロセス工程でのパラメタ値とを対応付けて保持したパラメタ値ライブラリを参照し、前記ノイズ許容値特定手順によって特定された前記ノイズ許容値に対応する前記プロセス工程でのパラメタ値を決定するパラメタ値決定手順とを実行させることを特徴とするプログラム。

Images