JP4620710B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4620710B2
JP4620710B2 JP2007203013A JP2007203013A JP4620710B2 JP 4620710 B2 JP4620710 B2 JP 4620710B2 JP 2007203013 A JP2007203013 A JP 2007203013A JP 2007203013 A JP2007203013 A JP 2007203013A JP 4620710 B2 JP4620710 B2 JP 4620710B2
Authority
JP
Japan
Prior art keywords
lead
main surface
sealing body
resin
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007203013A
Other languages
Japanese (ja)
Other versions
JP2007288221A (en
JP2007288221A5 (en
Inventor
昭彦 岩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007203013A priority Critical patent/JP4620710B2/en
Publication of JP2007288221A publication Critical patent/JP2007288221A/en
Publication of JP2007288221A5 publication Critical patent/JP2007288221A5/ja
Application granted granted Critical
Publication of JP4620710B2 publication Critical patent/JP4620710B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置、特に、樹脂封止体における反りの発生防止技術に関する。
例えば、リードレス・オン・チップパッケージ（以下、ＬＯＣという。）を備えている半導体集積回路装置（以下、ＩＣという。）に利用して有効な技術に関する。 The present invention relates to a technique for preventing the occurrence of warpage in a semiconductor device, particularly, a resin sealing body.
For example, the present invention relates to a technique that is effective when used in a semiconductor integrated circuit device (hereinafter referred to as an IC) including a leadless on-chip package (hereinafter referred to as an LOC).

ダイナミック・ランダム・アクセス・メモリー（ＤＲＡＭ）のためのパッケージとして、内部構造的にはＬＯＣが、外部構造的には表面実装形樹脂封止パッケージが広く使用されている。
ＬＯＣは半導体チップ（以下、チップという。）の上に絶縁層を介してインナリードが複数本貼着されており、各インナリードがチップにワイヤによって電気的に接続されているパッケージである。
表面実装形樹脂封止パッケージは、絶縁性を有する樹脂が使用されて平盤形状に成形された樹脂封止体の側面からアウタリード群が整列されて突出され、これらアウタリードがガル・ウイング形状やＪリード形状等の表面実装可能な形状に屈曲されているパッケージである。 As a package for a dynamic random access memory (DRAM), an LOC is widely used as an internal structure, and a surface mount type resin-sealed package is widely used as an external structure.
The LOC is a package in which a plurality of inner leads are stuck on a semiconductor chip (hereinafter referred to as a chip) via an insulating layer, and each inner lead is electrically connected to the chip by a wire.
The surface-mount type resin-sealed package has an outer lead group aligned and protruded from the side surface of a resin-sealed body molded into a flat plate shape using an insulating resin. It is a package bent into a surface mountable shape such as a lead shape.

なお、ＬＯＣを備えているＩＣを述べてある例としては、非特許文献１がある。
「実践講座 ＶＬＳＩパッケージング技術（下）」，日経ＢＰ社，１９９３年５月３１日，ｐ．１５８ Note that there is Non-Patent Document 1 as an example describing an IC having a LOC.
“Practical Course VLSI Packaging Technology (below)”, Nikkei BP, May 31, 1993, p. 158

一般に、樹脂封止パッケージにおいては、樹脂封止体におけるチップの上の樹脂厚さとチップの下の樹脂厚さとの比（以下、上下比という。）が「１」に近づけば、樹脂封止体に反りは発生しないが、「１」から離れると、樹脂封止体に反りが発生することが知られている。
表面実装形樹脂封止パッケージにおいて、樹脂封止体の反りが発生すると、表面実装に際して、プリント配線基板のランドからのアウタリードの剥離が発生する。
そこで、従来の一般的な表面実装形樹脂封止パッケージにおいては、所謂タブ下げを行って樹脂厚さの上下比が「１」に近づけられている。 Generally, in a resin-sealed package, if the ratio of the resin thickness above the chip to the resin thickness below the chip in the resin-sealed body (hereinafter referred to as the top-to-bottom ratio) approaches “1”, the resin-sealed body It is known that warpage does not occur, but warpage occurs in the resin sealing body when it is away from “1”.
In the surface-mount type resin-sealed package, when the resin-sealed body is warped, the outer lead is peeled off from the land of the printed wiring board during surface mounting.
Therefore, in the conventional general surface mount resin-sealed package, the so-called tab lowering is performed to bring the resin thickness up-down ratio closer to “1”.

しかし、ＬＯＣの表面実装形樹脂封止パッケージにおいては、チップの上の樹脂厚さとチップの下の樹脂厚さとを等しくしただけでは樹脂封止体に反りが発生する場合があるということが、本発明者によって明らかにされた。   However, in the LOC surface-mount type resin-sealed package, it is possible to warp the resin-sealed body just by making the resin thickness above the chip equal to the resin thickness below the chip. Revealed by the inventor.

本発明の目的は、ＬＯＣの表面実装形樹脂封止パッケージであっても樹脂封止体における反りの発生を防止することができる半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device capable of preventing the occurrence of warpage in a resin-sealed body even if it is a LOC surface-mount type resin-sealed package.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

前記した課題を解決するための手段のうち代表的なものは、次の通りである。   Typical means for solving the above-described problems are as follows.

平面形状が、一対の第１辺と、前記第１辺よりも長い一対の第２辺とを有する四角形から成り、前記第２辺に沿って形成された複数のボンディングパッドを含む第１主面と、前記第１主面とは反対側の第２主面とを有する半導体チップと、
平面形状が、前記第１辺と並んで配置された一対の第３辺と、前記第３辺よりも長く、前記第２辺と並んで配置された一対の第４辺を有する四角形から成り、前記半導体チップを封止している樹脂封止体と、
前記樹脂封止体に封止された第１インナリードと、前記半導体チップの第１主面の前記第２辺に沿って固定された前記第１インナリードの先端部と、前記第１インナリードとは反対側に位置し、かつ、前記樹脂封止体から露出し、かつ、前記樹脂封止体の第４辺に沿って配置された第１アウタリードと、を有する第１リードと、
前記第１インナリードよりも前記樹脂封止体の第３辺側に位置し、かつ、前記樹脂封止体に封止された第２インナリードと、前記半導体チップの前記第１辺と前記樹脂封止体の前記第３辺の間で屈曲された反り防止用リードと、前記第２インナリードとは反対側に位置し、かつ、前記樹脂封止体から露出し、かつ、前記樹脂封止体の第４辺に沿って配置された第２アウタリードと、を有する第２リードと、
前記樹脂封止体に封止され、前記第１インナリードの先端部と前記複数のボンディングパッドのうち前記第１インナ部と対応するボンディングパッドを電気的に接続する第１ワイヤと、
前記樹脂封止体に封止され、前記第２インナリードの先端部と前記複数のボンディングパッドのうち前記第２インナリードと対応するボンディングパッドを電気的に接続する第２ワイヤと、
を含み、
前記反り防止用リードは、前記反り防止用リードの先端部に位置する下がり部の高さが前記半導体チップの高さと等しくなるように、下側にクランク状に屈曲されており、
前記反り防止用リードは、前記第２インナリードから分岐されている、
ことを特徴とする半導体装置。 The first main surface includes a plurality of bonding pads formed along the second side, wherein the planar shape is a quadrangle having a pair of first sides and a pair of second sides longer than the first sides. A semiconductor chip having a second main surface opposite to the first main surface;
The planar shape is composed of a pair of third sides arranged side by side with the first side and a quadrangle having a pair of fourth sides longer than the third side and arranged side by side with the second side, A resin sealing body sealing the semiconductor chip;
A first inner lead sealed in the resin sealing body; a tip portion of the first inner lead fixed along the second side of the first main surface of the semiconductor chip; and the first inner lead. a first lead located on the opposite side, and is exposed from the resin sealing body, and having a first outer lead arranged along a fourth side of the resin sealing body and,
Than the first inner lead positioned in the third window side of the resin sealing body, and the second inner leads sealed in the resin sealing body, and the first side of the semiconductor chip resin and anti-curl lead which is bent between said third side of the sealing body, located on the opposite side to the second inner lead, and exposed from the resin sealing body, and the resin sealing A second lead having a second outer lead disposed along the fourth side of the body;
A first wire which is sealed by the resin sealing body and electrically connects a front end portion of the first inner lead and a bonding pad corresponding to the first inner portion among the plurality of bonding pads;
A second wire that is sealed by the resin sealing body and electrically connects a tip of the second inner lead and a bonding pad corresponding to the second inner lead among the plurality of bonding pads;
Only including,
The warpage prevention lead is bent in a crank shape on the lower side so that the height of the lowered portion located at the tip of the warpage prevention lead is equal to the height of the semiconductor chip,
The warpage prevention lead is branched from the second inner lead,
A semiconductor device.

前記した手段によれば、反り防止用リードが半導体チップの両脇の部分に配設されていることにより、樹脂封止体における半導体チップの両脇の部分は体積が上下に分割されるために、樹脂封止体のその部分において、上側が拡大し下側が縮む反りの発生を防止することができる。
また、樹脂封止体の成形工程においては、反り防止用リードがリードフレームの四角形の枠体に縦方向および横方向の両方においてそれぞれ連結されていることにより、レジンの注入に際して、反り防止用リードが安定するので、レジンバランスを向上させることができる。 According to the above-described means, since the warp preventing leads are disposed on both sides of the semiconductor chip, the portions on both sides of the semiconductor chip in the resin sealing body are divided in volume up and down. In the portion of the resin sealing body, it is possible to prevent the occurrence of warping in which the upper side expands and the lower side contracts.
Also, in the resin sealing body molding process, the warp prevention lead is connected to the rectangular frame of the lead frame in both the vertical direction and the horizontal direction, so that the warp prevention lead can be used when injecting the resin. The resin balance can be improved.

図１は本発明の一実施の形態に係る半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。
図２以降は本発明の一実施の形態である半導体装置および作用を説明するための図である。 1A and 1B show a semiconductor device according to an embodiment of the present invention. FIG. 1A is a partially cut plan view, and FIG. 1B is a partially omitted side sectional view taken along line bb in FIG. is there.
FIG. 2 and subsequent figures are diagrams for explaining a semiconductor device and an operation according to an embodiment of the present invention.

本実施形態において、本発明に係る半導体装置は、内部構造的にはＬＯＣを、外部構造的には表面実装形樹脂封止パッケージを備えているＤＲＡＭとして図１（ａ）、（ｂ）に示されているように構成されている。
半導体集積回路装置（ＩＣ）の一例であるＤＲＡＭ（以下、半導体装置という。）のＬＯＣは、ＤＲＡＭ回路が作り込まれた半導体チップ（以下、チップという。）２４の上に絶縁層としての絶縁テープ２７を介してインナリード１７が複数本貼着されており、各インナリード１７がチップ２４にワイヤ２８によって電気的に接続されている。
表面実装形樹脂封止パッケージは、樹脂封止形ＴＳＯＰ（Ｔｈｉｎ ＳｍａｌｌＯｕｔｌｉｎｅ Ｐａｃｋａｇｅ。以下、ＴＳＯＰという。）として構成されている。 In this embodiment, the semiconductor device according to the present invention is shown in FIGS. 1A and 1B as a DRAM having a LOC in the internal structure and a surface-mount type resin-sealed package in the external structure. It is configured to be.
The LOC of a DRAM (hereinafter referred to as a semiconductor device), which is an example of a semiconductor integrated circuit device (IC), is an insulating tape as an insulating layer on a semiconductor chip (hereinafter referred to as a chip) 24 in which a DRAM circuit is built. A plurality of inner leads 17 are attached via 27, and each inner lead 17 is electrically connected to the chip 24 by a wire 28.
The surface mount resin-sealed package is configured as a resin-sealed TSOP (Thin Small Outline Package, hereinafter referred to as TSOP).

ＴＳＯＰはチップ２４、絶縁テープ２７およびインナリード１７群を樹脂封止する樹脂封止体４０が平面視が長方形の平盤形状に形成されており、各インナリード１７にそれぞれ連結されているアウタリード１８が長辺側の一対の側面からそれぞれ突出されて、ガル・ウイング形状に屈曲されている。
樹脂封止体４０におけるチップ２４の短辺側の両脇部分には樹脂封止体４０の反りを防止するための反り防止用リード２０が複数本、チップ２４と平行に敷設されており、樹脂封止体４０のチップ２４の脇部分は反り防止用リード２０群によって厚さ方向に実質的に二等分されている。
各反り防止用リード２０には中間部をクランク形状に屈曲されて下がり部２０ａが形成されている。
また、反り防止用リード２０群は樹脂封止体４０の樹脂流通線に対して左右両側に分配されているとともに、対向する反り防止用リード２０、２０の先端間の隙間２１が迷路を構成するように敷設されている。 In the TSOP, a chip 24, an insulating tape 27, and a resin sealing body 40 for resin-sealing the group of inner leads 17 are formed in a flat plate shape having a rectangular plan view, and the outer leads 18 connected to the inner leads 17 respectively. Are protruded from the pair of side surfaces on the long side and bent into a gull wing shape.
A plurality of warp prevention leads 20 for preventing warping of the resin sealing body 40 are laid in parallel with the chip 24 on both side portions of the resin sealing body 40 on the short side of the chip 24. The side portion of the chip 24 of the sealing body 40 is substantially divided into two equal parts in the thickness direction by the warp prevention leads 20 group.
Each warpage prevention lead 20 has a bent portion 20a formed by bending an intermediate portion into a crank shape.
Further, the warpage prevention leads 20 group are distributed on both the left and right sides with respect to the resin flow line of the resin sealing body 40, and the gap 21 between the tips of the warpage prevention leads 20, 20 facing each other forms a maze. Are laid like so.

以下、本発明の一実施形態である半導体装置の製造方法を説明する。
この説明により、半導体装置についての前記した構成の詳細が共に明らかにされる。 A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below.
The details of the above-described configuration of the semiconductor device will be clarified by this description.

半導体装置の製造方法には、図２および図３（ａ）、（ｂ）、（ｃ）に示されている多連リードフレーム１１が使用されており、多連リードフレーム１１は多連リードフレーム成形工程において製作される。
図３（ａ）は図２のａ−ａ線に沿う側面断面図、図３（ｂ）は図２のｂ−ｂ線に沿う正面断面図、図３（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。
多連リードフレーム１１は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工またはエッチング加工により一体成形されている。
多連リードフレーム１１の表面には銀（Ａｇ）等を用いためっき被膜（図示せず）が、後述するワイヤボンディングが適正に実施されるように部分的または全体的に施されている。
多連リードフレーム１１は複数の単位リードフレーム１２が横方向に一列に並設されている。但し、便宜上、一単位のみが図示されている。 The semiconductor device manufacturing method uses the multiple lead frame 11 shown in FIGS. 2 and 3A, 3B, and 3C. The multiple lead frame 11 is a multiple lead frame. Manufactured in the molding process.
3A is a side cross-sectional view taken along line aa in FIG. 2, FIG. 3B is a front cross-sectional view taken along line bb in FIG. 2, and FIG. 3C is cc in FIG. It is front sectional drawing which follows a line.
The multiple lead frame 11 is made of a thin plate made of a spring material having a relatively large mechanical strength, such as an iron-nickel alloy or phosphor bronze, and is integrally formed by punching press processing or etching processing.
A plating film (not shown) using silver (Ag) or the like is partially or wholly applied to the surface of the multiple lead frame 11 so that wire bonding described later is properly performed.
In the multiple lead frame 11, a plurality of unit lead frames 12 are arranged in a row in the horizontal direction. However, only one unit is shown for convenience.

単位リードフレーム１２は位置決め孔１３ａが開設されている外枠１３を一対備えており、両外枠１３、１３は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。
隣り合う単位リードフレーム１２、１２間には、一対のセクション枠１４、１４が両外枠１３、１３間に互いに平行に配されて一体的に架設されており、これら外枠１３、１３とセクション枠１４、１４とにより形成された長方形の枠体（フレーム）内に単位リードフレーム１２が構成されている。
単位リードフレーム１２の中央部にはチップを配置するためのチップ配置部１５が、後記するチップに対応した平面視が長方形に設定されている。 The unit lead frame 12 includes a pair of outer frames 13 each having a positioning hole 13a. Both outer frames 13 and 13 are arranged in parallel at a predetermined interval and extend in series.
Between adjacent unit lead frames 12 and 12, a pair of section frames 14 and 14 are arranged between the outer frames 13 and 13 so as to be parallel to each other. A unit lead frame 12 is formed in a rectangular frame (frame) formed by the frames 14 and 14.
A chip placement portion 15 for placing a chip is set at a central portion of the unit lead frame 12 so that a planar view corresponding to a chip to be described later is rectangular.

両外枠１３、１３間には一対のダム部材１６、１６が、両セクション枠１４、１４の内側において平行にそれぞれ架設されている。
両ダム部材１６、１６の内側端辺にはインナリード１７が複数本ずつ、長手方向に等間隔に配されてダム部材１６と直交するようにそれぞれ一体的に突設されており、両インナリード１７群のそれぞれはチップ配置部１５の長辺に平行に並べられて、内側端部がチップ配置部１５の真上で揃えられている。
各インナリード１７におけるチップ配置部１５の真上に配置された内側端部は、図３（ａ）、（ｂ）、（ｃ）に示されているように、チップ配置部１５の方向（以下、下側とする。）にクランク形状に屈曲され、この端部には所謂タブ下げ部に相当するチップ下げ部１７ａがそれぞれ形成されている。 A pair of dam members 16, 16 are installed between the outer frames 13, 13 in parallel inside the section frames 14, 14.
A plurality of inner leads 17 are provided on the inner end sides of both dam members 16, 16 so as to be integrally projected in the longitudinal direction so as to be orthogonal to the dam member 16. Each of the 17 groups is arranged in parallel to the long side of the chip placement portion 15, and the inner end portion is aligned right above the chip placement portion 15.
As shown in FIGS. 3A, 3 </ b> B, and 3 </ b> C, the inner end portion of each inner lead 17 that is disposed directly above the chip placement portion 15 is oriented in the direction of the chip placement portion 15 (hereinafter referred to as “chip placement portion 15”). The tip lowering portion 17a corresponding to a so-called tab lowering portion is formed at each end portion.

他方、ダム部材１６の外側端辺にはインナリード１７と同数本のアウタリード１８が、各インナリード１７と対向するように配されてインナリード１７と一直線状になるように一体的に突設されている。各アウタリード１８の外側端部はセクション枠１４にそれぞれ連結されている。
ダム部材１６における隣り合うアウタリード１８、１８間の部分は、後述する樹脂封止体成形時にレジンの流れをせき止めるダム１６ａを実質的に構成している。 On the other hand, the same number of outer leads 18 as the inner leads 17 are arranged on the outer side edge of the dam member 16 so as to face the inner leads 17 and project integrally with the inner leads 17. ing. The outer end of each outer lead 18 is connected to the section frame 14.
A portion between the adjacent outer leads 18, 18 in the dam member 16 substantially constitutes a dam 16 a that blocks the flow of the resin when a resin sealing body is formed as described later.

両外枠１３、１３の内側端辺における中央部には吊りリード１９が複数本ずつ、それぞれ直角方向（以下、前後方向とする。）に突設されており、各外枠１３側で対向する一対の吊りリード１９、１９の中間部には反り防止用リード２０が３本ずつ、互いに対向するように敷設されてそれぞれ直角方向（以下、左右方向とする。）に突設されている。
互いに対向する左右の反り防止用リード２０、２０の先端間には適度な隙間２１がそれぞれ形成されており、前後方向に並んだこれら３個の隙間２１、２１、２１は迷路を構成するように千鳥状に配置されている。
また、図３（ａ）、（ｂ）、（ｃ）に示されているように、各反り防止用リード２０の先端部は、下がり部２０ａが下側にクランク形状に屈曲されて形成されており、下がり部２０ａの高さはチップ配置部１５におけるチップの高さと略等しくなるように設定されている。 A plurality of suspension leads 19 are provided in the central portion of the inner end sides of the outer frames 13 and 13 respectively in a perpendicular direction (hereinafter referred to as the front-rear direction) and face each other on the outer frame 13 side. Three warp prevention leads 20 are laid in the middle part of the pair of suspension leads 19 and 19 so as to face each other, and project in a right angle direction (hereinafter, referred to as a left-right direction).
Appropriate gaps 21 are formed between the tips of the left and right warping prevention leads 20, 20 facing each other, and these three gaps 21, 21, 21 arranged in the front-rear direction constitute a maze. Arranged in a staggered pattern.
Further, as shown in FIGS. 3A, 3B, and 3C, the tip portion of each warpage preventing lead 20 is formed by bending the descending portion 20a downward into a crank shape. Therefore, the height of the descending portion 20a is set to be approximately equal to the height of the chip in the chip placement portion 15.

各吊りリード１９の先端部はチップ配置部１５の短辺の近傍に配置されることにより、外側インナリード部２２をそれぞれ形成している。また、各吊りリード１９は前後方向の最も外側にそれぞれ位置するインナリード１７に連結部２３によってそれぞれ連結されている。したがって、各外側インナリード部２２はそれらインナリード１７にそれぞれ電気的に接続される状態になっている。   The distal end portion of each suspension lead 19 is disposed in the vicinity of the short side of the chip placement portion 15, thereby forming the outer inner lead portion 22. Each suspension lead 19 is connected to an inner lead 17 positioned on the outermost side in the front-rear direction by a connecting portion 23. Accordingly, the outer inner lead portions 22 are electrically connected to the inner leads 17 respectively.

以上の構成に係る多連リードフレーム１１には図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４が、チップ・ボンディング工程において、図５および図６（ａ）、（ｂ）、（ｃ）に示されているようにチップ・ボンディングされ、続いて、ワイヤ・ボンディング工程においてワイヤ・ボンディングされる。
チップ・ボンディング作業およびワイヤ・ボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。 In the multiple lead frame 11 having the above-described configuration, the chip 24 shown in FIGS. 4A, 4B, and 4C is formed in the chip bonding process as shown in FIGS. b) Chip bonding as shown in (c), followed by wire bonding in a wire bonding process.
The chip bonding operation and the wire bonding operation are sequentially performed for each unit lead frame by pitch-feeding the multiple lead frames in the horizontal direction.

図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４は、半導体装置の製造工程における所謂前工程においてＤＲＡＭ素子を含む集積回路が作り込まれた半導体集積回路構造物であり、図４（ａ）に示されているように長方形の平盤形状に形成されている。
図４（ｂ）、（ｃ）に示されているようにチップ２４のアクティブ・エリア側の主面（以下、上面という。）には保護膜２５が被着されており、保護膜２５にはアクティブ・エリアに電気的に接続されたボンディングパッド（以下、パッドという。）２６が多数個、図４の（ａ）に示されているように長辺と平行の中心線に沿って各インナリード１７とそれぞれ対向するように配列されて露出されている。
保護膜２５の上面におけるパッド２６群列の両脇には絶縁層としての絶縁テープ２７が複数枚、インナリード１７のチップ下げ部１７ａの群列と対応するように配されて被着されている。
なお、絶縁テープ２７はインナリード１７側に被着してもよい。 A chip 24 shown in FIGS. 4A, 4B, and 4C is a semiconductor integrated circuit structure in which an integrated circuit including a DRAM element is formed in a so-called pre-process in a semiconductor device manufacturing process. As shown in FIG. 4A, it is formed in a rectangular flat plate shape.
As shown in FIGS. 4B and 4C, a protective film 25 is deposited on the main surface (hereinafter referred to as the upper surface) of the chip 24 on the active area side. A large number of bonding pads (hereinafter referred to as pads) 26 electrically connected to the active area, and each inner lead along a center line parallel to the long side as shown in FIG. 17 are arranged and exposed so as to face each other.
On both sides of the pad 26 group row on the upper surface of the protective film 25, a plurality of insulating tapes 27 as insulating layers are arranged and attached so as to correspond to the group row of chip lowering portions 17 a of the inner leads 17. .
The insulating tape 27 may be attached to the inner lead 17 side.

以上のように構成されたチップ２４は、単位リードフレーム１２のチップ配置部１５に図５に示されているように配置されて、絶縁テープ２７によってインナリード１７のチップ下げ部１７ａの下面に図６（ａ）、（ｂ）、（ｃ）に示されているように接着される。チップ２４はチップ下げ部１７ａの下面に接着されるため、チップ２４の上面はインナリード１７すなわち単位リードフレーム１２の下面よりも下げられた状態になっている。
また、各反り防止用リード２０の下がり部２０ａはチップ２４の高さと略等しくなっている。 The chip 24 configured as described above is arranged in the chip arrangement part 15 of the unit lead frame 12 as shown in FIG. 5, and is shown on the lower surface of the chip lowering part 17 a of the inner lead 17 by the insulating tape 27. 6 Bonded as shown in (a), (b), (c). Since the chip 24 is bonded to the lower surface of the chip lowering portion 17a, the upper surface of the chip 24 is in a state of being lowered from the inner lead 17, that is, the lower surface of the unit lead frame 12.
Further, the lowered portion 20 a of each warpage preventing lead 20 is substantially equal to the height of the chip 24.

続いて、ワイヤ・ボンディング工程において、チップ２４の各パッド２６と各インナリード１７および外側インナリード部２２との間にはボンディングワイヤ２８が、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置（図示せず）が使用されることにより、その両端部をそれぞれボンディングされて橋絡される。
これにより、チップ２４に作り込まれている集積回路は、パッド２６、ボンディングワイヤ２８、インナリード１７およびアウタリード１８を介して電気的に外部に引き出されることになる。 Subsequently, in the wire bonding step, a bonding wire 28 is provided between each pad 26 of each chip 24 and each inner lead 17 and outer inner lead portion 22, and a wire bonding apparatus (such as an ultrasonic thermocompression type wire bonding apparatus). (Not shown) is used, and both ends thereof are bonded and bridged.
As a result, the integrated circuit built in the chip 24 is electrically drawn out via the pad 26, the bonding wire 28, the inner lead 17 and the outer lead 18.

以上のようにしてチップ・ボンディングおよびワイヤ・ボンディングされた図５および図６に示されている組立体２９には樹脂封止体が、図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０が使用されて単位リードフレーム１２群について同時に成形される。   The resin-sealed body is shown in FIGS. 7A, 7B, and 7C in the assembly 29 shown in FIGS. 5 and 6 that has been chip-bonded and wire-bonded as described above. The transfer molding apparatus 30 is used to mold the unit lead frames 12 at the same time.

図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０は、シリンダ装置等（図示せず）によって互いに型締めされる一対の上型３１と下型３２とを備えており、上型３１と下型３２との合わせ面には上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂとが、互いに協働して長方形平盤形状のキャビティー３３を形成するようにそれぞれ複数組宛没設されている。すなわち、上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂは平面から見て略長方形の底の浅い穴形状に形成されている。
本実施形態において、キャビティー３３の全高はＴＳＯＰに対応するために、１ｍｍ以下に設定されている。 The transfer molding apparatus 30 shown in FIGS. 7A, 7B, and 7C includes a pair of upper mold 31 and lower mold 32 that are clamped together by a cylinder apparatus or the like (not shown). The upper mold cavity recess 33a and the lower mold cavity recess 33b cooperate with each other to form a rectangular flat plate-shaped cavity 33 on the mating surface of the upper mold 31 and the lower mold 32. Each of them is buried in multiple sets. That is, the upper mold cavity recess 33a and the lower mold cavity recess 33b are formed in a shallow hole shape having a substantially rectangular bottom when viewed from the top.
In the present embodiment, the total height of the cavity 33 is set to 1 mm or less in order to correspond to TSOP.

上型３１の合わせ面にはポット３４が開設されており、ポット３４にはシリンダ装置（図示せず）により進退されるプランジャ３５が、成形材料としての樹脂（以下、レジンという。）を送給し得るように挿入されている。
下型３２の合わせ面にはカル３６がポット３４との対向位置に配されて没設されているとともに、複数条のランナ３７がカル３６にそれぞれ接続するように放射状に配されて没設されている。
各ランナ３７の他端部は下側キャビティー凹部３３ｂにおける一方の短辺にそれぞれ接続されており、その接続部にはゲート３８がレジンをキャビティー３３内に注入し得るように形成されている。 A pot 34 is opened on the mating surface of the upper mold 31, and a plunger 35 that is advanced and retracted by a cylinder device (not shown) feeds resin (hereinafter referred to as resin) as a molding material to the pot 34. Has been inserted so that it can.
On the mating surface of the lower mold 32, a cull 36 is disposed at a position opposite to the pot 34 and is submerged, and a plurality of runners 37 are arranged radially and submerged so as to be connected to the cull 36, respectively. ing.
The other end of each runner 37 is connected to one short side of the lower cavity recess 33 b, and a gate 38 is formed at the connection so that the resin can be injected into the cavity 33. .

トランスファ成形に際して、前記構成にかかる組立体２９は各単位リードフレーム１２におけるチップ２４が各キャビティー３３内にそれぞれ収容されるように配されてセットされる。   At the time of transfer molding, the assembly 29 according to the above configuration is arranged and set so that the chip 24 in each unit lead frame 12 is accommodated in each cavity 33.

続いて、上型３１と下型３２とが図７に示されているように型締めされ、ポット３４からプランジャ３５によりレジン３９がランナ３７およびゲート３８を通じて各キャビティー３３に送給されて圧入される。
ゲート３８からキャビティー３３に流入したレジン３９は、図７（ａ）に示されているように、ゲート３８の付近に位置する反り防止用リード２０群の整流板作用によってキャビティー３３の上下に振り分けられるため、キャビティー３３の上部空間および下部空間に均等にそれぞれ流通して行く。 Subsequently, the upper mold 31 and the lower mold 32 are clamped as shown in FIG. 7, and the resin 39 is fed from the pot 34 by the plunger 35 to the respective cavities 33 through the runner 37 and the gate 38 and press-fitted. Is done.
As shown in FIG. 7A, the resin 39 that has flowed into the cavity 33 from the gate 38 moves up and down the cavity 33 by the rectifying plate action of the group of warping prevention leads 20 located near the gate 38. Since they are distributed, they circulate evenly in the upper space and the lower space of the cavity 33.

この際、左右の反り防止用リード２０と２０とが形成する３個の隙間２１が直線上に整列していると、反り防止用リード２０群に至ったレジン３９が直線上に整列した３個の隙間２１を一直線に通過してしまうため、反り防止用リード２０群の整流板作用は効果的に実施されない。
しかし、本実施形態においては、３個の隙間２１が迷路を構成するように千鳥に配列されているため、図７（ｃ）に示されているように、反り防止用リード２０群に至ったレジン３９は一直線に通過することなく迷路を流通する状態になり、反り防止用リード２０群の整流板作用は効果的に実施される状態になる。 At this time, if the three gaps 21 formed by the left and right warp prevention leads 20 and 20 are aligned on a straight line, the three resins 39 that have reached the group of warp prevention leads 20 are aligned on the straight line. Therefore, the current plate action of the warp preventing lead group 20 is not effectively implemented.
However, in the present embodiment, since the three gaps 21 are arranged in a staggered manner so as to form a maze, as shown in FIG. 7C, the lead 20 group for warpage prevention has been reached. The resin 39 is in a state of flowing through the maze without passing in a straight line, and the rectifying plate action of the warp prevention lead 20 group is effectively implemented.

注入後に、レジンが熱硬化されて樹脂封止体４０が成形されると、上型３１および下型３２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体４０群が離型される。
このようにして、図８および図９に示されているように、樹脂封止体４０群が成形された成形品４１はトランスファ成形装置３０から脱装される。
そして、このように樹脂成形された樹脂封止体４０の内部には、インナリード１７、反り防止用リード２０、チップ２４、絶縁テープ２７およびボンディングワイヤ２８が樹脂封止された状態になる。
本実施形態において、反り防止用リード２０は下がり部２０ａが樹脂封止体４０の内部にあってチップ２４の上面と略一致した状態になっている。
図８は樹脂封止後の成形品４１の一部省略一部切断平面図である。また、図９（ａ）は図８のａ−ａ線に沿う側面断面図である。図９（ｂ）は図８のｂ−ｂ線に沿う正面断面図、図９（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。 After the injection, when the resin is thermoset and the resin sealing body 40 is molded, the upper mold 31 and the lower mold 32 are opened, and the resin sealing body 40 group is formed by ejector pins (not shown). Mold is released.
In this way, as shown in FIGS. 8 and 9, the molded product 41 in which the resin sealing body 40 group is molded is detached from the transfer molding device 30.
Then, the inner lead 17, the warp prevention lead 20, the chip 24, the insulating tape 27, and the bonding wire 28 are resin-sealed inside the resin-sealed body 40 that is resin-molded in this way.
In the present embodiment, the warpage preventing lead 20 has a lowered portion 20 a inside the resin sealing body 40 and substantially coincides with the upper surface of the chip 24.
FIG. 8 is a partially cut-away plan view of the molded product 41 after resin sealing, with partial omission. FIG. 9A is a side sectional view taken along the line aa in FIG. FIG. 9B is a front sectional view taken along the line bb in FIG. 8, and FIG. 9C is a front sectional view taken along the line cc in FIG.

ところで、樹脂封止体４０は熱硬化する際に中心に向かって収縮するため、樹脂厚さの上下比や樹脂封止体４０内部の上下構造の相違等を起因として、樹脂封止体４０は反りを発生する。
図１０（ａ）に示されているように、反り防止用リードがチップ２４の脇の部分に配設されていない場合には、たとえ、チップ２４が上下の中央部に配置されていたとしても、樹脂封止体４０におけるチップ２４の脇の部分に体積の大きい部分が形成されることにより、図１０（ａ）に破線矢印に示されているように大きな収縮力が発生するため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りが想像線で示されているように発生してしまう。 By the way, since the resin sealing body 40 shrinks toward the center when it is thermoset, the resin sealing body 40 is caused by the difference in the upper / lower ratio of the resin thickness or the difference in the vertical structure inside the resin sealing body 40. Causes warping.
As shown in FIG. 10A, when the warp preventing lead is not disposed on the side portion of the chip 24, even if the chip 24 is disposed at the upper and lower central portions. Since a large volume portion is formed in the side portion of the chip 24 in the resin sealing body 40, a large contraction force is generated as shown by the broken line arrow in FIG. A warp in which the upper side expands and the lower side contracts in that portion of the stationary body 40 occurs as indicated by an imaginary line.

しかし、本実施形態においては、反り防止用リード２０群がチップ２４の脇の部分に配設されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は図１０（ｂ）に示されているように体積が上下に分割されていることにより、図１０（ｂ）に破線矢印で示されているように収縮力が分散されるため、樹脂封止体４０の当該部分において上側が拡大し下側が縮む反りの発生は防止される。
しかも、反り防止用リード２０は下がり部２０ａがチップ２４の上面と略面一になるように形成されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は上下に二等分された状態になっているため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りの発生はより一層確実に防止される。
つまり、当該部分における樹脂の収縮による反りは小さくなるため、反りの発生は完全に防止された状態になる。 However, in this embodiment, the group 20 of warp preventing leads is disposed on the side portion of the chip 24, so that the side portion of the chip 24 in the resin sealing body 40 is shown in FIG. Since the volume is divided up and down as shown in FIG. 10B, the contraction force is dispersed as shown by broken line arrows in FIG. The occurrence of warping that expands and shrinks the lower side is prevented.
In addition, since the warpage prevention lead 20 is formed so that the lowered portion 20a is substantially flush with the upper surface of the chip 24, the side portion of the chip 24 in the resin sealing body 40 is divided into two equal parts. Therefore, the occurrence of a warp in which the upper side is enlarged and the lower side is contracted in the portion of the resin sealing body 40 is more reliably prevented.
In other words, warpage due to resin shrinkage in the portion is reduced, and the occurrence of warpage is completely prevented.

なお、本実施形態においては、インナリード１７にチップ下げ部１７ａが形成されていることにより、チップ２４が樹脂封止体４０の高さの中央部位に配置されているため、樹脂封止体４０のチップ２４が位置する中央部においても反りの発生が防止された状態になる。したがって、樹脂封止体４０は全体にわたって反りが無い平らな状態を維持することになる。   In the present embodiment, since the chip lowering portion 17 a is formed on the inner lead 17, the chip 24 is disposed at the central portion of the height of the resin sealing body 40. Even in the central portion where the chip 24 is located, the occurrence of warpage is prevented. Therefore, the resin sealing body 40 maintains a flat state with no warpage throughout.

以上のようにして反りの無い樹脂封止体４０を成形された半完成品としての成形品４１は、リード切断成形工程（図示せず）において各単位リードフレーム毎に外枠１３およびダム１６ａを切り落とされるとともに、各アウタリード１８をガル・ウイング形状に屈曲形成される。
これにより、図１に示されている半導体装置４２が製造されたことになる。 A molded product 41 as a semi-finished product obtained by molding the resin sealing body 40 without warping as described above is provided with the outer frame 13 and the dam 16a for each unit lead frame in a lead cutting molding process (not shown). While being cut off, each outer lead 18 is bent into a gull wing shape.
As a result, the semiconductor device 42 shown in FIG. 1 is manufactured.

以上説明した前記実施形態によれば、次の効果が得られる。
1) ＬＯＣの樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができるため、樹脂封止体の反りによる外観不良や耐湿性等の性能低下の発生を未然に防止することができる。 According to the embodiment described above, the following effects can be obtained.
1) Since a warp prevention lead is laid on both sides of the chip inside the LOC resin sealing body, the resin sealing body can be prevented from warping. It is possible to prevent the occurrence of poor performance such as poor appearance and moisture resistance due to warpage.

2) 樹脂封止体の反りを防止することにより、ＴＳＯＰがプリント配線基板される際のアウタリードのランドからの剥離を防止することができる。 2) By preventing the resin sealing body from warping, it is possible to prevent peeling of the outer lead from the land when the TSOP is printed circuit board.

3) 樹脂封止体の反りを防止する反り防止用リードはリードフレームに一体成形することができるため、製造コストの増加を回避することができる。 3) Since the warpage preventing lead for preventing the resin sealing body from warping can be formed integrally with the lead frame, an increase in manufacturing cost can be avoided.

4) 樹脂封止体の反りを防止することにより、樹脂封止体成形工程以後の製品の搬送トラブルを低減することができるため、搬送装置等の稼動率の低下を防止することができ、ひいては半導体装置の生産性を高めることができる。 4) By preventing warping of the resin sealing body, it is possible to reduce product transportation troubles after the resin sealing body molding process. The productivity of the semiconductor device can be increased.

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.

例えば、反り防止用リードは３本ずつ配線するに限らず、１本もしくは２本または４本以上配線してもよい。   For example, the number of warp prevention leads is not limited to three, and one, two, or four or more leads may be wired.

外部構造的にはＴＳＯＰに構成するに限らず、通常のＳＯＰやＳＯＪ（スモール・アウトライン・Ｊリードパッケージ）、ＴＳＯＪ、ＳＯＩ（スモール・アウトライン・Ｉリードパッケージ）、ＴＳＯＩ等の表面実装形樹脂封止パッケージ、さらには、挿入形樹脂封止パッケージに構成してもよい。   The external structure is not limited to TSOP, but it is a surface mount type resin seal such as normal SOP, SOJ (Small Outline J Lead Package), TSOJ, SOI (Small Outline I Lead Package), TSOI, etc. You may comprise a package and also an insertion type resin sealing package.

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＤＲＡＭに適用した場合について主に説明したが、それに限定されるものではなく、その他のＩＣやトランジスタ・アレー等の半導体装置全般に適用することができる。   In the above description, the case where the invention made by the present inventor is mainly applied to the DRAM, which is the field of use behind it, has been mainly described. However, the present invention is not limited thereto, and other ICs, transistor arrays, etc. It can be applied to all semiconductor devices.

本発明の一実施の形態に係る半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。BRIEF DESCRIPTION OF THE DRAWINGS The semiconductor device which concerns on one embodiment of this invention is shown, (a) is a partially cutaway plan view, (b) is a partially abbreviated side sectional view along the bb line of (a). 本発明の一実施の形態である半導体装置の製造方法に使用されるリードフレームを示す一部省略平面図である。1 is a partially omitted plan view showing a lead frame used in a method for manufacturing a semiconductor device according to an embodiment of the present invention. （ａ）は図２のａ−ａ線に沿う側面断面図、（ｂ）は図２のｂ−ｂ線に沿う正面断面図、（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。2A is a side sectional view taken along line aa in FIG. 2, FIG. 2B is a front sectional view taken along line bb in FIG. 2, and FIG. 2C is a front sectional view taken along line cc in FIG. It is. 同じくチップを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う正面断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う側面断面図である。The chip | tip is shown similarly, (a) is a top view, (b) is front sectional drawing which follows the bb line of (a), (c) is side sectional drawing which follows the cc line of (a). is there. 本発明の一実施の形態である半導体装置の製造方法におけるチップおよびワイヤ・ボンディング工程後を示す一部省略平面図である。FIG. 10 is a partially omitted plan view showing the chip and the wire bonding step after the semiconductor device manufacturing method according to one embodiment of the present invention; （ａ）は図５のａ−ａ線に沿う側面断面図、（ｂ）は図５のｂ−ｂ線に沿う正面断面図、（ｃ）は図５のｃ−ｃ線に沿う正面断面図である。5A is a side sectional view taken along line aa in FIG. 5, FIG. 5B is a front sectional view taken along line bb in FIG. 5, and FIG. 5C is a front sectional view taken along line cc in FIG. It is. 同じく樹脂封止体の成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う部分平面断面図である。The molding process of the resin sealing body is also shown, (a) is a partially omitted side cross-sectional view, (b) is a cross-sectional view taken along line bb of (a), and (c) is c of (a). It is a fragmentary top sectional view which follows the -c line. 樹脂封止体成形後の成形品を示す一部省略一部切断平面図である。It is a partially-omitted partially cut plan view showing a molded product after resin sealing body molding. （ａ）は図８のａ−ａ線に沿う側面断面図、（ｂ）は図８のｂ−ｂ線に沿う正面断面図、（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。8A is a side sectional view taken along line aa in FIG. 8, FIG. 8B is a front sectional view taken along line bb in FIG. 8, and FIG. 8C is a front sectional view taken along line cc in FIG. It is. 樹脂封止体の反りを説明するための側面断面図であり、（ａ）は比較例の場合を、（ｂ）は実施形態の場合をそれぞれ示している。It is side surface sectional drawing for demonstrating the curvature of the resin sealing body, (a) has shown the case of the comparative example, (b) has shown the case of embodiment, respectively.

符号の説明Explanation of symbols

１１…多連リードフレーム、１２…単位リードフレーム、１３…外枠、１４…セクション枠、１５…チップ配置部、１６…ダム部材、１６ａ…ダム、１７…インナリード、１７ａ…チップ下げ部、１８…アウタリード、１９…吊りリード、２０…反り防止用リード、２０ａ…下がり部、２１…隙間、２２…外側インナリード部、２３…連結部、
２４…チップ、２５…保護膜、２６…ボンディングパッド、２７…絶縁テープ（絶縁層）、２８…ボンディングワイヤ、２９…組立体、
３０…トランスファ成形装置、３１…上型、３２…下型、３３…キャビティー、３３ａ…上型キャビティー凹部、３３ｂ…下型キャビティー凹部、３４…ポット、３５…プランジャ、３６…カル、３７…ランナ、３８…ゲート、３９…レジン、
４０…樹脂封止体、４１…成形品、４２…半導体装置。 DESCRIPTION OF SYMBOLS 11 ... Multiple lead frame, 12 ... Unit lead frame, 13 ... Outer frame, 14 ... Section frame, 15 ... Chip placement part, 16 ... Dam member, 16a ... Dam, 17 ... Inner lead, 17a ... Chip lowering part, 18 ... outer lead, 19 ... suspension lead, 20 ... warp prevention lead, 20a ... lowering part, 21 ... gap, 22 ... outer inner lead part, 23 ... connecting part,
24 ... chip, 25 ... protective film, 26 ... bonding pad, 27 ... insulating tape (insulating layer), 28 ... bonding wire, 29 ... assembly,
DESCRIPTION OF SYMBOLS 30 ... Transfer molding apparatus, 31 ... Upper mold, 32 ... Lower mold, 33 ... Cavity, 33a ... Upper mold cavity recessed part, 33b ... Lower mold cavity recessed part, 34 ... Pot, 35 ... Plunger, 36 ... Cal, 37 ... runner, 38 ... gate, 39 ... resin,
40 ... Resin sealing body, 41 ... Molded product, 42 ... Semiconductor device.

Claims (8)

平面形状が、一対の第１辺と、前記第１辺よりも長い一対の第２辺とを有する四角形から成り、前記第２辺に沿って形成された複数のボンディングパッドを含む第１主面と、前記第１主面とは反対側の第２主面とを有する半導体チップと、
平面形状が、前記第１辺と並んで配置された一対の第３辺と、前記第３辺よりも長く、前記第２辺と並んで配置された一対の第４辺を有する四角形から成り、前記半導体チップを封止している樹脂封止体と、
前記樹脂封止体に封止された第１インナリードと、前記半導体チップの第１主面の前記第２辺に沿って固定された前記第１インナリードの先端部と、前記第１インナリードとは反対側に位置し、かつ、前記樹脂封止体から露出し、かつ、前記樹脂封止体の第４辺に沿って配置された第１アウタリードと、を有する第１リードと、
前記第１インナリードよりも前記樹脂封止体の第３辺側に位置し、かつ、前記樹脂封止体に封止された第２インナリードと、前記半導体チップの前記第１辺と前記樹脂封止体の前記第３辺の間で屈曲された反り防止用リードと、前記第２インナリードとは反対側に位置し、かつ、前記樹脂封止体から露出し、かつ、前記樹脂封止体の第４辺に沿って配置された第２アウタリードと、を有する第２リードと、
前記樹脂封止体に封止され、前記第１インナリードの先端部と前記複数のボンディングパッドのうち前記第１インナ部と対応するボンディングパッドを電気的に接続する第１ワイヤと、
前記樹脂封止体に封止され、前記第２インナリードの先端部と前記複数のボンディングパッドのうち前記第２インナリードと対応するボンディングパッドを電気的に接続する第２ワイヤと、
を含み、
前記反り防止用リードは、前記反り防止用リードの先端部に位置する下がり部の高さが前記半導体チップの高さと等しくなるように、下側にクランク状に屈曲されており、
前記反り防止用リードは、前記第２インナリードから分岐されている、
ことを特徴とする半導体装置。 The first main surface includes a plurality of bonding pads formed along the second side, wherein the planar shape is a quadrangle having a pair of first sides and a pair of second sides longer than the first sides. A semiconductor chip having a second main surface opposite to the first main surface;
The planar shape is composed of a pair of third sides arranged side by side with the first side and a quadrangle having a pair of fourth sides longer than the third side and arranged side by side with the second side, A resin sealing body sealing the semiconductor chip;
A first inner lead sealed in the resin sealing body; a tip portion of the first inner lead fixed along the second side of the first main surface of the semiconductor chip; and the first inner lead. a first lead located on the opposite side, and is exposed from the resin sealing body, and having a first outer lead arranged along a fourth side of the resin sealing body and,
Than the first inner lead positioned in the third window side of the resin sealing body, and the second inner leads sealed in the resin sealing body, and the first side of the semiconductor chip resin and anti-curl lead which is bent between said third side of the sealing body, located on the opposite side to the second inner lead, and exposed from the resin sealing body, and the resin sealing A second lead having a second outer lead disposed along the fourth side of the body;
A first wire which is sealed by the resin sealing body and electrically connects a front end portion of the first inner lead and a bonding pad corresponding to the first inner portion among the plurality of bonding pads;
A second wire that is sealed by the resin sealing body and electrically connects a tip of the second inner lead and a bonding pad corresponding to the second inner lead among the plurality of bonding pads;
Only including,
The warpage prevention lead is bent in a crank shape on the lower side so that the height of the lowered portion located at the tip of the warpage prevention lead is equal to the height of the semiconductor chip,
The warpage prevention lead is branched from the second inner lead,
A semiconductor device. 請求項１記載の半導体装置であって、前記第１インナリードは屈曲部を有することを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the first inner lead has a bent portion. 請求項１記載の半導体装置であって、前記樹脂封止体は前記半導体チップの第１主面側に形成された第１主面と、前記半導体チップの第２主面側に形成された第２主面とを有し、前記第１アウタリードおよび第２アウタリードは、前記半導体チップの第１主面と前記封止体の第１主面との間において、前記樹脂封止体から露出していることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the resin sealing body includes a first main surface formed on a first main surface side of the semiconductor chip and a second main surface side formed on the second main surface side of the semiconductor chip. And the first outer lead and the second outer lead are exposed from the resin sealing body between the first main surface of the semiconductor chip and the first main surface of the sealing body. A semiconductor device characterized by comprising: 請求項３記載の半導体装置であって、前記樹脂封止体は前記半導体チップの第１主面側に形成された第１主面と、前記半導体チップの第２主面側に形成された第２主面とを有し、前記樹脂封止体の前記第１アウタリードおよび第２アウタリードが露出する露出部において、前記第１アウタリードおよび第２アウタリードと前記樹脂封止体の前記第１主面との距離が、前記第１アウタリードおよび第２アウタリードと前記樹脂封止体の前記第２主面との距離よりも短いことを特徴とする半導体装置。   4. The semiconductor device according to claim 3, wherein the resin sealing body includes a first main surface formed on the first main surface side of the semiconductor chip and a second main surface side formed on the second main surface side of the semiconductor chip. An exposed portion where the first outer lead and the second outer lead of the resin-sealed body are exposed; and the first main surface of the resin-sealed body and the first main surface of the resin-sealed body. Is shorter than the distance between the first outer lead and the second outer lead and the second main surface of the resin-encapsulated body. 請求項１記載の半導体装置であって、前記複数のボンディングパッドが前記半導体チップの前記第１主面の前記第２辺に沿って前記第１辺の中央に配置されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the plurality of bonding pads are arranged in the center of the first side along the second side of the first main surface of the semiconductor chip. Semiconductor device. 請求項１記載の半導体装置であって、前記第１ワイヤの長さは前記第２ワイヤの長さよりも短いことを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a length of the first wire is shorter than a length of the second wire. 請求項１記載の半導体装置であって、前記半導体チップの第１主面には半導体素子が形成され、前記複数のボンディングパッドは、前記半導体素子と接続されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a semiconductor element is formed on a first main surface of the semiconductor chip, and the plurality of bonding pads are connected to the semiconductor element. 請求項１記載の半導体装置であって、前記第１および第２リードは、銅、または鉄とニッケルの合金から成ることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the first and second leads are made of copper or an alloy of iron and nickel.
JP2007203013A 2007-08-03 2007-08-03 Semiconductor device Expired - Fee Related JP4620710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007203013A JP4620710B2 (en) 2007-08-03 2007-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007203013A JP4620710B2 (en) 2007-08-03 2007-08-03 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005127878A Division JP4049782B2 (en) 2005-04-26 2005-04-26 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2007288221A JP2007288221A (en) 2007-11-01
JP2007288221A5 JP2007288221A5 (en) 2007-12-27
JP4620710B2 true JP4620710B2 (en) 2011-01-26

Family

ID=38759630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007203013A Expired - Fee Related JP4620710B2 (en) 2007-08-03 2007-08-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4620710B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114554U (en) * 1980-02-01 1981-09-03
JPH09116074A (en) * 1995-10-18 1997-05-02 Hitachi Ltd Semiconductor device and lead frame to be used for its manufacture
JPH09139455A (en) * 1995-11-16 1997-05-27 Toshiba Microelectron Corp Lead frame and semiconductor device using the lead frame
JPH10303357A (en) * 1997-04-25 1998-11-13 Toshiba Microelectron Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114554U (en) * 1980-02-01 1981-09-03
JPH09116074A (en) * 1995-10-18 1997-05-02 Hitachi Ltd Semiconductor device and lead frame to be used for its manufacture
JPH09139455A (en) * 1995-11-16 1997-05-27 Toshiba Microelectron Corp Lead frame and semiconductor device using the lead frame
JPH10303357A (en) * 1997-04-25 1998-11-13 Toshiba Microelectron Corp Semiconductor device

Also Published As

Publication number Publication date
JP2007288221A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
JP3871486B2 (en) Semiconductor device
US8422243B2 (en) Integrated circuit package system employing a support structure with a recess
JP5078930B2 (en) Semiconductor device
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
CN107039368B (en) Resin-sealed semiconductor device
US20040262752A1 (en) Semiconductor device
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
TW201901897A (en) Semiconductor device
JP3688440B2 (en) Semiconductor device
JP4620710B2 (en) Semiconductor device
JP4049782B2 (en) Semiconductor device
US20160293523A1 (en) Semiconductor device including conductive clip with flexible leads and related methods
JP2002100722A (en) Semiconductor device
JP4450800B2 (en) Manufacturing method of semiconductor device
JP3747991B2 (en) Manufacturing method of semiconductor device
US20100283135A1 (en) Lead frame for semiconductor device
JP4840305B2 (en) Manufacturing method of semiconductor device
KR100537893B1 (en) Leadframe and multichip package using the same
JPH05114688A (en) Semiconductor device, its manufacture, and lead frame used therefor
JPH1027870A (en) Semiconductor device and manufacture thereof
JP2010177692A (en) Method of manufacturing semiconductor device
KR100253708B1 (en) Semiconductor package and method for manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees