JP4619104B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4619104B2 JP4619104B2 JP2004360648A JP2004360648A JP4619104B2 JP 4619104 B2 JP4619104 B2 JP 4619104B2 JP 2004360648 A JP2004360648 A JP 2004360648A JP 2004360648 A JP2004360648 A JP 2004360648A JP 4619104 B2 JP4619104 B2 JP 4619104B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode pad
- substrate
- conductor pattern
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
本発明は、半導体チップがプリント配線基板上に実装されてなる半導体装置に関する。 The present invention relates to a semiconductor device in which a semiconductor chip mounted on a printed circuit board.
近年、電子機器の小型化が進み、この電子機器に実装される半導体装置についても、急速に、小型化が進んでいる。
このため、配線基板上に半導体チップが実装されてなる半導体装置においては、半導体チップのパッケージに替えてベアチップが実装されて、実装面積の大幅縮小化が実現されている。
In recent years, electronic devices have been miniaturized, and semiconductor devices mounted on the electronic devices have also been rapidly miniaturized.
For this reason, in a semiconductor device in which a semiconductor chip is mounted on a wiring board, a bare chip is mounted instead of the semiconductor chip package, and the mounting area is greatly reduced.
従来、半導体チップを実装する場合、パッケージのインナーリードに貫通孔を形成するとともに、通常のワイヤーボンディングなどで用いられるキャピラリにて、金などのワイヤボールを貫通孔に被着させ、半導体チップとインナーリードとが接続されていた(特許文献1参照)。
上記従来の半導体装置の製造方法によると、少なくともインナーリードに貫通孔を形成しなければならず、余分な工程を必要とするものであった。
なお、インナーリードに貫通孔を形成しない半導体チップの実装方法として、フリップチップがあるが、この方法では、チップ側にバンプを形成した後、当該チップを裏返し、そしてバンプに熱などを加えて、接合が行われており、やはり、多くの工程を必要とする問題がある。
According to the conventional method for manufacturing a semiconductor device, a through hole must be formed at least in the inner lead, and an extra step is required.
In addition, as a method of mounting a semiconductor chip that does not form a through hole in the inner lead, there is a flip chip. In this method, after forming a bump on the chip side, the chip is turned over, and heat is applied to the bump. Joining is performed, and there is still a problem of requiring many steps.
そこで、本発明は、半導体チップを基板に実装する際に、この工程を簡単にし得る半導体装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor device that can simplify this process when a semiconductor chip is mounted on a substrate.
上記課題を解決するため、本発明の半導体装置は、導体パターンを有する基板と、電極パッド部を有する半導体チップと、前記電極パッド部と前記導体パターンとを電気的に接続するバンプとを備え、前記基板の表面に前記導体パターンが形成されており、前記半導体チップの表面に前記電極パッド部が形成されており、前記半導体チップの裏面を前記基板の表面に対向して、前記半導体チップが前記基板の平坦な表面に配置されており、前記半導体チップの表面が前記導体パターンの表面と面一であり、前記電極パッド部の端面が、前記半導体チップの端縁面に露出するように形成されており、前記電極パッド部と前記導体パターンとに亘って前記バンプが配置されているものである。 In order to solve the above problems, a semiconductor device of the present invention includes a substrate having a conductor pattern, a semiconductor chip having an electrode pad portion, and a bump for electrically connecting the electrode pad portion and the conductor pattern, The conductor pattern is formed on the surface of the substrate, the electrode pad portion is formed on the surface of the semiconductor chip, and the semiconductor chip is placed on the back surface of the semiconductor chip facing the surface of the substrate. It is disposed on the flat surface of the substrate , and the surface of the semiconductor chip is flush with the surface of the conductor pattern, and the end surface of the electrode pad portion is exposed to the edge surface of the semiconductor chip. The bumps are arranged across the electrode pad portion and the conductor pattern.
また、本発明の他の半導体装置は、導体パターンを有する基板と、第1電極パッド部を有する第1半導体チップと、第2電極パッド部を有する第2半導体チップと、前記第1電極パッド部と前記第2電極パッド部と前記導体パターンとを電気的に接続するバンプとを備え、前記基板の表面に前記導体パターンが形成されており、前記第1半導体チップの表面に前記第1電極パッド部が形成されており、前記第2半導体チップの表面に前記第2電極パッド部が形成されており、前記第1半導体チップの裏面を前記基板の表面に対向して、前記第1半導体チップが前記基板の平坦な表面に配置されており、前記第1半導体チップの表面が前記導体パターンの表面と面一であり、前記第1電極パッド部の端面が、前記第1半導体チップの端縁面に露出するように形成されており、前記第1電極パッド部と前記導体パターンとに亘って前記バンプが配置されており、前記第2半導体チップの表面を前記第1半導体チップの表面に対向して、前記第2半導体チップが前記第1半導体チップ上に配置されており、前記第2電極パッド部が前記バンプに接触しているものである。 Another semiconductor device of the present invention includes a substrate having a conductor pattern, a first semiconductor chip having a first electrode pad portion, a second semiconductor chip having a second electrode pad portion, and the first electrode pad portion. And a bump for electrically connecting the second electrode pad portion and the conductor pattern, the conductor pattern is formed on the surface of the substrate, and the first electrode pad is formed on the surface of the first semiconductor chip. And the second electrode pad portion is formed on the surface of the second semiconductor chip, the back surface of the first semiconductor chip is opposed to the surface of the substrate, and the first semiconductor chip is The first semiconductor chip is disposed on a flat surface of the substrate, the surface of the first semiconductor chip is flush with the surface of the conductor pattern, and the end surface of the first electrode pad portion is the edge surface of the first semiconductor chip. Dew Is formed so as to, the and first electrode pad portion and the bumps over said conductive pattern is arranged, to face the surface of the second semiconductor chip on the surface of the first semiconductor chip, The second semiconductor chip is disposed on the first semiconductor chip, and the second electrode pad portion is in contact with the bump .
上記の構成によると、プリント配線基板の表面に、導体パターンが上方となるように半導体チップを配置しておき、電極パッド部と導体パターンとに亘って、塊状の導電性接合剤を一度に配置・接合するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて配置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができる。 According to the above configuration, the semiconductor chip is arranged on the surface of the printed wiring board so that the conductor pattern is on the upper side, and the massive conductive bonding agent is arranged at once over the electrode pad portion and the conductor pattern.・ Because it was joined, the conventional process of forming a through hole in the wire frame is not required, and once the bump is formed like a flip chip, the semiconductor chip is inverted on the substrate. The semiconductor device can be manufactured by a very simple process, that is, at a low cost, unlike the case of joining by applying heat and ultrasonic waves after the placement.
さらに、プリント配線基板に配置された第1半導体チップの上に、その接合用の導電性接合剤を介して、さらに別の第2半導体チップを配置し接合するようにしたので、少なくとも半導体チップが2段に重ねられてなる半導体装置を、非常に簡単に工程でもって製造することができる。 Furthermore, since another second semiconductor chip is disposed and bonded on the first semiconductor chip disposed on the printed wiring board via the conductive bonding agent for bonding, at least the semiconductor chip is bonded. A semiconductor device stacked in two stages can be manufactured in a very simple process.
[実施の形態1]
以下、本発明の実施の形態1に係る半導体装置およびその製造方法を、図1および図2に基づき説明する。
[Embodiment 1]
Hereinafter, a semiconductor device and a manufacturing method thereof according to
本実施の形態1においては、半導体装置として、例えば電子回路が形成されたウエハをダイシングして得られた非常に薄い(例えば、150〜20μm程度)半導体チップ(ベアチップともいう)を例えばプリント配線基板上に実装したものについて説明する。 In the first embodiment, as a semiconductor device, for example, a very thin (for example, about 150 to 20 μm) semiconductor chip (also referred to as a bare chip) obtained by dicing a wafer on which an electronic circuit is formed is, for example, a printed wiring board. What is implemented above is described.
図1に示すように、この半導体装置1は、導体パターン2が形成された表面が上方となるように配置されたプリント配線基板(以下、単に、基板という)3の表面上に、電子回路(図示せず)および電極パッド部4が形成された表面が上方となるように半導体チップ5が配置(載置)されるとともに、この半導体チップ5の両側縁部に形成された電極パッド部4と基板3の両側に形成された導体パターン2とに亘ってそれぞれ配置された塊状の金製バンプ(導電性接合剤の一例)6により導体パターン2と電子回路とが電気的に接続されたものである。なお、上記半導体チップ5に形成された電極パッド部4の端面は、当該半導体チップ5の端縁面に露出するように形成(切断された形状に)されている。
As shown in FIG. 1, the
簡単に言えば、この半導体装置1は、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップ5と、この半導体チップ5の表面の電極パッド部4と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の金製バンプ6とから構成されたものである。
In short, the
次に、この半導体装置の製造方法を図面に基づき説明する。
まず、図2(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図2(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
Next, a method for manufacturing this semiconductor device will be described with reference to the drawings.
First, as shown in FIG. 2A, after the
次に、図2(c)に示すように、基板3の表面に、電子回路および電極パッド部4が上方に向く(上方に位置する)姿勢でもって半導体チップ5を配置(載置)する。このとき、半導体チップ5の各側縁部が所定距離(例えば、数μm程度、より好ましくは、3μm)Lでもって導体パターン2と重なるように配置される。
Next, as shown in FIG. 2C, the
この状態では、接着剤7により、半導体チップ5が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部4と導体パターン2とが1対1で対応するように位置決めされる。
In this state, the
次に、図2(d)〜(e)に示すように、キャピラリ11にてバンプ形成用のワイヤボール(金製ボールであり、バンプとなる)6を、電極パッド部4と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置)した後、熱および超音波(加熱および加圧)を加えて拡散接合を行い、両者を接続するバンプ6を形成する。
Next, as shown in FIGS. 2D to 2E, a wire ball for bump formation (a gold ball, which becomes a bump) 6 is connected to the
すなわち、バンプ6を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部4と導体パターン2とが機械的および電気的に接合される。
次に、図2(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図2(g)および(h)に示すように、基板3への半導体チップ5の実装が完了する。
That is, by arranging and bonding the
Next, as shown in FIG. 2 (f), the
このように、基板3の表面に、導体パターン2が上方となるように半導体チップ5を配置しておき、電極パッド部4と導体パターン2とに亘って、塊状の導電性接合剤であるワイヤボール6を一度に配置して両者間に亘ってバンプ6を形成するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて配置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができ、また半導体チップが非常に薄い場合でも、電子回路が形成された表面が上向くように基板上に配置した後、上方からバンプを配置するだけで得られるため、その製造が非常に容易となる。
[実施の形態2]
次に、本発明の実施の形態2に係る半導体装置およびその製造方法を、図3に基づき説明する。
In this way, the
[Embodiment 2]
Next, a semiconductor device and a manufacturing method thereof according to
上述した実施の形態1においては、導体パターンと電極パッド部とをバンプを介して接合するようにしたが、本実施の形態2においては、導電性ペースト(例えば、銀ペースト、半田など)を用いたものであり、以下の説明においては、実施の形態1と同じ構成部材については、同一番号を付して説明する。 In the first embodiment described above, the conductor pattern and the electrode pad portion are bonded via the bump. However, in the second embodiment, a conductive paste (for example, silver paste, solder, etc.) is used. In the following description, the same constituent members as those in the first embodiment will be described with the same numbers.
図3(f)に示すように、この半導体装置21は、簡単に言えば、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップ5と、この半導体チップ5の表面の電極パッド部4と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の導電性ペースト(導電性接合剤の一例)、例えば銀ペースト(熱硬化性の樹脂材料と銀とを混合したもの)(半田でもよい)22とから構成されたものである。
As shown in FIG. 3F, in brief, the
次に、この半導体装置21の製造方法を、図3に基づき説明する。
まず、図3(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図3(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
Next, a method for manufacturing the
First, as shown in FIG. 3A, after the
次に、図3(c)に示すように、基板3の表面に、電子回路および電極パッド部4が上方に向く(上方に位置する)姿勢でもって半導体チップ5を配置(載置)する。このとき、半導体チップ5の各側縁部が所定距離(例えば、数μm程度、より好ましくは、3μm)Lでもって導体パターン2と重なるように配置される。
Next, as shown in FIG. 3C, the
この状態では、接着剤7により、半導体チップ5が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部4と導体パターン2とが1対1で対応するように位置決めされる。
In this state, the adhesive 7 fixes the
次に、図3(d)〜(e)および図3(f)に示すように、ディスペンサ31にて、塊状の銀ペースト22を、電極パッド部4と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置、塗布ともいう)した後、熱を加えて硬化させることにより両者を接続する。
Next, as shown in FIGS. 3D to 3E and FIG. 3F, the
すなわち、銀ペースト22を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部4と導体パターン2とが機械的および電気的に接合され、基板3への半導体チップ5の実装が完了する。
That is, the
このように、基板3の表面に、導体パターン2が上方となるように半導体チップ5を配置しておき、電極パッド部4と導体パターン2とに亘って、塊状の導電性ペースト例えば銀ペースト22を一度に配置して両者を接合するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて載置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができ、また半導体チップが非常に薄い場合でも、電子回路が形成された表面が上向くように基板上に配置した後、上方から塊状の銀ペーストを配置するだけで得られるため、その製造が非常に容易となる。
In this way, the
次に、本発明の実施の形態3に係る半導体装置およびその製造方法を、図4に基づき説明する。
上記実施の形態1においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とをバンプ6にて一度に接合したが、本実施の形態3に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)を配置したものである。
Next, a semiconductor device and a manufacturing method thereof according to
In the first embodiment, after the
以下、この半導体装置の製造方法を説明するが、その説明に際し、上述した実施の形態1にて説明した第1半導体チップを配置した後の工程から説明するものとする。
すなわち、図4(a)〜(b)に示すように、第2半導体チップ42を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部43が金製バンプ6の盛り上がった頂部6aに位置するように配置(載置)した後、バンプ6に熱および超音波を加えて、両半導体チップ5,42を基板3側に接合する。このとき、第2半導体チップ42の表面(下面)全体に塗布された絶縁性の補強用接着剤44は両半導体チップ5,42の表面同士間の隙間に広がり充満した状態となる。勿論、第1半導体チップ5上に第2半導体チップ42が配置された場合には、バンプ6の頂部6aが表面全体に塗布された接着剤44を貫通して電極パッド部43に接触することになる。なお、この第2半導体チップ42に形成される電極パッド部43は、例えば当該第2半導体チップ42の側端縁から15μm程度内側に入るような位置に設けられている。
Hereinafter, a method for manufacturing the semiconductor device will be described. In the description, the process after the first semiconductor chip described in the first embodiment is arranged will be described.
That is, as shown in FIGS. 4A to 4B, the
したがって、下側の第1半導体チップ5の実装と同時に、上側の第2半導体チップ42を、基板3上に積層構造でもって、しかも第1半導体チップ5を接合するためのバンプ6を用いて階層状に実装することができる。
Accordingly, simultaneously with the mounting of the lower
なお、この場合、バンプ6を介して互いに接触した両半導体チップ5,42における一方の電極パッド部(4または43)は、それが属する半導体チップの電子回路に電気的に接続されるが、他方の電極パッド部(43または4)は、それが属する半導体チップの電子回路に電気的に接続されないダミー電極としておくことにより、相対向して実装された2つの半導体チップの電子回路が、それぞれ独立して基板3側に電気的に接続された構造にすることができる。
In this case, one electrode pad portion (4 or 43) in both
ここで、この半導体装置41の構成を簡単に説明しておく。
この半導体チップを二段重ねで実装してなる半導体装置41は、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップ5と、この第1半導体チップ5の電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップ42と、これら第1および第2半導体チップ5,42の各電極パッド部4,43と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤である金製バンプ6とから構成されたものである。
Here, the configuration of the
In the
このように、基板3の表面に、第1半導体チップ5を、塊状の導電性接合剤である金製のワイヤボール(バンプ)6を介して第2半導体チップ42を配置・接合することにより、簡単な工程で、積層構造の半導体装置41を得ることができる。
In this manner, by arranging and bonding the
次に、本発明の実施の形態4に係る半導体装置およびその製造方法を、図5に基づき説明する。
上記実施の形態2に係る半導体装置21においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とを導電性ペースト、例えば銀ペースト22にて一度に接合したが、本実施の形態4に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)52を配置したものである。
Next, a semiconductor device and a manufacturing method thereof according to
In the
以下、この半導体装置の製造方法を説明するが、その説明に際し、上述した実施の形態2にて説明した第1半導体チップを配置した後の工程から説明するものとする。
すなわち、図5(a)〜(b)に示すように、第2半導体チップ52を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部53が導体パターン2に位置するように配置(載置)した後、導電性ペーストである銀ペースト22に熱を加えて、両半導体チップ5,52を基板3側に接合し、そして図5(c)に示すように、両半導体チップ5,52間およびその周囲に絶縁性の補強用樹脂54を充填する。
Hereinafter, a method for manufacturing the semiconductor device will be described. In the description, the process after the placement of the first semiconductor chip described in the second embodiment will be described.
That is, as shown in FIGS. 5A to 5B, the
したがって、下側の第1半導体チップ5の実装と同時に、上側の第2半導体チップ52を、基板3上に積層構造でもって、しかも第1半導体チップ5を接合するための銀ペースト22を用いて階層状に実装することができる。
Therefore, simultaneously with the mounting of the lower
勿論、この場合も、銀ペースト22を介して互いに接触した両半導体チップ5,52における一方の電極パッド部(4または53)は、それが属する半導体チップの電子回路に電気的に接続されるが、他方の電極パッド部(53または4)は、それが属する半導体チップの電子回路に電気的に接続されないダミー電極としておくことにより、相対向して実装された2つの半導体チップの電子回路が、それぞれ独立して基板3側に電気的に接続された構造にすることができる。
Of course, also in this case, one electrode pad portion (4 or 53) in both
このように、基板3の表面に、第1半導体チップ5を、塊状の導電性接合剤である銀ペースト22を介して第2半導体チップ52を配置・接合することにより、簡単な工程で、積層構造の半導体装置51を得ることができる。
As described above, the
なお、上述した第3および第4実施の形態において、第2半導体チップの上方に、さらに別の半導体チップを積層することもできる。
ところで、上記各実施の形態においては、基板に実装される半導体チップの厚さが、基板の表面に形成される導体パターンの厚さよりも厚い場合を図示して説明したが、半導体チップの厚さが導体パターンの厚さと同程度に薄くてもよい。
In the third and fourth embodiments described above, another semiconductor chip can be stacked above the second semiconductor chip.
In each of the above embodiments, the case where the thickness of the semiconductor chip mounted on the substrate is thicker than the thickness of the conductor pattern formed on the surface of the substrate has been illustrated and described. However, it may be as thin as the thickness of the conductor pattern.
この場合を、上記実施の形態1に適用したものとして説明すると、図6に示すように、この半導体装置61は、表面の両側に所定厚さの導体パターン2が形成された基板3と、この基板3の表面でしかも両側の導体パターン2,2同士間に、電子回路が形成されていない裏面が対向するように接着剤7を介して配置され且つ上記導体パターン2の厚さとほぼ同一厚さ(より具体的に言えば、実装後における導体パターンの表面と面一になるような厚さ)の半導体チップ62と、この半導体チップ62の表面の電極パッド部63と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の金製バンプ6とから構成されたものである。
If this case is described as being applied to the first embodiment, as shown in FIG. 6, the
次に、この半導体装置の製造方法を図面に基づき説明する。
まず、図6(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図6(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に、接着剤7をその導体パターン2よりも薄い厚さでもって塗布する。
Next, a method for manufacturing this semiconductor device will be described with reference to the drawings.
First, as shown in FIG. 6A, after the
次に、図6(c)に示すように、基板3の表面で且つ両導体パターン2,2同士間に、電子回路および電極パッド部63が上方に向く(上方に位置する)姿勢でもって半導体チップ62を配置(載置)する。なお、上述したように、半導体チップ62の表面と両側の導体パターン2の表面とが面一(または、ほぼ面一)となるように、当該半導体チップ62および接着剤7の各厚さが考慮されている。言い換えれば、半導体チップ62と接着剤7との合計厚さが、導体パターン2の厚さに一致(または、ほぼ一致)するようにされている。
Next, as shown in FIG. 6 (c), the semiconductor circuit has a posture in which the electronic circuit and the
この状態で、接着剤7により、半導体チップ62が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部63と導体パターン2とが1対1で対応するように位置決めされる。
In this state, the adhesive 7 fixes the
次に、図6(d)〜(e)に示すように、キャピラリ11にてバンプ形成用のワイヤボール(金製ボールであり、バンプとなる)6を、電極パッド部63と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置)した後、熱および超音波(加熱および加圧)を加えて拡散接合を行い、両者を接続するバンプ6を形成する。
Next, as shown in FIGS. 6D to 6E, a wire ball for bump formation (a gold ball, which becomes a bump) 6 is connected to the
すなわち、バンプ6を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部63と導体パターン2とが機械的および電気的に接合される。
次に、図6(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図6(g)に示すように、基板3への半導体チップ62の実装が完了する。
That is, by arranging and bonding the
Next, as shown in FIG. 6F, the
この場合も、非常に薄い半導体チップを実装した半導体装置を、実施の形態1と同様に、容易に製造することができる。勿論、残りの実施の形態2〜4についても、適用することができる。
Also in this case, a semiconductor device on which a very thin semiconductor chip is mounted can be easily manufactured as in the first embodiment. Of course, the remaining
本発明の半導体装置およびその製造方法は、プリント配線基板上に、半導体チップの表面を上向きにして配置した後、基板上の導体パターンと電極パッド部とに亘って、一度に導電性接合剤を配置・接合することにより、半導体チップを基板上に実装することができ、特に、半導体チップが多層化されてなるパッケージの低背化するのに有効である。 According to the semiconductor device and the manufacturing method thereof of the present invention, a conductive bonding agent is applied at once to a conductor pattern and an electrode pad portion on a substrate after the surface of a semiconductor chip is disposed on a printed wiring board. By arranging and bonding, the semiconductor chip can be mounted on the substrate, and is particularly effective for reducing the height of the package in which the semiconductor chip is multilayered.
1 半導体装置
2 導体パターン
3 プリント配線基板
4 電極パッド部
5 半導体チップ
6 バンプ
7 接着剤
21 半導体装置
22 銀ペースト
41 半導体装置
42 第2半導体チップ
43 電極パッド部
51 半導体装置
52 第2半導体チップ
53 電極パッド部
61 半導体装置
62 半導体チップ
63 電極パッド部
DESCRIPTION OF
Claims (3)
電極パッド部を有する半導体チップと、
前記電極パッド部と前記導体パターンとを電気的に接続するバンプとを備え、
前記基板の表面に前記導体パターンが形成されており、
前記半導体チップの表面に前記電極パッド部が形成されており、
前記半導体チップの裏面を前記基板の表面に対向して、前記半導体チップが前記基板の平坦な表面に配置されており、
前記半導体チップの表面が前記導体パターンの表面と面一であり、
前記電極パッド部の端面が、前記半導体チップの端縁面に露出するように形成されており、
前記電極パッド部と前記導体パターンとに亘って前記バンプが配置されている
ことを特徴とする半導体装置。 A substrate having a conductor pattern;
A semiconductor chip having an electrode pad portion;
A bump for electrically connecting the electrode pad portion and the conductor pattern;
The conductor pattern is formed on the surface of the substrate,
The electrode pad portion is formed on the surface of the semiconductor chip,
The back surface of the semiconductor chip is opposed to the surface of the substrate, and the semiconductor chip is disposed on the flat surface of the substrate,
The surface of the semiconductor chip is flush with the surface of the conductor pattern;
The end surface of the electrode pad portion is formed so as to be exposed on the end surface of the semiconductor chip,
The bump is disposed across the electrode pad portion and the conductor pattern. A semiconductor device, wherein:
第1電極パッド部を有する第1半導体チップと、
第2電極パッド部を有する第2半導体チップと、
前記第1電極パッド部と前記第2電極パッド部と前記導体パターンとを電気的に接続するバンプとを備え、
前記基板の表面に前記導体パターンが形成されており、
前記第1半導体チップの表面に前記第1電極パッド部が形成されており、
前記第2半導体チップの表面に前記第2電極パッド部が形成されており、
前記第1半導体チップの裏面を前記基板の表面に対向して、前記第1半導体チップが前記基板の平坦な表面に配置されており、
前記第1半導体チップの表面が前記導体パターンの表面と面一であり、
前記第1電極パッド部の端面が、前記第1半導体チップの端縁面に露出するように形成されており、
前記第1電極パッド部と前記導体パターンとに亘って前記バンプが配置されており、
前記第2半導体チップの表面を前記第1半導体チップの表面に対向して、前記第2半導体チップが前記第1半導体チップ上に配置されており、
前記第2電極パッド部が前記バンプに接触している
ことを特徴とする半導体装置。 A substrate having a conductor pattern;
A first semiconductor chip having a first electrode pad portion;
A second semiconductor chip having a second electrode pad portion;
A bump for electrically connecting the first electrode pad portion, the second electrode pad portion and the conductor pattern;
The conductor pattern is formed on the surface of the substrate,
The first electrode pad portion is formed on a surface of the first semiconductor chip;
The second electrode pad portion is formed on a surface of the second semiconductor chip;
The back surface of the first semiconductor chip is opposed to the surface of the substrate, and the first semiconductor chip is disposed on the flat surface of the substrate,
The surface of the first semiconductor chip is flush with the surface of the conductor pattern;
An end surface of the first electrode pad portion is formed to be exposed on an end surface of the first semiconductor chip;
The bumps are disposed across the first electrode pad portion and the conductor pattern,
The second semiconductor chip is disposed on the first semiconductor chip with the surface of the second semiconductor chip facing the surface of the first semiconductor chip;
The semiconductor device, wherein the second electrode pad section is in contact with the bump .
ことを特徴とする請求項1または2に記載の半導体装置。 The semiconductor device according to claim 1, wherein gold is used as the bump .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360648A JP4619104B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360648A JP4619104B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173214A JP2006173214A (en) | 2006-06-29 |
JP4619104B2 true JP4619104B2 (en) | 2011-01-26 |
Family
ID=36673651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004360648A Expired - Fee Related JP4619104B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4619104B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4606376B2 (en) * | 2006-04-19 | 2011-01-05 | 日本インター株式会社 | Semiconductor device |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146769U (en) * | 1984-08-30 | 1986-03-28 | 日本電信電話株式会社 | Electronic circuit forming chip mounting equipment |
JPH0496354A (en) * | 1990-08-13 | 1992-03-27 | Nec Corp | Semiconductor integrated circuit chip and mounting method thereof |
JPH05190611A (en) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | Packaging of semiconductor element and semiconductor device |
JPH0786339A (en) * | 1993-06-29 | 1995-03-31 | Nippon Chemicon Corp | Connection of semiconductor element |
JPH09330952A (en) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | Printed circuit board and method for laminating semiconductor chip |
JP2000091376A (en) * | 1998-09-11 | 2000-03-31 | Taiyo Yuden Co Ltd | Electronic circuit device |
JP2000277683A (en) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | Semiconductor device and mounting method therefor |
JP2002164392A (en) * | 2000-11-28 | 2002-06-07 | Toppan Forms Co Ltd | Method for mounting ic chip |
JP2002305278A (en) * | 2001-04-06 | 2002-10-18 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2002359346A (en) * | 2001-05-30 | 2002-12-13 | Sharp Corp | Semiconductor device and method of stacking semiconductor chips |
JP2003133509A (en) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | Semiconductor package and method for manufacturing the same |
JP2005251910A (en) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | Circuit board, its manufacturing method, electrooptical device, and electronic apparatus |
JP2006013465A (en) * | 2004-05-26 | 2006-01-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
-
2004
- 2004-12-14 JP JP2004360648A patent/JP4619104B2/en not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146769U (en) * | 1984-08-30 | 1986-03-28 | 日本電信電話株式会社 | Electronic circuit forming chip mounting equipment |
JPH0496354A (en) * | 1990-08-13 | 1992-03-27 | Nec Corp | Semiconductor integrated circuit chip and mounting method thereof |
JPH05190611A (en) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | Packaging of semiconductor element and semiconductor device |
JPH0786339A (en) * | 1993-06-29 | 1995-03-31 | Nippon Chemicon Corp | Connection of semiconductor element |
JPH09330952A (en) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | Printed circuit board and method for laminating semiconductor chip |
JP2000091376A (en) * | 1998-09-11 | 2000-03-31 | Taiyo Yuden Co Ltd | Electronic circuit device |
JP2000277683A (en) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | Semiconductor device and mounting method therefor |
JP2002164392A (en) * | 2000-11-28 | 2002-06-07 | Toppan Forms Co Ltd | Method for mounting ic chip |
JP2002305278A (en) * | 2001-04-06 | 2002-10-18 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2002359346A (en) * | 2001-05-30 | 2002-12-13 | Sharp Corp | Semiconductor device and method of stacking semiconductor chips |
JP2003133509A (en) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | Semiconductor package and method for manufacturing the same |
JP2005251910A (en) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | Circuit board, its manufacturing method, electrooptical device, and electronic apparatus |
JP2006013465A (en) * | 2004-05-26 | 2006-01-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2006173214A (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018826B2 (en) | Electronic device and manufacturing method thereof | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP3960479B1 (en) | Manufacturing method of semiconductor device having double-sided electrode structure | |
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
WO2001026155A1 (en) | Semiconductor device, method and device for producing the same, circuit board, and electronic equipment | |
JPH11204720A (en) | Semiconductor device and its manufacture | |
KR20060063654A (en) | Manufacturing method of chip integrated substrate | |
KR20080037740A (en) | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures | |
JP4447143B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4070470B2 (en) | Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device | |
JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2006134912A (en) | Semiconductor module and its manufacturing method, and film interposer | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JP3165959B2 (en) | Semiconductor chip mounting structure and semiconductor device | |
JP4619104B2 (en) | Semiconductor device | |
JP4010311B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4035949B2 (en) | Wiring board, semiconductor device using the same, and manufacturing method thereof | |
TWI435434B (en) | Semiconductor packaging method to save interposer and bottom chip utilized for the same | |
JP4030220B2 (en) | Semiconductor chip mounting structure | |
TWI720728B (en) | Chip on film package structure and manufacturing method thereof | |
JP4342577B2 (en) | Semiconductor chip mounting structure | |
JP7467214B2 (en) | Wiring board, electronic device, and method for manufacturing wiring board | |
JP4566915B2 (en) | Semiconductor device mounting body and method of manufacturing semiconductor device mounting body | |
JP2002094241A (en) | Built-up printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |