JP4605251B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4605251B2
JP4605251B2 JP2008128775A JP2008128775A JP4605251B2 JP 4605251 B2 JP4605251 B2 JP 4605251B2 JP 2008128775 A JP2008128775 A JP 2008128775A JP 2008128775 A JP2008128775 A JP 2008128775A JP 4605251 B2 JP4605251 B2 JP 4605251B2
Authority
JP
Japan
Prior art keywords
semiconductor device
cell region
region
diode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008128775A
Other languages
Japanese (ja)
Other versions
JP2009021557A (en
Inventor
規仁 戸倉
曽根　　弘樹
伸治 天野
久登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008128775A priority Critical patent/JP4605251B2/en
Priority to EP08010520A priority patent/EP2003694B1/en
Priority to US12/155,949 priority patent/US7616859B2/en
Priority to CN2008101094797A priority patent/CN101325198B/en
Publication of JP2009021557A publication Critical patent/JP2009021557A/en
Application granted granted Critical
Publication of JP4605251B2 publication Critical patent/JP4605251B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Description

本発明は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成されてなる半導体装置に関する。   The present invention relates to a semiconductor device in which a thinned channel IGBT and a diode are formed on the same semiconductor substrate.

直流電圧を交流電圧に変換して誘導性のモータ等（インダクタンスＬ）に給電するインバータ回路は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ、Insulated Gate BipolarTransistor）と該ＩＧＢＴに逆並列に接続されたダイオードとからなる半導体装置で構成される。   An inverter circuit that converts a DC voltage into an AC voltage and supplies power to an inductive motor or the like (inductance L) is, for example, an insulated gate bipolar transistor (IGBT) and a diode connected in reverse parallel to the IGBT. It is comprised with the semiconductor device which consists of.

図２３は、上記インバータ回路の基本構成要素を示す図で、図２３（ａ）は、ＩＧＢＴ１００ｉとダイオード１００ｄが逆並列に接続された半導体装置１００の等価回路図である。   FIG. 23 is a diagram illustrating basic components of the inverter circuit, and FIG. 23A is an equivalent circuit diagram of the semiconductor device 100 in which the IGBT 100i and the diode 100d are connected in antiparallel.

図２３（ｂ）は、例えば３相交流を発生するインバータ回路において、１相分に相当するユニットの基本構成を示す図である。半導体装置１０１，１０２は、図２３（ａ）の半導体装置１００と同じものである。インバータ回路においては、図２３（ｂ）に示すように、半導体装置１０１，１０２が、直流電源と接地電位の間に２個直列に接続されて用いられる。ここで、各半導体装置１０１，１０２におけるＩＧＢＴは、スイッチング素子として用いられる。また、各半導体装置１０１，１０２におけるダイオードは、ＩＧＢＴのオフ中に出力に接続されている負荷インダクタンスＬ（図示省略）に流れる電流を迂回還流させ、インダクタンスＬを流れる電流がＩＧＢＴのスイッチングによって急激に変化しないようにしている。このような動作を行うため、ＩＧＢＴに逆並列に接続されたダイオードは、フリーホイールダイオード（ＦＷＤ、FreeWheel Diode）と呼ばれている。   FIG. 23B is a diagram showing a basic configuration of a unit corresponding to one phase in an inverter circuit that generates, for example, three-phase alternating current. The semiconductor devices 101 and 102 are the same as the semiconductor device 100 of FIG. In the inverter circuit, as shown in FIG. 23B, two semiconductor devices 101 and 102 are connected in series between the DC power source and the ground potential. Here, the IGBT in each of the semiconductor devices 101 and 102 is used as a switching element. Further, the diodes in the semiconductor devices 101 and 102 bypass the current flowing through the load inductance L (not shown) connected to the output while the IGBT is off, and the current flowing through the inductance L is suddenly switched by the IGBT switching. I try not to change. In order to perform such an operation, a diode connected in antiparallel to the IGBT is called a free wheel diode (FWD).

図２３（ａ）に示す半導体装置１００は、ＩＧＢＴ１００ｉとダイオード１００ｄをそれぞれ別の半導体基板（半導体チップ）に形成して構成することも可能であるが、小型化のためには、ＩＧＢＴ１００ｉとダイオード１００ｄが同じ半導体基板に形成されてなることが好ましい。このＩＧＢＴとダイオードが同じ半導体基板に形成されてなる半導体装置が、例えば、特開２００５−１０１５１４号公報（特許文献１）に開示されている。   The semiconductor device 100 shown in FIG. 23A can be configured by forming the IGBT 100i and the diode 100d on different semiconductor substrates (semiconductor chips). However, for miniaturization, the IGBT 100i and the diode 100d are formed. Are preferably formed on the same semiconductor substrate. A semiconductor device in which the IGBT and the diode are formed on the same semiconductor substrate is disclosed in, for example, Japanese Unexamined Patent Application Publication No. 2005-101514 (Patent Document 1).

図２４は、特許文献１に開示されている半導体装置（ＦＷＤ内蔵型の絶縁ゲート型トランジスタ）９１の模式的な断面図である。   FIG. 24 is a schematic cross-sectional view of a semiconductor device (FWD built-in type insulated gate transistor) 91 disclosed in Patent Document 1. In FIG.

図２４の半導体装置９１においては、ＩＧＢＴセル毎に、ウエル状のＰベース層２が形成され、その直下の裏面側部分にコレクタＰ＋層５及びカソードＮ＋層４が形成されている。各ＩＧＢＴセルのＰベース層２は、絶縁ゲートトレンチ６によってその底部が貫通され且つエミッタ領域３を有する平坦領域２ＦＲと、平坦領域２ＦＲを挟み込む第１及び第２サイド拡散領域２ＳＤＲ１，２ＳＤＲ２を有している。第１サイド拡散領域２ＳＤＲ１は、カソードＮ＋層４の直上に位置している。半導体装置９１のＩＧＢＴユニットにおいては、Ｎ＋カソード層４が、Ｐ＋コレクタ層５に隣接する様に形成されており、Ｎ＋カソード層４、Ｎ−基板１およびＰベース層２とで、ダイオード部が構成される。このダイオード部のアノード電極とカソード電極は、それぞれＩＧＢＴユニットのエミッタ電極１０とコレクタ電極１１と共通化されており、ＩＧＢＴユニットに対して逆並列に接続された構成となっている。   In the semiconductor device 91 of FIG. 24, a well-shaped P base layer 2 is formed for each IGBT cell, and a collector P + layer 5 and a cathode N + layer 4 are formed on the back side portion immediately below the P base layer 2. The P base layer 2 of each IGBT cell has a flat region 2FR whose bottom is penetrated by an insulated gate trench 6 and having an emitter region 3, and first and second side diffusion regions 2SDR1 and 2SDR2 sandwiching the flat region 2FR. ing. The first side diffusion region 2SDR1 is located immediately above the cathode N + layer 4. In the IGBT unit of the semiconductor device 91, the N + cathode layer 4 is formed so as to be adjacent to the P + collector layer 5, and the N + cathode layer 4, the N− substrate 1 and the P base layer 2 constitute a diode portion. Is done. The anode electrode and the cathode electrode of the diode part are respectively shared by the emitter electrode 10 and the collector electrode 11 of the IGBT unit, and are configured to be connected in reverse parallel to the IGBT unit.

半導体装置９１におけるＩＧＢＴセルは、トレンチ型ゲート電極を有するＩＧＢＴである。トレンチ型ゲート電極を有するＩＧＢＴは、ウエハ表面にゲート電極を設けるいわゆるプレーナ型ＩＧＢＴに比べ、絶縁ゲートトレンチ６の両脇にチャネルを形成してチャネル密度を大きくすることができ、オン電圧を低くすることができる。一方、トレンチ型ＩＧＢＴにおいて、オン電圧だけでなくスイッチング損失も低くしてトータルの発生損失を低減したＩＧＢＴが、例えば、特開２００１−３０８３２７号公報（特許文献２）に開示されている。   The IGBT cell in the semiconductor device 91 is an IGBT having a trench type gate electrode. An IGBT having a trench-type gate electrode can increase the channel density by forming channels on both sides of the insulated gate trench 6 and lower the on-voltage compared to a so-called planar IGBT having a gate electrode on the wafer surface. be able to. On the other hand, in a trench IGBT, an IGBT in which not only an on-voltage but also a switching loss is reduced to reduce a total generation loss is disclosed in, for example, Japanese Patent Laid-Open No. 2001-308327 (Patent Document 2).

図２５は、特許文献２に開示されているＩＧＢＴ（絶縁ゲート型半導体装置）９２ｉの模式的な断面図である。   FIG. 25 is a schematic cross-sectional view of an IGBT (Insulated Gate Semiconductor Device) 92i disclosed in Patent Document 2.

図２５のＩＧＢＴ９２ｉは、シリコン基板２１、低不純物濃度のＮ型ドリフト層２２、Ｐ型ベース領域２３、ｎ＋ソース領域２４、Ｐ型ベース領域２３を貫通する溝に配設されたゲート酸化膜２５とゲート電極２６、層間絶縁膜２７、ｎ＋ソース領域２４に接続するエミッタ電極２８、およびシリコン基板２１の他面に接続するコレクタ電極２９とを備えている。絶縁ゲートトレンチ２６で分断されたＰ型ベース領域２３の領域のうち、トレンチ溝にはさまれたｎ＋ソース領域２４が形成されているボディ領域２３ａは、エミッタ電極２８に接続されており、ＩＧＢＴのチャネル形成領域として機能する。また、ｎ＋ソース領域２４が形成されておらず、エミッタ電極２８に接続されていないフローティング領域２３ｂは、キャリアを蓄積する領域として機能する。上記構造ため、図２５のＩＧＢＴ９２ｉは、間引きチャネル型ＩＧＢＴと呼ぶことができる。特許文献２によれば、ボディ領域２３ａとフローティング領域２３ｂの幅の比が１：２〜１：７である場合に、オン電圧だけでなくスイッチング損失も低くして、ＩＧＢＴ９２ｉのトータルの発生損失を低減することができる。
特開２００５−１０１５１４号公報 特開２００１−３０８３２７号公報 The IGBT 92i of FIG. 25 includes a silicon substrate 21, a low impurity concentration N-type drift layer 22, a P-type base region 23, an n + source region 24, a gate oxide film 25 disposed in a trench penetrating the P-type base region 23, A gate electrode 26, an interlayer insulating film 27, an emitter electrode 28 connected to the n + source region 24, and a collector electrode 29 connected to the other surface of the silicon substrate 21 are provided. Of the region of the P-type base region 23 divided by the insulated gate trench 26, the body region 23a in which the n + source region 24 sandwiched by the trench is formed is connected to the emitter electrode 28, and the IGBT Functions as a channel formation region. The n + source region 24 is not formed, and the floating region 23b not connected to the emitter electrode 28 functions as a region for accumulating carriers. Because of the above structure, the IGBT 92i in FIG. 25 can be referred to as a thinned channel IGBT. According to Patent Document 2, when the ratio of the width of the body region 23a and the floating region 23b is 1: 2 to 1: 7, not only the on-voltage but also the switching loss is reduced, and the total generated loss of the IGBT 92i is reduced. Can be reduced.
JP 2005-101514 A JP 2001-308327 A

上記したように、図２５に示す間引きチャネル型ＩＧＢＴ９２ｉは、図２４の半導体装置９１におけるフローティング領域を持たない通常のＩＧＢＴに較べて、オン電圧だけでなくスイッチング損失も低減することができる。一方、間引きチャネル型ＩＧＢＴをインバータ回路に適用するにあたっては、特に、図２４に示す半導体装置９１のように、ダイオード内蔵型のＩＧＢＴからなる半導体装置とすることが好ましい。しかしながら、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成された半導体装置については、これまでのところ、十分な検討がなされていない。   As described above, the thinned channel IGBT 92i shown in FIG. 25 can reduce not only the on-voltage but also the switching loss, compared to the normal IGBT having no floating region in the semiconductor device 91 of FIG. On the other hand, when the thinned channel IGBT is applied to an inverter circuit, it is particularly preferable to use a diode-embedded semiconductor device, such as the semiconductor device 91 shown in FIG. However, a semiconductor device in which a thinned channel IGBT and a diode are formed on the same semiconductor substrate has not been sufficiently studied so far.

そこで本発明は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成された半導体装置であって、間引きチャネル型ＩＧＢＴとダイオードの相互干渉を抑制することができ、小型で安価に製造することのできる半導体装置を提供することを目的としている。   Therefore, the present invention is a semiconductor device in which a thinned channel type IGBT and a diode are formed on the same semiconductor substrate, and can reduce the mutual interference between the thinned channel type IGBT and the diode, and can be manufactured in a small size at low cost. An object of the present invention is to provide a semiconductor device that can be used.

請求項１に記載の半導体装置は、第１導電型の半導体基板において、絶縁ゲートトレンチにより前記半導体基板の主面側の表層部に形成された第２導電型のベース層が分断され、前記分断されたベース層の領域で、エミッタ電極に接続されるボディ領域とエミッタ電極に接続されないフローティング領域とが構成され、前記半導体基板の裏面側の表層部に第２導電型の第１拡散層が形成されてなる間引きチャネル型ＩＧＢＴと、前記ＩＧＢＴに逆並列に接続されるダイオードであって、前記半導体基板の主面側の表層部に第２導電型の拡散領域が形成され、前記半導体基板の裏面側の表層部に第１導電型で該半導体基板より不純物濃度の高い第２拡散層が形成されてなるダイオードとが、それぞれ、セルの集合体として形成されてなり、前記第２拡散層上における前記ダイオードのセルの集合体でダイオードセル領域が構成され、前記第１拡散層上における前記ＩＧＢＴのセルの集合体でＩＧＢＴセル領域が構成され、前記ＩＧＢＴセル領域が、単位セルが繰り返し配置されてなる単位セル領域と、前記ダイオードセル領域に隣接する境界セル領域とからなり、前記境界セル領域における隣り合った前記絶縁ゲートトレンチの間隔が、前記単位セル領域において前記フローティング領域を構成する前記絶縁ゲートトレンチの間隔に較べて狭く設定され、前記境界セル領域が、前記ボディ領域を含むように構成されてなることを特徴としている。 The semiconductor device according to claim 1, wherein in the first conductivity type semiconductor substrate, a second conductivity type base layer formed in a surface layer portion on a main surface side of the semiconductor substrate is divided by an insulated gate trench, and the division is performed. In the region of the base layer formed, a body region connected to the emitter electrode and a floating region not connected to the emitter electrode are formed, and a first diffusion layer of the second conductivity type is formed in the surface layer portion on the back surface side of the semiconductor substrate a decimation channel type IGBT formed by said a diode IGBT to Ru is connected in anti-parallel, the diffusion region of the second conductivity type is formed in a surface portion of the main surface side of the semiconductor substrate, the back surface of the semiconductor substrate A diode formed by forming a second diffusion layer having a first conductivity type and a higher impurity concentration than the semiconductor substrate in a surface layer portion on the side, each being formed as an assembly of cells, A diode cell region is formed by an assembly of the diode cells on the two diffusion layers, an IGBT cell region is formed by the collection of the IGBT cells on the first diffusion layer, and the IGBT cell region is a unit cell. Are repeatedly arranged, and a boundary cell region adjacent to the diode cell region, and an interval between the insulated gate trenches adjacent to each other in the boundary cell region is greater than the floating region in the unit cell region. compared to the spacing of the gate trenches constituting a narrower rather set, the boundary region has been characterized by comprising been configured to include the body region.

上記半導体装置は、フローティング領域を持った間引きチャネル型ＩＧＢＴと該ＩＧＢＴに逆並列に接続されたダイオードとが第１導電型の同じ半導体基板に形成されてなる半導体装置である。   The semiconductor device is a semiconductor device in which a thinned channel IGBT having a floating region and a diode connected in reverse parallel to the IGBT are formed on the same semiconductor substrate of the first conductivity type.

一般的に、ＩＧＢＴとダイオードを逆並列に接続して同じ半導体基板に形成する場合、ＩＧＢＴのエミッタ電極に接続される第２導電型のボディ領域はダイオードのアノード領域である前記拡散領域と同じ導電型となり、ダイオードのアノード電極とＩＧＢＴのエミッタ電極は共通接続される。このため、ＩＧＢＴのボディ領域は寄生のボディダイオードとして動作し、ＩＧＢＴとダイオードの相互干渉が起きる。逆並列に接続されたＩＧＢＴとダイオードとからなる半導体装置は、例えばインバータ回路において２個一組として用いられるが、この場合においては、上記したＩＧＢＴとダイオードの相互干渉のうち、ダイオードのリカバリ特性が特に問題となる。すなわち、インバータ回路においてダイオードをフリーホイールダイオード（ＦＷＤ、FreeWheel Diode）として機能させた場合、該ＦＷＤがオンからオフへ切り替わる際に、逆方向にオーバーシュート電流が流れる。このオーバーシュート電流は、通常のＩＧＢＴとダイオードの組み合わせからなる半導体装置においては、ＩＧＢＴのボディダイオードがオンの時に蓄積したキャリアが、オフへ切り替わる際に外部に掃き出されて生じる電流であることがわかっている。 In general, when an IGBT and a diode are connected in antiparallel and formed on the same semiconductor substrate, the second conductivity type body region connected to the emitter electrode of the IGBT has the same conductivity as the diffusion region which is the anode region of the diode. The anode electrode of the diode and the emitter electrode of the IGBT are connected in common. For this reason, the body region of the IGBT operates as a parasitic body diode, and mutual interference between the IGBT and the diode occurs. A semiconductor device composed of an IGBT and a diode connected in antiparallel is used as a set of two in an inverter circuit, for example. In this case, the recovery characteristics of the diode out of the mutual interference between the IGBT and the diode described above are used. Especially problematic. That is, when a diode functions as a free wheel diode (FWD, FreeWheel Diode) in the inverter circuit, an overshoot current flows in the reverse direction when the FWD switches from on to off. This overshoot current is a current generated in a semiconductor device comprising a combination of a normal IGBT and a diode, which is generated when carriers accumulated when the body diode of the IGBT is turned on are swept to the outside. know.

一方、間引きチャネル型ＩＧＢＴとダイオードの組み合わせからなる半導体装置については、前述したようにこれまでほとんど検討がなされておらず、また幅の広いフローティング領域を有しているため、それらの相互干渉については知られていなかった。発明者らは、上記半導体装置についてシミュレーションを行った結果、間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した場合には、ダイオードに最も近いＩＧＢＴのボディダイオードにおいて、ホール電流密度の集中が起きることがわかった。すなわち、該ボディダイオードの絶縁ゲートトレンチ下部においてリカバリ動作時に電界集中が生じ、ＩＧＢＴの耐圧より遥かに低い電圧でアバランシェを誘発して、電流集中によりＩＧＢＴセルの破壊が起きてしまうことが判明した。   On the other hand, a semiconductor device comprising a combination of a thinned channel IGBT and a diode has not been studied so far as described above, and has a wide floating region. It was not known. As a result of the simulation of the semiconductor device, when the thinned-channel IGBT and the diode are simply arranged adjacent to each other, the concentration of the hole current density occurs in the body diode of the IGBT closest to the diode. I understood it. That is, it has been found that electric field concentration occurs in the recovery operation below the insulated gate trench of the body diode, induces avalanche at a voltage much lower than the breakdown voltage of the IGBT, and destruction of the IGBT cell due to current concentration.

このため、上記半導体装置においては、前記第２拡散層上におけるダイオードセル領域と前記第１拡散層上におけるＩＧＢＴの単位セル領域の間を境界セル領域として、当該境界セル領域における隣り合った絶縁ゲートトレンチの間隔が、単位セル領域においてフローティング領域を構成する絶縁ゲートトレンチの間隔に較べて狭くなるようにすると共に、境界セル領域がボディ領域を含むように構成している。シミュレーションによれば、上記半導体装置においては、境界セル領域を設けずに間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した半導体装置に較べて、ダイオードに近いＩＧＢＴの単位セル領域のボディダイオードにおいてホール電流密度の集中が緩和され、全体としてオーバーシュート電流も低減される。すなわち、上記半導体装置においては、絶縁ゲートトレンチが単位セル領域のフローティング領域よりも狭いピッチで配置されてなる境界セル領域を使用して、絶縁ゲートトレンチ下部においてアバランシェによって発生する逆方向に流れる電流を分散して、ＩＧＢＴセルのリカバリ時における破壊耐量を改善することができる。 For this reason, in the semiconductor device, adjacent insulating gates in the boundary cell region are defined as a boundary cell region between the diode cell region on the second diffusion layer and the unit cell region of the IGBT on the first diffusion layer. The interval between the trenches is made narrower than the interval between the insulated gate trenches forming the floating region in the unit cell region, and the boundary cell region includes the body region . According to the simulation, in the semiconductor device described above, in the body diode of the IGBT unit cell region close to the diode, compared to the semiconductor device in which the thinned channel type IGBT and the diode are simply arranged adjacent to each other without providing the boundary cell region. The concentration of the hole current density is relaxed, and the overshoot current is also reduced as a whole. That is, in the above semiconductor device, the current flowing in the reverse direction generated by the avalanche is generated in the lower part of the insulating gate trench using the boundary cell region in which the insulating gate trench is arranged at a pitch narrower than the floating region of the unit cell region. It can disperse | distribute and can improve the destruction tolerance at the time of recovery of IGBT cell.

以上のようにして、上記半導体装置は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成された半導体装置であって、間引きチャネル型ＩＧＢＴとダイオードの相互干渉を抑制した破壊耐量の高い半導体装置とすることができる。   As described above, the semiconductor device is a semiconductor device in which the thinned channel type IGBT and the diode are formed on the same semiconductor substrate, and the semiconductor device having a high breakdown resistance in which the mutual interference between the thinned channel type IGBT and the diode is suppressed. It can be.

上記半導体装置は、例えば請求項２に記載のように、前記境界セル領域における隣り合った絶縁ゲートトレンチの間隔が、前記単位セル領域において前記ボディ領域を構成する絶縁ゲートトレンチの間隔に等しいように構成することができる。   In the semiconductor device, as described in claim 2, for example, an interval between adjacent insulated gate trenches in the boundary cell region is equal to an interval between insulated gate trenches constituting the body region in the unit cell region. Can be configured.

これによれば、当該半導体装置の境界セル領域において、ほぼ均一な電界強度分布が得られることとなる。このため、当該境界セル領域においてリカバリ時の逆方向に流れる電流を一様に分散させて、ダイオードに近いＩＧＢＴの単位セル領域のボディダイオードにおける電流密度の集中を緩和することができる。   According to this, a substantially uniform electric field strength distribution can be obtained in the boundary cell region of the semiconductor device. For this reason, the current flowing in the reverse direction at the time of recovery in the boundary cell region can be uniformly distributed, and the concentration of current density in the body diode in the unit cell region of the IGBT close to the diode can be reduced.

また、上記半導体装置は、請求項３に記載のように、前記境界セル領域における隣り合った絶縁ゲートトレンチの間隔が、前記ダイオードセル領域に近づくほど狭いように構成してもよい。   According to a third aspect of the present invention, the semiconductor device may be configured such that an interval between adjacent insulated gate trenches in the boundary cell region becomes narrower as the diode cell region is approached.

これによれば、当該半導体装置の境界セル領域において、電界強度分布がダイオードからＩＧＢＴの単位セル領域に近づくに従って、連続的に変化することとなる。このため、当該境界セル領域においてリカバリ時の逆方向に流れる電流を連続的に変化するように分散させて、ダイオードに近いＩＧＢＴの単位セル領域のボディダイオードにおける電流密度の集中を緩和することができる。   According to this, in the boundary cell region of the semiconductor device, the electric field strength distribution changes continuously as it approaches the unit cell region of the IGBT from the diode. For this reason, the current flowing in the reverse direction at the time of recovery in the boundary cell region can be dispersed so as to continuously change, thereby reducing the concentration of current density in the body diode of the IGBT unit cell region close to the diode. .

上記半導体装置においては、請求項４に記載のように、前記境界セル領域が、前記ボディ領域のみで構成されてなることが好ましい。この場合には、該境界セル領域の全体がＩＧＢＴの電流容量拡大に寄与するため、小型の半導体装置とすることができる。   In the semiconductor device, it is preferable that the boundary cell region is constituted only by the body region. In this case, since the entire boundary cell region contributes to the increase in current capacity of the IGBT, a small semiconductor device can be obtained.

また、上記半導体装置においては、請求項５に記載のように、前記境界セル領域において、前記ボディ領域と前記フローティング領域が交互に配置されてなるようにしてもよい。さらに、この場合には、例えば請求項６に記載のように、前記境界セル領域において、前記フローティング領域を構成する絶縁ゲートトレンチの間隔が、前記ダイオードセル領域に近づくほど狭いように構成してもよい。 In the semiconductor device, as described in claim 5, the body region and the floating region may be alternately arranged in the boundary cell region. Further, in this case, for example, as described in claim 6, in the boundary region, the spacing of the insulated gate trenches constituting the floating region, be configured to narrow closer to the diode region Good.

この場合には、該境界セル領域においても間引きチャネル型ＩＧＢＴの構造を保ったままで、電界強度分布をダイオードからＩＧＢＴの単位セル領域に近づくに従って連続的に変化させることができる。  In this case, the electric field intensity distribution can be continuously changed from the diode toward the IGBT unit cell region while maintaining the thinned channel IGBT structure in the boundary cell region.

上記半導体装置においては、請求項７に記載のように、前記境界セル領域における絶縁ゲートトレンチが、前記単位セル領域における絶縁ゲートトレンチと同じ深さで形成されてなるこが好ましい。これによれば、絶縁ゲートトレンチを境界セル領域において上記所定の配置関係となるように設定するだけで、特別な工程を追加することなく上記半導体装置を製造することができる。このため、上記半導体装置を、安価な半導体装置とすることができる。 In the semiconductor device, as described in claim 7, it is preferable that the insulating gate trench in the boundary cell region is formed with the same depth as the insulating gate trench in the unit cell region. According to this, the semiconductor device can be manufactured without adding a special process only by setting the insulated gate trench so as to have the predetermined arrangement relationship in the boundary cell region. Therefore, the semiconductor device can be an inexpensive semiconductor device.

一方、上記半導体装置においては、請求項８に記載のように、前記境界セル領域における絶縁ゲートトレンチが、前記単位セル領域における絶縁ゲートトレンチより浅く形成されてなるように構成することもできる。この場合には、単位セル領域と境界セル領域の絶縁ゲートトレンチを同じ深さで形成する場合に較べて、境界セル領域における電界強度が低減されることとなる。このため、当該境界セル領域においてリカバリ時の逆方向に流れる電流の密度を低減して、電流集中を緩和することができる。 On the other hand, in the semiconductor device, as described in claim 8 , the insulating gate trench in the boundary cell region may be formed shallower than the insulating gate trench in the unit cell region. In this case, the electric field strength in the boundary cell region is reduced as compared with the case where the insulated gate trenches in the unit cell region and the boundary cell region are formed with the same depth. For this reason, it is possible to reduce the density of current flowing in the reverse direction at the time of recovery in the boundary cell region, thereby relaxing current concentration.

また、上記半導体装置は、請求項９に記載のように、前記ダイオードセル領域において、前記単位セル領域における前記絶縁ゲートトレンチと同じ深さで同じ断面構造の絶縁トレンチが形成されてなる構成としてもよい。 The semiconductor device according to claim 9 , wherein the diode cell region includes an insulating trench having the same depth and the same cross-sectional structure as the insulating gate trench in the unit cell region. Good.

これによれば、上記絶縁トレンチを形成しない場合に較べて、ダイオードセル領域における電界強度が増大することとなる。このため、リカバリ時の逆方向に流れる電流は、上記絶縁トレンチを形成しない場合に較べて、ダイオードセル領域において増大し、ＩＧＢＴセル領域において減少する。これによって、リカバリ時の逆方向に流れる電流を当該半導体装置に全体に亘って分散させ、電流集中を緩和することができる。   According to this, the electric field strength in the diode cell region increases as compared with the case where the insulating trench is not formed. For this reason, the current flowing in the reverse direction at the time of recovery increases in the diode cell region and decreases in the IGBT cell region as compared with the case where the insulating trench is not formed. As a result, the current flowing in the reverse direction at the time of recovery can be dispersed throughout the semiconductor device, thereby reducing current concentration.

この場合、請求項１０に記載のように、前記絶縁トレンチが、前記ダイオードセル領域において、繰り返し配置されてなることが好ましい。これによれば、上記ダイオードセル領域において、均一な電界強度分布が得られることとなる。このため、上記ダイオードセル領域においてリカバリ時の逆方向に流れる電流を一様に分散させて、電流密度の集中を緩和することができる。 In this case, as described in claim 10, wherein the insulating trench, in the diode region, it is preferable that the disposed repeatedly. According to this, a uniform electric field strength distribution can be obtained in the diode cell region. For this reason, in the diode cell region, the current flowing in the reverse direction at the time of recovery can be uniformly dispersed, and the concentration of current density can be alleviated.

一方、上記半導体装置は、請求項１１に記載のように、前記ＩＧＢＴセル領域における前記ベース層が、前記ダイオードセル領域に延設されて前記拡散領域として機能し、前記単位セル領域における前記絶縁ゲートトレンチと同じ深さで同じ断面構造の第２絶縁ゲートトレンチが、前記ダイオードセル領域に形成されてなる構成とすることもできる。 On the other hand, the semiconductor device, as claimed in claim 1 1, wherein the base layer in the IGBT cell region, so as to extend into the diode region functions as the diffusion region, said insulating in the unit cell area A second insulating gate trench having the same depth and the same cross-sectional structure as the gate trench may be formed in the diode cell region.

これによれば、上記ベース層がダイオードのアノード領域である前記拡散領域として機能するため、例えばダイオードセル領域にダイオード専用のアノード領域である前記拡散領域を形成する場合に較べて、製造コストを低減することができる。 According to this, order to function as the diffusion region is an anode region of said base layer diode, for example, as compared with the case of forming the diffusion region is an anode region of the diode dedicated diode region, the manufacturing cost Can be reduced.

この場合、例えば請求項１２に記載のように、前記ダイオードセル領域における前記半導体基板の主面側に、前記単位セル領域における前記半導体基板の主面側と同じ前記単位セルの断面構造が、繰り返し形成されてなる構成とすることができる。 In this case, for example, as described in claim 1 2, the main surface of the semiconductor substrate in the diode region, the cross-sectional structure of the same unit cells as the main surface of the semiconductor substrate in the unit cell region, It can be set as the structure formed repeatedly.

この場合には、半導体基板の主面側がＩＧＢＴセル領域の単位セル領域とダイオードセル領域で同じ構造となるため、設計・製造が簡単になり、これによっても製造コストを低減することができる。   In this case, since the main surface side of the semiconductor substrate has the same structure in the unit cell region and the diode cell region of the IGBT cell region, the design / manufacturing is simplified, and this can also reduce the manufacturing cost.

また、この場合、請求項１３に記載のように、前記第２絶縁ゲートトレンチが、前記ＩＧＢＴセル領域における前記絶縁ゲートトレンチと並列接続されてなる構成とすることもできるし、請求項１４に記載のように、前記第２絶縁ゲートトレンチが、前記エミッタ電極に短絡されてなる構成とすることもできる。 In this case, as described in claim 1 3, wherein the second insulated gate trenches, may be employed a said insulated gate trenches and connected in parallel becomes a configuration in the IGBT cell region, claim 1 4 As described above, the second insulated gate trench may be short-circuited to the emitter electrode.

前者の第２絶縁ゲートトレンチをＩＧＢＴセル領域の絶縁ゲートトレンチと並列接続する場合には、ダイオードセル領域における主面側に形成された構造部分もＩＧＢＴとして機能させることができ、該構造部分をＩＧＢＴの電流容量拡大に寄与させることができる。一方、後者の第２絶縁ゲートトレンチをエミッタ電極に短絡する場合には、ダイオードセル領域における主面側に形成された構造部分はＩＧＢＴとして機能せず、該構造部分をダイオード専用に機能させることができる。これによって、ダイオード設計が容易になる。   When the former second insulated gate trench is connected in parallel with the insulated gate trench in the IGBT cell region, the structure portion formed on the main surface side in the diode cell region can also function as an IGBT, and the structure portion can be used as an IGBT. This can contribute to an increase in current capacity. On the other hand, when the latter second insulated gate trench is short-circuited to the emitter electrode, the structure part formed on the main surface side in the diode cell region does not function as an IGBT, and the structure part can function exclusively for a diode. it can. This facilitates diode design.

上記したダイオードセル領域をダイオード専用に機能させる別の方法として、例えば請求項１５に記載のように、前記ダイオードセル領域における前記半導体基板の主面側に、第１導電型のエミッタ領域を除いて前記単位セル領域における前記半導体基板の主面側と同じ前記単位セルの断面構造が、繰り返し形成されてなる構成としてもよい。これによれば、ＩＧＢＴセル領域の単位セル領域と同じゲート配線パターンをダイオードセル領域に用いることができ、ダイオード設計がさらに容易になる。 Another way to work the diode region that is above the diode only, for example as described in claim 1 5, on the main surface side of the semiconductor substrate in the diode region, except for the emitter region of the first conductivity type In the unit cell region, the same cross-sectional structure of the unit cell as the main surface side of the semiconductor substrate may be repeatedly formed. According to this, the same gate wiring pattern as the unit cell region of the IGBT cell region can be used for the diode cell region, and the diode design is further facilitated.

また、請求項１６に記載のように、前記ダイオードセル領域における前記ベース層の一部に、前記第２絶縁ゲートトレンチに隣接して第１導電型のエミッタ領域が形成され、前記ベース層の一部が、前記エミッタ領域を除いて、前記エミッタ電極に接続されてなる構成としてもよい。これによっても、ダイオードセル領域をダイオード専用に機能させることができ、ダイオード設計が容易になる。 Further, as described in claim 1 6, wherein a portion of the base layer in the diode region, the second emitter region of the first conductivity type adjacent the gate trenches are formed, of the base layer A part may be configured to be connected to the emitter electrode except for the emitter region. This also allows the diode cell region to function exclusively for the diode, facilitating diode design.

以上のようにして、上記半導体装置は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成された半導体装置であって、間引きチャネル型ＩＧＢＴとダイオードの相互干渉を抑制することができ、破壊耐量が高く、小型で安価に製造することのできる半導体装置となっている。   As described above, the semiconductor device is a semiconductor device in which the thinned channel type IGBT and the diode are formed on the same semiconductor substrate, and can suppress the mutual interference between the thinned channel type IGBT and the diode, and can withstand breakdown. Therefore, the semiconductor device is small and can be manufactured at low cost.

従って、上記半導体装置は、請求項１７に記載のように、インバータ回路の構成に用いられる半導体装置として好適である。 Therefore, as described in claim 17 , the semiconductor device is suitable as a semiconductor device used for the configuration of an inverter circuit.

また、自動車等の車両においては、直流電源が使用されると共に、モータ等に給電するための高電圧で大電流容量のインバータ回路が必要である。このため、小型で安価に製造することのできる上記半導体装置は、請求項１８に記載のように、車載用の半導体装置として好適である。 Further, in a vehicle such as an automobile, a DC power source is used, and an inverter circuit having a high voltage and a large current capacity for supplying power to a motor or the like is necessary. Therefore, the semiconductor device that can be manufactured in a small size and at a low cost is suitable as an on-vehicle semiconductor device as described in claim 18 .

以下、本発明を実施するための最良の形態を、図に基づいて説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

本発明は、フローティング領域を持つ間引きチャネル型ＩＧＢＴと該ＩＧＢＴに逆並列に接続されたダイオードとが同じ半導体基板に形成されてなる半導体装置に関する。当該半導体装置における間引きチャネル型ＩＧＢＴは、図２５において説明したように、フローティング領域を持たない通常のＩＧＢＴに較べて、オン電圧だけでなく、スイッチング損失も低減できる長所がある。   The present invention relates to a semiconductor device in which a thinned channel IGBT having a floating region and a diode connected in reverse parallel to the IGBT are formed on the same semiconductor substrate. As described with reference to FIG. 25, the thinned channel IGBT in the semiconductor device has an advantage that not only the on-voltage but also the switching loss can be reduced as compared with a normal IGBT having no floating region.

一般的に、ＩＧＢＴとダイオードを逆並列に接続して第１導電型の同じ半導体基板に形成する場合、ＩＧＢＴのエミッタ電極に接続されるボディ領域（チャネル形成領域）はダイオードのアノード領域と同じ第２導電型となり、ダイオードのアノード電極とＩＧＢＴのエミッタ電極が共通接続される。このため、図２４の半導体装置９１に見られるように、ＩＧＢＴのボディ領域（チャネル形成領域）２が寄生のボディダイオードとして動作し、ＩＧＢＴとダイオードの相互干渉が起きる。   In general, when an IGBT and a diode are connected in antiparallel and formed on the same semiconductor substrate of the first conductivity type, the body region (channel forming region) connected to the emitter electrode of the IGBT is the same as the anode region of the diode. The two-conductivity type is used, and the anode electrode of the diode and the emitter electrode of the IGBT are commonly connected. Therefore, as seen in the semiconductor device 91 of FIG. 24, the body region (channel formation region) 2 of the IGBT operates as a parasitic body diode, and mutual interference between the IGBT and the diode occurs.

逆並列に接続されたＩＧＢＴとダイオードとからなる半導体装置は、例えばインバータ回路において２個一組として用いられるが、この場合においては、上記したＩＧＢＴとダイオードの相互干渉のうち、ダイオードのリカバリ特性が特に問題となる。すなわち、インバータ回路においてダイオードをフリーホイールダイオード（ＦＷＤ、FreeWheel Diode）として機能させた場合、該ＦＷＤがオンからオフへ切り替わる際に、逆方向にオーバーシュート電流が流れる。このオーバーシュート電流は、通常のＩＧＢＴとダイオードの組み合わせからなる半導体装置においては、ＩＧＢＴのボディダイオードがオンの時に蓄積したキャリアが、オフへ切り替わる際に外部に掃き出されて生じる電流であることがわかっている。   A semiconductor device composed of an IGBT and a diode connected in antiparallel is used as a set of two in an inverter circuit, for example. In this case, the recovery characteristics of the diode out of the mutual interference between the IGBT and the diode described above are used. Especially problematic. That is, when a diode functions as a free wheel diode (FWD, FreeWheel Diode) in the inverter circuit, an overshoot current flows in the reverse direction when the FWD is switched from on to off. This overshoot current is a current generated in a semiconductor device composed of a combination of a normal IGBT and a diode, which is generated when carriers accumulated when the body diode of the IGBT is turned on are swept to the outside. know.

フローティング領域を持たない通常のＩＧＢＴとダイオードとが同じ半導体基板に形成されてなる半導体装置は、これまで種々の検討がなされてきている。一方、本発明にかかる間引きチャネル型ＩＧＢＴとダイオードの組み合わせからなる半導体装置は、これまでほとんど検討されてこなかった。また、間引きチャネル型ＩＧＢＴは、通常、幅の広いフローティング領域を有しており、上記したＩＧＢＴとダイオードの相互干渉に係る問題も明らかにされていない。   Various studies have been made on a semiconductor device in which a normal IGBT and a diode having no floating region are formed on the same semiconductor substrate. On the other hand, a semiconductor device comprising a combination of a thinned channel IGBT and a diode according to the present invention has been hardly studied so far. Further, the thinned channel type IGBT usually has a wide floating region, and the above-described problem relating to the mutual interference between the IGBT and the diode has not been clarified.

そこで、最初に、間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した半導体装置について、素子特性をシミュレートした。   Therefore, first, element characteristics were simulated for a semiconductor device in which a thinned channel IGBT and a diode were simply arranged adjacent to each other.

図１は、上記間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した、半導体装置１１０の模式的な断面図である。   FIG. 1 is a schematic cross-sectional view of a semiconductor device 110 in which the thinned channel IGBT and a diode are simply arranged adjacent to each other.

図１に示す半導体装置１１０は、間引きチャネル型ＩＧＢＴと該ＩＧＢＴに逆並列に接続されてなるダイオードとが、それぞれ、セルの集合体として、同じＮ導電型（Ｎ−）の半導体基板３１に形成されてなる半導体装置である。半導体装置１１０においては、間引きチャネル型ＩＧＢＴとダイオードとが、単純に隣接して配置されている。すなわち、半導体装置１１０においては、図１に示すように、半導体基板３１の裏面側の表層部にＮ導電型で該半導体基板３１より不純物濃度の高い第２拡散層（Ｎ導電型（Ｎ＋）層）３６上におけるダイオードのセルの集合体でダイオードセル領域が構成され、半導体基板３１の裏面側の表層部に形成されたＰ導電型の第１拡散層（Ｐ導電型（Ｐ＋）層）３３上におけるＩＧＢＴの単位セルの集合体でＩＧＢＴセル領域が構成されており、ダイオードセル領域とＩＧＢＴセル領域が隣接して配置されている。   In the semiconductor device 110 shown in FIG. 1, a thinned channel IGBT and a diode connected in reverse parallel to the IGBT are formed on a semiconductor substrate 31 of the same N conductivity type (N−) as an assembly of cells. This is a semiconductor device. In the semiconductor device 110, the thinned channel IGBT and the diode are simply arranged adjacent to each other. That is, in the semiconductor device 110, as shown in FIG. 1, a second diffusion layer (N conductivity type (N +) layer having an N conductivity type and a higher impurity concentration than the semiconductor substrate 31 is formed on the surface layer portion on the back surface side of the semiconductor substrate 31. ) On the first diffusion layer (P conductivity type (P +) layer) 33 of the P conductivity type formed in the surface layer portion on the back surface side of the semiconductor substrate 31 with the diode cell region formed by the assembly of the diode cells on 36 An IGBT cell region is configured by an aggregate of the IGBT unit cells in FIG. 1, and the diode cell region and the IGBT cell region are arranged adjacent to each other.

半導体装置１１０のＩＧＢＴセル領域では、半導体基板３１の主面側の表層部に形成されたＰ導電型（Ｐ）のベース層３２が、絶縁ゲートトレンチＧＴにより分断されている。この分断されたベース層３２の各領域で、それぞれ、エミッタ電極Ｅに接続されるボディ領域３２ｂとエミッタ電極Ｅに接続されないフローティング領域３２ｆとが構成されている。尚、絶縁ゲートトレンチＧＴに隣接してボディ領域３２ｂ内に形成されているＮ導電型（Ｎ＋）領域３７が、ＩＧＢＴのエミッタ領域となっている。また、ベース層３２に対向して、半導体基板３１の裏面側の表層部に、ＩＧＢＴのコレクタ電極Ｃに接続するＰ導電型（Ｐ＋）層３３が形成されている。尚、Ｐ導電型層３３上に形成されているＮ導電型（Ｎ）層３４は、ＩＧＢＴのフィールドストップ（ＦＳ）層となっている。   In the IGBT cell region of the semiconductor device 110, the P conductivity type (P) base layer 32 formed in the surface layer portion on the main surface side of the semiconductor substrate 31 is divided by the insulated gate trench GT. In each region of the divided base layer 32, a body region 32b connected to the emitter electrode E and a floating region 32f not connected to the emitter electrode E are formed. An N conductivity type (N +) region 37 formed in the body region 32b adjacent to the insulated gate trench GT is an emitter region of the IGBT. Further, a P conductivity type (P +) layer 33 connected to the collector electrode C of the IGBT is formed on the surface layer portion on the back surface side of the semiconductor substrate 31 so as to face the base layer 32. The N conductivity type (N) layer 34 formed on the P conductivity type layer 33 is an IGBT field stop (FS) layer.

半導体装置１１０のダイオードセル領域では、半導体基板３１の主面側の表層部に、ダイオードのアノード電極Ａに接続するＰ導電型（Ｐ＋）領域３５が形成されている。また、Ｐ導電型領域３５に対向して、半導体基板３１の裏面側の表層部に、ダイオードのカソード電極Ｋに接続するＮ導電型（Ｎ＋）層３６が形成されている。   In the diode cell region of the semiconductor device 110, a P conductivity type (P +) region 35 connected to the anode electrode A of the diode is formed in the surface layer portion on the main surface side of the semiconductor substrate 31. Further, an N conductivity type (N +) layer 36 connected to the cathode electrode K of the diode is formed on the surface layer portion on the back surface side of the semiconductor substrate 31 so as to face the P conductivity type region 35.

半導体装置１１０においては、図１に示すように、ＩＧＢＴのエミッタ電極Ｅとダイオードのアノード電極Ａが共通化されており、ＩＧＢＴのコレクタ電極Ｃとダイオードのカソード電極Ｋが共通化されている。従って、図１の半導体装置１１０は、ＩＧＢＴとダイオードが逆並列に接続された半導体装置となっている。   In the semiconductor device 110, as shown in FIG. 1, the emitter electrode E of the IGBT and the anode electrode A of the diode are shared, and the collector electrode C of the IGBT and the cathode electrode K of the diode are shared. Therefore, the semiconductor device 110 in FIG. 1 is a semiconductor device in which an IGBT and a diode are connected in antiparallel.

図２は、シミュレーションに用いるインバータ回路の回路モデルの一例で、回路モデルＭ１の等価回路図である。   FIG. 2 is an example of a circuit model of the inverter circuit used for the simulation, and is an equivalent circuit diagram of the circuit model M1.

図２の回路モデルＭ１にある一点鎖線で囲った半導体装置１０１，１０２は、図２３（ｂ）の半導体装置１０１，１０２に相当するものである。図２の回路モデルＭ１においては、半導体装置１０２のダイオード１０２ｄがオンからオフに切り替わる瞬間（半導体装置１０１のＩＧＢＴ１０１ｉがオフからオンに切り替わる瞬間）をシミュレートするため、半導体装置１０２におけるＩＧＢＴのゲート端子とエミッタ端子が短絡されている。このシミュレーションにおいては、半導体装置１０１におけるＩＧＢＴ１０１ｉがスイッチング素子として機能し、半導体装置１０２におけるダイオード１０２ｄが、前述したフリーホイールダイオード（ＦＷＤ）として機能することとなる。   The semiconductor devices 101 and 102 enclosed by the alternate long and short dash line in the circuit model M1 in FIG. 2 correspond to the semiconductor devices 101 and 102 in FIG. In the circuit model M1 of FIG. 2, in order to simulate the moment when the diode 102d of the semiconductor device 102 switches from on to off (the moment when the IGBT 101i of the semiconductor device 101 switches from off to on), the gate terminal of the IGBT in the semiconductor device 102 And the emitter terminal are short-circuited. In this simulation, the IGBT 101i in the semiconductor device 101 functions as a switching element, and the diode 102d in the semiconductor device 102 functions as the above-described free wheel diode (FWD).

図３は、図２の回路モデルＭ１にある半導体装置１０１，１０２に図１の半導体装置１１０を適用した場合のシミュレーション結果の一例で、図２に示す電流Ｉｄおよび半導体装置１１０の温度Ｔの時間変化を示した図である。図３では、長い破線と短い破線で、それぞれダイオードとＩＧＢＴを流れる電流Ｉｄｄ，Ｉｄｉを示し、実線で、半導体装置１１０の全体に流れる電流Ｉｄを示した。また、図４（ａ），（ｂ）と図５（ａ），（ｂ）は、それぞれ、図３のＰ１〜Ｐ４の各時点での半導体装置１１０におけるホール電流密度分布を示した図である。図４（ａ），（ｂ）と図５（ａ），（ｂ）においては、ホール電流密度の等密度線に重ねて、半導体装置１１０に流れる電流の密度分布イメージを、白抜き矢印の長さと太さを変えて模式的に示してある。尚、電流は電子とホールの２成分からなるが、図１の半導体装置１１０において電流集中による破壊が問題となるのは、Ｎ導電型（Ｎ−）の半導体基板３１に蓄積されたホールが上方に流れ去る時にデバイス構造に起因して集中することが原因している。このため、図４（ａ），（ｂ）と図５（ａ），（ｂ）に示すホール電流密分布が、電流集中による破壊に対して特に重要である。   3 is an example of a simulation result when the semiconductor device 110 of FIG. 1 is applied to the semiconductor devices 101 and 102 in the circuit model M1 of FIG. 2, and the time of the current Id and the temperature T of the semiconductor device 110 shown in FIG. It is the figure which showed the change. In FIG. 3, currents Idd and Idi flowing through the diode and the IGBT are indicated by a long broken line and a short broken line, respectively, and a current Id flowing through the entire semiconductor device 110 is indicated by a solid line. FIGS. 4A and 4B and FIGS. 5A and 5B are diagrams showing the hole current density distribution in the semiconductor device 110 at each time point P1 to P4 in FIG. 3, respectively. . 4A and 4B and FIGS. 5A and 5B, the density distribution image of the current flowing through the semiconductor device 110 is superimposed on the isodensity line of the hole current density, and the length of the white arrow is shown. It is shown schematically with different thicknesses. The current is composed of two components of electrons and holes. In the semiconductor device 110 of FIG. 1, the breakdown due to current concentration becomes a problem because the holes accumulated in the N-conductivity type (N−) semiconductor substrate 31 are located upward. This is caused by concentration due to the device structure when it flows away. For this reason, the hole current density distribution shown in FIGS. 4A and 4B and FIGS. 5A and 5B is particularly important for breakdown due to current concentration.

半導体装置１１０においては、図３に示すように、ダイオード（ＦＷＤ）がオン状態にある時に、長い破線で示した３０６Ａの電流がダイオード（ＦＷＤ）に流れるだけでなく、短い破線で示した１００Ａの電流がＩＧＢＴに流れる。このＩＧＢＴに流れる１００Ａの電流は、図４（ａ）に示すように、寄生のボディダイオードとして動作する図１のボディ領域３２ｂに流れている。ダイオード（ＦＷＤ）がオフすると、図３に示すように、電流Ｉｄが負となるリカバリ動作時においては、逆方向に全体として最大−１４７Ａのオーバーシュート電流が流れる。このオーバーシュート電流の大部分は、短い破線で示した最大−１２１ＡのＩＧＢＴに流れる電流からなる。このオーバーシュート電流の電流密度分布は、図５（ｂ）に示すように、ダイオードセル領域に近いほど大きな電流密度となっており、ダイオードに最も近いＩＧＢＴセルのボディダイオードにおいてホール電流密度が４６８９７Ａ／ｃｍ２となり、電流集中が起きていることがわかる。 In the semiconductor device 110, as shown in FIG. 3, when the diode (FWD) is in the ON state, not only the current of 306A shown by the long broken line flows to the diode (FWD) but also the current of 100A shown by the short broken line. Current flows through the IGBT. As shown in FIG. 4A, the current of 100 A flowing through the IGBT flows in the body region 32b of FIG. 1 that operates as a parasitic body diode. When the diode (FWD) is turned off, as shown in FIG. 3, during the recovery operation in which the current Id is negative, an overshoot current of a maximum of −147 A flows in the reverse direction as a whole. Most of this overshoot current consists of a current flowing through an IGBT having a maximum of −121 A shown by a short broken line. As shown in FIG. 5B, the current density distribution of this overshoot current becomes larger as it is closer to the diode cell region, and the hole current density is 46897 A / in in the body diode of the IGBT cell closest to the diode. It can be seen that current concentration occurs in cm 2 .

図６（ａ），（ｂ）は、半導体装置１１０のＩＧＢＴセル領域とダイオードセル領域の境界付近において、それぞれ、図３のＰ４の時点における電界強度分布と衝突イオン化によるキャリア発生量の分布を拡大して示した図である。   6A and 6B expand the distribution of the electric field intensity distribution at the time P4 in FIG. 3 and the carrier generation amount due to collision ionization near the boundary between the IGBT cell region and the diode cell region of the semiconductor device 110, respectively. FIG.

図６（ａ），（ｂ）に示すように、図３のＰ４の時点では、ダイオードに最も近いＩＧＢＴセルの絶縁ゲートトレンチ下部における電界強度が最大０．５３ＭｅＶ／ｃｍとなり、衝突イオン化によるキャリア発生量が最大３．２×１０２７ｐａｉｒｓ／ｃｍ３ｓｅｃとなる。このように、図１の半導体装置１１０では、リカバリ動作時にダイオードに最も近いＩＧＢＴのボディダイオードの絶縁ゲートトレンチ下部において電界集中が生じ、ＩＧＢＴの耐圧より遥かに低い電圧でアバランシェを誘発して、電流集中によりＩＧＢＴセルの破壊が起きてしまうことが判明した。 As shown in FIGS. 6A and 6B, at the point of P4 in FIG. 3, the maximum electric field strength at the lower part of the insulated gate trench of the IGBT cell closest to the diode is 0.53 MeV / cm, and carriers are generated by impact ionization. The maximum amount is 3.2 × 10 27 pairs / cm 3 sec. As described above, in the semiconductor device 110 of FIG. 1, electric field concentration occurs in the lower part of the insulated gate trench of the body diode of the IGBT closest to the diode during the recovery operation, and an avalanche is induced at a voltage much lower than the breakdown voltage of the IGBT. It has been found that destruction of the IGBT cell occurs due to concentration.

以上の基礎的な検討結果をもとにして、次に、本発明にかかる半導体装置を説明する。   Next, the semiconductor device according to the present invention will be described on the basis of the above basic examination results.

図７は、本発明の半導体装置の一例で、半導体装置２００の模式的な断面図である。尚、図７に示す半導体装置２００において、図１の半導体装置１１０と同様の部分については、同じ符号を付けた。   FIG. 7 is a schematic cross-sectional view of a semiconductor device 200 as an example of the semiconductor device of the present invention. In the semiconductor device 200 shown in FIG. 7, the same parts as those of the semiconductor device 110 in FIG.

図７に示す半導体装置２００も、図１の半導体装置１１０と同様に、間引きチャネル型ＩＧＢＴと該ＩＧＢＴに逆並列に接続されてなるダイオードとが、それぞれ、セルの集合体として、同じＮ導電型（Ｎ−）の半導体基板３１に形成されてなる半導体装置である。一方、図１の半導体装置１１０では、間引きチャネル型ＩＧＢＴとダイオードとが単純に隣接して配置されていた。これに対して、図７の半導体装置２００においては、第１拡散層（Ｐ導電型（Ｐ＋）層）３３上におけるＩＧＢＴセル領域が、単位セルが繰り返し配置されてなる単位セル領域と、第２拡散層（Ｎ導電型（Ｎ＋）層）３６上におけるダイオードセル領域に隣接する境界セル領域とで構成されている。また、図７に示すように、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘが、単位セル領域においてフローティング領域３２ｆを構成する絶縁ゲートトレンチＧＴの間隔Ｗｆに較べて狭く設定されている。   As in the semiconductor device 110 of FIG. 1, the semiconductor device 200 illustrated in FIG. 7 includes a thinned channel IGBT and a diode connected in reverse parallel to the IGBT, each having the same N conductivity type as a cell aggregate. This is a semiconductor device formed on an (N−) semiconductor substrate 31. On the other hand, in the semiconductor device 110 of FIG. 1, the thinned channel IGBT and the diode are simply arranged adjacent to each other. On the other hand, in the semiconductor device 200 of FIG. 7, the IGBT cell region on the first diffusion layer (P conductivity type (P +) layer) 33 includes a unit cell region in which unit cells are repeatedly arranged, and a second cell region. The boundary cell region is adjacent to the diode cell region on the diffusion layer (N conductivity type (N +) layer) 36. Further, as shown in FIG. 7, the interval Wx between the adjacent insulated gate trenches GT in the boundary cell region is set narrower than the interval Wf between the insulated gate trenches GT constituting the floating region 32f in the unit cell region. .

特に、図７の半導体装置２００においては、後述する半導体装置と異なり、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘが、単位セル領域においてボディ領域３２ｂを構成する絶縁ゲートトレンチＧＴの間隔Ｗｂに等しく設定されている。また、境界セル領域における絶縁ゲートトレンチＧＴにより分断されたベース層３２の各領域には、絶縁ゲートトレンチＧＴに当接してＮ導電型領域３７が形成されており、それぞれ、エミッタ電極Ｅに接続されている。言い換えれば、図７に示す半導体装置２００の境界セル領域は、ＩＧＢＴのボディ領域３２ｂのみで構成されていると言える。   In particular, in the semiconductor device 200 of FIG. 7, unlike the semiconductor device described later, the interval Wx between adjacent insulating gate trenches GT in the boundary cell region is equal to the interval between the insulating gate trenches GT constituting the body region 32b in the unit cell region. It is set equal to Wb. Further, in each region of the base layer 32 divided by the insulating gate trench GT in the boundary cell region, an N conductivity type region 37 is formed in contact with the insulating gate trench GT and is connected to the emitter electrode E, respectively. ing. In other words, it can be said that the boundary cell region of the semiconductor device 200 shown in FIG. 7 is configured only by the body region 32b of the IGBT.

図８は、図２の回路モデルＭ１にある半導体装置１０１，１０２に図７の半導体装置２００を適用した場合のシミュレーション結果の一例で、図２に示す電流Ｉｄおよび半導体装置２００の温度Ｔの時間変化を示した図である。図８に示す半導体装置２００のシミュレーション結果は、図３に示した半導体装置１１０のシミュレーション結果と対応している。図８においても、長い破線と短い破線で、それぞれダイオードとＩＧＢＴを流れる電流Ｉｄｄ，Ｉｄｉを示し、実線で、半導体装置２００の全体に流れる電流Ｉｄを示している。   FIG. 8 is an example of a simulation result when the semiconductor device 200 of FIG. 7 is applied to the semiconductor devices 101 and 102 in the circuit model M1 of FIG. 2, and the time of the current Id and the temperature T of the semiconductor device 200 shown in FIG. It is the figure which showed the change. The simulation result of the semiconductor device 200 illustrated in FIG. 8 corresponds to the simulation result of the semiconductor device 110 illustrated in FIG. Also in FIG. 8, the long broken line and the short broken line indicate the currents Idd and Idi flowing through the diode and the IGBT, respectively, and the solid line indicates the current Id flowing through the entire semiconductor device 200.

図９は、図８のＰ５の時点での半導体装置２００におけるホール電流密度分布を示した図である。図９に示す半導体装置２００のシミュレーション結果は、図５（ｂ）に示した半導体装置１１０のシミュレーション結果と対応している。図９においても、ホール電流密度の等密度線に重ねて、半導体装置２００に流れる電流の密度分布イメージを、白抜き矢印の長さと太さを変えて模式的に示してある。   FIG. 9 is a diagram showing a hole current density distribution in the semiconductor device 200 at the time point P5 in FIG. The simulation result of the semiconductor device 200 illustrated in FIG. 9 corresponds to the simulation result of the semiconductor device 110 illustrated in FIG. Also in FIG. 9, the density distribution image of the current flowing through the semiconductor device 200 is schematically shown by changing the length and thickness of the white arrow on the isodensity line of the hole current density.

また、図１０（ａ），（ｂ）は、半導体装置２００のＩＧＢＴセル領域とダイオードセル領域の境界付近において、それぞれ、図８のＰ５の時点における電界強度分布と衝突イオン化によるキャリア発生量の分布を拡大して示した図である。図１０（ａ），（ｂ）に示す半導体装置２００のシミュレーション結果は、図６（ａ），（ｂ）に示した半導体装置１１０のシミュレーション結果と対応している。   10A and 10B show the electric field intensity distribution and the distribution of the amount of carriers generated by collision ionization at the time point P5 in FIG. 8 near the boundary between the IGBT cell region and the diode cell region of the semiconductor device 200, respectively. It is the figure which expanded and showed. The simulation results of the semiconductor device 200 shown in FIGS. 10A and 10B correspond to the simulation results of the semiconductor device 110 shown in FIGS. 6A and 6B.

図８に示す半導体装置２００のシミュレーション結果を図３に示す半導体装置１１０のそれと比較した場合、ダイオード（ＦＷＤ）がオン状態では、全体電流Ｉｄは変わらないものの、長い破線で示したダイオード（ＦＷＤ）に流れる電流Ｉｄｄが２６０Ａに低減し、短い破線で示したＩＧＢＴに流れる電流Ｉｄｉが１４５Ａに増大している。また、ダイオード（ＦＷＤ）がオフした後のリカバリ動作時においては、全体としてのオーバーシュート電流ＩｄおよびＩＧＢＴに流れるオーバーシュート電流が、それぞれ、最大−１２６Ａと−１０７Ａに低減される。このオーバーシュート電流の電流密度分布は、図９に示すように、境界セル領域において連続的に緩やかに変化し、図５（ｂ）に示した半導体装置１１０の密度分布に較べて、特に、ダイオードセル領域に近い単位セル領域でのホール電流密度の集中が緩和されている。ホール電流密度の最大は、境界セル領域から２つ目のボディダイオードにおいて発生しており、最大値２３３００Ａ／ｃｍ２で、図５（ｂ）の約１／２に低減されている。 When the simulation result of the semiconductor device 200 shown in FIG. 8 is compared with that of the semiconductor device 110 shown in FIG. 3, the overall current Id does not change when the diode (FWD) is in the on state, but the diode (FWD) indicated by a long broken line. The current Idd flowing through the IGBT decreases to 260A, and the current Idi flowing through the IGBT indicated by the short broken line increases to 145A. In the recovery operation after the diode (FWD) is turned off, the overshoot current Id as a whole and the overshoot current flowing through the IGBT are reduced to −126 A and −107 A, respectively. As shown in FIG. 9, the current density distribution of the overshoot current changes continuously and gradually in the boundary cell region, and is more particularly compared with the density distribution of the semiconductor device 110 shown in FIG. 5B. The concentration of hole current density in the unit cell region close to the cell region is relaxed. The maximum of the hole current density occurs in the second body diode from the boundary cell region, and is reduced to about ½ of FIG. 5B with the maximum value of 23300 A / cm 2 .

また、図７の半導体装置２００では境界セル領域に絶縁ゲートトレンチＧＴが狭いピッチで配置されているため、図８のＰ５の時点で絶縁ゲートトレンチ下部において最大となる電界強度が、図１０（ａ）に示すように境界セル領域の全体に亘って高い電界強度の状態で連続的に分散されている。これによって、オーバーシュート電流の電流密度分布も、境界セル領域の全体に亘って比較的高い密度で連続的に分散され、単位セル領域での電流密度の集中が緩和されると考えられる。   Further, in the semiconductor device 200 of FIG. 7, since the insulating gate trenches GT are arranged at a narrow pitch in the boundary cell region, the electric field strength that becomes maximum at the lower part of the insulating gate trench at the time point P5 of FIG. As shown in (2), the entire boundary cell region is continuously dispersed in a state of high electric field strength. As a result, the current density distribution of the overshoot current is also continuously dispersed at a relatively high density over the entire boundary cell region, and it is considered that the concentration of the current density in the unit cell region is alleviated.

このように、シミュレーションによれば、図７の半導体装置２００においては、境界セル領域を設けずに間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した図１の半導体装置１１０に較べて、ダイオードに近いＩＧＢＴの単位セル領域のボディダイオードにおいてホール電流密度の集中が緩和され、全体としてオーバーシュート電流も低減される。すなわち、図７の半導体装置２００においては、絶縁ゲートトレンチが単位セル領域のフローティング領域よりも狭いピッチで配置されてなる境界セル領域を移用して、絶縁ゲートトレンチ下部においてアバランシェによって発生する逆方向に流れる電流を分散して、ＩＧＢＴセルのリカバリ時における破壊耐量を改善することができる。   As described above, according to the simulation, the semiconductor device 200 of FIG. 7 has a diode as compared with the semiconductor device 110 of FIG. 1 in which the thinned channel IGBT and the diode are simply arranged without providing the boundary cell region. In the body diode in the unit cell region of the IGBT close to, the concentration of the hole current density is alleviated and the overshoot current is also reduced as a whole. That is, in the semiconductor device 200 of FIG. 7, the reverse cell direction generated by the avalanche is transferred under the insulating gate trench by transferring the boundary cell region in which the insulating gate trench is arranged at a narrower pitch than the floating region of the unit cell region. It is possible to improve the breakdown tolerance during recovery of the IGBT cell by dispersing the current flowing through the IGBT.

以上のようにして、図７に示す半導体装置２００は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板３１に形成された半導体装置であって、間引きチャネル型ＩＧＢＴとダイオードの相互干渉を抑制した破壊耐量の高い半導体装置とすることができる。   As described above, the semiconductor device 200 shown in FIG. 7 is a semiconductor device in which the thinned channel type IGBT and the diode are formed on the same semiconductor substrate 31, and the breakdown is suppressed with the mutual interference between the thinned channel type IGBT and the diode. A semiconductor device with high tolerance can be obtained.

次に、図７に示す半導体装置２００の変形例について説明する。   Next, a modification of the semiconductor device 200 illustrated in FIG. 7 will be described.

図１１は、別の半導体装置の例で、半導体装置２０１の模式的な断面図である。尚、図１１の半導体装置２０１において、図７の半導体装置２００と同様の部分については、同じ符号を付けた。   FIG. 11 is a schematic cross-sectional view of a semiconductor device 201 as another example of the semiconductor device. In the semiconductor device 201 of FIG. 11, the same reference numerals are given to the same parts as those of the semiconductor device 200 of FIG.

図７の半導体装置２００においては、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘが、単位セル領域においてボディ領域３２ｂを構成する絶縁ゲートトレンチＧＴの間隔Ｗｂに等しいように構成されていた。これによれば、前述したように、当該半導体装置２００の境界セル領域において、ほぼ均一な電界強度分布が得られることとなる。このため、境界セル領域においてリカバリ時の逆方向に流れる電流を一様に分散させて、ダイオードに近いＩＧＢＴのボディダイオードにおける電流密度の集中を緩和することができる。   In the semiconductor device 200 of FIG. 7, the interval Wx between adjacent insulated gate trenches GT in the boundary cell region is configured to be equal to the interval Wb between the insulated gate trenches GT constituting the body region 32b in the unit cell region. . According to this, as described above, a substantially uniform electric field strength distribution can be obtained in the boundary cell region of the semiconductor device 200. For this reason, the current flowing in the reverse direction at the time of recovery in the boundary cell region can be uniformly dispersed, and the concentration of current density in the body diode of the IGBT close to the diode can be reduced.

図１１に示す半導体装置２０１においても、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘは、単位セル領域においてフローティング領域３２ｆを構成する絶縁ゲートトレンチＧＴの間隔Ｗｆに較べて狭く設定されている。しかしながら、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘは、等間隔ではなく、ダイオードセル領域に近づくほど狭くなるように構成されている。   Also in the semiconductor device 201 shown in FIG. 11, the interval Wx between the adjacent insulated gate trenches GT in the boundary cell region is set narrower than the interval Wf between the insulated gate trenches GT constituting the floating region 32f in the unit cell region. Yes. However, the interval Wx between adjacent insulated gate trenches GT in the boundary cell region is not an equal interval, and is configured to become narrower as it approaches the diode cell region.

図１１に示す半導体装置２０１においても、境界セル領域に配置された絶縁ゲートトレンチＧＴの下部で電界集中が起きるが、半導体装置２０１の境界セル領域においては、絶縁ゲートトレンチＧＴの間隔Ｗｘがダイオードセル領域に近づくほど連続的に狭くなっているため、電界強度分布も、ダイオードからＩＧＢＴの単位セル領域に近づくに従って、連続的に弱く変化することとなる。これによって、当該境界セル領域においてリカバリ時の逆方向に流れる電流を連続的に変化するように分散させて、ダイオードに近いＩＧＢＴの単位セル領域のボディダイオードにおける電流密度の集中を緩和することができる。   Also in the semiconductor device 201 shown in FIG. 11, the electric field concentration occurs below the insulated gate trench GT arranged in the boundary cell region. However, in the boundary cell region of the semiconductor device 201, the interval Wx between the insulated gate trenches GT is a diode cell. Since the region becomes narrower as it gets closer to the region, the electric field intensity distribution also changes continuously weakly as it gets closer to the unit cell region of the IGBT from the diode. As a result, the current flowing in the reverse direction at the time of recovery in the boundary cell region can be dispersed so as to continuously change, thereby reducing the concentration of current density in the body diode of the IGBT unit cell region close to the diode. .

図１２と図１３は、本発明ではないが参考とする半導体装置の例で、半導体装置２０２，２０３の模式的な断面図である。図１２と図１３に示す半導体装置２０２，２０３は、それぞれ、図７と図１１に示す半導体装置２００，２０１に対応した半導体装置となっており、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘが、対応する半導体装置と同じ間隔になっている。 FIG. 12 and FIG. 13 are schematic cross-sectional views of the semiconductor devices 202 and 203 as examples of the semiconductor device which is not the present invention but is a reference . The semiconductor devices 202 and 203 shown in FIG. 12 and FIG. 13 are semiconductor devices corresponding to the semiconductor devices 200 and 201 shown in FIG. 7 and FIG. 11, respectively, and the adjacent insulating gate trenches GT in the boundary cell region. The interval Wx is the same as that of the corresponding semiconductor device.

図７と図１１に示す半導体装置２００，２０１の境界セル領域における絶縁ゲートトレンチＧＴにより分断されたベース層３２の各領域には、絶縁ゲートトレンチＧＴに隣接してＮ導電型領域３７が形成されており、境界セル領域は、どちらも、ＩＧＢＴのボディ領域のみで構成されていた。一方、図１２と図１３に示す半導体装置２０２，２０３の境界セル領域における絶縁ゲートトレンチＧＴにより分断されたベース層３２の各領域には、Ｎ導電型領域３７が形成されておらず、エミッタ電極Ｅとも接続されていない。言い換えれば、図１２と図１３に示す半導体装置２０２，２０３の境界セル領域は、ＩＧＢＴのフローティング領域のみで構成されていると言える。   In each region of the base layer 32 divided by the insulated gate trench GT in the boundary cell region of the semiconductor devices 200 and 201 shown in FIGS. 7 and 11, an N conductivity type region 37 is formed adjacent to the insulated gate trench GT. Both of the boundary cell regions are composed only of the body region of the IGBT. On the other hand, the N conductivity type region 37 is not formed in each region of the base layer 32 divided by the insulated gate trench GT in the boundary cell region of the semiconductor devices 202 and 203 shown in FIGS. E is not connected. In other words, it can be said that the boundary cell region of the semiconductor devices 202 and 203 shown in FIGS. 12 and 13 is composed only of the floating region of the IGBT.

図７と図１１に示す半導体装置２００，２０１では、境界セル領域がＩＧＢＴのボディ領域のみで構成されており、該境界セル領域の全体がＩＧＢＴの電流容量拡大に寄与する。このため同じ許容電流とする場合、図７と図１１に示す半導体装置２００，２０１は、図１２と図１３に示す半導体装置２０２，２０３に較べて、小型の半導体装置とすることができる。しかしながら、境界セル領域のリカバリ時における電流分散効果は主として、狭いピッチで配置された絶縁ゲートトレンチＧＴに起因している。このため、図７と図１１に示す半導体装置２００，２０１に限らず、図１２と図１３に示す半導体装置２０２，２０３についても、境界セル領域のリカバリ時における電流分散効果が得られ、ダイオードに近いＩＧＢＴのボディダイオードにおける電流密度の集中を緩和することができる。   In the semiconductor devices 200 and 201 shown in FIG. 7 and FIG. 11, the boundary cell region is configured only by the body region of the IGBT, and the entire boundary cell region contributes to the current capacity expansion of the IGBT. Therefore, when the same allowable current is used, the semiconductor devices 200 and 201 shown in FIGS. 7 and 11 can be made smaller than the semiconductor devices 202 and 203 shown in FIGS. However, the current distribution effect during the recovery of the boundary cell region is mainly due to the insulated gate trenches GT arranged at a narrow pitch. For this reason, not only the semiconductor devices 200 and 201 shown in FIGS. 7 and 11, but also the semiconductor devices 202 and 203 shown in FIGS. The concentration of current density in the body diode of the near IGBT can be reduced.

図１４と図１５は、別の半導体装置の例で、半導体装置２０４，２０５の模式的な断面図である。   14 and 15 are schematic cross-sectional views of semiconductor devices 204 and 205, which are examples of other semiconductor devices.

図１４と図１５に示す半導体装置２０４，２０５では、単位セル領域におけるボディ領域３２ｂとフローティング領域３２ｆを交互に配置する構成が、境界セル領域においても維持されている。図１４の半導体装置２０４は、図７の半導体装置２００に対応しており、境界セル領域における隣り合った絶縁ゲートトレンチＧＴの間隔Ｗｘが、単位セル領域においてボディ領域３２ｂを構成する絶縁ゲートトレンチＧＴの間隔Ｗｂに等しいように構成されている。従って、図１４の半導体装置２０４では、境界セル領域においても間引きチャネル型ＩＧＢＴのボディ領域とフローティング領域の繰り返し構造を保ったままで、図７の半導体装置２００と同様にして、境界セル領域においてリカバリ時の逆方向に流れる電流を一様に分散させて、ダイオードに近いＩＧＢＴのボディダイオードにおける電流密度の集中を緩和することができる。   In the semiconductor devices 204 and 205 shown in FIGS. 14 and 15, the configuration in which the body regions 32b and the floating regions 32f in the unit cell region are alternately arranged is maintained in the boundary cell region. The semiconductor device 204 in FIG. 14 corresponds to the semiconductor device 200 in FIG. 7, and an interval Wx between adjacent insulating gate trenches GT in the boundary cell region is an insulating gate trench GT that forms the body region 32 b in the unit cell region. It is comprised so that it may become equal to the space | interval Wb. Therefore, in the semiconductor device 204 of FIG. 14, in the boundary cell region, in the same manner as in the semiconductor device 200 of FIG. 7, the repeated structure of the thinned channel IGBT body region and the floating region is maintained in the boundary cell region. The current flowing in the opposite direction can be uniformly distributed, and the concentration of current density in the body diode of the IGBT close to the diode can be reduced.

また、図１５の半導体装置２０５は、境界セル領域においてエミッタ電極Ｅに接続されないフローティング領域を構成する絶縁ゲートトレンチＧＴの間隔Ｗｘが、ダイオードセル領域に近づくほど狭いように構成されている。この場合にも、境界セル領域においても間引きチャネル型ＩＧＢＴのボディ領域とフローティング領域の繰り返し構造を保ったままで、電界強度分布をダイオードからＩＧＢＴの単位セル領域に近づくに従って連続的に変化させて、電流密度を分散させることができる。   Further, the semiconductor device 205 of FIG. 15 is configured such that the interval Wx between the insulated gate trenches GT constituting the floating region that is not connected to the emitter electrode E in the boundary cell region becomes narrower as it approaches the diode cell region. Also in this case, the electric field intensity distribution is continuously changed from the diode toward the IGBT unit cell region while maintaining the repeating structure of the thinned-channel IGBT body region and the floating region in the boundary cell region. The density can be dispersed.

図１６は、別の半導体装置の例で、半導体装置２０６の模式的な断面図である。   FIG. 16 is a schematic cross-sectional view of a semiconductor device 206 as another example of the semiconductor device.

図７の半導体装置２００においては、境界セル領域と単位セル領域の絶縁ゲートトレンチＧＴが、全て同じ深さで形成されていた。これによれば、絶縁ゲートトレンチＧＴを境界セル領域において上記した所定の配置関係となるように設定するだけで、特別な工程を追加することなく半導体装置２００を製造することができる。このため、図７の半導体装置２００は、安価な半導体装置とすることができる。   In the semiconductor device 200 of FIG. 7, the insulating gate trenches GT in the boundary cell region and the unit cell region are all formed at the same depth. According to this, the semiconductor device 200 can be manufactured without adding a special process only by setting the insulated gate trench GT to have the above-described predetermined arrangement relationship in the boundary cell region. Therefore, the semiconductor device 200 in FIG. 7 can be an inexpensive semiconductor device.

一方、図１６に示す半導体装置２０６においては、単位セル領域における絶縁ゲートトレンチＧＴ１と境界セル領域における絶縁ゲートトレンチＧＴ２が異なる深さｄ１，ｄ２となっており、境界セル領域における絶縁ゲートトレンチＧＴ２が単位セル領域における絶縁ゲートトレンチＧＴ１より浅く形成されてなるように構成されている（ｄ１＞ｄ２）。この場合には、図７の半導体装置２００のように単位セル領域と境界セル領域の絶縁ゲートトレンチＧＴを同じ深さで形成する場合に較べて、境界セル領域における電界強度が低減されることとなる。このため、図１６の半導体装置２０６は、図７の半導体装置２００に較べて、境界セル領域においてリカバリ時の逆方向に流れる電流の密度を低減して、電流集中を緩和することができる。尚、図１１〜図１５に示した半導体装置２０１〜２０５についても、境界セル領域における絶縁ゲートトレンチを単位セル領域における絶縁ゲートトレンチより浅く形成することで、同様の効果が得られることは言うまでもない。   On the other hand, in the semiconductor device 206 shown in FIG. 16, the insulated gate trench GT1 in the unit cell region and the insulated gate trench GT2 in the boundary cell region have different depths d1 and d2, and the insulated gate trench GT2 in the boundary cell region has The unit cell region is formed to be shallower than the insulated gate trench GT1 (d1> d2). In this case, the electric field strength in the boundary cell region is reduced compared to the case where the insulated gate trench GT in the unit cell region and the boundary cell region is formed at the same depth as in the semiconductor device 200 of FIG. Become. Therefore, the semiconductor device 206 in FIG. 16 can reduce current density by reducing the density of current flowing in the reverse direction during recovery in the boundary cell region as compared with the semiconductor device 200 in FIG. Note that it is needless to say that the semiconductor device 201 to 205 shown in FIGS. 11 to 15 can obtain the same effect by forming the insulating gate trench in the boundary cell region shallower than the insulating gate trench in the unit cell region. .

次に、図７の半導体装置２００のＩＧＢＴセル領域の構造はそのままにして、ダイオードセル領域の構造を変更した半導体装置について説明する。   Next, a semiconductor device in which the structure of the diode cell region is changed while the structure of the IGBT cell region of the semiconductor device 200 of FIG. 7 is left as it is will be described.

図１７は、別の半導体装置の例で、半導体装置２０７の模式的な断面図である。   FIG. 17 is a schematic cross-sectional view of the semiconductor device 207 as another example of the semiconductor device.

図１７の半導体装置２０７においては、ＩＧＢＴセル領域だけでなく、ダイオードセル領域においても、ＩＧＢＴセル領域の単位セル領域における絶縁ゲートトレンチＧＴと同じ深さで同じ断面構造の絶縁トレンチＺＴが形成されている。この絶縁トレンチＺＴは、ダイオードセル領域において、繰り返し配置されている。これによれば、リカバリ時にダイオードセル領域の絶縁トレンチＺＴ下部にも電界集中が置きるため、絶縁トレンチＺＴを形成していない図７の半導体装置２００に較べて、ダイオードセル領域における電界強度が増大することとなる。このため、図１７の導体装置２０７においては、リカバリ時の逆方向に流れる電流が、図７の半導体装置２００に較べて、ダイオードセル領域において増大し、ＩＧＢＴセル領域において減少する。これによって、リカバリ時の逆方向に流れる電流を当該半導体装置２０７に全体に亘って分散させ、電流集中を緩和することができる。   In the semiconductor device 207 of FIG. 17, not only the IGBT cell region but also the diode cell region, the insulating trench ZT having the same cross-sectional structure is formed at the same depth as the insulating gate trench GT in the unit cell region of the IGBT cell region. Yes. The insulating trench ZT is repeatedly arranged in the diode cell region. According to this, since electric field concentration is also placed under the insulating trench ZT in the diode cell region during recovery, the electric field strength in the diode cell region is increased compared to the semiconductor device 200 of FIG. 7 in which the insulating trench ZT is not formed. Will be. Therefore, in the conductor device 207 of FIG. 17, the current flowing in the reverse direction at the time of recovery increases in the diode cell region and decreases in the IGBT cell region as compared with the semiconductor device 200 of FIG. As a result, the current flowing in the reverse direction at the time of recovery can be dispersed throughout the semiconductor device 207 and the current concentration can be reduced.

ダイオードセル領域における絶縁トレンチＺＴは、図１７の半導体装置２０７のように、繰り返し配置されてなることが好ましい。これによれば、ダイオードセル領域において、均一な電界強度分布が得られることとなる。このため、ダイオードセル領域においてリカバリ時の逆方向に流れる電流を一様に分散させて、電流密度の集中を緩和することができる。尚、図１１〜図１６に示した半導体装置２０１〜２０６についても、ダイオードセル領域に絶縁トレンチを形成することで、同様の効果が得られることは言うまでもない。   The insulating trenches ZT in the diode cell region are preferably arranged repeatedly as in the semiconductor device 207 of FIG. According to this, a uniform electric field intensity distribution can be obtained in the diode cell region. For this reason, in the diode cell region, the current flowing in the reverse direction at the time of recovery can be uniformly distributed, and the concentration of current density can be alleviated. Needless to say, the semiconductor device 201 to 206 shown in FIGS. 11 to 16 can obtain the same effect by forming an insulating trench in the diode cell region.

図１８は、別の半導体装置の例で、半導体装置２０８の模式的な断面図である。   FIG. 18 is a schematic cross-sectional view of a semiconductor device 208 as another example of the semiconductor device.

図１８に示す半導体装置２０８は、ＩＧＢＴセル領域におけるベース層３２が、ダイオードセル領域に延設され、単位セル領域における絶縁ゲートトレンチ１と同じ深さで同じ断面構造の第２絶縁ゲートトレンチＧＴ３が、ダイオードセル領域にも形成されている。半導体装置２０８においては、ベース層３２をダイオードのアノード領域としても利用できるため、例えば図７に示した半導体装置２００のようにダイオードセル領域にダイオード専用のアノード領域３５を形成する場合に較べて、製造コストを低減することができる。   In the semiconductor device 208 shown in FIG. 18, the base layer 32 in the IGBT cell region extends to the diode cell region, and the second insulating gate trench GT3 having the same depth and the same cross-sectional structure as the insulating gate trench 1 in the unit cell region is formed. Also formed in the diode cell region. In the semiconductor device 208, the base layer 32 can also be used as the anode region of the diode. Therefore, compared with the case where the diode-dedicated anode region 35 is formed in the diode cell region, for example, as in the semiconductor device 200 shown in FIG. Manufacturing cost can be reduced.

特に、図１８に示す半導体装置２０８は、ダイオードセル領域における半導体基板３１の主面側に、ＩＧＢＴの単位セル領域における半導体基板３１の主面側と同じ単位セルの断面構造が、繰り返し形成された構造となっている。このように、半導体基板３１の主面側がＩＧＢＴセル領域の単位セル領域とダイオードセル領域で同じ構造となるため、設計・製造が簡単になり、これによっても製造コストを低減することができる。   In particular, in the semiconductor device 208 shown in FIG. 18, the same unit cell sectional structure as the main surface side of the semiconductor substrate 31 in the IGBT unit cell region is repeatedly formed on the main surface side of the semiconductor substrate 31 in the diode cell region. It has a structure. As described above, since the main surface side of the semiconductor substrate 31 has the same structure in the unit cell region and the diode cell region of the IGBT cell region, the design / manufacturing is simplified, and this can also reduce the manufacturing cost.

図１９と図２０は、図１８に示した半導体装置２０８のより具体的な応用例で、それぞれ、半導体装置２０９，２１０の模式的な断面図である。   19 and 20 are more specific application examples of the semiconductor device 208 shown in FIG. 18, and are schematic cross-sectional views of the semiconductor devices 209 and 210, respectively.

図１９に示す半導体装置２０９では、ダイオードセル領域における第２絶縁ゲートトレンチＧＴ３が、ＩＧＢＴセル領域における絶縁ゲートトレンチＧＴ１と並列接続されている。このため、ダイオードセル領域における主面側に形成された構造部分もＩＧＢＴとして機能させることができ、該構造部分をＩＧＢＴの電流容量拡大に寄与させることができる。   In the semiconductor device 209 shown in FIG. 19, the second insulated gate trench GT3 in the diode cell region is connected in parallel with the insulated gate trench GT1 in the IGBT cell region. For this reason, the structure part formed in the main surface side in a diode cell area | region can also be functioned as IGBT, and this structure part can be contributed to the current capacity expansion of IGBT.

一方、図２０に示す半導体装置２１０では、ダイオードセル領域における第２絶縁ゲートトレンチＧＴ３が、エミッタ電極Ｅに短絡されている。このため、ダイオードセル領域における主面側に形成された構造部分はＩＧＢＴとして機能せず、該構造部分をダイオード専用に機能させることができる。これによって、ダイオード設計が容易になる。   On the other hand, in the semiconductor device 210 shown in FIG. 20, the second insulated gate trench GT3 in the diode cell region is short-circuited to the emitter electrode E. For this reason, the structure part formed in the main surface side in a diode cell area | region does not function as IGBT, but this structure part can be functioned only for a diode. This facilitates diode design.

図２１と図２２は、上記したダイオードセル領域をダイオード専用に機能させる別の半導体装置を示す図で、それぞれ、半導体装置２１１，２１２の模式的な断面図である。   FIG. 21 and FIG. 22 are diagrams showing another semiconductor device that causes the above-described diode cell region to function exclusively for the diode, and are schematic cross-sectional views of the semiconductor devices 211 and 212, respectively.

図２１に示す半導体装置２１１は、ダイオードセル領域における半導体基板３１の主面側に、Ｎ導電型（Ｎ＋）のエミッタ領域３７を除いて単位セル領域における半導体基板３１の主面側と同じ単位セルの断面構造が、繰り返し形成されている。これによれば、ＩＧＢＴセル領域の単位セル領域と同じゲート配線パターンをダイオードセル領域に用いることができ、ダイオード設計がさらに容易になる。   The semiconductor device 211 shown in FIG. 21 has the same unit cell as the main surface side of the semiconductor substrate 31 in the unit cell region except for the N conductivity type (N +) emitter region 37 on the main surface side of the semiconductor substrate 31 in the diode cell region. The cross-sectional structure is repeatedly formed. According to this, the same gate wiring pattern as the unit cell region of the IGBT cell region can be used for the diode cell region, and the diode design is further facilitated.

また、図２２に示す半導体装置２１２では、ダイオードセル領域におけるベース層３２の一部に第２絶縁ゲートトレンチＧＴ３に隣接してＮ導電型（Ｎ＋）のエミッタ領域３７が形成されているが、ダイオードセル領域における前記ベース層３２の一部は、エミッタ領域３７を除いて、エミッタ電極Ｅに接続されている。これによっても、ダイオードセル領域をダイオード専用に機能させることができ、ダイオード設計が容易になる。   In the semiconductor device 212 shown in FIG. 22, an N conductivity type (N +) emitter region 37 is formed adjacent to the second insulated gate trench GT3 in a part of the base layer 32 in the diode cell region. A part of the base layer 32 in the cell region is connected to the emitter electrode E except for the emitter region 37. This also allows the diode cell region to function exclusively for the diode, facilitating diode design.

尚、図１８〜図２１に示した半導体装置２０８〜２１１では、ダイオードセル領域にＩＧＢＴセル領域の単位セル領域と同じ主面側の断面構造が繰り返し形成された例を示した。しかしながらこれに限らず、それぞれ、ダイオードセル領域における第２絶縁ゲートトレンチＧＴ３の配線方法やエミッタ領域３７の有無が同じであれば、図２２に示した半導体装置２１２のように、ダイオードセル領域における主面側の断面構造が、ＩＧＢＴセル領域の単位セル領域における主面側の断面構造と異なっていてもよい。   In the semiconductor devices 208 to 211 shown in FIGS. 18 to 21, the example in which the same cross-sectional structure on the main surface side as the unit cell region of the IGBT cell region is repeatedly formed in the diode cell region is shown. However, the present invention is not limited to this. If the wiring method of the second insulated gate trench GT3 in the diode cell region and the presence or absence of the emitter region 37 are the same, the main device in the diode cell region as in the semiconductor device 212 shown in FIG. The cross-sectional structure on the surface side may be different from the cross-sectional structure on the main surface side in the unit cell region of the IGBT cell region.

また、図１７〜図２２に示した半導体装置２０７〜２１２は、図７の半導体装置２００におけるＩＧＢＴセル領域の構造をそのままにして、ダイオードセル領域の構造を変更した半導体装置である。従って、図１７〜図２２に示した半導体装置２０７〜２１２は、図７に示した半導体装置２００と同じ境界セル領域の構造を有しており、前述したように破壊耐量が高く小型で安価な半導体装置とすることができる。また、図１７〜図２２に示した半導体装置２０７〜２１２のダイオードセル領域における主面側の断面構造は、図１１〜図１６に示した半導体装置２０１〜２０６と同じ境界セル領域を持つ半導体装置のダイオードセル領域にも適用することができ、上述した半導体装置２０７〜２１２と同様の効果を発揮させることができる。   Also, the semiconductor devices 207 to 212 shown in FIGS. 17 to 22 are semiconductor devices in which the structure of the diode cell region is changed while the structure of the IGBT cell region in the semiconductor device 200 of FIG. 7 is left as it is. Therefore, the semiconductor devices 207 to 212 shown in FIGS. 17 to 22 have the same boundary cell region structure as the semiconductor device 200 shown in FIG. A semiconductor device can be obtained. In addition, the cross-sectional structure on the main surface side in the diode cell region of the semiconductor devices 207 to 212 shown in FIGS. 17 to 22 has the same boundary cell region as that of the semiconductor devices 201 to 206 shown in FIGS. This can also be applied to the diode cell region, and the same effects as those of the semiconductor devices 207 to 212 described above can be exhibited.

以上のようにして、図７〜図２２の半導体装置２００〜２１２により例示した本発明の半導体装置は、間引きチャネル型ＩＧＢＴとダイオードとが同じ半導体基板に形成された半導体装置であって、間引きチャネル型ＩＧＢＴとダイオードの相互干渉を抑制することができ、破壊耐量が高く、小型で安価に製造することのできる半導体装置となっている。   As described above, the semiconductor device of the present invention exemplified by the semiconductor devices 200 to 212 of FIGS. 7 to 22 is a semiconductor device in which the thinned channel type IGBT and the diode are formed on the same semiconductor substrate, and the thinned channel This is a semiconductor device that can suppress the mutual interference between the type IGBT and the diode, has a high breakdown tolerance, is small and can be manufactured at low cost.

従って、本発明の半導体装置は、インバータ回路の構成に用いられる半導体装置として好適である。   Therefore, the semiconductor device of the present invention is suitable as a semiconductor device used for the configuration of the inverter circuit.

また、自動車等の車両においては、直流電源が使用されると共に、モータ等に給電するための高電圧で大電流容量のインバータ回路が必要である。このため、小型で安価に製造することのできる本発明の半導体装置は、車載用の半導体装置として好適である。   Further, in a vehicle such as an automobile, a DC power source is used, and an inverter circuit having a high voltage and a large current capacity for supplying power to a motor or the like is necessary. For this reason, the semiconductor device of the present invention that is small and can be manufactured at low cost is suitable as an in-vehicle semiconductor device.

間引きチャネル型ＩＧＢＴとダイオードを単純に隣接して配置した、半導体装置１１０の模式的な断面図である。FIG. 3 is a schematic cross-sectional view of a semiconductor device 110 in which a thinned channel IGBT and a diode are simply arranged adjacent to each other. シミュレーションに用いるインバータ回路の回路モデルの一例で、回路モデルＭ１の等価回路図である。It is an example of the circuit model of the inverter circuit used for simulation, and is an equivalent circuit diagram of the circuit model M1. 図２の回路モデルＭ１にある半導体装置１０１，１０２に図１の半導体装置１１０を適用した場合のシミュレーション結果の一例で、図２に示す電流Ｉｄおよび半導体装置１１０の温度Ｔの時間変化を示した図である。FIG. 2 is an example of a simulation result when the semiconductor device 110 of FIG. 1 is applied to the semiconductor devices 101 and 102 in the circuit model M1 of FIG. 2, and shows temporal changes in the current Id and the temperature T of the semiconductor device 110 shown in FIG. FIG. （ａ），（ｂ）は、それぞれ、図３のＰ１とＰ２の各時点での半導体装置１１０におけるホール電流密度分布を示した図である。(A), (b) is the figure which showed the hole current density distribution in the semiconductor device 110 in each time of P1 and P2 of FIG. 3, respectively. （ａ），（ｂ）は、それぞれ、図３のＰ３とＰ４の各時点での半導体装置１１０におけるホール電流密度分布を示した図である。(A), (b) is the figure which showed the hole current density distribution in the semiconductor device 110 in each time of P3 and P4 of FIG. 3, respectively. （ａ），（ｂ）は、半導体装置１１０のＩＧＢＴセル領域とダイオードセル領域の境界付近において、それぞれ、図３のＰ４の時点における電界強度分布と衝突イオン化によるキャリア発生量の分布を拡大して示した図である。(A), (b) expands the distribution of the electric field intensity distribution at the time point P4 in FIG. 3 and the carrier generation amount due to collision ionization in the vicinity of the boundary between the IGBT cell region and the diode cell region of the semiconductor device 110, respectively. FIG. 本発明の半導体装置の一例で、半導体装置２００の模式的な断面図である。1 is a schematic cross-sectional view of a semiconductor device 200 as an example of the semiconductor device of the present invention. 図２の回路モデルＭ１にある半導体装置１０１，１０２に図７の半導体装置２００を適用した場合のシミュレーション結果の一例で、図２に示す電流Ｉｄおよび半導体装置２００の温度Ｔの時間変化を示した図である。FIG. 7 is an example of a simulation result when the semiconductor device 200 of FIG. 7 is applied to the semiconductor devices 101 and 102 in the circuit model M1 of FIG. 2, and shows temporal changes of the current Id and the temperature T of the semiconductor device 200 shown in FIG. FIG. 図８のＰ５の時点での半導体装置２００におけるホール電流密度分布を示した図である。FIG. 9 is a diagram showing a hole current density distribution in the semiconductor device 200 at a time point P5 in FIG. 8. （ａ），（ｂ）は、半導体装置２００のＩＧＢＴセル領域とダイオードセル領域の境界付近において、それぞれ、図８のＰ５の時点における電界強度分布と衝突イオン化によるキャリア発生量の分布を拡大して示した図である。(A), (b) expands the distribution of the electric field intensity distribution at the time P5 in FIG. 8 and the carrier generation amount due to collision ionization in the vicinity of the boundary between the IGBT cell region and the diode cell region of the semiconductor device 200, respectively. FIG. 別の半導体装置の例で、半導体装置２０１の模式的な断面図である。FIG. 11 is a schematic cross-sectional view of a semiconductor device 201 as another example of the semiconductor device. 本発明ではないが参考とする半導体装置の例で、半導体装置２０２の模式的な断面図である。FIG. 5 is a schematic cross-sectional view of a semiconductor device 202 as an example of a semiconductor device that is not a reference of the present invention but is a reference . 本発明ではないが参考とする半導体装置の例で、半導体装置２０３の模式的な断面図である。In the example of the semiconductor device is not a present invention to a reference is a schematic sectional view of a semiconductor device 203. 別の半導体装置の例で、半導体装置２０４の模式的な断面図である。FIG. 11 is a schematic cross-sectional view of a semiconductor device 204 as another example of the semiconductor device. 別の半導体装置の例で、半導体装置２０５の模式的な断面図である。FIG. 10 is a schematic cross-sectional view of a semiconductor device 205 as another semiconductor device example. 別の半導体装置の例で、半導体装置２０６の模式的な断面図である。FIG. 10 is a schematic cross-sectional view of a semiconductor device 206 as another example of the semiconductor device. 別の半導体装置の例で、半導体装置２０７の模式的な断面図である。FIG. 11 is a schematic cross-sectional view of a semiconductor device 207 as another example of a semiconductor device. 別の半導体装置の例で、半導体装置２０８の模式的な断面図である。FIG. 11 is a schematic cross-sectional view of a semiconductor device 208 as another example of the semiconductor device. 図１８に示した半導体装置２０８のより具体的な応用例で、半導体装置２０９の模式的な断面図である。FIG. 19 is a schematic cross-sectional view of a semiconductor device 209 as a more specific application example of the semiconductor device 208 illustrated in FIG. 18. 図１８に示した半導体装置２０８のより具体的な応用例で、半導体装置２１０の模式的な断面図である。FIG. 19 is a schematic cross-sectional view of a semiconductor device 210 as a more specific application example of the semiconductor device 208 shown in FIG. 18. ダイオードセル領域をダイオード専用に機能させる別の半導体装置を示す図で、半導体装置２１１の模式的な断面図である。FIG. 11 is a diagram showing another semiconductor device that causes a diode cell region to function exclusively for a diode, and is a schematic cross-sectional view of the semiconductor device 211. ダイオードセル領域をダイオード専用に機能させる別の半導体装置を示す図で、半導体装置２１２の模式的な断面図である。FIG. 10 is a diagram showing another semiconductor device that allows a diode cell region to function exclusively for a diode, and is a schematic cross-sectional view of the semiconductor device 212. インバータ回路の基本構成要素を示す図で、（ａ）は、ＩＧＢＴ１００ｉとダイオード１００ｄが逆並列に接続された半導体装置１００の等価回路図である。（ｂ）は、インバータ回路において、１相分に相当するユニットの基本構成を示す図である。FIG. 2A is a diagram illustrating basic components of an inverter circuit, and FIG. 1A is an equivalent circuit diagram of a semiconductor device 100 in which an IGBT 100i and a diode 100d are connected in antiparallel. (B) is a figure which shows the basic composition of the unit corresponded to 1 phase in an inverter circuit. 特許文献１に開示されている半導体装置（ＦＷＤ内蔵型の絶縁ゲート型バイポーラトランジスタ）９１の模式的な断面図である。11 is a schematic cross-sectional view of a semiconductor device (FWD built-in type insulated gate bipolar transistor) 91 disclosed in Patent Document 1. FIG. 特許文献２に開示されているＩＧＢＴ（絶縁ゲート型半導体装置）９２ｉの模式的な断面図である。FIG. 10 is a schematic cross-sectional view of an IGBT (Insulated Gate Semiconductor Device) 92i disclosed in Patent Document 2.

符号の説明Explanation of symbols

１１０，２００〜２１２ 半導体装置
３１ 半導体基板
３２ ベース層
ＧＴ，ＧＴ１，ＧＴ２ 絶縁ゲートトレンチ
ＧＴ３ 第２絶縁ゲートトレンチ
３２ｂ ボディ領域
３２ｆ フローティング領域
３７ Ｎ導電型（Ｎ＋）領域（エミッタ領域）
Ｅ エミッタ電極
３３ Ｐ導電型（Ｐ＋）層（コレクタ領域、第１拡散層）
Ｃ コレクタ電極
３４ Ｎ導電型（Ｎ）層（フィールドストップ層）
３５ Ｐ導電型（Ｐ＋）領域
Ａ アノード電極
３６ Ｎ導電型（Ｎ＋）層（第２拡散層）
Ｋ カソード電極
ＺＴ 絶縁トレンチ 110, 200 to 212 Semiconductor device 31 Semiconductor substrate 32 Base layer GT, GT1, GT2 Insulated gate trench GT3 Second insulated gate trench 32b Body region 32f Floating region 37 N conductivity type (N +) region (emitter region)
E Emitter electrode 33 P conductivity type (P +) layer (collector region, first diffusion layer)
C Collector electrode 34 N conductivity type (N) layer (field stop layer)
35 P conductivity type (P +) region A Anode electrode 36 N conductivity type (N +) layer (second diffusion layer)
K cathode electrode ZT insulation trench

Claims (18)

第１導電型の半導体基板において、
絶縁ゲートトレンチにより前記半導体基板の主面側の表層部に形成された第２導電型のベース層が分断され、前記分断されたベース層の領域で、エミッタ電極に接続されるボディ領域とエミッタ電極に接続されないフローティング領域とが構成され、前記半導体基板の裏面側の表層部に第２導電型の第１拡散層が形成されてなる間引きチャネル型ＩＧＢＴと、
前記ＩＧＢＴに逆並列に接続されるダイオードであって、前記半導体基板の主面側の表層部に第２導電型の拡散領域が形成され、前記半導体基板の裏面側の表層部に第１導電型で該半導体基板より不純物濃度の高い第２拡散層が形成されてなるダイオードとが、
それぞれ、セルの集合体として形成されてなり、
前記第２拡散層上における前記ダイオードのセルの集合体でダイオードセル領域が構成され、
前記第１拡散層上における前記ＩＧＢＴのセルの集合体でＩＧＢＴセル領域が構成され、
前記ＩＧＢＴセル領域が、単位セルが繰り返し配置されてなる単位セル領域と、前記ダイオードセル領域に隣接する境界セル領域とからなり、
前記境界セル領域における隣り合った前記絶縁ゲートトレンチの間隔が、前記単位セル領域において前記フローティング領域を構成する前記絶縁ゲートトレンチの間隔に較べて狭く設定され、
前記境界セル領域が、前記ボディ領域を含むように構成されてなることを特徴とする半導体装置。 In the first conductivity type semiconductor substrate,
The base layer of the second conductivity type formed in the surface layer portion on the main surface side of the semiconductor substrate is divided by the insulated gate trench, and the body region and the emitter electrode connected to the emitter electrode in the region of the divided base layer A thinned channel type IGBT in which a floating region not connected to the semiconductor substrate is formed, and a first diffusion layer of a second conductivity type is formed on a surface layer portion on the back surface side of the semiconductor substrate;
A diode that will be connected in anti-parallel to the IGBT, the diffusion region of the second conductivity type is formed in a surface portion of the main surface side of the semiconductor substrate, a first conductivity type in a surface portion of the back surface side of the semiconductor substrate And a diode formed with a second diffusion layer having an impurity concentration higher than that of the semiconductor substrate,
Each is formed as a collection of cells,
A diode cell region is formed by an assembly of the diode cells on the second diffusion layer,
An IGBT cell region is composed of an aggregate of the IGBT cells on the first diffusion layer,
The IGBT cell region includes a unit cell region in which unit cells are repeatedly arranged, and a boundary cell region adjacent to the diode cell region,
Spacing of the insulated gate trenches adjacent in the boundary region is a narrower rather set compared to the spacing of the gate trenches constituting the floating region in the unit cell region,
The semiconductor device , wherein the boundary cell region is configured to include the body region . 前記境界セル領域における隣り合った絶縁ゲートトレンチの間隔が、
前記単位セル領域において前記ボディ領域を構成する絶縁ゲートトレンチの間隔に等しいことを特徴とする請求項１に記載の半導体装置。 The distance between adjacent insulated gate trenches in the boundary cell region is
2. The semiconductor device according to claim 1, wherein the unit cell region is equal to an interval between insulated gate trenches constituting the body region. 前記境界セル領域における隣り合った絶縁ゲートトレンチの間隔が、
前記ダイオードセル領域に近づくほど狭いことを特徴とする請求項１に記載の半導体装置。 The distance between adjacent insulated gate trenches in the boundary cell region is
The semiconductor device according to claim 1, wherein the semiconductor device is narrower as it approaches the diode cell region. 前記境界セル領域が、
前記ボディ領域のみで構成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 The border cell region is
4. The semiconductor device according to claim 1, comprising only the body region. 5. 前記境界セル領域において、
前記ボディ領域と前記フローティング領域が交互に配置されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 In the boundary cell region,
The semiconductor device according to any one of claims 1 to 3, characterized in that the floating region and the body region is formed by alternately arranged. 前記境界セル領域において、前記フローティング領域を構成する絶縁ゲートトレンチの間隔が、
前記ダイオードセル領域に近づくほど狭いことを特徴とする請求項５に記載の半導体装置。 In the boundary cell region, the interval between the insulated gate trenches constituting the floating region is
The semiconductor device according to claim 5 , wherein the semiconductor device is narrower as it approaches the diode cell region . 前記境界セル領域における絶縁ゲートトレンチが、
前記単位セル領域における絶縁ゲートトレンチと同じ深さで形成されてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。 An insulated gate trench in the boundary cell region,
The semiconductor device according to any one of claims 1 to 6, characterized by being formed with the same depth as the gate trenches in the unit cell region. 前記境界セル領域における絶縁ゲートトレンチが、
前記単位セル領域における絶縁ゲートトレンチより浅く形成されてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。 An insulated gate trench in the boundary cell region,
The semiconductor device according to any one of claims 1 to 6, characterized by being formed shallower than the gate trenches in the unit cell region. 前記ダイオードセル領域において、
前記単位セル領域における前記絶縁ゲートトレンチと同じ深さで同じ断面構造の絶縁トレンチが形成されてなることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。 In the diode cell region,
The semiconductor device according to any one of claims 1 to 8, characterized by being formed insulating trenches of the same cross-sectional structure at the same depth as the gate trenches in the unit cell region. 前記絶縁トレンチが、前記ダイオードセル領域において、繰り返し配置されてなることを特徴とする請求項９に記載の半導体装置。 The semiconductor device according to claim 9 , wherein the insulating trench is repeatedly arranged in the diode cell region . 前記ＩＧＢＴセル領域における前記ベース層が、前記ダイオードセル領域に延設されて前記拡散領域として機能し、
前記単位セル領域における前記絶縁ゲートトレンチと同じ深さで同じ断面構造の第２絶縁ゲートトレンチが、前記ダイオードセル領域に形成されてなることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。 The base layer in the IGBT cell region extends to the diode cell region and functions as the diffusion region;
The second insulated gate trenches of the same depth in the same sectional structure as the insulated gate trench in the unit cell region, in any one of claims 1 to 8, characterized by being formed in the diode region The semiconductor device described. 前記ダイオードセル領域における前記半導体基板の主面側に、前記単位セル領域における前記半導体基板の主面側と同じ前記単位セルの断面構造が、繰り返し形成されてなることを特徴とする請求項１１に記載の半導体装置。 The main surface of the semiconductor substrate in the diode region, the cross-sectional structure of the same unit cells as the main surface of the semiconductor substrate in the unit cell region, to claim 11, characterized by being formed repeatedly The semiconductor device described. 前記第２絶縁ゲートトレンチが、前記ＩＧＢＴセル領域における前記絶縁ゲートトレンチと並列接続されてなることを特徴とする請求項１１または１２に記載の半導体装置。 The semiconductor device according to claim 11, wherein the second insulated gate trench is connected in parallel to the insulated gate trench in the IGBT cell region . 前記第２絶縁ゲートトレンチが、前記エミッタ電極に短絡されてなることを特徴とする請求項１１または１２に記載の半導体装置。 The semiconductor device according to claim 11, wherein the second insulated gate trench is short-circuited to the emitter electrode . 前記ダイオードセル領域における前記半導体基板の主面側に、第１導電型のエミッタ領域を除いて前記単位セル領域における前記半導体基板の主面側と同じ前記単位セルの断面構造が、繰り返し形成されてなることを特徴とする請求項１１に記載の半導体装置。 The same cross-sectional structure of the unit cell as the main surface side of the semiconductor substrate in the unit cell region is formed repeatedly on the main surface side of the semiconductor substrate in the diode cell region except for the emitter region of the first conductivity type. the semiconductor device according to claim 11, characterized in that. 前記ダイオードセル領域における前記ベース層の一部に、前記第２絶縁ゲートトレンチに隣接して第１導電型のエミッタ領域が形成され、
前記ベース層の一部が、前記エミッタ領域を除いて、前記エミッタ電極に接続されてなることを特徴とする請求項１１に記載の半導体装置。 An emitter region of a first conductivity type is formed adjacent to the second insulated gate trench in a part of the base layer in the diode cell region;
The semiconductor device according to claim 11 , wherein a part of the base layer is connected to the emitter electrode except for the emitter region . 前記半導体装置が、
インバータ回路の構成に用いられる半導体装置であることを特徴とする請求項１乃至１６のいずれか一項に記載の半導体装置。 The semiconductor device is
The semiconductor device according to claim 1, wherein the semiconductor device is used for a configuration of an inverter circuit . 前記半導体装置が、  The semiconductor device is
車載用の半導体装置であることを特徴とする請求項１乃至１７のいずれか一項に記載の半導体装置。  The semiconductor device according to claim 1, wherein the semiconductor device is an in-vehicle semiconductor device.
JP2008128775A 2007-06-14 2008-05-15 Semiconductor device Expired - Fee Related JP4605251B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008128775A JP4605251B2 (en) 2007-06-14 2008-05-15 Semiconductor device
EP08010520A EP2003694B1 (en) 2007-06-14 2008-06-10 Semiconductor device
US12/155,949 US7616859B2 (en) 2007-06-14 2008-06-12 Semiconductor device
CN2008101094797A CN101325198B (en) 2007-06-14 2008-06-12 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007157923 2007-06-14
JP2008128775A JP4605251B2 (en) 2007-06-14 2008-05-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009021557A JP2009021557A (en) 2009-01-29
JP4605251B2 true JP4605251B2 (en) 2011-01-05

Family

ID=40188639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128775A Expired - Fee Related JP4605251B2 (en) 2007-06-14 2008-05-15 Semiconductor device

Country Status (2)

Country Link
JP (1) JP4605251B2 (en)
CN (1) CN101325198B (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894865B (en) * 2009-05-21 2012-09-12 中芯国际集成电路制造(北京)有限公司 Impact-ionization metal oxide semiconductor transistor (I-MOS) and manufacturing method thereof
JP2011044508A (en) * 2009-08-19 2011-03-03 Toshiba Corp Semiconductor device for electric power
JP4957840B2 (en) * 2010-02-05 2012-06-20 株式会社デンソー Insulated gate semiconductor device
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
WO2012169053A1 (en) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 Semiconductor device and method for producing semiconductor device
JP5348276B2 (en) * 2011-07-04 2013-11-20 株式会社デンソー Semiconductor device
JP2013201360A (en) * 2012-03-26 2013-10-03 Toshiba Corp Semiconductor device
JP2014075582A (en) 2012-09-12 2014-04-24 Fuji Electric Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP6102354B2 (en) * 2013-03-06 2017-03-29 トヨタ自動車株式会社 Reverse conducting IGBT
CN104465732B (en) * 2013-09-22 2018-07-06 南京励盛半导体科技有限公司 A kind of structure of semiconductor power device
CN104600125B (en) * 2013-10-30 2018-10-26 南京励盛半导体科技有限公司 A kind of device architecture of fast recovery diode
CN103594467B (en) * 2013-11-27 2016-06-22 杭州士兰集成电路有限公司 Power semiconductor of integrated fly-wheel diode and forming method thereof
CN104733518B (en) * 2013-12-24 2019-03-19 南京励盛半导体科技有限公司 A kind of structure of semiconductor power device
JP6261494B2 (en) 2014-12-03 2018-01-17 三菱電機株式会社 Power semiconductor device
JP6878848B2 (en) * 2016-02-16 2021-06-02 富士電機株式会社 Semiconductor device
JP6635900B2 (en) * 2016-09-13 2020-01-29 株式会社東芝 Semiconductor device
JP6854654B2 (en) 2017-01-26 2021-04-07 ローム株式会社 Semiconductor device
JP6666292B2 (en) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 Semiconductor device
CN110462838B (en) 2017-10-18 2023-07-14 富士电机株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2019145708A (en) * 2018-02-22 2019-08-29 株式会社東芝 Semiconductor device
WO2019220940A1 (en) 2018-05-17 2019-11-21 富士電機株式会社 Semiconductor device
DE102018114375A1 (en) * 2018-06-15 2019-12-19 Infineon Technologies Ag Power electronics arrangement
JP6996461B2 (en) * 2018-09-11 2022-01-17 株式会社デンソー Semiconductor device
JP7352443B2 (en) * 2019-11-01 2023-09-28 株式会社東芝 Control method for semiconductor devices
WO2021254615A1 (en) * 2020-06-18 2021-12-23 Dynex Semiconductor Limited Reverse conducting igbt with controlled anode injection
JP7246423B2 (en) * 2021-03-16 2023-03-27 ローム株式会社 semiconductor equipment
JP7407757B2 (en) 2021-03-17 2024-01-04 株式会社東芝 semiconductor equipment
CN117542877B (en) * 2024-01-10 2024-03-19 上海林众电子科技有限公司 Carrier storage type IGBT device and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (en) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd Semiconductor device
JP2002222952A (en) * 2001-01-26 2002-08-09 Toshiba Corp High withstand voltage semiconductor device
JP2002314082A (en) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp Semiconductor device
JP2004349296A (en) * 2003-05-20 2004-12-09 Mitsubishi Electric Corp Semiconductor device, its manufacturing method, and method of evaluating manufacturing process of semiconductor device
JP2004363328A (en) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd Semiconductor device and its manufacturing method
JP2005101514A (en) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp Insulated gate transistor and inverter circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (en) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd Semiconductor device
JP2002222952A (en) * 2001-01-26 2002-08-09 Toshiba Corp High withstand voltage semiconductor device
JP2002314082A (en) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp Semiconductor device
JP2004349296A (en) * 2003-05-20 2004-12-09 Mitsubishi Electric Corp Semiconductor device, its manufacturing method, and method of evaluating manufacturing process of semiconductor device
JP2004363328A (en) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd Semiconductor device and its manufacturing method
JP2005101514A (en) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp Insulated gate transistor and inverter circuit

Also Published As

Publication number Publication date
CN101325198A (en) 2008-12-17
CN101325198B (en) 2010-06-30
JP2009021557A (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4605251B2 (en) Semiconductor device
EP2003694B1 (en) Semiconductor device
JP4893609B2 (en) Semiconductor device and method for driving power supply device including the semiconductor device
JP6678810B2 (en) Silicon carbide semiconductor device and power converter
US7675113B2 (en) Insulated gate transistor
JP4185157B2 (en) Semiconductor elements and electrical equipment
US7622754B2 (en) Semiconductor device and fabrication method thereof
US20180204909A1 (en) Semiconductor device
JP2007214541A (en) Semiconductor device
JP7170781B2 (en) Silicon carbide semiconductor device and power conversion device
US9620595B2 (en) Semiconductor device
JP6255111B2 (en) Semiconductor device, inverter module, inverter, railway vehicle, and manufacturing method of semiconductor device
JP4947230B2 (en) Semiconductor device
CN109585562B (en) Bidirectional power MOSFET structure with cathode short circuit structure
JP2021052078A (en) Semiconductor device and manufacturing method thereof
JP4852188B2 (en) Semiconductor device
US9601487B2 (en) Power transistor
US20210305240A1 (en) Semiconductor device
JP6976489B2 (en) Silicon carbide semiconductor device and power conversion device
CN111668212A (en) Semiconductor device with a plurality of semiconductor chips
WO2022224840A1 (en) Semiconductor device, power conversion device using same, and manufacturing method for semiconductor device
US20230139229A1 (en) Semiconductor device and power converter
JP2005243936A (en) Semiconductor device and its manufacturing method
JP5626534B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

R151 Written notification of patent or utility model registration

Ref document number: 4605251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees