JP4598777B2 - 冷陰極管駆動装置 - Google Patents

冷陰極管駆動装置 Download PDF

Info

Publication number
JP4598777B2
JP4598777B2 JP2006540886A JP2006540886A JP4598777B2 JP 4598777 B2 JP4598777 B2 JP 4598777B2 JP 2006540886 A JP2006540886 A JP 2006540886A JP 2006540886 A JP2006540886 A JP 2006540886A JP 4598777 B2 JP4598777 B2 JP 4598777B2
Authority
JP
Japan
Prior art keywords
cold cathode
cathode tube
current
cold
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006540886A
Other languages
English (en)
Other versions
JPWO2006040968A1 (ja
Inventor
正 大槻
徹 高原
秋生 牲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumida Corp
Original Assignee
Sumida Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumida Corp filed Critical Sumida Corp
Publication of JPWO2006040968A1 publication Critical patent/JPWO2006040968A1/ja
Application granted granted Critical
Publication of JP4598777B2 publication Critical patent/JP4598777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2821Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
    • H05B41/2822Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/24Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Description

本発明は、冷陰極管駆動装置に関するものである。
従来、液晶テレビジョン受像機(以下、液晶TVという)、液晶モニタなどにおける液晶ディスプレイのバックライトには、複数の冷陰極管(CCFL:Cold Cathode Fluorescent Lamp)が使用されている(例えば特許文献1参照)。例えば、画面サイズが30インチ程度である液晶TVでは、14〜16本程度の冷陰極管が使用される。
図12は、従来の冷陰極管駆動装置を示す回路図である。図5に示す装置では、N(N>1)本の冷陰極管104−1〜104−Nが設けられている。インバータ回路101は、高周波電圧を発生し、N個の昇圧トランス103−1〜103−Nは、インバータ回路101による高周波電圧を昇圧し、昇圧後の高周波電圧をN本の冷陰極管104−1〜104−Nに印加する。なお、インバータ回路101は、抵抗105−1〜105−Nでの降下電圧に基づいて冷陰極管104−1〜104−Nの導通電流値を検出し、その値に応じたゲート信号を電流制御FET102−1〜102−Nへ供給して冷陰極管104−1〜104−Nの導通電流を制御する。電流制御FET102−1〜102−Nは、インバータ回路101からのゲート信号に従って冷陰極管104−1〜104−Nに導通する電流量を制御する。
このようにして、N本の冷陰極管104−1〜104−NがN個の昇圧トランス103−1〜103−Nで駆動される。
特開2004−213994号公報(図1)
上述のように、従来の冷陰極管駆動装置では、冷陰極管104−1〜104−Nの数Nと同数の昇圧トランス103−1〜103−Nが設けられるため、複数の冷陰極管を設けた場合、昇圧トランスの数が多いことに起因して、液晶ディスプレイを有する装置の筐体内での冷陰極管駆動装置の設置スペースを大きくなってしまうとともに、冷陰極管駆動装置のコストが高くなってしまうという問題がある。
また、1つの昇圧トランスで、並列接続された複数の冷陰極管を同時に駆動する方法も開発されているが、その場合には、並列接続された複数の管の導通電流の均一化のためにバラストコンデンサを各管に直列に挿入する必要があり、そのための消費電力が増加するので、昇圧トランスの導通電流(出力電力)が大きくなるため、昇圧トランスの巻線(特に一次巻線)に大径のワイヤを使用する必要があり、昇圧トランスのサイズが大きくなってしまうとともに重量も重くなってしまう。
本発明は、上記の問題に鑑みてなされたものであり、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる冷陰極管駆動装置を得ることを目的とする。また、詳細な説明に述べるように分割制御を行うことにより、管単位で安定的な制御をすることが可能になる。
上記の課題を解決するために、本発明では以下のようにした。
本発明に係る冷陰極管駆動装置は、昇圧トランスと、複数の冷陰極管と、複数の冷陰極管のうちの1または複数の冷陰極管ずつ時分割して、昇圧トランスによる昇圧後の高周波電圧で点灯させる時分割制御回路とを備える。
これにより、複数の冷陰極管が1つの昇圧トランスで駆動されるため、各冷陰極管につき1つの昇圧トランスを設ける場合に比べ、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置に加え、次のようにしてもよい。つまり、冷陰極管駆動装置は、所定の周期の高周波電圧を生成するインバータ回路を備える。そして、時分割制御回路は、インバータ回路により生成される高周波電圧あるいはインバータ回路から複数の冷陰極管へ供給される電流の1周期内を複数に時分割し、時分割された各期間について順番に、昇圧トランスより出力される高周波電圧で、複数の冷陰極管のうちの1または複数の冷陰極管ずつ点灯させる。
これにより、簡単な回路で上述の時分割制御を実現することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置のいずれかに加え、次のようにしてもよい。時分割制御回路は、冷陰極管に対して直列に接続された複数のスイッチング素子と、各スイッチング素子のオン/オフ制御を行うための制御信号を生成する制御回路とを有する。
これにより、簡単な回路で上述の時分割制御を実現することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置に加え、スイッチング素子とアースとの間に並列に接続された複数の抵抗素子を有する。
これにより、キックオフ電流以上のバイアス電流を冷陰極管に流しておくことにより、冷陰極管の駆動をスムーズにするとともに、低消費電力化を実現することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置のいずれかに加え、スイッチング素子とアースとの間に直列に接続された複数の抵抗素子を有し、制御回路は、複数の抵抗素子に発生する電圧に応じて、各スイッチング素子のオン/オフ制御を行う。
これにより、個々の冷陰極管に流れる電流を知ることができるので、当該電流が所望の値になるように冷陰極管単位で制御を行うことが可能になる。このため、輝度ムラを解消することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置に加え、昇圧トランスの一次巻線および二次巻線のいずれか一方とアースとの間に接続された抵抗素子を有し、制御回路は、抵抗素子に発生する電圧に応じて、各スイッチング素子のオン/オフ制御を行う。
これにより、昇圧トランスから各冷陰極管に供給される電流を知ることができるので、冷陰極管の輝度ムラを解消することができる。また、スイッチング素子とアースの間に接続された複数の抵抗素子と併せて検出を行えば、各冷陰極管における漏電流を知ることができるので、各冷陰極管をさらに正確に制御することができる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置のいずれかに加え、制御回路は、インバータ回路が出力する高周波電圧の1周期以上の期間において、抵抗素子に生じた電圧の平均値に対応して、各スイッチング素子のオン/オフ制御を行う。
このため、急激な制御によって回路が発振することを防止できることから、冷陰極管を安定して制御することが可能になる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置に加え、制御回路は、各冷陰極管に流す目標となる電流である目標電流に対応するカウント値を保持し、その中から最大のカウント値を選択して対応する冷陰極管を点灯した後に所定の値を減算し、カウント値が所定の値以下になった場合には当該カウント値を削除して、残りのカウント値に対して同様の処理を繰り返す。
このため、簡単な構成により、各冷陰極管に流れる電流が所望の電流値になるように制御することが可能になる。
また、本発明に係る冷陰極管駆動装置は、上記の冷陰極管駆動装置に加え、制御回路は、各冷陰極管の目標となる駆動周波数である目標周波数に対応するカウント値を保持し、その中から最大のカウント値を選択して対応する冷陰極管を点灯した後に所定の値を減算し、カウント値が所定の値以下になった場合には当該カウント値を削除して、残りのカウント値に対して同様の処理を繰り返す。
このため、簡単な構成により、各冷陰極管の駆動周波数が所望の周波数になるように制御することが可能になる。
本発明によれば、冷陰極管駆動装置について、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる。
本発明の実施の形態1に係る冷陰極管駆動装置の構成を示す回路図である。 実施の形態1に係る冷陰極管駆動装置による時分割制御を説明する図である。 本発明の実施の形態2に係る冷陰極管駆動装置の構成を示す回路図である。 本発明の実施の形態3に係る冷陰極管駆動装置の構成を示す回路図である。 本発明の実施の形態4に係る冷陰極管駆動装置の構成を示す回路図である。 図5に示す実施の形態4において冷陰極管を点灯する前に実行される処理の流れを説明するフローチャートである。 冷陰極管に印加される電圧と電流との関係を示す図である。 図5に示す実施の形態4において冷陰極管を点灯する際に実行される処理の流れを説明するフローチャートである。 図5に示す実施の形態4において目標電流値に応じて制御する場合の処理の流れを説明するためのフローチャートである。 図5に示す実施の形態4において目標周波数に応じて制御する場合の処理の流れを説明するためのフローチャートである。 冷陰極管の駆動周波数と輝度との関係を示す図である。 従来の冷陰極管駆動装置を示す回路図である。
符号の説明
1 インバータ回路
2 昇圧トランス
3−1〜3−N,3−1a〜3−Na,3−1b〜3−Nb,3−1c〜3−Nc 冷陰極管
4−1〜4−N 時分割用FET(時分割制御回路の一部、スイッチング素子)
6 制御回路(時分割制御回路の一部、制御回路)
23 抵抗(抵抗素子)
24−1〜24−N 抵抗(抵抗素子)
以下、図に基づいて本発明の実施の形態を説明する。
実施の形態1.
図1は、本発明の実施の形態1に係る冷陰極管駆動装置の構成を示す回路図である。図1において、インバータ回路1は、直流電源に接続され所定の周期の高周波電圧を生成する回路である。また、昇圧トランス2は、インバータ回路1により生成された高周波電圧を昇圧するトランスである。
また、冷陰極管3−1〜3−Nは、それぞれの一端を昇圧トランス2の二次巻線の一端に接続され、それぞれの他端を時分割用FET4−1〜4−Nにそれぞれ接続された複数の冷陰極管(CCFL)である。冷陰極管3−iは、放電管であって、両極間を移動する電子が封入ガス等に衝突して蛍光を発光する管である。
また、時分割用FET4−1〜4−Nは、冷陰極管3−1〜3−Nのそれぞれに対して直列に接続された複数のスイッチング素子である。時分割用FET4−1〜4−Nは、冷陰極管3−1〜3−Nのそれぞれの低圧側に接続される。なお、時分割用FET4−1〜4−Nは、FET(電界効果トランジスタ)であるが、その代わりにバイポーラトランジスタを使用してもよい。
また、抵抗5−1〜5−Nは、冷陰極管3−1〜3−Nのそれぞれに対して直列に接続され、冷陰極管3−1〜3−Nのそれぞれの導通電流を検出するための抵抗素子である。
また、制御回路6は、時分割用FET4−i(i=1〜N)のオン/オフ制御を行うための制御信号を生成する回路であって、昇圧トランス2による昇圧後の高周波電圧を、時分割して、複数の冷陰極管3−1〜3−Nに1本の冷陰極管3iずつ順番に印加させる回路である。
さらに、制御回路6は、インバータ回路1により生成される高周波電圧あるいはインバータ回路1から複数の冷陰極管3−1〜3−Nへ供給される電流の1周期内を複数に時分割し、時分割された各期間について順番に、昇圧トランス2より出力される高周波電圧を、複数の冷陰極管3−1〜3−Nへ1つずつ印加させる。
なお、時分割用FET4−1〜4−Nおよび制御回路6は、昇圧トランス2による昇圧後の高周波電圧で、複数の冷陰極管3−1〜3−Nのうちの1または複数の冷陰極管ずつ時分割して点灯させる時分割制御回路として機能する。
次に、上記装置の動作について説明する。図2は、実施の形態1に係る冷陰極管駆動装置による時分割制御を説明する図である。
インバータ回路1は、所定の周期の高周波電圧を生成し、昇圧トランス2の一次巻線に印加する。また、インバータ回路1は、始動後、抵抗5−1〜5−Nでの降下電圧に基づいてランプ電流を検出し、それに基づいて出力を調整する。
昇圧トランス2は、インバータ回路1により生成された高周波電圧を昇圧する。昇圧トランス2の二次巻線に誘起した電圧は、冷陰極管3−i、時分割用FET4−iおよび抵抗5−iで構成されるN(i=1〜N)本の直列回路へ並列して印加される。
このとき、制御回路6は、所定の時系列パターンで時分割用FET4−1〜4−Nのゲート信号を生成し、インバータ回路1の出力電圧や出力電流、あるいは抵抗5−1〜5−Nの降下電圧に基づくランプ電流(つまり、昇圧トランス2の二次側の電流)の周期より短い周期で繰り返し、時分割用FET4−1〜4−Nを順番に1つずつ所定期間だけオンさせていく。
時分割用FET4−iがオン状態である期間では、昇圧トランス2により昇圧された高周波電圧は、略冷陰極管3−iの両端にかかる。したがって、制御回路6の制御によって、インバータ回路1の出力電圧や出力電流の周期より短い時間間隔で、冷陰極管3−1〜3−Nが順番に1つずつ点灯していく。
例えば、冷陰極管3−1〜3−Nが3本(N=3)である場合、図2に示すように、制御回路6は、ランプ電流IL(昇圧トランス2の二次側の電流)の周期より短い周期(図2では、4分の1の周期)でハイレベルとなるゲート信号Vgj(j=1,2,3)を生成し、それらのゲート信号を時分割用FET4−1〜4−3のゲート・ソース間に印加して、時分割用FET4−1〜4−3を順番に1つずつ所定期間だけオンさせていく。
このとき、制御回路6は、例えば、インバータ回路1の出力電圧、出力電流、ランプ電流ILなどに同期させて、ゲート信号Vgjを生成する。ゲート信号Vgjは、1周期の3分の1(=1/N)の期間だけハイレベルとなる。そして、3つ(N=3)のゲート信号Vgjは、互いに120度(=360/N)ずつ位相のずれた信号とされる。
これにより、3本の冷陰極管3−1〜3−Nは、冷陰極管3−1、冷陰極管3−2、冷陰極管3−3、冷陰極管3−1、冷陰極管3−2、冷陰極管3−3、・・・の順番で繰り返し点灯していく。また、1本の冷陰極管3−jだけを見ると、ゲート信号Vgjの周期で点滅しているが、その冷陰極管3−jが消灯している期間には、他の冷陰極管3−k(k=1,2,3、ただし、k≠j)が点灯している。なお、ある冷陰極管3−jが点灯してから次に点灯するまでの周期は十分短くランプ電流の1周期内で複数回点灯するため、視覚上、継続して点灯(発光)しているように感じられる。
以上のように、上記実施の形態1に係る冷陰極管駆動装置は、昇圧トランス2と、複数の冷陰極管3−1〜3−Nと、昇圧トランス2による昇圧後の高周波電圧を、時分割して、複数の冷陰極管3−1〜3−Nへ1本ずつ印加させる制御回路6とを備える。
これにより、複数の冷陰極管3−1〜3−Nが1つの昇圧トランス2で駆動されるため、各冷陰極管につき1つの昇圧トランスを設ける場合に比べ、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる。
また、上記実施の形態1によれば、制御回路6は、インバータ回路1により生成される高周波電圧あるいはインバータ回路1から複数の冷陰極管3−1〜3−Nへ供給される電流(ランプ電流)の1周期内を複数に時分割し、時分割された各期間について順番に、昇圧トランス2より出力される高周波電圧を、複数の冷陰極管3−1〜3−Nへ1本ずつ印加させる。特に、実施の形態1では、時分割用FET4−1〜4−Nが、冷陰極管3−1〜3−Nのそれぞれに対して直列に接続され、制御回路6が、各時分割用FET4−iのオン/オフ制御を行うための制御信号を生成する。
これにより、簡単な回路構成で上述の時分割制御を実現することができる。
実施の形態2.
本発明の実施の形態2に係る冷陰極管駆動装置は、1つの時分割用FET4−i(i=1〜N)で、2本の冷陰極管3−ia,3−ibの点灯/消灯をスイッチングするようにしたものである。
図3は、本発明の実施の形態2に係る冷陰極管駆動装置の構成を示す回路図である。図3では、1組が2本でN組の冷陰極管(3−1a,3−1b)〜(3−Na,3−Nb)が設けられる。2本の冷陰極管3−ia,3−ib(i=1〜N,N>1)は、電流平衡回路11を介して並列に接続され、同一タイミングで点灯/消灯する。また、各組の冷陰極管3−ia,3−ib(i=1〜N)は、一端を昇圧トランス2の二次巻線の一端に接続され、他端を電流平衡回路11に接続される。
また、電流平衡回路11は、2つのチョークコイルを磁気結合させて2つのチョークコイルの導通電流を平衡させる回路である。1組の冷陰極管3−ia,3−ibに1つの電流平衡回路11が接続される。一方の冷陰極管3−iaは、電流平衡回路11の一方のチョークコイルに直列に接続され、他方の冷陰極管3−ibは、電流平衡回路11の他方のチョークコイルに直列に接続される。また、電流平衡回路11の2つのチョークコイルの両端のうち、冷陰極管3−ia,3−ibが接続されていない端部は互いに接続される。
また、時分割用FET4−1〜4−Nは、冷陰極管(3−1a,3−1b)〜(3−Na,3−Nb)の各組および電流平衡回路11に対して直列に接続された複数のスイッチング素子である。
なお、図3におけるその他の構成要素については、実施の形態1のもの(図1)と同様であるので、その説明を省略する。
次に、上記装置の動作について説明する。
実施の形態2では、実施の形態1と同様にして、インバータ回路1および昇圧トランス2により、昇圧後の高周波電圧が、冷陰極管3−ia,3−ib、電流平衡回路11、時分割用FET4−iおよび抵抗5−iの直列回路に印加される(i=1〜N)。また、実施の形態1と同様して、制御回路6により、ゲート信号Vgiが各時分割用FET4−iへ供給される。
したがって、時分割用FET4−iがオン状態である期間では、冷陰極管3−ia,3−ibの両端に、昇圧トランス2による昇圧後の高周波電圧が印加され、2つの冷陰極管3−ia,3−ibが点灯する。その際、電流平衡回路11により、冷陰極管3−iaのランプ電流と冷陰極管3−ibのランプ電流は略同一波形となるため、冷陰極管3−iaの発光量と冷陰極管3−ibの発光量は同様となる。
このように、時分割用FET4−iがオン状態である期間では、1組2本の冷陰極管3−ia,3−ibが点灯する。他方、実施の形態1と同様に、制御回路6は、インバータ回路1の出力電圧や出力電流、あるいは抵抗5−1〜5−Nの降下電圧に基づくランプ電流の周期より短い周期で繰り返し、時分割用FET4−1〜4−Nを順番に1つずつ所定期間だけオンさせていく。したがって、制御回路6の制御によって、インバータ回路1の出力電圧や出力電流の周期より短い周期で繰り返し、冷陰極管(3−1a,3−1b)〜(3−Na,3−Nb)が順番に1組(2本)ずつ点灯していく。
以上のように、上記実施の形態2に係る冷陰極管駆動装置は、昇圧トランス2と、複数の冷陰極管(3−1a,3−1b)〜(3−Na,3−Nb)と、昇圧トランス2による昇圧後の高周波電圧を、時分割して、複数の冷陰極管(3−1a,3−1b)〜(3−Na,3−Nb)へ2本ずつ印加させる制御回路6とを備える。
これにより、複数の冷陰極管(3−1a,3−ab)〜(3−Na,3−Nb)が1つの昇圧トランス2で駆動されるため、各冷陰極管につき1つの昇圧トランスを設ける場合に比べ、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる。また、1つのスイッチング素子(時分割用FET4−i)で2本の冷陰極管3−ia,3−ibの点灯制御を行うため、スイッチング素子(時分割用FET4−i)の数、ひいては制御回路6により生成されるゲート信号の数および制御回路6からスイッチング素子までの配線数が少なくて済む。
実施の形態3.
本発明の実施の形態3に係る冷陰極管駆動装置は、1つの時分割用FET4−i(i=1〜N)で、3本の冷陰極管3−ia,3−ib,3−icの点灯/消灯をスイッチングするようにしたものである。
図4は、本発明の実施の形態3に係る冷陰極管駆動装置の構成を示す回路図である。図4では、1組が3本でN組の冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)が設けられる。3本の冷陰極管3−ia,3−ib,3−ic(i=1〜N,N>1)は、2つの電流平衡回路11a,11bを介して並列に接続され、同一タイミングで点灯/消灯する。また、各組の冷陰極管3−ia,3−ib,3−ic(i=1〜N)は、一端を昇圧トランス2の二次巻線の一端に接続され、他端を電流平衡回路11a,11bに接続される。
また、電流平衡回路11a,11bは、それぞれ、電流平衡回路11と同様の回路である。1組(3本)の冷陰極管3−ia,3−ib,3−icのうちの2本の冷陰極管3−ia,3−ibに1つの電流平衡回路11aが接続される。そして、別の電流平衡回路11bには、電流平衡回路11aと冷陰極管3−icが接続される。
冷陰極管3−iaは、電流平衡回路11aの一方のチョークコイルに直列に接続され、冷陰極管3−ibは、電流平衡回路11aの他方のチョークコイルに直列に接続される。
冷陰極管3−icは、電流平衡回路11bの一方のチョークコイルに直列に接続される。さらに、電流平衡回路11aの他方のチョークコイルは、電流平衡回路11bの他方のチョークコイルに直列に接続される。電流平衡回路11aの一方のチョークコイルの両端および電流平衡回路11bの両方のチョークコイルの両端のうち、冷陰極管3−ia,3−icおよび電流平衡回路11aの他方のチョークコイルが接続されていない端部は互いに接続される。
また、時分割用FET4−1〜4−Nは、冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)の各組および電流平衡回路11a,11bに対して直列に接続された複数のスイッチング素子である。
なお、図4におけるその他の構成要素については、実施の形態1のもの(図1)と同様であるので、その説明を省略する。
次に、上記装置の動作について説明する。
実施の形態3では、実施の形態1と同様にして、インバータ回路1および昇圧トランス2により、昇圧後の高周波電圧が、冷陰極管3−ia,3−ib,3−ic、電流平衡回路11a,11b、時分割用FET4−iおよび抵抗5−iの直列回路に印加される(i=1〜N)。また、実施の形態1と同様して、制御回路6により、ゲート信号Vgiが各時分割用FET4−iへ供給される。
したがって、時分割用FET4−iがオン状態である期間では、冷陰極管3−ia,3−ib,3−icの両端に、昇圧トランス2による昇圧後の高周波電圧が印加され、3つの冷陰極管3−ia,3−ib,3−icが点灯する。その際、2つの電流平衡回路11a,11bにより、冷陰極管3−iaのランプ電流、冷陰極管3−ibのランプ電流および冷陰極管3−icのランプ電流は略同一波形となるため、3つの冷陰極管3−ia,3−ib,3−icの発光量は互いに同様となる。
このように、時分割用FET4−iがオン状態である期間では、1組3本の冷陰極管3−ia,3−ib,3−icが点灯する。他方、実施の形態1と同様に、制御回路6は、インバータ回路1の出力電圧や出力電流、あるいは抵抗5−1〜5−Nの降下電圧に基づくランプ電流の周期より短い周期で繰り返し、時分割用FET4−1〜4−Nを順番に1つずつ所定期間だけオンさせていく。したがって、制御回路6の制御によって、インバータ回路1の出力電圧や出力電流の周期より短い周期で繰り返し、冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)が順番に1組(3本)ずつ点灯していく。
以上のように、上記実施の形態3に係る冷陰極管駆動装置は、昇圧トランス2と、複数の冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)と、昇圧トランス2による昇圧後の高周波電圧を、時分割して、複数の冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)へ3本ずつ印加させる制御回路6とを備える。
これにより、複数の冷陰極管(3−1a,3−1b,3−1c)〜(3−Na,3−Nb,3−Nc)が1つの昇圧トランス2で駆動されるため、各冷陰極管につき1つの昇圧トランスを設ける場合に比べ、昇圧トランスの数を減らすことができ、設置スペースおよびコストの増加を抑制することができる。また、1つのスイッチング素子(時分割用FET4−i)で3本の冷陰極管3−ia,3−ib,3−icの点灯制御を行うため、スイッチング素子(時分割用FET4−i)の数、ひいては制御回路6により生成されるゲート信号の数および制御回路6からスイッチング素子までの配線数が少なくて済む。
実施の形態4.
本発明の実施の形態4に係る冷陰極管駆動装置は、昇圧トランス2の一次巻線の一端とアース間に抵抗23が付加され、また、時分割用FET4−1〜4−Nのドレインとアース間に抵抗24−1〜24−Nが付加され、これらに基づいて冷陰極管3−1〜3−Nを制御するようにしたものである。
図5は、本発明の実施の形態4に係る冷陰極管駆動装置の構成を示す回路図である。図5では、前述のように、昇圧トランス2の一次巻線の一端とアース間に抵抗23が付加され、また、各時分割用FET4−1〜4−Nのドレインとアース間に抵抗24−1〜24−Nが付加されている。また、制御回路6にはMPU(Main Processing Unit)20が接続され、当該MPU20には不揮発性メモリ21が接続されている。また、装置全体を制御するタイミング信号を生成するOSC(Oscillator)22が付加されている。
なお、図5におけるその他の構成要素については、実施の形態1のもの(図1)と同様であるので、その説明を省略する。
ここで、MPU20は、図示せぬ上位回路からの制御信号を受け、当該制御信号と、不揮発性メモリ21に格納されている情報に基づいて冷陰極管駆動装置の各部を制御するための主制御回路である。
不揮発性メモリ21は、例えば、EEPROM(Electronically Erasable and Programmable Read Only Memory)等によって構成され、MPU20が制御に必要なプログラムまたはデータが格納されている。
OSC22は、例えば、PLL(Phase Locked Loop)回路等によって構成され、図示せぬ上位回路からの信号(例えば、液晶表示装置のフレーム信号)等の入力を受けて、これに同期した信号を出力する。
抵抗23は、昇圧トランス2の一次巻線の一端とアース間に挿入され、一次巻線に流れる電流に応じた電圧を生成し、制御回路6に供給する。制御回路6は、A/D変換器を有しており、当該A/D変換器によって、入力された電圧(アナログ信号)をディジタル信号に変換して取り込む。
抵抗24−1〜24−Nは、時分割用FET4−1〜4−Nのドレインとアース間に、時分割用FET4−1〜4−Nとそれぞれ並列になるように接続されており、後述するように、冷陰極管3−1〜3−Nに対して、キックオフ電流を上回る電流をバイアス電流として流す。
次に、上記装置の動作について説明する。
まず、実施の形態4では、電源が投入されたり、図示せぬ上位回路から指令を受けたりした場合、図6に示す処理が実行され、冷陰極管3−1〜3−Nの特性が測定される。詳細な処理を以下に説明する。
ステップS10:MPU20は、処理回数をカウントする変数jに初期値“1”を代入する。
ステップS11:MPU20は、冷陰極管3−jを点灯する。すなわち、MPU20は、冷陰極管3−jを点灯するように制御回路6に制御信号を送る。その結果、制御回路6は、時分割用FET4−jのゲート信号Vgjをハイの状態にするので、時分割用FET4−jがオンの状態となり、冷陰極管3−jが点灯する。なお、いまの例(j=1)では、時分割用FET4−1のゲート信号Vg1がハイの状態にされ、時分割用FET4−1がオンの状態となり、冷陰極管3−1が点灯する。
ステップS12:MPU20は、i2,i2jを測定する。すなわち、MPU20は、抵抗5−jに発生する電圧を検出することにより、i2jを測定するとともに、抵抗23に流れる電流i1を検出し、検出された電流i1に巻数比と変換効率を適用して、電流i2を求める。いまの例では、時分割用FET4−1を流れる電流i21と電流i2とが求められる。なお、制御回路6には、前述のようにA/D変換器が内蔵されているので、当該A/D変換器を利用することにより、抵抗23および抵抗5−jに発生する電圧を検出し、検出した電圧をそれぞれの抵抗の抵抗値によって除算することにより電流値を得る。
ステップS13:MPU20は、以下の式1に基づいて冷陰極管3−jからの漏洩電流isjと、抵抗24−jへ流れるバイアス電流との和であるixj(=isj+δ)を求める。ここで、漏洩電流とは、冷陰極管とその外部の導体(例えば、PETに銀をスパッタリングした導電性の反射シート)との間に形成される寄生容量(または浮遊容量)を介して外部の導体に漏洩する電流をいう。すなわち、点灯状態の冷陰極管の内部に生成される陽光柱プラズマは導体であり、この導体と外部の導体の間でコンデンサが形成される。これが寄生容量である。
(数1)
i2=isj+i2j+δ ・・・(式1)
一方、抵抗24−jに流れるバイアス電流δは、冷陰極管3−jに対して、キックオフ電圧以上の電圧が常に印加された状態とするためのバイアス電流である。図7は、冷陰極管の電圧−電流特性を示す図である。この図に示すように、冷陰極管3−jに印加する電圧を上昇していくと、流れる電流が徐々に上昇し、キックオフ電圧Vkを過ぎると電圧が下降する。実施の形態4では、時分割用FET4−jのドレインとアース間に抵抗24−jを接続することにより、冷陰極管3−jに対して、キックオフ電圧Vkに対応する電流(キックオフ電流Ik)以上の電流が常に流れる状態とし、時分割用FET4−jをスイッチングすることにより、制御範囲(適正範囲)の電流となるように制御を行う構成となっている。このように、各冷陰極管に対してバイアス電流δを流すことにより、時分割用FET4−jがオンになって発光するまでの遅れ時間を短縮することができる。また、バイアス電流δを流さない場合には、時分割用FET4−jがオンになる度に、キックオフ電圧Vkを超える電圧を印加する必要があるが、バイアス電流δを流すことにより、印加する電圧を低下させることができるため、バイアス電流δの設定の仕方によっては省電力化が可能になる。
なお、制御範囲は、各冷陰極管3−jの発光効率が最も高くなる電流値の近傍に設定されている。時分割用FET4−jによってスイッチングをしない場合は、冷陰極管3−j、昇圧トランス2およびその他のパラメータ(寄生容量等)によって定まる所定の電流が流れるが、この値は、一般的には発光効率が最も高い電流値とはなっていない。このため、スイッチングによって発光効率の高い範囲に電流を設定することにより、省電力化が可能になる。
図7では、バイアス電流δと、制御範囲とは離れているが、バイアス電流δを制御範囲の下限と一致するように設定してもよい。
ステップS14:MPU20は、冷陰極管3−j以外の全ての冷陰極管を点灯した後、消灯する。いまの例では、冷陰極管3−1が点灯した状態であるので、時分割用FET4−2〜4−Nをオンの状態にした後、オフの状態にする。この結果、冷陰極管3−2〜3−Nを点灯した後、消灯する。なお、オンした後にオフするのは、抵抗24−2〜24−Nに対してバイアス電流を通じるためである。すなわち、いまの例では、ステップS14の処理の結果、冷陰極管3−1が点灯し、それ以外は全て消灯した状態となるとともに、抵抗24−2〜24−Nにはバイアス電流が流れた状態となる。
ステップS15:MPU20は、抵抗5−jに発生する電圧を検出することにより、電流i2jを測定し、また、抵抗23に流れる電流i1を検出し、これに巻数比と変換効率を適用することにより、電流i2を求める。いまの例では、時分割用FET4−1を流れる電流i21と電流i2とが求められる。
ステップS16:MPU20は、以下の式2に基づいて抵抗24−jへ流れるバイアス電流δを求める。ここで、バイアス電流δは、全ての冷陰極管3−1〜3−1−Nにおいて略同一であると仮定している。また、バイアス電流δは、実際には、時分割用FET4−jがオンの状態とオフの状態とで異なるが、これらの差は僅少であるとして、これらを略等しいものと扱っている。
(数2)
i2=ixj+i2j+(n−1)δ ・・・(式2)
ステップS17:MPU20は、インバータ回路1に電圧を再度印加した後、冷陰極管3−jを再度点灯させる。すなわち、インバータ回路1の電圧を一旦停止して、抵抗24−1〜24−Nに流れるバイアス電流δを“0”の状態にした後、冷陰極管3−jを点灯する。いまの例では、MPU20は、時分割用FET4−jをオンの状態にすることで、冷陰極管3−jを点灯させる。いまの例では、時分割用FET4−1がオンの状態とされて冷陰極管3−1が点灯され、抵抗24−1のみにバイアス電流が流れた状態となる。
ステップS18:MPU20は、抵抗5−jに発生する電圧を検出することにより、電流i2jを測定し、また、抵抗23に流れる電流i1を検出し、これに巻数比と変換効率を適用することにより、電流i2を求める。いまの例では、時分割用FET4−1を流れる電流i21と電流i2とが求められる。なお、電流の計測方法は、ステップS15の場合と同様である。
ステップS19:MPU20は、前述の式1に基づいて漏れ電流isjを算出する。すなわち、MPU20は、ステップS16において求めたδの値と、ステップS18で計測したi2,i2jを式1に代入することにより、isjの値を求める。いまの例では、δの値と、ステップS18で計測したi2,i21を式1に代入することにより、漏電流is1が求まる。なお、求めたisjの値については、不揮発性メモリ21に格納する。
ステップS20:MPU20は、処理回数をカウントする変数jを1インクリメントする。
ステップS21:MPU20は、変数jの値が冷陰極管の個数Nを上回っているか否かを判定し、上回っている場合には処理を終了し、それ以外の場合にはステップS11に戻って同様の処理を繰り返す。いまの例では、ステップS21の処理によりj=2となっているので、ステップS21ではNOと判定されステップS11に戻り、j=2の場合の処理が実行される。
以上の処理により、バイアス電流δおよび漏電流isjを求めることができる。このようにして求めたバイアス電流δおよび漏電流isjを参照することで、冷陰極管3−1〜3−Nが適正な範囲で動作しているか否かを判定することができる。すなわち、出荷前の調整段階では、これらの値を直接参照することにより、全ての冷陰極管3−1〜3−Nが設計値に近い動作範囲で動作しているか否かを判定することができる。設計値に近い動作範囲で動作していない場合には、当該冷陰極管を交換することにより、不具合の発生を未然に防ぐことができる。
また、出荷後であれば、ユーザに不具合等の発生を知らせることができる。すなわち、漏電流isjが変化した場合には、例えば、外圧等によって冷陰極管と外部の導体との位置関係等が変化したことが想定されるので、冷陰極管を特定するための情報(例えば、冷陰極管を示す番号(=1〜N))とともに、不具合が発生していることをユーザに呈示する。また、バイアス電流δが変化した場合(減少した場合)には、例えば、冷陰極管の寿命が近づいていることが想定されるので、冷陰極管を特定するための情報とともにユーザにその旨を呈示する。これにより、ユーザは、冷陰極管の異常等を知ることができる。また、メーカが修理を行う場合にも、原因を容易に特定することができる。
さらに、一般的に、寄生容量が増加すると、キックオフ電圧特性が変化する(キックオフ電圧のピークが低くなる)ことが知られている。そのため、漏電流isjが増減した場合には、予め定められているバイアス電流では、正常な動作が期待できない場合が想定されるので、そのような場合(漏電流isjが変化した場合)には、動作を終了してその旨を通知するようにしてもよい。
つぎに、冷陰極管3−1〜3−Nを点灯する際の動作について説明する。図8は、点灯動作を説明するためのフローチャートである。このフローチャートは、図6の処理が終了した後に実行される。このフローチャートが開始されると、以下のステップが実行される。
ステップS30:OSC22を設定する。OSC22は、PLL等によって構成されており、図示せぬ上位回路から入力される信号に同期した基準信号を出力する。具体的には、OSC22は、例えば、液晶表示装置のフレーム周期である30msまたは40msの周期であって、液晶表示装置の駆動信号に同期する基準信号を生成して出力する。このようにフレーム周期に同期した信号を基準信号とすることで、液晶の表示のタイミングと、バックライトによる照明のタイミングを同期させ、フリッカノイズの発生を抑制することができる。
ステップS31:MPU20は、不揮発性メモリ21に格納されているδ,isj(j=1〜N)の値(図6の処理によって格納された値)を読み出す。
ステップS32:MPU20は、制御回路6に対して制御信号を供給し、OSC22から出力される基準信号に同期してインバータ回路1を動作させる。この結果、インバータ回路1は、OSC22から供給される基準信号に同期して、正弦波を発生する。
ステップS33:MPU20は、処理回数をカウントする変数jに初期値“1”を代入する。
ステップS34:MPU20は、後述するステップS38の処理により不揮発性メモリ21に格納されている過去におけるi2,i2jの値を読み出す。なお、不揮発性メモリ21には、インバータ回路1が出力する交流電圧の3〜10周期分のi2,i2jの値が格納されており、ステップS34ではこれらの値が読み出される。第1回目の処理では、これらの値はまだ格納されていないので、読み出しは行われない。
ステップS35:MPU20は、ステップS34において読み出された値に基づいて、時分割用FET4−jをオンの状態に保持する時間であるオン時間を計算する。すなわち、時分割用FET4−jは、PWM(Pulse Width Modulation)制御によって制御されており、ステップS34において読み出した過去3〜10周期分のi2,i2jの値の、例えば、平均値に基づいてオン時間を計算する。より具体的には、例えば、冷陰極管3−jを流れる電流は、i2j+δ(但し、δは一定)で表されるので、過去3〜10周期分のi2j+δの平均値が所定の値よりも小さい場合には、パルス幅を基準の幅よりも広くし、平均値が所定の値よりも大きい場合には、パルス幅を基準の幅よりも狭くする。なお、過去3〜10周期分ではなく、1周期〜2周期であってもよい。
ステップS36:MPU20は、ステップS35において求めたオン時間だけ、時分割用FET4−jをオンの状態にして冷陰極管3−jを点灯させる。
ステップS37:MPU20は、制御回路6に制御信号を送り、冷陰極管3−jが点灯している期間におけるi2,i2jの値を測定させる。具体的には、抵抗5−jに生じる電圧からi2jを計算し、抵抗23に生じる電圧に、巻数比と変換効率を適用することで、i2を計算する。
ステップS38:MPU20は、制御回路6において測定されたi2,i2jの値を取得し、不揮発性メモリ21に格納する。なお、不揮発性メモリ21には、3〜10周期分のi2,i2jの値が格納されているようにし、それを上回った場合には最も古い値から順番に削除して新しい値を上書きする。
ステップS39:MPU20は、ステップS37において計測されたi2,i2jの値を、上述した式1に代入し、漏電流isjを求める。
ステップS40:MPU20は、ステップS37で測定したi2,i2jの値およびステップS39で計算したisjの値を参照し、これらが正常な範囲であるか否かを判定する。その結果、正常な範囲でない場合には、例えば、異常が発生したことを上位回路に伝えるとともに、処理を終了する。また、それ以外の場合にはステップS41に進む。
ステップS41:MPU20は、処理回数をカウントする変数jの値を“1”インクリメントする。
ステップS42:MPU20は、jの値がNの値を上回ったか否かを判定し、上回った場合にはステップS43に進み、それ以外の場合にはステップS34に戻って前述の場合と同様の処理を繰り返す。
ステップS43:MPU20は、上位回路から冷陰極管を消灯する旨の指示がなされたか否かを判定し、消灯の指示がなされた場合には処理を終了し、それ以外の場合にはステップS33に戻って同様の処理を繰り返す。
以上の処理によれば、上位回路から供給される信号に同期してOSC22から基準信号を出力し、当該基準信号に基づいて冷陰極管3−jを点灯するようにしたので、例えば、液晶表示装置のバックライトとして冷陰極管3−jを使用する場合、フレーム周期に同期した基準信号によって動作させることにより、フリッカノイズの発生を抑制することができる。
また、以上の処理によれば、電流i2,i2j,isjを検出し、当該検出値に基づいて時分割用FET4−jを制御するようにしたので、各冷陰極管に流れる電流を正確に制御することができる。また、その結果、各冷陰極管の輝度を一定に保つことが可能になるため、例えば、液晶表示装置のバックライトとして使用する場合には、各冷陰極管間の輝度ムラを解消することが可能になる。すなわち、各管の電流をより正確に測定・制御することができるので、輝度制御をより正確に行うことにより、TVモニタ等の輝度ムラの解消にも資することができる。
また、昇圧トランス2の二次巻線と寄生容量との間で、基本周波数の3倍周波数で共振させ、3次高調波を発生させることにより、発光効率を高めているような場合には、漏電流isjを測定し、これに基づいて制御をすることにより、3倍周波数で共振するように調整することができる。すなわち、共振が発生していない場合には、時分割用FET4−1〜4−Nのスイッチング周波数を変化させるか、または、インバータ回路1の発振周波数を変化させることにより、漏電流isjが、共振回路のQ値を乗算した値の電流が流れるように調整する。これにより、3倍周波数で共振させることができる。
ところで、以上の実施の形態では、各冷陰極管に流れる電流が一定になるように制御することで、各冷陰極管の輝度が一定となるように制御した。しかしながら、各冷陰極管の電流−輝度特性が異なる場合には、電流を一定にしただけでは、輝度は同じとはならない。そこで、図9に示す処理を実行することにより、各冷陰極管の電流と輝度特性が異なる場合であっても、各冷陰極管の輝度を一定に保つことができる。なお、図9の処理を実行する前提として、各冷陰極管の電流と輝度の特性を予め測定し、また、それぞれの冷陰極管における目標管電流値を不揮発性メモリ21に格納しておく。具体的には、冷陰極管3−1は目標管電流値が3mAであり、冷陰極管3−2は目標管電流値は3.5mAであり、冷陰極管3−3は目標管電流値は4mAであり、・・・、といった具合である。
ステップS50:MPU20は、不揮発性メモリ21に予め格納されている各冷陰極管の目標管電流値を取得する。なお、目標電流値そのものではなく、ステップS51で生成されるカウント値を予め格納しておき、これを取得するようにしてもよい。
ステップS51:MPU20は、ステップS50で取得した目標管電流値を定数倍し、カウント値をそれぞれ生成する。例えば、冷陰極管3−1の目標管電流値が3mAである場合には、例えば、3を10倍してカウント値30を得る。なお、定数倍は10倍以外であってもよい。
ステップS52:MPU20は、ステップS51で生成されたカウント値を、不揮発性メモリ21に設けられているリングバッファに格納する。この結果、リングバッファには、冷陰極管3−1〜3−Nに対応するカウント値が順番に格納される。
ステップS53:MPU20は、リングカウンタに格納されているカウント値の中から最大値を有するものを選択する。例えば、冷陰極管3−1のカウント値が30であり、冷陰極管3−2のカウント値が35であり、冷陰極管3−3のカウント値が40であり、それ以外は全て30である場合には、冷陰極管3−3に対応するカウント値40が選択される。
なお、最大値が複数存在する場合には、例えば、番号が小さい冷陰極管を優先して選択する。あるいは、乱数によって、アトランダムに選択することができる。
ステップS54:MPU20は、ステップS53で選択したカウント値に対応する冷陰極管を所定の時間だけ点灯させる。すなわち、MPU20は、最大のカウント値に対応する冷陰極管を制御する時分割用FETを所定の時間だけオンの状態とする。なお、この例では、先の例とは異なり、PWM制御ではなく、予め定められた時間だけ時分割用FETをオンの状態にする。
ステップS55:MPU20は、ステップS54で点灯された冷陰極管に流れる電流i2yを測定する。具体的には、i2y=i2j+δ(δは一定と仮定する)であるので、i2jを測定し、得られた結果と、予め求めておいたδをこの式に代入することでi2yを計算する。
ステップS56:MPU20は、ステップS53において選択した最大カウント値から、i2yに対応する値を減算する。例えば、カウント値が40である場合に、i2yが4mAである場合には、i2yに対応する値として4をカウント値40から減算する。
ステップS57:MPU20は、ステップS56における減算の結果が非負数であるか否かを判定し、非負数(0以上の値)である場合にはステップS59に進み、それ以外の場合(キャリーFが発生した場合)にはステップS58に進む。
ステップS58:MPU20は、当該カウント値について、キャリーFを発生する。その結果、次回からの処理においては、当該カウント値については処理対象から除外される(ステップS53の選択対象から除外される)。
ステップS59:MPU20は、リングバッファに格納されているカウント値の全てに対してキャリーFが発生したか否かを判定し、全てにキャリーFが発生した場合にはステップS60に進み、それ以外の場合にはステップS53に戻って同様の処理を繰り返す。
ステップS60:MPU20は、全てのキャリーFを削除し、全てのリングバッファを復活させる。その結果、全てのカウント値が処理対象として設定される。
ステップS61:MPU20は、上位回路から消灯を指示する指令がなされたか否かを判定し、消灯を指示する指令がなされた場合には処理を終了し、それ以外の場合にはステップS53に戻って同様の処理を繰り返す。
以上の処理によれば、各冷陰極管に流れる管電流が略一定であるとすると、カウント値の大小によって、単位時間においてオンの状態となる頻度が変化する。すなわち、カウント値が大きい場合には単位時間においてオンの状態となる頻度が高くなり、また、カウント値が小さい場合には単位時間においてオンの状態となる頻度が低くなる。カウント値は、目標管電流値に応じて設定されるので、目標管電流値が大きい冷陰極管(電流に対する輝度が小さい冷陰極管)に対しては高い頻度でオンの状態とされ、目標管電流値が小さい冷陰極管(電流に対する輝度が大きい冷陰極管)に対しては低い頻度でオンの状態とされるので、各冷陰極管の輝度を略同じに保つことが可能になる。
また、以上の処理では、リングカウンタを使用し、減算結果が負数となった場合には、キャリーFを発生して処理対象から除外し、全てのキャリーFが発生した場合に、これをクリアして処理対象に再設定するようにした。このため、例えば、減算結果が負数となった場合に当該カウンタをクリアし、初期値を再設定する場合に比較すると、誤差の累積を防止できる。すなわち、そのような方法では、初期値が40である場合に、減算が進んで値2になったとき、減算値である電流値が4であるとすると、減算結果は負数となるため次回の選択から除外され、その後、全てのリングカウンタが削除された時点で、初期値40がリロードされて復活となる。このため、値2の場合に引ききれなかった電流値2(=4−2)の分だけ誤差が累積していくことになる。
一方、本実施の形態の場合には、値2から4を引いた値は−2であるが、リングカウンタであることから38となり、キャリーFが発生して処理対象から除外される。そして、全てのキャリーFが発生した場合には、38を初期値として同様の処理が繰り返されるので、誤差の蓄積はない。
以上は、目標管電流値を制御目標として制御する場合の例であるが、目標周波数を制御目標として制御することも可能である。図10は、目標周波数を定めて、これを制御目標として制御を行う場合の処理の流れを説明するフローチャートである。なお、この処理の前提として、各冷陰極管は図11に示すような輝度−周波数特性を有している。ここで、輝度は昇圧トランス2のインダクタンスと冷陰極管の寄生容量とによって定まる共振周波数frにおいて最大となる。しかしながら、共振周波数frでは、冷陰極管に印加される電圧はそれ以外の周波数よりも高くなるので、消費電力が大きくなってしまう。また、昇圧トランス2のインダクタンスと冷陰極管の寄生容量は、温度等によっても変動するため、共振周波数frは不安定である。そこで、共振周波数frを外れた駆動周波数fd(共振周波数frの輝度から30%低下した輝度に対応する周波数)に時分割の周波数を設定することにより、安定性を高めている。なお、各冷陰極管はそれぞれに特有の共振周波数を有しているので、各冷陰極管に応じた駆動周波数fdを設定し、当該駆動周波数を目標周波数として不揮発性メモリ21に格納し、以下の制御を行う。
ステップS70:MPU20は、不揮発性メモリ21に予め格納されている各冷陰極管の目標周波数を取得する。なお、目標周波数ではなく、ステップS71で生成されるカウント値を予め計算しておき、これを取得するようにしてもよい。
ステップS71:MPU20は、ステップS70で取得した目標周波数を定数倍し、カウント値をそれぞれ生成する。例えば、冷陰極管3−1の目標周波数が10kHzである場合、例えば、10,000を1/100倍してカウント値100を得る。なお、定数倍は1/100倍以外であってもよい。
ステップS72:MPU20は、ステップS71で生成されたカウント値を、不揮発性メモリ21に設けられているリングバッファに格納する。この結果、リングバッファには、冷陰極管3−1〜3−Nに対応するカウント値が順番に格納される。
ステップS73:MPU20は、ステップS72において格納されたカウント値の中から最大の値を有するものを選択する。例えば、冷陰極管3−1のカウント値が100であり、冷陰極管3−2のカウント値が110であり、冷陰極管3−3のカウント値が90であり、それ以外は全て105である場合には、冷陰極管3−2に対応するカウント値110が選択される。
なお、最大値が複数存在する場合には、前述の場合と同様に、例えば、番号が小さい冷陰極管のカウント値を優先して選択する。あるいは、乱数によって、アトランダムにカウント値を選択することができる。
ステップS74:MPU20は、ステップS73で選択したカウント値に対応する冷陰極管を所定の時間だけ点灯させる。すなわち、MPU20は、最大のカウント値に対応する冷陰極管を制御する時分割用FETを所定の時間だけオンの状態とする。なお、この例でも、先の例とは異なり、PWM制御ではなく、予め定められた時間だけ時分割用FETをオンの状態にする。
ステップS75:MPU20は、ステップS74で点灯された冷陰極管に対応するカウント値から時分割用FETの平均駆動周波数に対応する所定の値を減算する。例えば、平均駆動周波数が50kHzの場合には、例えば、カウント値から5を減算する。なお、5以外の値を減算するようにしてもよい。
ステップS76:MPU20は、ステップS75における減算の結果が非負数であるか否かを判定し、非負数(0以上の値)である場合にはステップS78に進み、それ以外の場合(キャリーFが発生した場合)にはステップS77に進む。
ステップS77:MPU20は、当該カウント値について、キャリーFを発生する。その結果、次回からの処理においては、当該カウント値については処理の対象から除外される(ステップS73の選択の対象から除外される)。
ステップS78:MPU20は、リングバッファに格納されているカウント値の全てに対してキャリーFが発生したか否かを判定し、全てにキャリーFが発生した場合にはステップS79に進み、それ以外の場合にはステップS73に戻って同様の処理を繰り返す。
ステップS79:MPU20は、全てのキャリーFを削除し、全てのリングバッファを復活させる。その結果、全てのカウント値が処理の対象として再度設定される。
ステップS80:MPU20は、上位回路から消灯を指示する指令がなされたか否かを判定し、消灯を指示する指令がなされた場合には処理を終了し、それ以外の場合にはステップS73に戻って同様の処理を繰り返す。
以上の処理によれば、カウント値の大小によって、単位時間においてオンの状態となる頻度が変化する。すなわち、カウント値が大きい場合には単位時間においてオンの状態となる頻度が高くなり、また、カウント値が小さい場合には単位時間においてオンの状態となる頻度が低くなる。カウント値は、目標周波数に応じて設定されるので、目標周波数が高い冷陰極管に対しては高い頻度でオンの状態とされ、目標周波数が低い冷陰極管に対しては低い頻度でオンの状態とされるので、各冷陰極管の輝度を略同じに保つことが可能になる。また、各冷陰極管の共振周波数frとは異なる周波数fdに駆動周波数を設定できることから、温度変化等に対して安定した動作を期待することができる。
また、以上の処理によれば、図9の処理の場合と同様に、誤差の蓄積がないことから、正確に周波数を制御することができる。
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
例えば、上述の実施の形態1〜4では、ある期間に同時に点灯する冷陰極管の数は1〜3のいずれかであるが、ある期間に同時に点灯する冷陰極管の数を4以上とし、4本以上の冷陰極管を1つの時分割用FETで点灯制御するようにしてもよい。
また、実施の形態4を、実施の形態2,3のように、複数の冷陰極管を接続するように構成することも可能である。なお、その場合、2本の冷陰極管を接続する場合にはこれら2本の冷陰極管に流れる電流をi2jとし、これら2本の冷陰極管から漏出る電流を漏洩電流isjとすればよい。また、3本の冷陰極管を接続する場合にはこれら3本の冷陰極管に流れる電流をi2jとし、これら3本の冷陰極管から漏出る電流を漏洩電流isjとすればよい。
また、以上の各実施の形態では、各冷陰極管に流れる電流を調整する場合、オン時間を制御することにより、電流を制御するようにしたが、例えば、インバータ回路1が発生する正弦波の電圧を可変することによって電流値を制御することも可能である。但し、その場合には、全ての冷陰極管に印加される電圧が変化することになるので、全ての冷陰極管に流れる電流が少ない場合には、インバータ回路1の出力電圧を上げ、全ての冷陰極管に流れる電流が多い場合には、インバータ回路1の出力電圧を下げることにより調整する。
また、実施の形態4では、昇圧トランス2の一次巻線側に抵抗23を挿入するようにしたが、二次巻線側に抵抗を挿入して電流を検出するようにしてもよい。但し、二次巻線側は電圧が高いので、分圧等によって電圧値を下げる必要がある。
また、以上の各実施の形態においては、液晶表示装置との関係については、言及していないが、例えば、冷陰極管の長手方向が液晶パネルの水平走査ラインと平行になるように配置し、水平走査ラインの走査に対応して、冷陰極管を点灯するようにしてもよい。そのような実施の形態によれば、水平走査ラインが走査されている領域のみにバックライトが照射され、それ以外の領域にはバックライトが照射されないため、液晶の応答速度が遅いことに起因して、画像が乱れることを防止できる。
本発明は、例えば、液晶TV、液晶モニタなどにおける液晶ディスプレイのバックライトに使用される複数の冷陰極管の駆動に適用可能である。

Claims (2)

  1. 昇圧トランスと、
    複数の冷陰極管と、
    上記複数の冷陰極管のうちの1または複数の冷陰極管ずつ時分割して、上記昇圧トランスによる昇圧後の高周波電圧で点灯させる時分割制御回路と、
    所定の周期の高周波電圧を生成するインバータ回路とを備え、
    上記時分割制御回路は、上記インバータ回路により生成される高周波電圧あるいは上記インバータ回路から上記複数の冷陰極管へ供給される電流の1周期内を複数に時分割し、時分割された各期間について順番に、上記昇圧トランスより出力される高周波電圧で、上記複数の冷陰極管のうちの1または複数の冷陰極管ずつ点灯させる冷陰極管駆動装置において、
    上記複数の冷陰極管に各々直列接続され、上記スイッチング素子に各々並列接続されたバイアス電流を流すための抵抗素子と、
    上記スイッチング素子とアースとの間に各々接続された電流検出用の抵抗素子と、
    上記昇圧トランスの一次巻線もしくは二次巻線のアース側に設けられた二次側全電流検出用の抵抗素子と
    を設け、
    前記制御回路は、各冷陰極管の輝度を略同じに保つために各冷陰極管に流す電流の目標である目標電流に対応するカウント値を保持し、その中から最大のカウント値を選択して対応する冷陰極管を点灯した後に所定の値を減算し、カウント値が所定の値以下になった場合には当該カウント値を削除して、残りのカウント値に対して同様の処理を繰り返す
    ことを特徴とする冷陰極管駆動装置。
  2. 昇圧トランスと、
    複数の冷陰極管と、
    上記複数の冷陰極管のうちの1または複数の冷陰極管ずつ時分割して、上記昇圧トランスによる昇圧後の高周波電圧で点灯させる時分割制御回路と、
    所定の周期の高周波電圧を生成するインバータ回路とを備え、
    上記時分割制御回路は、上記インバータ回路により生成される高周波電圧あるいは上記インバータ回路から上記複数の冷陰極管へ供給される電流の1周期内を複数に時分割し、時分割された各期間について順番に、上記昇圧トランスより出力される高周波電圧で、上記複数の冷陰極管のうちの1または複数の冷陰極管ずつ点灯させる冷陰極管駆動装置において、
    上記複数の冷陰極管に各々直列接続され、上記スイッチング素子に各々並列接続されたバイアス電流を流すための抵抗素子と、
    上記スイッチング素子とアースとの間に各々接続された電流検出用の抵抗素子と、
    上記昇圧トランスの一次巻線もしくは二次巻線のアース側に設けられた二次側全電流検出用の抵抗素子と
    を設け、
    前記制御回路は、各冷陰極管の輝度を略同じに保つための各冷陰極管の目標となる駆動周波数である目標周波数に対応するカウント値を保持し、その中から最大のカウント値を選択して対応する冷陰極管を点灯した後に所定の値を減算し、カウント値が所定の値以下になった場合には当該カウント値を削除して、残りのカウント値に対して同様の処理を繰り返す
    ことを特徴とする冷陰極管駆動装置。
JP2006540886A 2004-10-08 2005-10-05 冷陰極管駆動装置 Expired - Fee Related JP4598777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004295571 2004-10-08
JP2004295571 2004-10-08
PCT/JP2005/018417 WO2006040968A1 (ja) 2004-10-08 2005-10-05 冷陰極管駆動装置

Publications (2)

Publication Number Publication Date
JPWO2006040968A1 JPWO2006040968A1 (ja) 2008-05-15
JP4598777B2 true JP4598777B2 (ja) 2010-12-15

Family

ID=36148263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006540886A Expired - Fee Related JP4598777B2 (ja) 2004-10-08 2005-10-05 冷陰極管駆動装置

Country Status (6)

Country Link
US (1) US7791284B2 (ja)
JP (1) JP4598777B2 (ja)
KR (1) KR100911701B1 (ja)
CN (1) CN101032189B (ja)
TW (1) TWI360371B (ja)
WO (1) WO2006040968A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201014B1 (ko) * 2004-12-04 2012-11-14 엘지디스플레이 주식회사 액정표시장치의 램프 구동장치 및 방법
JP2009044915A (ja) * 2007-08-10 2009-02-26 Sanken Electric Co Ltd 電力供給装置
CN101533613B (zh) * 2008-03-10 2013-02-06 奇美电子股份有限公司 驱动控制电路、背光模块及其驱动方法
JP5835663B2 (ja) * 2011-11-10 2015-12-24 東芝ライテック株式会社 照明用電源および照明装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08308237A (ja) * 1995-04-25 1996-11-22 Matsushita Electric Works Ltd 電源装置
JP2001235720A (ja) * 2000-02-22 2001-08-31 Mitsubishi Electric Corp 液晶表示装置
JP2002246195A (ja) * 2001-02-14 2002-08-30 Koito Mfg Co Ltd 放電灯点灯回路
JP2002352974A (ja) * 2001-05-24 2002-12-06 Nec Mitsubishi Denki Visual Systems Kk 放電灯点灯装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575625B2 (ja) 1985-07-25 1997-01-29 松下電工株式会社 放電灯点灯装置
JPH06203983A (ja) 1992-12-28 1994-07-22 Minebea Co Ltd 複数放電灯の点灯装置
JP3736438B2 (ja) * 2001-11-26 2006-01-18 ウシオ電機株式会社 光源装置および給電装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08308237A (ja) * 1995-04-25 1996-11-22 Matsushita Electric Works Ltd 電源装置
JP2001235720A (ja) * 2000-02-22 2001-08-31 Mitsubishi Electric Corp 液晶表示装置
JP2002246195A (ja) * 2001-02-14 2002-08-30 Koito Mfg Co Ltd 放電灯点灯回路
JP2002352974A (ja) * 2001-05-24 2002-12-06 Nec Mitsubishi Denki Visual Systems Kk 放電灯点灯装置

Also Published As

Publication number Publication date
US20090001898A1 (en) 2009-01-01
JPWO2006040968A1 (ja) 2008-05-15
WO2006040968A1 (ja) 2006-04-20
TW200623966A (en) 2006-07-01
KR20070057207A (ko) 2007-06-04
CN101032189A (zh) 2007-09-05
CN101032189B (zh) 2011-05-18
TWI360371B (en) 2012-03-11
US7791284B2 (en) 2010-09-07
KR100911701B1 (ko) 2009-08-10

Similar Documents

Publication Publication Date Title
KR100892584B1 (ko) 전원공급장치와 이를 갖는 백라이트 어셈블리 및 액정표시 장치
US6667585B2 (en) Fluorescent lamp brightness control process by ballast frequency adjustment
US7012578B2 (en) Light emission control device, backlight device, liquid crystal display apparatus, liquid crystal monitor and liquid crystal television
CN101894530B (zh) 驱动电路及其保护方法、发光装置及显示器装置
KR101127828B1 (ko) 백 라이트의 구동장치 및 구동방법
US8525429B2 (en) Method for controlling gas discharge lamps
JP4598777B2 (ja) 冷陰極管駆動装置
JP2004241136A (ja) 放電灯点灯装置及びその放電灯点灯装置を備えた表示装置
US7932680B2 (en) Discharge lamp control device and projector
TW556445B (en) Discharge lamp apparatus and driving apparatus for discharge lamp
JP4182081B2 (ja) 放電灯駆動装置
US20080025056A1 (en) Power factor correction circuits
JP2013108981A (ja) 促進耐候性試験装置内のキセノンランプ用電源
US20080198337A1 (en) Discharge lamp control device and projector
KR100824710B1 (ko) 냉음극관 구동 장치
KR100944194B1 (ko) 교류 전원 장치
US7429830B2 (en) Power control of a fluorescent lamp
JP4576348B2 (ja) 冷陰極管駆動装置
JP2002008887A (ja) バックライト駆動回路
JP2006066220A (ja) 冷陰極管駆動回路
JP2007087738A (ja) 放電灯駆動装置
KR20110138524A (ko) 액정표시장치 및 구동방법
Cho et al. Digital CCFL drive system using individual current modulation for LCD-TV
JP2008288111A (ja) 放電灯点灯装置、照明装置、液晶表示装置
JP2014192097A (ja) プロジェクター

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Ref document number: 4598777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees