JP4597767B2 - Diversity receiver sampling clock control method and diversity receiver - Google Patents
Diversity receiver sampling clock control method and diversity receiver Download PDFInfo
- Publication number
- JP4597767B2 JP4597767B2 JP2005147907A JP2005147907A JP4597767B2 JP 4597767 B2 JP4597767 B2 JP 4597767B2 JP 2005147907 A JP2005147907 A JP 2005147907A JP 2005147907 A JP2005147907 A JP 2005147907A JP 4597767 B2 JP4597767 B2 JP 4597767B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- received
- signal
- received signal
- diversity receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Description
本発明は複数のアンテナの信号を受信し合成あるいは選択するダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機に関するものである。 The present invention relates to a sampling clock control method for a diversity receiver that receives and combines or selects signals from a plurality of antennas, and a diversity receiver.
近年、無線装置の分野ではマルチパスフェージングや移動体伝送に強い変調方式としてOFDM方式が脚光を集め、欧州や日本を初めとする各国で多くの応用研究が進められている。この内、UHF帯の地上デジタル放送の開発動向と方式については、映像情報メディア学会誌 1998年Vol.52,No.11(非特許文献1)に詳しく記されている。 In recent years, in the field of wireless devices, the OFDM method has attracted attention as a modulation method that is strong against multipath fading and mobile transmission, and many applied studies are being promoted in countries such as Europe and Japan. Among them, the development trend and method of terrestrial digital broadcasting in the UHF band are described in 1998, Vol. 52, no. 11 (Non-Patent Document 1).
OFDM変調信号を自動車等の移動体にて受信する場合、ビルや建物等により散乱されたOFDM信号が、受信アンテナに様々な方向から到達することがある。このような環境では、到来波の方向や振幅、位相等の条件により受信信号のレベルが変動するフェージングが発生する。フェージングにより受信電界が小さくなった場合、C/N劣化が生じ、伝送誤りを引き起こす可能性がある。 When an OFDM modulated signal is received by a moving body such as an automobile, an OFDM signal scattered by a building or a building may reach the receiving antenna from various directions. In such an environment, fading occurs in which the level of the received signal varies depending on conditions such as the direction, amplitude, and phase of the incoming wave. When the received electric field becomes small due to fading, C / N degradation occurs, which may cause a transmission error.
そのため、複数のアンテナを空間的に離れた位置に配置させ、それぞれの受信信号を合成あるいは選択することにより伝送誤りを軽減させるスペースダイバーシチが用いられている。 For this reason, space diversity that reduces transmission errors by arranging a plurality of antennas at spatially separated positions and combining or selecting received signals is used.
図2は従来技術によるダイバーシチ受信機の構成を示すブロック図である。複数のアンテナ21〜24で受信した信号は、それぞれA/D(アナログデジタル変換器)25〜28でサンプリングされ、受信サンプル系列が生成される。
FIG. 2 is a block diagram showing a configuration of a diversity receiver according to the prior art. Signals received by the plurality of
また、A/D25〜28のサンプリングクロックは共通のサンプリングクロックとしてVCO(電圧制御発振器)29から供給される。
The sampling clocks of A /
A/D25〜28でサンプリングを行う際、精度の良い復調処理を行うため、A/D25〜28のサンプリングクロックを送信側のクロックに同期させるよう自動制御するクロック再生処理が必要となる。
When sampling is performed at the A /
そのため、クロック再生部2aでは、予め設定した固定のブランチの受信サンプル結果、例えば、A/D25の出力信号に基づいてVCO29のサンプリングクロックの周波数あるいは位相を可変制御し、送信側のクロック周波数に同期させている。
For this reason, the
上記クロック再生処理としては、種々の方式が考えられるが、例えば受信サンプル値信号と受信サンプル値信号を有効シンボル長遅延させた信号との自己相関演算を行い、得られた相関結果のピーク位置と受信機のシンボルあるいはフレーム位置との位相誤差を算出し、その位相誤差が0になるようにVCO29のサンプリングクロックを制御させる、いわゆるガード相関方式を用いることで、送信機のクロックに追従させることができる。(特許文献1)
その他の方式として同期用のシンボルが挿入されている場合には同期シンボル信号と受信信号との相互相関演算を行う、いわゆる相互相関方式等もある。
Various methods are conceivable as the clock recovery processing. For example, the autocorrelation operation between the received sample value signal and the signal obtained by delaying the received sample value signal by the effective symbol length is performed, and the peak position of the obtained correlation result is calculated. By using a so-called guard correlation method that calculates the phase error with respect to the symbol or frame position of the receiver and controls the sampling clock of the
As another method, there is a so-called cross-correlation method for performing a cross-correlation operation between a synchronization symbol signal and a received signal when a synchronization symbol is inserted.
以上説明したクロックによってサンプリングされたそれぞれのブランチの受信信号は、FFT2b〜2eに入力され、時間軸信号から周波数軸信号に変換される。FFT2b〜2eの出力信号はダイバーシチ合成部2fに入力され、それぞれのブランチの受信信号品質に基づいて合成される。
The reception signals of the respective branches sampled by the clock described above are input to the
特にOFDM方式のスペースダイバーシチ方式については、映像情報メディア学会技術報告 1999年Vol.23,No.35(非特許文献2)に詳述されている。 In particular, with respect to the OFDM system space diversity system, the Technical Report of the Institute of Image Information and Television Engineers 1999 Vol. 23, no. 35 (Non-Patent Document 2).
ダイバーシチ合成された結果は、復調部2gで復調処理され、誤り訂正部2hにて誤り訂正を行った後、情報符号を出力する。
The result of the diversity combining is demodulated by the
従来、ダイバーシチ受信機においては、上記クロック再生処理として、受信した複数のブランチの信号の内、予め設定した固定のブランチに基づいてクロック再生処理を行う方式が用いられてきた。 Conventionally, in a diversity receiver, a method of performing clock recovery processing based on a preset fixed branch among a plurality of received branch signals has been used as the clock recovery processing.
移動体受信ではフェージングやC/Nの劣化により、ブランチ毎の受信信号品質が異なることが多い。しかし、クロック再生の対象とするブランチを固定とした場合、設定したブランチの受信信号品質が低下すると、上記で説明した相関演算結果の受信信号品質が低下し、C/Nが劣化するため、クロック位相差に誤差が含まれてしまうことがある。 In mobile reception, the received signal quality for each branch is often different due to fading and C / N degradation. However, when the branch for clock recovery is fixed, if the received signal quality of the set branch decreases, the received signal quality of the correlation calculation result described above decreases and C / N deteriorates. An error may be included in the phase difference.
この誤差は再生クロック結果にジッタや位相誤差等の劣化を生じさせることがある。このような場合には、たとえ受信信号品質の良いブランチが到達していたとしても、クロック品質の劣化によりシンボル間干渉やキャリア間干渉などが生じ、ダイバーシチ受信機全体でのビット誤り率も増加してしまう。さらに、場合によっては、設定したブランチの受信信号品質が極端に劣化し、同期すら確立できないこともある。 This error may cause deterioration of the recovered clock result such as jitter and phase error. In such a case, even if a branch with good received signal quality arrives, inter-symbol interference and inter-carrier interference occur due to the deterioration of the clock quality, and the bit error rate in the diversity receiver as a whole also increases. End up. Furthermore, in some cases, the received signal quality of the set branch is extremely deteriorated, and even synchronization may not be established.
本発明の目的は、受信信号品質が低下していたとしても、ジッタや位相誤差等の少ない安定したクロック再生が行えるダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機を提供することにある。 An object of the present invention is to provide a sampling clock control method for a diversity receiver and a diversity receiver capable of performing stable clock recovery with little jitter and phase error even if the received signal quality is deteriorated.
本発明のダイバーシチ受信機のサンプリングクロック制御方法は、複数のアンテナによって受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記複数のアンテナによって受信した受信信号を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成した結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御することを特徴とする。 According to the sampling clock control method of the diversity receiver of the present invention, in the diversity receiver that combines or selects the reception signals received by the plurality of antennas, the reception signals received by the plurality of antennas are converted into the reception signal quality of each branch. The sampling is performed at a ratio based on the result, and the sampling clock of the diversity receiver is controlled based on the result of the combination.
また本発明のダイバーシチ受信機のサンプリングクロック制御方法は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記複数のアンテナによって受信した受信信号と該受信信号を有効シンボル長遅延させた信号との自己相関演算結果の信号、あるいは前記受信信号と所定の同期用シンボル信号との相互相関演算結果の信号のいずれかの信号を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御することを特徴とする。 Also, the sampling clock control method of the diversity receiver according to the present invention provides a diversity receiver that combines or selects received signals received from a plurality of antennas, and receives the received signals received by the plurality of antennas and the received signals as effective symbols. Based on the received signal quality of each branch, either the signal of the autocorrelation calculation result with the long-delayed signal or the signal of the cross correlation calculation result of the received signal and the predetermined synchronization symbol signal The combining is performed at a ratio, and the sampling clock of the diversity receiver is controlled based on the combination result.
また本発明のダイバーシチ受信機のサンプリングクロック制御方法は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記ダイバーシチ受信機の再生クロックにより生成した基準タイミングと、それぞれのブランチの受信サンプル系列から算出した特定のタイミングとの位相差を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御することを特徴とする。 Further, the sampling clock control method of the diversity receiver of the present invention is a diversity receiver for combining or selecting received signals received from a plurality of antenna signals, and a reference timing generated by a reproduction clock of the diversity receiver, Combining the phase difference with the specific timing calculated from the received sample sequence of the branch at a ratio based on the received signal quality of each branch, and controlling the sampling clock of the diversity receiver based on the combined result Features.
また本発明のダイバーシチ受信機のサンプリングクロック制御方法は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、それぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのサンプリングクロックを、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御することを特徴とする。 Also, the diversity receiver sampling clock control method of the present invention is a diversity receiver that combines or selects received signals from a plurality of antenna signals, performs independent sampling clock recovery processing in each branch, and performs each sampling. The clocks are combined at a ratio based on the reception signal quality of each branch, and the sampling clock of the diversity receiver is controlled based on the combination result.
また本発明のダイバーシチ受信機のサンプリングクロック制御方法は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、それぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのブランチ毎のサンプリングクロックから生成したタイミングと、それぞれのブランチのサンプリングクロックとは別の前記ダイバーシチ受信機の再生クロックにより生成した基準タイミングとの位相差を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御することを特徴とする。 The diversity receiver sampling clock control method according to the present invention also performs independent sampling clock recovery processing in each branch in a diversity receiver that combines or selects received signals received from a plurality of antennas. The phase difference between the timing generated from each sampling clock and the reference timing generated by the reproduction clock of the diversity receiver that is different from the sampling clock of each branch is expressed as a ratio based on the received signal quality of each branch. And combining and controlling a sampling clock of the diversity receiver based on the result of the combination.
また本発明のダイバーシチ受信機のサンプリングクロック制御方法における受信信号品質は、キャリアレベル、雑音レベル、雑音レベルの二乗またはC/Nのいずれかの値に基づくものであることを特徴とする。 The received signal quality in the sampling clock control method of the diversity receiver according to the present invention is based on any one of a carrier level, a noise level, a square of the noise level, or C / N.
また本発明のダイバーシチ受信機は、複数のアンテナによって受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記複数のアンテナによって受信した受信信号を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成した結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御するクロック再生部を備えたことを特徴とする。 Also, the diversity receiver of the present invention is a diversity receiver that combines or selects received signals received by a plurality of antennas, and receives the received signals received by the plurality of antennas at a ratio based on the received signal quality of each branch. And a clock recovery unit that controls a sampling clock of the diversity receiver based on a result of the synthesis.
また本発明のダイバーシチ受信機は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記複数のアンテナによって受信した受信信号と該受信信号を有効シンボル長遅延させた信号との自己相関演算結果の信号、あるいは前記受信信号と所定の同期用シンボル信号との相互相関演算結果の信号のいずれかの信号を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御するクロック再生部を備えたことを特徴とする。 Also, the diversity receiver of the present invention is a diversity receiver that combines or selects received signals received from a plurality of antenna signals, and a signal obtained by delaying an effective symbol length of the received signals received by the plurality of antennas. Or a signal of an autocorrelation calculation result signal or a signal of a cross-correlation calculation result signal of the received signal and a predetermined synchronization symbol signal at a ratio based on the reception signal quality of each branch, A clock recovery unit for controlling a sampling clock of the diversity receiver based on the synthesis result is provided.
また本発明のダイバーシチ受信機は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、前記ダイバーシチ受信機の再生クロックにより生成した基準タイミングと、それぞれのブランチの受信サンプル系列から算出した特定のタイミングとの位相差を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御するクロック再生部を備えたことを特徴とする。 Also, the diversity receiver of the present invention is a diversity receiver that combines or selects received signals received from a plurality of antenna signals, a reference timing generated by a reproduction clock of the diversity receiver, and a received sample sequence of each branch A clock regeneration unit that synthesizes the phase difference from the specific timing calculated from the ratio at a ratio based on the received signal quality of each branch and controls the sampling clock of the diversity receiver based on the synthesis result. It is characterized by.
また本発明のダイバーシチ受信機は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、それぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのサンプリングクロックを、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御するクロック再生部を備えたことを特徴とする。 Also, the diversity receiver of the present invention is a diversity receiver that combines or selects received signals received from a plurality of antenna signals, performs independent sampling clock regeneration processing in each branch, and converts each sampling clock to each A clock recovery unit is provided that combines at a ratio based on the received signal quality of the branch and controls the sampling clock of the diversity receiver based on the result of the combining.
また本発明のダイバーシチ受信機は、複数のアンテナの信号を受信した受信信号を合成あるいは選択するダイバーシチ受信機において、それぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのブランチ毎のサンプリングクロックから生成したタイミングと、それぞれのブランチのサンプリングクロックとは別の前記ダイバーシチ受信機の再生クロックにより生成した基準タイミングとの位相差を、それぞれのブランチの受信信号品質に基づいた比率で合成し、当該合成結果に基づいて前記ダイバーシチ受信機のサンプリングクロックを制御するクロック再生部を備えたことを特徴とする。 Also, the diversity receiver of the present invention is a diversity receiver that combines or selects received signals received from a plurality of antenna signals, performs independent sampling clock reproduction processing in each branch, and uses the sampling clock for each branch. The phase difference between the generated timing and the reference timing generated by the reproduction clock of the diversity receiver different from the sampling clock of each branch is synthesized at a ratio based on the received signal quality of each branch, and the synthesis A clock recovery unit for controlling a sampling clock of the diversity receiver based on the result is provided.
また本発明のダイバーシチ受信機における受信信号品質は、キャリアレベル、雑音レベル、雑音レベルの二乗またはC/Nのいずれかの値に基づくものであることを特徴とする。 The received signal quality in the diversity receiver according to the present invention is based on any one of a carrier level, a noise level, a square of the noise level, or C / N.
本発明によれば、受信信号品質が低下していたとしても、ジッタや位相誤差等の少ない安定したクロック再生が行えるダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機を得ることができる。 According to the present invention, it is possible to obtain a diversity receiver sampling clock control method and diversity receiver capable of performing stable clock recovery with little jitter and phase error even if the received signal quality is degraded.
図1は本発明によるサンプリングクロック制御方法を有するダイバーシチ受信機の第1の実施例の構成を示すブロック図であり、以下説明する。図1の構成は図2に示した従来技術による構成において、クロック再生部2aをダイバーシチクロック再生部11に置き換えた構成となっており、それ以外の構成、機能については、同等の構成、機能を有しているため、説明を省略する。
FIG. 1 is a block diagram showing the configuration of a first embodiment of a diversity receiver having a sampling clock control method according to the present invention, which will be described below. The configuration of FIG. 1 is a configuration in which the
A/D25〜28からの受信サンプル値信号は、ダイバーシチクロック再生部11に入力される。ダイバーシチクロック再生部11は、それぞれのブランチの受信サンプル値信号に基づいてVCO29を可変制御させるための制御信号を出力する。
Received sample value signals from A /
図3は本発明の第1実施例のダイバーシチクロック再生部11の構成を示すブロック図であり、以下詳細に説明する。A/D25〜28の受信サンプル値信号はそれぞれのブランチの乗算器32〜35に入力されると共に、合成比率算出部31にも入力される。合成比率算出部31では、それぞれの乗算器32〜35に供給するための合成比率を算出し、それぞれのブランチの乗算器32〜35では受信サンプル値信号と当該合成比率との乗算を行い、乗算結果を合成部36に入力する。
FIG. 3 is a block diagram showing the configuration of the diversity
合成比率算出部31は、それぞれのブランチの受信信号品質に基づいた合成比率を算出し、それぞれのブランチの乗算器32〜35に供給している。
The combination
ここで、受信品質とは例えば、受信信号のC/Nや、キャリアレベル、雑音レベル、妨害波レベル、受信信号の変動量、歪み量、あるいはこれらの劣化成分を等価的なC/Nに変換した値に基づいたものを示す。 Here, the reception quality refers to, for example, the C / N of the received signal, the carrier level, the noise level, the jamming wave level, the amount of fluctuation of the received signal, the amount of distortion, or the degradation components thereof into equivalent C / N. Based on the values obtained.
図11は本発明の合成比率算出部31の構成例を示す図であり、以下、上記で述べた受信信号品質に基づいた合成比率の算出を行う例について説明する。
FIG. 11 is a diagram illustrating a configuration example of the combination
合成比率算出部31において、A/D25〜28からのそれぞれのブランチの受信サンプル値信号は、それぞれ雑音レベル算出部111〜114に入力されるとともに、それぞれキャリアレベル算出部115〜118に入力される。また、キャリアレベル算出部115〜118には、それぞれ雑音レベル算出部111〜114の出力信号も入力される。
In the synthesis
まず、雑音レベル算出部111〜114では、受信サンプル値信号に混入した雑音レベル(N)を算出する。
First, the noise
図12及び図13は雑音レベル算出方法の具体例を示している。 12 and 13 show specific examples of the noise level calculation method.
図12はOFDM信号のガードインターバルを利用した雑音検出の一例を示す図である。雑音レベルの算出には受信サンプル値信号と受信サンプル値信号を有効シンボル長遅延させた信号との差分を行い絶対値化し、ガードインターバル期間内に存在する残留成分量を雑音レベル(N)として算出する。ただし、マルチパスが混入した場合にはガードインターバル期間の前半期間にマルチパスによる成分が発生してしまうため、雑音検出を行う期間は図中の雑音レベル検出有効期間で示した期間が有効である。 FIG. 12 is a diagram illustrating an example of noise detection using a guard interval of an OFDM signal. To calculate the noise level, the difference between the received sample value signal and the signal obtained by delaying the received sample value signal by the effective symbol length is converted into an absolute value, and the residual component amount existing within the guard interval period is calculated as the noise level (N). To do. However, when multipath is mixed, a component due to multipath is generated in the first half of the guard interval period. Therefore, the period indicated by the noise level detection effective period in the figure is effective for the period of noise detection. .
図13は同期シンボルなどの特殊シンボルを利用した雑音検出の一例を示す図である。同期シンボルの一つとしてヌルシンボルと呼ばれる無信号を伝送する場合がある。このような場合には、ヌルシンボル中の受信レベルを測定することで、雑音レベル(N)を検出することができる。 FIG. 13 is a diagram illustrating an example of noise detection using a special symbol such as a synchronization symbol. There is a case where a non-signal called a null symbol is transmitted as one of the synchronization symbols. In such a case, the noise level (N) can be detected by measuring the reception level in the null symbol.
次に、キャリアレベル算出部雑音115〜118では、まず受信サンプル値信号の二乗平均の平均値を算出することにより受信電力を測定する。受信電力はキャリアの電力と雑音の電力の重ね合わせで構成されているため、測定した受信電力から雑音レベル算出部111〜114で算出した雑音レベルの2乗を減算することによりキャリア電力を算出し、その平方根がキャリアレベル(C)となる。
Next, in the carrier level
雑音レベル算出部111〜114で算出された雑音レベル(N)と、キャリアレベル算出部雑音115〜118で算出されたキャリアレベル(C)は演算部119に入力される。演算部119では、例えばC/N(キャリアレベル対雑音レベル比)や、キャリアレベル(C)、雑音レベル(N)に基づいた合成比率(w)を算出する。
The noise level (N) calculated by the noise
具体的な合成比率(w)の算出方式としては、キャリアレベル(C)に基づく合成比率として、式(1)に示すようにキャリアレベルに比例させる合成比率や、式(2)に示すように、それらを正規化させる合成比率などが考えられる。 As a specific calculation method of the combination ratio (w), as a combination ratio based on the carrier level (C), a combination ratio proportional to the carrier level as shown in Expression (1), or as shown in Expression (2) A composition ratio that normalizes them can be considered.
また、雑音レベル(N)に基づく合成比率として、式(3)、式(3’)に示すように雑音レベルや雑音レベルの二乗(N2)に反比例させる合成比率や、式(4)、式(4’)に示すように、それらを正規化させる合成比率なども考えられる。 Further, as a synthesis ratio based on the noise level (N), a synthesis ratio that is inversely proportional to the noise level or the square of the noise level (N2) as shown in the expressions (3) and (3 ′), the expressions (4), and (4) As shown in (4 ′), a composition ratio for normalizing them can also be considered.
更に、それぞれのブランチのC/Nに基づく合成比率としては、合成後のC/Nを最大にする合成比率として、式(5)に示すようにキャリアレベル(C)に比例し、雑音レベルの二乗(N2)に反比例した合成比率として算出する方式も考えられる。 Further, as the synthesis ratio based on C / N of each branch, the synthesis ratio that maximizes the C / N after synthesis is proportional to the carrier level (C) as shown in Equation (5), and the noise level A method of calculating a composite ratio inversely proportional to the square (N2) is also conceivable.
また、式(5)を正規化させた合成比率として式(6)なども考えられる。 Moreover, Formula (6) etc. can also be considered as a synthetic | combination ratio which normalized Formula (5).
以上説明した合成比率と受信サンプル値信号の乗算結果は、合成部36で加算合成される。
The multiplication result of the combination ratio described above and the received sample value signal is added and combined by the combining
図4は本発明の第1実施例のダイバーシチクロック再生部11の処理動作を説明する図であり、以下説明する。図4に示す波形41〜44は、各ブランチの受信サンプル値波形を示している。OFDM受信信号は、実際にはガウス雑音に類似した波形であるが、図4では模式的に正弦波で表した波形としている。これらの信号を、合成比率算出部31からの合成比率(w1〜w4)に基づいて乗算器32〜35でそれぞれ乗算し、合成部35で例えば式(6)の合成比率で合成し、その結果の波形を波形45に示す。
FIG. 4 is a diagram for explaining the processing operation of the diversity
このように、それぞれのブランチの受信サンプル値信号品質に基づいた上記式(6)の合成比率で合成を行うことにより、あるブランチの受信品質が極端に劣化しても(例えば、図4の波形44)、そのブランチの合成比率を低め、受信品質劣化の少ないブランチ(例えば、図4の波形43)の合成比率を高めて合成することとなるので、波形45に示すように、常に安定した信号品質とすることができる。
In this way, by performing the synthesis at the synthesis ratio of the above formula (6) based on the received sample value signal quality of each branch, even if the reception quality of a certain branch is extremely deteriorated (for example, the waveform in FIG. 4). 44) Since the synthesis ratio of the branch is lowered and the synthesis ratio of the branch (for example, the
これらの処理により信号品質が向上した信号が合成部36から出力され、クロック再生部2aに入力される。クロック再生部2aは前述したクロック再生機能を有し、VCO29のサンプリングクロックを可変制御する制御信号を出力する。
A signal whose signal quality is improved by these processes is output from the synthesizing
このように本発明の第1の実施例では、それぞれのブランチからの受信サンプル値信号をそれぞれのブランチの受信サンプル値信号品質に基づいた合成比率で合成することにより、合成後の信号品質を向上させることが可能となり、当該合成信号に基づいて、VCOのサンプリングクロックを制御することにより、ジッタや位相誤差の少ないクロックを再生することができる。 As described above, in the first embodiment of the present invention, the received sample value signal from each branch is synthesized at a synthesis ratio based on the received sample value signal quality of each branch, thereby improving the signal quality after synthesis. By controlling the sampling clock of the VCO based on the synthesized signal, a clock with less jitter and phase error can be reproduced.
図5は本発明の第2実施例のダイバーシチクロック再生部11の構成を示すブロック図であり、以下説明する。図5は第1の実施例によるダイバーシチクロック再生部11の構成において、それぞれのブランチの入力側すなわち図1のA/D25〜28と乗算器32〜35の間にそれぞれ相関演算部51〜54を追加した構成である。
FIG. 5 is a block diagram showing the configuration of the diversity
相関演算部51〜54では、上記背景技術の所で説明したところの、受信サンプル値信号と受信サンプル値信号を有効シンボル長遅延させた信号との自己相関演算や、同期用のシンボルが挿入されている場合には同期シンボル信号と受信信号との相関演算等を行う。
In the
図6は本発明の第2の実施例によるダイバーシチクロック再生部11の処理を説明した図であり、以下説明する。C/Nの異なる信号に対してそれぞれのブランチの相関演算部51〜54にてOFDM信号のガードインターバルの相関演算を行った場合の波形を61〜64に示す。これらの相関結果を第1の実施例と同様に、合成比率算出部31からの合成比率(w1〜w4)に基づいて乗算器32〜35でそれぞれ乗算し、合成部35で合成する。図4に示した場合と同様に、式(6)の合成比率で合成した結果の波形を65に示す。
FIG. 6 is a diagram for explaining the processing of the diversity
このように、合成対象とする信号が相関演算結果であっても、第1の実施例と同様に受信信号品質の改善を図ることが可能となる。 Thus, even if the signal to be combined is a correlation calculation result, it is possible to improve the received signal quality as in the first embodiment.
合成部36からの出力信号はクロック再生部2aに入力される。相関演算は既に完了しているため、クロック再生部2aは上記で説明したクロック再生機能から相関演算機能を省いた機能を有し、VCO29を可変制御する制御信号を出力する。
The output signal from the
図7は本発明の第3実施例のダイバーシチクロック再生部11の構成と図1のVCO29を示すブロック図であり、以下説明する。図7は第2の実施例によるダイバーシチクロック再生部11の構成において、それぞれのブランチの相関演算部51〜54と乗算器32〜35の間にそれぞれ位相差検出部71〜74を追加し、更に図1のVCO29の出力とそれぞれの位相差検出部71〜74の間に基準タイミング生成部75を追加した構成である。
FIG. 7 is a block diagram showing the configuration of the diversity
図8は本発明の第3実施例のダイバーシチクロック再生部11とVCO29の処理動作を説明する図であり、以下説明する。
FIG. 8 is a diagram for explaining the processing operation of the diversity
図7の基準タイミング生成部75では、VCO29からのクロック信号が入力され該クロック信号に基づいたシンボル周期を示す基準タイミング信号80(図8)を生成する。
7 receives a clock signal from the
位相差検出部71〜74に、基準タイミング生成部75で生成された基準タイミング信号80(図8)と、図7のそれぞれのブランチの相関演算部51〜54での相関演算結果から算出した受信信号の特定の位置を指し示すタイミング信号81〜84(図8)(例えば、ガード相関のピーク位置から算出したシンボルタイミング等)とが入力され、その位相差θ1〜θ4を、それぞれのブランチの位相差検出部71〜74で算出する。
The phase
合成部36では式(7)に示す合成を行う。
The
式(7)において、受信信号品質が劣化したブランチは、相関演算結果の受信信号品質も劣化してしまうため、相関演算結果から算出したタイミング信号にもばらつきが生じてしまう。 In equation (7), since the received signal quality of the branch in which the received signal quality is deteriorated, the received signal quality of the correlation calculation result is also deteriorated, so that the timing signal calculated from the correlation calculation result also varies.
この様なばらつきの多い位相差信号に基づいてVCO29を制御した場合、位相差のばらつきにより再生するクロックにジッタが生じてしまう。逆に、受信信号品質が良好なブランチはタイミング信号にもばらつきが生じることは少ない。
When the
従って、式(7)による合成後の位相差θのばらつき抑えるためには、受信信号品質の劣化したブランチの合成比率wを小さな値に設定し、受信信号品質の良好なブランチの合成比率wを大きな値に設定すれば良い。 Therefore, in order to suppress the variation in the phase difference θ after the synthesis according to the equation (7), the synthesis ratio w of the branch with deteriorated reception signal quality is set to a small value, and the synthesis ratio w of the branch with good reception signal quality is set. A large value may be set.
この合成比率は前述した式(1)〜式(6)に示す合成比率であっても良いが、式(8)に示す位相差の分散値の逆数や式(9)に示す位相差の標準偏差値の逆数であっても良い。 This synthesis ratio may be the synthesis ratio shown in the above-mentioned formulas (1) to (6), but the reciprocal of the dispersion value of the phase difference shown in formula (8) or the standard of the phase difference shown in formula (9). It may be the reciprocal of the deviation value.
図9は本発明の第4実施例のダイバーシチクロック再生部11の構成を示すブロック図であり、以下説明する。図9は第1の実施例によるダイバーシチクロック再生部11の構成において、それぞれのブランチの入力側すなわち図1のA/D25〜28と乗算器32〜35の間にそれぞれクロック再生部91〜94とVCO95〜98の直列接続を追加した構成である。
FIG. 9 is a block diagram showing the configuration of the diversity
クロック再生部91〜94、VCO95〜98は前述したクロック再生部2aとVCO29と同様の機能(詳細は図2の構成の説明中に記載)を有しているが、ここでは説明を明瞭にするため符号を再割り振りしている。また、その他の構成と機能については図3に示す構成と同様である。
The
第3の実施例で説明したように、受信信号品質が劣化した受信サンプル値信号に基づいてクロック再生を行うと、受信信号品質の劣化に起因するジッタが生じてしまう場合がある。 As described in the third embodiment, when clock recovery is performed based on a received sample value signal whose reception signal quality has deteriorated, jitter due to deterioration of the reception signal quality may occur.
第4の実施例では、クロック再生部91〜94とVCO95〜98によりそれぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのサンプリングクロックを、合成比率算出部31で算出したところの,それぞれのブランチでの受信サンプル値信号品質に基づいた合成比率(w1〜w4)により合成部36で合成することで、合成後の再生クロックのジッタを低減する。なお合成部36では、VCO95〜98のクロック自体をアナログで合成している。
In the fourth embodiment, independent sampling clock recovery processing is performed in each branch by the
図10は本発明の第5実施例のダイバーシチクロック再生部11の構成と図1のVCO29を示すブロック図であり、以下説明する。図10は第4の実施例によるダイバーシチクロック再生部11の構成において、VCO95〜98と乗算器32〜35の間に位相差検出部71〜74を追加し、更に図1のVCO29の出力とそれぞれの位相差検出部71〜74の間に基準タイミング生成部75を追加した構成である。位相差検出部71〜74、基準タイミング生成部75についても、前述した機能と同等の機能を有している。また、その他の構成と機能についても図9に示す構成と同様である。
FIG. 10 is a block diagram showing the configuration of the diversity
第5の実施例は第4の実施例と同様に、クロック再生部91〜94とVCO95〜98によりそれぞれのブランチで独立のサンプリングクロック再生処理を行い、それぞれのサンプリングクロックから生成したブランクタイミング信号と、それぞれのブランチとは別のVCO29の再生クロックより基準タイミング生成部75にて生成した基準タイミング信号との位相差を、それぞれのブランチの位相差検出部71〜74で算出する。
In the fifth embodiment, similar to the fourth embodiment, the
算出した位相差は、後段の乗算器32〜35及び合成部36にて、第2の実施例で説明したような,それぞれのブランチでの受信サンプル値信号品質に基づいた合成比率(式(7)から式(9))で合成を行う。合成部36にて合成された位相差はクロック再生部2a及びVCO101にて再度、クロックを再生する。基準タイミング生成部75では、当該再生クロックに基づいた基準タイミング信号を生成し、それぞれの位相差検出部71〜74へ供給している。
The calculated phase difference is converted into a combining ratio (formula (7)) based on the received sample value signal quality in each branch as described in the second embodiment by the
第5の実施例は、クロック再生部91〜94のクロックに基づいた位相差を算出することにより、それぞれのクロックに生じているジッタ量を位相差のばらつき度合いに変換している。上記処理により、信号品質が劣化し、ジッタの多いクロックが存在しても、合成後のクロックジッタを低減させることができる。
In the fifth embodiment, by calculating the phase difference based on the clocks of the
更に、第4及び第5の実施例において、各ブランチのサンプリングクロックはVCO95〜98のクロック用いても良いが、合成後の安定したクロックをサンプリングクロックとして使用しても良い。
Further, in the fourth and fifth embodiments, the sampling clock of each branch may be the clock of
以上、説明したように、本発明の第1から第5の実施例によれば、受信信号品質が低下しているブランチが存在していても、それぞれのブランチの受信信号品質に基づいた合成比率で合成し、合成結果に基づいて受信信号のサンプリングクロックを制御することにより、ジッタや位相誤差の少ない安定したクロック再生が行えるようになる。 As described above, according to the first to fifth embodiments of the present invention, even if there is a branch in which the received signal quality is deteriorated, the combination ratio based on the received signal quality of each branch is present. And by controlling the sampling clock of the received signal based on the result of synthesis, stable clock reproduction with little jitter and phase error can be performed.
以上説明したクロックによってサンプリングされたそれぞれのブランチの受信信号は、図1のFFT2b〜2eに入力され、時間軸信号から周波数軸信号に変換される。FFT2b〜2eの出力信号はダイバーシチ合成部2fに入力され、キャリア毎独立にそれぞれのブランチの受信信号品質に基づいた比率で合成あるいは選択され、受信信号品質の改善を図る。更に、合成比率としてキャリア信号レベルの複素共役信号とし、合成後に各ブランチの合成比率の二乗和で正規化を行うことにより、振幅、位相が等化されたコンスタレーションを得ることができる。
The reception signals of the respective branches sampled by the clock described above are input to the
ダイバーシチ合成部2fにてダイバーシチ合成された結果は復調部2gに入力され、合成後のコンスタレーションを識別するために設けられた閾値により識別を行い、復調処理される。復調結果は誤り訂正部2hにて、生じた誤りを訂正した後、情報符号を出力する。
The result of diversity combining by the
これにより、受信信号品質が低下していたとしても、ジッタや位相誤差等の少ない安定したクロック再生が行えるダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機を得ることができる。 As a result, it is possible to obtain a sampling clock control method and diversity receiver for a diversity receiver that can perform stable clock reproduction with little jitter and phase error even if the received signal quality is reduced.
11:ダイバーシチクロック再生部、21〜24:アンテナ、25〜28:A/D、29:VCO、2a:クロック再生部、2b〜2e:FFT、2f:ダイバーシチ合成部、2g:復調部、2h:誤り訂正部、31:合成比率算出部、32〜35:乗算器、36:合成部、51〜54:相関演算部、71〜74:位相差検出部、75:基準タイミング生成部、91〜94:クロック再生部、95〜98:VCO、111〜114:雑音レベル算出部、115〜118:キャリアレベル算出部、119:演算部。
11: Diversity clock reproducing unit, 21-24: Antenna, 25-28: A / D, 29: VCO, 2a: Clock reproducing unit, 2b-2e: FFT, 2f: Diversity combining unit, 2g: Demodulating unit, 2h: Error correction unit, 31: synthesis ratio calculation unit, 32-35: multiplier, 36: synthesis unit, 51-54: correlation calculation unit, 71-74: phase difference detection unit, 75: reference timing generation unit, 91-94 : Clock reproduction unit, 95 to 98: VCO, 111 to 114: noise level calculation unit, 115 to 118: carrier level calculation unit, 119: calculation unit.
Claims (12)
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機のサンプリングクロック制御方法。 In diversity receiver for combining or selecting the reception signal of the OFDM scheme received by the plurality of antennas, a reception signal received by the plurality of antennas, synthesized in a ratio based on the received signal quality of each branch, and the combined Based on the result, a sampling clock commonly used for the A / D converters of the respective branches is controlled ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included in the sampling clock control method for a diversity receiver,
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機のサンプリングクロック制御方法。 In a diversity receiver that synthesizes or selects received signals of an OFDM system that has received signals of a plurality of antennas, an autocorrelation calculation result between the received signals received by the plurality of antennas and a signal obtained by delaying the received signals by an effective symbol length Or a signal obtained as a result of cross-correlation between the received signal and a predetermined synchronization symbol signal at a ratio based on the received signal quality of each branch, and based on the synthesized result Controlling a sampling clock commonly used for the A / D converters of the respective branches ;
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included in the sampling clock control method for a diversity receiver,
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機のサンプリングクロック制御方法。 In a diversity receiver that synthesizes or selects received signals of an OFDM system that has received signals from a plurality of antennas, a specific timing calculated from a reference timing generated by a reproduction clock of the diversity receiver and a received sample sequence of each branch And a sampling clock commonly used for the A / D converters of the respective branches based on the synthesis result ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included in the sampling clock control method for a diversity receiver,
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機のサンプリングクロック制御方法。 Diversity receivers that combine or select received OFDM signals that have received signals from multiple antennas perform independent sampling clock recovery processing in each branch, and convert each sampling clock to the received signal quality of each branch. Combining based on the ratio, and controlling the sampling clock of the diversity receiver based on the combination result ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included in the sampling clock control method for a diversity receiver,
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機のサンプリングクロック制御方法。 In a diversity receiver that combines or selects received signals of the OFDM system that received signals from multiple antennas, independent sampling clock recovery processing is performed in each branch, and the timing generated from the sampling clock for each branch, and The phase difference from the reference timing generated by the reproduction clock of the diversity receiver different from the sampling clock of the branch is synthesized at a ratio based on the received signal quality of each branch, and the diversity is based on the synthesis result. Control the sampling clock of the receiver ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included in the sampling clock control method for a diversity receiver,
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機。 In a diversity receiver that combines or selects received signals of the OFDM method received by a plurality of antennas, the received signals received by the plurality of antennas are combined at a ratio based on the received signal quality of each branch and combined. A clock recovery unit for controlling a sampling clock commonly used for the A / D converters of the respective branches based on the results ;
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included is used as a diversity receiver.
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機。 In a diversity receiver that synthesizes or selects received signals of an OFDM system that has received signals from a plurality of antennas, an autocorrelation operation between the received signals received by the plurality of antennas and a signal obtained by delaying the received signals by an effective symbol length Either a result signal or a signal of a cross-correlation calculation result signal between the received signal and a predetermined synchronization symbol signal is synthesized at a ratio based on the received signal quality of each branch, and based on the synthesized result A clock regenerator for controlling a sampling clock commonly used for the A / D converters of the respective branches ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included is used as a diversity receiver.
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機。 In a diversity receiver that synthesizes or selects received signals of an OFDM system that has received signals from a plurality of antennas, a specific timing calculated from a reference timing generated by a reproduction clock of the diversity receiver and a received sample sequence of each branch And the phase difference between each of the branches at a ratio based on the received signal quality of each branch, and based on the result of the synthesis, a clock recovery unit that controls a sampling clock commonly used for the A / D converters of the respective branches With
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included is used as a diversity receiver.
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機。 In diversity receiver for combining or selecting the reception signal of the OFDM scheme which has received the signal from the plurality of antennas, performs independent sampling clock recovery process at each branch, each of the sampling clock, the received signal quality of each branch And a clock recovery unit that controls the sampling clock of the diversity receiver based on the result of the synthesis ,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included is used as a diversity receiver.
前記それぞれのブランチの受信信号品質に基づいた比率は、それぞれのブランチでの前記受信信号のキャリアレベルと雑音レベルとから算出される該受信信号のC/Nに基づく比率であり、前記雑音レベルは、ヌルシンボルの受信レベルを測定することで検出される雑音レベルか、前記受信信号と前記受信信号を有効シンボル長遅延させた信号との差分の絶対値であってガードインターバル期間内でかつマルチパスに残留成分を含まない期間の前記絶対値から算出される雑音レベルかのいずれかを用いることを特徴とするダイバーシチ受信機。 In a diversity receiver that combines or selects received signals of the OFDM system that received signals from multiple antennas, independent sampling clock recovery processing is performed in each branch, and the timing generated from the sampling clock for each branch, and The phase difference from the reference timing generated by the reproduction clock of the diversity receiver different from the sampling clock of the branch is synthesized at a ratio based on the received signal quality of each branch, and the diversity is based on the synthesis result. It has a clock recovery unit that controls the sampling clock of the receiver,
The ratio based on the received signal quality of each branch is a ratio based on the C / N of the received signal calculated from the carrier level and noise level of the received signal in each branch, and the noise level is A noise level detected by measuring a reception level of a null symbol or an absolute value of a difference between the reception signal and a signal obtained by delaying the reception signal by an effective symbol length within a guard interval period and multipath One of the noise levels calculated from the absolute value during a period in which no residual component is included is used as a diversity receiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005147907A JP4597767B2 (en) | 2005-05-20 | 2005-05-20 | Diversity receiver sampling clock control method and diversity receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005147907A JP4597767B2 (en) | 2005-05-20 | 2005-05-20 | Diversity receiver sampling clock control method and diversity receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006325077A JP2006325077A (en) | 2006-11-30 |
JP4597767B2 true JP4597767B2 (en) | 2010-12-15 |
Family
ID=37544396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005147907A Active JP4597767B2 (en) | 2005-05-20 | 2005-05-20 | Diversity receiver sampling clock control method and diversity receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597767B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094839A (en) | 2007-10-10 | 2009-04-30 | Fujitsu Microelectronics Ltd | Ofdm receiver |
JP5408305B2 (en) * | 2012-07-02 | 2014-02-05 | 富士通セミコンダクター株式会社 | OFDM receiver |
JP6984734B2 (en) * | 2018-03-23 | 2021-12-22 | 日本電気株式会社 | Control device, delay difference adjustment method, and delay difference adjustment program |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150320A (en) * | 1990-10-11 | 1992-05-22 | Nec Corp | Diversity receiver |
JPH0918399A (en) * | 1995-07-03 | 1997-01-17 | Nippon Telegr & Teleph Corp <Ntt> | Post-detection diversity reception circuit |
JPH114186A (en) * | 1997-06-12 | 1999-01-06 | Mitsubishi Electric Corp | Combined diversity receiver |
JP2001168833A (en) * | 1999-12-08 | 2001-06-22 | Toshiba Corp | Ofdm receiver |
JP2002026867A (en) * | 2000-07-12 | 2002-01-25 | Toshiba Corp | Data selection demodulating apparatus |
-
2005
- 2005-05-20 JP JP2005147907A patent/JP4597767B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150320A (en) * | 1990-10-11 | 1992-05-22 | Nec Corp | Diversity receiver |
JPH0918399A (en) * | 1995-07-03 | 1997-01-17 | Nippon Telegr & Teleph Corp <Ntt> | Post-detection diversity reception circuit |
JPH114186A (en) * | 1997-06-12 | 1999-01-06 | Mitsubishi Electric Corp | Combined diversity receiver |
JP2001168833A (en) * | 1999-12-08 | 2001-06-22 | Toshiba Corp | Ofdm receiver |
JP2002026867A (en) * | 2000-07-12 | 2002-01-25 | Toshiba Corp | Data selection demodulating apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2006325077A (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1618696B1 (en) | Frequency synchronization apparatus and frequency synchronization method | |
JP4938679B2 (en) | Inter-carrier interference canceling apparatus and receiving apparatus using the same | |
EP1349337B1 (en) | Multicarrier reception with interference detection | |
EP1742401A1 (en) | Ofdm receiver apparatus and ofdm receiving method | |
JP4979413B2 (en) | Pulse radio receiver | |
JP3748449B2 (en) | OFDM receiver | |
JP3836125B1 (en) | Demodulator, receiver, and demodulation method | |
JP5624527B2 (en) | Single carrier receiver | |
JP4317335B2 (en) | Diversity receiver | |
JP4597767B2 (en) | Diversity receiver sampling clock control method and diversity receiver | |
KR100778919B1 (en) | Pattern sequence synchronization | |
US7539167B2 (en) | Spread spectrum receiver and method for carrier frequency offset compensation in such a spread spectrum receiver | |
JP2005260331A (en) | Ofdm receiver | |
JP4424378B2 (en) | Frame synchronization apparatus and control method thereof | |
JP2005286362A (en) | Digital receiver | |
JP4044022B2 (en) | MFSK reception system | |
JP4463738B2 (en) | OFDM receiver | |
JP4520825B2 (en) | Guard interval detection device, guard interval detection method, and frequency offset detection device | |
KR100585965B1 (en) | Phase Compensation Method and Apparatus for Receiver | |
JP5509672B2 (en) | Diversity receiving apparatus and diversity receiving method | |
JP2005278111A (en) | Digital broadcasting receiving system | |
JP2001223668A (en) | Reception timing detection circuit, frequency offset correction circuit, receiver and its reception method | |
EP4012933A1 (en) | Lora advanced receiver | |
JP2008104015A (en) | Automatic frequency control apparatus, receiver, communication apparatus, and communicating system | |
JP2012044399A (en) | Diversity reception device and diversity reception method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4597767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |