JP4597484B2 - 複合計算機システム - Google Patents
複合計算機システム Download PDFInfo
- Publication number
- JP4597484B2 JP4597484B2 JP2003001471A JP2003001471A JP4597484B2 JP 4597484 B2 JP4597484 B2 JP 4597484B2 JP 2003001471 A JP2003001471 A JP 2003001471A JP 2003001471 A JP2003001471 A JP 2003001471A JP 4597484 B2 JP4597484 B2 JP 4597484B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- buffer
- cpu
- computer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Hardware Redundancy (AREA)
Description
【発明の属する技術分野】
この発明は、現用系の計算機が格納する情報と同一の情報を予備系の計算機に格納する複合計算機システムに関するものである。
【0002】
【従来の技術】
現用系計算機と予備系計算機とを備えた複合計算機システムでは、現用系計算機に障害が発生した場合に予備系計算機に速やかに切り替わり処理が継続される必要があるため、現用系と予備系のメモリの内容を一致させておく必要がある。従来の複合計算機システムでは、現用系のCPUが自系メモリに書き込む際に、CPUからの書き込み要求信号が書き込みの制御を行うソフトウエアを実行する書き込み制御部に供給され、この書き込み制御部が現用系メモリに書き込みを行うと同時に予備系メモリにも書き込みを行っていた。書き込み制御部は、両系のメモリに対して書き込みが終わると、現用系CPUに対して書き込み終了の通知を行う。例えば、特許文献1はこの種の複合計算機システムを開示する。
【0003】
【特許文献1】
特開昭59−176859号公報(第1図)
【0004】
【発明が解決しようとする課題】
以上のように従来の複合計算機システムでは、書き込み制御部が両系のメモリに同時に書き込みを行うため、現用系(自系)メモリだけでなく予備系メモリの書き込みが完了するまで現用系CPUは次の動作を実行できない。したがって、大量の書き込みを行う必要がある場合等に現用系CPUを長い時間待機させてしまい、CPUのアクセス性能を低下させてしまうという課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、現用系計算機と予備系計算機とを備えた複合計算機システムにおいて、CPUのアクセス性能を低下させることなく現用系および予備系のメモリに書き込みを行うことができる複合計算機システムを得ることを目的する。
【0006】
【課題を解決するための手段】
この発明に係る複合計算機システムは、第1の中央処理装置と第1のメモリとを接続する接続手段を通過する情報を監視して第2の計算機に転送するように分類される情報を取り込み、当該情報を第2のメモリに転送するバッファと、第1の計算機に設けられバッファと第1の中央処理装置のうち第1の中央処理装置が優先的に第1のメモリと接続するように前記第1の中央処理装置によって調停される第1のスイッチと、第2の計算機に設けられバッファと第2の中央処理装置のうちバッファが優先的に第2のメモリと接続するように前記第2の中央処理装置によって調停される第2のスイッチとを備え、
前記第1のメモリが前記第1の中央処理装置に優先的に接続され、前記第2のメモリが前記バッファに優先的に接続されている間に、前記バッファが前記第1のメモリの情報を取り込み前記第2のメモリに転送することを特徴とするものである。
【0007】
【発明の実施の形態】
以下、この発明の様々な実施の形態を説明する。
参考例1.
図1はこの発明の参考例1による複合計算機システムを示す図である。図1に示すように、複合計算機システムは、現用系計算機(第1の計算機)1と予備系計算機(第2の計算機)2とを備える。現用系計算機1は、現用系CPU(第1の中央処理装置)11、現用系メモリ(第1のメモリ)12を備える。CPU11とメモリ12とはバス(接続手段)13を介して接続され、CPU11はメモリ12に対してリードおよびライトを行う。予備系計算機2は、予備系CPU(第2の中央処理装置)21、予備系メモリ(第2のメモリ)22、予備系競合制御スイッチ(第2のスイッチ)23を備える。予備系競合制御スイッチ23はCPU21によって制御され(バス調停)、CPU21がバス権を獲得するとバス24とバス25とが接続される。このときCPU21はメモリ22と接続されメモリ22に対してリードおよびライトを行うことが可能である。
平常時は現用系計算機1が使用され、予備系はいつでも現用系に切り替わる(ホットスタンバイ)状態となっている。現用系計算機1が故障すると予備系計算機2が現用系に切り替わって使用される。
【0008】
CPU11とメモリ12とを接続するバス13にはバス15が接続され、バス15によって現用系計算機1と予備系計算機2とが接続される。現用系計算機1と予備系計算機2との間には、系間データ送信バッファ3と系間データ受信バッファ4とが接続されている。バッファ3,4はそれぞれプロセッサを備える。CPU21によってバス調停が行われ、系間データ受信バッファ4がバス権を獲得するとバス15とバス25とが接続される。このとき、バッファ4の内容がメモリ22に書き込まれる。
【0009】
次に動作について説明する。
現用系CPU11はバス13を介して現用系メモリ12にデータを書き込む。このとき系間データ送信バッファ3は、バス13を通過する書き込みアドレスおよびデータを監視し、予備系計算機2へ送信するように分類されるアドレスをデコードするとそのアドレスおよびデータを取り込む。続いて、バッファ3は系間データ受信バッファ4の空き領域が存在するか否かを調べ、存在する場合は取り込んだ転送データおよびアドレスをバッファ4へ転送する。空き領域が存在しない場合は、バッファ3はバッファ4に空き領域ができるまで転送データおよびアドレスを格納し続け、空き領域ができたらバッファ4に転送する。
【0010】
系間データ受信バッファ4は、データおよびアドレスを受信すると予備系CPU21に対してバス権獲得のためのバスリクエストを出す。バスリクエストに応じてCPU21はバス調停を行い、バッファ4がバス権を獲得するとバス15とバス25が競合制御スイッチ23によって接続される。但し、バス権獲得の優先権はCPU21が予備系であることから平常時はバッファ4が有する。バッファ4とメモリ22とが接続されるとバッファ4の内容がメモリ22に書き込まれる。バッファ4は空になるまで予備系CPU21に対してバスリクエストを出し、データをメモリ22に転送する。
【0011】
CPU21はバッファ3,4が溢れる(オーバーフロー)ことのないようにバス調停を行う。バッファ3,4はそれぞれデータの滞留量を常時監視し、溢れを検知した場合はハードウエア障害として予備系計算機2を切り離す。すなわち、予備系は現用系になるには不適切であるため、ホットスタンバイ状態が解除される。
【0012】
以上のように、この参考例1によれば、バッファ3が現用系CPU11と現用系メモリ12とを接続するバス13を通過するアドレスおよびデータを監視して予備系計算機2に送信するように分類されたデータを取り込みバッファ4に転送し、バッファ4が予備系メモリ22にデータを転送するようにしたので、現用系CPU11が現用系メモリ12にデータを書き込む動作と、系間データ転送とを独立させることができ、現用系CPU11は予備系への系間データ転送の負荷を受けずにメモリ12への書き込みができる。したがって、現用系CPU11のアクセス動作を低下させることなく、かつ最速で現用系および予備系のメモリに書き込みを行うことができる効果が得られる。
【0013】
なお、2つのバッファ3,4の替わりにバッファ3,4の機能を有する1つのバッファを用いてもよい。
【0014】
参考例2.
図2はこの発明の参考例2による複合計算機システムを示す図である。図2において、図1と共通する要素には同一符号を付し、その説明を省略する。現用系CPU11および予備系CPU21は、ソフトウエアに従って動作する演算回路(図示せず)と別体のECC生成チェック回路16,26をそれぞれ備える。現用系CPU11のECC生成チェック回路(符号付加回路)16は、転送するデータに誤り訂正符号(ECC:Error Correcting Code)を付加する。予備系CPU21のECC生成チェック回路(誤り検出回路)26は、メモリ22に格納されるデータをECCを使ってチェックし、現用系から転送されたデータに異常がないかどうかを調べる。ECCを使ってデータをチェックすることによってデータの誤りを検出・訂正できる。
【0015】
この参考例2では、系間転送データが正しく転送されたか否かをチェックする。従来のデータ転送では、ソフトウエアによって系間転送データにチェックサムを付加し、このチェックサムを受信側で調べることによってデータの信頼性を確認していた。しかしながら、チェックサムでは誤りの訂正ができず、またCPU処理に負荷がかかってしまう。そこでこの発明では、図2に示すように、現用系CPU11のECC生成チェック回路16が系間転送データにECCを付加し、予備系CPU21のECC生成チェック回路26がECCのチェックを行うことによって、正しくデータ転送されたか否かを調べるようにする。このようなECC生成チェック用のハードウエアはCPU負荷に影響を与えない。
【0016】
次に動作について説明する。
現用系CPU11はECC生成チェック回路16によって転送データにECCを付加し、バス13を介して現用系メモリ12にデータを書き込む。このとき、系間データ送信バッファ3は、バス13を通過する書き込みアドレスおよびデータを監視し、予備系計算機2へ送信するように分類されるアドレスをデコードするとそのアドレスおよびデータを取り込む。続いて、バッファ3は系間データ受信バッファ4の空き領域が存在するか否かを調べ、存在する場合は取り込んだ転送データおよびアドレスをバッファ4へ転送する。空き領域が存在しない場合は、バッファ3はバッファ4に空き領域ができるまで転送データおよびアドレスを格納し続け、空き領域ができたらバッファ4に転送する。
【0017】
系間データ受信バッファ4は、データおよびアドレスを受信すると予備系CPU21に対してバス権獲得のためのバスリクエストを出す。CPU21がバス調停を行い、バッファ4がバス権を獲得するとバス15とバス25が競合制御スイッチ23によって接続される。但し、バス権獲得の優先権はCPU21が予備系であることから平常時はバッファ4が有する。バッファ4とメモリ22とが接続されバッファ4の内容がメモリ22に書き込まれる。バッファ4は空になるまで予備系CPU21に対してバスリクエストを出し、データをメモリ22に転送する。
【0018】
予備系CPU21は、定周期で自身にバス権を与えるようにバス調停すると、ECC生成チェック回路26がメモリ22の内容をリードしECCチェックを行う。転送エラーがありECC生成チェック回路26がECCエラーを検出すると、CPU21に対してNMI(Non Maskable Interrupt)が発生し、予備系計算機2が切り離される。すなわち、予備系は現用系になるには不適切であるため、ホットスタンバイ状態が解除される。
【0019】
以上のように、この参考例2によれば、現用系CPU11のECC生成チェック回路16が転送データにECCを付加し、予備系CPU21のECC生成チェック回路26がメモリ22に格納されたデータのECCをチェックするようにしたので、参考例1と同様の効果に加えて、現用系CPU11の負荷を増大させることなくデータ転送の信頼性を確保できる効果が得られる。また、現用系CPU11が現用系メモリ12にデータを書き込む動作と、系間データ転送とを独立にしたため、系間転送データにエラーが発生しても現用系メモリ12の内容には問題がない。したがって、転送エラーが発生した場合に予備系計算機2を切り離すことによって動作を正常に継続できる。また、一旦メモリ22に格納したデータの正常性をECC生成チェック回路26がチェックするため、バッファ4とメモリ22の間のデータ転送の監視は不要となる。
【0020】
実施の形態1.
図3はこの発明の実施の形態1による複合計算機システムを示す図である。図3では、図1と共通する要素には同一符号を付し、その説明を省略する。現用系計算機1は予備系計算機2と同様に現用系競合制御スイッチ(第1のスイッチ)17を備える。CPU11がバス調停する平常時は現用系競合制御スイッチ17のバス権獲得優先権はCPU11が有し、予備系競合制御スイッチ23のバス権獲得優先権はバッファ4が有する。CPU11がバス権を獲得すると、現用系競合制御スイッチ17はバス13とバス14とを接続する。このときCPU11はメモリ12に対してリードおよびライトを行う。また、メモリ12とバッファ3とはバス18を介して常に接続されている。したがって、メモリ12の内容はCPUを介さずに予備系メモリ22にコピーできる。
【0021】
この系は、計算機システムが現用系計算機1のみで運用中に予備系計算機を新たに組み込む場合に特に効果がある。この場合の動作について説明する。
現用系計算機1のみで運用中、現用系CPU11はバス13、競合制御スイッチ17、バス14を介して現用系メモリ12にデータを書き込む。CPU11からメモリ12への書き込み途中または書き込み終了後にバッファ3、バッファ4を介して予備系計算機を組み込むと、バッファ3は現用系メモリ12に格納されているデータをバス18を介して取り込む。また、CPU11からの書き込みデータおよびアドレスは、メモリ12に書き込まれるとともにバス13、競合制御スイッチ17、バス14、バス18を介してバッファ3に転送される。バッファ3は取り込んだデータおよびアドレスを系間データ受信バッファ4の空き領域に転送し、バッファ4は予備系競合制御スイッチ23を介してメモリ22にデータを転送する。
【0022】
このような複合計算機システムでは、CPU11がバス調停を行うことによってCPU11を一切介さずに系間データ転送と系間データコピーを同時に実行できる。この場合、バス調停にセマフォを採用して系間データ転送と系間データコピーを実行する場合等に起こる現用系CPU11に対するアクセス競合を防ぐことができる。
【0023】
以上のように、この実施の形態1によれば、現用系計算機1と予備系計算機2がそれぞれ競合制御スイッチ17,23を備え、競合制御スイッチ17のバス権獲得優先権をCPU11、競合制御スイッチ23のバス権獲得優先権をバッファ4が有するようにしたので、CPU11からメモリ12への書き込み途中または書き込み終了後に予備系計算機を組み込むと、CPU11の処理負荷を上げることなく系間データ転送と系間データコピーを実行できる効果が得られる。
【0024】
【発明の効果】
以上のように、この発明によれば、現用系計算機1と予備系計算機2がそれぞれ競合制御スイッチ17,23を備え、競合制御スイッチ17のバス権獲得優先権をCPU11、競合制御スイッチ23のバス権獲得優先権をバッファ4が有するようにしたので、CPU11からメモリ12への書き込み途中または書き込み終了後に予備系計算機を組み込むと、CPU11の処理負荷を上げることなく系間データ転送と系間データコピーを実行できる効果がある。
【図面の簡単な説明】
【図1】 この発明の参考例1による複合計算機システムを示すブロック図である。
【図2】 この発明の参考例2による複合計算機システムを示すブロック図である。
【図3】 この発明の実施の形態1による複合計算機システムを示すブロック図である。
Claims (1)
- 第1の中央処理装置と第1のメモリとを有する第1の計算機と、第2の中央処理装置と第2のメモリとを有する第2の計算機とを備え、第1のメモリに書き込む情報と同一の情報を第2のメモリに書き込む複合計算機システムにおいて、
第1の中央処理装置と第1のメモリとを接続する接続手段を通過する情報を監視して第2の計算機に転送するように分類される情報を取り込み、当該情報を第2のメモリに転送するバッファと、第1の計算機に設けられバッファと第1の中央処理装置のうち第1の中央処理装置が優先的に第1のメモリと接続するように前記第1の中央処理装置によって調停される第1のスイッチと、第2の計算機に設けられバッファと第2の中央処理装置のうちバッファが優先的に第2のメモリと接続するように前記第2の中央処理装置によって調停される第2のスイッチとを備え、
前記第1のメモリが前記第1の中央処理装置に優先的に接続され、前記第2のメモリが前記バッファに優先的に接続されている間に、前記バッファが前記第1のメモリの情報を取り込み前記第2のメモリに転送することを特徴とする複合計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001471A JP4597484B2 (ja) | 2003-01-07 | 2003-01-07 | 複合計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001471A JP4597484B2 (ja) | 2003-01-07 | 2003-01-07 | 複合計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004213479A JP2004213479A (ja) | 2004-07-29 |
JP4597484B2 true JP4597484B2 (ja) | 2010-12-15 |
Family
ID=32819491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003001471A Expired - Fee Related JP4597484B2 (ja) | 2003-01-07 | 2003-01-07 | 複合計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597484B2 (ja) |
-
2003
- 2003-01-07 JP JP2003001471A patent/JP4597484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004213479A (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6209051B1 (en) | Method for switching between multiple system hosts | |
US6112271A (en) | Multiconfiguration backplane | |
EP1078317B1 (en) | Method for switching between multiple system processors | |
US7526592B2 (en) | Interrupt control system and storage control system using the same | |
US7493517B2 (en) | Fault tolerant computer system and a synchronization method for the same | |
US6161197A (en) | Method and system for controlling a bus with multiple system hosts | |
JP2009211517A (ja) | 仮想計算機冗長化システム | |
US20050177760A1 (en) | Computer system, bus controller, and bus fault handling method used in the same computer system and bus controller | |
US20060149866A1 (en) | Method and apparatus for transferring data | |
US5742851A (en) | Information processing system having function to detect fault in external bus | |
KR20040005684A (ko) | 정보 처리 장치 | |
JP2009223584A (ja) | コンピュータシステムおよびバス制御装置 | |
JP4597484B2 (ja) | 複合計算機システム | |
JPH09134314A (ja) | メモリアクセス制御装置 | |
JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
US11455248B2 (en) | Semiconductor device capable of performing software lock-step | |
JP2001216207A (ja) | Dma診断装置及びそれに用いるdma診断方法 | |
JPH05265790A (ja) | マイクロプロセッサ装置 | |
JP3341738B2 (ja) | メモリのエラー検出方式 | |
JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
JP2001092682A (ja) | キャッシュシステム及び二重化システム | |
JPH02297650A (ja) | 受信装置 | |
JPH0420495B2 (ja) | ||
JPH09152995A (ja) | 計算機システム | |
JPH02257237A (ja) | バス結合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071025 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071025 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |