JP4594179B2

JP4594179B2 - 光センサ回路

Info

Publication number: JP4594179B2
Application number: JP2005206195A
Authority: JP
Inventors: 典之篠塚; 智幸神山
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 2005-07-14
Filing date: 2005-07-14
Publication date: 2010-12-08
Anticipated expiration: 2025-07-14
Also published as: JP2007028107A

Description

本発明は光センサ回路に関し、特に、広いダイナミックレンジを実現するのに好適な光センサ回路に関する。

従来、光信号を電気信号として検出する光センサ回路の中で、ＭＯＳ型トランジスタを用いてフォトダイオード（光電変換素子）により光電変換で得た光電流信号を対数特性を有する電圧信号に変換するものが知られていた。この光センサ回路は、ダイナミックレンズが広い、少ない消費電力で駆動可能である等の特性を有している。この光センサ回路を１つの画素としてマトリックス状に複数並べることにより、撮像を行うＭＯＳ型イメージセンサが形成される。

画素を複数備えたイメージセンサでは、従来、各画素の受光作用で生じるセンサ信号を順次に読み出す際には、画素すなわち光センサ回路のシャッタ機能（検出した光信号に応じた電圧信号をサンプル・ホールドする機能）を実現するために、光センサ回路の中にサンプル・ホールド回路を備える技術が提案されている（例えば、特許文献１）。

サンプル・ホールド回路を備える光センサ回路の例を図３と図４を参照して説明する。図３に示した光センサ回路１００は、入射光（光信号）Ｌ１を検出して電気信号に変換する光センサ素子としてのフォトダイオードＰＤを備える。フォトダイオードＰＤは、寄生容量（配線の浮遊容量を含む）であるコンデンサＣ１を並列に有している。光センサ回路１００は、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧（ＶＣ１）に変換する第１のＭＯＳ型トランジスタＱ１を備える。ＭＯＳ型トランジスタＱ１では、そのゲートにゲート電圧Ｖｐｃが供給され、そのドレインにドレイン電圧Ｖｄａが供給される。

光センサ回路１００は、さらに、センサ電圧ＶＣ１を保持・蓄積するためのコンデンサＣ２と、コンデンサＣ１とコンデンサＣ２の間の電荷移動を行わせる第２のＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２と、コンデンサＣ２の保持されるセンサ電圧ＶＣ２を増幅するための第３のＭＯＳ型トランジスタＱ３と、その増幅された端子電圧に基づき電流信号（Ｉout）を画素信号として選択的にドレインから出力させる第４のＭＯＳ型トランジスタＱ４を備えている。ＭＯＳ型トランジスタＱ２のゲートにはゲート電圧Ｖｓｈが供給される。またＭＯＳ型トランジスタＱ３のゲートにはコンデンサＣ２の端子電圧ＶＣ２が印加され、ＭＯＳ型トランジスタＱ４のゲートにはゲート電圧Ｖｓｐが供給されている。

上記において、ＭＯＳ型トランジスタＱ２はサンプル・ホールド用のＭＯＳ型トランジスタであり、シャッタトランジスタである。サンプル・ホールドを行うシャッタ用ＭＯＳ型トランジスタＱ２に所定電圧（Ｖｓｈ：ハイレベル）を印加してオンさせ、コンデンサＣ１からコンデンサＣ２に電荷を注入する。その後、ＭＯＳ型トランジスタＱ２をオフさせることにより、コンデンサＣ２にその端子電圧ＶＣ２として、フォトダイオードＰＤが受光した光信号Ｌ１を保持させる。

図４に示されるごとく、シャッタ用ＭＯＳ型トランジスタＱ２のゲートに印加されるゲート電圧Ｖｓｈがハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変化するに応じて蓄積期間（サンプル期間）１０１から保持期間（ホールド期間）１０２へ変化する。この変化を「シャッタ動作」という。コンデンサＣ１の端子電圧ＶＣ１とコンデンサＣ２の端子電圧ＶＣ２は、蓄積期間１０１から保持期間１０２に変化する時点で変化する。コンデンサＣ１の端子電圧ＶＣ１とコンデンサＣ２の端子電圧ＶＣ２は、それぞれ明時（高輝度光の時）と暗時（低輝度光の時）では電位が異なる。推移（矢印１０３）で明らかなように、シャッタ動作の前後で電圧の変化が小さくなり、特に暗時の感度が悪くなる特性を有している。

また特許文献２に開示されるＭＯＳ型イメージセンサによれば、対数変換用ＭＯＳ型トランジスタで得られたセンサ電圧をシャッタ用ＭＯＳ型トランジスタのゲートに供給して当該シャッタ用ＭＯＳ型トランジスタをオンにし、サンプル・ホールド用コンデンサに蓄積するサンプル・ホールド回路によりシャッタ機能部を備えている。
特開２００１−１４５０２４号公報米国特許第６０４６４４４号公報

特許文献１に記載された光センサ回路によれば、フォトダイオードに入射された光信号の光量が多い場合には、当該光量に対応するセンサ電圧をサンプル・ホールド用のコンデンサＣ２に保持することができないという問題があった。その理由は、サンプル・ホールドを行うためのシャッタ用ＭＯＳ型トランジスタＱ２のオフ動作時に、ゲート下に溜まった電荷がドレイン側に排出されるからである。

また前述のごとく、シャッタ用ＭＯＳ型トランジスタＱ２のシャッタ動作時に、シャッタ動作後の電圧変化はシャッタ動作前の電圧変化よりも小さくなり、低輝度時の感度を悪くするという問題を有する。

さらに特許文献２に記載されたＭＯＳ型イメージセンサでは、サンプル・ホールド回路のコンデンサに充電を行う電圧が安定するまでに時間がかかり、実用的でないという問題があった。

本発明の目的は、上記の課題に鑑み、光電変換素子で生じた光電流を変換して対数特性を有する電圧信号をサンプル・ホールド回路に正確に保持でき、かつサンプル・ホールド回路に迅速に充電できる光センサ回路を提供することにある。

本発明に係る光センサ回路は、上記目的を達成するために、次のように構成される。

第１の光センサ回路（請求項１に対応）は、第１静電容量要素（コンデンサＣ１）を有し、光信号を電流信号に変換する光電変換素子（フォトダイオードＰＤ）と、光電変換素子から出力される電流信号を弱反転状態で対数特性を有する電圧信号に変換する変換用ＭＯＳ型トランジスタ（Ｑ１）と、第１静電容量要素の端子電圧が駆動電圧としてゲートに供給されるシャッタ用ＭＯＳ型トランジスタ（Ｑ２）と、シャッタ用ＭＯＳ型トランジスタ（Ｑ２）のソースに接続され、サンプル・ホールド回路を形成する第２静電容量要素（コンデンサＣ２）と、シャッタ用ＭＯＳ型トランジスタ（Ｑ２）のソースに接続されるソースフォロア用ＭＯＳ型トランジスタ（Ｑ５）と、第２静電容量要素の端子電圧が駆動電圧としてゲートに供給される増幅用ＭＯＳ型トランジスタ（Ｑ３）と、増幅用ＭＯＳ型トランジスタ（Ｑ３）から出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタ（Ｑ４）と、を備え、変換用ＭＯＳトランジスタをオン状態に保持してドレイン電圧をローレベルにすることで第１静電容量素子の端子電圧の読み出しを行う初期化期間と、光電変換素子に光信号が入射されると光信号に応じた電圧を第１の静電容量要素に端子電圧として蓄積する蓄積期間と、第１静電容量要素の端子電圧がゲートに供給されることによりオンするシャッタ用ＭＯＳトランジスタのドレイン電圧及びゲート電圧をハイレベルにして第２静電容量要素に光信号に応じた充電を行うサンプル期間と、ソースフォロア用ＭＯＳ型トランジスタをオフし、その後、変換用ＭＯＳ型トランジスタのドレイン電圧をローレベルにすることでシャッタ用ＭＯＳ型トランジスタをオフして第２静電容量要素の端子電圧を保持するホールド期間、における動作を順次実行すると共に、サンプル期間の後、初期化期間を繰り返し実行する。

上記光センサ回路では、サンプル・ホールド回路（シャッタ機能部）を有し、かつ当該サンプル・ホールド回路にソースフォロア構成を設けたため、対数特性を有する電圧信号に変換した値をサンプル・ホールド回路の第２静電容量要素に正確に保持することが可能である。さらに、当該ソースフォロア構成により第２静電容量要素への充電を迅速に行うことも可能となる。

第２の光センサ回路（請求項２に対応）は、ソースフォロア用ＭＯＳ型トランジスタへの通電は、光信号を、第２静電容量要素に充電を行うサンプル期間にのみ行なうことを特徴とする。

本発明によれば、サンプル・ホールド回路（シャッタ機能部）を備える光センサ回路において、対数変換用ＭＯＳ型トランジスタで対数変換した電圧信号を、２つのＭＯＳ型トランジスタで構成されるソースフォロア回路の出力としてサンプル・ホールド回路のコンデンサに保存するようにしたため、サンプル・ホールド回路での電荷の入出がなくなり、保持電圧を安定に保持することができる。またサンプル・ホールド回路にソースフォロア回路の構成を備えるようにしたため、サンプル・ホールド回路であるコンデンサに迅速に充電を行うことができる。

以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。

図１と図２を参照して本発明に係る光センサ回路の代表的な実施形態を説明する。図１は光センサ回路の回路構成を示し、図２は、図１における光センサ回路の各部での電圧信号の状態を示す。なお図１と図２において、前述の「背景技術」で用いた図に示した要素と実質的に同一の要素には同一の符号を付している。

図１において、光センサ回路１０は、光信号Ｌ１が入射されるフォトダイオードＰＤを有する。第１のＭＯＳ型トランジスタＱ１は、入射光Ｌ１を受けてフォトダイオードＰＤが光電流を出力するとき、この光電流に係る信号を、対数特性を有するように電圧信号に変換する変換用ＭＯＳ型トランジスタである。ＭＯＳ型トランジスタＱ１のドレインには電圧Ｖｄａが供給され、そのゲートには電圧Ｖｐｃが供給される。ＭＯＳ型トランジスタＱ１のソースはフォトダイオードＰＤのカソードに接続されている。

フォトダイオードＰＤは光電変換素子の一例である。フォトダイオードＰＤは、寄生容量（配線等の浮遊容量を含む）であるコンデンサＣ１を備えている。コンデンサＣ１はフォトダイオードＰＤのアノード・カソード間に並列に接続されている。

またＭＯＳ型トランジスタＱ１のソース（フォトダイオードＰＤのカソード）は、第２のＭＯＳ型トランジスタＱ２のゲートに接続される。すなわち、コンデンサＣ１の端子電圧ＶＣ１を駆動電圧（ゲート電圧）としてＭＯＳ型トランジスタＱ２のゲートに供給されるように接続される。ＭＯＳ型トランジスタＱ２はサンプル・ホールド回路（シャッタ機能部）を形成するためのシャッタ用ＭＯＳ型トランジスタである。ＭＯＳ型トランジスタＱ２のドレインにはドレイン電圧Ｖｓｈが供給される。ＭＯＳ型トランジスタＱ２のソースには、サンプル・ホールド回路を形成する電荷蓄積用のコンデンサＣ２が接続されている。ＭＯＳ型トランジスタＱ２がオンするとき、コンデンサＣ１に蓄積された電荷に比例してコンデンサＣ２は充電され、コンデンサＣ２にフォトダイオードＰＤが検出した光信号Ｌ１に対応するセンサ電圧（ＶＣ２）が保持される。

またＭＯＳ型トランジスタＱ２のソースには、ＭＯＳ型トランジスタＱ５のドレインが接続される。ＭＯＳ型トランジスタＱ５のゲートにはゲート電圧Ｖｏｆが供給され、そのソースはアース端子に接続されている。ＭＯＳ型トランジスタＱ２，Ｑ５によりソースフォロア回路の構成が形成される。こうしてサンプル・ホールド回路はソースフォロア回路を利用して構成される。

ＭＯＳ型トランジスタＱ２のソースは、ＭＯＳ型トランジスタＱ３のゲートに接続されている。すなわちＭＯＳ型トランジスタＱ３のゲートには、コンデンサＣ２の端子電圧ＶＣ２が供給される。ＭＯＳ型トランジスタＱ３は、光電流信号を増幅するための増幅用ＭＯＳ型トランジスタである。ＭＯＳ型トランジスタＱ３のドレイン側には、画素選択用ＭＯＳ型トランジスタＱ４が設けられる。ＭＯＳ型トランジスタＱ４のソースはＭＯＳ型トランジスタＱ３のドレインに接続されている。ＭＯＳ型トランジスタＱ４のゲートにはオン・オフ駆動用の電圧Ｖｓｐが供給され、そのドレインからセンサ出力信号Ｉoutが出力される。ＭＯＳ型トランジスタＱ３のソースはアース端子に接続される。

上記の回路構成を有する光センサ回路１０では、フォトダイオードＰＤに光信号Ｌ１が入射されると、光信号に応じてフォトダイオードＰＤは光電流を発生する。ＭＯＳ型トランジスタＱ１は、そのゲート電圧Ｖｐｃが一定電圧に保持され、オン状態に保持されている。ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄａは、初期化期間はローレベル（Ｌｏ）になり、その他はハイレベル（Ｈｉ）に維持される。すなわち図２に示されるごとく、光信号初期化期間（信号読出し期間）１１では光信号の初期化が行われ、ドレイン電圧Ｖｄａはこの初期化期間ではローレベルにされる。フォトダイオードＰＤが光信号Ｌ１を受光する時、当該光信号Ｌ１の光量に応じた電圧がコンデンサＣ１の端子電圧ＶＣ１として蓄積される（期間１２）。端子電圧ＶＣ１は、ＭＯＳ型トランジスタＱ１に基づき対数変換された電圧信号となっている。

次にＭＯＳ型トランジスタＱ２は、上記の端子電圧ＶＣ１が駆動電圧としてそのゲートに印加される。その結果、ＭＯＳ型トランジスタＱ２はオン状態になる。この状態で、ＭＯＳ型トランジスタＱ２のドレイン電圧Ｖｓｈがハイレベル（Ｈｉ）になると（期間１３）、サンプル・ホールド回路を形成するコンデンサＣ２に、検出した光信号Ｌ１に対応するセンサ電圧が端子電圧ＶＣ２として充電・保持されることになる。この場合において、ＭＯＳ型トランジスタＱ２とＭＯＳ型トランジスタＱ５で構成されるソースフォロア回路の出力がコンデンサＣ２に与えられることになる。上記シャッタ動作では、ゲート電圧Ｖｏｆをローレベル（Ｌｏ）にするとＭＯＳ型トランジスタＱ５はオフになり、かつドレイン電圧Ｖｄａをローレベル（Ｌｏ）にするとＭＯＳ型トランジスタＱ１はオフになるから、コンデンサＣ２の電荷の出入をなくすことができ、コンデンサＣ２の端子電圧ＶＣ２は安定して保持されることになる（期間１４）。

図２において、上記期間１２はコンデンサＣ１に光信号Ｌ１に応じた電荷を蓄積するための蓄積期間であり、上記期間１３はドレイン電圧Ｖｓｈをハイレベルにし、かつゲート電圧Ｖｏｆをハイレベルにすることによりサンプル動作（コンデンサＣ２の充電）を行うためのサンプル期間であり、上記期間１４はコンデンサＣ２に光信号Ｌ１に応じた端子電圧ＶＣ２を保持するための保持（ホールド）期間である。なおサンプル期間１３の後、ＭＯＳ型トランジスタＱ１およびコンデンサＣ１の側では前述の光信号初期化のための初期化期間１１が繰り返される。

上記のごとく、本実施形態によれば、ＭＯＳ型トランジスタＱ１，Ｑ５とコンデンサＣ２で構成されるサンプル・ホールド回路（シャッタ機能部）を備える光センサ回路１０において、ＭＯＳ型トランジスタＱ１で得られる電圧信号（端子電圧ＶＣ１）を、２つのＭＯＳ型トランジスタＱ１，Ｑ５で構成されるソースフォロア回路の出力としてコンデンサＣ２に保存するようにした。これにより、コンデンサＣ２における電荷の出入をなくすことができ、コンデンサＣ２での端子電圧ＶＣ２の保持を安定に行うことができる。またサンプル・ホールド回路にソースフォロア回路の構成を備えるようにしたため、コンデンサＣ２に対して迅速に充電を行うことができる。

なお、上記の各実施形態の説明ではＭＯＳ型トランジスタをｎチャネル型として説明したが、その代わりにｐチャネル型のＭＯＳ型トランジスタを用いることができるのは勿論である。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

本発明は、撮像装置であるＭＯＳ型イメージセンサの１次元または２次元のイメージセンサを形成する光センサ回路（または画素）として利用される。

本発明に係る光センサ回路の実施形態を示す電気回路図である。本実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。従来の光センサ回路を示す電気回路図である。従来の光センサ回路の各部の信号状態を示すタイミング波形図である。

符号の説明

１０光センサ回路
１１光信号初期化期間（信号読出し期間）
１２蓄積期間
１３サンプル期間
１４保持期間
ＰＤフォトダイオード
Ｃ１コンデンサ
Ｃ２コンデンサ
Ｑ１変換用ＭＯＳ型トランジスタ
Ｑ２シャッタ用ＭＯＳ型トランジスタ
Ｑ３増幅用ＭＯＳ型トランジスタ
Ｑ４出力選択用ＭＯＳ型トランジスタ
Ｑ５ソースフォロア用ＭＯＳ型トランジスタ

Claims

第１静電容量要素を有し、光信号を電流信号に変換する光電変換素子と、
前記光電変換素子から出力される前記電流信号を弱反転状態で対数特性を有する電圧信号に変換する変換用ＭＯＳ型トランジスタと、
前記第１静電容量要素の端子電圧が駆動電圧としてゲートに供給されるシャッタ用ＭＯＳ型トランジスタと、
前記シャッタ用ＭＯＳ型トランジスタのソースに接続され、サンプル・ホールド回路を形成する第２静電容量要素と、
前記シャッタ用ＭＯＳ型トランジスタのソースに接続されるソースフォロア用ＭＯＳ型トランジスタと、
前記第２静電容量要素の端子電圧が駆動電圧としてゲートに供給される増幅用ＭＯＳ型トランジスタと、
前記増幅用ＭＯＳ型トランジスタから出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタと、
を備え、
前記変換用ＭＯＳトランジスタをオン状態に保持してドレイン電圧をローレベルにすることで前記第１静電容量素子の端子電圧の読み出しを行う初期化期間と、前記光電変換素子に前記光信号が入射されると前記光信号に応じた電圧を記第１の静電容量要素に端子電圧として蓄積する蓄積期間と、前記第１静電容量要素の端子電圧がゲートに供給されることによりオンする前記シャッタ用ＭＯＳトランジスタのドレイン電圧及びゲート電圧をハイレベルにして前記第２静電容量要素に前記光信号に応じた充電を行うサンプル期間と、前記ソースフォロア用ＭＯＳ型トランジスタをオフし、その後、前記変換用ＭＯＳ型トランジスタのドレイン電圧をローレベルにすることで前記シャッタ用ＭＯＳ型トランジスタをオフして前記第２静電容量要素の端子電圧を保持するホールド期間、における動作を順次実行すると共に、前記サンプル期間の後、前記初期化期間を繰り返し実行することを特徴とする光センサ回路。
前記ソースフォロア用ＭＯＳ型トランジスタへの通電は、前記光信号を、前記第２静電容量要素に充電を行うサンプル期間にのみ行なうことを特徴とする請求項１記載の光センサ回路。