JP4591837B2 - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP4591837B2
JP4591837B2 JP2006154624A JP2006154624A JP4591837B2 JP 4591837 B2 JP4591837 B2 JP 4591837B2 JP 2006154624 A JP2006154624 A JP 2006154624A JP 2006154624 A JP2006154624 A JP 2006154624A JP 4591837 B2 JP4591837 B2 JP 4591837B2
Authority
JP
Japan
Prior art keywords
layer
pixel
organic
display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006154624A
Other languages
Japanese (ja)
Other versions
JP2007324033A (en
Inventor
稔 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006154624A priority Critical patent/JP4591837B2/en
Publication of JP2007324033A publication Critical patent/JP2007324033A/en
Application granted granted Critical
Publication of JP4591837B2 publication Critical patent/JP4591837B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Description

本発明は、表示装置及びその製造方法に関し、特に、担体輸送層機能材料からなる液状材料を塗布することにより担体輸送層が形成される発光素子を有する複数の表示画素を、二次元配列した表示パネルを備えた表示装置及びその製造方法に関する。   The present invention relates to a display device and a manufacturing method thereof, and in particular, a display in which a plurality of display pixels each having a light-emitting element on which a carrier transport layer is formed by applying a liquid material made of a carrier transport layer functional material is two-dimensionally arranged. The present invention relates to a display device including a panel and a manufacturing method thereof.

近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)を2次元配列した表示パネル(有機EL表示パネル)を適用したものが知られている。特に、アクティブマトリックス駆動方式を適用した有機EL表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトや導光板などを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。   In recent years, a display panel (organic EL display panel) in which organic electroluminescence elements (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged is applied as a display device for electronic devices such as mobile phones and portable music players. It has been known. In particular, the organic EL display panel using the active matrix drive system has a faster display response speed, less viewing angle dependency, and higher brightness and higher contrast than the widely used liquid crystal display devices. In addition to being able to increase the display image quality, it does not require a backlight, light guide plate, etc. unlike a liquid crystal display device, so it has a very advantageous feature that it can be made thinner and lighter. Yes.

ここで、有機EL素子は、周知のように、例えば概略、ガラス基板等の一面側に、アノード(陽極)電極と、有機EL層(発光機能層)と、カソード(陰極)電極と、を順次積層した素子構造を有し、有機EL層に発光しきい値を越えるようにアノード電極に正電圧、カソード電極に負電圧を印加することにより、有機EL層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光(励起光)が放射されるものであるが、有機EL層となる正孔輸送層(正孔注入層)や電子輸送性発光層(発光層)を形成する有機材料(正孔輸送材料や電子輸送性発光材料)に応じて、低分子系と高分子系の有機EL素子に大別することができる。   Here, as is well known, for example, an organic EL element generally includes an anode (anode) electrode, an organic EL layer (light emitting functional layer), and a cathode (cathode) electrode sequentially on one side of a glass substrate or the like. It has a stacked element structure. By applying a positive voltage to the anode electrode and a negative voltage to the cathode electrode so as to exceed the light emission threshold, the holes and electrons injected in the organic EL layer are regenerated. Light (excitation light) is radiated based on the energy generated during the bonding, but forms a hole transport layer (hole injection layer) and electron transporting light emitting layer (light emitting layer) that become the organic EL layer Depending on the organic material to be used (hole transport material or electron transporting light emitting material), it can be roughly classified into low molecular weight and high molecular weight organic EL elements.

低分子系の有機材料を適用した有機EL素子の場合、一般に、製造プロセスにおいて蒸着法を適用する必要があるため、画素形成領域のアノード電極上にのみ当該低分子系の有機膜を選択的に薄膜形成する際に、上記アノード電極以外の領域への低分子材料の蒸着を防止するためのマスクを用いる場合があり、当該マスクの表面にも低分子材料が付着することになるため、製造時の材料ロスが大きいうえ、製造プロセスが非効率的であるという問題を有している。   In the case of an organic EL element to which a low molecular organic material is applied, it is generally necessary to apply a vapor deposition method in the manufacturing process. Therefore, the low molecular organic film is selectively applied only on the anode electrode in the pixel formation region. When a thin film is formed, a mask for preventing the deposition of a low molecular material in a region other than the anode electrode may be used, and the low molecular material will adhere to the surface of the mask. In addition, the material loss is large and the manufacturing process is inefficient.

一方、高分子系の有機材料を適用した有機EL素子の場合には、湿式成膜法としてインクジェット法(液滴吐出法)やノズルプリント法(液流吐出法)等を適用することができるので、アノード電極上、又は、アノード電極を含む特定の領域にのみ選択的に上記有機材料の溶液を塗布することができ、材料ロスが少なく効率的な製造プロセスで良好に有機EL層(正孔輸送層や電子輸送性発光層)の薄膜を形成することができるという利点を有している。   On the other hand, in the case of an organic EL element to which a polymer organic material is applied, an inkjet method (droplet discharge method), a nozzle print method (liquid flow discharge method), or the like can be applied as a wet film forming method. The organic material solution can be selectively applied on the anode electrode or only on a specific region including the anode electrode, and the organic EL layer (hole transporting) can be satisfactorily performed by an efficient manufacturing process with little material loss. Layer or an electron transporting light emitting layer) can be formed.

そして、このような高分子系の有機EL表示パネルにおいては、ガラス基板等の絶縁性基板上に配列される各表示画素の形成領域(画素形成領域)を画定するとともに、高分子系有機材料からなる液状材料を塗布する際に、隣接する画素形成領域に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)等が生じる現象を防止するために、各画素形成領域間に絶縁性基板上に突出し、連続的に形成された隔壁を設けたパネル構造を有するものが知られている。このような隔壁を備えた有機EL表示パネルについては、例えば、特許文献1等に詳しく説明されている。   In such a polymer organic EL display panel, a display pixel formation region (pixel formation region) arranged on an insulating substrate such as a glass substrate is defined, and a polymer organic material is used. In order to prevent a phenomenon in which light emitting materials of different colors are mixed in adjacent pixel formation areas when a liquid material is applied, resulting in a mixture of light emission colors (mixed colors) between display pixels. Further, there is known a panel structure having a partition wall which protrudes on an insulating substrate and is continuously formed. The organic EL display panel provided with such a partition is described in detail in, for example, Patent Document 1 and the like.

特開2001−76881号公報 (第4頁〜第7頁、図1〜図6)JP 2001-76881 A (pages 4 to 7, FIGS. 1 to 6)

しかしながら、上述したような高分子系の有機EL素子においては、インクジェット法やノズルプリント法等の湿式成膜法を適用して有機EL層(正孔輸送層及び電子輸送性発光層)を製造する際に、上記有機材料からなる液状材料が塗布される各画素形成領域や各表示画素(画素形成領域)間に設けられた隔壁の表面の特性(親液性や撥液性)、上記液状材料(塗布液)の溶媒成分に起因する表面張力や凝集力等の様々な要因により、隣接する画素形成領域に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)が生じたり、画素形成領域内に形成される有機EL層の膜厚が不均一になったりするという問題を有していた。   However, in the polymer organic EL element as described above, an organic EL layer (a hole transport layer and an electron transport light emitting layer) is manufactured by applying a wet film forming method such as an ink jet method or a nozzle print method. In this case, the surface characteristics (lyophilicity and liquid repellency) of the partition walls provided between each pixel formation region and each display pixel (pixel formation region) to which the liquid material made of the organic material is applied, the liquid material Due to various factors such as surface tension and cohesive force caused by the solvent component of the (coating liquid), light emitting materials of different colors are mixed in adjacent pixel formation regions, resulting in mixing of light emission colors (color mixing) between display pixels. Or the film thickness of the organic EL layer formed in the pixel formation region becomes non-uniform.

そのため、有機EL素子の発光動作時における発光開始電圧や有機EL層から放射される光の波長(すなわち、画像表示時の色度)が設計値からずれて、所望の表示画質が得られなくなってしまったり、特に有機EL層の膜厚に薄い領域ができると、そこに発光駆動電流が集中して流れることにより、有機EL層(有機EL素子)の劣化が著しくなり表示パネルの信頼性や寿命が低下するという問題を有していた。   For this reason, the light emission starting voltage at the time of the light emitting operation of the organic EL element and the wavelength of light emitted from the organic EL layer (that is, chromaticity at the time of image display) deviate from the design value, and a desired display image quality cannot be obtained. If the area of the organic EL layer is thin, especially when the organic EL layer is thin, the light emission drive current concentrates and flows there, so that the deterioration of the organic EL layer (organic EL element) becomes significant, and the reliability and life of the display panel Had the problem of lowering.

そこで、本発明は、上述した問題点に鑑み、各表示画素の形成領域の略全域に均一な膜厚を有する発光機能層(有機EL層)が形成された表示パネルを備えた表示装置、及び、当該表示装置の製造方法を提供することを目的とする。   Therefore, in view of the above-described problems, the present invention provides a display device including a display panel in which a light emitting functional layer (organic EL layer) having a uniform film thickness is formed over substantially the entire formation region of each display pixel, and An object of the present invention is to provide a method for manufacturing the display device.

請求項1記載の発明は、担体輸送層を有する発光素子を含む複数の表示画素を備えた表示装置の製造方法において、
基板上にそれぞれ画素電極が設けられた前記複数の表示画素の形成領域間に、ポリイミド系の樹脂材料によって隔壁を形成する工程と、
酸素プラズマ処理又はUVオゾン処理を施して、前記画素電極の表面を、担体輸送性材料を含む有機溶液に対して親液化すると同時に、前記隔壁の表面のイミド環を開環させてカルボキシル基を生成させて改質する工程と、
フッ化アルキルアミンの溶液に前記隔壁を浸漬して、前記隔壁の表面のカルボキシル基前記フッ化アルキルアミンを結合させて、前記担体輸送性材料を含む有機溶液に対して撥液化する工程と、を含むことを特徴とする。
The invention according to claim 1 is a method of manufacturing a display device including a plurality of display pixels including a light emitting element having a carrier transport layer.
Forming a partition wall with a polyimide-based resin material between the formation regions of the plurality of display pixels each provided with a pixel electrode on a substrate;
Oxygen plasma treatment or UV ozone treatment is performed to make the surface of the pixel electrode lyophilic with respect to an organic solution containing a carrier transporting material, and at the same time, the imide ring on the surface of the partition wall is opened to generate a carboxyl group And modifying the process,
Immersing the partition in a solution of fluorinated alkylamine , binding the fluorinated alkylamine to a carboxyl group on the surface of the partition, and making the organic solution containing the carrier transporting material liquid repellent; It is characterized by including.

このように、前記画素電極の表面を親液化する工程は、前記画素電極の表面に対して酸素プラズマ処理又はUVオゾン処理を施すことにより、担体輸送性材料を含む有機溶液に対して親液化することを特徴とする。
そして、前記隔壁の表面を撥液化する工程は、フッ化アルキルアミンの溶液に前記隔壁を浸漬し、前記改質された前記隔壁の表面に前記フッ化アルキルアミンを結合させて、前記担体輸送性材料を含む有機溶液に対して撥液化することを特徴とする。
As described above, the step of making the surface of the pixel electrode lyophilic is made lyophilic with respect to the organic solution containing the carrier transporting material by performing oxygen plasma treatment or UV ozone treatment on the surface of the pixel electrode. It is characterized by that.
The step of lyophobic the surface of the partition wall includes immersing the partition wall in a solution of fluorinated alkylamine, and bonding the fluorinated alkylamine to the modified surface of the partition wall, thereby transporting the carrier. It is characterized by repelling an organic solution containing the material.

請求項記載の発明は、請求項記載の表示装置の製造方法において、前記フッ化アルキルアミンの溶液は、塩酸を含む前記フッ化アルキルアミンの水溶液であることを特徴とする
According to a second aspect of the present invention, in the method for manufacturing a display device according to the first aspect , the fluorinated alkylamine solution is an aqueous solution of the fluorinated alkylamine containing hydrochloric acid .

請求項記載の発明は、請求項1又は2記載の表示装置の製造方法において、前記隔壁は、前記表示画素の形成領域間の前記基板上に形成されたシリコン窒化膜又はシリコン酸化膜からなる絶縁層上に形成されることを特徴とする。
請求項記載の発明は、請求項1乃至のいずれかに記載の表示装置の製造方法において、前記表示画素の形成領域は、前記隔壁により画定されることを特徴とする。
According to a third aspect of the present invention, in the method for manufacturing a display device according to the first or second aspect , the partition wall is formed of a silicon nitride film or a silicon oxide film formed on the substrate between the display pixel formation regions. It is formed on an insulating layer.
According to a fourth aspect of the present invention, in the method for manufacturing a display device according to any one of the first to third aspects, the formation region of the display pixel is defined by the partition wall.

請求項記載の発明は、請求項1乃至のいずれかに記載の表示装置の製造方法において、前記親液化された前記画素電極上に、前記担体輸送性材料を含む有機溶液を塗布、乾燥して、前記担体輸送層を形成する工程と、前記担体輸送層を介して前記複数の表示画素の前記画素電極に共通に対向し、かつ、前記撥液化された前記隔壁上に延在するように形成された単一の対向電極を形成する工程と、をさらに含むことを特徴とする。
請求項記載の発明に係る表示装置は、請求項1乃至のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする表示装置。
According to a fifth aspect of the present invention, in the method for manufacturing a display device according to any one of the first to fourth aspects, an organic solution containing the carrier transporting material is applied and dried on the lyophilic pixel electrode. A step of forming the carrier transporting layer, and facing the pixel electrodes of the plurality of display pixels in common through the carrier transporting layer and extending on the liquid-repellent partition walls. And a step of forming a single counter electrode formed on the substrate.
A display device according to a sixth aspect of the invention is manufactured by the method for manufacturing a display device according to any one of the first to fifth aspects.

本発明に係る表示装置及びその製造方法によれば、各表示画素の形成領域の略全域にわたり、膜厚の均一性が改善された発光機能層(担体輸送層;有機EL層)が形成された表示パネルを実現することができる。   According to the display device and the manufacturing method thereof according to the present invention, the light emitting functional layer (carrier transport layer; organic EL layer) with improved film thickness uniformity is formed over substantially the entire formation region of each display pixel. A display panel can be realized.

以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として、上述した高分子系の有機材料を有する有機EL層を備えた有機EL素子を適用した場合について説明する。   Hereinafter, a display device and a manufacturing method thereof according to the present invention will be described in detail with reference to embodiments. Here, in the embodiment described below, a case will be described in which an organic EL element including an organic EL layer having a polymer organic material described above is applied as a light emitting element constituting a display pixel.

(表示パネル)
まず、本発明に係る表示装置に適用される表示パネル(有機ELパネル)及び表示画素について説明する。
図1は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図2は、本発明に係る表示装置の表示パネルに2次元配列される各表示画素(表示素子及び画素駆動回路)の回路構成例を示す等価回路図である。なお、図1に示す平面図においては、説明の都合上、表示パネル(絶縁性基板)を視野側から見た、各表示画素(色画素)に設けられる画素電極の配置と各配線層の配設構造との関係のみを示し、各表示画素の有機EL素子(発光素子)を発光駆動するために、各表示画素に設けられる図2に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図1においては、画素電極及び各配線層の配置を明瞭にするために、便宜的にハッチングを施して示した。
(Display panel)
First, a display panel (organic EL panel) and display pixels applied to the display device according to the present invention will be described.
FIG. 1 is a schematic plan view showing an example of a pixel arrangement state of a display panel applied to a display device according to the present invention, and FIG. 2 is a diagram of each two-dimensional array on the display panel of the display device according to the present invention. It is an equivalent circuit diagram which shows the circuit structural example of a display pixel (a display element and a pixel drive circuit). In the plan view shown in FIG. 1, for convenience of explanation, the arrangement of pixel electrodes and the arrangement of wiring layers provided in each display pixel (color pixel) when the display panel (insulating substrate) is viewed from the view side. In order to drive only the organic EL elements (light emitting elements) of each display pixel to emit light, the display of the transistors and the like in the pixel driving circuit shown in FIG. 2 provided in each display pixel is omitted. In FIG. 1, hatching is shown for convenience in order to clarify the arrangement of the pixel electrode and each wiring layer.

本発明に係る表示装置(表示パネル)は、図1に示すように、ガラス基板等の絶縁性基板11の一面側に、赤(R)、緑(G)、青(B)の3色からなる色画素PXr、PXg、PXbが図面左右方向に繰り返し複数(3の倍数)配列されるとともに、図面上下方向に同一色の色画素PXr、PXg、PXbが複数配列されている。ここでは、隣接するRGB3色の色画素PXr、PXg、PXbを一組として一の表示画素PIXが形成されている。   As shown in FIG. 1, the display device (display panel) according to the present invention has three colors of red (R), green (G), and blue (B) on one surface side of an insulating substrate 11 such as a glass substrate. A plurality of color pixels PXr, PXg, and PXb are repeatedly arranged in the horizontal direction of the drawing (multiple of 3), and a plurality of color pixels PXr, PXg, and PXb of the same color are arranged in the vertical direction of the drawing. Here, one display pixel PIX is formed by combining the adjacent RGB color pixels PXr, PXg, and PXb.

表示パネル10は、絶縁性基板11の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設された絶縁性のバンク(隔壁)18により、図面上下方向に配列された同一色の複数の色画素PXr、PXg、又はPXbの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる複数の色画素PXr、PXg、又はPXbが形成される各画素形成領域には、画素電極(例えばアノード電極)15が形成されているとともに、上記バンク18の配設方向に並行して図面上下方向(すなわち列方向)に信号ラインLdが配設され、また、当該信号ラインLdに直交して図面左右方向(すなわち行方向)に選択ラインLsが配設されており、供給電圧ライン(例えばアノードライン)Laがドレイン電極Tr12d(後述する図3参照)に接続され且つ列方向に延在するようにドレイン電極Tr12d上に設けられている。また、絶縁性基板11上に2次元配列された複数の表示画素PIX(各画素電極15)に対して共通に単一の平面電極(べた電極)を有する対向電極(例えばカソード電極)17が形成されている。   The display panel 10 protrudes from one side of the insulating substrate 11 and is arranged in the vertical direction of the drawing by insulating banks (partitions) 18 that are continuously arranged with a fence-like or grid-like plane pattern. In addition, each color pixel area including a plurality of pixel pixels PXr, PXg, or PXb having the same color is defined. In addition, in each pixel formation region where a plurality of color pixels PXr, PXg, or PXb included in each color pixel region is formed, a pixel electrode (for example, an anode electrode) 15 is formed and the bank 18 is disposed. Parallel to the direction, a signal line Ld is arranged in the vertical direction of the drawing (that is, in the column direction), and a selection line Ls is arranged in the horizontal direction of the drawing (that is, in the row direction) perpendicular to the signal line Ld. A supply voltage line (for example, an anode line) La is connected to the drain electrode Tr12d (see FIG. 3 described later) and is provided on the drain electrode Tr12d so as to extend in the column direction. In addition, a counter electrode (for example, a cathode electrode) 17 having a single planar electrode (solid electrode) is formed in common with respect to a plurality of display pixels PIX (each pixel electrode 15) arranged two-dimensionally on the insulating substrate 11. Has been.

表示画素PIXの各色画素PXr、PXg、PXbの具体的な回路構成としては、例えば図2に示すように、絶縁性基板11上に1乃至複数のトランジスタ(例えばアモルファスシリコン薄膜トランジスタ等)を有する画素駆動回路(又は画素回路)DCと、当該画素駆動回路DCにより生成される発光駆動電流が、上記画素電極15に供給されることにより発光動作する有機EL素子(発光素子)OELと、を備えている。   As a specific circuit configuration of each color pixel PXr, PXg, and PXb of the display pixel PIX, for example, as shown in FIG. 2, a pixel drive having one or more transistors (for example, amorphous silicon thin film transistors) on an insulating substrate 11 is used. A circuit (or pixel circuit) DC, and an organic EL element (light emitting element) OEL that emits light when a light emission drive current generated by the pixel drive circuit DC is supplied to the pixel electrode 15. .

供給電圧ラインLaは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素PIX(色画素PXr、PXg、PXb)に設けられる有機EL素子OELの画素電極(例えばアノード電極)15に表示データに応じた発光駆動電流が流れるための所定の高電圧(供給電圧Vdd)が印加され、対向電極17は、例えば所定の低電位電源に直接又は間接的に接続され、複数の有機EL素子OELに所定の低電圧(共通電圧Vcom;例えば接地電位Vgnd)が印加されるように設定されている。   The supply voltage line La is directly or indirectly connected to a predetermined high potential power source, for example, and is a pixel electrode (for example, an anode electrode) 15 of the organic EL element OEL provided in each display pixel PIX (color pixels PXr, PXg, PXb). A predetermined high voltage (supply voltage Vdd) for applying a light emission driving current corresponding to display data is applied to the counter electrode 17, and the counter electrode 17 is directly or indirectly connected to a predetermined low potential power source, for example, and a plurality of organic EL A predetermined low voltage (common voltage Vcom; for example, ground potential Vgnd) is applied to the element OEL.

画素駆動回路DCは、例えば図2に示すように、ゲート端子が選択ライン(走査ライン)Lsに、ドレイン端子が表示パネル10の列方向に配設された信号ライン(データライン)Ldに、ソース端子が接点N11に各々接続されたトランジスタ(選択用薄膜トランジスタ)Tr11と、ゲート端子が接点N11に、ドレイン端子が供給電圧ラインLaに、ソース端子が接点N12に各々接続されたトランジスタ(発光駆動用薄膜トランジスタ)Tr12と、を備えている。ここでは、トランジスタTr11、Tr12はいずれもnチャネル型の薄膜トランジスタが適用されている。トランジスタTr11、Tr12がpチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。   For example, as shown in FIG. 2, the pixel driving circuit DC has a gate terminal connected to a selection line (scanning line) Ls and a drain terminal connected to a signal line (data line) Ld arranged in the column direction of the display panel 10. Transistor (selection thin film transistor) Tr11 having a terminal connected to the contact N11, a transistor having a gate terminal connected to the contact N11, a drain terminal connected to the supply voltage line La, and a source terminal connected to the contact N12 (light emission driving thin film transistor) ) Tr12. Here, the transistors Tr11 and Tr12 are both n-channel thin film transistors. If the transistors Tr11 and Tr12 are p-channel type, the source terminal and the drain terminal are opposite to each other.

有機EL素子OELは、アノード端子(アノード電極となる画素電極15)が上記画素駆動回路DCの接点N12に接続され、カソード端子(カソード電極となる対向電極17)が各表示画素PIXに共通の共通電圧Vcomに接続されている。また、トランジスタTr12のゲート−ソース間には寄生容量、又は、付加的な補助容量が形成されている。トランジスタTr12がpチャネル型であれば、ゲート−ドレイン間に寄生容量、又は、付加的な補助容量が形成されている。   In the organic EL element OEL, the anode terminal (pixel electrode 15 serving as an anode electrode) is connected to the contact N12 of the pixel driving circuit DC, and the cathode terminal (counter electrode 17 serving as a cathode electrode) is common to each display pixel PIX. Connected to voltage Vcom. In addition, a parasitic capacitance or an additional auxiliary capacitance is formed between the gate and the source of the transistor Tr12. If the transistor Tr12 is a p-channel type, a parasitic capacitance or an additional auxiliary capacitance is formed between the gate and the drain.

なお、図2に示した画素駆動回路DCにおいて、選択ラインLsは、図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル10の行方向に配列された複数の表示画素PIX(色画素PXr、PXg、PXb)を選択状態に設定するための選択信号Sselが印加される。また、信号ラインLdは、図示を省略したデータドライバに接続され、上記表示画素PIXの選択状態に同期するタイミングで表示データに応じた階調信号Vpixが印加される。   In the pixel drive circuit DC shown in FIG. 2, the selection line Ls is connected to a selection driver (not shown), and a plurality of display pixels PIX (color pixels) arranged in the row direction of the display panel 10 at a predetermined timing. A selection signal Ssel for setting PXr, PXg, PXb) to a selected state is applied. The signal line Ld is connected to a data driver (not shown), and a gradation signal Vpix corresponding to display data is applied at a timing synchronized with the selection state of the display pixel PIX.

そして、このような回路構成を有する表示画素PIXにおける駆動制御動作は、まず、図示を省略した選択ドライバから選択ラインLsに対して、選択レベル(オンレベル;例えばハイレベル)の選択信号Sselを印加することにより、トランジスタTr11がオン動作して選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電圧値を有する階調信号Vpixを信号ラインLdに印加するように制御する。これにより、トランジスタTr11を介して、階調信号Vpixに応じた電位が接点N11(すなわち、トランジスタTr12のゲート端子)に印加される。   In the drive control operation in the display pixel PIX having such a circuit configuration, first, a selection signal Ssel of a selection level (on level; for example, high level) is applied to a selection line Ls from a selection driver (not shown). As a result, the transistor Tr11 is turned on and set to the selected state. In synchronization with this timing, control is performed so that a gradation signal Vpix having a voltage value corresponding to display data is applied to the signal line Ld from a data driver (not shown). As a result, a potential corresponding to the gradation signal Vpix is applied to the contact N11 (that is, the gate terminal of the transistor Tr12) via the transistor Tr11.

これにより、トランジスタTr12は、そのゲート−ソース間の電圧が設定され、このゲート−ソース間の電圧、つまり、接点N11の電位に応じて、ドレイン−ソース間に流れる電流の電流値が設定される。すなわち、供給電圧VddからトランジスタTr12及び有機EL素子OELを介して共通電圧Vcom(接地電位Vgnd)に階調信号Vpix(すなわち表示データ)の電圧に応じた電流値の発光駆動電流が流れ、この電流値にしたがった輝度階調で有機EL素子OELが発光動作する。また、このとき、接点N11に印加された階調信号Vpixに基づいて、トランジスタTr12のゲート−ソース間の寄生容量(又は補助容量)に担体が蓄積(充電)される。   Thereby, the voltage between the gate and the source of the transistor Tr12 is set, and the current value of the current flowing between the drain and the source is set according to the voltage between the gate and the source, that is, the potential of the contact N11. . That is, a light emission drive current having a current value corresponding to the voltage of the gradation signal Vpix (that is, display data) flows from the supply voltage Vdd to the common voltage Vcom (ground potential Vgnd) via the transistor Tr12 and the organic EL element OEL. The organic EL element OEL emits light at a luminance gradation according to the value. At this time, carriers are accumulated (charged) in the parasitic capacitance (or auxiliary capacitance) between the gate and source of the transistor Tr12 based on the gradation signal Vpix applied to the contact N11.

次いで、選択ラインLsに非選択レベル(オフレベル;例えばローレベル)の選択信号Sselを印加することにより、表示画素PIXのトランジスタTr11がオフ動作して非選択状態に設定され、信号ラインLdと画素駆動回路DCとが電気的に遮断される。このとき、上記寄生容量に蓄積された電荷が保持されることにより、トランジスタTr12では、ゲート端子に階調信号Vpixに相当する電圧が保持された状態となる。   Next, by applying a selection signal Ssel of a non-selection level (off level; for example, low level) to the selection line Ls, the transistor Tr11 of the display pixel PIX is turned off and set to a non-selection state, and the signal line Ld and the pixel The drive circuit DC is electrically disconnected. At this time, the charge accumulated in the parasitic capacitance is held, so that the voltage corresponding to the gradation signal Vpix is held at the gate terminal of the transistor Tr12.

したがって、上記選択状態における発光動作と同様に、供給電圧VddからトランジスタTr12を介して、有機EL素子OELに所定の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の階調信号Vpixが印加される(書き込まれる)まで、例えば、1フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル10に2次元配列された全ての表示画素PIX(各色画素PXr、PXg、PXb)について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。   Therefore, similarly to the light emission operation in the selected state, a predetermined light emission drive current flows from the supply voltage Vdd to the organic EL element OEL via the transistor Tr12, and the light emission operation state is continued. This light emitting operation state is controlled so as to continue, for example, for one frame period until the next gradation signal Vpix is applied (written). Then, such a drive control operation is sequentially executed for every row, for example, for all the display pixels PIX (each color pixel PXr, PXg, PXb) two-dimensionally arranged on the display panel 10, thereby obtaining desired image information. An image display operation to be displayed can be executed.

なお、図2においては、表示画素PIXを構成する画素駆動回路DCとして、階調信号Vpixの電圧値を調整することにより、有機EL素子OELに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧階調指定方式(又は、電圧階調指定駆動)の回路構成を示したが、表示データに応じて書き込む電流値を調整することにより、有機EL素子OELに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流階調指定方式(又は、電流階調指定駆動)の回路構成を有するものであってもよい。   In FIG. 2, as the pixel drive circuit DC constituting the display pixel PIX, the voltage value of the gradation signal Vpix is adjusted to control the current value of the light emission drive current that flows through the organic EL element OEL. Although the circuit configuration of the voltage gradation designation method (or voltage gradation designation drive) in which the light emission operation is performed at the luminance gradation is shown, the current value to be written is adjusted according to the display data to flow to the organic EL element OEL. It may have a circuit configuration of a current gradation designation method (or current gradation designation drive) in which light emission operation is performed at a predetermined luminance gradation by controlling the current value of the light emission drive current.

(表示画素のデバイス構造)
次いで、上述したような回路構成を有する表示画素(発光駆動回路及び有機EL素子)の具体的なデバイス構造(平面レイアウト及び断面構造)について説明する。ここでは、有機EL層において発光した光を、絶縁性基板を介すことなく視野側(封止基板側)に出射するトップエミッション型の発光構造を有する表示パネル(有機ELパネル)について示す。
(Device structure of display pixel)
Next, a specific device structure (planar layout and cross-sectional structure) of the display pixel (light emission drive circuit and organic EL element) having the circuit configuration as described above will be described. Here, a display panel (organic EL panel) having a top emission type light emitting structure in which light emitted from the organic EL layer is emitted to the view side (sealing substrate side) without passing through an insulating substrate will be described.

図3は、本実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図1に示した表示画素PIXの赤(R)、緑(G)、青(B)の各色画素PXr、PXg、PXbのうちの、特定の一の色画素の平面レイアウトを示す。なお、図3においては、画素駆動回路DCの各トランジスタ及び配線層等が形成された層を中心に示す。また、図4、図5は、各々、図3に示した平面レイアウトを有する表示画素PIXにおけるA−A断面及びB−B断面を示す概略断面図である。   FIG. 3 is a plan layout diagram illustrating an example of display pixels applicable to the display device (display panel) according to the present embodiment. Here, a planar layout of one specific color pixel among the red (R), green (G), and blue (B) color pixels PXr, PXg, and PXb of the display pixel PIX shown in FIG. 1 is shown. In FIG. 3, the layer in which each transistor, the wiring layer, and the like of the pixel driving circuit DC are formed is mainly shown. 4 and 5 are schematic cross-sectional views showing the AA cross section and the BB cross section in the display pixel PIX having the planar layout shown in FIG. 3, respectively.

図2に示した表示画素PIX(色画素PXr、PXg、PXb)は、具体的には、絶縁性基板11の一面側に設定された画素形成領域(各色画素PXr、PXg、PXbにおける有機EL素子の形成領域)Rpxにおいて、例えば図3に示した平面レイアウトの上方の縁辺領域に行方向(図面左右方向)に延在するように選択ラインLsが配設されるとともに、これらの選択ラインLsに直交するように、上記平面レイアウトの左方の縁辺領域に列方向(図面上下方向)に延在するように信号ラインLdが配設され、平面レイアウトの右方の縁辺領域に列方向(図面上下方向)に延在するように供給電圧ラインLaが配列されている。また、上記平面レイアウトの右方の縁辺領域には列方向に延在するように絶縁性のバンク(隔壁)が配設されている。   Specifically, the display pixels PIX (color pixels PXr, PXg, PXb) shown in FIG. 2 are pixel formation regions (organic EL elements in the color pixels PXr, PXg, PXb) set on one surface side of the insulating substrate 11. In the formation region Rpx, for example, selection lines Ls are arranged in the upper edge region of the planar layout shown in FIG. A signal line Ld is arranged to extend in the column direction (vertical direction in the drawing) in the left edge region of the planar layout so as to be orthogonal to each other, and in the column direction (vertical direction in the drawing in the vertical direction). The supply voltage line La is arranged so as to extend in the direction). In addition, an insulating bank (partition wall) is disposed in the right edge region of the planar layout so as to extend in the column direction.

ここで、例えば図3〜図5に示すように、選択ラインLsは、ゲート絶縁膜12を介して信号ラインLdよりも下層側(絶縁性基板11側)に設けられ、また、信号ラインLdは、供給電圧ラインLaよりも下層側に設けられている。なお、選択ラインLsは、トランジスタTr11、Tr12のゲート電極Tr11g、Tr12gを形成するためのゲートメタル層をパターニングすることによって当該ゲート電極と同じ工程で形成される。また、信号ラインLdは、トランジスタTr11、Tr12のソース電極Tr11s、Tr12s、ドレイン電極Tr11d、Tr12dを形成するためのソース、ドレインメタル層をパターニングすることによって当該ソース電極、ドレイン電極と同じ工程で形成される。   Here, for example, as shown in FIGS. 3 to 5, the selection line Ls is provided on the lower layer side (insulating substrate 11 side) than the signal line Ld via the gate insulating film 12, and the signal line Ld is , Provided below the supply voltage line La. The selection line Ls is formed in the same process as the gate electrode by patterning the gate metal layer for forming the gate electrodes Tr11g and Tr12g of the transistors Tr11 and Tr12. The signal line Ld is formed in the same process as the source and drain electrodes by patterning the source and drain metal layers for forming the source electrodes Tr11s and Tr12s and the drain electrodes Tr11d and Tr12d of the transistors Tr11 and Tr12. The

すなわち、表示画素PIXは、図4、図5に示すように、絶縁性基板11上に表示画素PIX内に設けられる画素駆動回路DC(図2参照)の複数のトランジスタTr11、Tr12や、選択ラインLs及び信号ラインLdを含む各種配線層が設けられ、当該トランジスタTr11、Tr12及び配線層を被覆するように順次形成された保護絶縁膜13及び平坦化膜14を介して、その上層に、画素駆動回路DCに接続されて所定の発光駆動電流が供給される画素電極(例えばアノード電極)15、正孔輸送層16a(担体輸送層)と電子輸送性発光層16b(担体輸送層)を有する有機EL層(発光機能層)16、及び、共通電圧Vcomが印加される対向電極(例えばカソード電極)17を備えた有機EL素子OELが形成されている。   That is, as shown in FIGS. 4 and 5, the display pixel PIX includes a plurality of transistors Tr11 and Tr12 of a pixel driving circuit DC (see FIG. 2) provided in the display pixel PIX on the insulating substrate 11 and a selection line. Various wiring layers including Ls and a signal line Ld are provided, and a pixel drive is formed on the upper layer via a protective insulating film 13 and a planarization film 14 which are sequentially formed so as to cover the transistors Tr11 and Tr12 and the wiring layer. An organic EL having a pixel electrode (for example, an anode electrode) 15 connected to a circuit DC and supplied with a predetermined light emission driving current, a hole transport layer 16a (carrier transport layer), and an electron transport light-emitting layer 16b (carrier transport layer). An organic EL element OEL including a layer (light emitting functional layer) 16 and a counter electrode (for example, a cathode electrode) 17 to which a common voltage Vcom is applied is formed.

画素駆動回路DCは、より具体的には、例えば図3に示すように、図2に示したトランジスタTr11が行方向に配設された選択ラインLs(又は信号ラインLdから行方向に突出して形成された信号配線層Ldx)に沿って延在するように配置され、トランジスタTr12が供給電圧ラインLaに沿って延在するように配置されている。   More specifically, the pixel driving circuit DC is formed, for example, as shown in FIG. 3, by projecting in the row direction from the selection line Ls (or the signal line Ld) in which the transistor Tr11 shown in FIG. 2 is arranged in the row direction. Are arranged so as to extend along the signal wiring layer Ldx), and the transistor Tr12 is arranged so as to extend along the supply voltage line La.

ここで、各トランジスタTr11、Tr12は、周知の電界効果型トランジスタ構造を有し、各々、絶縁性基板11上に形成されたゲート電極Tr11g、Tr12gと、ゲート絶縁膜12を介して各ゲート電極Tr11g、Tr12gに対応する領域に形成された半導体層SMCと、該半導体層SMCの両端部に延在するように形成されたソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12dと、を有している。   Here, each of the transistors Tr11 and Tr12 has a well-known field effect transistor structure, and each of the gate electrodes Tr11g and Tr12g formed on the insulating substrate 11 and each of the gate electrodes Tr11g via the gate insulating film 12. The semiconductor layer SMC is formed in a region corresponding to the Tr12g, and the source electrodes Tr11s and Tr12s and the drain electrodes Tr11d and Tr12d are formed so as to extend to both ends of the semiconductor layer SMC.

なお、各トランジスタTr11、Tr12のソース電極とドレイン電極が対向する半導体層SMC上には当該半導体層SMCへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のブロック層BLが形成され、また、ソース電極とドレイン電極が接触する半導体層SMC上には、当該半導体層SMCとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層OHMが形成されている。トランジスタTr11、Tr12のゲート電極Tr11g、Tr12gはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタTr11、Tr12のソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12dはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。   A block layer BL such as silicon oxide or silicon nitride for preventing etching damage to the semiconductor layer SMC is formed on the semiconductor layer SMC where the source and drain electrodes of the transistors Tr11 and Tr12 face each other. An impurity layer OHM for realizing ohmic connection between the semiconductor layer SMC and the source and drain electrodes is formed on the semiconductor layer SMC where the source electrode and the drain electrode are in contact. The gate electrodes Tr11g and Tr12g of the transistors Tr11 and Tr12 are both formed by patterning the same gate metal layer. The source electrodes Tr11s and Tr12s and the drain electrodes Tr11d and Tr12d of the transistors Tr11 and Tr12 are both formed by patterning the same source and drain metal layers.

そして、図2に示した画素駆動回路DCの回路構成に対応するように、トランジスタTr11は、図3〜図5に示すように、ゲート電極Tr11gが選択ラインLsと一体的に形成され、同ドレイン電極Tr11dが信号ラインLdと一体的に形成された信号配線層Ldxに接続されている。   In order to correspond to the circuit configuration of the pixel drive circuit DC shown in FIG. 2, the transistor Tr11 includes a gate electrode Tr11g formed integrally with the selection line Ls as shown in FIGS. The electrode Tr11d is connected to a signal wiring layer Ldx formed integrally with the signal line Ld.

また、トランジスタTr12は、図3〜図5に示すように、ゲート電極Tr12gがゲート絶縁膜12に設けられたコンタクトホール(図示を省略)を介して上記トランジスタTr11のソース電極Tr11sに接続され、同ドレイン電極Tr12dが上部の供給電圧ラインLaの下に形成され、ソース電極Tr12sが保護絶縁膜13及び平坦化膜14に形成されたコンタクトホールHLa(コンタクトメタルMTL)を介して有機EL素子OELの画素電極15に接続されている。   3 to 5, the transistor Tr12 is connected to the source electrode Tr11s of the transistor Tr11 through a contact hole (not shown) provided in the gate insulating film 12, and the gate electrode Tr12g is connected to the transistor Tr11. A pixel of the organic EL element OEL is formed through a contact hole HLa (contact metal MTL) in which the drain electrode Tr12d is formed below the upper supply voltage line La and the source electrode Tr12s is formed in the protective insulating film 13 and the planarization film 14. It is connected to the electrode 15.

供給電圧ラインLa(アノードライン)は、図3、図4に示すように、保護絶縁膜13及び平坦化膜14に形成された配線溝HLbに埋め込まれた厚膜配線構造を有し、上記コンタクトホールHLaに埋め込まれるコンタクトメタルMTLと同じ工程で形成される。   As shown in FIGS. 3 and 4, the supply voltage line La (anode line) has a thick film wiring structure embedded in the wiring groove HLb formed in the protective insulating film 13 and the planarizing film 14, and the contact It is formed in the same process as the contact metal MTL buried in the hole HLa.

そして、各画素形成領域Rpxの平坦化膜14上には、図4、図5に示すように、例えばアノード電極となる画素電極15、正孔輸送層16a及び電子輸送性発光層16bを有する有機EL層16、及び、例えばカソード電極となる対向電極17を順次積層した有機EL素子が設けられている。ここで、表示パネル10(有機EL素子OEL)がトップエミッション型の発光構造を有している場合には、画素電極15が少なくとも光反射特性を有するとともに、対向電極17が光透過性を有し、画素電極15は、具体的には後述する製造方法(図6〜図8参照)において説明するように、下層側の反射金属層15aと上層側の透明な酸化金属層15bを有する積層構造を有している。   Then, on the planarization film 14 in each pixel formation region Rpx, as shown in FIGS. 4 and 5, for example, an organic layer having a pixel electrode 15 serving as an anode electrode, a hole transport layer 16a, and an electron transport light emitting layer 16b. An organic EL element in which an EL layer 16 and a counter electrode 17 serving as a cathode electrode are sequentially stacked is provided. Here, when the display panel 10 (organic EL element OEL) has a top emission type light-emitting structure, the pixel electrode 15 has at least light reflection characteristics, and the counter electrode 17 has light transmittance. Specifically, the pixel electrode 15 has a laminated structure having a reflective metal layer 15a on the lower layer side and a transparent metal oxide layer 15b on the upper layer side, as will be described later in a manufacturing method (see FIGS. 6 to 8). Have.

対向電極17は、少なくとも各画素形成領域Rpxにおける画素電極15に対して有機EL層16を介して共通に対向するように、単一の平面電極により形成されている。ここで、図4、図5においては、対向電極17が各画素形成領域Rpxだけでなく、当該画素形成領域Rpxを画定するバンク18上にも延在するように設けられている。   The counter electrode 17 is formed of a single planar electrode so as to face the pixel electrode 15 at least in each pixel formation region Rpx via the organic EL layer 16 in common. 4 and 5, the counter electrode 17 is provided so as to extend not only to each pixel formation region Rpx but also to the bank 18 that defines the pixel formation region Rpx.

また、列方向の各画素形成領域Rpx間(各表示画素PIXの有機EL素子OELの形成領域相互の境界領域)には、有機EL素子OELの形成領域(厳密には、有機EL層16の形成領域)を画定するためのバンク(隔壁)18が平坦化膜14の上面から連続的に突出して設けられている。ここで、本実施形態においてバンク18は、例えば図4に示すように、行方向に隣接した各画素形成領域Rpxに形成される画素電極15間において画素電極15の列方向の周縁部を覆うように配置された下層側の下地層(絶縁層)18xと、有機EL層16(正孔輸送層16a及び電子輸送性発光層16b)を形成する際の有機化合物材料の塗布領域を規定する機能を果たす上層側の樹脂層18aを有する積層構造を有している。下地層18xは、樹脂層18aと平坦化膜14との密着性を改善するためのものであって、その膨張係数が樹脂層18aの膨張係数と平坦化膜14の膨張係数との間であることが好ましい。樹脂層18aは、行方向の両側部から下地層18xが露出するように行方向の幅が下地層18xよりも幅狭に形成されている。   Further, between the pixel formation regions Rpx in the column direction (boundary regions between the formation regions of the organic EL elements OEL of the display pixels PIX), the formation regions of the organic EL elements OEL (strictly speaking, the formation of the organic EL layer 16). A bank (partition wall) 18 for defining a region is provided so as to continuously protrude from the upper surface of the planarization film 14. Here, in the present embodiment, for example, as shown in FIG. 4, the bank 18 covers the peripheral edge of the pixel electrode 15 in the column direction between the pixel electrodes 15 formed in each pixel formation region Rpx adjacent in the row direction. The function of defining the application region of the organic compound material when forming the underlying layer (insulating layer) 18x on the lower layer and the organic EL layer 16 (the hole transport layer 16a and the electron transporting light emitting layer 16b) disposed in It has a laminated structure having an upper resin layer 18a. The underlayer 18x is for improving the adhesion between the resin layer 18a and the planarization film 14, and has an expansion coefficient between the expansion coefficient of the resin layer 18a and the expansion coefficient of the planarization film 14. It is preferable. The resin layer 18a is formed so that the width in the row direction is narrower than that of the base layer 18x so that the base layer 18x is exposed from both sides in the row direction.

バンク18は、より具体的には、隣接する表示画素PIX(画素電極15)間の境界領域付近に露出する平坦化膜14上から、有機EL素子OELの画素電極15の列方向の周縁部上に一部が延在するようにシリコン窒化膜(SiN)等を有する下地層18xが設けられ、当該下地層18x上に、感光性のポリイミド系の樹脂材料を有する樹脂層18aが厚さ方向に突出するように積層形成されている。   More specifically, the bank 18 is formed on the peripheral edge in the column direction of the pixel electrode 15 of the organic EL element OEL from the planarization film 14 exposed in the vicinity of the boundary region between the adjacent display pixels PIX (pixel electrodes 15). A base layer 18x having a silicon nitride film (SiN) or the like is provided so that a part thereof extends, and a resin layer 18a having a photosensitive polyimide resin material is formed on the base layer 18x in the thickness direction. It is laminated so as to protrude.

そして、図1に示したように、上記積層構造を有するバンク18を表示パネル10(絶縁性基板11)上に柵状又は格子状の平面パターンを有するように配設することにより、列方向(図面上下方向)に配列された複数の表示画素PIXの画素形成領域(有機EL素子OELの有機EL層16の形成領域)が画定される。画素電極15上には、有機EL層16が形成されている。   Then, as shown in FIG. 1, by arranging the banks 18 having the above laminated structure on the display panel 10 (insulating substrate 11) so as to have a planar pattern of a fence shape or a lattice shape, A pixel formation region (a formation region of the organic EL layer 16 of the organic EL element OEL) of the plurality of display pixels PIX arranged in the vertical direction of the drawing is defined. An organic EL layer 16 is formed on the pixel electrode 15.

すなわち、図4、図5に示すように、有機EL素子OELの対向電極(カソード電極)17をバンク18上に跨って各有機EL層16上に形成し、全表示画素PIXに共通する単一の平面電極としているので、各表示画素PIXごとに共通電圧が印加された電圧配線層を配設する場合に比較して、製造工程を大幅に簡素化することができるとともに配線抵抗を低減することができる。
なお、上記画素駆動回路DC、有機EL素子OEL及びバンク18が形成された絶縁性基板11上には、図4、図5に示すように、透明な封止樹脂層19を介して、絶縁性基板11に対向するようにガラス基板等を有する封止基板20が接合されている。
That is, as shown in FIGS. 4 and 5, the counter electrode (cathode electrode) 17 of the organic EL element OEL is formed on each organic EL layer 16 across the bank 18, and is common to all the display pixels PIX. Therefore, as compared with the case where a voltage wiring layer to which a common voltage is applied is provided for each display pixel PIX, the manufacturing process can be greatly simplified and the wiring resistance can be reduced. Can do.
In addition, on the insulating substrate 11 on which the pixel driving circuit DC, the organic EL element OEL, and the bank 18 are formed, as shown in FIGS. 4 and 5, an insulating property is provided via a transparent sealing resin layer 19. A sealing substrate 20 having a glass substrate or the like is bonded so as to face the substrate 11.

そして、このような表示パネル10においては、例えば、表示パネル10の下層(有機EL素子OELの絶縁性基板11側の層)に設けられたトランジスタTr11、Tr12等の機能素子、選択ラインLsや信号ラインLd、供給電圧ライン(アノードライン)La等の配線層を有する画素駆動回路DCにおいて、信号ラインLdを介して供給された表示データに応じた階調信号Vpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタTr12のドレイン−ソース間に流れ、当該トランジスタTr12(ドレイン電極Tr12d)からコンタクトホールHLa(コンタクトメタルMTL)を介して、有機EL素子OELの画素電極15に供給されることにより、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL素子OELが上記表示データに応じた所望の輝度階調で発光動作する。   In such a display panel 10, for example, functional elements such as transistors Tr11 and Tr12 provided in a lower layer of the display panel 10 (a layer on the insulating substrate 11 side of the organic EL element OEL), a selection line Ls and a signal In the pixel driving circuit DC having wiring layers such as the line Ld and the supply voltage line (anode line) La, a predetermined current value is set based on the gradation signal Vpix corresponding to the display data supplied via the signal line Ld. A light emission driving current that flows between the drain and source of the transistor Tr12 is supplied from the transistor Tr12 (drain electrode Tr12d) to the pixel electrode 15 of the organic EL element OEL via the contact hole HLa (contact metal MTL). , Organic E of each display pixel PIX (each color pixel PXr, PXg, PXb) Element OEL emits light operation at a desired luminance gradation corresponding to the display data.

このとき、本実施形態に示した表示パネル10、つまり、画素電極15が光反射特性を有し、対向電極17が光透過性を有することにより(すなわち、有機EL素子OELがトップエミッション型であることにより)、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光は、光透過性を有する対向電極17を介して直接、あるいは、光反射特性を有する画素電極15で反射して、絶縁性基板11(表示パネル)の一面側(図4、図5の図面上方)に出射される。   At this time, the display panel 10 shown in the present embodiment, that is, the pixel electrode 15 has light reflection characteristics and the counter electrode 17 has light transmittance (that is, the organic EL element OEL is a top emission type). The light emitted from the organic EL layer 16 of each display pixel PIX (each color pixel PXr, PXg, PXb) is directly or via a counter electrode 17 having light transparency, or a pixel electrode having light reflection characteristics. The light is reflected by 15 and is emitted to one side of the insulating substrate 11 (display panel) (upward in FIGS. 4 and 5).

(表示装置の製造方法)
次に、上述した表示装置(表示パネル)の製造方法について説明する。
図6乃至図8は、本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図である。ここでは、図4に示したA−A断面のパネル構造の製造工程について説明する。また、図9は、本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の改質を説明するための化学記号であり、図10は、本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の分子構造を示す化学記号である。
(Manufacturing method of display device)
Next, a method for manufacturing the above-described display device (display panel) will be described.
6 to 8 are process cross-sectional views illustrating an example of a method for manufacturing a display device (display panel) according to the present embodiment. Here, the manufacturing process of the panel structure of the AA cross section shown in FIG. 4 will be described. FIG. 9 is a chemical symbol for explaining the modification of the bank surface formed in the display device (display panel) according to the present embodiment. FIG. 10 shows the display device (display panel) according to the present embodiment. ) Is a chemical symbol indicating the molecular structure of the bank surface formed.

上述した表示装置(表示パネル)の製造方法は、まず、図6(a)に示すように、ガラス基板等の絶縁性基板11の一面側(図面上面側)に設定された表示画素PIX(各色画素PXr、PXg、PXb)の形成領域(画素形成領域)Rpxごとに、上述した画素駆動回路(図2、図3参照)DCのトランジスタTr11、Tr12、選択ラインLsや信号ラインLd(信号配線層Ldxを含む)等の配線層を形成する(図4、図5参照)。具体的には、絶縁性基板11上に、ゲート電極Tr11g、Tr12g、及び、ゲート電極Tr11gと一体的に形成される選択ラインLs(図5参照)を同一のゲートメタル層をパターニングすることによって同時に形成し、その後、絶縁性基板11の全域にゲート絶縁膜12を被覆形成する。   In the manufacturing method of the display device (display panel) described above, first, as shown in FIG. 6A, display pixels PIX (each color) set on one surface side (the upper surface side in the drawing) of the insulating substrate 11 such as a glass substrate. For each pixel PXr, PXg, PXb) formation region (pixel formation region) Rpx, the above-described pixel drive circuit (see FIGS. 2 and 3) DC transistors Tr11, Tr12, selection line Ls and signal line Ld (signal wiring layer). A wiring layer such as Ldx is formed (see FIGS. 4 and 5). Specifically, gate electrodes Tr11g, Tr12g and selection lines Ls (see FIG. 5) formed integrally with the gate electrode Tr11g on the insulating substrate 11 at the same time by patterning the same gate metal layer. After that, a gate insulating film 12 is formed over the entire area of the insulating substrate 11.

次いで、ゲート絶縁膜12上の各ゲート電極Tr11g、Tr12gに対応する領域に、例えばアモルファスシリコンやポリシリコン等を有する半導体層SMCを形成し、当該半導体層SMCの両端部にオーミック接続のための不純物層OHMを介してソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12dを形成する。このとき、同一のソース、ドレインメタル層をパターニングすることによってドレイン電極Tr11dと接続された信号ラインLd及び信号配線層Ldx(図4、図5参照)を同時に形成する。このとき、ゲート電極Tr12g上のゲート絶縁膜12には図示しないコンタクトホールが設けられ、このコンタクトホール上にソース電極Tr11sが跨るように形成されることによって、ソース電極Tr11sとゲート電極Tr12gとが接続される。   Next, a semiconductor layer SMC having, for example, amorphous silicon or polysilicon is formed in a region corresponding to each gate electrode Tr11g, Tr12g on the gate insulating film 12, and impurities for ohmic connection are formed at both ends of the semiconductor layer SMC. Source electrodes Tr11s and Tr12s and drain electrodes Tr11d and Tr12d are formed through the layer OHM. At this time, a signal line Ld and a signal wiring layer Ldx (see FIGS. 4 and 5) connected to the drain electrode Tr11d are simultaneously formed by patterning the same source and drain metal layers. At this time, a contact hole (not shown) is provided in the gate insulating film 12 on the gate electrode Tr12g, and the source electrode Tr11s and the gate electrode Tr12g are connected to each other by forming the source electrode Tr11s over the contact hole. Is done.

なお、上述したトランジスタTr11、Tr12のソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12d、選択ラインLs、信号ラインLd(信号配線層Ldxを含む)は、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えばアルミニウム合金層と遷移金属層を有する積層配線構造を有しているものであってもよい。   Note that the source electrodes Tr11s and Tr12s and the drain electrodes Tr11d and Tr12d, the selection line Ls, and the signal line Ld (including the signal wiring layer Ldx) of the transistors Tr11 and Tr12 described above reduce wiring resistance and migration. For the purpose, for example, it may have a laminated wiring structure having an aluminum alloy layer and a transition metal layer.

次いで、図6(b)に示すように、上記トランジスタTr11、Tr12、選択ラインLs及び信号ラインLdを含む絶縁性基板11の一面側全域を被覆するように、窒化シリコン(SiN)等を有する保護絶縁膜(パッシベーション膜)13及び有機材料等を有する平坦化膜14を順次形成した後、当該平坦化膜14及び保護絶縁膜13をエッチングして、トランジスタTr12のソース電極Tr12sの上面が露出するコンタクトホールHLa、及び、トランジスタTr12のドレイン電極Tr12dの上面が露出し、かつ、列方向に延在した供給電圧ラインLaの配線パターンに対応した配線溝HLbを形成する。   Next, as shown in FIG. 6B, protection having silicon nitride (SiN) or the like so as to cover the whole area of one surface side of the insulating substrate 11 including the transistors Tr11 and Tr12, the selection line Ls, and the signal line Ld. After sequentially forming an insulating film (passivation film) 13 and a planarizing film 14 including an organic material, the planarizing film 14 and the protective insulating film 13 are etched to expose the upper surface of the source electrode Tr12s of the transistor Tr12. A wiring trench HLb corresponding to the wiring pattern of the supply voltage line La extending in the column direction is formed while exposing the hole HLa and the upper surface of the drain electrode Tr12d of the transistor Tr12.

次いで、図6(c)に示すように、無電解メッキ法等によって上記コンタクトホールHLaに金属材料を有するコンタクトメタルMTLを埋め込むとともに、配線溝HLbに厚膜配線構造を有する供給電圧ラインLaを埋め込み形成した後、図6(d)に示すように、各画素形成領域Rpx(各色画素PXr、PXg、PXbの形成領域)ごとに、コンタクトメタルMTLに電気的に接続された画素電極15を形成する。   Next, as shown in FIG. 6C, a contact metal MTL having a metal material is embedded in the contact hole HLa by an electroless plating method or the like, and a supply voltage line La having a thick film wiring structure is embedded in the wiring groove HLb. After the formation, as shown in FIG. 6D, the pixel electrode 15 electrically connected to the contact metal MTL is formed for each pixel formation region Rpx (the formation region of each color pixel PXr, PXg, PXb). .

ここで、画素電極15は、具体的には、アルミニウム(Al)、クロム(Cr)、銀(Ag)、パラジウム銀(AgPd)系の合金等の光反射特性を有する反射金属膜を薄膜形成し、所定の形状にパターニングすることによりコンタクトメタルMTLに電気的に接続された下層の反射金属層15aを形成する。その後、当該反射金属層15aを含む絶縁性基板11の一面側全域を被覆するように、錫ドープ酸化インジウム(Indium Thin Oxide;ITO)や亜鉛ドープ酸化インジウム等の透明電極材料を有する(光透過特性を有する)酸化金属膜を薄膜形成し、上記反射金属層15aの上面や端面が露出しないようにパターニングすることにより上層の導電性の酸化金属層15bを形成する。   Here, specifically, the pixel electrode 15 is formed by forming a thin reflective metal film having light reflection characteristics such as aluminum (Al), chromium (Cr), silver (Ag), palladium silver (AgPd) based alloy. Then, the lower reflective metal layer 15a electrically connected to the contact metal MTL is formed by patterning into a predetermined shape. Thereafter, a transparent electrode material such as tin-doped indium oxide (ITO) or zinc-doped indium oxide is provided so as to cover the entire area of one surface of the insulating substrate 11 including the reflective metal layer 15a (light transmission characteristics). The upper conductive metal oxide layer 15b is formed by forming a thin metal oxide film and patterning the reflective metal layer 15a so that the upper surface and end surfaces of the reflective metal layer 15a are not exposed.

このように、上層の酸化金属膜をパターニングする際に、下層側の反射金属層15aが露出しないようにすることにより、酸化金属膜と反射金属層15aとの間で電池反応を引き起こさないようにすることができるとともに、下層側の反射金属層15aがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。   As described above, when patterning the upper metal oxide film, the lower reflective metal layer 15a is not exposed so as not to cause a battery reaction between the metal oxide film and the reflective metal layer 15a. In addition, it is possible to prevent the reflective metal layer 15a on the lower layer side from being over-etched or being damaged by etching.

次いで、反射金属層15a及び酸化金属層15bを有する上記画素電極15を含む絶縁性基板11の一面側全域を被覆するように、化学気相成長法(CVD法)等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料を有する絶縁層を形成した後パターニングすることにより、図4、図5、図7(a)に示すように、行方向に隣接する表示画素PIXに形成された画素電極15の間の領域(すなわち、隣接する表示画素PIXとの境界領域)に、後述するバンク18の下層となる下地層(絶縁層)18xを列方向に沿って形成する。下地層18xは、画素電極15の列方向の周縁部と一部重なっている。   Next, a chemical vapor deposition method (CVD method) or the like is used to cover the entire area of one surface side of the insulating substrate 11 including the pixel electrode 15 having the reflective metal layer 15a and the metal oxide layer 15b. By forming an insulating layer having an inorganic insulating material such as a film or a silicon nitride film and then patterning, as shown in FIGS. 4, 5, and 7A, the display pixels PIX adjacent in the row direction are formed. In a region between the formed pixel electrodes 15 (that is, a boundary region with an adjacent display pixel PIX), a base layer (insulating layer) 18x serving as a lower layer of a bank 18 described later is formed along the column direction. The underlying layer 18x partially overlaps the peripheral edge of the pixel electrode 15 in the column direction.

次いで、図7(b)に示すように、下地層18x上に感光性のポリイミド系の樹脂材料を有する樹脂層18aを形成する。具体的には、上記下地層18xを含む絶縁性基板11の一面側全域を被覆するように形成された感光性ポリイミド膜に対して、露光、現像処理を施し、下地層18x上に所定のパターンを有して残留させることにより形成する。ここで、樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースPW−1030」、デュポン社のポリイミド材「Kapton(登録商標)」等を良好に適用することができ、この場合の樹脂層18aの膜厚は概ね1〜5μm程度になるように形成する。樹脂層18aは、行方向(図7(b)における左右方向)において、その幅が下地層18xの幅より狭く下地層18xの中央に配置されているので、下地層18xの行方向両側の各上面が樹脂層18aの両端側から露出している。   Next, as shown in FIG. 7B, a resin layer 18a having a photosensitive polyimide resin material is formed on the base layer 18x. Specifically, the photosensitive polyimide film formed so as to cover the entire area of the one surface side of the insulating substrate 11 including the base layer 18x is exposed and developed, and a predetermined pattern is formed on the base layer 18x. It is formed by having it remain. Here, as the resin material, for example, a polyimide coating material “Photo Nice PW-1030” manufactured by Toray Industries, Inc., a polyimide material “Kapton (registered trademark)” manufactured by DuPont, etc. can be applied satisfactorily. The resin layer 18a is formed to have a thickness of about 1 to 5 μm. Since the resin layer 18a is arranged in the center of the base layer 18x in the row direction (left-right direction in FIG. 7B), the width is narrower than the width of the base layer 18x, The upper surface is exposed from both end sides of the resin layer 18a.

これにより、表示パネル10の列方向に配列された同一色の複数の表示画素PIXの画素形成領域(有機EL素子OELの有機EL層16の形成領域)が樹脂層18a及び下地層18xを有するバンク(隔壁)18により囲まれて画定され、当該領域に画素電極15(酸化金属層15b)の上面が露出した状態となる。   As a result, the pixel formation region (the formation region of the organic EL layer 16 of the organic EL element OEL) of the plurality of display pixels PIX of the same color arranged in the column direction of the display panel 10 has the resin layer 18a and the base layer 18x. The partition wall 18 is surrounded and defined, and the upper surface of the pixel electrode 15 (metal oxide layer 15b) is exposed in the region.

次いで、絶縁性基板11を純水で洗浄した後、酸素プラズマ処理を施すことにより、上記バンク18により画定された各画素形成領域Rpxに露出する画素電極15表面の親液化処理と、バンク18の上層を形成する樹脂層18aの表面改質を同時に行う。ここで、酸素プラズマ処理は、具体的には、例えばプラズマシステム社製のバレル式アッシャ(型式)DES−106−254AEHを用いて、真空度0.6Torr、高周波(RF)出力250W、酸素(O)ガス流量60sccm、チャンバ温度80℃、処理時間10minに設定する。 Next, the insulating substrate 11 is washed with pure water, and then subjected to oxygen plasma treatment, whereby the surface of the pixel electrode 15 exposed in each pixel formation region Rpx defined by the bank 18 is lyophilicized. The surface modification of the resin layer 18a forming the upper layer is simultaneously performed. Here, the oxygen plasma treatment is specifically performed by using, for example, a barrel type asher (model) DES-106-254AEH manufactured by Plasma System Co., Ltd., with a degree of vacuum of 0.6 Torr, a high frequency (RF) output of 250 W, oxygen (O 2 ) A gas flow rate of 60 sccm, a chamber temperature of 80 ° C., and a processing time of 10 min are set.

このように、画素電極15(酸化金属層15b)に対して上述したような処理条件で酸素プラズマ処理を施すと、後述する高分子系の有機化合物含有液に対して親液性を示し、一方、感光性ポリイミドを含む樹脂層18aに対して酸素プラズマ処理を行うと、生成されたプラズマのエネルギーにより、図9(a)に示すような分子構造を有するポリイミドのイミド環が開環し、ポリイミド表面に吸着もしくは内部にとりこまれた水分に由来した反応雰囲気中の水分によって、図9(b)に示すようなカルボキシル基MS1とアミド結合MS2とを形成して分離する。   As described above, when the oxygen plasma treatment is performed on the pixel electrode 15 (metal oxide layer 15b) under the above-described treatment conditions, the pixel electrode 15 (metal oxide layer 15b) exhibits lyophilicity with respect to a polymer-based organic compound-containing liquid described later. When the oxygen plasma treatment is performed on the resin layer 18a containing photosensitive polyimide, the imide ring of the polyimide having a molecular structure as shown in FIG. A carboxyl group MS1 and an amide bond MS2 as shown in FIG. 9B are formed and separated by the moisture in the reaction atmosphere derived from the moisture adsorbed on the surface or taken into the interior.

次いで、バンク18(樹脂層18a)表面に、図10(a)に示すフッ化アルキルアミンを用いて撥液化処理を施す。バンク18の撥液化処理は、具体的には、絶縁性基板11を塩酸(又は塩素)を含むフッ化アルキルアミン水溶液を有する撥液処理溶液の処理槽内に挿入して浸漬する。この処理工程における撥液処理溶液の温度は概ね20〜60℃程度、浸漬時間は概ね1〜30分程度に設定する。その後、絶縁性基板11を撥液処理溶液から取り出し、純水で洗浄した後、窒素ガス(N)のブローにより乾燥させる。 Next, a lyophobic treatment is performed on the surface of the bank 18 (resin layer 18a) using the fluorinated alkylamine shown in FIG. Specifically, the liquid repellent treatment of the bank 18 is performed by inserting the insulating substrate 11 into a treatment bath of a liquid repellent treatment solution having a fluoroalkylamine aqueous solution containing hydrochloric acid (or chlorine). The temperature of the liquid repellent treatment solution in this treatment step is set to about 20 to 60 ° C., and the immersion time is set to about 1 to 30 minutes. Thereafter, the insulating substrate 11 is taken out of the liquid repellent treatment solution, washed with pure water, and dried by blowing nitrogen gas (N 2 ).

フッ化アルキルアミンは、アミノ基(−NH)の水素原子の一つが水溶液中で塩酸の塩素基に置換されており、この塩素基と上述した酸素プラズマ処理により樹脂層18a表面のポリイミドに生成されたカルボキシル基(図9(b)参照)の水素基とによって縮合が起こり、図10(b)に示すように、樹脂層18aの表面では撥液性を示すフッ素原子を含む官能基に置換されているので、バンク18の表面が強い撥液性を示す。なお、上述した処理工程において使用する撥液処理溶液の濃度は、概ね1×10−4〜1×10−2mol/Lの範囲が好ましい。 In the fluoroalkylamine, one of the hydrogen atoms of the amino group (—NH 2 ) is substituted with a chlorine group of hydrochloric acid in an aqueous solution, and this chlorine group and the oxygen plasma treatment described above generate a polyimide on the surface of the resin layer 18a. Condensation occurs with the hydrogen group of the carboxyl group (see FIG. 9B), and as shown in FIG. 10B, the surface of the resin layer 18a is substituted with a functional group containing a fluorine atom that exhibits liquid repellency. Therefore, the surface of the bank 18 exhibits strong liquid repellency. The concentration of the liquid repellent treatment solution used in the treatment step described above is preferably in the range of approximately 1 × 10 −4 to 1 × 10 −2 mol / L.

ここで、撥液処理溶液として用いたフッ化アルキルアミン(フッ素化合物)は、酸化膜や窒化膜とは反応しないため、画素電極15表面の金属酸化物(酸化金属層15b)、下地層18xを形成する無機絶縁膜表面にはフッ化アルキルアミンは結合せず、上述した酸素プラズマ処理により付与された親液性を保持する。フッ化アルキルアミンは、上述のように直鎖状の分子構造でなくてもよく、またフッ素基の数も十分な撥液性が発現できるのであれば特に制限はない。   Here, since the fluorinated alkylamine (fluorine compound) used as the liquid repellent treatment solution does not react with the oxide film or the nitride film, the metal oxide (metal oxide layer 15b) on the surface of the pixel electrode 15 and the base layer 18x are formed. Fluoroalkylamine is not bonded to the surface of the inorganic insulating film to be formed, and maintains the lyophilic property imparted by the above-described oxygen plasma treatment. The fluorinated alkylamine does not have to have a linear molecular structure as described above, and is not particularly limited as long as the number of fluorine groups can exhibit sufficient liquid repellency.

これにより、絶縁性基板11の一面側に形成された各構成のうち、樹脂材料を有するバンク18の上層を形成する樹脂層18aの表面にのみ、フッ化アルキルアミンが結合して撥液化処理され、当該バンク18により画定された各画素形成領域Rpxに露出する画素電極15(酸化金属層15b)及びバンク18の下層を形成する下地層18xの表面にはフッ化アルキルアミンがあまり結合せず、撥液化処理されていない状態(親液性を保持した状態)が実現される。   Thereby, the fluorinated alkylamine is bonded to the surface of the resin layer 18a that forms the upper layer of the bank 18 having the resin material among the components formed on the one surface side of the insulating substrate 11, and the liquid repellent treatment is performed. Fluoroalkylamine does not bind to the surface of the pixel electrode 15 (metal oxide layer 15b) exposed in each pixel formation region Rpx defined by the bank 18 and the surface of the base layer 18x forming the lower layer of the bank 18, A state where liquid repellency treatment is not performed (a state in which lyophilicity is maintained) is realized.

なお、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が50°以上になる状態と規定する。また、「撥液性」に対する「親液性」とは、本実施形態においては、上記接触角が40°以下になる状態と規定する。   Note that “liquid repellency” used in the present embodiment refers to an organic compound-containing liquid containing a hole transport material to be a hole transport layer, which will be described later, and an electron transport light-emitting material to be an electron transport light-emitting layer. When the contact angle is measured by dropping an organic compound-containing liquid or an organic solvent used in these solutions onto an insulating substrate or the like, the contact angle is determined to be 50 ° or more. To do. Further, “lyophilic” with respect to “liquid repellency” is defined as a state in which the contact angle is 40 ° or less in the present embodiment.

また、各表示画素PIX(有機EL素子OEL)の画素形成領域Rpxを画定するバンク18により、隣接する他の色の表示画素PIX(有機EL素子OEL)の画素形成領域Rpxと隔離されるので、後述する有機EL層16となる発光層(電子輸送性発光層16b)を形成する際に、当該発光材料の溶液又は分散液(液状材料)を塗布する場合であっても、隣接する表示画素PIX(色画素PXr、PXg、PXb)間で発光材料が混合することがなく、隣接する色画素相互での混色を防止することができる。   In addition, the bank 18 that defines the pixel formation region Rpx of each display pixel PIX (organic EL element OEL) is isolated from the pixel formation region Rpx of the adjacent display pixel PIX (organic EL element OEL) of another color. When forming a light emitting layer (electron transporting light emitting layer 16b) to be an organic EL layer 16 to be described later, even when a solution or dispersion liquid (liquid material) of the light emitting material is applied, the adjacent display pixel PIX. The light emitting material is not mixed between (color pixels PXr, PXg, PXb), and color mixing between adjacent color pixels can be prevented.

次いで、図7(c)に示すように、各色の画素形成領域(有機EL素子OELの形成領域)に対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、連続した溶液を吐出するノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層(担体輸送層)16aを形成する。続いて、図8(a)に示すように、インクジェット法又はノズルコート法等を適用して、上記正孔輸送層16a上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層(担体輸送層)16bを形成する。これにより、画素電極15上に正孔輸送層16a及び電子輸送性発光層16bを有する有機EL層(発光機能層)16が積層形成される。   Next, as shown in FIG. 7C, an ink jet method in which a plurality of droplets separated from each other are ejected to a predetermined position with respect to the pixel formation region (formation region of the organic EL element OEL) of each color, or continuous In the same process by applying a nozzle coating method or the like that discharges the solution, the solution or dispersion of the hole transport material is applied and then dried by heating to form the hole transport layer (carrier transport layer) 16a. Subsequently, as shown in FIG. 8A, an ink jet method or a nozzle coating method is applied to apply a solution or dispersion of the electron transporting light emitting material on the hole transport layer 16a, and then heat drying. Thus, an electron transporting light emitting layer (carrier transporting layer) 16b is formed. Thereby, the organic EL layer (light emitting functional layer) 16 having the hole transport layer 16a and the electron transporting light emitting layer 16b is formed on the pixel electrode 15 in a stacked manner.

具体的には、有機高分子系の正孔輸送材料(担体輸送性材料)を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン/ポリスチレンスルホン酸水溶液(PEDOT/PSS;導電性ポリマーであるポリエチレンジオキシチオフェンPEDOTと、ドーパントであるポリスチレンスルホン酸PSSを水系溶媒に分散させた分散液)を、上記画素電極15(酸化金属層15b)上に塗布した後、絶縁性基板11を載置しているステージを100℃以上の温度条件で加熱乾燥処理を行って溶媒を除去することにより、当該画素電極15上に有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層16aを形成する。   Specifically, as an organic compound-containing liquid containing an organic polymer-based hole transport material (carrier transport material), for example, a polyethylene dioxythiophene / polystyrene sulfonic acid aqueous solution (PEDOT / PSS; polyethylene disulfide as a conductive polymer). After coating oxythiophene PEDOT and a dispersion of polystyrene sulfonate PSS as a dopant in an aqueous solvent) on the pixel electrode 15 (metal oxide layer 15b), the insulating substrate 11 is placed. The stage is heated and dried under a temperature condition of 100 ° C. or more to remove the solvent, thereby fixing an organic polymer-based hole transport material on the pixel electrode 15 and transporting holes as a carrier transport layer. Layer 16a is formed.

ここで、画素電極15及びその周辺の下地層18xの表面は、上述した酸素プラズマ処理により上記有機化合物含有液(PEDOT/PSS)に対して親液性を有しているので、バンク18により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(画素電極15上)に充分馴染んで広がる。一方、バンク18(樹脂層18a)の表面は、上述したフッ化アルキルアミン水溶液を用いた撥液化処理により上記有機化合物含有液(PEDOT/PSS)に対して撥液性を有しているので、塗布された有機化合物含有液がバンク18の側壁部においては毛細管現象により迫り上がる現象が抑制されるとともに、隣接する画素形成領域への当該有機化合物含有液の漏出や乗り越えを防止することができる。   Here, the surfaces of the pixel electrode 15 and the surrounding underlying layer 18x are lyophilic with respect to the organic compound-containing liquid (PEDOT / PSS) by the above-described oxygen plasma treatment, and thus are defined by the bank 18. The organic compound-containing liquid applied to the formed pixel formation region Rpx spreads sufficiently in the region (on the pixel electrode 15). On the other hand, the surface of the bank 18 (resin layer 18a) has liquid repellency with respect to the organic compound-containing liquid (PEDOT / PSS) by the liquid repellency treatment using the fluorinated alkylamine aqueous solution described above. A phenomenon in which the applied organic compound-containing liquid rushes up due to a capillary phenomenon at the side wall portion of the bank 18 is suppressed, and leakage or overcoming of the organic compound-containing liquid into an adjacent pixel formation region can be prevented.

また、有機高分子系の電子輸送性発光材料(担体輸送性材料)を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒或いは水に溶解した溶液を、上記正孔輸送層16a上に塗布した後、窒素雰囲気中でステージ及び/又はステージ上の雰囲気を加熱乾燥処理して溶媒を除去することにより、正孔輸送層16a上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層16bを形成する。   Further, as an organic compound-containing liquid containing an organic polymer-based electron-transporting light-emitting material (carrier-transporting material), for example, a light-emitting material containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene is used as tetralin. After applying a solution dissolved in an organic solvent such as tetramethylbenzene, mesitylene, xylene or water on the hole transport layer 16a, the stage and / or atmosphere on the stage is heated and dried in a nitrogen atmosphere. By removing the solvent, the organic polymer electron transporting light emitting material is fixed on the hole transporting layer 16a to form the electron transporting light emitting layer 16b which is a carrier transporting layer and also a light emitting layer.

この場合においても、上述した正孔輸送層16aと同様に、画素電極15上の正孔輸送層16a及びその周辺の下地層18xの表面は、上記有機化合物含有液に対して親液性を有しているので、バンク18により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(正孔輸送層16a)に充分馴染んで広がる。一方、バンク18(樹脂層18a)の表面は、上記有機化合物含有液に対して撥液性を有しているので、隣接する画素形成領域への有機化合物含有液の漏出や乗り越えを防止することができる。   Also in this case, like the hole transport layer 16a described above, the surface of the hole transport layer 16a on the pixel electrode 15 and the surrounding underlying layer 18x are lyophilic with respect to the organic compound-containing liquid. Therefore, the organic compound-containing liquid applied to the pixel formation region Rpx defined by the bank 18 spreads sufficiently in the region (hole transport layer 16a). On the other hand, since the surface of the bank 18 (resin layer 18a) has liquid repellency with respect to the organic compound-containing liquid, it is possible to prevent the organic compound-containing liquid from leaking into and over the adjacent pixel formation region. Can do.

その後、図8(b)に示すように、少なくとも各画素形成領域Rpxを含む絶縁性基板11上に光透過性を有する導電層(透明電極層)を形成し、上記有機EL層16(正孔輸送層16a及び電子輸送性発光層16b)を介して各画素電極15に対向する共通の対向電極(例えばカソード電極)17を形成する。ここで、対向電極17は、例えば蒸着法やスパッタリング法等により電子注入層となるバリウム、マグネシウム、リチウム等の金属材料やその合金を有する薄膜を形成した後、その上層にスパッタ法等によりITO等の透明電極層又はアルミニウム等の薄膜を積層形成した、厚さ方向に透明な膜構造を適用することができる。   Thereafter, as shown in FIG. 8B, a light-transmitting conductive layer (transparent electrode layer) is formed on the insulating substrate 11 including at least each pixel formation region Rpx, and the organic EL layer 16 (holes) is formed. A common counter electrode (for example, cathode electrode) 17 is formed to face each pixel electrode 15 via the transport layer 16a and the electron transport light emitting layer 16b). Here, the counter electrode 17 is formed, for example, by forming a thin film having a metal material such as barium, magnesium, lithium, or an alloy thereof serving as an electron injection layer by an evaporation method, a sputtering method, or the like, and an ITO or the like on the upper layer by a sputtering method or the like. A transparent film structure in which a transparent electrode layer or a thin film of aluminum or the like is laminated and formed in the thickness direction can be applied.

また、対向電極17は、上記画素電極15に対向する領域のみならず、各画素形成領域Rpx(有機EL素子OELの形成領域)を画定するバンク18上にまで延在する単一の導電層(平面電極;べた電極)として形成される。これにより、カソード電極となる対向電極17に共通電圧Vcomを印加する電源配線層を、絶縁性基板11上の各表示画素PIXに対して配設する場合に比較して、製造プロセスを簡素化しつつ配線抵抗を低減することができる。   Further, the counter electrode 17 is not only a region facing the pixel electrode 15 but also a single conductive layer (not shown) extending to the bank 18 that defines each pixel formation region Rpx (formation region of the organic EL element OEL). Flat electrode; solid electrode). This simplifies the manufacturing process as compared with the case where the power supply wiring layer for applying the common voltage Vcom to the counter electrode 17 serving as the cathode electrode is provided for each display pixel PIX on the insulating substrate 11. Wiring resistance can be reduced.

次いで、上記対向電極17を形成した後、絶縁性基板11の一面側全域に保護絶縁膜(パッシベーション膜)としてシリコン酸化膜やシリコン窒化膜等を有する封止層19をCVD法等を用いて形成し、さらに、UV硬化又は熱硬化接着剤を用いて、ザグリ加工された封止蓋や平板状の封止基板20を接合することにより、図4、図5に示したような断面構造を有する表示パネル10が完成する。   Next, after forming the counter electrode 17, a sealing layer 19 having a silicon oxide film, a silicon nitride film, or the like as a protective insulating film (passivation film) is formed on one surface side of the insulating substrate 11 using a CVD method or the like. Furthermore, the cross-sectional structure as shown in FIGS. 4 and 5 is obtained by bonding a countersunk sealing lid or a flat sealing substrate 20 using UV curing or thermosetting adhesive. The display panel 10 is completed.

次に、上述した実施形態に係る表示装置及びその製造方法に特有の作用効果について、具体的に説明する。
まず、本実施形態に係る製造方法を適用した場合の表示パネル表面(基板表面)の撥液性及び親液性について説明する。
Next, specific effects of the display device and the manufacturing method thereof according to the above-described embodiment will be specifically described.
First, the liquid repellency and lyophilicity of the display panel surface (substrate surface) when the manufacturing method according to this embodiment is applied will be described.

表1は、上述した実施形態に係る表示パネルにおける画素電極15(酸化金属層15b)を形成するITO膜と、バンク18(樹脂層18a)を形成するポリイミド膜に対して、酸素プラズマ処理を施した場合と、本実施形態に係る製造方法における酸素プラズマ処理後にフッ化アルキルアミン水溶液を用いて撥液化処理を施した場合における純水接触角及びメシチレン接触角を測定した実験結果である。ここで、酸素プラズマ処理における処理条件及びフッ化アルキルアミン水溶液を用いた撥液化処理における処理条件は、上述した製造方法に示したものと同等に設定した。   Table 1 shows that an oxygen plasma treatment is performed on the ITO film forming the pixel electrode 15 (metal oxide layer 15b) and the polyimide film forming the bank 18 (resin layer 18a) in the display panel according to the above-described embodiment. FIG. 5 shows the experimental results of measuring the pure water contact angle and the mesitylene contact angle when the lyophobic treatment is performed using the fluorinated alkylamine aqueous solution after the oxygen plasma treatment in the manufacturing method according to the present embodiment. Here, the treatment conditions in the oxygen plasma treatment and the treatment conditions in the lyophobic treatment using the fluorinated alkylamine aqueous solution were set to be the same as those shown in the manufacturing method described above.

表1に示すように、ITO膜とポリイミド膜が形成された基板に対して酸素プラズマ処理を施した場合、ITO膜の表面における純水接触角が5°となり、純水に対して良好な親液性を示すとともに、ポリイミド膜の表面における純水接触角が10°、メシチレン接触角が14°となり、比較的高い親液性を示す結果が得られた。   As shown in Table 1, when the oxygen plasma treatment was performed on the substrate on which the ITO film and the polyimide film were formed, the pure water contact angle on the surface of the ITO film was 5 °, which is a good parent to pure water. In addition to exhibiting liquid properties, the pure water contact angle on the surface of the polyimide film was 10 ° and the mesitylene contact angle was 14 °, indicating a relatively high lyophilic result.

一方、上述した実施形態に示したように、酸素プラズマ処理後にフッ化アルキルアミン水溶液を用いて撥液化処理を施した場合、ITO膜の表面における純水接触角が15°となり、純水に対して比較的良好な親液性を保持し、さらにポリイミド膜の表面における純水接触角が73°、メシチレン接触角が54°となり、ITO膜の表面に比較して、また、酸素プラズマ処理のみを施した場合に比較して、比較的高い撥液性を示す結果が得られた。   On the other hand, as shown in the above-described embodiment, when the liquid repellency treatment is performed using the fluorinated alkylamine aqueous solution after the oxygen plasma treatment, the pure water contact angle on the surface of the ITO film is 15 °, In addition, the contact angle of pure water on the surface of the polyimide film is 73 ° and the contact angle of mesitylene is 54 °. Compared to the surface of the ITO film, only oxygen plasma treatment can be performed. Compared with the case where it gave, the result which shows comparatively high liquid repellency was obtained.

これにより、基板上に形成したポリイミドを有するバンク18(樹脂層18a)の表面のみを選択的に撥液化処理して、単一の基板上に親液性を示す領域(画素電極表面)と撥液性を示す領域(バンク表面)とを共存させた良好な親疎水パターンを形成することができることが判明した。   As a result, only the surface of the bank 18 (resin layer 18a) having polyimide formed on the substrate is selectively subjected to the liquid repellent treatment, and the region (pixel electrode surface) exhibiting lyophilicity on the single substrate is repelled. It has been found that a good hydrophilic / hydrophobic pattern can be formed by coexisting with a region exhibiting liquidity (bank surface).

次に、本実施形態に係る製造方法を適用した場合の有機EL層(正孔輸送層及び電子輸送性発光層)の膜厚の均一性について説明する。ここでは、図4に示した表示パネルの断面構造(図3に示した平面レイアウトにおけるA−A断面)のパネル構造(図5参照)において、簡易なモデル(図11参照)を作製し、有機EL膜(正孔輸送層)を成膜した場合の表面高さの分布(膜厚プロファイル)を測定した。   Next, the uniformity of the film thickness of the organic EL layer (hole transport layer and electron transporting light emitting layer) when the manufacturing method according to the present embodiment is applied will be described. Here, a simple model (see FIG. 11) is produced in the panel structure (see FIG. 5) of the cross-sectional structure of the display panel shown in FIG. 4 (cross section AA in the planar layout shown in FIG. 3). The surface height distribution (film thickness profile) when an EL film (hole transport layer) was formed was measured.

図11は、本実施形態に係る表示装置において表面高さの分布(膜厚プロファイル)を測定するために用いた表示パネル(簡易モデル)における具体的な数値を示す断面寸法図であり、図12は、図11に示した断面寸法を有する表示パネルにおける表面高さの分布(膜厚プロファイル)を示す実測データである。ここで、測定は接触式段差計(株式会社小坂研究所製サーフコーダET4000)を用いて行った。なお、図11(b)に断面寸法を示し、図11(a)に当該断面寸法に対応する平面レイアウトの一例を示した。なお、図11(a)においては、図示を簡明にするために、画素電極となる酸化金属層(ITO)が露出する領域に便宜的にハッチングを施して示した。また、図13は、本実施形態に係る有機EL層(正孔輸送層)の形成工程における膜表面の状態変化を示す概念図である。   FIG. 11 is a cross-sectional dimension diagram showing specific numerical values in the display panel (simple model) used for measuring the surface height distribution (film thickness profile) in the display device according to the present embodiment. These are actual measurement data showing the distribution of surface height (film thickness profile) in the display panel having the cross-sectional dimension shown in FIG. Here, the measurement was performed using a contact-type step meter (Surfcoder ET4000 manufactured by Kosaka Laboratory Ltd.). FIG. 11B shows a cross-sectional dimension, and FIG. 11A shows an example of a planar layout corresponding to the cross-sectional dimension. In FIG. 11A, for the sake of simplicity, the region where the metal oxide layer (ITO) serving as the pixel electrode is exposed is hatched for convenience. FIG. 13 is a conceptual diagram showing a state change of the film surface in the step of forming the organic EL layer (hole transport layer) according to this embodiment.

表示パネルの簡易モデルにおける具体的な断面構造は、図11(a)、(b)に示すように、ガラス基板101(上述した絶縁性基板11に相当する)上に、所定の平面パターンを有するITO膜102(上述した画素電極15を形成する酸化金属層15bに相当する)が形成されるとともに、当該ITO膜102の周辺のガラス基板101が露出する領域から一部がITO膜102上に延在し、かつ、ITO膜102の上面が開口幅W1を50〜60μmの矩形状の開口部を介して露出するようにシリコン窒化膜103(上述した下地層18xに相当する)が形成されている。   As shown in FIGS. 11A and 11B, the specific cross-sectional structure in the simple model of the display panel has a predetermined plane pattern on the glass substrate 101 (corresponding to the insulating substrate 11 described above). An ITO film 102 (corresponding to the metal oxide layer 15b forming the pixel electrode 15 described above) is formed, and a part of the ITO film 102 extends from the region where the glass substrate 101 around the ITO film 102 is exposed onto the ITO film 102. The silicon nitride film 103 (corresponding to the above-described underlayer 18x) is formed so that the upper surface of the ITO film 102 is exposed through a rectangular opening having an opening width W1 of 50 to 60 μm. .

また、上記シリコン窒化膜103上には、断面方向(図面左右方向)におけるピッチP1が150〜180μm、離間距離W2が80〜100μmとなるようにバンク状のポリイミド膜104(上述したバンク18の上層を形成する樹脂層18aに相当する)が並行に配設され、このポリイミド膜104に囲まれた領域が画素形成領域として画定される。ここで、シリコン窒化膜103の開口部の端部とポリイミド膜104の端部との間には、5〜30μmの幅W3でシリコン窒化膜103が露出している。   On the silicon nitride film 103, the bank-like polyimide film 104 (the upper layer of the bank 18 described above) is formed so that the pitch P1 in the cross-sectional direction (left and right direction in the drawing) is 150 to 180 μm and the separation distance W2 is 80 to 100 μm. (Corresponding to a resin layer 18a for forming) is disposed in parallel, and a region surrounded by the polyimide film 104 is defined as a pixel formation region. Here, the silicon nitride film 103 is exposed between the end of the opening of the silicon nitride film 103 and the end of the polyimide film 104 with a width W3 of 5 to 30 μm.

このような断面構造を有する表示パネルのモデルにおいて、酸素プラズマ処理のみを施した状態で、正孔輸送層を形成するための有機化合物含有液としてPEDOT/PSSをポリイミド膜104に囲まれた領域(画素形成領域)に塗布して正孔輸送層を形成した場合と、上述した実施形態に示したように、酸化プラズマ処理後、フッ化アルキルアミン水溶液を用いて撥液化処理を施した状態で、PEDOT/PSSを塗布して正孔輸送層を形成した場合における、当該正孔輸送層の表面高さの分布を測定した。ここで、酸素プラズマ処理における処理条件及びフッ化アルキルアミン水溶液を用いた撥液化処理における処理条件は、上述した製造方法に示したものと同等に設定した。   In a model of a display panel having such a cross-sectional structure, a region in which PEDOT / PSS is surrounded by a polyimide film 104 as an organic compound-containing liquid for forming a hole transport layer in a state where only oxygen plasma treatment is performed ( In the case where the hole transport layer is formed by applying to the pixel formation region) and, as shown in the above-described embodiment, after the oxidation plasma treatment, the fluorinated alkylamine aqueous solution is used to perform the liquid repellency treatment. When the hole transport layer was formed by applying PEDOT / PSS, the distribution of the surface height of the hole transport layer was measured. Here, the treatment conditions in the oxygen plasma treatment and the treatment conditions in the lyophobic treatment using the fluorinated alkylamine aqueous solution were set to be the same as those shown in the manufacturing method described above.

その結果、図12に示すように、本実施形態に示したように、酸化プラズマ処理後、フッ化アルキルアミン水溶液を用いて撥液化処理を施した場合においては、酸素プラズマ処理のみを施した場合に比較して、シリコン窒化膜103に設けられた開口部の内部(すなわち、ITO膜102上)の全域において、正孔輸送層の膜厚が大きく、また、バンクを形成するポリイミド膜104の側面及びシリコン窒化膜104の上面における当該膜厚が薄くなる(より基板表面の形状に近い状態を示す)結果が得られた。   As a result, as shown in FIG. 12, as shown in the present embodiment, after the oxidation plasma treatment, when the lyophobic treatment is performed using the fluorinated alkylamine aqueous solution, only the oxygen plasma treatment is performed. In comparison with the above, the hole transport layer is thicker in the entire area inside the opening provided in the silicon nitride film 103 (that is, on the ITO film 102), and the side surface of the polyimide film 104 forming the bank As a result, the film thickness on the upper surface of the silicon nitride film 104 was reduced (showing a state closer to the shape of the substrate surface).

表2は、図12に示した表示パネルの表面高さの分布(正孔輸送層の膜厚プロファイル)において、酸素プラズマ処理のみを施した場合と、本実施形態に係る製造方法における酸素プラズマ処理後にフッ化アルキルアミン水溶液を用いて撥液化処理を施した場合におけるシリコン窒化膜103に設けられた開口部の内部(すなわち、ITO膜102上)の膜厚のバラツキを測定した実験結果である。   Table 2 shows the case where only the oxygen plasma treatment is performed in the surface height distribution (thickness profile of the hole transport layer) of the display panel shown in FIG. 12, and the oxygen plasma treatment in the manufacturing method according to the present embodiment. It is the experimental result which measured the dispersion | variation in the film thickness inside the opening part (namely, on the ITO film | membrane 102) provided in the silicon nitride film 103 at the time of performing lyophobic treatment using the fluorinated alkylamine aqueous solution later.

ここで、開口幅W1の開口部の内部(ITO膜102上)に形成された正孔輸送層に対して、接触式段差計を用いて膜厚の最大値及び最小値を測定し、その平均とバラツキを算出した。この場合、接触式段差計の構造上、開口部端部の膜厚を測定することができないため、開口幅W1に対して実質47.6μmの範囲でのバラツキを比較した。また、ここでは、バラツキの定義として、以下の算出式(1)を用いた。
バラツキ(%)=(最大膜厚−最小膜厚)/(最大膜厚+最小膜厚)×100・・・(1)
Here, the maximum value and the minimum value of the film thickness are measured for the hole transport layer formed inside the opening portion (on the ITO film 102) having the opening width W1 by using a contact step meter, and the average is obtained. And the variation was calculated. In this case, because of the structure of the contact-type step meter, the film thickness at the end of the opening cannot be measured, so the variation in the range of substantially 47.6 μm was compared with the opening width W1. Here, the following calculation formula (1) is used as the definition of variation.
Variation (%) = (maximum film thickness−minimum film thickness) / (maximum film thickness + minimum film thickness) × 100 (1)

表2に示すように、基板(ITO膜)に対して酸素プラズマ処理を施した場合、正孔輸送層の最大膜厚は55.2nm、最小膜厚は21.6nm、開口部全域を通しての平均膜厚は30.2nmとなり、そのバラツキは上記算出式(1)を用いて43.8%と算出され、比較的大きなバラツキを有する結果が得られた。   As shown in Table 2, when oxygen plasma treatment was applied to the substrate (ITO film), the maximum thickness of the hole transport layer was 55.2 nm, the minimum thickness was 21.6 nm, and the average over the entire opening. The film thickness was 30.2 nm, and the variation was calculated to be 43.8% using the above calculation formula (1), and a result having a relatively large variation was obtained.

一方、上述した実施形態に示したように、酸素プラズマ処理後にフッ化アルキルアミン水溶液を用いて撥液化処理を施した場合、正孔輸送層の最大膜厚は66.2nm、最小膜厚は40.2nm、開口部全域を通しての平均膜厚は48.1nmとなり、そのバラツキは上記算出式(1)を用いて24.7%と算出され、上記酸素プラズマ処理のみを施した場合に比較して、バラツキが大幅に抑制された結果が得られた。   On the other hand, as shown in the above-described embodiment, when the lyophobic treatment is performed using the fluorinated alkylamine aqueous solution after the oxygen plasma treatment, the maximum film thickness of the hole transport layer is 66.2 nm and the minimum film thickness is 40. .2 nm, the average film thickness over the entire opening is 48.1 nm, and the variation is calculated to be 24.7% using the above calculation formula (1), compared with the case where only the oxygen plasma treatment is performed. As a result, the variation was greatly suppressed.

これにより、本実施形態に係る製造方法により画素形成領域に露出する画素電極(ITO膜)表面を酸素プラズマ処理により親液化し、当該画素形成領域を画定するバンク(ポリイミド膜)表面をフッ化アルキルアミン水溶液を用いて撥液化することにより、バンク側面への有機化合物含有液(PEDOT/PSS)の付着を抑制しつつ、画素電極表面に良好に馴染ませて、膜厚のバラツキの少ない均一な有機EL層(正孔輸送層)を形成することができることが判明した。   As a result, the surface of the pixel electrode (ITO film) exposed to the pixel formation region by the manufacturing method according to the present embodiment is made lyophilic by oxygen plasma treatment, and the surface of the bank (polyimide film) that defines the pixel formation region is alkyl fluoride. By making the liquid repellent using an aqueous amine solution, the organic compound-containing liquid (PEDOT / PSS) is prevented from adhering to the side of the bank, while being well adapted to the surface of the pixel electrode, and uniform organic with little film thickness variation. It has been found that an EL layer (hole transport layer) can be formed.

すなわち、有機EL層(正孔輸送層)の形成工程において、図13(a)に示すように、ポリイミド膜104により画定された画素形成領域に塗布されたPEDOT/PSSは、当該PEDOT/PSSに対して親液性を有するITO膜102やシリコン窒化膜103表面において馴染んで広がる一方、撥液性を有するポリイミド膜104の表面でははじかれるので、ポリイミド膜104間の領域にドーム状の断面を有して滞留することになる。   That is, in the step of forming the organic EL layer (hole transport layer), as shown in FIG. 13A, the PEDOT / PSS applied to the pixel formation region defined by the polyimide film 104 is changed to the PEDOT / PSS. On the other hand, it spreads on the surface of the ITO film 102 and the silicon nitride film 103 having lyophilic properties, while being repelled on the surface of the polyimide film 104 having liquid repellency, and therefore has a dome-shaped cross section in the region between the polyimide films 104. Will stay.

このような状態で加熱乾燥処理を行うと、図13(b)に示すように、ITO膜102やシリコン窒化膜103表面においてPEDOT/PSSが充分に馴染んで広がることから、当該PEDOT/PSSの液面が縁辺領域に引っ張られた状態で乾燥が進み、開口部の中央領域への有機化合物の凝集が抑制されて、開口部の略全域で有機EL層16(正孔輸送層16a)の膜厚が均一化するものと考えられる。   When the heat drying process is performed in such a state, as shown in FIG. 13B, the PEDOT / PSS is sufficiently familiar and spreads on the surface of the ITO film 102 and the silicon nitride film 103, so that the PEDOT / PSS solution Drying proceeds in a state where the surface is pulled to the marginal region, the aggregation of the organic compound in the central region of the opening is suppressed, and the film thickness of the organic EL layer 16 (hole transport layer 16a) is substantially all over the opening. Is considered to be uniform.

以上説明したように、本実施形態に係る表示装置及びその製造方法によれば、各表示画素(画素形成領域)を画定するためのバンクとして、シリコン窒化膜等を有する下地層と、ポリイミド系の感光性樹脂を有する樹脂層と、を備えた積層構造を適用し、酸素プラズマ処理により各画素形成領域に露出する画素電極(ITO等を有する酸化金属膜)表面及び下地層表面を親液化し、その後、フッ化アルキルアミン水溶液を用いて樹脂層表面を撥液化することにより、有機EL層(正孔輸送層)となる有機化合物含有液(PEDOT/PSS等)の樹脂層(バンク)側面への付着を抑制しつつ、画素電極表面に良好に馴染ませた状態で加熱乾燥して、上記有機化合物を定着させることができるので、隣接する画素形成領域に異なる色の発光材料が混入する現象を防止して、表示画素間での発光色の混合(混色)を抑制することができるとともに、画素電極の略全域で膜厚のバラツキの少ない均一な有機EL層(発光機能層)を形成することができる。   As described above, according to the display device and the manufacturing method thereof according to the present embodiment, as a bank for demarcating each display pixel (pixel formation region), a base layer having a silicon nitride film or the like, and a polyimide-based layer Applying a laminated structure including a resin layer having a photosensitive resin, the surface of the pixel electrode (metal oxide film having ITO or the like) exposed to each pixel formation region by oxygen plasma treatment and the surface of the underlayer are made lyophilic, Then, by repelling the resin layer surface using a fluoroalkylamine aqueous solution, the organic compound-containing liquid (PEDOT / PSS etc.) that becomes the organic EL layer (hole transport layer) is applied to the side surface of the resin layer (bank). The organic compound can be fixed by heating and drying in a state in which the surface of the pixel electrode is well-adapted while suppressing adhesion, so that light emitting materials of different colors can be used in adjacent pixel formation regions. Mixing phenomenon can be prevented, mixing of luminescent colors between display pixels (mixed color) can be suppressed, and uniform organic EL layer (light emitting functional layer) with little variation in film thickness over almost the entire area of the pixel electrode. Can be formed.

したがって、本実施形態によれば、発光動作時における発光開始電圧や、有機EL層から放射される光の波長(色度)の設計値からのずれを抑制して、所望の表示画質を得ることできるとともに、有機EL素子の劣化を抑制して、信頼性や寿命に優れた表示パネルを実現することができる。   Therefore, according to the present embodiment, a desired display image quality can be obtained by suppressing a deviation from the design value of the light emission start voltage during the light emission operation and the wavelength (chromaticity) of the light emitted from the organic EL layer. In addition, it is possible to suppress the deterioration of the organic EL element and realize a display panel having excellent reliability and life.

なお、上述した作用効果の検証においては、画素電極となるITO膜(酸化金属層)上に有機化合物含有液としてPEDOT/PSSを塗布して、正孔輸送層16aを形成する場合について説明したが、本発明はこれに限定されるものではなく、正孔輸送層16a上に電子輸送性発光層16bを形成する場合であっても同等の作用効果を奏することを確認している。   In the verification of the effect described above, the case where the hole transport layer 16a is formed by applying PEDOT / PSS as the organic compound-containing liquid on the ITO film (metal oxide layer) serving as the pixel electrode has been described. The present invention is not limited to this, and it has been confirmed that even when the electron-transporting light-emitting layer 16b is formed on the hole-transporting layer 16a, the same effects can be obtained.

また、上述した実施形態においては、画素電極を形成する酸化金属層(ITO等)の表面を親液化する処理として酸素プラズマ処理を適用した場合について説明したが、本発明はこれに限定されるものではなく、UVオゾン処理を適用した場合であっても酸素プラズマ処理を適用した場合と同等の作用効果を奏することを確認している。
さらに、上述した実施形態においては、トップエミッション型の発光構造を有する表示パネルについて説明したが、本発明はこれに限定されるものではなく、ボトムエミッション型の発光構造を有するものであってもよい。
In the above-described embodiment, the case where the oxygen plasma treatment is applied as the treatment for lyophilicizing the surface of the metal oxide layer (ITO or the like) forming the pixel electrode has been described. However, the present invention is not limited to this. Instead, it has been confirmed that even when the UV ozone treatment is applied, the same operational effects as when the oxygen plasma treatment is applied are obtained.
Furthermore, in the above-described embodiment, the display panel having the top emission type light emitting structure has been described. However, the present invention is not limited to this, and the display panel may have a bottom emission type light emitting structure. .

以下に、ボトムエミッション型の発光構造を有する表示パネルに本発明を適用した場合について説明する。
図14は、本発明に係る表示装置(表示パネル)の他の実施形態を示す概略断面図である。ここで、上述した実施形態と同等の構成については同一又は同等の符号を付してその説明を簡略化する。
The case where the present invention is applied to a display panel having a bottom emission type light emitting structure will be described below.
FIG. 14 is a schematic sectional view showing another embodiment of the display device (display panel) according to the present invention. Here, about the structure equivalent to embodiment mentioned above, the same or equivalent code | symbol is attached | subjected and the description is simplified.

ボトムエミッション型の発光構造を有する表示パネルのパネル構造は、例えば図14(a)に示すように、絶縁性基板11上に形成されたゲート絶縁膜12上に、画素電極15と当該画素電極15にソース電極Tr12sの一端が電気的に接続されたトランジスタTr12及び図示を省略したトランジスタTr11が形成され、当該トランジスタTr12及びTr11を被覆するとともに、上記画素電極15の上面が露出する開口部を有する層間絶縁膜としての下地層18xが形成されている。また、下地層18x上には連続的に突出する樹脂層18aが柵状又は格子状の平面パターンを有して形成され、各画素形成領域Rpxにおける画素電極15に対して有機EL層16を介して共通に対向し、さらに上記樹脂層18a上にまで延在するように、単一の平面電極を有する対向電極17が形成されている。   A panel structure of a display panel having a bottom emission type light emitting structure is, for example, as shown in FIG. 14A, a pixel electrode 15 and a pixel electrode 15 are formed on a gate insulating film 12 formed on an insulating substrate 11. A transistor Tr12 having one end of the source electrode Tr12s electrically connected thereto and a transistor Tr11 (not shown) are formed. The transistor Tr12 covers the transistors Tr12 and Tr11 and has an opening that exposes the upper surface of the pixel electrode 15. A base layer 18x as an insulating film is formed. Further, a resin layer 18a that protrudes continuously is formed on the base layer 18x with a fence-like or grid-like plane pattern, and the pixel electrode 15 in each pixel formation region Rpx is interposed via the organic EL layer 16. The counter electrode 17 having a single planar electrode is formed so as to face each other in common and further extend onto the resin layer 18a.

ここで、画素電極15はITO等の光透過性を有する電極材料により形成され、また、対向電極17は、有機EL層16に接する面に1〜30nm程度の厚さの、カルシウム、バリウム、マグネシウム、リチウム等の仕事関数の低い金属材料やその合金の電子注入性の膜と、50〜1000nm程度の厚さのアルミニウム等の光反射特性を有する金属材料により形成されている。これにより、有機EL層において発光した光が、光透過性を有する画素電極15を介して直接、あるいは、光反射特性を有する対向電極で反射して、絶縁性基板(表示パネル)11の背面側(すなわち図14(a)の図面下方)に出射される。   Here, the pixel electrode 15 is formed of an electrode material having optical transparency such as ITO, and the counter electrode 17 is calcium, barium, magnesium having a thickness of about 1 to 30 nm on the surface in contact with the organic EL layer 16. Further, it is made of a metal material having a low work function such as lithium or an electron injecting film of an alloy thereof and a metal material having light reflection characteristics such as aluminum having a thickness of about 50 to 1000 nm. Thereby, the light emitted from the organic EL layer is reflected directly through the pixel electrode 15 having light transmissivity or by the counter electrode having light reflection characteristics, and the back side of the insulating substrate (display panel) 11 (That is, the light is emitted downward in FIG. 14A).

そして、このようなパネル構造を有する表示パネルにおいても、上述した実施形態に示した製造方法と同様に、図14(b)のように、絶縁性基板11上に画素電極15、トランジスタTr11、Tr12、下地層18x及び樹脂層18aを形成した状態で、酸素プラズマ処理又はUVオゾン処理を施して、少なくとも画素電極(ITO膜)表面を親液化した後、フッ化アルキルアミン水溶液を用いてバンク18の上層を形成する樹脂層18aの表面を撥液化する。   Also in the display panel having such a panel structure, the pixel electrode 15 and the transistors Tr11 and Tr12 are formed on the insulating substrate 11 as shown in FIG. In the state where the base layer 18x and the resin layer 18a are formed, oxygen plasma treatment or UV ozone treatment is performed to make at least the surface of the pixel electrode (ITO film) lyophilic, and then using the fluorinated alkylamine aqueous solution, The surface of the resin layer 18a forming the upper layer is made liquid repellent.

この後、正孔輸送材料又は電子輸送性発光材料を含有する有機化合物含有液を塗布し、加熱乾燥処理して定着させることにより、正孔輸送層16a及び電子輸送性発光層16bが順次形成される。このとき、上述した実施形態に示したように、絶縁性基板11上に良好な親疎水パターンが形成されているので、有機化合物含有液の樹脂層18a表面への付着を抑制しつつ、画素電極15表面に良好に馴染ませて広げることができ、隣接する表示画素間での発光色の混合(混色)を抑制することができるとともに、画素電極の略全域で膜厚のバラツキの少ない均一な有機EL層(発光機能層)を形成することができる。   Thereafter, an organic compound-containing liquid containing a hole transporting material or an electron transporting light emitting material is applied, and fixed by heat drying, whereby the hole transporting layer 16a and the electron transporting light emitting layer 16b are sequentially formed. The At this time, as shown in the above-described embodiment, since a good hydrophilic / hydrophobic pattern is formed on the insulating substrate 11, the pixel electrode is suppressed while preventing the organic compound-containing liquid from adhering to the surface of the resin layer 18a. 15 can be well adapted to the surface and spread, can suppress the mixing (color mixing) of the luminescent color between adjacent display pixels, and can be a uniform organic with little variation in film thickness over almost the entire area of the pixel electrode. An EL layer (light emitting functional layer) can be formed.

なお、上述した各実施形態においては、有機EL層16が正孔輸送層16a及び電子輸送性発光層16bを有する場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、また、間に適宜担体輸送層が介在してもよく、その他の担体輸送層の組合せであってもよい。
また、上記実施形態では、画素電極15をアノードとしたが、これに限らずカソードとしてもよい。このとき、有機EL層16は、画素電極15に接する担体輸送層が電子輸送性の層であればよい。
In each of the above-described embodiments, the case where the organic EL layer 16 includes the hole transport layer 16a and the electron transporting light emitting layer 16b has been described. However, the present invention is not limited to this, for example, a hole The light-emitting layer may be only a transport and electron-transporting layer, may be a hole-transporting light-emitting layer and an electron-transporting layer, or a carrier transporting layer may be appropriately interposed between them, or may be a combination of other carrier transporting layers Good.
In the above embodiment, the pixel electrode 15 is an anode. However, the present invention is not limited to this and may be a cathode. At this time, in the organic EL layer 16, the carrier transport layer in contact with the pixel electrode 15 may be an electron transport layer.

本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図である。It is a schematic plan view which shows an example of the pixel arrangement state of the display panel applied to the display apparatus which concerns on this invention. 本発明に係る表示装置の表示パネルに2次元配列される各表示画素(表示素子及び画素駆動回路)の回路構成例を示す等価回路図である。FIG. 3 is an equivalent circuit diagram illustrating a circuit configuration example of each display pixel (display element and pixel driving circuit) two-dimensionally arranged on the display panel of the display device according to the present invention. 本実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図である。It is a plane layout figure which shows an example of the display pixel applicable to the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る平面レイアウトを有する表示画素におけるA−A断面を示す概略断面図である。It is a schematic sectional drawing which shows the AA cross section in the display pixel which has the plane layout which concerns on this embodiment. 本実施形態に係る平面レイアウトを有する表示画素におけるB−B断面を示す概略断面図である。It is a schematic sectional drawing which shows the BB cross section in the display pixel which has the planar layout which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その1)である。It is process sectional drawing (the 1) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その2)である。It is process sectional drawing (the 2) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その3)である。It is process sectional drawing (the 3) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の改質を説明するための化学記号である。It is a chemical symbol for demonstrating modification | reformation of the bank surface formed in the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の分子構造を示す化学記号である。It is a chemical symbol which shows the molecular structure of the bank surface formed in the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置において表面高さの分布(膜厚プロファイル)を測定するために用いた表示パネル(簡易モデル)における具体的な数値を示す断面寸法図である。It is a cross-sectional dimension figure which shows the specific numerical value in the display panel (simple model) used in order to measure distribution of surface height (film thickness profile) in the display apparatus which concerns on this embodiment. 簡易モデルにおける表面高さの分布(膜厚プロファイル)を示す実測データである。It is actual measurement data which shows surface height distribution (film thickness profile) in a simple model. 本実施形態に係る有機EL層(正孔輸送層)の形成工程における膜表面の状態変化を示す概念図である。It is a conceptual diagram which shows the state change of the film | membrane surface in the formation process of the organic electroluminescent layer (hole transport layer) which concerns on this embodiment. 本発明に係る表示装置(表示パネル)の他の実施形態を示す概略断面図である。It is a schematic sectional drawing which shows other embodiment of the display apparatus (display panel) which concerns on this invention.

符号の説明Explanation of symbols

10 表示パネル
11 絶縁性基板
15 画素電極
15a 反射金属層
15b 酸化金属層
16 有機EL層
16a 正孔輸送層
16b 電子輸送性発光層
17 対向電極
18 バンク
18a 樹脂層
18x 下地層
PIX 表示画素
Rpx 画素形成領域
DESCRIPTION OF SYMBOLS 10 Display panel 11 Insulating substrate 15 Pixel electrode 15a Reflective metal layer 15b Metal oxide layer 16 Organic EL layer 16a Hole transport layer 16b Electron transport light emitting layer 17 Counter electrode 18 Bank 18a Resin layer 18x Underlayer PIX Display pixel Rpx Pixel formation region

Claims (6)

担体輸送層を有する発光素子を含む複数の表示画素を備えた表示装置の製造方法において、
基板上にそれぞれ画素電極が設けられた前記複数の表示画素の形成領域間に、ポリイミド系の樹脂材料によって隔壁を形成する工程と、
酸素プラズマ処理又はUVオゾン処理を施して、前記画素電極の表面を、担体輸送性材料を含む有機溶液に対して親液化すると同時に、前記隔壁の表面のイミド環を開環させてカルボキシル基を生成させて改質する工程と、
フッ化アルキルアミンの溶液に前記隔壁を浸漬して、前記隔壁の表面のカルボキシル基前記フッ化アルキルアミンを結合させて、前記担体輸送性材料を含む有機溶液に対して撥液化する工程と、
を含むことを特徴とする表示装置の製造方法。
In a method for manufacturing a display device including a plurality of display pixels including a light emitting element having a carrier transport layer,
Forming a partition wall with a polyimide-based resin material between the formation regions of the plurality of display pixels each provided with a pixel electrode on a substrate;
Oxygen plasma treatment or UV ozone treatment is performed to make the surface of the pixel electrode lyophilic with respect to an organic solution containing a carrier transporting material, and at the same time, the imide ring on the surface of the partition wall is opened to generate a carboxyl group And modifying the process,
Immersing the partition in a solution of fluorinated alkylamine , binding the fluorinated alkylamine to a carboxyl group on the surface of the partition, and making the organic solution containing the carrier transporting material liquid repellent;
A method for manufacturing a display device, comprising:
前記フッ化アルキルアミンの溶液は、塩酸を含む前記フッ化アルキルアミンの水溶液であることを特徴とする請求項記載の表示装置の製造方法。 The solution of the fluorinated alkyl amines, method of manufacturing a display device according to claim 1, characterized in that the aqueous solution of the fluorinated alkyl amines containing hydrochloric acid. 前記隔壁は、前記表示画素の形成領域間の前記基板上に形成されたシリコン窒化膜又はシリコン酸化膜からなる絶縁層上に形成されることを特徴とする請求項1又は2のいずれかに記載の表示装置の製造方法。 The said partition is formed on the insulating layer which consists of a silicon nitride film or a silicon oxide film formed on the said board | substrate between the formation area of the said display pixel, The said Claim 1 or 2 characterized by the above-mentioned. Method of manufacturing the display device. 前記表示画素の形成領域は、前記隔壁により画定されることを特徴とする請求項1乃至のいずれかに記載の表示装置の製造方法。 The formation region of the display pixels, a method of manufacturing a display device according to any one of claims 1 to 3, characterized in that it is defined by the partition wall. 前記親液化された前記画素電極上に、前記担体輸送性材料を含む有機溶液を塗布、乾燥して、前記担体輸送層を形成する工程と、
前記担体輸送層を介して前記複数の表示画素の前記画素電極に共通に対向し、かつ、前記撥液化された前記隔壁上に延在するように形成された単一の対向電極を形成する工程と、
をさらに含むことを特徴とする請求項1乃至のいずれかに記載の表示装置の製造方法。
Coating the organic solution containing the carrier transporting material on the lyophilic pixel electrode and drying to form the carrier transport layer;
A step of forming a single counter electrode that is commonly opposed to the pixel electrodes of the plurality of display pixels through the carrier transport layer and that extends on the liquid-repellent partition walls. When,
Method of manufacturing a display device according to any one of claims 1 to 4, further comprising a.
請求項1乃至のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする表示装置。
Display device, characterized in that it is manufactured by the manufacturing method of a display device according to any one of claims 1 to 5.
JP2006154624A 2006-06-02 2006-06-02 Display device and manufacturing method thereof Expired - Fee Related JP4591837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154624A JP4591837B2 (en) 2006-06-02 2006-06-02 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154624A JP4591837B2 (en) 2006-06-02 2006-06-02 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007324033A JP2007324033A (en) 2007-12-13
JP4591837B2 true JP4591837B2 (en) 2010-12-01

Family

ID=38856649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154624A Expired - Fee Related JP4591837B2 (en) 2006-06-02 2006-06-02 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4591837B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244378B2 (en) 2007-12-21 2013-07-24 株式会社日立製作所 Organic light emitting display
EP2254394A4 (en) * 2008-03-13 2011-03-16 Panasonic Corp Organic el display panel and manufacturing method thereof
JP4978543B2 (en) * 2008-04-22 2012-07-18 セイコーエプソン株式会社 Organic electroluminescence device and manufacturing method thereof
JP4770896B2 (en) * 2008-09-08 2011-09-14 カシオ計算機株式会社 Light emitting device and method for manufacturing light emitting device
WO2010038356A1 (en) 2008-09-30 2010-04-08 パナソニック株式会社 Organic el device and method for manufacturing same
KR102577043B1 (en) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 Electroluminescent display device
CN108010954B (en) * 2017-12-15 2023-12-05 京东方科技集团股份有限公司 Display substrate, preparation method thereof and display panel
EP3570329B1 (en) * 2018-05-14 2022-12-14 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026237A (en) * 2002-01-11 2005-01-27 Seiko Epson Corp Manufacturing method for display device, display device, manufacturing method for electronic equipment, and electronic equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026237A (en) * 2002-01-11 2005-01-27 Seiko Epson Corp Manufacturing method for display device, display device, manufacturing method for electronic equipment, and electronic equipment

Also Published As

Publication number Publication date
JP2007324033A (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP4415971B2 (en) Display device and manufacturing method thereof
JP4857688B2 (en) Display device and manufacturing method thereof
JP4497185B2 (en) Manufacturing method of display device
US7892059B2 (en) Manufacturing method for organic electroluminescent display device including etching partition wall after imparting lyophilicity to partion wall and pixel electrode
JP4251329B2 (en) Display device and manufacturing method thereof
JP4998710B2 (en) Manufacturing method of display device
JP4591837B2 (en) Display device and manufacturing method thereof
JP4953166B2 (en) Manufacturing method of display panel
JP4692415B2 (en) Method for manufacturing electroluminescence element
JP2008310974A (en) Display device and manufacturing method therefor
JP5131446B2 (en) Display panel and manufacturing method thereof
JP4811292B2 (en) Manufacturing method of display device
JP4774891B2 (en) Display device and manufacturing method thereof
JP5267845B2 (en) Manufacturing method of display device
JP5119635B2 (en) Manufacturing method of display device
JP4366721B2 (en) Display device and manufacturing method thereof
JP4742317B2 (en) Display device and manufacturing method thereof
JP4900876B2 (en) Manufacturing method of display device
JP4710847B2 (en) Manufacturing method of display device
JP5201381B2 (en) Manufacturing method of display device
JP4697422B2 (en) Manufacturing method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100820

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4591837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees