JP4366721B2 - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP4366721B2
JP4366721B2 JP2006152964A JP2006152964A JP4366721B2 JP 4366721 B2 JP4366721 B2 JP 4366721B2 JP 2006152964 A JP2006152964 A JP 2006152964A JP 2006152964 A JP2006152964 A JP 2006152964A JP 4366721 B2 JP4366721 B2 JP 4366721B2
Authority
JP
Japan
Prior art keywords
layer
pixel
display
bank
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006152964A
Other languages
Japanese (ja)
Other versions
JP2007323963A (en
Inventor
稔 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006152964A priority Critical patent/JP4366721B2/en
Priority to TW096116622A priority patent/TW200802843A/en
Priority to KR1020070045690A priority patent/KR100868427B1/en
Priority to US11/801,696 priority patent/US7892059B2/en
Publication of JP2007323963A publication Critical patent/JP2007323963A/en
Application granted granted Critical
Publication of JP4366721B2 publication Critical patent/JP4366721B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置及びその製造方法に関し、特に、担体輸送材料からなる液状材料を塗布することにより担体輸送層が形成される発光素子を有する複数の表示画素を、二次元配列した表示パネルを備えた表示装置及びその製造方法に関する。   The present invention relates to a display device and a manufacturing method thereof, and in particular, a display panel in which a plurality of display pixels each having a light emitting element on which a carrier transport layer is formed by applying a liquid material made of a carrier transport material is two-dimensionally arranged. The present invention relates to a display device provided and a manufacturing method thereof.

近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)を2次元配列した表示パネル(有機EL表示パネル)を適用したものが知られている。特に、アクティブマトリックス駆動方式を適用した有機EL表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライト導光板などを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。   In recent years, a display panel (organic EL display panel) in which organic electroluminescence elements (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged is applied as a display device for electronic devices such as mobile phones and portable music players. It has been known. In particular, the organic EL display panel using the active matrix drive system has a faster display response speed, less viewing angle dependency, and higher brightness and higher contrast than the widely used liquid crystal display devices. In addition, the display image quality can be increased, and a backlight light guide plate or the like is not required unlike a liquid crystal display device, so that it has an extremely advantageous feature that it can be further reduced in thickness and weight. .

ここで、有機EL素子は、周知のように、例えば概略、ガラス基板等の一面側に、アノード(陽極)電極と、有機EL層(発光機能層)と、カソード(陰極)電極と、を順次積層した素子構造を有し、有機EL層に発光しきい値を越えるようにアノード電極に正電圧、カソード電極に負電圧を印加することにより、有機EL層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光(励起光)が放射されるものであるが、有機EL層となる正孔輸送層(正孔注入層)や電子輸送性発光層(発光層)を形成する有機材料(正孔輸送材料や電子輸送性発光材料)に応じて、低分子系と高分子系の有機EL素子に大別することができる。   Here, as is well known, for example, an organic EL element generally includes an anode (anode) electrode, an organic EL layer (light emitting functional layer), and a cathode (cathode) electrode sequentially on one side of a glass substrate or the like. It has a stacked element structure. By applying a positive voltage to the anode electrode and a negative voltage to the cathode electrode so as to exceed the light emission threshold, the holes and electrons injected in the organic EL layer are regenerated. Light (excitation light) is radiated based on the energy generated during the bonding, but forms a hole transport layer (hole injection layer) and electron transporting light emitting layer (light emitting layer) that become the organic EL layer Depending on the organic material to be used (hole transport material or electron transporting light emitting material), it can be roughly classified into low molecular weight and high molecular weight organic EL elements.

低分子系の有機材料を適用した有機EL素子の場合、一般に、製造プロセスにおいて蒸着法を適用する必要があるため、画素形成領域のアノード電極上にのみ当該低分子系の有機膜を選択的に薄膜形成する際に、上記アノード電極以外の領域への低分子材料の蒸着を防止するためのマスクを用いる場合があり、当該マスクの表面にも低分子材料が付着することになるため、製造時の材料ロスが大きいうえ、製造プロセスが非効率的であるという問題を有している。   In the case of an organic EL element to which a low molecular organic material is applied, it is generally necessary to apply a vapor deposition method in the manufacturing process. Therefore, the low molecular organic film is selectively applied only on the anode electrode in the pixel formation region. When a thin film is formed, a mask for preventing the deposition of a low molecular material in a region other than the anode electrode may be used, and the low molecular material will adhere to the surface of the mask. In addition, the material loss is large and the manufacturing process is inefficient.

一方、高分子系の有機材料を適用した有機EL素子の場合には、湿式成膜法としてインクジェット法(液滴吐出法)やノズルプリント法(液流吐出法)等を適用することができるので、アノード電極上、又は、アノード電極を含む特定の領域にのみ選択的に上記有機材料の溶液を塗布することができ、材料ロスが少なく効率的な製造プロセスで良好に有機EL層(正孔輸送層や電子輸送性発光層)の薄膜を形成することができるという利点を有している。   On the other hand, in the case of an organic EL element to which a polymer organic material is applied, an inkjet method (droplet discharge method), a nozzle print method (liquid flow discharge method), or the like can be applied as a wet film forming method. The organic material solution can be selectively applied on the anode electrode or only on a specific region including the anode electrode, and the organic EL layer (hole transporting) can be satisfactorily performed by an efficient manufacturing process with little material loss. Layer or an electron transporting light emitting layer) can be formed.

そして、このような高分子系の有機EL表示パネルにおいては、ガラス基板等の絶縁性基板上に配列される各表示画素の形成領域(画素形成領域)を画定するとともに、高分子系有機材料からなる液状材料(溶液)を塗布する際に、隣接する画素形成領域に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)等が生じる現象を防止するために、各画素形成領域間に絶縁性基板上に連続的に突出して形成された隔壁を設けたパネル構造を有するものが知られている。このような隔壁を備えた有機EL表示パネルについては、例えば、特許文献1等に詳しく説明されている。   In such a polymer organic EL display panel, a display pixel formation region (pixel formation region) arranged on an insulating substrate such as a glass substrate is defined, and a polymer organic material is used. In order to prevent a phenomenon in which light emitting materials of different colors are mixed in adjacent pixel formation regions and a mixture of light emission colors (mixed color) occurs between display pixels when a liquid material (solution) is applied. One having a panel structure in which a partition wall formed by continuously projecting on an insulating substrate between formation regions is provided. The organic EL display panel provided with such a partition is described in detail in, for example, Patent Document 1 and the like.

特開2001−76881号公報 (第4頁〜第7頁、図1〜図6)JP 2001-76881 A (pages 4 to 7, FIGS. 1 to 6)

しかしながら、上述したような高分子系の有機EL素子EL表示パネルにおいては、インクジェット法やノズルプリント法等の湿式成膜法を適用して有機EL層(正孔輸送層及び電子輸送性発光層)を製造する際に、上記有機材料からなる液状材料が塗布される各画素形成領域(アノード電極)や各表示画素(画素形成領域)間に設けられた隔壁の表面の特性(親液性や撥液性)、上記液状材料の溶媒成分に起因する表面張力や凝集力等の様々な要因により、隣接する画素形成領域に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)が生じたり、画素形成領域内(特にアノード電極上)に形成される有機EL層の膜厚が不均一になったりするという問題を有していた。   However, in the polymer organic EL element EL display panel as described above, an organic EL layer (a hole transport layer and an electron transport light emitting layer) is applied by applying a wet film forming method such as an ink jet method or a nozzle print method. When manufacturing a liquid crystal, the characteristics of the surface of each partition (anode electrode) to which the liquid material made of the organic material is applied and between the display pixels (pixel formation areas) (lyophilicity and repellent properties) are provided. Liquid), due to various factors such as surface tension and cohesive force caused by the solvent component of the above liquid material, light emitting materials of different colors are mixed in adjacent pixel formation areas, and the light emission color is mixed between display pixels (color mixing) ) And the film thickness of the organic EL layer formed in the pixel formation region (especially on the anode electrode) becomes non-uniform.

そのため、有機EL素子の発光動作時における発光開始電圧や有機EL層から放射される光の波長(すなわち、画像表示時の色度)が設計値からずれて、所望の表示画質が得られなくなってしまったり、特に有機EL層の膜厚に薄い領域ができると、そこに発光駆動電流が集中して流れることにより、有機EL層(有機EL素子)の劣化が著しくなり、表示パネルの信頼性や寿命が低下するという問題を有していた。   For this reason, the light emission starting voltage at the time of the light emitting operation of the organic EL element and the wavelength of light emitted from the organic EL layer (that is, chromaticity at the time of image display) deviate from the design value, and a desired display image quality cannot be obtained. In particular, when a thin region is formed in the thickness of the organic EL layer, the emission driving current concentrates and flows there, so that the deterioration of the organic EL layer (organic EL element) becomes remarkable, and the reliability of the display panel There was a problem that the lifetime was reduced.

そこで、本発明は、上述した問題点に鑑み、隣接する表示画素間で混色を生じることなく、各表示画素の形成領域の略全域に均一な膜厚を有する担体輸送層が形成された表示パネルを備えた表示装置、及び、当該表示装置の製造方法を提供することを目的とする。   Therefore, in view of the above-described problems, the present invention provides a display panel in which a carrier transport layer having a uniform film thickness is formed over substantially the entire area where each display pixel is formed without causing color mixing between adjacent display pixels. And a method for manufacturing the display device.

請求項1記載の発明は、画素電極、担体輸送層及び対向電極を有する有機EL素子を含む複数の表示画素を備えた表示装置の製造方法において、前記画素電極は、表面が導電性の酸化金属層により形成されており、基板上にそれぞれ前記画素電極が設けられた前記複数の表示画素の形成領域を囲むようにして、隣接する前記画素形成領域間に、無機絶縁膜からなる下地層と、前記下地層上に少なくとも表面が非酸化金属材料により形成されたバンクメタル層を有する隔壁を形成する工程と、UVオゾン処理又は酸素プラズマ処理により、前記画素電極表面を親液化する工程と、前記画素電極表面を親液化する工程の後に、前記画素電極表面を親液化する工程で形成された、前記隔壁の前記バンクメタル層の表面の酸化膜をエッチングする工程と、前記隔壁の前記バンクメタル層の表面の酸化膜をエッチングする工程の後に、前記隔壁の前記バンクメタル層の表面にトリアジンチオール化合物を結合させて、前記隔壁の前記バンクメタル層の表面を撥液化する工程と、前記画素形成領域内の前記親液化された前記画素電極上に、前記担体輸送性材料を含む溶液を塗布、乾燥して、前記担体輸送層を形成する工程と、を含むことを特徴とする。 The invention according to claim 1 is a method of manufacturing a display device including a plurality of display pixels including an organic EL element having a pixel electrode, a carrier transport layer, and a counter electrode, wherein the pixel electrode has a conductive metal oxide surface. A base layer made of an inorganic insulating film between the adjacent pixel formation regions so as to surround the formation regions of the plurality of display pixels each having the pixel electrode provided on the substrate. forming a partition wall having at least a surface bank metal layer formed by non-oxidized metal material on the formation, by UV ozone treatment or oxygen plasma treatment, a step of lyophilic the pixel electrode surface, the pixel electrode A process of etching an oxide film on the surface of the bank metal layer of the partition wall formed in the step of making the surface of the pixel electrode lyophilic after the step of making the surface lyophilic If, after the step of etching the oxide film on the surface of the bank metal layer of the partition wall, said the the surface of the bank metal layer is bonded to the triazine thiol compound septum repellent surface of the bank metal layer of the partition wall Liquefying, and applying the solution containing the carrier transporting material on the lyophilic pixel electrode in the pixel formation region and drying to form the carrier transport layer. It is characterized by.

請求項2記載の発明は、請求項1記載の表示装置の製造方法において、前記画素電極表面を親液化する工程は、UVオゾン処理又は酸素プラズマ処理により、少なくとも前記画素電極表面を、前記担体輸送層を形成する担体輸送性材料を含む溶液に対して親液化することを特徴とする。   According to a second aspect of the present invention, in the method for manufacturing a display device according to the first aspect, in the step of lyophilicizing the pixel electrode surface, at least the pixel electrode surface is transported to the carrier by UV ozone treatment or oxygen plasma treatment. It is characterized by being made lyophilic with respect to a solution containing a carrier transporting material forming a layer.

請求項3記載の発明は、請求項1記載の表示装置の製造方法において、
前記隔壁の前記バンクメタル層の表面を撥液化する工程は、前記トリアジンチオール化合物の溶液に前記基板を浸漬し、前記隔壁の前記バンクメタル層の表面に前記トリアジンチオール化合物を結合させて、前記担体輸送性材料を含む溶液に対して撥液性を有する被膜を形成することを特徴とする。
According to a third aspect of the present invention, in the manufacturing method of the display device according to the first aspect,
Process of lyophobic surface of the bank metal layer of the partition wall, the substrate was immersed in a solution of the triazine thiol compounds, said to bind the triazine thiol compound on the surface of the bank metal layer of the partition wall, the carrier A film having liquid repellency with respect to a solution containing a transportable material is formed.

特に、請求項1記載の表示装置の製造方法において、前記画素電極は、表面が導電性の酸化金属層により形成されていることを特徴とする。
また、前記隔壁は、少なくとも表面が非酸化金属材料により形成されたバンクメタル層を有することを特徴とする。
In particular, in the method for manufacturing a display device according to claim 1 , the surface of the pixel electrode is formed of a conductive metal oxide layer.
The partition wall has a bank metal layer having at least a surface formed of a non-oxide metal material.

請求項記載の発明は、請求項1乃至のいずれかに記載の表示装置の製造方法において、前記表示画素の形成領域は、前記隔壁により画定されることを特徴とする。 According to a fourth aspect of the present invention, in the method for manufacturing a display device according to any one of the first to third aspects, the formation region of the display pixel is defined by the partition wall.

請求項記載の発明は、請求項1乃至のいずれかに記載の表示装置の製造方法において、前記担体輸送層を介して前記複数の表示画素の前記画素電極に共通に対向し、かつ、前記撥液化された前記隔壁上に延在して電気的に接続された単一の対向電極を形成する工程と、をさらに含むことを特徴とする。
請求項記載の発明に係る表示装置は、請求項1乃至のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする。
According to a fifth aspect of the present invention, in the method for manufacturing a display device according to any one of the first to fourth aspects, the pixel electrodes of the plurality of display pixels are commonly opposed via the carrier transport layer, and Forming a single counter electrode extending and electrically connected on the liquid-repellent partition wall.
A display device according to a sixth aspect of the invention is manufactured by the method for manufacturing a display device according to any one of the first to fifth aspects.

本発明に係る表示装置及びその製造方法によれば、隣接する表示画素間で混色を生じることなく、各表示画素の形成領域の略全域にわたり、膜厚の均一性が改善された有機EL層等を含む担体輸送層が形成された表示パネルを実現することができる。   According to the display device and the manufacturing method thereof according to the present invention, an organic EL layer or the like having improved film thickness uniformity over substantially the entire formation region of each display pixel without causing color mixing between adjacent display pixels. It is possible to realize a display panel in which a carrier transport layer containing is formed.

以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として、上述した高分子系の有機材料からなる有機EL層を備えた有機EL素子を適用した場合について説明する。   Hereinafter, a display device and a manufacturing method thereof according to the present invention will be described in detail with reference to embodiments. Here, in the embodiments described below, a case will be described in which an organic EL element including an organic EL layer made of the above-described polymer organic material is applied as a light-emitting element constituting a display pixel.

(表示パネル)
まず、本発明に係る表示装置に適用される表示パネル(有機ELパネル)及び表示画素について説明する。
図1は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図2は、本発明に係る表示装置の表示パネルに2次元配列される各表示画素(表示素子及び画素駆動回路)の回路構成例を示す等価回路図である。なお、図1に示す平面図においては、説明の都合上、表示パネル(絶縁性基板)を視野側から見た、各表示画素(色画素)に設けられる画素電極の配置と各配線層の配設構造との関係のみを示し、各表示画素の有機EL素子(表示素子)を発光駆動するために、各表示画素に設けられる図2に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図1においては、画素電極及び各配線層の配置を明瞭にするために、便宜的にハッチングを施して示した。
(Display panel)
First, a display panel (organic EL panel) and display pixels applied to the display device according to the present invention will be described.
FIG. 1 is a schematic plan view showing an example of a pixel arrangement state of a display panel applied to a display device according to the present invention, and FIG. 2 is a diagram of each two-dimensional array on the display panel of the display device according to the present invention. It is an equivalent circuit diagram which shows the circuit structural example of a display pixel (a display element and a pixel drive circuit). In the plan view shown in FIG. 1, for convenience of explanation, the arrangement of pixel electrodes and the arrangement of wiring layers provided in each display pixel (color pixel) when the display panel (insulating substrate) is viewed from the view side. In order to show only the relationship with the structure and drive the organic EL element (display element) of each display pixel to emit light, the display of the transistors and the like in the pixel driving circuit shown in FIG. 2 provided in each display pixel is omitted. In FIG. 1, hatching is shown for convenience in order to clarify the arrangement of the pixel electrode and each wiring layer.

本発明に係る表示装置(表示パネル)は、図1に示すように、ガラス基板等の絶縁性基板11の一面側に、赤(R)、緑(G)、青(B)の3色からなる色画素PXr、PXg、PXbが図面左右方向に繰り返し複数(3の倍数)配列されるとともに、図面上下方向に同一色の色画素PXr、PXg、PXbが複数配列されている。ここでは、隣接するRGB3色の色画素PXr、PXg、PXbを一組として一の表示画素PIXが形成されている。   As shown in FIG. 1, the display device (display panel) according to the present invention has three colors of red (R), green (G), and blue (B) on one surface side of an insulating substrate 11 such as a glass substrate. A plurality of color pixels PXr, PXg, and PXb are repeatedly arranged in the horizontal direction of the drawing (multiple of 3), and a plurality of color pixels PXr, PXg, and PXb of the same color are arranged in the vertical direction of the drawing. Here, one display pixel PIX is formed by combining the adjacent RGB color pixels PXr, PXg, and PXb.

表示パネル10は、絶縁性基板11の一面側から突出し、柵状又は格子状の平面パターンを有して配設されたバンク(隔壁)形状を有する共通電圧ライン(例えばカソードライン)Lcにより、図面上下方向に配列された同一色の複数の色画素PXr、PXg、又はPXbの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる複数の色画素PXr、PXg、又はPXbが形成される各画素形成領域には、画素電極(例えばアノード電極)15が形成されているとともに、上記共通電圧ラインLcの配設方向に並行して図面上下方向(すなわち列方向)にデータラインLdが配設され、また、当該データラインLdに直交して図面左右方向(すなわち行方向)に選択ラインLs及び供給電圧ライン(例えばアノードライン)Laが配設されている。   The display panel 10 is projected by a common voltage line (for example, a cathode line) Lc having a bank (partition) shape that protrudes from one surface of the insulating substrate 11 and is arranged with a fence-like or grid-like plane pattern. Each color pixel area including a plurality of pixel pixels PXr, PXg, or PXb of the same color arranged in the vertical direction is defined. In addition, a pixel electrode (for example, an anode electrode) 15 is formed in each pixel formation region where a plurality of color pixels PXr, PXg, or PXb included in each color pixel region is formed, and the common voltage line Lc In parallel with the arrangement direction, the data line Ld is arranged in the vertical direction of the drawing (that is, the column direction), and the selection line Ls and the supply voltage line are orthogonal to the data line Ld in the horizontal direction of the drawing (that is, the row direction). (For example, an anode line) La is provided.

表示画素PIXの各色画素PXr、PXg、PXbの具体的な回路構成としては、例えば図2に示すように、絶縁性基板11上に1乃至複数のトランジスタ(例えばアモルファスシリコン薄膜トランジスタ等)からなる画素駆動回路(又は画素回路)DCと、当該画素駆動回路DCにより生成される発光駆動電流が、上記画素電極15に供給されることにより発光動作する有機EL素子(表示素子)OELと、を備えている。   As a specific circuit configuration of each color pixel PXr, PXg, and PXb of the display pixel PIX, for example, as shown in FIG. 2, a pixel drive composed of one to a plurality of transistors (for example, an amorphous silicon thin film transistor) on an insulating substrate 11 is performed. A circuit (or pixel circuit) DC, and an organic EL element (display element) OEL that emits light when a light emission drive current generated by the pixel drive circuit DC is supplied to the pixel electrode 15. .

供給電圧ラインLaは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素PIX(色画素PXr、PXg、PXb)に設けられる有機EL素子OELの画素電極15(例えばアノード電極)に表示データ(階調電流Idata)に応じた発光駆動電流が流れるための所定の高電圧(供給電圧Vsc)を印加し、共通電圧ラインLcは、例えば所定の低電位電源に直接又は間接的に接続され、有機EL素子OELの対向電極(例えばカソード電極)に所定の低電圧(共通電圧Vcom;例えば接地電位Vgnd)を印加するように設定されている。   The supply voltage line La is directly or indirectly connected to, for example, a predetermined high potential power source, and is a pixel electrode 15 (for example, an anode electrode) of the organic EL element OEL provided in each display pixel PIX (color pixels PXr, PXg, PXb). A predetermined high voltage (supply voltage Vsc) for causing a light emission driving current to flow according to display data (gradation current Idata) is applied to the common voltage line Lc, for example, directly or indirectly to a predetermined low potential power source. A predetermined low voltage (common voltage Vcom; for example, ground potential Vgnd) is applied to the counter electrode (for example, cathode electrode) of the organic EL element OEL that is connected.

画素駆動回路DCは、例えば図2に示すように、ゲート端子が表示パネル10(絶縁性基板11)の行方向に配設された選択ラインLsに、ドレイン端子が上記供給電圧ラインLaに、ソース端子が接点N11に各々接続されたトランジスタTr11と、ゲート端子が選択ラインLsに、ソース端子が表示パネル10の列方向に配設されたデータラインLdに、ドレイン端子が接点N12に各々接続されたトランジスタTr12と、ゲート端子が接点N11に、ドレイン端子が供給電圧ラインLaに、ソース端子が接点N12に各々接続されたトランジスタTr13(発光駆動用のスイッチング素子)と、接点N11及び接点N12間(トランジスタTr13のゲート−ソース間)に接続されたキャパシタCsと、を備えている。ここでは、トランジスタTr11〜Tr13はいずれもnチャネル型の薄膜トランジスタが適用されている。薄膜トランジスタは、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。   For example, as shown in FIG. 2, the pixel driving circuit DC has a gate terminal connected to the selection line Ls arranged in the row direction of the display panel 10 (insulating substrate 11), a drain terminal connected to the supply voltage line La, a source Transistor Tr11 having a terminal connected to contact N11, a gate terminal connected to selection line Ls, a source terminal connected to data line Ld arranged in the column direction of display panel 10, and a drain terminal connected to contact N12. A transistor Tr12, a transistor Tr13 (light emission driving switching element) having a gate terminal connected to the contact N11, a drain terminal connected to the supply voltage line La, and a source terminal connected to the contact N12, and between the contact N11 and the contact N12 (transistor And a capacitor Cs connected between the gate and source of Tr13. Here, n-channel thin film transistors are applied to all of the transistors Tr11 to Tr13. The thin film transistor may be an amorphous silicon thin film transistor or a polysilicon thin film transistor.

有機EL素子OELは、アノード端子(アノード電極となる画素電極15)が上記画素駆動回路DCの接点N12に接続され、カソード端子(カソード電極となる対向電極)が表示パネル10の列方向に配設された共通電圧ラインLcに接続されている。また、図2において、キャパシタCsはトランジスタTr13のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に形成される補助容量である。   The organic EL element OEL has an anode terminal (a pixel electrode 15 serving as an anode electrode) connected to the contact N12 of the pixel driving circuit DC and a cathode terminal (a counter electrode serving as a cathode electrode) arranged in the column direction of the display panel 10. Connected to the common voltage line Lc. In FIG. 2, a capacitor Cs is a parasitic capacitance formed between the gate and the source of the transistor Tr13 or an auxiliary capacitance additionally formed between the gate and the source.

なお、図2に示した画素駆動回路DCにおいて、選択ラインLsは、図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル10の行方向に配列された複数の表示画素PIX(色画素PXr、PXg、PXb)を選択状態に設定するための選択信号Sselが選択ドライバから印加される。また、供給電圧ラインLaは、図示を省略した電源ドライバに接続され、上記選択信号Sselと同期したタイミングで同じ行に配列された表示画素PIXに所定の供給電圧Vscが電源ドライバから印加される。データラインLdは、図示を省略したデータドライバに接続され、上記表示画素PIXの選択状態に同期するタイミングで表示データに応じた階調電流Idataが流れる。   In the pixel drive circuit DC shown in FIG. 2, the selection line Ls is connected to a selection driver (not shown), and a plurality of display pixels PIX (color pixels) arranged in the row direction of the display panel 10 at a predetermined timing. A selection signal Ssel for setting PXr, PXg, PXb) to a selected state is applied from the selection driver. The supply voltage line La is connected to a power supply driver (not shown), and a predetermined supply voltage Vsc is applied from the power supply driver to the display pixels PIX arranged in the same row at a timing synchronized with the selection signal Ssel. The data line Ld is connected to a data driver (not shown), and a gradation current Idata corresponding to display data flows at a timing synchronized with the selection state of the display pixel PIX.

そして、このような回路構成を有する画素駆動回路DCを備えた表示画素PIX(表示パネル10)における駆動制御動作は、まず、書込動作期間において、図示を省略した選択ドライバから選択ラインLsに対して、選択レベル(オンレベル;例えばハイレベル)の選択信号Sselを印加するとともに、該選択信号Sselに同期して図示を省略した電源ドライバからローレベルの供給電圧Vscを供給電圧ライン(アノードライン)Laに対して印加する。   The drive control operation in the display pixel PIX (display panel 10) including the pixel drive circuit DC having such a circuit configuration is first performed from the selection driver (not shown) to the selection line Ls in the writing operation period. Then, a selection signal Ssel of a selection level (on level; for example, high level) is applied, and a low-level supply voltage Vsc is supplied from a power supply driver (not shown) in synchronization with the selection signal Ssel as a supply voltage line (anode line) Apply to La.

このタイミングに同期して、図示を省略したデータドライバは、表示データに応じた電流値を有する階調電流IdataがデータラインLdに流れるように制御する。つまり、データドライバは、表示データに応じた階調電流Idataの電流値を制御するドライバであり、本実施形態においては、書込動作期間中において固定されたローレベルの電圧である供給電圧Vscに対してデータドライバがデータラインLdの電位を低くして、表示画素PIX(画素駆動回路DC)側からデータラインLd方向に所望の電流値の階調電流Idataを引き抜くように流すものとする。   In synchronization with this timing, the data driver (not shown) controls the gradation current Idata having a current value corresponding to the display data to flow through the data line Ld. In other words, the data driver is a driver that controls the current value of the gradation current Idata according to the display data. In this embodiment, the data driver is set to the supply voltage Vsc that is a low level voltage fixed during the write operation period. On the other hand, it is assumed that the data driver lowers the potential of the data line Ld and flows the gradation current Idata having a desired current value in the direction of the data line Ld from the display pixel PIX (pixel drive circuit DC) side.

これにより、画素駆動回路DCのトランジスタTr11及びTr12がオン動作して、ローレベルの供給電圧Vscが接点N11(トランジスタTr13のゲート端子;キャパシタCsの一端側)に印加されるとともに、階調電流Idataの引き込み動作によりトランジスタTr12を介してローレベルの供給電圧Vscよりも低電位の電圧レベルが接点N12(トランジスタTr13のソース端子;キャパシタCsの他端側)に印加され、トランジスタTr13にはデータドライバで設定された階調電流Idataが強制的に流されることになる。   As a result, the transistors Tr11 and Tr12 of the pixel drive circuit DC are turned on, and the low-level supply voltage Vsc is applied to the contact N11 (the gate terminal of the transistor Tr13; one end side of the capacitor Cs) and the gradation current Idata. The voltage level lower than the low-level supply voltage Vsc is applied to the contact N12 (source terminal of the transistor Tr13; the other end of the capacitor Cs) via the transistor Tr12 by the pull-in operation of the transistor Tr12. The set gradation current Idata is forced to flow.

このとき、キャパシタCsには、接点N11及びN12間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。この蓄積された電荷の量は、書込動作時にトランジスタTr13のドレイン−ソース間を流れる階調電流Idataの電流値によって自動的に設定される。また、このとき、ローレベルの供給電圧Vscは、共通電圧ライン(カソードライン)Lcを介してカソード端子に印加される共通電位Vcom(接地電位Vgnd)以下に設定されているので、有機EL素子OELには、順バイアス電圧が印加されないため、書込動作時に有機EL素子OELには発光駆動電流が流れず、発光動作は行われない。   At this time, a charge corresponding to the potential difference generated between the contacts N11 and N12 is accumulated in the capacitor Cs and held (charged) as a voltage component. The amount of accumulated charge is automatically set by the current value of the gradation current Idata flowing between the drain and source of the transistor Tr13 during the write operation. At this time, the low-level supply voltage Vsc is set to be equal to or lower than the common potential Vcom (ground potential Vgnd) applied to the cathode terminal via the common voltage line (cathode line) Lc. Since no forward bias voltage is applied, no light emission drive current flows through the organic EL element OEL during the write operation, and no light emission operation is performed.

次いで、発光動作期間においては、選択ドライバから選択ラインLsに対して、非選択レベル(オフレベル;例えばローレベル)の選択信号Sselを印加するとともに、電源ドライバから供給電圧ラインLaに対して、ハイレベルの供給電圧Vscを印加する。また、このタイミングに同期して、データドライバによる階調電流Idataの引き抜き動作を停止する。   Next, in the light emission operation period, a selection signal Ssel of a non-selection level (off level; for example, low level) is applied from the selection driver to the selection line Ls, and a high voltage is applied from the power supply driver to the supply voltage line La. A level supply voltage Vsc is applied. In synchronism with this timing, the operation of extracting the gradation current Idata by the data driver is stopped.

これにより、トランジスタTr11及びTr12がオフ動作して、接点N11への供給電圧Vscの印加が遮断されるとともに、接点N12への階調電流Idataの引き込み動作に起因する電圧レベルの印加が遮断されるので、キャパシタCsは、上述した書込動作において蓄積された電荷を保持する。   As a result, the transistors Tr11 and Tr12 are turned off, the supply of the supply voltage Vsc to the contact N11 is cut off, and the application of the voltage level due to the drawing operation of the gradation current Idata to the contact N12 is cut off. Therefore, the capacitor Cs holds the charge accumulated in the write operation described above.

このように、キャパシタCsが書込動作時に蓄積された電荷(充電電圧)を保持することにより、接点N11及びN12間(トランジスタTr13のゲート−ソース間)の電位差が保持されることになり、トランジスタTr13が階調電流Idataの電流値に応じた電流値の電流を流すことができるような状態を維持する。また、供給電圧ラインLaには、共通電圧Vcom(接地電位Vgnd)よりも高い電圧レベルで、且つ、発光動作期間にトランジスタTr13を流れる電流が飽和電流となるようにドレイン−ソース間電位差が十分高くなるような所定の電圧値の供給電圧Vscが印加されると、トランジスタTr13は、書込動作時に蓄積された電荷によるゲート−ソース間電位差によって、書込動作時に流れる階調電流Idataの電流値に応じた発光駆動電流を有機EL素子OELに順バイアス方向に流し、有機EL素子OELは、階調電流Idataひいては表示データにしたがった輝度で発光動作する。   In this manner, the capacitor Cs holds the charge (charge voltage) accumulated during the write operation, whereby the potential difference between the contacts N11 and N12 (between the gate and the source of the transistor Tr13) is held. A state is maintained in which Tr13 can flow a current having a current value corresponding to the current value of gradation current Idata. In addition, the supply voltage line La has a voltage level higher than the common voltage Vcom (ground potential Vgnd), and the drain-source potential difference is sufficiently high so that the current flowing through the transistor Tr13 becomes a saturation current during the light emission operation period. When the supply voltage Vsc having such a predetermined voltage value is applied, the transistor Tr13 has a current value of the gradation current Idata that flows during the writing operation due to the potential difference between the gate and the source due to the charge accumulated during the writing operation. A corresponding light emission drive current is passed through the organic EL element OEL in the forward bias direction, and the organic EL element OEL emits light at a luminance according to the gradation current Idata and thus the display data.

そして、このような一連の駆動制御動作を、表示パネル10に2次元配列された全ての表示画素PIX(各色画素PXr、PXg、PXb)について、例えば各行ごとに順次繰り返し実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。   Then, such a series of drive control operations are repeatedly performed, for example, for each row for all the display pixels PIX (each color pixel PXr, PXg, PXb) two-dimensionally arranged on the display panel 10 to obtain a desired An image display operation for displaying image information can be executed.

(表示画素のデバイス構造)
次いで、上述したような回路構成を有する表示画素(発光駆動回路及び有機EL素子)の具体的なデバイス構造(平面レイアウト及び断面構造)について説明する。
図3は、本実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図であり、図4は、本実施形態に係る表示画素の平面レイアウトの要部詳細図である。ここでは、図1に示した表示画素PIXの赤(R)、緑(G)、青(B)の各色画素PXr、PXg、PXbのうちの、特定の一の色画素の平面レイアウトを示す。なお、図3においては、画素駆動回路DCの各トランジスタ及び配線層等が形成された層を中心に示し、図4においては、図3に示した平面レイアウトのうち、共通電圧ラインLcの下層に形成される各トランジスタ及び配線層等を具体的に示す。また、図4において、括弧数字は、各導電層(配線層を含む)の上下の順を表し、数字が小さいほど下層側(絶縁性基板11側)に形成され、大きいほど上層側(視野側)に形成されていることを示す。また、図5、図6は、各々、図3に示した平面レイアウトを有する表示画素PIXにおけるA−A断面及びB−B断面を示す概略断面図である。
(Device structure of display pixel)
Next, a specific device structure (planar layout and cross-sectional structure) of the display pixel (light emission drive circuit and organic EL element) having the circuit configuration as described above will be described.
FIG. 3 is a plan layout view showing an example of a display pixel applicable to the display device (display panel) according to the present embodiment, and FIG. 4 is a detailed diagram of a main part of the planar layout of the display pixel according to the present embodiment. It is. Here, a planar layout of one specific color pixel among the red (R), green (G), and blue (B) color pixels PXr, PXg, and PXb of the display pixel PIX shown in FIG. 1 is shown. 3 mainly shows a layer in which each transistor and wiring layer of the pixel driving circuit DC are formed, and FIG. 4 shows a layer below the common voltage line Lc in the planar layout shown in FIG. Each transistor and wiring layer to be formed are specifically shown. In FIG. 4, the parenthesis numbers indicate the upper and lower order of each conductive layer (including the wiring layer). The smaller the number, the lower the layer side (insulating substrate 11 side). ). 5 and 6 are schematic cross-sectional views showing the AA cross section and the BB cross section of the display pixel PIX having the planar layout shown in FIG. 3, respectively.

図2に示した表示画素PIX(色画素PXr、PXg、PXb)は、具体的には、絶縁性基板11の一面側に設定された画素形成領域(各色画素PXr、PXg、PXbの形成領域)Rpxにおいて、図3に示した平面レイアウトの上方及び下方の縁辺領域に行方向(図面左右方向)に延在するように選択ラインLs及び供給電圧ラインLaが各々配設されるとともに、これらのラインLs、Laに直交するように、上記平面レイアウトの左方及び右方の縁辺領域に列方向(図面上下方向)に延在するようにデータラインLd及び共通電圧ラインLcが各々配設されている。   Specifically, the display pixels PIX (color pixels PXr, PXg, PXb) shown in FIG. 2 are pixel formation areas (formation areas of the respective color pixels PXr, PXg, PXb) set on one surface side of the insulating substrate 11. In Rpx, a selection line Ls and a supply voltage line La are provided so as to extend in the row direction (horizontal direction in the drawing) in the upper and lower edge regions of the planar layout shown in FIG. A data line Ld and a common voltage line Lc are arranged so as to extend in the column direction (vertical direction in the drawing) in the left and right edge regions of the planar layout so as to be orthogonal to Ls and La, respectively. .

ここで、図3〜図6に示すように、供給電圧ラインLaは、共通電圧ラインLcよりも下層側(絶縁性基板11側)に設けられ、選択ラインLs及び供給電圧ラインLaは、同層に設けられ、データラインLdは、選択ラインLs及び供給電圧ラインLaよりも下層側に設けられている。ここで、選択ラインLsは、トランジスタTr11〜Tr13のソース、ドレインを形成するためのソース、ドレインメタル層をパターニングすることによってソース、ドレインと同じ工程で形成される。また、データラインLdは、トランジスタTr11〜Tr13のゲートを形成するためのゲートメタル層をパターニングすることによってゲートと同じ工程で形成される。   Here, as shown in FIGS. 3 to 6, the supply voltage line La is provided on the lower layer side (insulating substrate 11 side) than the common voltage line Lc, and the selection line Ls and the supply voltage line La are the same layer. The data line Ld is provided on the lower layer side than the selection line Ls and the supply voltage line La. Here, the selection line Ls is formed in the same process as the source and drain by patterning the source and drain metal layers for forming the source and drain of the transistors Tr11 to Tr13. The data line Ld is formed in the same process as the gate by patterning the gate metal layer for forming the gates of the transistors Tr11 to Tr13.

すなわち、表示画素PIXは、図5、図6に示すように、絶縁性基板11上に表示画素PIX内に設けられる画素駆動回路DC(図2参照)の複数のトランジスタTr11〜Tr13やキャパシタCs、及び、選択ラインLsやデータラインLdを含む各種配線層が設けられ、当該トランジスタTr11〜Tr13及び配線層を被覆するように順次形成された保護絶縁膜13及び平坦化膜14を介して、その上層に、画素駆動回路DCに接続されて所定の発光駆動電流が供給される画素電極(例えばアノード電極)15、正孔輸送層16a(担体輸送層)と電子輸送性発光層16b(担体輸送層)からなる有機EL層(発光機能層)16、及び、共通電圧Vcomが印加される対向電極(例えばカソード電極)17からなる有機EL素子OELが形成されている。   That is, as shown in FIGS. 5 and 6, the display pixel PIX includes a plurality of transistors Tr <b> 11 to Tr <b> 13 and a capacitor Cs of a pixel driving circuit DC (see FIG. 2) provided in the display pixel PIX on the insulating substrate 11. Further, various wiring layers including the selection line Ls and the data line Ld are provided, and the upper layers thereof are provided via the protective insulating film 13 and the planarization film 14 which are sequentially formed so as to cover the transistors Tr11 to Tr13 and the wiring layer. Further, a pixel electrode (for example, an anode electrode) 15 connected to the pixel driving circuit DC and supplied with a predetermined light emission driving current, a hole transport layer 16a (carrier transport layer), and an electron transport light-emitting layer 16b (carrier transport layer). An organic EL element OEL composed of an organic EL layer (light-emitting functional layer) 16 and a counter electrode (for example, a cathode electrode) 17 to which a common voltage Vcom is applied. It has been made.

画素駆動回路DCは、より具体的には、図3、図4に示すように、図2に示したトランジスタTr11が行方向に配設された選択ラインLsに沿って延在するように配置され、トランジスタTr12が列方向に配設されたデータラインLdに沿って延在するように配置され、トランジスタTr13が列方向に配設された共通電圧ラインLcに沿って延在するように配置されている。   More specifically, as shown in FIGS. 3 and 4, the pixel drive circuit DC is arranged so that the transistor Tr11 shown in FIG. 2 extends along the selection line Ls arranged in the row direction. The transistor Tr12 is arranged so as to extend along the data line Ld arranged in the column direction, and the transistor Tr13 is arranged so as to extend along the common voltage line Lc arranged in the column direction. Yes.

ここで、各トランジスタTr11〜Tr13は、周知の電界効果型トランジスタ構造を有し、各々、絶縁性基板11上に形成されたゲート電極Tr11g〜Tr13gと、ゲート絶縁膜12を介して各ゲート電極Tr11g〜Tr13gに対応する領域に形成された半導体層SMCと、該半導体層SMCの両端部に延在するように形成されたソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13dと、を有している。   Here, each of the transistors Tr11 to Tr13 has a well-known field effect transistor structure, and each of the gate electrodes Tr11g to Tr13g formed on the insulating substrate 11 and each of the gate electrodes Tr11g via the gate insulating film 12. And a semiconductor layer SMC formed in a region corresponding to .about.Tr13g, and source electrodes Tr11s to Tr13s and drain electrodes Tr11d to Tr13d formed so as to extend to both ends of the semiconductor layer SMC.

なお、各トランジスタTr11〜Tr13のソース電極とドレイン電極が対向する半導体層SMC上には当該半導体層SMCへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のブロック層BLが形成され、また、ソース電極とドレイン電極が接触する半導体層SMC上には、当該半導体層SMCとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層OHMが形成されている。トランジスタTr11〜Tr13のゲート電極Tr11g〜Tr13gはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタTr11〜Tr13のソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13dはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。   A block layer BL such as silicon oxide or silicon nitride for preventing etching damage to the semiconductor layer SMC is formed on the semiconductor layer SMC where the source electrode and the drain electrode of the transistors Tr11 to Tr13 face each other. An impurity layer OHM for realizing ohmic connection between the semiconductor layer SMC and the source and drain electrodes is formed on the semiconductor layer SMC where the source electrode and the drain electrode are in contact. The gate electrodes Tr11g to Tr13g of the transistors Tr11 to Tr13 are all formed by patterning the same gate metal layer. The source electrodes Tr11s to Tr13s and the drain electrodes Tr11d to Tr13d of the transistors Tr11 to Tr13 are all formed by patterning the same source and drain metal layers.

そして、図2に示した画素駆動回路DCの回路構成に対応するように、トランジスタTr11は、図3、図4に示すように、ゲート電極Tr11gがゲート絶縁膜12に設けられたコンタクトホールHLaを介して選択ラインLsに接続され、同ソース電極Tr11sがゲート絶縁膜12に設けられたコンタクトホールHLbを介してキャパシタCsの一端側(接点N11側)の電極Ecaに接続され、同ドレイン電極Tr11dが供給電圧ラインLaと一体的に形成されている。   In order to correspond to the circuit configuration of the pixel drive circuit DC shown in FIG. 2, the transistor Tr11 has a contact hole HLa in which the gate electrode Tr11g is provided in the gate insulating film 12, as shown in FIGS. The source electrode Tr11s is connected to the electrode Eca on one end side (contact N11 side) of the capacitor Cs through the contact hole HLb provided in the gate insulating film 12, and the drain electrode Tr11d is connected to the selection line Ls. It is formed integrally with the supply voltage line La.

また、トランジスタTr12は、図3〜図5に示すように、ゲート電極Tr12gがゲート絶縁膜12に設けられたコンタクトホールHLaを介して選択ラインLsに接続され、同ソース電極Tr12sがゲート絶縁膜12に設けられたコンタクトホールHLcを介してデータラインLdに接続され、同ドレイン電極Tr12dがキャパシタCsの他端側(接点N12側)の電極Ecbと一体的に形成されている。   3 to 5, the transistor Tr12 has a gate electrode Tr12g connected to the selection line Ls through a contact hole HLa provided in the gate insulating film 12, and the source electrode Tr12s is connected to the gate insulating film 12. The drain electrode Tr12d is integrally formed with the electrode Ecb on the other end side (the contact N12 side) of the capacitor Cs through a contact hole HLc provided in the capacitor Cs.

トランジスタTr13は、図3〜図5に示すように、ゲート電極Tr13gがキャパシタCsの一端側(接点N11側)の電極Ecaと一体的に形成され、同ソース電極Tr13sがキャパシタCsの他端側(接点N12側)の電極Ecbと一体的に形成され、同ドレイン電極Tr13dが供給電圧ラインLaと一体的に形成されている。   In the transistor Tr13, as shown in FIGS. 3 to 5, the gate electrode Tr13g is integrally formed with the electrode Eca on one end side (contact N11 side) of the capacitor Cs, and the source electrode Tr13s is connected to the other end side of the capacitor Cs ( The drain electrode Tr13d is formed integrally with the supply voltage line La, and is formed integrally with the electrode Ecb on the contact N12 side.

また、キャパシタCsは、トランジスタTr13のゲート電極Tr13gと一体的に形成された一端側の電極Ecaと、ソース電極Tr13sと一体的に形成された他端側の電極Ecbと、がゲート絶縁膜12を介して対向して延在するように形成されている。
選択ラインLsは、図3、図4、図6に示すように、ゲート絶縁膜12上に延在し、供給電圧ライン(アノードライン)Laと同一層に形成されている。
In addition, the capacitor Cs includes an electrode Eca on one end formed integrally with the gate electrode Tr13g of the transistor Tr13 and an electrode Ecb formed on the other end integrally formed with the source electrode Tr13s. So as to extend opposite to each other.
As shown in FIGS. 3, 4, and 6, the selection line Ls extends on the gate insulating film 12 and is formed in the same layer as the supply voltage line (anode line) La.

さらに、トランジスタTr13のソース電極Tr13s(キャパシタCsの電極Ecb)上の保護絶縁膜13及び平坦化膜14には、図5に示すように、コンタクトホールHLdが形成され、当該ソース電極Tr13sと有機EL素子OELの画素電極15とが電気的に接続されるように、金属材料(コンタクトメタルMTL)が埋め込まれている。   Further, as shown in FIG. 5, a contact hole HLd is formed in the protective insulating film 13 and the planarization film 14 on the source electrode Tr13s (electrode Ecb of the capacitor Cs) of the transistor Tr13, and the source electrode Tr13s and the organic EL A metal material (contact metal MTL) is embedded so as to be electrically connected to the pixel electrode 15 of the element OEL.

そして、各画素形成領域Rpxの平坦化膜14上には、図5、図6に示すように、例えばアノード電極となる画素電極15、正孔輸送層16a及び電子輸送性発光層16bからなる有機EL層16、及び、例えばカソード電極となる対向電極17を順次積層した有機EL素子が設けられている。ここで、本実施形態においては、有機EL層16において発光した光を、絶縁性基板11と反対側に(後述する封止樹脂層19及び封止基板20を介して)出射するトップエミッション型の発光構造を有している表示パネル(有機ELパネル)について示す。そのため、画素電極15が少なくとも光反射特性を有し、対向電極17が光透過性を有することになる。ここで、画素電極15は、後述する製造方法(図7〜図10参照)において説明するように、下層側の反射金属層15aと上層側の透明な導電性酸化金属層15bからなる積層構造を有している。   Then, on the planarization film 14 in each pixel formation region Rpx, as shown in FIGS. 5 and 6, for example, an organic layer composed of a pixel electrode 15 serving as an anode electrode, a hole transporting layer 16 a and an electron transporting light emitting layer 16 b. An organic EL element in which an EL layer 16 and a counter electrode 17 serving as a cathode electrode are sequentially stacked is provided. Here, in this embodiment, the light emitted from the organic EL layer 16 is emitted from the side opposite to the insulating substrate 11 (through a sealing resin layer 19 and a sealing substrate 20 described later). A display panel (organic EL panel) having a light-emitting structure will be described. Therefore, the pixel electrode 15 has at least light reflection characteristics, and the counter electrode 17 has light transmittance. Here, the pixel electrode 15 has a laminated structure composed of the lower reflective metal layer 15a and the upper transparent conductive metal oxide layer 15b, as will be described later in the manufacturing method (see FIGS. 7 to 10). Have.

また、列方向の各画素形成領域Rpx間(各表示画素PIXの有機EL素子OELの形成領域相互の境界領域)には、有機EL素子OELの形成領域(厳密には、有機EL層16の形成領域)を画定するためのバンク(隔壁)18が平坦化膜14の上面から突出するように設けられている。ここで、本実施形態においては、当該バンク18は、例えば図5に示すように、列方向に延在し、各画素形成領域Rpx間の層間絶縁膜としての機能も果たす下層側の下地層18xと、導電性材料からなり、共通電圧ライン(カソードライン)Lcの列方向に延在する部分である上層側のバンクメタル層18aからなる積層構造を有している。   Further, between the pixel formation regions Rpx in the column direction (boundary regions between the formation regions of the organic EL elements OEL of the display pixels PIX), the formation regions of the organic EL elements OEL (strictly speaking, the formation of the organic EL layer 16). A bank (partition wall) 18 for defining a region is provided so as to protrude from the upper surface of the planarization film 14. Here, in the present embodiment, the bank 18 extends in the column direction, for example, as shown in FIG. 5, and serves as an interlayer insulating film between the pixel formation regions Rpx. And an upper bank metal layer 18a that is a portion extending in the column direction of the common voltage line (cathode line) Lc.

バンク18は、より具体的には、行方向に沿って隣接する表示画素PIX間の境界領域付近に露出する平坦化膜14上から、有機EL素子OELの画素電極15の列方向の周縁上に一部が重なるシリコン窒化膜(SiN)等からなる下地層18xが列方向に延在するように設けられ、当該下地層18x上に、導電性材料(例えば、金属材料)からなるバンクメタル層18aが厚さ方向に突出し且つ列方向に延在するように順次積層形成されている。列方向に沿った複数の下地層18x及びバンクメタル層18aの各端は、図1に示すように、複数の表示画素PIXの画素形成領域の外側において行方向に沿って連結されている。   More specifically, the bank 18 extends from the planarization film 14 exposed in the vicinity of the boundary region between the display pixels PIX adjacent in the row direction to the peripheral edge in the column direction of the pixel electrode 15 of the organic EL element OEL. A base layer 18x made of a partially overlapping silicon nitride film (SiN) or the like is provided so as to extend in the column direction, and a bank metal layer 18a made of a conductive material (for example, a metal material) is formed on the base layer 18x. Are sequentially stacked so as to protrude in the thickness direction and extend in the column direction. As shown in FIG. 1, the ends of the plurality of base layers 18x and the bank metal layer 18a along the column direction are connected along the row direction outside the pixel formation region of the plurality of display pixels PIX.

すなわち、上記積層構造を有するバンク18を表示パネル10(絶縁性基板11)上に柵状の平面パターンを有するように配設することにより、列方向(図面上下方向)に配列された複数の表示画素PIXをそれぞれ有する複数のストライプ状の画素形成領域が画定されるとともに、バンク18のバンクメタル層18aにより、表示パネル10の全域に配列された表示画素PIX(有機EL素子OEL)の各々に所定の電圧(共通電圧Vcom)を共通に印加することができる配線層(共通電圧ラインLc)として機能させることができる。   That is, a plurality of displays arranged in the column direction (vertical direction in the drawing) is provided by disposing the bank 18 having the laminated structure on the display panel 10 (insulating substrate 11) so as to have a fence-like planar pattern. A plurality of stripe-shaped pixel formation regions each having a pixel PIX are defined, and a predetermined number of pixels PIX (organic EL elements OEL) arranged in the entire area of the display panel 10 are defined by the bank metal layer 18a of the bank 18. Can be made to function as a wiring layer (common voltage line Lc) to which a common voltage (common voltage Vcom) can be applied in common.

すなわち、図5、図6に示すように、有機EL素子OELの対向電極(カソード電極)17を、バンクメタル層18aを備えたバンク18上に延在し且つ、バンクメタル層18aに電気的に接続されるように形成することにより、バンク18(バンクメタル層18a)を共通電圧ラインLcとして兼用することができる。
なお、上記画素駆動回路DC、有機EL素子OEL及びバンク18が形成された絶縁性基板11上には、図5、図6に示すように、透明な封止樹脂層19を介して、絶縁性基板11に対向するようにガラス基板等からなる封止基板20が接合されている。
That is, as shown in FIGS. 5 and 6, the counter electrode (cathode electrode) 17 of the organic EL element OEL extends on the bank 18 including the bank metal layer 18a and is electrically connected to the bank metal layer 18a. By forming them so as to be connected, the bank 18 (bank metal layer 18a) can also be used as the common voltage line Lc.
In addition, on the insulating substrate 11 on which the pixel driving circuit DC, the organic EL element OEL, and the bank 18 are formed, as shown in FIGS. 5 and 6, an insulating property is provided via a transparent sealing resin layer 19. A sealing substrate 20 made of a glass substrate or the like is bonded so as to face the substrate 11.

そして、このような表示パネル10においては、例えば、表示パネル10の下層(有機EL素子OELの絶縁性基板11側の層)に設けられたトランジスタTr11〜Tr13やキャパシタCs等の機能素子、選択ラインLsやデータラインLd、供給電圧ライン(アノードライン)La等の配線層からなる画素駆動回路DCにおいて、データラインLdを介して供給された表示データに応じた階調電流Idataに基づいて、所定の電流値を有する発光駆動電流がトランジスタTr13のドレイン−ソース間に流れ、当該トランジスタTr13(ソース電極Tr13s)からコンタクトホールHLd(コンタクトメタルMTL)を介して、有機EL素子OELの画素電極15に供給されることにより、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL素子OELが上記表示データに応じた所望の輝度階調で発光動作する。   In such a display panel 10, for example, functional elements such as transistors Tr11 to Tr13 and capacitors Cs provided in a lower layer of the display panel 10 (layer on the insulating substrate 11 side of the organic EL element OEL), a selection line, and the like. In the pixel driving circuit DC composed of wiring layers such as Ls, the data line Ld, and the supply voltage line (anode line) La, a predetermined current is determined based on the gradation current Idata corresponding to the display data supplied via the data line Ld. A light emission drive current having a current value flows between the drain and source of the transistor Tr13, and is supplied from the transistor Tr13 (source electrode Tr13s) to the pixel electrode 15 of the organic EL element OEL through the contact hole HLd (contact metal MTL). Thus, each display pixel PIX (each color pixel PXr, PXg , PXb) the organic EL element OEL emits light with a desired luminance gradation according to the display data.

このとき、本実施形態に示した表示パネル10において、画素電極15が光反射特性を有し、対向電極17が光透過性を有する場合(すなわち、有機EL素子OELがトップエミッション型である場合)、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光は、光透過性を有する対向電極17を介して直接、あるいは、光反射特性を有する画素電極15で反射して、絶縁性基板11(表示パネル)を介することなく封止基板20の一面側(図5、図6の図面上方)に出射される。   At this time, in the display panel 10 shown in this embodiment, when the pixel electrode 15 has a light reflection characteristic and the counter electrode 17 has a light transmission property (that is, when the organic EL element OEL is a top emission type). The light emitted from the organic EL layer 16 of each display pixel PIX (each color pixel PXr, PXg, PXb) is reflected directly through the counter electrode 17 having optical transparency or reflected by the pixel electrode 15 having light reflection characteristics. Then, the light is emitted to one side of the sealing substrate 20 (upward in FIGS. 5 and 6) without passing through the insulating substrate 11 (display panel).

なお、本実施形態においては、トップエミッション型の発光構造を有する表示素子(有機EL素子)について説明したが、本発明はこれに限定されるものではなく、光透過性を有する画素電極15、及び、光反射特性を有する対向電極17を適用して、有機EL層16において発光した光が、光透過性を有する画素電極15を介して直接、あるいは、光反射特性を有する対向電極17で反射して、絶縁性基板11(表示パネル)を介して他面側(図5、図6の図面下方)に出射されるボトムエミッション型の発光構造を有する表示素子を適用するものであってもよい。   In this embodiment, the display element (organic EL element) having a top emission type light emitting structure has been described. However, the present invention is not limited to this, and the pixel electrode 15 having light transmittance, By applying the counter electrode 17 having the light reflection characteristic, the light emitted from the organic EL layer 16 is reflected directly or through the pixel electrode 15 having the light transmittance or by the counter electrode 17 having the light reflection characteristic. In addition, a display element having a bottom emission type light emitting structure that emits to the other surface side (downward in FIGS. 5 and 6) through the insulating substrate 11 (display panel) may be applied.

(表示装置の製造方法)
次に、上述した表示装置(表示パネル)の製造方法について説明する。
図7乃至図10は、本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図である。ここでは、図5に示したA−A断面から見たパネル構造の製造工程について説明する。また、図11は、本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の被膜材料の化学構造式及び被膜材料がバンクメタル層18aに被膜した状態での結合を示す概念図である。
(Manufacturing method of display device)
Next, a method for manufacturing the above-described display device (display panel) will be described.
7 to 10 are process cross-sectional views illustrating an example of a method for manufacturing a display device (display panel) according to the present embodiment. Here, the manufacturing process of the panel structure seen from the AA cross section shown in FIG. 5 will be described. FIG. 11 is a conceptual diagram showing the chemical structural formula of the coating material on the bank surface formed in the display device (display panel) according to the present embodiment and the bonding in the state where the coating material is coated on the bank metal layer 18a. is there.

上述した表示装置(表示パネル)の製造方法は、まず、図7(a)に示すように、ガラス基板等の絶縁性基板11の一面側(図面上面側)に設定された表示画素PIX(各色画素PXr、PXg、PXb)の形成領域(画素形成領域)Rpxに、上述した画素駆動回路(図2〜図4参照)DCのトランジスタTr11〜Tr13やキャパシタCs、データラインLdや選択ラインLs等の配線層を形成する(図5、図6参照)。   In the manufacturing method of the display device (display panel) described above, first, as shown in FIG. 7A, display pixels PIX (each color) set on one surface side (the upper surface side of the drawing) of the insulating substrate 11 such as a glass substrate. In the pixel pixel PXr, PXg, PXb) formation region (pixel formation region) Rpx, the above-described pixel drive circuit (see FIGS. 2 to 4) DC transistors Tr11 to Tr13, capacitor Cs, data line Ld, selection line Ls, etc. A wiring layer is formed (see FIGS. 5 and 6).

具体的には、絶縁性基板11上に、ゲート電極Tr11g〜Tr13g、及び、ゲート電極Tr13gと一体的に形成されるキャパシタCsの一方側の電極Eca、データラインLd(図5参照)を同一のゲートメタル層をパターニングすることによって同時に形成し、その後、絶縁性基板11の全域にゲート絶縁膜12を被覆形成する。   Specifically, the gate electrodes Tr11g to Tr13g, the electrode Eca on one side of the capacitor Cs formed integrally with the gate electrode Tr13g, and the data line Ld (see FIG. 5) on the insulating substrate 11 are the same. The gate metal layer is simultaneously formed by patterning, and then a gate insulating film 12 is formed over the entire insulating substrate 11.

次いで、ゲート絶縁膜12上の各ゲート電極Tr11g〜Tr13gに対応する領域に、例えばアモルファスシリコンやポリシリコン等からなる半導体層SMCを形成し、当該半導体層SMC上に設けられたブロック層BLの両側に半導体層SMCとオーミック接続のための不純物層OHMを介してソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13dを形成する。このとき、同一のソース、ドレインメタル層をパターニングすることによってソース電極Tr13s及びドレイン電極Tr12dと接続されたキャパシタCsの他方側の電極Ecb、選択ラインLs、並びに、ドレイン電極Tr11d及びTr13dと接続された供給電圧ラインLa(図6参照)を同時に形成する。   Next, a semiconductor layer SMC made of, for example, amorphous silicon or polysilicon is formed in regions corresponding to the gate electrodes Tr11g to Tr13g on the gate insulating film 12, and both sides of the block layer BL provided on the semiconductor layer SMC are formed. In addition, source electrodes Tr11s to Tr13s and drain electrodes Tr11d to Tr13d are formed through an impurity layer OHM for ohmic connection with the semiconductor layer SMC. At this time, by patterning the same source and drain metal layers, the electrode Ecb on the other side of the capacitor Cs connected to the source electrode Tr13s and the drain electrode Tr12d, the selection line Ls, and the drain electrodes Tr11d and Tr13d are connected. A supply voltage line La (see FIG. 6) is formed simultaneously.

なお、上述したトランジスタTr11〜Tr13のソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13d、キャパシタCsの他端側の電極Ecb、選択ラインLs、供給電圧ラインLaは、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えばアルミニウム合金層と遷移金属層からなる積層配線構造を有しているものであってもよい。また、トランジスタTr11〜Tr13は、逆スタガ型に限らずコプラナ型等であってもよい。   The source electrodes Tr11s to Tr13s and the drain electrodes Tr11d to Tr13d of the transistors Tr11 to Tr13, the electrode Ecb on the other end side of the capacitor Cs, the selection line Ls, and the supply voltage line La reduce wiring resistance and migrate. In order to reduce this, for example, it may have a laminated wiring structure composed of an aluminum alloy layer and a transition metal layer. Further, the transistors Tr11 to Tr13 are not limited to the inverted stagger type, but may be a coplanar type or the like.

次いで、図7(b)に示すように、上記トランジスタTr11〜Tr13、キャパシタCs、選択ラインLs及び供給電圧ラインLaを含む絶縁性基板11の一面側全域を被覆するように、50nm〜100nm厚の窒化シリコン(SiN)等からなる保護絶縁膜(パッシベーション膜)13及び1μm〜10μm厚の感光性有機樹脂材料等からなる平坦化膜14を順次形成した後、平坦化膜14及び保護絶縁膜13を光の照射及びエッチャントによりパターニングして、トランジスタTr13のソース電極Tr13s(又は、キャパシタCsの他方側の電極Ecb)の上面が露出するコンタクトホールHLdを形成する。   Next, as shown in FIG. 7B, a thickness of 50 nm to 100 nm is formed so as to cover the entire area of the one surface of the insulating substrate 11 including the transistors Tr11 to Tr13, the capacitor Cs, the selection line Ls, and the supply voltage line La. After sequentially forming a protective insulating film (passivation film) 13 made of silicon nitride (SiN) or the like and a planarizing film 14 made of a photosensitive organic resin material having a thickness of 1 μm to 10 μm, the planarizing film 14 and the protective insulating film 13 are formed. By patterning with light irradiation and etchant, a contact hole HLd is formed in which the upper surface of the source electrode Tr13s of the transistor Tr13 (or the electrode Ecb on the other side of the capacitor Cs) is exposed.

次いで、図7(c)に示すように、上記コンタクトホールHLdに金属材料からなるコンタクトメタルMTLを埋め込む。ここで、コンタクトメタルMTLは、例えば無電解めっき法等を用いて、銅(Cu)等の金属材料を堆積して形成される厚膜を適用することができる。その後、図8(a)に示すように、各画素形成領域Rpx(各色画素PXr、PXg、PXbの形成領域)ごとに、当該コンタクトメタルMTLに電気的に接続された画素電極15を形成する。   Next, as shown in FIG. 7C, a contact metal MTL made of a metal material is embedded in the contact hole HLd. Here, as the contact metal MTL, for example, a thick film formed by depositing a metal material such as copper (Cu) using an electroless plating method or the like can be applied. Thereafter, as shown in FIG. 8A, the pixel electrode 15 electrically connected to the contact metal MTL is formed for each pixel formation region Rpx (the formation region of each color pixel PXr, PXg, PXb).

画素電極15は、具体的には、アルミニウム(Al)、クロム(Cr)、銀(Ag)、パラジウム銀(AgPd)系の少なくとも何れかを含む金属または合金等からなる光反射特性を有する反射金属膜をスパッタリング法等を用いて薄膜形成し、所定の形状にパターニングすることによりコンタクトメタルMTLに電気的に接続された下層の反射金属層15aを形成する。その後、当該反射金属層15aを含む絶縁性基板11の一面側全域を被覆するように、錫ドープ酸化インジウム(Indium Thin Oxide;ITO)や亜鉛ドープ酸化インジウム等の透明電極材料からなる(光透過特性を有する)酸化金属膜を薄膜形成し、上記反射金属層15aの上面や端面が露出しないようにパターニングすることにより上層の導電性酸化金属層15bを形成する。   Specifically, the pixel electrode 15 is a reflective metal having a light reflection characteristic made of a metal or an alloy containing at least one of aluminum (Al), chromium (Cr), silver (Ag), and palladium silver (AgPd). The film is formed into a thin film by sputtering or the like, and patterned into a predetermined shape, thereby forming a lower reflective metal layer 15a electrically connected to the contact metal MTL. Thereafter, it is made of a transparent electrode material such as tin-doped indium oxide (ITO) or zinc-doped indium oxide so as to cover the entire area of the one surface side of the insulating substrate 11 including the reflective metal layer 15a (light transmission characteristics). The upper conductive metal oxide layer 15b is formed by patterning so that the upper surface and the end surface of the reflective metal layer 15a are not exposed.

このように、上層の酸化金属膜をパターニングする際に、下層側の反射金属層15aが露出しないようにすることにより、酸化金属膜と反射金属層15aとの間でエッチャントによる電池反応を引き起こさないようにすることができるとともに、下層側の反射金属層15aがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。   As described above, when the upper metal oxide film is patterned, by preventing the lower reflective metal layer 15a from being exposed, a battery reaction due to the etchant is not caused between the metal oxide film and the reflective metal layer 15a. In addition, the reflective metal layer 15a on the lower layer side can be prevented from being over-etched or suffering from etching damage.

次いで、反射金属層15a及び導電性酸化金属層15bからなる上記画素電極15を含む絶縁性基板11の一面側全域を被覆するように、化学気相成長法(CVD法)等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後パターニングすることにより、図8(b)に示すように、行方向に沿って互いに隣接する表示画素PIXに形成された画素電極15との間の領域(隣接する表示画素PIXとの境界領域)において、列方向に沿うように、後述するバンク18の最下層となる下地層18xを形成する。下地層18xは、図1において、供給電圧ラインLcと略同一形状であり、表示画素PIXの画素形成領域が複数のストライプ形状に開口されるように形成されている。   Next, a chemical vapor deposition method (CVD method) or the like is used so as to cover the entire area of one surface side of the insulating substrate 11 including the pixel electrode 15 including the reflective metal layer 15a and the conductive metal oxide layer 15b, for example. An insulating layer made of an inorganic insulating material such as a silicon oxide film or a silicon nitride film is formed and then patterned to form display pixels PIX adjacent to each other in the row direction as shown in FIG. 8B. In a region between the pixel electrode 15 (boundary region with the adjacent display pixel PIX), a base layer 18x that is a lowermost layer of the bank 18 described later is formed along the column direction. The underlayer 18x has substantially the same shape as the supply voltage line Lc in FIG. 1, and is formed so that the pixel formation region of the display pixel PIX is opened in a plurality of stripe shapes.

次いで、図9(a)に示すように、下地層18x上に、例えば銅(Cu)や銀(Ag)、アルミニウム(Al)、又は、これらを主成分とした金属単体又は合金等の低抵抗の非酸化金属材料からなるバンクメタル層18a(供給電圧ラインLc)を、表示画素PIXの画素形成領域が複数のストライプ形状に開口されるように形成する。バンクメタル層18aは表面が非酸化金属材料であれば、内部が非酸化金属材料以外の材料を含んでいてもよい。   Next, as shown in FIG. 9A, on the base layer 18x, for example, copper (Cu), silver (Ag), aluminum (Al), or a low resistance such as a single metal or an alloy mainly composed of these. The bank metal layer 18a (supply voltage line Lc) made of the non-oxide metal material is formed so that the pixel formation region of the display pixel PIX is opened in a plurality of stripe shapes. If the surface of the bank metal layer 18a is a non-oxide metal material, the inside may contain a material other than the non-oxide metal material.

具体的には、上記下地層18xを含む絶縁性基板11の一面側全域を被覆するように、例えばスパッタ法や真空蒸着法等を用いて上記金属材料の薄膜を形成し、フォトリソグラフィー技術を用いて下地層18x上に所定のパターンを有して残留させることによりバンクメタル層18aを形成する。バンクメタル層18aは、列方向に延在している部分において、行方向の両側部から下地層18xが露出するように行方向の幅が下地層18xよりも幅狭に形成されている。下地層18xは、平坦化膜14とバンクメタル層18aとの間の密着性を改善するために介在された層であり、その熱膨張係数は、平坦化膜14の熱膨張係数とバンクメタル層18aの熱膨張係数との間であることが好ましい。   Specifically, a thin film of the metal material is formed by using, for example, a sputtering method or a vacuum deposition method so as to cover the entire area of one surface side of the insulating substrate 11 including the base layer 18x, and a photolithography technique is used. Then, the bank metal layer 18a is formed by leaving the base layer 18x with a predetermined pattern. In the portion extending in the column direction, the bank metal layer 18a has a width in the row direction narrower than that of the base layer 18x so that the base layer 18x is exposed from both sides in the row direction. The underlayer 18x is an intervening layer for improving the adhesion between the planarization film 14 and the bank metal layer 18a, and the thermal expansion coefficient thereof is the same as that of the planarization film 14 and the bank metal layer. It is preferably between the thermal expansion coefficient of 18a.

これにより、図1に示すように、表示パネル10の列方向に配列された同一色の複数の表示画素PIXの画素形成領域(有機EL素子OELの有機EL層16の形成領域)Rpxがバンクメタル層18a及び下地層18xからなるバンク18により周囲を囲まれて画定され、当該画素形成領域Rpxごとに画素電極15(導電性酸化金属層15b)の上面が露出した状態となる。   As a result, as shown in FIG. 1, the pixel formation region (the formation region of the organic EL layer 16 of the organic EL element OEL) Rpx of the plurality of display pixels PIX of the same color arranged in the column direction of the display panel 10 is changed to the bank metal. The bank 18 including the layer 18a and the base layer 18x is surrounded and defined, and the upper surface of the pixel electrode 15 (conductive metal oxide layer 15b) is exposed for each pixel formation region Rpx.

次いで、絶縁性基板11を純水で洗浄した後、UVオゾン処理や酸素プラズマ処理等を施すことにより、上記バンク18により画定された各画素形成領域Rpxに露出する画素電極15表面(及び、画素電極15の周辺領域に露出する下地層18x表面を含むものであってもよい)の親液化を行う。親液化処理の際にバンクメタル層18aの表面の一部は酸化されてしまい、このままでは、バンクメタル層18aの表面に後述する撥液化処理を行うことができないため、バンクメタル層18aの表面の酸化膜を除去する。次いで、酸化膜が除去されたバンクメタル層18aの表面に選択的に撥液化処理を施す。   Next, the insulating substrate 11 is washed with pure water, and then subjected to UV ozone treatment, oxygen plasma treatment or the like, thereby exposing the surface of the pixel electrode 15 (and the pixel exposed to each pixel formation region Rpx defined by the bank 18). Lyophilization of the underlying layer 18x exposed in the peripheral region of the electrode 15). A part of the surface of the bank metal layer 18a is oxidized during the lyophilic process, and the liquid repellent process described later cannot be performed on the surface of the bank metal layer 18a. The oxide film is removed. Next, the surface of the bank metal layer 18a from which the oxide film has been removed is selectively subjected to a liquid repellency treatment.

ここで、画素電極15の親液化処理の一例であるUVオゾン処理においては、酸素ガス雰囲気中で絶縁性基板11に対して紫外光を照射することにより、活性酸素ラジカルを発生させて、画素電極15(ITO等からなる導電性酸化金属層)の表面を、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒に対して濡れ性が向上するように親液化(親水化)する。   Here, in the UV ozone treatment, which is an example of the lyophilic treatment of the pixel electrode 15, active oxygen radicals are generated by irradiating the insulating substrate 11 with ultraviolet light in an oxygen gas atmosphere, so that the pixel electrode 15 (conducting metal oxide layer made of ITO or the like), containing an organic compound-containing liquid containing a hole transporting material to be a hole transporting layer to be described later and an electron transporting light emitting material to be an electron transporting light emitting layer The liquid is made lyophilic (hydrophilic) so as to improve the wettability with respect to the organic compound-containing liquid or the organic solvent used in these solutions.

また、酸化膜除去処理は、上述したバンク18が一面側に形成された絶縁性基板11を過硫酸アンモニウム等の酸系の水溶液に浸漬することにより、バンクメタル層18aの表面をソフトエッチングして表面の酸化膜を除去した後、純水で洗浄し、乾燥させる。次いで行われるバンクメタル層18aの撥液化処理は、具体的には、絶縁性基板11をトリアジントリチオール又は官能基にフッ素を含むフッ素系トリアジンジチオール誘導体等のトリアジンチオール化合物の撥液処理溶液の処理槽内に挿入して浸漬する。この処理工程における撥液処理溶液の温度は概ね20〜30℃程度、浸漬時間は概ね数十秒〜10分程度に設定する。その後、絶縁性基板11を撥液処理溶液から取り出し、アルコール等により濯いで絶縁性基板11表面に残留する撥液処理溶液(トリアジンチオール化合物)を洗い流し、絶縁性基板11を純水で2次洗浄した後、窒素ガス(N)のブローにより乾燥させる。 Further, the oxide film removal treatment is performed by immersing the insulating substrate 11 having the bank 18 formed on one side in an acid-based aqueous solution such as ammonium persulfate to soft-etch the surface of the bank metal layer 18a. After removing the oxide film, it is washed with pure water and dried. Next, the lyophobic treatment of the bank metal layer 18a is specifically performed by treating the insulating substrate 11 with a lyophobic solution of a triazine thiol compound such as triazine trithiol or a fluorinated triazine dithiol derivative containing fluorine in a functional group. Insert into the bath and immerse. In this treatment step, the temperature of the liquid repellent treatment solution is set to about 20 to 30 ° C., and the immersion time is set to about several tens of seconds to 10 minutes. Thereafter, the insulating substrate 11 is removed from the liquid repellent treatment solution, rinsed with alcohol or the like to wash away the liquid repellent treatment solution (triazine thiol compound) remaining on the surface of the insulating substrate 11, and the insulating substrate 11 is subjected to secondary cleaning with pure water. Then, it is dried by blowing nitrogen gas (N 2 ).

このとき、トリアジンチオール化合物は、酸化膜除去処理で酸化膜が除去されたバンクメタル層18a表面の金属と選択的に結合して被膜が形成されることになるが、画素電極15表面の金属酸化物(導電性酸化金属層15b)や、下地層18xを形成する無機絶縁膜には撥液性を発現する程度には被膜されない。   At this time, the triazine thiol compound is selectively combined with the metal on the surface of the bank metal layer 18a from which the oxide film has been removed by the oxide film removal treatment to form a film, but the metal oxide on the surface of the pixel electrode 15 is formed. The material (conductive metal oxide layer 15b) or the inorganic insulating film forming the base layer 18x is not coated to such an extent that it exhibits liquid repellency.

すなわち、トリアジンチオール化合物の一例として適用可能なフッ素系トリアジンジチオール誘導体は、図11(a)に示すように、トリアジン(3個の窒素を含む六員環構造)の窒素(−N)にチオール基(−SH)が結合した分子構造に加え、特定のチオール基(−SH)のS原子にアルキル基(−CH−CH−)及びフッ化アルキル基(−CF−CF−CF−CF)が順次結合した分子構造を有し、他のトリアジンチオール化合物と同様に、図11(b)に示すように、それ自体が撥液性を示すトリアジントリチオールに加えてさらに撥液性を示すフッ素原子を含んでいるので、バンクメタル層18aの表面に形成される被膜は、トリアジントリチオールよりも強い撥液性を示す。なお、上述した処理工程において使用する撥液処理溶液の濃度は、概ね1×10−4〜1×10−2mol/Lの範囲が好ましい。 That is, a fluorine-based triazine dithiol derivative applicable as an example of a triazine thiol compound is a thiol group in nitrogen (—N) of triazine (six-membered ring structure containing three nitrogens) as shown in FIG. In addition to the molecular structure to which (—SH) is bonded, an alkyl group (—CH 2 —CH 2 —) and a fluorinated alkyl group (—CF 2 —CF 2 —CF 2 ) are added to the S atom of a specific thiol group (—SH). In addition to triazine trithiol, which has a molecular structure in which —CF 3 ) is sequentially bonded, and is similar to other triazine thiol compounds, as shown in FIG. Therefore, the coating film formed on the surface of the bank metal layer 18a exhibits stronger liquid repellency than triazine trithiol. The concentration of the liquid repellent treatment solution used in the treatment step described above is preferably in the range of approximately 1 × 10 −4 to 1 × 10 −2 mol / L.

なお、上記フッ素系トリアジンジチオール誘導体は、チオール基のS原子がアルキル基(−CH−CH−)と結合した分子構造を有しているが、直接フッ化アルキル基と結合してもよく、またトリアジンチオール化合物がバンクメタル層18aに被覆される際に著しい立体障害にならない限りアルキル基、フッ化アルキル基の炭素数に特別な制限はない。また、上記フッ素系トリアジンジチオール誘導体は、残る二つのチオール基の一つのS原子において、水素基に代わって直接又は間接的にフッ化アルキル基が置換形成されていてもよく、或いはフッ素原子を含む基の炭素間がオレフィン二重結合を有していてもよい。また、その他のトリアジンチオール誘導体として、例えば、6−ジメチルアミノ−1,3,5−トリアジン−2,4−ジチオール−ナトリウム塩或いは6−ジドデシルアミノ−1,3,5−トリアジン−2,4−ジチオール−ナトリウム塩を用い、水に溶解して被膜18cを被膜してもよい。 The fluorine-based triazine dithiol derivative has a molecular structure in which the S atom of the thiol group is bonded to the alkyl group (—CH 2 —CH 2 —), but may be directly bonded to the fluorinated alkyl group. In addition, there is no particular limitation on the number of carbon atoms of the alkyl group and the fluorinated alkyl group as long as the triazine thiol compound does not cause significant steric hindrance when the bank metal layer 18a is coated. Further, in the fluorine-based triazine dithiol derivative, in one S atom of the remaining two thiol groups, a fluorinated alkyl group may be substituted directly or indirectly in place of a hydrogen group, or contains a fluorine atom. Between the carbons of the group may have an olefin double bond. As other triazine thiol derivatives, for example, 6-dimethylamino-1,3,5-triazine-2,4-dithiol-sodium salt or 6-didodecylamino-1,3,5-triazine-2,4 -Dithiol-sodium salt may be used, and the film 18c may be coated by dissolving in water.

これにより、絶縁性基板11の一面側に形成された各構成のうち、親液化処理によって形成された酸化膜を酸化膜除去処理によって除去された、金属材料からなるバンクメタル層18aの表面では、トリアジンチオール化合物との結合性が著しく向上しているので、撥液性を十分に示す程度にトリアジンチオール化合物の被膜が形成され、一方、酸化金属層(ITO等)15bにより被覆された画素電極15の表面及び下地層18xの表面、画素電極15間から露出した平坦化膜14(或いは保護絶縁膜13)には付着しにくく、被膜がほとんど形成されない。したがって、同一の絶縁性基板11上において、バンクメタル層18aの表面のみが撥液化処理され、当該バンク18により画定された各画素形成領域Rpxに露出する画素電極15表面は撥液化処理されていない状態(親液性が保持された状態)が実現される。   Thereby, in each structure formed on the one surface side of the insulating substrate 11, on the surface of the bank metal layer 18a made of a metal material, the oxide film formed by the lyophilic process is removed by the oxide film removing process, Since the binding property with the triazine thiol compound is remarkably improved, the pixel electrode 15 covered with the metal oxide layer (ITO or the like) 15b is formed with a coating of the triazine thiol compound to the extent that the liquid repellency is sufficiently exhibited. The surface of the substrate and the surface of the underlying layer 18x and the planarizing film 14 (or the protective insulating film 13) exposed from between the pixel electrodes 15 are hardly attached, and a film is hardly formed. Therefore, on the same insulating substrate 11, only the surface of the bank metal layer 18a is subjected to the liquid repellent treatment, and the surface of the pixel electrode 15 exposed in each pixel formation region Rpx defined by the bank 18 is not subjected to the liquid repellent treatment. A state (a state in which lyophilicity is maintained) is realized.

なお、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が50°以上になる状態と規定する。また、「撥液性」に対する「親液性」とは、本実施形態においては、上記接触角が40°以下になる状態と規定する。   Note that “liquid repellency” used in the present embodiment refers to an organic compound-containing liquid containing a hole transport material to be a hole transport layer, which will be described later, and an electron transport light-emitting material to be an electron transport light-emitting layer. When the contact angle is measured by dropping an organic compound-containing liquid or an organic solvent used in these solutions onto an insulating substrate or the like, the contact angle is determined to be 50 ° or more. To do. Further, “lyophilic” with respect to “liquid repellency” is defined as a state in which the contact angle is 40 ° or less in the present embodiment.

また、表示パネル10の列方向に配列された同一色の各表示画素PIX(有機EL素子OEL)の画素形成領域Rpxが、撥液化処理されたバンク18により、隣接する他の色の表示画素PIX(有機EL素子OEL)の画素形成領域Rpxと隔離されるので、後述する有機EL層16となる発光層(電子輸送性発光層16b)を形成する際に、当該発光材料の溶液又は分散液(液状材料)を塗布する場合であっても、バンク18を越えて隣接する表示画素PIX(色画素PXr、PXg、PXb)に発光材料が混合することがなく、隣接する色画素相互での混色を防止することができる。   Further, the pixel forming regions Rpx of the display pixels PIX (organic EL elements OEL) of the same color arranged in the column direction of the display panel 10 are adjacent to the display pixels PIX of other adjacent colors by the bank 18 subjected to the liquid repellent treatment. Since it is isolated from the pixel formation region Rpx of the (organic EL element OEL), when forming a light emitting layer (electron transporting light emitting layer 16b) to be an organic EL layer 16 described later, a solution or a dispersion of the light emitting material ( Even when the liquid material is applied, the light emitting material is not mixed with the display pixels PIX (color pixels PXr, PXg, and PXb) adjacent to each other beyond the bank 18, and the color mixture between the adjacent color pixels can be performed. Can be prevented.

次いで、図9(b)に示すように、上記バンク18により囲まれた(画定された)各色の画素形成領域(有機EL素子OELの形成領域)Rpxに対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、溶液を連続的に流し込むノズルプリント法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥により残留溶媒を除去し正孔輸送層16aを形成する。続いて、図10(a)に示すように、当該正孔輸送層16a上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥により残留溶媒を除去し電子輸送性発光層16bを形成する。これにより、画素電極15上に正孔輸送層16a及び電子輸送性発光層16bからなる有機EL層(発光機能層)16が積層形成される。   Next, as shown in FIG. 9B, a plurality of droplets separated from each other with respect to the pixel formation region (formation region of the organic EL element OEL) Rpx of each color surrounded (defined) by the bank 18. Apply the solution or dispersion of the hole transport material in the same process by applying the inkjet printing method or the nozzle printing method that continuously pours the solution, and then remove the residual solvent by heat drying. Then, the hole transport layer 16a is formed. Subsequently, as shown in FIG. 10A, a solution or dispersion of an electron transporting light emitting material is applied on the hole transporting layer 16a, and then the residual solvent is removed by heating and drying to form an electron transporting light emitting layer 16b. Form. Thus, an organic EL layer (light emitting functional layer) 16 composed of the hole transport layer 16a and the electron transport light emitting layer 16b is laminated on the pixel electrode 15.

具体的には、有機高分子系の正孔輸送材料(担体輸送性材料)を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン/ポリスチレンスルホン酸水溶液(PEDOT/PSS;導電性ポリマーであるポリエチレンジオキシチオフェンPEDOTと、ドーパントであるポリスチレンスルホン酸PSSを水系溶媒に分散させた分散液)を、上記画素電極15(導電性酸化金属層15b)上に塗布した後、塗布された基板11を載置するステージ及び/又はステージ上の雰囲気を100℃以上の温度条件で加熱乾燥処理を行って残留溶媒を除去することにより、当該画素電極15上に有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層16aを形成する。   Specifically, as an organic compound-containing liquid containing an organic polymer-based hole transport material (carrier transport material), for example, a polyethylene dioxythiophene / polystyrene sulfonic acid aqueous solution (PEDOT / PSS; polyethylene disulfide as a conductive polymer). Oxythiophene PEDOT and a dispersion in which polystyrene sulfonate PSS as a dopant is dispersed in an aqueous solvent are applied on the pixel electrode 15 (conductive metal oxide layer 15b), and then the applied substrate 11 is placed. The organic polymer hole transport material is fixed on the pixel electrode 15 by performing a heat drying process on the stage and / or the atmosphere on the stage under a temperature condition of 100 ° C. or more to remove the residual solvent. Then, the hole transport layer 16a which is a carrier transport layer is formed.

ここで、画素電極15及びその周辺の下地層18xの表面は、上記有機化合物含有液(PEDOT/PSS)に対して親液性を有しているので、バンク18により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(画素電極15上)に充分馴染んで均等に広がる。   Here, since the surface of the pixel electrode 15 and the surrounding underlying layer 18x has lyophilicity with respect to the organic compound-containing liquid (PEDOT / PSS), the pixel formation region Rpx defined by the bank 18 is used. The organic compound-containing liquid applied to the liquid spreads evenly in the region (on the pixel electrode 15).

これにより、後述するように、有機化合物含有液を加熱乾燥処理する際に、当該有機化合物含有液が縁辺領域方向に引っ張られながら乾燥するので、正孔輸送層16aが画素電極15の中央表面上で盛り上がりすぎることがないため、膜厚の均一性が向上する。また、バンクメタル層18aの表面は、上記有機化合物含有液(PEDOT/PSS)に対して撥液性を有しているので、隣接する画素形成領域への有機化合物含有液の漏出や乗り越えを防止することができる。   Thus, as will be described later, when the organic compound-containing liquid is heat-dried, the organic compound-containing liquid is dried while being pulled toward the edge region, so that the hole transport layer 16a is formed on the center surface of the pixel electrode 15. Therefore, the film thickness is improved. Further, since the surface of the bank metal layer 18a has liquid repellency with respect to the organic compound-containing liquid (PEDOT / PSS), the leakage of the organic compound-containing liquid to the adjacent pixel formation region and overcoming it are prevented. can do.

また、有機高分子系の電子輸送性発光材料(担体輸送性材料)を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、水や或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解した溶液を、上記正孔輸送層16a上に塗布した後、窒素雰囲気中でステージを加熱或いは1Torr以下の減圧雰囲気下でステージ上の雰囲気を加熱して乾燥処理を行って溶媒を除去することにより、正孔輸送層16a上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層16bを形成する。   Further, as an organic compound-containing liquid containing an organic polymer-based electron-transporting light-emitting material (carrier-transporting material), for example, a light-emitting material containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene is used as a water. Alternatively, after applying a solution dissolved in an organic solvent such as tetralin, tetramethylbenzene, mesitylene, and xylene on the hole transport layer 16a, the stage is heated in a nitrogen atmosphere or on a stage under a reduced pressure atmosphere of 1 Torr or less. The organic polymer electron-transporting light-emitting material is fixed on the hole transport layer 16a by heating and drying the atmosphere and removing the solvent, so that the electrons are the carrier transport layer and the light-emitting layer. The transporting light emitting layer 16b is formed.

この場合においても、上述した正孔輸送層16aと同様に、画素電極15上の正孔輸送層16a及びその周辺の下地層18xの表面は、上記有機化合物含有液に対して親液性を有しているので、バンク18により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(正孔輸送層16a上)に充分馴染んで均等に広がる。   Also in this case, like the hole transport layer 16a described above, the surface of the hole transport layer 16a on the pixel electrode 15 and the surrounding underlying layer 18x are lyophilic with respect to the organic compound-containing liquid. Therefore, the organic compound-containing liquid applied to the pixel formation region Rpx defined by the bank 18 is sufficiently familiar and spread evenly within the region (on the hole transport layer 16a).

これにより、後述するように、有機化合物含有液を加熱乾燥処理する際に、当該有機化合物含有液が縁辺領域方向に引っ張られながら乾燥するので、正孔輸送層16a上に形成される電子輸送性発光層16bの膜厚の均一性が向上する。また、バンクメタル層18aの表面は、上記有機化合物含有液に対して撥液性を有しているので、隣接する画素形成領域への有機化合物含有液の漏出や乗り越えを防止することができる。   Thus, as described later, when the organic compound-containing liquid is heat-dried, the organic compound-containing liquid is dried while being pulled in the direction of the edge region, so that the electron transport property formed on the hole transport layer 16a The film thickness uniformity of the light emitting layer 16b is improved. Moreover, since the surface of the bank metal layer 18a has liquid repellency with respect to the organic compound-containing liquid, it is possible to prevent the organic compound-containing liquid from leaking out and getting over the adjacent pixel formation region.

その後、図10(b)に示すように、少なくとも各画素形成領域Rpxを含む絶縁性基板11上に光透過性を有する導電層(透明電極層)を形成し、上記有機EL層16(正孔輸送層16a及び電子輸送性発光層16b)を介して各画素電極15に対向する共通の対向電極(例えばカソード電極)17を形成する。ここで、対向電極17は、例えば真空蒸着法やスパッタリング法等により電子注入層となるカルシウム(Ca)やバリウム(Ba)、マグネシウム、フッ化リチウム等の金属材料からなる薄膜を形成した後、その上層にスパッタ法等によりITO等の透明電極層を積層形成した、厚さ方向に透明な膜構造を適用することができる。   Thereafter, as shown in FIG. 10B, a light-transmissive conductive layer (transparent electrode layer) is formed on the insulating substrate 11 including at least each pixel formation region Rpx, and the organic EL layer 16 (holes) is formed. A common counter electrode (for example, cathode electrode) 17 is formed to face each pixel electrode 15 via the transport layer 16a and the electron transport light emitting layer 16b). Here, the counter electrode 17 is formed by forming a thin film made of a metal material such as calcium (Ca), barium (Ba), magnesium, lithium fluoride, or the like, which becomes an electron injection layer by, for example, vacuum deposition or sputtering. A transparent film structure in the thickness direction in which a transparent electrode layer such as ITO is laminated on the upper layer by sputtering or the like can be applied.

また、対向電極17は、上記画素電極15に対向する領域のみならず、各画素形成領域Rpx(有機EL素子OELの形成領域)を画定するバンク18上にまで延在する単一の導電層として形成されるとともに、バンク18を形成するバンクメタル層18aと電気的に接続されるように接合される。これにより、バンク18を形成するバンクメタル層18aを各表示画素PIXに共通に接続された共通電圧ライン(カソードライン)Lcとして適用することができる。このように、各表示画素PIX(有機EL素子OEL)間に対向電極17と等電位のバンクメタル層18aを網羅することによってカソード全体のシート抵抗を下げ、表示パネル10全体で均一な表示特性にすることができる。   The counter electrode 17 is not only a region facing the pixel electrode 15 but also a single conductive layer extending to the bank 18 that defines each pixel formation region Rpx (formation region of the organic EL element OEL). It is formed and joined so as to be electrically connected to the bank metal layer 18 a forming the bank 18. Thereby, the bank metal layer 18a forming the bank 18 can be applied as a common voltage line (cathode line) Lc connected in common to each display pixel PIX. Thus, by covering the counter metal 17 and the equipotential bank metal layer 18a between the display pixels PIX (organic EL elements OEL), the sheet resistance of the entire cathode is lowered, and the display panel 10 as a whole has uniform display characteristics. can do.

次いで、上記対向電極17を形成した後、絶縁性基板11の一面側全域に保護絶縁膜(パッシベーション膜)としてシリコン酸化膜やシリコン窒化膜等からなる封止層19をCVD法等を用いて形成し、さらに、UV硬化又は熱硬化接着剤を用いて、封止蓋や封止基板20を接合する(貼り合わせる)ことにより、図5、図6に示したような断面構造を有する表示パネル10が完成する。   Next, after the counter electrode 17 is formed, a sealing layer 19 made of a silicon oxide film, a silicon nitride film, or the like is formed as a protective insulating film (passivation film) over the entire surface of the one surface side of the insulating substrate 11 using a CVD method or the like. Furthermore, the display panel 10 having the cross-sectional structure as shown in FIGS. 5 and 6 is obtained by bonding (bonding) the sealing lid and the sealing substrate 20 using UV curing or thermosetting adhesive. Is completed.

なお、上述した実施形態においては、有機EL層16が正孔輸送層16a及び電子輸送性発光層16bからなる場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、また、間に適宜担体輸送層が介在してもよく、その他の担体輸送層の組合せであってもよい。
また、上記実施形態では、画素電極15をアノードとしたが、これに限らずカソードとしてもよい。このとき、有機EL層16は、画素電極15に接する担体輸送層が電子輸送性の層であればよい。
In the above-described embodiment, the case where the organic EL layer 16 includes the hole transport layer 16a and the electron transporting light emitting layer 16b has been described. However, the present invention is not limited to this, for example, hole transport. The electron-transporting light-emitting layer alone may be used, the hole-transporting light-emitting layer and the electron transporting layer may be used, or a carrier transporting layer may be appropriately interposed between them, or a combination of other carrier transporting layers may be used. .
In the above embodiment, the pixel electrode 15 is an anode. However, the present invention is not limited to this and may be a cathode. At this time, in the organic EL layer 16, the carrier transport layer in contact with the pixel electrode 15 may be an electron transport layer.

(比較検証)
次に、上述した本発明に係る表示装置の製造方法に特有の作用効果について、具体的に検証する。
図12は、UVオゾン処理における紫外光の照射時間と純水接触角との関係を示す実験データであり、図13は、親液化処理後のソフトエッチングの処理時間と撥液化処理後の純水接触角との関係を示す実験データである。ここで、図12(a)及び図13(a)は、各実験により得られた数値データの表であり、図12(b)及び図13(b)は、図12(a)及び図13(a)に示した数値データをグラフ化したものである。
(Comparison verification)
Next, specific effects of the above-described display device manufacturing method according to the present invention will be specifically verified.
FIG. 12 is experimental data showing the relationship between the ultraviolet light irradiation time and the pure water contact angle in the UV ozone treatment, and FIG. 13 shows the soft etching treatment time after the lyophilic treatment and the pure water after the lyophobic treatment. It is an experimental data which shows the relationship with a contact angle. Here, FIGS. 12 (a) and 13 (a) are tables of numerical data obtained by each experiment, and FIGS. 12 (b) and 13 (b) are FIGS. 12 (a) and 13 (b). It is a graph of the numerical data shown in (a).

上述した実施形態においては、一面側に突出して配設されたバンク18により、各表示画素PIX(有機EL素子OEL)の画素形成領域Rpxが画定された絶縁性基板11において、UVオゾン処理等により親液化処理した後、過硫酸アンモニウム等の酸系の水溶液に浸漬してバンク18の表面にソフトエッチングを施し、その後、トリアジンチオール化合物等の撥液処理溶液に浸漬してバンク表面にトリアジンチオール化合物の被膜を形成し、撥液化することにより、絶縁性基板11上に親液性を示す領域(画素電極表面)と、撥液性を示す領域(バンク表面)とを共存させた親疎水パターンを形成する製造方法を示した。   In the above-described embodiment, the insulating substrate 11 in which the pixel formation region Rpx of each display pixel PIX (organic EL element OEL) is defined by the bank 18 arranged to protrude to the one surface side is subjected to UV ozone treatment or the like. After the lyophilic treatment, the surface of the bank 18 is immersed in an acid-based aqueous solution such as ammonium persulfate to perform soft etching, and then immersed in a liquid-repellent treatment solution such as a triazine thiol compound to form a triazine thiol compound on the bank surface. By forming a film and making it liquid repellent, a hydrophilic / hydrophobic pattern is formed on the insulating substrate 11 in which a region showing lyophilicity (pixel electrode surface) and a region showing liquid repellency (bank surface) coexist. The manufacturing method is shown.

ここで、絶縁性基板上に親疎水パターンを形成する方法としては、上述した実施形態に示した製造方法の他に、例えば撥液処理溶液に絶縁性基板を浸漬してバンク表面を撥液化した後、UVオゾン処理や酸素プラズマ処理等により各画素形成領域に露出する画素電極(導電性酸化金属層)表面を親液化する手法(以下、便宜的に「第1の比較例」と記す)が考えられる。   Here, as a method for forming the hydrophilic / hydrophobic pattern on the insulating substrate, in addition to the manufacturing method shown in the above-described embodiment, for example, the insulating substrate is immersed in a liquid-repellent treatment solution to make the bank surface liquid-repellent. Thereafter, a method of making the surface of the pixel electrode (conductive metal oxide layer) exposed to each pixel formation region lyophilic by UV ozone treatment or oxygen plasma treatment (hereinafter referred to as “first comparative example” for convenience) Conceivable.

このような製造方法においては、先の工程において撥液化したバンク表面に形成された撥液性の被膜(トリアジンチオール化合物の被膜)が、親液化処理の際のUVオゾン処理や酸素プラズマ処理により分解されて、バンク表面の撥液性が低下してしまい、有機化合物含有液を塗布する際に、隣接する画素形成領域(有機EL素子)に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)が生じたりする等の問題を有している。   In such a manufacturing method, the liquid repellent coating (triazine thiol compound coating) formed on the bank surface that has been made liquid repellent in the previous step is decomposed by UV ozone treatment or oxygen plasma treatment during lyophilic treatment. As a result, the liquid repellency of the bank surface decreases, and when an organic compound-containing liquid is applied, light emitting materials of different colors are mixed in adjacent pixel formation regions (organic EL elements) to emit light between display pixels. There are problems such as color mixing (color mixing).

このような問題を回避する手法としては、例えばUVオゾン処理や酸素プラズマ処理等により各画素形成領域の画素電極を親液化した後、バンク表面をソフトエッチングすることなしに撥液処理溶液に絶縁性基板を浸漬してバンク表面に撥液性の被膜を形成させて撥液化する製造方法(以下、便宜的に「第2の比較例」と記す)が考えられる。   As a technique for avoiding such a problem, for example, after making the pixel electrode of each pixel formation region lyophilic by UV ozone treatment or oxygen plasma treatment, the liquid repellent treatment solution is insulative without soft etching the bank surface. A manufacturing method (hereinafter referred to as “second comparative example” for the sake of convenience) in which a substrate is immersed to form a liquid-repellent film on the bank surface to make it liquid-repellent is considered.

この場合、バンク(又はバンク表面)を形成する金属材料として、銅や銀、又はこれらを主成分とする低抵抗の合金を適用した場合、UVオゾン処理や酸素プラズマ処理等によりこれらの金属の表面に形成された酸化膜を除去していないので、後続する撥液化処理において撥液性の被膜(トリアジンチオール化合物の被膜)が形成されにくくなったり、有機EL層上に形成される対向電極(例えばカソード電極)とバンクとの接合性が低下して接触抵抗が高くなる等の問題を有している。特に、バンクを形成する金属材料として、低抵抗で比較的安価な銅を適用した場合、銀を適用した場合に比較して酸化されやすく、撥液化処理におけるトリアジンチオール化合物の結合が極端に起こりにくくなり、撥液性の被膜が充分に形成されず撥液性が著しく低下する傾向がある。   In this case, when copper, silver, or a low-resistance alloy containing these as a main component is applied as the metal material for forming the bank (or the bank surface), the surface of these metals by UV ozone treatment or oxygen plasma treatment, etc. Since the oxide film formed on the surface of the organic EL layer is not removed, it is difficult to form a liquid repellent film (triazine thiol compound film) in the subsequent liquid repellent treatment, or a counter electrode formed on the organic EL layer (for example, There is a problem that the contact resistance is increased due to a decrease in the bondability between the cathode electrode) and the bank. In particular, when copper, which is a low-resistance and relatively inexpensive, is applied as a metal material for forming a bank, it is more likely to be oxidized than when silver is applied, and the triazine thiol compound is extremely unlikely to be bonded in the lyophobic treatment. Therefore, the liquid repellency film is not sufficiently formed and the liquid repellency tends to be remarkably lowered.

ここで、上記第1及び第2の比較例において、各々バンクを形成する金属材料として、銅を用い、親液化処理としてUVオゾン処理を適用した場合の純水接触角を測定すると、表1に示すように、銅をトリアジンチオール化合物の撥液処理溶液に浸漬して被膜を形成し撥液化した後、UVオゾン処理を施す第1の比較例においては、純水接触角が73.2°となり、また、銅をUVオゾン処理した後、バンク表面をソフトエッチングすることなしに撥液処理溶液に浸漬して撥液化する第2の比較例においては、純水接触角が54.5°となり、いずれの場合においても純水接触角が比較的低くく、撥液性が低下することが判明した。   Here, in the first and second comparative examples, when copper is used as the metal material for forming the bank, and the pure water contact angle is measured when UV ozone treatment is applied as the lyophilic treatment, Table 1 shows As shown, in the first comparative example in which copper is immersed in a liquid repellent treatment solution of a triazine thiol compound to form a coating film to make the liquid repellent and then subjected to UV ozone treatment, the pure water contact angle is 73.2 °. In addition, in the second comparative example in which copper is subjected to UV ozone treatment and then immersed in a liquid repellent treatment solution without soft etching the bank surface, the pure water contact angle is 54.5 °. In any case, it was found that the pure water contact angle is relatively low and the liquid repellency is lowered.

Figure 0004366721
Figure 0004366721

一方、上述した実施形態にも示したように、画素電極上に形成される有機EL層(正孔輸送層)の材料として、PEDOT/PSS等の有機化合物含有液を適用した場合、当該溶液の塗布乾燥工程において凝集しやすく、形成される正孔輸送層の膜厚が不均一になりやすいという特性を有している。ここで、PEDOT/PSSを適用した正孔輸送層の膜厚を均一化するためには、画素電極(導電性酸化金属層)の表面の純水接触角を概ね10°以下になるように親液化処理を行う必要がある。   On the other hand, as shown in the above-described embodiment, when an organic compound-containing liquid such as PEDOT / PSS is applied as a material for the organic EL layer (hole transport layer) formed on the pixel electrode, It has the characteristics that it is easy to aggregate in the coating and drying process and the film thickness of the formed hole transport layer tends to be non-uniform. Here, in order to make the film thickness of the hole transport layer to which PEDOT / PSS is applied uniform, the pure water contact angle on the surface of the pixel electrode (conductive metal oxide layer) is set to approximately 10 ° or less. It is necessary to perform liquefaction treatment.

このような観点に基づいて、上述した実施形態に示した製造方法における各処理工程ごとの純水接触角を検証すると、まず、絶縁性基板に対してUVオゾン処理を施し、画素電極(導電性酸化金属層)表面を親液化する処理においては、図3に示すように、紫外光の照射時間(UV照射時間)が長くなるほど、画素電極表面の純水接触角が10°以下にまで低くなり、上述したPEDOT/PSSに対する親液性が向上することが判明した。   Based on such a viewpoint, when the pure water contact angle for each processing step in the manufacturing method shown in the embodiment described above is verified, first, the ozone substrate is subjected to UV ozone treatment, and the pixel electrode (conductive In the process of making the surface of the metal oxide layer) lyophilic, as shown in FIG. 3, the longer the ultraviolet light irradiation time (UV irradiation time), the lower the pure water contact angle of the pixel electrode surface to 10 ° or less. It was found that the lyophilicity with respect to the above-mentioned PEDOT / PSS was improved.

ここで、上記純水接触角の測定は、具体的には、親液化処理として、フィルジェン株式会社製のUVオゾンクリーナー(型式:NL−UV253)を用い、酸素注入条件として流量10L/min、注入時間0.3minに設定し、画素電極表面に形成されるITO膜(導電性酸化金属層)をUVオゾン処理したものを用いた。   Here, the measurement of the pure water contact angle is, specifically, a UV ozone cleaner (model: NL-UV253) manufactured by Philgen Co., Ltd. is used as the lyophilic process, and the flow rate is 10 L / min as the oxygen injection condition. The injection time was set to 0.3 min, and an ITO film (conductive metal oxide layer) formed on the surface of the pixel electrode was subjected to UV ozone treatment.

これにより、絶縁性基板(ITO膜からなる導電性酸化金属層を備えた画素電極)に対する親液化処理として、概ね4分(min)以上紫外光を照射することにより10°以下の純水接触角が得られ、より好ましくは、10分(min)程度照射することにより10°以下の純水接触角が安定的に得られることが判明した。   Thus, as a lyophilic treatment for the insulating substrate (pixel electrode having a conductive metal oxide layer made of an ITO film), pure water contact angle of 10 ° or less by irradiating with ultraviolet light for approximately 4 minutes (min) or longer. More preferably, it was found that a pure water contact angle of 10 ° or less can be stably obtained by irradiation for about 10 minutes (min).

次いで、上記UVオゾン処理の後、1.0wt%の濃度で、室温程度の液温に設定された過硫酸アンモニウム水溶液に絶縁性基板を浸漬してソフトエッチングを施すことにより、上記UVオゾン処理によりバンクを形成する銅の表面に形成された酸化膜を除去する。その後、トリアジンチオール化合物の撥液処理溶液に浸漬してバンクを形成する銅の表面に撥液性の被膜を形成して撥液化処理を行う。この場合のバンク(銅)表面の純水接触角は、図13に示すように、ソフトエッチングの処理時間(過硫酸アンモニウム水溶液への浸漬時間)が長くなるほど上昇し、上述した表1に示したように、ソフトエッチングを行わずに撥液化処理を行った場合の純水接触角(73.2°、54.5°)に比較して、PEDOT/PSSに対して充分な撥液性を示す130°程度に設定されることが判明した。   Next, after the UV ozone treatment, an insulating substrate is immersed in an aqueous solution of ammonium persulfate at a concentration of 1.0 wt% and set to a liquid temperature of about room temperature, and soft etching is performed. The oxide film formed on the surface of the copper forming the film is removed. Thereafter, the film is immersed in a liquid repellent treatment solution of a triazine thiol compound to form a liquid repellent film on the surface of copper forming the bank, and a liquid repellent treatment is performed. As shown in FIG. 13, the pure water contact angle on the bank (copper) surface in this case increases as the soft etching treatment time (immersion time in an aqueous solution of ammonium persulfate) becomes longer. In addition, compared with the pure water contact angle (73.2 °, 54.5 °) when the lyophobic treatment is performed without performing soft etching, 130 shows a sufficient lyophobic property against PEDOT / PSS. It was found to be set to about °.

これにより、絶縁性基板上に配設されたバンク(銅)に対する撥液化処理に先立って実行するソフトエッチングとして、概ね10秒以上過硫酸アンモニウム水溶液に浸漬することにより130°程度の純水接触角が安定的に得られることが判明した。
また、この撥液化処理を行った後の画素電極(ITO膜)表面の純粋接触角は、図13に示すように、ソフトエッチングの処理時間に関わらず、略一定(概ね9〜11°程度)となり、PEDOT/PSSに対する充分な親液性を維持していることが判明した。
Thus, as a soft etching performed prior to the liquid repellency treatment for the bank (copper) disposed on the insulating substrate, a pure water contact angle of about 130 ° is obtained by immersing in an aqueous ammonium persulfate solution for approximately 10 seconds or more. It was found that it can be obtained stably.
Further, as shown in FIG. 13, the pure contact angle of the surface of the pixel electrode (ITO film) after the liquid repellency treatment is substantially constant (approximately 9 to 11 °) regardless of the soft etching treatment time. Thus, it has been found that sufficient lyophilicity against PEDOT / PSS is maintained.

このように、金属材料により形成されたバンクにより各表示画素(有機EL素子)の形成領域が画定された絶縁性基板(パネル基板)において、UVオゾン処理等により画素形成領域(画素電極)の親液化処理を行い、その後、バンク表面のソフトエッチングを施した後、トリアジンチオール化合物の被膜を形成して撥液化する製造方法によれば、画素形成領域に露出する画素電極(ITO膜)表面における純水接触角を概ね10°以下として良好な親液性を実現することができるとともに、当該画素形成領域を画定するバンク表面における純水接触角を概ね130°以上として良好な撥液性を実現することができるので、有機EL層を形成するための有機化合物含有液(PEDOT/PSS等)を絶縁性基盤上に塗布する工程において、有機化合物含有液が画素電極上の全域に充分馴染んで広がり膜厚が均一化された有機EL層(発光機能層)を形成することができるとともに、隣接する画素形成領域(有機EL素子)に異なる色の発光材料が混入して表示画素間で発光色の混合(混色)等が生じる現象を防止することができる。   As described above, in the insulating substrate (panel substrate) in which the formation region of each display pixel (organic EL element) is defined by the bank formed of the metal material, the parent of the pixel formation region (pixel electrode) by UV ozone treatment or the like. According to the manufacturing method in which a liquefaction treatment is performed and then the bank surface is soft etched and then a triazine thiol compound film is formed to make the liquid repellent, the purity of the surface of the pixel electrode (ITO film) exposed in the pixel formation region is reduced. A good lyophilic property can be realized by setting the water contact angle to approximately 10 ° or less, and a good liquid repellency is realized by setting the pure water contact angle on the bank surface defining the pixel formation region to approximately 130 ° or more. In the step of applying an organic compound-containing liquid (such as PEDOT / PSS) for forming an organic EL layer on an insulating substrate, An organic EL layer (light-emitting functional layer) in which the compound-containing liquid is sufficiently familiar and spreads over the entire area of the pixel electrode to form a uniform film thickness can be formed, and different colors are used for adjacent pixel formation regions (organic EL elements). It is possible to prevent a phenomenon in which a mixture of light emission colors (mixed color) occurs between display pixels due to mixing of the light emitting materials.

また、UVオゾン処理等による親液化処理によりバンク表面に形成される酸化膜が、撥液化処理前のソフトエッチングにより除去されるので、有機EL層の形成後に各画素形成領域(画素電極)に共通に設けられる対向電極と上記バンクとの接合性が向上して、良好な電気的な接続を実現することができる。   In addition, since the oxide film formed on the bank surface by lyophilic treatment such as UV ozone treatment is removed by soft etching before the lyophobic treatment, it is common to each pixel formation region (pixel electrode) after the formation of the organic EL layer. As a result, the bonding property between the counter electrode and the bank can be improved, and good electrical connection can be realized.

したがって、発光動作時における発光開始電圧や、有機EL層から放射される光の波長(色度)の設計値からのずれを抑制して、所望の表示画質を得ることできるとともに、有機EL素子の劣化や接続不良の発生を抑制して、信頼性や寿命に優れた表示パネルを実現することができる。   Accordingly, it is possible to suppress the deviation from the design value of the light emission starting voltage and the wavelength (chromaticity) of light emitted from the organic EL layer during the light emitting operation, and to obtain a desired display image quality. It is possible to realize a display panel with excellent reliability and lifetime by suppressing the occurrence of deterioration and poor connection.

なお、上述した比較検証においては、画素電極の親液化処理としてUVオゾン処理を適用した場合について説明したが、本発明はこれに限定されるものではなく、UVオゾン処理と同様に、プラズマ中で酸素ラジカルを発生させて、画素電極(ITO等からなる導電性酸化金属層)の表面を親液化(親水化)する酸素プラズマ処理により親液化処理を施す場合であっても、上記実験データと略同等の結果が得られ、同等の効果を得ることができる。   In the comparative verification described above, the case where the UV ozone treatment is applied as the lyophilic treatment of the pixel electrode has been described. However, the present invention is not limited to this, and in the plasma as in the UV ozone treatment. Even when lyophilic treatment is performed by oxygen plasma treatment in which oxygen radicals are generated to lyophilic (hydrophilize) the surface of the pixel electrode (conductive metal oxide layer made of ITO or the like), Equivalent results can be obtained and equivalent effects can be obtained.

本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図である。It is a schematic plan view which shows an example of the pixel arrangement state of the display panel applied to the display apparatus which concerns on this invention. 本発明に係る表示装置の表示パネルに2次元配列される各表示画素(表示素子及び画素駆動回路)の回路構成例を示す等価回路図である。FIG. 3 is an equivalent circuit diagram illustrating a circuit configuration example of each display pixel (display element and pixel driving circuit) two-dimensionally arranged on the display panel of the display device according to the present invention. 本実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図である。It is a plane layout figure which shows an example of the display pixel applicable to the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示画素の平面レイアウトの要部詳細図である。It is a principal part detail drawing of the planar layout of the display pixel which concerns on this embodiment. 本実施形態に係る平面レイアウトを有する表示画素におけるA−A断面を示す概略断面図である。It is a schematic sectional drawing which shows the AA cross section in the display pixel which has the plane layout which concerns on this embodiment. 本実施形態に係る平面レイアウトを有する表示画素におけるB−B断面を示す概略断面図である。It is a schematic sectional drawing which shows the BB cross section in the display pixel which has the planar layout which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その1)である。It is process sectional drawing (the 1) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その2)である。It is process sectional drawing (the 2) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その3)である。It is process sectional drawing (the 3) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図(その4)である。It is process sectional drawing (the 4) which shows an example of the manufacturing method of the display apparatus (display panel) which concerns on this embodiment. 本実施形態に係る表示装置(表示パネル)に形成されるバンク表面の被膜材料の化学構造式及び被膜材料がバンクメタル層に被膜した状態での結合を示す概念図である。It is a conceptual diagram which shows the coupling | bonding in the state which the chemical structural formula of the coating material of the bank surface formed in the display apparatus (display panel) concerning this embodiment, and the coating material coat | covered the bank metal layer. UVオゾン処理における紫外光の照射時間と純水接触角との関係を示す実験データである。It is an experimental data which shows the relationship between the irradiation time of the ultraviolet light in UV ozone treatment, and a pure water contact angle. 親液化処理後のソフトエッチングの処理時間と撥液化処理後の純水接触角との関係を示す実験データである。It is experimental data which shows the relationship between the processing time of the soft etching after a lyophilic process, and the pure water contact angle after a lyophobic process.

符号の説明Explanation of symbols

10 表示パネル
11 絶縁性基板
15 画素電極
15a 反射金属層
15b 導電性酸化金属層
16 有機EL層
16a 正孔輸送層
16b 電子輸送性発光層
17 対向電極
18 バンク
18x 下地層
18a バンクメタル層
PIX 表示画素
Rpx 画素形成領域
DESCRIPTION OF SYMBOLS 10 Display panel 11 Insulating substrate 15 Pixel electrode 15a Reflective metal layer 15b Conductive metal oxide layer 16 Organic EL layer 16a Hole transport layer 16b Electron transport light emitting layer 17 Counter electrode 18 Bank 18x Underlayer 18a Bank metal layer PIX Display pixel Rpx pixel formation area

Claims (6)

画素電極、担体輸送層及び対向電極を有する有機EL素子を含む複数の表示画素を備えた表示装置の製造方法において、
前記画素電極は、表面が導電性の酸化金属層により形成されており、
基板上にそれぞれ前記画素電極が設けられた前記複数の表示画素の形成領域を囲むようにして、隣接する前記画素形成領域間に、無機絶縁膜からなる下地層と、前記下地層上に少なくとも表面が非酸化金属材料により形成されたバンクメタル層を有する隔壁を形成する工程と、
UVオゾン処理又は酸素プラズマ処理により、前記画素電極表面を親液化する工程と、
前記画素電極表面を親液化する工程の後に、前記画素電極表面を親液化する工程で形成された、前記隔壁の前記バンクメタル層の表面の酸化膜をエッチングする工程と、
前記隔壁の前記バンクメタル層の表面の酸化膜をエッチングする工程の後に、前記隔壁の前記バンクメタル層の表面にトリアジンチオール化合物を結合させて、前記隔壁の前記バンクメタル層の表面を撥液化する工程と、
前記画素形成領域内の前記親液化された前記画素電極上に、前記担体輸送性材料を含む溶液を塗布、乾燥して、前記担体輸送層を形成する工程と、
を含むことを特徴とする表示装置の製造方法。
In a method for manufacturing a display device including a plurality of display pixels including an organic EL element having a pixel electrode, a carrier transport layer, and a counter electrode,
The pixel electrode has a surface formed of a conductive metal oxide layer,
A base layer made of an inorganic insulating film is provided between the adjacent pixel formation regions so as to surround the display pixel formation regions in which the pixel electrodes are provided on the substrate, respectively , and at least the surface is not on the base layer. forming a partition wall having a bank metal layer formed by a metal oxide material,
A step of making the pixel electrode surface lyophilic by UV ozone treatment or oxygen plasma treatment;
Etching the oxide film on the surface of the bank metal layer of the partition formed in the step of making the pixel electrode surface lyophilic after the step of making the pixel electrode surface lyophilic;
After the step of etching the oxide film on the surface of the bank metal layer of the partition wall, the the surface of the bank metal layer by bonding the triazine thiol compound of the partition wall, the surface of the bank metal layer of the partition wall lyophobic Process,
Applying the solution containing the carrier transporting material on the lyophilic pixel electrode in the pixel formation region and drying to form the carrier transport layer;
A method for manufacturing a display device, comprising:
前記画素電極表面を親液化する工程は、UVオゾン処理又は酸素プラズマ処理により、少なくとも前記画素電極表面を、前記担体輸送層を形成する担体輸送性材料を含む溶液に対して親液化することを特徴とする請求項1記載の表示装置の製造方法。 The step of lyophilicizing the pixel electrode surface is characterized in that at least the pixel electrode surface is made lyophilic with respect to a solution containing a carrier transporting material forming the carrier transport layer by UV ozone treatment or oxygen plasma treatment. A method for manufacturing a display device according to claim 1. 前記隔壁の前記バンクメタル層の表面を撥液化する工程は、前記トリアジンチオール化合物の溶液に前記基板を浸漬し、前記隔壁の前記バンクメタル層の表面に前記トリアジンチオール化合物を結合させて、前記担体輸送性材料を含む溶液に対して撥液性を有する被膜を形成することを特徴とする請求項1記載の表示装置の製造方法。 Process of lyophobic surface of the bank metal layer of the partition wall, the substrate was immersed in a solution of the triazine thiol compounds, said to bind the triazine thiol compound on the surface of the bank metal layer of the partition wall, the carrier The method for manufacturing a display device according to claim 1, wherein a film having liquid repellency is formed on a solution containing a transportable material. 前記表示画素の形成領域は、前記隔壁により画定されることを特徴とする請求項1乃至3のいずれかに記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 1, wherein the display pixel formation region is defined by the partition wall. 前記担体輸送層を介して前記複数の表示画素の前記画素電極に共通に対向し、かつ、前記撥液化された前記隔壁上に延在して電気的に接続された単一の対向電極を形成する工程と、をさらに含むことを特徴とする請求項1乃至4のいずれかに記載の表示装置の製造方法。 Forming a single counter electrode that is commonly opposed to the pixel electrodes of the plurality of display pixels via the carrier transport layer and that is electrically connected to extend on the liquid-repellent partition walls The method for manufacturing a display device according to claim 1, further comprising a step of: 請求項1乃至5のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする表示装置。 A display device manufactured by the method for manufacturing a display device according to claim 1.
JP2006152964A 2006-05-10 2006-06-01 Display device and manufacturing method thereof Expired - Fee Related JP4366721B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006152964A JP4366721B2 (en) 2006-06-01 2006-06-01 Display device and manufacturing method thereof
TW096116622A TW200802843A (en) 2006-05-10 2007-05-10 Display device and manufacturing method thereof
KR1020070045690A KR100868427B1 (en) 2006-05-10 2007-05-10 Display device and manufacturing method thereof
US11/801,696 US7892059B2 (en) 2006-05-10 2007-05-10 Manufacturing method for organic electroluminescent display device including etching partition wall after imparting lyophilicity to partion wall and pixel electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006152964A JP4366721B2 (en) 2006-06-01 2006-06-01 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007323963A JP2007323963A (en) 2007-12-13
JP4366721B2 true JP4366721B2 (en) 2009-11-18

Family

ID=38856583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006152964A Expired - Fee Related JP4366721B2 (en) 2006-05-10 2006-06-01 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4366721B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578128B2 (en) * 2011-03-31 2014-08-27 コニカミノルタ株式会社 Conductive pattern member forming method
KR102651136B1 (en) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
CN111223901B (en) * 2019-11-29 2022-07-29 云谷(固安)科技有限公司 Display panel and preparation method thereof

Also Published As

Publication number Publication date
JP2007323963A (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR100868427B1 (en) Display device and manufacturing method thereof
JP4415971B2 (en) Display device and manufacturing method thereof
JP4857688B2 (en) Display device and manufacturing method thereof
JP4497185B2 (en) Manufacturing method of display device
JP4692415B2 (en) Method for manufacturing electroluminescence element
JP4251329B2 (en) Display device and manufacturing method thereof
JP4953166B2 (en) Manufacturing method of display panel
JP4998710B2 (en) Manufacturing method of display device
WO2006041027A1 (en) Functional substrate
JPWO2009113239A1 (en) Organic EL display panel and manufacturing method thereof
JP4591837B2 (en) Display device and manufacturing method thereof
JP4811292B2 (en) Manufacturing method of display device
JP4366721B2 (en) Display device and manufacturing method thereof
JP4774891B2 (en) Display device and manufacturing method thereof
JP2010287634A (en) Transistor substrate having transistor, and method of manufacturing transistor substrate having transistor
JP5267845B2 (en) Manufacturing method of display device
JP4742317B2 (en) Display device and manufacturing method thereof
JP4697422B2 (en) Manufacturing method of display device
JP2005166485A (en) Organic electroluminescent device, method for manufacturing the same, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090816

R150 Certificate of patent or registration of utility model

Ref document number: 4366721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees