JP4590659B2 - Imaging device and electronic camera provided with the imaging device - Google Patents
Imaging device and electronic camera provided with the imaging device Download PDFInfo
- Publication number
- JP4590659B2 JP4590659B2 JP23071099A JP23071099A JP4590659B2 JP 4590659 B2 JP4590659 B2 JP 4590659B2 JP 23071099 A JP23071099 A JP 23071099A JP 23071099 A JP23071099 A JP 23071099A JP 4590659 B2 JP4590659 B2 JP 4590659B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type semiconductor
- conductivity type
- charge
- exposure time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、CCDなどの撮像装置で被写体像を撮像する撮像装置、およびこの撮像装置を備えた電子カメラに関する。
【0002】
【従来の技術】
たとえば、CCDのような撮像素子を用いて被写体像を撮像する撮像装置が電子カメラに利用されている。一般に、このような電子カメラでは1/60秒より短い露光時間で被写体像が撮像される。ところが、電子カメラを銀塩カメラに代替して使用する場合には、電子カメラで撮影する撮影条件を銀塩カメラで撮影する場合の撮影条件に合わせるために、たとえば、30秒間の長時間露光など1/60秒より長い露光時間で被写体像を撮像することが望まれる。
【0003】
【発明が解決しようとする課題】
しかしながら、CCDを長時間露光すると、露光量に応じてCCD内の電荷蓄積領域に蓄積される蓄積電荷量の最大値(飽和電荷量)が減少するという問題があった。たとえば、ベイヤー配列でR、G、B色からなる3原色の色フィルタがCCDの表面に形成された撮像装置でカラー画像を撮像する場合、飽和電荷量が減少するとホワイトバランス調整後の色が正しく再現されないことがある。すなわち、明るい白の被写体を長時間露光して撮像した時、たとえば、G色のような特定の色成分に対応した画素の飽和電荷量が減少した場合は、RおよびB色に比べてG色の信号量が減少するので、白い被写体がマゼンタがかった色になる。
【0004】
本発明の目的は、長時間露光した場合の飽和電荷量の減少を十分に抑制した撮像装置、およびこの撮像装置を備えた電子カメラを提供することにある。
【0005】
【課題を解決するための手段】
請求項1の発明による撮像装置は、第1導電型の半導体基板の表面側に形成された第2導電型の半導体領域と、前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項3の発明による撮像装置は、第1導電型の半導体基板の表面側に形成された第2導電型の半導体領域と、前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項6の発明による電子カメラは、第1導電型の半導体基板の表面側に形成された第2導電型の半導体領域と、前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項8の発明による電子カメラは、第1導電型の半導体基板の表面側に形成された第2導電型の半導体領域と、前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、前記撮像装置に対する露光光路を開閉制御するシャッター装置と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御し、(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第1導電型の半導体基板および前記第2導電型の半導体領域間に前記第1の電圧よりも高い電圧を印加した後、前記第1の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第1導電型の半導体基板および前記第2導電型の半導体領域間には前記第1の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項9の発明による撮像装置は、第1導電型の半導体基板の表面側に形成された第2導電型の半導体領域と、前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
【0007】
【発明の実施の形態】
−第一の実施の形態−
以下、図面を参照して本発明の実施の形態を説明する。図1に示すように、第一の実施の形態による一眼レフデジタルスチルカメラは、カメラ本体70と、カメラ本体70に着脱されるファインダー装置80と、撮影レンズ91と絞り92を内蔵してカメラ本体70に着脱される交換レンズ90とを備える。被写体光Lは撮影レンズ91を通過してカメラ本体70に入射され、ハーフミラーからなるクイックリターンミラー71により焦点検出(オートフォーカス:AF)のための通過光L1とファインダー観察用の反射光L2とに分離される。通過光L1は、ファインダー観察状態ではクイックリターンミラー71を通過した後、サブミラー711で反射されて、反射光L1’が焦点検出装置36に導かれる。一方、クイックリターンミラー71で反射された反射光L2は、ファインダー装置80に導かれてファインダーマット81上に被写体像を結像する。その被写体像はさらに、ペンタプリズム82を介して接眼レンズ83に導かれる。
【0008】
デジタルスチルカメラがレリーズされると、クイックリターンミラー71が実線で示す位置に回動し、被写体光Lは分離されることなくシャッター72を介して撮像素子73上に結像する。レリーズ前に、プリズム84と結像レンズ85を通った被写体光が測光装置86に入射され、被写体の輝度が検出される。
【0009】
図2は、この実施の形態のデジタルスチルカメラの回路を示すブロック図である。CPU439はROM443に記憶されている制御プログラムが起動されると、操作部材407から入力される操作信号に基づいて、各部のブロックに対する制御を適宜行う。デジタルスチルカメラは、後述するように被写体像を撮像して画像データ記録する記録モードと、記録された画像データを読出して再生する再生モードの2つの動作モードを有し、これらの動作モードは操作部材407から入力される操作信号に基づいて切換えられる。
【0010】
撮像素子73はCCDであり、各画素に結像された光画像を電気的な画像信号に光電変換する。デジタルシグナルプロセッサ(以下、DSPと呼ぶ)433は、撮像素子73に対して水平駆動信号を供給するとともに、CCD駆動回路434を制御して撮像素子73に対する垂直駆動信号を供給させる。また、後述するように、CCD駆動回路434から撮像素子73に対する制御電圧を供給させる。
【0011】
画像処理部431は、CPU439により制御され、撮像素子73で光電変換された画像信号を所定のタイミングでサンプリングして、所定の信号レベルとなるように増幅する。アナログ/デジタル変換回路(以下、A/D変換回路と呼ぶ)432は、画像処理部431から出力された増幅後の画像信号をデジタル信号に変換し、デジタル変換後の画像データを上述したDSP433へ出力する。DSP433は、A/D変換回路432から出力された画像データに対して輪郭補償やガンマ補正、ホワイトバランス調整などの画像処理を施す。
【0012】
さらにDSP433は、バッファメモリ436およびメモリカード424に接続されているデータバスを制御し、画像処理が施された画像データをバッファメモリ436に一旦記憶させた後、バッファメモリ436から記憶した画像データを読出して、たとえば、JPEG圧縮のために所定のフォーマット処理を行い、フォーマット処理後の画像データをJPEG方式で所定の比率にデータ圧縮して、メモリカード424に記録させる。また、DSP433は上記の画像処理後の画像データをフレームメモリ435に記憶させて、カメラ本体70の背面に設けられたLCD220(図2)上に表示させたり、メモリカード424から記録された撮影画像データを読出して伸張し、伸張後の撮影画像データをフレームメモリ435に記憶させてLCD220上に表示させる。さらにまた、DSP433は上述した画像データのメモリカード424への記録、および伸張後の撮影画像データのバッファメモリ436への記録などにおけるデータ入出力のタイミング管理を行う。
【0013】
バッファメモリ436には、CCD73による画像データが格納され、メモリカード424に対する画像データの入出力の速度の違いと、CPU439やDSP433などにおける処理速度の違いを緩和するために利用される。測光装置86は、被写体およびその周囲の輝度を測定し、測定結果をCPU439に出力する。タイマ445は時計回路を内蔵し、現在の時刻に対応するタイムデータをCPU439に出力する。このタイムデータは、上述した画像データとともにメモリカード424に記録される。
【0014】
絞り駆動回路453は、上述した測光装置86による測定結果に基づいて、CPU439で行われる所定の露出演算で決定された絞り値となるように絞り92を駆動する。シャッター駆動回路454は、CPU439による露出演算で決定された露光時間となるようにシャッター72を駆動する。
【0015】
焦点検出装置36は、レリーズ前に入射された被写体光L1’を異なる瞳を通して撮像し、撮像された画像データから位相差を検出する瞳分割による位相差方式により焦点位置の調節状態を検出する。レンズ駆動回路430は、焦点検出装置36による検出結果に基づいて撮影レンズ91を駆動して合焦させる。
【0016】
−撮像素子に対する電圧制御−
図3はインターライン方式のCCDである撮像素子73の一つの画素の断面構造を示す図である。図3の断面構造は、受光部140と転送部141とから構成される。n-型基板142の表面側にp-型領域143が形成され、このp-型領域143の表面側にn+型領域144が形成されることにより、受光部140のホトダイオードが形成される。このホトダイオードで光電変換された信号電荷がn+型領域144に蓄積される。n+型領域144の表面には、暗電流を抑制するために薄いp++領域145が形成される。
【0017】
一方、転送部141は、n+型領域144に隣接して形成されたp+型領域146に接して形成されるn型領域147により埋め込みチャネルが形成される。n型領域147の上部には、SiO2で形成された絶縁層148を介してポリシリコンによる転送電極149が形成され、蓄積された電荷を転送する時この転送電極149に駆動パルスφVが加えられる。転送電極149のさらに上部には、絶縁層148を介してアルミニウムによる遮光膜150が形成される。また、n+型領域144に対してp+型領域146と反対側には、チャネルストッパ部を構成するp+型領域151が隣接して形成される。p-型領域143は接地され、電圧制御回路152が直流電圧Vsubをn-型基板142およびp-型領域143間に印加する。電圧制御回路152は、CCD駆動回路434から送られる制御信号により、n-型基板142およびp-型領域143間に印加する直流電圧Vsubを変化させる。
【0018】
p-型領域143は、n+型領域144の下部で薄くなるように形成されている。基板の厚さ方向(図3の上下方向)に構成されたn+型領域144、p-型領域143およびn-型基板142からなるn+p-n-構造は、強い光が入射された場合に過剰な電荷をn-型基板142側に排出するので、縦型オーバフロー・ドレーン(VOD)構造と呼ばれる。このようなVOD構造を構成するn-型基板142およびp-型領域143間に上述した直流電圧Vsubを逆バイアスとして印加して、n+型領域144に蓄積される電荷量を制御する。以後、電圧Vsubを制御電圧Vsubと呼ぶ。
【0019】
図4は図3の断面構造を有するCCDの電荷蓄積領域、すなわち、n+型領域144を含めた基板の厚さ方向のポテンシャル線図である。図4において、p++領域145およびp-型領域143に挟まれたn+型領域144に蓄積される最大電荷量(飽和電荷量)は、p-型領域143のポテンシャルにより変化する。p-型領域143のポテンシャルが高くなればn+型領域144に蓄積される電荷量が増加し、p-型領域143のポテンシャルが低くなれば減少する。たとえば、n-型基板142およびp-型領域143間に印加する制御電圧Vsubを10(V)とすれば、図4における実線のポテンシャル波形となり、受光部140(図3)に入射した入射光が光電変換され、光電変換により生じた電荷がn+型領域144に蓄積される。また、たとえば、n-型基板142およびp-型領域143間に印加する制御電圧Vsubを30(V)とすれば、図4における一点鎖線のポテンシャル波形となり、p-型領域143のポテンシャルが低くなるのでn+型領域144に蓄積された電荷がn-型基板142側に排出されて、いわゆる電子シャッター動作が行われる。
【0020】
上述したCCDにおいて、たとえば、CCDへの露光時間が1/60秒より長い場合、制御電圧Vsubを10(V)にしていてもポテンシャル波形が図4における破線のように変化する。このような場合には、CCDへの露光時間が1/60秒より短い場合に比べてn+型領域144に蓄積される飽和電荷量が減少する。そこで、たとえば、制御電圧Vsubを9(V)にすることにより、p-型領域143におけるポテンシャルを高めて図4における実線のようなポテンシャル波形にすることにより、CCDへの露光時間が1/60秒より長い場合でもn+型領域144に蓄積される飽和電荷量が減少しないようにする。
【0021】
図5は上述したようにCCDへの露光時間が1/60秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。図5において、CCDのn-型基板142およびp-型領域143間に印加される制御電圧Vsubが10(V)に設定され(t71)、露光前にn+型領域144に蓄積されている電荷をn-型基板142側に排出するためにパルス状の30(V)の制御電圧Vsubが印加される(t72)。制御電圧Vsubが10(V)に復帰するとシャッター72(図3)に対する駆動信号SoがHレベルとなり、CCDに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが9(V)に設定されて露光が開始される(t73)。
【0022】
所定の露光時間が終了するとシャッター駆動信号SoがLレベルになり、シャッター72で光路が閉じられるとともに、制御電圧Vsubが10(V)に設定されて露光が終了し(t74)、読出しパルス信号SrpがCCDに入力される(t75)。読出しパルス信号Srpをトリガとして電荷読出し信号SrがHレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがLレベルになると制御電圧Vsubの出力がオフ(0(V))されて、一連の制御が終了する(t76)。
【0023】
なお、測光装置86による測光結果に基づいて露出演算で算出された露光時間が1/60秒以下の場合は、図5においてシャッター駆動信号SoのHレベル時間を短くして、シャッター72の開口時間を短くすればよい。シャッター72の開口時間が短縮されることにより撮像素子73への露光時間が短縮される。この場合の撮像素子73に対する露光時の制御電圧Vsubは10(V)に設定される。
【0024】
このように構成されたデジタルスチルカメラ100の記録モードの動作について説明する。図6は、半押しスイッチで起動されるプログラムを示すフローチャートである。CPU439には、操作部材407の1つである不図示のレリーズ釦に連動した半押し操作信号と全押し操作信号がそれぞれ入力される。半押し操作信号が入力されたと判定される(ステップS1のY)とステップS2へ進み、測光装置86で被写体の輝度が測定される。ステップS3において、焦点検出装置36による焦点調節状態の検出が行われ、レンズ駆動回路430がレンズ91を駆動して合焦させる。ステップS4では、ステップS2の測光結果に基づいて露出演算が行われ、露光時間および絞り値が決定される。一方、ステップS1において半押し操作信号が入力されたと判定されない時(ステップS1のN)は、半押し操作信号が入力されるのを待つ。
【0025】
ステップS5で全押し操作信号が入力されたと判定される(ステップS5のY)と、クイックリターンミラー71(図1)が跳ね上げられ、ステップS6に続く撮影シーケンスが実行される。一方、全押し操作信号が入力されないと判定された時(ステップS5のN)は、ステップS1に戻る。
【0026】
ステップS6では、CCD駆動回路434が撮像素子73に印加する制御電圧Vsubを10(V)に設定し、ステップS7で撮像素子73内の電荷排出が行われる。ステップS8において、ステップS4で算出された露光時間が1/60秒を超えるか否かが判定され、Y判定された場合はステップS9で制御電圧Vsubを9(V)にセットしてステップS10へ進み、N判定された場合はそのままステップS10へ進む。ステップS10でシャッター駆動回路454がシャッター72を駆動して、ステップS4で露出演算された露出条件で撮像素子73が露光される。
【0027】
ステップS11において、撮像素子73に印加されている制御電圧Vsubが9(V)か否かが判定され、Y判定された場合はステップS12で制御電圧Vsubを10(V)にセットしてステップS13へ進み、N判定された場合はそのままステップS13へ進む。ステップS13で撮像素子73から蓄積された電荷信号が読出され、ステップS14で撮像素子73に印加されている制御電圧Vsubが0(V)にオフされる。ステップS15で撮像素子73から読出された画像信号がDSP433で所定の画像処理を受け、ステップS16において画像処理後の画像データが所定のフォーマットにより圧縮され、圧縮された画像データがメモリカード424に記録されて図6による処理が終了する。
【0028】
第一の実施の形態の特徴についてまとめる。撮像素子73のn-型基板142およびp-型領域143間に印加する制御電圧Vsubを変えてp-型領域143におけるポテンシャルを制御するようにしたので、長時間露光の場合にn+型領域144に蓄積された電荷が減少して撮像素子73に蓄積される飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑え、飽和電荷量を一定に保つことが可能になる。この結果、たとえば、ベイヤー配列でR、G、B色の色フィルタを撮像素子73の表面に形成してカラー画像を撮像する場合でも、各色に対応した飽和電荷量が露光時間により減少することがないので、明るい被写体を長時間露光して撮像した場合でも、正しい色の画像を得ることができる。
【0029】
以上の説明では、測光装置86による測光結果に基づいて露出演算で算出された露光時間が1/60秒を超える場合に、撮像素子73に対する露光時の制御電圧Vsubを一律9(V)に設定するようにしたが、露光時間に応じて制御電圧Vsubを変化させるようにしてもよい。たとえば、露光時間が1/60秒の場合の制御電圧をVsub=9.9(V)に設定して、露光時間が1/30秒の場合はVsub=9.8(V)となるように、露光時間が2倍になるごとに制御電圧Vsubの値を0.1(V)ずつ減少させる。このようにすれば、撮像素子73に蓄積される飽和電荷量が露光時間に応じて変化する場合でも、飽和電荷量を一定に保つように制御電圧Vsubを露光時間に応じて変化させることができる。
【0030】
また、以上の説明では、図5において所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76まで制御電圧Vsubを10(V)に設定するようにしたが、図7に示すように、所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76までの間に印加する制御電圧Vsubを、タイミングt73からタイミングt74までの露光時に印加する制御電圧Vsubと同じ値にしてもよい。さらにまた、図7の例では露光時および蓄積電荷の読出し時の制御電圧Vsubを9(V)としたが、上述したように露光時間に応じて変化させてもよい。
【0031】
−第二の実施の形態−
第一の実施の形態では、撮像素子73で撮像され、撮像素子内に蓄積された一画面分の信号電荷をライン順に1回で読出すフレーム読出しを行ったが、第二の実施の形態では蓄積された一画面分の信号電荷を2回に分けて読出すフィールド読出し(インタレース読出し)を行う。すなわち、撮像素子73上の電荷蓄積領域を奇数ラインと偶数ラインとに分け、撮像後に撮像素子73内に蓄積されている一画面分の信号電荷について、奇数ラインの部分を先に読出し、偶数ラインの部分を後から読出す。
【0032】
図8はCCDへの露光時間が1/60秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。図8において、CCDのn-型基板142およびp-型領域143(図3)間に印加される制御電圧Vsubが10(V)に設定され(t101)、露光前にn+型領域144に蓄積されている電荷をn-型基板142側に排出するためにパルス状の30(V)の制御電圧Vsubが印加される(t102)。制御電圧Vsubが10(V)に復帰するとシャッター72(図2)に対する駆動信号SoがHレベルとなり、CCDに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが9(V)に設定されて露光が開始される(t103)。
【0033】
所定の露光時間が終了すると駆動信号SoがLレベルになり、シャッター72(図2)で光路が閉じられて露光が終了する(t104)。受光部140(図3)から転送部141(図3)へ蓄積電荷をシフトする間の制御電圧Vsubが10(V)に設定され、1つ目の電荷読出しパルス信号SrpがCCDに入力される(t105)。制御電圧Vsubが9(V)に設定され、1つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがHレベルになると奇数ラインに蓄積された電荷の読出しが開始される。奇数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがLレベルになると、制御電圧Vsubが10(V)に設定される(t106)。制御電圧Vsubが上述したタイミングt106で切換えられると、2つ目の電荷読出しパルス信号SrpがCCDに入力される(t107)。この2つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがHレベルになると、偶数ラインに蓄積された蓄積電荷の読出しが開始され、偶数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがLレベルになると、制御電圧Vsubの出力がオフ(0(V))されて、一連の制御が終了する(t108)。
【0034】
第二の実施の形態の特徴についてまとめる。撮像素子73に蓄積された信号電荷を奇数ラインと偶数ラインとの2回に分けて読出す場合に、先に奇数ラインの蓄積電荷を読出す時、n-型基板142およびp-型領域143間に印加する制御電圧Vsubを変えて、p-型領域143におけるポテンシャルを制御するようにしたので、奇数ラインの蓄積電荷を読出しているうちに偶数ラインに対応するn+型領域144に蓄積された電荷が減少して飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑えて飽和電荷量を一定に保つことが可能になる。この結果、蓄積電荷を読み出す順序に起因して飽和電荷量が減少することがないので、明るい被写体を長時間露光して撮像した場合でも、奇数ラインおよび偶数ラインから読出されたデータ間に輝度むらが発生することなく、高品質の画像を得ることができる。
【0035】
以上の説明では、シャッター72の開口時間を制御することにより撮像素子73への露光時間を制御するようにしたが、上述した電子シャッター動作により露光時間を制御してもよい。
【0036】
図9は電子シャッターによる撮像時の制御タイミングを示すタイムチャートである。図9において、CCDのn-型基板142およびp-型領域143間に印加される制御電圧Vsubが10(V)に設定され(t111)、シャッター72(図2)に対する駆動信号SoがHレベルになると、CCDに入射される被写体光の光路が開かれて露光が開始される(t112)。
【0037】
露光中に30(V)のパルス状の制御電圧Vsubが印加されると(t113)、光電変換されてn+型領域144に蓄積されていた電荷がn-型基板142側に排出される。制御電圧Vsubが10(V)に復帰すると再び電荷の蓄積が開始され、電荷読出しパルス信号SrpがCCDに入力されるまでの電荷蓄積時間が露光時間(t114)となる。すなわち、露光中に印加される30(V)の制御電圧Vsubのタイミングをタイミングt112に対して遅らせると露光時間が短くなり、30(V)の制御電圧Vsubのタイミングを進ませてタイミングt112に近づけると露光時間が長くなる。CCDに入力される読出しパルス信号Srpをトリガとして(t115)、電荷読出し信号SrがHレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがLレベルになると制御電圧Vsubの出力がオフ(0(V))されて、一連の制御が終了する(t116)。
【0038】
以上の説明では、図3の断面構造を有するCCDについて説明したが、図4のようにポテンシャル波形を変化できるものであれば、断面構造が異なるものであってもよい。また、一眼レフデジタルスチルカメラについて説明したが、レンズ交換ができないデジタルスチルカメラ、動画像を取込むビデオカメラにも本発明を適用できる。
【0039】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、n-型基板142が第1導電型の半導体基板に、p-型領域143が第2導電型の半導体領域に、n+型領域144が電荷蓄積領域に、9(V)が第1の電圧に、電圧制御回路152が電圧印加手段に、CCD駆動回路434が制御手段に、10(V)が第2の電圧に、露光時間が電荷蓄積時間に、奇数ラインおよび偶数ラインが複数のフィールドにそれぞれ対応する。
【0040】
【発明の効果】
本発明によれば、飽和電荷量の減少を抑制することができる。
【図面の簡単な説明】
【図1】第一の実施の形態による一眼レフデジタルスチルカメラの構成を示す図である。
【図2】図1の一眼レフデジタルスチルカメラの回路を示すブロック図である。
【図3】図3はインターライン方式のCCDの画素の断面構造を示す図である。
【図4】図3の断面構造を有するCCDの電荷蓄積領域の基板の厚さ方向のポテンシャル線図である。
【図5】CCDへの露光時間が1/60秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。
【図6】半押しスイッチで起動されるプログラムのフローチャートである。
【図7】図5の変形例のタイムチャートである。
【図8】CCDへの露光時間が1/60秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。
【図9】電子シャッターを使用した撮像時の制御タイミングを示すタイムチャートである。
【符号の説明】
36…焦点検出装置、 70…カメラ本体、
71…クイックリターンミラー、 72…シャッター、
73…撮像素子、 86…測光装置、
90…交換レンズ、 91…撮影レンズ、
92…絞り、 140…受光部、
141…転送部、 142…n-型基板、
143…p-型領域、 144…n+型領域(電荷蓄積領域)、
145…p++領域、 146…p+型領域、
147…n型領域、 148…絶縁層、
149…転送電極、 150…遮光膜、
151…p+型領域、 152…電圧制御回路、
407…操作部材、 424…メモリカード、
433…DSP、 434…CCD駆動回路
435…フレームメモリ、 436…バッファメモリ、
439…CPU[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an imaging apparatus that captures a subject image with an imaging apparatus such as a CCD, and an electronic camera including the imaging apparatus.
[0002]
[Prior art]
For example, an image pickup apparatus that picks up a subject image using an image pickup element such as a CCD is used in an electronic camera. In general, such an electronic camera captures a subject image with an exposure time shorter than 1/60 seconds. However, when an electronic camera is used instead of a silver salt camera, for example, a long exposure of 30 seconds is used in order to match the shooting conditions for shooting with the electronic camera to the shooting conditions for shooting with a silver salt camera. It is desired to capture a subject image with an exposure time longer than 1/60 seconds.
[0003]
[Problems to be solved by the invention]
However, when the CCD is exposed for a long time, there is a problem that the maximum value (saturated charge amount) of the accumulated charge amount accumulated in the charge accumulation region in the CCD is reduced according to the exposure amount. For example, when a color image is picked up by an image pickup device in which three primary color filters composed of R, G, and B colors in a Bayer array are formed on the surface of the CCD, the color after white balance adjustment is correct when the saturation charge amount decreases. It may not be reproduced. That is, when a bright white subject is imaged by exposing for a long time, for example, when the saturation charge amount of a pixel corresponding to a specific color component such as G color is reduced, the G color is compared with the R and B colors. The amount of signal decreases so that the white subject becomes magenta.
[0004]
An object of the present invention is to provide an image pickup apparatus that sufficiently suppresses a decrease in the amount of saturated charge when exposed for a long time, and an electronic camera including the image pickup apparatus.
[0005]
[Means for Solving the Problems]
Invention of Claim 1Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionsometimesVoltage applying means for applying a voltage between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage application when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. The voltage applied by the means comprises control means for controlling the voltage application means so as to be lower than the voltage applied by the voltage application means when the voltage is shorter than the predetermined time.
Invention of Claim 3Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionWhenVoltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. Control means for controlling the voltage application means so that the first voltage applied by the application means is lower than the second voltage applied by the voltage application means when the voltage is shorter than the predetermined time. It is characterized by providing.
Invention of Claim 6By electronic cameraA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage application when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. Control means for controlling the voltage application means so that the first voltage applied by the means is lower than the second voltage applied by the voltage application means when the voltage is shorter than the predetermined time. It is characterized by that.
Invention of Claim 8By electronic cameraA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. An application unit; and a shutter device that controls opening and closing of an exposure optical path to the imaging device;Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;(a) When the charge is accumulated in the charge accumulation region by opening the shutter device,The first voltage applied by the voltage application means when the exposure time determined by the exposure time determination means is longer than a predetermined time is applied by the voltage application means when the exposure time is shorter than the predetermined time. The voltage applying means is controlled to be lower than the voltage of 2.(B) when the shutter device is closed and the charge accumulated in the charge accumulation region is read out in a plurality of fields, the charge is accumulated in the charge accumulation region of the field from which the charge is read first. Read out chargeWhenThe first voltage between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type at the start of readingHigher thanAfter the voltage is applied, the first voltage is applied to read out the charge accumulated in the charge accumulation region of the other field.WhenThe first voltage is applied between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type.Higher thanControl means for controlling the voltage application means to apply a voltage;It is characterized by providing.
Invention of Claim 9Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionWhenVoltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region;The exposure time determining means for determining the exposure time based on the luminance of the object to be imaged, and the longer the exposure time determined by the exposure time determining means when the charge is stored, the longer the exposure time is applied by the voltage applying means. Control means for controlling the voltage application means so as to lower the voltage to be applied.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
-First embodiment-
Embodiments of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the single-lens reflex digital still camera according to the first embodiment includes a
[0008]
When the digital still camera is released, the
[0009]
FIG. 2 is a block diagram showing a circuit of the digital still camera of this embodiment. When the control program stored in the
[0010]
The
[0011]
The
[0012]
Further, the DSP 433 controls the data bus connected to the
[0013]
The
[0014]
The
[0015]
The
[0016]
-Voltage control for image sensor-
FIG. 3 is a diagram showing a cross-sectional structure of one pixel of the
[0017]
On the other hand, the
[0018]
p-The
[0019]
4 shows the charge storage region of the CCD having the cross-sectional structure of FIG.+6 is a potential diagram in the thickness direction of a substrate including a
[0020]
In the above-described CCD, for example, when the exposure time to the CCD is longer than 1/60 seconds, the potential waveform changes as shown by a broken line in FIG. 4 even if the control voltage Vsub is set to 10 (V). In such a case, the n exposure time is shorter than when the exposure time to the CCD is shorter than 1/60 seconds.+The amount of saturation charge accumulated in the
[0021]
FIG. 5 is a time chart showing the control timing at the time of imaging when the exposure time to the CCD is longer than 1/60 seconds as described above. In FIG. 5, n of the CCD-Mold substrate 142 and p-The control voltage Vsub applied between the
[0022]
When the predetermined exposure time ends, the shutter drive signal So becomes L level, the optical path is closed by the
[0023]
When the exposure time calculated by the exposure calculation based on the photometry result by the
[0024]
The operation of the recording mode of the digital still camera 100 configured as described above will be described. FIG. 6 is a flowchart showing a program activated by a half-press switch. The
[0025]
If it is determined in step S5 that a full-press operation signal has been input (Y in step S5), the quick return mirror 71 (FIG. 1) is flipped up, and the imaging sequence following step S6 is executed. On the other hand, when it is determined that the full-press operation signal is not input (N in step S5), the process returns to step S1.
[0026]
In step S6, the control voltage Vsub applied to the
[0027]
In step S11, it is determined whether or not the control voltage Vsub applied to the
[0028]
The features of the first embodiment will be summarized. N of the
[0029]
In the above description, when the exposure time calculated by the exposure calculation based on the photometry result by the
[0030]
Further, in the above description, the control voltage Vsub is set to 10 (V) from the timing t74 at which the predetermined exposure time ends in FIG. 5 to the timing t76 at which the reading of the accumulated charge ends, but as shown in FIG. As described above, the control voltage Vsub applied between the timing t74 when the predetermined exposure time ends and the timing t76 when the reading of the accumulated charge ends is the same value as the control voltage Vsub applied during the exposure from the timing t73 to the timing t74. It may be. Furthermore, in the example of FIG. 7, the control voltage Vsub at the time of exposure and at the time of reading the stored charge is 9 (V), but may be changed according to the exposure time as described above.
[0031]
-Second embodiment-
In the first embodiment, frame readout is performed in which signal charges for one screen imaged by the
[0032]
FIG. 8 is a time chart showing the control timing when the exposure time to the CCD is longer than 1/60 seconds and the accumulated signal charge is read out in the field. In FIG. 8, n of the CCD-Mold substrate 142 and p-The control voltage Vsub applied between the mold regions 143 (FIG. 3) is set to 10 (V) (t101) and n before exposure.+The charge accumulated in the
[0033]
When the predetermined exposure time ends, the drive signal So becomes L level, the optical path is closed by the shutter 72 (FIG. 2), and the exposure ends (t104). The control voltage Vsub while the accumulated charge is shifted from the light receiving unit 140 (FIG. 3) to the transfer unit 141 (FIG. 3) is set to 10 (V), and the first charge read pulse signal Srp is input to the CCD. (t105). When the control voltage Vsub is set to 9 (V) and the charge read signal Sr becomes H level using the first charge read pulse signal Srp as a trigger, reading of the charges accumulated in the odd lines is started. When the readout of the accumulated charges on the odd lines is completed and the charge readout signal Sr becomes L level, the control voltage Vsub is set to 10 (V) (t106). When the control voltage Vsub is switched at the timing t106 described above, the second charge read pulse signal Srp is input to the CCD (t107). When the charge read signal Sr becomes H level triggered by the second charge read pulse signal Srp, reading of the accumulated charge accumulated in the even line is started, and reading of the accumulated charge in the even line is completed. When the signal Sr becomes L level, the output of the control voltage Vsub is turned off (0 (V)), and a series of control is finished (t108).
[0034]
The features of the second embodiment will be summarized. When the signal charge accumulated in the
[0035]
In the above description, the exposure time to the
[0036]
FIG. 9 is a time chart showing the control timing at the time of imaging with the electronic shutter. In FIG. 9, n of the CCD-Mold substrate 142 and p-When the control voltage Vsub applied between the
[0037]
When a pulsed control voltage Vsub of 30 (V) is applied during exposure (t113), photoelectric conversion is performed and n+The charge accumulated in the
[0038]
In the above description, the CCD having the cross-sectional structure of FIG. 3 has been described, but the cross-sectional structure may be different as long as the potential waveform can be changed as shown in FIG. Further, the single-lens reflex digital still camera has been described, but the present invention can also be applied to a digital still camera in which lenses cannot be exchanged and a video camera for capturing moving images.
[0039]
The correspondence between each component in the claims and each component in the embodiment of the invention will be described.-The
[0040]
【The invention's effect】
According to the present invention,Reduce saturation chargeCan be suppressed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a single-lens reflex digital still camera according to a first embodiment.
2 is a block diagram showing a circuit of the single-lens reflex digital still camera of FIG. 1. FIG.
FIG. 3 is a diagram showing a cross-sectional structure of a pixel of an interline type CCD.
4 is a potential diagram in the thickness direction of a substrate of a charge storage region of a CCD having the cross-sectional structure of FIG. 3;
FIG. 5 is a time chart showing control timing at the time of imaging when the exposure time to the CCD is longer than 1/60 second.
FIG. 6 is a flowchart of a program activated by a half-press switch.
FIG. 7 is a time chart of a modification of FIG.
FIG. 8 is a time chart showing the control timing when the exposure time to the CCD is longer than 1/60 seconds and the accumulated signal charge is read out in the field.
FIG. 9 is a time chart showing control timing at the time of imaging using an electronic shutter.
[Explanation of symbols]
36: Focus detection device, 70: Camera body,
71 ... Quick return mirror, 72 ... Shutter,
73 ... Image sensor, 86 ... Photometry device,
90 ... interchangeable lens, 91 ... taking lens,
92 ... Aperture, 140 ... Light receiving part,
141: Transfer unit, 142 ... n-Mold substrate,
143 ... p-Mold region, 144... N+Mold area (charge storage area),
145 ... p++Region, 146... P+Mold area,
147 ... n-type region, 148 ... insulating layer,
149 ... Transfer electrode, 150 ... Light shielding film,
151 ... p+Mold region, 152 ... voltage control circuit,
407 ... operation member, 424 ... memory card,
433 ... DSP, 434 ... CCD drive circuit
435 ... frame memory, 436 ... buffer memory,
439 ... CPU
Claims (9)
前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the voltage applied by the voltage applying unit when the exposure time determined by the exposure time determining unit is longer than a predetermined time is the voltage applying unit when the exposure time is shorter than the predetermined time. And a control means for controlling the voltage application means so as to be lower than the voltage applied by the imaging device.
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記露光時間が所定時間よりも長い場合に印加される前記電荷を蓄積するときの電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。The imaging device according to claim 1,
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The control means applies the voltage so that a voltage applied when reading out the accumulated charge is higher than a voltage when accumulating the charge applied when the exposure time is longer than a predetermined time. An imaging device characterized by controlling means.
前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region ;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the first voltage applied by the voltage application unit when the exposure time determined by the exposure time determination unit is longer than a predetermined time is the first voltage applied when the exposure time is shorter than the predetermined time. An image pickup apparatus comprising: control means for controlling the voltage applying means so as to be lower than the second voltage applied by the voltage applying means .
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第1の電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。The imaging device according to claim 3.
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The image pickup apparatus , wherein the control means controls the voltage application means so that a voltage applied when reading the accumulated charge is higher than the first voltage .
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第1導電型の半導体基板および前記第2導電型の半導体領域間に前記第1の電圧よりも高い電圧を印加した後、前記第1の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第1導電型の半導体基板および前記第2導電型の半導体領域間には前記第1の電圧よりも高い電圧を印加するように前記電圧印加手段を制御することを特徴とする撮像装置。 The imaging apparatus according to claim 3,
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
In the case where the control means reads out the accumulated charge divided into a plurality of fields, reading starts when the charge accumulated in the charge accumulation region of the field from which the charge is read out first is read out of the plurality of fields. Sometimes a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region, and then the first voltage is applied to charge storage regions in other fields. When the electric charge stored in the memory cell is read, the voltage application means is controlled so that a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region. An imaging device characterized by:
前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。 A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the first voltage applied by the voltage application unit when the exposure time determined by the exposure time determination unit is longer than a predetermined time is the first voltage applied when the exposure time is shorter than the predetermined time. An electronic camera comprising: control means for controlling the voltage application means so as to be lower than the second voltage applied by the voltage application means.
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第1の電圧より高くするように前記電圧印加手段を制御することを特徴とする電子カメラ。The electronic camera according to claim 6 .
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The electronic camera according to claim 1, wherein the control means controls the voltage application means so that a voltage applied when the accumulated electric charges are read out is higher than the first voltage .
前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、
前記撮像装置に対する露光光路を開閉制御するシャッター装置と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第1の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第2の電圧よりも低くするように前記電圧印加手段を制御し、
(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第1導電型の半導体基板および前記第2導電型の半導体領域間に前記第1の電圧よりも高い電圧を印加した後、前記第1の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第1導電型の半導体基板および前記第2導電型の半導体領域間には前記第1の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;
A shutter device that controls opening and closing of an exposure optical path to the imaging device;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
(a) a first voltage applied by the voltage application means when the exposure time determined by the exposure time determination means is longer than a predetermined time when the shutter device is opened and charges are accumulated in the charge accumulation region; The voltage applying means is controlled to be lower than the second voltage applied by the voltage applying means when the voltage is shorter than the predetermined time ,
(b) When the shutter device is closed and the charges accumulated in the charge accumulation region are read out in a plurality of fields, the charges are accumulated in the charge accumulation region of the field from which the charge is read first. When reading a charge, a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region at the start of reading, and then the first voltage is applied. When reading the charge accumulated in the charge accumulation region of another field, a voltage higher than the first voltage is applied between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region. An electronic camera comprising: control means for controlling the voltage application means.
前記第2導電型の半導体領域の表面側に形成された第1導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第1導電型の半導体基板および前記第2導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region ;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
Control means for controlling the voltage application means so as to lower the voltage applied by the voltage application means as the exposure time determined by the exposure time determination means becomes longer when accumulating the charge. An imaging apparatus characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23071099A JP4590659B2 (en) | 1999-08-17 | 1999-08-17 | Imaging device and electronic camera provided with the imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23071099A JP4590659B2 (en) | 1999-08-17 | 1999-08-17 | Imaging device and electronic camera provided with the imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001057417A JP2001057417A (en) | 2001-02-27 |
JP4590659B2 true JP4590659B2 (en) | 2010-12-01 |
Family
ID=16912104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23071099A Expired - Lifetime JP4590659B2 (en) | 1999-08-17 | 1999-08-17 | Imaging device and electronic camera provided with the imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4590659B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4843911B2 (en) * | 2004-06-14 | 2011-12-21 | ソニー株式会社 | Image sensor and camera |
JP4444750B2 (en) * | 2004-08-05 | 2010-03-31 | キヤノン株式会社 | Imaging device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04262678A (en) * | 1991-02-15 | 1992-09-18 | Nec Ic Microcomput Syst Ltd | Solid-state image pickup device |
JPH09107506A (en) * | 1995-10-11 | 1997-04-22 | Canon Inc | Image pickup device |
JPH09139486A (en) * | 1995-11-16 | 1997-05-27 | Sony Corp | Solid state image pick up element and drive of solid state image pick up element |
JPH10150183A (en) * | 1996-09-20 | 1998-06-02 | Sony Corp | Solid-state image sensing device, its driving method and camera |
JPH10271395A (en) * | 1997-03-24 | 1998-10-09 | Sony Corp | Solid-state image-pickup device and drive method therefor |
JP2000059695A (en) * | 1998-06-03 | 2000-02-25 | Nec Corp | Solid-state image pickup device and drive method therefor |
JP2000092395A (en) * | 1998-09-11 | 2000-03-31 | Nec Corp | Solid-state image pickup device and driving method therefor |
JP2000101929A (en) * | 1998-09-18 | 2000-04-07 | Fuji Film Microdevices Co Ltd | Control method of solid-state image pickup element |
-
1999
- 1999-08-17 JP JP23071099A patent/JP4590659B2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04262678A (en) * | 1991-02-15 | 1992-09-18 | Nec Ic Microcomput Syst Ltd | Solid-state image pickup device |
JPH09107506A (en) * | 1995-10-11 | 1997-04-22 | Canon Inc | Image pickup device |
JPH09139486A (en) * | 1995-11-16 | 1997-05-27 | Sony Corp | Solid state image pick up element and drive of solid state image pick up element |
JPH10150183A (en) * | 1996-09-20 | 1998-06-02 | Sony Corp | Solid-state image sensing device, its driving method and camera |
JPH10271395A (en) * | 1997-03-24 | 1998-10-09 | Sony Corp | Solid-state image-pickup device and drive method therefor |
JP2000059695A (en) * | 1998-06-03 | 2000-02-25 | Nec Corp | Solid-state image pickup device and drive method therefor |
JP2000092395A (en) * | 1998-09-11 | 2000-03-31 | Nec Corp | Solid-state image pickup device and driving method therefor |
JP2000101929A (en) * | 1998-09-18 | 2000-04-07 | Fuji Film Microdevices Co Ltd | Control method of solid-state image pickup element |
Also Published As
Publication number | Publication date |
---|---|
JP2001057417A (en) | 2001-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7664382B2 (en) | Electronic blur correction device and electronic blur correction method | |
US7711254B2 (en) | Electronic blur correction device and electronic blur correction method | |
JPH1141523A (en) | Image pickup device | |
TW201105118A (en) | Imaging device, imaging method and computer-readable recording medium | |
US7041950B2 (en) | Image sensing element for sensing an image formed by an image sensing lens | |
US7738029B2 (en) | Image-taking apparatus that shoots a still image when a release button is pressed | |
JPH0435282A (en) | Image pickup element driver | |
JPH09307818A (en) | Electronic camera | |
JP2007027845A (en) | Imaging apparatus | |
JP2003087658A (en) | Solid-state imaging apparatus and its driving method | |
JP3757906B2 (en) | Electronic camera | |
JP2001352491A (en) | Image pickup device controller and image pickup device control method | |
JP6656584B2 (en) | Imaging equipment | |
JP4590659B2 (en) | Imaging device and electronic camera provided with the imaging device | |
JP2004007133A (en) | Image pickup device | |
JP4144012B2 (en) | Mechanical shutter adjustment method for electronic camera and electronic camera | |
JPH11234573A (en) | Photographing method for electronic camera | |
JP4086337B2 (en) | Imaging device | |
JPH11205690A (en) | Digital still camera | |
JP2005354710A (en) | Image pickup device | |
JPH0698227A (en) | Variable system clock type digital electronic still camera | |
JP4050063B2 (en) | Imaging device | |
JPH0683400B2 (en) | Electronic imager | |
JPS6052173A (en) | Electronic still camera | |
JP2000278587A (en) | Image pickup unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4590659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |