JPH09139486A - Solid state image pick up element and drive of solid state image pick up element - Google Patents

Solid state image pick up element and drive of solid state image pick up element

Info

Publication number
JPH09139486A
JPH09139486A JP7298484A JP29848495A JPH09139486A JP H09139486 A JPH09139486 A JP H09139486A JP 7298484 A JP7298484 A JP 7298484A JP 29848495 A JP29848495 A JP 29848495A JP H09139486 A JPH09139486 A JP H09139486A
Authority
JP
Japan
Prior art keywords
light receiving
amount
charge
accumulated
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7298484A
Other languages
Japanese (ja)
Inventor
Eiji Komatsu
英治 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7298484A priority Critical patent/JPH09139486A/en
Publication of JPH09139486A publication Critical patent/JPH09139486A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the generation of blooming and smear. SOLUTION: An image sensor used here is structured by a light receiving means 1 for photo-electrically converting an incident light from an object into signal charge depending on the amount of light during the exposure period, a transfer channel region 14 for transferring signal charge to the output side during the charge transfer period, a read gate 17 for transferring signal charge stored in the light receiving means 1 to the transfer channel region 14 during the read period and an overflow barrier region 12 for deciding amount of saturation of signal charge stored in the light receiving means 1, which are formed on a silicon substrate 11. Moreover, a substrate voltage applying circuit 36 is also provided to continuously change the level of substrate voltage applied to the silicon substrate 11 in order to continuously change the height of potential barrier formed by the overflow barrier region 12 up to the specified height from the lower position during the exposure period.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、固体撮像素子及び
その駆動方法に関し、特にブルーミング及びスミアの発
生を減少させる目的で固体撮像素子の基板に印加される
基板電圧の改善を図ったものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device and a driving method thereof, and more particularly to improving the substrate voltage applied to the substrate of the solid-state image pickup device for the purpose of reducing the occurrence of blooming and smear. .

【0002】[0002]

【従来の技術】固体撮像素子の特性において、最も問題
となるのは、キズ欠陥を含む固定パターン雑音とブルー
ミング及びスミアである。このうち、ブルーミングとス
ミアは、固体撮像素子特有の偽信号であり、一般に区別
して用いられる。
2. Description of the Related Art Fixed pattern noise including flaw defects, blooming and smear are the most serious problems in the characteristics of solid-state image pickup devices. Of these, blooming and smear are false signals unique to the solid-state imaging device and are generally used in distinction.

【0003】ブルーミングは、強い光が入射した場合
に、画素が飽和し、信号電荷があふれ、隣接画素や信号
線、垂直転送レジスタ等に入り込み、ちょうど花が咲い
たように周囲に白い部分が広がる現象である。
In blooming, when strong light is incident, pixels are saturated, signal charges overflow, enter adjacent pixels, signal lines, vertical transfer registers, etc., and white parts spread around just like flowers bloom. It is a phenomenon.

【0004】スミアは、信号線や垂直転送レジスタ等に
光が混入したり、半導体基板内部で発生した電荷が拡散
により広がり、隣接画素や転送レジスタに混入すること
により発生する。スミアは光の強さに無関係に一定の割
合で発生する。従って、量の少ないときには気にならな
いが、強い光が入射された場合に、その白点が上下に縞
状に伸びて現れてくる。
The smear is generated when light is mixed into a signal line, a vertical transfer register, or the like, or electric charges generated inside the semiconductor substrate are spread by diffusion and mixed into an adjacent pixel or a transfer register. Smear occurs at a constant rate regardless of the intensity of light. Therefore, when the amount of light is small, it does not matter, but when strong light is incident, the white spots appear in a vertically striped pattern.

【0005】従来から上記ブルーミングやスミアの発生
を軽減するために各種手段が提案され、試みられてい
る。
Conventionally, various means have been proposed and tried in order to reduce the occurrence of blooming and smear.

【0006】現在では、以下に示す2つの方法が実用化
されている。即ち、1つの方法は、MOS形撮像素子に
おいて、N形のシリコン基板上にP形のウェル領域を形
成し、該P形のウェル領域の表面上、画素となる部分に
N形の高濃度不純物拡散領域を形成して、縦方向に縦方
向にnpn構造を形成することである。これによって、
不要電荷がN形のシリコン基板に排出され、その結果、
飽和光量の100倍以上の光でもブルーミングは発生せ
ず、スミアも信号の約52dB以下に抑制できる。
At present, the following two methods have been put into practical use. That is, one method is to form a P-type well region on an N-type silicon substrate in a MOS-type image pickup device, and form an N-type high-concentration impurity in a pixel portion on the surface of the P-type well region. Forming a diffusion region to form an npn structure in the vertical direction. by this,
Unwanted charges are discharged to the N-type silicon substrate, and as a result,
Blooming does not occur even with 100 times or more of the saturated light amount, and smear can be suppressed to about 52 dB or less of the signal.

【0007】他の方法は、電荷転送部をCCDにて構成
したCCD固体撮像素子に適用されているもので、N形
のシリコン基板上にP形のウェル領域を形成し、このP
形のウェル領域の表面に垂直転送レジスタ下と受光部
(フォトダイオード)を形成して、いわゆるVOD(垂
直オーバーフロードレイン)構造としたものである。
Another method is applied to a CCD solid-state image pickup device in which a charge transfer portion is composed of a CCD. A P-type well region is formed on an N-type silicon substrate, and the P-type well region is formed.
A vertical transfer register and a light receiving portion (photodiode) are formed on the surface of a well region of a rectangular shape to form a so-called VOD (vertical overflow drain) structure.

【0008】具体的に、上記VOD構造の固体撮像素子
の構成を図9に基づいて説明すると、この固体撮像素子
は、N形のシリコン基板101上に形成されたオーバー
フローバリア領域を構成するP形のウェル領域102
中、画素となる部分にN形の不純物が導入されてそれぞ
れN形の不純物拡散領域103が形成されて、このN形
の不純物拡散領域103とP形ウェル領域102とのp
n接合によって構成されるフォトダイオードによる受光
部104を有する。
Specifically, the configuration of the solid-state image pickup device having the VOD structure will be described with reference to FIG. 9. This solid-state image pickup device is a P-type which forms an overflow barrier region formed on an N-type silicon substrate 101. Well region 102
An N-type impurity is introduced into a pixel portion of the inside to form an N-type impurity diffusion region 103, and p of the N-type impurity diffusion region 103 and the P-type well region 102 is formed.
It has a light receiving portion 104 formed of an n-junction photodiode.

【0009】また、この固体撮像素子は、上記n形の不
純物拡散領域103とは別の領域に導入されたN形の不
純物によるN形の転送チャネル領域105で構成される
垂直転送レジスタ106と、P形の不純物を導入して成
るP形のチャネル・ストッパ領域107とが形成されて
いる。
The solid-state image pickup device further includes a vertical transfer register 106 composed of an N-type transfer channel region 105 formed by an N-type impurity introduced in a region different from the n-type impurity diffusion region 103. A P-type channel stopper region 107 is formed by introducing P-type impurities.

【0010】そして、上記転送チャネル領域105上に
ゲート絶縁膜(図示せず)を介して多結晶シリコン層に
よる垂直転送電極108が選択的に形成され、この垂直
転送電極108の表面には、熱酸化処理によってシリコ
ン酸化膜(図示せず)が形成されている。この垂直転送
電極108を含む全面にはPSG膜109が形成され、
更にこのPSG膜109上に、下層の転送電極108を
覆うように遮光用のAl膜110(Al遮光膜と記す)
が形成されている。なお、受光部104と転送チャネル
領域105間のP型領域は読出しゲート111を構成す
る。
Then, a vertical transfer electrode 108 made of a polycrystalline silicon layer is selectively formed on the transfer channel region 105 via a gate insulating film (not shown). A silicon oxide film (not shown) is formed by the oxidation process. A PSG film 109 is formed on the entire surface including the vertical transfer electrode 108,
Further, on the PSG film 109, a light-shielding Al film 110 (hereinafter referred to as an Al light-shielding film) is formed so as to cover the lower transfer electrode 108.
Are formed. The P-type region between the light receiving unit 104 and the transfer channel region 105 constitutes the read gate 111.

【0011】また、上記Al遮光膜110は、受光部1
04上において選択的にエッチング除去されており、光
は、このエッチング除去によって形成された開口110
aを通じて受光部104に入射されるようになってい
る。
Further, the Al light-shielding film 110 is provided in the light receiving portion 1
04, the light is selectively etched away, and the light is exposed through the opening 110 formed by this etching away.
The light is incident on the light receiving unit 104 through a.

【0012】そして、シリコン基板101とP形のウェ
ル領域102間に印加する基板電圧を制御することによ
り、受光部104で発生した過剰電荷は、転送チャネル
領域105に流れ込むことなく、シリコン基板101の
厚み方向に流れ込むことになる。また、シリコン基板1
01の深い部分で発生した電荷も基板方向に流れて消滅
することになる。これによって、ブルーミング及びスミ
アは低減される。
Then, by controlling the substrate voltage applied between the silicon substrate 101 and the P-type well region 102, the excess charges generated in the light receiving portion 104 do not flow into the transfer channel region 105, and the excess charge of the silicon substrate 101 is prevented. It will flow in the thickness direction. In addition, the silicon substrate 1
The electric charges generated in the deep portion of 01 also flow toward the substrate and disappear. This reduces blooming and smear.

【0013】[0013]

【発明が解決しようとする課題】ところで、従来のVO
D構造の固体撮像素子においては、電荷蓄積期間(露光
期間)等のように信号電荷の基板方向への掃き捨てを行
なわない場合、シリコン基板101に印加される基板電
圧を固定としている。
By the way, the conventional VO
In the D-structure solid-state imaging device, the substrate voltage applied to the silicon substrate 101 is fixed when the signal charges are not swept away toward the substrate as in the charge accumulation period (exposure period).

【0014】また、受光部104に蓄積される飽和電荷
量を決定するオーバーフローバリア領域102のポテン
シャル障壁が入射光量により変化する、いわゆるkne
e特性をもっているため、過大光量が入射した場合にオ
ーバーフローバリア領域102のポテンシャル障壁が読
出しゲート部111のポテンシャル障壁よりも浅くな
り、受光部104に蓄積されていた信号電荷が転送チャ
ネル領域105に流れ込んでしまい、結果的にブルーミ
ング現象を引き起こすというおそれがあった。
The potential barrier of the overflow barrier region 102, which determines the amount of saturated charge accumulated in the light receiving portion 104, changes depending on the amount of incident light, so-called kne.
Since it has the e characteristic, the potential barrier of the overflow barrier region 102 becomes shallower than the potential barrier of the read gate portion 111 when an excessive amount of light is incident, and the signal charges accumulated in the light receiving portion 104 flow into the transfer channel region 105. Therefore, there is a fear that the blooming phenomenon will eventually occur.

【0015】更に、オーバーフローバリア領域102付
近で光電変換された信号電荷の一部がやはり転送チャネ
ル領域105に流れ、スミアとして再生画面上に現れる
という問題がある。
Further, there is a problem that a part of the signal charges photoelectrically converted in the vicinity of the overflow barrier region 102 also flows into the transfer channel region 105 and appears as smear on the reproduction screen.

【0016】上記ブルーミング及びスミアは、再生画像
の画質を劣化させるため、従来からこれらブルーミング
及びスミアの低減が切望されている。
Since the blooming and smear deteriorate the quality of reproduced images, there has been a long-felt demand for reducing blooming and smear.

【0017】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、ブルーミング及びスミ
アの発生を低減することができる固体撮像素子及びその
駆動方向を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state image sensor capable of reducing the occurrence of blooming and smear, and a driving direction thereof.

【0018】[0018]

【課題を解決するための手段】本発明に係る固体撮像素
子及びその駆動方法は、蓄積期間に被写体からの入射光
をその光量に応じた量の信号電荷に光電変換する受光部
と、電荷転送期間に上記信号電荷を出力側に転送する電
荷転送部と、読出し期間に上記受光部に蓄積されている
上記信号電荷を上記電荷転送部に転送する読出しゲート
部と、上記受光部に蓄積される信号電荷の飽和量を決定
するオーバーフローバリア領域とが同一基板に形成され
た固体撮像素子に対して、上記オーバーフローバリア領
域により形成されるポテンシャル障壁の高さが、上記蓄
積期間中において低い位置から規定の高さまで変化させ
るべく上記基板に印加される基板電圧のレベルを変化さ
せることを特徴とするものである。
A solid-state image sensor and a method of driving the same according to the present invention include a light-receiving portion for photoelectrically converting incident light from a subject into a signal charge of an amount corresponding to the amount of light in a storage period, and charge transfer. A charge transfer unit that transfers the signal charge to the output side during the period, a read gate unit that transfers the signal charge accumulated in the light receiving unit to the charge transfer unit during the reading period, and a read gate unit that accumulates the light receiving unit. For the solid-state imaging device in which the overflow barrier region that determines the saturation amount of the signal charge is formed on the same substrate, the height of the potential barrier formed by the overflow barrier region is defined from a position low during the accumulation period. It is characterized in that the level of the substrate voltage applied to the substrate is changed in order to change the height of the substrate.

【0019】一般に、ブルーミングは、オーバーフロー
バリア領域におけるポテンシャル障壁が読出しゲート部
のポテンシャル障壁より浅くなった場合に発生する。従
って、基板に印加されている基板電圧のレベルを例えば
高い値に設定して、オーバーフローバリア領域のポテン
シャル障壁を読出しゲート部のポテンシャル障壁より低
くすることにより、上記ブルーミングは抑えることが可
能となる。
In general, blooming occurs when the potential barrier in the overflow barrier region is shallower than the potential barrier in the read gate section. Therefore, the blooming can be suppressed by setting the level of the substrate voltage applied to the substrate to, for example, a high value so that the potential barrier of the overflow barrier region is lower than the potential barrier of the read gate portion.

【0020】しかし、オーバーフローバリア領域のポテ
ンシャル障壁は受光部に蓄積される飽和電荷量を調節し
ているため、基板電圧を上記のように高い値に固定させ
てオーバーフローバリア領域のポテンシャル障壁を低く
すると飽和電荷量を減らしてしまうこととなり、固体撮
像素子の感度のダイナミックレンジが小さくなってしま
う。
However, since the potential barrier of the overflow barrier region controls the amount of saturated charge accumulated in the light receiving portion, if the substrate voltage is fixed at a high value as described above and the potential barrier of the overflow barrier region is lowered. The saturated charge amount is reduced, and the dynamic range of sensitivity of the solid-state image sensor is reduced.

【0021】ここで、受光部での光電変換を考えた場
合、入射光により発生する信号電荷は時間とともに増加
するため、蓄積期間開始時点においては、オーバーフロ
ーバリア領域のポテンシャル障壁の高さとして、飽和電
荷量分の高さは必要ないことがわかる。
Here, considering the photoelectric conversion in the light receiving portion, the signal charge generated by the incident light increases with time. Therefore, at the start of the accumulation period, the height of the potential barrier in the overflow barrier region is saturated. It can be seen that the height of the charge amount is not necessary.

【0022】従って、蓄積期間の開始時点においては、
オーバーフローバリア領域のポテンシャル障壁が低い位
置にあるように基板電圧を設定し、その後の時間の経過
とともに、蓄積期間中に受光部に必要な信号電荷が蓄積
できるように上記ポテンシャル障壁を連続的に高くなる
方向に基板電圧を連続的に変化させる。
Therefore, at the start of the accumulation period,
The substrate voltage is set so that the potential barrier in the overflow barrier region is at a low position, and with the passage of time thereafter, the potential barrier is continuously increased so that the necessary signal charges can be accumulated in the light receiving portion during the accumulation period. The substrate voltage is continuously changed in the following direction.

【0023】本発明では、オーバーフローバリア領域に
より形成されるポテンシャル障壁の高さが、上記蓄積期
間中において低い位置から規定の高さまで連続的に変化
させるべく上記基板に印加される基板電圧のレベルを連
続変化させるようにしているため、蓄積期間の開始時点
から終了時点にかけて受光部に徐々に蓄積される信号電
荷の増加に合わせてオーバーフローバリア領域のポテン
シャル障壁が徐々に高くなることとなる。そして、蓄積
期間終了時において、上記ポテンシャル障壁は、規定の
高さ、即ち受光部に予め決められた飽和電荷量を蓄積で
きる程度の高さになる。
According to the present invention, the level of the substrate voltage applied to the substrate is set so that the height of the potential barrier formed by the overflow barrier region continuously changes from a low position to a prescribed height during the accumulation period. Since it is continuously changed, the potential barrier of the overflow barrier region gradually increases from the start time to the end time of the accumulation period as the signal charge accumulated in the light receiving portion gradually increases. Then, at the end of the accumulation period, the potential barrier has a prescribed height, that is, a height at which a predetermined saturated charge amount can be accumulated in the light receiving portion.

【0024】従って、本発明に係る固体撮像素子及びそ
の駆動方法においては、上記蓄積期間中に、オーバーフ
ローバリア領域のポテンシャル障壁が読出しゲート部の
ポテンシャル障壁よりも高くなるということがなくなる
ため、ブルーミング現象の低減を抑えることが可能とな
る。また、始めから規定よりも低い位置にオーバーフロ
ーバリア領域のポテンシャル障壁を固定化した場合と異
なり、最終的には決められた飽和電荷量を受光部に蓄積
することが可能となるため、ダイナミックレンジの劣化
を引き起こすことがない。
Therefore, in the solid-state imaging device and the method of driving the same according to the present invention, the potential barrier of the overflow barrier region does not become higher than the potential barrier of the read gate portion during the accumulation period, so that the blooming phenomenon occurs. Can be suppressed. Further, unlike the case where the potential barrier of the overflow barrier region is fixed at a position lower than the regulation from the beginning, finally, it becomes possible to accumulate the determined saturated charge amount in the light receiving part, so that the dynamic range of the dynamic range is reduced. Does not cause deterioration.

【0025】また、スミアについても、従来の場合は、
オーバーフローバリア領域付近で光電変換された一部の
信号電荷が電荷転送部に流れ込み、スミアとなって画質
の劣化を引き起こしていたが、本発明では、オーバーフ
ローバリア領域の基板側へのポテンシャルが深くなるた
め、即ち、蓄積期間のうち、オーバーフローバリア領域
のポテンシャル障壁の高さが規定の高さよりも低い期間
が長いことから、従来電荷転送部に流れていた一部の信
号電荷が基板側に流れることとなり、その結果、スミア
の発生を抑えることが可能となる。
Regarding smear, in the conventional case,
Some signal charges photoelectrically converted in the vicinity of the overflow barrier region flowed into the charge transfer unit and caused smear, which caused deterioration of image quality. However, in the present invention, the potential of the overflow barrier region toward the substrate becomes deep. Therefore, that is, in the accumulation period, since the height of the potential barrier in the overflow barrier region is lower than the prescribed height, a part of the signal charge that has conventionally flowed in the charge transfer portion flows to the substrate side. As a result, it is possible to suppress the occurrence of smear.

【0026】[0026]

【発明の実施の形態】以下、本発明に係る固体撮像素子
を例えばインターライン転送(IT)方式のCCDイメ
ージセンサに適用した実施の形態例(以下、単に実施の
形態に係るイメージセンサと記す)を図1〜図8を参照
しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments in which the solid-state image pickup device according to the present invention is applied to, for example, an interline transfer (IT) type CCD image sensor (hereinafter simply referred to as an image sensor according to the embodiment) will be described. Will be described with reference to FIGS.

【0027】この実施の形態に係るイメージセンサは、
図1に示すように、入射光量に応じた量の電荷に光電変
換する受光部1が多数マトリクス状に配され、更にこれ
ら多数の受光部1のうち、列方向に配列された受光部1
に対して共通とされた垂直転送レジスタ2が多数本、行
方向に配列されたイメージ部(撮像部)3を有する。
The image sensor according to this embodiment is
As shown in FIG. 1, a large number of light receiving portions 1 for photoelectrically converting into an amount of electric charge according to the amount of incident light are arranged in a matrix, and among the large number of light receiving portions 1, the light receiving portions 1 arranged in the column direction are arranged.
A large number of vertical transfer registers 2 are provided in common, and an image unit (imaging unit) 3 arranged in the row direction is provided.

【0028】また、上記イメージ部3に隣接し、かつ多
数本の垂直転送レジスタ2に対して共通とされた水平転
送レジスタ4が1本並設されている。
Further, one horizontal transfer register 4 adjacent to the image section 3 and common to a large number of vertical transfer registers 2 is provided in parallel.

【0029】そして、イメージ部3と水平転送レジスタ
4間には、イメージ部3における垂直転送レジスタ2の
最終段に転送された信号電荷を水平転送レジスタ4に転
送するための2つの垂直−水平転送レジスタVH1及び
VH2が多数の垂直転送レジスタ2に対して共通に、か
つそれぞれ並列に形成されている。これら2本の垂直−
水平転送レジスタVH1及びVH2には、それぞれ垂直
−水平転送パルスφVH1及びφVH2が供給されるよ
うになっており、これら転送パルスφVH1及びφVH
2の供給によって、垂直転送レジスタ2からの信号電荷
が水平転送レジスタ4に転送されることになる。
Between the image part 3 and the horizontal transfer register 4, two vertical-horizontal transfers for transferring the signal charges transferred to the final stage of the vertical transfer register 2 in the image part 3 to the horizontal transfer register 4. The registers VH1 and VH2 are formed in common for the many vertical transfer registers 2 and in parallel with each other. These two vertical-
Vertical-horizontal transfer pulses φVH1 and φVH2 are supplied to the horizontal transfer registers VH1 and VH2, respectively, and these transfer pulses φVH1 and φVH are supplied.
By supplying 2, the signal charges from the vertical transfer register 2 are transferred to the horizontal transfer register 4.

【0030】また、上記水平転送レジスタ4の最終段に
は、出力部5が接続されている。この出力部5は、水平
転送レジスタ4の最終段から転送されてきた信号電荷を
電気信号(例えば電圧信号)に変換する例えばフローテ
ィング・ディフュージョンあるいはフローティング・ゲ
ート等で構成される電荷−電気信号変換部6と、この電
荷−電気信号変換部6にて電気信号の変換が行われた後
の信号電荷を、リセットパルスφRGの入力に従ってド
レイン領域Dに掃き捨てるリセットゲート7と、電荷−
電気信号変換部6からの電気信号を増幅するアンプ8を
有して構成されている。なお、ドレイン領域Dには電源
電圧Vddが印加されている。
An output unit 5 is connected to the final stage of the horizontal transfer register 4. The output unit 5 converts the signal charges transferred from the final stage of the horizontal transfer register 4 into an electric signal (for example, a voltage signal), for example, a charge-electric signal conversion unit including a floating diffusion or a floating gate. 6, a reset gate 7 that sweeps away the signal charge after the electric signal is converted in the charge-electrical signal converter 6 to the drain region D according to the input of the reset pulse φRG, and the charge-
It has an amplifier 8 for amplifying the electric signal from the electric signal converter 6. The power supply voltage Vdd is applied to the drain region D.

【0031】そして、イメージ部3における垂直転送パ
ルスφV1〜φV4の供給によって、イメージ部3にお
ける各垂直転送電極下のポテンシャル分布が順次変化
し、これによって、信号電荷がそれぞれイメージ部3に
おける垂直転送レジスタ2に沿って縦方向(水平転送レ
ジスタ4側)に転送されることになる。
By supplying the vertical transfer pulses .phi.V1 to .phi.V4 to the image section 3, the potential distribution under each vertical transfer electrode in the image section 3 is sequentially changed, whereby the signal charges are respectively transferred to the vertical transfer registers in the image section 3. 2 is transferred in the vertical direction (on the side of the horizontal transfer register 4).

【0032】また、イメージ部3においては、受光部1
に蓄積されている信号電荷を垂直帰線期間において、ま
ず、垂直転送レジスタ2に読出し、その後の水平帰線期
間において1行単位に水平転送レジスタ4側に転送す
る。これによって、垂直転送レジスタ2の最終段にあっ
た信号電荷は、2つの垂直−水平転送レジスタVH1及
びVH2を経て水平転送レジスタ4に転送される。
In the image section 3, the light receiving section 1
In the vertical blanking period, the signal charges stored in the first column are first read out to the vertical transfer register 2 and then transferred to the horizontal transfer register 4 side by row in the horizontal blanking period. As a result, the signal charges in the final stage of the vertical transfer register 2 are transferred to the horizontal transfer register 4 via the two vertical-horizontal transfer registers VH1 and VH2.

【0033】次の水平走査期間において、水平転送レジ
スタ4上に形成された例えば2層の多結晶シリコン層に
よる水平転送電極への互いに位相の異なる2相の水平転
送パルスφH1及びφH2の印加によって、信号電荷が
順次出力部5側の電荷−電気信号変換部6に転送され、
この電荷−電気信号変換部6において電気信号に変換さ
れて、アンプ8を介して対応する出力端子9より撮像信
号Sとして取り出されることになる。
In the next horizontal scanning period, for example, by applying horizontal transfer pulses φH1 and φH2 of two phases different from each other to the horizontal transfer electrodes formed by, for example, two layers of polycrystalline silicon layers formed on the horizontal transfer register 4, The signal charges are sequentially transferred to the charge-electrical signal conversion unit 6 on the output unit 5 side,
The electric signal is converted into an electric signal in the electric-electrical signal converting unit 6, and is taken out from the corresponding output terminal 9 via the amplifier 8 as the image pickup signal S.

【0034】ここで、このイメージセンサの受光部1周
辺の断面をみると、図2に示すように、例えばn形のシ
リコン基板11にP形不純物(例えばボロン(B))の
導入によるP形ウェル領域12と、上記受光部1を形成
するためのN形の不純物拡散領域13と、垂直転送レジ
スタ2を構成するN形の転送チャネル領域14並びにP
形のチャネルストッパ領域15が形成され、更に上記N
形の不純物拡散領域13の表面にP形の正電荷蓄積領域
16が形成されている。なお、N形の不純物拡散領域1
3と転送チャネル領域14間のp形領域は、読出しゲー
ト部17を構成する。
Here, looking at the cross section around the light receiving portion 1 of this image sensor, as shown in FIG. 2, for example, a P-type impurity (for example, boron (B)) is introduced into an n-type silicon substrate 11 by introducing a P-type impurity. The well region 12, the N-type impurity diffusion region 13 for forming the light receiving portion 1, the N-type transfer channel regions 14 and P forming the vertical transfer register 2.
Shaped channel stopper region 15 is formed.
A P-type positive charge storage region 16 is formed on the surface of the P-type impurity diffusion region 13. The N-type impurity diffusion region 1
The p-type region between 3 and the transfer channel region 14 constitutes the read gate section 17.

【0035】また、このイメージセンサにおいては、上
記N形の不純物拡散領域13とP形ウェル領域12との
pn接合によるフォトダイオード,N形の不純物拡散領
域13と読出しゲート部17とのpn接合によるフォト
ダイオード,N形の不純物拡散領域13とチャネルスト
ッパ領域15とのpn接合によるフォトダイオード、並
びにN形の不純物拡散領域13とP形の正孔蓄積領域1
6とのpn接合によるフォトダイオードによって受光部
1(光電変換部)が構成され、この受光部1が多数個マ
トリクス状に配列されてイメージ部3が形成されてい
る。そして、カラー撮像方式の場合、上記受光部1に対
応して形成される色フィルタ(三原色フィルタや補色フ
ィルタ)の配色などの関係によって、例えば互いに隣接
する4つの受光部1にて1つの画素を構成するようにな
っている。
Further, in this image sensor, a photodiode is formed by a pn junction between the N-type impurity diffusion region 13 and the P-type well region 12, and a pn junction is formed between the N-type impurity diffusion region 13 and the read gate portion 17. Photodiode, photodiode by pn junction of N type impurity diffusion region 13 and channel stopper region 15, and N type impurity diffusion region 13 and P type hole accumulation region 1
A light-receiving portion 1 (photoelectric conversion portion) is configured by a photodiode formed by a pn junction with 6, and a plurality of light-receiving portions 1 are arranged in a matrix to form an image portion 3. In the case of the color imaging method, one pixel is formed in four light receiving units 1 adjacent to each other, for example, depending on the color arrangement of color filters (three primary color filters or complementary color filters) formed corresponding to the light receiving unit 1. It is designed to be configured.

【0036】また、転送チャネル領域14,チャネルス
トッパ領域15及び読出しゲート部17上に、例えばS
iO2 膜を介してSi3 4 膜及びSiO2 膜が順次積
層され、これらSiO2 膜,Si3 4 膜及びSiO2
膜による3層構造のゲート絶縁膜(図示せず)上に1層
目の多結晶シリコン層及び2層目の多結晶シリコン層に
よる4つの転送電極(図2においては代表的に1層目の
多結晶シリコン層による転送電極18を示す)が形成さ
れ、これら転送チャネル領域14,ゲート絶縁膜及び転
送電極18によって垂直転送レジスタ2が構成される。
On the transfer channel region 14, channel stopper region 15 and read gate portion 17, for example, S
A Si 3 N 4 film and a SiO 2 film are sequentially laminated through an iO 2 film, and these SiO 2 film, Si 3 N 4 film and SiO 2 film are laminated.
On the gate insulating film (not shown) having a three-layer structure made of a film, four transfer electrodes (typically the first layer in FIG. 2 are formed by the first polycrystalline silicon layer and the second polycrystalline silicon layer). A transfer electrode 18 made of a polycrystalline silicon layer is formed), and the transfer channel region 14, the gate insulating film, and the transfer electrode 18 form a vertical transfer register 2.

【0037】また、この実施の形態に係るイメージセン
サは、図2に示すように、上記転送電極18の表面に、
熱酸化による熱酸化膜(図示せず)が形成され、該熱酸
化膜を含む全面には層間絶縁膜であるPSG膜19(Ph
osphorate-Silica-Glass;リンをドープしたSiO
2 膜)が形成され、このPSG膜19上に下層の転送電
極18を覆うようにAlなどの金属又は金属化合物によ
る遮光膜20が形成され、更に全面にプラズマCVD法
によるSiN膜(図示せず)が形成されている。
Further, in the image sensor according to this embodiment, as shown in FIG. 2, on the surface of the transfer electrode 18,
A thermal oxide film (not shown) is formed by thermal oxidation, and the PSG film 19 (Ph) which is an interlayer insulating film is formed on the entire surface including the thermal oxide film.
osphorate-Silica-Glass ; phosphorus-doped SiO
2 film) is formed, a light shielding film 20 made of a metal such as Al or a metal compound is formed on the PSG film 19 so as to cover the lower transfer electrode 18, and a SiN film (not shown) formed by a plasma CVD method is further formed on the entire surface. ) Has been formed.

【0038】上記遮光膜20は、受光部1上において選
択的にエッチング除去されており、光は、このエッチン
グ除去によって形成された遮光膜20の受光部開口20
aを通じて受光部1内に入射されるようになっている。
The light-shielding film 20 is selectively removed by etching on the light-receiving portion 1, and the light-receiving portion opening 20 of the light-shielding film 20 formed by this etching removal is used.
The light is incident on the inside of the light receiving portion 1 through a.

【0039】なお、上記図2の断面図においては、簡単
のため、遮光膜20上の保護膜,平坦化膜,色フィルタ
及びマイクロ集光レンズなどは省略してある。
In the sectional view of FIG. 2, the protective film, the flattening film, the color filter, the micro condenser lens and the like on the light shielding film 20 are omitted for simplicity.

【0040】ここで、本実施の形態に係るイメージセン
サの受光部1及びその周辺部分のポテンシャル分布、特
に基板電圧として従来から使用されている規定レベルの
基板電圧を印加した場合のポテンシャル分布について説
明すると、受光部1の深さ方向(図2においてA−A’
線で示す方向)については、図3に示すように、基板表
面、即ちP形の正孔蓄積領域16の表面を最下限とし、
該正孔蓄積領域16下に形成されているN形の高濃度不
純物拡散領域13の有効深さ方向におけるほぼ中央を極
大値φ2とし、P形ウェル領域12の有効深さ方向にお
けるほぼ中央から上記不純物拡散領域13寄りの位置を
極小値φ3とし、更にN形シリコン基板11の深さ方向
にポテンシャルがほぼ直線的に上昇する分布を有する。
Here, the potential distribution of the light receiving portion 1 and its peripheral portion of the image sensor according to the present embodiment, particularly the potential distribution when a substrate voltage of a specified level conventionally used as the substrate voltage is applied will be described. Then, in the depth direction of the light receiving portion 1 (A-A 'in FIG. 2).
(Direction indicated by a line), as shown in FIG. 3, the substrate surface, that is, the surface of the P-type hole accumulation region 16 is set as the lower limit,
The maximum value φ2 is set in the approximate center of the N-type high-concentration impurity diffusion region 13 formed under the hole accumulation region 16 in the effective depth direction, and the above-described value is calculated from the approximate center of the P-type well region 12 in the effective depth direction. The position close to the impurity diffusion region 13 is set to the minimum value φ3, and the potential has a distribution that rises substantially linearly in the depth direction of the N-type silicon substrate 11.

【0041】また、転送チャネル領域14−読出しゲー
ト部17−N形の不純物拡散領域13の幅方向から受光
部1の深さ方向(図2においてB−B’線で示す方向)
にかけてのポテンシャル分布を上記条件(基板電圧とし
て従来から使用されている規定レベルの基板電圧を印加
した場合)についてみると、図4に示すように、読出し
ゲート部17のポテンシャル障壁(レベルφr)がP形
ウェル領域12のポテンシャル障壁(レベルφ3)より
も浅い位置にあることがわかる。
Further, from the width direction of the transfer channel region 14-reading gate portion 17-N type impurity diffusion region 13 to the depth direction of the light receiving portion 1 (direction shown by line BB 'in FIG. 2).
Looking at the potential distribution over the above conditions (when a substrate voltage of a specified level conventionally used as the substrate voltage is applied), as shown in FIG. 4, the potential barrier (level φr) of the read gate portion 17 is It can be seen that the P-type well region 12 is located at a position shallower than the potential barrier (level φ3).

【0042】このことから、P形ウェル領域12におけ
るポテンシャルの極小値φ3、即ちポテンシャル障壁に
対応する部分が蓄積電荷に対するオーバーフローバリア
を構成することになる。従って、以下の説明において
は、P形ウェル領域12をオーバーフローバリア領域1
2と記す。
From this, the minimum value φ3 of the potential in the P-type well region 12, that is, the portion corresponding to the potential barrier constitutes the overflow barrier for the accumulated charges. Therefore, in the following description, the P-type well region 12 is referred to as the overflow barrier region 1
Write 2.

【0043】また、上記イメージセンサは、図2に示す
ように、N形シリコン基板11の表面にオーバーフロー
バリア領域12を形成して、このオーバーフローバリア
領域12よりも浅い位置に上記受光部1を構成するN形
の不純物拡散領域13を形成することで、いわゆる電子
シャッタの機能を有するように構成されている。
In the image sensor, as shown in FIG. 2, the overflow barrier region 12 is formed on the surface of the N-type silicon substrate 11, and the light receiving portion 1 is formed at a position shallower than the overflow barrier region 12. By forming the N-type impurity diffusion region 13 having the above-mentioned structure, it has a so-called electronic shutter function.

【0044】つまり、シリコン基板11に供給される基
板電圧をシャッタパルスに同期して高レベルにすること
により、オーバーフローバリア領域12におけるポテン
シャル障壁(オーバーフローバリア)が下がり、受光部
1に蓄積された電荷(この場合、電子)が上記オーバー
フローバリアを越えて縦方向、即ちシリコン基板11側
に掃き捨てられることになる。これにより、シャッタパ
ルスの最終印加時点から電荷読出し時点までの期間が実
質的な露光期間となり、残像等の不都合を防止すること
ができるようになっている。
That is, by setting the substrate voltage supplied to the silicon substrate 11 to a high level in synchronization with the shutter pulse, the potential barrier (overflow barrier) in the overflow barrier region 12 is lowered and the charge accumulated in the light receiving portion 1 is lowered. (In this case, electrons) are swept away in the vertical direction, that is, toward the silicon substrate 11 side, beyond the overflow barrier. As a result, the period from the final application time of the shutter pulse to the electric charge read time becomes a substantial exposure period, and it is possible to prevent inconveniences such as an afterimage.

【0045】一方、上記実施の形態に係るイメージセン
サの周辺回路は、図5に示すように、仕様にて決定され
た基準クロックPcを発生する基準クロック発生器31
と、この基準クロック発生器31からの基準クロックP
cの入力に基づいて水平同期信号HDと垂直同期信号V
Dを生成する同期信号生成回路32と、上記基準クロッ
ク発生器31からの基準クロックPcと同期信号生成回
路32からの水平同期信号HD及び垂直同期信号VDの
入力に基づいて少なくとも4相の垂直転送パルスφV1
〜φV4を生成する垂直ドライブ回路33と、上記基準
クロック発生器31からの基準クロックPcと同期信号
生成回路32からの水平同期信号HDの入力に基づいて
2相の水平転送パルスφH1及びφH2を生成する水平
ドライブ回路34を有する。
On the other hand, the peripheral circuit of the image sensor according to the above-described embodiment, as shown in FIG. 5, generates a reference clock Pc which is determined by the specifications and which is a reference clock generator 31.
And the reference clock P from this reference clock generator 31.
The horizontal synchronizing signal HD and the vertical synchronizing signal V based on the input of c
A synchronizing signal generation circuit 32 for generating D, and a vertical transfer of at least four phases based on the input of the reference clock Pc from the reference clock generator 31 and the horizontal synchronizing signal HD and the vertical synchronizing signal VD from the synchronizing signal generating circuit 32. Pulse φV1
.About..phi.V4 vertical drive circuit 33, and two-phase horizontal transfer pulses .phi.H1 and .phi.H2 are generated based on the input of the reference clock Pc from the reference clock generator 31 and the horizontal synchronizing signal HD from the synchronizing signal generating circuit 32. It has a horizontal drive circuit 34 that operates.

【0046】また、上記周辺回路は、上記回路群のほ
か、基準クロック発生器31からの基準クロックPcと
同期信号生成回路32からの水平同期信号HDの入力に
基づいて出力部5、特にリセットゲート7に供給するた
めのリセットパルスφRGを生成する出力ドライブ回路
35と、イメージセンサのシリコン基板11に対して基
板電圧Vsを供給する基板電圧印加回路36と、外部か
ら入力されたシャッタスピードに関するデータDs等に
基づいて上記基板電圧印加回路36等を制御するシステ
ムコントローラ37を有して構成されている。
In addition to the above-mentioned circuit group, the peripheral circuit outputs the output section 5, especially the reset gate, based on the input of the reference clock Pc from the reference clock generator 31 and the horizontal synchronizing signal HD from the synchronizing signal generating circuit 32. 7, an output drive circuit 35 that generates a reset pulse φRG for supplying the voltage to the image sensor 7, a substrate voltage application circuit 36 that supplies the substrate voltage Vs to the silicon substrate 11 of the image sensor, and data Ds regarding the shutter speed input from the outside. A system controller 37 that controls the substrate voltage application circuit 36 and the like based on the above is configured.

【0047】基板電圧印加回路36は、図2に示すよう
に、システムコントローラからの第1の起動信号Sd1
の入力によって活性化され、かつ、基準クロック発生器
31からの基準クロックPc及び同期信号生成回路32
からの水平同期信号HDの入力に基づいてシャッタパル
スPsを生成するシャッタパルス生成回路41と、デー
タが記憶される記憶領域に予め露光期間における所定時
間(基準クロックPc)毎の基板電圧の変化値、即ち基
準クロックPc毎の基板電圧データDvがアドレス順次
に記憶されたROM42と、システムコントローラ37
からの第2の起動信号Sd2の入力によって活性化さ
れ、かつ、基準クロック発生器31からの基準クロック
Pcの入力タイミングに従ってROM42からアドレス
順次に基板電圧データDvを読み出すデータ読出し回路
43と、該データ読出し回路43にて読み出された基板
電圧データDvをアナログの基板電圧信号Vsに変換す
るD/A変換器44と、スイッチング回路45とを有し
て構成されている。
The substrate voltage applying circuit 36, as shown in FIG. 2, has a first start signal Sd1 from the system controller.
Of the reference clock Pc and the synchronizing signal generation circuit 32 from the reference clock generator 31.
A shutter pulse generation circuit 41 for generating a shutter pulse Ps based on the input of the horizontal synchronizing signal HD from the above, and a change value of the substrate voltage for each predetermined time (reference clock Pc) in the exposure period in a storage area where data is stored in advance. That is, the ROM 42 in which the substrate voltage data Dv for each reference clock Pc is sequentially stored in an address, and the system controller 37.
And a data read circuit 43 which is activated by the input of the second activation signal Sd2 from the ROM, and which reads the substrate voltage data Dv from the ROM 42 in the address order in accordance with the input timing of the reference clock Pc from the reference clock generator 31, The D / A converter 44 for converting the substrate voltage data Dv read by the reading circuit 43 into an analog substrate voltage signal Vs, and a switching circuit 45.

【0048】上記スイッチング回路45は、シャッタパ
ルス生成回路41の出力側に接続された第1の固定接点
45aと、D/A変換器44の出力側に接続された第2
の固定接点45bと、イメージセンサのシリコン基板1
1に取出し電極(図示せず)を通じて接続された可動接
点45cを有して構成されており、該可動接点45c
は、システムコントローラ37からのスイッチング制御
信号Ssのレベルに応じて第1の固定接点45a又は第
2の固定接点45bに切り換わるようになっている。
The switching circuit 45 has a first fixed contact 45a connected to the output side of the shutter pulse generation circuit 41 and a second fixed contact 45a connected to the output side of the D / A converter 44.
Fixed contact 45b and the silicon substrate 1 of the image sensor
1 has a movable contact 45c connected through an extraction electrode (not shown) to the movable contact 45c.
Is switched to the first fixed contact 45a or the second fixed contact 45b according to the level of the switching control signal Ss from the system controller 37.

【0049】スイッチング制御信号Ssのレベルは、シ
ステムコントローラ37において、外部から入力された
シャッタスピードに関するデータDs(以下、単にシャ
ッタスピードデータと記す)から電荷蓄積期間(露光期
間)を計算することにより得られるものであり、この実
施の形態においては、電荷読出し時点から露光期間の開
始時点までの電荷排出期間において低レベルとされ、上
記露光期間において高レベルとされる。また、第1の起
動信号Sd1は、上記電荷読出し期間の開始とともにシ
ステムコントローラ37から出力され、第2の起動信号
Sd2は、露光期間の開始時点にシステムコントローラ
37から出力される。
The level of the switching control signal Ss is obtained by the system controller 37 by calculating the charge accumulation period (exposure period) from the data Ds regarding the shutter speed (hereinafter simply referred to as shutter speed data) input from the outside. In this embodiment, the level is set to a low level in the charge discharging period from the charge reading time to the start of the exposure period, and is set to a high level in the exposure period. The first activation signal Sd1 is output from the system controller 37 at the start of the charge reading period, and the second activation signal Sd2 is output from the system controller 37 at the start time of the exposure period.

【0050】ROM42の記憶領域に記憶されている基
板電圧データDvは、以下のようにして設定されてい
る。
The substrate voltage data Dv stored in the storage area of the ROM 42 is set as follows.

【0051】即ち、基板電圧Vsの時間的な変化量につ
いて考えると、一定の光量を考えた場合、受光部1に蓄
積される信号電荷の量をQ、オーバーフローバリア領域
12により形成されるポテンシャル障壁が規定の高さに
あるときの受光部1の飽和電荷量をQsat、上記露光
期間をtsとしたとき、図6の直線aにも示すように、 Q=(Qsat/ts)×t (0≦t≦ts) ………(1) の関係式を満足するように基板電圧データDvが設定さ
れている。
That is, regarding the amount of change in the substrate voltage Vs with time, when the amount of light is constant, the amount of signal charge accumulated in the light receiving portion 1 is Q, and the potential barrier formed by the overflow barrier region 12 is. Assuming that the saturated charge amount of the light receiving portion 1 is Qsat and the exposure period is ts when Q is at a prescribed height, as shown by a straight line a in FIG. 6, Q = (Qsat / ts) × t (0 ≤t≤ts) The substrate voltage data Dv is set so as to satisfy the relational expression (1).

【0052】実際は、入射光量が時間により変化する場
合があるため、図6の曲線bに示すように、露光期間t
sの開始当初の蓄積電荷量は上記(1)式より大きくな
るように基板電圧データを設定することが好ましい。ま
た、t=0の時(露光開始時点)にQ=0とする必要は
なく、図6の曲線cに示すように、初期状態で、ある程
度蓄積電荷量をもたせるように基板電圧データを設定す
るようにしてもよい。
Actually, since the incident light quantity may change with time, as shown by the curve b in FIG. 6, the exposure period t
It is preferable to set the substrate voltage data so that the accumulated charge amount at the beginning of s becomes larger than the equation (1). Further, when t = 0 (exposure start time), it is not necessary to set Q = 0, and as shown by the curve c in FIG. 6, the substrate voltage data is set so as to have a certain amount of accumulated charge in the initial state. You may do it.

【0053】次に、上記本実施の形態に係るイメージセ
ンサの動作を図7も参照しながら説明すると、垂直ブラ
ンキング期間内における電荷読出し時点において、受光
部1に蓄積されていた信号電荷が垂直転送レジスタ2に
読み出され、同時にシステムコントローラ37からシャ
ッタパルス生成回路41に第1の起動信号Sd1が出力
され、同じくシステムコントローラ37から低レベルの
スイッチング制御信号Ssがスイッチング回路45に出
力される。
Next, the operation of the image sensor according to the present embodiment will be described with reference to FIG. 7 as well. At the time of reading charges in the vertical blanking period, the signal charges accumulated in the light receiving portion 1 are vertical. The first activation signal Sd1 is output from the system controller 37 to the shutter pulse generation circuit 41 at the same time as being read out to the transfer register 2, and the system controller 37 also outputs a low level switching control signal Ss to the switching circuit 45.

【0054】これにより、シャッタパルス生成回路41
にて生成された例えば水平同期信号HDに同期したシャ
ッタパルスPsがスイッチング回路45を通じてイメー
ジセンサのシリコン基板11に印加され、受光部1に蓄
積された信号電荷が水平同期信号HDに同期してシリコ
ン基板11側に掃き捨てられることとなる(電子シャッ
タ動作)。
As a result, the shutter pulse generation circuit 41
The shutter pulse Ps synchronized with the horizontal synchronizing signal HD, for example, is applied to the silicon substrate 11 of the image sensor through the switching circuit 45, and the signal charge accumulated in the light receiving unit 1 is synchronized with the horizontal synchronizing signal HD. It will be swept away to the substrate 11 side (electronic shutter operation).

【0055】そして、上記電子シャッタ動作の終了とと
もに露光期間tsが開始されるが、この露光期間tsの
開始時点においてシステムコントローラ37からデータ
読出し回路43に第2の起動信号Sd2が出力され、同
時にシステムコントローラ37からスイッチング回路4
5に高レベルの制御信号Ssが出力される。
Then, the exposure period ts is started at the end of the electronic shutter operation. At the start of the exposure period ts, the system controller 37 outputs the second activation signal Sd2 to the data reading circuit 43, and at the same time, the system is activated. From the controller 37 to the switching circuit 4
The high-level control signal Ss is output to 5.

【0056】これにより、ROM42の記憶領域に記憶
されている基板電圧データDvがアドレス順次にデータ
読出し回路43を通じて読み出され、該読み出された基
板電圧データDvが後段のD/A変換器44にてアナロ
グの基板電圧信号Vsに変換されてスイッチング回路4
5を介してイメージセンサのシリコン基板11に印加さ
れることになる。
As a result, the substrate voltage data Dv stored in the storage area of the ROM 42 is sequentially read out through the data read circuit 43, and the read substrate voltage data Dv is read in the subsequent D / A converter 44. Is converted into an analog substrate voltage signal Vs at the switching circuit 4
The voltage is applied to the silicon substrate 11 of the image sensor via 5.

【0057】このとき、まず、露光期間tsの開始時点
(t=0の時)においては、図7の曲線aに示すよう
に、シリコン基板11に規定の値よりも十分に高い電圧
Vsが印加されるため、これにより、オーバーフローバ
リア領域12のポテンシャルレベルが高くなり、該領域
12のポテンシャル障壁の高さは、受光部1のポテンシ
ャル高さよりも低くなるか、あるいは露光開始時点にお
いて受光部1に蓄積される信号電荷を蓄積できる程度の
高さとなる。
At this time, first, at the start of the exposure period ts (when t = 0), a voltage Vs sufficiently higher than a prescribed value is applied to the silicon substrate 11, as shown by the curve a in FIG. As a result, the potential level of the overflow barrier region 12 becomes higher, and the height of the potential barrier of the region 12 becomes lower than the potential height of the light receiving unit 1, or the light receiving unit 1 is exposed at the start of exposure. The height is such that the accumulated signal charges can be accumulated.

【0058】その後、時間の経過とともに、シリコン基
板11に印加される基板電圧Vsのレベルが徐々に低く
なることから、オーバーフローバリア領域12のポテン
シャル障壁は徐々に高くなる。この障壁の高さ方向への
変化の割合は、時間の経過とともに受光部1に蓄積され
る信号電荷の増加量に対応したものとなる。
After that, the level of the substrate voltage Vs applied to the silicon substrate 11 gradually decreases with the lapse of time, so that the potential barrier of the overflow barrier region 12 gradually increases. The rate of change of the barrier in the height direction corresponds to the increase amount of the signal charge accumulated in the light receiving unit 1 with the passage of time.

【0059】そして、露光期間tsの終了時点(t=t
s)においては、図7の曲線bに示すように、シリコン
基板11に規定レベルの基板電圧Vsが印加されること
となり、これによって、受光部1は、予め仕様にて決定
されている飽和電荷量Qsatの信号電荷が蓄積可能と
なる。ここで、規定レベルは、従来から用いられている
飽和電荷量Qsatを決めるための基板電圧レベルであ
る。
Then, at the end of the exposure period ts (t = t
In s), as shown by the curve b in FIG. 7, the substrate voltage Vs of the specified level is applied to the silicon substrate 11, and as a result, the light receiving unit 1 is caused to reach the saturation charge determined in advance by the specifications. It is possible to store the signal charge of the amount Qsat. Here, the specified level is a substrate voltage level for determining the saturated charge amount Qsat that has been conventionally used.

【0060】一般に、ブルーミングは、オーバーフロー
バリア領域12におけるポテンシャル障壁が読出しゲー
ト部17のポテンシャル障壁より浅くなった場合に発生
する。従って、シリコン基板11に印加されている基板
電圧Vsのレベルを例えば高い値に設定して、オーバー
フローバリア領域12のポテンシャル障壁を読出しゲー
ト部17のポテンシャル障壁より低くすることにより、
上記ブルーミングは抑えることが可能となる。
In general, blooming occurs when the potential barrier in the overflow barrier region 12 is shallower than the potential barrier in the read gate section 17. Therefore, by setting the level of the substrate voltage Vs applied to the silicon substrate 11 to a high value, for example, and making the potential barrier of the overflow barrier region 12 lower than the potential barrier of the read gate section 17,
The blooming can be suppressed.

【0061】しかし、オーバーフローバリア領域12の
ポテンシャル障壁は受光部1に蓄積される飽和電荷量Q
satを調節しているため、基板電圧Vsを上記のよう
に高い値に固定させてオーバーフローバリア領域12の
ポテンシャル障壁を低くすると上記飽和電荷量Qsat
を減らしてしまうこととなり、イメージセンサの感度の
劣化を引き起こす原因となる。
However, the potential barrier of the overflow barrier region 12 is the saturated charge amount Q accumulated in the light receiving portion 1.
Since sat is adjusted, when the substrate voltage Vs is fixed to a high value as described above and the potential barrier of the overflow barrier region 12 is lowered, the saturation charge amount Qsat is increased.
Will be reduced, which will cause deterioration of the sensitivity of the image sensor.

【0062】ここで、受光部1での光電変換を考えた場
合、入射光により発生する信号電荷は時間とともに増加
するため、露光期間tsの開始時点においては、オーバ
ーフローバリア領域12のポテンシャル障壁の高さとし
て、飽和電荷量Qsat分の高さは必要ないことがわか
る。
Here, in consideration of photoelectric conversion in the light receiving portion 1, since the signal charges generated by the incident light increase with time, at the start of the exposure period ts, the potential barrier of the overflow barrier region 12 is high. As a result, it is understood that the height of the saturated charge amount Qsat is not necessary.

【0063】従って、露光期間tsの開始時点において
は、オーバーフローバリア領域12のポテンシャル障壁
が低い位置にあるように基板電圧Vsを設定し、その後
の時間の経過とともに、露光期間ts中に受光部1に必
要な信号電荷が蓄積できるように上記ポテンシャル障壁
を連続的に高くなる方向に基板電圧Vsを連続的に変化
させる。
Therefore, at the start of the exposure period ts, the substrate voltage Vs is set so that the potential barrier of the overflow barrier region 12 is at a low position, and with the passage of time thereafter, the light receiving portion 1 is set during the exposure period ts. The substrate voltage Vs is continuously changed in the direction of continuously increasing the potential barrier so that the necessary signal charge can be stored.

【0064】本実施の形態に係るイメージセンサでは、
オーバーフローバリア領域12により形成されるポテン
シャル障壁の高さを、上記露光期間ts中において低い
位置から規定の高さまで連続的に変化させるべく上記シ
リコン基板11に印加される基板電圧Vsのレベルを連
続変化させるようにしているため、露光期間tsの開始
時点から終了時点にかけて受光部1に徐々に蓄積される
信号電荷の増加に合わせてオーバーフローバリア領域1
2のポテンシャル障壁が徐々に高くなることとなる。そ
して、露光期間tsの終了時において、上記ポテンシャ
ル障壁は、規定の高さ、即ち受光部1に予め決められた
飽和電荷量Qsatを蓄積できる程度の高さになる。
In the image sensor according to this embodiment,
The level of the substrate voltage Vs applied to the silicon substrate 11 is continuously changed in order to continuously change the height of the potential barrier formed by the overflow barrier region 12 from the lower position to the specified height during the exposure period ts. Therefore, the overflow barrier region 1 is increased in accordance with the increase of the signal charges accumulated in the light receiving unit 1 from the start time point to the end time point of the exposure period ts.
The potential barrier of 2 will gradually increase. Then, at the end of the exposure period ts, the potential barrier has a prescribed height, that is, a height at which a predetermined saturated charge amount Qsat can be accumulated in the light receiving unit 1.

【0065】従って、本実施の形態に係るイメージセン
サにおいては、上記露光期間ts中に、オーバーフロー
バリア領域12のポテンシャル障壁が読出しゲート部1
7のポテンシャル障壁よりも高くなるということがなく
なるため、ブルーミング現象の低減を抑えることが可能
となる。また、始めから規定よりも低い位置にオーバー
フローバリア領域12のポテンシャル障壁を固定化した
場合と異なり、最終的には決められた飽和電荷量Qsa
tを受光部1に蓄積することが可能となるため、感度の
劣化を引き起こすことがない。
Therefore, in the image sensor according to the present embodiment, the potential barrier of the overflow barrier region 12 is the read gate portion 1 during the exposure period ts.
Since it does not become higher than the potential barrier of No. 7, it is possible to suppress the reduction of the blooming phenomenon. Further, unlike the case where the potential barrier of the overflow barrier region 12 is fixed at a position lower than the regulation from the beginning, finally, the saturation charge amount Qsa determined is determined.
Since t can be stored in the light receiving unit 1, the sensitivity is not deteriorated.

【0066】なお、本実施の形態に係るイメージセンサ
においては、対ブルーミングマージン自体は改善できな
いが、モニタ画面における出力画像上でのブルーミング
状態は大きく改善される。例として、過大光量を入射さ
せた場合、従来方式では、図8Aに示すように、再生画
像61中、過大光量を有する被写体画像62の上下にブ
ルーミングによる縦筋63が現れる。一方、本実施の形
態に係るイメージセンサにおいては、ある基板電圧レベ
ルまではブルーミングは発生しないため、図8Bに示す
ように、過大光量を有する被写体画像62の周辺に生じ
るブルーミングの縦筋63は短いものとなり、目立たな
くなる。
In the image sensor according to this embodiment, the blooming margin itself cannot be improved, but the blooming state on the output image on the monitor screen is greatly improved. As an example, when an excessive amount of light is incident, in the conventional method, vertical stripes 63 due to blooming appear above and below a subject image 62 having an excessive amount of light in a reproduced image 61, as shown in FIG. 8A. On the other hand, in the image sensor according to the present embodiment, blooming does not occur up to a certain substrate voltage level. Therefore, as shown in FIG. 8B, the vertical stripe 63 of blooming generated around the subject image 62 having an excessive light amount is short. It becomes a thing and becomes inconspicuous.

【0067】また、スミアについても、従来の場合は、
受光部中、オーバーフローバリア領域12付近で光電変
換された一部の信号電荷が転送チャネル領域14に流れ
込み、スミアとなって画質の劣化を引き起こしていた
が、本実施の形態に係るイメージセンサでは、オーバー
フローバリア領域12のシリコン基板11側へのポテン
シャルが深くなる、即ち、露光期間tsのうち、オーバ
ーフローバリア領域12のポテンシャル障壁の高さが規
定の高さよりも低い期間が長いことから、従来転送チャ
ネル領域14に流れていた一部の信号電荷がシリコン基
板11側に流れることとなり、その結果、スミアの発生
を抑えることが可能となる。
Regarding smear, in the conventional case,
In the light receiving portion, a part of the signal charges photoelectrically converted in the vicinity of the overflow barrier region 12 flowed into the transfer channel region 14 to cause smear, which caused deterioration of image quality. However, in the image sensor according to the present embodiment, The potential of the overflow barrier region 12 toward the silicon substrate 11 side becomes deep, that is, since the height of the potential barrier of the overflow barrier region 12 is lower than the prescribed height in the exposure period ts, the conventional transfer channel is long. A part of the signal charges flowing in the region 14 will flow to the silicon substrate 11 side, and as a result, it becomes possible to suppress the occurrence of smear.

【0068】上記実施の形態においては、IT方式のイ
メージセンサに適用した例を示したが、その他FIT
(フレームインターライン転送)方式のイメージセンサ
にも適用させることができる。
In the above embodiment, an example in which the invention is applied to the IT type image sensor is shown.
The present invention can also be applied to a (frame interline transfer) type image sensor.

【0069】[0069]

【発明の効果】上述のように、本発明に係る固体撮像素
子及び固体撮像素子の駆動方法によれば、蓄積期間に被
写体からの入射光をその光量に応じた量の信号電荷に光
電変換する受光部と、電荷転送期間に上記信号電荷を出
力側に転送する電荷転送部と、読出し期間に上記受光部
に蓄積されている上記信号電荷を上記電荷転送部に転送
する読出しゲート部と、上記受光部に蓄積される信号電
荷の飽和量を決定するオーバーフローバリア領域とが同
一基板に形成された固体撮像素子に対して、上記オーバ
ーフローバリア領域により形成されるポテンシャル障壁
の高さが、上記蓄積期間中において低い位置から規定の
高さまで変化させるべく上記基板に印加される基板電圧
のレベルを変化させるようにしたので、ブルーミング及
びスミアの発生を低減することができる。
As described above, according to the solid-state image pickup device and the method of driving the solid-state image pickup device according to the present invention, the incident light from the subject is photoelectrically converted into the signal charge of the amount corresponding to the light amount during the accumulation period. A light receiving section, a charge transfer section that transfers the signal charge to an output side during a charge transfer period, a read gate section that transfers the signal charge accumulated in the light receiving section to the charge transfer section during a read period, and For a solid-state imaging device in which the overflow barrier region that determines the saturation amount of the signal charge accumulated in the light receiving unit is formed on the same substrate, the height of the potential barrier formed by the overflow barrier region is equal to the accumulation period. Since the level of the substrate voltage applied to the above-mentioned substrate is changed in order to change from a low position to a specified height in the inside, blooming and smear are prevented from occurring. It can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る固体撮像素子を例えばインターラ
イン転送(IT)方式のCCDイメージセンサに適用し
た実施の形態例(以下、単に実施の形態に係るイメージ
センサと記す)を示す構成図である。
FIG. 1 is a configuration diagram showing an example of an embodiment (hereinafter simply referred to as an image sensor according to an embodiment) in which a solid-state image sensor according to the present invention is applied to, for example, an interline transfer (IT) type CCD image sensor. is there.

【図2】本実施の形態に係るイメージセンサの受光部と
その周辺部分の構成及び基板電圧印加回路の構成を示す
構成図である。
FIG. 2 is a configuration diagram showing a configuration of a light receiving portion and its peripheral portion and a configuration of a substrate voltage applying circuit of the image sensor according to the present embodiment.

【図3】図1のA−A’線で示す方向のポテンシャル分
布を示す特性図である。
FIG. 3 is a characteristic diagram showing a potential distribution in a direction indicated by a line AA ′ in FIG.

【図4】図1のB−B’線で示す方向のポテンシャル分
布を示す特性図である。
FIG. 4 is a characteristic diagram showing a potential distribution in a direction indicated by a line BB ′ in FIG.

【図5】本実施の形態に係るイメージセンサの周辺回路
の構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of a peripheral circuit of the image sensor according to the present embodiment.

【図6】本実施の形態に係る基板電圧印加回路による基
板電圧の変化に伴う受光部での蓄積電荷量の時間変化を
示す特性図である。
FIG. 6 is a characteristic diagram showing a change over time in the amount of accumulated charge in the light receiving unit with a change in substrate voltage by the substrate voltage application circuit according to the present embodiment.

【図7】本実施の形態に係るイメージセンサの露光期間
における受光部深さ方向のポテンシャルの時間変化を示
す特性図である。
FIG. 7 is a characteristic diagram showing a temporal change of the potential in the depth direction of the light receiving unit during the exposure period of the image sensor according to the present embodiment.

【図8】再生画像上でのブルーミングの現出度合の比較
を示す説明図であり、同図Aは従来方式の場合を示し、
同図Bは本実施の形態に係るイメージセンサの場合を示
す。
FIG. 8 is an explanatory diagram showing a comparison of blooming appearance degrees on a reproduced image, and FIG. 8A shows a case of a conventional method;
FIG. 9B shows the case of the image sensor according to the present embodiment.

【図9】固体撮像素子の受光部とその周辺部分の一般的
構成を示す断面図である。
FIG. 9 is a cross-sectional view showing a general configuration of a light receiving portion of a solid-state image sensor and its peripheral portion.

【符号の説明】[Explanation of symbols]

1 受光部 2 垂直転送レジスタ 3 イメージ部 11 シリコン基板 12 オーバーフローバリア領域 13 N形の不純物拡散領域 14 転送チャネル領域 17 読出しゲート部 31 基準クロック発生器 32 同期信号生成回路 33 垂直ドライブ回路 34 水平ドライブ回路 35 出力ドライブ回路 36 基板電圧印加回路 37 システムコントローラ 41 シャッタパルス生成回路 42 ROM 43 データ読出し回路 44 D/A変換器 45 スイッチング回路 DESCRIPTION OF SYMBOLS 1 Light receiving part 2 Vertical transfer register 3 Image part 11 Silicon substrate 12 Overflow barrier region 13 N type impurity diffusion region 14 Transfer channel region 17 Read gate part 31 Reference clock generator 32 Synchronous signal generation circuit 33 Vertical drive circuit 34 Horizontal drive circuit 35 output drive circuit 36 substrate voltage application circuit 37 system controller 41 shutter pulse generation circuit 42 ROM 43 data read circuit 44 D / A converter 45 switching circuit

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 蓄積期間に被写体からの入射光をその光
量に応じた量の信号電荷に光電変換する受光部と、電荷
転送期間に上記信号電荷を出力側に転送する電荷転送部
と、読出し期間に上記受光部に蓄積されている上記信号
電荷を上記電荷転送部に転送する読出しゲート部と、上
記受光部に蓄積される信号電荷の飽和量を決定するオー
バーフローバリア領域とが同一基板に形成された固体撮
像素子において、 上記オーバーフローバリア領域により形成されるポテン
シャル障壁の高さが、上記蓄積期間中において低い位置
から規定の高さまで連続的に変化させるべく上記基板に
印加される基板電圧のレベルを連続変化させる基板電圧
可変手段を有することを特徴とする固体撮像素子。
1. A light receiving section for photoelectrically converting incident light from a subject into a signal charge in an amount corresponding to the amount of light during a storage period, a charge transfer section for transferring the signal charge to an output side during a charge transfer period, and reading. A read gate unit that transfers the signal charge accumulated in the light receiving unit to the charge transfer unit during a period and an overflow barrier region that determines the saturation amount of the signal charge accumulated in the light receiving unit are formed on the same substrate. In the above solid-state imaging device, the level of the substrate voltage applied to the substrate so that the height of the potential barrier formed by the overflow barrier region continuously changes from a low position to a specified height during the accumulation period. A solid-state image pickup device having a substrate voltage changing means for continuously changing the voltage.
【請求項2】 上記蓄積期間において上記受光部に蓄積
される信号電荷の量をQ、上記オーバーフローバリア領
域により形成されるポテンシャル障壁が上記規定の高さ
にあるときの上記受光部の飽和電荷量をQsat、上記
蓄積期間をtsとしたとき、上記基板電圧可変手段は、 Q=(Qsat/ts)×t (0≦t≦ts) ………(1) となるように、上記基板電圧のレベルを変化させること
を特徴とする請求項1記載の固体撮像素子。
2. The amount of signal charge accumulated in the light receiving portion during the accumulation period is Q, and the saturated charge amount of the light receiving portion when the potential barrier formed by the overflow barrier region is at the specified height. Is Qsat, and the accumulation period is ts, the substrate voltage varying means sets the substrate voltage so that Q = (Qsat / ts) × t (0 ≦ t ≦ ts) (1) The solid-state imaging device according to claim 1, wherein the level is changed.
【請求項3】 上記基板電圧可変手段は、上記蓄積期間
の開始当初において、上記(1)式により決まる蓄積量
よりも蓄積電荷量を大きくし、その後徐々に蓄積電荷量
の増加分を減少させ、上記蓄積期間の終了時に上記蓄積
電荷量が飽和電荷量Qsatとなるように上記基板電圧
のレベルを変化させることを特徴とする請求項2記載の
固体撮像素子。
3. The substrate voltage varying means makes the accumulated charge amount larger than the accumulated amount determined by the equation (1) at the beginning of the accumulation period and then gradually decreases the increment of the accumulated charge amount. 3. The solid-state imaging device according to claim 2, wherein the level of the substrate voltage is changed so that the accumulated charge amount becomes the saturated charge amount Qsat at the end of the accumulation period.
【請求項4】 上記蓄積電荷量の初期値は、0からQs
atの間の任意の値とすることを特徴とする請求項2又
は3記載の固体撮像素子。
4. The initial value of the accumulated charge amount is from 0 to Qs.
The solid-state image pickup device according to claim 2, wherein the solid-state image pickup device has an arbitrary value between at.
【請求項5】 上記受光部は、少なくとも上記第2導電
形の不純物拡散領域と該不純物拡散領域から表面側に形
成された第1導電形の不純物拡散領域とのpn接合を有
して構成され、 上記読出しゲート部は、上記第2導電形の不純物拡散領
域から表面側に連続形成された別の第2導電形の不純物
拡散領域にて構成され、 上記電荷転送部は、上記第2導電形の不純物拡散領域か
ら表面に上記連続形成された上記別の第2導電形の不純
物拡散領域を介してその表面側に形成された第1導電形
の不純物拡散領域を有して構成されていることを特徴と
する請求項1〜4記載のいずれか1記載の固体撮像素
子。
5. The light receiving portion is configured to have at least a pn junction between the impurity diffusion region of the second conductivity type and the impurity diffusion region of the first conductivity type formed on the surface side from the impurity diffusion region. The read gate portion is formed by another impurity diffusion region of the second conductivity type that is continuously formed on the surface side from the impurity diffusion region of the second conductivity type, and the charge transfer portion is the second conductivity type. The impurity diffusion region of the first conductivity type formed on the surface side of the impurity diffusion region of the second conductivity type continuously formed on the surface from the impurity diffusion region of the second conductivity type. The solid-state image sensor according to any one of claims 1 to 4, characterized in that:
【請求項6】 蓄積期間に被写体からの入射光をその光
量に応じた量の信号電荷に光電変換する受光部と、電荷
転送期間に上記信号電荷を出力側に転送する電荷転送部
と、読出し期間に上記受光部に蓄積されている上記信号
電荷を上記電荷転送部に転送する読出しゲート部と、上
記受光部に蓄積される信号電荷の飽和量を決定するオー
バーフローバリア領域とが同一基板に形成された固体撮
像素子の駆動方法において、 上記オーバーフローバリア領域により形成されるポテン
シャル障壁の高さが、上記蓄積期間中において低い位置
から規定の高さまで変化させるべく上記基板に印加され
る基板電圧のレベルを変化させることを特徴とする固体
撮像素子の駆動方法。
6. A light receiving section for photoelectrically converting incident light from a subject into a signal charge of an amount corresponding to the amount of light during a storage period, a charge transfer section for transferring the signal charge to an output side during a charge transfer period, and reading. A read gate unit that transfers the signal charge accumulated in the light receiving unit to the charge transfer unit during a period and an overflow barrier region that determines the saturation amount of the signal charge accumulated in the light receiving unit are formed on the same substrate. In the method for driving a solid-state imaging device, the level of the substrate voltage applied to the substrate so that the height of the potential barrier formed by the overflow barrier region changes from a low position to a specified height during the accumulation period. A method for driving a solid-state image sensor, comprising:
【請求項7】 上記蓄積期間において上記受光部に蓄積
される信号電荷の量をQ、上記オーバーフローバリア領
域により形成されるポテンシャル障壁が上記規定の高さ
にあるときの上記受光部の飽和電荷量をQsat、上記
蓄積期間をtsとしたとき、 Q=(Qsat/ts)×t (0≦t≦ts) ………(1) となるように、上記基板電圧のレベルを変化させること
を特徴とする請求項6記載の固体撮像素子の駆動方法。
7. The amount of signal charge accumulated in the light receiving portion during the accumulation period is Q, and the saturated charge amount of the light receiving portion when the potential barrier formed by the overflow barrier region is at the specified height. Is Qsat and the accumulation period is ts, Q = (Qsat / ts) × t (0 ≦ t ≦ ts) ... (1) The substrate voltage level is changed so that The method for driving a solid-state image sensor according to claim 6.
【請求項8】 上記蓄積期間の開始当初において、上記
(1)式により決まる蓄積量よりも蓄積電荷量を大きく
し、その後徐々に蓄積電荷量の増加分を減少させ、上記
蓄積期間の終了時に上記蓄積電荷量が飽和電荷量Qsa
tとなるように上記基板電圧のレベルを変化させること
を特徴とする請求項7記載の固体撮像素子の駆動方法。
8. At the beginning of the accumulation period, the accumulated charge amount is made larger than the accumulated amount determined by the equation (1), and thereafter the increment of the accumulated charge amount is gradually decreased, and at the end of the accumulation period. The accumulated charge amount is the saturated charge amount Qsa
8. The method for driving a solid-state image pickup device according to claim 7, wherein the level of the substrate voltage is changed so as to be t.
【請求項9】 上記蓄積電荷量の初期値は、0からQs
atの間の任意の値とすることを特徴とする請求項7又
は8記載の固体撮像素子の駆動方法。
9. The initial value of the accumulated charge amount is from 0 to Qs.
9. The method for driving a solid-state image sensor according to claim 7, wherein the value is an arbitrary value between at.
JP7298484A 1995-11-16 1995-11-16 Solid state image pick up element and drive of solid state image pick up element Pending JPH09139486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7298484A JPH09139486A (en) 1995-11-16 1995-11-16 Solid state image pick up element and drive of solid state image pick up element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7298484A JPH09139486A (en) 1995-11-16 1995-11-16 Solid state image pick up element and drive of solid state image pick up element

Publications (1)

Publication Number Publication Date
JPH09139486A true JPH09139486A (en) 1997-05-27

Family

ID=17860307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7298484A Pending JPH09139486A (en) 1995-11-16 1995-11-16 Solid state image pick up element and drive of solid state image pick up element

Country Status (1)

Country Link
JP (1) JPH09139486A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057417A (en) * 1999-08-17 2001-02-27 Nikon Corp Imaging device and electronic camera equipped therewith
KR100324192B1 (en) * 1998-07-31 2002-02-16 가네코 히사시 Method for driving solid-state imaging device
JP2008227255A (en) * 2007-03-14 2008-09-25 Fujifilm Corp Electronic device having charge detection amplifier
US7508432B2 (en) * 2006-07-19 2009-03-24 Eastman Kodak Company CCD with improved substrate voltage setting circuit
US8023024B2 (en) * 1998-06-08 2011-09-20 Sony Corporation Solid-state imaging element having image signal overflow path
US8735952B2 (en) 2006-07-20 2014-05-27 Sony Corporation Solid-state imaging device and control system

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9253422B2 (en) 1998-06-08 2016-02-02 Sony Corporation Solid-state imaging element having image signal overflow path
US9445020B2 (en) 1998-06-08 2016-09-13 Sony Corporation Solid-state imaging element having image signal overflow path
US8023024B2 (en) * 1998-06-08 2011-09-20 Sony Corporation Solid-state imaging element having image signal overflow path
US9313430B2 (en) 1998-06-08 2016-04-12 Sony Corporation Solid-state imaging element having image signal overflow path
US8743257B2 (en) 1998-06-08 2014-06-03 Sony Corporation Solid-state imaging element having image signal overflow path
US8922689B2 (en) 1998-06-08 2014-12-30 Sony Corporation Solid-state imaging element having image signal overflow path
US9179081B2 (en) 1998-06-08 2015-11-03 Sony Corporation Solid-state imaging element having image signal overflow path
KR100324192B1 (en) * 1998-07-31 2002-02-16 가네코 히사시 Method for driving solid-state imaging device
JP2001057417A (en) * 1999-08-17 2001-02-27 Nikon Corp Imaging device and electronic camera equipped therewith
JP4590659B2 (en) * 1999-08-17 2010-12-01 株式会社ニコン Imaging device and electronic camera provided with the imaging device
US7508432B2 (en) * 2006-07-19 2009-03-24 Eastman Kodak Company CCD with improved substrate voltage setting circuit
US8735952B2 (en) 2006-07-20 2014-05-27 Sony Corporation Solid-state imaging device and control system
US9749505B2 (en) 2006-07-20 2017-08-29 Sony Corporation Solid-state imaging device and control system
JP2008227255A (en) * 2007-03-14 2008-09-25 Fujifilm Corp Electronic device having charge detection amplifier

Similar Documents

Publication Publication Date Title
US7944495B2 (en) Solid-state image pickup element including a thinning method to discharge unnecessary image data
EP0689346B1 (en) Image pick-up apparatus with expanded dynamic range
JPH10150183A (en) Solid-state image sensing device, its driving method and camera
US6982751B1 (en) Solid-state imaging apparatus, its driving method, and camera system
JPH05137072A (en) Solid-state image pickup device
JP3878575B2 (en) Solid-state imaging device and driving method thereof
JP2914496B2 (en) Solid-state imaging device
JP3317248B2 (en) Solid-state imaging device
JPH09139486A (en) Solid state image pick up element and drive of solid state image pick up element
JPH0446504B2 (en)
JPH0425714B2 (en)
JP2003153084A (en) Controller of solid-state image pickup device and control method thereof
JPH08227989A (en) Solid state image pickup element
JP4001904B2 (en) Driving method of solid-state imaging device
JPH08279608A (en) Charge transfer element and its drive method
JP4296025B2 (en) Solid-state imaging device and driving method thereof
JPH08279965A (en) Solid state image pickup element and method for driving the element
JP4682439B2 (en) Driving device and driving method of solid-state imaging device
JPH10271395A (en) Solid-state image-pickup device and drive method therefor
JP4001841B2 (en) Driving method of solid-state imaging device
JP2000069375A (en) Inter-line transfer type solid-state image pickup device
JP4734760B2 (en) Driving device and driving method of solid-state imaging device
JP3416309B2 (en) Imaging device and driving method of imaging device
JPH0322768A (en) Driving method for solid-state image pickup element
JPH02274184A (en) Driving method for solid-state image pickup element