JP4581447B2 - 薄膜圧電体素子の製造方法及びサスペンションの製造方法 - Google Patents

薄膜圧電体素子の製造方法及びサスペンションの製造方法 Download PDF

Info

Publication number
JP4581447B2
JP4581447B2 JP2004083027A JP2004083027A JP4581447B2 JP 4581447 B2 JP4581447 B2 JP 4581447B2 JP 2004083027 A JP2004083027 A JP 2004083027A JP 2004083027 A JP2004083027 A JP 2004083027A JP 4581447 B2 JP4581447 B2 JP 4581447B2
Authority
JP
Japan
Prior art keywords
thin film
electrode
film piezoelectric
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004083027A
Other languages
English (en)
Other versions
JP2005268723A (ja
Inventor
寛史 山崎
健 海野
茂 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004083027A priority Critical patent/JP4581447B2/ja
Publication of JP2005268723A publication Critical patent/JP2005268723A/ja
Application granted granted Critical
Publication of JP4581447B2 publication Critical patent/JP4581447B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、薄膜圧電体素子の製造方法及びサスペンションの製造方法に関する。
この種の薄膜圧電体素子として、薄膜圧電体と、当該薄膜圧電体を挟むように配置される一対の電極膜とを有するものが知られている(例えば、特許文献1参照)。この特許文献1には、電極膜間の絶縁性の低下を防止でき、リーク電流の少ない薄膜圧電体素子の製造方法が開示されている。
特許文献1に開示された製造方法は、薄膜圧電体と一対の電極膜とが積層された積層体をドライエッチングにより所定の形状に加工することにより薄膜圧電体素子を製造する製造方法であって、上部電極膜上に所定の形状の第1のマスクを形成してその第1のマスクの外側に薄膜圧電体が露出するまでドライエッチングを行う第1エッチング工程と、第1のマスクを除去した後に、第2のマスクを所定の形状に形成された上部電極膜と当該上部電極膜の周りの薄膜圧電体の一部とを覆うように形成し、この第のマスクの外側に位置する圧電体薄膜と下部電極膜とをドライエッチングにより除去する第2エッチング工程とを備える。この製造方法によれば、第1エッチング工程にて側面に付着する導電性の付着物と第2エッチング工程にて側面に付着する導電性付着物とが分離されるので、電極膜間の短絡が防止され、絶縁性を高くできる。
特開2003−179281号公報
しかしながら、上述した特許文献1に記載された製造方法は、依然として絶縁性が低下するという問題を含んでいる。すなわち、ドライエッチングの際に、薄膜圧電体の壁面(厚み方向に平行な側面、及び、厚み方向と交差する表面)に変質層が形成され、この変質層を通して電極膜間が短絡し、絶縁性が低下してしまう。
本発明の目的は、電極膜間の絶縁性が極めて高い薄膜圧電体素子の製造方法、及びサスペンションの製造方法を提供することにある。
本発明に係る薄膜圧電体素子の製造方法は、薄膜圧電体と、当該薄膜圧電体を挟むように配置される一対の電極膜とを有する薄膜圧電体素子の製造方法であって、基体上に、一方の電極膜を構成する材料からなる第1の薄膜と薄膜圧電体を構成する材料からなる第2の薄膜とを積層して積層体を形成する工程と、積層体を形成する工程の後に、ドライエッチングにより積層体を所望の形状に加工する工程と、積層体を所望の形状に加工する工程の後に、積層体の他方の電極膜を形成する予定位置に開口部を有するマスク層を所望の形状に加工された積層体の表面の縁部分を覆うように形成する工程と、マスク層を形成する工程の後に、マスク層上及び開口部に他方の電極膜を構成する材料からなる第3の薄膜を形成する工程と、第3の薄膜を形成する工程の後に、マスク層上の第3の薄膜をリフトオフ法により除去して他方の電極膜を形成する工程と、を備えることを特徴とする。
一方、本発明に係るサスペンションの製造方法は、薄膜磁気ヘッドを有するヘッドスライダを相対的に変位させる薄膜圧電体素子を備えるサスペンションの製造方法であって、薄膜圧電体素子は、薄膜圧電体と、当該薄膜圧電体を挟むように配置される一対の電極膜とを有しており、基体上に、一方の電極膜を構成する材料からなる第1の薄膜と薄膜圧電体を構成する材料からなる第2の薄膜とを積層して積層体を形成する工程と、積層体を形成する工程の後に、ドライエッチングにより積層体を所望の形状に加工する工程と、積層体を所望の形状に加工する工程の後に、他方の電極膜を形成する予定位置に開口部を有するマスク層を所望の形状に加工された積層体の表面の縁部を覆うように形成する工程と、マスク層を形成する工程の後に、マスク層上及び開口部に他方の電極膜を構成する材料からなる第3の薄膜を形成する工程と、第3の薄膜を形成する工程の後に、マスク層上の第3の薄膜をリフトオフ法により除去して他方の電極膜を形成する工程と、を備えることを特徴とする。
これら、本発明に係る薄膜圧電体素子の製造方法、及びサスペンションの製造方法それぞれにおいて、まず、第1の薄膜と第2の薄膜とが積層されて形成された積層体をドライエッチングにより所望の形状に加工することで、一方の電極膜と薄膜圧電体とが積層されて形成される。そして、積層体の表面の縁部を覆うように形成されたマスク層上及び開口部を通して露出する積層体(薄膜圧電体)上に第3の薄膜を形成し、マスク層上の第3の薄膜をリフトオフ法により除去することで、薄膜圧電体上に他方の電極膜が形成される。ドライエッチングの際に、薄膜圧電体における厚み方向に平行な側面に変質層が形成されるが、他方の電極膜は薄膜圧電体の縁部から離れた位置に形成されるので、他方の電極膜と変質層とは電気的に分離されることとなる。この結果、電極膜間の短絡を確実に防ぐことができ、絶縁性が極めて高くなる。
本発明によれば、電極膜間の絶縁性が極めて高い薄膜圧電体素子の製造方法、及びサスペンションの製造方法を提供することができる。
以下、添付図面を参照して、本発明に係る薄膜圧電体素子の製造方法及びサスペンションの製造方法の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、本実施形態のハードディスク装置を示す概略構成図である。ハードディスク装置1は、筐体5内に、記録媒体としてのハードディスク10と、これに磁気情報を記録及び再生するヘッドスタックアセンブリ(HSA)20とを備えている。ハードディスク10は、図示を省略するモータによって回転させられる。更に、ハードディスク装置1には、ハードディスク10への情報の記録及び再生等の各種制御を行う制御部15、及び、薄膜磁気ヘッドをハードディスク10の上から退避させておくためのランプ機構16が内蔵されている。
ヘッドスタックアセンブリ20は、ボイスコイルモータ(VCM)により支軸21周りに回転自在に支持されたアクチュエータアーム22と、このアクチュエータアーム22に接続されたヘッドジンバルアセンブリ(以下、「HGA」と称す)30とから構成される組立て体を、図の奥行き方向に複数個積層したものである。HGA30には、ハードディスク10に対向するようにヘッドスライダ32が取り付けられている。
HGA30は、薄膜磁気ヘッド31を2段階で変動させる形式を採用しており、この形式を実現するために、薄膜圧電アクチュエータ70が設けられている。薄膜圧電アクチュエータ70は、ヘッドスライダ32を支持ビーム部50に対して相対的に変位させるものである。薄膜磁気ヘッドの比較的大きな移動はボイスコイルモータによるサスペンション40及びアクチュエータアーム22の全体の駆動で制御し、微小な移動は薄膜圧電アクチュエータ70によるヘッドスライダ32の駆動により制御する。
サスペンション40は、支持ビーム部50、フレクシャ60、薄膜圧電体素子としての薄膜圧電アクチュエータ70、伝達板80を有している。支持ビーム部50は、ベースプレート51と、これに張り付けられた連結板52と、ロードビーム53とを備えている。図3に示すように、連結板52は、ベースプレートよりも薄く且つ柔軟性が高くなっており、側方に突出した長方形状の突出部52aと、互いに離隔して延びる一対の連結片52b,52bとが形成されている。各連結片52b,52bには、ロードビーム53が揺動自在に連結されている。ロードビーム53の先端には、ヘッドスライダ32がランプ機構16に退避している際にスロープに乗り上がるタブ53aが形成されている。尚、ベースプレート51におけるロードビーム53が設けられた側の反対側が、アクチュエータアーム22に接続される側である。また、連結板52とロードビーム53とは一体的に形成してもよい。
フレクシャ60は、ポリイミド樹脂等で形成された可撓性を有する配線基板61を有しており、この底面にはステンレス鋼等によって形成された薄板状の支持板(図示略)が部分的に張り付けられている。フレクシャ60は、レーザスポット溶接によって支持ビーム部50に接着されている。配線基板61は、その後端側にパッド搭載領域61aを有している。パッド搭載領域61aは、連結板52の突出部52aの上に敷かれる形になる。
フレクシャ60のパッド搭載領域61aには、記録用の電極62b,63b、圧電アクチュエータ用の電極64b〜66b、再生用の電極67b,68bが搭載されている。一方、図4の拡大図に示すように、フレクシャ60の先端側には、4つの電極62a,63a,67a,68aが配列されている。また、フレクシャ60の4つの電極62a,63a,67a,68aの後方には、3つの電極64a〜66aが配列されている。電極62a〜68aと電極62b〜68bは、それぞれ配線62c〜68cで電気的に接続されている。各配線62c〜68cは、実際は絶縁膜で覆われている。なお、配線基板61上の配線62c〜68cは、例えばめっき法等の成膜技術によって形成することができる。
電極62a,63aはヘッドスライダ32の記録パッド33,34にそれぞれ接続され、電極67a,68aは再生パッド35,36にそれぞれ接続される。これらの電極同士の接続には、図2に示すようにゴールドボールボンディングが用いられる。
ここで、図4〜図8を参照して、薄膜圧電アクチュエータ70の詳細について説明する。薄膜圧電アクチュエータ70は、伸縮方向が互いに異なるように構成された第1領域70a及び第2領域70bを有している。各領域70a,70bは、PZT等の薄膜の圧電素子で構成されており、その周囲は樹脂膜77によりコーティングされている。尚、薄膜の圧電素子には、厚膜の素子と比較して、軽量、振動に対する周波数特性が良好、設置場所の幅が広い、低電圧で制御可能という様々な利点がある。
第1領域70aと第2領域70bは、根元付近は樹脂によって一体化されているが、先細りになる先端側は互いに離間している。第1領域70a及び第2領域70bの外側の各辺は並行になっており、対向する内側の辺が外に広がっている。更に、薄膜圧電アクチュエータ70の図中底面側には、それぞれ所定の駆動電圧が印加される電極71a,71b、グランド電位とされる電極71cが設けられている。そして、これらの電極71a,71b,71cは、直接的に、又は、導電部材を介して間接的に、フレクシャ60上の電極66a,64a,65aに電気的に接続される。
薄膜圧電アクチュエータ70の電極71a〜71c付近の根元領域は、電極71a,71b,71cと電極66a,64a,65aとが接続されることにより、フレクシャ60の配線基板61に接着される。一方、この根元領域よりも先端側の領域は、フレクシャ60の開口領域に位置するため、ロードビーム53と対面する形になる。
第1領域70a及び第2領域70bは、図6及び図7に示されるように、薄膜圧電体73と、当該薄膜圧電体73を挟むように配置される第1及び第2の電極膜75a,75bとを含む積層体である。第1領域70aに含まれる第2の電極膜75bと第2領域70bに含まれる第2の電極膜75bとは一体に形成されており、第1領域70aと第2領域70bとの間にも第2の電極膜75bが位置する。この第2の電極膜75bにおける第1領域70aと第2領域70bとの間に位置する部分は、第2の電極膜75bから電極を取り出すための領域となる。
電極71a,71bは、樹脂膜77の上に形成されると共に、コンタクトホール78a,78bを通して対応する第1電極膜75aに電気的に接続されている。電極71cは、樹脂膜77の上に形成されると共に、コンタクトホール78cを通して、第2の電極膜75bにおける第1領域70aと第2領域70bとの間に位置する部分に電気的に接続されている。
電極71a,71bのそれぞれには、薄膜圧電体73を駆動する駆動電圧が印可される。駆動電圧が印加されると、図8に示されるように、薄膜圧電体73は駆動電圧に対応して矢印A1,A2方向に伸縮する。電極71a,71bにそれぞれ印加される駆動電圧は、例えばバイアス電圧を中心として互いに逆位相となっている。電極71aにバイアス電圧に対しプラスの駆動電圧が印加されると、第1領域70aにおける薄膜圧電体73は矢印A1方向に収縮する。一方、電極71bにバイアス電圧に対しプラスの駆動電圧が印加されると、第2領域70bにおける薄膜圧電体73は矢印A2方向に伸長する。
第1領域70a及び第2領域70bは、図16に示されるように、2つの薄膜圧電体が積層配置された2層構造としてもよい。第2の電極膜75bの上には、積層体100が接着剤101により固定されている。積層体100は、薄膜圧電体73と、当該薄膜圧電体73を挟むように配置される第3の電極金属膜75c及び第4の電極金属膜75dとを含んでいる。第2の電極膜75bと第3の電極金属膜75cとが接着剤101で接着されている。
第1の電極金属膜75a及び第4の電極金属膜75dは、電極71aに電気的に接続されている。第2の電極金属膜75bと第3の電極金属膜75cとは、電極71cに電気的に接続されている。電極71a,71bのそれぞれには、2つの薄膜圧電体73をそれぞれ駆動する駆動電圧が印可される。駆動電圧が印加されると、図16に示されるように、2つの薄膜圧電体73は駆動電圧に対応して矢印A1,A2方向に伸縮する。電極71a,71bにそれぞれ印加される駆動電圧は、例えばバイアス電圧を中心として互いに逆位相となっている。電極71aにバイアス電圧に対しプラスの駆動電圧が印加されると、第1領域70aにおける2つの薄膜圧電体73は矢印A1方向に収縮する。一方、電極71bにバイアス電圧に対しプラスの駆動電圧が印加されると、第2領域70bにおける2つの薄膜圧電体73は矢印A2方向に伸長する。なお、第1領域70a及び第2領域70bは、3つ以上の薄膜圧電体が積層配置された多層構造としてもよい。
伝達板80は、薄膜圧電アクチュエータ70の変位をヘッドスライダ32に伝達する。伝達板80は、一方の面(図4の下面)が薄膜圧電アクチュエータ70に対向し、他方の面がヘッドスライダ32に対向している。伝達板80は、導電性を有する金属、例えばステンレス鋼等によって形成され、図4にも示されるように、幅方向に延びる矩形形状の後部83と、幅細で長尺の連結部84を介して後部83に接続された前部85とを有している。ここで、ヘッドスライダ32、薄膜圧電アクチュエータ70、及び、伝達板80の位置関係を説明する。ヘッドスライダ32は、伝達板80の前部85上に載置されている。薄膜圧電アクチュエータ70は、伝達板80の下に位置しており、電極71a〜71cが位置する根元部分が伝達板80の後部83と重なり、第1領域70a及び第2領域70bの先端部分がそれぞれ前部85と重なるように位置している。
次に、図9〜図15を参照して、薄膜圧電アクチュエータ70の製造過程について説明する。図9〜図15の各(a)は、薄膜圧電アクチュエータの製造過程を説明するための模式図である。図9(b)は図9(a)におけるIXb−IXb方向の断面構成を示す模式図である。図10(b)は図10(a)におけるXb−Xb方向の断面構成を示す模式図である。図11(b)は図11(a)におけるXIb−XIb方向の断面構成を示す模式図である。図12(b)は図12(a)におけるXIIb−XIIb方向の断面構成を示す模式図である。図13(b)は図13(a)におけるXIIIb−XIIIb方向の断面構成を示す模式図である。図14(b)は図14(a)におけるXIVb−XIVb方向の断面構成を示す模式図である。図15(b)は図15(a)におけるXVb−XVb方向の断面構成を示す模式図である。
薄膜圧電アクチュエータ70の形成は、以下の工程(1)〜(7)に従って行う。
工程(1)
まず、基板Sを用意する。そして、この基板Sの上に、第2の電極膜75bを構成する材料からなる第1の薄膜F1、及び薄膜圧電体73を構成する材料からなる第2の薄膜F2の順に積層して積層体L1を形成する(図9(a)及び(b)参照)。基板Sには、例えば酸化マグネシア(MgO)を材料とする単結晶基板等を用いることができる。第1の薄膜F1(第1の電極膜75a)には、例えばPtやIr等の金属の他、導電性酸化物(例えば、IrO等)や導電性樹脂といった導電性材料を用いることができる。第2の薄膜F2には、例えばチタン酸ジルコン酸鉛(PZT)、チタン酸バリウム等の圧電材料を用いることができる。第1及び第2の薄膜F1,F2を形成する方法には、例えばスパッタリング法、CVD法、レーザーアブレーション法等の方法を用いることができる。
工程(2)
次に、積層体L1を所望の形状に加工(パターニング)する(図10(a)及び(b)参照)。この工程(2)では、まず、積層体L1上に、第1領域70a、第2領域70b、及び第2の電極膜75bにおける第1領域70aとの第2領域70bとの間に位置する部分に対応する位置にレジスト膜(図示せず)を形成し、当該レジスト膜をマスク層として第1及び第2の薄膜F1,F2をドライエッチングにより除去する。続いて、上記レジスト膜を除去する。なお、本明細書における「ドライエッチング」とは、上述した特許文献1にも開示されているように、例えばArガス等の希ガス及びO、F、Cl等の原子を含む反応性ガス等からなるエッチングガスに高周波電圧を印加して放電させてエッチングを行う反応性イオンエッチング(RIE)や、上記エッチングガスのイオンをビーム状にして試料に照射してエッチングを行うイオンビームエッチング等を含む。
次に、第2の電極膜75bにおける第1領域70aとの第2領域70bとの間に位置する部分に対応する開口を有するレジスト膜(図示せず)を再度形成する。そして、このレジスト膜をマスク層として、第2の電極膜75bが露出するまでドライエッチングする。続いて、上記レジスト膜を除去する。これにより、第2の電極膜75b及び薄膜圧電体73が積層されて形成されることとなる。
工程(3)
次に、基板S、薄膜圧電体73、及び第2の電極膜75bの上にマスク層としてのレジスト膜91を形成する(図11(a)及び(b)参照)。レジスト膜91は、第1の電極膜75aを形成する予定位置に開口部93を有する。この開口部93の面積は薄膜圧電体73の表面73aの面積よりも小さく設定されており、レジスト膜91は、パターニングされた積層体L1の表面、すなわち薄膜圧電体73の表面73aの縁部分を覆うように形成されることとなる。
工程(4)
次に、レジスト膜91上及び開口部93に第1の電極膜75aを構成する材料からなる第3の薄膜F3を形成する(図12(a)及び(b)参照)。これにより、レジスト膜91上、及び、開口部93に露出する薄膜圧電体73上に第3の薄膜F3(第1の電極膜75a)が形成されることとなる。第3の薄膜F3(第1の電極膜75a)には、第1の薄膜F1(第2の電極膜75b)と同じく、例えばPtやIr等の金属の他、導電性酸化物(例えば、IrO等)や導電性樹脂といった導電性材料を用いることができる。第3の薄膜F3を形成する方法には、第1及び第2の薄膜F1,F2と同じく、例えばスパッタリング法、CVD法、レーザーアブレーション法等の方法を用いることができる。
工程(5)
次に、レジスト膜91上の第3の薄膜F3をリフトオフ法により除去する(図13(a)及び(b)参照)。これにより、第3の薄膜F3の開口部93に形成されている第3の薄膜F3は残存し、薄膜圧電体73の表面73a上に第1の電極膜75aが形成されることとなる。第1の電極膜75aの面積は、薄膜圧電体73の表面73aの面積よりも小さい。そして、レジスト膜91が薄膜圧電体73の表面73aの縁部分を覆うように形成されていたので、第1の電極膜75aの厚み方向から見て、第1の電極膜75aの周囲には薄膜圧電体73の表面73aが露出している。すなわち、第1の電極膜75aは薄膜圧電体73の縁部から離れた位置に形成される。
以上の工程(1)〜(5)により、基板Sの上に、第2の電極膜75b、薄膜圧電体73及び第1の電極膜75aを含む第1領域70a及び第2領域70bが形成されることとなる。
工程(6)
次に、第2の電極膜75b、薄膜圧電体73及び第1の電極膜75aの腐食を回避するために、基板S上において、第1領域70a、第2領域70b、及び第2の電極膜75bにおける第1領域70a及び第2領域70bとの間に位置する部分の表面を覆うように樹脂膜77を形成する(図14(a)及び(b)参照)。樹脂膜77は、当該樹脂膜77を構成する樹脂材料(例えば、ポリイミド樹脂等)を塗布した後にベークすることにより形成される。
そして、電極71a〜71cに対応する位置に開口を有するレジスト膜(図示せず)を形成する。そして、このレジスト膜をマスク層として樹脂膜77をエッチングにより除去し、樹脂膜77にコンタクトホール78a〜78cを形成する(同じく、図14(a)及び(b)参照)。続いて、上記レジスト膜を除去する。
工程(7)
次に、コンタクトホール78a〜78cに対応する位置に開口を有するレジスト膜(図示せず)を再度形成する。そして、このレジスト膜をマスク層として、コンタクトホール78a〜78cが形成されることにより露出した第1の電極膜75a及び第2の電極膜75b上に、蒸着とリフトオフ法とにより各電極71a〜71cを形成する(図15(a)及び(b)参照)。
その後、基板Sを除去する。これにより、薄膜圧電アクチュエータ70が形成されることとなる。基板Sの除去は、基板SにMgOの単結晶基板を用いる場合、燐酸水溶液(燐酸の濃度が、例えば30%程度である)によりエッチングすることにより行うことができる。なお、エッチング速度を速くするために、燐酸水溶液を予め80℃程度に加熱しておくことが好ましい。
なお、2つの薄膜圧電体が積層配置された2層構造とする場合、積層体L1が形成された基板Sをもう1つ用意し、上記工程(2)の前に、第3の薄膜F3同士が対向するように積層体L1同士を接着剤で接着した後に、一方の基板を除去する工程が追加されることとなる。
続いて、HGA30の組立て過程の一例を説明する。
まず、フレクシャ60をレーザスポット溶接にてロードビーム53に固定する。また、薄膜圧電アクチュエータ70を伝達板80に対して位置決めした後に、これらを電気絶縁性を有する接着剤等により固定する。このとき、伝達板80の後部83と薄膜圧電アクチュエータ70の根元部分を接着剤等で接着すると共に、第1領域70a及び第2領域70bの先端部分をそれぞれ対応するアーム部86,87に接着剤等で接着する。
次に、伝達板80が固定された薄膜圧電アクチュエータ70を、電極71a,71b,71cと電極66a,64a,65aとを接続することにより、フレクシャ60に固定する。薄膜圧電アクチュエータ70は電極71a〜71c(電極64a〜66a)の位置でのみフレクシャ60に接続される。したがって、薄膜圧電アクチュエータ70は、ロードビーム53から浮いた状態となっている。次いで、伝達板80の前部85にヘッドスライダ32を接着することにより、本実施形態のHGA30が得られる。
また、このようにして得られたHGA30にアクチュエータアーム22を連結してヘッドスタックアセンブリ20を構成し、これをハードディスク10上に移動可能に組み立てることで、本実施形態のハードディスク装置1を作製することができる。
なお、HGA30の組立て手順は上記のものに限られず、次のような変形例も実施することができる。例えば、薄膜圧電アクチュエータ70をフレクシャ60に接続した後に、伝達板80を薄膜圧電アクチュエータ70に固定するという手順である。また、ヘッドスライダ32、伝達板80、及び薄膜圧電アクチュエータ70を一体に組み立てた後に、これをフレクシャ60上に載せてもよい。
以上のように、本実施形態によれば、まず、第1の薄膜F1と第2の薄膜F2とが積層されて形成された積層体L1をドライエッチングにより所望の形状に加工することで、第2の電極膜75bと薄膜圧電体73とが積層されて形成される。そして、薄膜圧電体73の表面73aの縁部を覆うように形成されたレジスト膜91上及び開口部93を通して露出する薄膜圧電体73上に第3の薄膜F3を形成し、レジスト膜91上の第3の薄膜F3をリフトオフ法により除去することで、薄膜圧電体73上に第1の電極膜75aが形成される。薄膜圧電体73の表面73aは、ドライエッチングの際に、パターニングのためのレジスト膜で覆われている。したがって、薄膜圧電体73における厚み方向に平行な側面には変質層が形成されるものの、薄膜圧電体73の表面73aには縁部を除いて変質層が形成されることはない。第1の電極膜75aは薄膜圧電体73の縁部から離れた位置に形成されるので、第1の電極膜75aと変質層とは電気的に分離されることとなる。この結果、第1の電極膜75aと第2の電極膜75b間の短絡を確実に防ぐことができ、絶縁性が極めて高くなる。
以上、本発明者らによってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、薄膜圧電アクチュエータ70の構成は、上述した層構成に限られるものではない。また、伝達板80を設けることなく、ヘッドスライダ32を薄膜圧電アクチュエータ70に直接搭載するように構成してもよい。更に、記録媒体に対して記録及び再生の双方を行う薄膜磁気ヘッドに代えて、記録又は再生の一方のみを行う薄膜磁気ヘッドを用いてもよい。
また、本発明に係る薄膜圧電体素子の製造方法は、上述したハードディスク装置1に含まれるサスペンション40に搭載される薄膜圧電アクチュエータ70の製造方法だけでなく、その他の電子部品等に用いられる薄膜圧電体素子の製造方法に適用できる。
本実施形態のハードディスク装置を示す図である。 本実施形態のヘッドジンバルアセンブリ(HGA)を示す斜視図である。 HGAの分解斜視図である。 HGAのフレクシャ先端付近の分解斜視図である。 薄膜圧電アクチュエータを示す斜視図である。 図5におけるVIb−VIb方向の断面構成を示す模式図である。 図5におけるVIIb−VIIb方向の断面構成を示す模式図である。 圧電アクチュエータの構成を説明するための模式図である。 (a)は薄膜圧電アクチュエータの製造過程を説明するための模式図であり、(b)は(a)におけるIXb−IXb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程を説明するための模式図であり、(b)は(a)におけるXb−Xb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程の変形例を説明するための模式図であり、(b)は(a)におけるXIb−XIb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程の変形例を説明するための模式図であり、(b)は(a)におけるXIIb−XIIb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程の変形例を説明するための模式図であり、(b)は(a)におけるXIIIb−XIIIb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程の変形例を説明するための模式図であり、(b)は(a)におけるXIVb−XIVb方向の断面構成を示す模式図である。 (a)は薄膜圧電アクチュエータの製造過程の変形例を説明するための模式図であり、(b)は(a)におけるXVb−XVb方向の断面構成を示す模式図である。 圧電アクチュエータの構成を説明するための模式図である。
符号の説明
1…ハードディスク装置、10…ハードディスク、20…ヘッドスタックアセンブリ、22…アクチュエータアーム、31…薄膜磁気ヘッド、32…ヘッドスライダ、40…サスペンション、50…支持ビーム部、60…フレクシャ、61…配線基板、70…薄膜圧電アクチュエータ(薄膜圧電体素子)、73…薄膜圧電体、75a…第1の電極膜、75b…第2の電極膜、91…レジスト膜(マスク層)、93…開口部、F1…第1の薄膜、F2…第2の薄膜、F3…第3の薄膜、L1…積層体。

Claims (2)

  1. 薄膜圧電体と、当該薄膜圧電体を挟むように配置される一対の電極膜とを有する薄膜圧電体素子の製造方法であって、
    基体上に、一方の電極膜を構成する材料からなる第1の薄膜と前記薄膜圧電体を構成する材料からなる第2の薄膜とを積層して積層体を形成する工程と、
    前記積層体を形成する前記工程の後に、ドライエッチングにより前記積層体を所望の形状に加工する工程と、
    前記積層体を所望の形状に加工する前記工程の後に、他方の電極膜を形成する予定位置に開口部を有するマスク層を前記所望の形状に加工された積層体の表面の縁部分を覆うように形成する工程と、
    前記マスク層を形成する前記工程の後に、前記マスク層上及び前記開口部に前記他方の電極膜を構成する材料からなる第3の薄膜を形成する工程と、
    前記第3の薄膜を形成する前記工程の後に、前記マスク層上の前記第3の薄膜をリフトオフ法により除去して前記他方の電極膜を形成する工程と、を備えることを特徴とする薄膜圧電体の製造方法。
  2. 薄膜磁気ヘッドを有するヘッドスライダを相対的に変位させる薄膜圧電体素子を備えるサスペンションの製造方法であって、
    前記薄膜圧電体素子は、薄膜圧電体と、当該薄膜圧電体を挟むように配置される一対の電極膜とを有しており、
    基体上に、一方の電極膜を構成する材料からなる第1の薄膜と前記薄膜圧電体を構成する材料からなる第2の薄膜とを積層して積層体を形成する工程と、
    前記積層体を形成する前記工程の後に、ドライエッチングにより前記積層体を所望の形状に加工する工程と、
    前記積層体を所望の形状に加工する前記工程の後に、前記積層体の他方の電極膜を形成する予定位置に開口部を有するマスク層を前記所望の形状に加工された積層体の表面の縁部分を覆うように形成する工程と、
    前記マスク層を形成する前記工程の後に、前記マスク層上及び前記開口部に前記他方の電極膜を構成する材料からなる第3の薄膜を形成する工程と、
    前記第3の薄膜を形成する前記工程の後に、前記マスク層上の前記第3の薄膜をリフトオフ法により除去して前記他方の電極膜を形成する工程と、を備えることを特徴とするサスペンションの製造方法。
JP2004083027A 2004-03-22 2004-03-22 薄膜圧電体素子の製造方法及びサスペンションの製造方法 Expired - Lifetime JP4581447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004083027A JP4581447B2 (ja) 2004-03-22 2004-03-22 薄膜圧電体素子の製造方法及びサスペンションの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004083027A JP4581447B2 (ja) 2004-03-22 2004-03-22 薄膜圧電体素子の製造方法及びサスペンションの製造方法

Publications (2)

Publication Number Publication Date
JP2005268723A JP2005268723A (ja) 2005-09-29
JP4581447B2 true JP4581447B2 (ja) 2010-11-17

Family

ID=35092906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083027A Expired - Lifetime JP4581447B2 (ja) 2004-03-22 2004-03-22 薄膜圧電体素子の製造方法及びサスペンションの製造方法

Country Status (1)

Country Link
JP (1) JP4581447B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168411A (ja) * 1999-12-01 2001-06-22 Samsung Electro Mech Co Ltd 圧電/電歪アクチュエータ及びその製造方法
JP2002324896A (ja) * 2001-04-19 2002-11-08 Hynix Semiconductor Inc 半導体素子の強誘電体キャパシタ製造方法
JP2003046160A (ja) * 2001-04-26 2003-02-14 Matsushita Electric Ind Co Ltd 圧電素子,アクチュエータ及びインクジェットヘッド
JP2003142750A (ja) * 2001-11-05 2003-05-16 Hitachi Metals Ltd 圧電式アクチュエータの形成方法および液体吐出ヘッド
JP2003179281A (ja) * 2001-09-07 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
JPH11205898A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168411A (ja) * 1999-12-01 2001-06-22 Samsung Electro Mech Co Ltd 圧電/電歪アクチュエータ及びその製造方法
JP2002324896A (ja) * 2001-04-19 2002-11-08 Hynix Semiconductor Inc 半導体素子の強誘電体キャパシタ製造方法
JP2003046160A (ja) * 2001-04-26 2003-02-14 Matsushita Electric Ind Co Ltd 圧電素子,アクチュエータ及びインクジェットヘッド
JP2003179281A (ja) * 2001-09-07 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法
JP2003142750A (ja) * 2001-11-05 2003-05-16 Hitachi Metals Ltd 圧電式アクチュエータの形成方法および液体吐出ヘッド

Also Published As

Publication number Publication date
JP2005268723A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
US7420785B2 (en) Suspension assembly, hard disk drive, and method of manufacturing suspension assembly
US7183696B2 (en) Thin film piezoelectric element, suspension assembly, and hard disk drive
US8189301B2 (en) Wireless microactuator motor assembly for use in a hard disk drive suspension, and mechanical and electrical connections thereto
JP4897767B2 (ja) 薄膜圧電体素子及びその製造方法並びにそれを用いたヘッドジンバルアセンブリ、及びそのヘッドジンバルアセンブリを用いたハードディスクドライブ
JP5943658B2 (ja) 端子部構造、フレキシャ、及びヘッド・サスペンション
CN110085269B (zh) 用于硬盘驱动器悬架的多层微致动器
US7242132B2 (en) Piezoelectric actuator and head assembly using the piezoelectric actuator
WO2000030080A1 (fr) Mecanisme support pour tete d'enregistrement/de reproduction, et dispositif d'enregistrement/de reproduction
US20040183403A1 (en) Thin film piezoelectric element, method of manufacturing the same, and actuator
JP5941332B2 (ja) ヘッド・サスペンション
JP2001332041A (ja) ディスク装置用薄膜圧電体アクチュエーターおよびその製造方法
JP6067347B2 (ja) ヘッドジンバルアセンブリの製造方法およびそれを構成するフレクシャの製造方法並びにヘッドジンバルアセンブリおよびフレクシャの製造に用いられるフレクシャシート
WO2000030081A1 (fr) Mecanisme de support de tete d'enregistrement/lecture et appareil d'enregistrement/lecture
JP4581447B2 (ja) 薄膜圧電体素子の製造方法及びサスペンションの製造方法
JP4806896B2 (ja) 薄膜圧電体素子、アクチュエータおよびディスク装置
US7518833B2 (en) Micro-actuator with electric spark preventing structure, HGA, and disk drive unit with the same, and manufacturing method thereof
JPWO2003003369A1 (ja) マイクロ移動装置およびその製造方法
CN110931049B (zh) 薄膜压电材料元件及其制造方法、磁头折片组件、硬盘驱动器
JP4071203B2 (ja) 薄膜圧電体素子の接着方法
JP2007095275A (ja) 電気的スパーク防止構造を備えたマイクロアクチュエータ、これを用いた磁気ヘッドアセンブリ及びディスク装置、マイクロアクチュエータの製造方法
JP2005312200A (ja) 圧電アクチュエータ及び圧電アクチュエータを用いたヘッドサスペンション装置
JP3713258B2 (ja) 圧電体駆動素子とその製造方法
JP4167191B2 (ja) サスペンション、ヘッドジンバルアセンブリ、及びハードディスク装置
JP4197654B2 (ja) ヘッドジンバルアセンブリ及びハードディスク装置
JP5085623B2 (ja) 薄膜素子の製造方法及び薄膜素子並びにその薄膜素子を用いたヘッドジンバルアセンブリ、及び、ハードディスクドライブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3