JP4581347B2 - Light emitting element driving device and image forming apparatus - Google Patents
Light emitting element driving device and image forming apparatus Download PDFInfo
- Publication number
- JP4581347B2 JP4581347B2 JP2003206936A JP2003206936A JP4581347B2 JP 4581347 B2 JP4581347 B2 JP 4581347B2 JP 2003206936 A JP2003206936 A JP 2003206936A JP 2003206936 A JP2003206936 A JP 2003206936A JP 4581347 B2 JP4581347 B2 JP 4581347B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- light emitting
- voltage
- emitting element
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 36
- 238000005513 bias potential Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Laser Beam Printer (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、発光素子駆動装置及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置及びそれを備えた画像形成装置に関する。
【0002】
【従来の技術】
レーザ素子を光源とするレーザゼログラフィーの分野では、より高解像度化、より高速化の要求が強くなってきている。入力画像データに応じてレーザ素子の駆動をオン/オフ制御する速度(以下、変調速度という)には限度がある。レーザ項のビーム数を1本とした場合には、主走査方向の解像度のみならず、副走査方向の解像度をも上げようとすると、変調速度が犠牲にならざるを得ない。したがって、変調速度を上げずに副走査方向の解像度を上げるためには、レーザ光のビーム数を増やすしかない。レーザ光のビーム数を例えば4本にした場合は、変調速度が1本の場合と同じと仮定すると、主走査・副走査方向の解像度を2倍に向上できる。
【0003】
レーザゼログラフィーにその光源として用いられる半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造の端面発光型レーザ素子(以下、端面発光レーザと記す)と、レーザ光が活性層に垂直な方向に取り出される構造の面発光型レーザ素子(以下、面発光レーザと記す)とに大別される。従来、レーザゼログラフィーでは、レーザ光源として一般的に端面発光レーザが用いられていた。
【0004】
しかしながら、レーザ光のビーム数を増やすという観点からすると、端面発光レーザは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザゼログラフィーの分野において、より高解像度化、より高速化の要求に答えるために、レーザ光源として、多数のレーザ光ビームを出射可能な面発光レーザを用いた装置の開発が進められている。
【0005】
ところで、レーザゼログラフィーにおける発光素子の駆動回路として、従来では発光素子を電流駆動する構成が提案されている。例えば特許文献1には、複数(例えば2つ)の発光素子を駆動する駆動回路において、個々の発光素子を駆動する駆動電流を共通のバイアス電流を用いて生成する構成が開示されている。
【0006】
【特許文献1】
特開平9−272223号公報
【0007】
【発明が解決しようとする課題】
しかしながら、複数の発光素子を駆動する構成では、チップ内部の配線抵抗や素子のばらつきによって、個々の駆動回路で基準となるべき電源電圧が異なり、生成する駆動電流がばらついてしまうという問題が発生する。このような問題は、特に面発光レーザ等の比較的多くの発光素子を駆動する駆動回路において顕著となり、これを用いた画像形成装置で出力した画像の品質を低下させる原因となっていた。
【0008】
そこで本発明は、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能な発光素子駆動装置及びそれを備えた画像形成装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項1記載のように、複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置において、前記制御電流の電流値に基づいた電位差を有する2つの電圧を生成する電圧生成回路と、所定の配線を介して入力した前記2つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記2つの電圧を入力する際の入力インピーダンスは、前記2つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高くなるように構成される。制御電流をこの電流値に基づいた電位差を有する2つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。
【0010】
また、請求項1記載の前記複数の制御電流生成回路は、請求項2記載のように、対応する前記駆動回路内にそれぞれ組み込まれていることが好ましい。制御電流生成回路を駆動回路内に設けることで、これらを接続する配線の抵抗値を考慮する必要がなくなり、確実に複数の駆動回路で同等の制御電流を生成することが可能となる。
【0011】
また、請求項1記載の前記制御電流生成回路は、請求項3記載のように、非線形素子を含んで構成されていることが好ましい。非線形素子を用いて制御電流生成回路を構成することで、電流に対するダイナミックレンジを比較的大きく取ることができる。
【0012】
また、請求項3記載の前記発光素子駆動装置は、例えば請求項4記載のように、前記非線形素子をMOSトランジスタで構成し、前記2つの電圧のうち一方の電圧を前記MOSトランジスタのソース電極に印加し、他方の電圧が前記MOSトランジスタのゲートに印加するように構成することができる。非線形素子としては、一般的なMOSトランジスタを用いることができる。この際、ゲート電極とソース電極との間に2つの電圧をそれぞれ印加する。
【0013】
また、請求項1記載の前記発光素子駆動装置は、請求項5記載のように、前記制御電流生成回路は、複数の抵抗素子と、前記2つの電圧のうちいずれか一方の電圧を該複数の抵抗素子のうち何れに印加するかを切り替えるスイッチとを含んで構成され、前記複数の抵抗素子は、各々異なる抵抗値を有し、前記スイッチにより前記複数の抵抗素子を切り替えることにより、前記制御電流の電流範囲を制御するように構成することが好ましい。発光素子LDの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になるため、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することができる。
【0014】
また、請求項5記載の前記制御電流生成回路は、請求項6記載のように、前記複数の抵抗素子を切り替えることで切り替えられる制御可能範囲の一部が重複していることが好ましい。制御可能範囲の一部を重複して設定することで、過度な切替えを抑制することが可能となる。
【0015】
また、請求項1記載の前記電圧生成回路は、請求項7記載のように、2つの異なる制御電流に関してそれぞれ生成する2つの電圧のうち何れか一方を共通の電圧で生成することが好ましい。複数の制御電流に関して共通の電位を生成することで、これを伝達する配線数を削減することが可能となり、チップ規模の大型化を抑制できる。
【0016】
また、本発明は、請求項8記載のように、複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置を備えた画像形成装置において、前記発光素子駆動装置は、前記制御電流の電流値に基づいた電位差を有する2つの電圧を生成する電圧生成回路と、所定の配線を介して前記2つの電圧を入力し、入力した前記2つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記2つの電圧を入力する際の入力インピーダンスは、前記2つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高くなるように構成される。制御電流をこの電流値に基づいた電位差を有する2つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。結果として、良好な画像を形成することが可能な画像形成装置を実現できる。
【0017】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。図1は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図1において、発光素子駆動装置10は複数個の発光素子を駆動する。図1の構成では、発光素子駆動装置10は32個の発光素子LD1〜LD32を駆動する。換言すれば、発光素子駆動装置10は32チャネル構成である。各発光素子LD1〜LD32は面発光ダイオード(VCSEL:Vertical Cavity Surface Emitting Laser)で形成され、マトリクス状に配置されている。発光素子駆動装置10は例えばICチップで形成され、内部に以下に説明する回路を備える。
【0018】
発光素子駆動装置10は各チャネル毎に、つまり発光素子LD1〜LD32毎にドライバ1001〜10032を有する。また、発光素子駆動装置10は各チャネルに共通の制御部として、共通制御電位設定回路200、電流アンプ300、光量モニタ400、強制点灯回路500、APC(Automatic Power Control)回路600を有する。
【0019】
ドライバ1001〜10032は、上記各チャネルに共通の制御部からの信号を、バス150を介して受け取り、それぞれ発光素子LD1〜LD32を駆動制御するための制御を行う。具体的には、ドライバ1001〜10032は各発光素子LD1〜LD32を光量制御を行うAPC制御と、APC制御後の変調制御とを行う。後述するように、APC制御では、ドライバ1001〜10032は発光素子LD1〜LD32に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ1001〜10032は各端子COUTを介して、発光素子LD1〜LD32のカソードにそれぞれ接続されているコンデンサCd1〜Cd32を制御する。電流駆動時、ドライバ1001〜10032は各端子LDOUTを介して、各発光素子LD1〜LD32に流れる電流量を制御する。
【0020】
ドライバ1001〜10032は複数個ずつが、端子LDCOMを介して共通に接続されるとともに、負荷105に接続されている。図1の構成では、ドライバ1001〜1004のLDCOM端子は共通に接続され、一端がグランドに接続された負荷105の他端に接続されている。各ドライバ1001〜10032は対応する発光素子を駆動していないときには、駆動電流に対応する電流(相補出力)を出力する。この電流を負荷105に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置10に流されるようにして、動作の安定化を図っている。
【0021】
光量制御装置10は、各発光素子LD1〜LD32のレーザ光量をAPC制御で適切な値に設定した後、変調制御を行う。APC制御の概略は次の通りである。まず、発光素子LD1のレーザ光量を調整する。ドライバ1001は発光素子LD1を駆動する。各発光素子LD1〜LD32に共通に設けられた受光器PD(例えばフォトダイオードであって、前述の受光器11に相当する)には、発光素子LD1のレーザ光量に応じた電流が流れる。電流アンプ300は受光器PDに流れる電流に対し、スイッチSWSaをオンし、電流源450からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチSWSbがオンすることで電流源460から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Vref2に接続された抵抗に供給して電流アンプ300が出力する電流を電圧に変換し、この電圧(検出電圧という)を、スイッチSW19を介してAPC回路600に出力する。APC回路600はオペアンプ61と、1つのスイッチ(SWfb1〜SWfb32の何れか1つ)とコンデンサ(Cfb1〜Cfb32の何れか1つ)との直列回路とを複数個備える。各直列回路はオペアンプ61の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。1つのサンプルホールド回路が1つの発光素子に対応する。例えば、スイッチSWfb1とコンデンサCfb1とのサンプルホールド回路は、発光素子LD1に対応する。同様に、スイッチSWfb32とコンデンサCfb32とのサンプルホールド回路は、発光素子LD32に対応する。
【0022】
オペアンプ61は、発光素子LD1を駆動したときの差電圧を増幅しバス150の対応する信号線に出力する。ドライバ1001はこの差電圧がゼロになるように発光素子LD1に与える駆動電流を変化させる。これにより、発光素子LD1のレーザ光量が変化し、受光器PDに流れる電流量が変化する。受光器PDに流れる電流に応じた検出電圧が電流アンプ300からAPC回路600に出力される。このようなフィードバック制御により、電流アンプ300の入力出力に加えられた加算電流は相殺される結果消え、APC基準電圧Vrefで発生した基準電流に対応するレーザ光量となるように発光素子LD1の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子LD1に与える駆動電流と駆動電流の両方をAPC基準電圧Vrefに対応する値に調整することを意味している。
【0023】
このようにして発光素子LD1を制御している間、APC回路600の32個のサンプルホールド回路のうち、スイッチSWfb1のみがオンとなっており、発光素子LD1のレーザ光量がAPC基準電圧Vrefに相当する値に収束する際の電圧がコンデンサCfb1に蓄積される。以下同様に、発光素子LD2〜LD32を順番に1つずつAPC制御する。
【0024】
なお、後述するように、APC制御は2回行うことが好ましい。2回目のAPC制御では、1回目のAPCでオンしていたスイッチSWSaをオフする。電流アンプ300の出力側に供給されている相殺電流は基準電流+加算電流がそのままであるため、受光電流は基準電流+加算電流に対応する電流で制御が行われる。APC回路600中の32個のサンプルホールド回路を1回目及び2回目のAPC制御で共通に用いることができるが、2回目のAPC制御用に新たに32個のサンプルホールド回路を設けてもよい。
【0025】
光量モニタ400は、電流アンプ300に流れる電流から各発光素子LD1〜LD32のレーザ光量を示す光量モニタ信号を出力する。
【0026】
強制点灯回路500は、APC制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置10が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。
【0027】
図3に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源10dから出射されたレーザ光は、レンズ15、ポリゴンミラー12及びレンズ13、14を介して感光体表面16に照射される。そして、ポリゴンミラー12の回転により、上記レーザ光が感光体表面16を繰り返し走査する。また、レーザ光源10dから出射されたレーザ光の一部は、半透過型ミラー19を介して受光器11に入力する。図3において、このときの受光器11の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ17の出力をSOS(Start of Scan)センサ出力として示す。APCのための領域は、走査領域の前後に設けられている。なお、参照番号18は前述した発光素子駆動装置10に相当する。
【0028】
前述したように、発光素子LD1〜LD32の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、SOSセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、APC制御では発光素子を1つずつオンさせて条件設定(フィードバックループのゲイン)を行っているため、所定数の発光素子を同時にオンさせてしまっては、APC制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路500は、変調信号(変調データ)に応じて電流アンプ300の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ300の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ61に着目すれば、強制点灯回路500は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に1つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは1つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。
【0029】
共通制御電位設定回路200は、各ドライバ1001〜10032内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図1の構成では、共通制御電位設定回路200は、各ドライバ1001〜10032内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ1001〜10032は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。バイアス電流設定用の共通制御電位は、演算増幅器(オペアンプ)211、電流源212,213及び負荷214,215を含む回路で生成される。オフセット電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのバイアス電流設定信号に応じて、電流源212は支持された電流を負荷214に供給する。負荷214の端子電圧がオペアンプ211のプラス側端子に与えられる。定電圧源216に接続された定電流源213は、オペアンプ211の出力に応じた電流を負荷215に流す。負荷215の端子電圧がオペアンプ211のマイナス側端子に与えられる。オペアンプ211は、電流源213がバイアス電流設定信号で設定されたバイアス電流と同一の電流を流すように電流源213を制御する。このときのオペアンプ211の出力信号は、バス150の対応するバス線に出力される。他方、定電圧源216のプラス側電圧がバス150の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ1001〜10032に共通である。このように、外部から設定されたバイアス電流値が差分電圧の形でバス150を介して各ドライバ1001〜10032に供給される。各ドライバ1001〜10032は後述するようにして、受け取った差分電圧からバイアス電流を生成する。この結果、たとえ定電圧源216の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ211の出力電圧と定電圧源216の電圧とは、平行二線で伝送することが好ましい。尚、共通制御電位設定回路200の構成及び動作については、後述において、電流生成回路700の構成と共に図面を用いて詳細に説明する。
【0030】
次に、図2を参照してドライバ1001〜10032の内部構成について説明する。各ドライバ1001〜10032は同一構成なので、以下では1〜32の添え字を省略し、単にドライバ100として説明する。
【0031】
ドライバ100は2つの乗算器21、22を有する。乗算器21は電流源30を制御するために設けられ、乗算器22は図1に示すコンデンサCd1〜Cd32のうちの対応する1つを制御するために設けられている。以下、便宜上、対応する1つのコンデンサをCdとし、図2に破線で示す。コンデンサCdはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源30は対応する発光素子LDに流す電流を生成し、電圧源として機能するコンデンサCdは対応する発光素子LDに駆動電圧を与える。
【0032】
ここで、面発光レーザの駆動電流と駆動電圧(端子電圧)との関係(電圧−電流特性)は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係(直線関係)となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係(直線関係)となる。このような特性を踏まえて、1回目のAPC制御において電流源30の電流量は発光素子LDのレーザ光量が基準光量(第1の光量)となるように決められ、2回目のAPC制御においてレーザ光量が第2の光量となるように決められる。同様に、1回目のAPC制御においてコンデンサCdが蓄積する駆動電圧は発光素子LDのレーザ光量が基準光量(第1の光量)となるように決められ、2回目のAPC制御においてレーザ光量が第2の光量となるように決められる。これらの2つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。
【0033】
乗算器21と22は4象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器21、22の入力は差動構成となっている。各乗算器21、22の+と−で表記された2つの差動入力をそれぞれV1a、V1b及びV2a、V2bとすると、差動構成の各乗算器21、22はIout=α(V1a-V1b)(V2a-V2b)で記述される電流を出力する。但し、αは定数である。
【0034】
このようなレーザ駆動装置では、各乗算器21及び22の一方の入力端子(乗数端子)には補正信号が入力し、他方の入力端子(被乗数端子)には制御電圧が入力する。通常差動で構成する乗算器の相補出力の+側出力を利用した場合オフセット電流が存在するが上記各乗算器21及び22にオフセットが存在してもその出力に接続されたコンデンサC1、C2によりAPC時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。
【0035】
まず、第1のAPC制御により、第1の光量(基準値とする)を次のように設定する。スイッチSWSaはオン、SWSbはオフ、SW1はオフ、SW2はオフ、SW3はオフ、SW5−1はオン、SW5−2はオフ、SW5−3はオフ、SW5−4はオン、SW6−1はオン、SW6−2はオフ、SW6−3はオフ、SW6−4はオン、SW7はオフ、SW8はオン、SW11はオン、SW11−1はオン、SW11−2はオフ、SW12はオフ、SW13はオン、SW15−1はオフ、SW15−2はオン、SW16はオフ、スイッチSWSaをオンに設定する。また、第1の光量を設定する際には、各乗算器21及び22の乗数端子に0Vの補正信号を与える。この状態では、乗数が0であるため、被乗数端子にどのような制御電圧が入力されても各乗算器21及び22はオフセット電圧を出力する。また、図1に示すAPC回路600のオペアンプ61には、第1のAPC基準電圧Vref1が与えられる。オペアンプ61は、発光素子LDのレーザ光量が第1のAPC基準電圧Vref1となるような制御電圧を出力する。この制御電圧は図2のスイッチSW8、オペアンプ26、インバータ28及びスイッチSW11を通り、電流源30に与えられる。電流源30は受け取った制御電圧に応じた電流を発光素子LDに与える。また、オペアンプ26が出力する制御電圧はサンプルホールド回路のコンデンサC3−1に格納される。補正信号は0Vに設定されているため、乗算器21はオフセット電圧を出力する。よって、コンデンサC1は、上記制御電圧と乗算器21から出力されるそのオフセット電圧との差電圧で充電される。他方、図1のオペアンプ61が出力する制御電圧は、コンデンサC2に与えられるとともに、サンプルホールド回路のコンデンサC4−1に格納される。補正信号は0Vに設定されているため、乗算器22はオフセット電圧を出力する。よって、コンデンサC2には制御電圧と乗算器22のオフセット電圧との差電圧で充電される。
【0036】
そして、第2のAPC制御により第2の光量(これを補正光量という)を次のように設定する。スイッチSWSaはオフ、SWSbはオフ、SW1はオフ、SW2はオフ、SW3はオフ、SW5−1はオフ、SW5−2はオン、SW5−3はオン、SW5−4はオフ、SW6−1はオフ、SW6−2はオン、SW6−3はオン、SW6−4はオフ、SW7はオフ、SW8はオフ、SW11はオフ、SW11−1はオン、SW11−2はオフ、SW12はオフ、SW13はオン、SW15−1はオフ、SW15−2はオフ、SW16はオフ、SWSaをオフに設定する。また、第2の光量を設定する際には、各乗算器21及び22の乗数端子に所定電圧の補正信号を与える。更に、スイッチSWSaがオフになっていることからオペアンプ61は、第1のAPC制御に対し、電流源450の加算電流分、受光器PDからの光量が増大するように制御電圧を出力する。この制御電圧は図1のスイッチSW8、オペアンプ26、インバータ28及びスイッチSW5−2、SW5−3、乗算器21、抵抗R11、キャパシタC1を通り、電流源30に与えられる。電流源30は、受け取った制御電圧に応じ、受光器PDからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ26が出力する制御電圧はサンプルホールド回路のコンデンサC3−2に格納される。コンデンサC1は、上記制御電圧と乗算器21の出力との差電圧で充電される。第1のAPC制御において発光素子LDに与えられる電流はI+ΔIと記述することができる。他方、図1のオペアンプ61が出力する制御電圧は、コンデンサC2に与えられるとともに、サンプルホールド回路のコンデンサC4−2に格納される。コンデンサC2には制御電圧と乗算器22の出力との差電圧で充電される。第1のAPC制御においてコンデンサC2に格納される電圧をVとすれば、第2のAPC制御のいてコンデンサC2に格納される電圧はV+ΔVと記述することができる。
【0037】
ここではスイッチSW6−1、SW6−4をオン、SW6−2,SW6−3をオフしたが、2回目以降のAPCではSW6−3、SW6−1をオン、SW6−2、SW6−4をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。
【0038】
発光素子LDの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器21、22の乗数端子に入力される。それにより、乗算器22、コンデンサC2及びオペアンプ26で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源30から発光素子LDに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子LDの発光がなされる。
【0039】
コンデンサC1には直列に抵抗R11を接続する。すなわち、本実施形態では、コンデンサC1を含むサンプルホールド回路110をローパスフィルタで構成する。これにより、スイッチSW11のオン/オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサC11を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサC2に直列に抵抗R21を接続することで、これを含むサンプルホールド回路220をローパスフィルタで構成する。これにより、スイッチSW8のオン/オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサC2及び抵抗R21で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサC22を並列に接続し、負帰還ループでの発振を防止する。尚、上記したサンプルホールド回路を含む構成であって、自動光量制御時における回路の接続構成と、スマイル補正時における回路の接続構成との概略は、後述において図面を用いて詳細に説明する。
【0040】
電圧印加時間調整回路800は、スイッチSW2を制御して発光素子LDに電圧を印加する時間を調整する。この電圧はコンデンサCdに蓄積された電圧である。前述したように、本実施形態では、発光素子LDに与える電圧と電流との両方を制御して発光素子LDを駆動する。発光素子LDを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図2のLDOUT端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子LDの実装状態に応じた電圧印加時間を適切に設定することができる。
【0041】
電圧印加時間調整回路800は、遅延回路81と排他的論理和回路82とを2組有2つの遅延回路81は、インバータ83で図示するように接続されている。遅延回路81は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路81の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチSW2をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第1のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第2のパルスを発生する。つまり、遅延回路81の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路81と排他的論理和回路82の作用によりスイッチSW1を制御しえOFFバイアスを供給することで、発光素子LDがオンからオフへの動作を制御する(高速化する)。
【0042】
電流生成回路700は、図1に示す共通制御電位設定回路200が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路700のオペアンプ34と定電流源32とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチSW16を介して負荷24に流れる。オフセット電流に応じてコンデンサC2の端子電位が決まり、これにより電圧源として機能するコンデンサC2が発光素子LDに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ35と電流源31とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ750を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ750に接続される図中の電圧源が設定するOFFバイアス電圧を受けた電流源31は、OFFバイアス電圧応じたレーザ駆動電流を生成する。
【0043】
次に、共通制御電位設定回路200及び電流生成回路700に着目して、その構成及び動作を図面を用いて詳細に説明する。
【0044】
図4は、本実施形態における共通制御電位設定回路200とドライバ100との接続関係を示す概略ブロック図である。尚、以下の説明では、簡略化のため、バイアス電流を生成するための構成を取り上げて説明する。但し、以降の構成及び動作は、この他にも、例えば発光素子LDに過度な駆動電流が印加されることを防止するために駆動電流の上限値を規定するリミット電流や、発光素子LDが所望する積分光量を出力するように電圧駆動時の駆動電圧を補正するためのオフセット電流等の種々の制御電流に対して適用することが可能である。
【0045】
図4に示すように、共通制御電位設定回路200は、複数のドライバ100に対して共通に接続されている。共通制御電位設定回路200は、上述したように、バイアス電流設定信号の電流値に基づいて基準共通電位と基準バイアス電位とを生成し、これをドライバ100へ出力する。すなわち、共通制御電位設定回路200は、制御電流であるバイアス電流に基づいて2つの異なる電圧(基準共通電位及び基準バイアス電位)を生成する電圧生成回路として機能する。基準共通電位と基準バイアス電位とはバス150の所定のチャネルを介して各ドライバ100の電流生成回路7001〜70032(以下の説明では添え字1〜32を省略する)に入力する。換言すれば、共通制御電位設定回路200は、各ドライバ100に対して共通の基準共通電位と基準バイアス電位とを、共通の平行二線を介して各ドライバ100へ送る。
【0046】
電流生成回路700は入力された基準共通電位と基準バイアス電位との差電圧に基づいてバイアス電流を生成する。すなわち、電流生成回路700は、2つの異なる電圧(基準共通電位及び基準バイアス電位)の電位差に基づいて制御電流(バイアス電流)を生成する制御電流生成回路として機能する。この際、電流生成回路700が基準共通電位と基準バイアス電位とを高インピーダンスで受けるように構成する。これにより、これらの電位が直流(DC)的に変化することを抑制できる。また、ドライバ100は、電流生成回路700で生成されたバイアス電流を予め対応する発光素子LDに印加しておくことで、発光素子LDの高速駆動を可能にする。
【0047】
次に、共通制御電位設定回路200及び電流生成回路700の具体的な回路構成例を以下に図5及び図6を用いて詳細に説明する。図5は、共通制御電位設定回路200の構成例を示す回路図である。また、図6は、電流生成回路700の構成例を示す回路図である。図5及び図6は共に図1又は図2におけるバイアス電流を生成するための回路構成をより詳細に示したものである。
【0048】
図5に示すように、バイアス電流生成用の共通制御電位設定回路200は、2つのP−MOSトランジスタTr3及びTr4がカレントミラー型に接続されて成る定電流源212と、2つのN−MOSトランジスタTr6及びTr7がカレントミラー型に接続されて成る負荷215と、オペアンプ201を有して構成された定電圧源216と、2つのN−MOSトランジスタTr1及びTr2を有して構成された負荷214と、P−MOSトランジスタTr5を有して構成された定電流源213と、オペアンプ211とを有して構成される。
【0049】
この構成において、P−MOSトランジスタTr5のソース電位はオペアンプ201で正確にフィードバック制御された基準共通電位によって設定される。また、P−MOSトランジスタTr5のソース−ドレイン間に流れる電流値は、そのゲート電極に印加される基準バイアス電位によって決定される。ここで、P−MOSトランジスタTr5のソース−ドレイン間に流れる電流値は、バイアス電流設定信号の電流値と等しくなるように、カレントミラー構成の負荷214を介したオペアンプ211でフィードバック制御される。従って、基準バイアス電位は、P−MOSトランジスタTr5のソース−ドレイン間に流れる電流値、すなわち定電流源213で生成される電流値がバイアス電流設定信号の電流値となるような値に制御される。
【0050】
このように生成された基準バイアス電位、及び基準共通電位は、図6に示す電流生成回路700へ入力される。図6に示すように、電流生成回路700は、オペアンプ35と、P−MOSトランジスタTr71を有して構成された定電流源33と、P−MOSトランジスタTr72を有して構成された定電圧源710と、2つのN−MOSトランジスタTr73及びTr74がカレントミラー型に接続されて成る負荷720とを有して構成される。
【0051】
図5及び図6を比較すると分かるように、電流生成回路700におけるP−MOSトランジスタTr71の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号200におけるP−MOSトランジスタTr5の構成及びこれに付随する周辺回路の構成と同様である。ここで、定電流源33を構成するP−MOSトランジスタTr71のゲート電位(基準バイアス)及びソース電位(基準共通)と、定電流源213を構成するP−MOSトランジスタTr5のゲート電位(基準バイアス)及びソース電位(基準共通)とが同じであるため、P−MOSトランジスタT71とP−MOSトランジスタTr5とを同型のP−MOSトランジスタで構成することにより、負荷720に流れる電流を負荷215に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【0052】
また、図6に示すように、基準バイアス電位及び基準共通電位は、電流生成回路700において、P−MOSトランジスタTr71のゲート電極又はオペアンプ35の非反転端子(実際にはこれを構成するトランジスタのゲート電極)にそれぞれ入力される。P−MOSトランジスタTr71のゲート電極及びオペアンプ35の非反転端子の入力インピーダンスは、基準バイアス電位及び基準共通電位を出力する回路の出力インピーダンスと比較して非常に高い。このため、以上のような構成とすることで、基準バイアス電位及び基準共通電位をDC的に減衰することなく、共通制御電位設定回路200から電流生成回路700へ伝達することができる。
【0053】
以上のような構成を全てのドライバ100で有するように構成することで、本実施形態では、全てのドライバ100において同等のバイアス電流を生成することが可能となり、各発光素子LDをばらつき無く制御することが可能となる。
【0054】
また、比較例として、バイアス電流を各ドライバ100に対して共通の回路(電流生成回路200’)で生成し、これをドライバ100毎に固有のバス配線を用いて送るように構成した例を図7に示す。このように構成した場合、バイアス電流を送る配線がドライバ100(又は発光素子LD)の数分必要となり、チップ規模が大型化するだけでなく、これの製造工程が煩雑化し且つ製造コストが増大するという不具合を生じる。また、電流生成回路200’と各ドライバ100との配線長が異なり、これによりそれぞれの配線抵抗がばらつくため、各ドライバ100に入力されるバイアス電流にばらつきが生じる。従って、図8に示すようなP−MOSトランジスタTr200を用いて駆動電流を生成する場合、ゲート(G)−ソース(S)間の電位差にばらつきが生じてしまう。これは、ゲート(G)電位が各ドライバ100で同等であるのに対し、ソース(S)電位が上述のようにばらつくためである。
【0055】
これに対し、本実施形態では、バイアス電流を生成するための信号(バイアス電流設定信号)を共通制御電位設定回路200で電圧(基準共通電位及び基準バイアス電位)に変換し、これを高インピーダンスで各ドライバ100へ伝達するように構成しているため、各ドライバ100で同等のバイアス電流を生成をすることが可能となり、結果として全てのドライバ100で同等の駆動電流を生成し、精度よく発光素子LDを駆動することが可能になる。更に、各ドライバ100へ基準共通電位及び基準バイアス電位を伝達する配線を共通化しているため、チップ規模が増大することを回避することができる。
【0056】
また、図1及び図2に示したように、複数の電流、例えばバイアス電流及びオフセット電流を各ドライバ100で共通に使用する場合、共通制御電位設定回路200からは、基準共通電位と基準バイアス電位との組み合わせと、基準共通電位と基準オフセット電位との組み合わせとを各ドライバ100へ入力する必要がある。そこで本実施形態では、図9に示すように、それぞれの電流(バイアス電流,オフセット電流)を生成するために必要な電圧における基準共通電位を共通化することで、配線数の増加を抑制することができる。すなわち、複数の系統における一方の電位を共通に使用することで、チップ規模の増大を抑制することが可能となる。尚、図中における参照番号700a1〜700a32はバイアス電流を生成するための電流生成回路を示し、参照番号700b1〜700b32はオフセット電流を生成するための電流生成回路を示す。
【0057】
電流生成回路700a1〜700a32は、2つの電界効果トランジスタ(FET)を含む差動入力として構成することができる。このFETのゲートには、それぞれ基準共通電位又は基準バイアス電位が印加され、これらの差電圧に基づいてドライバ100が動作する。同様に、電流生成回路700b1〜700b32は、2つの電界効果トランジスタ(FET)を含む差動入力として構成することができる。このFETのゲートには、それぞれ基準共通電位又は基準オフセット電位が印加され、これらの差電圧に基づいてドライバ100が動作する。また、上記構成におけるFETをバイポーラトランジスタに置き換えることも可能である。但し、この場合では、各バイポーラトランジスタのベースを流れる電流(ベース電流)によって電圧降下が生じてしまう。そこで、各バイポーラトランジスタのベース電流が一致するように構成する。これにより、上記のように配線によって各信号(基準共通電位,基準バイアス電位及び基準オフセット電位)の電位が変動する場合でも、それぞれの電流生成回路700a1〜700a32及び700b1〜700b32に入力される信号の差電圧を、共通制御電位設定回路200の出力端での値に保持することができる。すなわち、精度の劣化を防止することができる。
【0058】
また、一般的に面発光レーザは発光電流の閾値(発光閾値Ithともいう)が端面発光レーザ等と比較して小さい。このため、発光光量の設定範囲に対して電流値の変化が大きい。このような場合、駆動電流に対するダイナミックレンジを大きく取る必要がある。そこで、本実施形態では、上述のようにMOSトランジスタを用いた構成とする。MOSトランジスタは非線形素子であるため、電流に対するダイナミックレンジを比較的大きく取ることができる。
【0059】
〔第2の実施形態〕
次に、本発明の第2の実施形態について図面を用いて説明する。第1の実施形態では、共通制御電位設定回路200及び電流生成回路700を非線形素子であるMOSトランジスタを用いて構成した場合を例に挙げて説明した。これに対し本実施形態では線形素子である抵抗素子を用いて共通制御電位設定回路及び電流生成回路を構成した場合について例を挙げて説明する。
【0060】
発光素子LDの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になる。そこで、本実施形態では、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することが望ましい。
【0061】
図10は、本実施形態による共通制御電位設定回路200Aの構成を示す回路図である。また、図11は本実施形態による電流生成回路700Aの構成を示す回路図である。尚、第1の実施形態と同様の構成には同一の符号を付して説明を省略する。
【0062】
まず、図10を参照して共通電位設定回路200Aの構成を説明する。図10に示すように、共通電位設定回路200Aは、図5に示す共通制御電位設定回路200と比較して、非線形素子であるP−MOSトランジスタTr5が、線形素子である抵抗R23及びR24に置き換えられ、これらがスイッチSW21及びSW22で切り替えられる構成に置き換えられている。他の構成は、図5に示す共通制御電位設定回路200と同様である。
【0063】
また、図11を参照して電流生成回路700Aの構成を説明する。図11に示すように、電流生成回路700Aは、図6に示す電流生成回路700と比較して、非線形素子であるP−MOSトランジスタTr72が、線形素子である抵抗R71及びR72に置き換えられ、それらがスイッチSW71及びSW72で切り替えられる構成に置き換えられている。尚、他の構成は、図6に示す電流生成回路700と同様である。
【0064】
ここで、図10及び図11を比較すると分かるように、共通制御電位設定回路200Aにおける抵抗R23,R24,スイッチSW21及びSW22の構成と、電流生成回路700Aにおける抵抗R71,R72,スイッチSW71及びSW72の構成とは、同等である。すなわち、上記した第1の実施形態と同様に、電流生成回路700Aにおける抵抗71,R72の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号200Aにおける抵抗R23,R24の構成及びこれに付随する周辺回路の構成と同様である。したがって、負荷720に流れる電流を負荷215に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【0065】
また、以上の構成において、抵抗R23又はR24で生成される電流は、抵抗R23又はR24の抵抗値とその両端の電圧値である基準共通電圧と基準共通バイアスとの電位差で決定する。ここで、R23とR24との抵抗値を異なる値とすることで、例えばスイッチSW21を閉じた場合は抵抗R23で決定される制御範囲で動作し、スイッチSW22を閉じた場合は抵抗R24で決定される制御範囲で動作するように構成される。例えばスイッチSW21を閉じた際の制御範囲を制御範囲Aとし、スイッチSW22を閉じた際の制御範囲を制御範囲Bとした場合(但し、他の一方のスイッチは開いている)、図12に示すように、範囲の異なる2種類の制御範囲を切り替えることが可能となる。すなわち、スイッチSW21及びSW22を切り替えることで、異なる電流範囲(ダイナミックレンジ)を得ることができる。尚、抵抗R23とR71とが同等で抵抗R24とR72とが同等であるとした場合、SW21とSW71と、及びSW22とSW72とは、同じ開閉状態に制御される。
【0066】
尚、他の構成及び動作は、第1の実施形態と同様であるため、ここでは説明を省略する。
【0067】
〔他の実施形態〕
以上で説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【0068】
【発明の効果】
以上説明したように、本発明によれば、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る発光素子駆動装置10の全体構成を示す回路図である。
【図2】本発明の第1の実施形態に係る発光素子駆動装置10のドライバ100の構成を示す回路図である。
【図3】本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。
【図4】本発明の第1の実施形態における共通制御電位設定回路200とドライバ100との接続関係を示す概略ブロック図である。
【図5】本発明の第1の実施形態に係る共通制御電位設定回路200の構成例を示す回路図である。
【図6】本発明の第1の実施形態に係る電流生成回路700の構成例を示す回路図である。
【図7】図4に示す構成に対する比較例を示す概略ブロック図であり、バイアス電流を各ドライバ100に対して共通の回路(電流生成回路200’)で生成し、これをドライバ100毎に固有のバス配線を用いて送るように構成した場合の例を示している。
【図8】バイアス電流に基づいて駆動電流を生成する構成の一例を示す回路図である。
【図9】共通制御電位設定回路200及び電流生成回路700で複数の制御電流を伝達する場合の構成例を示す概略ブロック図である。
【図10】本発明の第2の実施形態による共通制御電位設定回路200Aの構成を示す回路図である。
【図11】本発明の第2の実施形態による電流生成回路200Aの構成を示す回路図である。
【図12】本発明の第2の実施形態により切り替えられる制御範囲を説明するための図である。
【符号の説明】
10、18 発光素子駆動装置 21、22 乗算器
10d レーザ光源 11 受光器
12 ポリゴンミラー 13、14、15 レンズ
16 感光体表面 17 SOSセンサ
28 インバータ 34、35、61 オペアンプ
81 遅延回路 82 排他的論理和回路
1001〜10032、100 ドライバ 150 バス
200 共通制御電位設定回路 216、710 定電圧源
300 電流アンプ 400 光量モニタ
500 強制点灯回路 600 APC回路
800 電圧印加時間調整回路
11、24、214、215、720 負荷
26、201、211 演算増幅器(オペアンプ)
30、31、32、212、213 電流源
700、7001〜70032、700a1〜700a32、700b1〜700b32 電流生成回路
C1、C2、C3−1、C3−2、C4−1、C4−2、C11、C22、Cd、Cd1〜Cd32、Cfb32〜Cfb32 コンデンサ
COUT、LDOUT、LDCOM 端子
LD1〜LD32 発光素子 PD 受光器
R11、R21、R23、R24、R31−1、R31−2、R41−1、R41−2、R71、R72 抵抗
SW1、SW2、SW3、SW5−1、SW5−2、SW5−3、SW5−4、SW6−1、SW6−2、SW6−3、SW6−4、SW7、SW8、SW11、SW11−1、SW11−2、SW12、SW13、SW15−1、SW15−2、SW16、SW19、SW21、SW22、SW71、SW72、SWfb1〜SWfb32 スイッチ
Tr1、Tr2、Tr6、Tr7、Tr73、Tr74 N−MOSトランジスタ
Tr3、Tr4、Tr5、Tr71、Tr72 P−MOSトランジスタ
Vref、Vref1、Vref2 APC基準電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting element driving apparatus and an image forming apparatus, and more particularly to a light emitting element driving apparatus suitable for driving a laser element used as a light source in laser xerography and an image forming apparatus including the same.
[0002]
[Prior art]
In the field of laser xerography using a laser element as a light source, there is an increasing demand for higher resolution and higher speed. There is a limit to the speed (hereinafter referred to as modulation speed) at which on / off control of driving of the laser element is performed according to input image data. When the number of beams in the laser term is one, not only the resolution in the main scanning direction but also the resolution in the sub scanning direction is increased, the modulation speed must be sacrificed. Therefore, the only way to increase the resolution in the sub-scanning direction without increasing the modulation speed is to increase the number of laser beams. For example, when the number of laser light beams is four, the resolution in the main scanning / sub-scanning direction can be doubled on the assumption that the modulation speed is the same as in the case of one.
[0003]
A semiconductor laser used as a light source for laser xerography includes an edge-emitting laser element (hereinafter referred to as an edge-emitting laser) having a structure in which laser light is extracted in a direction parallel to the active layer, and the laser light is perpendicular to the active layer. It is roughly classified into surface emitting laser elements (hereinafter, referred to as surface emitting lasers) having a structure that can be taken out in any direction. Conventionally, in laser xerography, an edge emitting laser is generally used as a laser light source.
[0004]
However, from the viewpoint of increasing the number of laser light beams, edge-emitting lasers are technically difficult, and structurally, surface-emitting lasers increase the number of laser light beams more than edge-emitting lasers. It is advantageous. For these reasons, in recent years, in the field of laser xerography, in order to respond to the demand for higher resolution and higher speed, an apparatus using a surface emitting laser capable of emitting many laser light beams as a laser light source Development is underway.
[0005]
By the way, as a drive circuit for a light emitting element in laser xerography, a configuration in which the light emitting element is driven by current has been proposed. For example,
[0006]
[Patent Document 1]
JP-A-9-272223 [0007]
[Problems to be solved by the invention]
However, in the configuration in which a plurality of light emitting elements are driven, there is a problem in that the power supply voltage to be used as a reference in each drive circuit varies depending on the wiring resistance in the chip and variations in the elements, and the generated drive current varies. . Such a problem is particularly noticeable in a drive circuit that drives a relatively large number of light emitting elements such as a surface emitting laser, and causes a reduction in quality of an image output by an image forming apparatus using the same.
[0008]
SUMMARY An advantage of some aspects of the invention is that it provides a light emitting element driving apparatus capable of suppressing variations in driving current due to variations in wiring resistance and elements, and an image forming apparatus including the light emitting element driving apparatus.
[0009]
[Means for Solving the Problems]
To achieve the above object, the present invention is as claimed in
[0010]
Further, it is preferable that the plurality of control current generation circuits described in
[0011]
Further, it is preferable that the control current generation circuit according to
[0012]
According to a third aspect of the present invention, in the light emitting element driving device according to the fourth aspect, for example, the nonlinear element is configured by a MOS transistor, and one of the two voltages is used as a source electrode of the MOS transistor. The other voltage can be applied to the gate of the MOS transistor. As the nonlinear element, a general MOS transistor can be used. At this time, two voltages are respectively applied between the gate electrode and the source electrode.
[0013]
Further, in the light emitting element driving device according to
[0014]
Further, it is preferable that the control current generation circuit according to claim 5 has a part of the controllable range that is switched by switching the plurality of resistance elements as described in claim 6. Excessive switching can be suppressed by setting a part of the controllable range in an overlapping manner.
[0015]
In addition, as described in claim 7, the voltage generation circuit according to
[0016]
In addition, according to the present invention, in the image forming apparatus provided with a light emitting element driving device having a plurality of driving circuits that respectively drive a plurality of light emitting elements based on a control current. The apparatus inputs a voltage generation circuit that generates two voltages having a potential difference based on a current value of the control current, and the two voltages via a predetermined wiring, and based on a potential difference between the input two voltages. A plurality of control current generation circuits that respectively generate the control currents for the plurality of drive circuits, and the input impedance when the control current generation circuit inputs the two voltages outputs the two voltages The voltage generation circuit is configured to be higher than the output impedance of the voltage generation circuit . The control current is converted into two voltages having a potential difference based on the current value and transmitted, and the potential difference is larger than the product of the wiring resistance from the control current generation circuit to the drive circuit and the current flowing into the drive circuit. By doing so, it is possible to suppress direct current attenuation due to wiring resistance or the like. Therefore, for example, by providing the control current generation circuit in the vicinity of the drive circuit or in the drive circuit, it is possible to give the same control current to a plurality of drive circuits, and to suppress variations in the drive current generated by the drive circuits. It becomes possible. As a result, an image forming apparatus capable of forming a good image can be realized.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram illustrating an overall configuration of a light emitting element driving apparatus according to the present embodiment. In FIG. 1, a light emitting
[0018]
The light emitting
[0019]
The drivers 100 1 to 100 32 receive signals from the control unit common to the respective channels via the
[0020]
A plurality of drivers 100 1 to 100 32 are connected in common via a terminal LDCOM and connected to a
[0021]
The light
[0022]
The
[0023]
While controlling the light emitting element LD1 in this way, only the switch SWfb1 is turned on among the 32 sample hold circuits of the
[0024]
As will be described later, the APC control is preferably performed twice. In the second APC control, the switch SWSa that was turned on in the first APC is turned off. Since the cancellation current supplied to the output side of the
[0025]
The
[0026]
The forced
[0027]
FIG. 3 shows a configuration example of a laser scanning system and output of each sensor in laser xerography, which is an aspect of an image forming apparatus including the light emitting element driving device of the present invention. The basic configuration of the laser beam scanning system in the laser xerography apparatus is as follows. The laser light emitted from the laser light source 10d is irradiated onto the photosensitive member surface 16 through the lens 15, the polygon mirror 12, and the lenses 13 and 14. As the polygon mirror 12 rotates, the laser beam repeatedly scans the photosensitive member surface 16. Further, part of the laser light emitted from the laser light source 10 d is input to the
[0028]
As described above, since the individual laser light amounts of the light emitting elements LD1 to LD32 are smaller than those of the end face laser, a plurality of them are turned on simultaneously to scan the SOS sensor. In this case, it is particularly preferable to turn on only a plurality of light emitting elements located in the central portion among the light emitting elements arranged two-dimensionally. However, in APC control, the light emitting elements are turned on one by one and the conditions are set (gain of feedback loop). Therefore, if a predetermined number of light emitting elements are turned on at the same time, the feedback loop of APC control will oscillate. There is a possibility that. Therefore, in order to solve this problem, the forced
[0029]
The common control
[0030]
Next, the internal configuration of the drivers 100 1 to 100 32 will be described with reference to FIG. Since each of the drivers 100 1 to 100 32 has the same configuration, the subscripts 1 to 32 will be omitted below and will be described simply as the driver 100.
[0031]
The driver 100 has two
[0032]
Here, the relationship between the driving current and the driving voltage (terminal voltage) of the surface emitting laser (voltage-current characteristics) is proportional (linear relationship) in a practical range because the internal resistance of the surface emitting laser is high. Further, the relationship between the drive current and the laser light quantity is also proportional (linear relationship) within a practical range. Based on such characteristics, the current amount of the
[0033]
[0034]
In such a laser driving device, a correction signal is input to one input terminal (multiplier terminal) of each
[0035]
First, by the first APC control, the first light amount (set as a reference value) is set as follows. Switch SWSa is on, SWSb is off, SW1 is off, SW2 is off, SW3 is off, SW5-1 is on, SW5-2 is off, SW5-3 is off, SW5-4 is on, SW6-1 is on SW6-2 is off, SW6-3 is off, SW6-4 is on, SW7 is off, SW8 is on, SW11 is on, SW11-1 is on, SW11-2 is off, SW12 is off, SW13 is on , SW15-1 is turned off, SW15-2 is turned on, SW16 is turned off, and the switch SWSa is turned on. Further, when setting the first light quantity, a 0 V correction signal is applied to the multiplier terminals of the
[0036]
Then, the second light quantity (this is called a correction light quantity) is set as follows by the second APC control. Switch SWSa off, SWSb off, SW1 off, SW2 off, SW3 off, SW5-1 off, SW5-2 on, SW5-3 on, SW5-4 off, SW6-1 off SW6-2 is on, SW6-3 is on, SW6-4 is off, SW7 is off, SW8 is off, SW11 is off, SW11-1 is on, SW11-2 is off, SW12 is off, SW13 is on , SW15-1 is off, SW15-2 is off, SW16 is off, and SWSa is off. Further, when setting the second light quantity, a correction signal having a predetermined voltage is applied to the multiplier terminals of the
[0037]
Here, the switches SW6-1 and SW6-4 are turned on, and SW6-2 and SW6-3 are turned off. However, in the second and subsequent APCs, SW6-3 and SW6-1 are turned on, and SW6-2 and SW6-4 are turned off. Since this is the same condition as during modulation, an improvement in accuracy can be expected.
[0038]
At the time of modulating the light emitting element LD, a correction voltage corresponding to the light amount correction amount corresponding to the scanning position of the laser light is input to the multiplier terminals of the
[0039]
A resistor R11 is connected in series with the capacitor C1. That is, in the present embodiment, the sample and hold
[0040]
The voltage application
[0041]
The voltage application
[0042]
The
[0043]
Next, focusing on the common control
[0044]
FIG. 4 is a schematic block diagram showing a connection relationship between the common control
[0045]
As shown in FIG. 4, the common control
[0046]
The
[0047]
Next, specific circuit configuration examples of the common control
[0048]
As shown in FIG. 5, a common control
[0049]
In this configuration, the source potential of the P-MOS transistor Tr5 is set by a reference common potential that is accurately feedback controlled by the
[0050]
The reference bias potential and the reference common potential thus generated are input to the
[0051]
As can be seen by comparing FIGS. 5 and 6, the configuration of the P-MOS transistor Tr71 in the
[0052]
Further, as shown in FIG. 6, the reference bias potential and the reference common potential are applied to the gate electrode of the P-MOS transistor Tr71 or the non-inverting terminal of the
[0053]
By configuring so that all the drivers 100 have the above configuration, in this embodiment, it is possible to generate an equivalent bias current in all the drivers 100, and to control each light emitting element LD without variation. It becomes possible.
[0054]
Further, as a comparative example, an example in which a bias current is generated by a circuit common to each driver 100 (
[0055]
On the other hand, in the present embodiment, a signal (bias current setting signal) for generating a bias current is converted into a voltage (reference common potential and reference bias potential) by the common control
[0056]
As shown in FIGS. 1 and 2, when a plurality of currents, for example, a bias current and an offset current are commonly used in each driver 100, the common control
[0057]
The current generation circuits 700a 1 to 700a 32 can be configured as a differential input including two field effect transistors (FETs). A reference common potential or a reference bias potential is applied to the gates of the FETs, and the driver 100 operates based on the difference voltage between them. Similarly, the current generation circuits 700b 1 to 700b 32 can be configured as a differential input including two field effect transistors (FETs). A reference common potential or a reference offset potential is applied to the gates of the FETs, and the driver 100 operates based on the difference voltage between them. It is also possible to replace the FET in the above configuration with a bipolar transistor. However, in this case, a voltage drop occurs due to a current (base current) flowing through the base of each bipolar transistor. Therefore, the base currents of the bipolar transistors are configured to match. As a result, even when the potential of each signal (reference common potential, reference bias potential, and reference offset potential) varies depending on the wiring as described above, it is input to each of the current generation circuits 700a 1 to 700a 32 and 700b 1 to 700b 32 . The difference voltage of the signal to be output can be held at the value at the output terminal of the common control
[0058]
In general, a surface emitting laser has a light emission current threshold value (also referred to as a light emission threshold value Ith) smaller than that of an edge emitting laser or the like. For this reason, the change in the current value is large with respect to the set range of the emitted light amount. In such a case, it is necessary to increase the dynamic range for the drive current. Therefore, in the present embodiment, the MOS transistor is used as described above. Since a MOS transistor is a non-linear element, a dynamic range with respect to a current can be made relatively large.
[0059]
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to the drawings. In the first embodiment, the case where the common control
[0060]
When absolute accuracy is required for the control of the light emitting element LD, a configuration using a resistance element is desirable. However, in the case of a resistor element, the dynamic range for the current is sacrificed. Therefore, in the present embodiment, it is desirable that the resistance value be switched so that a wide dynamic range is achieved as a result.
[0061]
FIG. 10 is a circuit diagram showing a configuration of the common control
[0062]
First, the configuration of the common
[0063]
The configuration of the
[0064]
Here, as can be seen by comparing FIG. 10 and FIG. 11, the configuration of the resistors R23 and R24, the switches SW21 and SW22 in the common control
[0065]
In the above configuration, the current generated by the resistor R23 or R24 is determined by the potential difference between the resistance value of the resistor R23 or R24 and the reference common voltage, which is the voltage value at both ends thereof, and the reference common bias. Here, by setting the resistance values of R23 and R24 to different values, for example, when the switch SW21 is closed, it operates within the control range determined by the resistor R23, and when the switch SW22 is closed, it is determined by the resistor R24. Configured to operate in a control range. For example, when the control range when the switch SW21 is closed is the control range A and the control range when the switch SW22 is closed is the control range B (however, the other switch is open), it is shown in FIG. As described above, it is possible to switch between two types of control ranges having different ranges. That is, a different current range (dynamic range) can be obtained by switching the switches SW21 and SW22. If the resistors R23 and R71 are equivalent and the resistors R24 and R72 are equivalent, SW21 and SW71, and SW22 and SW72 are controlled to the same open / close state.
[0066]
Other configurations and operations are the same as those in the first embodiment, and thus description thereof is omitted here.
[0067]
[Other Embodiments]
The embodiment described above is merely a preferred embodiment of the present invention, and the present invention can be variously modified and implemented without departing from the gist thereof.
[0068]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress variations in drive current due to variations in wiring resistance and elements.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an overall configuration of a light emitting
FIG. 2 is a circuit diagram showing a configuration of a driver 100 of the light emitting
FIG. 3 is a diagram illustrating a configuration example of a laser scanning system in laser xerography, which is an embodiment of an image forming apparatus including a light emitting element driving device according to the present invention.
FIG. 4 is a schematic block diagram showing a connection relationship between a common control
FIG. 5 is a circuit diagram showing a configuration example of a common control
FIG. 6 is a circuit diagram showing a configuration example of a
7 is a schematic block diagram showing a comparative example for the configuration shown in FIG. 4, in which a bias current is generated by a common circuit (
FIG. 8 is a circuit diagram showing an example of a configuration for generating a drive current based on a bias current.
9 is a schematic block diagram showing a configuration example when a plurality of control currents are transmitted by a common control
FIG. 10 is a circuit diagram showing a configuration of a common control
FIG. 11 is a circuit diagram showing a configuration of a
FIG. 12 is a diagram for explaining a control range switched according to the second embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
30, 31, 32 , 212, 213
Claims (8)
前記制御電流の電流値に基づいた電位差を有する2つの電圧を生成する電圧生成回路と、
所定の配線を介して入力した前記2つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、
前記制御電流生成回路が前記2つの電圧を入力する際の入力インピーダンスは、前記2つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高いことを特徴とする発光素子駆動装置。A plurality of light emitting elements, the light-emitting element driving device having a plurality of driving circuits for driving each based on the control current,
A voltage generation circuit for generating two voltages having a potential difference based on a current value of the control current;
A plurality of control current generation circuits that respectively generate the control current for the plurality of drive circuits based on a potential difference between the two voltages input via a predetermined wiring;
The light emitting element driving apparatus according to claim 1, wherein an input impedance when the control current generation circuit inputs the two voltages is higher than an output impedance of the voltage generation circuit that outputs the two voltages .
前記2つの電圧のうち一方の電圧が前記MOSトランジスタのソース電極に印加され、他方の電圧が前記MOSトランジスタのゲートに印加されることを特徴とする請求項3記載の発光素子駆動装置。The nonlinear element is a MOS transistor;
4. The light emitting element driving device according to claim 3, wherein one of the two voltages is applied to the source electrode of the MOS transistor, and the other voltage is applied to the gate of the MOS transistor.
前記複数の抵抗素子は、各々異なる抵抗値を有し、
前記スイッチにより前記複数の抵抗素子を切り替えることにより、前記制御電流の電流範囲を制御することを特徴とする請求項1記載の発光素子駆動装置。The control current generation circuit includes a plurality of resistance elements and a switch for switching which one of the two voltages is applied to which of the plurality of resistance elements.
The plurality of resistance elements have different resistance values,
The light emitting element driving device according to claim 1 , wherein a current range of the control current is controlled by switching the plurality of resistance elements by the switch .
前記発光素子駆動装置は、前記制御電流の電流値に基づいた電位差を有する2つの電圧を生成する電圧生成回路と、所定の配線を介して前記2つの電圧を入力し、入力した前記2つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記2つの電圧を入力する際の入力インピーダンスは、前記2つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高いことを特徴とする画像形成装置。In an image forming apparatus including a light emitting element driving device having a plurality of driving circuits that respectively drive a plurality of light emitting elements based on a control current.
The light emitting element driving device inputs two voltages via a voltage generation circuit that generates two voltages having a potential difference based on a current value of the control current, and a predetermined wiring, and the two voltages input A plurality of control current generation circuits that respectively generate the control currents for the plurality of drive circuits based on a potential difference between the two currents , and the input impedance when the control current generation circuit inputs the two voltages is 2 An image forming apparatus having a voltage higher than an output impedance of the voltage generation circuit that outputs two voltages .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003206936A JP4581347B2 (en) | 2003-08-08 | 2003-08-08 | Light emitting element driving device and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003206936A JP4581347B2 (en) | 2003-08-08 | 2003-08-08 | Light emitting element driving device and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005063998A JP2005063998A (en) | 2005-03-10 |
JP4581347B2 true JP4581347B2 (en) | 2010-11-17 |
Family
ID=34363613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003206936A Expired - Lifetime JP4581347B2 (en) | 2003-08-08 | 2003-08-08 | Light emitting element driving device and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581347B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023023814A (en) | 2021-08-06 | 2023-02-16 | 株式会社Pfu | Image reading device, electronic device and control method |
CN114300935B (en) * | 2021-12-28 | 2024-05-17 | 昂纳科技(深圳)集团股份有限公司 | Laser driving system, laser device, and laser driving method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05244097A (en) * | 1992-02-12 | 1993-09-21 | Nec Corp | Drive system for e/o array |
JPH09270507A (en) * | 1996-03-29 | 1997-10-14 | Toshiba Corp | Current generating circuit for array element |
JPH11291550A (en) * | 1998-02-10 | 1999-10-26 | Oki Data Corp | Drive circuit |
JP2003218456A (en) * | 2002-01-25 | 2003-07-31 | Sony Corp | Semiconductor laser driver circuit |
-
2003
- 2003-08-08 JP JP2003206936A patent/JP4581347B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05244097A (en) * | 1992-02-12 | 1993-09-21 | Nec Corp | Drive system for e/o array |
JPH09270507A (en) * | 1996-03-29 | 1997-10-14 | Toshiba Corp | Current generating circuit for array element |
JPH11291550A (en) * | 1998-02-10 | 1999-10-26 | Oki Data Corp | Drive circuit |
JP2003218456A (en) * | 2002-01-25 | 2003-07-31 | Sony Corp | Semiconductor laser driver circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2005063998A (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4123791B2 (en) | Light emitting element driving apparatus and light emitting element driving system | |
US20020122308A1 (en) | Apparatus for driving light emitting element and system for driving light emitting element | |
JP2002335038A5 (en) | ||
US7760780B2 (en) | Laser diode driving device and optical scanning device | |
JP2006278403A (en) | Light emitting element driving device and image forming apparatus | |
JP4229210B2 (en) | Light emitting element driving apparatus and light emitting element driving system | |
US5504517A (en) | Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit | |
US20060088070A1 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
JP4581345B2 (en) | Light emitting element driving device and image forming apparatus | |
JP2004193376A (en) | Light emitting device driving device | |
JP4581346B2 (en) | Light emitting element driving device and image forming apparatus | |
JP4170963B2 (en) | LED drive circuit | |
JP4572503B2 (en) | Light emitting element driving device and light emitting system | |
JP4147733B2 (en) | Surface emitting laser drive device | |
JP4581347B2 (en) | Light emitting element driving device and image forming apparatus | |
JP4655457B2 (en) | Light quantity control device and image forming apparatus using the same | |
JP4649824B2 (en) | Light amount control device and image forming apparatus | |
JP5024341B2 (en) | Light emitting element driving apparatus and light emitting element driving system | |
JP4517598B2 (en) | Light emitting element driving device and image forming apparatus | |
JP4797418B2 (en) | Light emitting element driving device | |
US7141936B2 (en) | Driving circuit for light emitting diode | |
JP4810787B2 (en) | Light emitting element driving device and image forming apparatus | |
JP4374936B2 (en) | Light amount control device and image forming apparatus | |
JP4704661B2 (en) | Light emitting element driving apparatus and light emitting element driving system | |
JPH11298077A (en) | Semiconductor laser controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4581347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |