JP4581347B2 - Light emitting element driving device and image forming apparatus - Google Patents

Light emitting element driving device and image forming apparatus Download PDF

Info

Publication number
JP4581347B2
JP4581347B2 JP2003206936A JP2003206936A JP4581347B2 JP 4581347 B2 JP4581347 B2 JP 4581347B2 JP 2003206936 A JP2003206936 A JP 2003206936A JP 2003206936 A JP2003206936 A JP 2003206936A JP 4581347 B2 JP4581347 B2 JP 4581347B2
Authority
JP
Japan
Prior art keywords
current
light emitting
voltage
emitting element
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003206936A
Other languages
Japanese (ja)
Other versions
JP2005063998A (en
Inventor
英彦 山口
周穂 池田
秀樹 守屋
雅夫 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2003206936A priority Critical patent/JP4581347B2/en
Publication of JP2005063998A publication Critical patent/JP2005063998A/en
Application granted granted Critical
Publication of JP4581347B2 publication Critical patent/JP4581347B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子駆動装置及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置及びそれを備えた画像形成装置に関する。
【０００２】
【従来の技術】
レーザ素子を光源とするレーザゼログラフィーの分野では、より高解像度化、より高速化の要求が強くなってきている。入力画像データに応じてレーザ素子の駆動をオン／オフ制御する速度（以下、変調速度という）には限度がある。レーザ項のビーム数を１本とした場合には、主走査方向の解像度のみならず、副走査方向の解像度をも上げようとすると、変調速度が犠牲にならざるを得ない。したがって、変調速度を上げずに副走査方向の解像度を上げるためには、レーザ光のビーム数を増やすしかない。レーザ光のビーム数を例えば４本にした場合は、変調速度が１本の場合と同じと仮定すると、主走査・副走査方向の解像度を２倍に向上できる。
【０００３】
レーザゼログラフィーにその光源として用いられる半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造の端面発光型レーザ素子（以下、端面発光レーザと記す）と、レーザ光が活性層に垂直な方向に取り出される構造の面発光型レーザ素子（以下、面発光レーザと記す）とに大別される。従来、レーザゼログラフィーでは、レーザ光源として一般的に端面発光レーザが用いられていた。
【０００４】
しかしながら、レーザ光のビーム数を増やすという観点からすると、端面発光レーザは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザゼログラフィーの分野において、より高解像度化、より高速化の要求に答えるために、レーザ光源として、多数のレーザ光ビームを出射可能な面発光レーザを用いた装置の開発が進められている。
【０００５】
ところで、レーザゼログラフィーにおける発光素子の駆動回路として、従来では発光素子を電流駆動する構成が提案されている。例えば特許文献１には、複数（例えば２つ）の発光素子を駆動する駆動回路において、個々の発光素子を駆動する駆動電流を共通のバイアス電流を用いて生成する構成が開示されている。
【０００６】
【特許文献１】
特開平９−２７２２２３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、複数の発光素子を駆動する構成では、チップ内部の配線抵抗や素子のばらつきによって、個々の駆動回路で基準となるべき電源電圧が異なり、生成する駆動電流がばらついてしまうという問題が発生する。このような問題は、特に面発光レーザ等の比較的多くの発光素子を駆動する駆動回路において顕著となり、これを用いた画像形成装置で出力した画像の品質を低下させる原因となっていた。
【０００８】
そこで本発明は、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能な発光素子駆動装置及びそれを備えた画像形成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置において、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記２つの電圧を入力する際の入力インピーダンスは、前記２つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高くなるように構成される。制御電流をこの電流値に基づいた電位差を有する２つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。
【００１０】
また、請求項１記載の前記複数の制御電流生成回路は、請求項２記載のように、対応する前記駆動回路内にそれぞれ組み込まれていることが好ましい。制御電流生成回路を駆動回路内に設けることで、これらを接続する配線の抵抗値を考慮する必要がなくなり、確実に複数の駆動回路で同等の制御電流を生成することが可能となる。
【００１１】
また、請求項１記載の前記制御電流生成回路は、請求項３記載のように、非線形素子を含んで構成されていることが好ましい。非線形素子を用いて制御電流生成回路を構成することで、電流に対するダイナミックレンジを比較的大きく取ることができる。
【００１２】
また、請求項３記載の前記発光素子駆動装置は、例えば請求項４記載のように、前記非線形素子をＭＯＳトランジスタで構成し、前記２つの電圧のうち一方の電圧を前記ＭＯＳトランジスタのソース電極に印加し、他方の電圧が前記ＭＯＳトランジスタのゲートに印加するように構成することができる。非線形素子としては、一般的なＭＯＳトランジスタを用いることができる。この際、ゲート電極とソース電極との間に２つの電圧をそれぞれ印加する。
【００１３】
また、請求項１記載の前記発光素子駆動装置は、請求項５記載のように、前記制御電流生成回路は、複数の抵抗素子と、前記２つの電圧のうちいずれか一方の電圧を該複数の抵抗素子のうち何れに印加するかを切り替えるスイッチとを含んで構成され、前記複数の抵抗素子は、各々異なる抵抗値を有し、前記スイッチにより前記複数の抵抗素子を切り替えることにより、前記制御電流の電流範囲を制御するように構成することが好ましい。発光素子ＬＤの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になるため、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することができる。
【００１４】
また、請求項５記載の前記制御電流生成回路は、請求項６記載のように、前記複数の抵抗素子を切り替えることで切り替えられる制御可能範囲の一部が重複していることが好ましい。制御可能範囲の一部を重複して設定することで、過度な切替えを抑制することが可能となる。
【００１５】
また、請求項１記載の前記電圧生成回路は、請求項７記載のように、２つの異なる制御電流に関してそれぞれ生成する２つの電圧のうち何れか一方を共通の電圧で生成することが好ましい。複数の制御電流に関して共通の電位を生成することで、これを伝達する配線数を削減することが可能となり、チップ規模の大型化を抑制できる。
【００１６】
また、本発明は、請求項８記載のように、複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置を備えた画像形成装置において、前記発光素子駆動装置は、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して前記２つの電圧を入力し、入力した前記２つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記２つの電圧を入力する際の入力インピーダンスは、前記２つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高くなるように構成される。制御電流をこの電流値に基づいた電位差を有する２つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。結果として、良好な画像を形成することが可能な画像形成装置を実現できる。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。図１は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図１において、発光素子駆動装置１０は複数個の発光素子を駆動する。図１の構成では、発光素子駆動装置１０は３２個の発光素子ＬＤ１〜ＬＤ３２を駆動する。換言すれば、発光素子駆動装置１０は３２チャネル構成である。各発光素子ＬＤ１〜ＬＤ３２は面発光ダイオード（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）で形成され、マトリクス状に配置されている。発光素子駆動装置１０は例えばＩＣチップで形成され、内部に以下に説明する回路を備える。
【００１８】
発光素子駆動装置１０は各チャネル毎に、つまり発光素子ＬＤ１〜ＬＤ３２毎にドライバ１００1〜１００32を有する。また、発光素子駆動装置１０は各チャネルに共通の制御部として、共通制御電位設定回路２００、電流アンプ３００、光量モニタ４００、強制点灯回路５００、ＡＰＣ（Automatic Power Control）回路６００を有する。
【００１９】
ドライバ１００1〜１００32は、上記各チャネルに共通の制御部からの信号を、バス１５０を介して受け取り、それぞれ発光素子ＬＤ１〜ＬＤ３２を駆動制御するための制御を行う。具体的には、ドライバ１００1〜１００32は各発光素子ＬＤ１〜ＬＤ３２を光量制御を行うＡＰＣ制御と、ＡＰＣ制御後の変調制御とを行う。後述するように、ＡＰＣ制御では、ドライバ１００1〜１００32は発光素子ＬＤ１〜ＬＤ３２に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ１００1〜１００32は各端子ＣＯＵＴを介して、発光素子ＬＤ１〜ＬＤ３２のカソードにそれぞれ接続されているコンデンサＣｄ1〜Ｃｄ32を制御する。電流駆動時、ドライバ１００1〜１００32は各端子ＬＤＯＵＴを介して、各発光素子ＬＤ１〜ＬＤ３２に流れる電流量を制御する。
【００２０】
ドライバ１００1〜１００32は複数個ずつが、端子ＬＤＣＯＭを介して共通に接続されるとともに、負荷１０５に接続されている。図１の構成では、ドライバ１００1〜１００4のＬＤＣＯＭ端子は共通に接続され、一端がグランドに接続された負荷１０５の他端に接続されている。各ドライバ１００1〜１００32は対応する発光素子を駆動していないときには、駆動電流に対応する電流（相補出力）を出力する。この電流を負荷１０５に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置１０に流されるようにして、動作の安定化を図っている。
【００２１】
光量制御装置１０は、各発光素子ＬＤ１〜ＬＤ３２のレーザ光量をＡＰＣ制御で適切な値に設定した後、変調制御を行う。ＡＰＣ制御の概略は次の通りである。まず、発光素子ＬＤ１のレーザ光量を調整する。ドライバ１００1は発光素子ＬＤ１を駆動する。各発光素子ＬＤ１〜ＬＤ３２に共通に設けられた受光器ＰＤ（例えばフォトダイオードであって、前述の受光器１１に相当する）には、発光素子ＬＤ１のレーザ光量に応じた電流が流れる。電流アンプ３００は受光器ＰＤに流れる電流に対し、スイッチＳＷＳａをオンし、電流源４５０からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチＳＷＳｂがオンすることで電流源４６０から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Ｖｒｅｆ２に接続された抵抗に供給して電流アンプ３００が出力する電流を電圧に変換し、この電圧（検出電圧という）を、スイッチＳＷ１９を介してＡＰＣ回路６００に出力する。ＡＰＣ回路６００はオペアンプ６１と、１つのスイッチ（ＳＷfb1〜ＳＷfb32の何れか１つ）とコンデンサ（Ｃfb1〜Ｃfb32の何れか１つ）との直列回路とを複数個備える。各直列回路はオペアンプ６１の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。１つのサンプルホールド回路が１つの発光素子に対応する。例えば、スイッチＳＷfb1とコンデンサＣfb1とのサンプルホールド回路は、発光素子ＬＤ１に対応する。同様に、スイッチＳＷfb32とコンデンサＣfb32とのサンプルホールド回路は、発光素子ＬＤ３２に対応する。
【００２２】
オペアンプ６１は、発光素子ＬＤ１を駆動したときの差電圧を増幅しバス１５０の対応する信号線に出力する。ドライバ１００1はこの差電圧がゼロになるように発光素子ＬＤ１に与える駆動電流を変化させる。これにより、発光素子ＬＤ１のレーザ光量が変化し、受光器ＰＤに流れる電流量が変化する。受光器ＰＤに流れる電流に応じた検出電圧が電流アンプ３００からＡＰＣ回路６００に出力される。このようなフィードバック制御により、電流アンプ３００の入力出力に加えられた加算電流は相殺される結果消え、ＡＰＣ基準電圧Ｖｒｅｆで発生した基準電流に対応するレーザ光量となるように発光素子ＬＤ１の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子ＬＤ１に与える駆動電流と駆動電流の両方をＡＰＣ基準電圧Ｖｒｅｆに対応する値に調整することを意味している。
【００２３】
このようにして発光素子ＬＤ１を制御している間、ＡＰＣ回路６００の３２個のサンプルホールド回路のうち、スイッチＳＷfb1のみがオンとなっており、発光素子ＬＤ１のレーザ光量がＡＰＣ基準電圧Ｖｒｅｆに相当する値に収束する際の電圧がコンデンサＣfb1に蓄積される。以下同様に、発光素子ＬＤ２〜ＬＤ３２を順番に１つずつＡＰＣ制御する。
【００２４】
なお、後述するように、ＡＰＣ制御は２回行うことが好ましい。２回目のＡＰＣ制御では、１回目のＡＰＣでオンしていたスイッチＳＷＳａをオフする。電流アンプ３００の出力側に供給されている相殺電流は基準電流＋加算電流がそのままであるため、受光電流は基準電流＋加算電流に対応する電流で制御が行われる。ＡＰＣ回路６００中の３２個のサンプルホールド回路を１回目及び２回目のＡＰＣ制御で共通に用いることができるが、２回目のＡＰＣ制御用に新たに３２個のサンプルホールド回路を設けてもよい。
【００２５】
光量モニタ４００は、電流アンプ３００に流れる電流から各発光素子ＬＤ１〜ＬＤ３２のレーザ光量を示す光量モニタ信号を出力する。
【００２６】
強制点灯回路５００は、ＡＰＣ制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置１０が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。
【００２７】
図３に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源１０ｄから出射されたレーザ光は、レンズ１５、ポリゴンミラー１２及びレンズ１３、１４を介して感光体表面１６に照射される。そして、ポリゴンミラー１２の回転により、上記レーザ光が感光体表面１６を繰り返し走査する。また、レーザ光源１０ｄから出射されたレーザ光の一部は、半透過型ミラー１９を介して受光器１１に入力する。図３において、このときの受光器１１の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ１７の出力をＳＯＳ（Start of Scan）センサ出力として示す。ＡＰＣのための領域は、走査領域の前後に設けられている。なお、参照番号１８は前述した発光素子駆動装置１０に相当する。
【００２８】
前述したように、発光素子ＬＤ１〜ＬＤ３２の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、ＳＯＳセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、ＡＰＣ制御では発光素子を１つずつオンさせて条件設定（フィードバックループのゲイン）を行っているため、所定数の発光素子を同時にオンさせてしまっては、ＡＰＣ制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路５００は、変調信号（変調データ）に応じて電流アンプ３００の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ３００の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ６１に着目すれば、強制点灯回路５００は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に１つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは１つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。
【００２９】
共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図１の構成では、共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ１００1〜１００32は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。バイアス電流設定用の共通制御電位は、演算増幅器（オペアンプ）２１１、電流源２１２，２１３及び負荷２１４，２１５を含む回路で生成される。オフセット電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのバイアス電流設定信号に応じて、電流源２１２は支持された電流を負荷２１４に供給する。負荷２１４の端子電圧がオペアンプ２１１のプラス側端子に与えられる。定電圧源２１６に接続された定電流源２１３は、オペアンプ２１１の出力に応じた電流を負荷２１５に流す。負荷２１５の端子電圧がオペアンプ２１１のマイナス側端子に与えられる。オペアンプ２１１は、電流源２１３がバイアス電流設定信号で設定されたバイアス電流と同一の電流を流すように電流源２１３を制御する。このときのオペアンプ２１１の出力信号は、バス１５０の対応するバス線に出力される。他方、定電圧源２１６のプラス側電圧がバス１５０の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ１００1〜１００32に共通である。このように、外部から設定されたバイアス電流値が差分電圧の形でバス１５０を介して各ドライバ１００1〜１００32に供給される。各ドライバ１００1〜１００32は後述するようにして、受け取った差分電圧からバイアス電流を生成する。この結果、たとえ定電圧源２１６の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ２１１の出力電圧と定電圧源２１６の電圧とは、平行二線で伝送することが好ましい。尚、共通制御電位設定回路２００の構成及び動作については、後述において、電流生成回路７００の構成と共に図面を用いて詳細に説明する。
【００３０】
次に、図２を参照してドライバ１００1〜１００32の内部構成について説明する。各ドライバ１００1〜１００32は同一構成なので、以下では１〜３２の添え字を省略し、単にドライバ１００として説明する。
【００３１】
ドライバ１００は２つの乗算器２１、２２を有する。乗算器２１は電流源３０を制御するために設けられ、乗算器２２は図１に示すコンデンサＣｄ1〜Ｃｄ32のうちの対応する１つを制御するために設けられている。以下、便宜上、対応する１つのコンデンサをＣｄとし、図２に破線で示す。コンデンサＣｄはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源３０は対応する発光素子ＬＤに流す電流を生成し、電圧源として機能するコンデンサＣｄは対応する発光素子ＬＤに駆動電圧を与える。
【００３２】
ここで、面発光レーザの駆動電流と駆動電圧（端子電圧）との関係（電圧−電流特性）は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係（直線関係）となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係（直線関係）となる。このような特性を踏まえて、１回目のＡＰＣ制御において電流源３０の電流量は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。同様に、１回目のＡＰＣ制御においてコンデンサＣｄが蓄積する駆動電圧は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。これらの２つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。
【００３３】
乗算器２１と２２は４象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器２１、２２の入力は差動構成となっている。各乗算器２１、２２の＋と−で表記された２つの差動入力をそれぞれV1a、V1b及びV2a、V2bとすると、差動構成の各乗算器２１、２２はIout=α(V1a-V1b)(V2a-V2b)で記述される電流を出力する。但し、αは定数である。
【００３４】
このようなレーザ駆動装置では、各乗算器２１及び２２の一方の入力端子（乗数端子）には補正信号が入力し、他方の入力端子（被乗数端子）には制御電圧が入力する。通常差動で構成する乗算器の相補出力の＋側出力を利用した場合オフセット電流が存在するが上記各乗算器２１及び２２にオフセットが存在してもその出力に接続されたコンデンサＣ１、Ｃ２によりＡＰＣ時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。
【００３５】
まず、第１のＡＰＣ制御により、第１の光量（基準値とする）を次のように設定する。スイッチＳＷＳａはオン、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオン、ＳＷ５−２はオフ、ＳＷ５−３はオフ、ＳＷ５−４はオン、ＳＷ６−１はオン、ＳＷ６−２はオフ、ＳＷ６−３はオフ、ＳＷ６−４はオン、ＳＷ７はオフ、ＳＷ８はオン、ＳＷ１１はオン、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオン、ＳＷ１６はオフ、スイッチＳＷＳａをオンに設定する。また、第１の光量を設定する際には、各乗算器２１及び２２の乗数端子に０Ｖの補正信号を与える。この状態では、乗数が０であるため、被乗数端子にどのような制御電圧が入力されても各乗算器２１及び２２はオフセット電圧を出力する。また、図１に示すＡＰＣ回路６００のオペアンプ６１には、第１のＡＰＣ基準電圧Ｖｒｅｆ１が与えられる。オペアンプ６１は、発光素子ＬＤのレーザ光量が第１のＡＰＣ基準電圧Ｖｒｅｆ１となるような制御電圧を出力する。この制御電圧は図２のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ１１を通り、電流源３０に与えられる。電流源３０は受け取った制御電圧に応じた電流を発光素子ＬＤに与える。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−１に格納される。補正信号は０Ｖに設定されているため、乗算器２１はオフセット電圧を出力する。よって、コンデンサＣ１は、上記制御電圧と乗算器２１から出力されるそのオフセット電圧との差電圧で充電される。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−１に格納される。補正信号は０Ｖに設定されているため、乗算器２２はオフセット電圧を出力する。よって、コンデンサＣ２には制御電圧と乗算器２２のオフセット電圧との差電圧で充電される。
【００３６】
そして、第２のＡＰＣ制御により第２の光量（これを補正光量という）を次のように設定する。スイッチＳＷＳａはオフ、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオフ、ＳＷ５−２はオン、ＳＷ５−３はオン、ＳＷ５−４はオフ、ＳＷ６−１はオフ、ＳＷ６−２はオン、ＳＷ６−３はオン、ＳＷ６−４はオフ、ＳＷ７はオフ、ＳＷ８はオフ、ＳＷ１１はオフ、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオフ、ＳＷ１６はオフ、ＳＷＳａをオフに設定する。また、第２の光量を設定する際には、各乗算器２１及び２２の乗数端子に所定電圧の補正信号を与える。更に、スイッチＳＷＳａがオフになっていることからオペアンプ６１は、第１のＡＰＣ制御に対し、電流源４５０の加算電流分、受光器ＰＤからの光量が増大するように制御電圧を出力する。この制御電圧は図１のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ５−２、ＳＷ５−３、乗算器２１、抵抗Ｒ１１、キャパシタＣ１を通り、電流源３０に与えられる。電流源３０は、受け取った制御電圧に応じ、受光器ＰＤからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−２に格納される。コンデンサＣ１は、上記制御電圧と乗算器２１の出力との差電圧で充電される。第１のＡＰＣ制御において発光素子ＬＤに与えられる電流はＩ＋ΔＩと記述することができる。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−２に格納される。コンデンサＣ２には制御電圧と乗算器２２の出力との差電圧で充電される。第１のＡＰＣ制御においてコンデンサＣ２に格納される電圧をＶとすれば、第２のＡＰＣ制御のいてコンデンサＣ２に格納される電圧はＶ＋ΔＶと記述することができる。
【００３７】
ここではスイッチＳＷ６−１、ＳＷ６−４をオン、ＳＷ６−２，ＳＷ６−３をオフしたが、２回目以降のＡＰＣではＳＷ６−３、ＳＷ６−１をオン、ＳＷ６−２、ＳＷ６−４をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。
【００３８】
発光素子ＬＤの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器２１、２２の乗数端子に入力される。それにより、乗算器２２、コンデンサＣ２及びオペアンプ２６で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源３０から発光素子ＬＤに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子ＬＤの発光がなされる。
【００３９】
コンデンサＣ１には直列に抵抗Ｒ１１を接続する。すなわち、本実施形態では、コンデンサＣ１を含むサンプルホールド回路１１０をローパスフィルタで構成する。これにより、スイッチＳＷ１１のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサＣ１１を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成する。これにより、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、負帰還ループでの発振を防止する。尚、上記したサンプルホールド回路を含む構成であって、自動光量制御時における回路の接続構成と、スマイル補正時における回路の接続構成との概略は、後述において図面を用いて詳細に説明する。
【００４０】
電圧印加時間調整回路８００は、スイッチＳＷ２を制御して発光素子ＬＤに電圧を印加する時間を調整する。この電圧はコンデンサＣｄに蓄積された電圧である。前述したように、本実施形態では、発光素子ＬＤに与える電圧と電流との両方を制御して発光素子ＬＤを駆動する。発光素子ＬＤを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図２のＬＤＯＵＴ端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子ＬＤの実装状態に応じた電圧印加時間を適切に設定することができる。
【００４１】
電圧印加時間調整回路８００は、遅延回路８１と排他的論理和回路８２とを２組有２つの遅延回路８１は、インバータ８３で図示するように接続されている。遅延回路８１は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路８１の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチＳＷ２をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第１のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第２のパルスを発生する。つまり、遅延回路８１の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路８１と排他的論理和回路８２の作用によりスイッチＳＷ１を制御しえＯＦＦバイアスを供給することで、発光素子ＬＤがオンからオフへの動作を制御する（高速化する）。
【００４２】
電流生成回路７００は、図１に示す共通制御電位設定回路２００が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路７００のオペアンプ３４と定電流源３２とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチＳＷ１６を介して負荷２４に流れる。オフセット電流に応じてコンデンサＣ２の端子電位が決まり、これにより電圧源として機能するコンデンサＣ２が発光素子ＬＤに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ３５と電流源３１とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ７５０を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ７５０に接続される図中の電圧源が設定するＯＦＦバイアス電圧を受けた電流源３１は、ＯＦＦバイアス電圧応じたレーザ駆動電流を生成する。
【００４３】
次に、共通制御電位設定回路２００及び電流生成回路７００に着目して、その構成及び動作を図面を用いて詳細に説明する。
【００４４】
図４は、本実施形態における共通制御電位設定回路２００とドライバ１００との接続関係を示す概略ブロック図である。尚、以下の説明では、簡略化のため、バイアス電流を生成するための構成を取り上げて説明する。但し、以降の構成及び動作は、この他にも、例えば発光素子ＬＤに過度な駆動電流が印加されることを防止するために駆動電流の上限値を規定するリミット電流や、発光素子ＬＤが所望する積分光量を出力するように電圧駆動時の駆動電圧を補正するためのオフセット電流等の種々の制御電流に対して適用することが可能である。
【００４５】
図４に示すように、共通制御電位設定回路２００は、複数のドライバ１００に対して共通に接続されている。共通制御電位設定回路２００は、上述したように、バイアス電流設定信号の電流値に基づいて基準共通電位と基準バイアス電位とを生成し、これをドライバ１００へ出力する。すなわち、共通制御電位設定回路２００は、制御電流であるバイアス電流に基づいて２つの異なる電圧（基準共通電位及び基準バイアス電位）を生成する電圧生成回路として機能する。基準共通電位と基準バイアス電位とはバス１５０の所定のチャネルを介して各ドライバ１００の電流生成回路７００1〜７００32（以下の説明では添え字１〜３２を省略する）に入力する。換言すれば、共通制御電位設定回路２００は、各ドライバ１００に対して共通の基準共通電位と基準バイアス電位とを、共通の平行二線を介して各ドライバ１００へ送る。
【００４６】
電流生成回路７００は入力された基準共通電位と基準バイアス電位との差電圧に基づいてバイアス電流を生成する。すなわち、電流生成回路７００は、２つの異なる電圧（基準共通電位及び基準バイアス電位）の電位差に基づいて制御電流（バイアス電流）を生成する制御電流生成回路として機能する。この際、電流生成回路７００が基準共通電位と基準バイアス電位とを高インピーダンスで受けるように構成する。これにより、これらの電位が直流（ＤＣ）的に変化することを抑制できる。また、ドライバ１００は、電流生成回路７００で生成されたバイアス電流を予め対応する発光素子ＬＤに印加しておくことで、発光素子ＬＤの高速駆動を可能にする。
【００４７】
次に、共通制御電位設定回路２００及び電流生成回路７００の具体的な回路構成例を以下に図５及び図６を用いて詳細に説明する。図５は、共通制御電位設定回路２００の構成例を示す回路図である。また、図６は、電流生成回路７００の構成例を示す回路図である。図５及び図６は共に図１又は図２におけるバイアス電流を生成するための回路構成をより詳細に示したものである。
【００４８】
図５に示すように、バイアス電流生成用の共通制御電位設定回路２００は、２つのＰ−ＭＯＳトランジスタＴｒ３及びＴｒ４がカレントミラー型に接続されて成る定電流源２１２と、２つのＮ−ＭＯＳトランジスタＴｒ６及びＴｒ７がカレントミラー型に接続されて成る負荷２１５と、オペアンプ２０１を有して構成された定電圧源２１６と、２つのＮ−ＭＯＳトランジスタＴｒ１及びＴｒ２を有して構成された負荷２１４と、Ｐ−ＭＯＳトランジスタＴｒ５を有して構成された定電流源２１３と、オペアンプ２１１とを有して構成される。
【００４９】
この構成において、Ｐ−ＭＯＳトランジスタＴｒ５のソース電位はオペアンプ２０１で正確にフィードバック制御された基準共通電位によって設定される。また、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値は、そのゲート電極に印加される基準バイアス電位によって決定される。ここで、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値は、バイアス電流設定信号の電流値と等しくなるように、カレントミラー構成の負荷２１４を介したオペアンプ２１１でフィードバック制御される。従って、基準バイアス電位は、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値、すなわち定電流源２１３で生成される電流値がバイアス電流設定信号の電流値となるような値に制御される。
【００５０】
このように生成された基準バイアス電位、及び基準共通電位は、図６に示す電流生成回路７００へ入力される。図６に示すように、電流生成回路７００は、オペアンプ３５と、Ｐ−ＭＯＳトランジスタＴｒ７１を有して構成された定電流源３３と、Ｐ−ＭＯＳトランジスタＴｒ７２を有して構成された定電圧源７１０と、２つのＮ−ＭＯＳトランジスタＴｒ７３及びＴｒ７４がカレントミラー型に接続されて成る負荷７２０とを有して構成される。
【００５１】
図５及び図６を比較すると分かるように、電流生成回路７００におけるＰ−ＭＯＳトランジスタＴｒ７１の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号２００におけるＰ−ＭＯＳトランジスタＴｒ５の構成及びこれに付随する周辺回路の構成と同様である。ここで、定電流源３３を構成するＰ−ＭＯＳトランジスタＴｒ７１のゲート電位（基準バイアス）及びソース電位（基準共通）と、定電流源２１３を構成するＰ−ＭＯＳトランジスタＴｒ５のゲート電位（基準バイアス）及びソース電位（基準共通）とが同じであるため、Ｐ−ＭＯＳトランジスタＴ７１とＰ−ＭＯＳトランジスタＴｒ５とを同型のＰ−ＭＯＳトランジスタで構成することにより、負荷７２０に流れる電流を負荷２１５に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【００５２】
また、図６に示すように、基準バイアス電位及び基準共通電位は、電流生成回路７００において、Ｐ−ＭＯＳトランジスタＴｒ７１のゲート電極又はオペアンプ３５の非反転端子（実際にはこれを構成するトランジスタのゲート電極）にそれぞれ入力される。Ｐ−ＭＯＳトランジスタＴｒ７１のゲート電極及びオペアンプ３５の非反転端子の入力インピーダンスは、基準バイアス電位及び基準共通電位を出力する回路の出力インピーダンスと比較して非常に高い。このため、以上のような構成とすることで、基準バイアス電位及び基準共通電位をＤＣ的に減衰することなく、共通制御電位設定回路２００から電流生成回路７００へ伝達することができる。
【００５３】
以上のような構成を全てのドライバ１００で有するように構成することで、本実施形態では、全てのドライバ１００において同等のバイアス電流を生成することが可能となり、各発光素子ＬＤをばらつき無く制御することが可能となる。
【００５４】
また、比較例として、バイアス電流を各ドライバ１００に対して共通の回路（電流生成回路２００’）で生成し、これをドライバ１００毎に固有のバス配線を用いて送るように構成した例を図７に示す。このように構成した場合、バイアス電流を送る配線がドライバ１００（又は発光素子ＬＤ）の数分必要となり、チップ規模が大型化するだけでなく、これの製造工程が煩雑化し且つ製造コストが増大するという不具合を生じる。また、電流生成回路２００’と各ドライバ１００との配線長が異なり、これによりそれぞれの配線抵抗がばらつくため、各ドライバ１００に入力されるバイアス電流にばらつきが生じる。従って、図８に示すようなＰ−ＭＯＳトランジスタＴｒ２００を用いて駆動電流を生成する場合、ゲート（Ｇ）−ソース（Ｓ）間の電位差にばらつきが生じてしまう。これは、ゲート（Ｇ）電位が各ドライバ１００で同等であるのに対し、ソース（Ｓ）電位が上述のようにばらつくためである。
【００５５】
これに対し、本実施形態では、バイアス電流を生成するための信号（バイアス電流設定信号）を共通制御電位設定回路２００で電圧（基準共通電位及び基準バイアス電位）に変換し、これを高インピーダンスで各ドライバ１００へ伝達するように構成しているため、各ドライバ１００で同等のバイアス電流を生成をすることが可能となり、結果として全てのドライバ１００で同等の駆動電流を生成し、精度よく発光素子ＬＤを駆動することが可能になる。更に、各ドライバ１００へ基準共通電位及び基準バイアス電位を伝達する配線を共通化しているため、チップ規模が増大することを回避することができる。
【００５６】
また、図１及び図２に示したように、複数の電流、例えばバイアス電流及びオフセット電流を各ドライバ１００で共通に使用する場合、共通制御電位設定回路２００からは、基準共通電位と基準バイアス電位との組み合わせと、基準共通電位と基準オフセット電位との組み合わせとを各ドライバ１００へ入力する必要がある。そこで本実施形態では、図９に示すように、それぞれの電流（バイアス電流，オフセット電流）を生成するために必要な電圧における基準共通電位を共通化することで、配線数の増加を抑制することができる。すなわち、複数の系統における一方の電位を共通に使用することで、チップ規模の増大を抑制することが可能となる。尚、図中における参照番号７００ａ1〜７００ａ32はバイアス電流を生成するための電流生成回路を示し、参照番号７００ｂ1〜７００ｂ32はオフセット電流を生成するための電流生成回路を示す。
【００５７】
電流生成回路７００ａ1〜７００ａ32は、２つの電界効果トランジスタ（ＦＥＴ）を含む差動入力として構成することができる。このＦＥＴのゲートには、それぞれ基準共通電位又は基準バイアス電位が印加され、これらの差電圧に基づいてドライバ１００が動作する。同様に、電流生成回路７００ｂ1〜７００ｂ32は、２つの電界効果トランジスタ（ＦＥＴ）を含む差動入力として構成することができる。このＦＥＴのゲートには、それぞれ基準共通電位又は基準オフセット電位が印加され、これらの差電圧に基づいてドライバ１００が動作する。また、上記構成におけるＦＥＴをバイポーラトランジスタに置き換えることも可能である。但し、この場合では、各バイポーラトランジスタのベースを流れる電流（ベース電流）によって電圧降下が生じてしまう。そこで、各バイポーラトランジスタのベース電流が一致するように構成する。これにより、上記のように配線によって各信号（基準共通電位，基準バイアス電位及び基準オフセット電位）の電位が変動する場合でも、それぞれの電流生成回路７００ａ1〜７００ａ32及び７００ｂ1〜７００ｂ32に入力される信号の差電圧を、共通制御電位設定回路２００の出力端での値に保持することができる。すなわち、精度の劣化を防止することができる。
【００５８】
また、一般的に面発光レーザは発光電流の閾値（発光閾値Ｉthともいう）が端面発光レーザ等と比較して小さい。このため、発光光量の設定範囲に対して電流値の変化が大きい。このような場合、駆動電流に対するダイナミックレンジを大きく取る必要がある。そこで、本実施形態では、上述のようにＭＯＳトランジスタを用いた構成とする。ＭＯＳトランジスタは非線形素子であるため、電流に対するダイナミックレンジを比較的大きく取ることができる。
【００５９】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて説明する。第１の実施形態では、共通制御電位設定回路２００及び電流生成回路７００を非線形素子であるＭＯＳトランジスタを用いて構成した場合を例に挙げて説明した。これに対し本実施形態では線形素子である抵抗素子を用いて共通制御電位設定回路及び電流生成回路を構成した場合について例を挙げて説明する。
【００６０】
発光素子ＬＤの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になる。そこで、本実施形態では、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することが望ましい。
【００６１】
図１０は、本実施形態による共通制御電位設定回路２００Ａの構成を示す回路図である。また、図１１は本実施形態による電流生成回路７００Ａの構成を示す回路図である。尚、第１の実施形態と同様の構成には同一の符号を付して説明を省略する。
【００６２】
まず、図１０を参照して共通電位設定回路２００Ａの構成を説明する。図１０に示すように、共通電位設定回路２００Ａは、図５に示す共通制御電位設定回路２００と比較して、非線形素子であるＰ−ＭＯＳトランジスタＴｒ５が、線形素子である抵抗Ｒ２３及びＲ２４に置き換えられ、これらがスイッチＳＷ２１及びＳＷ２２で切り替えられる構成に置き換えられている。他の構成は、図５に示す共通制御電位設定回路２００と同様である。
【００６３】
また、図１１を参照して電流生成回路７００Ａの構成を説明する。図１１に示すように、電流生成回路７００Ａは、図６に示す電流生成回路７００と比較して、非線形素子であるＰ−ＭＯＳトランジスタＴｒ７２が、線形素子である抵抗Ｒ７１及びＲ７２に置き換えられ、それらがスイッチＳＷ７１及びＳＷ７２で切り替えられる構成に置き換えられている。尚、他の構成は、図６に示す電流生成回路７００と同様である。
【００６４】
ここで、図１０及び図１１を比較すると分かるように、共通制御電位設定回路２００Ａにおける抵抗Ｒ２３，Ｒ２４，スイッチＳＷ２１及びＳＷ２２の構成と、電流生成回路７００Ａにおける抵抗Ｒ７１，Ｒ７２，スイッチＳＷ７１及びＳＷ７２の構成とは、同等である。すなわち、上記した第１の実施形態と同様に、電流生成回路７００Ａにおける抵抗７１，Ｒ７２の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号２００Ａにおける抵抗Ｒ２３，Ｒ２４の構成及びこれに付随する周辺回路の構成と同様である。したがって、負荷７２０に流れる電流を負荷２１５に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【００６５】
また、以上の構成において、抵抗Ｒ２３又はＲ２４で生成される電流は、抵抗Ｒ２３又はＲ２４の抵抗値とその両端の電圧値である基準共通電圧と基準共通バイアスとの電位差で決定する。ここで、Ｒ２３とＲ２４との抵抗値を異なる値とすることで、例えばスイッチＳＷ２１を閉じた場合は抵抗Ｒ２３で決定される制御範囲で動作し、スイッチＳＷ２２を閉じた場合は抵抗Ｒ２４で決定される制御範囲で動作するように構成される。例えばスイッチＳＷ２１を閉じた際の制御範囲を制御範囲Ａとし、スイッチＳＷ２２を閉じた際の制御範囲を制御範囲Ｂとした場合（但し、他の一方のスイッチは開いている）、図１２に示すように、範囲の異なる２種類の制御範囲を切り替えることが可能となる。すなわち、スイッチＳＷ２１及びＳＷ２２を切り替えることで、異なる電流範囲（ダイナミックレンジ）を得ることができる。尚、抵抗Ｒ２３とＲ７１とが同等で抵抗Ｒ２４とＲ７２とが同等であるとした場合、ＳＷ２１とＳＷ７１と、及びＳＷ２２とＳＷ７２とは、同じ開閉状態に制御される。
【００６６】
尚、他の構成及び動作は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００６７】
〔他の実施形態〕
以上で説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る発光素子駆動装置１０の全体構成を示す回路図である。
【図２】本発明の第１の実施形態に係る発光素子駆動装置１０のドライバ１００の構成を示す回路図である。
【図３】本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。
【図４】本発明の第１の実施形態における共通制御電位設定回路２００とドライバ１００との接続関係を示す概略ブロック図である。
【図５】本発明の第１の実施形態に係る共通制御電位設定回路２００の構成例を示す回路図である。
【図６】本発明の第１の実施形態に係る電流生成回路７００の構成例を示す回路図である。
【図７】図４に示す構成に対する比較例を示す概略ブロック図であり、バイアス電流を各ドライバ１００に対して共通の回路（電流生成回路２００’）で生成し、これをドライバ１００毎に固有のバス配線を用いて送るように構成した場合の例を示している。
【図８】バイアス電流に基づいて駆動電流を生成する構成の一例を示す回路図である。
【図９】共通制御電位設定回路２００及び電流生成回路７００で複数の制御電流を伝達する場合の構成例を示す概略ブロック図である。
【図１０】本発明の第２の実施形態による共通制御電位設定回路２００Ａの構成を示す回路図である。
【図１１】本発明の第２の実施形態による電流生成回路２００Ａの構成を示す回路図である。
【図１２】本発明の第２の実施形態により切り替えられる制御範囲を説明するための図である。
【符号の説明】
１０、１８ 発光素子駆動装置 ２１、２２ 乗算器
１０ｄ レーザ光源 １１ 受光器
１２ ポリゴンミラー １３、１４、１５ レンズ
１６ 感光体表面 １７ ＳＯＳセンサ
２８ インバータ ３４、３５、６１ オペアンプ
８１ 遅延回路 ８２ 排他的論理和回路
１００1〜１００32、１００ ドライバ １５０ バス
２００ 共通制御電位設定回路 ２１６、７１０ 定電圧源
３００ 電流アンプ ４００ 光量モニタ
５００ 強制点灯回路 ６００ ＡＰＣ回路
８００ 電圧印加時間調整回路
１１、２４、２１４、２１５、７２０ 負荷
２６、２０１、２１１ 演算増幅器（オペアンプ）
３０、３１、３２、２１２、２１３ 電流源
７００、７００1〜７００32、７００ａ1〜７００ａ32、７００ｂ1〜７００ｂ32 電流生成回路
Ｃ１、Ｃ２、Ｃ３−１、Ｃ３−２、Ｃ４−１、Ｃ４−２、Ｃ１１、Ｃ２２、Ｃｄ、Ｃｄ1〜Ｃｄ32、Ｃfb32〜Ｃfb32 コンデンサ
ＣＯＵＴ、ＬＤＯＵＴ、ＬＤＣＯＭ 端子
ＬＤ１〜ＬＤ３２ 発光素子 ＰＤ 受光器
Ｒ１１、Ｒ２１、Ｒ２３、Ｒ２４、Ｒ３１−１、Ｒ３１−２、Ｒ４１−１、Ｒ４１−２、Ｒ７１、Ｒ７２ 抵抗
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５−１、ＳＷ５−２、ＳＷ５−３、ＳＷ５−４、ＳＷ６−１、ＳＷ６−２、ＳＷ６−３、ＳＷ６−４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１１−１、ＳＷ１１−２、ＳＷ１２、ＳＷ１３、ＳＷ１５−１、ＳＷ１５−２、ＳＷ１６、ＳＷ１９、ＳＷ２１、ＳＷ２２、ＳＷ７１、ＳＷ７２、ＳＷfb1〜ＳＷfb32 スイッチ
Ｔｒ１、Ｔｒ２、Ｔｒ６、Ｔｒ７、Ｔｒ７３、Ｔｒ７４ Ｎ−ＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ７１、Ｔｒ７２ Ｐ−ＭＯＳトランジスタ
Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２ ＡＰＣ基準電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting element driving apparatus and an image forming apparatus, and more particularly to a light emitting element driving apparatus suitable for driving a laser element used as a light source in laser xerography and an image forming apparatus including the same.
[0002]
[Prior art]
In the field of laser xerography using a laser element as a light source, there is an increasing demand for higher resolution and higher speed. There is a limit to the speed (hereinafter referred to as modulation speed) at which on / off control of driving of the laser element is performed according to input image data. When the number of beams in the laser term is one, not only the resolution in the main scanning direction but also the resolution in the sub scanning direction is increased, the modulation speed must be sacrificed. Therefore, the only way to increase the resolution in the sub-scanning direction without increasing the modulation speed is to increase the number of laser beams. For example, when the number of laser light beams is four, the resolution in the main scanning / sub-scanning direction can be doubled on the assumption that the modulation speed is the same as in the case of one.
[0003]
A semiconductor laser used as a light source for laser xerography includes an edge-emitting laser element (hereinafter referred to as an edge-emitting laser) having a structure in which laser light is extracted in a direction parallel to the active layer, and the laser light is perpendicular to the active layer. It is roughly classified into surface emitting laser elements (hereinafter, referred to as surface emitting lasers) having a structure that can be taken out in any direction. Conventionally, in laser xerography, an edge emitting laser is generally used as a laser light source.
[0004]
However, from the viewpoint of increasing the number of laser light beams, edge-emitting lasers are technically difficult, and structurally, surface-emitting lasers increase the number of laser light beams more than edge-emitting lasers. It is advantageous. For these reasons, in recent years, in the field of laser xerography, in order to respond to the demand for higher resolution and higher speed, an apparatus using a surface emitting laser capable of emitting many laser light beams as a laser light source Development is underway.
[0005]
By the way, as a drive circuit for a light emitting element in laser xerography, a configuration in which the light emitting element is driven by current has been proposed. For example, Patent Document 1 discloses a configuration in which a driving current for driving individual light emitting elements is generated using a common bias current in a driving circuit for driving a plurality of (for example, two) light emitting elements.
[0006]
[Patent Document 1]
JP-A-9-272223 [0007]
[Problems to be solved by the invention]
However, in the configuration in which a plurality of light emitting elements are driven, there is a problem in that the power supply voltage to be used as a reference in each drive circuit varies depending on the wiring resistance in the chip and variations in the elements, and the generated drive current varies. . Such a problem is particularly noticeable in a drive circuit that drives a relatively large number of light emitting elements such as a surface emitting laser, and causes a reduction in quality of an image output by an image forming apparatus using the same.
[0008]
SUMMARY An advantage of some aspects of the invention is that it provides a light emitting element driving apparatus capable of suppressing variations in driving current due to variations in wiring resistance and elements, and an image forming apparatus including the light emitting element driving apparatus.
[0009]
[Means for Solving the Problems]
To achieve the above object, the present invention is as claimed in claim 1, a plurality of light emitting elements, the light-emitting element driving device having a plurality of driving circuits for driving each based on the control current, the control current a voltage generating circuit for generating two voltages having a voltage difference based on the current value, a plurality of generating each said control current to said plurality of drive circuits based on a potential difference of the two voltage input through a predetermined wiring The control current generation circuit is configured such that an input impedance when the control current generation circuit inputs the two voltages is higher than an output impedance of the voltage generation circuit that outputs the two voltages. Is done. The control current is converted into two voltages having a potential difference based on the current value and transmitted, and the potential difference is larger than the product of the wiring resistance from the control current generation circuit to the drive circuit and the current flowing into the drive circuit. By doing so, it is possible to suppress direct current attenuation due to wiring resistance or the like. Therefore, for example, by providing the control current generation circuit in the vicinity of the drive circuit or in the drive circuit, it is possible to give the same control current to a plurality of drive circuits, and to suppress variations in the drive current generated by the drive circuits. It becomes possible.
[0010]
Further, it is preferable that the plurality of control current generation circuits described in claim 1 are respectively incorporated in the corresponding drive circuits as described in claim 2. By providing the control current generation circuit in the drive circuit, it is not necessary to consider the resistance value of the wiring connecting them, and it is possible to reliably generate an equivalent control current with a plurality of drive circuits.
[0011]
Further, it is preferable that the control current generation circuit according to claim 1 includes a nonlinear element as described in claim 3. By configuring the control current generation circuit using a non-linear element, the dynamic range with respect to the current can be made relatively large.
[0012]
According to a third aspect of the present invention, in the light emitting element driving device according to the fourth aspect, for example, the nonlinear element is configured by a MOS transistor, and one of the two voltages is used as a source electrode of the MOS transistor. The other voltage can be applied to the gate of the MOS transistor. As the nonlinear element, a general MOS transistor can be used. At this time, two voltages are respectively applied between the gate electrode and the source electrode.
[0013]
Further, in the light emitting element driving device according to claim 1, as described in claim 5, the control current generation circuit supplies a plurality of resistance elements and one of the two voltages to the plurality of voltages . A switch for switching to which of the resistance elements is applied, and the plurality of resistance elements have different resistance values, and the control current is switched by switching the plurality of resistance elements with the switch. The current range is preferably controlled. When absolute accuracy is required for the control of the light emitting element LD, a configuration using a resistance element is desirable. However, since the dynamic range with respect to the current is sacrificed when the resistor element is configured, the resistance value can be switched, so that a wide dynamic range can be realized as a result.
[0014]
Further, it is preferable that the control current generation circuit according to claim 5 has a part of the controllable range that is switched by switching the plurality of resistance elements as described in claim 6. Excessive switching can be suppressed by setting a part of the controllable range in an overlapping manner.
[0015]
In addition, as described in claim 7, the voltage generation circuit according to claim 1 preferably generates any one of two voltages generated with respect to two different control currents as a common voltage. By generating a common potential for a plurality of control currents, it is possible to reduce the number of wirings that transmit the potential, and to suppress an increase in chip size.
[0016]
In addition, according to the present invention, in the image forming apparatus provided with a light emitting element driving device having a plurality of driving circuits that respectively drive a plurality of light emitting elements based on a control current. The apparatus inputs a voltage generation circuit that generates two voltages having a potential difference based on a current value of the control current, and the two voltages via a predetermined wiring, and based on a potential difference between the input two voltages. A plurality of control current generation circuits that respectively generate the control currents for the plurality of drive circuits, and the input impedance when the control current generation circuit inputs the two voltages outputs the two voltages The voltage generation circuit is configured to be higher than the output impedance of the voltage generation circuit . The control current is converted into two voltages having a potential difference based on the current value and transmitted, and the potential difference is larger than the product of the wiring resistance from the control current generation circuit to the drive circuit and the current flowing into the drive circuit. By doing so, it is possible to suppress direct current attenuation due to wiring resistance or the like. Therefore, for example, by providing the control current generation circuit in the vicinity of the drive circuit or in the drive circuit, it is possible to give the same control current to a plurality of drive circuits, and to suppress variations in the drive current generated by the drive circuits. It becomes possible. As a result, an image forming apparatus capable of forming a good image can be realized.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram illustrating an overall configuration of a light emitting element driving apparatus according to the present embodiment. In FIG. 1, a light emitting element driving apparatus 10 drives a plurality of light emitting elements. In the configuration of FIG. 1, the light emitting element driving device 10 drives 32 light emitting elements LD1 to LD32. In other words, the light emitting element driving device 10 has a 32 channel configuration. Each of the light emitting elements LD1 to LD32 is formed of a surface emitting diode (VCSEL: Vertical Cavity Surface Emitting Laser) and arranged in a matrix. The light emitting element driving device 10 is formed of, for example, an IC chip and includes a circuit described below.
[0018]
The light emitting element driving apparatus 10 has drivers 100 1 to 100 32 for each channel, that is, for each of the light emitting elements LD1 to LD32. The light emitting element driving device 10 includes a common control potential setting circuit 200, a current amplifier 300, a light amount monitor 400, a forced lighting circuit 500, and an APC (Automatic Power Control) circuit 600 as a common control unit for each channel.
[0019]
The drivers 100 1 to 100 32 receive signals from the control unit common to the respective channels via the bus 150, and perform control for driving and controlling the light emitting elements LD1 to LD32, respectively. Specifically, the drivers 100 1 to 100 32 perform APC control for controlling the light amount of the light emitting elements LD 1 to LD 32 and modulation control after the APC control. As will be described later, in APC control, the drivers 100 1 to 100 32 control both the voltage and the current applied to the light emitting elements LD 1 to LD 32 . During voltage driving, the drivers 100 1 to 100 32 control the capacitors Cd 1 to Cd 32 respectively connected to the cathodes of the light emitting elements LD1 to LD32 via the respective terminals COUT. At the time of current driving, the drivers 100 1 to 100 32 control the amount of current flowing through the light emitting elements LD 1 to LD 32 via the terminals LDOUT.
[0020]
A plurality of drivers 100 1 to 100 32 are connected in common via a terminal LDCOM and connected to a load 105. In the configuration of FIG. 1, the LDCOM terminals of the drivers 100 1 to 100 4 are connected in common, and one end is connected to the other end of the load 105 connected to the ground. Each driver 100 1 to 100 32 outputs a current (complementary output) corresponding to the drive current when the corresponding light emitting element is not driven. By flowing this current through the load 105, the operation is stabilized by constantly flowing a constant current to the light emitting element driving device 10 without depending on the number of lighting of the light emitting elements.
[0021]
The light quantity control device 10 performs modulation control after setting the laser light quantity of each of the light emitting elements LD1 to LD32 to an appropriate value by APC control. The outline of APC control is as follows. First, the laser light amount of the light emitting element LD1 is adjusted. The driver 100 1 drives the light emitting element LD1. A current corresponding to the laser light amount of the light emitting element LD1 flows through a light receiver PD (for example, a photodiode, which corresponds to the above-described light receiver 11) provided in common to each of the light emitting elements LD1 to LD32. The current amplifier 300 turns on the switch SWSa with respect to the current flowing through the light receiver PD, and amplifies the current obtained by adding the addition current from the current source 450 with low impedance. In this case, when the switch SWSb is turned on, the added current is canceled by the reference current supplied from the current source 460, the remaining current is supplied to the resistor connected to the reference voltage Vref2, and the current output from the current amplifier 300 is supplied. The voltage is converted into a voltage, and this voltage (referred to as a detection voltage) is output to the APC circuit 600 via the switch SW19. The APC circuit 600 includes a plurality of operational amplifiers 61, a series circuit of one switch (any one of SWfb1 to SWfb32) and a capacitor (any one of Cfb1 to Cfb32). Each series circuit is connected between the output terminal and the inverting input terminal of the operational amplifier 61. Each series circuit constitutes a sample and hold circuit. One sample and hold circuit corresponds to one light emitting element. For example, a sample and hold circuit including the switch SWfb1 and the capacitor Cfb1 corresponds to the light emitting element LD1. Similarly, a sample and hold circuit including the switch SWfb32 and the capacitor Cfb32 corresponds to the light emitting element LD32.
[0022]
The operational amplifier 61 amplifies the difference voltage when the light emitting element LD1 is driven and outputs the amplified voltage to the corresponding signal line of the bus 150. Driver 100 1 changes the drive current applied to the light emitting element LD1 so that this differential voltage becomes zero. As a result, the amount of laser light from the light emitting element LD1 changes, and the amount of current flowing through the light receiver PD changes. A detection voltage corresponding to the current flowing through the light receiver PD is output from the current amplifier 300 to the APC circuit 600. By such feedback control, the added current applied to the input output of the current amplifier 300 is canceled and disappears, and the driving state of the light emitting element LD1 is set so that the laser light amount corresponds to the reference current generated by the APC reference voltage Vref. Set. The setting of the driving state means that both the driving current and the driving current applied to the light emitting element LD1 are adjusted to a value corresponding to the APC reference voltage Vref.
[0023]
While controlling the light emitting element LD1 in this way, only the switch SWfb1 is turned on among the 32 sample hold circuits of the APC circuit 600, and the laser light quantity of the light emitting element LD1 corresponds to the APC reference voltage Vref. The voltage at the time of convergence to the value to be stored in the capacitor Cfb1. Similarly, the APC control is performed on the light emitting elements LD2 to LD32 one by one in order.
[0024]
As will be described later, the APC control is preferably performed twice. In the second APC control, the switch SWSa that was turned on in the first APC is turned off. Since the cancellation current supplied to the output side of the current amplifier 300 is the reference current + addition current, the received light current is controlled by a current corresponding to the reference current + addition current. The 32 sample and hold circuits in the APC circuit 600 can be commonly used in the first and second APC controls, but 32 sample and hold circuits may be newly provided for the second APC control.
[0025]
The light quantity monitor 400 outputs a light quantity monitor signal indicating the laser light quantity of each of the light emitting elements LD1 to LD32 from the current flowing through the current amplifier 300.
[0026]
The forced lighting circuit 500 is a circuit that generates a synchronization signal required before performing APC control. In image processing apparatuses such as copiers, printers, and facsimiles in which the light emitting element driving device 10 is incorporated, an optical sensor is provided slightly before the drawing start position in order to accurately determine the image drawing position, and the light emitting element outputs The drawing start position is determined based on the timing at which the light to be crossed the optical sensor.
[0027]
FIG. 3 shows a configuration example of a laser scanning system and output of each sensor in laser xerography, which is an aspect of an image forming apparatus including the light emitting element driving device of the present invention. The basic configuration of the laser beam scanning system in the laser xerography apparatus is as follows. The laser light emitted from the laser light source 10d is irradiated onto the photosensitive member surface 16 through the lens 15, the polygon mirror 12, and the lenses 13 and 14. As the polygon mirror 12 rotates, the laser beam repeatedly scans the photosensitive member surface 16. Further, part of the laser light emitted from the laser light source 10 d is input to the light receiver 11 via the semi-transmissive mirror 19. In FIG. 3, the output of the light receiver 11 at this time is shown as the light amount control sensor output, and the output of the optical sensor 17 provided slightly before the drawing start position is shown as the SOS (Start of Scan) sensor output. The area for APC is provided before and after the scanning area. Reference numeral 18 corresponds to the light emitting element driving apparatus 10 described above.
[0028]
As described above, since the individual laser light amounts of the light emitting elements LD1 to LD32 are smaller than those of the end face laser, a plurality of them are turned on simultaneously to scan the SOS sensor. In this case, it is particularly preferable to turn on only a plurality of light emitting elements located in the central portion among the light emitting elements arranged two-dimensionally. However, in APC control, the light emitting elements are turned on one by one and the conditions are set (gain of feedback loop). Therefore, if a predetermined number of light emitting elements are turned on at the same time, the feedback loop of APC control will oscillate. There is a possibility that. Therefore, in order to solve this problem, the forced lighting circuit 500 changes the load size of the current amplifier 300 according to the modulation signal (modulation data). That is, a load corresponding to the number of light emitting elements to be turned on is connected to the output of the current amplifier 300. In the configuration shown in the figure, a plurality of resistors are connected to the output of the current amplifier via a switch. Focusing on the operational amplifier 61, the forcible lighting circuit 500 reduces the current power conversion gain according to the number of light emitting elements to be turned on, so that the gain of negative feedback as a whole does not change. With such a configuration, a state equivalent to a state in which only one light emitting element is always turned on can be obtained. In other words, the gain of the feedback loop is a value in a state in which only one light emitting element is turned on. As a result, it is possible to prevent the feedback loop from oscillating.
[0029]
The common control potential setting circuit 200 is a circuit that generates control potentials necessary for generating various currents required in the drivers 100 1 to 100 32 . In the configuration of FIG. 1, the common control potential setting circuit 200 generates a common potential for setting a bias current flowing in each of the drivers 100 1 to 100 32 and a common potential for generating an offset current. Circuit. The bias current and the offset current are typical examples, and each driver 100 1 to 100 32 can set a control potential necessary to generate other currents necessary for driving and control. The common control potential for setting the bias current is generated by a circuit including an operational amplifier (op-amp) 211, current sources 212 and 213, and loads 214 and 215. A common control potential for offset current setting and other current setting is also generated by the same circuit. The current source 212 supplies the supported current to the load 214 in response to an external bias current setting signal. The terminal voltage of the load 214 is applied to the plus side terminal of the operational amplifier 211. A constant current source 213 connected to the constant voltage source 216 causes a current corresponding to the output of the operational amplifier 211 to flow through the load 215. The terminal voltage of the load 215 is given to the negative terminal of the operational amplifier 211. The operational amplifier 211 controls the current source 213 so that the current source 213 passes the same current as the bias current set by the bias current setting signal. At this time, the output signal of the operational amplifier 211 is output to the corresponding bus line of the bus 150. On the other hand, the positive voltage of the constant voltage source 216 is output to the corresponding bus line of the bus 150. This bus line is common to the respective common control potentials, and is common to the drivers 100 1 to 100 32 . In this way, the bias current value set from the outside is supplied to each of the drivers 100 1 to 100 32 via the bus 150 in the form of a differential voltage. Each driver 100 1 to 100 32 generates a bias current from the received differential voltage as described later. As a result, even if the power supply voltage of the constant voltage source 216 fluctuates, the potential difference is constant, and the influence of fluctuations in the power supply voltage can be avoided. Note that the output voltage of the operational amplifier 211 and the voltage of the constant voltage source 216 are preferably transmitted by parallel two wires. The configuration and operation of the common control potential setting circuit 200 will be described in detail later with reference to the drawings together with the configuration of the current generation circuit 700.
[0030]
Next, the internal configuration of the drivers 100 1 to 100 32 will be described with reference to FIG. Since each of the drivers 100 1 to 100 32 has the same configuration, the subscripts 1 to 32 will be omitted below and will be described simply as the driver 100.
[0031]
The driver 100 has two multipliers 21 and 22. The multiplier 21 is provided for controlling the current source 30, and the multiplier 22 is provided for controlling a corresponding one of the capacitors Cd1 to Cd32 shown in FIG. Hereinafter, for convenience, one corresponding capacitor is denoted by Cd, and is shown by a broken line in FIG. The capacitor Cd functions as a voltage source for a short time when the drive voltage to the laser rises. The current source 30 generates a current that flows through the corresponding light emitting element LD, and the capacitor Cd that functions as a voltage source supplies a driving voltage to the corresponding light emitting element LD.
[0032]
Here, the relationship between the driving current and the driving voltage (terminal voltage) of the surface emitting laser (voltage-current characteristics) is proportional (linear relationship) in a practical range because the internal resistance of the surface emitting laser is high. Further, the relationship between the drive current and the laser light quantity is also proportional (linear relationship) within a practical range. Based on such characteristics, the current amount of the current source 30 in the first APC control is determined so that the laser light amount of the light emitting element LD becomes the reference light amount (first light amount). In the second APC control, the laser amount is determined. The amount of light is determined to be the second amount of light. Similarly, the driving voltage accumulated in the capacitor Cd in the first APC control is determined so that the laser light amount of the light emitting element LD becomes the reference light amount (first light amount), and the laser light amount is the second in the second APC control. The amount of light is determined. By the interpolation or extrapolation process using these two values, the laser light quantity can be corrected to an arbitrary light quantity.
[0033]
Multipliers 21 and 22 can use 4-quadrant analog multipliers, and capacitors can be used as voltage sources to be connected to the multipliers. The inputs of the multipliers 21 and 22 have a differential configuration. When two differential inputs represented by + and − of each multiplier 21 and 22 are V1a, V1b and V2a and V2b, respectively, each multiplier 21 and 22 having a differential configuration has Iout = α (V1a−V1b). The current described by (V2a-V2b) is output. Where α is a constant.
[0034]
In such a laser driving device, a correction signal is input to one input terminal (multiplier terminal) of each multiplier 21 and 22, and a control voltage is input to the other input terminal (multiplier terminal). When the + side output of the complementary output of a multiplier that is normally configured as a differential is used, there is an offset current, but even if there is an offset in each of the multipliers 21 and 22, the capacitors C1 and C2 connected to the output are used. The offset is canceled during APC. The correction signal takes into consideration the situation where the laser light quantity varies depending on the scanning position of the laser beam, and has a control voltage corresponding to the scanning position of the laser beam.
[0035]
First, by the first APC control, the first light amount (set as a reference value) is set as follows. Switch SWSa is on, SWSb is off, SW1 is off, SW2 is off, SW3 is off, SW5-1 is on, SW5-2 is off, SW5-3 is off, SW5-4 is on, SW6-1 is on SW6-2 is off, SW6-3 is off, SW6-4 is on, SW7 is off, SW8 is on, SW11 is on, SW11-1 is on, SW11-2 is off, SW12 is off, SW13 is on , SW15-1 is turned off, SW15-2 is turned on, SW16 is turned off, and the switch SWSa is turned on. Further, when setting the first light quantity, a 0 V correction signal is applied to the multiplier terminals of the multipliers 21 and 22. In this state, since the multiplier is 0, each multiplier 21 and 22 outputs an offset voltage regardless of what control voltage is input to the multiplicand terminal. Further, the first APC reference voltage Vref1 is supplied to the operational amplifier 61 of the APC circuit 600 shown in FIG. The operational amplifier 61 outputs a control voltage so that the laser light amount of the light emitting element LD becomes the first APC reference voltage Vref1. This control voltage is supplied to the current source 30 through the switch SW8, the operational amplifier 26, the inverter 28, and the switch SW11 of FIG. The current source 30 supplies a current corresponding to the received control voltage to the light emitting element LD. The control voltage output from the operational amplifier 26 is stored in the capacitor C3-1 of the sample and hold circuit. Since the correction signal is set to 0V, the multiplier 21 outputs an offset voltage. Therefore, the capacitor C1 is charged with a difference voltage between the control voltage and the offset voltage output from the multiplier 21. On the other hand, the control voltage output from the operational amplifier 61 of FIG. 1 is supplied to the capacitor C2 and stored in the capacitor C4-1 of the sample and hold circuit. Since the correction signal is set to 0V, the multiplier 22 outputs an offset voltage. Therefore, the capacitor C2 is charged with a difference voltage between the control voltage and the offset voltage of the multiplier 22.
[0036]
Then, the second light quantity (this is called a correction light quantity) is set as follows by the second APC control. Switch SWSa off, SWSb off, SW1 off, SW2 off, SW3 off, SW5-1 off, SW5-2 on, SW5-3 on, SW5-4 off, SW6-1 off SW6-2 is on, SW6-3 is on, SW6-4 is off, SW7 is off, SW8 is off, SW11 is off, SW11-1 is on, SW11-2 is off, SW12 is off, SW13 is on , SW15-1 is off, SW15-2 is off, SW16 is off, and SWSa is off. Further, when setting the second light quantity, a correction signal having a predetermined voltage is applied to the multiplier terminals of the multipliers 21 and 22. Further, since the switch SWSa is off, the operational amplifier 61 outputs a control voltage for the first APC control so that the amount of light from the light receiver PD increases by the amount of current added by the current source 450. This control voltage is supplied to the current source 30 through the switch SW8, the operational amplifier 26, the inverter 28, the switches SW5-2 and SW5-3, the multiplier 21, the resistor R11, and the capacitor C1 in FIG. The current source 30 changes the current from the light receiver PD from the reference current to a current obtained by adding the addition current to the reference current in accordance with the received control voltage. The control voltage output from the operational amplifier 26 is stored in the capacitor C3-2 of the sample and hold circuit. The capacitor C1 is charged with a voltage difference between the control voltage and the output of the multiplier 21. The current applied to the light emitting element LD in the first APC control can be described as I + ΔI. On the other hand, the control voltage output from the operational amplifier 61 in FIG. 1 is supplied to the capacitor C2 and stored in the capacitor C4-2 of the sample and hold circuit. The capacitor C2 is charged with a voltage difference between the control voltage and the output of the multiplier 22. If the voltage stored in the capacitor C2 in the first APC control is V, the voltage stored in the capacitor C2 in the second APC control can be described as V + ΔV.
[0037]
Here, the switches SW6-1 and SW6-4 are turned on, and SW6-2 and SW6-3 are turned off. However, in the second and subsequent APCs, SW6-3 and SW6-1 are turned on, and SW6-2 and SW6-4 are turned off. Since this is the same condition as during modulation, an improvement in accuracy can be expected.
[0038]
At the time of modulating the light emitting element LD, a correction voltage corresponding to the light amount correction amount corresponding to the scanning position of the laser light is input to the multiplier terminals of the multipliers 21 and 22. Thereby, both the drive voltage applied to the surface emitting laser from the voltage source constituted by the multiplier 22, the capacitor C2, and the operational amplifier 26 and the drive current supplied from the current source 30 to the light emitting element LD are simultaneously controlled. The light emitting element LD emits light with a light amount corrected according to the scanning position of the laser light.
[0039]
A resistor R11 is connected in series with the capacitor C1. That is, in the present embodiment, the sample and hold circuit 110 including the capacitor C1 is configured with a low-pass filter. Thereby, the high frequency noise which generate | occur | produces when switching on / off of switch SW11 can be suppressed. In addition, a capacitor C11 is connected in parallel to this low-pass filter. Thereby, it is possible to prevent the phase of the negative feedback loop from being delayed by the time constant of the low-pass filter. Similarly, by connecting a resistor R21 in series with the capacitor C2, the sample and hold circuit 220 including the resistor R21 is configured by a low-pass filter. Thereby, the high frequency noise which generate | occur | produces when switching on / off of switch SW8 can be suppressed. Further, a capacitor C22 for preventing the phase delay of the negative feedback loop is connected in parallel to the low-pass filter composed of the capacitor C2 and the resistor R21 to prevent oscillation in the negative feedback loop. An outline of the circuit connection configuration during automatic light quantity control and the circuit connection configuration during smile correction will be described later in detail with reference to the drawings.
[0040]
The voltage application time adjustment circuit 800 controls the switch SW2 to adjust the time for applying a voltage to the light emitting element LD. This voltage is a voltage accumulated in the capacitor Cd. As described above, in this embodiment, the light emitting element LD is driven by controlling both the voltage and current applied to the light emitting element LD. When the light emitting element LD is driven, it is first driven with a voltage and then with a current. By making the voltage application time for voltage drive adjustable, the voltage application time according to the mounting state of the light emitting element LD can be appropriately set as in the case where the wiring from the LDOUT end to the laser in FIG. Can be set.
[0041]
The voltage application time adjustment circuit 800 has two sets of delay circuits 81 and exclusive OR circuits 82. The two delay circuits 81 are connected by an inverter 83 as shown in the figure. The delay circuit 81 receives the voltage application time signal and the modulation signal, and delays the modulation signal according to the voltage application time signal. The exclusive OR of the output signal of one delay circuit 81 and the modulation signal is taken, and the switch SW2 is turned on by the output signal. As a result, the output signal has a first pulse that rises at the rise of the modulation signal, a first pulse that falls at the rise of the delayed modulation signal, and a second pulse that rises at the fall of the modulation signal and falls at the fall of the delayed modulation signal. appear. That is, the voltage is applied at the rise and fall of the modulation signal with the same pulse width as the delay time of the delay circuit 81. In this way, it is possible to set an appropriate voltage application time. Similarly, the switch SW1 can be controlled by the action of the other delay circuit 81 and the exclusive OR circuit 82, and an OFF bias is supplied to control the operation of the light emitting element LD from on to off (speeding up). .
[0042]
The current generation circuit 700 receives the differential voltage for each current output from the common control potential setting circuit 200 shown in FIG. 1 and outputs a current corresponding to the differential voltage. The operational amplifier 34 and the constant current source 32 of the current generation circuit 700 receive a differential voltage formed by the reference common potential and the reference offset potential, and generate an offset current corresponding to the differential voltage. The offset current flows to the load 24 via the switch SW16. The terminal potential of the capacitor C2 is determined in accordance with the offset current, whereby the driving voltage applied to the light emitting element LD by the capacitor C2 functioning as a voltage source can be adjusted. By adjusting the drive voltage, you can overshoot the drive pulse and follow the laser to a short pulse width to improve the reproducibility of highlights, and by setting the drive voltage slightly higher, the image outline can be It can also be used for image quality adjustment by appropriately setting these according to the image, such as emphasis. The operational amplifier 35 and the current source 31 receive the differential voltage formed by the reference common potential and the reference bias potential via the switch 750, and generate a bias current according to the differential voltage. Further, the current source 31 that has received the OFF bias voltage set by the voltage source in the drawing connected to the switch 750 generates a laser drive current according to the OFF bias voltage.
[0043]
Next, focusing on the common control potential setting circuit 200 and the current generation circuit 700, the configuration and operation thereof will be described in detail with reference to the drawings.
[0044]
FIG. 4 is a schematic block diagram showing a connection relationship between the common control potential setting circuit 200 and the driver 100 in the present embodiment. In the following description, for simplification, a configuration for generating a bias current will be described. However, in the following configuration and operation, in addition to this, for example, a limit current that defines an upper limit value of the drive current in order to prevent an excessive drive current from being applied to the light emitting element LD, or a light emitting element LD is desired. The present invention can be applied to various control currents such as an offset current for correcting the driving voltage at the time of voltage driving so as to output the integrated light quantity.
[0045]
As shown in FIG. 4, the common control potential setting circuit 200 is commonly connected to the plurality of drivers 100. As described above, the common control potential setting circuit 200 generates a reference common potential and a reference bias potential based on the current value of the bias current setting signal, and outputs this to the driver 100. That is, the common control potential setting circuit 200 functions as a voltage generation circuit that generates two different voltages (a reference common potential and a reference bias potential) based on a bias current that is a control current. The reference common potential and the reference bias potential are input to current generation circuits 700 1 to 700 32 (subscripts 1 to 32 are omitted in the following description) of each driver 100 via predetermined channels of the bus 150. In other words, the common control potential setting circuit 200 sends a common reference common potential and a reference bias potential to each driver 100 to each driver 100 via a common parallel line.
[0046]
The current generation circuit 700 generates a bias current based on a difference voltage between the input reference common potential and the reference bias potential. That is, the current generation circuit 700 functions as a control current generation circuit that generates a control current (bias current) based on a potential difference between two different voltages (a reference common potential and a reference bias potential). At this time, the current generation circuit 700 is configured to receive the reference common potential and the reference bias potential with high impedance. Thereby, it can suppress that these electric potentials change in direct current (DC). Further, the driver 100 applies the bias current generated by the current generation circuit 700 to the corresponding light emitting element LD in advance, thereby enabling the light emitting element LD to be driven at high speed.
[0047]
Next, specific circuit configuration examples of the common control potential setting circuit 200 and the current generation circuit 700 will be described in detail with reference to FIGS. FIG. 5 is a circuit diagram showing a configuration example of the common control potential setting circuit 200. FIG. 6 is a circuit diagram illustrating a configuration example of the current generation circuit 700. 5 and 6 both show the circuit configuration for generating the bias current in FIG. 1 or 2 in more detail.
[0048]
As shown in FIG. 5, a common control potential setting circuit 200 for generating a bias current includes a constant current source 212 in which two P-MOS transistors Tr3 and Tr4 are connected in a current mirror type, and two N-MOS transistors. A load 215 having Tr6 and Tr7 connected in a current mirror type, a constant voltage source 216 having an operational amplifier 201, and a load 214 having two N-MOS transistors Tr1 and Tr2. , A constant current source 213 configured with a P-MOS transistor Tr5, and an operational amplifier 211.
[0049]
In this configuration, the source potential of the P-MOS transistor Tr5 is set by a reference common potential that is accurately feedback controlled by the operational amplifier 201. The value of the current flowing between the source and drain of the P-MOS transistor Tr5 is determined by the reference bias potential applied to the gate electrode. Here, the current value flowing between the source and drain of the P-MOS transistor Tr5 is feedback-controlled by the operational amplifier 211 via the load 214 having a current mirror configuration so as to be equal to the current value of the bias current setting signal. Therefore, the reference bias potential is controlled to a value such that the current value flowing between the source and drain of the P-MOS transistor Tr5, that is, the current value generated by the constant current source 213 becomes the current value of the bias current setting signal. .
[0050]
The reference bias potential and the reference common potential thus generated are input to the current generation circuit 700 shown in FIG. As shown in FIG. 6, the current generating circuit 700 includes an operational amplifier 35, a constant current source 33 configured with a P-MOS transistor Tr71, and a constant voltage source configured with a P-MOS transistor Tr72. 710 and a load 720 in which two N-MOS transistors Tr73 and Tr74 are connected in a current mirror type.
[0051]
As can be seen by comparing FIGS. 5 and 6, the configuration of the P-MOS transistor Tr71 in the current generation circuit 700 and the configuration of the peripheral circuit associated therewith are the same as the configuration of the P-MOS transistor Tr5 in the common control potential setting signal 200. This is the same as the configuration of the peripheral circuit associated therewith. Here, the gate potential (reference bias) and source potential (reference common) of the P-MOS transistor Tr71 constituting the constant current source 33, and the gate potential (reference bias) of the P-MOS transistor Tr5 constituting the constant current source 213. Since the source potential (common reference) is the same, the P-MOS transistor T71 and the P-MOS transistor Tr5 are formed of the same type of P-MOS transistor, so that the current flowing through the load 720 flows into the load 215. That is, it can be made equivalent to the bias current setting signal.
[0052]
Further, as shown in FIG. 6, the reference bias potential and the reference common potential are applied to the gate electrode of the P-MOS transistor Tr71 or the non-inverting terminal of the operational amplifier 35 in the current generation circuit 700 (actually, the gates of the transistors constituting this). Electrode). The input impedance of the gate electrode of the P-MOS transistor Tr71 and the non-inverting terminal of the operational amplifier 35 is very high compared to the output impedance of the circuit that outputs the reference bias potential and the reference common potential. Therefore, with the above configuration, the reference bias potential and the reference common potential can be transmitted from the common control potential setting circuit 200 to the current generation circuit 700 without being attenuated in a DC manner.
[0053]
By configuring so that all the drivers 100 have the above configuration, in this embodiment, it is possible to generate an equivalent bias current in all the drivers 100, and to control each light emitting element LD without variation. It becomes possible.
[0054]
Further, as a comparative example, an example in which a bias current is generated by a circuit common to each driver 100 (current generation circuit 200 ′) and is sent to each driver 100 using a unique bus wiring is illustrated. 7 shows. In such a configuration, wiring for sending a bias current is required for the number of drivers 100 (or light emitting elements LD), which not only increases the chip size but also complicates the manufacturing process and increases the manufacturing cost. This causes a malfunction. In addition, since the wiring lengths of the current generation circuit 200 ′ and each driver 100 are different, and the wiring resistance varies accordingly, the bias current input to each driver 100 varies. Therefore, when the drive current is generated using the P-MOS transistor Tr200 as shown in FIG. 8, the potential difference between the gate (G) and the source (S) varies. This is because the source (S) potential varies as described above while the gate (G) potential is the same for each driver 100.
[0055]
On the other hand, in the present embodiment, a signal (bias current setting signal) for generating a bias current is converted into a voltage (reference common potential and reference bias potential) by the common control potential setting circuit 200, and this is converted with high impedance. Since each driver 100 is configured to transmit to each driver 100, it is possible to generate an equivalent bias current in each driver 100. As a result, an equivalent drive current is generated in all the drivers 100, and the light emitting element is accurately generated. It becomes possible to drive the LD. Furthermore, since the wiring for transmitting the reference common potential and the reference bias potential to each driver 100 is shared, it is possible to avoid an increase in the chip size.
[0056]
As shown in FIGS. 1 and 2, when a plurality of currents, for example, a bias current and an offset current are commonly used in each driver 100, the common control potential setting circuit 200 receives a reference common potential and a reference bias potential. And a combination of a reference common potential and a reference offset potential need to be input to each driver 100. Therefore, in this embodiment, as shown in FIG. 9, the increase in the number of wirings is suppressed by sharing the reference common potential at the voltage necessary for generating each current (bias current, offset current). Can do. That is, by using one potential in a plurality of systems in common, an increase in chip size can be suppressed. In the figure, reference numbers 700a 1 to 700a 32 indicate current generation circuits for generating a bias current, and reference numbers 700b 1 to 700b 32 indicate current generation circuits for generating an offset current.
[0057]
The current generation circuits 700a 1 to 700a 32 can be configured as a differential input including two field effect transistors (FETs). A reference common potential or a reference bias potential is applied to the gates of the FETs, and the driver 100 operates based on the difference voltage between them. Similarly, the current generation circuits 700b 1 to 700b 32 can be configured as a differential input including two field effect transistors (FETs). A reference common potential or a reference offset potential is applied to the gates of the FETs, and the driver 100 operates based on the difference voltage between them. It is also possible to replace the FET in the above configuration with a bipolar transistor. However, in this case, a voltage drop occurs due to a current (base current) flowing through the base of each bipolar transistor. Therefore, the base currents of the bipolar transistors are configured to match. As a result, even when the potential of each signal (reference common potential, reference bias potential, and reference offset potential) varies depending on the wiring as described above, it is input to each of the current generation circuits 700a 1 to 700a 32 and 700b 1 to 700b 32 . The difference voltage of the signal to be output can be held at the value at the output terminal of the common control potential setting circuit 200. That is, deterioration in accuracy can be prevented.
[0058]
In general, a surface emitting laser has a light emission current threshold value (also referred to as a light emission threshold value Ith) smaller than that of an edge emitting laser or the like. For this reason, the change in the current value is large with respect to the set range of the emitted light amount. In such a case, it is necessary to increase the dynamic range for the drive current. Therefore, in the present embodiment, the MOS transistor is used as described above. Since a MOS transistor is a non-linear element, a dynamic range with respect to a current can be made relatively large.
[0059]
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to the drawings. In the first embodiment, the case where the common control potential setting circuit 200 and the current generation circuit 700 are configured using MOS transistors that are nonlinear elements has been described as an example. In contrast, in the present embodiment, a case where the common control potential setting circuit and the current generation circuit are configured using a resistance element that is a linear element will be described by way of example.
[0060]
When absolute accuracy is required for the control of the light emitting element LD, a configuration using a resistance element is desirable. However, in the case of a resistor element, the dynamic range for the current is sacrificed. Therefore, in the present embodiment, it is desirable that the resistance value be switched so that a wide dynamic range is achieved as a result.
[0061]
FIG. 10 is a circuit diagram showing a configuration of the common control potential setting circuit 200A according to the present embodiment. FIG. 11 is a circuit diagram showing a configuration of a current generation circuit 700A according to the present embodiment. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.
[0062]
First, the configuration of the common potential setting circuit 200A will be described with reference to FIG. As shown in FIG. 10, in the common potential setting circuit 200A, compared to the common control potential setting circuit 200 shown in FIG. 5, the P-MOS transistor Tr5 that is a nonlinear element is replaced with resistors R23 and R24 that are linear elements. These are replaced with a configuration that can be switched by the switches SW21 and SW22. Other configurations are the same as those of the common control potential setting circuit 200 shown in FIG.
[0063]
The configuration of the current generation circuit 700A will be described with reference to FIG. As shown in FIG. 11, in the current generation circuit 700A, compared to the current generation circuit 700 shown in FIG. 6, the P-MOS transistor Tr72, which is a nonlinear element, is replaced with resistors R71 and R72, which are linear elements. Is replaced with a configuration that can be switched by switches SW71 and SW72. Other configurations are the same as those of the current generation circuit 700 shown in FIG.
[0064]
Here, as can be seen by comparing FIG. 10 and FIG. 11, the configuration of the resistors R23 and R24, the switches SW21 and SW22 in the common control potential setting circuit 200A, and the resistances R71 and R72, and the switches SW71 and SW72 in the current generation circuit 700A. The configuration is equivalent. That is, as in the first embodiment described above, the configurations of the resistors 71 and R72 in the current generation circuit 700A and the configuration of the peripheral circuits associated therewith are the configurations of the resistors R23 and R24 in the common control potential setting signal 200A. This is the same as the configuration of the peripheral circuit associated with. Therefore, the current flowing through the load 720 can be made equal to the current flowing through the load 215, that is, the bias current setting signal.
[0065]
In the above configuration, the current generated by the resistor R23 or R24 is determined by the potential difference between the resistance value of the resistor R23 or R24 and the reference common voltage, which is the voltage value at both ends thereof, and the reference common bias. Here, by setting the resistance values of R23 and R24 to different values, for example, when the switch SW21 is closed, it operates within the control range determined by the resistor R23, and when the switch SW22 is closed, it is determined by the resistor R24. Configured to operate in a control range. For example, when the control range when the switch SW21 is closed is the control range A and the control range when the switch SW22 is closed is the control range B (however, the other switch is open), it is shown in FIG. As described above, it is possible to switch between two types of control ranges having different ranges. That is, a different current range (dynamic range) can be obtained by switching the switches SW21 and SW22. If the resistors R23 and R71 are equivalent and the resistors R24 and R72 are equivalent, SW21 and SW71, and SW22 and SW72 are controlled to the same open / close state.
[0066]
Other configurations and operations are the same as those in the first embodiment, and thus description thereof is omitted here.
[0067]
[Other Embodiments]
The embodiment described above is merely a preferred embodiment of the present invention, and the present invention can be variously modified and implemented without departing from the gist thereof.
[0068]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress variations in drive current due to variations in wiring resistance and elements.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an overall configuration of a light emitting element driving apparatus 10 according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a driver 100 of the light emitting element driving apparatus 10 according to the first embodiment of the present invention.
FIG. 3 is a diagram illustrating a configuration example of a laser scanning system in laser xerography, which is an embodiment of an image forming apparatus including a light emitting element driving device according to the present invention.
FIG. 4 is a schematic block diagram showing a connection relationship between a common control potential setting circuit 200 and a driver 100 in the first embodiment of the present invention.
FIG. 5 is a circuit diagram showing a configuration example of a common control potential setting circuit 200 according to the first embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration example of a current generation circuit 700 according to the first embodiment of the present invention.
7 is a schematic block diagram showing a comparative example for the configuration shown in FIG. 4, in which a bias current is generated by a common circuit (current generation circuit 200 ′) for each driver 100, and this is unique to each driver 100. FIG. An example of a configuration in which transmission is performed using the bus wiring is shown.
FIG. 8 is a circuit diagram showing an example of a configuration for generating a drive current based on a bias current.
9 is a schematic block diagram showing a configuration example when a plurality of control currents are transmitted by a common control potential setting circuit 200 and a current generation circuit 700. FIG.
FIG. 10 is a circuit diagram showing a configuration of a common control potential setting circuit 200A according to a second embodiment of the present invention.
FIG. 11 is a circuit diagram showing a configuration of a current generation circuit 200A according to a second embodiment of the present invention.
FIG. 12 is a diagram for explaining a control range switched according to the second embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10, 18 Light emitting element drive device 21, 22 Multiplier 10d Laser light source 11 Light receiver 12 Polygon mirror 13, 14, 15 Lens 16 Photoconductor surface 17 SOS sensor 28 Inverter 34, 35, 61 Operational amplifier 81 Delay circuit 82 Exclusive OR Circuits 100 1 to 100 32 , 100 Driver 150 Bus 200 Common control potential setting circuit 216, 710 Constant voltage source 300 Current amplifier 400 Light quantity monitor 500 Forced lighting circuit 600 APC circuit 800 Voltage application time adjustment circuit 11, 24, 214, 215 720 Load 26, 201, 211 Operational amplifier (op-amp)
30, 31, 32 , 212, 213 Current sources 700, 700 1 to 700 32 , 700a 1 to 700a 32 , 700b 1 to 700b 32 Current generation circuits C1, C2, C3-1, C3-2, C4-1, C4 -2, C11, C22, Cd, Cd 1 ~Cd 32, Cfb32~Cfb32 capacitor COUT, LDOUT, LDCOM terminal LD1~LD32 emitting element PD light receiver R11, R21, R23, R24, R31-1, R31-2, R41 -1, R41-2, R71, R72 Resistors SW1, SW2, SW3, SW5-1, SW5-2, SW5-3, SW5-4, SW6-1, SW6-2, SW6-3, SW6-4, SW7 , SW8, SW11, SW11-1, SW11-2, SW12, SW13, SW15-1, SW15-2, SW16, SW19, SW21, SW 2, SW71, SW72, SWfb1~SWfb32 switch Tr1, Tr2, Tr6, Tr7, Tr73, Tr74 N-MOS transistors Tr3, Tr4, Tr5, Tr71, Tr72 P-MOS transistor Vref, Vref1, Vref2 APC reference voltage

Claims (8)

複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置において、
前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、
所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、
前記制御電流生成回路が前記２つの電圧を入力する際の入力インピーダンスは、前記２つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高いことを特徴とする発光素子駆動装置。A plurality of light emitting elements, the light-emitting element driving device having a plurality of driving circuits for driving each based on the control current,
A voltage generation circuit for generating two voltages having a potential difference based on a current value of the control current;
A plurality of control current generation circuits that respectively generate the control current for the plurality of drive circuits based on a potential difference between the two voltages input via a predetermined wiring;
The light emitting element driving apparatus according to claim 1, wherein an input impedance when the control current generation circuit inputs the two voltages is higher than an output impedance of the voltage generation circuit that outputs the two voltages . 前記複数の制御電流生成回路は、対応する前記駆動回路内にそれぞれ組み込まれていることを特徴とする請求項１記載の発光素子駆動装置。2. The light emitting element driving device according to claim 1, wherein the plurality of control current generation circuits are respectively incorporated in the corresponding driving circuits. 前記制御電流生成回路は非線形素子を含んで構成されていることを特徴とする請求項１記載の発光素子駆動装置。  The light emitting element driving device according to claim 1, wherein the control current generation circuit includes a nonlinear element. 前記非線形素子はＭＯＳトランジスタであり、
前記２つの電圧のうち一方の電圧が前記ＭＯＳトランジスタのソース電極に印加され、他方の電圧が前記ＭＯＳトランジスタのゲートに印加されることを特徴とする請求項３記載の発光素子駆動装置。The nonlinear element is a MOS transistor;
4. The light emitting element driving device according to claim 3, wherein one of the two voltages is applied to the source electrode of the MOS transistor, and the other voltage is applied to the gate of the MOS transistor. 前記制御電流生成回路は、複数の抵抗素子と、前記２つの電圧のうちいずれか一方の電圧を該複数の抵抗素子のうち何れに印加するかを切り替えるスイッチとを含んで構成され、
前記複数の抵抗素子は、各々異なる抵抗値を有し、
前記スイッチにより前記複数の抵抗素子を切り替えることにより、前記制御電流の電流範囲を制御することを特徴とする請求項１記載の発光素子駆動装置。The control current generation circuit includes a plurality of resistance elements and a switch for switching which one of the two voltages is applied to which of the plurality of resistance elements.
The plurality of resistance elements have different resistance values,
The light emitting element driving device according to claim 1 , wherein a current range of the control current is controlled by switching the plurality of resistance elements by the switch . 前記制御電流生成回路は、前記複数の抵抗素子を切り替えることで切り替えられる制御可能範囲の一部が重複していることを特徴とする請求項５記載の発光素子駆動装置。  The light emitting element driving device according to claim 5, wherein the control current generating circuit has a part of a controllable range that is switched by switching the plurality of resistance elements. 前記電圧生成回路は、２つの異なる制御電流に関してそれぞれ生成する２つの電圧のうち何れか一方を共通の電圧で生成することを特徴とする請求項１記載の発光素子駆動装置。  The light emitting element driving device according to claim 1, wherein the voltage generation circuit generates one of two voltages generated with respect to two different control currents as a common voltage. 複数の発光素子を、制御電流に基づいてそれぞれ駆動する複数の駆動回路を有する発光素子駆動装置を備えた画像形成装置において、
前記発光素子駆動装置は、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して前記２つの電圧を入力し、入力した前記２つの電圧の電位差に基づいて前記複数の駆動回路に対する前記制御電流をそれぞれ生成する複数の制御電流生成回路とを有し、前記制御電流生成回路が前記２つの電圧を入力する際の入力インピーダンスは、前記２つの電圧を出力する前記電圧生成回路の出力インピーダンスよりも高いことを特徴とする画像形成装置。In an image forming apparatus including a light emitting element driving device having a plurality of driving circuits that respectively drive a plurality of light emitting elements based on a control current.
The light emitting element driving device inputs two voltages via a voltage generation circuit that generates two voltages having a potential difference based on a current value of the control current, and a predetermined wiring, and the two voltages input A plurality of control current generation circuits that respectively generate the control currents for the plurality of drive circuits based on a potential difference between the two currents , and the input impedance when the control current generation circuit inputs the two voltages is 2 An image forming apparatus having a voltage higher than an output impedance of the voltage generation circuit that outputs two voltages .
JP2003206936A 2003-08-08 2003-08-08 Light emitting element driving device and image forming apparatus Expired - Lifetime JP4581347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003206936A JP4581347B2 (en) 2003-08-08 2003-08-08 Light emitting element driving device and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003206936A JP4581347B2 (en) 2003-08-08 2003-08-08 Light emitting element driving device and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2005063998A JP2005063998A (en) 2005-03-10
JP4581347B2 true JP4581347B2 (en) 2010-11-17

Family

ID=34363613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003206936A Expired - Lifetime JP4581347B2 (en) 2003-08-08 2003-08-08 Light emitting element driving device and image forming apparatus

Country Status (1)

Country Link
JP (1) JP4581347B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023023814A (en) 2021-08-06 2023-02-16 株式会社Pfu Image reading device, electronic device and control method
CN114300935B (en) * 2021-12-28 2024-05-17 昂纳科技(深圳)集团股份有限公司 Laser driving system, laser device, and laser driving method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244097A (en) * 1992-02-12 1993-09-21 Nec Corp Drive system for e/o array
JPH09270507A (en) * 1996-03-29 1997-10-14 Toshiba Corp Current generating circuit for array element
JPH11291550A (en) * 1998-02-10 1999-10-26 Oki Data Corp Drive circuit
JP2003218456A (en) * 2002-01-25 2003-07-31 Sony Corp Semiconductor laser driver circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244097A (en) * 1992-02-12 1993-09-21 Nec Corp Drive system for e/o array
JPH09270507A (en) * 1996-03-29 1997-10-14 Toshiba Corp Current generating circuit for array element
JPH11291550A (en) * 1998-02-10 1999-10-26 Oki Data Corp Drive circuit
JP2003218456A (en) * 2002-01-25 2003-07-31 Sony Corp Semiconductor laser driver circuit

Also Published As

Publication number Publication date
JP2005063998A (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4123791B2 (en) Light emitting element driving apparatus and light emitting element driving system
US20020122308A1 (en) Apparatus for driving light emitting element and system for driving light emitting element
JP2002335038A5 (en)
JP2006278403A (en) Light emitting element driving device and image forming apparatus
JP4229210B2 (en) Light emitting element driving apparatus and light emitting element driving system
US5504517A (en) Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit
US20090016394A1 (en) Laser diode driving device and optical scanning device
US20060088070A1 (en) Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device
JP4581345B2 (en) Light emitting element driving device and image forming apparatus
JP2004193376A (en) Light emitting device driving device
JP4581346B2 (en) Light emitting element driving device and image forming apparatus
JP4170963B2 (en) LED drive circuit
JP4572503B2 (en) Light emitting element driving device and light emitting system
JP4147733B2 (en) Surface emitting laser drive device
JP4581347B2 (en) Light emitting element driving device and image forming apparatus
JP4655457B2 (en) Light quantity control device and image forming apparatus using the same
JP4649824B2 (en) Light amount control device and image forming apparatus
JP5024341B2 (en) Light emitting element driving apparatus and light emitting element driving system
JP4517598B2 (en) Light emitting element driving device and image forming apparatus
JP4797418B2 (en) Light emitting element driving device
US7141936B2 (en) Driving circuit for light emitting diode
JP4810787B2 (en) Light emitting element driving device and image forming apparatus
JP4374936B2 (en) Light amount control device and image forming apparatus
JP4704661B2 (en) Light emitting element driving apparatus and light emitting element driving system
JPH11298077A (en) Semiconductor laser controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term