JP4576453B2 - キャッシュ制御回路、情報処理装置および切り離し方法 - Google Patents
キャッシュ制御回路、情報処理装置および切り離し方法 Download PDFInfo
- Publication number
- JP4576453B2 JP4576453B2 JP2008501552A JP2008501552A JP4576453B2 JP 4576453 B2 JP4576453 B2 JP 4576453B2 JP 2008501552 A JP2008501552 A JP 2008501552A JP 2008501552 A JP2008501552 A JP 2008501552A JP 4576453 B2 JP4576453 B2 JP 4576453B2
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- invalidation
- processor
- cache
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
Description
20,110,120 プロセッサ
30,140 無効化要求部
40,150 キャッシュコントロール部
50 システム部
50a キャッシュメモリ登録情報
60,130 キャッシュメモリ
160 無効化要求取得部
170 停止・解除要求部
180 無効化実行部
190 書き戻し判定部
200 キャッシュメモリ登録情報記憶部
Claims (6)
- 複数のプロセッサに共有されているキャッシュメモリに記録されたデータを用いて処理を行う複数のプロセッサの中の一部のプロセッサを切り離す制御を行うキャッシュ制御回路であって、
プロセッサの切り離し要求を取得した場合に、前記キャッシュメモリに接続された全てのプロセッサを制御して前記キャッシュメモリに接続された全てのプロセッサによって新規の処理が実行されることを停止させる停止手段と、
前記停止手段によって前記キャッシュメモリに接続された全てのプロセッサの処理が完了した後に、前記キャッシュメモリに記録されたデータの無効化を実行する無効化実行手段と、
前記無効化実行手段によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となるプロセッサを切り離す切り離し実行手段と、
前記無効化実行手段によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となったプロセッサ以外のプロセッサにおける停止状態を解除する解除手段と
を有することを特徴とするキャッシュ制御回路。 - 前記無効化実行手段は、前記キャッシュメモリに記録されたデータのうち、メインメモリに書き戻す必要があるデータをメインメモリにライトバックし、データの無効化を実行することを特徴とする請求項1に記載のキャッシュ制御回路。
- 複数のプロセッサと、前記複数のプロセッサに共有されているキャッシュメモリと、前
記キャッシュメモリの制御を行うキャッシュ制御部とを有する情報処理装置であって、
前記キャッシュ制御部は、プロセッサの切り離し要求を取得した場合に、前記キャッシュメモリに接続された全てのプロセッサを制御して前記キャッシュメモリに接続された全てのプロセッサによって新規の処理が実行されることを停止させる停止手段と、前記停止手段によって前記キャッシュメモリに接続された全てのプロセッサの処理が完了した後に、前記キャッシュメモリに記録されたデータの無効化を実行する無効化実行手段と、前記無効化実行手段によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となるプロセッサを切り離す切り離し実行手段と、前記無効化実行手段によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となったプロセッサ以外のプロセッサにおける停止状態を解除する解除手段と
を有することを特徴とする情報処理装置。 - 前記無効化実行手段は、前記キャッシュメモリに記録されたデータのうち、メインメモリに書き戻す必要があるデータをメインメモリにライトバックし、データの無効化を実行することを特徴とする請求項3に記載の情報処理装置。
- 複数のプロセッサに共有されているキャッシュメモリに記録されたデータを用いて処理を行う複数のプロセッサの中の一部のプロセッサを切り離す切り離し方法であって、
プロセッサの切り離し要求を取得した場合に、前記キャッシュメモリの制御を行うためのキャッシュ制御部により前記キャッシュメモリに接続された全てのプロセッサを制御して前記キャッシュメモリに接続された全てのプロセッサによって新規の処理が実行されることを停止させる停止工程と、
前記停止工程によって前記キャッシュメモリに接続された全てのプロセッサの処理が完了した後に、前記キャッシュ制御部により前記キャッシュメモリに記録されたデータの無効化を実行する無効化実行工程と、
前記無効化実行工程によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となるプロセッサを切り離す切り離し実行工程と、
前記無効化実行工程によって前記キャッシュメモリの無効化が完了した後に、切り離し対象となったプロセッサ以外のプロセッサにおける停止状態を解除する解除工程と
を備えたことを特徴とする切り離し方法。 - 前記無効化実行工程は、前記キャッシュメモリに記録されたデータのうち、メインメモリに書き戻す必要があるデータをメインメモリにライトバックし、データの無効化を実行することを特徴とする請求項5に記載の切り離し方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303476 WO2007096999A1 (ja) | 2006-02-24 | 2006-02-24 | 切り離し装置および切り離し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007096999A1 JPWO2007096999A1 (ja) | 2009-07-09 |
JP4576453B2 true JP4576453B2 (ja) | 2010-11-10 |
Family
ID=38437061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501552A Expired - Fee Related JP4576453B2 (ja) | 2006-02-24 | 2006-02-24 | キャッシュ制御回路、情報処理装置および切り離し方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8185699B2 (ja) |
JP (1) | JP4576453B2 (ja) |
WO (1) | WO2007096999A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4297969B2 (ja) * | 2006-02-24 | 2009-07-15 | 富士通株式会社 | 記録制御装置および記録制御方法 |
US8671231B2 (en) * | 2011-06-06 | 2014-03-11 | International Business Machines Corporation | Fast cancellation of input-output requests |
WO2013084314A1 (ja) * | 2011-12-07 | 2013-06-13 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
WO2013084315A1 (ja) * | 2011-12-07 | 2013-06-13 | 富士通株式会社 | 演算処理装置、及び、演算処理装置の制御方法 |
JP2018163539A (ja) * | 2017-03-27 | 2018-10-18 | 日本電気株式会社 | 自己診断方法および自己診断プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181844A (ja) * | 1989-01-06 | 1990-07-16 | Matsushita Electric Ind Co Ltd | キャッシュメモリ管理方法 |
JPH07175765A (ja) * | 1993-10-25 | 1995-07-14 | Mitsubishi Electric Corp | 計算機の障害回復方法 |
JP2002229811A (ja) * | 2001-02-05 | 2002-08-16 | Nec Eng Ltd | 論理分割システムの制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5347648A (en) * | 1990-06-29 | 1994-09-13 | Digital Equipment Corporation | Ensuring write ordering under writeback cache error conditions |
GB2256512B (en) * | 1991-06-04 | 1995-03-15 | Intel Corp | Second level cache controller unit and system |
US5812757A (en) * | 1993-10-08 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Processing board, a computer, and a fault recovery method for the computer |
DE69616402T2 (de) * | 1995-03-31 | 2002-07-18 | Sun Microsystems Inc | Schnelle Zweitor-Cachesteuerungsschaltung für Datenprozessoren in einem paketvermittelten cachekohärenten Multiprozessorsystem |
US5634068A (en) * | 1995-03-31 | 1997-05-27 | Sun Microsystems, Inc. | Packet switched cache coherent multiprocessor system |
-
2006
- 2006-02-24 WO PCT/JP2006/303476 patent/WO2007096999A1/ja active Application Filing
- 2006-02-24 JP JP2008501552A patent/JP4576453B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-05 US US12/222,231 patent/US8185699B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181844A (ja) * | 1989-01-06 | 1990-07-16 | Matsushita Electric Ind Co Ltd | キャッシュメモリ管理方法 |
JPH07175765A (ja) * | 1993-10-25 | 1995-07-14 | Mitsubishi Electric Corp | 計算機の障害回復方法 |
JP2002229811A (ja) * | 2001-02-05 | 2002-08-16 | Nec Eng Ltd | 論理分割システムの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007096999A1 (ja) | 2007-08-30 |
US8185699B2 (en) | 2012-05-22 |
US20080313409A1 (en) | 2008-12-18 |
JPWO2007096999A1 (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4050225B2 (ja) | マルチプロセッサシステムにおける推測的な格納を容易にする方法および装置 | |
JP4050226B2 (ja) | マルチプロセッサシステムにおける推測的な格納を容易にするl2ディレクトリの利用 | |
US20110167222A1 (en) | Unbounded transactional memory system and method | |
US8468307B2 (en) | Information processing apparatus and order guarantee method | |
US20040015969A1 (en) | Controlling snoop activities using task table in multiprocessor system | |
JP2020529673A (ja) | 分散ストアによる高可用性データベース | |
EP2399198A2 (en) | Atomic-operation coalescing technique in multi-chip systems | |
US9218288B2 (en) | Monitoring a value in storage without repeated storage access | |
US20110320738A1 (en) | Maintaining Cache Coherence In A Multi-Node, Symmetric Multiprocessing Computer | |
EP3350713B1 (en) | Distributed cache live migration | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
EP3123351A1 (en) | Method and processor for processing data | |
US9811404B2 (en) | Information processing system and method | |
JP4576453B2 (ja) | キャッシュ制御回路、情報処理装置および切り離し方法 | |
US8972664B2 (en) | Multilevel cache hierarchy for finding a cache line on a remote node | |
US20140006716A1 (en) | Data control using last accessor information | |
KR20170041816A (ko) | 이종 프로세서 시스템 내 캐시들 간에 데이터 이동 | |
JP5213485B2 (ja) | マルチプロセッサシステムにおけるデータ同期方法及びマルチプロセッサシステム | |
US20140297957A1 (en) | Operation processing apparatus, information processing apparatus and method of controlling information processing apparatus | |
US20140289481A1 (en) | Operation processing apparatus, information processing apparatus and method of controlling information processing apparatus | |
US20130013871A1 (en) | Information processing system and data processing method | |
US8484422B2 (en) | Maintaining data coherence by using data domains | |
US9436613B2 (en) | Central processing unit, method for controlling central processing unit, and information processing apparatus | |
JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
US20140289474A1 (en) | Operation processing apparatus, information processing apparatus and method of controlling information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4576453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |