JP4297969B2 - 記録制御装置および記録制御方法 - Google Patents
記録制御装置および記録制御方法 Download PDFInfo
- Publication number
- JP4297969B2 JP4297969B2 JP2008501537A JP2008501537A JP4297969B2 JP 4297969 B2 JP4297969 B2 JP 4297969B2 JP 2008501537 A JP2008501537 A JP 2008501537A JP 2008501537 A JP2008501537 A JP 2008501537A JP 4297969 B2 JP4297969 B2 JP 4297969B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- request
- recording
- store
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 230000004044 response Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
20 MAC
30,40 CPU
50 IO装置
50a リクエスト管理テーブル
100 SC
110 受信用キュー
120 応答用回路
130 ストアデータ保持用キュー
140 スヌープ用回路
140a アドレスロックレジスタ
Claims (5)
- プロセッサが備えるキャッシュおよびメモリに対するデータの記録制御を行う記録制御装置であって、
前記メモリに対して記録される第1のデータの記録場所に既に第2のデータが記録されており、かつ、前記キャッシュに第2のデータに対応する第3のデータが記録されている場合に、前記第3のデータの無効化要求を行う無効化要求手段と、
前記キャッシュに記録されていた第3のデータが無効化された場合に、前記第1のデータに対する記録要求の出力元に当該記録要求を識別する情報を出力して、記録対象となるデータの記録が完了した旨を通知する通知手段と、
を備えたことを特徴とする記録制御装置。 - 前記第1のデータを前記メモリに記録するように要求する識別情報を含んだ記録要求を取得した場合に、取得した記録要求の識別情報と、無効化要求を行ったデータに対応する記録要求の識別情報とが重複しないように、各記録要求に識別番号を付して管理する記録要求管理手段を更に備えたことを特徴とする請求項1に記載の記録制御装置。
- 自記録制御装置がバッファに受付可能な前記記録要求の数を管理する管理手段を更に備え、前記管理手段は、前記記録要求を取得した場合に、前記数に基づいて、前記記録要求を受付けるか否かを判定することを特徴とする請求項2に記載の記録制御装置。
- 前記管理手段は、前記第1のデータに対する記録が完了した旨の情報を取得した場合に、前記数を増やすことを特徴とする請求項3に記載の記録制御装置。
- プロセッサが備えるキャッシュおよびメモリに対するデータの記録制御を行う記録制御方法であって、
前記メモリに対して記録される第1のデータの記録場所に既に第2のデータが記録されており、かつ、前記キャッシュに第2のデータに対応する第3のデータが記録されている場合に、前記第3のデータの無効化要求を行う無効化要求工程と、
前記キャッシュに記録されていた第3のデータが無効化された場合に、前記第1のデータに対する記録要求の出力元に当該記録要求を識別する情報を出力して、記録対象となるデータの記録が完了した旨を通知する通知工程と、
を含んだことを特徴とする記録制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303438 WO2007096980A1 (ja) | 2006-02-24 | 2006-02-24 | 記録制御装置および記録制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007096980A1 JPWO2007096980A1 (ja) | 2009-07-09 |
JP4297969B2 true JP4297969B2 (ja) | 2009-07-15 |
Family
ID=38437042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501537A Expired - Fee Related JP4297969B2 (ja) | 2006-02-24 | 2006-02-24 | 記録制御装置および記録制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8176260B2 (ja) |
JP (1) | JP4297969B2 (ja) |
WO (1) | WO2007096980A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327082B2 (en) * | 2008-08-29 | 2012-12-04 | Freescale Semiconductor, Inc. | Snoop request arbitration in a data processing system |
JP2011150422A (ja) * | 2010-01-19 | 2011-08-04 | Renesas Electronics Corp | データ処理装置 |
WO2013042240A1 (ja) * | 2011-09-22 | 2013-03-28 | 富士通株式会社 | 情報処理装置及び情報処理装置の制御方法 |
WO2017049590A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Systems and methods for input/output computing resource control |
GB2548845B (en) | 2016-03-29 | 2019-11-27 | Imagination Tech Ltd | Handling memory requests |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57176588A (en) * | 1981-04-21 | 1982-10-29 | Mitsubishi Electric Corp | Electronic computer |
JP2504548B2 (ja) | 1988-12-14 | 1996-06-05 | 富士通株式会社 | デ―タ転送制御方式 |
JPH02161550A (ja) | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | データ転送制御方式 |
JPH02294761A (ja) * | 1989-05-10 | 1990-12-05 | Fujitsu Ltd | マルチプロセッサシステムの逐次化処理方式 |
JPH03147153A (ja) | 1989-11-02 | 1991-06-24 | Nec Corp | キャッシュメモリ装置 |
JP2708943B2 (ja) * | 1990-08-08 | 1998-02-04 | 三菱電機株式会社 | キャッシュメモリ制御装置 |
GB2260429B (en) * | 1991-10-11 | 1995-05-24 | Intel Corp | Versatile cache memory |
JPH05210640A (ja) | 1992-01-31 | 1993-08-20 | Hitachi Ltd | マルチプロセッサシステム |
JPH05233531A (ja) | 1992-02-18 | 1993-09-10 | Nippon Telegr & Teleph Corp <Ntt> | バス制御システム |
US5615343A (en) * | 1993-06-30 | 1997-03-25 | Intel Corporation | Method and apparatus for performing deferred transactions |
JP3360933B2 (ja) * | 1994-06-01 | 2003-01-07 | 富士通株式会社 | 情報処理システムにおける記憶制御方法および記憶制御装置 |
JP3441521B2 (ja) | 1994-08-04 | 2003-09-02 | インテル・コーポレーション | バス・トランザクション実行の方法と装置 |
US5634068A (en) | 1995-03-31 | 1997-05-27 | Sun Microsystems, Inc. | Packet switched cache coherent multiprocessor system |
JP3678620B2 (ja) * | 1996-03-01 | 2005-08-03 | 日本電気株式会社 | マルチプロセッサシステムにおけるデータ一貫性維持制御方法 |
US5893160A (en) | 1996-04-08 | 1999-04-06 | Sun Microsystems, Inc. | Deterministic distributed multi-cache coherence method and system |
JPH10320281A (ja) | 1997-05-15 | 1998-12-04 | Kofu Nippon Denki Kk | マルチプロセッサシステムにおけるキャッシュ一致処理 装置 |
JP3864509B2 (ja) * | 1997-08-19 | 2007-01-10 | 株式会社日立製作所 | マルチプロセッサシステム |
JP3274634B2 (ja) * | 1997-09-29 | 2002-04-15 | 甲府日本電気株式会社 | リード制御装置 |
JP3147153B2 (ja) | 1997-10-13 | 2001-03-19 | 株式会社ワイケイワイ | フレーム構造物 |
JP2000181891A (ja) | 1998-12-18 | 2000-06-30 | Hitachi Ltd | 共有メモリアクセス順序保証方式 |
US6718839B2 (en) * | 2001-06-26 | 2004-04-13 | Sun Microsystems, Inc. | Method and apparatus for facilitating speculative loads in a multiprocessor system |
US6912612B2 (en) * | 2002-02-25 | 2005-06-28 | Intel Corporation | Shared bypass bus structure |
US7114043B2 (en) * | 2002-05-15 | 2006-09-26 | Broadcom Corporation | Ambiguous virtual channels |
US7093079B2 (en) * | 2002-12-17 | 2006-08-15 | Intel Corporation | Snoop filter bypass |
US7617378B2 (en) * | 2003-04-28 | 2009-11-10 | International Business Machines Corporation | Multiprocessor system with retry-less TLBI protocol |
US7409504B2 (en) * | 2005-10-06 | 2008-08-05 | International Business Machines Corporation | Chained cache coherency states for sequential non-homogeneous access to a cache line with outstanding data response |
JP4576453B2 (ja) * | 2006-02-24 | 2010-11-10 | 富士通株式会社 | キャッシュ制御回路、情報処理装置および切り離し方法 |
US20090006668A1 (en) * | 2007-06-28 | 2009-01-01 | Anil Vasudevan | Performing direct data transactions with a cache memory |
-
2006
- 2006-02-24 WO PCT/JP2006/303438 patent/WO2007096980A1/ja active Application Filing
- 2006-02-24 JP JP2008501537A patent/JP4297969B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-31 US US12/222,058 patent/US8176260B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007096980A1 (ja) | 2007-08-30 |
US20080294849A1 (en) | 2008-11-27 |
US8176260B2 (en) | 2012-05-08 |
JPWO2007096980A1 (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10585804B2 (en) | Systems and methods for non-blocking implementation of cache flush instructions | |
JP4050225B2 (ja) | マルチプロセッサシステムにおける推測的な格納を容易にする方法および装置 | |
JP4050226B2 (ja) | マルチプロセッサシステムにおける推測的な格納を容易にするl2ディレクトリの利用 | |
US10579267B2 (en) | Memory controller and memory system | |
US8423736B2 (en) | Maintaining cache coherence in a multi-node, symmetric multiprocessing computer | |
JP4297969B2 (ja) | 記録制御装置および記録制御方法 | |
US20110320738A1 (en) | Maintaining Cache Coherence In A Multi-Node, Symmetric Multiprocessing Computer | |
JP2014120151A5 (ja) | ||
US20130339609A1 (en) | Multilevel cache hierarchy for finding a cache line on a remote node | |
US20100205609A1 (en) | Using time stamps to facilitate load reordering | |
US20100153655A1 (en) | Store queue with store-merging and forward-progress guarantees | |
US8732407B2 (en) | Deadlock avoidance during store-mark acquisition | |
JP2009237722A (ja) | キャッシュ制御装置、情報処理装置 | |
US7451274B2 (en) | Memory control device, move-in buffer control method | |
US20010014932A1 (en) | Multi-processor system | |
TWI809860B (zh) | 執行主機控制器對儲存設備的中止處理的方法與系統 | |
US20130103903A1 (en) | Methods And Apparatus For Reusing Prior Tag Search Results In A Cache Controller | |
CN116107771A (zh) | 缓存状态记录方法、数据访问方法及相关装置、设备 | |
CN111367625B (zh) | 一种线程的唤醒方法及装置,存储介质和电子设备 | |
JP6570873B2 (ja) | マルチプロセッサシステムのメインメモリ対する投機的クエリ | |
JP2012128656A (ja) | ベクトル演算処理装置、ベクトル演算処理方法およびベクトル演算処理プログラム | |
CN114791913B (zh) | 数据库的共享内存缓冲池处理方法、存储介质与设备 | |
CN114880356A (zh) | 数据库共享内存缓冲池的处理方法、存储介质与设备 | |
JP2024538196A (ja) | キャッシュラインコヒーレンス状態アップグレード | |
JP6110417B2 (ja) | キャッシュメモリ制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |