JP4572017B2 - インバータ並列運転装置 - Google Patents
インバータ並列運転装置 Download PDFInfo
- Publication number
- JP4572017B2 JP4572017B2 JP2000125561A JP2000125561A JP4572017B2 JP 4572017 B2 JP4572017 B2 JP 4572017B2 JP 2000125561 A JP2000125561 A JP 2000125561A JP 2000125561 A JP2000125561 A JP 2000125561A JP 4572017 B2 JP4572017 B2 JP 4572017B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- control
- internal voltage
- output
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、並列運転されるインバータ間における有効電力の平衡と無効電力の平衡とをはかるようにしたインバータ並列運転装置に関する。
【０００２】
【従来の技術】
並列運転されるインバータ装置は公知であり、当該並列運転されるインバータ相互間で有効電力を平衡させることが行われている（例えば特許第２６７８９９１号公報や特開２０００−３２７６４号公報参照）。
【０００３】
これら公知の技術においては、出力される有効電力が周波数（位相）を進めるあるいは遅らせることによって制御可能であることを利用している。
【０００４】
【発明が解決しようとする課題】
前記公知の技術においては、並列運転されるインバータ間での出力無効電力を平衡させることに関しては考慮されていない。
【０００５】
本発明は、並列運転されるインバータ相互間において、夫々の出力有効電力と出力無効電力との両者を平衡化するようにすることを目的としている。
【０００６】
【課題を解決するための手段】
本発明においては、並列運転させるインバータ相互間での出力有効電力の平衡に関しては、従来公知の如くいずれかまたはすべてのインバータにおける周波数（位相）を制御することによって平衡化されると共に、出力無効電力の平衡に関してはいずれかまたはすべてのインバータの出力電圧を制御することによって平衡化を行うようにしている。
【０００７】
【発明の実施の形態】
図１は本発明の一実施例構成を示し、図示の場合には２台のインバータが並列運転させているものとして示されている。
【０００８】
図中の符号１０，２０は夫々インバータ、１１−ｉ，２１−ｉは夫々制御素子、１２，２２は夫々チョーク・コイル（フィルタ）、１３，２３は夫々コンデンサ（フィルタ）、１４−ｉ，２４−ｉは夫々フィルタの出力端、１５，２５は夫々制御素子制御部、１６，２６は夫々位相検出部、１７，２７は夫々ＰＷＭ制御部、１８，２８は夫々出力電流検出手段、１９，２９は夫々内部電圧検出手段、３０は共通負荷、４０−ｉはドライブ回路を表している。
【０００９】
インバータ１０，２０は夫々、夫々の制御素子１１−ｉ，２１−ｉにおける制御端子（例えば、トランジスタのゲート又はベース）に対して、制御素子制御部１５，２５とドライブ回路４０−１と４０−２とを介して、パルス幅変調された制御信号（ＰＷＭ制御信号）を印加することによって、従来公知の如く、所望の周波数（位相）ので所望の出力電圧を発生する。その出力はチョーク・コイル（１２又は２２）とコンデンサ（１３又は２３）よりなるフィルタを介して負荷３０に給電する。
【００１０】
パルス幅変調された制御信号は、デューティ比と周期とを可変にされた矩形波の信号である。有効電力を平衡化する制御に当たっては、当該制御信号の周期を制御する。また本発明において無効電力を平衡化する制御に当たっては、当該制御信号のデューティ比を制御する。
【００１１】
以下、図２ないし図４を参照して、インバータ並列運転の状態について解析する。
【００１２】
図２は図１に示すインバータ装置の簡略化された等価回路を示し、図中の符号１０，２０，３０，１４，２４は図１に対応している。即ち、第１のインバータ１０と第２のインバータ２０とは、夫々フィルタを介して、フィルタの出力端１４と２４とを接続されて、共通負荷３０に給電している。
【００１３】
図３は、図２に関連する記号を列挙した説明図であり、例えばＥ1 やＥ2 はインバータ１０側やインバータ２０側のフィルタへの入力電圧（インバータの内部電圧）、ＥL1やＥL2は夫々のフィルタにかかる電圧……を表している。
【００１４】
また図４は、インバータ１０、負荷３０、インバータ２０、インバータ１０側のフィルタにおける夫々のベクトル図を表している。
【００１５】
Ｖを基準として式を立てると
【００１６】
【数１】
【００１７】
インバータ１０が供給している有効電力をＰ1 、無効電力をＱ1 とする。
【００１８】
遅れ無効電力の符号を正とすると
【００１９】
【数２】
【００２０】
同様にインバータ２０が供給している有効電力をＰ2 、無効電力をＱ2 とすると、
【００２１】
【数３】
【００２２】
インバータ２０、インバータ１０が供給している有効電力差Ｐ2 −Ｐ1 を求めると、
【００２３】
【数４】
【００２４】
インバータ１０と２０とは同種のインバータであるから、ＸL1≒ＸL2、Ｒ1 ≒Ｒ2 、ＺL1≒ＺL2であり、更に、ＥL1やＥL2は小さい値であることからＥ1 ≒Ｅ2 ≒Ｖでかつほぼ一定値とする。
【００２５】
【数５】
【００２６】
とおくと
【００２７】
【数６】
【００２８】
となる。
【００２９】
同様にインバータ２０とインバータ１０とが供給している無効電力差Ｑ2 −Ｑ1 を求めると
【００３０】
【数７】
【００３１】
となる。
【００３２】
ここで、従来公知の如く、並列運転時位相のみを制御した場合の各インバータの電力バランスについて吟味する。
【００３３】
インバータの位相制御法は、周波数を微少変化させて行う。つまり、周波数を高くすれば位相が進み、低くすれば遅れる。
【００３４】
図５は出力有効電力Ｐと周波数ｆとの関係を示す図である。両者の関係は
ｆ＝ｆ0 −ｋ・Ｐ
の関係で表され、周波数ｆを制御することによって、出力有効電力Ｐが変化する。
【００３５】
インバータの並列運転の安定条件は、全てのインバータの周波数が等しくなることだから、ある周波数ｆで安定することになる。
【００３６】
したがって、図６に示す如く、その時の各インバータの出力電力は、式
ｆ＝ｆ0 −ｋ・Ｐ
で示される有効電力Ｐ1 ，Ｐ2 が出力されている。よって、インバータ相互間の有効電力平衡化は、このｆ−Ｐの関係の下で夫々のインバータの周波数を多少変更する制御を行うことによって達成される。
【００３７】
以下、簡単のためフィルタの抵抗分を無視すると、φL ＝９０°となり
Ｐ2 −Ｐ1 ＝ＶＩS （θ2 −θ1 ） ……（１）
Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ） ……（２）
ここで、第（１）式と第（２）式とが共にゼロになることが理想である。（Ｐ2 −Ｐ1 ）の値は、図６に関連して説明した如くいずれか一方あるいは両方のインバータの周波数ｆを制御することによってゼロになるように制御される。
【００３８】
一方周波数ｆの制御のみでは（Ｑ2 −Ｑ1 ）の値は制御できない。したがって、従来公知の場合には、インバータ相互間に非所望な無効電流が流れてしまう。
【００３９】
本発明は、この無効電流に対応する出力無効電力Ｑをも制御できるようにして、前記（Ｑ2 −Ｑ1 ）の値をゼロにするようにする。
【００４０】
第（２）式から
Ｅ2 ＞Ｅ1 のとき
Ｅ2 −Ｅ1 の差が大きいと、Ｅ2 からの遅れの無効電力が多くなり、Ｅ2 −Ｅ1 の差が小さいと、Ｅ2 からの遅れの無効電力が少なくなる。
【００４１】
またＥ2 ＜Ｅ1 のときは、
Ｅ2 −Ｅ1 の差が大きいと、Ｅ2 からの進みの無効電力が多くなり、Ｅ2 −Ｅ1 の差が小さいと、Ｅ2 からの進みの無効電力が少なくなる。
【００４２】
よって無効電力に対して内部電圧の差を制御することで無効電力差をゼロに近づけることができる。
【００４３】
負荷に流れる無効電力をＱ0 とすると
Ｑ2 ＋Ｑ1 ＝Ｑ0
第（２）式で
Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ）
であるから
【００４４】
【数８】
【００４５】
よって無効電力Ｉq1（インバータ１０の無効電流）、Ｉq2（インバータ２０の無効電流）は、Ｅ2 −Ｅ1 ≡２△Ｅとおくと、
【００４６】
【数９】
【００４７】
自機の電圧が、低い時には電流が進み側に多く流れ、高い時には電流が遅れ側に多く流れる。このことから、電圧差△Ｅを小さくするように、一方または両方のインバータの内部電圧を制御するようにする。
【００４８】
図７は本発明の場合におけるインバータの出力電流が制御される状態を示している。
【００４９】
インバータ電流Ｉ1 又はＩ2 が定格電流Ｉr を超えない範囲においてはインバータの内部電圧Ｅ1 又はＥ2 に対する制御を行わず、インバータ電流Ｉ1 又はＩ2 が定格電流Ｉr を超えるとき
△Ｓ1 ＝α（Ｉ1 −Ｉr ）sin φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr ）sin φ2
（但し、αは正の係数、φ1 はＥ1 とＩ1 との位相差、φ2 はＥ2 とＩ2 との位相差）
にしたがう形で、インバータの内部電圧Ｅ1 又はＥ2 を
Ｅ1 ＋△Ｓ1 （△Ｓ1 は正又は負の数となる）
Ｅ2 ＋△Ｓ2 （△Ｓ2 は正又は負の数となる）
になるように制御する。
【００５０】
なお、上記φ1 やφ2 は、Ｅ1 ≒Ｖ≒Ｅ2 である場合には、出力電圧Ｖと夫々のインバータの出力電流Ｉ1 やＩ2 との位相差を用いることができる。
【００５１】
図７においてＩr を定格電流値としたが、電流リミッタ値を超えない範囲の任意の電流値でよく、以下、Ｉr の代わりにＩr’を用いることにする。即ち、
△Ｓ1 ＝α（Ｉ1 −Ｉr’）sin φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr’）sin φ2
にしたがう形で、制御することができる。
【００５２】
また一般にsin φ1 やsin φ2 の値は、φ1 やφ2 の値をそのまま用いることができる。したがって、
△Ｓ1 ＝α（Ｉ1 −Ｉr’）φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr’）φ2
にしたがう形で、制御することができる。
【００５３】
また、前記sin φ1 やsin φ2 、あるいはφ1 やφ2 を用いる代わりに、当該sin φ1 やsin φ2 、あるいはφ1 やφ2 の絶対値が、所定値未満においては当該sin φ1 やsin φ2 、あるいはφ1 やφ2 をそのまま用い、かつ当該所定値以上の場合には当該所定値におけるsin φ1 やsin φ2 の、あるいはφ1 やφ2 の値を固定してその固定値を用いることもできる。
【００５４】
前記図７に関連して、係数αの大きさは＋△Ｓ1 側への制御の場合と−△Ｓ1 側への制御の場合とで同じ値としたが、いずれの側への制御かによって係数αの大きさを異ならしめることもできる。一般には、＋△Ｓ1 側への制御の場合には、内部電圧を高める方向であることから当該内部電圧を高める側の制御の効き方をゆるやかにすることが望ましいので、＋△Ｓ1 側での係数をα1 とし、−△Ｓ1 側での係数をα2 とした場合に、
α1 ＜α2
となるようにするのが良い。
【００５５】
更に、インバータの内部電圧Ｅ1 又はＥ2 を高める側の制御を行うことが好ましくない場合には、△Ｓ1 又は△Ｓ2 が負の値の際にのみ制御を行うようにすることができる。逆に、インバータの内部電圧Ｅ1 又はＥ2 を低める側の制御を行うことが好ましくない場合には、△Ｓ1 又は△Ｓ2 が正の値の際にのみ制御を行うようにすることができる。勿論、△Ｓ1 又は△Ｓ2 が正負に拘らず、前記制御を行うようにすることができることは言うまでもない。
【００５６】
更に、△Ｓ1 や△Ｓ2 に上限値や下限値を設定しておくことができ、勿論、上限値と下限値との両方を設定しておくことができる。この場合には、上限値あるいは下限値に達した後ではそれを超えての制御が行われないようにされることになる。
【００５７】
図１に示す位相検出部１６（２６）は夫々電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）との位相差φ1 （φ2 ）を検出してＰＷＭ制御部１７（２７）に供給する。ＰＷＭ制御部１７（２７）は、電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）と位相差φ1 （φ2 ）とを受け取って上述のＰＷＭ制御信号を発生する。勿論、必要に応じてＰＷＭ制御部１７とＰＷＭ制御部２７との間で、情報の授受が行われる。
【００５８】
【発明の効果】
以上説明した如く、本発明によれば、複数個のインバータを並列運転して共通負荷に給電する際に、有効電力のみでなく無効電力についても、平衡化をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例構成を示す図である。
【図２】図１に示すインバータ装置の簡略化された等価回路を示す図である。
【図３】図２に関連する記号を列挙した説明図である。
【図４】インバータのフィルタにおけるベクトル図である。
【図５】出力有効電力Ｐと周波数ｆとの関係を示す図である。
【図６】夫々のインバータが出力する有効電力を説明する図である。
【図７】本発明によって出力無効電力を制御する態様を説明する図である。
【符号の説明】
１０，２０：インバータ
１１，２１：制御素子
１２，２２：チョーク・コイル（フィルタ）
１３，２３：コンデンサ（フィルタ）
１４，２４：フィルタの出力端
１５，２５：制御素子制御部
１６，２６：位相検出部
１７，２７：ＰＷＭ制御部
１８，２８：出力電流検出手段
１９，２９：内部電圧検出手段
３０ ：共通負荷
【発明の属する技術分野】
本発明は、並列運転されるインバータ間における有効電力の平衡と無効電力の平衡とをはかるようにしたインバータ並列運転装置に関する。
【０００２】
【従来の技術】
並列運転されるインバータ装置は公知であり、当該並列運転されるインバータ相互間で有効電力を平衡させることが行われている（例えば特許第２６７８９９１号公報や特開２０００−３２７６４号公報参照）。
【０００３】
これら公知の技術においては、出力される有効電力が周波数（位相）を進めるあるいは遅らせることによって制御可能であることを利用している。
【０００４】
【発明が解決しようとする課題】
前記公知の技術においては、並列運転されるインバータ間での出力無効電力を平衡させることに関しては考慮されていない。
【０００５】
本発明は、並列運転されるインバータ相互間において、夫々の出力有効電力と出力無効電力との両者を平衡化するようにすることを目的としている。
【０００６】
【課題を解決するための手段】
本発明においては、並列運転させるインバータ相互間での出力有効電力の平衡に関しては、従来公知の如くいずれかまたはすべてのインバータにおける周波数（位相）を制御することによって平衡化されると共に、出力無効電力の平衡に関してはいずれかまたはすべてのインバータの出力電圧を制御することによって平衡化を行うようにしている。
【０００７】
【発明の実施の形態】
図１は本発明の一実施例構成を示し、図示の場合には２台のインバータが並列運転させているものとして示されている。
【０００８】
図中の符号１０，２０は夫々インバータ、１１−ｉ，２１−ｉは夫々制御素子、１２，２２は夫々チョーク・コイル（フィルタ）、１３，２３は夫々コンデンサ（フィルタ）、１４−ｉ，２４−ｉは夫々フィルタの出力端、１５，２５は夫々制御素子制御部、１６，２６は夫々位相検出部、１７，２７は夫々ＰＷＭ制御部、１８，２８は夫々出力電流検出手段、１９，２９は夫々内部電圧検出手段、３０は共通負荷、４０−ｉはドライブ回路を表している。
【０００９】
インバータ１０，２０は夫々、夫々の制御素子１１−ｉ，２１−ｉにおける制御端子（例えば、トランジスタのゲート又はベース）に対して、制御素子制御部１５，２５とドライブ回路４０−１と４０−２とを介して、パルス幅変調された制御信号（ＰＷＭ制御信号）を印加することによって、従来公知の如く、所望の周波数（位相）ので所望の出力電圧を発生する。その出力はチョーク・コイル（１２又は２２）とコンデンサ（１３又は２３）よりなるフィルタを介して負荷３０に給電する。
【００１０】
パルス幅変調された制御信号は、デューティ比と周期とを可変にされた矩形波の信号である。有効電力を平衡化する制御に当たっては、当該制御信号の周期を制御する。また本発明において無効電力を平衡化する制御に当たっては、当該制御信号のデューティ比を制御する。
【００１１】
以下、図２ないし図４を参照して、インバータ並列運転の状態について解析する。
【００１２】
図２は図１に示すインバータ装置の簡略化された等価回路を示し、図中の符号１０，２０，３０，１４，２４は図１に対応している。即ち、第１のインバータ１０と第２のインバータ２０とは、夫々フィルタを介して、フィルタの出力端１４と２４とを接続されて、共通負荷３０に給電している。
【００１３】
図３は、図２に関連する記号を列挙した説明図であり、例えばＥ1 やＥ2 はインバータ１０側やインバータ２０側のフィルタへの入力電圧（インバータの内部電圧）、ＥL1やＥL2は夫々のフィルタにかかる電圧……を表している。
【００１４】
また図４は、インバータ１０、負荷３０、インバータ２０、インバータ１０側のフィルタにおける夫々のベクトル図を表している。
【００１５】
Ｖを基準として式を立てると
【００１６】
【数１】
インバータ１０が供給している有効電力をＰ1 、無効電力をＱ1 とする。
【００１８】
遅れ無効電力の符号を正とすると
【００１９】
【数２】
同様にインバータ２０が供給している有効電力をＰ2 、無効電力をＱ2 とすると、
【００２１】
【数３】
インバータ２０、インバータ１０が供給している有効電力差Ｐ2 −Ｐ1 を求めると、
【００２３】
【数４】
インバータ１０と２０とは同種のインバータであるから、ＸL1≒ＸL2、Ｒ1 ≒Ｒ2 、ＺL1≒ＺL2であり、更に、ＥL1やＥL2は小さい値であることからＥ1 ≒Ｅ2 ≒Ｖでかつほぼ一定値とする。
【００２５】
【数５】
とおくと
【００２７】
【数６】
となる。
【００２９】
同様にインバータ２０とインバータ１０とが供給している無効電力差Ｑ2 −Ｑ1 を求めると
【００３０】
【数７】
となる。
【００３２】
ここで、従来公知の如く、並列運転時位相のみを制御した場合の各インバータの電力バランスについて吟味する。
【００３３】
インバータの位相制御法は、周波数を微少変化させて行う。つまり、周波数を高くすれば位相が進み、低くすれば遅れる。
【００３４】
図５は出力有効電力Ｐと周波数ｆとの関係を示す図である。両者の関係は
ｆ＝ｆ0 −ｋ・Ｐ
の関係で表され、周波数ｆを制御することによって、出力有効電力Ｐが変化する。
【００３５】
インバータの並列運転の安定条件は、全てのインバータの周波数が等しくなることだから、ある周波数ｆで安定することになる。
【００３６】
したがって、図６に示す如く、その時の各インバータの出力電力は、式
ｆ＝ｆ0 −ｋ・Ｐ
で示される有効電力Ｐ1 ，Ｐ2 が出力されている。よって、インバータ相互間の有効電力平衡化は、このｆ−Ｐの関係の下で夫々のインバータの周波数を多少変更する制御を行うことによって達成される。
【００３７】
以下、簡単のためフィルタの抵抗分を無視すると、φL ＝９０°となり
Ｐ2 −Ｐ1 ＝ＶＩS （θ2 −θ1 ） ……（１）
Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ） ……（２）
ここで、第（１）式と第（２）式とが共にゼロになることが理想である。（Ｐ2 −Ｐ1 ）の値は、図６に関連して説明した如くいずれか一方あるいは両方のインバータの周波数ｆを制御することによってゼロになるように制御される。
【００３８】
一方周波数ｆの制御のみでは（Ｑ2 −Ｑ1 ）の値は制御できない。したがって、従来公知の場合には、インバータ相互間に非所望な無効電流が流れてしまう。
【００３９】
本発明は、この無効電流に対応する出力無効電力Ｑをも制御できるようにして、前記（Ｑ2 −Ｑ1 ）の値をゼロにするようにする。
【００４０】
第（２）式から
Ｅ2 ＞Ｅ1 のとき
Ｅ2 −Ｅ1 の差が大きいと、Ｅ2 からの遅れの無効電力が多くなり、Ｅ2 −Ｅ1 の差が小さいと、Ｅ2 からの遅れの無効電力が少なくなる。
【００４１】
またＥ2 ＜Ｅ1 のときは、
Ｅ2 −Ｅ1 の差が大きいと、Ｅ2 からの進みの無効電力が多くなり、Ｅ2 −Ｅ1 の差が小さいと、Ｅ2 からの進みの無効電力が少なくなる。
【００４２】
よって無効電力に対して内部電圧の差を制御することで無効電力差をゼロに近づけることができる。
【００４３】
負荷に流れる無効電力をＱ0 とすると
Ｑ2 ＋Ｑ1 ＝Ｑ0
第（２）式で
Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ）
であるから
【００４４】
【数８】
よって無効電力Ｉq1（インバータ１０の無効電流）、Ｉq2（インバータ２０の無効電流）は、Ｅ2 −Ｅ1 ≡２△Ｅとおくと、
【００４６】
【数９】
自機の電圧が、低い時には電流が進み側に多く流れ、高い時には電流が遅れ側に多く流れる。このことから、電圧差△Ｅを小さくするように、一方または両方のインバータの内部電圧を制御するようにする。
【００４８】
図７は本発明の場合におけるインバータの出力電流が制御される状態を示している。
【００４９】
インバータ電流Ｉ1 又はＩ2 が定格電流Ｉr を超えない範囲においてはインバータの内部電圧Ｅ1 又はＥ2 に対する制御を行わず、インバータ電流Ｉ1 又はＩ2 が定格電流Ｉr を超えるとき
△Ｓ1 ＝α（Ｉ1 −Ｉr ）sin φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr ）sin φ2
（但し、αは正の係数、φ1 はＥ1 とＩ1 との位相差、φ2 はＥ2 とＩ2 との位相差）
にしたがう形で、インバータの内部電圧Ｅ1 又はＥ2 を
Ｅ1 ＋△Ｓ1 （△Ｓ1 は正又は負の数となる）
Ｅ2 ＋△Ｓ2 （△Ｓ2 は正又は負の数となる）
になるように制御する。
【００５０】
なお、上記φ1 やφ2 は、Ｅ1 ≒Ｖ≒Ｅ2 である場合には、出力電圧Ｖと夫々のインバータの出力電流Ｉ1 やＩ2 との位相差を用いることができる。
【００５１】
図７においてＩr を定格電流値としたが、電流リミッタ値を超えない範囲の任意の電流値でよく、以下、Ｉr の代わりにＩr’を用いることにする。即ち、
△Ｓ1 ＝α（Ｉ1 −Ｉr’）sin φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr’）sin φ2
にしたがう形で、制御することができる。
【００５２】
また一般にsin φ1 やsin φ2 の値は、φ1 やφ2 の値をそのまま用いることができる。したがって、
△Ｓ1 ＝α（Ｉ1 −Ｉr’）φ1
又は
△Ｓ2 ＝α（Ｉ2 −Ｉr’）φ2
にしたがう形で、制御することができる。
【００５３】
また、前記sin φ1 やsin φ2 、あるいはφ1 やφ2 を用いる代わりに、当該sin φ1 やsin φ2 、あるいはφ1 やφ2 の絶対値が、所定値未満においては当該sin φ1 やsin φ2 、あるいはφ1 やφ2 をそのまま用い、かつ当該所定値以上の場合には当該所定値におけるsin φ1 やsin φ2 の、あるいはφ1 やφ2 の値を固定してその固定値を用いることもできる。
【００５４】
前記図７に関連して、係数αの大きさは＋△Ｓ1 側への制御の場合と−△Ｓ1 側への制御の場合とで同じ値としたが、いずれの側への制御かによって係数αの大きさを異ならしめることもできる。一般には、＋△Ｓ1 側への制御の場合には、内部電圧を高める方向であることから当該内部電圧を高める側の制御の効き方をゆるやかにすることが望ましいので、＋△Ｓ1 側での係数をα1 とし、−△Ｓ1 側での係数をα2 とした場合に、
α1 ＜α2
となるようにするのが良い。
【００５５】
更に、インバータの内部電圧Ｅ1 又はＥ2 を高める側の制御を行うことが好ましくない場合には、△Ｓ1 又は△Ｓ2 が負の値の際にのみ制御を行うようにすることができる。逆に、インバータの内部電圧Ｅ1 又はＥ2 を低める側の制御を行うことが好ましくない場合には、△Ｓ1 又は△Ｓ2 が正の値の際にのみ制御を行うようにすることができる。勿論、△Ｓ1 又は△Ｓ2 が正負に拘らず、前記制御を行うようにすることができることは言うまでもない。
【００５６】
更に、△Ｓ1 や△Ｓ2 に上限値や下限値を設定しておくことができ、勿論、上限値と下限値との両方を設定しておくことができる。この場合には、上限値あるいは下限値に達した後ではそれを超えての制御が行われないようにされることになる。
【００５７】
図１に示す位相検出部１６（２６）は夫々電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）との位相差φ1 （φ2 ）を検出してＰＷＭ制御部１７（２７）に供給する。ＰＷＭ制御部１７（２７）は、電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）と位相差φ1 （φ2 ）とを受け取って上述のＰＷＭ制御信号を発生する。勿論、必要に応じてＰＷＭ制御部１７とＰＷＭ制御部２７との間で、情報の授受が行われる。
【００５８】
【発明の効果】
以上説明した如く、本発明によれば、複数個のインバータを並列運転して共通負荷に給電する際に、有効電力のみでなく無効電力についても、平衡化をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例構成を示す図である。
【図２】図１に示すインバータ装置の簡略化された等価回路を示す図である。
【図３】図２に関連する記号を列挙した説明図である。
【図４】インバータのフィルタにおけるベクトル図である。
【図５】出力有効電力Ｐと周波数ｆとの関係を示す図である。
【図６】夫々のインバータが出力する有効電力を説明する図である。
【図７】本発明によって出力無効電力を制御する態様を説明する図である。
【符号の説明】
１０，２０：インバータ
１１，２１：制御素子
１２，２２：チョーク・コイル（フィルタ）
１３，２３：コンデンサ（フィルタ）
１４，２４：フィルタの出力端
１５，２５：制御素子制御部
１６，２６：位相検出部
１７，２７：ＰＷＭ制御部
１８，２８：出力電流検出手段
１９，２９：内部電圧検出手段
３０ ：共通負荷
Claims (6)
- 第１のインバータが、当該インバータを構成する制御素子を制御することによって、出力電圧と出力位相とを制御可能に構成されると共に、
第２以降のインバータが、当該インバータを構成する制御素子を制御することによって、出力電圧と出力位相とを制御可能に構成されてなり、
前記第１のインバータの出力側に設けたフィルタの出力側端と、前記第２以降のインバータの出力側に設けたフィルタの出力側端とが接続された上で、共通の負荷に給電するインバータ並列運転装置において、
前記第１のインバータおよび／または前記第２以降のインバータの出力位相を制御することによって、両者インバータからの夫々の有効電力を平衡化するよう制御すると共に、
前記第１のインバータおよび／または前記第２以降のインバータの内部電圧を制御することによって、両者インバータからの夫々の無効電力を平衡化するよう制御し、
当該両者インバータからの夫々の無効電力を平衡化するよう制御するに当って、制御が行われるインバータの出力電流をＩ、任意の設定電流値をＩr’、当該インバータでの内部電圧Ｅまたは出力電圧Ｖと出力電流Ｉとの位相差をφ、任意の係数をαとした際に、制御が行われるインバータの内部電圧Ｅを
△Ｓ ＝α（Ｉ−Ｉr’）sin φ
または
△Ｓ ＝α（Ｉ−Ｉr’）φ
（但し φ≒０の場合）
だけ変化するようにしたことを特徴とするインバータ並列運転装置。 - 両者インバータからの夫々の無効電力を平衡化するよう制御するに当って、制御が行われるインバータの出力電流をＩ、任意の設定電流値をＩr' 、当該インバータでの内部電圧Ｅまたは出力電圧Ｖと出力電流Ｉとの位相差をφ、任意の係数をαとした際に、制御が行われるインバータの内部電圧Ｅを
△Ｓ ＝α（Ｉ−Ｉr' ）×β
（但しβはsin φ又はφの絶対値が任意の所定値未満においてはsin φ又はφの値をそのまま用いかつ当該絶対値が前記所定値以上の場合には当該所定値におけるsin φ又はφ値を固定してその固定値を用いる）
だけ変化するようにしたことを特徴とする請求項１記載のインバータ並列運転装置。 - 内部電圧Ｅを変化させるに当って、内部電圧Ｅを小にする方向の制御の場合にのみ、当該制御を行うことを特徴とする請求項１または２のいずれか記載のインバータ並列運転装置。
- 内部電圧Ｅを変化させるに当って、内部電圧Ｅを大にする方向の制御の場合にのみ、当該制御を行うことを特徴とする請求項１または２のいずれか記載のインバータ並列運転装置。
- 内部電圧Ｅを変化させるに当って、内部電圧Ｅを大にする方向の制御の場合と内部電圧Ｅを小にする方向の制御の場合とで、制御の効き方を異ならしめることを特徴とする請求項１または２のいずれか記載のインバータ並列運転装置。
- 内部電圧Ｅを変化させるに当って、当該内部電圧Ｅの変化量に限界値を設定することを特徴とする請求項１または２のいずれか記載のインバータ並列運転装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125561A JP4572017B2 (ja) | 2000-04-26 | 2000-04-26 | インバータ並列運転装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125561A JP4572017B2 (ja) | 2000-04-26 | 2000-04-26 | インバータ並列運転装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001309661A JP2001309661A (ja) | 2001-11-02 |
| JP4572017B2 true JP4572017B2 (ja) | 2010-10-27 |
Family
ID=18635494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000125561A Expired - Fee Related JP4572017B2 (ja) | 2000-04-26 | 2000-04-26 | インバータ並列運転装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4572017B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100669886B1 (ko) | 2004-12-16 | 2007-01-19 | 엘지전자 주식회사 | 단상 인버터의 병렬 운전을 위한 순시 전력 산출 방법 및 장치, 그리고 그 방법이 적용된 전기적 부하 구동 장치 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255475A (ja) * | 1988-04-04 | 1989-10-12 | Toshiba Corp | 定電圧定周波電源装置の並列運転制御装置 |
| JPH04299027A (ja) * | 1991-03-27 | 1992-10-22 | Toshiba Corp | インバータ装置 |
-
2000
- 2000-04-26 JP JP2000125561A patent/JP4572017B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255475A (ja) * | 1988-04-04 | 1989-10-12 | Toshiba Corp | 定電圧定周波電源装置の並列運転制御装置 |
| JPH04299027A (ja) * | 1991-03-27 | 1992-10-22 | Toshiba Corp | インバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001309661A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683568B2 (en) | Motor drive using flux adjustment to control power factor | |
| US6807070B2 (en) | Resonant converter with phase delay control | |
| US6741063B2 (en) | Inverter apparatus | |
| JP3904137B2 (ja) | 並列接続及び直列接続インバータをリンクする直流−直流コンバータを備えた電力潮流コントローラ | |
| US20170352523A1 (en) | High-frequency power source | |
| US20170019014A1 (en) | Midpoint control and gain scheduling for power converters | |
| EP2728723A1 (en) | Operation of multichannel active rectifier | |
| JP4346813B2 (ja) | 動力出力装置およびその制御方法 | |
| JPH05304771A (ja) | スイッチング電源装置 | |
| JP4572017B2 (ja) | インバータ並列運転装置 | |
| US20230208137A1 (en) | Devices and methods for improving a grid synchronization of unidirectional power converters | |
| JP2003033071A (ja) | モータ制御装置 | |
| JP2023540699A (ja) | ３レベルまたはマルチレベルインバータを動作させるための装置および方法 | |
| JPS6399770A (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| JPH06253575A (ja) | 誘導電動機用ベクトル制御インバータ装置 | |
| JPH04367010A (ja) | 静止形無効電力発生装置 | |
| JPH05344722A (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP2001327084A (ja) | インバータ並列運転装置 | |
| WO2022269966A1 (ja) | インバータ回路及び電界結合式非接触給電装置 | |
| JPH08191572A (ja) | インバータ回路の出力電圧制御方法 | |
| JP2002084759A (ja) | インバータ並列運転装置 | |
| JPH04210800A (ja) | インバータの出力電圧制御方法 | |
| JPH10225125A (ja) | 電源装置 | |
| CN116505757A (zh) | 一种交错并联llc谐振变换器及均流方法 | |
| JP3301165B2 (ja) | 誘導電動機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040322 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040322 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |