JP4566578B2 - Method for manufacturing thin film integrated circuit - Google Patents
Method for manufacturing thin film integrated circuit Download PDFInfo
- Publication number
- JP4566578B2 JP4566578B2 JP2004048421A JP2004048421A JP4566578B2 JP 4566578 B2 JP4566578 B2 JP 4566578B2 JP 2004048421 A JP2004048421 A JP 2004048421A JP 2004048421 A JP2004048421 A JP 2004048421A JP 4566578 B2 JP4566578 B2 JP 4566578B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- substrate
- adhesive
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 148
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000010408 film Substances 0.000 claims description 224
- 239000010410 layer Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 74
- 239000000853 adhesive Substances 0.000 claims description 60
- 230000001070 adhesive effect Effects 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 5
- -1 polyethylene terephthalate Polymers 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000004695 Polyether sulfone Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims description 2
- 229920001230 polyarylate Polymers 0.000 claims description 2
- 229920000515 polycarbonate Polymers 0.000 claims description 2
- 239000004417 polycarbonate Substances 0.000 claims description 2
- 229920006393 polyether sulfone Polymers 0.000 claims description 2
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 239000010935 stainless steel Substances 0.000 claims description 2
- 229910001220 stainless steel Inorganic materials 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 description 22
- 229910044991 metal oxide Inorganic materials 0.000 description 19
- 150000004706 metal oxides Chemical class 0.000 description 19
- 238000007726 management method Methods 0.000 description 16
- 239000011368 organic material Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 230000015654 memory Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 239000000956 alloy Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 239000000123 paper Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 235000012041 food component Nutrition 0.000 description 1
- 239000005417 food ingredient Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000000820 nonprescription drug Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Description
本発明は、メモリやマイクロプロセッサ（中央演算部、ＣＰＵ）などを有し、紙のように薄くフレキシブルな薄膜集積回路を搭載した薄膜集積回路装置、薄膜集積回路装置をラベルに利用したＩＣラベル、当該薄膜集積回路を搭載した商品容器、及びそれらの作製方法に関する。さらに本発明は上記のような商品の管理方法に関する。 The present invention relates to a thin film integrated circuit device having a memory, a microprocessor (central processing unit, CPU), etc., and mounted with a thin and flexible thin film integrated circuit like paper, an IC label using the thin film integrated circuit device as a label, The present invention relates to a product container on which the thin film integrated circuit is mounted and a manufacturing method thereof. Furthermore, the present invention relates to a product management method as described above.
近年、一人当たりが携帯するカード数が増加してきている。カードにはあらゆる情報が記録され、必要に応じて書き換えられ、記録される情報量は増加の一途をたどっている。 In recent years, the number of cards carried per person has increased. All information is recorded on the card and rewritten as necessary, and the amount of information recorded is constantly increasing.
このような情報量の増加は、多岐の分野にわたって必要不可欠なこととなっている。例えば食品業界や製造業界に対して、商品の安全性や管理体制の強化を求める声が高まっており、それに伴い商品に関する情報量は増加してしまう。しかし現状の商品情報は、主にバーコードの十数桁の数字により提供される製造国、メーカー、商品番号等の情報程度であり、情報量が非常に少なかった。またバーコードを利用した場合、一つ一つを手作業で行うため読み取りに時間を要してしまった。 Such an increase in the amount of information is indispensable across various fields. For example, there is an increasing demand for the food industry and the manufacturing industry to strengthen product safety and management systems, and the amount of information related to products increases accordingly. However, the current product information is mainly about information such as the country of manufacture, manufacturer, product number, etc. provided by a 10-digit number of a barcode, and the amount of information is very small. Also, when using barcodes, it took time to read each item manually.
そこでネットワークを利用した商品管理方法であって、ネットワークに接続された各販売店の端末から、返却された商品の識別子が入力され、サーバを経由して、商品に関する情報を販売店に通知する方法がある。商品の識別子は２次元バーコードや文字列などからなり、販売店の端末への入力を介してサーバに送られる。また商品は、商品に関連するプログラムやデータ、あるいは個人情報を格納する着脱可能な記憶媒体を有し、該記憶媒体はＩＣカード、スマートカード、コンパクトフラッシュ（登録商標）カード等のカードなどを含んでいることが記載されている（特許文献１参照）。 Therefore, a product management method using a network, in which an identifier of a returned product is input from a terminal of each store connected to the network, and information about the product is notified to the store via a server There is. The product identifier is made up of a two-dimensional bar code, a character string, and the like, and is sent to the server via input to the terminal of the store. In addition, the product has a removable storage medium that stores programs and data related to the product or personal information, and the storage medium includes cards such as an IC card, a smart card, and a compact flash (registered trademark) card. (See Patent Document 1).
別な方法として、小売店に並んでいる食品の一つひとつに固有のＩＤ番号を割り振り、消費者はインターネットにアクセスして食品の原材料や生産者、流通経路などを閲覧できることや、無線タグ関連のシステムに汎用性を持たせた例としてリーダ／ライタが読み取った情報を処理するソフトウエア、サーバ等を利用し、問い合わせに応じて必要な製品情報を提供し、生産や物流の効率化を図ることが行われている（非特許文献１参照）。 Alternatively, a unique ID number is assigned to each food item in the retail store, and consumers can access the Internet to view food ingredients, producers, distribution channels, etc. As an example of providing versatility, software and servers that process information read by readers / writers are used to provide necessary product information in response to inquiries, thereby improving production and logistics efficiency. (See Non-Patent Document 1).
このような情報量の増加に伴い、バーコードにより情報管理を行う場合、提供可能な情報量に限界が生じていた。また提供される情報が少ない上、手作業での読み取り時間を費やすため、効率が悪かった。更にバーコードの読み取り作業は人手を介するため、読み取りミスなどを避けることはできなかった。 With such an increase in the amount of information, when information management is performed using barcodes, there is a limit to the amount of information that can be provided. In addition, the amount of information provided is small, and manual reading time is consumed, which is inefficient. Furthermore, since the barcode reading operation is manual, it has been impossible to avoid reading errors.
また特に上記文献に関してみると、消費者がインターネットにアクセスするには手間がかかり、パーソナルコンピュータ等を所有する必要があった。更に無線タグに使用されるシリコンウェハからなる集積回路は厚いため商品容器自体に搭載する場合、表面に凹凸が生じ、デザイン性が低下してしまった。 In particular, regarding the above documents, it takes time for consumers to access the Internet, and it is necessary to own a personal computer or the like. Further, since an integrated circuit made of a silicon wafer used for a wireless tag is thick, when it is mounted on a product container itself, unevenness is generated on the surface, resulting in a decrease in design.
そこで本発明は、記録される情報量が多い集積回路（IC）であって、従来のシリコンウェハと異なり非常に薄いＩＣ（薄膜集積回路）、及び薄膜集積回路を有する薄膜集積回路装置を提供することを課題とする。特に店頭の商品に薄膜集積回路を利用したラベル（ＩＣラベル）を搭載し、デザイン性を損ねない商品の容器、及びそれらの作製方法を提供することを課題とする。更に本発明は、ＩＣラベルが搭載された商品の管理方法を提供することを課題とする。 Therefore, the present invention provides an integrated circuit (IC) having a large amount of information to be recorded, which is an extremely thin IC (thin film integrated circuit) unlike a conventional silicon wafer, and a thin film integrated circuit device having a thin film integrated circuit. This is the issue. In particular, it is an object of the present invention to provide a container for a product in which a label (IC label) using a thin film integrated circuit is mounted on an over-the-counter product so as not to impair the design, and a manufacturing method thereof. Furthermore, this invention makes it a subject to provide the management method of the goods by which an IC label is mounted.
上記課題を鑑み、本発明は紙のように薄い集積回路（薄膜集積回路）を搭載する薄膜集積回路装置を特徴とする。本発明の薄膜集積回路は、従来のシリコンウェハにより形成される集積回路と異なり、半導体膜を能動領域（例えば薄膜トランジスタであればチャネル形成領域）として有することを特徴とする。 In view of the above problems, the present invention is characterized by a thin film integrated circuit device on which a thin integrated circuit (thin film integrated circuit) such as paper is mounted. The thin film integrated circuit of the present invention is characterized by having a semiconductor film as an active region (for example, a channel formation region in the case of a thin film transistor), unlike an integrated circuit formed using a conventional silicon wafer.
このような集積回路は、磁気で記録するタイプでは記録できるデータがわずか数十バイト程度であるのに対し、記録できるデータが５ＫＢ程度、又はそれ以上が一般的であり、格段に大きい容量を確保することが知られている。そのためバーコードに比べて多量な情報を、あらゆる分野において提供することができる。例えば薄膜集積回路を個人が所有するカードに搭載した薄膜集積回路装置の場合、大量の情報を記録でき情報管理の効率化につながる。また薄膜集積回路を用いることにより、複数のカードを携帯する必要がなくなり、一枚のカードですむ。また、薄膜集積回路に書き換え可能なメモリを搭載することにより、必要に応じて情報を書き換える薄膜集積回路装置を提供することができる。 In such an integrated circuit, the data that can be recorded by the magnetic recording type is only about several tens of bytes, whereas the data that can be recorded is generally about 5 KB or more, and a remarkably large capacity is secured. It is known to do. Therefore, a large amount of information can be provided in all fields as compared with the barcode. For example, in the case of a thin film integrated circuit device in which a thin film integrated circuit is mounted on a card owned by an individual, a large amount of information can be recorded, leading to efficient information management. In addition, by using a thin film integrated circuit, it is not necessary to carry a plurality of cards, and only one card is required. In addition, by mounting a rewritable memory on the thin film integrated circuit, a thin film integrated circuit device that can rewrite information as necessary can be provided.
その上、薄膜集積回路は、磁気のようにデータが読み取られる恐れがなく、また記憶されているデータが改ざんされにくいというメリットがある。つまり記録される情報のセキュリティを確保することができる。特に、個人が携帯するカードでは、セキュリティの確保や高い信頼性が必要となる。またさらに薄膜集積回路を搭載することにより警報を発するようにでき、万引き、盗難防止効果を得ることができる。 In addition, the thin film integrated circuit has advantages that there is no fear of data being read unlike magnetism and that stored data is difficult to be tampered with. That is, the security of recorded information can be ensured. In particular, a card carried by an individual requires security and high reliability. Furthermore, by mounting a thin film integrated circuit, an alarm can be issued, and shoplifting and theft prevention effects can be obtained.
また本発明は商品のデザイン性を損ねない非常に薄い薄膜集積回路を利用したラベル（ＩＣラベル）、及びＩＣラベルを搭載する商品容器を提供することを特徴とする。 Further, the present invention is characterized by providing a label (IC label) using a very thin thin film integrated circuit that does not impair the design of the product, and a product container on which the IC label is mounted.
具体的なＩＣラベルとしては図６（Ａ）に示すように、瓶やカード等を代表とする商品１８に接着されるラベル２０５下（裏）に薄膜集積回路７２を接着（付着）し固定してＩＣラベル２０４を形成する。本発明の薄膜集積回路は、５００ｎｍ程度の半導体膜により形成されるため、シリコンウェハで形成されるＩＣと比べて、非常に薄いことを特徴とする。その結果、本発明の半導体膜により構成される薄膜集積回路をラベルとして商品に搭載させてもデザイン性を損ねることはない。
As a specific IC label, as shown in FIG. 6 (A), a thin film integrated circuit 72 is adhered (attached) to the bottom (back) of a label 205 adhered to a product 18 such as a bottle or a card and fixed. The
図６（Ｂ）は、（Ａ）におけるａ−ａ’の断面図であって、ラベル下に本発明の薄膜集積回路を配置し、接着剤４１により商品に接着し固定する薄膜集積回路装置、具体的にはＩＣラベルを示す。なおラベル２０５が接着性を有する場合、接着剤４１は不要である。また図６（Ｃ）は、（Ａ）におけるａ−ａ’の断面図であって、ラベル間に本発明の薄膜集積回路を挟んだ（狭持した）状態で商品に接着し固定する薄膜集積回路装置、具体例としてＩＣラベルを示す。このときラベル２０５は、薄膜集積回路と接する面に接着性を有し、更に商品と接する面にも接着剤を有する。なお、ラベルが接着性を有しない場合は、接着剤を使用すればよい。また商品に薄膜集積回路を直接転写し、その上からラベルを貼ってＩＣラベルを完成させてもよい。
FIG. 6B is a cross-sectional view taken along line aa ′ in FIG. 6A, in which the thin film integrated circuit of the present invention is disposed under the label, and is bonded and fixed to a product with an
すなわち本発明は、非常に薄い薄膜集積回路を有する薄膜集積回路装置（具体的にはＩＣラベル）、及びそれらを搭載した商品を提供するものであり、薄膜集積回路の固定の仕方にはあらゆる方法が考えられる。 That is, the present invention provides a thin film integrated circuit device (specifically, an IC label) having a very thin thin film integrated circuit, and a product on which the thin film integrated circuit is mounted. Can be considered.
このようなＩＣラベルにより、入荷管理、在庫管理、作業工程の把握や納品日程の把握といった商品管理又は販売ルート等の物流管理の効率化を図ることができる。更に商品の原材料や原産地、生産（製造）工程ごとの検査結果や流通過程の履歴等の多量な情報を管理し、消費者へ提供することができる。 With such an IC label, it is possible to improve the efficiency of product management such as receipt management, inventory management, work process grasping, delivery schedule grasping, and distribution management such as sales routes. Furthermore, it is possible to manage and provide a large amount of information such as raw materials and origin of goods, inspection results for each production (manufacturing) process, and history of distribution processes to consumers.
以上のような本発明の薄膜集積回路は非常に薄いため、カードや容器等の商品へ搭載してもデザイン性を損ねることがなく、バーコードや磁気と比べて格段に多量の情報を記録することができる。また本発明の薄膜集積回路は適宜、接触型ＩＣや非接触型ＩＣとして使用することができる。 Since the thin film integrated circuit of the present invention as described above is very thin, it does not impair the design even when mounted on a product such as a card or a container, and records a much larger amount of information than a bar code or magnetism. be able to. The thin film integrated circuit of the present invention can be used as a contact IC or a non-contact IC as appropriate.
本発明の膜厚が非常に薄い薄膜集積回路により、情報取引又は情報管理を簡便、短時間に行うことができる。そして多種多様な情報を必要とする者に提供することができる。また更に商品容器にＩＣラベルを搭載する場合であっても、非常に薄いためデザイン性を損ねることがない。 With the thin film integrated circuit of the present invention having a very thin film thickness, information transactions or information management can be performed simply and in a short time. And it can provide a wide variety of information to those who need it. Furthermore, even when an IC label is mounted on a product container, the design is not impaired because it is very thin.
また本発明の薄膜集積回路は、無線タグに搭載されるシリコンウェハで作製されたＩＣのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がない。また、薄膜の厚さのバラツキも、集積回路を構成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度であり、バックグラインド処理による数〜数十μｍのばらつきと比べて飛躍的に小さく抑えることができる。 In addition, the thin film integrated circuit of the present invention does not need to be subjected to a back grinding process that causes cracks and polishing marks unlike an IC manufactured using a silicon wafer mounted on a wireless tag. Also, the variation in the thickness of the thin film depends on the variation in the film formation of each film constituting the integrated circuit, so it is about several hundred nm at most, and several to several tens μm by the back grinding process. Compared with the variation of the above, it can be drastically reduced.
以下に、本発明の実施の形態を図面に基づいて説明する。
但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings.
However, the present invention can be implemented in many different modes, and it is easy for those skilled in the art to make various changes in form and details without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
（実施の形態１）
本実施の形態では、本発明の薄膜集積回路の作製方法であって、剥離及び転写を用いて作製する場合について説明する。
(Embodiment 1)
In this embodiment mode, a method for manufacturing a thin film integrated circuit of the present invention, which is manufactured using peeling and transfer, will be described.
まず図１（Ａ）に示すように第１の基板１０上に、金属膜１１を形成する。なお、第１の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとなるように形成すればよい。 First, as shown in FIG. 1A, a metal film 11 is formed over a first substrate 10. Note that the first substrate only needs to have rigidity enough to withstand a subsequent peeling step. For example, a glass substrate, a quartz substrate, a ceramic substrate, a silicon substrate, a metal substrate, or a stainless steel substrate can be used. As the metal film, an element selected from W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, and Ir, or an alloy material or a compound material containing the element as a main component A single layer made of the above or a laminate of these can be used. For example, the metal film may be formed by a sputtering method using a metal target. Note that the metal film may be formed to have a thickness of 10 nm to 200 nm, preferably 50 nm to 75 nm.
金属膜の代わりに、上記金属が窒化された膜（例えば、窒化タングステンや窒化モリブデン）を用いても構わない。また金属膜の代わりに上記金属の合金膜（例えば、ＷとＭｏとの合金：ＷxＭｏ1-X）を用いてもよい。この場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲットを用いたり、第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを用いたスパッタリング法により形成すればよい。また更に、金属膜に窒素や酸素を添加してもよい。添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成したりすればよく、このときターゲットとして窒化金属を用いてもよい。 Instead of the metal film, a film obtained by nitriding the metal (for example, tungsten nitride or molybdenum nitride) may be used. Instead of the metal film, an alloy film of the above metal (for example, an alloy of W and Mo: W x Mo 1-X ) may be used. In this case, a plurality of targets such as a first metal (W) and a second metal (Mo) are used in the film forming chamber, or an alloy target of the first metal (W) and the second metal (Mo). What is necessary is just to form by the sputtering method using this. Furthermore, nitrogen or oxygen may be added to the metal film. For example, nitrogen or oxygen may be ion-implanted into the metal film, or a film formation chamber may be formed by sputtering in a nitrogen or oxygen atmosphere. At this time, metal nitride may be used as a target.
スパッタリング法を用いて金属膜を形成する場合、基板の周縁部の膜厚が不均一になるときがある。そのため、ドライエッチングによって周縁部の膜を除去することが好ましいが、その際、第１の基板がエッチングされないために、第１の基板１０と金属膜１１との間に窒化酸化珪素（ＳｉＯＮやＳｉＮＯ）膜等の窒素を有する絶縁膜を１００ｎｍ程度形成するとよい。 When a metal film is formed using a sputtering method, the film thickness at the peripheral edge of the substrate may be nonuniform. Therefore, it is preferable to remove the peripheral film by dry etching. At this time, since the first substrate is not etched, silicon nitride oxide (SiON or SiNO) is interposed between the first substrate 10 and the metal film 11. ) An insulating film containing nitrogen such as a film may be formed to a thickness of about 100 nm.
このように金属膜の形成方法を設定することにより、剥離工程を制御することができ、プロセスマージンが広がる。すなわち、例えば、金属の合金を用いた場合、合金の各金属の組成比を制御することにより、剥離工程を制御することができる。具体的には、剥離するための加熱温度の制御や、加熱処理の要否までも制御することができる。 By setting the formation method of the metal film in this way, the peeling process can be controlled and the process margin is widened. That is, for example, when a metal alloy is used, the peeling process can be controlled by controlling the composition ratio of each metal of the alloy. Specifically, it is possible to control the heating temperature for peeling and the necessity of heat treatment.
その後、金属膜１１上に被剥離層１２を形成する。この被剥離層は珪素を有する酸化膜と半導体膜を有し、非接触型ＩＣの場合にはアンテナを有してもよい。金属膜や基板からの不純物やゴミの侵入を防ぐため、被剥離層１２、特に半導体膜より下面に窒化珪素（ＳｉＮ）膜、窒化酸化珪素（ＳｉＯＮやＳｉＮＯ）膜等の窒素を有する絶縁膜を下地膜として設けると好ましい。 Thereafter, a layer to be peeled 12 is formed on the metal film 11. This peeled layer has an oxide film containing silicon and a semiconductor film, and may have an antenna in the case of a non-contact type IC. In order to prevent intrusion of impurities and dust from the metal film and the substrate, an insulating film having nitrogen such as a silicon nitride (SiN) film or a silicon nitride oxide (SiON or SiNO) film on the lower surface of the peeled layer 12, particularly the semiconductor film. It is preferable to provide it as a base film.
珪素を有する酸化膜は、スパッタリング法やＣＶＤ法により酸化シリコン、酸化窒化シリコン等を形成すればよい。なお珪素を有する酸化膜の膜厚は、金属膜の約２倍以上であることが望ましい。本実施の形態では、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。 As the oxide film containing silicon, silicon oxide, silicon oxynitride, or the like may be formed by a sputtering method or a CVD method. Note that the thickness of the oxide film containing silicon is preferably about twice or more that of the metal film. In this embodiment, the silicon oxide film is formed to a thickness of 150 to 200 nm by a sputtering method using a silicon target.
この珪素を有する酸化膜を形成するときに、金属膜上に当該金属を有する酸化物（金属酸化物）１３が形成される。また金属酸化物は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより金属膜表面に形成される薄い金属酸化物を用いることもできる。更にその他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して形成してもよい。 When the oxide film containing silicon is formed, an oxide (metal oxide) 13 containing the metal is formed on the metal film. The metal oxide is an aqueous solution containing sulfuric acid, hydrochloric acid or nitric acid, an aqueous solution in which sulfuric acid, hydrochloric acid or nitric acid is mixed with hydrogen peroxide, or a thin metal oxide formed on the surface of the metal film by treatment with ozone water. Can also be used. Furthermore, as other methods, plasma treatment in an oxygen atmosphere or oxidation treatment may be performed by generating ozone by irradiating ultraviolet rays in an oxygen-containing atmosphere, and heating to about 200 to 350 ° C. using a clean oven. May be formed.
金属酸化物の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、更に好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。 The thickness of the metal oxide may be 0.1 nm to 1 μm, preferably 0.1 nm to 100 nm, and more preferably 0.1 nm to 5 nm.
なお半導体膜と金属膜との間に設けられた珪素を有する酸化膜や下地膜等を合わせて絶縁膜と表記する。すなわち、金属膜と、金属酸化物と、絶縁膜と、半導体膜とが積層された状態、つまり絶縁膜の一方の面に半導体膜が設けられ、他方の面に金属酸化物及び金属膜が設けられる構造となっていればよい。 Note that an oxide film including silicon, a base film, and the like provided between the semiconductor film and the metal film are collectively referred to as an insulating film. That is, a metal film, a metal oxide, an insulating film, and a semiconductor film are stacked, that is, a semiconductor film is provided on one surface of the insulating film, and a metal oxide and a metal film are provided on the other surface. What is necessary is just to become the structure which can be.
また半導体膜に所定の作製工程を施し、半導体素子、例えば薄膜トランジスタ（ＴＦＴ）、有機ＴＦＴ、薄膜ダイオード等を形成する。これらの半導体素子が薄膜集積回路のＣＰＵやメモリ等を構成する。そして半導体素子を保護するために、半導体素子上にＤＬＣ或いは窒化炭素（ＣＮ）等の炭素を有する保護膜、又は窒化珪素（ＳｉＮ）或いは窒化酸化珪素（ＳｉＮＯやＳｉＯＮ）等の窒素を有する保護膜を設けると好ましい。炭素を有する保護膜と、窒素を有する保護膜を積層してもよい。 A predetermined manufacturing process is performed on the semiconductor film to form a semiconductor element such as a thin film transistor (TFT), an organic TFT, a thin film diode, or the like. These semiconductor elements constitute a CPU, a memory and the like of the thin film integrated circuit. In order to protect the semiconductor element, a protective film having carbon such as DLC or carbon nitride (CN) or a protective film having nitrogen such as silicon nitride (SiN) or silicon nitride oxide (SiNO or SiON) is provided on the semiconductor element. Is preferably provided. A protective film containing carbon and a protective film containing nitrogen may be stacked.
以上のような被剥離層１２を形成後、具体的には金属酸化物形成後、金属酸化物を結晶化させうるように加熱処理を行う。例えば、金属膜にＷ（タングステン）を用いる場合、４００℃以上で加熱処理を行うと、ＷＯ2又はＷＯ3の金属酸化物が結晶状態となる。また被剥離層１２が有する半導体膜を形成後に加熱を行うと、半導体膜の水素を拡散させることができる。この水素により金属酸化物の価数に変化が起こる場合が考えられる。このような加熱処理は、選択される金属膜により温度や要否を決定すればよい。すなわち剥離を容易に行うために、必要に応じて金属酸化物を結晶化しておけばよい。 After forming the layer to be peeled 12 as described above, specifically, after forming the metal oxide, heat treatment is performed so that the metal oxide can be crystallized. For example, when W (tungsten) is used for the metal film, if heat treatment is performed at 400 ° C. or higher, the metal oxide of WO 2 or WO 3 becomes a crystalline state. Further, when heating is performed after the semiconductor film included in the layer to be peeled 12 is formed, hydrogen in the semiconductor film can be diffused. The hydrogen may change the valence of the metal oxide. Such heat treatment may be performed by determining the temperature and necessity depending on the metal film selected. That is, in order to perform peeling easily, a metal oxide may be crystallized as necessary.
更に加熱処理は、半導体素子の作製工程と兼用させて工程数を低減させることができる。例えば、結晶性半導体膜を形成する場合の加熱炉やレーザ照射を用いて加熱処理を行うことができる。 Further, the heat treatment can be combined with a manufacturing process of a semiconductor element to reduce the number of steps. For example, heat treatment can be performed using a heating furnace or laser irradiation in the case of forming a crystalline semiconductor film.
次いで、図１（Ｂ）に示すように被剥離層１２を第２の基板１４を第１の接着剤１５で貼り付ける。なお、第２の基板１４は第１の基板１０よりも剛性の高い基板を用いることが好ましい。第１の接着剤１５としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱による剥離する熱剥離型或いは水により剥離する水溶性の接着剤、又は両面テープ等を使用するとよい。 Next, as illustrated in FIG. 1B, the layer to be peeled 12 is attached to the second substrate 14 with the first adhesive 15. The second substrate 14 is preferably a substrate having higher rigidity than the first substrate 10. As the first adhesive 15, a peelable adhesive, for example, an ultraviolet peeling type that peels off by ultraviolet rays, a thermal peeling type that peels off by heat, a water-soluble adhesive that peels off by water, or a double-sided tape may be used.
そして、金属膜１１が設けられている第１の基板１０を、物理的手段を用いて剥離する（図１（Ｃ））。図面は模式図であるため記載していないが、結晶化された金属酸化物の層内、又は金属酸化物の両面の境界（界面）、すなわち金属酸化物と金属膜との界面或いは金属酸化物と被剥離層との界面で剥がれる。こうして、被剥離層１２を第１の基板１０から剥離することができる。 Then, the first substrate 10 provided with the metal film 11 is peeled off using physical means (FIG. 1C). Although the drawing is a schematic diagram, it is not described, but the crystallized metal oxide layer or the boundary (interface) between both sides of the metal oxide, that is, the interface between the metal oxide and the metal film or the metal oxide And peeled off at the interface between the layer to be peeled off. In this way, the layer to be peeled 12 can be peeled from the first substrate 10.
このとき剥離を容易に行うため、基板の一部を切断し、切断面における剥離界面、すなわち金属膜と金属酸化物との界面付近にカッター等で傷を付けるとよい。 At this time, in order to perform peeling easily, a part of the substrate may be cut and scratched with a cutter or the like near the peeling interface on the cut surface, that is, near the interface between the metal film and the metal oxide.
次いで図１（Ｄ）に示すように、剥離した被剥離層１２を、第２の接着剤１６により転写体（移し替える先）となる第３の基板（例えばラベル）１７に貼り付ける。第２の接着剤１６としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤或いは樹脂添加剤等の接着剤又は両面テープ等を用いればよい。また第３の基板が接着性を有する場合は、第２の接着剤は要しない。 Next, as shown in FIG. 1D, the peeled layer 12 to be peeled is attached to a third substrate (for example, a label) 17 to be a transfer body (a destination to be transferred) by the second adhesive 16. As the second adhesive 16, an ultraviolet curable resin, specifically, an adhesive such as an epoxy resin adhesive or a resin additive, a double-sided tape, or the like may be used. Further, when the third substrate has adhesiveness, the second adhesive is not necessary.
第３の基板の材料としては、紙又はポリエチレンテレフタレート、ポリカーボネート、ポリアリレート或いはポリエーテルスルフォン等のプラスチック材料などのフレキシブル（可撓）性を有する基板（フィルム基板と表記する）用いることができる。またコーティング等により、フィルム基板表面の凹凸を低減させたり、硬性、耐性や安定性を高めておいてもよい。 As a material for the third substrate, a substrate having flexibility (denoted as a film substrate) such as paper or a plastic material such as polyethylene terephthalate, polycarbonate, polyarylate, or polyether sulfone can be used. Moreover, the unevenness | corrugation of the film substrate surface may be reduced by coating etc., and hardness, tolerance, and stability may be improved.
次いで、第１の接着剤１５を除去し、第２の基板１４を剥がす（図１（Ｅ））。具体的には、第１の接着剤を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。 Next, the first adhesive 15 is removed, and the second substrate 14 is peeled off (FIG. 1E). Specifically, irradiation with ultraviolet light, heating, or washing with water may be performed in order to remove the first adhesive.
なお第１の接着剤の除去と、第２の接着剤の硬化は一工程で行ってもよい。例えば、第１の接着剤と第２の接着剤とを、それぞれ熱剥離型樹脂と熱硬化型樹脂、又は紫外線剥離型樹脂と紫外線硬化型樹脂とを用いる場合、一度の加熱や紫外線照射により除去と硬化とを行うことができる。なお実施者が、第３の基板の透光性等を考慮して接着剤を選択すればよい。 Note that the removal of the first adhesive and the curing of the second adhesive may be performed in one step. For example, the first adhesive and the second adhesive are removed by one heating or ultraviolet irradiation when using a heat-peelable resin and a thermosetting resin, or an ultraviolet-peelable resin and an ultraviolet-curable resin, respectively. And curing. Note that the practitioner may select an adhesive in consideration of the translucency of the third substrate.
以上のようにして本発明の薄膜集積回路が完成する。その後、薄膜集積回路をカード、容器やラベル等の商品に貼り付け薄膜集積回路装置、つまり薄膜集積回路が搭載された商品が完成する。もちろん、薄膜集積回路がラベル間に狭持されるようなＩＣラベルを形成して、商品に搭載（接着、付着）してもよい。なお、商品の表面は瓶の側面のように曲面であってもよい。 As described above, the thin film integrated circuit of the present invention is completed. Thereafter, the thin film integrated circuit is attached to a product such as a card, a container, or a label to complete a thin film integrated circuit device, that is, a product on which the thin film integrated circuit is mounted. Of course, an IC label in which the thin film integrated circuit is sandwiched between the labels may be formed and mounted (adhered or adhered) on the product. The surface of the product may be a curved surface like the side of the bottle.
なお金属酸化物１３は、薄膜集積回路において全て除去されている場合、又は一部或いは大部分が被剥離層下面に点在（残留）している場合がある。なお金属酸化物が残留している場合は、エッチング等により除去してもよい。更にこのとき、珪素を有する酸化膜を除去しても構わない。 Note that the metal oxide 13 may be completely removed from the thin film integrated circuit, or a part or most of the metal oxide 13 may be scattered (residual) on the lower surface of the layer to be peeled. If metal oxide remains, it may be removed by etching or the like. Further, at this time, the oxide film containing silicon may be removed.
次に、図１とは異なる薄膜集積回路装置の作製方法であって、被剥離層を商品の表面に転写しＩＣラベルを形成する例を、図２を用いて説明する。 Next, an example of a method for manufacturing a thin film integrated circuit device different from that in FIG. 1 in which an peeled layer is transferred to the surface of a product and an IC label is formed will be described with reference to FIGS.
図２（Ａ）には、第１の基板を剥離し、第２の接着剤１６を介してカードや容器等の商品１８の表面に被剥離層１２を転写する。 In FIG. 2A, the first substrate is peeled off, and the peeled layer 12 is transferred to the surface of the product 18 such as a card or a container via the second adhesive 16.
次いで図２（Ｂ）に示すように、第２の基板１４を剥離する。剥離の方法は図１を参照すればよい。 Next, as shown in FIG. 2B, the second substrate 14 is peeled off. Refer to FIG. 1 for the peeling method.
そして図２（Ｃ）に示すように、被剥離層を覆ってラベル１７を接着してＩＣラベル搭載の商品が完成する。ラベルは接着面を有しており、薄膜集積回路を覆って固定する。このとき、ＩＣとラベルとの間に窒化酸化珪素（ＳｉＮＯやＳｉＯＮ等）の窒素を有する絶縁膜、又はＤＬＣ（ダイヤモンドライクカーボン）やＣＮ（窒化炭素）膜等の炭素を有する絶縁膜を設けるとよい。また窒素を有する絶縁膜と、炭素を有する絶縁膜とを積層してもよい。更に保護膜は商品全体を覆って設けると好ましい。 Then, as shown in FIG. 2C, the label 17 is adhered to cover the layer to be peeled off, and the product with the IC label is completed. The label has an adhesive surface and covers and fixes the thin film integrated circuit. At this time, an insulating film having nitrogen such as silicon nitride oxide (SiNO, SiON, etc.) or an insulating film having carbon such as DLC (diamond-like carbon) or CN (carbon nitride) film is provided between the IC and the label. Good. Alternatively, an insulating film containing nitrogen and an insulating film containing carbon may be stacked. Further, it is preferable that the protective film is provided so as to cover the entire product.
また以上のような方法を用いて、大型基板に複数の薄膜集積回路を多面取りすることによって、大量生産することができ、薄膜集積回路、つまり薄膜集積回路装置の低コスト化を図ることができる。 In addition, by using the above-described method, a plurality of thin film integrated circuits can be mass-produced on a large substrate, so that mass production can be achieved, and the cost of a thin film integrated circuit, that is, a thin film integrated circuit device can be reduced. .
なお本発明の薄膜集積回路は上述した転写や剥離によって作製する方法以外にも、ウェットエッチング、ドライエッチング、又はレーザ照射により第１の基板から被剥離層を剥離したり、第１の基板をエッチング除去した後、第３の基板へ転写してもよい。 Note that the thin film integrated circuit of the present invention can be formed by peeling the layer to be peeled from the first substrate or etching the first substrate by wet etching, dry etching, or laser irradiation, in addition to the method of manufacturing by transfer or peeling described above. After removal, it may be transferred to a third substrate.
以上のような本発明の薄膜集積回路は、無線タグに使用されるシリコンウェハで作製されたＩＣの膜厚が５０μｍ程度であるのに対し、膜厚が２５０〜７５０ｎｍ、好ましくは５００ｎｍ以下の薄膜の半導体膜を用いて形成するため非常に薄くなる。例えば、能動素子となる半導体膜と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、一層の配線と、保護膜とからなる場合、１５００〜３０００ｎｍといった飛躍的に薄い薄膜集積回路を形成することができる。その結果、本発明の薄膜集積回路はカードや容器等の商品へ貼り付けてもデザイン性を損ねることはない。 The thin film integrated circuit of the present invention as described above is a thin film having a film thickness of 250 to 750 nm, preferably 500 nm or less, whereas the film thickness of an IC made of a silicon wafer used for a wireless tag is about 50 μm. It is very thin because it is formed using this semiconductor film. For example, in the case of a semiconductor film serving as an active element, a gate insulating film, a gate electrode, an interlayer insulating film, a single layer of wiring, and a protective film, a remarkably thin thin film integrated circuit of 1500 to 3000 nm is formed. be able to. As a result, the thin film integrated circuit of the present invention does not impair the design even if it is attached to a product such as a card or a container.
また本発明の薄膜集積回路は、シリコンウェハで作製されたＩＣのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がない。また、薄膜の厚さのバラツキも、半導体膜等の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度であり、バックグラインド処理による数〜数十μｍのばらつきと比べて格段に小さく抑えることができる。 In addition, the thin film integrated circuit of the present invention does not need to be subjected to back grinding processing that causes cracks and polishing marks unlike an IC manufactured using a silicon wafer. In addition, the variation in the thickness of the thin film depends on the variation in the film formation of the semiconductor film and the like, so it is about several hundred nanometers at most. Compared with the variation of several to several tens of μm due to the back grinding process. Can be significantly reduced.
（実施の形態２）
本実施の形態では、薄膜集積回路の構成及び非接触型ＩＣの原理について説明する。なお非接触型の薄膜集積回路は、例えば容器の形状が曲面等を有するため、非接触で読み取ることができるＩＣラベルとして採用される。
(Embodiment 2)
In this embodiment mode, a structure of a thin film integrated circuit and a principle of a contactless IC will be described. Note that a non-contact thin film integrated circuit is employed as an IC label that can be read in a non-contact manner, for example, because the container has a curved surface or the like.
まず、図５に非接触型の薄膜集積回路の原理をブロック図で示す。非接触型の集積回路部５０は、ＣＰＵ５１と、メモリ５２と、Ｉ／Ｏポート５３と、コプロセッサ５４を有し、パス５５を介してデータ交換を行っている。更にＩＣはＲＦ（無線）インタフェース５６と、非接触インタフェース５７とを有している。そして、読み取り手段であるリーダ／ライタ６０は、非接触インタフェース６１と、インタフェース回路６２とを有し、ＩＣをリーダ／ライタへかざし、各非接触インタフェース間で電波等により情報伝達・交換が行われる。そしてリーダ／ライタの、インタフェース回路によりホストコンピュータと情報伝達・交換をしている。もちろんホストコンピュータがリーダ／ライタ手段を有していても構わない。
First, FIG. 5 is a block diagram showing the principle of a non-contact type thin film integrated circuit. The non-contact type integrated
メモリにはPROM、EPROM 又はEEPROMが利用される。PROMやEPROMの場合はカードを発行する時以外は書込みができないが、EEPROMは書き換えが可能である。これらメモリは、用途に応じて選択すればよい。 PROM, EPROM or EEPROM is used for the memory. In the case of PROM and EPROM, writing is not possible except when a card is issued, but EEPROM can be rewritten. What is necessary is just to select these memories according to a use.
非接触型のＩＣの特徴は、コイル状に巻かれたアンテナの電磁誘導作用（電磁誘導方式）、相互誘導作用（電磁結合方式）又は静電気による誘導作用（静電結合方式）により電力が供給される点である。また、このアンテナの巻き数を制御することにより、受信する周波数の高さを選ぶことができる。 The non-contact type IC is characterized in that power is supplied by the electromagnetic induction effect (electromagnetic induction method), mutual induction effect (electromagnetic coupling method) or static induction effect (electrostatic coupling method) of the coiled antenna. It is a point. Further, by controlling the number of turns of the antenna, the height of the frequency to be received can be selected.
そして図３には、非接触型の薄膜集積回路の具体的な構成の上面図を示す。アンテナ３１と、電流回路３２と、上述したＣＰＵ３３やメモリ３４等を含む集積回路部３５を有し、アンテナは電流回路を介してＩＣに接続されている。電流回路３２は、例えばダイオードと、容量とを有する構成であればよく、アンテナが受信する交流周波を直流に変換する機能を有する。 FIG. 3 shows a top view of a specific configuration of a non-contact type thin film integrated circuit. The antenna 31, the current circuit 32, and the integrated circuit unit 35 including the CPU 33 and the memory 34 described above are included, and the antenna is connected to the IC through the current circuit. The current circuit 32 may be configured to have, for example, a diode and a capacitor, and has a function of converting the AC frequency received by the antenna into DC.
次いで図３のａ−ａ’における断面図である図４を参照しながら、ＩＣラベルの具体的な作製方法について説明する。なお図４では、図６（Ｃ）のようにラベル間に薄膜集積回路を狭持する場合で説明する。 Next, a specific method for manufacturing an IC label will be described with reference to FIG. 4 which is a cross-sectional view taken along line a-a ′ of FIG. 3. Note that FIG. 4 illustrates the case where a thin film integrated circuit is sandwiched between labels as in FIG.
図４（Ａ）は、第１のラベル４０上に接着剤４１を介して、金属酸化物４２、珪素を有する酸化膜４３、窒素を有する絶縁膜を含む下地膜４４、不純物領域を有する半導体膜、ゲート絶縁膜を介してゲート電極、ゲート電極を覆って第１の層間絶縁膜４６、第２の層間絶縁膜４７、不純物領域に接続された配線、配線と同一層（同一レイヤ）にアンテナ４９、配線及びアンテナを覆って保護膜４９、保護膜を介して第２のラベル５０が設けられる構成を示す。なお接触型薄膜集積回路の場合は、アンテナを設けない構成とすればよい。
4A shows a
半導体膜、不純物領域、ゲート電極等は公知の方法で作製すればよく、例えば下地膜はＳｉＮＯとＳｉＯＮとの積層構造、配線はアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）から選ばれる金属膜の単層又は積層構造（例えば、Ｔｉ/Ａｌ−Ｓｉ/Ｔｉ）、ゲート電極はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素の単層又は積層（例えば、Ｗ／ＴａＮ）構造を有し、半導体膜はシリコン、又はシリコンゲルマを有する材料、第１の層間絶縁膜は窒素を有する絶縁膜（パッシベーション膜）、第２の層間絶縁膜は無機材料又は有機材料、から形成すればよい。 The semiconductor film, the impurity region, the gate electrode, and the like may be manufactured by a known method. For example, the base film is a laminated structure of SiNO and SiON, and the wiring is aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten ( W) or a single layer or laminated structure of a metal film selected from silicon (Si) (for example, Ti / Al-Si / Ti), the gate electrode is tantalum (Ta), tungsten (W), titanium (Ti), molybdenum ( Mo), aluminum (Al), copper (Cu) element single layer or laminated (for example, W / TaN) structure, the semiconductor film is silicon or silicon germanium material, first interlayer The insulating film may be formed of an insulating film containing nitrogen (passivation film), and the second interlayer insulating film may be formed of an inorganic material or an organic material.
保護膜は、接着性を高めるために、平坦性を有する有機樹脂膜を用いるとよい。更に半導体膜への不純物を防止するために窒化珪素（ＳｉＮ）膜或いは窒化酸化珪素（ＳｉＮＯやＳｉＯＮ）膜等の窒素を有する絶縁膜、又はＤＬＣやＣＮ等の炭素を有する絶縁膜、それらが積層された絶縁膜を形成するとよい。 For the protective film, an organic resin film having flatness may be used in order to improve adhesion. Further, in order to prevent impurities in the semiconductor film, an insulating film containing nitrogen such as a silicon nitride (SiN) film or a silicon nitride oxide (SiNO or SiON) film, or an insulating film containing carbon such as DLC or CN, which is laminated A formed insulating film may be formed.
つまり図４（Ａ）に示す構成の特徴は、アンテナが配線と同一のレイヤで形成することである。アンテナの作製条件は適宜設定すればよく、例えば、配線材料を用いて配線と同時に所定形状にエッチングしたり、インクジェット法や印刷法により導電ペースト（具体的には銀ペースト）を用いて形成したり、第２の層間絶縁膜に凹部を形成しアンテナ材料を流し込み、エッチバックによりパターニングして形成すればよい。 That is, the feature of the structure illustrated in FIG. 4A is that the antenna is formed in the same layer as the wiring. The antenna manufacturing conditions may be set as appropriate. For example, the wiring material is used to etch the wiring into a predetermined shape simultaneously with the wiring, or the conductive paste (specifically, silver paste) is formed by an inkjet method or a printing method. A recess may be formed in the second interlayer insulating film, an antenna material may be poured, and patterning may be performed by etch back.
図４（Ｂ）は（Ａ）と異なり、アンテナ４８をゲート電極と同一のレイヤに形成する例を示す。すなわち、ゲート材料を用いてゲート電極と同時に所定な形状にエッチングしたり、インクジェット法や印刷法により導電ペースト（具体的には銀ペースト）を用いて形成したり、第１の層間絶縁膜やゲート絶縁膜に凹部を形成しアンテナ材料を流し込んで形成する。なお接触型ＩＣの場合はアンテナを設けない構成とすればよい。 FIG. 4B shows an example in which the antenna 48 is formed in the same layer as the gate electrode, unlike FIG. That is, a gate material is used to etch into a predetermined shape at the same time as the gate electrode, a conductive paste (specifically, a silver paste) is formed by an inkjet method or a printing method, a first interlayer insulating film or a gate is formed. A recess is formed in the insulating film and the antenna material is poured into the insulating film. Note that in the case of a contact type IC, an antenna may be omitted.
図４（Ｃ）は、（Ａ）及び（Ｂ）と異なり、アンテナとＩＣ部分とを別に形成する例を示す。CPUやメモリを有するＩＣを所定の位置に転写し、アンテナ４８をインクジェット法や印刷法により導電ペースト（具体的には銀ペースト）を用いて形成する。そして導電ペースト上を保護膜４９で覆う。もちろん保護膜４９とは異なる保護膜を用いても構わない。このとき、アンテナと集積回路部との配置は適宜設定すればよい。なお接触型ＩＣの場合はアンテナを設けない構成とすればよい。
FIG. 4C shows an example in which an antenna and an IC portion are separately formed, unlike (A) and (B). An IC having a CPU and a memory is transferred to a predetermined position, and the antenna 48 is formed using a conductive paste (specifically, a silver paste) by an inkjet method or a printing method. Then, the conductive paste is covered with a
なお図４において、ラベルに薄膜集積回路を転写したのち接着剤でカードや容器等の商品に固定する場合はラベル５０が商品となり、薄膜集積回路を商品へ直接的に転写する場合はラベル４０が商品となる。
In FIG. 4, when the thin film integrated circuit is transferred to the label and then fixed to a product such as a card or a container with an adhesive, the
更に図１０には、薄膜集積回路を曲面に搭載する場合、つまり薄膜集積回路に応力を加えて変形させるときにおける、薄膜トランジスタ等の半導体素子への応力破壊を防止する構成例を示す。なお、図１０は容器やカード等の商品１００に搭載される薄膜集積回路であって、ＣＰＵ３３とメモリ３４周辺を示す。また図４（Ａ）〜（Ｃ）に記載のいずれかに記載の構成を有する非接触型及び接触型のいずれの薄膜集積回路にも適応できる。
Further, FIG. 10 shows a configuration example for preventing stress destruction to a semiconductor element such as a thin film transistor when the thin film integrated circuit is mounted on a curved surface, that is, when the thin film integrated circuit is deformed by applying stress. FIG. 10 shows a thin film integrated circuit mounted on a
まず図１０（Ａ）に示すように、薄膜トランジスタの第１の層間絶縁膜まで形成する。その後、半導体膜上にマスクを配置し、半導体膜が設けられていない領域において、第１の層間絶縁膜、ゲート絶縁膜及び下地膜をエッチング除去し、開口部を形成する。エッチングは所定の選択比が取れる方法を用いればよく、例えばドライエッチングを用いればよい。 First, as shown in FIG. 10A, the first interlayer insulating film of the thin film transistor is formed. After that, a mask is placed over the semiconductor film, and the first interlayer insulating film, the gate insulating film, and the base film are removed by etching in a region where the semiconductor film is not provided, thereby forming an opening. Etching may be performed using a method capable of obtaining a predetermined selection ratio. For example, dry etching may be used.
次いで開口部を覆うように、無機材料と比較して弾性の高いポリイミド等の有機材料を有する第２の層間絶縁膜４７を形成する。すると、半導体膜の周囲（縁、エッジ）までが、第２の層間絶縁膜で囲まれる状態となる。その結果、変形時の応力は、有機材料を有する第２の層間絶縁膜に集中し、主に第２の層間絶縁膜が変形するので、薄膜トランジスタへかかる応力が低減される。また変形が生じる場合に、最も応力が負荷される箇所（エッジ、角）が、半導体膜のエッジではなく下地膜のエッジとなるため、半導体膜のエッジや界面で生じる応力集中を抑えることができる。
Next, a second
すなわち本構成は、半導体膜のエッジ以外を、最も応力が負荷される箇所となるように開口部を形成すればよく、下地膜のエッジへ応力集中を付加させる構成に限定されるものではない。例えば、積層される第１及び第２の下地膜を設ける場合、第１の下地膜までに開口部を形成することにより、半導体膜への応力緩和を施してもよい。 That is, the present configuration is not limited to the configuration in which the opening is formed so as to be the most stressed portion other than the edge of the semiconductor film, and the stress concentration is added to the edge of the base film. For example, in the case where the first and second base films to be stacked are provided, stress may be applied to the semiconductor film by forming an opening until the first base film.
このように薄膜トランジスタごとに開口部を形成し分離すると、応力を分散する箇所が多数設けられるため、曲面のカーブが急な場合、つまり曲率半径の小さい場合であっても半導体素子を破壊することなく、薄膜集積回路を搭載することができる。 In this way, when an opening is formed and separated for each thin film transistor, a large number of stress distribution points are provided, so that even when the curved surface has a sharp curve, that is, when the curvature radius is small, the semiconductor element is not destroyed. A thin film integrated circuit can be mounted.
また配線は、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするとよい。 In addition, the wiring is formed so as to have a metal material having excellent malleability and ductility, and more preferably, the wiring is made thick to withstand stress due to deformation.
なお図１０（Ａ）では、薄膜トランジスタごとに開口部を形成する例を説明したが、回路ブロックごと、つまりＣＰＵやメモリごとに開口部を形成し分離してもよい。回路ブロックごとに分離する場合、薄膜トランジスタごとに分離する場合と比較して開口部の作製工程が容易であり、薄膜トランジスタ間に開口部を設けないため、隣り合う薄膜トランジスタ間の距離が小さくなり集積度が向上する。 Although FIG. 10A illustrates an example in which an opening is formed for each thin film transistor, the opening may be formed and separated for each circuit block, that is, for each CPU or memory. In the case of separation for each circuit block, the manufacturing process of the opening is easier than in the case of separation for each thin film transistor, and since no opening is provided between the thin film transistors, the distance between adjacent thin film transistors is reduced and the degree of integration is reduced. improves.
次に、回路ブロックごとに分離し、複数の層間絶縁膜を積層しながら配線を設ける例を示す。例えば図１０（Ｂ）に示すように、複数の第２の層間絶縁膜４７（ａ）と４７（ｂ）と、ソース・ドレイン電極とソース線やドレイン線とを接続する配線とを積層して設ける。この場合、第２の層間絶縁膜４７（ａ）及び４７（ｂ）に有機材料を用いるとよく、少なくとも最上の第２の層間絶縁膜４７（ｂ）に有機材料を用い、開口部に有機材料が充填されていればよい。最上の第２の層間絶縁膜のみに有機材料を使用すると、薄膜トランジスタへの加熱処理が終了してから形成することができるため、耐熱性の低めのアクリル等を採用でき、有機材料の選択肢が広がる。 Next, an example will be described in which wiring is provided while separating each circuit block and laminating a plurality of interlayer insulating films. For example, as shown in FIG. 10B, a plurality of second interlayer insulating films 47 (a) and 47 (b) and wirings connecting the source / drain electrodes and the source lines / drain lines are laminated. Provide. In this case, an organic material may be used for the second interlayer insulating films 47 (a) and 47 (b), an organic material is used for at least the uppermost second interlayer insulating film 47 (b), and an organic material is used for the opening. As long as it is filled. When an organic material is used only for the uppermost second interlayer insulating film, it can be formed after the heat treatment for the thin film transistor is completed, so that a heat-resistant acrylic or the like can be employed, and the choice of the organic material is expanded. .
次いで回路ブロックごとに分離し、薄膜トランジスタを積層した構造を有する薄膜集積回路を示す。積層構造は、図１又は図２に示す方法により薄膜トランジスタが形成された状態で剥離及び転写を行って作製すればよい。本発明の薄膜集積回路は非常に膜厚が薄いため、積層しても構わない。 Next, a thin film integrated circuit having a structure in which each circuit block is separated and thin film transistors are stacked is shown. The stacked structure may be manufactured by peeling and transferring in a state where a thin film transistor is formed by the method shown in FIG. Since the thin film integrated circuit of the present invention is very thin, it may be stacked.
例えば図１０（Ｃ）に示すような積層構造の薄膜集積回路の場合、各薄膜トランジスタにおける第２の層間絶縁膜４７は、すべて弾性の高い有機材料を有するように形成する。例えば、図１０（Ｂ）に示す構成において、各薄膜トランジスタにおける第２の層間絶縁膜に有機材料を使用し、薄膜トランジスタ間を接続する配線層の層間絶縁膜にも有機材料を使用するとよい。
For example, in the case of a thin film integrated circuit having a stacked structure as shown in FIG. 10C, the second
図１０に示すように開口部を形成し、開口部に応力を緩和する弾性の高い有機材料を有する第２の層間絶縁間を設けるとよい。 As shown in FIG. 10, an opening is formed, and a second interlayer insulating layer having a highly elastic organic material that relieves stress is preferably provided in the opening.
以上のような本発明の非接触型の薄膜集積回路はカードリーダ／ライタとの距離が〜２ｍｍである遠隔型、〜７０ｃｍである近傍型、〜１０ｃｍである近接型、数ｃｍである密着型とすることができる。また生産、製造現場での作業を考えると近傍型から密着型が好ましい。 The non-contact type thin film integrated circuit of the present invention as described above is a remote type whose distance to the card reader / writer is ~ 2 mm, a proximity type which is ~ 70 cm, a proximity type which is ~ 10 cm, and a contact type which is several cm. It can be. In consideration of work at the production and manufacturing sites, the contact type is preferable from the proximity type.
周波数は、遠隔型ではマイクロ波、近傍型及び近接型では１３．５６ＭＨｚ、密着型では４．９１ＭＨｚが一般的に使用されているが、周波数を高め波長を短くすることによりアンテナの巻き数を小さくできる。 The frequency is generally microwave for remote type, 13.56 MHz for proximity type and proximity type, and 4.91 MHz for close contact type, but the number of antenna turns can be reduced by increasing the frequency and shortening the wavelength. it can.
また非接触型薄膜集積回路は接触型薄膜集積回路と比較すると、リーダ／ライタに接触せず、非接触で電源供給及び情報通信を行うため、破損せず、高い耐久性を有し、静電気等によるエラーの心配がない。更にはリーダ／ライタ自体の構成は複雑にならならず、薄膜集積回路をリーダ／ライタにかざせばよいので、取り扱いが容易である。 Compared with the contact type thin film integrated circuit, the non-contact type thin film integrated circuit is not in contact with the reader / writer and performs power supply and information communication without contact, so it is not damaged and has high durability, static electricity, etc. There is no worry about errors. Furthermore, the configuration of the reader / writer itself does not become complicated, and the thin film integrated circuit only needs to be held over the reader / writer, so that handling is easy.
以上のように形成される非接触型又は接触型の薄膜集積回路は非常に薄いため、カードや容器等の商品に薄膜集積回路を搭載してもデザイン性を損ねることがない。更に非接触型薄膜集積回路の場合、アンテナをＩＣとを一体形成でき、曲面を有する商品に直接転写することが容易になる。 The non-contact type or contact type thin film integrated circuit formed as described above is very thin. Therefore, even if the thin film integrated circuit is mounted on a product such as a card or a container, the design is not impaired. Further, in the case of a non-contact type thin film integrated circuit, the antenna can be integrally formed with the IC, and it is easy to directly transfer the product to a product having a curved surface.
（実施の形態３）
本実施の形態では、ＩＣラベル搭載の商品において、情報を読み取る方法について説明する。なお本実施の形態では、ＩＣラベルは非接触型である場合で説明する。
(Embodiment 3)
In this embodiment, a method for reading information in a product with an IC label is described. In the present embodiment, the case where the IC label is a non-contact type will be described.
図７（Ａ）に示すようなリーダ／ライタ本体７０のセンサー部７１に、薄膜集積回路７２が搭載された商品をかざす。そして表示部７３には、商品の原材料や原産地、生産（製造）工程ごとの検査結果や流通過程の履歴等が表示され、更に商品の説明等の商品に関する情報を表示させる。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。このようなリーダ／ライタは商品が陳列されている棚に設置しておけばよい。 A product on which the thin film integrated circuit 72 is mounted is placed over the sensor portion 71 of the reader / writer main body 70 as shown in FIG. The display unit 73 displays the raw material and origin of the product, the inspection result for each production (manufacturing) process, the history of the distribution process, and the like, and further displays information about the product such as a description of the product. Of course, it is not always necessary to provide a display unit in the reader / writer, and it may be provided separately. Such a reader / writer may be installed on a shelf on which products are displayed.
また図７（Ｂ）に示すように、個人が所有する携帯情報端末、例えば携帯電話機本体８０に、リーダ機能を搭載させ、本体の一部に設けられたセンサー部８１に薄膜集積回路８２が搭載された商品をかざし、表示部８３に情報を表示させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタとなる携帯情報端末に表示部を必ず設ける必要はなく、別に設けられてもよい。 Further, as shown in FIG. 7B, a reader function is mounted on a portable information terminal owned by an individual, for example, a mobile phone main body 80, and a thin film integrated circuit 82 is mounted on a sensor portion 81 provided in a part of the main body. The displayed product 83 is displayed over the displayed product. Then, similarly, information about the product is displayed. Of course, the display unit is not necessarily provided in the portable information terminal serving as the reader / writer, and may be provided separately.
また図７（Ｃ）に示すように、個人が所有する携帯可能なリーダ本体９０のセンサー部９１を薄膜集積回路９２が搭載された商品にかざし、表示部９３に情報を掲載させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。 Further, as shown in FIG. 7C, the sensor unit 91 of the portable reader main body 90 owned by the individual is held over a product on which the thin film integrated circuit 92 is mounted, and information is displayed on the display unit 93. Then, similarly, information about the product is displayed. Of course, it is not always necessary to provide a display unit in the reader / writer, and it may be provided separately.
本実施の形態では非接触型のリーダ／ライタについて説明したが、接触型であっても表示部に情報を表示させればよい。また非接触型又は接触型の薄膜集積回路が搭載される商品自体に表示部を設け、情報を表示させても構わない。 Although a non-contact type reader / writer has been described in this embodiment mode, information may be displayed on a display unit even in a contact type. In addition, a display unit may be provided on a product itself on which a non-contact type or contact type thin film integrated circuit is mounted to display information.
このように、無線タグ等により提供される情報と比べて、消費者は商品に関する豊富な情報を自由に入手することができる。もちろん、薄膜集積回路により商品管理を素早く正確に行うことができる。 Thus, compared with information provided by a wireless tag or the like, a consumer can freely obtain abundant information regarding products. Of course, the product management can be performed quickly and accurately by the thin film integrated circuit.
（実施の形態４）
本実施の形態では、ＩＣラベルを搭載した商品の管理方法及び情報や商品の流れについて説明する。なお本実施の形態では、ＩＣラベルは非接触型である場合で説明する。
(Embodiment 4)
In the present embodiment, a management method and information on a product on which an IC label is mounted and a flow of the product will be described. In the present embodiment, the case where the IC label is a non-contact type will be described.
図８に示すように、製造者からの商品出荷前又は販売者による商品陳列前に商品管理に必要な情報をホストコンピュータに入力する。例えば、ＩＣラベル２０４が搭載された複数の商品２００が梱包された段ボールを、ベルトコンベアのような搬送手段２０１を用いてリーダ／ライタ２０３にくぐらせ、コンピュータへ商品に関する情報を入力させる。このとき、コンピュータに直接リーダ／ライタを接続しておくこともできる。もちろんリーダ／ライタによる情報の入力は、段ボールごとでなく、一つ一つの商品に対して行ってもよい。 As shown in FIG. 8, information necessary for product management is input to the host computer before the product is shipped from the manufacturer or before the product is displayed by the seller. For example, a cardboard packed with a plurality of products 200 on which IC labels 204 are mounted is passed through a reader / writer 203 using a conveying means 201 such as a belt conveyor, and information related to the products is input to a computer. At this time, a reader / writer can be directly connected to the computer. Of course, the input of information by the reader / writer may be performed for each product instead of each cardboard.
薄膜集積回路に記録される多量の商品に関する情報は即座にコンピュータ２０２へ入力することができる。そしてコンピュータは、商品に関する情報を処理する機能を有するソフトを備えている。もちろんハードで情報処理を行ってもよい。その結果、従来のようにバーコードを一つずつ読み取る作業と比較して、情報処理に費やす時間、労力やミスが低減され、商品管理への負担が軽減される。 Information about a large amount of merchandise recorded in the thin film integrated circuit can be input to the computer 202 immediately. The computer is provided with software having a function of processing information related to products. Of course, information processing may be performed by hardware. As a result, the time, labor, and mistakes spent on information processing are reduced and the burden on merchandise management is reduced compared to the conventional operation of reading barcodes one by one.
また、生産（製造）者、販売者、及び消費者間の情報や商品の流れを図９に示す。生産（製造）者は販売者又は消費者に薄膜集積回路搭載の商品を提供する。そして販売者は、例えば消費者の精算時に料金情報、商品の売れ個数や購入時間等の販売情報を生産（製造）者に提供することができる。一方消費者は、個人情報等の購入情報を提供することができる。例えば薄膜集積回路搭載のクレジットカート、又は個人のリーダ等により購入情報を販売者や生産（製造）者へネットを介して提供できる。 FIG. 9 shows the flow of information and merchandise among producers (manufacturers), sellers, and consumers. A producer (manufacturer) provides a product with a thin film integrated circuit to a seller or a consumer. Then, for example, the seller can provide the producer (manufacturer) with sales information such as fee information, the number of products sold and the purchase time at the time of payment by the consumer. On the other hand, consumers can provide purchase information such as personal information. For example, purchase information can be provided to sellers and producers (manufacturers) via the net using a credit cart equipped with a thin film integrated circuit or a personal reader.
また販売者は薄膜集積回路により、消費者に商品情報の提供し、販売者は消費者から購入情報を得ることができる。このような販売情報や購入情報等は、貴重な情報であり、今後の販売戦略に役立つ。 Further, the seller can provide merchandise information to the consumer through the thin film integrated circuit, and the seller can obtain purchase information from the consumer. Such sales information and purchase information are valuable information and are useful for future sales strategies.
各種情報を提供する手段としては、薄膜集積回路から販売者や消費者の有するリーダが読み取った情報をコンピュータやネットワークを介して、その情報を生産（製造）者、販売者又は消費者に開示する方法がある。 As means for providing various kinds of information, information read by a reader possessed by a seller or consumer from a thin film integrated circuit is disclosed to the producer (manufacturer), seller or consumer via a computer or network. There is a way.
以上のような、多種多様な情報が薄膜集積回路を介して必要な者へ提供することができ、本発明の薄膜集積回路は商品取引又は商品管理上でも有用である。 As described above, a wide variety of information can be provided to those who need it through a thin film integrated circuit, and the thin film integrated circuit of the present invention is also useful in merchandise transactions or merchandise management.
Claims (13)
第１の基板上にタングステン膜（Ｗ膜）を形成し、
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯ ２ 又はＷＯ ３ を有する層を形成し、
前記珪素を有する酸化膜上に、半導体膜及び前記半導体膜上に形成されたゲート電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ゲート電極と同一のレイヤに、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、
前記被剥離層上に第２の基板を接着し、
前記第１の基板と前記被剥離層を、前記ＷＯ ２ 又はＷＯ ３ を有する層内、前記Ｗ膜と前記ＷＯ ２ 又はＷＯ ３ を有する層の境界、又は前記ＷＯ ２ 又はＷＯ ３ を有する層と前記珪素を有する酸化膜の境界で分離し、
前記被剥離層下に第３の基板を接着する
ことを特徴とする薄膜集積回路の作製方法。 A method of manufacturing a thin film integrated circuit that communicates information without contact,
Forming a tungsten film (W film) on the first substrate;
Forming an oxide film containing silicon on the W film and forming an oxide film containing silicon to form a layer having WO 2 or WO 3 which is an oxide of the W film on the W film;
A thin film transistor having a semiconductor film and a gate electrode formed on the semiconductor film on the oxide film containing silicon, and the same material and the same process in the same layer as the gate electrode, electrically connected to the thin film transistor Forming a layer to be peeled including an antenna formed by
Adhering a second substrate on the layer to be peeled,
Said layer to be peeled from the first substrate, a layer having the WO 2 or intralayer with WO 3, a boundary layer having the W film and the WO 2 or WO 3, or the WO 2 or WO 3 Separating at the boundary of the oxide film with silicon ,
A method for manufacturing a thin film integrated circuit, wherein a third substrate is bonded under the layer to be peeled.
第１の基板上にタングステン膜（Ｗ膜）を形成し、
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯ ２ 又はＷＯ ３ を有する層を形成し、
前記珪素を有する酸化膜上に、半導体膜、前記半導体膜上に形成されたゲート電極、並びに前記半導体膜に形成された不純物領域に電気的に接続されるソース電極及びドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ソース電極及び前記ドレイン電極と同一のレイヤに、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、
前記被剥離層上に第２の基板を接着し、
前記第１の基板と前記被剥離層を、前記ＷＯ ２ 又はＷＯ ３ を有する層内、前記Ｗ膜と前記ＷＯ ２ 又はＷＯ ３ を有する層の境界、又は前記ＷＯ ２ 又はＷＯ ３ を有する層と前記珪素を有する酸化膜の境界で分離し、
前記被剥離層下に第３の基板を接着する
ことを特徴とする薄膜集積回路の作製方法。 A method of manufacturing a thin film integrated circuit that communicates information without contact,
Forming a tungsten film (W film) on the first substrate;
Forming an oxide film containing silicon on the W film and forming an oxide film containing silicon to form a layer having WO 2 or WO 3 which is an oxide of the W film on the W film;
A thin film transistor having a semiconductor film on the oxide film containing silicon, a gate electrode formed on the semiconductor film, and a source electrode and a drain electrode electrically connected to an impurity region formed in the semiconductor film; the thin film transistor is electrically connected to the source electrode and the drain electrode and the same layer, to form a layer to be peeled including an antenna formed of the same material and the same process,
Adhering a second substrate on the layer to be peeled,
Said layer to be peeled from the first substrate, a layer having the WO 2 or intralayer with WO 3, a boundary layer having the W film and the WO 2 or WO 3, or the WO 2 or WO 3 Separating at the boundary of the oxide film with silicon ,
A method for manufacturing a thin film integrated circuit, wherein a third substrate is bonded under the layer to be peeled.
第１の基板上にタングステン膜（Ｗ膜）を形成し、
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯ ２ 又はＷＯ ３ を有する層を形成し、
前記珪素を有する酸化膜上に、半導体膜及び前記半導体膜上に形成されたゲート電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ゲート電極と同一のレイヤに、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、
第１の接着剤として紫外線剥離型樹脂を用い、前記第１の接着剤を介して前記被剥離層上に第２の基板を接着し、
前記第１の基板と前記被剥離層を、前記ＷＯ ２ 又はＷＯ ３ を有する層内、前記Ｗ膜と前記ＷＯ ２ 又はＷＯ ３ を有する層の境界、又は前記ＷＯ ２ 又はＷＯ ３ を有する層と前記珪素を有する酸化膜の境界で分離し、
第２の接着剤として紫外線硬化型樹脂を用い、前記第２の接着剤を介して前記被剥離層下に第３の基板を接着し、
前記被剥離層と前記被剥離層上に接着した前記第２の基板とを、前記第１の接着剤を除去して分離し、
前記第１の接着剤及び前記第２の接着剤に紫外線を照射することにより、前記第１の接着剤の除去と前記第２の接着剤の硬化を同一工程で行う
ことを特徴とする薄膜集積回路の作製方法。 A method of manufacturing a thin film integrated circuit that communicates information without contact,
Forming a tungsten film (W film) on the first substrate;
Forming an oxide film containing silicon on the W film and forming an oxide film containing silicon to form a layer having WO 2 or WO 3 which is an oxide of the W film on the W film ;
A thin film transistor having a semiconductor film and a gate electrode formed on the semiconductor film on the oxide film containing silicon, and the same material and the same process in the same layer as the gate electrode, electrically connected to the thin film transistor Forming a layer to be peeled including an antenna formed by
Using an ultraviolet peelable resin as the first adhesive, bonding the second substrate on the peeled layer via the first adhesive,
Said layer to be peeled from the first substrate, a layer having the WO 2 or intralayer with WO 3, a boundary layer having the W film and the WO 2 or WO 3, or the WO 2 or WO 3 Separating at the boundary of the oxide film with silicon,
An ultraviolet curable resin is used as the second adhesive, and the third substrate is bonded under the layer to be peeled through the second adhesive.
Separating the peelable layer and the second substrate adhered on the peelable layer by removing the first adhesive ;
Thin film integration characterized in that removal of the first adhesive and curing of the second adhesive are performed in the same process by irradiating the first adhesive and the second adhesive with ultraviolet rays. A method for manufacturing a circuit.
第１の基板上にタングステン膜（Ｗ膜）を形成し、Forming a tungsten film (W film) on the first substrate;
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯWO that is an oxide of the W film is formed on the W film by forming an oxide film having silicon on the W film, and forming the oxide film having silicon. ２2 又はＷＯOr WO ３3 を有する層を形成し、Forming a layer having
前記珪素を有する酸化膜上に、半導体膜、前記半導体膜上に形成されたゲート電極、並びに前記半導体膜に形成された不純物領域に電気的に接続されるソース電極及びドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ソース電極及び前記ドレイン電極と同一のレイヤ、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、A thin film transistor having a source electrode and a drain electrode electrically connected to a semiconductor film, a gate electrode formed on the semiconductor film, and an impurity region formed in the semiconductor film on the oxide film having silicon; Forming a peeled layer that is electrically connected to the thin film transistor and includes the same layer, the same material, and the antenna formed in the same process as the source electrode and the drain electrode;
第１の接着剤として紫外線剥離型樹脂を用い、前記第１の接着剤を介して前記被剥離層上に第２の基板を接着し、Using an ultraviolet peelable resin as the first adhesive, bonding the second substrate on the peeled layer via the first adhesive,
前記第１の基板と前記被剥離層を、前記ＷＯThe first substrate and the layer to be peeled are connected to the WO ２2 又はＷＯOr WO ３3 を有する層内、前記Ｗ膜と前記ＷＯIn the layer having the W film and the WO ２2 又はＷＯOr WO ３3 を有する層の境界、又は前記ＷＯA boundary of a layer having or the WO ２2 又はＷＯOr WO ３3 を有する層と前記珪素を有する酸化膜の境界で分離し、Is separated at the boundary between the layer having silicon and the silicon-containing oxide film,
第２の接着剤として紫外線硬化型樹脂を用い、前記第２の接着剤を介して前記被剥離層下に第３の基板を接着し、An ultraviolet curable resin is used as the second adhesive, and the third substrate is bonded under the layer to be peeled through the second adhesive.
前記被剥離層と前記被剥離層上に接着した前記第２の基板とを、前記第１の接着剤を除去して分離し、Separating the peelable layer and the second substrate adhered on the peelable layer by removing the first adhesive;
前記第１の接着剤及び前記第２の接着剤に紫外線を照射することにより、前記第１の接着剤の除去と前記第２の接着剤の硬化を同一工程で行うBy irradiating the first adhesive and the second adhesive with ultraviolet rays, the removal of the first adhesive and the curing of the second adhesive are performed in the same process.
ことを特徴とする薄膜集積回路の作製方法。A method for manufacturing a thin film integrated circuit.
第１の基板上にタングステン膜（Ｗ膜）を形成し、
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯ ２ 又はＷＯ ３ を有する層を形成し、
前記珪素を有する酸化膜上に、半導体膜及び前記半導体膜上に形成されたゲート電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ゲート電極と同一のレイヤに、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、
第１の接着剤として熱剥離型樹脂を用い、前記第１の接着剤を介して前記被剥離層上に第２の基板を接着し、
前記第１の基板と前記被剥離層を、前記ＷＯ ２ 又はＷＯ ３ を有する層内、前記Ｗ膜と前記ＷＯ ２ 又はＷＯ ３ を有する層の境界、又は前記ＷＯ ２ 又はＷＯ ３ を有する層と前記珪素を有する酸化膜の境界で分離し、
第２の接着剤として熱硬化型樹脂を用い、前記第２の接着剤を介して前記被剥離層下に第３の基板を接着し、
前記被剥離層と前記被剥離層上に接着した前記第２の基板とを、前記第１の接着剤を除去して分離し、
前記第１の接着剤及び前記第２の接着剤を加熱することにより、前記第１の接着剤の除去と前記第２の接着剤の硬化を同一工程で行う
ことを特徴とする薄膜集積回路の作製方法。 A method of manufacturing a thin film integrated circuit that communicates information without contact,
Forming a tungsten film (W film) on the first substrate;
Forming an oxide film containing silicon on the W film and forming an oxide film containing silicon to form a layer having WO 2 or WO 3 which is an oxide of the W film on the W film ;
A thin film transistor having a semiconductor film and a gate electrode formed on the semiconductor film on the oxide film containing silicon, and the same material and the same process in the same layer as the gate electrode, electrically connected to the thin film transistor Forming a layer to be peeled including an antenna formed by
Using a heat-peelable resin as the first adhesive, bonding the second substrate on the layer to be peeled through the first adhesive,
Said layer to be peeled from the first substrate, a layer having the WO 2 or intralayer with WO 3, a boundary layer having the W film and the WO 2 or WO 3, or the WO 2 or WO 3 Separating at the boundary of the oxide film with silicon,
Using a thermosetting resin as the second adhesive, and bonding the third substrate under the peeled layer through the second adhesive,
Separating the peelable layer and the second substrate adhered on the peelable layer by removing the first adhesive ;
A thin film integrated circuit characterized in that the first adhesive and the second adhesive are heated to remove the first adhesive and cure the second adhesive in the same process. Manufacturing method.
第１の基板上にタングステン膜（Ｗ膜）を形成し、Forming a tungsten film (W film) on the first substrate;
前記Ｗ膜上に珪素を有する酸化膜を形成し、前記珪素を有する酸化膜を形成することにより前記Ｗ膜上に前記Ｗ膜の酸化物であるＷＯWO that is an oxide of the W film is formed on the W film by forming an oxide film having silicon on the W film, and forming the oxide film having silicon. ２2 又はＷＯOr WO ３3 を有する層を形成し、Forming a layer having
前記珪素を有する酸化膜上に、半導体膜、前記半導体膜上に形成されたゲート電極、並びに前記半導体膜に形成された不純物領域に電気的に接続されるソース電極及びドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続され、前記ソース電極及び前記ドレイン電極と同一のレイヤ、同一材料及び同一工程で形成されるアンテナとを含む被剥離層を形成し、A thin film transistor having a source electrode and a drain electrode electrically connected to a semiconductor film, a gate electrode formed on the semiconductor film, and an impurity region formed in the semiconductor film on the oxide film containing silicon; Forming a peeled layer that is electrically connected to the thin film transistor and includes the same layer, the same material, and the antenna formed in the same process as the source electrode and the drain electrode;
第１の接着剤として熱剥離型樹脂を用い、前記第１の接着剤を介して前記被剥離層上に第２の基板を接着し、Using a heat-peelable resin as the first adhesive, bonding the second substrate on the layer to be peeled through the first adhesive,
前記第１の基板と前記被剥離層を、前記ＷＯThe first substrate and the layer to be peeled are connected to the WO ２2 又はＷＯOr WO ３3 を有する層内、前記Ｗ膜と前記ＷＯIn the layer having the W film and the WO ２2 又はＷＯOr WO ３3 を有する層の境界、又は前記ＷＯA boundary of a layer having or WO ２2 又はＷＯOr WO ３3 を有する層と前記珪素を有する酸化膜の境界で分離し、Is separated at the boundary between the layer having silicon and the silicon-containing oxide film,
第２の接着剤として熱硬化型樹脂を用い、前記第２の接着剤を介して前記被剥離層下に第３の基板を接着し、Using a thermosetting resin as the second adhesive, and bonding the third substrate under the peeled layer through the second adhesive,
前記被剥離層と前記被剥離層上に接着した前記第２の基板とを、前記第１の接着剤を除去して分離し、Separating the peelable layer and the second substrate adhered on the peelable layer by removing the first adhesive;
前記第１の接着剤及び前記第２の接着剤を加熱することにより、前記第１の接着剤の除去と前記第２の接着剤の硬化を同一工程で行うBy heating the first adhesive and the second adhesive, the removal of the first adhesive and the curing of the second adhesive are performed in the same process.
ことを特徴とする薄膜集積回路の作製方法。A method for manufacturing a thin film integrated circuit.
スパッタリング法により前記珪素を有する酸化膜を形成する
ことを特徴とする薄膜集積回路の作製方法。 In any one of Claims 1 thru | or 6 ,
A method for manufacturing a thin film integrated circuit, wherein the oxide film containing silicon is formed by a sputtering method.
前記ＷＯ ２ 又はＷＯ ３ を有する層を形成した後、加熱処理を行うことにより、前記ＷＯ ２ 又はＷＯ ３ を有する層を結晶化させる
ことを特徴とする薄膜集積回路の作製方法。 In any one of Claims 1 thru | or 7 ,
After forming the layer having the WO 2 or WO 3, by heat treatment, a method for manufacturing a thin film integrated circuit, characterized in that crystallizing the layer having the WO 2 or WO 3.
前記珪素を有する酸化膜と前記半導体膜の間に、窒化珪素又は窒化酸化珪素からなる絶縁膜を形成する
ことを特徴とする薄膜集積回路の作製方法。 In any one of Claims 1 thru | or 8 ,
A method for manufacturing a thin film integrated circuit, wherein an insulating film made of silicon nitride or silicon nitride oxide is formed between the oxide film containing silicon and the semiconductor film.
前記第１の基板上に形成された前記被剥離層上に、窒素を有する絶縁膜若しくは炭素を有する絶縁膜の単層膜、又は積層膜を形成する
ことを特徴とする薄膜集積回路の作製方法。 In any one of Claims 1 thru | or 9 ,
A method for manufacturing a thin film integrated circuit, comprising: forming a single-layer film or a laminated film of an insulating film containing nitrogen or an insulating film containing carbon on the layer to be peeled formed on the first substrate .
前記第１の基板として、ガラス基板、石英基板、セラミック基板、シリコン基板、金属基板、又はステンレス基板を用いる
ことを特徴とする薄膜集積回路の作製方法。 In the claims 1 to any one of claims 1 0,
A method for manufacturing a thin film integrated circuit, wherein a glass substrate, a quartz substrate, a ceramic substrate, a silicon substrate, a metal substrate, or a stainless steel substrate is used as the first substrate.
前記第２の基板として、前記第１の基板よりも剛性の高い基板を用いることを特徴とする薄膜集積回路の作製方法。 In any one of claims 1 to 1 1,
A method for manufacturing a thin film integrated circuit, wherein a substrate having rigidity higher than that of the first substrate is used as the second substrate.
前記第３の基板として、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート若しくはポリエーテルスルフォンからなる可撓性を有する基板、又は紙を前記被剥離層下に接着させる
ことを特徴とする薄膜集積回路の作製方法。 In any one of Claims 1 to 12 ,
A method for manufacturing a thin film integrated circuit, wherein a flexible substrate made of polyethylene terephthalate, polycarbonate, polyarylate, or polyether sulfone, or paper is adhered to the third layer as the third substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004048421A JP4566578B2 (en) | 2003-02-24 | 2004-02-24 | Method for manufacturing thin film integrated circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046456 | 2003-02-24 | ||
| JP2004048421A JP4566578B2 (en) | 2003-02-24 | 2004-02-24 | Method for manufacturing thin film integrated circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006025256A Division JP4823705B2 (en) | 2003-02-24 | 2006-02-02 | Thin film integrated circuit manufacturing method and IC label manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004282050A JP2004282050A (en) | 2004-10-07 |
| JP2004282050A5 JP2004282050A5 (en) | 2007-03-22 |
| JP4566578B2 true JP4566578B2 (en) | 2010-10-20 |
Family
ID=33301691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004048421A Expired - Fee Related JP4566578B2 (en) | 2003-02-24 | 2004-02-24 | Method for manufacturing thin film integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4566578B2 (en) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494167A1 (en) * | 2003-07-04 | 2005-01-05 | Koninklijke Philips Electronics N.V. | Flexible semiconductor device and identification label |
| WO2005096380A1 (en) | 2004-04-02 | 2005-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| KR20110122869A (en) | 2004-07-09 | 2011-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ic chip and its manufacturing method |
| KR101219749B1 (en) * | 2004-10-22 | 2013-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| US7781758B2 (en) | 2004-10-22 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7816721B2 (en) | 2004-11-11 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive |
| JP5089037B2 (en) * | 2004-12-03 | 2012-12-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP4954540B2 (en) * | 2004-12-07 | 2012-06-20 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| EP1820215A4 (en) | 2004-12-07 | 2008-11-12 | Semiconductor Energy Lab | Memory device and semiconductor device |
| EP1829102A4 (en) | 2004-12-24 | 2014-08-13 | Semiconductor Energy Lab | Semiconductor device |
| JP4942998B2 (en) * | 2004-12-24 | 2012-05-30 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of semiconductor device |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| JP5025134B2 (en) | 2005-01-21 | 2012-09-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| CN101950748B (en) | 2005-01-28 | 2013-06-12 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing the same |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| JP4777203B2 (en) * | 2005-01-28 | 2011-09-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP5100012B2 (en) * | 2005-01-28 | 2012-12-19 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| TWI412138B (en) * | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| JP4817853B2 (en) * | 2005-01-31 | 2011-11-16 | 株式会社半導体エネルギー研究所 | Method for producing semiconductor device |
| WO2006080552A1 (en) * | 2005-01-31 | 2006-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method for manufacturing thereof |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| CN101115990B (en) * | 2005-02-10 | 2010-12-01 | 株式会社半导体能源研究所 | Semiconductor device |
| US7566633B2 (en) * | 2005-02-25 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5046529B2 (en) * | 2005-02-25 | 2012-10-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| EP1696368B1 (en) | 2005-02-28 | 2011-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP4974541B2 (en) * | 2005-03-08 | 2012-07-11 | 株式会社半導体エネルギー研究所 | Manufacturing method of wireless chip |
| US20060202269A1 (en) | 2005-03-08 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| KR101191678B1 (en) | 2005-03-25 | 2012-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| JP5008323B2 (en) * | 2005-03-28 | 2012-08-22 | 株式会社半導体エネルギー研究所 | Memory device |
| US8030643B2 (en) | 2005-03-28 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method the same |
| JP5052033B2 (en) * | 2005-04-28 | 2012-10-17 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR100966301B1 (en) * | 2005-05-11 | 2010-06-28 | 서울시립대학교 산학협력단 | Manufacturing method of ferroelectric Memory Device |
| JP5089082B2 (en) * | 2005-05-20 | 2012-12-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2007005782A (en) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| US7997499B2 (en) | 2005-05-30 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5127161B2 (en) * | 2005-05-30 | 2013-01-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US7651932B2 (en) | 2005-05-31 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing antenna and method for manufacturing semiconductor device |
| US7605056B2 (en) | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
| US7456104B2 (en) | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4704959B2 (en) * | 2005-05-31 | 2011-06-22 | 株式会社半導体エネルギー研究所 | Product management method and dangerous goods management method |
| EP1886355A4 (en) * | 2005-05-31 | 2015-04-01 | Semiconductor Energy Lab | Semiconductor device |
| JP5057703B2 (en) * | 2005-05-31 | 2012-10-24 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP5030470B2 (en) * | 2005-05-31 | 2012-09-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR101272097B1 (en) | 2005-06-03 | 2013-06-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Integrated circuit device and manufacturing method thereof |
| JP5127167B2 (en) * | 2005-06-30 | 2013-01-23 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| US7719103B2 (en) | 2005-06-30 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| JP4908936B2 (en) * | 2005-06-30 | 2012-04-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US7510950B2 (en) | 2005-06-30 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7727859B2 (en) | 2005-06-30 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| US7465596B2 (en) | 2005-06-30 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2007004296A1 (en) * | 2005-07-06 | 2007-01-11 | Fujitsu Limited | Optical element including dielectric multilayer film and fabrication method thereof |
| US7863154B2 (en) | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| EP1920459A4 (en) | 2005-08-12 | 2012-07-25 | Semiconductor Energy Lab | Manufacturing method of semiconductor device |
| JP5089033B2 (en) * | 2005-11-04 | 2012-12-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR101319468B1 (en) * | 2005-12-02 | 2013-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of semiconductor device |
| JP5127183B2 (en) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | Thin film transistor manufacturing method using amorphous oxide semiconductor film |
| JP5407424B2 (en) * | 2009-02-27 | 2014-02-05 | 大日本印刷株式会社 | Electronic device manufacturing method, electronic device, and electronic device |
| KR101845480B1 (en) * | 2010-06-25 | 2018-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| US9202822B2 (en) | 2010-12-17 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10238331B2 (en) * | 2011-01-28 | 2019-03-26 | Nestec S.A. | Apparatuses and methods for diagnosing swallowing dysfunction |
| CN108906103B (en) * | 2018-06-20 | 2021-06-29 | 中山大学 | Preparation method and application of ultrathin nano flaky graphite phase carbon nitride |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007340A (en) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | Active matrix substrate and its manufacture as well as element formation substrate and intermediate transfer substrate |
| JP2001166301A (en) * | 1999-12-06 | 2001-06-22 | Seiko Epson Corp | Liquid crystal display device with built-in back light and method of manufacture |
| JP2001176896A (en) * | 1999-12-15 | 2001-06-29 | Nec Corp | Manufacturing method for semiconductor device |
| JP2001331120A (en) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| JP2002133385A (en) * | 2000-10-20 | 2002-05-10 | Dainippon Printing Co Ltd | Noncontact/contact ic module and ic card |
| JP2002164512A (en) * | 2000-11-28 | 2002-06-07 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2002230141A (en) * | 2001-01-30 | 2002-08-16 | Optrom Inc | Merchandise management method and its system |
| JP2002353235A (en) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Active matrix substrate, display using the same, and its manufacturing method |
| WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
| JP2003044808A (en) * | 2001-07-30 | 2003-02-14 | Kyodo Printing Co Ltd | Method for manufacturing non-contact ic card with display, and non-contact ic card with display |
| JP2003045890A (en) * | 2001-08-01 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method therefor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206304A (en) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | Transistor integrated circuit |
| JPH09270515A (en) * | 1996-04-01 | 1997-10-14 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP3809681B2 (en) * | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | Peeling method |
| JPH11243209A (en) * | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | Transfer method of thin-film device, the thin-film device, thin-film integrated circuit device, active matrix substrate, liquid crystal display device, and electronic apparatus |
-
2004
- 2004-02-24 JP JP2004048421A patent/JP4566578B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007340A (en) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | Active matrix substrate and its manufacture as well as element formation substrate and intermediate transfer substrate |
| JP2001166301A (en) * | 1999-12-06 | 2001-06-22 | Seiko Epson Corp | Liquid crystal display device with built-in back light and method of manufacture |
| JP2001176896A (en) * | 1999-12-15 | 2001-06-29 | Nec Corp | Manufacturing method for semiconductor device |
| JP2001331120A (en) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| JP2002133385A (en) * | 2000-10-20 | 2002-05-10 | Dainippon Printing Co Ltd | Noncontact/contact ic module and ic card |
| JP2002164512A (en) * | 2000-11-28 | 2002-06-07 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2002230141A (en) * | 2001-01-30 | 2002-08-16 | Optrom Inc | Merchandise management method and its system |
| JP2002353235A (en) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Active matrix substrate, display using the same, and its manufacturing method |
| WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
| JP2003044808A (en) * | 2001-07-30 | 2003-02-14 | Kyodo Printing Co Ltd | Method for manufacturing non-contact ic card with display, and non-contact ic card with display |
| JP2003045890A (en) * | 2001-08-01 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004282050A (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4566578B2 (en) | Method for manufacturing thin film integrated circuit | |
| JP6538789B2 (en) | Semiconductor device | |
| JP4652087B2 (en) | Semiconductor device | |
| JP4776941B2 (en) | Semiconductor device manufacturing method, IC card, IC tag, RFID, transponder, banknote, securities, passport, electronic device, bag, and clothing | |
| US7271076B2 (en) | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device | |
| JP4939757B2 (en) | ID label, ID tag and ID card | |
| TW200529088A (en) | ID label, ID tag, and ID card | |
| JP5041681B2 (en) | Method for manufacturing semiconductor device | |
| JP4823705B2 (en) | Thin film integrated circuit manufacturing method and IC label manufacturing method | |
| JP4481632B2 (en) | Thin film integrated circuit | |
| JP4912586B2 (en) | Method for manufacturing thin film integrated circuit device | |
| JP4836523B2 (en) | Semiconductor devices, IC cards, IC tags, RFID, transponders, banknotes, securities, passports, electronic devices, bags, and clothing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4566578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |