JP4565470B2 - Micro bump forming method and apparatus - Google Patents
Micro bump forming method and apparatus Download PDFInfo
- Publication number
- JP4565470B2 JP4565470B2 JP2005249933A JP2005249933A JP4565470B2 JP 4565470 B2 JP4565470 B2 JP 4565470B2 JP 2005249933 A JP2005249933 A JP 2005249933A JP 2005249933 A JP2005249933 A JP 2005249933A JP 4565470 B2 JP4565470 B2 JP 4565470B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- metal
- precursor
- temperature
- microbump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明はマイクロバンプの形成方法及びその装置並びに半導体装置に関し、特に半導体チップの実装等に適用して有用なものである。 The present invention relates to a method for forming micro bumps, an apparatus therefor, and a semiconductor device, and is particularly useful when applied to mounting of a semiconductor chip.
電子機器の小型軽量化には、半導体チップの集積度の向上と実装技術が大きな役割を果たしている。従来、半導体チップの実装には、ワイヤボンディングによりリードフレームを接続し、このリードフレームを介してプリント基板と半田接続するといったことが一般に行われていたが、最近では電子機器の小型化の要求が大きくなってきたことを受けて、半導体チップをダイレクトにプリント基板に実装するフリップチップ実装方式が多用されるようになってきている。 Improvement in the degree of integration of semiconductor chips and mounting technology play a major role in reducing the size and weight of electronic devices. Conventionally, for mounting a semiconductor chip, a lead frame is generally connected by wire bonding and soldered to a printed circuit board via the lead frame. Recently, however, there has been a demand for downsizing electronic devices. In response to the increase in size, a flip chip mounting method in which a semiconductor chip is directly mounted on a printed circuit board has been widely used.
このフリップチップ実装方式では、図7に示すように、半導体チップ本体1の裏面にバンプ2と呼ばれる多数の凸部を形成し、このバンプ2を介して半導体チップIの回路とプリント基板3の配線とを接続するようになっている。すなわち、バンプ2は、半導体チップIの回路に接触させた導電部材である例えば半田で形成され、半導体チップIをプリント基板3の所定位置に載置した状態で前記プリント基板3側に押圧しつつバンプ2部分を過熱・溶融してバンプ2の先端部をプリント基板3の回路に接触させている。なお、バンプ2の材料としては、半田の他に金、銀、銅等も用いられている。特に、銅バンプは廉価且つ良導電体という性質を兼備する材料として用途が拡大している。
In this flip chip mounting method, as shown in FIG. 7, a large number of projections called
上記バンプ2を形成するバンプ形成プロセスは、ウェーハ処理での最終段階で最も重要なプロセスの一つである。ここで、バンプ形成の一例として半田バンプめっきプロセスについて説明する。図8(a)に示すように、シリコンのウェーハ4上にレジスト5の開口部であるレジストパターン5aを形成しておく。レジストパターン5aは、半導体チップI(図7参照)内の回路につながるパッド6と呼ばれる配線端末部上でレジスト5を開口することにより形成される。レジスト5の下部にはバリアメタル層7(バンプ金属の拡散を防止するための金属膜で、導電性を持たせてある。)が形成されており、ウェーハ4の端部からこのバリアメタル層7を通して通電することにより電気めっきを行う。ここで、レジストパターン5aの部分だけがめっき液に触れているため、図8(b)に示すように、レジストパターン5aに倣ってバンプ2が形成される。バンプ2がめっきによって形成された後は、ウェーハ4は次のプロセスに移され、図8(c)に示すように、レジスト5の剥離及びバリアメタル7のエッチング(バンプ2以外の不要な箇所のバリア層をエッチングで除去する。)が行われる。この後にウェーハ4をリフロー炉で加熱することによりバンプ2を一旦溶融して、図8(d)に示すように、球状のバンプ2を作るとともにバンプ金属内のガス出しを行う。
The bump formation process for forming the
なお、当該技術分野における公知技術としては次の特許文献を挙げることができる。 In addition, the following patent document can be mentioned as a well-known technique in the said technical field.
上述の如く従来技術に係るバンプ2の形成方法は多くの工程を有する結果、非常に生産性が悪く、手間のかかるものとなっていた。さらに、最近の半導体チップIのチップシュリンク、多ピッチ化に伴い隣接するバンプ2間の距離も100μm以下の狭ピッチのものが要求されている。
As described above, the method for forming the
本発明は、上記従来技術に鑑み、短時間で生産できローコスト化への対応に優れるとともに、パッケージサイズの小型化に伴うバンプ間の狭ピッチ化も実現し得るマイクロバンプの形成方法及びその装置並びに半導体装置を提供することを目的とする。 In view of the above-described prior art, the present invention is a micro bump forming method and apparatus capable of producing in a short time and excellent in response to low cost, and capable of realizing a narrow pitch between bumps accompanying a reduction in package size, and An object is to provide a semiconductor device.
上記目的を達成する本発明の各態様は、次の知見を基礎とするものである。すなわち、本発明者等は、高蒸気圧ハロゲン化物を作る金属成分であって、成膜を望む金属成分からなる被エッチング部材をチャンバ内に設置し、ハロゲンガスをプラズマ化して得るハロゲンラジカルで前記被エッチング部材をエッチングすることで金属成分のハロゲン化物である前駆体を生成させるとともに、基板となるウェーハの温度条件を適切に制御することにより前記前駆体の金属成分のみをウェーハ上に成膜する新方式のプラズマCVD装置及び成膜方法を開発した(例えば、特開2003−147534号公報参照。)。 Each aspect of the present invention that achieves the above object is based on the following knowledge. That is, the present inventors are a metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in a chamber, and the halogen radicals obtained by converting the halogen gas into plasma are used as the halogen radicals. A precursor, which is a halide of a metal component, is generated by etching the member to be etched, and only the metal component of the precursor is formed on the wafer by appropriately controlling the temperature condition of the wafer serving as the substrate. A new type of plasma CVD apparatus and film formation method have been developed (see, for example, Japanese Patent Application Laid-Open No. 2003-147534).
上記新方式のプラズマCVD装置では、成膜される金属源となる被エッチング部材の温度に対してウェーハの温度が低くなるように制御してウェーハに当該金属膜を成膜している。例えば、被エッチング部材の金属をCu、ハロゲンガスをCl2とした場合、被エッチング部材を高温(例えば300℃〜700℃)に、またウェーハを低温(例えば200℃程度)に制御することにより、前記ウェーハ上にCu薄膜を形成することができる。これは、次のような反応によるものと考えられる。 In the new type plasma CVD apparatus, the metal film is formed on the wafer by controlling the temperature of the wafer to be lower than the temperature of the member to be etched which is a metal source to be formed. For example, the metal of the etched member Cu, when the halogen gas and Cl 2, the the etched member a high temperature (e.g. 300 ° C. to 700 ° C.), and by controlling the wafer at a low temperature (e.g. 200 ° C. approximately), A Cu thin film can be formed on the wafer. This is thought to be due to the following reaction.
(1)プラズマの解離反応;Cl2→2Cl*
(2)エッチング反応;Cu+Cl*→CuCl(g)
(3)基板への吸着反応;CuCl(g)→CuCl(ad)
(4)成膜反応;CuCl(ad)+Cl* →Cu+Cl2↑ ・・・(1)
ここで、Cl*はClのラジカルであることを、(g)はガス状態であることを、(ad)は吸着状態であることをそれぞれ表している。
(1) Plasma dissociation reaction; Cl 2 → 2Cl *
(2) Etching reaction: Cu + Cl * → CuCl (g)
(3) Adsorption reaction on the substrate; CuCl (g) → CuCl (ad)
(4) Film formation reaction: CuCl (ad) + Cl * → Cu + Cl 2 ↑ (1)
Here, Cl * represents a Cl radical, (g) represents a gas state, and (ad) represents an adsorption state.
上記新方式のプラズマCVD装置の被エッチング部材をCuで形成し、種々の条件でウェーハ上にCu薄膜を形成する実験を行っている際に興味のある現象を発見した。すなわち、ウェーハの温度を、このウェーハ上にCu薄膜が形成される前の相対的な低温域からCu薄膜が形成される相対的な高温域に変化させながら上記新方式のプラズマCVD装置で成膜工程を実施すると、ウェーハ上に多数の微細な銅のバンプ(マイクロバンプ)が形成された。このマイクロバンプは隣接するもの同士の間隔が1μm程度と、従来のものに較べ1/100以下の狭ピッチのものが得られた。このことは、バンプ2間のピッチを100μm程度以下、特に20μm程度として更なる小型化を目標とする次世代の半導体チップIのバンプ2としても十分適用しうることを示唆している。また、その形成工程もウェーハの温度を制御するだけで成膜工程と同様の一工程で実現でき、図8に示す従来のバンプ形成方法に較べ飛躍的な工程の合理化を実現し得る。
An interesting phenomenon was discovered when an experiment was conducted to form a Cu thin film on a wafer under various conditions by forming a member to be etched of the above-described new type plasma CVD apparatus with Cu. That is, the film is formed by the above-mentioned plasma CVD apparatus while changing the temperature of the wafer from a relatively low temperature region before the Cu thin film is formed on the wafer to a relatively high temperature region where the Cu thin film is formed. When the process was performed, a large number of fine copper bumps (micro bumps) were formed on the wafer. The microbumps having a narrow pitch of 1/100 or less compared to the conventional ones were obtained with the interval between adjacent ones being about 1 μm. This suggests that the pitch between the
上記新方式のプラズマCVD装置を用いたバンプ形成は、図1に示すように次のような現象によるものと考えられる。
1) 低温域ではウェーハ13上にCuCl膜が形成される(図1(a)参照)。
2) ウェーハ13の温度の上昇に伴いCuCl膜上にCuの微粒子、すなわちマイクロバンプ29の種が形成され、これが徐々に凝集して成長する(図1(b)参照)。
3) さらにウェーハ13の温度が上昇するとCuCl膜が気化してなくなる結果、凝集して成長した前記微粒子がマイクロバンプ29としてウェーハ13上に形成される(図1(c)参照)。
The bump formation using the above-mentioned new type plasma CVD apparatus is considered to be caused by the following phenomenon as shown in FIG.
1) A CuCl film is formed on the
2) As the temperature of the
3) As the temperature of the
図2は上記現象を時間軸に対するウェーハ温度Tの関係として示す特性図である。同図に示すように、相対的な低温部分にCuClが形成される領域が存在し、この領域の高温部分に低温部分が一部重なる相対的な高温領域にCuが形成される領域が存在し、さらにその高温領域に、生成されたCuをエッチングするエッチング領域が存在していると考えられる。したがって、CuClが形成される領域からCuが形成される領域に向けて一定の速度でウェーハ13の温度を上昇させ、エッチング領域に至る前のCuが形成される領域内で温度上昇を停止させれば(この停止点を図2中に×印で示す。)所望の粒径のマイクロバンプ29を形成し得る。ちなみに、短時間でCuが形成される領域に至る急傾斜の特性の場合が小径のマイクロバンプ29となり、緩傾斜の特性の場合が大径のマイクロバンプ29となる。
FIG. 2 is a characteristic diagram showing the above phenomenon as a relationship of the wafer temperature T with respect to the time axis. As shown in the figure, there is a region where CuCl is formed in a relatively low temperature portion, and there is a region where Cu is formed in a relatively high temperature region where the low temperature portion partially overlaps the high temperature portion of this region. Further, it is considered that an etching region for etching the generated Cu exists in the high temperature region. Therefore, the temperature of the
かかる知見を基礎とする本発明の第1の態様は、
高蒸気圧ハロゲン化物を作る金属成分であって、成膜を望む金属成分からなる被エッチング部材をチャンバ内に設置し、ハロゲンガスをプラズマ化して得るハロゲンラジカルで前記被エッチング部材をエッチングすることで金属成分のハロゲン化物である前駆体が生成されるとともに、基板となるウェーハの温度条件を制御することにより前記前駆体の金属成分のみを前記ウェーハ上に生成させる場合において、
前記ウェーハの上に前記前駆体の膜が形成される第一の工程、前記第一の工程の後に前記ウェーハの温度を上げて金属微粒子が凝集して成長する第二の工程及び、前記第二の工程の後に更に前記ウェーハの温度を上げて前記ウェーハの上の前記前駆体の膜が気化される第三の工程を有することを特徴とするマイクロパンプの形成方法にある
The first aspect of the present invention based on such knowledge is as follows:
A metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in the chamber, and the member to be etched is etched with halogen radicals obtained by converting the halogen gas into plasma. In the case where a precursor that is a halide of a metal component is generated and only the metal component of the precursor is generated on the wafer by controlling the temperature condition of the wafer to be a substrate,
A first step in which a film of the precursor is formed on the wafer; a second step in which metal fine particles are aggregated and grown by raising the temperature of the wafer after the first step; After the step, there is a third step of raising the temperature of the wafer and evaporating the precursor film on the wafer.
本態様によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができる。この結果、マイクロバンプの形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得る。 According to this aspect, a desired micro bump can be formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer to gradually increase from a predetermined low temperature range to a high temperature range. As a result, the formation of the micro bumps is remarkably facilitated, and a great merit in terms of cost can be enjoyed.
また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができる。この結果、半導体チップの飛躍的な小型化に貢献しうるばかりでなく、マイクロバンプを触媒金属で形成した場合には、このときの触媒金属が大きな表面積を有するものとなるので、触媒としての良好な機能も確保し得る。 The interval between the formed micro bumps can be a narrow pitch of about 1 μm. As a result, not only can it contribute to dramatic downsizing of the semiconductor chip, but when the micro bumps are formed of a catalyst metal, the catalyst metal at this time has a large surface area, so that it is good as a catalyst. Functions can be secured.
本発明の第2の態様は、
上記第1の態様において、
前記ウェーハ表面には多数の凹部を設け、この凹部で前記マイクロバンプの位置を規制してこの位置に前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法にある。
The second aspect of the present invention is:
In the first aspect,
In the method of forming micro bumps, a plurality of concave portions are provided on the wafer surface, and the positions of the micro bumps are regulated by the concave portions to form the micro bumps at the positions.
本態様によれば、マイクロバンプの位置を規定して所定の配列とすることができる。 According to this aspect, the positions of the micro bumps can be defined to have a predetermined arrangement.
本発明の第3の態様は、
上記第1の態様において、
前記ウェーハ表面にはパターニングした多数の金属部分を臨ませ、この金属部分で前記マイクロバンプの位置を規制してこの位置で前記金属部分に接触した状態の前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法にある。
The third aspect of the present invention is:
In the first aspect,
A number of patterned metal portions are exposed on the wafer surface, the position of the micro bumps is regulated by the metal portions, and the micro bumps in a state of being in contact with the metal portions at the positions are formed. It is in the formation method of micro bumps.
前記前駆体の上面に形成される金属成分の粒子は金属部分に引き寄せられて凝集する性質がある。そこで、本形態によれば、マイクロバンプの位置を規定して所定の配列とし、しかも前記金属部分を介して例えば半導体チップや基板の回路部に接続することができる。 The particles of the metal component formed on the upper surface of the precursor have a property of being attracted to the metal portion and aggregated. Therefore, according to the present embodiment, the positions of the micro bumps are defined to have a predetermined arrangement, and can be connected to, for example, a semiconductor chip or a circuit portion of the substrate via the metal portion.
本発明の第4の態様は、
上記第3の態様において、
前記パターニングは、前記ウェーハ表面に多数設けた凹部に前記金属成分を埋め込み成膜して行うことを特徴とするマイクロバンプの形成方法にある。
The fourth aspect of the present invention is:
In the third aspect,
The patterning is performed by forming a micro bump by embedding the metal component in a plurality of recesses provided on the wafer surface.
本発明の第4の態様は、上記第3の態様において、前記パターニングは、前記ウェーハ表面に多数設けた凹部に前記金属成分を埋め込み成膜して行うことを特徴とするマイクロバンプの形成方法にある。
本発明の第5の態様は、上記第1の態様乃至第4の態様のいずれかの態様において、前記前駆体はCuClであり、前記金属成分はCuであることを特徴とする第1の態様乃至第4の態様のいずれかの態様のマイクロバンプの形成方法にある。
According to a fourth aspect of the present invention, in the method for forming a microbump according to the third aspect, the patterning is performed by embedding the metal component in a plurality of concave portions provided on the wafer surface. is there.
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the precursor is CuCl, and the metal component is Cu. The micro bump formation method according to any one of the fourth to fourth aspects.
本発明の第6の態様は、
真空空間でウェーハを収納している筒状のチャンバと、このチャンバ内にハロゲンを含有する作用ガスを供給する作用ガス供給手段と、前記チャンバ内に供給した作用ガスをプラズマ化するプラズマ発生手段と、高蒸気圧ハロゲン化物を生成し得る金属を含む材料で形成し、前記作用ガスをプラズマ化して得るハロゲンラジカルでエッチングされて前記金属とハロゲンとからなる前駆体を形成するよう前記チャンバの内部に配設してある被エッチング部材と、前記ウェーハの上に前記前駆体の膜が形成される第一の工程、前記第一の工程の後に前記ウェーハの温度を上げて金属微粒子が凝集して成長する第二の工程及び、前記第二の工程の後に更に前記ウェーハの温度を上げて、前記ウェーハの上の前記前駆体の膜が気化される第三の工程の前記ウェーハの温度を制御する温度制御手段とを有することを特徴とするマイクロバンプの形成装置にある。
The sixth aspect of the present invention is:
A cylindrical chamber containing a wafer in a vacuum space; a working gas supply means for supplying a working gas containing halogen into the chamber; and a plasma generating means for converting the working gas supplied into the chamber into plasma. The chamber is formed of a material containing a metal capable of generating a high vapor pressure halide and etched with a halogen radical obtained by converting the working gas into a plasma to form a precursor composed of the metal and the halogen. and the etched member that is disposed, the first step of the precursor film is formed, fine metal particles by raising the temperature of said wafer after said first step is aggregated over the prior SL wafer A second step of growing, and a third step in which the temperature of the wafer is further increased after the second step to vaporize the precursor film on the wafer. In forming apparatus micro bumps and having a temperature control means for controlling the temperature of the serial wafer.
本態様によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように温度制御手段を介して制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができる。この結果、マイクロバンプの形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得る。 According to this aspect, the desired micro bumps can be formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer through the temperature control means so as to gradually increase from the predetermined low temperature range to the high temperature range. Can be formed. As a result, the formation of the micro bumps is remarkably facilitated, and a great merit in terms of cost can be enjoyed.
また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができる。この結果、半導体チップの飛躍的な小型化に貢献しうるばかりでなく、マイクロバンプを触媒金属で形成した場合には、このときの触媒金属が大きな表面積を有するものとなるので、触媒としての良好な機能も確保し得る。 The interval between the formed micro bumps can be a narrow pitch of about 1 μm. As a result, not only can it contribute to dramatic downsizing of the semiconductor chip, but when the micro bumps are formed of a catalyst metal, the catalyst metal at this time has a large surface area, so that it is good as a catalyst. Functions can be secured.
本発明の第7の態様は、The seventh aspect of the present invention is
前記前駆体はCuClであり、前記金属はCuであることを特徴とする第6の態様のマイクロバンプの形成装置にある。 The precursor is CuCl, and the metal is Cu, in the microbump forming apparatus according to the sixth aspect.
本発明によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができるので、その形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得るものとなる。また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができるので、半導体チップの飛躍的な小型化も実現し得る。 According to the present invention, a desired micro bump can be formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer to gradually increase from a predetermined low temperature range to a high temperature range. The formation is greatly facilitated and a great cost advantage can be obtained. Further, since the interval between the formed micro-bumps can be a narrow pitch of about 1 μm, a drastic downsizing of the semiconductor chip can be realized.
<実施の形態>
以下本発明の実施の形態を図面に基づき詳細に説明する。なお、以下の実施の形態は例示であり、本発明は当該実施の形態に限定するものではない。
<Embodiment>
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the following embodiment is an illustration and this invention is not limited to the said embodiment.
図1は本発明の実施の形態にかかるマイクロバンプの形成装置を示す概略側面図である。同図に示すように、円筒状に形成された、例えばセラミックス製のチャンバ11の底部近傍には支持台12が設けられ、支持台12にはウェーハ13が載置されている。支持台12にはヒータ14及び冷媒流通手段15を備えた温度制御手段16が設けられており、支持台12を介してウェーハ13の温度が所定の低温域から漸増しつつ昇温するように制御する。
FIG. 1 is a schematic side view showing a microbump forming apparatus according to an embodiment of the present invention. As shown in the figure, a
チャンバ11の上面は開口部とされ、開口部は絶縁材料であるセラミックス製の平板状の天井板17によって塞がれている。天井板17の上方にはチャンバ11の内部に供給されたガスをプラズマ化するためのプラズマアンテナ18が設けられ、このプラズマアンテナ18は天井板17の面と平行な平面リング状に形成されている。プラズマアンテナ18には整合器19及び高周波電源20が接続されており、プラズマアンテナ18を介して高周波の電磁波をチャンバ11内に導入するように構成してある。すなわち、これら、プラズマアンテナ18、整合器19及び高周波電源20によりプラズマ発生手段を構成している。 The upper surface of the chamber 11 is an opening, and the opening is closed by a ceramic flat plate 17 made of an insulating material. A plasma antenna 18 for converting the gas supplied into the chamber 11 into plasma is provided above the ceiling plate 17, and the plasma antenna 18 is formed in a planar ring shape parallel to the surface of the ceiling plate 17. . A matching unit 19 and a high-frequency power source 20 are connected to the plasma antenna 18, and high-frequency electromagnetic waves are introduced into the chamber 11 through the plasma antenna 18. That is, the plasma generating means is constituted by the plasma antenna 18, the matching unit 19, and the high-frequency power source 20.
被エッチング部材21は、高蒸気圧ハロゲン化物を形成し得る金属(本例では銅)で形成して、プラズマアンテナ18の下方のチャンバ1内に配設してある。この被エッチング部材21は、ハロゲンプラズマによるエッチングス作用により当該装置で作製する金属薄膜(本例では銅)の前駆体を形成するためのものである。ここで、ハロゲンプラズマは、チャンバ11内に供給するハロゲン(本例では塩素)を含有する作用ガスを前記プラズマアンテナ18が供給する高周波の電磁エネルギーを利用してプラズマ化することにより得る。
The member to be etched 21 is formed of a metal (copper in this example) capable of forming a high vapor pressure halide, and is disposed in the
また、被エッチング部材21は、棒状の突起部22とリング部23とからなり、各突起部22はその先端部が隣接する突起部22の先端部と接触することなくチャンバ1の中心に向かって延びるように、その各基端部をリング部23に固着してある。これにより、各突起部22は電気的に独立した構造となっており、プラズマアンテナ18で形成し、チャンバ11内に導入される電磁界を遮蔽することがないように工夫してある。
The member to be etched 21 includes a rod-shaped protrusion 22 and a ring 23, and each protrusion 22 is directed toward the center of the
チャンバ11の筒部の周囲にはチャンバ11の内部にハロゲンとしての塩素を含有する作用ガス(Heで塩素濃度が≦50%、好ましくは10%程度に希釈された作用ガス)31を供給する作用ガス供給手段としてのノズル24が周方向に等間隔で複数(例えば8箇所:図には2箇所を示してある)接続されている。ノズル24には作用ガス31の流量及び圧力を制御する流量制御器25を介して作用ガス31が送られる。 The action of supplying a working gas 31 containing chlorine as a halogen (a working gas diluted with He to a chlorine concentration of ≦ 50%, preferably about 10%) 31 around the cylindrical portion of the chamber 11 A plurality of nozzles 24 as gas supply means are connected at equal intervals in the circumferential direction (for example, eight locations: two locations are shown in the figure). The working gas 31 is sent to the nozzle 24 via a flow rate controller 25 that controls the flow rate and pressure of the working gas 31.
成膜に関与しないガス等は排気口28から排気され、天井板17によって塞がれたチャンバ11の内部は真空ポンプ(図示せず。)によって所定の真空圧に維持される。 Gases that are not involved in the film formation are exhausted from the exhaust port 28, and the interior of the chamber 11 closed by the ceiling plate 17 is maintained at a predetermined vacuum pressure by a vacuum pump (not shown).
かかるマイクロバンプの形成装置を用いたマイクロバンプの形成方法を図4に基づき説明する。図4(a)に示すように、ウェーハ13の表面には規則的位置関係を有する凹部13aが形成してある。
A micro bump forming method using such a micro bump forming apparatus will be described with reference to FIG. As shown in FIG. 4A,
かかるウェーハ13をチャンバ11内の支持台12上に載置した状態で前記凹部13aにCuの埋め込み成膜を行う。すなわち、例えば特開2003−264158号公報に開示する通り、被エッチング部材21とウェーハ13との温度及び温度差を所定通りに制御しつつ、作用ガスであるCl2ガスのプラズマ33により被エッチング部材21をエッチングすることによりCu成分とCl2ガスとの前駆体34であるCuClを形成する。そして、前記前駆体34がウェーハ13に吸着され、その後Cu成分を析出させることによりCuの薄膜を形成する成膜反応と、この成膜反応により形成されたCu膜をCl2ガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより凹部13aにその底部から順にCu膜を積層してこの凹部13aにCuを埋め込む。この結果、図4(b)に示すように、Cuの埋め込み部26が形成される。この埋め込み部26は、例えば半導体チップ内の回路につなげる等、電気的な接続部として機能させることができる。
In a state where the
かかる状態で温度制御手段16によりウェーハ13の温度を、このウェーハ13上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ13上に生成される高温域まで漸増させる。この結果、初期の低温域においては、図4(c)に示すように、ウェーハ13上にCuCl膜27が形成される。
In this state, the temperature control means 16 gradually increases the temperature of the
次に、ウェーハ13の温度の上昇に伴い、図4(d)に示すように、CuCl膜27上にCuの微粒子、すなわちマイクロバンプ29の種が形成され、これが徐々に凝集して成長する。
Next, as the temperature of the
さらにウェーハ13の温度が上昇するとCuCl膜27が気化してなくなる。この結果、図4(e)に示すように、凝集して成長した前記微粒子がマイクロバンプ29としてウェーハ13上に形成される。凝集する際には、埋め込み部26のCuにCuの微粒子が引き寄せられる結果、マイクロバンプ29の種は、埋め込み部26に対応する所定位置で成長する。
Further, when the temperature of the
図5は、本形態に係る上記マイクロバンプの形成装置で形成したマイクロバンプ29を示す顕微鏡写真である。同図を参照すれば多数のマイクロバンプ29が規則的にウェーハ13上に形成されていることが分かる。このときの隣接するマイクロバンプ29間の間隔は1μmである。
FIG. 5 is a photomicrograph showing the
<他の実施の形態>
上記実施の形態では、ウェーハ13上における金属部分のパターニングを、当該マイクロバンプの形成装置の成膜装置としての埋め込み機能を利用して行ったが、これに限るものではない。従来公知のパターニング方法であれば制限なく利用することができる。
<Other embodiments>
In the above embodiment, the patterning of the metal portion on the
また、電気的な接続を確保するための用途では、マイクロバンプ29を所定の位置に規則的に形成する必要があるが、かかる用途以外の用途では、規則的な位置にマイクロバンプ29が形成されている必要はない。マイクロバンプ29を触媒金属で形成して、触媒として機能させる場合には、ウェーハ13上に間隔を介して多数のマイクロバンプ29が形成されていれば良い。
In addition, in order to ensure electrical connection, it is necessary to regularly form the
<応用例>
本発明に係るマイクロバンプの形成方法によれば、例えばCuである金属でできた多数のマイクロバンプ29を容易且つ狭ピッチで形成することができるので、半導体チップI(図7参照)をプリント基板3(図7参照)にフリップチップ実装する際のバンプ2として応用することができる。この場合には、バンプ2を容易且つ経済的に形成できるという効果と相俟って半導体装置を安価に製造することができる。さらに、このときのバンプ2間の間隔は1μm程度であるので、前記半導体装置の飛躍的な小型化を図ることも可能になる。なお、このときのバンプ2はプリント基板3側に形成しても良い。
<Application example>
According to the microbump forming method of the present invention, a large number of
本発明に係るマイクロバンプ29は、半導体装置同士の接続にも適用でき、種々の優れた効果を発揮する。例えば、図6に示すように、マイクロバンプ29で半導体チップ同士を接続したSiS(シリコン・イン・シリコン)アーキテクチャーを容易に形成することができる。同図において、50がSiIP(シリコン・インターポーザ)、51がASIC、52がSiS−DRAMである。他にもSoC(System on Chip)乃至SiP(System in Package)等における接続部に適用でき、これらの素子の小型化に寄与し得る。
The
本発明は半導体装置の小型化を図る産業分野で利用して好適なものとなる。 The present invention is suitable for use in the industrial field for reducing the size of semiconductor devices.
I 半導体チップ
2 バンプ
11 チャンバ
12 支持台
13 ウェーハ
13a 凹部
16 温度制御手段
18 プラズマアンテナ
21 被エッチング部材
26 埋め込み部
27 CuCl膜
29 マイクロバンプ
31 作用ガス
33 プラズマ
34 前駆体
50 SiIP
51 ASIC
52 SiS−DRAM
51 ASIC
52 SiS-DRAM
Claims (7)
前記ウェーハの上に前記前駆体の膜が形成される第一の工程、
前記第一の工程の後に前記ウェーハの温度を上げて金属微粒子が凝集して成長する第二の工程及び、
前記第二の工程の後に更に前記ウェーハの温度を上げて前記ウェーハの上の前記前駆体の膜が気化される第三の工程を
有することを特徴とするマイクロパンプの形成方法。 A metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in the chamber, and the member to be etched is etched with halogen radicals obtained by converting the halogen gas into plasma. In the case where a precursor that is a halide of a metal component is generated and only the metal component of the precursor is generated on the wafer by controlling the temperature condition of the wafer to be a substrate,
A first step in which a film of the precursor is formed on the wafer;
A second step in which, after the first step, the temperature of the wafer is raised and the metal fine particles aggregate and grow; and
After the second step, the temperature of the wafer is further increased, and a third step of vaporizing the precursor film on the wafer is performed.
A method for forming a micropump, comprising:
前記ウェーハ表面には凹部を設け、この凹部で前記マイクロバンプの位置を規制してこの位置に前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法。 In claim 1,
A method of forming a microbump, wherein a concave portion is provided on the wafer surface, and the position of the microbump is regulated by the concave portion to form the microbump at this position.
前記ウェーハ表面にはパターニングした金属部分を臨ませ、この金属部分で前記マイクロバンプの位置を規制してこの位置で前記金属部分に接触した状態の前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法。 In claim 1,
A microbump characterized by forming a patterned metal part on the wafer surface, regulating the position of the microbump at the metal part, and forming the microbump in contact with the metal part at this position. Forming method.
前記パターニングは、前記ウェーハ表面に設けた凹部に前記金属成分を埋め込み成膜して行うことを特徴とするマイクロバンプの形成方法。 In claim 3,
The patterning is performed by embedding and depositing the metal component in a recess provided on the wafer surface.
このチャンバ内にハロゲンを含有する作用ガスを供給する作用ガス供給手段と、
前記チャンバ内に供給した作用ガスをプラズマ化するプラズマ発生手段と、
高蒸気圧ハロゲン化物を生成し得る金属を含む材料で形成し、前記作用ガスをプラズマ化して得るハロゲンラジカルでエッチングされて前記金属とハロゲンとからなる前駆体を形成するよう前記チャンバの内部に配設してある被エッチング部材と、
前記ウェーハの上に前記前駆体の膜が形成される第一の工程、前記第一の工程の後に前記ウェーハの温度を上げて金属微粒子が凝集して成長する第二の工程及び、前記第二の工程の後に更に前記ウェーハの温度を上げて、前記ウェーハの上の前記前駆体の膜が気化される第三の工程の前記ウェーハの温度を制御する温度制御手段と
を有することを特徴とするマイクロバンプの形成装置。 A cylindrical chamber containing the wafer in a vacuum space;
Working gas supply means for supplying a working gas containing halogen into the chamber;
Plasma generating means for converting the working gas supplied into the chamber into plasma;
It is formed of a material containing a metal capable of generating a high vapor pressure halide, and is disposed in the chamber so as to form a precursor composed of the metal and the halogen by etching with a halogen radical obtained by converting the working gas into plasma. A member to be etched, and
A first step in which a film of the precursor is formed on the wafer; a second step in which metal fine particles are aggregated and grown by raising the temperature of the wafer after the first step; And a temperature control means for controlling the temperature of the wafer in a third step in which the temperature of the wafer is further increased after the step, and the precursor film on the wafer is vaporized. Micro bump forming equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249933A JP4565470B2 (en) | 2005-08-30 | 2005-08-30 | Micro bump forming method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249933A JP4565470B2 (en) | 2005-08-30 | 2005-08-30 | Micro bump forming method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067098A JP2007067098A (en) | 2007-03-15 |
JP4565470B2 true JP4565470B2 (en) | 2010-10-20 |
Family
ID=37928954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005249933A Expired - Fee Related JP4565470B2 (en) | 2005-08-30 | 2005-08-30 | Micro bump forming method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4565470B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101161061B1 (en) | 2007-08-08 | 2012-07-02 | 가부시키가이샤 테라미크로스 | Semiconductor device and method for manufacturing the same |
JP5042762B2 (en) * | 2007-09-27 | 2012-10-03 | 株式会社テラミクロス | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09330932A (en) * | 1996-06-10 | 1997-12-22 | Matsushita Electric Ind Co Ltd | Bump formation body and formation of bump |
JPH10335577A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JP2003264158A (en) * | 2002-03-08 | 2003-09-19 | Mitsubishi Heavy Ind Ltd | Wiring structure and its forming method and apparatus |
-
2005
- 2005-08-30 JP JP2005249933A patent/JP4565470B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09330932A (en) * | 1996-06-10 | 1997-12-22 | Matsushita Electric Ind Co Ltd | Bump formation body and formation of bump |
JPH10335577A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JP2003264158A (en) * | 2002-03-08 | 2003-09-19 | Mitsubishi Heavy Ind Ltd | Wiring structure and its forming method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007067098A (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6625674B2 (en) | Method for permanently connecting two metal surfaces | |
KR101181140B1 (en) | Flip chip mounting method and method for connecting substrates | |
KR101161572B1 (en) | Semiconductor device with double-sided electrode structure and its manufacturing method | |
US20040245648A1 (en) | Bonding material and bonding method | |
JP2010093284A (en) | Method of manufacturing semiconductor device | |
JP4493516B2 (en) | Manufacturing method of semiconductor device | |
JP2008016849A (en) | Interlayer interconnection of semiconductor device using carbon nanotube, and its manufacturing method | |
TW201236122A (en) | Wire interconnect article and computing system comprising the same | |
CN105590900A (en) | Semiconductor device and manufacturing method thereof | |
TW201347111A (en) | Electric connecting structure comprising preferred oriented Cu6Sn5 grains and method of fabricating the same | |
KR100737498B1 (en) | Method for mounting semiconductor device and structure thereof | |
JPH10294018A (en) | Burning method for metal paste | |
JP6066569B2 (en) | Passivation layer for semiconductor device packaging | |
JP5002583B2 (en) | Bump formation method | |
US20240178170A1 (en) | Conductive buffer layers for semiconductor die assemblies and associated systems and methods | |
JP4565470B2 (en) | Micro bump forming method and apparatus | |
KR20220125250A (en) | How to metallize a glass article | |
JP2005057264A (en) | Packaged electric structure and its manufacturing method | |
JP2009054992A (en) | Method for soldering two components to each other by using solder material | |
JP2008153340A (en) | Semiconductor device and manufacturing method thereof | |
US6573591B2 (en) | Spherical semiconductor device and method of mounting the same on a substrate | |
TW201635401A (en) | Reflow method for reflowing a solder bump | |
TWI244714B (en) | Method for reducing size of solder ball in semiconductor device | |
JP6187008B2 (en) | Method for manufacturing metal-filled structure and metal-filled structure | |
KR101046389B1 (en) | Via buried method and through-electrode formation method of semiconductor package using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070215 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081125 |
|
AA92 | Notification of invalidation |
Free format text: JAPANESE INTERMEDIATE CODE: A971092 Effective date: 20090317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |